src/mainboard/ibm/e326/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses HAVE_PIRQ_TABLE
   3 uses USE_FALLBACK_IMAGE
   4 uses HAVE_FALLBACK_BOOT
   5 uses HAVE_HARD_RESET
   6 uses IRQ_SLOT_COUNT
   7 uses HAVE_OPTION_TABLE
   8 uses CONFIG_MAX_CPUS
   9 uses CONFIG_MAX_PHYSICAL_CPUS
  10 uses CONFIG_IOAPIC
  11 uses CONFIG_SMP
  12 uses FALLBACK_SIZE
  13 uses ROM_SIZE
  14 uses ROM_SECTION_SIZE
  15 uses ROM_IMAGE_SIZE
  16 uses ROM_SECTION_SIZE
  17 uses ROM_SECTION_OFFSET
  18 uses CONFIG_ROM_PAYLOAD
  19 uses CONFIG_ROM_PAYLOAD_START
  20 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  21 uses CONFIG_PRECOMPRESSED_PAYLOAD
  22 uses PAYLOAD_SIZE
  23 uses _ROMBASE
  24 uses XIP_ROM_SIZE
  25 uses XIP_ROM_BASE
  26 uses STACK_SIZE
  27 uses HEAP_SIZE
  28 uses USE_OPTION_TABLE
  29 uses LB_CKS_RANGE_START
  30 uses LB_CKS_RANGE_END
  31 uses LB_CKS_LOC
  32 uses MAINBOARD_PART_NUMBER
  33 uses MAINBOARD_VENDOR
  34 uses MAINBOARD
  35 uses COREBOOT_EXTRA_VERSION
  36 uses _RAMBASE
  37 uses TTYS0_BAUD
  38 uses TTYS0_BASE
  39 uses TTYS0_LCS
  40 uses DEFAULT_CONSOLE_LOGLEVEL
  41 uses MAXIMUM_CONSOLE_LOGLEVEL
  42 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  43 uses CONFIG_CONSOLE_SERIAL8250
  44 uses CROSS_COMPILE
  45 uses CC
  46 uses HOSTCC
  47 uses OBJCOPY
  48 uses CONFIG_CONSOLE_VGA
  49 uses CONFIG_PCI_ROM_RUN
  50 uses USE_DCACHE_RAM
  51 uses DCACHE_RAM_BASE
  52 uses DCACHE_RAM_SIZE
  53 uses CONFIG_USE_INIT
  54 uses CONFIG_USE_PRINTK_IN_CAR
  55
  56
  57 ###
  58 ### Build options
  59 ###
  60
  61 ##
  62 ## ROM_SIZE is the size of boot ROM that this board will use.
  63 ##
  64 default ROM_SIZE=524288
  65
  66 ##
  67 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  68 ##
  69 default FALLBACK_SIZE=0x40000
  70
  71 ##
  72 ## Build code for the fallback boot
  73 ##
  74 default HAVE_FALLBACK_BOOT=1
  75
  76 ##
  77 ## Build code to reset the motherboard from coreboot
  78 ##
  79 default HAVE_HARD_RESET=1
  80
  81 ##
  82 ## Build code to export a programmable irq routing table
  83 ##
  84 default HAVE_PIRQ_TABLE=1
  85 default IRQ_SLOT_COUNT=9
  86
  87 ##
  88 ## Build code to export an x86 MP table
  89 ## Useful for specifying IRQ routing values
  90 ##
  91 default HAVE_MP_TABLE=1
  92
  93 ##
  94 ## Build code to export a CMOS option table
  95 ##
  96 default HAVE_OPTION_TABLE=1
  97
  98 ##
  99 ## Move the default coreboot cmos range off of AMD RTC registers
 100 ##
 101 default LB_CKS_RANGE_START=49
 102 default LB_CKS_RANGE_END=122
 103 default LB_CKS_LOC=123
 104
 105 ##
 106 ## Build code for SMP support
 107 ## Only worry about 2 micro processors
 108 ##
 109 default CONFIG_SMP=1
 110 default CONFIG_MAX_CPUS=2
 111 default CONFIG_MAX_PHYSICAL_CPUS=2
 112
 113 ##
 114 ## Build code to setup a generic IOAPIC
 115 ##
 116 default CONFIG_IOAPIC=1
 117
 118 #VGA
 119 default CONFIG_CONSOLE_VGA=1
 120 default CONFIG_PCI_ROM_RUN=1
 121
 122 ##
 123 ## enable CACHE_AS_RAM specifics
 124 ##
 125 default USE_DCACHE_RAM=1
 126 default DCACHE_RAM_BASE=0xcf000
 127 default DCACHE_RAM_SIZE=0x1000
 128 default CONFIG_USE_INIT=0
 129
 130 ##
 131 ## Clean up the motherboard id strings
 132 ##
 133 default MAINBOARD_PART_NUMBER="E326"
 134 default MAINBOARD_VENDOR="IBM"
 135 #default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x161f
 136 #default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x3016
 137
 138 ###
 139 ### coreboot layout values
 140 ###
 141
 142 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 143 default ROM_IMAGE_SIZE = 65536
 144
 145 ##
 146 ## Use a small 8K stack
 147 ##
 148 default STACK_SIZE=0x2000
 149
 150 ##
 151 ## Use a small 16K heap
 152 ##
 153 default HEAP_SIZE=0x8000
 154
 155 ##
 156 ## Only use the option table in a normal image
 157 ##
 158 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 159
 160 ##
 161 ## Coreboot C code runs at this location in RAM
 162 ##
 163 default _RAMBASE=0x00004000
 164
 165 ##
 166 ## Load the payload from the ROM
 167 ##
 168 default CONFIG_ROM_PAYLOAD = 1
 169
 170 ###
 171 ### Defaults of options that you may want to override in the target config file
 172 ###
 173
 174 ##
 175 ## The default compiler
 176 ##
 177 default CC="$(CROSS_COMPILE)gcc -m32"
 178 default HOSTCC="gcc"
 179
 180 default CONFIG_USE_PRINTK_IN_CAR=1
 181
 182 ##
 183 ## The Serial Console
 184 ##
 185
 186 # To Enable the Serial Console
 187 default CONFIG_CONSOLE_SERIAL8250=1
 188
 189 ## Select the serial console baud rate
 190 default TTYS0_BAUD=115200
 191 #default TTYS0_BAUD=57600
 192 #default TTYS0_BAUD=38400
 193 #default TTYS0_BAUD=19200
 194 #default TTYS0_BAUD=9600
 195 #default TTYS0_BAUD=4800
 196 #default TTYS0_BAUD=2400
 197 #default TTYS0_BAUD=1200
 198
 199 # Select the serial console base port
 200 default TTYS0_BASE=0x3f8
 201
 202 # Select the serial protocol
 203 # This defaults to 8 data bits, 1 stop bit, and no parity
 204 default TTYS0_LCS=0x3
 205
 206 ##
 207 ### Select the coreboot loglevel
 208 ##
 209 ## EMERG      1   system is unusable
 210 ## ALERT      2   action must be taken immediately
 211 ## CRIT       3   critical conditions
 212 ## ERR        4   error conditions
 213 ## WARNING    5   warning conditions
 214 ## NOTICE     6   normal but significant condition
 215 ## INFO       7   informational
 216 ## DEBUG      8   debug-level messages
 217 ## SPEW       9   Way too many details
 218
 219 ## Request this level of debugging output
 220 default  DEFAULT_CONSOLE_LOGLEVEL=8
 221 ## At a maximum only compile in this level of debugging
 222 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 223
 224 ##
 225 ## Select power on after power fail setting
 226 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 227
 228 ### End Options.lb
 229 end