src/mainboard/hp/dl145_g3/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2006 AMD
   5 ## Written by Yinghai Lu <yinghailu@gmail.com> for AMD.
   6 ##
   7 ## Copyright (C) 2007 University of Mannheim
   8 ## Written by Philipp Degler <pdegler@rumms.uni-mannheim.de> for Uni Mannheim
   9 ## Copyright (C) 2009 University of Heidelberg
  10 ## Written by Mondrian Nuessle <nuessle@uni-heidelberg.de> for University of Heidelberg
  11 ##
  12 ## This program is free software; you can redistribute it and/or modify
  13 ## it under the terms of the GNU General Public License as published by
  14 ## the Free Software Foundation; either version 2 of the License, or
  15 ## (at your option) any later version.
  16 ##
  17 ## This program is distributed in the hope that it will be useful,
  18 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  19 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20 ## GNU General Public License for more details.
  21 ##
  22 ## You should have received a copy of the GNU General Public License
  23 ## along with this program; if not, write to the Free Software
  24 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  25 ##
  26
  27 uses CONFIG_GENERATE_MP_TABLE
  28 uses CONFIG_GENERATE_PIRQ_TABLE
  29 uses CONFIG_GENERATE_ACPI_TABLES
  30 uses CONFIG_ACPI_SSDTX_NUM
  31 uses CONFIG_USE_FALLBACK_IMAGE
  32 uses CONFIG_HAVE_FALLBACK_BOOT
  33 uses CONFIG_HAVE_HARD_RESET
  34 uses CONFIG_IRQ_SLOT_COUNT
  35 uses CONFIG_HAVE_OPTION_TABLE
  36 uses CONFIG_MAX_CPUS
  37 uses CONFIG_MAX_PHYSICAL_CPUS
  38 uses CONFIG_LOGICAL_CPUS
  39 uses CONFIG_IOAPIC
  40 uses CONFIG_SMP
  41 uses CONFIG_FALLBACK_SIZE
  42 uses CONFIG_ROM_SIZE
  43 uses CONFIG_ROM_SECTION_SIZE
  44 uses CONFIG_ROM_IMAGE_SIZE
  45 uses CONFIG_ROM_SECTION_SIZE
  46 uses CONFIG_ROM_SECTION_OFFSET
  47 uses CONFIG_ROM_PAYLOAD
  48 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  49 uses CONFIG_PRECOMPRESSED_PAYLOAD
  50 uses CONFIG_ROMBASE
  51 uses CONFIG_XIP_ROM_SIZE
  52 uses CONFIG_XIP_ROM_BASE
  53 uses CONFIG_STACK_SIZE
  54 uses CONFIG_HEAP_SIZE
  55 uses CONFIG_USE_OPTION_TABLE
  56 uses CONFIG_LB_CKS_RANGE_START
  57 uses CONFIG_LB_CKS_RANGE_END
  58 uses CONFIG_LB_CKS_LOC
  59 uses CONFIG_MAINBOARD_PART_NUMBER
  60 uses CONFIG_MAINBOARD_VENDOR
  61 uses CONFIG_MAINBOARD
  62 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  63 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  64 uses COREBOOT_EXTRA_VERSION
  65 uses CONFIG_RAMBASE
  66 uses CONFIG_TTYS0_BAUD
  67 uses CONFIG_TTYS0_BASE
  68 uses CONFIG_TTYS0_LCS
  69 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  70 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  71 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  72 uses CONFIG_CONSOLE_SERIAL8250
  73 uses CONFIG_HAVE_INIT_TIMER
  74 uses CONFIG_GDB_STUB
  75 uses CONFIG_GDB_STUB
  76 uses CONFIG_CROSS_COMPILE
  77 uses CC
  78 uses HOSTCC
  79 uses CONFIG_OBJCOPY
  80 uses CONFIG_CONSOLE_VGA
  81 uses CONFIG_PCI_ROM_RUN
  82 uses CONFIG_HW_MEM_HOLE_SIZEK
  83 uses CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC
  84 uses CONFIG_K8_HT_FREQ_1G_SUPPORT
  85
  86 uses CONFIG_HT_CHAIN_UNITID_BASE
  87 uses CONFIG_HT_CHAIN_END_UNITID_BASE
  88 uses CONFIG_SB_HT_CHAIN_ON_BUS0
  89 uses CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY
  90
  91 uses CONFIG_USE_DCACHE_RAM
  92 uses CONFIG_DCACHE_RAM_BASE
  93 uses CONFIG_DCACHE_RAM_SIZE
  94 uses CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE
  95 uses CONFIG_USE_INIT
  96
  97 uses CONFIG_SERIAL_CPU_INIT
  98
  99 uses CONFIG_ENABLE_APIC_EXT_ID
 100 uses CONFIG_APIC_ID_OFFSET
 101 uses CONFIG_LIFT_BSP_APIC_ID
 102
 103 uses CONFIG_PCI_64BIT_PREF_MEM
 104
 105 uses CONFIG_RAMTOP
 106
 107 uses CONFIG_USE_PRINTK_IN_CAR
 108
 109 ###
 110 ### Build options
 111 ###
 112
 113 ##
 114 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
 115 ##
 116 default CONFIG_ROM_SIZE=524288
 117
 118 ##
 119 ## CONFIG_FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
 120 ##
 121 default CONFIG_FALLBACK_SIZE=CONFIG_ROM_IMAGE_SIZE
 122
 123 #more 1M for pgtbl
 124 default CONFIG_RAMTOP=2048*1024
 125
 126 ##
 127 ## Build code for the fallback boot
 128 ##
 129 default CONFIG_HAVE_FALLBACK_BOOT=1
 130
 131 ##
 132 ## Build code to reset the motherboard from linuxBIOS
 133 ##
 134 default CONFIG_HAVE_HARD_RESET=1
 135
 136 ##
 137 ## Build code to export a programmable irq routing table
 138 ##
 139 default CONFIG_GENERATE_PIRQ_TABLE=1
 140 default CONFIG_IRQ_SLOT_COUNT=15
 141
 142 ##
 143 ## Build code to export an x86 MP table
 144 ## Useful for specifying IRQ routing values
 145 ##
 146 default CONFIG_GENERATE_MP_TABLE=1
 147
 148
 149 ##
 150 ## Build code to export a CMOS option table
 151 ##
 152 default CONFIG_HAVE_OPTION_TABLE=1
 153
 154 ##
 155 ## Move the default coreboot cmos range off of AMD RTC registers
 156 ##
 157 default CONFIG_LB_CKS_RANGE_START=49
 158 default CONFIG_LB_CKS_RANGE_END=122
 159 default CONFIG_LB_CKS_LOC=123
 160
 161 ##
 162 ## Build code for SMP support
 163 ## Only worry about 2 micro processors
 164 ##
 165 default CONFIG_SMP=1
 166 default CONFIG_MAX_CPUS=4
 167 default CONFIG_MAX_PHYSICAL_CPUS=2
 168 default CONFIG_LOGICAL_CPUS=1
 169
 170 default CONFIG_SERIAL_CPU_INIT=0
 171
 172 default CONFIG_ENABLE_APIC_EXT_ID=0
 173 default CONFIG_APIC_ID_OFFSET=0x8
 174 default CONFIG_LIFT_BSP_APIC_ID=1
 175
 176 #memory hole size, 0 mean disable, others will enable the hole, at that case if it is small than mmio_basek, it will use mmio_basek instead.
 177 #2G
 178 #default CONFIG_HW_MEM_HOLE_SIZEK=0x200000
 179 #1G
 180 default CONFIG_HW_MEM_HOLE_SIZEK=0x100000
 181 #512M
 182 #default CONFIG_HW_MEM_HOLE_SIZEK=0x80000
 183
 184 #make auto increase hole size to avoid hole_startk equal to basek so as to make some kernel happy
 185 #default CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC=1
 186
 187 #Opteron K8 1G HT Support
 188 default CONFIG_K8_HT_FREQ_1G_SUPPORT=1
 189
 190 #VGA Console
 191 default CONFIG_CONSOLE_VGA=1
 192 default CONFIG_PCI_ROM_RUN=0
 193
 194 #HT Unit ID offset, default is 1, the typical one
 195 default CONFIG_HT_CHAIN_UNITID_BASE=0x06
 196
 197 #real SB Unit ID, default is 0x20, mean dont touch it at last
 198 default CONFIG_HT_CHAIN_END_UNITID_BASE=0x01
 199
 200 #make the SB HT chain on bus 0, default is not (0)
 201 default CONFIG_SB_HT_CHAIN_ON_BUS0=2
 202
 203 #only offset for SB chain?, default is yes(1)
 204 #default CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 205
 206 #allow capable device use that above 4G
 207 #default CONFIG_PCI_64BIT_PREF_MEM=1
 208
 209 ##
 210 ## enable CACHE_AS_RAM specifics
 211 ##
 212 default CONFIG_USE_DCACHE_RAM=1
 213 default CONFIG_DCACHE_RAM_BASE=0xcc000
 214 default CONFIG_DCACHE_RAM_SIZE=0x04000
 215 default CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x01000
 216 default CONFIG_USE_INIT=0
 217
 218 ##
 219 ## Build code to setup a generic IOAPIC
 220 ##
 221 default CONFIG_IOAPIC=1
 222
 223 ##
 224 ## Clean up the motherboard id strings
 225 ##
 226 default CONFIG_MAINBOARD_PART_NUMBER="DL145 G3"
 227 default CONFIG_MAINBOARD_VENDOR="HP"
 228 #default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x1022
 229 #default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2b80
 230
 231 ###
 232 ### coreboot layout values
 233 ###
 234
 235 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 236 default CONFIG_ROM_IMAGE_SIZE = 65536
 237
 238 ##
 239 ## Use a small 8K stack
 240 ##
 241 default CONFIG_STACK_SIZE=0x2000
 242
 243 ##
 244 ## Use a small 32K heap
 245 ##
 246 default CONFIG_HEAP_SIZE=0x8000
 247
 248 ##
 249 ## Only use the option table in a normal image
 250 ##
 251 default CONFIG_USE_OPTION_TABLE = !CONFIG_USE_FALLBACK_IMAGE
 252
 253 ##
 254 ## Coreboot C code runs at this location in RAM
 255 ##
 256 default CONFIG_RAMBASE=0x00100000
 257
 258 ##
 259 ## Load the payload from the ROM
 260 ##
 261 default CONFIG_ROM_PAYLOAD = 1
 262
 263 ###
 264 ### Defaults of options that you may want to override in the target config file
 265 ###
 266
 267 ##
 268 ## The default compiler
 269 ##
 270 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 271 default HOSTCC="gcc"
 272
 273 ##
 274 ## Disable the gdb stub by default
 275 ##
 276 default CONFIG_GDB_STUB=0
 277
 278 #enabel printk in CAR by default
 279 default CONFIG_USE_PRINTK_IN_CAR=1
 280
 281 ##
 282 ## The Serial Console
 283 ##
 284
 285 # To Enable the Serial Console
 286 default CONFIG_CONSOLE_SERIAL8250=1
 287
 288 ## Select the serial console baud rate
 289 default CONFIG_TTYS0_BAUD=115200
 290 #default CONFIG_TTYS0_BAUD=57600
 291 #default CONFIG_TTYS0_BAUD=38400
 292 #default CONFIG_TTYS0_BAUD=19200
 293 #default CONFIG_TTYS0_BAUD=9600
 294 #default CONFIG_TTYS0_BAUD=4800
 295 #default CONFIG_TTYS0_BAUD=2400
 296 #default CONFIG_TTYS0_BAUD=1200
 297
 298 # Select the serial console base port
 299 default CONFIG_TTYS0_BASE=0x3f8
 300
 301 # Select the serial protocol
 302 # This defaults to 8 data bits, 1 stop bit, and no parity
 303 default CONFIG_TTYS0_LCS=0x3
 304
 305 ##
 306 ### Select the coreboot loglevel
 307 ##
 308 ## EMERG      1   system is unusable
 309 ## ALERT      2   action must be taken immediately
 310 ## CRIT       3   critical conditions
 311 ## ERR        4   error conditions
 312 ## WARNING    5   warning conditions
 313 ## NOTICE     6   normal but significant condition
 314 ## INFO       7   informational
 315 ## CONFIG_DEBUG      8   debug-level messages
 316 ## SPEW       9   Way too many details
 317
 318 ## Request this level of debugging output
 319 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
 320 ## At a maximum only compile in this level of debugging
 321 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
 322
 323 ##
 324 ## Select power on after power fail setting
 325 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 326
 327 ### End Options.lb
 328 end