src/mainboard/gigabyte/m57sli/mptable.c

   1 /*
   2  * This file is part of the LinuxBIOS project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #include <console/console.h>
  23 #include <arch/smp/mpspec.h>
  24 #include <device/pci.h>
  25 #include <string.h>
  26 #include <stdint.h>
  27
  28 #include <cpu/amd/amdk8_sysconf.h>
  29 extern unsigned char bus_isa;
  30 extern unsigned char bus_mcp55[8]; //1
  31
  32 extern unsigned apicid_mcp55;
  33
  34 extern unsigned bus_type[256];
  35
  36 void *smp_write_config_table(void *v)
  37 {
  38         static const char sig[4] = "PCMP";
  39         static const char oem[8] = "GIGABYTE";
  40         static const char productid[12] = "M57SLI      ";
  41         struct mp_config_table *mc;
  42         unsigned sbdn;
  43
  44         int i,j;
  45
  46         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  47         memset(mc, 0, sizeof(*mc));
  48
  49         memcpy(mc->mpc_signature, sig, sizeof(sig));
  50         mc->mpc_length = sizeof(*mc); /* initially just the header */
  51         mc->mpc_spec = 0x04;
  52         mc->mpc_checksum = 0; /* not yet computed */
  53         memcpy(mc->mpc_oem, oem, sizeof(oem));
  54         memcpy(mc->mpc_productid, productid, sizeof(productid));
  55         mc->mpc_oemptr = 0;
  56         mc->mpc_oemsize = 0;
  57         mc->mpc_entry_count = 0; /* No entries yet... */
  58         mc->mpc_lapic = LAPIC_ADDR;
  59         mc->mpe_length = 0;
  60         mc->mpe_checksum = 0;
  61         mc->reserved = 0;
  62
  63         smp_write_processors(mc);
  64
  65         get_bus_conf();
  66         sbdn = sysconf.sbdn;
  67
  68 /*Bus:          Bus ID  Type*/
  69        /* define bus and isa numbers */
  70         for(j= 0; j < 256 ; j++) {
  71                 if(bus_type[j])
  72                          smp_write_bus(mc, j, "PCI   ");
  73         }
  74         smp_write_bus(mc, bus_isa, "ISA   ");
  75
  76 /*I/O APICs:    APIC ID Version State           Address*/
  77         {
  78                 device_t dev;
  79                 struct resource *res;
  80                 uint32_t dword;
  81
  82                 dev = dev_find_slot(bus_mcp55[0], PCI_DEVFN(sbdn+ 0x1,0));
  83                 if (dev) {
  84                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  85                         if (res) {
  86                                 smp_write_ioapic(mc, apicid_mcp55, 0x11, res->base);
  87                         }
  88
  89                         dword = 0x43c6c643;
  90                         pci_write_config32(dev, 0x7c, dword);
  91
  92                         dword = 0x81001a00;
  93                         pci_write_config32(dev, 0x80, dword);
  94
  95                         dword = 0xd0001202;
  96                         pci_write_config32(dev, 0x84, dword);
  97
  98                 }
  99         }
 100
 101         /*I/O Ints:          Type       Trigger    Polarity                       Bus ID   IRQ  APIC ID       PIN# */
 102         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, apicid_mcp55, 0x0);
 103
 104 /* ISA ints are edge-triggered, and usually originate from the ISA bus,
 105  * or its remainings.
 106  */
 107 #define ISA_INT(intr, pin)\
 108         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  bus_isa, (intr), apicid_mcp55, (pin))
 109
 110         ISA_INT(1,1);
 111         ISA_INT(0,2);
 112         ISA_INT(3,3);
 113         ISA_INT(4,4);
 114         ISA_INT(6,6);
 115         ISA_INT(7,7);
 116         ISA_INT(8,8);
 117         ISA_INT(12,12);
 118         ISA_INT(13,13);
 119         ISA_INT(14,14);
 120         ISA_INT(15,15);
 121
 122 /* PCI interrupts are level triggered, and are
 123  * associated with a specific bus/device/function tuple.
 124  */
 125 #define PCI_INT(bus, dev, fn, pin)                                      \
 126         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW,\
 127                          bus_mcp55[bus], (((dev)<<2)|(fn)), apicid_mcp55, (pin))
 128
 129         PCI_INT(0,sbdn+1,1, 10); /* SMBus */
 130         PCI_INT(0,sbdn+2,0, 22); /* USB */
 131         PCI_INT(0,sbdn+2,1, 23); /* USB */
 132         PCI_INT(0,sbdn+6,1, 23); /* HD Audio */
 133         PCI_INT(0,sbdn+5,0, 20); /* SATA */
 134         PCI_INT(0,sbdn+5,1, 23); /* SATA */
 135         PCI_INT(0,sbdn+5,2, 21); /* SATA */
 136
 137         PCI_INT(0,sbdn+8,0, 22); /* GBit Ether */
 138
 139         /* The PCIe slots, each on its own bus */
 140         for(j=7; j>=2; j--) {
 141                 if(!bus_mcp55[j]) continue;
 142                 for(i=0;i<4;i++) { /* map all functions */
 143                         PCI_INT(j,0,i, 16+(1+j+i)%4);
 144                 }
 145         }
 146
 147         /* On bus 1: the physical PCI bus slots...  */
 148         for(j=0; j<2; j++) /* on a Rev 1.x board, they are devs 7 and 8 */
 149                 for(i=0;i<4;i++) { /* map all functions */
 150                         PCI_INT(1,7+j,i, 16+(3+i+j)%4);
 151                 }
 152         /* ... and OB FireWire */
 153         PCI_INT(1,0x0a,0, 18);
 154
 155 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 156         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 157         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 158         /* There is no extension information... */
 159
 160         /* Compute the checksums */
 161         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 162         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 163         printk_debug("Wrote the mp table end at: %p - %p\n",
 164                 mc, smp_next_mpe_entry(mc));
 165         return smp_next_mpe_entry(mc);
 166 }
 167
 168 unsigned long write_smp_table(unsigned long addr)
 169 {
 170         void *v;
 171         v = smp_write_floating_table(addr);
 172         return (unsigned long)smp_write_config_table(v);
 173 }