src/mainboard/gigabyte/ga_2761gxdk/get_bus_conf.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  * Copyright (C) 2007 Silicon Integrated Systems Corp. (SiS)
   7  * Written by Morgan Tsai <my_tsai@sis.com> for SiS.
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License, or
  12  * (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  22  */
  23
  24 #include <console/console.h>
  25 #include <device/pci.h>
  26 #include <device/pci_ids.h>
  27 #include <string.h>
  28 #include <stdint.h>
  29 #if CONFIG_LOGICAL_CPUS==1
  30 #include <cpu/amd/dualcore.h>
  31 #endif
  32
  33 #include <cpu/amd/amdk8_sysconf.h>
  34
  35
  36 // Global variables for MB layouts and these will be shared by irqtable mptable and acpi_tables
  37 //busnum is default
  38         unsigned char bus_isa;
  39         unsigned char bus_sis966[8]; //1
  40         unsigned apicid_sis966;
  41
  42
  43 unsigned pci1234x[] =
  44 {        //Here you only need to set value in pci1234 for HT-IO that could be installed or not
  45          //You may need to preset pci1234 for HTIO board, please refer to src/northbridge/amd/amdk8/get_sblk_pci1234.c for detail
  46         0x0000ff0,
  47 //        0x0000ff0,
  48 //        0x0000ff0,
  49 //        0x0000ff0,
  50 //        0x0000ff0,
  51 //        0x0000ff0,
  52 //        0x0000ff0,
  53 //        0x0000ff0
  54 };
  55 unsigned hcdnx[] =
  56 { //HT Chain device num, actually it is unit id base of every ht device in chain, assume every chain only have 4 ht device at most
  57         0x20202020,
  58 //      0x20202020,
  59 //        0x20202020,
  60 //        0x20202020,
  61 //        0x20202020,
  62 //        0x20202020,
  63 //        0x20202020,
  64 //        0x20202020,
  65 };
  66 unsigned bus_type[256];
  67
  68 extern void get_sblk_pci1234(void);
  69
  70 static unsigned get_bus_conf_done = 0;
  71
  72 void get_bus_conf(void)
  73 {
  74
  75         unsigned apicid_base;
  76         unsigned sbdn;
  77
  78         device_t dev;
  79         int i, j;
  80
  81         if(get_bus_conf_done==1) return; //do it only once
  82
  83         get_bus_conf_done = 1;
  84
  85         sysconf.hc_possible_num = sizeof(pci1234x)/sizeof(pci1234x[0]);
  86         for(i=0;i<sysconf.hc_possible_num; i++) {
  87                 sysconf.pci1234[i] = pci1234x[i];
  88                 sysconf.hcdn[i] = hcdnx[i];
  89         }
  90
  91         get_sblk_pci1234();
  92
  93         sysconf.sbdn = (sysconf.hcdn[0] & 0xff); // first byte of first chain
  94         sbdn = sysconf.sbdn;
  95
  96         for(i=0; i<8; i++) {
  97                 bus_sis966[i] = 0;
  98         }
  99
 100         for(i=0;i<256; i++) {
 101                 bus_type[i] = 0;
 102         }
 103
 104         bus_type[0] = 1; //pci
 105
 106         bus_sis966[0] = (sysconf.pci1234[0] >> 16) & 0xff;
 107
 108         bus_type[bus_sis966[0]] = 1;
 109
 110                 /* SIS966 */
 111                 dev = dev_find_slot(bus_sis966[0], PCI_DEVFN(sbdn + 0x06,0));
 112                 if (dev) {
 113                         bus_sis966[1] = pci_read_config8(dev, PCI_SECONDARY_BUS);
 114                         bus_sis966[2] = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
 115                         bus_sis966[2]++;
 116                         for(j=bus_sis966[1];j<bus_sis966[2]; j++) bus_type[j] = 1;
 117                 }
 118                 else {
 119                         printk_debug("ERROR - could not find PCI 1:%02x.0, using defaults\n", sbdn + 0x06);
 120
 121                         bus_sis966[1] = 2;
 122                         bus_sis966[2] = 3;
 123                 }
 124
 125                 for(i=2; i<8;i++) {
 126                         dev = dev_find_slot(bus_sis966[0], PCI_DEVFN(sbdn + 0x0a + i - 2 , 0));
 127                         if (dev) {
 128                                 bus_sis966[i] = pci_read_config8(dev, PCI_SECONDARY_BUS);
 129                                 bus_isa = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
 130                                 bus_isa++;
 131                                 for(j=bus_sis966[i];j<bus_isa; j++) bus_type[j] = 1;
 132                         }
 133                         else {
 134                                 printk_debug("ERROR - could not find PCI %02x:%02x.0, using defaults\n", bus_sis966[0], sbdn + 0x0a + i - 2 );
 135                                 bus_isa = bus_sis966[i-1]+1;
 136                         }
 137                 }
 138
 139
 140 /*I/O APICs:    APIC ID Version State           Address*/
 141 #if CONFIG_LOGICAL_CPUS==1
 142         apicid_base = get_apicid_base(1);
 143 #else
 144         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
 145 #endif
 146         apicid_sis966 = apicid_base+0;
 147
 148 }