2073c081e1f531ff5dc1ba70b7cce202c967a5ba
[coreboot.git] / src / mainboard / densitron / dpx114 / Options.lb
1 uses HAVE_MP_TABLE
2 uses HAVE_PIRQ_TABLE
3 uses USE_FALLBACK_IMAGE
4 uses HAVE_FALLBACK_BOOT
5 uses HAVE_HARD_RESET
6 uses HAVE_OPTION_TABLE
7 uses USE_OPTION_TABLE
8 uses CONFIG_ROM_STREAM
9 uses IRQ_SLOT_COUNT
10 uses MAINBOARD
11 uses MAINBOARD_VENDOR
12 uses MAINBOARD_PART_NUMBER
13 uses LINUXBIOS_EXTRA_VERSION
14 uses ARCH
15 uses FALLBACK_SIZE
16 uses STACK_SIZE
17 uses HEAP_SIZE
18 uses ROM_SIZE
19 uses ROM_SECTION_SIZE
20 uses ROM_IMAGE_SIZE
21 uses ROM_SECTION_SIZE
22 uses ROM_SECTION_OFFSET
23 uses CONFIG_ROM_STREAM_START
24 uses PAYLOAD_SIZE
25 uses _ROMBASE
26 uses _RAMBASE
27 uses XIP_ROM_SIZE
28 uses XIP_ROM_BASE
29 uses HAVE_MP_TABLE
30 uses CROSS_COMPILE
31 uses CC
32 uses HOSTCC
33 uses OBJCOPY
34 uses CONFIG_UDELAY_IO
35
36 ## ROM_SIZE is the size of boot ROM that this board will use.
37 default ROM_SIZE  = 256*1024
38
39 ###
40 ### Build options
41 ###
42
43 ##
44 ## Build code for the fallback boot
45 ##
46 default HAVE_FALLBACK_BOOT=1
47
48 ##
49 ## no MP table
50 ##
51 default HAVE_MP_TABLE=0
52
53 ##
54 ## Build code to reset the motherboard from linuxBIOS
55 ##
56 default HAVE_HARD_RESET=1
57
58 ##
59 ## use io based udelay function
60 ##
61 default CONFIG_UDELAY_IO=1
62
63 ##
64 ## Build code to export a programmable irq routing table
65 ##
66 default HAVE_PIRQ_TABLE=1
67 default IRQ_SLOT_COUNT=5
68
69 ##
70 ## Build code to export a CMOS option table
71 ##
72 default HAVE_OPTION_TABLE=1
73
74 ###
75 ### LinuxBIOS layout values
76 ###
77
78 ## ROM_IMAGE_SIZE is the amount of space to allow linuxBIOS to occupy.
79 default ROM_IMAGE_SIZE = 65536
80 default FALLBACK_SIZE = 131072
81
82 ##
83 ## Use a small 8K stack
84 ##
85 default STACK_SIZE=0x2000
86
87 ##
88 ## Use a small 16K heap
89 ##
90 default HEAP_SIZE=0x4000
91
92 ##
93 ## Only use the option table in a normal image
94 ##
95 #default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
96 default USE_OPTION_TABLE = 0
97
98 default _RAMBASE = 0x00004000
99
100 default CONFIG_ROM_STREAM     = 1
101
102 ##
103 ## The default compiler
104 ##
105 default CC="$(CROSS_COMPILE)gcc -m32"
106 default HOSTCC="gcc"
107
108 end