src/mainboard/asus/a8v-e_se/Config.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2007 AMD
   5 ## (Written by Yinghai Lu <yinghailu@amd.com> for AMD)
   6 ## Copyright (C) 2007 Rudolf Marek <r.marek@assembler.cz>
   7 ##
   8 ## This program is free software; you can redistribute it and/or modify
   9 ## it under the terms of the GNU General Public License as published by
  10 ## the Free Software Foundation; either version 2 of the License, or
  11 ## (at your option) any later version.
  12 ##
  13 ## This program is distributed in the hope that it will be useful,
  14 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  15 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16 ## GNU General Public License for more details.
  17 ##
  18 ## You should have received a copy of the GNU General Public License
  19 ## along with this program; if not, write to the Free Software
  20 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  21 ##
  22
  23 include /config/nofailovercalculation.lb
  24 default CONFIG_ROM_PAYLOAD = 1
  25
  26 arch i386 end
  27
  28 driver mainboard.o
  29 if HAVE_ACPI_TABLES
  30   object acpi_tables.o
  31   makerule dsdt.c
  32     depends "$(MAINBOARD)/dsdt.asl"
  33     action  "iasl -p $(CURDIR)/dsdt -tc $(MAINBOARD)/dsdt.asl"
  34     action  "mv dsdt.hex dsdt.c"
  35   end
  36   object ./dsdt.o
  37 end
  38 if HAVE_MP_TABLE object mptable.o end
  39 if HAVE_PIRQ_TABLE object irq_tables.o end
  40 # object reset.o
  41
  42   if CONFIG_USE_INIT
  43     makerule ./cache_as_ram_auto.o
  44       depends "$(MAINBOARD)/cache_as_ram_auto.c option_table.h"
  45       action "$(CC) $(DISTRO_CFLAGS) $(CFLAGS) $(CPPFLAGS) -I$(TOP)/src -I. -c $(MAINBOARD)/cache_as_ram_auto.c -o $@"
  46     end
  47   else
  48     makerule ./cache_as_ram_auto.inc
  49       depends "$(MAINBOARD)/cache_as_ram_auto.c option_table.h"
  50       action "$(CC) $(DISTRO_CFLAGS) $(CFLAGS) $(CPPFLAGS) $(DEBUG_CFLAGS) -I$(TOP)/src -I. -c -S $(MAINBOARD)/cache_as_ram_auto.c -o $@"
  51       action "perl -e 's/\.rodata/.rom.data/g' -pi $@"
  52       action "perl -e 's/\.text/.section .rom.text/g' -pi $@"
  53     end
  54   end
  55
  56 if USE_FALLBACK_IMAGE
  57   mainboardinit cpu/x86/16bit/entry16.inc
  58   ldscript /cpu/x86/16bit/entry16.lds
  59   mainboardinit southbridge/via/k8t890/romstrap.inc
  60   ldscript /southbridge/via/k8t890/romstrap.lds
  61 end
  62
  63 mainboardinit cpu/x86/32bit/entry32.inc
  64
  65   if CONFIG_USE_INIT
  66     ldscript /cpu/x86/32bit/entry32.lds
  67   end
  68   if CONFIG_USE_INIT
  69     ldscript /cpu/amd/car/cache_as_ram.lds
  70   end
  71
  72 if USE_FALLBACK_IMAGE
  73   mainboardinit cpu/x86/16bit/reset16.inc
  74   ldscript /cpu/x86/16bit/reset16.lds
  75 else
  76   mainboardinit cpu/x86/32bit/reset32.inc
  77   ldscript /cpu/x86/32bit/reset32.lds
  78 end
  79
  80   mainboardinit cpu/amd/car/cache_as_ram.inc
  81
  82 if USE_FALLBACK_IMAGE
  83     ldscript /arch/i386/lib/failover.lds
  84 end
  85
  86   if CONFIG_USE_INIT
  87     initobject cache_as_ram_auto.o
  88   else
  89     mainboardinit ./cache_as_ram_auto.inc
  90   end
  91
  92 config chip.h
  93
  94 chip northbridge/amd/amdk8/root_complex         # Root complex
  95   device apic_cluster 0 on                      # APIC cluster
  96     chip cpu/amd/socket_939                     # CPU
  97       device apic 0 on end                      # APIC
  98     end
  99   end
 100   device pci_domain 0 on                        # PCI domain
 101     chip northbridge/amd/amdk8                  # mc0
 102       device pci 18.0 on                        # Northbridge
 103         # Devices on link 0, link 0 == LDT 0
 104         chip southbridge/via/vt8237r            # Southbridge
 105           register "ide0_enable" = "1"          # Enable IDE channel 0
 106           register "ide1_enable" = "1"          # Enable IDE channel 1
 107           register "ide0_80pin_cable" = "1"     # 80pin cable on IDE channel 0
 108           register "ide1_80pin_cable" = "1"     # 80pin cable on IDE channel 1
 109           register "fn_ctrl_lo" = "0"           # Enable SB functions
 110           register "fn_ctrl_hi" = "0xad"        # Enable SB functions
 111           device pci 0.0 on end                 # HT
 112           device pci f.1 on end                 # IDE
 113           device pci 11.0 on                    # LPC
 114             chip drivers/generic/generic        # DIMM 0-0-0
 115               device i2c 50 on end
 116             end
 117             chip drivers/generic/generic        # DIMM 0-0-1
 118               device i2c 51 on end
 119             end
 120             chip drivers/generic/generic        # DIMM 0-1-0
 121               device i2c 52 on end
 122             end
 123             chip drivers/generic/generic        # DIMM 0-1-1
 124               device i2c 53 on end
 125             end
 126             chip superio/winbond/w83627ehg      # Super I/O
 127               device pnp 2e.0 on                # Floppy
 128                 io 0x60 = 0x3f0
 129                 irq 0x70 = 6
 130                 drq 0x74 = 2
 131               end
 132               device pnp 2e.1 on                # Parallel port
 133                 io 0x60 = 0x378
 134                 irq 0x70 = 7
 135                 drq 0x74 = 3
 136               end
 137               device pnp 2e.2 on                # Com1
 138                 io 0x60 = 0x3f8
 139                 irq 0x70 = 4
 140               end
 141               device pnp 2e.3 off               # Com2 (N/A on this board)
 142                 io 0x60 = 0x2f8
 143                 irq 0x70 = 3
 144               end
 145               device pnp 2e.5 off               # PS/2 keyboard (off)
 146               end
 147               device pnp 2e.106 off             # Serial flash
 148                 io 0x60 = 0x100
 149               end
 150               device pnp 2e.007 off             # GPIO 1
 151               end
 152               device pnp 2e.107 on              # Game port
 153                 io 0x60 = 0x201
 154               end
 155               device pnp 2e.207 on              # MIDI
 156                 io 0x62 = 0x330
 157                 irq 0x70 = 0xa
 158               end
 159               device pnp 2e.307 off             # GPIO 6
 160               end
 161               device pnp 2e.8 off               # WDTO_PLED
 162               end
 163               device pnp 2e.009 on              # GPIO 2 on LDN 9 is in sio_setup
 164               end
 165               device pnp 2e.109 off             # GPIO 3
 166               end
 167               device pnp 2e.209 off             # GPIO 4
 168               end
 169               device pnp 2e.309 on              # GPIO5
 170               end
 171               device pnp 2e.a off               # ACPI
 172               end
 173               device pnp 2e.b on                # Hardware monitor
 174                 io 0x60 = 0x290
 175                 irq 0x70 = 0
 176               end
 177             end
 178           end
 179           device pci 12.0 off end               # VIA LAN (off, other chip used)
 180         end
 181         chip southbridge/via/k8t890             # "Southbridge" K8T890
 182         end
 183       end
 184       device pci 18.1 on end
 185       device pci 18.2 on end
 186       device pci 18.3 on end
 187     end
 188   end
 189 end