src/mainboard/arima/hdama/Config.lb

   1 uses HAVE_MP_TABLE
   2 uses HAVE_PIRQ_TABLE
   3 uses USE_FALLBACK_IMAGE
   4 uses USE_NORMAL_IMAGE
   5 uses AMD8111_DEV
   6 uses MAINBOARD
   7 uses ARCH
   8 #
   9 #
  10 ###
  11 ### Set all of the defaults for an x86 architecture
  12 ###
  13 #
  14 #
  15 ###
  16 ### Build the objects we have code for in this directory.
  17 ###
  18 ##object mainboard.o
  19 driver mainboard.o
  20 object static_devices.o
  21 if HAVE_MP_TABLE object mptable.o end
  22 if HAVE_PIRQ_TABLE object irq_tables.o end
  23 #
  24 arch i386 end
  25 #cpu k8 end
  26 #
  27 ###
  28 ### Build our 16 bit and 32 bit linuxBIOS entry code
  29 ###
  30 mainboardinit cpu/i386/entry16.inc
  31 mainboardinit cpu/i386/entry32.inc
  32 ldscript /cpu/i386/entry16.lds
  33 ldscript /cpu/i386/entry32.lds
  34 #
  35 ###
  36 ### Build our reset vector (This is where linuxBIOS is entered)
  37 ###
  38 if USE_FALLBACK_IMAGE
  39   mainboardinit cpu/i386/reset16.inc
  40   ldscript /cpu/i386/reset16.lds
  41 else
  42   print "NO FALLBACK USED!"
  43 end
  44
  45 if USE_NORMAL_IMAGE
  46   mainboardinit cpu/i386/reset32.inc
  47   ldscript /cpu/i386/reset32.lds
  48 end
  49 #
  50 #### Should this be in the northbridge code?
  51 mainboardinit arch/i386/lib/cpu_reset.inc
  52 #
  53 ###
  54 ### Include an id string (For safe flashing)
  55 ###
  56 mainboardinit arch/i386/lib/id.inc
  57 ldscript /arch/i386/lib/id.lds
  58 #
  59 ####
  60 #### This is the early phase of linuxBIOS startup
  61 #### Things are delicate and we test to see if we should
  62 #### failover to another image.
  63 ####
  64 #option MAX_REBOOT_CNT=2
  65 if USE_FALLBACK_IMAGE
  66   ldscript /arch/i386/lib/failover.lds
  67 end
  68 #
  69 ###
  70 ### Setup our mtrrs
  71 ###
  72 mainboardinit cpu/k8/earlymtrr.inc
  73 ###
  74 ### Only the bootstrap cpu makes it here.
  75 ### Failover if we need to
  76 ###
  77 #
  78 if USE_FALLBACK_IMAGE
  79   mainboardinit ./failover.inc
  80 #  mainboardinit southbridge/amd/amd8111/cmos_boot_failover.inc
  81 end
  82
  83 #
  84 #
  85 ###
  86 ### Setup the serial port
  87 ###
  88 #mainboardinit superiowinbond/w83627hf/setup_serial.inc
  89 mainboardinit pc80/serial.inc
  90 mainboardinit arch/i386/lib/console.inc
  91 #
  92 ####
  93 #### O.k. We aren't just an intermediary anymore!
  94 ####
  95 #
  96 ###
  97 ### When debugging disable the watchdog timer
  98 ###
  99 ##option MAXIMUM_CONSOLE_LOGLEVEL=7
 100 #default MAXIMUM_CONSOLE_LOGLEVEL=7
 101 #option DISABLE_WATCHDOG= (MAXIMUM_CONSOLE_LOGLEVEL >= 8)
 102 #if DISABLE_WATCHDOG
 103 #  mainboardinit southbridgeamd/amd8111/disable_watchdog.inc
 104 #end
 105 #
 106 #if USE_FALLBACK_IMAGE mainboardinit arch/i386/lib/noop_failover.inc  end
 107 #
 108 ###
 109 ### Romcc output
 110 ###
 111 #makerule ./failover.E dep "$(MAINBOARD)/failover.c" act "$(CPP) -I$(TOP)/src $(CPPFLAGS) $(MAINBOARD)/failover.c > ./failever.E"
 112 #makerule ./failover.inc dep "./romcc ./failover.E" act "./romcc -O ./failover.E > failover.inc"
 113 #mainboardinit .failover.inc
 114
 115 makerule ./failover.E
 116         depends "$(MAINBOARD)/failover.c"
 117         action "$(CPP) -I$(TOP)/src $(ROMCCPPFLAGS) $(CPPFLAGS) $(MAINBOARD)/failover.c > ./failover.E"
 118 end
 119
 120 makerule ./failover.inc
 121         depends "./romcc ./failover.E"
 122         action "./romcc -O -o failover.inc --label-prefix=failover ./failover.E"end
 123
 124 makerule ./auto.E
 125         depends "$(MAINBOARD)/auto.c"
 126         action  "$(CPP) -I$(TOP)/src $(ROMCCPPFLAGS) $(CPPFLAGS) $(MAINBOARD)/auto.c > ./auto.E"
 127 end
 128 makerule ./auto.inc
 129         depends "./romcc ./auto.E"
 130         action  "./romcc -mcpu=k8  -O ./auto.E > auto.inc"
 131 end
 132 mainboardinit cpu/k8/enable_mmx_sse.inc
 133 mainboardinit ./auto.inc
 134 mainboardinit cpu/k8/disable_mmx_sse.inc
 135 #
 136 ###
 137 ### Setup RAM
 138 ###
 139 #mainboardinit ram/ramtest.inc
 140 #mainboardinit southbridge/amd/amd8111/smbus.inc
 141 #mainboardinit sdram/generic_dump_spd.inc
 142 #
 143 ###
 144 ### Include the secondary Configuration files
 145 ###
 146 northbridge amd/amdk8
 147 end
 148 southbridge amd/amd8111 "amd8111"
 149 end
 150 southbridge amd/amd8131 "amd8131"
 151 end
 152 #mainboardinit archi386/smp/secondary.inc
 153 superio NSC/pc87360
 154         register "com1" = "{1}"
 155         register "lpt" = "{1}"
 156 end
 157 dir /pc80
 158 ##dir /src/superio/winbond/w83627hf
 159 #dir /cpu/k8
 160 cpu k8 "cpu0"
 161   register "up" = "{.chip = &amd8111, .ht_width=8, .ht_speed=200}"
 162 end
 163
 164 cpu k8 "cpu1"
 165 end