src/mainboard/amd/serengeti_cheetah/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses HAVE_PIRQ_TABLE
   3 uses HAVE_ACPI_TABLES
   4 uses ACPI_SSDTX_NUM
   5 uses USE_FALLBACK_IMAGE
   6 uses USE_FAILOVER_IMAGE
   7 uses HAVE_FALLBACK_BOOT
   8 uses HAVE_FAILOVER_BOOT
   9 uses HAVE_HARD_RESET
  10 uses IRQ_SLOT_COUNT
  11 uses HAVE_OPTION_TABLE
  12 uses CONFIG_MAX_CPUS
  13 uses CONFIG_MAX_PHYSICAL_CPUS
  14 uses CONFIG_LOGICAL_CPUS
  15 uses CONFIG_IOAPIC
  16 uses CONFIG_SMP
  17 uses FALLBACK_SIZE
  18 uses FAILOVER_SIZE
  19 uses ROM_SIZE
  20 uses ROM_SECTION_SIZE
  21 uses ROM_IMAGE_SIZE
  22 uses ROM_SECTION_SIZE
  23 uses ROM_SECTION_OFFSET
  24 uses CONFIG_ROM_STREAM
  25 uses CONFIG_ROM_STREAM_START
  26 uses CONFIG_COMPRESSED_ROM_STREAM
  27 uses PAYLOAD_SIZE
  28 uses _ROMBASE
  29 uses XIP_ROM_SIZE
  30 uses XIP_ROM_BASE
  31 uses STACK_SIZE
  32 uses HEAP_SIZE
  33 uses USE_OPTION_TABLE
  34 uses LB_CKS_RANGE_START
  35 uses LB_CKS_RANGE_END
  36 uses LB_CKS_LOC
  37 uses MAINBOARD_PART_NUMBER
  38 uses MAINBOARD_VENDOR
  39 uses MAINBOARD
  40 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  41 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  42 uses LINUXBIOS_EXTRA_VERSION
  43 uses _RAMBASE
  44 uses TTYS0_BAUD
  45 uses TTYS0_BASE
  46 uses TTYS0_LCS
  47 uses DEFAULT_CONSOLE_LOGLEVEL
  48 uses MAXIMUM_CONSOLE_LOGLEVEL
  49 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  50 uses CONFIG_CONSOLE_SERIAL8250
  51 uses HAVE_INIT_TIMER
  52 uses CONFIG_GDB_STUB
  53 uses CONFIG_GDB_STUB
  54 uses CROSS_COMPILE
  55 uses CC
  56 uses HOSTCC
  57 uses OBJCOPY
  58 uses CONFIG_CHIP_NAME
  59 uses CONFIG_CONSOLE_VGA
  60 uses CONFIG_PCI_ROM_RUN
  61 uses HW_MEM_HOLE_SIZEK
  62 uses HW_MEM_HOLE_SIZE_AUTO_INC
  63 uses K8_HT_FREQ_1G_SUPPORT
  64
  65 uses HT_CHAIN_UNITID_BASE
  66 uses HT_CHAIN_END_UNITID_BASE
  67 uses SB_HT_CHAIN_ON_BUS0
  68 uses SB_HT_CHAIN_UNITID_OFFSET_ONLY
  69
  70 uses USE_DCACHE_RAM
  71 uses DCACHE_RAM_BASE
  72 uses DCACHE_RAM_SIZE
  73 uses DCACHE_RAM_GLOBAL_VAR_SIZE
  74 uses CONFIG_USE_INIT
  75
  76 uses SERIAL_CPU_INIT
  77
  78 uses ENABLE_APIC_EXT_ID
  79 uses APIC_ID_OFFSET
  80 uses LIFT_BSP_APIC_ID
  81
  82 uses CONFIG_PCI_64BIT_PREF_MEM
  83
  84 uses CONFIG_LB_MEM_TOPK
  85
  86 uses CONFIG_AP_CODE_IN_CAR
  87
  88 uses MEM_TRAIN_SEQ
  89
  90 uses WAIT_BEFORE_CPUS_INIT
  91
  92 ###
  93 ### Build options
  94 ###
  95
  96 ##
  97 ## ROM_SIZE is the size of boot ROM that this board will use.
  98 ##
  99 default ROM_SIZE=524288
 100
 101 ##
 102 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
 103 ##
 104 #default FALLBACK_SIZE=131072
 105 #default FALLBACK_SIZE=0x40000
 106
 107 #FALLBACK: 256K-4K
 108 default FALLBACK_SIZE=0x3f000
 109 #FAILOVER: 4K
 110 default FAILOVER_SIZE=0x01000
 111
 112 #more 1M for pgtbl
 113 default CONFIG_LB_MEM_TOPK=2048
 114
 115 ##
 116 ## Build code for the fallback boot
 117 ##
 118 default HAVE_FALLBACK_BOOT=1
 119 default HAVE_FAILOVER_BOOT=1
 120
 121 ##
 122 ## Build code to reset the motherboard from linuxBIOS
 123 ##
 124 default HAVE_HARD_RESET=1
 125
 126 ##
 127 ## Build code to export a programmable irq routing table
 128 ##
 129 default HAVE_PIRQ_TABLE=1
 130 default IRQ_SLOT_COUNT=11
 131
 132 ##
 133 ## Build code to export an x86 MP table
 134 ## Useful for specifying IRQ routing values
 135 ##
 136 default HAVE_MP_TABLE=1
 137
 138 ## ACPI tables will be included
 139 default HAVE_ACPI_TABLES=1
 140 ## extra SSDT num
 141 default ACPI_SSDTX_NUM=1
 142
 143 ##
 144 ## Build code to export a CMOS option table
 145 ##
 146 default HAVE_OPTION_TABLE=1
 147
 148 ##
 149 ## Move the default LinuxBIOS cmos range off of AMD RTC registers
 150 ##
 151 default LB_CKS_RANGE_START=49
 152 default LB_CKS_RANGE_END=122
 153 default LB_CKS_LOC=123
 154
 155 ##
 156 ## Build code for SMP support
 157 ## Only worry about 2 micro processors
 158 ##
 159 default CONFIG_SMP=1
 160 default CONFIG_MAX_CPUS=8
 161 default CONFIG_MAX_PHYSICAL_CPUS=4
 162 default CONFIG_LOGICAL_CPUS=1
 163
 164 default SERIAL_CPU_INIT=0
 165
 166 default ENABLE_APIC_EXT_ID=0
 167 default APIC_ID_OFFSET=0x8
 168 default LIFT_BSP_APIC_ID=1
 169
 170 #CHIP_NAME ?
 171 default CONFIG_CHIP_NAME=1
 172
 173 #memory hole size, 0 mean disable, others will enable the hole, at that case if it is small than mmio_basek, it will use mmio_basek instead.
 174 #2G
 175 #default HW_MEM_HOLE_SIZEK=0x200000
 176 #1G
 177 default HW_MEM_HOLE_SIZEK=0x100000
 178 #512M
 179 #default HW_MEM_HOLE_SIZEK=0x80000
 180
 181 #make auto increase hole size to avoid hole_startk equal to basek so as to make some kernel happy
 182 #default HW_MEM_HOLE_SIZE_AUTO_INC=1
 183
 184 #Opteron K8 1G HT Support
 185 default K8_HT_FREQ_1G_SUPPORT=1
 186
 187 #VGA Console
 188 default CONFIG_CONSOLE_VGA=1
 189 default CONFIG_PCI_ROM_RUN=1
 190
 191 #HT Unit ID offset, default is 1, the typical one
 192 default HT_CHAIN_UNITID_BASE=0xa
 193
 194 #real SB Unit ID, default is 0x20, mean dont touch it at last
 195 default HT_CHAIN_END_UNITID_BASE=0x6
 196
 197 #make the SB HT chain on bus 0, default is not (0)
 198 default SB_HT_CHAIN_ON_BUS0=2
 199
 200 #only offset for SB chain?, default is yes(1)
 201 #default SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 202
 203 #allow capable device use that above 4G
 204 #default CONFIG_PCI_64BIT_PREF_MEM=1
 205
 206 ##
 207 ## enable CACHE_AS_RAM specifics
 208 ##
 209 default USE_DCACHE_RAM=1
 210 default DCACHE_RAM_BASE=0xc8000
 211 default DCACHE_RAM_SIZE=0x08000
 212 default DCACHE_RAM_GLOBAL_VAR_SIZE=0x01000
 213 default CONFIG_USE_INIT=0
 214
 215 default CONFIG_AP_CODE_IN_CAR=1
 216 default MEM_TRAIN_SEQ=1
 217
 218 default WAIT_BEFORE_CPUS_INIT=1
 219
 220 ##
 221 ## Build code to setup a generic IOAPIC
 222 ##
 223 default CONFIG_IOAPIC=1
 224
 225 ##
 226 ## Clean up the motherboard id strings
 227 ##
 228 default MAINBOARD_PART_NUMBER="serengeti_cheetah"
 229 default MAINBOARD_VENDOR="AMD"
 230 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x1022
 231 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2b80
 232
 233 ###
 234 ### LinuxBIOS layout values
 235 ###
 236
 237 ## ROM_IMAGE_SIZE is the amount of space to allow linuxBIOS to occupy.
 238 default ROM_IMAGE_SIZE = 65536
 239
 240 ##
 241 ## Use a small 8K stack
 242 ##
 243 default STACK_SIZE=0x2000
 244
 245 ##
 246 ## Use a small 32K heap
 247 ##
 248 default HEAP_SIZE=0x8000
 249
 250 ##
 251 ## Only use the option table in a normal image
 252 ##
 253 default USE_OPTION_TABLE = (!USE_FALLBACK_IMAGE) && (!USE_FAILOVER_IMAGE )
 254
 255 ##
 256 ## LinuxBIOS C code runs at this location in RAM
 257 ##
 258 default _RAMBASE=0x00100000
 259
 260 ##
 261 ## Load the payload from the ROM
 262 ##
 263 default CONFIG_ROM_STREAM = 1
 264
 265 #default CONFIG_COMPRESSED_ROM_STREAM = 1
 266
 267 ###
 268 ### Defaults of options that you may want to override in the target config file
 269 ###
 270
 271 ##
 272 ## The default compiler
 273 ##
 274 default CC="$(CROSS_COMPILE)gcc-3.4.5 -m32"
 275 default HOSTCC="gcc-3.4.5"
 276
 277 ##
 278 ## Disable the gdb stub by default
 279 ##
 280 default CONFIG_GDB_STUB=0
 281
 282 ##
 283 ## The Serial Console
 284 ##
 285
 286 # To Enable the Serial Console
 287 default CONFIG_CONSOLE_SERIAL8250=1
 288
 289 ## Select the serial console baud rate
 290 default TTYS0_BAUD=115200
 291 #default TTYS0_BAUD=57600
 292 #default TTYS0_BAUD=38400
 293 #default TTYS0_BAUD=19200
 294 #default TTYS0_BAUD=9600
 295 #default TTYS0_BAUD=4800
 296 #default TTYS0_BAUD=2400
 297 #default TTYS0_BAUD=1200
 298
 299 # Select the serial console base port
 300 default TTYS0_BASE=0x3f8
 301
 302 # Select the serial protocol
 303 # This defaults to 8 data bits, 1 stop bit, and no parity
 304 default TTYS0_LCS=0x3
 305
 306 ##
 307 ### Select the linuxBIOS loglevel
 308 ##
 309 ## EMERG      1   system is unusable
 310 ## ALERT      2   action must be taken immediately
 311 ## CRIT       3   critical conditions
 312 ## ERR        4   error conditions
 313 ## WARNING    5   warning conditions
 314 ## NOTICE     6   normal but significant condition
 315 ## INFO       7   informational
 316 ## DEBUG      8   debug-level messages
 317 ## SPEW       9   Way too many details
 318
 319 ## Request this level of debugging output
 320 default  DEFAULT_CONSOLE_LOGLEVEL=8
 321 ## At a maximum only compile in this level of debugging
 322 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 323
 324 ##
 325 ## Select power on after power fail setting
 326 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 327
 328 ### End Options.lb
 329 end