Move HAVE_FAILOVER_BOOT and USE_FAILOVER_IMAGE from
[coreboot.git] / src / mainboard / amd / serengeti_cheetah / Kconfig
1 config BOARD_AMD_SERENGETI_CHEETAH
2         bool "Serengeti Cheetah"
3         select ARCH_X86
4         select CPU_AMD_K8
5         select CPU_AMD_SOCKET_F
6         select NORTHBRIDGE_AMD_AMDK8
7         select NORTHBRIDGE_AMD_AMDK8_ROOT_COMPLEX
8         select SOUTHBRIDGE_AMD_AMD8111
9         select SOUTHBRIDGE_AMD_AMD8131
10         select SUPERIO_WINBOND_W83627HF
11         select HAVE_PIRQ_TABLE
12         select USE_PRINTK_IN_CAR
13         select USE_DCACHE_RAM
14
15 config MAINBOARD_DIR
16         string
17         default amd/serengeti_cheetah
18         depends on BOARD_AMD_SERENGETI_CHEETAH
19
20 config DCACHE_RAM_BASE
21         hex
22         default 0xc8000
23         depends on BOARD_AMD_SERENGETI_CHEETAH
24
25 config DCACHE_RAM_SIZE
26         hex
27         default 0x08000
28         depends on BOARD_AMD_SERENGETI_CHEETAH
29
30 config DCACHE_RAM_GLOBAL_VAR_SIZE
31         hex
32         default 0x01000
33         depends on BOARD_AMD_SERENGETI_CHEETAH
34
35 config APIC_ID_OFFSET
36         hex
37         default 0x8
38         depends on BOARD_AMD_SERENGETI_CHEETAH
39
40 config HAVE_HARD_RESET
41         bool
42         default y
43         depends on BOARD_AMD_SERENGETI_CHEETAH
44
45 config IOAPIC
46         bool
47         default y
48         depends on BOARD_AMD_SERENGETI_CHEETAH
49
50 config LB_CKS_RANGE_END
51         int
52         default 122
53         depends on BOARD_AMD_SERENGETI_CHEETAH
54
55 config LB_CKS_LOC
56         int
57         default 123
58         depends on BOARD_AMD_SERENGETI_CHEETAH
59
60 config MAINBOARD_PART_NUMBER
61         string
62         default "Serengeti-Cheetah"
63         depends on BOARD_AMD_SERENGETI_CHEETAH
64
65 config HW_MEM_HOLE_SIZEK
66         hex
67         default 0x100000
68         depends on BOARD_AMD_SERENGETI_CHEETAH
69
70 config MEM_TRAIN_SEQ
71         bool
72         default y
73         depends on BOARD_AMD_SERENGETI_CHEETAH
74
75 config MAX_CPUS
76         int
77         default 8
78         depends on BOARD_AMD_SERENGETI_CHEETAH
79
80 config MAX_PHYSICAL_CPUS
81         int
82         default 4
83         depends on BOARD_AMD_SERENGETI_CHEETAH
84
85 config MEM_TRAIN_SEQ
86         bool
87         default y
88         depends on BOARD_AMD_SERENGETI_CHEETAH
89
90 config AP_CODE_IN_CAR
91         bool
92         default y
93         depends on BOARD_AMD_SERENGETI_CHEETAH
94
95 config HW_MEM_HOLE_SIZE_AUTO_INC
96         bool
97         default n
98         depends on BOARD_AMD_SERENGETI_CHEETAH
99
100 config SB_HT_CHAIN_UNITID_OFFSET_ONLY
101         bool
102         default y
103         depends on BOARD_AMD_SERENGETI_CHEETAH
104
105 config SB_HT_CHAIN_ON_BUS0
106         int
107         default 2
108         depends on BOARD_AMD_SERENGETI_CHEETAH
109
110 config HT_CHAIN_END_UNITID_BASE
111         hex
112         default 0x6
113         depends on BOARD_AMD_SERENGETI_CHEETAH
114
115 config HT_CHAIN_UNITID_BASE
116         hex
117         default 0xa
118         depends on BOARD_AMD_SERENGETI_CHEETAH
119
120 config USE_INIT
121         bool
122         default n
123         depends on BOARD_AMD_SERENGETI_CHEETAH
124
125 config SERIAL_CPU_INIT
126         bool
127         default n
128         depends on BOARD_AMD_SERENGETI_CHEETAH
129
130 config AP_CODE_IN_CAR
131         bool
132         default y
133         depends on BOARD_AMD_SERENGETI_CHEETAH
134
135 config WAIT_BEFORE_CPUS_INIT
136         bool
137         default y
138         depends on BOARD_AMD_SERENGETI_CHEETAH
139
140 config CONSOLE_VGA
141         bool
142         default y
143         depends on BOARD_AMD_SERENGETI_CHEETAH
144
145 config PCI_ROM_RUN
146         bool
147         default y
148         depends on BOARD_AMD_SERENGETI_CHEETAH
149