src/mainboard/amd/norwich/Options.lb

   1 uses CONFIG_HAVE_MP_TABLE
   2 uses CONFIG_HAVE_PIRQ_TABLE
   3 uses CONFIG_USE_FALLBACK_IMAGE
   4 uses CONFIG_HAVE_FALLBACK_BOOT
   5 uses CONFIG_HAVE_HARD_RESET
   6 uses CONFIG_HAVE_OPTION_TABLE
   7 uses CONFIG_USE_OPTION_TABLE
   8 uses CONFIG_ROM_PAYLOAD
   9 uses CONFIG_IRQ_SLOT_COUNT
  10 uses CONFIG_MAINBOARD
  11 uses CONFIG_MAINBOARD_VENDOR
  12 uses CONFIG_MAINBOARD_PART_NUMBER
  13 uses COREBOOT_EXTRA_VERSION
  14 uses CONFIG_ARCH
  15 uses CONFIG_FALLBACK_SIZE
  16 uses CONFIG_STACK_SIZE
  17 uses CONFIG_HEAP_SIZE
  18 uses CONFIG_ROM_SIZE
  19 uses CONFIG_ROM_SECTION_SIZE
  20 uses CONFIG_ROM_IMAGE_SIZE
  21 uses CONFIG_ROM_SECTION_SIZE
  22 uses CONFIG_ROM_SECTION_OFFSET
  23 uses CONFIG_ROM_PAYLOAD_START
  24 uses CONFIG_COMPRESSED_PAYLOAD_NRV2B
  25 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  26 uses CONFIG_PRECOMPRESSED_PAYLOAD
  27 uses CONFIG_PAYLOAD_SIZE
  28 uses CONFIG_ROMBASE
  29 uses CONFIG_RAMBASE
  30 uses CONFIG_XIP_ROM_SIZE
  31 uses CONFIG_XIP_ROM_BASE
  32 uses CONFIG_HAVE_MP_TABLE
  33 uses CONFIG_CROSS_COMPILE
  34 uses CC
  35 uses HOSTCC
  36 uses CONFIG_OBJCOPY
  37 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  38 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  39 uses CONFIG_CONSOLE_SERIAL8250
  40 uses CONFIG_TTYS0_BAUD
  41 uses CONFIG_TTYS0_BASE
  42 uses CONFIG_TTYS0_LCS
  43 uses CONFIG_UDELAY_TSC
  44 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
  45 uses CONFIG_CONSOLE_VGA
  46 uses CONFIG_PCI_ROM_RUN
  47 uses CONFIG_VIDEO_MB
  48 uses CONFIG_USE_DCACHE_RAM
  49 uses CONFIG_DCACHE_RAM_BASE
  50 uses CONFIG_DCACHE_RAM_SIZE
  51 uses CONFIG_USE_PRINTK_IN_CAR
  52 uses CONFIG_PIRQ_ROUTE
  53
  54 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
  55 default CONFIG_ROM_SIZE  = 256*1024
  56
  57 ###
  58 ### Build options
  59 ###
  60 default CONFIG_CONSOLE_VGA=0
  61 default CONFIG_VIDEO_MB=8
  62 default CONFIG_PCI_ROM_RUN=0
  63
  64 ##
  65 ## Build code for the fallback boot
  66 ##
  67 default CONFIG_HAVE_FALLBACK_BOOT=1
  68
  69 ##
  70 ## no MP table
  71 ##
  72 default CONFIG_HAVE_MP_TABLE=0
  73
  74 ##
  75 ## Build code to reset the motherboard from coreboot
  76 ##
  77 default CONFIG_HAVE_HARD_RESET=0
  78
  79 ## Delay timer options
  80 ##
  81 default CONFIG_UDELAY_TSC=1
  82 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=1
  83
  84 ##
  85 ## Build code to export a programmable irq routing table
  86 ##
  87 default CONFIG_HAVE_PIRQ_TABLE=1
  88 default CONFIG_IRQ_SLOT_COUNT=6
  89 default CONFIG_PIRQ_ROUTE=1
  90 #object irq_tables.o
  91
  92 ##
  93 ## Build code to export a CMOS option table
  94 ##
  95 default CONFIG_HAVE_OPTION_TABLE=0
  96
  97 ###
  98 ### coreboot layout values
  99 ###
 100
 101 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 102 default CONFIG_ROM_IMAGE_SIZE = 65536
 103 default CONFIG_FALLBACK_SIZE = CONFIG_ROM_IMAGE_SIZE
 104
 105 ##
 106 ## enable CACHE_AS_RAM specifics
 107 ##
 108 default CONFIG_USE_DCACHE_RAM=1
 109 default CONFIG_DCACHE_RAM_BASE=0xc8000
 110 default CONFIG_DCACHE_RAM_SIZE=0x08000
 111 default CONFIG_USE_PRINTK_IN_CAR=1
 112
 113 ##
 114 ## Use a small 8K stack
 115 ##
 116 default CONFIG_STACK_SIZE=0x2000
 117
 118 ##
 119 ## Use a small 16K heap
 120 ##
 121 default CONFIG_HEAP_SIZE=0x4000
 122
 123 ##
 124 ## Only use the option table in a normal image
 125 ##
 126 #default CONFIG_USE_OPTION_TABLE = !CONFIG_USE_FALLBACK_IMAGE
 127 default CONFIG_USE_OPTION_TABLE = 0
 128
 129 default CONFIG_RAMBASE = 0x00004000
 130
 131 default CONFIG_ROM_PAYLOAD     = 1
 132
 133 ##
 134 ## The default compiler
 135 ##
 136 default CONFIG_CROSS_COMPILE=""
 137 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 138 default HOSTCC="gcc"
 139
 140 ##
 141 ## The Serial Console
 142 ##
 143
 144 # To Enable the Serial Console
 145 default CONFIG_CONSOLE_SERIAL8250=1
 146
 147 ## Select the serial console baud rate
 148 default CONFIG_TTYS0_BAUD=115200
 149 #default CONFIG_TTYS0_BAUD=57600
 150 #default CONFIG_TTYS0_BAUD=38400
 151 #default CONFIG_TTYS0_BAUD=19200
 152 #default CONFIG_TTYS0_BAUD=9600
 153 #default CONFIG_TTYS0_BAUD=4800
 154 #default CONFIG_TTYS0_BAUD=2400
 155 #default CONFIG_TTYS0_BAUD=1200
 156
 157 # Select the serial console base port
 158 default CONFIG_TTYS0_BASE=0x3f8
 159
 160 # Select the serial protocol
 161 # This defaults to 8 data bits, 1 stop bit, and no parity
 162 default CONFIG_TTYS0_LCS=0x3
 163
 164 ##
 165 ### Select the coreboot loglevel
 166 ##
 167 ## EMERG      1   system is unusable
 168 ## ALERT      2   action must be taken immediately
 169 ## CRIT       3   critical conditions
 170 ## ERR        4   error conditions
 171 ## WARNING    5   warning conditions
 172 ## NOTICE     6   normal but significant condition
 173 ## INFO       7   informational
 174 ## CONFIG_DEBUG      8   debug-level messages
 175 ## SPEW       9   Way too many details
 176
 177 ## Request this level of debugging output
 178 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
 179 ## At a maximum only compile in this level of debugging
 180 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
 181
 182 end