src/mainboard/amd/dbm690t/mainboard.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2008 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include <console/console.h>
  21 #include <device/device.h>
  22 #include <device/pci.h>
  23 #include <arch/io.h>
  24 #include <boot/coreboot_tables.h>
  25 #include <cpu/x86/msr.h>
  26 #include <cpu/amd/mtrr.h>
  27 #include <device/pci_def.h>
  28 #include <../southbridge/amd/sb600/sb600.h>
  29 #include "chip.h"
  30
  31 #define ADT7461_ADDRESS 0x4C
  32 #define ARA_ADDRESS     0x0C /* Alert Response Address */
  33 #define SMBUS_IO_BASE 0x1000
  34
  35 extern int do_smbus_read_byte(u32 smbus_io_base, u32 device, u32 address);
  36 extern int do_smbus_write_byte(u32 smbus_io_base, u32 device, u32 address,
  37                                u8 val);
  38 extern void lb_add_memory_range(struct lb_memory *mem, uint32_t type,
  39                                 uint64_t start, uint64_t size);
  40 #define ADT7461_read_byte(address) \
  41         do_smbus_read_byte(SMBUS_IO_BASE, ADT7461_ADDRESS, address)
  42 #define ARA_read_byte(address) \
  43         do_smbus_read_byte(SMBUS_IO_BASE, ARA_ADDRESS, address)
  44 #define ADT7461_write_byte(address, val) \
  45         do_smbus_write_byte(SMBUS_IO_BASE, ADT7461_ADDRESS, address, val)
  46
  47 unsigned long uma_memory_start, uma_memory_size;
  48
  49 /********************************************************
  50 * dbm690t uses a BCM5789 as on-board NIC.
  51 * It has a pin named LOW_POWER to enable it into LOW POWER state.
  52 * In order to run NIC, we should let it out of Low power state. This pin
  53 * is controlled by sb600 GPM3.
  54 * RRG4.2.3 GPM as GPIO
  55 * GPM pins can be used as GPIO. The GPM I/O functions is controlled by three registers:
  56 * I/O C50, C51, C52, PM I/O94, 95, 96.
  57 * RRG4.2.3.1 GPM pins as Input
  58 * RRG4.2.3.2 GPM pins as Output
  59 ********************************************************/
  60 static void enable_onboard_nic()
  61 {
  62         u8 byte;
  63
  64         printk_info("enable_onboard_nic.\n");
  65
  66         outb(0x13, 0xC50);
  67
  68         byte = inb(0xC51);
  69         byte &= 0x3F;
  70         byte |= 0x40;
  71         outb(byte, 0xC51);
  72
  73         byte = inb(0xC52);
  74         byte &= ~0x8;
  75         outb(byte, 0xC52);
  76
  77         byte = inb(0xC51);
  78         byte &= 0x3F;
  79         byte |= 0x80;           /* 7:6=10 */
  80         outb(byte, 0xC51);
  81
  82         byte = inb(0xC52);
  83         byte &= ~0x8;
  84         outb(byte, 0xC52);
  85 }
  86
  87 /********************************************************
  88 * dbm690t uses SB600 GPIO9 to detect IDE_DMA66.
  89 * IDE_DMA66 is routed to GPIO 9. So we read Gpio 9 to
  90 * get the cable type, 40 pin or 80 pin?
  91 ********************************************************/
  92 static void get_ide_dma66()
  93 {
  94         u8 byte;
  95         /*u32 sm_dev, ide_dev; */
  96         device_t sm_dev, ide_dev;
  97         struct bus pbus;
  98
  99         sm_dev = dev_find_slot(0, PCI_DEVFN(0x14, 0));
 100
 101         byte =
 102             pci_cf8_conf1.read8(&pbus, sm_dev->bus->secondary,
 103                                 sm_dev->path.u.pci.devfn, 0xA9);
 104         byte |= (1 << 5);       /* Set Gpio9 as input */
 105         pci_cf8_conf1.write8(&pbus, sm_dev->bus->secondary,
 106                              sm_dev->path.u.pci.devfn, 0xA9, byte);
 107
 108         ide_dev = dev_find_slot(0, PCI_DEVFN(0x14, 1));
 109         byte =
 110             pci_cf8_conf1.read8(&pbus, ide_dev->bus->secondary,
 111                                 ide_dev->path.u.pci.devfn, 0x56);
 112         byte &= ~(7 << 0);
 113         if ((1 << 5) & pci_cf8_conf1.
 114             read8(&pbus, sm_dev->bus->secondary, sm_dev->path.u.pci.devfn,
 115                   0xAA))
 116                 byte |= 2 << 0; /* mode 2 */
 117         else
 118                 byte |= 5 << 0; /* mode 5 */
 119         pci_cf8_conf1.write8(&pbus, ide_dev->bus->secondary,
 120                              ide_dev->path.u.pci.devfn, 0x56, byte);
 121 }
 122
 123 /*
 124  * set thermal config
 125  */
 126 static void set_thermal_config()
 127 {
 128         u8 byte;
 129         u16 word;
 130         device_t sm_dev;
 131         struct bus pbus;
 132
 133         /* set ADT 7461 */
 134         ADT7461_write_byte(0x0B, 0x50); /* Local Temperature Hight limit */
 135         ADT7461_write_byte(0x0C, 0x00); /* Local Temperature Low limit */
 136         ADT7461_write_byte(0x0D, 0x50); /* External Temperature Hight limit  High Byte */
 137         ADT7461_write_byte(0x0E, 0x00); /* External Temperature Low limit High Byte */
 138
 139         ADT7461_write_byte(0x19, 0x55); /* External THERM limit */
 140         ADT7461_write_byte(0x20, 0x55); /* Local THERM limit */
 141
 142         byte = ADT7461_read_byte(0x02); /* read status register to clear it */
 143         ARA_read_byte(0x05); /* A hardware alert can only be cleared by the master sending an ARA as a read command */
 144         printk_info("Init adt7461 end , status 0x02 %02x\n", byte);
 145
 146         /* sb600 settings for thermal config */
 147         /* set SB600 GPIO 64 to GPIO with pull-up */
 148         byte = pm2_ioread(0x42);
 149         byte &= 0x3f;
 150         pm2_iowrite(0x42, byte);
 151
 152         /* set GPIO 64 to input */
 153         sm_dev = dev_find_slot(0, PCI_DEVFN(0x14, 0));
 154         word =
 155             pci_cf8_conf1.read16(&pbus, sm_dev->bus->secondary,
 156                                  sm_dev->path.u.pci.devfn, 0x56);
 157         word |= 1 << 7;
 158         pci_cf8_conf1.write16(&pbus, sm_dev->bus->secondary,
 159                               sm_dev->path.u.pci.devfn, 0x56, word);
 160
 161         /* set GPIO 64 internal pull-up */
 162         byte = pm2_ioread(0xf0);
 163         byte &= 0xee;
 164         pm2_iowrite(0xf0, byte);
 165
 166         /* set Talert to be active low */
 167         byte = pm_ioread(0x67);
 168         byte &= ~(1 << 5);
 169         pm_iowrite(0x67, byte);
 170
 171         /* set Talert to generate ACPI event */
 172         byte = pm_ioread(0x3c);
 173         byte &= 0xf3;
 174         pm_iowrite(0x3c, byte);
 175
 176         /* THERMTRIP pin */
 177         /* byte = pm_ioread(0x68);
 178          * byte |= 1 << 3;
 179          * pm_iowrite(0x68, byte);
 180          *
 181          * byte = pm_ioread(0x55);
 182          * byte |= 1 << 0;
 183          * pm_iowrite(0x55, byte);
 184          *
 185          * byte = pm_ioread(0x67);
 186          * byte &= ~( 1 << 6);
 187          * pm_iowrite(0x67, byte);
 188          */
 189 }
 190
 191 /*************************************************
 192 * enable the dedicated function in dbm690t board.
 193 * This function called early than rs690_enable.
 194 *************************************************/
 195 void dbm690t_enable(device_t dev)
 196 {
 197         struct mainboard_amd_dbm690t_config *mainboard =
 198             (struct mainboard_amd_dbm690t_config *)dev->chip_info;
 199
 200         printk_info("Mainboard DBM690T Enable. dev=0x%x\n", dev);
 201
 202 #if (CONFIG_GFXUMA == 1)
 203         msr_t msr, msr2;
 204
 205         /* TOP_MEM: the top of DRAM below 4G */
 206         msr = rdmsr(TOP_MEM);
 207         printk_info
 208             ("dbm690t_enable, TOP MEM: msr.lo = 0x%08x, msr.hi = 0x%08x\n",
 209              msr.lo, msr.hi);
 210
 211         /* TOP_MEM2: the top of DRAM above 4G */
 212         msr2 = rdmsr(TOP_MEM2);
 213         printk_info
 214             ("dbm690t_enable, TOP MEM2: msr2.lo = 0x%08x, msr2.hi = 0x%08x\n",
 215              msr2.lo, msr2.hi);
 216
 217         switch (msr.lo) {
 218         case 0x10000000:        /* 256M system memory */
 219                 uma_memory_size = 0x2000000;    /* 32M recommended UMA */
 220                 break;
 221
 222         case 0x18000000:        /* 384M system memory */
 223                 uma_memory_size = 0x4000000;    /* 64M recommended UMA */
 224                 break;
 225
 226         case 0x20000000:        /* 512M system memory */
 227                 uma_memory_size = 0x4000000;    /* 64M recommended UMA */
 228                 break;
 229
 230         default:                /* 1GB and above system memory */
 231                 uma_memory_size = 0x8000000;    /* 128M recommended UMA */
 232                 break;
 233         }
 234
 235         uma_memory_start = msr.lo - uma_memory_size;    /* TOP_MEM1 */
 236         printk_info("dbm690t_enable: uma size 0x%08x, memory start 0x%08x\n",
 237                     uma_memory_size, uma_memory_start);
 238
 239         /* TODO: TOP_MEM2 */
 240 #else
 241         uma_memory_size = 0x8000000;    /* 128M recommended UMA */
 242         uma_memory_start = 0x38000000;  /* 1GB  system memory supposed */
 243 #endif
 244
 245         enable_onboard_nic();
 246         get_ide_dma66();
 247         set_thermal_config();
 248 }
 249
 250 int add_mainboard_resources(struct lb_memory *mem)
 251 {
 252         /* UMA is removed from system memory in the northbridge code, but
 253          * in some circumstances we want the memory mentioned as reserved.
 254          */
 255 #if (CONFIG_GFXUMA == 1)
 256         printk_info("uma_memory_start=0x%x, uma_memory_size=0x%x \n",
 257         uma_memory_start, uma_memory_size);
 258         lb_add_memory_range(mem, LB_MEM_RESERVED,
 259                 uma_memory_start, uma_memory_size);
 260 #endif
 261 }
 262
 263 /*
 264 * CONFIG_CHIP_NAME defined in Option.lb.
 265 */
 266 struct chip_operations mainboard_amd_dbm690t_ops = {
 267         CHIP_NAME("AMD DBM690T   Mainboard")
 268         .enable_dev = dbm690t_enable,
 269 };