src/mainboard/amd/dbm690t/mainboard.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2008 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include <console/console.h>
  21 #include <device/device.h>
  22 #include <device/pci.h>
  23 #include <arch/io.h>
  24 #include <boot/tables.h>
  25 #include <cpu/x86/msr.h>
  26 #include <cpu/amd/mtrr.h>
  27 #include <device/pci_def.h>
  28 #include <southbridge/amd/sb600/sb600.h>
  29 #include "chip.h"
  30
  31 #define ADT7461_ADDRESS 0x4C
  32 #define ARA_ADDRESS     0x0C /* Alert Response Address */
  33 #define SMBUS_IO_BASE 0x1000
  34
  35 extern int do_smbus_read_byte(u32 smbus_io_base, u32 device, u32 address);
  36 extern int do_smbus_write_byte(u32 smbus_io_base, u32 device, u32 address,
  37                                u8 val);
  38 #define ADT7461_read_byte(address) \
  39         do_smbus_read_byte(SMBUS_IO_BASE, ADT7461_ADDRESS, address)
  40 #define ARA_read_byte(address) \
  41         do_smbus_read_byte(SMBUS_IO_BASE, ARA_ADDRESS, address)
  42 #define ADT7461_write_byte(address, val) \
  43         do_smbus_write_byte(SMBUS_IO_BASE, ADT7461_ADDRESS, address, val)
  44
  45 uint64_t uma_memory_base, uma_memory_size;
  46
  47 /********************************************************
  48 * dbm690t uses a BCM5789 as on-board NIC.
  49 * It has a pin named LOW_POWER to enable it into LOW POWER state.
  50 * In order to run NIC, we should let it out of Low power state. This pin is
  51 * controlled by sb600 GPM3.
  52 * RRG4.2.3 GPM as GPIO
  53 * GPM pins can be used as GPIO. The GPM I/O functions is controlled by three registers:
  54 * I/O C50, C51, C52, PM I/O94, 95, 96.
  55 * RRG4.2.3.1 GPM pins as Input
  56 * RRG4.2.3.2 GPM pins as Output
  57 ********************************************************/
  58 static void enable_onboard_nic(void)
  59 {
  60         u8 byte;
  61
  62         printk(BIOS_INFO, "%s.\n", __func__);
  63
  64         /* set index register 0C50h to 13h (miscellaneous control) */
  65         outb(0x13, 0xC50);      /* CMIndex */
  66
  67         /* set CM data register 0C51h bits [7:6] to 01b to set Input/Out control */
  68         byte = inb(0xC51);
  69         byte &= 0x3F;
  70         byte |= 0x40;
  71         outb(byte, 0xC51);
  72
  73         /* set GPM port 0C52h bit 3 to 0 to enable output for GPM3 */
  74         byte = inb(0xC52);
  75         byte &= ~0x8;
  76         outb(byte, 0xC52);
  77
  78         /* set CM data register 0C51h bits [7:6] to 10b to set Output state control */
  79         byte = inb(0xC51);
  80         byte &= 0x3F;
  81         byte |= 0x80;           /* 7:6=10 */
  82         outb(byte, 0xC51);
  83
  84         /* set GPM port 0C52h bit 3 to 0 to output 0 on GPM3 */
  85         byte = inb(0xC52);
  86         byte &= ~0x8;
  87         outb(byte, 0xC52);
  88 }
  89
  90 /********************************************************
  91 * dbm690t uses SB600 GPIO9 to detect IDE_DMA66.
  92 * IDE_DMA66 is routed to GPIO 9. So we read Gpio 9 to
  93 * get the cable type, 40 pin or 80 pin?
  94 ********************************************************/
  95 static void get_ide_dma66(void)
  96 {
  97         u8 byte;
  98         struct device *sm_dev;
  99         struct device *ide_dev;
 100
 101         printk(BIOS_INFO, "%s.\n", __func__);
 102         sm_dev = dev_find_slot(0, PCI_DEVFN(0x14, 0));
 103
 104         byte = pci_read_config8(sm_dev, 0xA9);
 105         byte |= (1 << 5);       /* Set Gpio9 as input */
 106         pci_write_config8(sm_dev, 0xA9, byte);
 107
 108         ide_dev = dev_find_slot(0, PCI_DEVFN(0x14, 1));
 109         byte = pci_read_config8(ide_dev, 0x56);
 110         byte &= ~(7 << 0);
 111         if ((1 << 5) & pci_read_config8(sm_dev, 0xAA))
 112                 byte |= 2 << 0; /* mode 2 */
 113         else
 114                 byte |= 5 << 0; /* mode 5 */
 115         pci_write_config8(ide_dev, 0x56, byte);
 116 }
 117
 118 /*
 119  * set thermal config
 120  */
 121 static void set_thermal_config(void)
 122 {
 123         u8 byte;
 124         u16 word;
 125         device_t sm_dev;
 126
 127         /* set ADT 7461 */
 128         ADT7461_write_byte(0x0B, 0x50); /* Local Temperature Hight limit */
 129         ADT7461_write_byte(0x0C, 0x00); /* Local Temperature Low limit */
 130         ADT7461_write_byte(0x0D, 0x50); /* External Temperature Hight limit  High Byte */
 131         ADT7461_write_byte(0x0E, 0x00); /* External Temperature Low limit High Byte */
 132
 133         ADT7461_write_byte(0x19, 0x55); /* External THERM limit */
 134         ADT7461_write_byte(0x20, 0x55); /* Local THERM limit */
 135
 136         byte = ADT7461_read_byte(0x02); /* read status register to clear it */
 137         ARA_read_byte(0x05); /* A hardware alert can only be cleared by the master sending an ARA as a read command */
 138         printk(BIOS_INFO, "Init adt7461 end , status 0x02 %02x\n", byte);
 139
 140         /* sb600 settings for thermal config */
 141         /* set SB600 GPIO 64 to GPIO with pull-up */
 142         byte = pm2_ioread(0x42);
 143         byte &= 0x3f;
 144         pm2_iowrite(0x42, byte);
 145
 146         /* set GPIO 64 to input */
 147         sm_dev = dev_find_slot(0, PCI_DEVFN(0x14, 0));
 148         word = pci_read_config16(sm_dev, 0x56);
 149         word |= 1 << 7;
 150         pci_write_config16(sm_dev, 0x56, word);
 151
 152         /* set GPIO 64 internal pull-up */
 153         byte = pm2_ioread(0xf0);
 154         byte &= 0xee;
 155         pm2_iowrite(0xf0, byte);
 156
 157         /* set Talert to be active low */
 158         byte = pm_ioread(0x67);
 159         byte &= ~(1 << 5);
 160         pm_iowrite(0x67, byte);
 161
 162         /* set Talert to generate ACPI event */
 163         byte = pm_ioread(0x3c);
 164         byte &= 0xf3;
 165         pm_iowrite(0x3c, byte);
 166
 167         /* THERMTRIP pin */
 168         /* byte = pm_ioread(0x68);
 169          * byte |= 1 << 3;
 170          * pm_iowrite(0x68, byte);
 171          *
 172          * byte = pm_ioread(0x55);
 173          * byte |= 1 << 0;
 174          * pm_iowrite(0x55, byte);
 175          *
 176          * byte = pm_ioread(0x67);
 177          * byte &= ~( 1 << 6);
 178          * pm_iowrite(0x67, byte);
 179          */
 180 }
 181
 182 /*************************************************
 183 * enable the dedicated function in dbm690t board.
 184 * This function called early than rs690_enable.
 185 *************************************************/
 186 static void dbm690t_enable(device_t dev)
 187 {
 188         printk(BIOS_INFO, "Mainboard DBM690T Enable. dev=0x%p\n", dev);
 189
 190 #if (CONFIG_GFXUMA == 1)
 191         msr_t msr, msr2;
 192
 193         /* TOP_MEM: the top of DRAM below 4G */
 194         msr = rdmsr(TOP_MEM);
 195         printk(BIOS_INFO, "%s, TOP MEM: msr.lo = 0x%08x, msr.hi = 0x%08x\n",
 196                     __func__, msr.lo, msr.hi);
 197
 198         /* TOP_MEM2: the top of DRAM above 4G */
 199         msr2 = rdmsr(TOP_MEM2);
 200         printk(BIOS_INFO, "%s, TOP MEM2: msr2.lo = 0x%08x, msr2.hi = 0x%08x\n",
 201                     __func__, msr2.lo, msr2.hi);
 202
 203         switch (msr.lo) {
 204         case 0x10000000:        /* 256M system memory */
 205                 uma_memory_size = 0x2000000;    /* 32M recommended UMA */
 206                 break;
 207
 208         case 0x18000000:        /* 384M system memory */
 209                 uma_memory_size = 0x4000000;    /* 64M recommended UMA */
 210                 break;
 211
 212         case 0x20000000:        /* 512M system memory */
 213                 uma_memory_size = 0x4000000;    /* 64M recommended UMA */
 214                 break;
 215
 216         default:                /* 1GB and above system memory */
 217                 uma_memory_size = 0x8000000;    /* 128M recommended UMA */
 218                 break;
 219         }
 220
 221         uma_memory_base = msr.lo - uma_memory_size;     /* TOP_MEM1 */
 222         printk(BIOS_INFO, "%s: uma size 0x%08llx, memory start 0x%08llx\n",
 223                     __func__, uma_memory_size, uma_memory_base);
 224
 225         /* TODO: TOP_MEM2 */
 226 #else
 227         uma_memory_size = 0x8000000;    /* 128M recommended UMA */
 228         uma_memory_base = 0x38000000;   /* 1GB  system memory supposed */
 229 #endif
 230
 231         enable_onboard_nic();
 232         get_ide_dma66();
 233         set_thermal_config();
 234 }
 235
 236 int add_mainboard_resources(struct lb_memory *mem)
 237 {
 238         /* UMA is removed from system memory in the northbridge code, but
 239          * in some circumstances we want the memory mentioned as reserved.
 240          */
 241 #if (CONFIG_GFXUMA == 1)
 242         printk(BIOS_INFO, "uma_memory_base=0x%llx, uma_memory_size=0x%llx \n",
 243         uma_memory_base, uma_memory_size);
 244         lb_add_memory_range(mem, LB_MEM_RESERVED,
 245                 uma_memory_base, uma_memory_size);
 246 #endif
 247         return 0;
 248 }
 249
 250 struct chip_operations mainboard_ops = {
 251         CHIP_NAME("AMD DBM690T   Mainboard")
 252         .enable_dev = dbm690t_enable,
 253 };