src/mainboard/a-trend/atc-6240/Config.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2008 Uwe Hermann <uwe@hermann-uwe.de>
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License as published by
   8 ## the Free Software Foundation; either version 2 of the License, or
   9 ## (at your option) any later version.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16 ## You should have received a copy of the GNU General Public License
  17 ## along with this program; if not, write to the Free Software
  18 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19 ##
  20
  21 if USE_FALLBACK_IMAGE
  22         default ROM_SECTION_SIZE = FALLBACK_SIZE
  23         default ROM_SECTION_OFFSET = (ROM_SIZE - FALLBACK_SIZE)
  24 else
  25         default ROM_SECTION_SIZE = (ROM_SIZE - FALLBACK_SIZE)
  26         default ROM_SECTION_OFFSET = 0
  27 end
  28 default CONFIG_ROM_PAYLOAD_START = (0xffffffff - ROM_SIZE
  29                                     + ROM_SECTION_OFFSET + 1)
  30 default PAYLOAD_SIZE = (ROM_SECTION_SIZE - ROM_IMAGE_SIZE)
  31 default _ROMBASE = (CONFIG_ROM_PAYLOAD_START + PAYLOAD_SIZE)
  32 default XIP_ROM_SIZE = 64 * 1024
  33 default XIP_ROM_BASE = (_ROMBASE + ROM_IMAGE_SIZE - XIP_ROM_SIZE)
  34 arch i386 end
  35 driver mainboard.o
  36 if HAVE_PIRQ_TABLE
  37         object irq_tables.o
  38 end
  39 makerule ./failover.E
  40         depends "$(MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  41         action "../romcc -E -O2 -mcpu=p2 --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  42 end
  43 makerule ./failover.inc
  44         depends "$(MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  45         action "../romcc -O2 -mcpu=p2 --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  46 end
  47 makerule ./auto.E
  48         # depends       "$(MAINBOARD)/auto.c option_table.h ../romcc"
  49         depends "$(MAINBOARD)/auto.c ../romcc"
  50         action  "../romcc -E -O2 -mcpu=p2 -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/auto.c -o $@"
  51 end
  52 makerule ./auto.inc
  53         # depends "$(MAINBOARD)/auto.c option_table.h ../romcc"
  54         depends "$(MAINBOARD)/auto.c ../romcc"
  55         action  "../romcc -O2 -mcpu=p2 -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/auto.c -o $@"
  56 end
  57 mainboardinit cpu/x86/16bit/entry16.inc
  58 mainboardinit cpu/x86/32bit/entry32.inc
  59 ldscript /cpu/x86/16bit/entry16.lds
  60 ldscript /cpu/x86/32bit/entry32.lds
  61 if USE_FALLBACK_IMAGE
  62         mainboardinit cpu/x86/16bit/reset16.inc
  63         ldscript /cpu/x86/16bit/reset16.lds
  64 else
  65         mainboardinit cpu/x86/32bit/reset32.inc
  66         ldscript /cpu/x86/32bit/reset32.lds
  67 end
  68 mainboardinit arch/i386/lib/cpu_reset.inc
  69 mainboardinit arch/i386/lib/id.inc
  70 ldscript /arch/i386/lib/id.lds
  71 if USE_FALLBACK_IMAGE
  72         ldscript /arch/i386/lib/failover.lds
  73         mainboardinit ./failover.inc
  74 end
  75 mainboardinit cpu/x86/fpu/enable_fpu.inc
  76 mainboardinit cpu/x86/mmx/enable_mmx.inc
  77 mainboardinit ./auto.inc
  78 mainboardinit cpu/x86/mmx/disable_mmx.inc
  79
  80 dir /pc80
  81 config chip.h
  82
  83 chip northbridge/intel/i440bx           # Northbridge
  84   device apic_cluster 0 on              # APIC cluster
  85     chip cpu/intel/slot_2               # CPU (FIXME: It's slot 1, actually)
  86       device apic 0 on end              # APIC
  87     end
  88   end
  89   device pci_domain 0 on                # PCI domain
  90     device pci 0.0 on end               # Host bridge
  91     device pci 1.0 on end               # PCI/AGP bridge
  92     chip southbridge/intel/i82371eb     # Southbridge
  93       device pci 7.0 on                 # ISA bridge
  94         chip superio/winbond/w83627hf   # Super I/O
  95           device pnp 3f0.0 on           # Floppy
  96             io 0x60 = 0x3f0
  97             irq 0x70 = 6
  98             drq 0x74 = 2
  99           end
 100           device pnp 3f0.1 on           # Parallel port
 101             io 0x60 = 0x378
 102             irq 0x70 = 7
 103             drq 0x74 = 3
 104           end
 105           device pnp 3f0.2 on           # COM1
 106             io 0x60 = 0x3f8
 107             irq 0x70 = 4
 108           end
 109           device pnp 3f0.3 on           # COM2 / IR
 110             io 0x60 = 0x2f8
 111             irq 0x70 = 3
 112           end
 113           device pnp 3f0.5 on           # PS/2 keyboard
 114             io 0x60 = 0x60
 115             io 0x62 = 0x64
 116             irq 0x70 = 1                # PS/2 keyboard interrupt
 117             irq 0x72 = 12               # PS/2 mouse interrupt
 118           end
 119           device pnp 3f0.6 on           # Consumer IR
 120             io 0x60 = 0x00
 121           end
 122           device pnp 3f0.7 on           # Game port / MIDI / GPIO 1
 123             io 0x60 = 0x201
 124             io 0x62 = 0x330
 125             irq 0x70 = 9
 126           end
 127           device pnp 3f0.8 off          # GPIO 2 / WDT
 128           end
 129           device pnp 3f0.9 off          # GPIO 3
 130           end
 131           device pnp 3f0.a off          # ACPI
 132           end
 133           device pnp 3f0.b off          # HWM (TODO)
 134           end
 135         end
 136       end
 137       device pci 7.1 on end             # IDE
 138       device pci 7.2 on end             # USB
 139       device pci 7.3 on end             # ACPI
 140       device pci c.0 on end             # Onboard audio (ES1371)
 141       register "ide0_enable" = "1"
 142       register "ide1_enable" = "1"
 143       register "ide_legacy_enable" = "1"
 144       # Enable UDMA/33 for higher speed if your IDE device(s) support it.
 145       register "ide0_drive0_udma33_enable" = "0"
 146       register "ide0_drive1_udma33_enable" = "0"
 147       register "ide1_drive0_udma33_enable" = "0"
 148       register "ide1_drive1_udma33_enable" = "0"
 149     end
 150   end
 151 end