src/mainboard/Iwill/DK8S2/Config.lb

   1 ##
   2 ## Compute the location and size of where this firmware image
   3 ## (linuxBIOS plus bootloader) will live in the boot rom chip.
   4 ##
   5 if USE_FALLBACK_IMAGE
   6         default ROM_SECTION_SIZE   = FALLBACK_SIZE
   7         default ROM_SECTION_OFFSET = ( ROM_SIZE - FALLBACK_SIZE )
   8 else
   9         default ROM_SECTION_SIZE   = ( ROM_SIZE - FALLBACK_SIZE )
  10         default ROM_SECTION_OFFSET = 0
  11 end
  12
  13 ##
  14 ## Compute the start location and size size of
  15 ## The linuxBIOS bootloader.
  16 ##
  17 default PAYLOAD_SIZE            = ( ROM_SECTION_SIZE - ROM_IMAGE_SIZE )
  18 default CONFIG_ROM_STREAM_START = (0xffffffff - ROM_SIZE + ROM_SECTION_OFFSET + 1)
  19
  20 ##
  21 ## Compute where this copy of linuxBIOS will start in the boot rom
  22 ##
  23 default _ROMBASE      = ( CONFIG_ROM_STREAM_START + PAYLOAD_SIZE )
  24
  25 ##
  26 ## Compute a range of ROM that can cached to speed up linuxBIOS,
  27 ## execution speed.
  28 ##
  29 ## XIP_ROM_SIZE must be a power of 2.
  30 ## XIP_ROM_BASE must be a multiple of XIP_ROM_SIZE
  31 ##
  32 default XIP_ROM_SIZE=65536
  33 default XIP_ROM_BASE = ( _ROMBASE + ROM_IMAGE_SIZE - XIP_ROM_SIZE )
  34
  35 ##
  36 ## Set all of the defaults for an x86 architecture
  37 ##
  38
  39 arch i386 end
  40
  41 ##
  42 ## Build the objects we have code for in this directory.
  43 ##
  44
  45 driver mainboard.o
  46 if HAVE_MP_TABLE object mptable.o end
  47 if HAVE_PIRQ_TABLE object irq_tables.o end
  48
  49 ## ATI Rage XL framebuffering graphics driver
  50 dir /drivers/ati/ragexl
  51
  52 ##
  53 ## Romcc output
  54 ##
  55 makerule ./failover.E
  56         depends "$(MAINBOARD)/failover.c ./romcc"
  57         action "./romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/failover.c -o $@"
  58 end
  59
  60 makerule ./failover.inc
  61         depends "$(MAINBOARD)/failover.c ./romcc"
  62         action "./romcc    -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/failover.c -o $@"
  63 end
  64
  65 makerule ./auto.E
  66         depends "$(MAINBOARD)/auto.c option_table.h ./romcc"
  67         action  "./romcc -E -mcpu=k8 -O2 -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/auto.c -o $@"
  68 end
  69 makerule ./auto.inc
  70         depends "$(MAINBOARD)/auto.c option_table.h ./romcc"
  71         action  "./romcc    -mcpu=k8 -O2 -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/auto.c -o $@"
  72 end
  73
  74 ##
  75 ## Build our 16 bit and 32 bit linuxBIOS entry code
  76 ##
  77 mainboardinit cpu/x86/16bit/entry16.inc
  78 mainboardinit cpu/x86/32bit/entry32.inc
  79 ldscript /cpu/x86/16bit/entry16.lds
  80 ldscript /cpu/x86/32bit/entry32.lds
  81
  82 ##
  83 ## Build our reset vector (This is where linuxBIOS is entered)
  84 ##
  85 if USE_FALLBACK_IMAGE
  86         mainboardinit cpu/x86/16bit/reset16.inc
  87         ldscript /cpu/x86/16bit/reset16.lds
  88 else
  89         mainboardinit cpu/x86/32bit/reset32.inc
  90         ldscript /cpu/x86/32bit/reset32.lds
  91 end
  92
  93 ### Should this be in the northbridge code?
  94 mainboardinit arch/i386/lib/cpu_reset.inc
  95
  96 ##
  97 ## Include an id string (For safe flashing)
  98 ##
  99 mainboardinit arch/i386/lib/id.inc
 100 ldscript /arch/i386/lib/id.lds
 101
 102 ###
 103 ### This is the early phase of linuxBIOS startup
 104 ### Things are delicate and we test to see if we should
 105 ### failover to another image.
 106 ###
 107 if USE_FALLBACK_IMAGE
 108         ldscript /arch/i386/lib/failover.lds
 109         mainboardinit ./failover.inc
 110 end
 111
 112 ###
 113 ### O.k. We aren't just an intermediary anymore!
 114 ###
 115
 116 ##
 117 ## Setup RAM
 118 ##
 119 mainboardinit cpu/x86/fpu/enable_fpu.inc
 120 mainboardinit cpu/x86/mmx/enable_mmx.inc
 121 mainboardinit cpu/x86/sse/enable_sse.inc
 122 mainboardinit ./auto.inc
 123 mainboardinit cpu/x86/sse/disable_sse.inc
 124 mainboardinit cpu/x86/mmx/disable_mmx.inc
 125
 126 ##
 127 ## Include the secondary Configuration files
 128 ##
 129 dir /pc80
 130 config chip.h
 131
 132 # config for arima/hdama
 133 chip northbridge/amd/amdk8
 134         device pci_domain 0 on
 135                 device pci 18.0 on # LDT 0
 136                         chip southbridge/amd/amd8131
 137                                 device pci 0.0 on end
 138                                 device pci 0.1 on end
 139                                 device pci 1.0 on end
 140                                 device pci 1.1 on end
 141                         end
 142                         chip southbridge/amd/amd8111
 143                                 # this "device pci 0.0" is the parent the next one
 144                                 # PCI bridge
 145                                 device pci 0.0 on
 146                                         device pci 0.0 on end
 147                                         device pci 0.1 on end
 148                                         device pci 0.2 on end
 149                                         device pci 1.0 off end
 150                                 end
 151                                 device pci 1.0 on
 152                                         chip superio/winbond/w83627hf
 153                                                 device pnp  2e.0 on      # Floppy
 154                                                          io 0x60 = 0x3f0
 155                                                         irq 0x70 = 6
 156                                                         drq 0x74 = 2
 157                                                 end
 158                                                 device pnp  2e.1 off     # Parallel Port
 159                                                          io 0x60 = 0x378
 160                                                         irq 0x70 = 7
 161                                                 end
 162                                                 device pnp  2e.2 on      # Com1
 163                                                          io 0x60 = 0x3f8
 164                                                         irq 0x70 = 4
 165                                                 end
 166                                                 device pnp  2e.3 off     # Com2
 167                                                         io 0x60 = 0x2f8
 168                                                         irq 0x70 = 3
 169                                                 end
 170                                                 device pnp  2e.5 on      # Keyboard
 171                                                          io 0x60 = 0x60
 172                                                          io 0x62 = 0x64
 173                                                        irq 0x70 = 1
 174                                                         irq 0x72 = 12
 175                                                 end
 176                                                 device pnp  2e.6 off end # CIR
 177                                                 device pnp  2e.7 off end # GAME_MIDI_GIPO1
 178                                                 device pnp  2e.8 off end # GPIO2
 179                                                 device pnp  2e.9 off end # GPIO3
 180                                                 device pnp  2e.a off end # ACPI
 181                                                 device pnp  2e.b on      # HW Monitor
 182                                                          io 0x60 = 0x290
 183                                                 end
 184                                                 register "com1" = "{1}"
 185                                         #       register "com1" = "{1, 0, 0x3f8, 4}"
 186                                         #       register "lpt" = "{1}"
 187                                         end
 188                                 end
 189                                 device pci 1.1 on end
 190                                 device pci 1.2 on end
 191                                 device pci 1.3 on end
 192                                 device pci 1.5 off end
 193                                 device pci 1.6 off end
 194                         end
 195                 end # LDT0
 196                 device pci 18.0 on end # LDT1
 197                 device pci 18.0 on end # LDT2
 198                 device pci 18.1 on end
 199                 device pci 18.2 on end
 200                 device pci 18.3 on end
 201
 202                 chip northbridge/amd/amdk8
 203                         device pci 19.0 on end
 204                         device pci 19.0 on end
 205                         device pci 19.0 on end
 206                         device pci 19.1 on end
 207                         device pci 19.2 on end
 208                         device pci 19.3 on end
 209                 end
 210         end
 211         device apic_cluster 0 on
 212                 chip cpu/amd/socket_940
 213                         device apic 0 on end
 214                 end
 215                 chip cpu/amd/socket_940
 216                         device apic 1 on end
 217                 end
 218         end
 219 end
 220