src/include/sdram_mode.h

   1 /*\r
   2  * $Header: /home/cvs/BIR/ca-cpu/freebios/src/include/sdram_mode.h,v 1.1 2005/07/11 16:03:54 smagnani Exp $\r
   3  *\r
   4  * sdram_mode.h: Definitions for SDRAM Mode Register and Extended Mode Register\r
   5  *                               \r
   6  *\r
   7  * Copyright (C) 2005 Digital Design Corporation\r
   8  *\r
   9  * This program is free software; you can redistribute it and/or modify\r
  10  * it under the terms of the GNU General Public License as published by\r
  11  * the Free Software Foundation; either version 2 of the License, or\r
  12  * (at your option) any later version.\r
  13  *\r
  14  * This program is distributed in the hope that it will be useful,\r
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of\r
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the\r
  17  * GNU General Public License for more details.\r
  18  *\r
  19  * You should have received a copy of the GNU General Public License\r
  20  * along with this program; if not, write to the Free Software\r
  21  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA\r
  22  *\r
  23  * $Log: sdram_mode.h,v $\r
  24  * Revision 1.1  2005/07/11 16:03:54  smagnani\r
  25  * Initial revision.\r
  26  *\r
  27  *\r
  28  */\r
  29 \r
  30 #ifndef __SDRAMMODE_H_DEFINED\r
  31 #define __SDRAMMODE_H_DEFINED\r
  32 \r
  33 // SDRAM Mode Register definitions, per JESD79D\r
  34 // These are transmitted via A0-A13\r
  35 \r
  36 // Burst length\r
  37 #define SDRAM_BURST_2     (1<<0)\r
  38 #define SDRAM_BURST_4     (2<<0)\r
  39 #define SDRAM_BURST_8     (3<<0)\r
  40 \r
  41 #define SDRAM_BURST_SEQUENTIAL  (0<<3)\r
  42 #define SDRAM_BURST_INTERLEAVED (1<<3)\r
  43 \r
  44 #define SDRAM_CAS_2_0     (2<<4)\r
  45 #define SDRAM_CAS_3_0     (3<<4)        /* Optional for DDR 200-333 */\r
  46 #define SDRAM_CAS_1_5     (5<<4)        /* Optional */\r
  47 #define SDRAM_CAS_2_5     (6<<4)\r
  48 #define SDRAM_CAS_MASK    (7<<4)\r
  49 \r
  50 #define SDRAM_MODE_NORMAL               (0 << 7)\r
  51 #define SDRAM_MODE_TEST         (1 << 7)\r
  52 #define SDRAM_MODE_DLL_RESET    (2 << 7)\r
  53 \r
  54 // Extended Mode Register\r
  55 \r
  56 #define SDRAM_EXTMODE_DLL_ENABLE        (0 << 0)\r
  57 #define SDRAM_EXTMODE_DLL_DISABLE       (1 << 0)\r
  58 \r
  59 #define SDRAM_EXTMODE_DRIVE_NORMAL      (0 << 1)\r
  60 #define SDRAM_EXTMODE_DRIVE_WEAK        (1 << 1)        /* Optional */\r
  61 \r
  62 #endif  // __SDRAMMODE_H_DEFINED\r