src/devices/pci_device.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * It was originally based on the Linux kernel (drivers/pci/pci.c).
   5  *
   6  * Modifications are:
   7  * Copyright (C) 2003-2004 Linux Networx
   8  * (Written by Eric Biederman <ebiederman@lnxi.com> for Linux Networx)
   9  * Copyright (C) 2003-2006 Ronald G. Minnich <rminnich@gmail.com>
  10  * Copyright (C) 2004-2005 Li-Ta Lo <ollie@lanl.gov>
  11  * Copyright (C) 2005-2006 Tyan
  12  * (Written by Yinghai Lu <yhlu@tyan.com> for Tyan)
  13  * Copyright (C) 2005-2009 coresystems GmbH
  14  * (Written by Stefan Reinauer <stepan@coresystems.de> for coresystems GmbH)
  15  */
  16
  17 /*
  18  * PCI Bus Services, see include/linux/pci.h for further explanation.
  19  *
  20  * Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
  21  * David Mosberger-Tang
  22  *
  23  * Copyright 1997 -- 1999 Martin Mares <mj@atrey.karlin.mff.cuni.cz>
  24  */
  25
  26 #include <console/console.h>
  27 #include <stdlib.h>
  28 #include <stdint.h>
  29 #include <bitops.h>
  30 #include <string.h>
  31 #include <arch/io.h>
  32 #include <device/device.h>
  33 #include <device/pci.h>
  34 #include <device/pci_ids.h>
  35 #include <delay.h>
  36 #if CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT == 1
  37 #include <device/hypertransport.h>
  38 #endif
  39 #if CONFIG_PCIX_PLUGIN_SUPPORT == 1
  40 #include <device/pcix.h>
  41 #endif
  42 #if CONFIG_PCIEXP_PLUGIN_SUPPORT == 1
  43 #include <device/pciexp.h>
  44 #endif
  45 #if CONFIG_AGP_PLUGIN_SUPPORT == 1
  46 #include <device/agp.h>
  47 #endif
  48 #if CONFIG_CARDBUS_PLUGIN_SUPPORT == 1
  49 #include <device/cardbus.h>
  50 #endif
  51 #define CONFIG_PC80_SYSTEM 1
  52 #if CONFIG_PC80_SYSTEM == 1
  53 #include <pc80/i8259.h>
  54 #endif
  55
  56 u8 pci_moving_config8(struct device *dev, unsigned int reg)
  57 {
  58         u8 value, ones, zeroes;
  59         value = pci_read_config8(dev, reg);
  60
  61         pci_write_config8(dev, reg, 0xff);
  62         ones = pci_read_config8(dev, reg);
  63
  64         pci_write_config8(dev, reg, 0x00);
  65         zeroes = pci_read_config8(dev, reg);
  66
  67         pci_write_config8(dev, reg, value);
  68
  69         return ones ^ zeroes;
  70 }
  71
  72 u16 pci_moving_config16(struct device * dev, unsigned int reg)
  73 {
  74         u16 value, ones, zeroes;
  75         value = pci_read_config16(dev, reg);
  76
  77         pci_write_config16(dev, reg, 0xffff);
  78         ones = pci_read_config16(dev, reg);
  79
  80         pci_write_config16(dev, reg, 0x0000);
  81         zeroes = pci_read_config16(dev, reg);
  82
  83         pci_write_config16(dev, reg, value);
  84
  85         return ones ^ zeroes;
  86 }
  87
  88 u32 pci_moving_config32(struct device * dev, unsigned int reg)
  89 {
  90         u32 value, ones, zeroes;
  91         value = pci_read_config32(dev, reg);
  92
  93         pci_write_config32(dev, reg, 0xffffffff);
  94         ones = pci_read_config32(dev, reg);
  95
  96         pci_write_config32(dev, reg, 0x00000000);
  97         zeroes = pci_read_config32(dev, reg);
  98
  99         pci_write_config32(dev, reg, value);
 100
 101         return ones ^ zeroes;
 102 }
 103
 104 /**
 105  * Given a device, a capability type, and a last position, return the next
 106  * matching capability. Always start at the head of the list.
 107  *
 108  * @param dev Pointer to the device structure.
 109  * @param cap_type PCI_CAP_LIST_ID of the PCI capability we're looking for.
 110  * @param last Location of the PCI capability register to start from.
 111  */
 112 unsigned pci_find_next_capability(struct device *dev, unsigned cap,
 113                                   unsigned last)
 114 {
 115         unsigned pos = 0;
 116         unsigned status;
 117         unsigned reps = 48;
 118
 119         status = pci_read_config16(dev, PCI_STATUS);
 120         if (!(status & PCI_STATUS_CAP_LIST)) {
 121                 return 0;
 122         }
 123         switch (dev->hdr_type & 0x7f) {
 124         case PCI_HEADER_TYPE_NORMAL:
 125         case PCI_HEADER_TYPE_BRIDGE:
 126                 pos = PCI_CAPABILITY_LIST;
 127                 break;
 128         case PCI_HEADER_TYPE_CARDBUS:
 129                 pos = PCI_CB_CAPABILITY_LIST;
 130                 break;
 131         default:
 132                 return 0;
 133         }
 134         pos = pci_read_config8(dev, pos);
 135         while (reps-- && (pos >= 0x40)) {       /* Loop through the linked list. */
 136                 int this_cap;
 137                 pos &= ~3;
 138                 this_cap = pci_read_config8(dev, pos + PCI_CAP_LIST_ID);
 139                 printk(BIOS_SPEW, "Capability: type 0x%02x @ 0x%02x\n", this_cap,
 140                             pos);
 141                 if (this_cap == 0xff) {
 142                         break;
 143                 }
 144                 if (!last && (this_cap == cap)) {
 145                         return pos;
 146                 }
 147                 if (last == pos) {
 148                         last = 0;
 149                 }
 150                 pos = pci_read_config8(dev, pos + PCI_CAP_LIST_NEXT);
 151         }
 152         return 0;
 153 }
 154
 155 /**
 156  * Given a device, and a capability type, return the next matching
 157  * capability. Always start at the head of the list.
 158  *
 159  * @param dev Pointer to the device structure.
 160  * @param cap_type PCI_CAP_LIST_ID of the PCI capability we're looking for.
 161  */
 162 unsigned pci_find_capability(device_t dev, unsigned cap)
 163 {
 164         return pci_find_next_capability(dev, cap, 0);
 165 }
 166
 167 /**
 168  * Given a device and register, read the size of the BAR for that register.
 169  *
 170  * @param dev Pointer to the device structure.
 171  * @param index Address of the PCI configuration register.
 172  */
 173 struct resource *pci_get_resource(struct device *dev, unsigned long index)
 174 {
 175         struct resource *resource;
 176         unsigned long value, attr;
 177         resource_t moving, limit;
 178
 179         /* Initialize the resources to nothing. */
 180         resource = new_resource(dev, index);
 181
 182         /* Get the initial value. */
 183         value = pci_read_config32(dev, index);
 184
 185         /* See which bits move. */
 186         moving = pci_moving_config32(dev, index);
 187
 188         /* Initialize attr to the bits that do not move. */
 189         attr = value & ~moving;
 190
 191         /* If it is a 64bit resource look at the high half as well. */
 192         if (((attr & PCI_BASE_ADDRESS_SPACE_IO) == 0) &&
 193             ((attr & PCI_BASE_ADDRESS_MEM_LIMIT_MASK) ==
 194              PCI_BASE_ADDRESS_MEM_LIMIT_64)) {
 195                 /* Find the high bits that move. */
 196                 moving |=
 197                     ((resource_t) pci_moving_config32(dev, index + 4)) << 32;
 198         }
 199         /* Find the resource constraints.
 200          * Start by finding the bits that move. From there:
 201          * - Size is the least significant bit of the bits that move.
 202          * - Limit is all of the bits that move plus all of the lower bits.
 203          * See PCI Spec 6.2.5.1.
 204          */
 205         limit = 0;
 206         if (moving) {
 207                 resource->size = 1;
 208                 resource->align = resource->gran = 0;
 209                 while (!(moving & resource->size)) {
 210                         resource->size <<= 1;
 211                         resource->align += 1;
 212                         resource->gran += 1;
 213                 }
 214                 resource->limit = limit = moving | (resource->size - 1);
 215         }
 216
 217         /* Some broken hardware has read-only registers that do not
 218          * really size correctly.
 219          * Example: the Acer M7229 has BARs 1-4 normally read-only.
 220          * so BAR1 at offset 0x10 reads 0x1f1. If you size that register
 221          * by writing 0xffffffff to it, it will read back as 0x1f1 -- a
 222          * violation of the spec.
 223          * We catch this case and ignore it by observing which bits move,
 224          * This also catches the common case unimplemented registers
 225          * that always read back as 0.
 226          */
 227         if (moving == 0) {
 228                 if (value != 0) {
 229                         printk(BIOS_DEBUG, "%s register %02lx(%08lx), read-only ignoring it\n",
 230                              dev_path(dev), index, value);
 231                 }
 232                 resource->flags = 0;
 233         } else if (attr & PCI_BASE_ADDRESS_SPACE_IO) {
 234                 /* An I/O mapped base address. */
 235                 attr &= PCI_BASE_ADDRESS_IO_ATTR_MASK;
 236                 resource->flags |= IORESOURCE_IO;
 237                 /* I don't want to deal with 32bit I/O resources. */
 238                 resource->limit = 0xffff;
 239         } else {
 240                 /* A Memory mapped base address. */
 241                 attr &= PCI_BASE_ADDRESS_MEM_ATTR_MASK;
 242                 resource->flags |= IORESOURCE_MEM;
 243                 if (attr & PCI_BASE_ADDRESS_MEM_PREFETCH) {
 244                         resource->flags |= IORESOURCE_PREFETCH;
 245                 }
 246                 attr &= PCI_BASE_ADDRESS_MEM_LIMIT_MASK;
 247                 if (attr == PCI_BASE_ADDRESS_MEM_LIMIT_32) {
 248                         /* 32bit limit. */
 249                         resource->limit = 0xffffffffUL;
 250                 } else if (attr == PCI_BASE_ADDRESS_MEM_LIMIT_1M) {
 251                         /* 1MB limit. */
 252                         resource->limit = 0x000fffffUL;
 253                 } else if (attr == PCI_BASE_ADDRESS_MEM_LIMIT_64) {
 254                         /* 64bit limit. */
 255                         resource->limit = 0xffffffffffffffffULL;
 256                         resource->flags |= IORESOURCE_PCI64;
 257                 } else {
 258                         /* Invalid value. */
 259                         printk(BIOS_ERR, "Broken BAR with value %lx\n", attr);
 260                         printk(BIOS_ERR, " on dev %s at index %02lx\n",
 261                                dev_path(dev), index);
 262                         resource->flags = 0;
 263                 }
 264         }
 265         /* Don't let the limit exceed which bits can move. */
 266         if (resource->limit > limit) {
 267                 resource->limit = limit;
 268         }
 269
 270         return resource;
 271 }
 272
 273 /**
 274  * Given a device and an index, read the size of the BAR for that register.
 275  *
 276  * @param dev Pointer to the device structure.
 277  * @param index Address of the PCI configuration register.
 278  */
 279 static void pci_get_rom_resource(struct device *dev, unsigned long index)
 280 {
 281         struct resource *resource;
 282         unsigned long value;
 283         resource_t moving;
 284
 285         /* Initialize the resources to nothing. */
 286         resource = new_resource(dev, index);
 287
 288         /* Get the initial value. */
 289         value = pci_read_config32(dev, index);
 290
 291         /* See which bits move. */
 292         moving = pci_moving_config32(dev, index);
 293
 294         /* Clear the Enable bit. */
 295         moving = moving & ~PCI_ROM_ADDRESS_ENABLE;
 296
 297         /* Find the resource constraints.
 298          * Start by finding the bits that move. From there:
 299          * - Size is the least significant bit of the bits that move.
 300          * - Limit is all of the bits that move plus all of the lower bits.
 301          * See PCI Spec 6.2.5.1.
 302          */
 303         if (moving) {
 304                 resource->size = 1;
 305                 resource->align = resource->gran = 0;
 306                 while (!(moving & resource->size)) {
 307                         resource->size <<= 1;
 308                         resource->align += 1;
 309                         resource->gran += 1;
 310                 }
 311                 resource->limit = moving | (resource->size - 1);
 312                 resource->flags |= IORESOURCE_MEM | IORESOURCE_READONLY;
 313         } else {
 314                 if (value != 0) {
 315                         printk(BIOS_DEBUG, "%s register %02lx(%08lx), read-only ignoring it\n",
 316                              dev_path(dev), index, value);
 317                 }
 318                 resource->flags = 0;
 319         }
 320         compact_resources(dev);
 321 }
 322
 323 /**
 324  * Read the base address registers for a given device.
 325  *
 326  * @param dev Pointer to the dev structure.
 327  * @param howmany How many registers to read (6 for device, 2 for bridge).
 328  */
 329 static void pci_read_bases(struct device *dev, unsigned int howmany)
 330 {
 331         unsigned long index;
 332
 333         for (index = PCI_BASE_ADDRESS_0;
 334              (index < PCI_BASE_ADDRESS_0 + (howmany << 2));) {
 335                 struct resource *resource;
 336                 resource = pci_get_resource(dev, index);
 337                 index += (resource->flags & IORESOURCE_PCI64) ? 8 : 4;
 338         }
 339
 340         compact_resources(dev);
 341 }
 342
 343 static void pci_record_bridge_resource(struct device *dev, resource_t moving,
 344                                        unsigned index, unsigned long type)
 345 {
 346         /* Initialize the constraints on the current bus. */
 347         struct resource *resource;
 348         resource = NULL;
 349         if (moving) {
 350                 unsigned long gran;
 351                 resource_t step;
 352                 resource = new_resource(dev, index);
 353                 resource->size = 0;
 354                 gran = 0;
 355                 step = 1;
 356                 while ((moving & step) == 0) {
 357                         gran += 1;
 358                         step <<= 1;
 359                 }
 360                 resource->gran = gran;
 361                 resource->align = gran;
 362                 resource->limit = moving | (step - 1);
 363                 resource->flags = type | IORESOURCE_PCI_BRIDGE |
 364                                   IORESOURCE_BRIDGE;
 365         }
 366         return;
 367 }
 368
 369 static void pci_bridge_read_bases(struct device *dev)
 370 {
 371         resource_t moving_base, moving_limit, moving;
 372
 373         /* See if the bridge I/O resources are implemented. */
 374         moving_base = ((u32) pci_moving_config8(dev, PCI_IO_BASE)) << 8;
 375         moving_base |=
 376             ((u32) pci_moving_config16(dev, PCI_IO_BASE_UPPER16)) << 16;
 377
 378         moving_limit = ((u32) pci_moving_config8(dev, PCI_IO_LIMIT)) << 8;
 379         moving_limit |=
 380             ((u32) pci_moving_config16(dev, PCI_IO_LIMIT_UPPER16)) << 16;
 381
 382         moving = moving_base & moving_limit;
 383
 384         /* Initialize the I/O space constraints on the current bus. */
 385         pci_record_bridge_resource(dev, moving, PCI_IO_BASE, IORESOURCE_IO);
 386
 387         /* See if the bridge prefmem resources are implemented. */
 388         moving_base =
 389             ((resource_t) pci_moving_config16(dev, PCI_PREF_MEMORY_BASE)) << 16;
 390         moving_base |=
 391             ((resource_t) pci_moving_config32(dev, PCI_PREF_BASE_UPPER32)) <<
 392             32;
 393
 394         moving_limit =
 395             ((resource_t) pci_moving_config16(dev, PCI_PREF_MEMORY_LIMIT)) <<
 396             16;
 397         moving_limit |=
 398             ((resource_t) pci_moving_config32(dev, PCI_PREF_LIMIT_UPPER32)) <<
 399             32;
 400
 401         moving = moving_base & moving_limit;
 402         /* Initialize the prefetchable memory constraints on the current bus. */
 403         pci_record_bridge_resource(dev, moving, PCI_PREF_MEMORY_BASE,
 404                                    IORESOURCE_MEM | IORESOURCE_PREFETCH);
 405
 406         /* See if the bridge mem resources are implemented. */
 407         moving_base = ((u32) pci_moving_config16(dev, PCI_MEMORY_BASE)) << 16;
 408         moving_limit = ((u32) pci_moving_config16(dev, PCI_MEMORY_LIMIT)) << 16;
 409
 410         moving = moving_base & moving_limit;
 411
 412         /* Initialize the memory resources on the current bus. */
 413         pci_record_bridge_resource(dev, moving, PCI_MEMORY_BASE,
 414                                    IORESOURCE_MEM);
 415
 416         compact_resources(dev);
 417 }
 418
 419 void pci_dev_read_resources(struct device *dev)
 420 {
 421         pci_read_bases(dev, 6);
 422         pci_get_rom_resource(dev, PCI_ROM_ADDRESS);
 423 }
 424
 425 void pci_bus_read_resources(struct device *dev)
 426 {
 427         pci_bridge_read_bases(dev);
 428         pci_read_bases(dev, 2);
 429         pci_get_rom_resource(dev, PCI_ROM_ADDRESS1);
 430 }
 431
 432 void pci_domain_read_resources(struct device *dev)
 433 {
 434         struct resource *res;
 435
 436         /* Initialize the system-wide I/O space constraints. */
 437         res = new_resource(dev, IOINDEX_SUBTRACTIVE(0, 0));
 438         res->limit = 0xffffUL;
 439         res->flags = IORESOURCE_IO | IORESOURCE_SUBTRACTIVE |
 440                      IORESOURCE_ASSIGNED;
 441
 442         /* Initialize the system-wide memory resources constraints. */
 443         res = new_resource(dev, IOINDEX_SUBTRACTIVE(1, 0));
 444         res->limit = 0xffffffffULL;
 445         res->flags = IORESOURCE_MEM | IORESOURCE_SUBTRACTIVE |
 446                      IORESOURCE_ASSIGNED;
 447 }
 448
 449 static void pci_set_resource(struct device *dev, struct resource *resource)
 450 {
 451         resource_t base, end;
 452
 453         /* Make certain the resource has actually been assigned a value. */
 454         if (!(resource->flags & IORESOURCE_ASSIGNED)) {
 455                 printk(BIOS_ERR, "ERROR: %s %02lx %s size: 0x%010llx not assigned\n",
 456                            dev_path(dev), resource->index,
 457                            resource_type(resource), resource->size);
 458                 return;
 459         }
 460
 461         /* If this resource is fixed don't worry about it. */
 462         if (resource->flags & IORESOURCE_FIXED) {
 463                 return;
 464         }
 465
 466         /* If I have already stored this resource don't worry about it. */
 467         if (resource->flags & IORESOURCE_STORED) {
 468                 return;
 469         }
 470
 471         /* If the resource is subtractive don't worry about it. */
 472         if (resource->flags & IORESOURCE_SUBTRACTIVE) {
 473                 return;
 474         }
 475
 476         /* Only handle PCI memory and I/O resources for now. */
 477         if (!(resource->flags & (IORESOURCE_MEM | IORESOURCE_IO)))
 478                 return;
 479
 480         /* Enable the resources in the command register. */
 481         if (resource->size) {
 482                 if (resource->flags & IORESOURCE_MEM) {
 483                         dev->command |= PCI_COMMAND_MEMORY;
 484                 }
 485                 if (resource->flags & IORESOURCE_IO) {
 486                         dev->command |= PCI_COMMAND_IO;
 487                 }
 488                 if (resource->flags & IORESOURCE_PCI_BRIDGE) {
 489                         dev->command |= PCI_COMMAND_MASTER;
 490                 }
 491         }
 492         /* Get the base address. */
 493         base = resource->base;
 494
 495         /* Get the end. */
 496         end = resource_end(resource);
 497
 498         /* Now store the resource. */
 499         resource->flags |= IORESOURCE_STORED;
 500
 501         /* PCI Bridges have no enable bit.  They are disabled if the base of
 502          * the range is greater than the limit.  If the size is zero, disable
 503          * by setting the base = limit and end = limit - 2^gran.
 504          */
 505         if (resource->size == 0 && (resource->flags & IORESOURCE_PCI_BRIDGE)) {
 506                 base = resource->limit;
 507                 end = resource->limit - (1 << resource->gran);
 508                 resource->base = base;
 509         }
 510
 511         if (!(resource->flags & IORESOURCE_PCI_BRIDGE)) {
 512                 unsigned long base_lo, base_hi;
 513                 /* Some chipsets allow us to set/clear the I/O bit
 514                  * (e.g. VIA 82c686a). So set it to be safe.
 515                  */
 516                 base_lo = base & 0xffffffff;
 517                 base_hi = (base >> 32) & 0xffffffff;
 518                 if (resource->flags & IORESOURCE_IO) {
 519                         base_lo |= PCI_BASE_ADDRESS_SPACE_IO;
 520                 }
 521                 pci_write_config32(dev, resource->index, base_lo);
 522                 if (resource->flags & IORESOURCE_PCI64) {
 523                         pci_write_config32(dev, resource->index + 4, base_hi);
 524                 }
 525         } else if (resource->index == PCI_IO_BASE) {
 526                 /* Set the I/O ranges. */
 527                 pci_write_config8(dev, PCI_IO_BASE, base >> 8);
 528                 pci_write_config16(dev, PCI_IO_BASE_UPPER16, base >> 16);
 529                 pci_write_config8(dev, PCI_IO_LIMIT, end >> 8);
 530                 pci_write_config16(dev, PCI_IO_LIMIT_UPPER16, end >> 16);
 531         } else if (resource->index == PCI_MEMORY_BASE) {
 532                 /* Set the memory range. */
 533                 pci_write_config16(dev, PCI_MEMORY_BASE, base >> 16);
 534                 pci_write_config16(dev, PCI_MEMORY_LIMIT, end >> 16);
 535         } else if (resource->index == PCI_PREF_MEMORY_BASE) {
 536                 /* Set the prefetchable memory range. */
 537                 pci_write_config16(dev, PCI_PREF_MEMORY_BASE, base >> 16);
 538                 pci_write_config32(dev, PCI_PREF_BASE_UPPER32, base >> 32);
 539                 pci_write_config16(dev, PCI_PREF_MEMORY_LIMIT, end >> 16);
 540                 pci_write_config32(dev, PCI_PREF_LIMIT_UPPER32, end >> 32);
 541         } else {
 542                 /* Don't let me think I stored the resource. */
 543                 resource->flags &= ~IORESOURCE_STORED;
 544                 printk(BIOS_ERR, "ERROR: invalid resource->index %lx\n",
 545                            resource->index);
 546         }
 547         report_resource_stored(dev, resource, "");
 548         return;
 549 }
 550
 551 void pci_dev_set_resources(struct device *dev)
 552 {
 553         struct resource *res;
 554         struct bus *bus;
 555         u8 line;
 556
 557         for (res = dev->resource_list; res; res = res->next) {
 558                 pci_set_resource(dev, res);
 559         }
 560         for (bus = dev->link_list; bus; bus = bus->next) {
 561                 if (bus->children) {
 562                         assign_resources(bus);
 563                 }
 564         }
 565
 566         /* Set a default latency timer. */
 567         pci_write_config8(dev, PCI_LATENCY_TIMER, 0x40);
 568
 569         /* Set a default secondary latency timer. */
 570         if ((dev->hdr_type & 0x7f) == PCI_HEADER_TYPE_BRIDGE) {
 571                 pci_write_config8(dev, PCI_SEC_LATENCY_TIMER, 0x40);
 572         }
 573
 574         /* Zero the IRQ settings. */
 575         line = pci_read_config8(dev, PCI_INTERRUPT_PIN);
 576         if (line) {
 577                 pci_write_config8(dev, PCI_INTERRUPT_LINE, 0);
 578         }
 579         /* Set the cache line size, so far 64 bytes is good for everyone. */
 580         pci_write_config8(dev, PCI_CACHE_LINE_SIZE, 64 >> 2);
 581 }
 582
 583 void pci_dev_enable_resources(struct device *dev)
 584 {
 585         const struct pci_operations *ops;
 586         u16 command;
 587
 588         /* Set the subsystem vendor and device id for mainboard devices. */
 589         ops = ops_pci(dev);
 590         if (dev->on_mainboard && ops && ops->set_subsystem) {
 591                 printk(BIOS_DEBUG, "%s subsystem <- %02x/%02x\n",
 592                              dev_path(dev),
 593                              CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID,
 594                              CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID);
 595                 ops->set_subsystem(dev,
 596                                    CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID,
 597                                    CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID);
 598         }
 599         command = pci_read_config16(dev, PCI_COMMAND);
 600         command |= dev->command;
 601         /* v3 has
 602          * command |= (PCI_COMMAND_PARITY + PCI_COMMAND_SERR);  // Error check.
 603          */
 604         printk(BIOS_DEBUG, "%s cmd <- %02x\n", dev_path(dev), command);
 605         pci_write_config16(dev, PCI_COMMAND, command);
 606 }
 607
 608 void pci_bus_enable_resources(struct device *dev)
 609 {
 610         u16 ctrl;
 611
 612         /* Enable I/O in command register if there is VGA card
 613          * connected with (even it does not claim I/O resource).
 614          */
 615         if (dev->link_list->bridge_ctrl & PCI_BRIDGE_CTL_VGA)
 616                 dev->command |= PCI_COMMAND_IO;
 617         ctrl = pci_read_config16(dev, PCI_BRIDGE_CONTROL);
 618         ctrl |= dev->link_list->bridge_ctrl;
 619         ctrl |= (PCI_BRIDGE_CTL_PARITY + PCI_BRIDGE_CTL_SERR);  /* Error check. */
 620         printk(BIOS_DEBUG, "%s bridge ctrl <- %04x\n", dev_path(dev), ctrl);
 621         pci_write_config16(dev, PCI_BRIDGE_CONTROL, ctrl);
 622
 623         pci_dev_enable_resources(dev);
 624         enable_childrens_resources(dev);
 625 }
 626
 627 void pci_bus_reset(struct bus *bus)
 628 {
 629         unsigned ctl;
 630         ctl = pci_read_config16(bus->dev, PCI_BRIDGE_CONTROL);
 631         ctl |= PCI_BRIDGE_CTL_BUS_RESET;
 632         pci_write_config16(bus->dev, PCI_BRIDGE_CONTROL, ctl);
 633         mdelay(10);
 634         ctl &= ~PCI_BRIDGE_CTL_BUS_RESET;
 635         pci_write_config16(bus->dev, PCI_BRIDGE_CONTROL, ctl);
 636         delay(1);
 637 }
 638
 639 void pci_dev_set_subsystem(struct device *dev, unsigned vendor, unsigned device)
 640 {
 641         pci_write_config32(dev, PCI_SUBSYSTEM_VENDOR_ID,
 642                            ((device & 0xffff) << 16) | (vendor & 0xffff));
 643 }
 644
 645 /** default handler: only runs the relevant pci bios. */
 646 void pci_dev_init(struct device *dev)
 647 {
 648 #if CONFIG_PCI_ROM_RUN == 1 || CONFIG_VGA_ROM_RUN == 1
 649         struct rom_header *rom, *ram;
 650
 651         if (CONFIG_PCI_ROM_RUN != 1 && /* Only execute VGA ROMs. */
 652             ((dev->class >> 8) != PCI_CLASS_DISPLAY_VGA))
 653                 return;
 654
 655         if (CONFIG_VGA_ROM_RUN != 1 && /* Only execute non-VGA ROMs. */
 656             ((dev->class >> 8) == PCI_CLASS_DISPLAY_VGA))
 657                 return;
 658
 659         rom = pci_rom_probe(dev);
 660         if (rom == NULL)
 661                 return;
 662
 663         ram = pci_rom_load(dev, rom);
 664         if (ram == NULL)
 665                 return;
 666
 667         run_bios(dev, (unsigned long)ram);
 668
 669 #if CONFIG_CONSOLE_VGA == 1
 670         if ((dev->class>>8) == PCI_CLASS_DISPLAY_VGA)
 671                 vga_console_init();
 672 #endif /* CONFIG_CONSOLE_VGA */
 673 #endif /* CONFIG_PCI_ROM_RUN || CONFIG_VGA_ROM_RUN */
 674 }
 675
 676 /** Default device operation for PCI devices */
 677 static struct pci_operations pci_dev_ops_pci = {
 678         .set_subsystem = pci_dev_set_subsystem,
 679 };
 680
 681 struct device_operations default_pci_ops_dev = {
 682         .read_resources = pci_dev_read_resources,
 683         .set_resources = pci_dev_set_resources,
 684         .enable_resources = pci_dev_enable_resources,
 685         .init = pci_dev_init,
 686         .scan_bus = 0,
 687         .enable = 0,
 688         .ops_pci = &pci_dev_ops_pci,
 689 };
 690
 691 /** Default device operations for PCI bridges */
 692 static struct pci_operations pci_bus_ops_pci = {
 693         .set_subsystem = 0,
 694 };
 695
 696 struct device_operations default_pci_ops_bus = {
 697         .read_resources = pci_bus_read_resources,
 698         .set_resources = pci_dev_set_resources,
 699         .enable_resources = pci_bus_enable_resources,
 700         .init = 0,
 701         .scan_bus = pci_scan_bridge,
 702         .enable = 0,
 703         .reset_bus = pci_bus_reset,
 704         .ops_pci = &pci_bus_ops_pci,
 705 };
 706
 707 /**
 708  * @brief Detect the type of downstream bridge
 709  *
 710  * This function is a heuristic to detect which type of bus is downstream
 711  * of a PCI-to-PCI bridge. This functions by looking for various capability
 712  * blocks to figure out the type of downstream bridge. PCI-X, PCI-E, and
 713  * Hypertransport all seem to have appropriate capabilities.
 714  *
 715  * When only a PCI-Express capability is found the type
 716  * is examined to see which type of bridge we have.
 717  *
 718  * @param dev Pointer to the device structure of the bridge.
 719  * @return Appropriate bridge operations.
 720  */
 721 static struct device_operations *get_pci_bridge_ops(device_t dev)
 722 {
 723         unsigned pos;
 724
 725 #if CONFIG_PCIX_PLUGIN_SUPPORT == 1
 726         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
 727         if (pos) {
 728                 printk(BIOS_DEBUG, "%s subordinate bus PCI-X\n", dev_path(dev));
 729                 return &default_pcix_ops_bus;
 730         }
 731 #endif
 732 #if CONFIG_AGP_PLUGIN_SUPPORT == 1
 733         /* How do I detect an PCI to AGP bridge? */
 734 #endif
 735 #if CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT == 1
 736         pos = 0;
 737         while ((pos = pci_find_next_capability(dev, PCI_CAP_ID_HT, pos))) {
 738                 unsigned flags;
 739                 flags = pci_read_config16(dev, pos + PCI_CAP_FLAGS);
 740                 if ((flags >> 13) == 1) {
 741                         /* Host or Secondary Interface */
 742                         printk(BIOS_DEBUG, "%s subordinate bus Hypertransport\n",
 743                                      dev_path(dev));
 744                         return &default_ht_ops_bus;
 745                 }
 746         }
 747 #endif
 748 #if CONFIG_PCIEXP_PLUGIN_SUPPORT == 1
 749         pos = pci_find_capability(dev, PCI_CAP_ID_PCIE);
 750         if (pos) {
 751                 unsigned flags;
 752                 flags = pci_read_config16(dev, pos + PCI_EXP_FLAGS);
 753                 switch ((flags & PCI_EXP_FLAGS_TYPE) >> 4) {
 754                 case PCI_EXP_TYPE_ROOT_PORT:
 755                 case PCI_EXP_TYPE_UPSTREAM:
 756                 case PCI_EXP_TYPE_DOWNSTREAM:
 757                         printk(BIOS_DEBUG, "%s subordinate bus PCI Express\n",
 758                                      dev_path(dev));
 759                         return &default_pciexp_ops_bus;
 760                 case PCI_EXP_TYPE_PCI_BRIDGE:
 761                         printk(BIOS_DEBUG, "%s subordinate PCI\n", dev_path(dev));
 762                         return &default_pci_ops_bus;
 763                 default:
 764                         break;
 765                 }
 766         }
 767 #endif
 768         return &default_pci_ops_bus;
 769 }
 770
 771 /**
 772  * Set up PCI device operation.  Check if it already has a driver.  If not, use
 773  * find_device_operations, or set to a default based on type.
 774  *
 775  * @param dev Pointer to the device whose pci_ops you want to set.
 776  * @see pci_drivers
 777  */
 778 static void set_pci_ops(struct device *dev)
 779 {
 780         struct pci_driver *driver;
 781         if (dev->ops) {
 782                 return;
 783         }
 784
 785         /* Look through the list of setup drivers and find one for
 786          * this PCI device.
 787          */
 788         for (driver = &pci_drivers[0]; driver != &epci_drivers[0]; driver++) {
 789                 if ((driver->vendor == dev->vendor) &&
 790                     (driver->device == dev->device)) {
 791                         dev->ops = (struct device_operations *)driver->ops;
 792                         printk(BIOS_SPEW, "%s [%04x/%04x] %sops\n",
 793                                     dev_path(dev),
 794                                     driver->vendor, driver->device,
 795                                     (driver->ops->scan_bus ? "bus " : ""));
 796                         return;
 797                 }
 798         }
 799
 800         /* If I don't have a specific driver use the default operations */
 801         switch (dev->hdr_type & 0x7f) { /* header type */
 802         case PCI_HEADER_TYPE_NORMAL:    /* standard header */
 803                 if ((dev->class >> 8) == PCI_CLASS_BRIDGE_PCI)
 804                         goto bad;
 805                 dev->ops = &default_pci_ops_dev;
 806                 break;
 807         case PCI_HEADER_TYPE_BRIDGE:
 808                 if ((dev->class >> 8) != PCI_CLASS_BRIDGE_PCI)
 809                         goto bad;
 810                 dev->ops = get_pci_bridge_ops(dev);
 811                 break;
 812 #if CONFIG_CARDBUS_PLUGIN_SUPPORT == 1
 813         case PCI_HEADER_TYPE_CARDBUS:
 814                 dev->ops = &default_cardbus_ops_bus;
 815                 break;
 816 #endif
 817         default:
 818               bad:
 819                 if (dev->enabled) {
 820                         printk(BIOS_ERR, "%s [%04x/%04x/%06x] has unknown header "
 821                                    "type %02x, ignoring.\n",
 822                                    dev_path(dev),
 823                                    dev->vendor, dev->device,
 824                                    dev->class >> 8, dev->hdr_type);
 825                 }
 826         }
 827         return;
 828 }
 829
 830 /**
 831  * @brief See if we have already allocated a device structure for a given devfn.
 832  *
 833  * Given a linked list of PCI device structures and a devfn number, find the
 834  * device structure correspond to the devfn, if present. This function also
 835  * removes the device structure from the linked list.
 836  *
 837  * @param list The device structure list.
 838  * @param devfn A device/function number.
 839  *
 840  * @return Pointer to the device structure found or NULL if we have not
 841  *         allocated a device for this devfn yet.
 842  */
 843 static struct device *pci_scan_get_dev(struct device **list, unsigned int devfn)
 844 {
 845         struct device *dev;
 846         dev = 0;
 847         for (; *list; list = &(*list)->sibling) {
 848                 if ((*list)->path.type != DEVICE_PATH_PCI) {
 849                         printk(BIOS_ERR, "child %s not a pci device\n",
 850                                    dev_path(*list));
 851                         continue;
 852                 }
 853                 if ((*list)->path.pci.devfn == devfn) {
 854                         /* Unlink from the list. */
 855                         dev = *list;
 856                         *list = (*list)->sibling;
 857                         dev->sibling = NULL;
 858                         break;
 859                 }
 860         }
 861
 862         /* Just like alloc_dev() add the device to the list of devices on the
 863          * bus. When the list of devices was formed we removed all of the
 864          * parents children, and now we are interleaving static and dynamic
 865          * devices in order on the bus.
 866          */
 867         if (dev) {
 868                 struct device *child;
 869                 /* Find the last child of our parent. */
 870                 for (child = dev->bus->children; child && child->sibling;) {
 871                         child = child->sibling;
 872                 }
 873                 /* Place the device on the list of children of its parent. */
 874                 if (child) {
 875                         child->sibling = dev;
 876                 } else {
 877                         dev->bus->children = dev;
 878                 }
 879         }
 880
 881         return dev;
 882 }
 883
 884 /**
 885  * @brief Scan a PCI bus.
 886  *
 887  * Determine the existence of a given PCI device. Allocate a new struct device
 888  * if dev==NULL was passed in and the device exists in hardware.
 889  *
 890  * @param bus pointer to the bus structure
 891  * @param devfn to look at
 892  *
 893  * @return The device structure for hte device (if found)
 894  *         or the NULL if no device is found.
 895  */
 896 device_t pci_probe_dev(device_t dev, struct bus * bus, unsigned devfn)
 897 {
 898         u32 id, class;
 899         u8 hdr_type;
 900
 901         /* Detect if a device is present. */
 902         if (!dev) {
 903                 struct device dummy;
 904                 dummy.bus = bus;
 905                 dummy.path.type = DEVICE_PATH_PCI;
 906                 dummy.path.pci.devfn = devfn;
 907                 id = pci_read_config32(&dummy, PCI_VENDOR_ID);
 908                 /* Have we found something?
 909                  * Some broken boards return 0 if a slot is empty, but
 910                  * the expected answer is 0xffffffff
 911                  */
 912                 if (id == 0xffffffff) {
 913                         return NULL;
 914                 }
 915                 if ((id == 0x00000000) || (id == 0x0000ffff) ||
 916                     (id == 0xffff0000)) {
 917                         printk(BIOS_SPEW, "%s, bad id 0x%x\n", dev_path(&dummy), id);
 918                         return NULL;
 919                 }
 920                 dev = alloc_dev(bus, &dummy.path);
 921         } else {
 922                 /* Enable/disable the device. Once we have found the device-
 923                  * specific operations this operations we will disable the
 924                  * device with those as well.
 925                  *
 926                  * This is geared toward devices that have subfunctions
 927                  * that do not show up by default.
 928                  *
 929                  * If a device is a stuff option on the motherboard
 930                  * it may be absent and enable_dev() must cope.
 931                  */
 932                 /* Run the magic enable sequence for the device. */
 933                 if (dev->chip_ops && dev->chip_ops->enable_dev) {
 934                         dev->chip_ops->enable_dev(dev);
 935                 }
 936                 /* Now read the vendor and device ID. */
 937                 id = pci_read_config32(dev, PCI_VENDOR_ID);
 938
 939                 /* If the device does not have a PCI ID disable it. Possibly
 940                  * this is because we have already disabled the device. But
 941                  * this also handles optional devices that may not always
 942                  * show up.
 943                  */
 944                 /* If the chain is fully enumerated quit */
 945                 if ((id == 0xffffffff) || (id == 0x00000000) ||
 946                     (id == 0x0000ffff) || (id == 0xffff0000)) {
 947                         if (dev->enabled) {
 948                                 printk(BIOS_INFO, "PCI: Static device %s not found, disabling it.\n",
 949                                             dev_path(dev));
 950                                 dev->enabled = 0;
 951                         }
 952                         return dev;
 953                 }
 954         }
 955         /* Read the rest of the PCI configuration information. */
 956         hdr_type = pci_read_config8(dev, PCI_HEADER_TYPE);
 957         class = pci_read_config32(dev, PCI_CLASS_REVISION);
 958
 959         /* Store the interesting information in the device structure. */
 960         dev->vendor = id & 0xffff;
 961         dev->device = (id >> 16) & 0xffff;
 962         dev->hdr_type = hdr_type;
 963
 964         /* Class code, the upper 3 bytes of PCI_CLASS_REVISION. */
 965         dev->class = class >> 8;
 966
 967         /* Architectural/System devices always need to be bus masters. */
 968         if ((dev->class >> 16) == PCI_BASE_CLASS_SYSTEM) {
 969                 dev->command |= PCI_COMMAND_MASTER;
 970         }
 971         /* Look at the vendor and device ID, or at least the header type and
 972          * class and figure out which set of configuration methods to use.
 973          * Unless we already have some PCI ops.
 974          */
 975         set_pci_ops(dev);
 976
 977         /* Now run the magic enable/disable sequence for the device. */
 978         if (dev->ops && dev->ops->enable) {
 979                 dev->ops->enable(dev);
 980         }
 981
 982         /* Display the device. */
 983         printk(BIOS_DEBUG, "%s [%04x/%04x] %s%s\n",
 984                      dev_path(dev),
 985                      dev->vendor, dev->device,
 986                      dev->enabled ? "enabled" : "disabled",
 987                      dev->ops ? "" : " No operations");
 988
 989         return dev;
 990 }
 991
 992 /**
 993  * @brief Scan a PCI bus.
 994  *
 995  * Determine the existence of devices and bridges on a PCI bus. If there are
 996  * bridges on the bus, recursively scan the buses behind the bridges.
 997  *
 998  * This function is the default scan_bus() method for the root device
 999  * 'dev_root'.
1000  *
1001  * @param bus pointer to the bus structure
1002  * @param min_devfn minimum devfn to look at in the scan usually 0x00
1003  * @param max_devfn maximum devfn to look at in the scan usually 0xff
1004  * @param max current bus number
1005  *
1006  * @return The maximum bus number found, after scanning all subordinate busses
1007  */
1008 unsigned int pci_scan_bus(struct bus *bus,
1009                           unsigned min_devfn, unsigned max_devfn,
1010                           unsigned int max)
1011 {
1012         unsigned int devfn;
1013         struct device *old_devices;
1014         struct device *child;
1015
1016 #if CONFIG_PCI_BUS_SEGN_BITS
1017         printk(BIOS_DEBUG, "PCI: pci_scan_bus for bus %04x:%02x\n",
1018                      bus->secondary >> 8, bus->secondary & 0xff);
1019 #else
1020         printk(BIOS_DEBUG, "PCI: pci_scan_bus for bus %02x\n", bus->secondary);
1021 #endif
1022
1023         old_devices = bus->children;
1024         bus->children = NULL;
1025
1026         post_code(0x24);
1027         /* Probe all devices/functions on this bus with some optimization for
1028          * non-existence and single function devices.
1029          */
1030         for (devfn = min_devfn; devfn <= max_devfn; devfn++) {
1031                 struct device *dev;
1032
1033                 /* First thing setup the device structure */
1034                 dev = pci_scan_get_dev(&old_devices, devfn);
1035
1036                 /* See if a device is present and setup the device structure. */
1037                 dev = pci_probe_dev(dev, bus, devfn);
1038
1039                 /* If this is not a multi function device, or the device is
1040                  * not present don't waste time probing another function.
1041                  * Skip to next device.
1042                  */
1043                 if ((PCI_FUNC(devfn) == 0x00) &&
1044                     (!dev
1045                      || (dev->enabled && ((dev->hdr_type & 0x80) != 0x80)))) {
1046                         devfn += 0x07;
1047                 }
1048         }
1049         post_code(0x25);
1050
1051         /* Warn if any leftover static devices are are found.
1052          * There's probably a problem in the Config.lb.
1053          */
1054         if (old_devices) {
1055                 device_t left;
1056                 printk(BIOS_WARNING, "PCI: Left over static devices:\n");
1057                 for (left = old_devices; left; left = left->sibling) {
1058                         printk(BIOS_WARNING, "%s\n", dev_path(left));
1059                 }
1060                 printk(BIOS_WARNING, "PCI: Check your mainboard Config.lb.\n");
1061         }
1062
1063         /* For all children that implement scan_bus() (i.e. bridges)
1064          * scan the bus behind that child.
1065          */
1066         for (child = bus->children; child; child = child->sibling) {
1067                 max = scan_bus(child, max);
1068         }
1069
1070         /* We've scanned the bus and so we know all about what's on the other
1071          * side of any bridges that may be on this bus plus any devices.
1072          * Return how far we've got finding sub-buses.
1073          */
1074         printk(BIOS_DEBUG, "PCI: pci_scan_bus returning with max=%03x\n", max);
1075         post_code(0x55);
1076         return max;
1077 }
1078
1079 /**
1080  * @brief Scan a PCI bridge and the buses behind the bridge.
1081  *
1082  * Determine the existence of buses behind the bridge. Set up the bridge
1083  * according to the result of the scan.
1084  *
1085  * This function is the default scan_bus() method for PCI bridge devices.
1086  *
1087  * @param dev Pointer to the bridge device.
1088  * @param max The highest bus number assigned up to now.
1089  * @return The maximum bus number found, after scanning all subordinate buses.
1090  */
1091 unsigned int do_pci_scan_bridge(struct device *dev, unsigned int max,
1092                                 unsigned int (*do_scan_bus) (struct bus * bus,
1093                                                              unsigned min_devfn,
1094                                                              unsigned max_devfn,
1095                                                              unsigned int max))
1096 {
1097         struct bus *bus;
1098         u32 buses;
1099         u16 cr;
1100
1101         printk(BIOS_SPEW, "%s for %s\n", __func__, dev_path(dev));
1102
1103         if (dev->link_list == NULL) {
1104                 struct bus *link;
1105                 link = malloc(sizeof(*link));
1106                 if (link == NULL)
1107                         die("Couldn't allocate a link!\n");
1108                 memset(link, 0, sizeof(*link));
1109                 link->dev = dev;
1110                 dev->link_list = link;
1111         }
1112
1113         bus = dev->link_list;
1114
1115         /* Set up the primary, secondary and subordinate bus numbers. We have
1116          * no idea how many buses are behind this bridge yet, so we set the
1117          * subordinate bus number to 0xff for the moment.
1118          */
1119         bus->secondary = ++max;
1120         bus->subordinate = 0xff;
1121
1122         /* Clear all status bits and turn off memory, I/O and master enables. */
1123         cr = pci_read_config16(dev, PCI_COMMAND);
1124         pci_write_config16(dev, PCI_COMMAND, 0x0000);
1125         pci_write_config16(dev, PCI_STATUS, 0xffff);
1126
1127         /* Read the existing primary/secondary/subordinate bus
1128          * number configuration.
1129          */
1130         buses = pci_read_config32(dev, PCI_PRIMARY_BUS);
1131
1132         /* Configure the bus numbers for this bridge: the configuration
1133          * transactions will not be propagated by the bridge if it is not
1134          * correctly configured.
1135          */
1136         buses &= 0xff000000;
1137         buses |= (((unsigned int)(dev->bus->secondary) << 0) |
1138                   ((unsigned int)(bus->secondary) << 8) |
1139                   ((unsigned int)(bus->subordinate) << 16));
1140         pci_write_config32(dev, PCI_PRIMARY_BUS, buses);
1141
1142         /* Now we can scan all subordinate buses
1143          * i.e. the bus behind the bridge.
1144          */
1145         max = do_scan_bus(bus, 0x00, 0xff, max);
1146
1147         /* We know the number of buses behind this bridge. Set the subordinate
1148          * bus number to its real value.
1149          */
1150         bus->subordinate = max;
1151         buses = (buses & 0xff00ffff) | ((unsigned int)(bus->subordinate) << 16);
1152         pci_write_config32(dev, PCI_PRIMARY_BUS, buses);
1153         pci_write_config16(dev, PCI_COMMAND, cr);
1154
1155         printk(BIOS_SPEW, "%s returns max %d\n", __func__, max);
1156         return max;
1157 }
1158
1159 /**
1160  * @brief Scan a PCI bridge and the buses behind the bridge.
1161  *
1162  * Determine the existence of buses behind the bridge. Set up the bridge
1163  * according to the result of the scan.
1164  *
1165  * This function is the default scan_bus() method for PCI bridge devices.
1166  *
1167  * @param dev Pointer to the bridge device.
1168  * @param max The highest bus number assigned up to now.
1169  * @return The maximum bus number found, after scanning all subordinate buses.
1170  */
1171 unsigned int pci_scan_bridge(struct device *dev, unsigned int max)
1172 {
1173         return do_pci_scan_bridge(dev, max, pci_scan_bus);
1174 }
1175
1176 /**
1177  * @brief Scan a PCI domain.
1178  *
1179  * This function is the default scan_bus() method for PCI domains.
1180  *
1181  * @param dev pointer to the domain
1182  * @param max the highest bus number assgined up to now
1183  *
1184  * @return The maximum bus number found, after scanning all subordinate busses
1185  */
1186 unsigned int pci_domain_scan_bus(device_t dev, unsigned int max)
1187 {
1188         max = pci_scan_bus(dev->link_list, PCI_DEVFN(0, 0), 0xff, max);
1189         return max;
1190 }
1191
1192 #if CONFIG_PC80_SYSTEM == 1
1193 /**
1194  *
1195  * @brief Assign IRQ numbers
1196  *
1197  * This function assigns IRQs for all functions contained within the indicated
1198  * device address.  If the device does not exist or does not require interrupts
1199  * then this function has no effect.
1200  *
1201  * This function should be called for each PCI slot in your system.
1202  *
1203  * @param bus
1204  * @param slot
1205  * @param pIntAtoD is an array of IRQ #s that are assigned to PINTA through
1206  *        PINTD of this slot.  The particular irq #s that are passed in
1207  *        depend on the routing inside your southbridge and on your
1208  *        motherboard.
1209  */
1210 void pci_assign_irqs(unsigned bus, unsigned slot,
1211         const unsigned char pIntAtoD[4])
1212 {
1213         unsigned int funct;
1214         device_t pdev;
1215         u8 line;
1216         u8 irq;
1217
1218         /* Each slot may contain up to eight functions */
1219         for (funct = 0; funct < 8; funct++) {
1220                 pdev = dev_find_slot(bus, (slot << 3) + funct);
1221
1222                 if (!pdev)
1223                         continue;
1224
1225                 line = pci_read_config8(pdev, PCI_INTERRUPT_PIN);
1226
1227                 // PCI spec says all values except 1..4 are reserved.
1228                 if ((line < 1) || (line > 4))
1229                         continue;
1230
1231                 irq = pIntAtoD[line - 1];
1232
1233                 printk(BIOS_DEBUG, "Assigning IRQ %d to %d:%x.%d\n",
1234                         irq, bus, slot, funct);
1235
1236                 pci_write_config8(pdev, PCI_INTERRUPT_LINE,
1237                         pIntAtoD[line - 1]);
1238
1239 #ifdef PARANOID_IRQ_ASSIGNMENTS
1240                 irq = pci_read_config8(pdev, PCI_INTERRUPT_LINE);
1241                 printk(BIOS_DEBUG, "  Readback = %d\n", irq);
1242 #endif
1243
1244                 // Change to level triggered
1245                 i8259_configure_irq_trigger(pIntAtoD[line - 1], IRQ_LEVEL_TRIGGERED);
1246         }
1247 }
1248 #endif
1249