src/dev-i440fx.c

   1 // initialization function which are specific to i440fx chipset
   2 //
   3 // Copyright (C) 2008  Kevin O'Connor <kevin@koconnor.net>
   4 // Copyright (C) 2006 Fabrice Bellard
   5 //
   6 // Copyright (C) 2010 Isaku Yamahata <yamahata at valinux co jp>
   7 // Split out from pciinit.c
   8 //
   9 // This file may be distributed under the terms of the GNU LGPLv3 license.
  10 //
  11
  12 #include "config.h" // CONFIG_DEBUG_LEVEL
  13 #include "util.h" // dprintf
  14 #include "ioport.h" // outb
  15 #include "pci.h" // pci_config_writeb
  16 #include "pci_regs.h" // PCI_INTERRUPT_LINE
  17 #include "acpi.h"
  18 #include "dev-i440fx.h"
  19
  20 #define I440FX_PAM0     0x59
  21
  22 void i440fx_bios_make_writable(u16 bdf, void *arg)
  23 {
  24     make_bios_writable_intel(bdf, I440FX_PAM0);
  25 }
  26
  27 void i440fx_bios_make_readonly(u16 bdf, void *arg)
  28 {
  29     make_bios_readonly_intel(bdf, I440FX_PAM0);
  30 }
  31
  32 /* PIIX3/PIIX4 PCI to ISA bridge */
  33 void piix_isa_bridge_init(u16 bdf, void *arg)
  34 {
  35     int i, irq;
  36     u8 elcr[2];
  37
  38     elcr[0] = 0x00;
  39     elcr[1] = 0x00;
  40     for (i = 0; i < 4; i++) {
  41         irq = pci_irqs[i];
  42         /* set to trigger level */
  43         elcr[irq >> 3] |= (1 << (irq & 7));
  44         /* activate irq remapping in PIIX */
  45         pci_config_writeb(bdf, 0x60 + i, irq);
  46     }
  47     outb(elcr[0], 0x4d0);
  48     outb(elcr[1], 0x4d1);
  49     dprintf(1, "PIIX3/PIIX4 init: elcr=%02x %02x\n", elcr[0], elcr[1]);
  50 }
  51
  52 /* PIIX3/PIIX4 IDE */
  53 void piix_ide_init(u16 bdf, void *arg)
  54 {
  55     pci_config_writew(bdf, 0x40, 0x8000); // enable IDE0
  56     pci_config_writew(bdf, 0x42, 0x8000); // enable IDE1
  57     pci_bios_allocate_regions(bdf, NULL);
  58 }
  59
  60 /* PIIX4 Power Management device (for ACPI) */
  61 void piix4_pm_init(u16 bdf, void *arg)
  62 {
  63     // acpi sci is hardwired to 9
  64     pci_config_writeb(bdf, PCI_INTERRUPT_LINE, 9);
  65
  66     pci_config_writel(bdf, 0x40, PORT_ACPI_PM_BASE | 1);
  67     pci_config_writeb(bdf, 0x80, 0x01); /* enable PM io space */
  68     pci_config_writel(bdf, 0x90, PORT_SMB_BASE | 1);
  69     pci_config_writeb(bdf, 0xd2, 0x09); /* enable SMBus io space */
  70 }
  71
  72 #define PIIX4_ACPI_ENABLE       0xf1
  73 #define PIIX4_ACPI_DISABLE      0xf0
  74 #define PIIX4_GPE0_BLK          0xafe0
  75 #define PIIX4_GPE0_BLK_LEN      4
  76
  77 void piix4_fadt_init(u16 bdf, void *arg)
  78 {
  79     struct fadt_descriptor_rev1 *fadt = arg;
  80     fadt->acpi_enable = PIIX4_ACPI_ENABLE;
  81     fadt->acpi_disable = PIIX4_ACPI_DISABLE;
  82     fadt->gpe0_blk = cpu_to_le32(PIIX4_GPE0_BLK);
  83     fadt->gpe0_blk_len = PIIX4_GPE0_BLK_LEN;
  84 }