src/cpu/amd/dualcore/amd_sibling.c

   1 /* 2004.12 yhlu add dual core support */
   2
   3 #include <console/console.h>
   4 #include <cpu/cpu.h>
   5 #include <cpu/x86/lapic.h>
   6 #include <cpu/amd/dualcore.h>
   7 #include <device/device.h>
   8 #include <device/pci.h>
   9 #include <pc80/mc146818rtc.h>
  10 #include <smp/spinlock.h>
  11 #include <cpu/x86/mtrr.h>
  12 #include <cpu/amd/model_fxx_msr.h>
  13 #include <cpu/amd/model_fxx_rev.h>
  14 #include <cpu/amd/amdk8_sysconf.h>
  15
  16 static int first_time = 1;
  17 static int disable_siblings = !CONFIG_LOGICAL_CPUS;
  18
  19 #include "dualcore_id.c"
  20
  21 static int get_max_siblings(int nodes)
  22 {
  23         device_t dev;
  24         int nodeid;
  25         int siblings=0;
  26
  27         //get max siblings from all the nodes
  28         for(nodeid=0; nodeid<nodes; nodeid++){
  29                 int j;
  30                 dev = dev_find_slot(0, PCI_DEVFN(0x18+nodeid, 3));
  31                 j = (pci_read_config32(dev, 0xe8) >> 12) & 3;
  32                 if(siblings < j) {
  33                         siblings = j;
  34                 }
  35         }
  36
  37         return siblings;
  38 }
  39
  40 static void enable_apic_ext_id(int nodes)
  41 {
  42         device_t dev;
  43         int nodeid;
  44
  45         //enable APIC_EXIT_ID all the nodes
  46         for(nodeid=0; nodeid<nodes; nodeid++){
  47                 uint32_t val;
  48                 dev = dev_find_slot(0, PCI_DEVFN(0x18+nodeid, 0));
  49                 val = pci_read_config32(dev, 0x68);
  50                 val |= (1<<17)|(1<<18);
  51                 pci_write_config32(dev, 0x68, val);
  52         }
  53 }
  54
  55
  56 unsigned get_apicid_base(unsigned ioapic_num)
  57 {
  58         device_t dev;
  59         int nodes;
  60         unsigned apicid_base;
  61         int siblings;
  62         unsigned nb_cfg_54;
  63         int bsp_apic_id = lapicid(); // bsp apicid
  64
  65         int disable_siblings = !CONFIG_LOGICAL_CPUS;
  66
  67
  68         get_option(&disable_siblings, "dual_core");
  69
  70         //get the nodes number
  71         dev = dev_find_slot(0, PCI_DEVFN(0x18,0));
  72         nodes = ((pci_read_config32(dev, 0x60)>>4) & 7) + 1;
  73
  74         siblings = get_max_siblings(nodes);
  75
  76         if(bsp_apic_id > 0) { // io apic could start from 0
  77                 return 0;
  78         } else if(pci_read_config32(dev, 0x68) & ( (1<<17) | (1<<18)) )  { // enabled ext id but bsp = 0
  79                 return 1;
  80         }
  81
  82         nb_cfg_54 = read_nb_cfg_54();
  83
  84 #if 0
  85         //it is for all e0 single core and nc_cfg_54 low is set, but in the auto.c stage we do not set that bit for it.
  86         if(nb_cfg_54 && (!disable_siblings) && (siblings == 0)) {
  87                 //we need to check if e0 single core is there
  88                 int i;
  89                 for(i=0; i<nodes; i++) {
  90                         if(is_e0_later_in_bsp(i)) {
  91                                 siblings = 1;
  92                                 break;
  93                         }
  94                 }
  95         }
  96 #endif
  97
  98         //contruct apicid_base
  99
 100         if((!disable_siblings) && (siblings>0) ) {
 101                 /* for 8 way dual core, we will used up apicid 16:16, actualy 16 is not allowed by current kernel
 102                 and the kernel will try to get one that is small than 16 to make io apic work.
 103                 I don't know when the kernel can support 256 apic id. (APIC_EXT_ID is enabled) */
 104
 105                 //4:10 for two way  8:12 for four way 16:16 for eight way
 106                 //Use CONFIG_MAX_PHYSICAL_CPUS instead of nodes for better consistency?
 107                 apicid_base = nb_cfg_54 ? (siblings+1) * nodes :  8 * siblings + nodes;
 108
 109         }
 110         else {
 111                 apicid_base = nodes;
 112         }
 113
 114         if((apicid_base+ioapic_num-1)>0xf) {
 115                 // We need to enable APIC EXT ID
 116                 printk_info("if the IO APIC device doesn't support 256 apic id, \r\n you need to set ENABLE_APIC_EXT_ID in auto.c so you can spare 16 id for ioapic\r\n");
 117                 enable_apic_ext_id(nodes);
 118         }
 119
 120         return apicid_base;
 121 }
 122 #if 0
 123 void amd_sibling_init(device_t cpu)
 124 {
 125         unsigned i, siblings;
 126         struct cpuid_result result;
 127         unsigned nb_cfg_54;
 128         struct node_core_id id;
 129
 130         /* On the bootstrap processor see if I want sibling cpus enabled */
 131         if (first_time) {
 132                 first_time = 0;
 133                 get_option(&disable_siblings, "dual_core");
 134         }
 135         result = cpuid(0x80000008);
 136         /* See how many sibling cpus we have */
 137         /* Is dualcore supported */
 138         siblings = (result.ecx & 0xff);
 139         if ( siblings < 1) {
 140                 return;
 141         }
 142
 143 #if 1
 144         printk_debug("CPU: %u %d siblings\n",
 145                 cpu->path.apic.apic_id,
 146                 siblings);
 147 #endif
 148
 149         nb_cfg_54 = read_nb_cfg_54();
 150 #if 1
 151         id = get_node_core_id(nb_cfg_54); // pre e0 nb_cfg_54 can not be set
 152
 153         /* See if I am a sibling cpu */
 154         //if ((cpu->path.apic.apic_id>>(nb_cfg_54?0:3)) & siblings ) { // siblings = 1, 3, 7, 15,....
 155         //if ( ( (cpu->path.apic.apic_id>>(nb_cfg_54?0:3)) % (siblings+1) ) != 0 ) {
 156         if(id.coreid != 0) {
 157                 if (disable_siblings) {
 158                         cpu->enabled = 0;
 159                 }
 160                 return;
 161         }
 162 #endif
 163
 164         /* I am the primary cpu start up my siblings */
 165
 166         for(i = 1; i <= siblings; i++) {
 167                 struct device_path cpu_path;
 168                 device_t new;
 169                 /* Build the cpu device path */
 170                 cpu_path.type = DEVICE_PATH_APIC;
 171                 cpu_path.apic.apic_id = cpu->path.apic.apic_id + i * (nb_cfg_54?1:8);
 172                 if(id.nodeid == 0) {
 173                         // need some special processing, because may the bsp is not lifted, but the core1 is lifted
 174                         //defined in northbridge.c
 175                         if(sysconf.enabled_apic_ext_id && (!sysconf.lift_bsp_apicid)) {
 176                                 cpu->path.apic.apic_id += sysconf.apicid_offset;
 177                         }
 178
 179                 }
 180
 181
 182                 /* See if I can find the cpu */
 183                 new = find_dev_path(cpu->bus, &cpu_path);
 184                 /* Allocate the new cpu device structure */
 185                 if(!new) {
 186                         new = alloc_dev(cpu->bus, &cpu_path);
 187                         new->enabled = 1;
 188                         new->initialized = 0;
 189                 }
 190
 191                 new->path.apic.node_id = cpu->path.apic.node_id;
 192                 new->path.apic.core_id = i;
 193
 194 #if 1
 195                 printk_debug("CPU: %u has sibling %u\n",
 196                         cpu->path.apic.apic_id,
 197                         new->path.apic.apic_id);
 198 #endif
 199
 200                 if(new->enabled && !new->initialized)
 201                         start_cpu(new);
 202         }
 203 }
 204 #endif
 205