src/cpu/amd/agesa/Kconfig

   1 #
   2 # This file is part of the coreboot project.
   3 #
   4 # Copyright (C) 2011 - 2012 Advanced Micro Devices, Inc.
   5 #
   6 # This program is free software; you can redistribute it and/or modify
   7 # it under the terms of the GNU General Public License as published by
   8 # the Free Software Foundation; version 2 of the License.
   9 #
  10 # This program is distributed in the hope that it will be useful,
  11 # but WITHOUT ANY WARRANTY; without even the implied warranty of
  12 # MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13 # GNU General Public License for more details.
  14 #
  15 # You should have received a copy of the GNU General Public License
  16 # along with this program; if not, write to the Free Software
  17 # Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18 #
  19
  20 config CPU_AMD_AGESA
  21         bool
  22         default y if CPU_AMD_AGESA_FAMILY10
  23         default y if CPU_AMD_AGESA_FAMILY12
  24         default y if CPU_AMD_AGESA_FAMILY14
  25         default y if CPU_AMD_AGESA_FAMILY15
  26         default n
  27
  28 if CPU_AMD_AGESA
  29
  30 config XIP_ROM_SIZE
  31         hex
  32         default 0x100000
  33         help
  34           Overwride the default write through caching size as 1M Bytes.
  35           On some AMD paltform, one socket support 2 or more kinds of
  36           processor family, compiling several cpu families agesa code
  37           will increase the romstage size.
  38           In order to execute romstage in place on the flash rom,
  39           more space is required to be set as write through caching.
  40
  41 source src/cpu/amd/agesa/family10/Kconfig
  42 source src/cpu/amd/agesa/family12/Kconfig
  43 source src/cpu/amd/agesa/family14/Kconfig
  44 source src/cpu/amd/agesa/family15/Kconfig
  45
  46 endif # CPU_AMD_AGESA
  47