src/cpu/Kconfig

   1 source src/cpu/amd/Kconfig
   2 source src/cpu/intel/Kconfig
   3 source src/cpu/via/Kconfig
   4 source src/cpu/x86/Kconfig
   5
   6 config USE_DCACHE_RAM
   7         bool
   8         default n
   9
  10 config DCACHE_RAM_BASE
  11         hex
  12
  13 config DCACHE_RAM_SIZE
  14         hex
  15
  16 config DCACHE_RAM_GLOBAL_VAR_SIZE
  17         hex
  18         default 0x0
  19
  20 config MAX_PHYSICAL_CPUS
  21         int
  22         default 1
  23
  24 config SMP
  25         bool
  26         default y if MAX_CPUS != 1
  27         default n
  28         help
  29           This option is used to enable certain functions to make coreboot
  30           work correctly on symmetric multi processor (SMP) systems.
  31
  32 config  MMX
  33         bool
  34         help
  35           Select MMX in your socket or model Kconfig if your CPU has MMX
  36           streaming SIMD instructions. ROMCC can build more efficient
  37           code if it can spill to MMX registers.
  38
  39 config SSE
  40         bool
  41         help
  42           Select SSE in your socket or model Kconfig if your CPU has SSE
  43           streaming SIMD instructions. ROMCC can build more efficient
  44           code if it can spill to SSE (aka XMM) registers.
  45
  46 config SSE2
  47         bool
  48         default n
  49         help
  50           Select SSE2 in your socket or model Kconfig if your CPU has SSE2
  51           streaming SIMD instructions. Some parts of coreboot can be built
  52           with more efficient code if SSE2 instructions are available.
  53
  54 config VAR_MTRR_HOLE
  55         bool
  56         default y
  57         help
  58                 Unset this if you don't want the MTRR code to use
  59                 subtractive MTRRs