src/config/Options.lb

   1 #######################################################
   2 #
   3 # Main options file for coreboot
   4 #
   5 # Each option used by a part must be defined in
   6 # this file. The format for options is:
   7 #
   8 #   define <name>
   9 #       default <expr> | {<expr>} | "<string>" | none
  10 #       format "<string>"
  11 #       export always | used | never
  12 #       comment "<string>"
  13 #   end
  14 #
  15 # where
  16 #
  17 #   <name> is the name of the option
  18 #   <expr> is a numeric expression
  19 #   <string> is a string
  20 #
  21 # Either a default value or 'default none' must
  22 # be specified for every option. An option
  23 # specified as 'default none' will not be exported
  24 # (i.e. will remain undefined) unless it has
  25 # been assigned a value.
  26 #
  27 # Option values can be an immediate expression that
  28 # evaluates to a numeric value, a delayed expression
  29 # (surrounded by curley braces), or a string
  30 # (surrounded by double quotes.)
  31 #
  32 # Immediate expressions are evaluated at the time an
  33 # option is defined or set and the numeric result
  34 # becomes the value of the option.
  35 #
  36 # Delayed expression are evaluated at the time the
  37 # option is used, either in another expression or
  38 # when being exported.
  39 #
  40 # String values will have the double quotes removed
  41 # automatically.
  42 #
  43 # Format strings determine the print format that is
  44 # used when exporting options. The default format
  45 # is "%s" for strings and "%d" for numbers.
  46 #
  47 # Exported options generate entries in the
  48 # Makefile.settings file. Options can be always
  49 # exported, exported only if used, or never exported.
  50 #
  51 # A comment string must be supplied for every option.
  52 #
  53 #######################################################
  54
  55 ###############################################
  56 # Architecture options
  57 ###############################################
  58
  59 define ARCH
  60         default "i386"
  61         export always
  62         comment "Default architecture is i386, options are alpha and ppc"
  63 end
  64 define HAVE_MOVNTI
  65         default 0
  66         export always
  67         comment "This cpu supports the MOVNTI directive"
  68 end
  69
  70 ###############################################
  71 # Build options
  72 ###############################################
  73
  74 define CROSS_COMPILE
  75         default ""
  76         export always
  77         comment "Cross compiler prefix"
  78 end
  79 define CC
  80         default "$(CROSS_COMPILE)gcc"
  81         export always
  82         comment "Target C Compiler"
  83 end
  84 define HOSTCC
  85         default "gcc"
  86         export always
  87         comment "Host C Compiler"
  88 end
  89 define CPU_OPT
  90         default none
  91         export used
  92         comment "Additional per-cpu CFLAGS"
  93 end
  94 define OBJCOPY
  95         default "$(CROSS_COMPILE)objcopy --gap-fill 0xff"
  96         export always
  97         comment "Objcopy command"
  98 end
  99 define COREBOOT_VERSION
 100         default "2.0.0"
 101         export always
 102         format "\"%s\""
 103         comment "coreboot version"
 104 end
 105 define COREBOOT_EXTRA_VERSION
 106         default ""
 107         export used
 108         format "\"%s\""
 109         comment "coreboot extra version"
 110 end
 111 define COREBOOT_BUILD
 112         default "$(shell date)"
 113         export always
 114         format "\"%s\""
 115         comment "Build date"
 116 end
 117 define COREBOOT_COMPILE_TIME
 118         default "$(shell date +%T)"
 119         export always
 120         format "\"%s\""
 121         comment "Build time"
 122 end
 123 define COREBOOT_COMPILE_BY
 124         default "$(shell whoami)"
 125         export always
 126         format "\"%s\""
 127         comment "Who build this image"
 128 end
 129 define COREBOOT_COMPILE_HOST
 130         default "$(shell hostname)"
 131         export always
 132         format "\"%s\""
 133         comment "Build host"
 134 end
 135
 136 define COREBOOT_COMPILE_DOMAIN
 137         default "$(shell dnsdomainname)"
 138         export always
 139         format "\"%s\""
 140         comment "Build domain name"
 141 end
 142 define COREBOOT_COMPILER
 143         default "$(shell $(CC) $(CFLAGS) -v 2>&1 | tail -n 1)"
 144         export always
 145         format "\"%s\""
 146         comment "Build compiler"
 147 end
 148 define COREBOOT_LINKER
 149         default "$(shell  $(CC) -Wl,--version 2>&1 | grep \" ld\")"
 150         export always
 151         format "\"%s\""
 152         comment "Build linker"
 153 end
 154 define COREBOOT_ASSEMBLER
 155         default "$(shell  touch dummy.s ; $(CC) -c -Wa,-v dummy.s 2>&1; rm -f dummy.s dummy.o )"
 156         export always
 157         format "\"%s\""
 158         comment "Build assembler"
 159 end
 160 define CONFIG_CHIP_CONFIGURE
 161         default 0
 162         export used
 163         comment "Use new chip_configure method for configuring (non-pci) devices"
 164 end
 165 define CONFIG_USE_INIT
 166         default 0
 167         export always
 168         comment "Use stage 1 initialization code"
 169 end
 170
 171 define COREBOOT_V2
 172         default 1
 173         export always
 174         comment "This is used by code to determine v2 vs v3"
 175 end
 176
 177 ###############################################
 178 # ROM image options
 179 ###############################################
 180
 181 define HAVE_FALLBACK_BOOT
 182         format "%d"
 183         default 0
 184         export always
 185         comment "Set if fallback booting required"
 186 end
 187 define HAVE_FAILOVER_BOOT
 188         format "%d"
 189         default 0
 190         export always
 191         comment "Set if failover booting required"
 192 end
 193 define USE_FALLBACK_IMAGE
 194         format "%d"
 195         default 0
 196         export used
 197         comment "Set to build a fallback image"
 198 end
 199 define USE_FAILOVER_IMAGE
 200         format "%d"
 201         default 0
 202         export used
 203         comment "Set to build a failover image"
 204 end
 205 define FALLBACK_SIZE
 206         default 65536
 207         format "0x%x"
 208         export used
 209         comment "Default fallback image size"
 210 end
 211 define FAILOVER_SIZE
 212         default 0
 213         format "0x%x"
 214         export used
 215         comment "Default failover image size"
 216 end
 217 define ROM_SIZE
 218         default none
 219         format "0x%x"
 220         export used
 221         comment "Size of your ROM"
 222 end
 223 define ROM_IMAGE_SIZE
 224         default 65535
 225         format "0x%x"
 226         export always
 227         comment "Default image size"
 228 end
 229 define ROM_SECTION_SIZE
 230         default {FALLBACK_SIZE}
 231         format "0x%x"
 232         export used
 233         comment "Default rom section size"
 234 end
 235 define ROM_SECTION_OFFSET
 236         default {ROM_SIZE - FALLBACK_SIZE}
 237         format "0x%x"
 238         export used
 239         comment "Default rom section offset"
 240 end
 241 define PAYLOAD_SIZE
 242         default {ROM_SECTION_SIZE - ROM_IMAGE_SIZE}
 243         format "0x%x"
 244         export always
 245         comment "Default payload size"
 246 end
 247 define _ROMBASE
 248         default {PAYLOAD_SIZE}
 249         format "0x%x"
 250         export always
 251         comment "Base address of coreboot in ROM"
 252 end
 253 define _ROMSTART
 254         default none
 255         format "0x%x"
 256         export used
 257         comment "Start address of coreboot in ROM"
 258 end
 259 define _RESET
 260         default {_ROMBASE}
 261         format "0x%x"
 262         export always
 263         comment "Hardware reset vector address"
 264 end
 265 define _EXCEPTION_VECTORS
 266         default {_ROMBASE+0x100}
 267         format "0x%x"
 268         export always
 269         comment "Address of exception vector table"
 270 end
 271 define STACK_SIZE
 272         default 0x2000
 273         format "0x%x"
 274         export always
 275         comment "Default stack size"
 276 end
 277 define HEAP_SIZE
 278         default 0x2000
 279         format "0x%x"
 280         export always
 281         comment "Default heap size"
 282 end
 283 define _RAMBASE
 284         default none
 285         format "0x%x"
 286         export always
 287         comment "Base address of coreboot in RAM"
 288 end
 289 define _RAMSTART
 290         default none
 291         format "0x%x"
 292         export used
 293         comment "Start address of coreboot in RAM"
 294 end
 295 define USE_DCACHE_RAM
 296         default 0
 297         export always
 298         comment "Use data cache as temporary RAM if possible"
 299 end
 300 define CAR_FAM10
 301         default 0
 302         export always
 303         comment "AMD family 10 CAR requires additional setup"
 304 end
 305 define DCACHE_RAM_BASE
 306         default 0xc0000
 307         format "0x%x"
 308         export always
 309         comment "Base address of data cache when using it for temporary RAM"
 310 end
 311 define DCACHE_RAM_SIZE
 312         default 0x1000
 313         format "0x%x"
 314         export always
 315         comment "Size of data cache when using it for temporary RAM"
 316 end
 317 define DCACHE_RAM_GLOBAL_VAR_SIZE
 318         default 0
 319         format "0x%x"
 320         export always
 321         comment "Size of region that for global variable of cache as ram stage"
 322 end
 323 define CONFIG_AP_CODE_IN_CAR
 324         default 0
 325         export always
 326         comment "will copy coreboot_apc to AP cache ane execute in AP"
 327 end
 328 define MEM_TRAIN_SEQ
 329         default 0
 330         export always
 331         comment "0: three for in bsp, 1: on every core0, 2: one for on bsp"
 332 end
 333 define WAIT_BEFORE_CPUS_INIT
 334         default 0
 335         export always
 336         comment "execute cpus_ready_for_init if it is set to 1"
 337 end
 338 define XIP_ROM_BASE
 339         default 0
 340         format "0x%x"
 341         export used
 342         comment "Start address of area to cache during coreboot execution directly from ROM"
 343 end
 344 define XIP_ROM_SIZE
 345         default 0
 346         format "0x%x"
 347         export used
 348         comment "Size of area to cache during coreboot execution directly from ROM"
 349 end
 350 define CONFIG_COMPRESS
 351         default 1
 352         export always
 353         comment "Set for compressed image"
 354 end
 355 define CONFIG_UNCOMPRESSED
 356         format "%d"
 357         default {!CONFIG_COMPRESS}
 358         export always
 359         comment "Set for uncompressed image"
 360 end
 361 define CONFIG_LB_MEM_TOPK
 362         format "%d"
 363         default 2048
 364         export always
 365         comment "Kilobytes of memory to initialized before executing code from RAM"
 366 end
 367 define HAVE_OPTION_TABLE
 368         default 0
 369         export always
 370         comment "Export CMOS option table"
 371 end
 372 define USE_OPTION_TABLE
 373         format "%d"
 374         default {HAVE_OPTION_TABLE && !USE_FALLBACK_IMAGE}
 375         export always
 376         comment "Use option table"
 377 end
 378
 379 ###############################################
 380 # CMOS variable options
 381 ###############################################
 382 define LB_CKS_RANGE_START
 383         default 49
 384         format "%d"
 385         export always
 386         comment "First CMOS byte to use for coreboot options"
 387 end
 388 define LB_CKS_RANGE_END
 389         default 125
 390         format "%d"
 391         export always
 392         comment "Last CMOS byte to use for coreboot options"
 393 end
 394 define LB_CKS_LOC
 395         default 126
 396         format "%d"
 397         export always
 398         comment "Pair of bytes to use for CMOS checksum"
 399 end
 400
 401
 402 ###############################################
 403 # Build targets
 404 ###############################################
 405
 406 define CRT0
 407         default "$(TOP)/src/arch/$(ARCH)/init/crt0.S.lb"
 408         export always
 409         comment "Main initialization target"
 410 end
 411
 412 ###############################################
 413 # Debugging/Logging options
 414 ###############################################
 415
 416 define DEBUG
 417         default 0
 418         export always
 419         comment "Enable x86emu debugging code"
 420 end
 421 define CONFIG_CONSOLE_VGA
 422         default 0
 423         export always
 424         comment "Log messages to any VGA-compatible device (may require *_ROM_RUN to bring up)"
 425 end
 426 define CONFIG_CONSOLE_VGA_MULTI
 427         default 0
 428         export always
 429         comment "Multi VGA console"
 430 end
 431 define CONFIG_CONSOLE_VGA_ONBOARD_AT_FIRST
 432         default 0
 433         export always
 434         comment "Use onboard VGA instead of add on VGA card"
 435 end
 436 define CONFIG_CONSOLE_BTEXT
 437         default 0
 438         export always
 439         comment "Log messages to btext fb console"
 440 end
 441 define CONFIG_CONSOLE_LOGBUF
 442         default 0
 443         export always
 444         comment "Log messages to buffer"
 445 end
 446 define CONFIG_CONSOLE_SROM
 447         default 0
 448         export always
 449         comment "Log messages to SROM console"
 450 end
 451 define CONFIG_CONSOLE_SERIAL8250
 452         default 0
 453         export always
 454         comment "Log messages to 8250 uart based serial console"
 455 end
 456 define CONFIG_USBDEBUG_DIRECT
 457         default 0
 458         export always
 459         comment "Log messages to ehci debug port console"
 460 end
 461 define DEFAULT_CONSOLE_LOGLEVEL
 462         default 7
 463         export always
 464         comment "Console will log at this level unless changed"
 465 end
 466 define MAXIMUM_CONSOLE_LOGLEVEL
 467         default 8
 468         export always
 469         comment "Error messages up to this level can be printed"
 470 end
 471 define CONFIG_SERIAL_POST
 472         default 0
 473         export always
 474         comment "Enable SERIAL POST codes"
 475 end
 476 define NO_POST
 477         default none
 478         export used
 479         comment "Disable POST codes"
 480 end
 481 define TTYS0_BASE
 482         default 0x3f8
 483         format "0x%x"
 484         export always
 485         comment "Base address for 8250 uart for the serial console"
 486 end
 487 define TTYS0_BAUD
 488         default 115200
 489         export always
 490         comment "Default baud rate for serial console"
 491 end
 492 define TTYS0_DIV
 493         default none
 494         format "%d"
 495         export used
 496         comment "Allow UART divisor to be set explicitly"
 497 end
 498 define TTYS0_LCS
 499         default 0x3
 500         format "0x%x"
 501         export always
 502         comment "Default flow control settings for the 8250 serial console uart"
 503 end
 504
 505 define CONFIG_USE_PRINTK_IN_CAR
 506         default 0
 507         export always
 508         comment "use printk instead of print in CAR stage code"
 509 end
 510 define ASSEMBLER_DEBUG
 511         default 0
 512         export always
 513         comment "Create disassembly files for debugging"
 514 end
 515
 516 ###############################################
 517 # Mainboard options
 518 ###############################################
 519
 520 define MAINBOARD
 521         default "Mainboard_not_set"
 522         export always
 523         comment "Mainboard name"
 524 end
 525 define MAINBOARD_PART_NUMBER
 526         default "Part_number_not_set"
 527         export always
 528         format "\"%s\""
 529         comment "Part number of mainboard"
 530 end
 531 define MAINBOARD_VENDOR
 532         default "Vendor_not_set"
 533         export always
 534         format "\"%s\""
 535         comment "Vendor of mainboard"
 536 end
 537 define MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
 538         default 0
 539         export always
 540         comment "PCI Vendor ID of mainboard manufacturer"
 541 end
 542 define MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
 543         default 0
 544         format "0x%x"
 545         export always
 546         comment "PCI susbsystem device id assigned my mainboard manufacturer"
 547 end
 548 define MAINBOARD_POWER_ON_AFTER_POWER_FAIL
 549         default none
 550         export used
 551         comment "Default power on after power fail setting"
 552 end
 553 define CONFIG_SYS_CLK_FREQ
 554         default none
 555         export used
 556         comment "System clock frequency in MHz"
 557 end
 558 define CONFIG_MAX_PCI_BUSES
 559         default 255
 560         export always
 561         comment "Maximum number of PCI buses to search for devices"
 562 end
 563 ###############################################
 564 # SMP options
 565 ###############################################
 566
 567 define CONFIG_SMP
 568         default 0
 569         export always
 570         comment "Define if we support SMP"
 571 end
 572 define CONFIG_MAX_CPUS
 573         default 1
 574         export always
 575         comment "Maximum CPU count for this machine"
 576 end
 577 define CONFIG_MAX_PHYSICAL_CPUS
 578         default 1
 579         export always
 580         comment "Maximum physical CPU count for this machine"
 581 end
 582 define CONFIG_LOGICAL_CPUS
 583         default 0
 584         export always
 585         comment "Should multiple cpus per die be enabled?"
 586 end
 587 define CONFIG_AP_IN_SIPI_WAIT
 588         default 0
 589         export always
 590         comment "Should application processors go to SIPI wait state after initialization? (Required for Intel Core Duo)"
 591 end
 592 define HAVE_MP_TABLE
 593         default none
 594         export used
 595         comment "Define to build an MP table"
 596 end
 597 define SERIAL_CPU_INIT
 598         default 1
 599         export always
 600         comment "Serialize CPU init"
 601 end
 602 define APIC_ID_OFFSET
 603         default 0
 604         export always
 605         comment "We need to share this value between cache_as_ram_auto.c and northbridge.c"
 606 end
 607 define ENABLE_APIC_EXT_ID
 608         default 0
 609         export always
 610         comment "Enable APIC ext id mode 8 bit"
 611 end
 612 define LIFT_BSP_APIC_ID
 613         default 0
 614         export always
 615         comment "decide if we lift bsp apic id while ap apic id"
 616 end
 617 ###############################################
 618 # Boot options
 619 ###############################################
 620
 621 define CONFIG_MULTIBOOT
 622         default 1
 623         export always
 624         comment "Use Multiboot (rather than ELF boot notes) to boot the payload"
 625 end
 626 define CONFIG_IDE_PAYLOAD
 627         default 0
 628         export always
 629         comment "Boot from IDE device"
 630 end
 631 define CONFIG_ROM_PAYLOAD
 632         default 0
 633         export always
 634         comment "Boot image is located in ROM"
 635 end
 636 define CONFIG_ROM_PAYLOAD_START
 637         default {0xffffffff - ROM_SIZE + ROM_SECTION_OFFSET + 1}
 638         format "0x%x"
 639         export always
 640         comment "ROM stream start location"
 641 end
 642 define CONFIG_COMPRESSED_PAYLOAD_NRV2B
 643         default 0
 644         export always
 645         comment "NRV2B compressed boot image is located in ROM"
 646 end
 647 define CONFIG_COMPRESSED_PAYLOAD_LZMA
 648         default 0
 649         export always
 650         comment "LZMA compressed boot image is located in ROM"
 651 end
 652 define CONFIG_PRECOMPRESSED_PAYLOAD
 653         default 0
 654         export always
 655         comment "boot image is already compressed"
 656 end
 657 define CONFIG_SERIAL_PAYLOAD
 658         default 0
 659         export always
 660         comment "Download boot image from serial port"
 661 end
 662 define CONFIG_FS_PAYLOAD
 663         default 0
 664         export always
 665         comment "Boot from a filesystem"
 666 end
 667 define CONFIG_FS_EXT2
 668         default 0
 669         export always
 670         comment "Enable ext2 filesystem support"
 671 end
 672 define CONFIG_FS_ISO9660
 673         default 0
 674         export always
 675         comment "Enable ISO9660 filesystem support"
 676 end
 677 define CONFIG_FS_FAT
 678         default 0
 679         export always
 680         comment "Enable FAT filesystem support"
 681 end
 682 define CONFIG_ROMFS
 683         default 0
 684         export always
 685         comment "The new ROMFS file system"
 686 end
 687 define AUTOBOOT_DELAY
 688         default 2
 689         export always
 690         comment "Delay (in seconds) before autobooting"
 691 end
 692 define AUTOBOOT_CMDLINE
 693         default "hdc1:/vmlinuz root=/dev/hdc3 console=tty0 console=ttyS0,115200"
 694         export always
 695         format "\"%s\""
 696         comment "Default command line when autobooting"
 697 end
 698
 699 define USE_WATCHDOG_ON_BOOT
 700         default 0
 701         export always
 702         comment "Use the watchdog on booting"
 703 end
 704
 705 ###############################################
 706 # Plugin Device support options
 707 ###############################################
 708
 709 define CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT
 710         default 1
 711         export always
 712         comment "Enable support for plugin Hypertransport busses"
 713 end
 714 define CONFIG_AGP_PLUGIN_SUPPORT
 715         default 1
 716         export always
 717         comment "Enable support for plugin AGP busses"
 718 end
 719 define CONFIG_CARDBUS_PLUGIN_SUPPORT
 720         default 1
 721         export always
 722         comment "Enable support cardbus plugin cards"
 723 end
 724 define CONFIG_PCIX_PLUGIN_SUPPORT
 725         default 1
 726         export always
 727         comment "Enable support for plugin PCI-X busses"
 728 end
 729 define CONFIG_PCIEXP_PLUGIN_SUPPORT
 730         default 1
 731         export always
 732         comment "Enable support for plugin PCI-E busses"
 733 end
 734
 735 ###############################################
 736 # IRQ options
 737 ###############################################
 738
 739 define HAVE_PIRQ_TABLE
 740         default none
 741         export used
 742         comment "Define if we have a PIRQ table"
 743 end
 744 define PIRQ_ROUTE
 745         default 0
 746         export always
 747         comment "Define if we have a PIRQ table and want routing IRQs"
 748 end
 749 define IRQ_SLOT_COUNT
 750         default none
 751         export used
 752         comment "Number of IRQ slots"
 753 end
 754 define CONFIG_PCIBIOS_IRQ
 755         default none
 756         export used
 757         comment "PCIBIOS IRQ support"
 758 end
 759 define CONFIG_IOAPIC
 760         default none
 761         export used
 762         comment "IOAPIC support"
 763 end
 764
 765 ###############################################
 766 # IDE specific options
 767 ###############################################
 768
 769 define CONFIG_IDE
 770         default 0
 771         export always
 772         comment "Define to include IDE support"
 773 end
 774 define IDE_BOOT_DRIVE
 775         default 0
 776         export always
 777         comment "Disk number of boot drive"
 778 end
 779 define IDE_SWAB
 780         default none
 781         export used
 782         comment "Swap bytes when reading from IDE device"
 783 end
 784 define IDE_OFFSET
 785         default 0
 786         export always
 787         comment "Sector at which to start searching for boot image"
 788 end
 789
 790 ###############################################
 791 # Options for memory mapped I/O
 792 ###############################################
 793
 794 define PCI_IO_CFG_EXT
 795         default 0
 796         export always
 797         comment "allow 4K register space via io CFG port"
 798 end
 799
 800 define PCIC0_CFGADDR
 801         default none
 802         format "0x%x"
 803         export used
 804         comment "Address of PCI Configuration Address Register"
 805 end
 806 define PCIC0_CFGDATA
 807         default none
 808         format "0x%x"
 809         export used
 810         comment "Address of PCI Configuration Data Register"
 811 end
 812 define ISA_IO_BASE
 813         default none
 814         format "0x%x"
 815         export used
 816         comment "Base address of PCI/ISA I/O address range"
 817 end
 818 define ISA_MEM_BASE
 819         default none
 820         format "0x%x"
 821         export used
 822         comment "Base address of PCI/ISA memory address range"
 823 end
 824 define PNP_CFGADDR
 825         default none
 826         format "0x%x"
 827         export used
 828         comment "PNP Configuration Address Register offset"
 829 end
 830 define PNP_CFGDATA
 831         default none
 832         format "0x%x"
 833         export used
 834         comment "PNP Configuration Data Register offset"
 835 end
 836 define _IO_BASE
 837         default none
 838         format "0x%x"
 839         export used
 840         comment "Base address of memory mapped I/O operations"
 841 end
 842
 843 ###############################################
 844 # Options for embedded systems
 845 ###############################################
 846
 847 define EMBEDDED_RAM_SIZE
 848         default none
 849         export used
 850         comment "Embedded boards generally have fixed RAM size"
 851 end
 852
 853 ###############################################
 854 # Misc options
 855 ###############################################
 856
 857 define CONFIG_CHIP_NAME
 858         default 0
 859         export always
 860         comment "Compile in the chip name"
 861 end
 862
 863 define CONFIG_GDB_STUB
 864         default 0
 865         export used
 866         comment "Compile in gdb stub support?"
 867 end
 868
 869 define HAVE_INIT_TIMER
 870         default 0
 871         export always
 872         comment "Have a init_timer function"
 873 end
 874 define HAVE_HARD_RESET
 875         default none
 876         export used
 877         comment "Have hard reset"
 878 end
 879 define HAVE_SMI_HANDLER
 880         default 0
 881         export always
 882         comment "Set, if the board needs an SMI handler"
 883 end
 884 define MEMORY_HOLE
 885         default none
 886         export used
 887         comment "Set to deal with memory hole"
 888 end
 889 define MAX_REBOOT_CNT
 890         default 3
 891         export always
 892         comment "Set maximum reboots"
 893 end
 894
 895 ###############################################
 896 # Misc device options
 897 ###############################################
 898
 899 define HAVE_FANCTL
 900         default 0
 901         export used
 902         comment "Include board specific FAN control initialization"
 903 end
 904 define CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
 905         default 0
 906         export used
 907         comment "Use timer2 to callibrate the x86 time stamp counter"
 908 end
 909 define INTEL_PPRO_MTRR
 910         default none
 911         export used
 912         comment ""
 913 end
 914 define CONFIG_UDELAY_TSC
 915         default 0
 916         export used
 917         comment "Implement udelay with the x86 time stamp counter"
 918 end
 919 define CONFIG_UDELAY_IO
 920         default 0
 921         export used
 922         comment "Implement udelay with x86 io registers"
 923 end
 924 define FAKE_SPDROM
 925         default 0
 926         export always
 927         comment "Use this to fake spd rom values"
 928 end
 929
 930 define HAVE_ACPI_TABLES
 931         default 0
 932         export always
 933         comment "Define to build ACPI tables"
 934 end
 935
 936 define ACPI_SSDTX_NUM
 937         default 0
 938         export always
 939         comment "extra ssdt num for PCI Device"
 940 end
 941
 942 define AGP_APERTURE_SIZE
 943         default none
 944         export used
 945         format "0x%x"
 946         comment "AGP graphics virtual memory aperture size"
 947 end
 948
 949 define HT_CHAIN_UNITID_BASE
 950         default 1
 951         export always
 952         comment "this will be first hypertransport device's unitid base, if sb ht chain only has one ht device, it could be 0"
 953 end
 954
 955 define HT_CHAIN_END_UNITID_BASE
 956         default 0x20
 957         export always
 958         comment "this will be unit id of the end of hypertransport chain (usually the real SB) if it is small than HT_CHAIN_UNITID_BASE, it could be 0"
 959 end
 960
 961 define SB_HT_CHAIN_UNITID_OFFSET_ONLY
 962         default 1
 963         export always
 964         comment "this will decided if only offset SB hypertransport chain"
 965 end
 966
 967 define SB_HT_CHAIN_ON_BUS0
 968         default 0
 969         export always
 970         comment "this will make SB hypertransport chain sit on bus 0, if it is 1, will put sb ht chain on bus 0, if it is 2 will put other chain on 0x40, 0x80, 0xc0"
 971 end
 972
 973 define PCI_BUS_SEGN_BITS
 974         default 0
 975         export always
 976         comment "It could be 0, 1, 2, 3 and 4 only"
 977 end
 978
 979 define MMCONF_SUPPORT
 980         default 0
 981         export always
 982         comment "enable mmconfig for pci conf"
 983 end
 984
 985 define MMCONF_SUPPORT_DEFAULT
 986         default 0
 987         export always
 988         comment "enable mmconfig for pci conf"
 989 end
 990
 991 define MMCONF_BASE_ADDRESS
 992         default none
 993         format "0x%x"
 994         export used
 995         comment "enable mmconfig base address"
 996 end
 997
 998 define HW_MEM_HOLE_SIZEK
 999         default 0
1000         export always
1001         comment "Opteron E0 later memory hole size in K, 0 mean disable"
1002 end
1003
1004 define HW_MEM_HOLE_SIZE_AUTO_INC
1005         default 0
1006         export always
1007         comment "Opteron E0 later memory hole size auto increase to avoid hole startk equal to basek"
1008 end
1009
1010 define CONFIG_VAR_MTRR_HOLE
1011         default 1
1012         export always
1013         comment "using hole in MTRR instead of increasing method"
1014 end
1015
1016 define K8_HT_FREQ_1G_SUPPORT
1017         default 0
1018         export always
1019         comment "Optern E0 later could support 1G HT, but still depends MB design"
1020 end
1021
1022 define K8_REV_F_SUPPORT
1023         default 0
1024         export always
1025         comment "Opteron Rev F (DDR2) support"
1026 end
1027
1028 define CBB
1029         default 0
1030         export always
1031         comment "Opteron cpu bus num base"
1032 end
1033
1034 define CDB
1035         default 0x18
1036         export always
1037         comment "Opteron cpu device num base"
1038 end
1039
1040 define HT3_SUPPORT
1041         default 0
1042         export always
1043         comment "Hypertransport 3 support, include ac HT and unganged sublink feature"
1044 end
1045
1046 define EXT_RT_TBL_SUPPORT
1047         default 0
1048         export always
1049         comment "support AMD family 10 extended routing table via F0x158, normally is enabled when node nums is greater than 8"
1050 end
1051
1052 define EXT_CONF_SUPPORT
1053         default 0
1054         export always
1055         comment "support AMD family 10 extended config space for ram, bus, io, mmio via F1x110, normally is enabled when HT3 is enabled and non ht chain nums is greater than 4"
1056 end
1057
1058 define DIMM_SUPPORT
1059         default 0x0108
1060         format "0x%x"
1061         export always
1062         comment "DIMM support: bit 0 - sdram, bit 1: ddr1, bit 2: ddr2, bit 3: ddr3, bit 4: fbdimm, bit 8: reg"
1063 end
1064
1065 define CPU_SOCKET_TYPE
1066         default 0x10
1067         export always
1068         comment "cpu socket type, 0x10 mean Socket F, 0x11 mean socket M2, 0x20, Soxket G, and 0x21 mean socket M3"
1069 end
1070
1071 define CPU_ADDR_BITS
1072         default 36
1073         export always
1074         comment "CPU hardware address lines num, for AMD K8 could be 40, and AMD family 10 could be 48"
1075 end
1076
1077 define CONFIG_VGA_ROM_RUN
1078         default 0
1079         export always
1080         comment "Init x86 ROMs on VGA-class PCI devices"
1081 end
1082
1083 define CONFIG_PCI_ROM_RUN
1084         default 0
1085         export always
1086         comment "Init x86 ROMs on all PCI devices"
1087 end
1088
1089 define CONFIG_PCI_OPTION_ROM_RUN_YABEL
1090         default 0
1091         export used
1092         comment "Use Yabel instead of old bios emulator"
1093 end
1094
1095 define CONFIG_YABEL_DEBUG_FLAGS
1096         default 0
1097         export used
1098         comment "YABEL debug flags, for possible values, see util/x86emu/yabel/debug.h"
1099 end
1100
1101 define CONFIG_YABEL_PCI_ACCESS_OTHER_DEVICES
1102         default 0
1103         export used
1104         comment "Allow Option ROMs executed by YABEL to access the config space of devices other than the one YABEL is running for. This may be needed by some onboard Graphics cards ROMs."
1105
1106 end
1107
1108 define CONFIG_PCI_OPTION_ROM_RUN_VM86
1109         default 0
1110         export used
1111         comment "Use Yabel instead of old bios emulator"
1112 end
1113
1114 define CONFIG_PCI_64BIT_PREF_MEM
1115         default 0
1116         export always
1117         comment "allow PCI device get 4G above Region as pref mem"
1118 end
1119
1120 define CONFIG_AMDMCT
1121         default 0
1122         export always
1123         comment "use AMD MCT to init RAM instead of native code"
1124 end
1125
1126 define AMD_UCODE_PATCH_FILE
1127         default none
1128         export used
1129         format "\"%s\""
1130         comment "name of the microcode patch file"
1131 end
1132
1133 define K8_MEM_BANK_B_ONLY
1134         default 0
1135         export always
1136         comment "use AMD K8's memory bank B only to make a 64bit memory system and memory bank A is free, such as Filbert."
1137 end
1138
1139 define CONFIG_VIDEO_MB
1140         default none
1141         export used
1142         comment "Integrated graphics with UMA has dynamic setup"
1143 end
1144
1145 define CONFIG_GFXUMA
1146         default none
1147         export used
1148         comment "GFX UMA"
1149 end
1150
1151 define HAVE_MAINBOARD_RESOURCES
1152         default 0
1153         export always
1154         comment "Enable if the mainboard/chipset requires extra entries in the memory map"
1155 end
1156
1157 define HAVE_LOW_TABLES
1158         default 1
1159         export always
1160         comment "Enable if ACPI, PIRQ, MP tables are supposed to live in the low megabyte"
1161 end
1162
1163 define HAVE_HIGH_TABLES
1164         default 0
1165         export always
1166         comment "Enable if ACPI, PIRQ, MP tables are supposed to live at top of memory"
1167 end
1168
1169 define CONFIG_SPLASH_GRAPHIC
1170         default 0
1171         export used
1172         comment "Paint a splash screen"
1173 end
1174
1175 define CONFIG_GX1_VIDEO
1176         default 0
1177         export used
1178         comment "Build in GX1's graphic support"
1179 end
1180
1181 define CONFIG_GX1_VIDEOMODE
1182         default none
1183         export used
1184         comment "Define video mode after reset"
1185 # could be
1186 # 0 for 640x480
1187 # 1 for 800x600
1188 # 2 for 1024x768
1189 # 3 for 1280x960
1190 # 4 for 1280x1024
1191 end
1192
1193 define CONFIG_PCIE_CONFIGSPACE_HOLE
1194         default 0
1195         export always
1196         comment "Leave a hole for PCIe config space in the device allocator"
1197 end
1198
1199 ###############################################
1200 # Board specific options
1201 ###############################################
1202
1203 ###############################################
1204 # Options for motorola/sandpoint
1205 ###############################################
1206 define CONFIG_SANDPOINT_ALTIMUS
1207         default 0
1208         export never
1209         comment "Configure Sandpoint with Altimus PMC"
1210 end
1211 define CONFIG_SANDPOINT_TALUS
1212         default 0
1213         export never
1214         comment "Configure Sandpoint with Talus PMC"
1215 end
1216 define CONFIG_SANDPOINT_UNITY
1217         default 0
1218         export never
1219         comment "Configure Sandpoint with Unity PMC"
1220 end
1221 define CONFIG_SANDPOINT_VALIS
1222         default 0
1223         export never
1224         comment "Configure Sandpoint with Valis PMC"
1225 end
1226 define CONFIG_SANDPOINT_GYRUS
1227         default 0
1228         export never
1229         comment "Configure Sandpoint with Gyrus PMC"
1230 end
1231
1232 ###############################################
1233 # Options for totalimpact/briq
1234 ###############################################
1235 define CONFIG_BRIQ_750FX
1236         default 0
1237         export never
1238         comment "Configure briQ with PowerPC 750FX"
1239 end
1240 define CONFIG_BRIQ_7400
1241         default 0
1242         export never
1243         comment "Configure briQ with PowerPC G4"
1244 end