src/config/Options.lb

   1 #######################################################
   2 #
   3 # Main options file for coreboot
   4 #
   5 # Each option used by a part must be defined in
   6 # this file. The format for options is:
   7 #
   8 #   define <name>
   9 #       default <expr> | {<expr>} | "<string>" | none
  10 #       format "<string>"
  11 #       export always | used | never
  12 #       comment "<string>"
  13 #   end
  14 #
  15 # where
  16 #
  17 #   <name> is the name of the option
  18 #   <expr> is a numeric expression
  19 #   <string> is a string
  20 #
  21 # Either a default value or 'default none' must
  22 # be specified for every option. An option
  23 # specified as 'default none' will not be exported
  24 # (i.e. will remain undefined) unless it has
  25 # been assigned a value.
  26 #
  27 # Option values can be an immediate expression that
  28 # evaluates to a numeric value, a delayed expression
  29 # (surrounded by curley braces), or a string
  30 # (surrounded by double quotes.)
  31 #
  32 # Immediate expressions are evaluated at the time an
  33 # option is defined or set and the numeric result
  34 # becomes the value of the option.
  35 #
  36 # Delayed expression are evaluated at the time the
  37 # option is used, either in another expression or
  38 # when being exported.
  39 #
  40 # String values will have the double quotes removed
  41 # automatically.
  42 #
  43 # Format strings determine the print format that is
  44 # used when exporting options. The default format
  45 # is "%s" for strings and "%d" for numbers.
  46 #
  47 # Exported options generate entries in the
  48 # Makefile.settings file. Options can be always
  49 # exported, exported only if used, or never exported.
  50 #
  51 # A comment string must be supplied for every option.
  52 #
  53 #######################################################
  54
  55 ###############################################
  56 # Architecture options
  57 ###############################################
  58
  59 define ARCH
  60         default "i386"
  61         export always
  62         comment "Default architecture is i386, options are alpha and ppc"
  63 end
  64 define HAVE_MOVNTI
  65         default 0
  66         export always
  67         comment "This cpu supports the MOVNTI directive"
  68 end
  69
  70 ###############################################
  71 # Build options
  72 ###############################################
  73
  74 define CROSS_COMPILE
  75         default ""
  76         export always
  77         comment "Cross compiler prefix"
  78 end
  79 define CC
  80         default "$(CROSS_COMPILE)gcc"
  81         export always
  82         comment "Target C Compiler"
  83 end
  84 define HOSTCC
  85         default "gcc"
  86         export always
  87         comment "Host C Compiler"
  88 end
  89 define CPU_OPT
  90         default none
  91         export used
  92         comment "Additional per-cpu CFLAGS"
  93 end
  94 define OBJCOPY
  95         default "$(CROSS_COMPILE)objcopy --gap-fill 0xff"
  96         export always
  97         comment "Objcopy command"
  98 end
  99 define COREBOOT_VERSION
 100         default "2.0.0"
 101         export always
 102         format "\"%s\""
 103         comment "coreboot version"
 104 end
 105 define COREBOOT_EXTRA_VERSION
 106         default ""
 107         export used
 108         format "\"%s\""
 109         comment "coreboot extra version"
 110 end
 111 define COREBOOT_BUILD
 112         default "$(shell date)"
 113         export always
 114         format "\"%s\""
 115         comment "Build date"
 116 end
 117 define COREBOOT_COMPILE_TIME
 118         default "$(shell date +%T)"
 119         export always
 120         format "\"%s\""
 121         comment "Build time"
 122 end
 123 define COREBOOT_COMPILE_BY
 124         default "$(shell whoami)"
 125         export always
 126         format "\"%s\""
 127         comment "Who build this image"
 128 end
 129 define COREBOOT_COMPILE_HOST
 130         default "$(shell hostname)"
 131         export always
 132         format "\"%s\""
 133         comment "Build host"
 134 end
 135
 136 define COREBOOT_COMPILE_DOMAIN
 137         default "$(shell dnsdomainname)"
 138         export always
 139         format "\"%s\""
 140         comment "Build domain name"
 141 end
 142 define COREBOOT_COMPILER
 143         default "$(shell $(CC) $(CFLAGS) -v 2>&1 | tail -n 1)"
 144         export always
 145         format "\"%s\""
 146         comment "Build compiler"
 147 end
 148 define COREBOOT_LINKER
 149         default "$(shell  $(CC) -Wl,--version 2>&1 | grep version | tail -n 1)"
 150         export always
 151         format "\"%s\""
 152         comment "Build linker"
 153 end
 154 define COREBOOT_ASSEMBLER
 155         default "$(shell  touch dummy.s ; $(CC) -c -Wa,-v dummy.s 2>&1; rm -f dummy.s dummy.o )"
 156         export always
 157         format "\"%s\""
 158         comment "Build assembler"
 159 end
 160 define CONFIG_CHIP_CONFIGURE
 161         default 0
 162         export used
 163         comment "Use new chip_configure method for configuring (non-pci) devices"
 164 end
 165 define CONFIG_USE_INIT
 166         default 0
 167         export always
 168         comment "Use stage 1 initialization code"
 169 end
 170
 171 ###############################################
 172 # ROM image options
 173 ###############################################
 174
 175 define HAVE_FALLBACK_BOOT
 176         format "%d"
 177         default 0
 178         export always
 179         comment "Set if fallback booting required"
 180 end
 181 define HAVE_FAILOVER_BOOT
 182         format "%d"
 183         default 0
 184         export always
 185         comment "Set if failover booting required"
 186 end
 187 define USE_FALLBACK_IMAGE
 188         format "%d"
 189         default 0
 190         export used
 191         comment "Set to build a fallback image"
 192 end
 193 define USE_FAILOVER_IMAGE
 194         format "%d"
 195         default 0
 196         export used
 197         comment "Set to build a failover image"
 198 end
 199 define FALLBACK_SIZE
 200         default 65536
 201         format "0x%x"
 202         export used
 203         comment "Default fallback image size"
 204 end
 205 define FAILOVER_SIZE
 206         default 0
 207         format "0x%x"
 208         export used
 209         comment "Default failover image size"
 210 end
 211 define ROM_SIZE
 212         default none
 213         format "0x%x"
 214         export used
 215         comment "Size of your ROM"
 216 end
 217 define ROM_IMAGE_SIZE
 218         default 65535
 219         format "0x%x"
 220         export always
 221         comment "Default image size"
 222 end
 223 define ROM_SECTION_SIZE
 224         default {FALLBACK_SIZE}
 225         format "0x%x"
 226         export used
 227         comment "Default rom section size"
 228 end
 229 define ROM_SECTION_OFFSET
 230         default {ROM_SIZE - FALLBACK_SIZE}
 231         format "0x%x"
 232         export used
 233         comment "Default rom section offset"
 234 end
 235 define PAYLOAD_SIZE
 236         default {ROM_SECTION_SIZE - ROM_IMAGE_SIZE}
 237         format "0x%x"
 238         export always
 239         comment "Default payload size"
 240 end
 241 define _ROMBASE
 242         default {PAYLOAD_SIZE}
 243         format "0x%x"
 244         export always
 245         comment "Base address of coreboot in ROM"
 246 end
 247 define _ROMSTART
 248         default none
 249         format "0x%x"
 250         export used
 251         comment "Start address of coreboot in ROM"
 252 end
 253 define _RESET
 254         default {_ROMBASE}
 255         format "0x%x"
 256         export always
 257         comment "Hardware reset vector address"
 258 end
 259 define _EXCEPTION_VECTORS
 260         default {_ROMBASE+0x100}
 261         format "0x%x"
 262         export always
 263         comment "Address of exception vector table"
 264 end
 265 define STACK_SIZE
 266         default 0x2000
 267         format "0x%x"
 268         export always
 269         comment "Default stack size"
 270 end
 271 define HEAP_SIZE
 272         default 0x2000
 273         format "0x%x"
 274         export always
 275         comment "Default heap size"
 276 end
 277 define _RAMBASE
 278         default none
 279         format "0x%x"
 280         export always
 281         comment "Base address of coreboot in RAM"
 282 end
 283 define _RAMSTART
 284         default none
 285         format "0x%x"
 286         export used
 287         comment "Start address of coreboot in RAM"
 288 end
 289 define USE_DCACHE_RAM
 290         default 0
 291         export always
 292         comment "Use data cache as temporary RAM if possible"
 293 end
 294 define CAR_FAM10
 295         default 0
 296         export always
 297         comment "AMD family 10 CAR requires additional setup"
 298 end
 299 define DCACHE_RAM_BASE
 300         default 0xc0000
 301         format "0x%x"
 302         export always
 303         comment "Base address of data cache when using it for temporary RAM"
 304 end
 305 define DCACHE_RAM_SIZE
 306         default 0x1000
 307         format "0x%x"
 308         export always
 309         comment "Size of data cache when using it for temporary RAM"
 310 end
 311 define DCACHE_RAM_GLOBAL_VAR_SIZE
 312         default 0
 313         format "0x%x"
 314         export always
 315         comment "Size of region that for global variable of cache as ram stage"
 316 end
 317 define CONFIG_AP_CODE_IN_CAR
 318         default 0
 319         export always
 320         comment "will copy coreboot_apc to AP cache ane execute in AP"
 321 end
 322 define MEM_TRAIN_SEQ
 323         default 0
 324         export always
 325         comment "0: three for in bsp, 1: on every core0, 2: one for on bsp"
 326 end
 327 define WAIT_BEFORE_CPUS_INIT
 328         default 0
 329         export always
 330         comment "execute cpus_ready_for_init if it is set to 1"
 331 end
 332 define XIP_ROM_BASE
 333         default 0
 334         format "0x%x"
 335         export used
 336         comment "Start address of area to cache during coreboot execution directly from ROM"
 337 end
 338 define XIP_ROM_SIZE
 339         default 0
 340         format "0x%x"
 341         export used
 342         comment "Size of area to cache during coreboot execution directly from ROM"
 343 end
 344 define CONFIG_COMPRESS
 345         default 1
 346         export always
 347         comment "Set for compressed image"
 348 end
 349 define CONFIG_UNCOMPRESSED
 350         format "%d"
 351         default {!CONFIG_COMPRESS}
 352         export always
 353         comment "Set for uncompressed image"
 354 end
 355 define CONFIG_LB_MEM_TOPK
 356         format "%d"
 357         default 2048
 358         export always
 359         comment "Kilobytes of memory to initialized before executing code from RAM"
 360 end
 361 define HAVE_OPTION_TABLE
 362         default 0
 363         export always
 364         comment "Export CMOS option table"
 365 end
 366 define USE_OPTION_TABLE
 367         format "%d"
 368         default {HAVE_OPTION_TABLE && !USE_FALLBACK_IMAGE}
 369         export always
 370         comment "Use option table"
 371 end
 372
 373 ###############################################
 374 # CMOS variable options
 375 ###############################################
 376 define LB_CKS_RANGE_START
 377         default 49
 378         format "%d"
 379         export always
 380         comment "First CMOS byte to use for coreboot options"
 381 end
 382 define LB_CKS_RANGE_END
 383         default 125
 384         format "%d"
 385         export always
 386         comment "Last CMOS byte to use for coreboot options"
 387 end
 388 define LB_CKS_LOC
 389         default 126
 390         format "%d"
 391         export always
 392         comment "Pair of bytes to use for CMOS checksum"
 393 end
 394
 395
 396 ###############################################
 397 # Build targets
 398 ###############################################
 399
 400 define CRT0
 401         default "$(TOP)/src/arch/$(ARCH)/init/crt0.S.lb"
 402         export always
 403         comment "Main initialization target"
 404 end
 405
 406 ###############################################
 407 # Debugging/Logging options
 408 ###############################################
 409
 410 define DEBUG
 411         default 1
 412         export always
 413         comment "Enable debugging code"
 414 end
 415 define CONFIG_CONSOLE_VGA
 416         default 0
 417         export always
 418         comment "Log messages to any VGA-compatible device (may require *_ROM_RUN to bring up)"
 419 end
 420 define CONFIG_CONSOLE_VGA_MULTI
 421         default 0
 422         export always
 423         comment "Multi VGA console"
 424 end
 425 define CONFIG_CONSOLE_VGA_ONBOARD_AT_FIRST
 426         default 0
 427         export always
 428         comment "Use onboard VGA instead of add on VGA card"
 429 end
 430 define CONFIG_CONSOLE_BTEXT
 431         default 0
 432         export always
 433         comment "Log messages to btext fb console"
 434 end
 435 define CONFIG_CONSOLE_LOGBUF
 436         default 0
 437         export always
 438         comment "Log messages to buffer"
 439 end
 440 define CONFIG_CONSOLE_SROM
 441         default 0
 442         export always
 443         comment "Log messages to SROM console"
 444 end
 445 define CONFIG_CONSOLE_SERIAL8250
 446         default 0
 447         export always
 448         comment "Log messages to 8250 uart based serial console"
 449 end
 450 define CONFIG_USBDEBUG_DIRECT
 451         default 0
 452         export always
 453         comment "Log messages to ehci debug port console"
 454 end
 455 define DEFAULT_CONSOLE_LOGLEVEL
 456         default 7
 457         export always
 458         comment "Console will log at this level unless changed"
 459 end
 460 define MAXIMUM_CONSOLE_LOGLEVEL
 461         default 8
 462         export always
 463         comment "Error messages up to this level can be printed"
 464 end
 465 define CONFIG_SERIAL_POST
 466         default 0
 467         export always
 468         comment "Enable SERIAL POST codes"
 469 end
 470 define NO_POST
 471         default none
 472         export used
 473         comment "Disable POST codes"
 474 end
 475 define TTYS0_BASE
 476         default 0x3f8
 477         format "0x%x"
 478         export always
 479         comment "Base address for 8250 uart for the serial console"
 480 end
 481 define TTYS0_BAUD
 482         default 115200
 483         export always
 484         comment "Default baud rate for serial console"
 485 end
 486 define TTYS0_DIV
 487         default none
 488         format "%d"
 489         export used
 490         comment "Allow UART divisor to be set explicitly"
 491 end
 492 define TTYS0_LCS
 493         default 0x3
 494         format "0x%x"
 495         export always
 496         comment "Default flow control settings for the 8250 serial console uart"
 497 end
 498
 499 define CONFIG_USE_PRINTK_IN_CAR
 500         default 0
 501         export always
 502         comment "use printk instead of print in CAR stage code"
 503 end
 504 define ASSEMBLER_DEBUG
 505         default 0
 506         export always
 507         comment "Create disassembly files for debugging"
 508 end
 509
 510 ###############################################
 511 # Mainboard options
 512 ###############################################
 513
 514 define MAINBOARD
 515         default "Mainboard_not_set"
 516         export always
 517         comment "Mainboard name"
 518 end
 519 define MAINBOARD_PART_NUMBER
 520         default "Part_number_not_set"
 521         export always
 522         format "\"%s\""
 523         comment "Part number of mainboard"
 524 end
 525 define MAINBOARD_VENDOR
 526         default "Vendor_not_set"
 527         export always
 528         format "\"%s\""
 529         comment "Vendor of mainboard"
 530 end
 531 define MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
 532         default 0
 533         export always
 534         comment "PCI Vendor ID of mainboard manufacturer"
 535 end
 536 define MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
 537         default 0
 538         format "0x%x"
 539         export always
 540         comment "PCI susbsystem device id assigned my mainboard manufacturer"
 541 end
 542 define MAINBOARD_POWER_ON_AFTER_POWER_FAIL
 543         default none
 544         export used
 545         comment "Default power on after power fail setting"
 546 end
 547 define CONFIG_SYS_CLK_FREQ
 548         default none
 549         export used
 550         comment "System clock frequency in MHz"
 551 end
 552 define CONFIG_MAX_PCI_BUSES
 553         default 255
 554         export always
 555         comment "Maximum number of PCI buses to search for devices"
 556 end
 557 ###############################################
 558 # SMP options
 559 ###############################################
 560
 561 define CONFIG_SMP
 562         default 0
 563         export always
 564         comment "Define if we support SMP"
 565 end
 566 define CONFIG_MAX_CPUS
 567         default 1
 568         export always
 569         comment "Maximum CPU count for this machine"
 570 end
 571 define CONFIG_MAX_PHYSICAL_CPUS
 572         default 1
 573         export always
 574         comment "Maximum physical CPU count for this machine"
 575 end
 576 define CONFIG_LOGICAL_CPUS
 577         default 0
 578         export always
 579         comment "Should multiple cpus per die be enabled?"
 580 end
 581 define CONFIG_AP_IN_SIPI_WAIT
 582         default 0
 583         export always
 584         comment "Should application processors go to SIPI wait state after initialization? (Required for Intel Core Duo)"
 585 end
 586 define HAVE_MP_TABLE
 587         default none
 588         export used
 589         comment "Define to build an MP table"
 590 end
 591 define SERIAL_CPU_INIT
 592         default 1
 593         export always
 594         comment "Serialize CPU init"
 595 end
 596 define APIC_ID_OFFSET
 597         default 0
 598         export always
 599         comment "We need to share this value between cache_as_ram_auto.c and northbridge.c"
 600 end
 601 define ENABLE_APIC_EXT_ID
 602         default 0
 603         export always
 604         comment "Enable APIC ext id mode 8 bit"
 605 end
 606 define LIFT_BSP_APIC_ID
 607         default 0
 608         export always
 609         comment "decide if we lift bsp apic id while ap apic id"
 610 end
 611 ###############################################
 612 # Boot options
 613 ###############################################
 614
 615 define CONFIG_MULTIBOOT
 616         default 1
 617         export always
 618         comment "Use Multiboot (rather than ELF boot notes) to boot the payload"
 619 end
 620 define CONFIG_IDE_PAYLOAD
 621         default 0
 622         export always
 623         comment "Boot from IDE device"
 624 end
 625 define CONFIG_ROM_PAYLOAD
 626         default 0
 627         export always
 628         comment "Boot image is located in ROM"
 629 end
 630 define CONFIG_ROM_PAYLOAD_START
 631         default {0xffffffff - ROM_SIZE + ROM_SECTION_OFFSET + 1}
 632         format "0x%x"
 633         export always
 634         comment "ROM stream start location"
 635 end
 636 define CONFIG_COMPRESSED_PAYLOAD_NRV2B
 637         default 0
 638         export always
 639         comment "NRV2B compressed boot image is located in ROM"
 640 end
 641 define CONFIG_COMPRESSED_PAYLOAD_LZMA
 642         default 0
 643         export always
 644         comment "LZMA compressed boot image is located in ROM"
 645 end
 646 define CONFIG_PRECOMPRESSED_PAYLOAD
 647         default 0
 648         export always
 649         comment "boot image is already compressed"
 650 end
 651 define CONFIG_SERIAL_PAYLOAD
 652         default 0
 653         export always
 654         comment "Download boot image from serial port"
 655 end
 656 define CONFIG_FS_PAYLOAD
 657         default 0
 658         export always
 659         comment "Boot from a filesystem"
 660 end
 661 define CONFIG_FS_EXT2
 662         default 0
 663         export always
 664         comment "Enable ext2 filesystem support"
 665 end
 666 define CONFIG_FS_ISO9660
 667         default 0
 668         export always
 669         comment "Enable ISO9660 filesystem support"
 670 end
 671 define CONFIG_FS_FAT
 672         default 0
 673         export always
 674         comment "Enable FAT filesystem support"
 675 end
 676 define AUTOBOOT_DELAY
 677         default 2
 678         export always
 679         comment "Delay (in seconds) before autobooting"
 680 end
 681 define AUTOBOOT_CMDLINE
 682         default "hdc1:/vmlinuz root=/dev/hdc3 console=tty0 console=ttyS0,115200"
 683         export always
 684         format "\"%s\""
 685         comment "Default command line when autobooting"
 686 end
 687
 688 define USE_WATCHDOG_ON_BOOT
 689         default 0
 690         export always
 691         comment "Use the watchdog on booting"
 692 end
 693
 694 ###############################################
 695 # Plugin Device support options
 696 ###############################################
 697
 698 define CONFIG_HYPERTRANSPORT_PLUGIN_SUPPORT
 699         default 1
 700         export always
 701         comment "Enable support for plugin Hypertransport busses"
 702 end
 703 define CONFIG_AGP_PLUGIN_SUPPORT
 704         default 1
 705         export always
 706         comment "Enable support for plugin AGP busses"
 707 end
 708 define CONFIG_CARDBUS_PLUGIN_SUPPORT
 709         default 1
 710         export always
 711         comment "Enable support cardbus plugin cards"
 712 end
 713 define CONFIG_PCIX_PLUGIN_SUPPORT
 714         default 1
 715         export always
 716         comment "Enable support for plugin PCI-X busses"
 717 end
 718 define CONFIG_PCIEXP_PLUGIN_SUPPORT
 719         default 1
 720         export always
 721         comment "Enable support for plugin PCI-E busses"
 722 end
 723
 724 ###############################################
 725 # IRQ options
 726 ###############################################
 727
 728 define HAVE_PIRQ_TABLE
 729         default none
 730         export used
 731         comment "Define if we have a PIRQ table"
 732 end
 733 define PIRQ_ROUTE
 734         default 0
 735         export used
 736         comment "Define if we have a PIRQ table and want routing IRQs"
 737 end
 738 define IRQ_SLOT_COUNT
 739         default none
 740         export used
 741         comment "Number of IRQ slots"
 742 end
 743 define CONFIG_PCIBIOS_IRQ
 744         default none
 745         export used
 746         comment "PCIBIOS IRQ support"
 747 end
 748 define CONFIG_IOAPIC
 749         default none
 750         export used
 751         comment "IOAPIC support"
 752 end
 753
 754 ###############################################
 755 # IDE specific options
 756 ###############################################
 757
 758 define CONFIG_IDE
 759         default 0
 760         export always
 761         comment "Define to include IDE support"
 762 end
 763 define IDE_BOOT_DRIVE
 764         default 0
 765         export always
 766         comment "Disk number of boot drive"
 767 end
 768 define IDE_SWAB
 769         default none
 770         export used
 771         comment "Swap bytes when reading from IDE device"
 772 end
 773 define IDE_OFFSET
 774         default 0
 775         export always
 776         comment "Sector at which to start searching for boot image"
 777 end
 778
 779 ###############################################
 780 # Options for memory mapped I/O
 781 ###############################################
 782
 783 define PCI_IO_CFG_EXT
 784         default 0
 785         export always
 786         comment "allow 4K register space via io CFG port"
 787 end
 788
 789 define PCIC0_CFGADDR
 790         default none
 791         format "0x%x"
 792         export used
 793         comment "Address of PCI Configuration Address Register"
 794 end
 795 define PCIC0_CFGDATA
 796         default none
 797         format "0x%x"
 798         export used
 799         comment "Address of PCI Configuration Data Register"
 800 end
 801 define ISA_IO_BASE
 802         default none
 803         format "0x%x"
 804         export used
 805         comment "Base address of PCI/ISA I/O address range"
 806 end
 807 define ISA_MEM_BASE
 808         default none
 809         format "0x%x"
 810         export used
 811         comment "Base address of PCI/ISA memory address range"
 812 end
 813 define PNP_CFGADDR
 814         default none
 815         format "0x%x"
 816         export used
 817         comment "PNP Configuration Address Register offset"
 818 end
 819 define PNP_CFGDATA
 820         default none
 821         format "0x%x"
 822         export used
 823         comment "PNP Configuration Data Register offset"
 824 end
 825 define _IO_BASE
 826         default none
 827         format "0x%x"
 828         export used
 829         comment "Base address of memory mapped I/O operations"
 830 end
 831
 832 ###############################################
 833 # Options for embedded systems
 834 ###############################################
 835
 836 define EMBEDDED_RAM_SIZE
 837         default none
 838         export used
 839         comment "Embedded boards generally have fixed RAM size"
 840 end
 841
 842 ###############################################
 843 # Misc options
 844 ###############################################
 845
 846 define CONFIG_CHIP_NAME
 847         default 0
 848         export always
 849         comment "Compile in the chip name"
 850 end
 851
 852 define CONFIG_GDB_STUB
 853         default 0
 854         export used
 855         comment "Compile in gdb stub support?"
 856 end
 857
 858 define HAVE_INIT_TIMER
 859         default 0
 860         export always
 861         comment "Have a init_timer function"
 862 end
 863 define HAVE_HARD_RESET
 864         default none
 865         export used
 866         comment "Have hard reset"
 867 end
 868 define HAVE_SMI_HANDLER
 869         default 0
 870         export always
 871         comment "Set, if the board needs an SMI handler"
 872 end
 873 define MEMORY_HOLE
 874         default none
 875         export used
 876         comment "Set to deal with memory hole"
 877 end
 878 define MAX_REBOOT_CNT
 879         default 3
 880         export always
 881         comment "Set maximum reboots"
 882 end
 883
 884 ###############################################
 885 # Misc device options
 886 ###############################################
 887
 888 define HAVE_FANCTL
 889         default 0
 890         export used
 891         comment "Include board specific FAN control initialization"
 892 end
 893 define CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
 894         default 0
 895         export used
 896         comment "Use timer2 to callibrate the x86 time stamp counter"
 897 end
 898 define INTEL_PPRO_MTRR
 899         default none
 900         export used
 901         comment ""
 902 end
 903 define CONFIG_UDELAY_TSC
 904         default 0
 905         export used
 906         comment "Implement udelay with the x86 time stamp counter"
 907 end
 908 define CONFIG_UDELAY_IO
 909         default 0
 910         export used
 911         comment "Implement udelay with x86 io registers"
 912 end
 913 define FAKE_SPDROM
 914         default 0
 915         export always
 916         comment "Use this to fake spd rom values"
 917 end
 918
 919 define HAVE_ACPI_TABLES
 920         default 0
 921         export always
 922         comment "Define to build ACPI tables"
 923 end
 924
 925 define ACPI_SSDTX_NUM
 926         default 0
 927         export always
 928         comment "extra ssdt num for PCI Device"
 929 end
 930
 931 define AGP_APERTURE_SIZE
 932         default none
 933         export used
 934         format "0x%x"
 935         comment "AGP graphics virtual memory aperture size"
 936 end
 937
 938 define HT_CHAIN_UNITID_BASE
 939         default 1
 940         export always
 941         comment "this will be first hypertransport device's unitid base, if sb ht chain only has one ht device, it could be 0"
 942 end
 943
 944 define HT_CHAIN_END_UNITID_BASE
 945         default 0x20
 946         export always
 947         comment "this will be unit id of the end of hypertransport chain (usually the real SB) if it is small than HT_CHAIN_UNITID_BASE, it could be 0"
 948 end
 949
 950 define SB_HT_CHAIN_UNITID_OFFSET_ONLY
 951         default 1
 952         export always
 953         comment "this will decided if only offset SB hypertransport chain"
 954 end
 955
 956 define SB_HT_CHAIN_ON_BUS0
 957         default 0
 958         export always
 959         comment "this will make SB hypertransport chain sit on bus 0, if it is 1, will put sb ht chain on bus 0, if it is 2 will put other chain on 0x40, 0x80, 0xc0"
 960 end
 961
 962 define PCI_BUS_SEGN_BITS
 963         default 0
 964         export always
 965         comment "It could be 0, 1, 2, 3 and 4 only"
 966 end
 967
 968 define MMCONF_SUPPORT
 969         default 0
 970         export always
 971         comment "enable mmconfig for pci conf"
 972 end
 973
 974 define MMCONF_SUPPORT_DEFAULT
 975         default 0
 976         export always
 977         comment "enable mmconfig for pci conf"
 978 end
 979
 980 define HW_MEM_HOLE_SIZEK
 981         default 0
 982         export always
 983         comment "Opteron E0 later memory hole size in K, 0 mean disable"
 984 end
 985
 986 define HW_MEM_HOLE_SIZE_AUTO_INC
 987         default 0
 988         export always
 989         comment "Opteron E0 later memory hole size auto increase to avoid hole startk equal to basek"
 990 end
 991
 992 define CONFIG_VAR_MTRR_HOLE
 993         default 1
 994         export always
 995         comment "using hole in MTRR instead of increasing method"
 996 end
 997
 998 define K8_HT_FREQ_1G_SUPPORT
 999         default 0
1000         export always
1001         comment "Optern E0 later could support 1G HT, but still depends MB design"
1002 end
1003
1004 define K8_REV_F_SUPPORT
1005         default 0
1006         export always
1007         comment "Opteron Rev F (DDR2) support"
1008 end
1009
1010 define CBB
1011         default 0
1012         export always
1013         comment "Opteron cpu bus num base"
1014 end
1015
1016 define CDB
1017         default 0x18
1018         export always
1019         comment "Opteron cpu device num base"
1020 end
1021
1022 define HT3_SUPPORT
1023         default 0
1024         export always
1025         comment "Hypertransport 3 support, include ac HT and unganged sublink feature"
1026 end
1027
1028 define EXT_RT_TBL_SUPPORT
1029         default 0
1030         export always
1031         comment "support AMD family 10 extended routing table via F0x158, normally is enabled when node nums is greater than 8"
1032 end
1033
1034 define EXT_CONF_SUPPORT
1035         default 0
1036         export always
1037         comment "support AMD family 10 extended config space for ram, bus, io, mmio via F1x110, normally is enabled when HT3 is enabled and non ht chain nums is greater than 4"
1038 end
1039
1040 define DIMM_SUPPORT
1041         default 0x0108
1042         format "0x%x"
1043         export always
1044         comment "DIMM support: bit 0 - sdram, bit 1: ddr1, bit 2: ddr2, bit 3: ddr3, bit 4: fbdimm, bit 8: reg"
1045 end
1046
1047 define CPU_SOCKET_TYPE
1048         default 0x10
1049         export always
1050         comment "cpu socket type, 0x10 mean Socket F, 0x11 mean socket M2, 0x20, Soxket G, and 0x21 mean socket M3"
1051 end
1052
1053 define CPU_ADDR_BITS
1054         default 36
1055         export always
1056         comment "CPU hardware address lines num, for AMD K8 could be 40, and AMD family 10 could be 48"
1057 end
1058
1059 define CONFIG_VGA_ROM_RUN
1060         default 0
1061         export always
1062         comment "Init x86 ROMs on VGA-class PCI devices"
1063 end
1064
1065 define CONFIG_PCI_ROM_RUN
1066         default 0
1067         export always
1068         comment "Init x86 ROMs on all PCI devices"
1069 end
1070
1071 define CONFIG_PCI_64BIT_PREF_MEM
1072         default 0
1073         export always
1074         comment "allow PCI device get 4G above Region as pref mem"
1075 end
1076
1077 define CONFIG_AMDMCT
1078         default 0
1079         export always
1080         comment "use AMD MCT to init RAM instead of native code"
1081 end
1082
1083 define AMD_UCODE_PATCH_FILE
1084         default none
1085         export used
1086         format "\"%s\""
1087         comment "name of the microcode patch file"
1088 end
1089
1090 define K8_MEM_BANK_B_ONLY
1091         default 0
1092         export always
1093         comment "use AMD K8's memory bank B only to make a 64bit memory system and memory bank A is free, such as Filbert."
1094 end
1095
1096 define CONFIG_VIDEO_MB
1097         default none
1098         export used
1099         comment "Integrated graphics with UMA has dynamic setup"
1100 end
1101
1102 define CONFIG_GFXUMA
1103         default none
1104         export used
1105         comment "GFX UMA"
1106 end
1107
1108 define HAVE_MAINBOARD_RESOURCES
1109         default 0
1110         export always
1111         comment "Enable if the mainboard/chipset requires extra entries in the memory map"
1112 end
1113
1114 define CONFIG_SPLASH_GRAPHIC
1115         default 0
1116         export used
1117         comment "Paint a splash screen"
1118 end
1119
1120 define CONFIG_GX1_VIDEO
1121         default 0
1122         export used
1123         comment "Build in GX1's graphic support"
1124 end
1125
1126 define CONFIG_GX1_VIDEOMODE
1127         default none
1128         export used
1129         comment "Define video mode after reset"
1130 # could be
1131 # 0 for 640x480
1132 # 1 for 800x600
1133 # 2 for 1024x768
1134 # 3 for 1280x960
1135 # 4 for 1280x1024
1136 end
1137
1138 define CONFIG_PCIE_CONFIGSPACE_HOLE
1139         default 0
1140         export always
1141         comment "Leave a hole for PCIe config space in the device allocator"
1142 end
1143
1144 ###############################################
1145 # Board specific options
1146 ###############################################
1147
1148 ###############################################
1149 # Options for motorola/sandpoint
1150 ###############################################
1151 define CONFIG_SANDPOINT_ALTIMUS
1152         default 0
1153         export never
1154         comment "Configure Sandpoint with Altimus PMC"
1155 end
1156 define CONFIG_SANDPOINT_TALUS
1157         default 0
1158         export never
1159         comment "Configure Sandpoint with Talus PMC"
1160 end
1161 define CONFIG_SANDPOINT_UNITY
1162         default 0
1163         export never
1164         comment "Configure Sandpoint with Unity PMC"
1165 end
1166 define CONFIG_SANDPOINT_VALIS
1167         default 0
1168         export never
1169         comment "Configure Sandpoint with Valis PMC"
1170 end
1171 define CONFIG_SANDPOINT_GYRUS
1172         default 0
1173         export never
1174         comment "Configure Sandpoint with Gyrus PMC"
1175 end
1176
1177 ###############################################
1178 # Options for totalimpact/briq
1179 ###############################################
1180 define CONFIG_BRIQ_750FX
1181         default 0
1182         export never
1183         comment "Configure briQ with PowerPC 750FX"
1184 end
1185 define CONFIG_BRIQ_7400
1186         default 0
1187         export never
1188         comment "Configure briQ with PowerPC G4"
1189 end