mono/mini/mini-x86.c

   1 /*
   2  * mini-x86.c: x86 backend for the Mono code generator
   3  *
   4  * Authors:
   5  *   Paolo Molaro (lupus@ximian.com)
   6  *   Dietmar Maurer (dietmar@ximian.com)
   7  *   Patrik Torstensson
   8  *
   9  * Copyright 2003 Ximian, Inc.
  10  * Copyright 2003-2011 Novell Inc.
  11  * Copyright 2011 Xamarin Inc.
  12  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  13  */
  14 #include "mini.h"
  15 #include <string.h>
  16 #include <math.h>
  17 #ifdef HAVE_UNISTD_H
  18 #include <unistd.h>
  19 #endif
  20
  21 #include <mono/metadata/abi-details.h>
  22 #include <mono/metadata/appdomain.h>
  23 #include <mono/metadata/debug-helpers.h>
  24 #include <mono/metadata/threads.h>
  25 #include <mono/metadata/profiler-private.h>
  26 #include <mono/metadata/mono-debug.h>
  27 #include <mono/metadata/gc-internals.h>
  28 #include <mono/utils/mono-math.h>
  29 #include <mono/utils/mono-counters.h>
  30 #include <mono/utils/mono-mmap.h>
  31 #include <mono/utils/mono-memory-model.h>
  32 #include <mono/utils/mono-hwcap.h>
  33 #include <mono/utils/mono-threads.h>
  34
  35 #include "trace.h"
  36 #include "mini-x86.h"
  37 #include "cpu-x86.h"
  38 #include "ir-emit.h"
  39 #include "mini-gc.h"
  40
  41 #ifndef TARGET_WIN32
  42 #ifdef MONO_XEN_OPT
  43 static gboolean optimize_for_xen = TRUE;
  44 #else
  45 #define optimize_for_xen 0
  46 #endif
  47 #endif
  48
  49 /* The single step trampoline */
  50 static gpointer ss_trampoline;
  51
  52 /* The breakpoint trampoline */
  53 static gpointer bp_trampoline;
  54
  55 /* This mutex protects architecture specific caches */
  56 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  57 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  58 static mono_mutex_t mini_arch_mutex;
  59
  60 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  61
  62 #define ARGS_OFFSET 8
  63
  64 #ifdef TARGET_WIN32
  65 /* Under windows, the default pinvoke calling convention is stdcall */
  66 #define CALLCONV_IS_STDCALL(sig) ((sig)->pinvoke && ((sig)->call_convention == MONO_CALL_STDCALL || (sig)->call_convention == MONO_CALL_DEFAULT || (sig)->call_convention == MONO_CALL_THISCALL))
  67 #else
  68 #define CALLCONV_IS_STDCALL(sig) ((sig)->pinvoke && ((sig)->call_convention == MONO_CALL_STDCALL || (sig)->call_convention == MONO_CALL_THISCALL))
  69 #endif
  70
  71 #define X86_IS_CALLEE_SAVED_REG(reg) (((reg) == X86_EBX) || ((reg) == X86_EDI) || ((reg) == X86_ESI))
  72
  73 #define OP_SEQ_POINT_BP_OFFSET 7
  74
  75 static guint8*
  76 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target);
  77
  78 const char*
  79 mono_arch_regname (int reg)
  80 {
  81         switch (reg) {
  82         case X86_EAX: return "%eax";
  83         case X86_EBX: return "%ebx";
  84         case X86_ECX: return "%ecx";
  85         case X86_EDX: return "%edx";
  86         case X86_ESP: return "%esp";
  87         case X86_EBP: return "%ebp";
  88         case X86_EDI: return "%edi";
  89         case X86_ESI: return "%esi";
  90         }
  91         return "unknown";
  92 }
  93
  94 const char*
  95 mono_arch_fregname (int reg)
  96 {
  97         switch (reg) {
  98         case 0:
  99                 return "%fr0";
 100         case 1:
 101                 return "%fr1";
 102         case 2:
 103                 return "%fr2";
 104         case 3:
 105                 return "%fr3";
 106         case 4:
 107                 return "%fr4";
 108         case 5:
 109                 return "%fr5";
 110         case 6:
 111                 return "%fr6";
 112         case 7:
 113                 return "%fr7";
 114         default:
 115                 return "unknown";
 116         }
 117 }
 118
 119 const char *
 120 mono_arch_xregname (int reg)
 121 {
 122         switch (reg) {
 123         case 0:
 124                 return "%xmm0";
 125         case 1:
 126                 return "%xmm1";
 127         case 2:
 128                 return "%xmm2";
 129         case 3:
 130                 return "%xmm3";
 131         case 4:
 132                 return "%xmm4";
 133         case 5:
 134                 return "%xmm5";
 135         case 6:
 136                 return "%xmm6";
 137         case 7:
 138                 return "%xmm7";
 139         default:
 140                 return "unknown";
 141         }
 142 }
 143
 144 void
 145 mono_x86_patch (unsigned char* code, gpointer target)
 146 {
 147         x86_patch (code, (unsigned char*)target);
 148 }
 149
 150 #define FLOAT_PARAM_REGS 0
 151
 152 static const guint32 thiscall_param_regs [] = { X86_ECX, X86_NREG };
 153
 154 static const guint32 *callconv_param_regs(MonoMethodSignature *sig)
 155 {
 156         if (!sig->pinvoke)
 157                 return NULL;
 158
 159         switch (sig->call_convention) {
 160         case MONO_CALL_THISCALL:
 161                  return thiscall_param_regs;
 162         default:
 163                  return NULL;
 164         }
 165 }
 166
 167 #if defined(TARGET_WIN32) || defined(__APPLE__) || defined(__FreeBSD__)
 168 #define SMALL_STRUCTS_IN_REGS
 169 static X86_Reg_No return_regs [] = { X86_EAX, X86_EDX };
 170 #endif
 171
 172 static void inline
 173 add_general (guint32 *gr, const guint32 *param_regs, guint32 *stack_size, ArgInfo *ainfo)
 174 {
 175     ainfo->offset = *stack_size;
 176
 177     if (!param_regs || param_regs [*gr] == X86_NREG) {
 178                 ainfo->storage = ArgOnStack;
 179                 ainfo->nslots = 1;
 180                 (*stack_size) += sizeof (gpointer);
 181     }
 182     else {
 183                 ainfo->storage = ArgInIReg;
 184                 ainfo->reg = param_regs [*gr];
 185                 (*gr) ++;
 186     }
 187 }
 188
 189 static void inline
 190 add_general_pair (guint32 *gr, const guint32 *param_regs , guint32 *stack_size, ArgInfo *ainfo)
 191 {
 192         ainfo->offset = *stack_size;
 193
 194         g_assert(!param_regs || param_regs[*gr] == X86_NREG);
 195
 196         ainfo->storage = ArgOnStack;
 197         (*stack_size) += sizeof (gpointer) * 2;
 198         ainfo->nslots = 2;
 199 }
 200
 201 static void inline
 202 add_float (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo, gboolean is_double)
 203 {
 204     ainfo->offset = *stack_size;
 205
 206     if (*gr >= FLOAT_PARAM_REGS) {
 207                 ainfo->storage = ArgOnStack;
 208                 (*stack_size) += is_double ? 8 : 4;
 209                 ainfo->nslots = is_double ? 2 : 1;
 210     }
 211     else {
 212                 /* A double register */
 213                 if (is_double)
 214                         ainfo->storage = ArgInDoubleSSEReg;
 215                 else
 216                         ainfo->storage = ArgInFloatSSEReg;
 217                 ainfo->reg = *gr;
 218                 (*gr) += 1;
 219     }
 220 }
 221
 222
 223 static void
 224 add_valuetype (MonoMethodSignature *sig, ArgInfo *ainfo, MonoType *type,
 225                gboolean is_return,
 226                guint32 *gr, const guint32 *param_regs, guint32 *fr, guint32 *stack_size)
 227 {
 228         guint32 size;
 229         MonoClass *klass;
 230
 231         klass = mono_class_from_mono_type (type);
 232         size = mini_type_stack_size_full (&klass->byval_arg, NULL, sig->pinvoke);
 233
 234 #if defined(TARGET_WIN32)
 235         /*
 236         * Standard C and C++ doesn't allow empty structs, empty structs will always have a size of 1 byte.
 237         * GCC have an extension to allow empty structs, https://gcc.gnu.org/onlinedocs/gcc/Empty-Structures.html.
 238         * This cause a little dilemma since runtime build using none GCC compiler will not be compatible with
 239         * GCC build C libraries and the other way around. On platforms where empty structs has size of 1 byte
 240         * it must be represented in call and cannot be dropped.
 241         */
 242         if (size == 0 && MONO_TYPE_ISSTRUCT (type) && sig->pinvoke) {
 243                 /* Empty structs (1 byte size) needs to be represented in a stack slot */
 244                 ainfo->pass_empty_struct = TRUE;
 245                 size = 1;
 246         }
 247 #endif
 248
 249 #ifdef SMALL_STRUCTS_IN_REGS
 250         if (sig->pinvoke && is_return) {
 251                 MonoMarshalType *info;
 252
 253                 info = mono_marshal_load_type_info (klass);
 254                 g_assert (info);
 255
 256                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 257
 258                 /* Ignore empty struct return value, if used. */
 259                 if (info->num_fields == 0 && ainfo->pass_empty_struct) {
 260                         ainfo->storage = ArgValuetypeInReg;
 261                         return;
 262                 }
 263
 264                 /*
 265                 * Windows x86 ABI for returning structs of size 4 or 8 bytes (regardless of type) dictates that
 266                 * values are passed in EDX:EAX register pairs, https://msdn.microsoft.com/en-us/library/984x0h58.aspx.
 267                 * This is different compared to for example float or double return types (not in struct) that will be returned
 268                 * in ST(0), https://msdn.microsoft.com/en-us/library/ha59cbfz.aspx.
 269                 *
 270                 * Apples OSX x86 ABI for returning structs of size 4 or 8 bytes uses a slightly different approach.
 271                 * If a struct includes only one scalar value, it will be handled with the same rules as scalar values.
 272                 * This means that structs with one float or double will be returned in ST(0). For more details,
 273                 * https://developer.apple.com/library/mac/documentation/DeveloperTools/Conceptual/LowLevelABI/130-IA-32_Function_Calling_Conventions/IA32.html.
 274                 */
 275 #if !defined(TARGET_WIN32)
 276
 277                 /* Special case structs with only a float member */
 278                 if (info->num_fields == 1) {
 279                         int ftype = mini_get_underlying_type (info->fields [0].field->type)->type;
 280                         if ((info->native_size == 8) && (ftype == MONO_TYPE_R8)) {
 281                                 ainfo->storage = ArgValuetypeInReg;
 282                                 ainfo->pair_storage [0] = ArgOnDoubleFpStack;
 283                                 return;
 284                         }
 285                         if ((info->native_size == 4) && (ftype == MONO_TYPE_R4)) {
 286                                 ainfo->storage = ArgValuetypeInReg;
 287                                 ainfo->pair_storage [0] = ArgOnFloatFpStack;
 288                                 return;
 289                         }
 290                 }
 291 #endif
 292
 293                 if ((info->native_size == 1) || (info->native_size == 2) || (info->native_size == 4) || (info->native_size == 8)) {
 294                         ainfo->storage = ArgValuetypeInReg;
 295                         ainfo->pair_storage [0] = ArgInIReg;
 296                         ainfo->pair_regs [0] = return_regs [0];
 297                         if (info->native_size > 4) {
 298                                 ainfo->pair_storage [1] = ArgInIReg;
 299                                 ainfo->pair_regs [1] = return_regs [1];
 300                         }
 301                         return;
 302                 }
 303         }
 304 #endif
 305
 306         if (param_regs && param_regs [*gr] != X86_NREG && !is_return) {
 307                 g_assert (size <= 4);
 308                 ainfo->storage = ArgValuetypeInReg;
 309                 ainfo->reg = param_regs [*gr];
 310                 (*gr)++;
 311                 return;
 312         }
 313
 314         ainfo->offset = *stack_size;
 315         ainfo->storage = ArgOnStack;
 316         *stack_size += ALIGN_TO (size, sizeof (gpointer));
 317         ainfo->nslots = ALIGN_TO (size, sizeof (gpointer)) / sizeof (gpointer);
 318 }
 319
 320 /*
 321  * get_call_info:
 322  *
 323  *  Obtain information about a call according to the calling convention.
 324  * For x86 ELF, see the "System V Application Binary Interface Intel386
 325  * Architecture Processor Supplment, Fourth Edition" document for more
 326  * information.
 327  * For x86 win32, see https://msdn.microsoft.com/en-us/library/984x0h58.aspx.
 328  */
 329 static CallInfo*
 330 get_call_info_internal (CallInfo *cinfo, MonoMethodSignature *sig)
 331 {
 332         guint32 i, gr, fr, pstart;
 333         const guint32 *param_regs;
 334         MonoType *ret_type;
 335         int n = sig->hasthis + sig->param_count;
 336         guint32 stack_size = 0;
 337         gboolean is_pinvoke = sig->pinvoke;
 338
 339         gr = 0;
 340         fr = 0;
 341         cinfo->nargs = n;
 342
 343         param_regs = callconv_param_regs(sig);
 344
 345         /* return value */
 346         {
 347                 ret_type = mini_get_underlying_type (sig->ret);
 348                 switch (ret_type->type) {
 349                 case MONO_TYPE_I1:
 350                 case MONO_TYPE_U1:
 351                 case MONO_TYPE_I2:
 352                 case MONO_TYPE_U2:
 353                 case MONO_TYPE_I4:
 354                 case MONO_TYPE_U4:
 355                 case MONO_TYPE_I:
 356                 case MONO_TYPE_U:
 357                 case MONO_TYPE_PTR:
 358                 case MONO_TYPE_FNPTR:
 359                 case MONO_TYPE_CLASS:
 360                 case MONO_TYPE_OBJECT:
 361                 case MONO_TYPE_SZARRAY:
 362                 case MONO_TYPE_ARRAY:
 363                 case MONO_TYPE_STRING:
 364                         cinfo->ret.storage = ArgInIReg;
 365                         cinfo->ret.reg = X86_EAX;
 366                         break;
 367                 case MONO_TYPE_U8:
 368                 case MONO_TYPE_I8:
 369                         cinfo->ret.storage = ArgInIReg;
 370                         cinfo->ret.reg = X86_EAX;
 371                         cinfo->ret.is_pair = TRUE;
 372                         break;
 373                 case MONO_TYPE_R4:
 374                         cinfo->ret.storage = ArgOnFloatFpStack;
 375                         break;
 376                 case MONO_TYPE_R8:
 377                         cinfo->ret.storage = ArgOnDoubleFpStack;
 378                         break;
 379                 case MONO_TYPE_GENERICINST:
 380                         if (!mono_type_generic_inst_is_valuetype (ret_type)) {
 381                                 cinfo->ret.storage = ArgInIReg;
 382                                 cinfo->ret.reg = X86_EAX;
 383                                 break;
 384                         }
 385                         if (mini_is_gsharedvt_type (ret_type)) {
 386                                 cinfo->ret.storage = ArgOnStack;
 387                                 cinfo->vtype_retaddr = TRUE;
 388                                 break;
 389                         }
 390                         /* Fall through */
 391                 case MONO_TYPE_VALUETYPE:
 392                 case MONO_TYPE_TYPEDBYREF: {
 393                         guint32 tmp_gr = 0, tmp_fr = 0, tmp_stacksize = 0;
 394
 395                         add_valuetype (sig, &cinfo->ret, ret_type, TRUE, &tmp_gr, NULL, &tmp_fr, &tmp_stacksize);
 396                         if (cinfo->ret.storage == ArgOnStack) {
 397                                 cinfo->vtype_retaddr = TRUE;
 398                                 /* The caller passes the address where the value is stored */
 399                         }
 400                         break;
 401                 }
 402                 case MONO_TYPE_VAR:
 403                 case MONO_TYPE_MVAR:
 404                         g_assert (mini_is_gsharedvt_type (ret_type));
 405                         cinfo->ret.storage = ArgOnStack;
 406                         cinfo->vtype_retaddr = TRUE;
 407                         break;
 408                 case MONO_TYPE_VOID:
 409                         cinfo->ret.storage = ArgNone;
 410                         break;
 411                 default:
 412                         g_error ("Can't handle as return value 0x%x", ret_type->type);
 413                 }
 414         }
 415
 416         pstart = 0;
 417         /*
 418          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
 419          * the first argument, allowing 'this' to be always passed in the first arg reg.
 420          * Also do this if the first argument is a reference type, since virtual calls
 421          * are sometimes made using calli without sig->hasthis set, like in the delegate
 422          * invoke wrappers.
 423          */
 424         if (cinfo->vtype_retaddr && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
 425                 if (sig->hasthis) {
 426                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 427                 } else {
 428                         add_general (&gr, param_regs, &stack_size, &cinfo->args [sig->hasthis + 0]);
 429                         pstart = 1;
 430                 }
 431                 cinfo->vret_arg_offset = stack_size;
 432                 add_general (&gr, NULL, &stack_size, &cinfo->ret);
 433                 cinfo->vret_arg_index = 1;
 434         } else {
 435                 /* this */
 436                 if (sig->hasthis)
 437                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 438
 439                 if (cinfo->vtype_retaddr)
 440                         add_general (&gr, NULL, &stack_size, &cinfo->ret);
 441         }
 442
 443         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == 0)) {
 444                 fr = FLOAT_PARAM_REGS;
 445
 446                 /* Emit the signature cookie just before the implicit arguments */
 447                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 448         }
 449
 450         for (i = pstart; i < sig->param_count; ++i) {
 451                 ArgInfo *ainfo = &cinfo->args [sig->hasthis + i];
 452                 MonoType *ptype;
 453
 454                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
 455                         /* We allways pass the sig cookie on the stack for simplicity */
 456                         /*
 457                          * Prevent implicit arguments + the sig cookie from being passed
 458                          * in registers.
 459                          */
 460                         fr = FLOAT_PARAM_REGS;
 461
 462                         /* Emit the signature cookie just before the implicit arguments */
 463                         add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 464                 }
 465
 466                 if (sig->params [i]->byref) {
 467                         add_general (&gr, param_regs, &stack_size, ainfo);
 468                         continue;
 469                 }
 470                 ptype = mini_get_underlying_type (sig->params [i]);
 471                 switch (ptype->type) {
 472                 case MONO_TYPE_I1:
 473                 case MONO_TYPE_U1:
 474                         add_general (&gr, param_regs, &stack_size, ainfo);
 475                         break;
 476                 case MONO_TYPE_I2:
 477                 case MONO_TYPE_U2:
 478                         add_general (&gr, param_regs, &stack_size, ainfo);
 479                         break;
 480                 case MONO_TYPE_I4:
 481                 case MONO_TYPE_U4:
 482                         add_general (&gr, param_regs, &stack_size, ainfo);
 483                         break;
 484                 case MONO_TYPE_I:
 485                 case MONO_TYPE_U:
 486                 case MONO_TYPE_PTR:
 487                 case MONO_TYPE_FNPTR:
 488                 case MONO_TYPE_CLASS:
 489                 case MONO_TYPE_OBJECT:
 490                 case MONO_TYPE_STRING:
 491                 case MONO_TYPE_SZARRAY:
 492                 case MONO_TYPE_ARRAY:
 493                         add_general (&gr, param_regs, &stack_size, ainfo);
 494                         break;
 495                 case MONO_TYPE_GENERICINST:
 496                         if (!mono_type_generic_inst_is_valuetype (ptype)) {
 497                                 add_general (&gr, param_regs, &stack_size, ainfo);
 498                                 break;
 499                         }
 500                         if (mini_is_gsharedvt_type (ptype)) {
 501                                 /* gsharedvt arguments are passed by ref */
 502                                 add_general (&gr, param_regs, &stack_size, ainfo);
 503                                 g_assert (ainfo->storage == ArgOnStack);
 504                                 ainfo->storage = ArgGSharedVt;
 505                                 break;
 506                         }
 507                         /* Fall through */
 508                 case MONO_TYPE_VALUETYPE:
 509                 case MONO_TYPE_TYPEDBYREF:
 510                         add_valuetype (sig, ainfo, ptype, FALSE, &gr, param_regs, &fr, &stack_size);
 511                         break;
 512                 case MONO_TYPE_U8:
 513                 case MONO_TYPE_I8:
 514                         add_general_pair (&gr, param_regs, &stack_size, ainfo);
 515                         break;
 516                 case MONO_TYPE_R4:
 517                         add_float (&fr, &stack_size, ainfo, FALSE);
 518                         break;
 519                 case MONO_TYPE_R8:
 520                         add_float (&fr, &stack_size, ainfo, TRUE);
 521                         break;
 522                 case MONO_TYPE_VAR:
 523                 case MONO_TYPE_MVAR:
 524                         /* gsharedvt arguments are passed by ref */
 525                         g_assert (mini_is_gsharedvt_type (ptype));
 526                         add_general (&gr, param_regs, &stack_size, ainfo);
 527                         g_assert (ainfo->storage == ArgOnStack);
 528                         ainfo->storage = ArgGSharedVt;
 529                         break;
 530                 default:
 531                         g_error ("unexpected type 0x%x", ptype->type);
 532                         g_assert_not_reached ();
 533                 }
 534         }
 535
 536         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n > 0) && (sig->sentinelpos == sig->param_count)) {
 537                 fr = FLOAT_PARAM_REGS;
 538
 539                 /* Emit the signature cookie just before the implicit arguments */
 540                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 541         }
 542
 543         if (cinfo->vtype_retaddr) {
 544                 /* if the function returns a struct on stack, the called method already does a ret $0x4 */
 545                 cinfo->callee_stack_pop = 4;
 546         } else if (CALLCONV_IS_STDCALL (sig)) {
 547                 /* Have to compensate for the stack space popped by the native callee */
 548                 cinfo->callee_stack_pop = stack_size;
 549         }
 550
 551         if (mono_do_x86_stack_align && (stack_size % MONO_ARCH_FRAME_ALIGNMENT) != 0) {
 552                 cinfo->need_stack_align = TRUE;
 553                 cinfo->stack_align_amount = MONO_ARCH_FRAME_ALIGNMENT - (stack_size % MONO_ARCH_FRAME_ALIGNMENT);
 554                 stack_size += cinfo->stack_align_amount;
 555         }
 556
 557         cinfo->stack_usage = stack_size;
 558         cinfo->reg_usage = gr;
 559         cinfo->freg_usage = fr;
 560         return cinfo;
 561 }
 562
 563 static CallInfo*
 564 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
 565 {
 566         int n = sig->hasthis + sig->param_count;
 567         CallInfo *cinfo;
 568
 569         if (mp)
 570                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 571         else
 572                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 573
 574         return get_call_info_internal (cinfo, sig);
 575 }
 576
 577 /*
 578  * mono_arch_get_argument_info:
 579  * @csig:  a method signature
 580  * @param_count: the number of parameters to consider
 581  * @arg_info: an array to store the result infos
 582  *
 583  * Gathers information on parameters such as size, alignment and
 584  * padding. arg_info should be large enought to hold param_count + 1 entries.
 585  *
 586  * Returns the size of the argument area on the stack.
 587  * This should be signal safe, since it is called from
 588  * mono_arch_unwind_frame ().
 589  * FIXME: The metadata calls might not be signal safe.
 590  */
 591 int
 592 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
 593 {
 594         int len, k, args_size = 0;
 595         int size, pad;
 596         guint32 align;
 597         int offset = 8;
 598         CallInfo *cinfo;
 599
 600         /* Avoid g_malloc as it is not signal safe */
 601         len = sizeof (CallInfo) + (sizeof (ArgInfo) * (csig->param_count + 1));
 602         cinfo = (CallInfo*)g_newa (guint8*, len);
 603         memset (cinfo, 0, len);
 604
 605         cinfo = get_call_info_internal (cinfo, csig);
 606
 607         arg_info [0].offset = offset;
 608
 609         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
 610                 args_size += sizeof (gpointer);
 611                 offset += 4;
 612         }
 613
 614         if (csig->hasthis) {
 615                 args_size += sizeof (gpointer);
 616                 offset += 4;
 617         }
 618
 619         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && csig->hasthis) {
 620                 /* Emitted after this */
 621                 args_size += sizeof (gpointer);
 622                 offset += 4;
 623         }
 624
 625         arg_info [0].size = args_size;
 626
 627         for (k = 0; k < param_count; k++) {
 628                 size = mini_type_stack_size_full (csig->params [k], &align, csig->pinvoke);
 629
 630                 /* ignore alignment for now */
 631                 align = 1;
 632
 633                 args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 634                 arg_info [k].pad = pad;
 635                 args_size += size;
 636                 arg_info [k + 1].pad = 0;
 637                 arg_info [k + 1].size = size;
 638                 offset += pad;
 639                 arg_info [k + 1].offset = offset;
 640                 offset += size;
 641
 642                 if (k == 0 && cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && !csig->hasthis) {
 643                         /* Emitted after the first arg */
 644                         args_size += sizeof (gpointer);
 645                         offset += 4;
 646                 }
 647         }
 648
 649         if (mono_do_x86_stack_align && !CALLCONV_IS_STDCALL (csig))
 650                 align = MONO_ARCH_FRAME_ALIGNMENT;
 651         else
 652                 align = 4;
 653         args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 654         arg_info [k].pad = pad;
 655
 656         return args_size;
 657 }
 658
 659 gboolean
 660 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
 661 {
 662         MonoType *callee_ret;
 663         CallInfo *c1, *c2;
 664         gboolean res;
 665
 666         if (cfg->compile_aot && !cfg->full_aot)
 667                 /* OP_TAILCALL doesn't work with AOT */
 668                 return FALSE;
 669
 670         c1 = get_call_info (NULL, caller_sig);
 671         c2 = get_call_info (NULL, callee_sig);
 672         /*
 673          * Tail calls with more callee stack usage than the caller cannot be supported, since
 674          * the extra stack space would be left on the stack after the tail call.
 675          */
 676         res = c1->stack_usage >= c2->stack_usage;
 677         callee_ret = mini_get_underlying_type (callee_sig->ret);
 678         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != ArgValuetypeInReg)
 679                 /* An address on the callee's stack is passed as the first argument */
 680                 res = FALSE;
 681
 682         g_free (c1);
 683         g_free (c2);
 684
 685         return res;
 686 }
 687
 688 /*
 689  * Initialize the cpu to execute managed code.
 690  */
 691 void
 692 mono_arch_cpu_init (void)
 693 {
 694         /* spec compliance requires running with double precision */
 695 #ifndef _MSC_VER
 696         guint16 fpcw;
 697
 698         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 699         fpcw &= ~X86_FPCW_PRECC_MASK;
 700         fpcw |= X86_FPCW_PREC_DOUBLE;
 701         __asm__  __volatile__ ("fldcw %0\n": : "m" (fpcw));
 702         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 703 #else
 704         _control87 (_PC_53, MCW_PC);
 705 #endif
 706 }
 707
 708 /*
 709  * Initialize architecture specific code.
 710  */
 711 void
 712 mono_arch_init (void)
 713 {
 714         mono_os_mutex_init_recursive (&mini_arch_mutex);
 715
 716         if (!mono_aot_only)
 717                 bp_trampoline = mini_get_breakpoint_trampoline ();
 718
 719         mono_aot_register_jit_icall ("mono_x86_throw_exception", mono_x86_throw_exception);
 720         mono_aot_register_jit_icall ("mono_x86_throw_corlib_exception", mono_x86_throw_corlib_exception);
 721 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
 722         mono_aot_register_jit_icall ("mono_x86_start_gsharedvt_call", mono_x86_start_gsharedvt_call);
 723 #endif
 724 }
 725
 726 /*
 727  * Cleanup architecture specific code.
 728  */
 729 void
 730 mono_arch_cleanup (void)
 731 {
 732         mono_os_mutex_destroy (&mini_arch_mutex);
 733 }
 734
 735 /*
 736  * This function returns the optimizations supported on this cpu.
 737  */
 738 guint32
 739 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 740 {
 741         guint32 opts = 0;
 742
 743         *exclude_mask = 0;
 744
 745         if (mono_hwcap_x86_has_cmov) {
 746                 opts |= MONO_OPT_CMOV;
 747
 748                 if (mono_hwcap_x86_has_fcmov)
 749                         opts |= MONO_OPT_FCMOV;
 750                 else
 751                         *exclude_mask |= MONO_OPT_FCMOV;
 752         } else {
 753                 *exclude_mask |= MONO_OPT_CMOV;
 754         }
 755
 756         if (mono_hwcap_x86_has_sse2)
 757                 opts |= MONO_OPT_SSE2;
 758         else
 759                 *exclude_mask |= MONO_OPT_SSE2;
 760
 761 #ifdef MONO_ARCH_SIMD_INTRINSICS
 762                 /*SIMD intrinsics require at least SSE2.*/
 763                 if (!mono_hwcap_x86_has_sse2)
 764                         *exclude_mask |= MONO_OPT_SIMD;
 765 #endif
 766
 767         return opts;
 768 }
 769
 770 /*
 771  * This function test for all SSE functions supported.
 772  *
 773  * Returns a bitmask corresponding to all supported versions.
 774  *
 775  */
 776 guint32
 777 mono_arch_cpu_enumerate_simd_versions (void)
 778 {
 779         guint32 sse_opts = 0;
 780
 781         if (mono_hwcap_x86_has_sse1)
 782                 sse_opts |= SIMD_VERSION_SSE1;
 783
 784         if (mono_hwcap_x86_has_sse2)
 785                 sse_opts |= SIMD_VERSION_SSE2;
 786
 787         if (mono_hwcap_x86_has_sse3)
 788                 sse_opts |= SIMD_VERSION_SSE3;
 789
 790         if (mono_hwcap_x86_has_ssse3)
 791                 sse_opts |= SIMD_VERSION_SSSE3;
 792
 793         if (mono_hwcap_x86_has_sse41)
 794                 sse_opts |= SIMD_VERSION_SSE41;
 795
 796         if (mono_hwcap_x86_has_sse42)
 797                 sse_opts |= SIMD_VERSION_SSE42;
 798
 799         if (mono_hwcap_x86_has_sse4a)
 800                 sse_opts |= SIMD_VERSION_SSE4a;
 801
 802         return sse_opts;
 803 }
 804
 805 /*
 806  * Determine whenever the trap whose info is in SIGINFO is caused by
 807  * integer overflow.
 808  */
 809 gboolean
 810 mono_arch_is_int_overflow (void *sigctx, void *info)
 811 {
 812         MonoContext ctx;
 813         guint8* ip;
 814
 815         mono_sigctx_to_monoctx (sigctx, &ctx);
 816
 817         ip = (guint8*)ctx.eip;
 818
 819         if ((ip [0] == 0xf7) && (x86_modrm_mod (ip [1]) == 0x3) && (x86_modrm_reg (ip [1]) == 0x7)) {
 820                 gint32 reg;
 821
 822                 /* idiv REG */
 823                 switch (x86_modrm_rm (ip [1])) {
 824                 case X86_EAX:
 825                         reg = ctx.eax;
 826                         break;
 827                 case X86_ECX:
 828                         reg = ctx.ecx;
 829                         break;
 830                 case X86_EDX:
 831                         reg = ctx.edx;
 832                         break;
 833                 case X86_EBX:
 834                         reg = ctx.ebx;
 835                         break;
 836                 case X86_ESI:
 837                         reg = ctx.esi;
 838                         break;
 839                 case X86_EDI:
 840                         reg = ctx.edi;
 841                         break;
 842                 default:
 843                         g_assert_not_reached ();
 844                         reg = -1;
 845                 }
 846
 847                 if (reg == -1)
 848                         return TRUE;
 849         }
 850
 851         return FALSE;
 852 }
 853
 854 GList *
 855 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
 856 {
 857         GList *vars = NULL;
 858         int i;
 859
 860         for (i = 0; i < cfg->num_varinfo; i++) {
 861                 MonoInst *ins = cfg->varinfo [i];
 862                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
 863
 864                 /* unused vars */
 865                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
 866                         continue;
 867
 868                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
 869                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
 870                         continue;
 871
 872                 /* we dont allocate I1 to registers because there is no simply way to sign extend
 873                  * 8bit quantities in caller saved registers on x86 */
 874                 if (mono_is_regsize_var (ins->inst_vtype) && (ins->inst_vtype->type != MONO_TYPE_I1)) {
 875                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
 876                         g_assert (i == vmv->idx);
 877                         vars = g_list_prepend (vars, vmv);
 878                 }
 879         }
 880
 881         vars = mono_varlist_sort (cfg, vars, 0);
 882
 883         return vars;
 884 }
 885
 886 GList *
 887 mono_arch_get_global_int_regs (MonoCompile *cfg)
 888 {
 889         GList *regs = NULL;
 890
 891         /* we can use 3 registers for global allocation */
 892         regs = g_list_prepend (regs, (gpointer)X86_EBX);
 893         regs = g_list_prepend (regs, (gpointer)X86_ESI);
 894         regs = g_list_prepend (regs, (gpointer)X86_EDI);
 895
 896         return regs;
 897 }
 898
 899 /*
 900  * mono_arch_regalloc_cost:
 901  *
 902  *  Return the cost, in number of memory references, of the action of
 903  * allocating the variable VMV into a register during global register
 904  * allocation.
 905  */
 906 guint32
 907 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
 908 {
 909         MonoInst *ins = cfg->varinfo [vmv->idx];
 910
 911         if (cfg->method->save_lmf)
 912                 /* The register is already saved */
 913                 return (ins->opcode == OP_ARG) ? 1 : 0;
 914         else
 915                 /* push+pop+possible load if it is an argument */
 916                 return (ins->opcode == OP_ARG) ? 3 : 2;
 917 }
 918
 919 static void
 920 set_needs_stack_frame (MonoCompile *cfg, gboolean flag)
 921 {
 922         static int inited = FALSE;
 923         static int count = 0;
 924
 925         if (cfg->arch.need_stack_frame_inited) {
 926                 g_assert (cfg->arch.need_stack_frame == flag);
 927                 return;
 928         }
 929
 930         cfg->arch.need_stack_frame = flag;
 931         cfg->arch.need_stack_frame_inited = TRUE;
 932
 933         if (flag)
 934                 return;
 935
 936         if (!inited) {
 937                 mono_counters_register ("Could eliminate stack frame", MONO_COUNTER_INT|MONO_COUNTER_JIT, &count);
 938                 inited = TRUE;
 939         }
 940         ++count;
 941
 942         //g_print ("will eliminate %s.%s.%s\n", cfg->method->klass->name_space, cfg->method->klass->name, cfg->method->name);
 943 }
 944
 945 static gboolean
 946 needs_stack_frame (MonoCompile *cfg)
 947 {
 948         MonoMethodSignature *sig;
 949         MonoMethodHeader *header;
 950         gboolean result = FALSE;
 951
 952 #if defined(__APPLE__)
 953         /*OSX requires stack frame code to have the correct alignment. */
 954         return TRUE;
 955 #endif
 956
 957         if (cfg->arch.need_stack_frame_inited)
 958                 return cfg->arch.need_stack_frame;
 959
 960         header = cfg->header;
 961         sig = mono_method_signature (cfg->method);
 962
 963         if (cfg->disable_omit_fp)
 964                 result = TRUE;
 965         else if (cfg->flags & MONO_CFG_HAS_ALLOCA)
 966                 result = TRUE;
 967         else if (cfg->method->save_lmf)
 968                 result = TRUE;
 969         else if (cfg->stack_offset)
 970                 result = TRUE;
 971         else if (cfg->param_area)
 972                 result = TRUE;
 973         else if (cfg->flags & (MONO_CFG_HAS_CALLS | MONO_CFG_HAS_ALLOCA | MONO_CFG_HAS_TAIL))
 974                 result = TRUE;
 975         else if (header->num_clauses)
 976                 result = TRUE;
 977         else if (sig->param_count + sig->hasthis)
 978                 result = TRUE;
 979         else if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
 980                 result = TRUE;
 981         else if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
 982                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
 983                 result = TRUE;
 984
 985         set_needs_stack_frame (cfg, result);
 986
 987         return cfg->arch.need_stack_frame;
 988 }
 989
 990 /*
 991  * Set var information according to the calling convention. X86 version.
 992  * The locals var stuff should most likely be split in another method.
 993  */
 994 void
 995 mono_arch_allocate_vars (MonoCompile *cfg)
 996 {
 997         MonoMethodSignature *sig;
 998         MonoMethodHeader *header;
 999         MonoInst *inst;
1000         guint32 locals_stack_size, locals_stack_align;
1001         int i, offset;
1002         gint32 *offsets;
1003         CallInfo *cinfo;
1004
1005         header = cfg->header;
1006         sig = mono_method_signature (cfg->method);
1007
1008         if (!cfg->arch.cinfo)
1009                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1010         cinfo = (CallInfo *)cfg->arch.cinfo;
1011
1012         cfg->frame_reg = X86_EBP;
1013         offset = 0;
1014
1015         if (cfg->has_atomic_add_i4 || cfg->has_atomic_exchange_i4) {
1016                 /* The opcode implementations use callee-saved regs as scratch regs by pushing and pop-ing them, but that is not async safe */
1017                 cfg->used_int_regs |= (1 << X86_EBX) | (1 << X86_EDI) | (1 << X86_ESI);
1018         }
1019
1020         /* Reserve space to save LMF and caller saved registers */
1021
1022         if (cfg->method->save_lmf) {
1023                 /* The LMF var is allocated normally */
1024         } else {
1025                 if (cfg->used_int_regs & (1 << X86_EBX)) {
1026                         offset += 4;
1027                 }
1028
1029                 if (cfg->used_int_regs & (1 << X86_EDI)) {
1030                         offset += 4;
1031                 }
1032
1033                 if (cfg->used_int_regs & (1 << X86_ESI)) {
1034                         offset += 4;
1035                 }
1036         }
1037
1038         switch (cinfo->ret.storage) {
1039         case ArgValuetypeInReg:
1040                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1041                 offset += 8;
1042                 cfg->ret->opcode = OP_REGOFFSET;
1043                 cfg->ret->inst_basereg = X86_EBP;
1044                 cfg->ret->inst_offset = - offset;
1045                 break;
1046         default:
1047                 break;
1048         }
1049
1050         /* Allocate locals */
1051         offsets = mono_allocate_stack_slots (cfg, TRUE, &locals_stack_size, &locals_stack_align);
1052         if (locals_stack_size > MONO_ARCH_MAX_FRAME_SIZE) {
1053                 char *mname = mono_method_full_name (cfg->method, TRUE);
1054                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Method %s stack is too big.", mname));
1055                 g_free (mname);
1056                 return;
1057         }
1058         if (locals_stack_align) {
1059                 int prev_offset = offset;
1060
1061                 offset += (locals_stack_align - 1);
1062                 offset &= ~(locals_stack_align - 1);
1063
1064                 while (prev_offset < offset) {
1065                         prev_offset += 4;
1066                         mini_gc_set_slot_type_from_fp (cfg, - prev_offset, SLOT_NOREF);
1067                 }
1068         }
1069         cfg->locals_min_stack_offset = - (offset + locals_stack_size);
1070         cfg->locals_max_stack_offset = - offset;
1071         /*
1072          * EBP is at alignment 8 % MONO_ARCH_FRAME_ALIGNMENT, so if we
1073          * have locals larger than 8 bytes we need to make sure that
1074          * they have the appropriate offset.
1075          */
1076         if (MONO_ARCH_FRAME_ALIGNMENT > 8 && locals_stack_align > 8)
1077                 offset += MONO_ARCH_FRAME_ALIGNMENT - sizeof (gpointer) * 2;
1078         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1079                 if (offsets [i] != -1) {
1080                         MonoInst *inst = cfg->varinfo [i];
1081                         inst->opcode = OP_REGOFFSET;
1082                         inst->inst_basereg = X86_EBP;
1083                         inst->inst_offset = - (offset + offsets [i]);
1084                         //printf ("allocated local %d to ", i); mono_print_tree_nl (inst);
1085                 }
1086         }
1087         offset += locals_stack_size;
1088
1089
1090         /*
1091          * Allocate arguments+return value
1092          */
1093
1094         switch (cinfo->ret.storage) {
1095         case ArgOnStack:
1096                 if (cfg->vret_addr) {
1097                         /*
1098                          * In the new IR, the cfg->vret_addr variable represents the
1099                          * vtype return value.
1100                          */
1101                         cfg->vret_addr->opcode = OP_REGOFFSET;
1102                         cfg->vret_addr->inst_basereg = cfg->frame_reg;
1103                         cfg->vret_addr->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1104                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1105                                 printf ("vret_addr =");
1106                                 mono_print_ins (cfg->vret_addr);
1107                         }
1108                 } else {
1109                         cfg->ret->opcode = OP_REGOFFSET;
1110                         cfg->ret->inst_basereg = X86_EBP;
1111                         cfg->ret->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1112                 }
1113                 break;
1114         case ArgValuetypeInReg:
1115                 break;
1116         case ArgInIReg:
1117                 cfg->ret->opcode = OP_REGVAR;
1118                 cfg->ret->inst_c0 = cinfo->ret.reg;
1119                 cfg->ret->dreg = cinfo->ret.reg;
1120                 break;
1121         case ArgNone:
1122         case ArgOnFloatFpStack:
1123         case ArgOnDoubleFpStack:
1124                 break;
1125         default:
1126                 g_assert_not_reached ();
1127         }
1128
1129         if (sig->call_convention == MONO_CALL_VARARG) {
1130                 g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1131                 cfg->sig_cookie = cinfo->sig_cookie.offset + ARGS_OFFSET;
1132         }
1133
1134         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1135                 ArgInfo *ainfo = &cinfo->args [i];
1136                 inst = cfg->args [i];
1137                 if (inst->opcode != OP_REGVAR) {
1138                         inst->opcode = OP_REGOFFSET;
1139                         inst->inst_basereg = X86_EBP;
1140                         inst->inst_offset = ainfo->offset + ARGS_OFFSET;
1141                 }
1142         }
1143
1144         cfg->stack_offset = offset;
1145 }
1146
1147 void
1148 mono_arch_create_vars (MonoCompile *cfg)
1149 {
1150         MonoType *sig_ret;
1151         MonoMethodSignature *sig;
1152         CallInfo *cinfo;
1153
1154         sig = mono_method_signature (cfg->method);
1155
1156         if (!cfg->arch.cinfo)
1157                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1158         cinfo = (CallInfo *)cfg->arch.cinfo;
1159
1160         sig_ret = mini_get_underlying_type (sig->ret);
1161
1162         if (cinfo->ret.storage == ArgValuetypeInReg)
1163                 cfg->ret_var_is_local = TRUE;
1164         if ((cinfo->ret.storage != ArgValuetypeInReg) && (MONO_TYPE_ISSTRUCT (sig_ret) || mini_is_gsharedvt_variable_type (sig_ret))) {
1165                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1166         }
1167
1168         if (cfg->gen_sdb_seq_points) {
1169                 MonoInst *ins;
1170
1171                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1172                 ins->flags |= MONO_INST_VOLATILE;
1173                 cfg->arch.ss_tramp_var = ins;
1174
1175                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1176                 ins->flags |= MONO_INST_VOLATILE;
1177                 cfg->arch.bp_tramp_var = ins;
1178         }
1179
1180         if (cfg->method->save_lmf) {
1181                 cfg->create_lmf_var = TRUE;
1182                 cfg->lmf_ir = TRUE;
1183 #ifndef HOST_WIN32
1184                 cfg->lmf_ir_mono_lmf = TRUE;
1185 #endif
1186         }
1187
1188         cfg->arch_eh_jit_info = 1;
1189 }
1190
1191 /*
1192  * It is expensive to adjust esp for each individual fp argument pushed on the stack
1193  * so we try to do it just once when we have multiple fp arguments in a row.
1194  * We don't use this mechanism generally because for int arguments the generated code
1195  * is slightly bigger and new generation cpus optimize away the dependency chains
1196  * created by push instructions on the esp value.
1197  * fp_arg_setup is the first argument in the execution sequence where the esp register
1198  * is modified.
1199  */
1200 static G_GNUC_UNUSED int
1201 collect_fp_stack_space (MonoMethodSignature *sig, int start_arg, int *fp_arg_setup)
1202 {
1203         int fp_space = 0;
1204         MonoType *t;
1205
1206         for (; start_arg < sig->param_count; ++start_arg) {
1207                 t = mini_get_underlying_type (sig->params [start_arg]);
1208                 if (!t->byref && t->type == MONO_TYPE_R8) {
1209                         fp_space += sizeof (double);
1210                         *fp_arg_setup = start_arg;
1211                 } else {
1212                         break;
1213                 }
1214         }
1215         return fp_space;
1216 }
1217
1218 static void
1219 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1220 {
1221         MonoMethodSignature *tmp_sig;
1222         int sig_reg;
1223
1224         /*
1225          * mono_ArgIterator_Setup assumes the signature cookie is
1226          * passed first and all the arguments which were before it are
1227          * passed on the stack after the signature. So compensate by
1228          * passing a different signature.
1229          */
1230         tmp_sig = mono_metadata_signature_dup (call->signature);
1231         tmp_sig->param_count -= call->signature->sentinelpos;
1232         tmp_sig->sentinelpos = 0;
1233         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1234
1235         if (cfg->compile_aot) {
1236                 sig_reg = mono_alloc_ireg (cfg);
1237                 MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
1238                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->sig_cookie.offset, sig_reg);
1239         } else {
1240                 MONO_EMIT_NEW_STORE_MEMBASE_IMM (cfg, OP_STORE_MEMBASE_IMM, X86_ESP, cinfo->sig_cookie.offset, tmp_sig);
1241         }
1242 }
1243
1244 #ifdef ENABLE_LLVM
1245 LLVMCallInfo*
1246 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1247 {
1248         int i, n;
1249         CallInfo *cinfo;
1250         ArgInfo *ainfo;
1251         LLVMCallInfo *linfo;
1252         MonoType *t, *sig_ret;
1253
1254         n = sig->param_count + sig->hasthis;
1255
1256         cinfo = get_call_info (cfg->mempool, sig);
1257         sig_ret = sig->ret;
1258
1259         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1260
1261         /*
1262          * LLVM always uses the native ABI while we use our own ABI, the
1263          * only difference is the handling of vtypes:
1264          * - we only pass/receive them in registers in some cases, and only
1265          *   in 1 or 2 integer registers.
1266          */
1267         if (cinfo->ret.storage == ArgValuetypeInReg) {
1268                 if (sig->pinvoke) {
1269                         cfg->exception_message = g_strdup ("pinvoke + vtypes");
1270                         cfg->disable_llvm = TRUE;
1271                         return linfo;
1272                 }
1273
1274                 cfg->exception_message = g_strdup ("vtype ret in call");
1275                 cfg->disable_llvm = TRUE;
1276                 /*
1277                 linfo->ret.storage = LLVMArgVtypeInReg;
1278                 for (j = 0; j < 2; ++j)
1279                         linfo->ret.pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, cinfo->ret.pair_storage [j]);
1280                 */
1281         }
1282
1283         if (mini_type_is_vtype (sig_ret) && cinfo->ret.storage == ArgInIReg) {
1284                 /* Vtype returned using a hidden argument */
1285                 linfo->ret.storage = LLVMArgVtypeRetAddr;
1286                 linfo->vret_arg_index = cinfo->vret_arg_index;
1287         }
1288
1289         if (mini_type_is_vtype (sig_ret) && cinfo->ret.storage != ArgInIReg) {
1290                 // FIXME:
1291                 cfg->exception_message = g_strdup ("vtype ret in call");
1292                 cfg->disable_llvm = TRUE;
1293         }
1294
1295         for (i = 0; i < n; ++i) {
1296                 ainfo = cinfo->args + i;
1297
1298                 if (i >= sig->hasthis)
1299                         t = sig->params [i - sig->hasthis];
1300                 else
1301                         t = &mono_defaults.int_class->byval_arg;
1302
1303                 linfo->args [i].storage = LLVMArgNone;
1304
1305                 switch (ainfo->storage) {
1306                 case ArgInIReg:
1307                         linfo->args [i].storage = LLVMArgNormal;
1308                         break;
1309                 case ArgInDoubleSSEReg:
1310                 case ArgInFloatSSEReg:
1311                         linfo->args [i].storage = LLVMArgNormal;
1312                         break;
1313                 case ArgOnStack:
1314                         if (mini_type_is_vtype (t)) {
1315                                 if (mono_class_value_size (mono_class_from_mono_type (t), NULL) == 0)
1316                                 /* LLVM seems to allocate argument space for empty structures too */
1317                                         linfo->args [i].storage = LLVMArgNone;
1318                                 else
1319                                         linfo->args [i].storage = LLVMArgVtypeByVal;
1320                         } else {
1321                                 linfo->args [i].storage = LLVMArgNormal;
1322                         }
1323                         break;
1324                 case ArgValuetypeInReg:
1325                         if (sig->pinvoke) {
1326                                 cfg->exception_message = g_strdup ("pinvoke + vtypes");
1327                                 cfg->disable_llvm = TRUE;
1328                                 return linfo;
1329                         }
1330
1331                         cfg->exception_message = g_strdup ("vtype arg");
1332                         cfg->disable_llvm = TRUE;
1333                         /*
1334                         linfo->args [i].storage = LLVMArgVtypeInReg;
1335                         for (j = 0; j < 2; ++j)
1336                                 linfo->args [i].pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
1337                         */
1338                         break;
1339                 case ArgGSharedVt:
1340                         linfo->args [i].storage = LLVMArgGSharedVt;
1341                         break;
1342                 default:
1343                         cfg->exception_message = g_strdup ("ainfo->storage");
1344                         cfg->disable_llvm = TRUE;
1345                         break;
1346                 }
1347         }
1348
1349         return linfo;
1350 }
1351 #endif
1352
1353 static void
1354 emit_gc_param_slot_def (MonoCompile *cfg, int sp_offset, MonoType *t)
1355 {
1356         if (cfg->compute_gc_maps) {
1357                 MonoInst *def;
1358
1359                 /* Needs checking if the feature will be enabled again */
1360                 g_assert_not_reached ();
1361
1362                 /* On x86, the offsets are from the sp value before the start of the call sequence */
1363                 if (t == NULL)
1364                         t = &mono_defaults.int_class->byval_arg;
1365                 EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, sp_offset, t);
1366         }
1367 }
1368
1369 void
1370 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
1371 {
1372         MonoType *sig_ret;
1373         MonoInst *arg, *in;
1374         MonoMethodSignature *sig;
1375         int i, j, n;
1376         CallInfo *cinfo;
1377         int sentinelpos = 0, sp_offset = 0;
1378
1379         sig = call->signature;
1380         n = sig->param_count + sig->hasthis;
1381         sig_ret = mini_get_underlying_type (sig->ret);
1382
1383         cinfo = get_call_info (cfg->mempool, sig);
1384         call->call_info = cinfo;
1385
1386         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1387                 sentinelpos = sig->sentinelpos + (sig->hasthis ? 1 : 0);
1388
1389         if (sig_ret && MONO_TYPE_ISSTRUCT (sig_ret)) {
1390                 if (cinfo->ret.storage == ArgValuetypeInReg && cinfo->ret.pair_storage[0] != ArgNone ) {
1391                         /*
1392                          * Tell the JIT to use a more efficient calling convention: call using
1393                          * OP_CALL, compute the result location after the call, and save the
1394                          * result there.
1395                          */
1396                         call->vret_in_reg = TRUE;
1397 #if defined(__APPLE__)
1398                         if (cinfo->ret.pair_storage [0] == ArgOnDoubleFpStack || cinfo->ret.pair_storage [0] == ArgOnFloatFpStack)
1399                                 call->vret_in_reg_fp = TRUE;
1400 #endif
1401                         if (call->vret_var)
1402                                 NULLIFY_INS (call->vret_var);
1403                 }
1404         }
1405
1406         // FIXME: Emit EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF everywhere
1407
1408         /* Handle the case where there are no implicit arguments */
1409         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sentinelpos)) {
1410                 emit_sig_cookie (cfg, call, cinfo);
1411                 sp_offset = cinfo->sig_cookie.offset;
1412                 emit_gc_param_slot_def (cfg, sp_offset, NULL);
1413         }
1414
1415         /* Arguments are pushed in the reverse order */
1416         for (i = n - 1; i >= 0; i --) {
1417                 ArgInfo *ainfo = cinfo->args + i;
1418                 MonoType *orig_type, *t;
1419                 int argsize;
1420
1421                 if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && i == 0) {
1422                         MonoInst *vtarg;
1423
1424                         /* Push the vret arg before the first argument */
1425                         MONO_INST_NEW (cfg, vtarg, OP_STORE_MEMBASE_REG);
1426                         vtarg->type = STACK_MP;
1427                         vtarg->inst_destbasereg = X86_ESP;
1428                         vtarg->sreg1 = call->vret_var->dreg;
1429                         vtarg->inst_offset = cinfo->ret.offset;
1430                         MONO_ADD_INS (cfg->cbb, vtarg);
1431                         emit_gc_param_slot_def (cfg, cinfo->ret.offset, NULL);
1432                 }
1433
1434                 if (i >= sig->hasthis)
1435                         t = sig->params [i - sig->hasthis];
1436                 else
1437                         t = &mono_defaults.int_class->byval_arg;
1438                 orig_type = t;
1439                 t = mini_get_underlying_type (t);
1440
1441                 MONO_INST_NEW (cfg, arg, OP_X86_PUSH);
1442
1443                 in = call->args [i];
1444                 arg->cil_code = in->cil_code;
1445                 arg->sreg1 = in->dreg;
1446                 arg->type = in->type;
1447
1448                 g_assert (in->dreg != -1);
1449
1450                 if (ainfo->storage == ArgGSharedVt) {
1451                         arg->opcode = OP_OUTARG_VT;
1452                         arg->sreg1 = in->dreg;
1453                         arg->klass = in->klass;
1454                         arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1455                         memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1456                         sp_offset += 4;
1457                         MONO_ADD_INS (cfg->cbb, arg);
1458                 } else if ((i >= sig->hasthis) && (MONO_TYPE_ISSTRUCT(t))) {
1459                         guint32 align;
1460                         guint32 size;
1461
1462                         g_assert (in->klass);
1463
1464                         if (t->type == MONO_TYPE_TYPEDBYREF) {
1465                                 size = sizeof (MonoTypedRef);
1466                                 align = sizeof (gpointer);
1467                         }
1468                         else {
1469                                 size = mini_type_stack_size_full (&in->klass->byval_arg, &align, sig->pinvoke);
1470                         }
1471
1472                         if (size > 0 || ainfo->pass_empty_struct) {
1473                                 arg->opcode = OP_OUTARG_VT;
1474                                 arg->sreg1 = in->dreg;
1475                                 arg->klass = in->klass;
1476                                 arg->backend.size = size;
1477                                 arg->inst_p0 = call;
1478                                 arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1479                                 memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1480
1481                                 MONO_ADD_INS (cfg->cbb, arg);
1482                                 if (ainfo->storage != ArgValuetypeInReg) {
1483                                         emit_gc_param_slot_def (cfg, ainfo->offset, orig_type);
1484                                 }
1485                         }
1486                 } else {
1487                         switch (ainfo->storage) {
1488                         case ArgOnStack:
1489                                 if (!t->byref) {
1490                                         if (t->type == MONO_TYPE_R4) {
1491                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1492                                                 argsize = 4;
1493                                         } else if (t->type == MONO_TYPE_R8) {
1494                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1495                                                 argsize = 8;
1496                                         } else if (t->type == MONO_TYPE_I8 || t->type == MONO_TYPE_U8) {
1497                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset + 4, MONO_LVREG_MS (in->dreg));
1498                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, MONO_LVREG_LS (in->dreg));
1499                                                 argsize = 4;
1500                                         } else {
1501                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1502                                                 argsize = 4;
1503                                         }
1504                                 } else {
1505                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1506                                         argsize = 4;
1507                                 }
1508                                 break;
1509                         case ArgInIReg:
1510                                 arg->opcode = OP_MOVE;
1511                                 arg->dreg = ainfo->reg;
1512                                 MONO_ADD_INS (cfg->cbb, arg);
1513                                 argsize = 0;
1514                                 break;
1515                         default:
1516                                 g_assert_not_reached ();
1517                         }
1518
1519                         if (cfg->compute_gc_maps) {
1520                                 if (argsize == 4) {
1521                                         /* FIXME: The == STACK_OBJ check might be fragile ? */
1522                                         if (sig->hasthis && i == 0 && call->args [i]->type == STACK_OBJ) {
1523                                                 /* this */
1524                                                 if (call->need_unbox_trampoline)
1525                                                         /* The unbox trampoline transforms this into a managed pointer */
1526                                                         emit_gc_param_slot_def (cfg, ainfo->offset, &mono_defaults.int_class->this_arg);
1527                                                 else
1528                                                         emit_gc_param_slot_def (cfg, ainfo->offset, &mono_defaults.object_class->byval_arg);
1529                                         } else {
1530                                                 emit_gc_param_slot_def (cfg, ainfo->offset, orig_type);
1531                                         }
1532                                 } else {
1533                                         /* i8/r8 */
1534                                         for (j = 0; j < argsize; j += 4)
1535                                                 emit_gc_param_slot_def (cfg, ainfo->offset + j, NULL);
1536                                 }
1537                         }
1538                 }
1539
1540                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sentinelpos)) {
1541                         /* Emit the signature cookie just before the implicit arguments */
1542                         emit_sig_cookie (cfg, call, cinfo);
1543                         emit_gc_param_slot_def (cfg, cinfo->sig_cookie.offset, NULL);
1544                 }
1545         }
1546
1547         if (sig_ret && (MONO_TYPE_ISSTRUCT (sig_ret) || cinfo->vtype_retaddr)) {
1548                 MonoInst *vtarg;
1549
1550                 if (cinfo->ret.storage == ArgValuetypeInReg) {
1551                         /* Already done */
1552                 }
1553                 else if (cinfo->ret.storage == ArgInIReg) {
1554                         NOT_IMPLEMENTED;
1555                         /* The return address is passed in a register */
1556                         MONO_INST_NEW (cfg, vtarg, OP_MOVE);
1557                         vtarg->sreg1 = call->inst.dreg;
1558                         vtarg->dreg = mono_alloc_ireg (cfg);
1559                         MONO_ADD_INS (cfg->cbb, vtarg);
1560
1561                         mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
1562                 } else if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
1563                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->ret.offset, call->vret_var->dreg);
1564                         emit_gc_param_slot_def (cfg, cinfo->ret.offset, NULL);
1565                 }
1566         }
1567
1568         call->stack_usage = cinfo->stack_usage;
1569         call->stack_align_amount = cinfo->stack_align_amount;
1570 }
1571
1572 void
1573 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
1574 {
1575         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
1576         ArgInfo *ainfo = ins->inst_p1;
1577         int size = ins->backend.size;
1578
1579         if (ainfo->storage == ArgValuetypeInReg) {
1580                 int dreg = mono_alloc_ireg (cfg);
1581                 switch (size) {
1582                 case 1:
1583                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, 0);
1584                         break;
1585                 case 2:
1586                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU2_MEMBASE, dreg, src->dreg, 0);
1587                         break;
1588                 case 4:
1589                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1590                         break;
1591                 case 3: /* FIXME */
1592                 default:
1593                         g_assert_not_reached ();
1594                 }
1595                 mono_call_inst_add_outarg_reg (cfg, call, dreg, ainfo->reg, FALSE);
1596         }
1597         else {
1598                 if (cfg->gsharedvt && mini_is_gsharedvt_klass (ins->klass)) {
1599                         /* Pass by addr */
1600                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, src->dreg);
1601                 } else if (size <= 4) {
1602                         int dreg = mono_alloc_ireg (cfg);
1603                         if (ainfo->pass_empty_struct) {
1604                                 //Pass empty struct value as 0 on platforms representing empty structs as 1 byte.
1605                                 MONO_EMIT_NEW_ICONST (cfg, dreg, 0);
1606                         } else {
1607                                 MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1608                         }
1609                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, dreg);
1610                 } else if (size <= 20) {
1611                         mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1612                 } else {
1613                         // FIXME: Code growth
1614                         mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1615                 }
1616         }
1617 }
1618
1619 void
1620 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
1621 {
1622         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
1623
1624         if (!ret->byref) {
1625                 if (ret->type == MONO_TYPE_R4) {
1626                         if (COMPILE_LLVM (cfg))
1627                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1628                         /* Nothing to do */
1629                         return;
1630                 } else if (ret->type == MONO_TYPE_R8) {
1631                         if (COMPILE_LLVM (cfg))
1632                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1633                         /* Nothing to do */
1634                         return;
1635                 } else if (ret->type == MONO_TYPE_I8 || ret->type == MONO_TYPE_U8) {
1636                         if (COMPILE_LLVM (cfg))
1637                                 MONO_EMIT_NEW_UNALU (cfg, OP_LMOVE, cfg->ret->dreg, val->dreg);
1638                         else {
1639                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EAX, MONO_LVREG_LS (val->dreg));
1640                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EDX, MONO_LVREG_MS (val->dreg));
1641                         }
1642                         return;
1643                 }
1644         }
1645
1646         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
1647 }
1648
1649 /*
1650  * Allow tracing to work with this interface (with an optional argument)
1651  */
1652 void*
1653 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
1654 {
1655         guchar *code = p;
1656
1657         g_assert (MONO_ARCH_FRAME_ALIGNMENT >= 8);
1658         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 8);
1659
1660         /* if some args are passed in registers, we need to save them here */
1661         x86_push_reg (code, X86_EBP);
1662
1663         if (cfg->compile_aot) {
1664                 x86_push_imm (code, cfg->method);
1665                 x86_mov_reg_imm (code, X86_EAX, func);
1666                 x86_call_reg (code, X86_EAX);
1667         } else {
1668                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, cfg->method);
1669                 x86_push_imm (code, cfg->method);
1670                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1671                 x86_call_code (code, 0);
1672         }
1673         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT);
1674
1675         return code;
1676 }
1677
1678 enum {
1679         SAVE_NONE,
1680         SAVE_STRUCT,
1681         SAVE_EAX,
1682         SAVE_EAX_EDX,
1683         SAVE_FP
1684 };
1685
1686 void*
1687 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
1688 {
1689         guchar *code = p;
1690         int arg_size = 0, stack_usage = 0, save_mode = SAVE_NONE;
1691         MonoMethod *method = cfg->method;
1692         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
1693
1694         switch (ret_type->type) {
1695         case MONO_TYPE_VOID:
1696                 /* special case string .ctor icall */
1697                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class) {
1698                         save_mode = SAVE_EAX;
1699                         stack_usage = enable_arguments ? 8 : 4;
1700                 } else
1701                         save_mode = SAVE_NONE;
1702                 break;
1703         case MONO_TYPE_I8:
1704         case MONO_TYPE_U8:
1705                 save_mode = SAVE_EAX_EDX;
1706                 stack_usage = enable_arguments ? 16 : 8;
1707                 break;
1708         case MONO_TYPE_R4:
1709         case MONO_TYPE_R8:
1710                 save_mode = SAVE_FP;
1711                 stack_usage = enable_arguments ? 16 : 8;
1712                 break;
1713         case MONO_TYPE_GENERICINST:
1714                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
1715                         save_mode = SAVE_EAX;
1716                         stack_usage = enable_arguments ? 8 : 4;
1717                         break;
1718                 }
1719                 /* Fall through */
1720         case MONO_TYPE_VALUETYPE:
1721                 // FIXME: Handle SMALL_STRUCT_IN_REG here for proper alignment on darwin-x86
1722                 save_mode = SAVE_STRUCT;
1723                 stack_usage = enable_arguments ? 4 : 0;
1724                 break;
1725         default:
1726                 save_mode = SAVE_EAX;
1727                 stack_usage = enable_arguments ? 8 : 4;
1728                 break;
1729         }
1730
1731         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage - 4);
1732
1733         switch (save_mode) {
1734         case SAVE_EAX_EDX:
1735                 x86_push_reg (code, X86_EDX);
1736                 x86_push_reg (code, X86_EAX);
1737                 if (enable_arguments) {
1738                         x86_push_reg (code, X86_EDX);
1739                         x86_push_reg (code, X86_EAX);
1740                         arg_size = 8;
1741                 }
1742                 break;
1743         case SAVE_EAX:
1744                 x86_push_reg (code, X86_EAX);
1745                 if (enable_arguments) {
1746                         x86_push_reg (code, X86_EAX);
1747                         arg_size = 4;
1748                 }
1749                 break;
1750         case SAVE_FP:
1751                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1752                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1753                 if (enable_arguments) {
1754                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1755                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1756                         arg_size = 8;
1757                 }
1758                 break;
1759         case SAVE_STRUCT:
1760                 if (enable_arguments) {
1761                         x86_push_membase (code, X86_EBP, 8);
1762                         arg_size = 4;
1763                 }
1764                 break;
1765         case SAVE_NONE:
1766         default:
1767                 break;
1768         }
1769
1770         if (cfg->compile_aot) {
1771                 x86_push_imm (code, method);
1772                 x86_mov_reg_imm (code, X86_EAX, func);
1773                 x86_call_reg (code, X86_EAX);
1774         } else {
1775                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, method);
1776                 x86_push_imm (code, method);
1777                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1778                 x86_call_code (code, 0);
1779         }
1780
1781         x86_alu_reg_imm (code, X86_ADD, X86_ESP, arg_size + 4);
1782
1783         switch (save_mode) {
1784         case SAVE_EAX_EDX:
1785                 x86_pop_reg (code, X86_EAX);
1786                 x86_pop_reg (code, X86_EDX);
1787                 break;
1788         case SAVE_EAX:
1789                 x86_pop_reg (code, X86_EAX);
1790                 break;
1791         case SAVE_FP:
1792                 x86_fld_membase (code, X86_ESP, 0, TRUE);
1793                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
1794                 break;
1795         case SAVE_NONE:
1796         default:
1797                 break;
1798         }
1799
1800         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage);
1801
1802         return code;
1803 }
1804
1805 #define EMIT_COND_BRANCH(ins,cond,sign) \
1806 if (ins->inst_true_bb->native_offset) { \
1807         x86_branch (code, cond, cfg->native_code + ins->inst_true_bb->native_offset, sign); \
1808 } else { \
1809         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
1810         if ((cfg->opt & MONO_OPT_BRANCH) && \
1811             x86_is_imm8 (ins->inst_true_bb->max_offset - cpos)) \
1812                 x86_branch8 (code, cond, 0, sign); \
1813         else \
1814                 x86_branch32 (code, cond, 0, sign); \
1815 }
1816
1817 /*
1818  *      Emit an exception if condition is fail and
1819  *  if possible do a directly branch to target
1820  */
1821 #define EMIT_COND_SYSTEM_EXCEPTION(cond,signed,exc_name)            \
1822         do {                                                        \
1823                 MonoInst *tins = mono_branch_optimize_exception_target (cfg, bb, exc_name); \
1824                 if (tins == NULL) {                                                                             \
1825                         mono_add_patch_info (cfg, code - cfg->native_code,   \
1826                                         MONO_PATCH_INFO_EXC, exc_name);  \
1827                         x86_branch32 (code, cond, 0, signed);               \
1828                 } else {        \
1829                         EMIT_COND_BRANCH (tins, cond, signed);  \
1830                 }                       \
1831         } while (0);
1832
1833 #define EMIT_FPCOMPARE(code) do { \
1834         x86_fcompp (code); \
1835         x86_fnstsw (code); \
1836 } while (0);
1837
1838
1839 static guint8*
1840 emit_call (MonoCompile *cfg, guint8 *code, guint32 patch_type, gconstpointer data)
1841 {
1842         gboolean needs_paddings = TRUE;
1843         guint32 pad_size;
1844         MonoJumpInfo *jinfo = NULL;
1845
1846         if (cfg->abs_patches) {
1847                 jinfo = g_hash_table_lookup (cfg->abs_patches, data);
1848                 if (jinfo && jinfo->type == MONO_PATCH_INFO_JIT_ICALL_ADDR)
1849                         needs_paddings = FALSE;
1850         }
1851
1852         if (cfg->compile_aot)
1853                 needs_paddings = FALSE;
1854         /*The address must be 4 bytes aligned to avoid spanning multiple cache lines.
1855         This is required for code patching to be safe on SMP machines.
1856         */
1857         pad_size = (guint32)(code + 1 - cfg->native_code) & 0x3;
1858         if (needs_paddings && pad_size)
1859                 x86_padding (code, 4 - pad_size);
1860
1861         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
1862         x86_call_code (code, 0);
1863
1864         return code;
1865 }
1866
1867 #define INST_IGNORES_CFLAGS(opcode) (!(((opcode) == OP_ADC) || ((opcode) == OP_IADC) || ((opcode) == OP_ADC_IMM) || ((opcode) == OP_IADC_IMM) || ((opcode) == OP_SBB) || ((opcode) == OP_ISBB) || ((opcode) == OP_SBB_IMM) || ((opcode) == OP_ISBB_IMM)))
1868
1869 /*
1870  * mono_peephole_pass_1:
1871  *
1872  *   Perform peephole opts which should/can be performed before local regalloc
1873  */
1874 void
1875 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
1876 {
1877         MonoInst *ins, *n;
1878
1879         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
1880                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
1881
1882                 switch (ins->opcode) {
1883                 case OP_IADD_IMM:
1884                 case OP_ADD_IMM:
1885                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
1886                                 /*
1887                                  * X86_LEA is like ADD, but doesn't have the
1888                                  * sreg1==dreg restriction.
1889                                  */
1890                                 ins->opcode = OP_X86_LEA_MEMBASE;
1891                                 ins->inst_basereg = ins->sreg1;
1892                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1893                                 ins->opcode = OP_X86_INC_REG;
1894                         break;
1895                 case OP_SUB_IMM:
1896                 case OP_ISUB_IMM:
1897                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
1898                                 ins->opcode = OP_X86_LEA_MEMBASE;
1899                                 ins->inst_basereg = ins->sreg1;
1900                                 ins->inst_imm = -ins->inst_imm;
1901                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1902                                 ins->opcode = OP_X86_DEC_REG;
1903                         break;
1904                 case OP_COMPARE_IMM:
1905                 case OP_ICOMPARE_IMM:
1906                         /* OP_COMPARE_IMM (reg, 0)
1907                          * -->
1908                          * OP_X86_TEST_NULL (reg)
1909                          */
1910                         if (!ins->inst_imm)
1911                                 ins->opcode = OP_X86_TEST_NULL;
1912                         break;
1913                 case OP_X86_COMPARE_MEMBASE_IMM:
1914                         /*
1915                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
1916                          * OP_X86_COMPARE_MEMBASE_IMM offset(basereg), imm
1917                          * -->
1918                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
1919                          * OP_COMPARE_IMM reg, imm
1920                          *
1921                          * Note: if imm = 0 then OP_COMPARE_IMM replaced with OP_X86_TEST_NULL
1922                          */
1923                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG) &&
1924                             ins->inst_basereg == last_ins->inst_destbasereg &&
1925                             ins->inst_offset == last_ins->inst_offset) {
1926                                         ins->opcode = OP_COMPARE_IMM;
1927                                         ins->sreg1 = last_ins->sreg1;
1928
1929                                         /* check if we can remove cmp reg,0 with test null */
1930                                         if (!ins->inst_imm)
1931                                                 ins->opcode = OP_X86_TEST_NULL;
1932                                 }
1933
1934                         break;
1935                 case OP_X86_PUSH_MEMBASE:
1936                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG ||
1937                                          last_ins->opcode == OP_STORE_MEMBASE_REG) &&
1938                             ins->inst_basereg == last_ins->inst_destbasereg &&
1939                             ins->inst_offset == last_ins->inst_offset) {
1940                                     ins->opcode = OP_X86_PUSH;
1941                                     ins->sreg1 = last_ins->sreg1;
1942                         }
1943                         break;
1944                 }
1945
1946                 mono_peephole_ins (bb, ins);
1947         }
1948 }
1949
1950 void
1951 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
1952 {
1953         MonoInst *ins, *n;
1954
1955         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
1956                 switch (ins->opcode) {
1957                 case OP_ICONST:
1958                         /* reg = 0 -> XOR (reg, reg) */
1959                         /* XOR sets cflags on x86, so we cant do it always */
1960                         if (ins->inst_c0 == 0 && (!ins->next || (ins->next && INST_IGNORES_CFLAGS (ins->next->opcode)))) {
1961                                 MonoInst *ins2;
1962
1963                                 ins->opcode = OP_IXOR;
1964                                 ins->sreg1 = ins->dreg;
1965                                 ins->sreg2 = ins->dreg;
1966
1967                                 /*
1968                                  * Convert succeeding STORE_MEMBASE_IMM 0 ins to STORE_MEMBASE_REG
1969                                  * since it takes 3 bytes instead of 7.
1970                                  */
1971                                 for (ins2 = mono_inst_next (ins, FILTER_IL_SEQ_POINT); ins2; ins2 = ins2->next) {
1972                                         if ((ins2->opcode == OP_STORE_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
1973                                                 ins2->opcode = OP_STORE_MEMBASE_REG;
1974                                                 ins2->sreg1 = ins->dreg;
1975                                         }
1976                                         else if ((ins2->opcode == OP_STOREI4_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
1977                                                 ins2->opcode = OP_STOREI4_MEMBASE_REG;
1978                                                 ins2->sreg1 = ins->dreg;
1979                                         }
1980                                         else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM)) {
1981                                                 /* Continue iteration */
1982                                         }
1983                                         else
1984                                                 break;
1985                                 }
1986                         }
1987                         break;
1988                 case OP_IADD_IMM:
1989                 case OP_ADD_IMM:
1990                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1991                                 ins->opcode = OP_X86_INC_REG;
1992                         break;
1993                 case OP_ISUB_IMM:
1994                 case OP_SUB_IMM:
1995                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1996                                 ins->opcode = OP_X86_DEC_REG;
1997                         break;
1998                 }
1999
2000                 mono_peephole_ins (bb, ins);
2001         }
2002 }
2003
2004 /*
2005  * mono_arch_lowering_pass:
2006  *
2007  *  Converts complex opcodes into simpler ones so that each IR instruction
2008  * corresponds to one machine instruction.
2009  */
2010 void
2011 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2012 {
2013         MonoInst *ins, *next;
2014
2015         /*
2016          * FIXME: Need to add more instructions, but the current machine
2017          * description can't model some parts of the composite instructions like
2018          * cdq.
2019          */
2020         MONO_BB_FOR_EACH_INS_SAFE (bb, next, ins) {
2021                 switch (ins->opcode) {
2022                 case OP_IREM_IMM:
2023                 case OP_IDIV_IMM:
2024                 case OP_IDIV_UN_IMM:
2025                 case OP_IREM_UN_IMM:
2026                         /*
2027                          * Keep the cases where we could generated optimized code, otherwise convert
2028                          * to the non-imm variant.
2029                          */
2030                         if ((ins->opcode == OP_IREM_IMM) && mono_is_power_of_two (ins->inst_imm) >= 0)
2031                                 break;
2032                         mono_decompose_op_imm (cfg, bb, ins);
2033                         break;
2034                 default:
2035                         break;
2036                 }
2037         }
2038
2039         bb->max_vreg = cfg->next_vreg;
2040 }
2041
2042 static const int
2043 branch_cc_table [] = {
2044         X86_CC_EQ, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2045         X86_CC_NE, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2046         X86_CC_O, X86_CC_NO, X86_CC_C, X86_CC_NC
2047 };
2048
2049 /* Maps CMP_... constants to X86_CC_... constants */
2050 static const int
2051 cc_table [] = {
2052         X86_CC_EQ, X86_CC_NE, X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT,
2053         X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT
2054 };
2055
2056 static const int
2057 cc_signed_table [] = {
2058         TRUE, TRUE, TRUE, TRUE, TRUE, TRUE,
2059         FALSE, FALSE, FALSE, FALSE
2060 };
2061
2062 static unsigned char*
2063 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int size, gboolean is_signed)
2064 {
2065 #define XMM_TEMP_REG 0
2066         /*This SSE2 optimization must not be done which OPT_SIMD in place as it clobbers xmm0.*/
2067         /*The xmm pass decomposes OP_FCONV_ ops anyway anyway.*/
2068         if (cfg->opt & MONO_OPT_SSE2 && size < 8 && !(cfg->opt & MONO_OPT_SIMD)) {
2069                 /* optimize by assigning a local var for this use so we avoid
2070                  * the stack manipulations */
2071                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2072                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
2073                 x86_movsd_reg_membase (code, XMM_TEMP_REG, X86_ESP, 0);
2074                 x86_cvttsd2si (code, dreg, XMM_TEMP_REG);
2075                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
2076                 if (size == 1)
2077                         x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2078                 else if (size == 2)
2079                         x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2080                 return code;
2081         }
2082         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
2083         x86_fnstcw_membase(code, X86_ESP, 0);
2084         x86_mov_reg_membase (code, dreg, X86_ESP, 0, 2);
2085         x86_alu_reg_imm (code, X86_OR, dreg, 0xc00);
2086         x86_mov_membase_reg (code, X86_ESP, 2, dreg, 2);
2087         x86_fldcw_membase (code, X86_ESP, 2);
2088         if (size == 8) {
2089                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2090                 x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
2091                 x86_pop_reg (code, dreg);
2092                 /* FIXME: need the high register
2093                  * x86_pop_reg (code, dreg_high);
2094                  */
2095         } else {
2096                 x86_push_reg (code, X86_EAX); // SP = SP - 4
2097                 x86_fist_pop_membase (code, X86_ESP, 0, FALSE);
2098                 x86_pop_reg (code, dreg);
2099         }
2100         x86_fldcw_membase (code, X86_ESP, 0);
2101         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2102
2103         if (size == 1)
2104                 x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2105         else if (size == 2)
2106                 x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2107         return code;
2108 }
2109
2110 static unsigned char*
2111 mono_emit_stack_alloc (MonoCompile *cfg, guchar *code, MonoInst* tree)
2112 {
2113         int sreg = tree->sreg1;
2114         int need_touch = FALSE;
2115
2116 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
2117         need_touch = TRUE;
2118 #endif
2119
2120         if (need_touch) {
2121                 guint8* br[5];
2122
2123                 /*
2124                  * Under Windows:
2125                  * If requested stack size is larger than one page,
2126                  * perform stack-touch operation
2127                  */
2128                 /*
2129                  * Generate stack probe code.
2130                  * Under Windows, it is necessary to allocate one page at a time,
2131                  * "touching" stack after each successful sub-allocation. This is
2132                  * because of the way stack growth is implemented - there is a
2133                  * guard page before the lowest stack page that is currently commited.
2134                  * Stack normally grows sequentially so OS traps access to the
2135                  * guard page and commits more pages when needed.
2136                  */
2137                 x86_test_reg_imm (code, sreg, ~0xFFF);
2138                 br[0] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2139
2140                 br[2] = code; /* loop */
2141                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
2142                 x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
2143
2144                 /*
2145                  * By the end of the loop, sreg2 is smaller than 0x1000, so the init routine
2146                  * that follows only initializes the last part of the area.
2147                  */
2148                 /* Same as the init code below with size==0x1000 */
2149                 if (tree->flags & MONO_INST_INIT) {
2150                         x86_push_reg (code, X86_EAX);
2151                         x86_push_reg (code, X86_ECX);
2152                         x86_push_reg (code, X86_EDI);
2153                         x86_mov_reg_imm (code, X86_ECX, (0x1000 >> 2));
2154                         x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2155                         if (cfg->param_area)
2156                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12 + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2157                         else
2158                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12);
2159                         x86_cld (code);
2160                         x86_prefix (code, X86_REP_PREFIX);
2161                         x86_stosl (code);
2162                         x86_pop_reg (code, X86_EDI);
2163                         x86_pop_reg (code, X86_ECX);
2164                         x86_pop_reg (code, X86_EAX);
2165                 }
2166
2167                 x86_alu_reg_imm (code, X86_SUB, sreg, 0x1000);
2168                 x86_alu_reg_imm (code, X86_CMP, sreg, 0x1000);
2169                 br[3] = code; x86_branch8 (code, X86_CC_AE, 0, FALSE);
2170                 x86_patch (br[3], br[2]);
2171                 x86_test_reg_reg (code, sreg, sreg);
2172                 br[4] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2173                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2174
2175                 br[1] = code; x86_jump8 (code, 0);
2176
2177                 x86_patch (br[0], code);
2178                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2179                 x86_patch (br[1], code);
2180                 x86_patch (br[4], code);
2181         }
2182         else
2183                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, tree->sreg1);
2184
2185         if (tree->flags & MONO_INST_INIT) {
2186                 int offset = 0;
2187                 if (tree->dreg != X86_EAX && sreg != X86_EAX) {
2188                         x86_push_reg (code, X86_EAX);
2189                         offset += 4;
2190                 }
2191                 if (tree->dreg != X86_ECX && sreg != X86_ECX) {
2192                         x86_push_reg (code, X86_ECX);
2193                         offset += 4;
2194                 }
2195                 if (tree->dreg != X86_EDI && sreg != X86_EDI) {
2196                         x86_push_reg (code, X86_EDI);
2197                         offset += 4;
2198                 }
2199
2200                 x86_shift_reg_imm (code, X86_SHR, sreg, 2);
2201                 if (sreg != X86_ECX)
2202                         x86_mov_reg_reg (code, X86_ECX, sreg, 4);
2203                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2204
2205                 if (cfg->param_area)
2206                         x86_lea_membase (code, X86_EDI, X86_ESP, offset + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2207                 else
2208                         x86_lea_membase (code, X86_EDI, X86_ESP, offset);
2209                 x86_cld (code);
2210                 x86_prefix (code, X86_REP_PREFIX);
2211                 x86_stosl (code);
2212
2213                 if (tree->dreg != X86_EDI && sreg != X86_EDI)
2214                         x86_pop_reg (code, X86_EDI);
2215                 if (tree->dreg != X86_ECX && sreg != X86_ECX)
2216                         x86_pop_reg (code, X86_ECX);
2217                 if (tree->dreg != X86_EAX && sreg != X86_EAX)
2218                         x86_pop_reg (code, X86_EAX);
2219         }
2220         return code;
2221 }
2222
2223
2224 static guint8*
2225 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
2226 {
2227         /* Move return value to the target register */
2228         switch (ins->opcode) {
2229         case OP_CALL:
2230         case OP_CALL_REG:
2231         case OP_CALL_MEMBASE:
2232                 if (ins->dreg != X86_EAX)
2233                         x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
2234                 break;
2235         default:
2236                 break;
2237         }
2238
2239         return code;
2240 }
2241
2242 #ifdef __APPLE__
2243 static int tls_gs_offset;
2244 #endif
2245
2246 gboolean
2247 mono_arch_have_fast_tls (void)
2248 {
2249 #ifdef TARGET_MACH
2250         static gboolean have_tls_get = FALSE;
2251         static gboolean inited = FALSE;
2252
2253         if (inited)
2254                 return have_tls_get;
2255
2256 #ifdef MONO_HAVE_FAST_TLS
2257         guint32 *ins;
2258
2259         ins = (guint32*)pthread_getspecific;
2260         /*
2261          * We're looking for these two instructions:
2262          *
2263          * mov    0x4(%esp),%eax
2264          * mov    %gs:[offset](,%eax,4),%eax
2265          */
2266         have_tls_get = ins [0] == 0x0424448b && ins [1] == 0x85048b65;
2267         tls_gs_offset = ins [2];
2268 #endif
2269
2270         inited = TRUE;
2271
2272         return have_tls_get;
2273 #elif defined(TARGET_ANDROID)
2274         return FALSE;
2275 #else
2276         return TRUE;
2277 #endif
2278 }
2279
2280 static guint8*
2281 mono_x86_emit_tls_set (guint8* code, int sreg, int tls_offset)
2282 {
2283 #if defined(__APPLE__)
2284         x86_prefix (code, X86_GS_PREFIX);
2285         x86_mov_mem_reg (code, tls_gs_offset + (tls_offset * 4), sreg, 4);
2286 #elif defined(TARGET_WIN32)
2287         g_assert_not_reached ();
2288 #else
2289         x86_prefix (code, X86_GS_PREFIX);
2290         x86_mov_mem_reg (code, tls_offset, sreg, 4);
2291 #endif
2292         return code;
2293 }
2294
2295 /*
2296  * mono_x86_emit_tls_get:
2297  * @code: buffer to store code to
2298  * @dreg: hard register where to place the result
2299  * @tls_offset: offset info
2300  *
2301  * mono_x86_emit_tls_get emits in @code the native code that puts in
2302  * the dreg register the item in the thread local storage identified
2303  * by tls_offset.
2304  *
2305  * Returns: a pointer to the end of the stored code
2306  */
2307 guint8*
2308 mono_x86_emit_tls_get (guint8* code, int dreg, int tls_offset)
2309 {
2310 #if defined(__APPLE__)
2311         x86_prefix (code, X86_GS_PREFIX);
2312         x86_mov_reg_mem (code, dreg, tls_gs_offset + (tls_offset * 4), 4);
2313 #elif defined(TARGET_WIN32)
2314         /*
2315          * See the Under the Hood article in the May 1996 issue of Microsoft Systems
2316          * Journal and/or a disassembly of the TlsGet () function.
2317          */
2318         x86_prefix (code, X86_FS_PREFIX);
2319         x86_mov_reg_mem (code, dreg, 0x18, 4);
2320         if (tls_offset < 64) {
2321                 x86_mov_reg_membase (code, dreg, dreg, 3600 + (tls_offset * 4), 4);
2322         } else {
2323                 guint8 *buf [16];
2324
2325                 g_assert (tls_offset < 0x440);
2326                 /* Load TEB->TlsExpansionSlots */
2327                 x86_mov_reg_membase (code, dreg, dreg, 0xf94, 4);
2328                 x86_test_reg_reg (code, dreg, dreg);
2329                 buf [0] = code;
2330                 x86_branch (code, X86_CC_EQ, code, TRUE);
2331                 x86_mov_reg_membase (code, dreg, dreg, (tls_offset * 4) - 0x100, 4);
2332                 x86_patch (buf [0], code);
2333         }
2334 #else
2335         if (optimize_for_xen) {
2336                 x86_prefix (code, X86_GS_PREFIX);
2337                 x86_mov_reg_mem (code, dreg, 0, 4);
2338                 x86_mov_reg_membase (code, dreg, dreg, tls_offset, 4);
2339         } else {
2340                 x86_prefix (code, X86_GS_PREFIX);
2341                 x86_mov_reg_mem (code, dreg, tls_offset, 4);
2342         }
2343 #endif
2344         return code;
2345 }
2346
2347 static guint8*
2348 emit_tls_get_reg (guint8* code, int dreg, int offset_reg)
2349 {
2350         /* offset_reg contains a value translated by mono_arch_translate_tls_offset () */
2351 #if defined(__APPLE__) || defined(__linux__)
2352         if (dreg != offset_reg)
2353                 x86_mov_reg_reg (code, dreg, offset_reg, sizeof (mgreg_t));
2354         x86_prefix (code, X86_GS_PREFIX);
2355         x86_mov_reg_membase (code, dreg, dreg, 0, sizeof (mgreg_t));
2356 #else
2357         g_assert_not_reached ();
2358 #endif
2359         return code;
2360 }
2361
2362 guint8*
2363 mono_x86_emit_tls_get_reg (guint8* code, int dreg, int offset_reg)
2364 {
2365         return emit_tls_get_reg (code, dreg, offset_reg);
2366 }
2367
2368 static guint8*
2369 emit_tls_set_reg (guint8* code, int sreg, int offset_reg)
2370 {
2371         /* offset_reg contains a value translated by mono_arch_translate_tls_offset () */
2372 #ifdef HOST_WIN32
2373         g_assert_not_reached ();
2374 #elif defined(__APPLE__) || defined(__linux__)
2375         x86_prefix (code, X86_GS_PREFIX);
2376         x86_mov_membase_reg (code, offset_reg, 0, sreg, sizeof (mgreg_t));
2377 #else
2378         g_assert_not_reached ();
2379 #endif
2380         return code;
2381 }
2382
2383 /*
2384  * emit_setup_lmf:
2385  *
2386  *   Emit code to initialize an LMF structure at LMF_OFFSET.
2387  */
2388 static guint8*
2389 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
2390 {
2391         /* save all caller saved regs */
2392         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), X86_EBX, sizeof (mgreg_t));
2393         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx));
2394         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), X86_EDI, sizeof (mgreg_t));
2395         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi));
2396         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), X86_ESI, sizeof (mgreg_t));
2397         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi));
2398         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebp), X86_EBP, sizeof (mgreg_t));
2399
2400         /* save the current IP */
2401         if (cfg->compile_aot) {
2402                 /* This pushes the current ip */
2403                 x86_call_imm (code, 0);
2404                 x86_pop_reg (code, X86_EAX);
2405         } else {
2406                 mono_add_patch_info (cfg, code + 1 - cfg->native_code, MONO_PATCH_INFO_IP, NULL);
2407                 x86_mov_reg_imm (code, X86_EAX, 0);
2408         }
2409         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, eip), X86_EAX, sizeof (mgreg_t));
2410
2411         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, eip), SLOT_NOREF);
2412         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebp), SLOT_NOREF);
2413         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), SLOT_NOREF);
2414         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), SLOT_NOREF);
2415         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), SLOT_NOREF);
2416         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esp), SLOT_NOREF);
2417         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, method), SLOT_NOREF);
2418         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, lmf_addr), SLOT_NOREF);
2419         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf), SLOT_NOREF);
2420
2421         return code;
2422 }
2423
2424 /* benchmark and set based on cpu */
2425 #define LOOP_ALIGNMENT 8
2426 #define bb_is_loop_start(bb) ((bb)->loop_body_start && (bb)->nesting)
2427
2428 #ifndef DISABLE_JIT
2429 void
2430 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2431 {
2432         MonoInst *ins;
2433         MonoCallInst *call;
2434         guint offset;
2435         guint8 *code = cfg->native_code + cfg->code_len;
2436         int max_len, cpos;
2437
2438         if (cfg->opt & MONO_OPT_LOOP) {
2439                 int pad, align = LOOP_ALIGNMENT;
2440                 /* set alignment depending on cpu */
2441                 if (bb_is_loop_start (bb) && (pad = (cfg->code_len & (align - 1)))) {
2442                         pad = align - pad;
2443                         /*g_print ("adding %d pad at %x to loop in %s\n", pad, cfg->code_len, cfg->method->name);*/
2444                         x86_padding (code, pad);
2445                         cfg->code_len += pad;
2446                         bb->native_offset = cfg->code_len;
2447                 }
2448         }
2449
2450         if (cfg->verbose_level > 2)
2451                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
2452
2453         cpos = bb->max_offset;
2454
2455         if ((cfg->prof_options & MONO_PROFILE_COVERAGE) && cfg->coverage_info) {
2456                 MonoProfileCoverageInfo *cov = cfg->coverage_info;
2457                 g_assert (!cfg->compile_aot);
2458                 cpos += 6;
2459
2460                 cov->data [bb->dfn].cil_code = bb->cil_code;
2461                 /* this is not thread save, but good enough */
2462                 x86_inc_mem (code, &cov->data [bb->dfn].count);
2463         }
2464
2465         offset = code - cfg->native_code;
2466
2467         mono_debug_open_block (cfg, bb, offset);
2468
2469     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num)
2470                 x86_breakpoint (code);
2471
2472         MONO_BB_FOR_EACH_INS (bb, ins) {
2473                 offset = code - cfg->native_code;
2474
2475                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
2476
2477 #define EXTRA_CODE_SPACE (16)
2478
2479                 if (G_UNLIKELY (offset > (cfg->code_size - max_len - EXTRA_CODE_SPACE))) {
2480                         cfg->code_size *= 2;
2481                         cfg->native_code = mono_realloc_native_code(cfg);
2482                         code = cfg->native_code + offset;
2483                         cfg->stat_code_reallocs++;
2484                 }
2485
2486                 if (cfg->debug_info)
2487                         mono_debug_record_line_number (cfg, ins, offset);
2488
2489                 switch (ins->opcode) {
2490                 case OP_BIGMUL:
2491                         x86_mul_reg (code, ins->sreg2, TRUE);
2492                         break;
2493                 case OP_BIGMUL_UN:
2494                         x86_mul_reg (code, ins->sreg2, FALSE);
2495                         break;
2496                 case OP_X86_SETEQ_MEMBASE:
2497                 case OP_X86_SETNE_MEMBASE:
2498                         x86_set_membase (code, ins->opcode == OP_X86_SETEQ_MEMBASE ? X86_CC_EQ : X86_CC_NE,
2499                                          ins->inst_basereg, ins->inst_offset, TRUE);
2500                         break;
2501                 case OP_STOREI1_MEMBASE_IMM:
2502                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 1);
2503                         break;
2504                 case OP_STOREI2_MEMBASE_IMM:
2505                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 2);
2506                         break;
2507                 case OP_STORE_MEMBASE_IMM:
2508                 case OP_STOREI4_MEMBASE_IMM:
2509                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 4);
2510                         break;
2511                 case OP_STOREI1_MEMBASE_REG:
2512                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 1);
2513                         break;
2514                 case OP_STOREI2_MEMBASE_REG:
2515                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 2);
2516                         break;
2517                 case OP_STORE_MEMBASE_REG:
2518                 case OP_STOREI4_MEMBASE_REG:
2519                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 4);
2520                         break;
2521                 case OP_STORE_MEM_IMM:
2522                         x86_mov_mem_imm (code, ins->inst_p0, ins->inst_c0, 4);
2523                         break;
2524                 case OP_LOADU4_MEM:
2525                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2526                         break;
2527                 case OP_LOAD_MEM:
2528                 case OP_LOADI4_MEM:
2529                         /* These are created by the cprop pass so they use inst_imm as the source */
2530                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2531                         break;
2532                 case OP_LOADU1_MEM:
2533                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, FALSE);
2534                         break;
2535                 case OP_LOADU2_MEM:
2536                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, TRUE);
2537                         break;
2538                 case OP_LOAD_MEMBASE:
2539                 case OP_LOADI4_MEMBASE:
2540                 case OP_LOADU4_MEMBASE:
2541                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
2542                         break;
2543                 case OP_LOADU1_MEMBASE:
2544                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
2545                         break;
2546                 case OP_LOADI1_MEMBASE:
2547                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
2548                         break;
2549                 case OP_LOADU2_MEMBASE:
2550                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
2551                         break;
2552                 case OP_LOADI2_MEMBASE:
2553                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
2554                         break;
2555                 case OP_ICONV_TO_I1:
2556                 case OP_SEXT_I1:
2557                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, FALSE);
2558                         break;
2559                 case OP_ICONV_TO_I2:
2560                 case OP_SEXT_I2:
2561                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, TRUE);
2562                         break;
2563                 case OP_ICONV_TO_U1:
2564                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, FALSE);
2565                         break;
2566                 case OP_ICONV_TO_U2:
2567                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, TRUE);
2568                         break;
2569                 case OP_COMPARE:
2570                 case OP_ICOMPARE:
2571                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
2572                         break;
2573                 case OP_COMPARE_IMM:
2574                 case OP_ICOMPARE_IMM:
2575                         x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
2576                         break;
2577                 case OP_X86_COMPARE_MEMBASE_REG:
2578                         x86_alu_membase_reg (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2579                         break;
2580                 case OP_X86_COMPARE_MEMBASE_IMM:
2581                         x86_alu_membase_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2582                         break;
2583                 case OP_X86_COMPARE_MEMBASE8_IMM:
2584                         x86_alu_membase8_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2585                         break;
2586                 case OP_X86_COMPARE_REG_MEMBASE:
2587                         x86_alu_reg_membase (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset);
2588                         break;
2589                 case OP_X86_COMPARE_MEM_IMM:
2590                         x86_alu_mem_imm (code, X86_CMP, ins->inst_offset, ins->inst_imm);
2591                         break;
2592                 case OP_X86_TEST_NULL:
2593                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
2594                         break;
2595                 case OP_X86_ADD_MEMBASE_IMM:
2596                         x86_alu_membase_imm (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2597                         break;
2598                 case OP_X86_ADD_REG_MEMBASE:
2599                         x86_alu_reg_membase (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset);
2600                         break;
2601                 case OP_X86_SUB_MEMBASE_IMM:
2602                         x86_alu_membase_imm (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2603                         break;
2604                 case OP_X86_SUB_REG_MEMBASE:
2605                         x86_alu_reg_membase (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset);
2606                         break;
2607                 case OP_X86_AND_MEMBASE_IMM:
2608                         x86_alu_membase_imm (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2609                         break;
2610                 case OP_X86_OR_MEMBASE_IMM:
2611                         x86_alu_membase_imm (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2612                         break;
2613                 case OP_X86_XOR_MEMBASE_IMM:
2614                         x86_alu_membase_imm (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2615                         break;
2616                 case OP_X86_ADD_MEMBASE_REG:
2617                         x86_alu_membase_reg (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2618                         break;
2619                 case OP_X86_SUB_MEMBASE_REG:
2620                         x86_alu_membase_reg (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2621                         break;
2622                 case OP_X86_AND_MEMBASE_REG:
2623                         x86_alu_membase_reg (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2624                         break;
2625                 case OP_X86_OR_MEMBASE_REG:
2626                         x86_alu_membase_reg (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2627                         break;
2628                 case OP_X86_XOR_MEMBASE_REG:
2629                         x86_alu_membase_reg (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2630                         break;
2631                 case OP_X86_INC_MEMBASE:
2632                         x86_inc_membase (code, ins->inst_basereg, ins->inst_offset);
2633                         break;
2634                 case OP_X86_INC_REG:
2635                         x86_inc_reg (code, ins->dreg);
2636                         break;
2637                 case OP_X86_DEC_MEMBASE:
2638                         x86_dec_membase (code, ins->inst_basereg, ins->inst_offset);
2639                         break;
2640                 case OP_X86_DEC_REG:
2641                         x86_dec_reg (code, ins->dreg);
2642                         break;
2643                 case OP_X86_MUL_REG_MEMBASE:
2644                         x86_imul_reg_membase (code, ins->sreg1, ins->sreg2, ins->inst_offset);
2645                         break;
2646                 case OP_X86_AND_REG_MEMBASE:
2647                         x86_alu_reg_membase (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset);
2648                         break;
2649                 case OP_X86_OR_REG_MEMBASE:
2650                         x86_alu_reg_membase (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset);
2651                         break;
2652                 case OP_X86_XOR_REG_MEMBASE:
2653                         x86_alu_reg_membase (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset);
2654                         break;
2655                 case OP_BREAK:
2656                         x86_breakpoint (code);
2657                         break;
2658                 case OP_RELAXED_NOP:
2659                         x86_prefix (code, X86_REP_PREFIX);
2660                         x86_nop (code);
2661                         break;
2662                 case OP_HARD_NOP:
2663                         x86_nop (code);
2664                         break;
2665                 case OP_NOP:
2666                 case OP_DUMMY_USE:
2667                 case OP_DUMMY_STORE:
2668                 case OP_DUMMY_ICONST:
2669                 case OP_DUMMY_R8CONST:
2670                 case OP_NOT_REACHED:
2671                 case OP_NOT_NULL:
2672                         break;
2673                 case OP_IL_SEQ_POINT:
2674                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2675                         break;
2676                 case OP_SEQ_POINT: {
2677                         int i;
2678
2679                         if (cfg->compile_aot)
2680                                 NOT_IMPLEMENTED;
2681
2682                         /* Have to use ecx as a temp reg since this can occur after OP_SETRET */
2683
2684                         /*
2685                          * We do this _before_ the breakpoint, so single stepping after
2686                          * a breakpoint is hit will step to the next IL offset.
2687                          */
2688                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
2689                                 MonoInst *var = cfg->arch.ss_tramp_var;
2690                                 guint8 *br [1];
2691
2692                                 g_assert (var);
2693                                 g_assert (var->opcode == OP_REGOFFSET);
2694                                 /* Load ss_tramp_var */
2695                                 /* This is equal to &ss_trampoline */
2696                                 x86_mov_reg_membase (code, X86_ECX, var->inst_basereg, var->inst_offset, sizeof (mgreg_t));
2697                                 x86_alu_membase_imm (code, X86_CMP, X86_ECX, 0, 0);
2698                                 br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2699                                 x86_call_membase (code, X86_ECX, 0);
2700                                 x86_patch (br [0], code);
2701                         }
2702
2703                         /*
2704                          * Many parts of sdb depend on the ip after the single step trampoline call to be equal to the seq point offset.
2705                          * This means we have to put the loading of bp_tramp_var after the offset.
2706                          */
2707
2708                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2709
2710                         MonoInst *var = cfg->arch.bp_tramp_var;
2711
2712                         g_assert (var);
2713                         g_assert (var->opcode == OP_REGOFFSET);
2714                         /* Load the address of the bp trampoline */
2715                         /* This needs to be constant size */
2716                         guint8 *start = code;
2717                         x86_mov_reg_membase (code, X86_ECX, var->inst_basereg, var->inst_offset, 4);
2718                         if (code < start + OP_SEQ_POINT_BP_OFFSET) {
2719                                 int size = start + OP_SEQ_POINT_BP_OFFSET - code;
2720                                 x86_padding (code, size);
2721                         }
2722                         /*
2723                          * A placeholder for a possible breakpoint inserted by
2724                          * mono_arch_set_breakpoint ().
2725                          */
2726                         for (i = 0; i < 2; ++i)
2727                                 x86_nop (code);
2728                         /*
2729                          * Add an additional nop so skipping the bp doesn't cause the ip to point
2730                          * to another IL offset.
2731                          */
2732                         x86_nop (code);
2733                         break;
2734                 }
2735                 case OP_ADDCC:
2736                 case OP_IADDCC:
2737                 case OP_IADD:
2738                         x86_alu_reg_reg (code, X86_ADD, ins->sreg1, ins->sreg2);
2739                         break;
2740                 case OP_ADC:
2741                 case OP_IADC:
2742                         x86_alu_reg_reg (code, X86_ADC, ins->sreg1, ins->sreg2);
2743                         break;
2744                 case OP_ADDCC_IMM:
2745                 case OP_ADD_IMM:
2746                 case OP_IADD_IMM:
2747                         x86_alu_reg_imm (code, X86_ADD, ins->dreg, ins->inst_imm);
2748                         break;
2749                 case OP_ADC_IMM:
2750                 case OP_IADC_IMM:
2751                         x86_alu_reg_imm (code, X86_ADC, ins->dreg, ins->inst_imm);
2752                         break;
2753                 case OP_SUBCC:
2754                 case OP_ISUBCC:
2755                 case OP_ISUB:
2756                         x86_alu_reg_reg (code, X86_SUB, ins->sreg1, ins->sreg2);
2757                         break;
2758                 case OP_SBB:
2759                 case OP_ISBB:
2760                         x86_alu_reg_reg (code, X86_SBB, ins->sreg1, ins->sreg2);
2761                         break;
2762                 case OP_SUBCC_IMM:
2763                 case OP_SUB_IMM:
2764                 case OP_ISUB_IMM:
2765                         x86_alu_reg_imm (code, X86_SUB, ins->dreg, ins->inst_imm);
2766                         break;
2767                 case OP_SBB_IMM:
2768                 case OP_ISBB_IMM:
2769                         x86_alu_reg_imm (code, X86_SBB, ins->dreg, ins->inst_imm);
2770                         break;
2771                 case OP_IAND:
2772                         x86_alu_reg_reg (code, X86_AND, ins->sreg1, ins->sreg2);
2773                         break;
2774                 case OP_AND_IMM:
2775                 case OP_IAND_IMM:
2776                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_imm);
2777                         break;
2778                 case OP_IDIV:
2779                 case OP_IREM:
2780                         /*
2781                          * The code is the same for div/rem, the allocator will allocate dreg
2782                          * to RAX/RDX as appropriate.
2783                          */
2784                         if (ins->sreg2 == X86_EDX) {
2785                                 /* cdq clobbers this */
2786                                 x86_push_reg (code, ins->sreg2);
2787                                 x86_cdq (code);
2788                                 x86_div_membase (code, X86_ESP, 0, TRUE);
2789                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2790                         } else {
2791                                 x86_cdq (code);
2792                                 x86_div_reg (code, ins->sreg2, TRUE);
2793                         }
2794                         break;
2795                 case OP_IDIV_UN:
2796                 case OP_IREM_UN:
2797                         if (ins->sreg2 == X86_EDX) {
2798                                 x86_push_reg (code, ins->sreg2);
2799                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2800                                 x86_div_membase (code, X86_ESP, 0, FALSE);
2801                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2802                         } else {
2803                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2804                                 x86_div_reg (code, ins->sreg2, FALSE);
2805                         }
2806                         break;
2807                 case OP_DIV_IMM:
2808                         x86_mov_reg_imm (code, ins->sreg2, ins->inst_imm);
2809                         x86_cdq (code);
2810                         x86_div_reg (code, ins->sreg2, TRUE);
2811                         break;
2812                 case OP_IREM_IMM: {
2813                         int power = mono_is_power_of_two (ins->inst_imm);
2814
2815                         g_assert (ins->sreg1 == X86_EAX);
2816                         g_assert (ins->dreg == X86_EAX);
2817                         g_assert (power >= 0);
2818
2819                         if (power == 1) {
2820                                 /* Based on http://compilers.iecc.com/comparch/article/93-04-079 */
2821                                 x86_cdq (code);
2822                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, 1);
2823                                 /*
2824                                  * If the divident is >= 0, this does not nothing. If it is positive, it
2825                                  * it transforms %eax=0 into %eax=0, and %eax=1 into %eax=-1.
2826                                  */
2827                                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EDX);
2828                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2829                         } else if (power == 0) {
2830                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
2831                         } else {
2832                                 /* Based on gcc code */
2833
2834                                 /* Add compensation for negative dividents */
2835                                 x86_cdq (code);
2836                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, 32 - power);
2837                                 x86_alu_reg_reg (code, X86_ADD, X86_EAX, X86_EDX);
2838                                 /* Compute remainder */
2839                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, (1 << power) - 1);
2840                                 /* Remove compensation */
2841                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2842                         }
2843                         break;
2844                 }
2845                 case OP_IOR:
2846                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
2847                         break;
2848                 case OP_OR_IMM:
2849                 case OP_IOR_IMM:
2850                         x86_alu_reg_imm (code, X86_OR, ins->sreg1, ins->inst_imm);
2851                         break;
2852                 case OP_IXOR:
2853                         x86_alu_reg_reg (code, X86_XOR, ins->sreg1, ins->sreg2);
2854                         break;
2855                 case OP_XOR_IMM:
2856                 case OP_IXOR_IMM:
2857                         x86_alu_reg_imm (code, X86_XOR, ins->sreg1, ins->inst_imm);
2858                         break;
2859                 case OP_ISHL:
2860                         g_assert (ins->sreg2 == X86_ECX);
2861                         x86_shift_reg (code, X86_SHL, ins->dreg);
2862                         break;
2863                 case OP_ISHR:
2864                         g_assert (ins->sreg2 == X86_ECX);
2865                         x86_shift_reg (code, X86_SAR, ins->dreg);
2866                         break;
2867                 case OP_SHR_IMM:
2868                 case OP_ISHR_IMM:
2869                         x86_shift_reg_imm (code, X86_SAR, ins->dreg, ins->inst_imm);
2870                         break;
2871                 case OP_SHR_UN_IMM:
2872                 case OP_ISHR_UN_IMM:
2873                         x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_imm);
2874                         break;
2875                 case OP_ISHR_UN:
2876                         g_assert (ins->sreg2 == X86_ECX);
2877                         x86_shift_reg (code, X86_SHR, ins->dreg);
2878                         break;
2879                 case OP_SHL_IMM:
2880                 case OP_ISHL_IMM:
2881                         x86_shift_reg_imm (code, X86_SHL, ins->dreg, ins->inst_imm);
2882                         break;
2883                 case OP_LSHL: {
2884                         guint8 *jump_to_end;
2885
2886                         /* handle shifts below 32 bits */
2887                         x86_shld_reg (code, ins->backend.reg3, ins->sreg1);
2888                         x86_shift_reg (code, X86_SHL, ins->sreg1);
2889
2890                         x86_test_reg_imm (code, X86_ECX, 32);
2891                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
2892
2893                         /* handle shift over 32 bit */
2894                         x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
2895                         x86_clear_reg (code, ins->sreg1);
2896
2897                         x86_patch (jump_to_end, code);
2898                         }
2899                         break;
2900                 case OP_LSHR: {
2901                         guint8 *jump_to_end;
2902
2903                         /* handle shifts below 32 bits */
2904                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
2905                         x86_shift_reg (code, X86_SAR, ins->backend.reg3);
2906
2907                         x86_test_reg_imm (code, X86_ECX, 32);
2908                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2909
2910                         /* handle shifts over 31 bits */
2911                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2912                         x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 31);
2913
2914                         x86_patch (jump_to_end, code);
2915                         }
2916                         break;
2917                 case OP_LSHR_UN: {
2918                         guint8 *jump_to_end;
2919
2920                         /* handle shifts below 32 bits */
2921                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
2922                         x86_shift_reg (code, X86_SHR, ins->backend.reg3);
2923
2924                         x86_test_reg_imm (code, X86_ECX, 32);
2925                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2926
2927                         /* handle shifts over 31 bits */
2928                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2929                         x86_clear_reg (code, ins->backend.reg3);
2930
2931                         x86_patch (jump_to_end, code);
2932                         }
2933                         break;
2934                 case OP_LSHL_IMM:
2935                         if (ins->inst_imm >= 32) {
2936                                 x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
2937                                 x86_clear_reg (code, ins->sreg1);
2938                                 x86_shift_reg_imm (code, X86_SHL, ins->backend.reg3, ins->inst_imm - 32);
2939                         } else {
2940                                 x86_shld_reg_imm (code, ins->backend.reg3, ins->sreg1, ins->inst_imm);
2941                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg1, ins->inst_imm);
2942                         }
2943                         break;
2944                 case OP_LSHR_IMM:
2945                         if (ins->inst_imm >= 32) {
2946                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3,  4);
2947                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 0x1f);
2948                                 x86_shift_reg_imm (code, X86_SAR, ins->sreg1, ins->inst_imm - 32);
2949                         } else {
2950                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
2951                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, ins->inst_imm);
2952                         }
2953                         break;
2954                 case OP_LSHR_UN_IMM:
2955                         if (ins->inst_imm >= 32) {
2956                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2957                                 x86_clear_reg (code, ins->backend.reg3);
2958                                 x86_shift_reg_imm (code, X86_SHR, ins->sreg1, ins->inst_imm - 32);
2959                         } else {
2960                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
2961                                 x86_shift_reg_imm (code, X86_SHR, ins->backend.reg3, ins->inst_imm);
2962                         }
2963                         break;
2964                 case OP_INOT:
2965                         x86_not_reg (code, ins->sreg1);
2966                         break;
2967                 case OP_INEG:
2968                         x86_neg_reg (code, ins->sreg1);
2969                         break;
2970
2971                 case OP_IMUL:
2972                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
2973                         break;
2974                 case OP_MUL_IMM:
2975                 case OP_IMUL_IMM:
2976                         switch (ins->inst_imm) {
2977                         case 2:
2978                                 /* MOV r1, r2 */
2979                                 /* ADD r1, r1 */
2980                                 if (ins->dreg != ins->sreg1)
2981                                         x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
2982                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2983                                 break;
2984                         case 3:
2985                                 /* LEA r1, [r2 + r2*2] */
2986                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2987                                 break;
2988                         case 5:
2989                                 /* LEA r1, [r2 + r2*4] */
2990                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2991                                 break;
2992                         case 6:
2993                                 /* LEA r1, [r2 + r2*2] */
2994                                 /* ADD r1, r1          */
2995                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2996                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2997                                 break;
2998                         case 9:
2999                                 /* LEA r1, [r2 + r2*8] */
3000                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 3);
3001                                 break;
3002                         case 10:
3003                                 /* LEA r1, [r2 + r2*4] */
3004                                 /* ADD r1, r1          */
3005                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3006                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
3007                                 break;
3008                         case 12:
3009                                 /* LEA r1, [r2 + r2*2] */
3010                                 /* SHL r1, 2           */
3011                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
3012                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
3013                                 break;
3014                         case 25:
3015                                 /* LEA r1, [r2 + r2*4] */
3016                                 /* LEA r1, [r1 + r1*4] */
3017                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3018                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
3019                                 break;
3020                         case 100:
3021                                 /* LEA r1, [r2 + r2*4] */
3022                                 /* SHL r1, 2           */
3023                                 /* LEA r1, [r1 + r1*4] */
3024                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3025                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
3026                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
3027                                 break;
3028                         default:
3029                                 x86_imul_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_imm);
3030                                 break;
3031                         }
3032                         break;
3033                 case OP_IMUL_OVF:
3034                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
3035                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3036                         break;
3037                 case OP_IMUL_OVF_UN: {
3038                         /* the mul operation and the exception check should most likely be split */
3039                         int non_eax_reg, saved_eax = FALSE, saved_edx = FALSE;
3040                         /*g_assert (ins->sreg2 == X86_EAX);
3041                         g_assert (ins->dreg == X86_EAX);*/
3042                         if (ins->sreg2 == X86_EAX) {
3043                                 non_eax_reg = ins->sreg1;
3044                         } else if (ins->sreg1 == X86_EAX) {
3045                                 non_eax_reg = ins->sreg2;
3046                         } else {
3047                                 /* no need to save since we're going to store to it anyway */
3048                                 if (ins->dreg != X86_EAX) {
3049                                         saved_eax = TRUE;
3050                                         x86_push_reg (code, X86_EAX);
3051                                 }
3052                                 x86_mov_reg_reg (code, X86_EAX, ins->sreg1, 4);
3053                                 non_eax_reg = ins->sreg2;
3054                         }
3055                         if (ins->dreg == X86_EDX) {
3056                                 if (!saved_eax) {
3057                                         saved_eax = TRUE;
3058                                         x86_push_reg (code, X86_EAX);
3059                                 }
3060                         } else {
3061                                 saved_edx = TRUE;
3062                                 x86_push_reg (code, X86_EDX);
3063                         }
3064                         x86_mul_reg (code, non_eax_reg, FALSE);
3065                         /* save before the check since pop and mov don't change the flags */
3066                         if (ins->dreg != X86_EAX)
3067                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
3068                         if (saved_edx)
3069                                 x86_pop_reg (code, X86_EDX);
3070                         if (saved_eax)
3071                                 x86_pop_reg (code, X86_EAX);
3072                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3073                         break;
3074                 }
3075                 case OP_ICONST:
3076                         x86_mov_reg_imm (code, ins->dreg, ins->inst_c0);
3077                         break;
3078                 case OP_AOTCONST:
3079                         g_assert_not_reached ();
3080                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3081                         x86_mov_reg_imm (code, ins->dreg, 0);
3082                         break;
3083                 case OP_JUMP_TABLE:
3084                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3085                         x86_mov_reg_imm (code, ins->dreg, 0);
3086                         break;
3087                 case OP_LOAD_GOTADDR:
3088                         g_assert (ins->dreg == MONO_ARCH_GOT_REG);
3089                         code = mono_arch_emit_load_got_addr (cfg->native_code, code, cfg, NULL);
3090                         break;
3091                 case OP_GOT_ENTRY:
3092                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3093                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, 0xf0f0f0f0, 4);
3094                         break;
3095                 case OP_X86_PUSH_GOT_ENTRY:
3096                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3097                         x86_push_membase (code, ins->inst_basereg, 0xf0f0f0f0);
3098                         break;
3099                 case OP_MOVE:
3100                         if (ins->dreg != ins->sreg1)
3101                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3102                         break;
3103                 case OP_TAILCALL: {
3104                         MonoCallInst *call = (MonoCallInst*)ins;
3105                         int pos = 0, i;
3106
3107                         ins->flags |= MONO_INST_GC_CALLSITE;
3108                         ins->backend.pc_offset = code - cfg->native_code;
3109
3110                         /* reset offset to make max_len work */
3111                         offset = code - cfg->native_code;
3112
3113                         g_assert (!cfg->method->save_lmf);
3114
3115                         /* restore callee saved registers */
3116                         for (i = 0; i < X86_NREG; ++i)
3117                                 if (X86_IS_CALLEE_SAVED_REG (i) && cfg->used_int_regs & (1 << i))
3118                                         pos -= 4;
3119                         if (cfg->used_int_regs & (1 << X86_ESI)) {
3120                                 x86_mov_reg_membase (code, X86_ESI, X86_EBP, pos, 4);
3121                                 pos += 4;
3122                         }
3123                         if (cfg->used_int_regs & (1 << X86_EDI)) {
3124                                 x86_mov_reg_membase (code, X86_EDI, X86_EBP, pos, 4);
3125                                 pos += 4;
3126                         }
3127                         if (cfg->used_int_regs & (1 << X86_EBX)) {
3128                                 x86_mov_reg_membase (code, X86_EBX, X86_EBP, pos, 4);
3129                                 pos += 4;
3130                         }
3131
3132                         /* Copy arguments on the stack to our argument area */
3133                         for (i = 0; i < call->stack_usage - call->stack_align_amount; i += 4) {
3134                                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, i, 4);
3135                                 x86_mov_membase_reg (code, X86_EBP, 8 + i, X86_EAX, 4);
3136                         }
3137
3138                         /* restore ESP/EBP */
3139                         x86_leave (code);
3140                         offset = code - cfg->native_code;
3141                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_METHOD_JUMP, call->method);
3142                         x86_jump32 (code, 0);
3143
3144                         ins->flags |= MONO_INST_GC_CALLSITE;
3145                         cfg->disable_aot = TRUE;
3146                         break;
3147                 }
3148                 case OP_CHECK_THIS:
3149                         /* ensure ins->sreg1 is not NULL
3150                          * note that cmp DWORD PTR [eax], eax is one byte shorter than
3151                          * cmp DWORD PTR [eax], 0
3152                          */
3153                         x86_alu_membase_reg (code, X86_CMP, ins->sreg1, 0, ins->sreg1);
3154                         break;
3155                 case OP_ARGLIST: {
3156                         int hreg = ins->sreg1 == X86_EAX? X86_ECX: X86_EAX;
3157                         x86_push_reg (code, hreg);
3158                         x86_lea_membase (code, hreg, X86_EBP, cfg->sig_cookie);
3159                         x86_mov_membase_reg (code, ins->sreg1, 0, hreg, 4);
3160                         x86_pop_reg (code, hreg);
3161                         break;
3162                 }
3163                 case OP_FCALL:
3164                 case OP_LCALL:
3165                 case OP_VCALL:
3166                 case OP_VCALL2:
3167                 case OP_VOIDCALL:
3168                 case OP_CALL:
3169                 case OP_FCALL_REG:
3170                 case OP_LCALL_REG:
3171                 case OP_VCALL_REG:
3172                 case OP_VCALL2_REG:
3173                 case OP_VOIDCALL_REG:
3174                 case OP_CALL_REG:
3175                 case OP_FCALL_MEMBASE:
3176                 case OP_LCALL_MEMBASE:
3177                 case OP_VCALL_MEMBASE:
3178                 case OP_VCALL2_MEMBASE:
3179                 case OP_VOIDCALL_MEMBASE:
3180                 case OP_CALL_MEMBASE: {
3181                         CallInfo *cinfo;
3182
3183                         call = (MonoCallInst*)ins;
3184                         cinfo = (CallInfo*)call->call_info;
3185
3186                         switch (ins->opcode) {
3187                         case OP_FCALL:
3188                         case OP_LCALL:
3189                         case OP_VCALL:
3190                         case OP_VCALL2:
3191                         case OP_VOIDCALL:
3192                         case OP_CALL:
3193                                 if (ins->flags & MONO_INST_HAS_METHOD)
3194                                         code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
3195                                 else
3196                                         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
3197                                 break;
3198                         case OP_FCALL_REG:
3199                         case OP_LCALL_REG:
3200                         case OP_VCALL_REG:
3201                         case OP_VCALL2_REG:
3202                         case OP_VOIDCALL_REG:
3203                         case OP_CALL_REG:
3204                                 x86_call_reg (code, ins->sreg1);
3205                                 break;
3206                         case OP_FCALL_MEMBASE:
3207                         case OP_LCALL_MEMBASE:
3208                         case OP_VCALL_MEMBASE:
3209                         case OP_VCALL2_MEMBASE:
3210                         case OP_VOIDCALL_MEMBASE:
3211                         case OP_CALL_MEMBASE:
3212                                 x86_call_membase (code, ins->sreg1, ins->inst_offset);
3213                                 break;
3214                         default:
3215                                 g_assert_not_reached ();
3216                                 break;
3217                         }
3218                         ins->flags |= MONO_INST_GC_CALLSITE;
3219                         ins->backend.pc_offset = code - cfg->native_code;
3220                         if (cinfo->callee_stack_pop) {
3221                                 /* Have to compensate for the stack space popped by the callee */
3222                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, cinfo->callee_stack_pop);
3223                         }
3224                         code = emit_move_return_value (cfg, ins, code);
3225                         break;
3226                 }
3227                 case OP_X86_LEA:
3228                         x86_lea_memindex (code, ins->dreg, ins->sreg1, ins->inst_imm, ins->sreg2, ins->backend.shift_amount);
3229                         break;
3230                 case OP_X86_LEA_MEMBASE:
3231                         x86_lea_membase (code, ins->dreg, ins->sreg1, ins->inst_imm);
3232                         break;
3233                 case OP_X86_XCHG:
3234                         x86_xchg_reg_reg (code, ins->sreg1, ins->sreg2, 4);
3235                         break;
3236                 case OP_LOCALLOC:
3237                         /* keep alignment */
3238                         x86_alu_reg_imm (code, X86_ADD, ins->sreg1, MONO_ARCH_LOCALLOC_ALIGNMENT - 1);
3239                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ~(MONO_ARCH_LOCALLOC_ALIGNMENT - 1));
3240                         code = mono_emit_stack_alloc (cfg, code, ins);
3241                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3242                         if (cfg->param_area)
3243                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3244                         break;
3245                 case OP_LOCALLOC_IMM: {
3246                         guint32 size = ins->inst_imm;
3247                         size = (size + (MONO_ARCH_FRAME_ALIGNMENT - 1)) & ~ (MONO_ARCH_FRAME_ALIGNMENT - 1);
3248
3249                         if (ins->flags & MONO_INST_INIT) {
3250                                 /* FIXME: Optimize this */
3251                                 x86_mov_reg_imm (code, ins->dreg, size);
3252                                 ins->sreg1 = ins->dreg;
3253
3254                                 code = mono_emit_stack_alloc (cfg, code, ins);
3255                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3256                         } else {
3257                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, size);
3258                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3259                         }
3260                         if (cfg->param_area)
3261                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3262                         break;
3263                 }
3264                 case OP_THROW: {
3265                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3266                         x86_push_reg (code, ins->sreg1);
3267                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3268                                                           (gpointer)"mono_arch_throw_exception");
3269                         ins->flags |= MONO_INST_GC_CALLSITE;
3270                         ins->backend.pc_offset = code - cfg->native_code;
3271                         break;
3272                 }
3273                 case OP_RETHROW: {
3274                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3275                         x86_push_reg (code, ins->sreg1);
3276                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3277                                                           (gpointer)"mono_arch_rethrow_exception");
3278                         ins->flags |= MONO_INST_GC_CALLSITE;
3279                         ins->backend.pc_offset = code - cfg->native_code;
3280                         break;
3281                 }
3282                 case OP_CALL_HANDLER:
3283                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3284                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3285                         x86_call_imm (code, 0);
3286                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
3287                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3288                         break;
3289                 case OP_START_HANDLER: {
3290                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3291                         x86_mov_membase_reg (code, spvar->inst_basereg, spvar->inst_offset, X86_ESP, 4);
3292                         if (cfg->param_area)
3293                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3294                         break;
3295                 }
3296                 case OP_ENDFINALLY: {
3297                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3298                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3299                         x86_ret (code);
3300                         break;
3301                 }
3302                 case OP_ENDFILTER: {
3303                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3304                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3305                         /* The local allocator will put the result into EAX */
3306                         x86_ret (code);
3307                         break;
3308                 }
3309                 case OP_GET_EX_OBJ:
3310                         if (ins->dreg != X86_EAX)
3311                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, sizeof (gpointer));
3312                         break;
3313
3314                 case OP_LABEL:
3315                         ins->inst_c0 = code - cfg->native_code;
3316                         break;
3317                 case OP_BR:
3318                         if (ins->inst_target_bb->native_offset) {
3319                                 x86_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
3320                         } else {
3321                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3322                                 if ((cfg->opt & MONO_OPT_BRANCH) &&
3323                                     x86_is_imm8 (ins->inst_target_bb->max_offset - cpos))
3324                                         x86_jump8 (code, 0);
3325                                 else
3326                                         x86_jump32 (code, 0);
3327                         }
3328                         break;
3329                 case OP_BR_REG:
3330                         x86_jump_reg (code, ins->sreg1);
3331                         break;
3332                 case OP_ICNEQ:
3333                 case OP_ICGE:
3334                 case OP_ICLE:
3335                 case OP_ICGE_UN:
3336                 case OP_ICLE_UN:
3337
3338                 case OP_CEQ:
3339                 case OP_CLT:
3340                 case OP_CLT_UN:
3341                 case OP_CGT:
3342                 case OP_CGT_UN:
3343                 case OP_CNE:
3344                 case OP_ICEQ:
3345                 case OP_ICLT:
3346                 case OP_ICLT_UN:
3347                 case OP_ICGT:
3348                 case OP_ICGT_UN:
3349                         x86_set_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3350                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3351                         break;
3352                 case OP_COND_EXC_EQ:
3353                 case OP_COND_EXC_NE_UN:
3354                 case OP_COND_EXC_LT:
3355                 case OP_COND_EXC_LT_UN:
3356                 case OP_COND_EXC_GT:
3357                 case OP_COND_EXC_GT_UN:
3358                 case OP_COND_EXC_GE:
3359                 case OP_COND_EXC_GE_UN:
3360                 case OP_COND_EXC_LE:
3361                 case OP_COND_EXC_LE_UN:
3362                 case OP_COND_EXC_IEQ:
3363                 case OP_COND_EXC_INE_UN:
3364                 case OP_COND_EXC_ILT:
3365                 case OP_COND_EXC_ILT_UN:
3366                 case OP_COND_EXC_IGT:
3367                 case OP_COND_EXC_IGT_UN:
3368                 case OP_COND_EXC_IGE:
3369                 case OP_COND_EXC_IGE_UN:
3370                 case OP_COND_EXC_ILE:
3371                 case OP_COND_EXC_ILE_UN:
3372                         EMIT_COND_SYSTEM_EXCEPTION (cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->inst_p1);
3373                         break;
3374                 case OP_COND_EXC_OV:
3375                 case OP_COND_EXC_NO:
3376                 case OP_COND_EXC_C:
3377                 case OP_COND_EXC_NC:
3378                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_EQ], (ins->opcode < OP_COND_EXC_NE_UN), ins->inst_p1);
3379                         break;
3380                 case OP_COND_EXC_IOV:
3381                 case OP_COND_EXC_INO:
3382                 case OP_COND_EXC_IC:
3383                 case OP_COND_EXC_INC:
3384                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_IEQ], (ins->opcode < OP_COND_EXC_INE_UN), ins->inst_p1);
3385                         break;
3386                 case OP_IBEQ:
3387                 case OP_IBNE_UN:
3388                 case OP_IBLT:
3389                 case OP_IBLT_UN:
3390                 case OP_IBGT:
3391                 case OP_IBGT_UN:
3392                 case OP_IBGE:
3393                 case OP_IBGE_UN:
3394                 case OP_IBLE:
3395                 case OP_IBLE_UN:
3396                         EMIT_COND_BRANCH (ins, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3397                         break;
3398
3399                 case OP_CMOV_IEQ:
3400                 case OP_CMOV_IGE:
3401                 case OP_CMOV_IGT:
3402                 case OP_CMOV_ILE:
3403                 case OP_CMOV_ILT:
3404                 case OP_CMOV_INE_UN:
3405                 case OP_CMOV_IGE_UN:
3406                 case OP_CMOV_IGT_UN:
3407                 case OP_CMOV_ILE_UN:
3408                 case OP_CMOV_ILT_UN:
3409                         g_assert (ins->dreg == ins->sreg1);
3410                         x86_cmov_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, ins->sreg2);
3411                         break;
3412
3413                 /* floating point opcodes */
3414                 case OP_R8CONST: {
3415                         double d = *(double *)ins->inst_p0;
3416
3417                         if ((d == 0.0) && (mono_signbit (d) == 0)) {
3418                                 x86_fldz (code);
3419                         } else if (d == 1.0) {
3420                                 x86_fld1 (code);
3421                         } else {
3422                                 if (cfg->compile_aot) {
3423                                         guint32 *val = (guint32*)&d;
3424                                         x86_push_imm (code, val [1]);
3425                                         x86_push_imm (code, val [0]);
3426                                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3427                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3428                                 }
3429                                 else {
3430                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R8, ins->inst_p0);
3431                                         x86_fld (code, NULL, TRUE);
3432                                 }
3433                         }
3434                         break;
3435                 }
3436                 case OP_R4CONST: {
3437                         float f = *(float *)ins->inst_p0;
3438
3439                         if ((f == 0.0) && (mono_signbit (f) == 0)) {
3440                                 x86_fldz (code);
3441                         } else if (f == 1.0) {
3442                                 x86_fld1 (code);
3443                         } else {
3444                                 if (cfg->compile_aot) {
3445                                         guint32 val = *(guint32*)&f;
3446                                         x86_push_imm (code, val);
3447                                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3448                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3449                                 }
3450                                 else {
3451                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R4, ins->inst_p0);
3452                                         x86_fld (code, NULL, FALSE);
3453                                 }
3454                         }
3455                         break;
3456                 }
3457                 case OP_STORER8_MEMBASE_REG:
3458                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, TRUE, TRUE);
3459                         break;
3460                 case OP_LOADR8_MEMBASE:
3461                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3462                         break;
3463                 case OP_STORER4_MEMBASE_REG:
3464                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, FALSE, TRUE);
3465                         break;
3466                 case OP_LOADR4_MEMBASE:
3467                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3468                         break;
3469                 case OP_ICONV_TO_R4:
3470                         x86_push_reg (code, ins->sreg1);
3471                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3472                         /* Change precision */
3473                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3474                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3475                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3476                         break;
3477                 case OP_ICONV_TO_R8:
3478                         x86_push_reg (code, ins->sreg1);
3479                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3480                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3481                         break;
3482                 case OP_ICONV_TO_R_UN:
3483                         x86_push_imm (code, 0);
3484                         x86_push_reg (code, ins->sreg1);
3485                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3486                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3487                         break;
3488                 case OP_X86_FP_LOAD_I8:
3489                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3490                         break;
3491                 case OP_X86_FP_LOAD_I4:
3492                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3493                         break;
3494                 case OP_FCONV_TO_R4:
3495                         /* Change precision */
3496                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3497                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3498                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3499                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3500                         break;
3501                 case OP_FCONV_TO_I1:
3502                         code = emit_float_to_int (cfg, code, ins->dreg, 1, TRUE);
3503                         break;
3504                 case OP_FCONV_TO_U1:
3505                         code = emit_float_to_int (cfg, code, ins->dreg, 1, FALSE);
3506                         break;
3507                 case OP_FCONV_TO_I2:
3508                         code = emit_float_to_int (cfg, code, ins->dreg, 2, TRUE);
3509                         break;
3510                 case OP_FCONV_TO_U2:
3511                         code = emit_float_to_int (cfg, code, ins->dreg, 2, FALSE);
3512                         break;
3513                 case OP_FCONV_TO_I4:
3514                 case OP_FCONV_TO_I:
3515                         code = emit_float_to_int (cfg, code, ins->dreg, 4, TRUE);
3516                         break;
3517                 case OP_FCONV_TO_I8:
3518                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3519                         x86_fnstcw_membase(code, X86_ESP, 0);
3520                         x86_mov_reg_membase (code, ins->dreg, X86_ESP, 0, 2);
3521                         x86_alu_reg_imm (code, X86_OR, ins->dreg, 0xc00);
3522                         x86_mov_membase_reg (code, X86_ESP, 2, ins->dreg, 2);
3523                         x86_fldcw_membase (code, X86_ESP, 2);
3524                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
3525                         x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
3526                         x86_pop_reg (code, ins->dreg);
3527                         x86_pop_reg (code, ins->backend.reg3);
3528                         x86_fldcw_membase (code, X86_ESP, 0);
3529                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3530                         break;
3531                 case OP_LCONV_TO_R8_2:
3532                         x86_push_reg (code, ins->sreg2);
3533                         x86_push_reg (code, ins->sreg1);
3534                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3535                         /* Change precision */
3536                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3537                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3538                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3539                         break;
3540                 case OP_LCONV_TO_R4_2:
3541                         x86_push_reg (code, ins->sreg2);
3542                         x86_push_reg (code, ins->sreg1);
3543                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3544                         /* Change precision */
3545                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3546                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3547                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3548                         break;
3549                 case OP_LCONV_TO_R_UN_2: {
3550                         static guint8 mn[] = { 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 0x40 };
3551                         guint8 *br;
3552
3553                         /* load 64bit integer to FP stack */
3554                         x86_push_reg (code, ins->sreg2);
3555                         x86_push_reg (code, ins->sreg1);
3556                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3557
3558                         /* test if lreg is negative */
3559                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3560                         br = code; x86_branch8 (code, X86_CC_GEZ, 0, TRUE);
3561
3562                         /* add correction constant mn */
3563                         if (cfg->compile_aot) {
3564                                 x86_push_imm (code, (((guint32)mn [9]) << 24) | ((guint32)mn [8] << 16) | ((guint32)mn [7] << 8) | ((guint32)mn [6]));
3565                                 x86_push_imm (code, (((guint32)mn [5]) << 24) | ((guint32)mn [4] << 16) | ((guint32)mn [3] << 8) | ((guint32)mn [2]));
3566                                 x86_push_imm (code, (((guint32)mn [1]) << 24) | ((guint32)mn [0] << 16));
3567                                 x86_fld80_membase (code, X86_ESP, 2);
3568                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 12);
3569                         } else {
3570                                 x86_fld80_mem (code, mn);
3571                         }
3572                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3573
3574                         x86_patch (br, code);
3575
3576                         /* Change precision */
3577                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3578                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3579
3580                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3581
3582                         break;
3583                 }
3584                 case OP_LCONV_TO_OVF_I:
3585                 case OP_LCONV_TO_OVF_I4_2: {
3586                         guint8 *br [3], *label [1];
3587                         MonoInst *tins;
3588
3589                         /*
3590                          * Valid ints: 0xffffffff:8000000 to 00000000:0x7f000000
3591                          */
3592                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
3593
3594                         /* If the low word top bit is set, see if we are negative */
3595                         br [0] = code; x86_branch8 (code, X86_CC_LT, 0, TRUE);
3596                         /* We are not negative (no top bit set, check for our top word to be zero */
3597                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3598                         br [1] = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
3599                         label [0] = code;
3600
3601                         /* throw exception */
3602                         tins = mono_branch_optimize_exception_target (cfg, bb, "OverflowException");
3603                         if (tins) {
3604                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, tins->inst_true_bb);
3605                                 if ((cfg->opt & MONO_OPT_BRANCH) && x86_is_imm8 (tins->inst_true_bb->max_offset - cpos))
3606                                         x86_jump8 (code, 0);
3607                                 else
3608                                         x86_jump32 (code, 0);
3609                         } else {
3610                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, "OverflowException");
3611                                 x86_jump32 (code, 0);
3612                         }
3613
3614
3615                         x86_patch (br [0], code);
3616                         /* our top bit is set, check that top word is 0xfffffff */
3617                         x86_alu_reg_imm (code, X86_CMP, ins->sreg2, 0xffffffff);
3618
3619                         x86_patch (br [1], code);
3620                         /* nope, emit exception */
3621                         br [2] = code; x86_branch8 (code, X86_CC_NE, 0, TRUE);
3622                         x86_patch (br [2], label [0]);
3623
3624                         if (ins->dreg != ins->sreg1)
3625                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3626                         break;
3627                 }
3628                 case OP_FMOVE:
3629                         /* Not needed on the fp stack */
3630                         break;
3631                 case OP_MOVE_F_TO_I4:
3632                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
3633                         x86_mov_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, 4);
3634                         break;
3635                 case OP_MOVE_I4_TO_F:
3636                         x86_mov_membase_reg (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1, 4);
3637                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE);
3638                         break;
3639                 case OP_FADD:
3640                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3641                         break;
3642                 case OP_FSUB:
3643                         x86_fp_op_reg (code, X86_FSUB, 1, TRUE);
3644                         break;
3645                 case OP_FMUL:
3646                         x86_fp_op_reg (code, X86_FMUL, 1, TRUE);
3647                         break;
3648                 case OP_FDIV:
3649                         x86_fp_op_reg (code, X86_FDIV, 1, TRUE);
3650                         break;
3651                 case OP_FNEG:
3652                         x86_fchs (code);
3653                         break;
3654                 case OP_SIN:
3655                         x86_fsin (code);
3656                         x86_fldz (code);
3657                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3658                         break;
3659                 case OP_COS:
3660                         x86_fcos (code);
3661                         x86_fldz (code);
3662                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3663                         break;
3664                 case OP_ABS:
3665                         x86_fabs (code);
3666                         break;
3667                 case OP_TAN: {
3668                         /*
3669                          * it really doesn't make sense to inline all this code,
3670                          * it's here just to show that things may not be as simple
3671                          * as they appear.
3672                          */
3673                         guchar *check_pos, *end_tan, *pop_jump;
3674                         x86_push_reg (code, X86_EAX);
3675                         x86_fptan (code);
3676                         x86_fnstsw (code);
3677                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3678                         check_pos = code;
3679                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3680                         x86_fstp (code, 0); /* pop the 1.0 */
3681                         end_tan = code;
3682                         x86_jump8 (code, 0);
3683                         x86_fldpi (code);
3684                         x86_fp_op (code, X86_FADD, 0);
3685                         x86_fxch (code, 1);
3686                         x86_fprem1 (code);
3687                         x86_fstsw (code);
3688                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3689                         pop_jump = code;
3690                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3691                         x86_fstp (code, 1);
3692                         x86_fptan (code);
3693                         x86_patch (pop_jump, code);
3694                         x86_fstp (code, 0); /* pop the 1.0 */
3695                         x86_patch (check_pos, code);
3696                         x86_patch (end_tan, code);
3697                         x86_fldz (code);
3698                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3699                         x86_pop_reg (code, X86_EAX);
3700                         break;
3701                 }
3702                 case OP_ATAN:
3703                         x86_fld1 (code);
3704                         x86_fpatan (code);
3705                         x86_fldz (code);
3706                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3707                         break;
3708                 case OP_SQRT:
3709                         x86_fsqrt (code);
3710                         break;
3711                 case OP_ROUND:
3712                         x86_frndint (code);
3713                         break;
3714                 case OP_IMIN:
3715                         g_assert (cfg->opt & MONO_OPT_CMOV);
3716                         g_assert (ins->dreg == ins->sreg1);
3717                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3718                         x86_cmov_reg (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2);
3719                         break;
3720                 case OP_IMIN_UN:
3721                         g_assert (cfg->opt & MONO_OPT_CMOV);
3722                         g_assert (ins->dreg == ins->sreg1);
3723                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3724                         x86_cmov_reg (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2);
3725                         break;
3726                 case OP_IMAX:
3727                         g_assert (cfg->opt & MONO_OPT_CMOV);
3728                         g_assert (ins->dreg == ins->sreg1);
3729                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3730                         x86_cmov_reg (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2);
3731                         break;
3732                 case OP_IMAX_UN:
3733                         g_assert (cfg->opt & MONO_OPT_CMOV);
3734                         g_assert (ins->dreg == ins->sreg1);
3735                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3736                         x86_cmov_reg (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2);
3737                         break;
3738                 case OP_X86_FPOP:
3739                         x86_fstp (code, 0);
3740                         break;
3741                 case OP_X86_FXCH:
3742                         x86_fxch (code, ins->inst_imm);
3743                         break;
3744                 case OP_FREM: {
3745                         guint8 *l1, *l2;
3746
3747                         x86_push_reg (code, X86_EAX);
3748                         /* we need to exchange ST(0) with ST(1) */
3749                         x86_fxch (code, 1);
3750
3751                         /* this requires a loop, because fprem somtimes
3752                          * returns a partial remainder */
3753                         l1 = code;
3754                         /* looks like MS is using fprem instead of the IEEE compatible fprem1 */
3755                         /* x86_fprem1 (code); */
3756                         x86_fprem (code);
3757                         x86_fnstsw (code);
3758                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_C2);
3759                         l2 = code;
3760                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3761                         x86_patch (l2, l1);
3762
3763                         /* pop result */
3764                         x86_fstp (code, 1);
3765
3766                         x86_pop_reg (code, X86_EAX);
3767                         break;
3768                 }
3769                 case OP_FCOMPARE:
3770                         if (cfg->opt & MONO_OPT_FCMOV) {
3771                                 x86_fcomip (code, 1);
3772                                 x86_fstp (code, 0);
3773                                 break;
3774                         }
3775                         /* this overwrites EAX */
3776                         EMIT_FPCOMPARE(code);
3777                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3778                         break;
3779                 case OP_FCEQ:
3780                 case OP_FCNEQ:
3781                         if (cfg->opt & MONO_OPT_FCMOV) {
3782                                 /* zeroing the register at the start results in
3783                                  * shorter and faster code (we can also remove the widening op)
3784                                  */
3785                                 guchar *unordered_check;
3786                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3787                                 x86_fcomip (code, 1);
3788                                 x86_fstp (code, 0);
3789                                 unordered_check = code;
3790                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3791                                 if (ins->opcode == OP_FCEQ) {
3792                                         x86_set_reg (code, X86_CC_EQ, ins->dreg, FALSE);
3793                                         x86_patch (unordered_check, code);
3794                                 } else {
3795                                         guchar *jump_to_end;
3796                                         x86_set_reg (code, X86_CC_NE, ins->dreg, FALSE);
3797                                         jump_to_end = code;
3798                                         x86_jump8 (code, 0);
3799                                         x86_patch (unordered_check, code);
3800                                         x86_inc_reg (code, ins->dreg);
3801                                         x86_patch (jump_to_end, code);
3802                                 }
3803
3804                                 break;
3805                         }
3806                         if (ins->dreg != X86_EAX)
3807                                 x86_push_reg (code, X86_EAX);
3808
3809                         EMIT_FPCOMPARE(code);
3810                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3811                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
3812                         x86_set_reg (code, ins->opcode == OP_FCEQ ? X86_CC_EQ : X86_CC_NE, ins->dreg, TRUE);
3813                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3814
3815                         if (ins->dreg != X86_EAX)
3816                                 x86_pop_reg (code, X86_EAX);
3817                         break;
3818                 case OP_FCLT:
3819                 case OP_FCLT_UN:
3820                         if (cfg->opt & MONO_OPT_FCMOV) {
3821                                 /* zeroing the register at the start results in
3822                                  * shorter and faster code (we can also remove the widening op)
3823                                  */
3824                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3825                                 x86_fcomip (code, 1);
3826                                 x86_fstp (code, 0);
3827                                 if (ins->opcode == OP_FCLT_UN) {
3828                                         guchar *unordered_check = code;
3829                                         guchar *jump_to_end;
3830                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3831                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
3832                                         jump_to_end = code;
3833                                         x86_jump8 (code, 0);
3834                                         x86_patch (unordered_check, code);
3835                                         x86_inc_reg (code, ins->dreg);
3836                                         x86_patch (jump_to_end, code);
3837                                 } else {
3838                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
3839                                 }
3840                                 break;
3841                         }
3842                         if (ins->dreg != X86_EAX)
3843                                 x86_push_reg (code, X86_EAX);
3844
3845                         EMIT_FPCOMPARE(code);
3846                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3847                         if (ins->opcode == OP_FCLT_UN) {
3848                                 guchar *is_not_zero_check, *end_jump;
3849                                 is_not_zero_check = code;
3850                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3851                                 end_jump = code;
3852                                 x86_jump8 (code, 0);
3853                                 x86_patch (is_not_zero_check, code);
3854                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3855
3856                                 x86_patch (end_jump, code);
3857                         }
3858                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
3859                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3860
3861                         if (ins->dreg != X86_EAX)
3862                                 x86_pop_reg (code, X86_EAX);
3863                         break;
3864                 case OP_FCLE: {
3865                         guchar *unordered_check;
3866                         guchar *jump_to_end;
3867                         if (cfg->opt & MONO_OPT_FCMOV) {
3868                                 /* zeroing the register at the start results in
3869                                  * shorter and faster code (we can also remove the widening op)
3870                                  */
3871                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3872                                 x86_fcomip (code, 1);
3873                                 x86_fstp (code, 0);
3874                                 unordered_check = code;
3875                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3876                                 x86_set_reg (code, X86_CC_NB, ins->dreg, FALSE);
3877                                 x86_patch (unordered_check, code);
3878                                 break;
3879                         }
3880                         if (ins->dreg != X86_EAX)
3881                                 x86_push_reg (code, X86_EAX);
3882
3883                         EMIT_FPCOMPARE(code);
3884                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3885                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
3886                         unordered_check = code;
3887                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3888
3889                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3890                         x86_set_reg (code, X86_CC_NE, ins->dreg, TRUE);
3891                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3892                         jump_to_end = code;
3893                         x86_jump8 (code, 0);
3894                         x86_patch (unordered_check, code);
3895                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3896                         x86_patch (jump_to_end, code);
3897
3898                         if (ins->dreg != X86_EAX)
3899                                 x86_pop_reg (code, X86_EAX);
3900                         break;
3901                 }
3902                 case OP_FCGT:
3903                 case OP_FCGT_UN:
3904                         if (cfg->opt & MONO_OPT_FCMOV) {
3905                                 /* zeroing the register at the start results in
3906                                  * shorter and faster code (we can also remove the widening op)
3907                                  */
3908                                 guchar *unordered_check;
3909                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3910                                 x86_fcomip (code, 1);
3911                                 x86_fstp (code, 0);
3912                                 if (ins->opcode == OP_FCGT) {
3913                                         unordered_check = code;
3914                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3915                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
3916                                         x86_patch (unordered_check, code);
3917                                 } else {
3918                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
3919                                 }
3920                                 break;
3921                         }
3922                         if (ins->dreg != X86_EAX)
3923                                 x86_push_reg (code, X86_EAX);
3924
3925                         EMIT_FPCOMPARE(code);
3926                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3927                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3928                         if (ins->opcode == OP_FCGT_UN) {
3929                                 guchar *is_not_zero_check, *end_jump;
3930                                 is_not_zero_check = code;
3931                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3932                                 end_jump = code;
3933                                 x86_jump8 (code, 0);
3934                                 x86_patch (is_not_zero_check, code);
3935                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3936
3937                                 x86_patch (end_jump, code);
3938                         }
3939                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
3940                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3941
3942                         if (ins->dreg != X86_EAX)
3943                                 x86_pop_reg (code, X86_EAX);
3944                         break;
3945                 case OP_FCGE: {
3946                         guchar *unordered_check;
3947                         guchar *jump_to_end;
3948                         if (cfg->opt & MONO_OPT_FCMOV) {
3949                                 /* zeroing the register at the start results in
3950                                  * shorter and faster code (we can also remove the widening op)
3951                                  */
3952                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3953                                 x86_fcomip (code, 1);
3954                                 x86_fstp (code, 0);
3955                                 unordered_check = code;
3956                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3957                                 x86_set_reg (code, X86_CC_NA, ins->dreg, FALSE);
3958                                 x86_patch (unordered_check, code);
3959                                 break;
3960                         }
3961                         if (ins->dreg != X86_EAX)
3962                                 x86_push_reg (code, X86_EAX);
3963
3964                         EMIT_FPCOMPARE(code);
3965                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3966                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
3967                         unordered_check = code;
3968                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3969
3970                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3971                         x86_set_reg (code, X86_CC_GE, ins->dreg, TRUE);
3972                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3973                         jump_to_end = code;
3974                         x86_jump8 (code, 0);
3975                         x86_patch (unordered_check, code);
3976                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3977                         x86_patch (jump_to_end, code);
3978
3979                         if (ins->dreg != X86_EAX)
3980                                 x86_pop_reg (code, X86_EAX);
3981                         break;
3982                 }
3983                 case OP_FBEQ:
3984                         if (cfg->opt & MONO_OPT_FCMOV) {
3985                                 guchar *jump = code;
3986                                 x86_branch8 (code, X86_CC_P, 0, TRUE);
3987                                 EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
3988                                 x86_patch (jump, code);
3989                                 break;
3990                         }
3991                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
3992                         EMIT_COND_BRANCH (ins, X86_CC_EQ, TRUE);
3993                         break;
3994                 case OP_FBNE_UN:
3995                         /* Branch if C013 != 100 */
3996                         if (cfg->opt & MONO_OPT_FCMOV) {
3997                                 /* branch if !ZF or (PF|CF) */
3998                                 EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
3999                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4000                                 EMIT_COND_BRANCH (ins, X86_CC_B, FALSE);
4001                                 break;
4002                         }
4003                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
4004                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4005                         break;
4006                 case OP_FBLT:
4007                         if (cfg->opt & MONO_OPT_FCMOV) {
4008                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
4009                                 break;
4010                         }
4011                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4012                         break;
4013                 case OP_FBLT_UN:
4014                         if (cfg->opt & MONO_OPT_FCMOV) {
4015                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4016                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
4017                                 break;
4018                         }
4019                         if (ins->opcode == OP_FBLT_UN) {
4020                                 guchar *is_not_zero_check, *end_jump;
4021                                 is_not_zero_check = code;
4022                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4023                                 end_jump = code;
4024                                 x86_jump8 (code, 0);
4025                                 x86_patch (is_not_zero_check, code);
4026                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4027
4028                                 x86_patch (end_jump, code);
4029                         }
4030                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4031                         break;
4032                 case OP_FBGT:
4033                 case OP_FBGT_UN:
4034                         if (cfg->opt & MONO_OPT_FCMOV) {
4035                                 if (ins->opcode == OP_FBGT) {
4036                                         guchar *br1;
4037
4038                                         /* skip branch if C1=1 */
4039                                         br1 = code;
4040                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
4041                                         /* branch if (C0 | C3) = 1 */
4042                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
4043                                         x86_patch (br1, code);
4044                                 } else {
4045                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
4046                                 }
4047                                 break;
4048                         }
4049                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4050                         if (ins->opcode == OP_FBGT_UN) {
4051                                 guchar *is_not_zero_check, *end_jump;
4052                                 is_not_zero_check = code;
4053                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4054                                 end_jump = code;
4055                                 x86_jump8 (code, 0);
4056                                 x86_patch (is_not_zero_check, code);
4057                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4058
4059                                 x86_patch (end_jump, code);
4060                         }
4061                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4062                         break;
4063                 case OP_FBGE:
4064                         /* Branch if C013 == 100 or 001 */
4065                         if (cfg->opt & MONO_OPT_FCMOV) {
4066                                 guchar *br1;
4067
4068                                 /* skip branch if C1=1 */
4069                                 br1 = code;
4070                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4071                                 /* branch if (C0 | C3) = 1 */
4072                                 EMIT_COND_BRANCH (ins, X86_CC_BE, FALSE);
4073                                 x86_patch (br1, code);
4074                                 break;
4075                         }
4076                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4077                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4078                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
4079                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4080                         break;
4081                 case OP_FBGE_UN:
4082                         /* Branch if C013 == 000 */
4083                         if (cfg->opt & MONO_OPT_FCMOV) {
4084                                 EMIT_COND_BRANCH (ins, X86_CC_LE, FALSE);
4085                                 break;
4086                         }
4087                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4088                         break;
4089                 case OP_FBLE:
4090                         /* Branch if C013=000 or 100 */
4091                         if (cfg->opt & MONO_OPT_FCMOV) {
4092                                 guchar *br1;
4093
4094                                 /* skip branch if C1=1 */
4095                                 br1 = code;
4096                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4097                                 /* branch if C0=0 */
4098                                 EMIT_COND_BRANCH (ins, X86_CC_NB, FALSE);
4099                                 x86_patch (br1, code);
4100                                 break;
4101                         }
4102                         x86_alu_reg_imm (code, X86_AND, X86_EAX, (X86_FP_C0|X86_FP_C1));
4103                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0);
4104                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4105                         break;
4106                 case OP_FBLE_UN:
4107                         /* Branch if C013 != 001 */
4108                         if (cfg->opt & MONO_OPT_FCMOV) {
4109                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4110                                 EMIT_COND_BRANCH (ins, X86_CC_GE, FALSE);
4111                                 break;
4112                         }
4113                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4114                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4115                         break;
4116                 case OP_CKFINITE: {
4117                         guchar *br1;
4118                         x86_push_reg (code, X86_EAX);
4119                         x86_fxam (code);
4120                         x86_fnstsw (code);
4121                         x86_alu_reg_imm (code, X86_AND, X86_EAX, 0x4100);
4122                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4123                         x86_pop_reg (code, X86_EAX);
4124
4125                         /* Have to clean up the fp stack before throwing the exception */
4126                         br1 = code;
4127                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
4128
4129                         x86_fstp (code, 0);
4130                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, FALSE, "OverflowException");
4131
4132                         x86_patch (br1, code);
4133                         break;
4134                 }
4135                 case OP_TLS_GET: {
4136                         code = mono_x86_emit_tls_get (code, ins->dreg, ins->inst_offset);
4137                         break;
4138                 }
4139                 case OP_TLS_GET_REG: {
4140                         code = emit_tls_get_reg (code, ins->dreg, ins->sreg1);
4141                         break;
4142                 }
4143                 case OP_TLS_SET: {
4144                         code = mono_x86_emit_tls_set (code, ins->sreg1, ins->inst_offset);
4145                         break;
4146                 }
4147                 case OP_TLS_SET_REG: {
4148                         code = emit_tls_set_reg (code, ins->sreg1, ins->sreg2);
4149                         break;
4150                 }
4151                 case OP_MEMORY_BARRIER: {
4152                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ) {
4153                                 x86_prefix (code, X86_LOCK_PREFIX);
4154                                 x86_alu_membase_imm (code, X86_ADD, X86_ESP, 0, 0);
4155                         }
4156                         break;
4157                 }
4158                 case OP_ATOMIC_ADD_I4: {
4159                         int dreg = ins->dreg;
4160
4161                         g_assert (cfg->has_atomic_add_i4);
4162
4163                         /* hack: limit in regalloc, dreg != sreg1 && dreg != sreg2 */
4164                         if (ins->sreg2 == dreg) {
4165                                 if (dreg == X86_EBX) {
4166                                         dreg = X86_EDI;
4167                                         if (ins->inst_basereg == X86_EDI)
4168                                                 dreg = X86_ESI;
4169                                 } else {
4170                                         dreg = X86_EBX;
4171                                         if (ins->inst_basereg == X86_EBX)
4172                                                 dreg = X86_EDI;
4173                                 }
4174                         } else if (ins->inst_basereg == dreg) {
4175                                 if (dreg == X86_EBX) {
4176                                         dreg = X86_EDI;
4177                                         if (ins->sreg2 == X86_EDI)
4178                                                 dreg = X86_ESI;
4179                                 } else {
4180                                         dreg = X86_EBX;
4181                                         if (ins->sreg2 == X86_EBX)
4182                                                 dreg = X86_EDI;
4183                                 }
4184                         }
4185
4186                         if (dreg != ins->dreg) {
4187                                 x86_push_reg (code, dreg);
4188                         }
4189
4190                         x86_mov_reg_reg (code, dreg, ins->sreg2, 4);
4191                         x86_prefix (code, X86_LOCK_PREFIX);
4192                         x86_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, 4);
4193                         /* dreg contains the old value, add with sreg2 value */
4194                         x86_alu_reg_reg (code, X86_ADD, dreg, ins->sreg2);
4195
4196                         if (ins->dreg != dreg) {
4197                                 x86_mov_reg_reg (code, ins->dreg, dreg, 4);
4198                                 x86_pop_reg (code, dreg);
4199                         }
4200
4201                         break;
4202                 }
4203                 case OP_ATOMIC_EXCHANGE_I4: {
4204                         guchar *br[2];
4205                         int sreg2 = ins->sreg2;
4206                         int breg = ins->inst_basereg;
4207
4208                         g_assert (cfg->has_atomic_exchange_i4);
4209
4210                         /* cmpxchg uses eax as comperand, need to make sure we can use it
4211                          * hack to overcome limits in x86 reg allocator
4212                          * (req: dreg == eax and sreg2 != eax and breg != eax)
4213                          */
4214                         g_assert (ins->dreg == X86_EAX);
4215
4216                         /* We need the EAX reg for the cmpxchg */
4217                         if (ins->sreg2 == X86_EAX) {
4218                                 sreg2 = (breg == X86_EDX) ? X86_EBX : X86_EDX;
4219                                 x86_push_reg (code, sreg2);
4220                                 x86_mov_reg_reg (code, sreg2, X86_EAX, 4);
4221                         }
4222
4223                         if (breg == X86_EAX) {
4224                                 breg = (sreg2 == X86_ESI) ? X86_EDI : X86_ESI;
4225                                 x86_push_reg (code, breg);
4226                                 x86_mov_reg_reg (code, breg, X86_EAX, 4);
4227                         }
4228
4229                         x86_mov_reg_membase (code, X86_EAX, breg, ins->inst_offset, 4);
4230
4231                         br [0] = code; x86_prefix (code, X86_LOCK_PREFIX);
4232                         x86_cmpxchg_membase_reg (code, breg, ins->inst_offset, sreg2);
4233                         br [1] = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4234                         x86_patch (br [1], br [0]);
4235
4236                         if (breg != ins->inst_basereg)
4237                                 x86_pop_reg (code, breg);
4238
4239                         if (ins->sreg2 != sreg2)
4240                                 x86_pop_reg (code, sreg2);
4241
4242                         break;
4243                 }
4244                 case OP_ATOMIC_CAS_I4: {
4245                         g_assert (ins->dreg == X86_EAX);
4246                         g_assert (ins->sreg3 == X86_EAX);
4247                         g_assert (ins->sreg1 != X86_EAX);
4248                         g_assert (ins->sreg1 != ins->sreg2);
4249
4250                         x86_prefix (code, X86_LOCK_PREFIX);
4251                         x86_cmpxchg_membase_reg (code, ins->sreg1, ins->inst_offset, ins->sreg2);
4252                         break;
4253                 }
4254                 case OP_ATOMIC_LOAD_I1: {
4255                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
4256                         break;
4257                 }
4258                 case OP_ATOMIC_LOAD_U1: {
4259                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
4260                         break;
4261                 }
4262                 case OP_ATOMIC_LOAD_I2: {
4263                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
4264                         break;
4265                 }
4266                 case OP_ATOMIC_LOAD_U2: {
4267                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
4268                         break;
4269                 }
4270                 case OP_ATOMIC_LOAD_I4:
4271                 case OP_ATOMIC_LOAD_U4: {
4272                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
4273                         break;
4274                 }
4275                 case OP_ATOMIC_LOAD_R4:
4276                 case OP_ATOMIC_LOAD_R8: {
4277                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, ins->opcode == OP_ATOMIC_LOAD_R8);
4278                         break;
4279                 }
4280                 case OP_ATOMIC_STORE_I1:
4281                 case OP_ATOMIC_STORE_U1:
4282                 case OP_ATOMIC_STORE_I2:
4283                 case OP_ATOMIC_STORE_U2:
4284                 case OP_ATOMIC_STORE_I4:
4285                 case OP_ATOMIC_STORE_U4: {
4286                         int size;
4287
4288                         switch (ins->opcode) {
4289                         case OP_ATOMIC_STORE_I1:
4290                         case OP_ATOMIC_STORE_U1:
4291                                 size = 1;
4292                                 break;
4293                         case OP_ATOMIC_STORE_I2:
4294                         case OP_ATOMIC_STORE_U2:
4295                                 size = 2;
4296                                 break;
4297                         case OP_ATOMIC_STORE_I4:
4298                         case OP_ATOMIC_STORE_U4:
4299                                 size = 4;
4300                                 break;
4301                         }
4302
4303                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, size);
4304
4305                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4306                                 x86_mfence (code);
4307                         break;
4308                 }
4309                 case OP_ATOMIC_STORE_R4:
4310                 case OP_ATOMIC_STORE_R8: {
4311                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, ins->opcode == OP_ATOMIC_STORE_R8, TRUE);
4312
4313                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4314                                 x86_mfence (code);
4315                         break;
4316                 }
4317                 case OP_CARD_TABLE_WBARRIER: {
4318                         int ptr = ins->sreg1;
4319                         int value = ins->sreg2;
4320                         guchar *br = NULL;
4321                         int nursery_shift, card_table_shift;
4322                         gpointer card_table_mask;
4323                         size_t nursery_size;
4324                         gulong card_table = (gulong)mono_gc_get_card_table (&card_table_shift, &card_table_mask);
4325                         gulong nursery_start = (gulong)mono_gc_get_nursery (&nursery_shift, &nursery_size);
4326                         gboolean card_table_nursery_check = mono_gc_card_table_nursery_check ();
4327
4328                         /*
4329                          * We need one register we can clobber, we choose EDX and make sreg1
4330                          * fixed EAX to work around limitations in the local register allocator.
4331                          * sreg2 might get allocated to EDX, but that is not a problem since
4332                          * we use it before clobbering EDX.
4333                          */
4334                         g_assert (ins->sreg1 == X86_EAX);
4335
4336                         /*
4337                          * This is the code we produce:
4338                          *
4339                          *   edx = value
4340                          *   edx >>= nursery_shift
4341                          *   cmp edx, (nursery_start >> nursery_shift)
4342                          *   jne done
4343                          *   edx = ptr
4344                          *   edx >>= card_table_shift
4345                          *   card_table[edx] = 1
4346                          * done:
4347                          */
4348
4349                         if (card_table_nursery_check) {
4350                                 if (value != X86_EDX)
4351                                         x86_mov_reg_reg (code, X86_EDX, value, 4);
4352                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, nursery_shift);
4353                                 x86_alu_reg_imm (code, X86_CMP, X86_EDX, nursery_start >> nursery_shift);
4354                                 br = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4355                         }
4356                         x86_mov_reg_reg (code, X86_EDX, ptr, 4);
4357                         x86_shift_reg_imm (code, X86_SHR, X86_EDX, card_table_shift);
4358                         if (card_table_mask)
4359                                 x86_alu_reg_imm (code, X86_AND, X86_EDX, (int)card_table_mask);
4360                         x86_mov_membase_imm (code, X86_EDX, card_table, 1, 1);
4361                         if (card_table_nursery_check)
4362                                 x86_patch (br, code);
4363                         break;
4364                 }
4365 #ifdef MONO_ARCH_SIMD_INTRINSICS
4366                 case OP_ADDPS:
4367                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4368                         break;
4369                 case OP_DIVPS:
4370                         x86_sse_alu_ps_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4371                         break;
4372                 case OP_MULPS:
4373                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4374                         break;
4375                 case OP_SUBPS:
4376                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4377                         break;
4378                 case OP_MAXPS:
4379                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4380                         break;
4381                 case OP_MINPS:
4382                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4383                         break;
4384                 case OP_COMPPS:
4385                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4386                         x86_sse_alu_ps_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4387                         break;
4388                 case OP_ANDPS:
4389                         x86_sse_alu_ps_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4390                         break;
4391                 case OP_ANDNPS:
4392                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4393                         break;
4394                 case OP_ORPS:
4395                         x86_sse_alu_ps_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4396                         break;
4397                 case OP_XORPS:
4398                         x86_sse_alu_ps_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4399                         break;
4400                 case OP_SQRTPS:
4401                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4402                         break;
4403                 case OP_RSQRTPS:
4404                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RSQRT, ins->dreg, ins->sreg1);
4405                         break;
4406                 case OP_RCPPS:
4407                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RCP, ins->dreg, ins->sreg1);
4408                         break;
4409                 case OP_ADDSUBPS:
4410                         x86_sse_alu_sd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4411                         break;
4412                 case OP_HADDPS:
4413                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4414                         break;
4415                 case OP_HSUBPS:
4416                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4417                         break;
4418                 case OP_DUPPS_HIGH:
4419                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSHDUP, ins->dreg, ins->sreg1);
4420                         break;
4421                 case OP_DUPPS_LOW:
4422                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSLDUP, ins->dreg, ins->sreg1);
4423                         break;
4424
4425                 case OP_PSHUFLEW_HIGH:
4426                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4427                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 1);
4428                         break;
4429                 case OP_PSHUFLEW_LOW:
4430                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4431                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 0);
4432                         break;
4433                 case OP_PSHUFLED:
4434                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4435                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->sreg1, ins->inst_c0);
4436                         break;
4437                 case OP_SHUFPS:
4438                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4439                         x86_sse_alu_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4440                         break;
4441                 case OP_SHUFPD:
4442                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0x3);
4443                         x86_sse_alu_pd_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4444                         break;
4445
4446                 case OP_ADDPD:
4447                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4448                         break;
4449                 case OP_DIVPD:
4450                         x86_sse_alu_pd_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4451                         break;
4452                 case OP_MULPD:
4453                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4454                         break;
4455                 case OP_SUBPD:
4456                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4457                         break;
4458                 case OP_MAXPD:
4459                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4460                         break;
4461                 case OP_MINPD:
4462                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4463                         break;
4464                 case OP_COMPPD:
4465                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4466                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4467                         break;
4468                 case OP_ANDPD:
4469                         x86_sse_alu_pd_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4470                         break;
4471                 case OP_ANDNPD:
4472                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4473                         break;
4474                 case OP_ORPD:
4475                         x86_sse_alu_pd_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4476                         break;
4477                 case OP_XORPD:
4478                         x86_sse_alu_pd_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4479                         break;
4480                 case OP_SQRTPD:
4481                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4482                         break;
4483                 case OP_ADDSUBPD:
4484                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4485                         break;
4486                 case OP_HADDPD:
4487                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4488                         break;
4489                 case OP_HSUBPD:
4490                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4491                         break;
4492                 case OP_DUPPD:
4493                         x86_sse_alu_sd_reg_reg (code, X86_SSE_MOVDDUP, ins->dreg, ins->sreg1);
4494                         break;
4495
4496                 case OP_EXTRACT_MASK:
4497                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMOVMSKB, ins->dreg, ins->sreg1);
4498                         break;
4499
4500                 case OP_PAND:
4501                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAND, ins->sreg1, ins->sreg2);
4502                         break;
4503                 case OP_POR:
4504                         x86_sse_alu_pd_reg_reg (code, X86_SSE_POR, ins->sreg1, ins->sreg2);
4505                         break;
4506                 case OP_PXOR:
4507                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->sreg1, ins->sreg2);
4508                         break;
4509
4510                 case OP_PADDB:
4511                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDB, ins->sreg1, ins->sreg2);
4512                         break;
4513                 case OP_PADDW:
4514                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDW, ins->sreg1, ins->sreg2);
4515                         break;
4516                 case OP_PADDD:
4517                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDD, ins->sreg1, ins->sreg2);
4518                         break;
4519                 case OP_PADDQ:
4520                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDQ, ins->sreg1, ins->sreg2);
4521                         break;
4522
4523                 case OP_PSUBB:
4524                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBB, ins->sreg1, ins->sreg2);
4525                         break;
4526                 case OP_PSUBW:
4527                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBW, ins->sreg1, ins->sreg2);
4528                         break;
4529                 case OP_PSUBD:
4530                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBD, ins->sreg1, ins->sreg2);
4531                         break;
4532                 case OP_PSUBQ:
4533                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBQ, ins->sreg1, ins->sreg2);
4534                         break;
4535
4536                 case OP_PMAXB_UN:
4537                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXUB, ins->sreg1, ins->sreg2);
4538                         break;
4539                 case OP_PMAXW_UN:
4540                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUW, ins->sreg1, ins->sreg2);
4541                         break;
4542                 case OP_PMAXD_UN:
4543                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUD, ins->sreg1, ins->sreg2);
4544                         break;
4545
4546                 case OP_PMAXB:
4547                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSB, ins->sreg1, ins->sreg2);
4548                         break;
4549                 case OP_PMAXW:
4550                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXSW, ins->sreg1, ins->sreg2);
4551                         break;
4552                 case OP_PMAXD:
4553                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSD, ins->sreg1, ins->sreg2);
4554                         break;
4555
4556                 case OP_PAVGB_UN:
4557                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGB, ins->sreg1, ins->sreg2);
4558                         break;
4559                 case OP_PAVGW_UN:
4560                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGW, ins->sreg1, ins->sreg2);
4561                         break;
4562
4563                 case OP_PMINB_UN:
4564                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINUB, ins->sreg1, ins->sreg2);
4565                         break;
4566                 case OP_PMINW_UN:
4567                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUW, ins->sreg1, ins->sreg2);
4568                         break;
4569                 case OP_PMIND_UN:
4570                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUD, ins->sreg1, ins->sreg2);
4571                         break;
4572
4573                 case OP_PMINB:
4574                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSB, ins->sreg1, ins->sreg2);
4575                         break;
4576                 case OP_PMINW:
4577                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINSW, ins->sreg1, ins->sreg2);
4578                         break;
4579                 case OP_PMIND:
4580                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSD, ins->sreg1, ins->sreg2);
4581                         break;
4582
4583                 case OP_PCMPEQB:
4584                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQB, ins->sreg1, ins->sreg2);
4585                         break;
4586                 case OP_PCMPEQW:
4587                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQW, ins->sreg1, ins->sreg2);
4588                         break;
4589                 case OP_PCMPEQD:
4590                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQD, ins->sreg1, ins->sreg2);
4591                         break;
4592                 case OP_PCMPEQQ:
4593                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPEQQ, ins->sreg1, ins->sreg2);
4594                         break;
4595
4596                 case OP_PCMPGTB:
4597                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTB, ins->sreg1, ins->sreg2);
4598                         break;
4599                 case OP_PCMPGTW:
4600                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTW, ins->sreg1, ins->sreg2);
4601                         break;
4602                 case OP_PCMPGTD:
4603                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTD, ins->sreg1, ins->sreg2);
4604                         break;
4605                 case OP_PCMPGTQ:
4606                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPGTQ, ins->sreg1, ins->sreg2);
4607                         break;
4608
4609                 case OP_PSUM_ABS_DIFF:
4610                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSADBW, ins->sreg1, ins->sreg2);
4611                         break;
4612
4613                 case OP_UNPACK_LOWB:
4614                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLBW, ins->sreg1, ins->sreg2);
4615                         break;
4616                 case OP_UNPACK_LOWW:
4617                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLWD, ins->sreg1, ins->sreg2);
4618                         break;
4619                 case OP_UNPACK_LOWD:
4620                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLDQ, ins->sreg1, ins->sreg2);
4621                         break;
4622                 case OP_UNPACK_LOWQ:
4623                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLQDQ, ins->sreg1, ins->sreg2);
4624                         break;
4625                 case OP_UNPACK_LOWPS:
4626                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4627                         break;
4628                 case OP_UNPACK_LOWPD:
4629                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4630                         break;
4631
4632                 case OP_UNPACK_HIGHB:
4633                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHBW, ins->sreg1, ins->sreg2);
4634                         break;
4635                 case OP_UNPACK_HIGHW:
4636                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHWD, ins->sreg1, ins->sreg2);
4637                         break;
4638                 case OP_UNPACK_HIGHD:
4639                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHDQ, ins->sreg1, ins->sreg2);
4640                         break;
4641                 case OP_UNPACK_HIGHQ:
4642                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHQDQ, ins->sreg1, ins->sreg2);
4643                         break;
4644                 case OP_UNPACK_HIGHPS:
4645                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4646                         break;
4647                 case OP_UNPACK_HIGHPD:
4648                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4649                         break;
4650
4651                 case OP_PACKW:
4652                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSWB, ins->sreg1, ins->sreg2);
4653                         break;
4654                 case OP_PACKD:
4655                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSDW, ins->sreg1, ins->sreg2);
4656                         break;
4657                 case OP_PACKW_UN:
4658                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKUSWB, ins->sreg1, ins->sreg2);
4659                         break;
4660                 case OP_PACKD_UN:
4661                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PACKUSDW, ins->sreg1, ins->sreg2);
4662                         break;
4663
4664                 case OP_PADDB_SAT_UN:
4665                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSB, ins->sreg1, ins->sreg2);
4666                         break;
4667                 case OP_PSUBB_SAT_UN:
4668                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSB, ins->sreg1, ins->sreg2);
4669                         break;
4670                 case OP_PADDW_SAT_UN:
4671                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSW, ins->sreg1, ins->sreg2);
4672                         break;
4673                 case OP_PSUBW_SAT_UN:
4674                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSW, ins->sreg1, ins->sreg2);
4675                         break;
4676
4677                 case OP_PADDB_SAT:
4678                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSB, ins->sreg1, ins->sreg2);
4679                         break;
4680                 case OP_PSUBB_SAT:
4681                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSB, ins->sreg1, ins->sreg2);
4682                         break;
4683                 case OP_PADDW_SAT:
4684                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSW, ins->sreg1, ins->sreg2);
4685                         break;
4686                 case OP_PSUBW_SAT:
4687                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSW, ins->sreg1, ins->sreg2);
4688                         break;
4689
4690                 case OP_PMULW:
4691                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULLW, ins->sreg1, ins->sreg2);
4692                         break;
4693                 case OP_PMULD:
4694                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMULLD, ins->sreg1, ins->sreg2);
4695                         break;
4696                 case OP_PMULQ:
4697                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULUDQ, ins->sreg1, ins->sreg2);
4698                         break;
4699                 case OP_PMULW_HIGH_UN:
4700                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHUW, ins->sreg1, ins->sreg2);
4701                         break;
4702                 case OP_PMULW_HIGH:
4703                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHW, ins->sreg1, ins->sreg2);
4704                         break;
4705
4706                 case OP_PSHRW:
4707                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4708                         break;
4709                 case OP_PSHRW_REG:
4710                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLW_REG, ins->dreg, ins->sreg2);
4711                         break;
4712
4713                 case OP_PSARW:
4714                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4715                         break;
4716                 case OP_PSARW_REG:
4717                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAW_REG, ins->dreg, ins->sreg2);
4718                         break;
4719
4720                 case OP_PSHLW:
4721                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4722                         break;
4723                 case OP_PSHLW_REG:
4724                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLW_REG, ins->dreg, ins->sreg2);
4725                         break;
4726
4727                 case OP_PSHRD:
4728                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4729                         break;
4730                 case OP_PSHRD_REG:
4731                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLD_REG, ins->dreg, ins->sreg2);
4732                         break;
4733
4734                 case OP_PSARD:
4735                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4736                         break;
4737                 case OP_PSARD_REG:
4738                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAD_REG, ins->dreg, ins->sreg2);
4739                         break;
4740
4741                 case OP_PSHLD:
4742                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4743                         break;
4744                 case OP_PSHLD_REG:
4745                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLD_REG, ins->dreg, ins->sreg2);
4746                         break;
4747
4748                 case OP_PSHRQ:
4749                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4750                         break;
4751                 case OP_PSHRQ_REG:
4752                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLQ_REG, ins->dreg, ins->sreg2);
4753                         break;
4754
4755                 case OP_PSHLQ:
4756                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4757                         break;
4758                 case OP_PSHLQ_REG:
4759                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLQ_REG, ins->dreg, ins->sreg2);
4760                         break;
4761
4762                 case OP_ICONV_TO_X:
4763                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4764                         break;
4765                 case OP_EXTRACT_I4:
4766                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4767                         break;
4768                 case OP_EXTRACT_I1:
4769                 case OP_EXTRACT_U1:
4770                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4771                         if (ins->inst_c0)
4772                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_c0 * 8);
4773                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I1, FALSE);
4774                         break;
4775                 case OP_EXTRACT_I2:
4776                 case OP_EXTRACT_U2:
4777                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4778                         if (ins->inst_c0)
4779                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, 16);
4780                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I2, TRUE);
4781                         break;
4782                 case OP_EXTRACT_R8:
4783                         if (ins->inst_c0)
4784                                 x86_sse_alu_pd_membase_reg (code, X86_SSE_MOVHPD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4785                         else
4786                                 x86_sse_alu_sd_membase_reg (code, X86_SSE_MOVSD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4787                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE);
4788                         break;
4789
4790                 case OP_INSERT_I2:
4791                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->sreg1, ins->sreg2, ins->inst_c0);
4792                         break;
4793                 case OP_EXTRACTX_U2:
4794                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PEXTRW, ins->dreg, ins->sreg1, ins->inst_c0);
4795                         break;
4796                 case OP_INSERTX_U1_SLOW:
4797                         /*sreg1 is the extracted ireg (scratch)
4798                         /sreg2 is the to be inserted ireg (scratch)
4799                         /dreg is the xreg to receive the value*/
4800
4801                         /*clear the bits from the extracted word*/
4802                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_c0 & 1 ? 0x00FF : 0xFF00);
4803                         /*shift the value to insert if needed*/
4804                         if (ins->inst_c0 & 1)
4805                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg2, 8);
4806                         /*join them together*/
4807                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
4808                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, ins->inst_c0 / 2);
4809                         break;
4810                 case OP_INSERTX_I4_SLOW:
4811                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2);
4812                         x86_shift_reg_imm (code, X86_SHR, ins->sreg2, 16);
4813                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2 + 1);
4814                         break;
4815
4816                 case OP_INSERTX_R4_SLOW:
4817                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4818                         /*TODO if inst_c0 == 0 use movss*/
4819                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 0, ins->inst_c0 * 2);
4820                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 2, ins->inst_c0 * 2 + 1);
4821                         break;
4822                 case OP_INSERTX_R8_SLOW:
4823                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4824                         if (cfg->verbose_level)
4825                                 printf ("CONVERTING a OP_INSERTX_R8_SLOW %d offset %x\n", ins->inst_c0, offset);
4826                         if (ins->inst_c0)
4827                                 x86_sse_alu_pd_reg_membase (code, X86_SSE_MOVHPD_REG_MEMBASE, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4828                         else
4829                                 x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4830                         break;
4831
4832                 case OP_STOREX_MEMBASE_REG:
4833                 case OP_STOREX_MEMBASE:
4834                         x86_movups_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4835                         break;
4836                 case OP_LOADX_MEMBASE:
4837                         x86_movups_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4838                         break;
4839                 case OP_LOADX_ALIGNED_MEMBASE:
4840                         x86_movaps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4841                         break;
4842                 case OP_STOREX_ALIGNED_MEMBASE_REG:
4843                         x86_movaps_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4844                         break;
4845                 case OP_STOREX_NTA_MEMBASE_REG:
4846                         x86_sse_alu_reg_membase (code, X86_SSE_MOVNTPS, ins->dreg, ins->sreg1, ins->inst_offset);
4847                         break;
4848                 case OP_PREFETCH_MEMBASE:
4849                         x86_sse_alu_reg_membase (code, X86_SSE_PREFETCH, ins->backend.arg_info, ins->sreg1, ins->inst_offset);
4850
4851                         break;
4852                 case OP_XMOVE:
4853                         /*FIXME the peephole pass should have killed this*/
4854                         if (ins->dreg != ins->sreg1)
4855                                 x86_movaps_reg_reg (code, ins->dreg, ins->sreg1);
4856                         break;
4857                 case OP_XZERO:
4858                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->dreg, ins->dreg);
4859                         break;
4860                 case OP_XONES:
4861                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQB, ins->dreg, ins->dreg);
4862                         break;
4863
4864                 case OP_FCONV_TO_R8_X:
4865                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4866                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4867                         break;
4868
4869                 case OP_XCONV_R8_TO_I4:
4870                         x86_cvttsd2si (code, ins->dreg, ins->sreg1);
4871                         switch (ins->backend.source_opcode) {
4872                         case OP_FCONV_TO_I1:
4873                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
4874                                 break;
4875                         case OP_FCONV_TO_U1:
4876                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4877                                 break;
4878                         case OP_FCONV_TO_I2:
4879                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
4880                                 break;
4881                         case OP_FCONV_TO_U2:
4882                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
4883                                 break;
4884                         }
4885                         break;
4886
4887                 case OP_EXPAND_I1:
4888                         /*FIXME this causes a partial register stall, maybe it would not be that bad to use shift + mask + or*/
4889                         /*The +4 is to get a mov ?h, ?l over the same reg.*/
4890                         x86_mov_reg_reg (code, ins->dreg + 4, ins->dreg, 1);
4891                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
4892                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
4893                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4894                         break;
4895                 case OP_EXPAND_I2:
4896                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
4897                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
4898                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4899                         break;
4900                 case OP_EXPAND_I4:
4901                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4902                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4903                         break;
4904                 case OP_EXPAND_R4:
4905                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4906                         x86_movd_xreg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4907                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4908                         break;
4909                 case OP_EXPAND_R8:
4910                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4911                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4912                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0x44);
4913                         break;
4914
4915                 case OP_CVTDQ2PD:
4916                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTDQ2PD, ins->dreg, ins->sreg1);
4917                         break;
4918                 case OP_CVTDQ2PS:
4919                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTDQ2PS, ins->dreg, ins->sreg1);
4920                         break;
4921                 case OP_CVTPD2DQ:
4922                         x86_sse_alu_sd_reg_reg (code, X86_SSE_CVTPD2DQ, ins->dreg, ins->sreg1);
4923                         break;
4924                 case OP_CVTPD2PS:
4925                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPD2PS, ins->dreg, ins->sreg1);
4926                         break;
4927                 case OP_CVTPS2DQ:
4928                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPS2DQ, ins->dreg, ins->sreg1);
4929                         break;
4930                 case OP_CVTPS2PD:
4931                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTPS2PD, ins->dreg, ins->sreg1);
4932                         break;
4933                 case OP_CVTTPD2DQ:
4934                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTTPD2DQ, ins->dreg, ins->sreg1);
4935                         break;
4936                 case OP_CVTTPS2DQ:
4937                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTTPS2DQ, ins->dreg, ins->sreg1);
4938                         break;
4939
4940 #endif
4941                 case OP_LIVERANGE_START: {
4942                         if (cfg->verbose_level > 1)
4943                                 printf ("R%d START=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
4944                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_start = code - cfg->native_code;
4945                         break;
4946                 }
4947                 case OP_LIVERANGE_END: {
4948                         if (cfg->verbose_level > 1)
4949                                 printf ("R%d END=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
4950                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_end = code - cfg->native_code;
4951                         break;
4952                 }
4953                 case OP_GC_SAFE_POINT: {
4954                         guint8 *br [1];
4955
4956                         g_assert (mono_threads_is_coop_enabled ());
4957
4958                         x86_test_membase_imm (code, ins->sreg1, 0, 1);
4959                         br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
4960                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
4961                         x86_patch (br [0], code);
4962
4963                         break;
4964                 }
4965                 case OP_GC_LIVENESS_DEF:
4966                 case OP_GC_LIVENESS_USE:
4967                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
4968                         ins->backend.pc_offset = code - cfg->native_code;
4969                         break;
4970                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
4971                         ins->backend.pc_offset = code - cfg->native_code;
4972                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
4973                         break;
4974                 case OP_GET_SP:
4975                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, sizeof (mgreg_t));
4976                         break;
4977                 case OP_SET_SP:
4978                         x86_mov_reg_reg (code, X86_ESP, ins->sreg1, sizeof (mgreg_t));
4979                         break;
4980                 default:
4981                         g_warning ("unknown opcode %s\n", mono_inst_name (ins->opcode));
4982                         g_assert_not_reached ();
4983                 }
4984
4985                 if (G_UNLIKELY ((code - cfg->native_code - offset) > max_len)) {
4986                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4987                                            mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
4988                         g_assert_not_reached ();
4989                 }
4990
4991                 cpos += max_len;
4992         }
4993
4994         cfg->code_len = code - cfg->native_code;
4995 }
4996
4997 #endif /* DISABLE_JIT */
4998
4999 void
5000 mono_arch_register_lowlevel_calls (void)
5001 {
5002 }
5003
5004 void
5005 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
5006 {
5007         unsigned char *ip = ji->ip.i + code;
5008
5009         switch (ji->type) {
5010         case MONO_PATCH_INFO_IP:
5011                 *((gconstpointer *)(ip)) = target;
5012                 break;
5013         case MONO_PATCH_INFO_ABS:
5014         case MONO_PATCH_INFO_METHOD:
5015         case MONO_PATCH_INFO_METHOD_JUMP:
5016         case MONO_PATCH_INFO_INTERNAL_METHOD:
5017         case MONO_PATCH_INFO_BB:
5018         case MONO_PATCH_INFO_LABEL:
5019         case MONO_PATCH_INFO_RGCTX_FETCH:
5020         case MONO_PATCH_INFO_JIT_ICALL_ADDR:
5021                 x86_patch (ip, (unsigned char*)target);
5022                 break;
5023         case MONO_PATCH_INFO_NONE:
5024                 break;
5025         case MONO_PATCH_INFO_R4:
5026         case MONO_PATCH_INFO_R8: {
5027                 guint32 offset = mono_arch_get_patch_offset (ip);
5028                 *((gconstpointer *)(ip + offset)) = target;
5029                 break;
5030         }
5031         default: {
5032                 guint32 offset = mono_arch_get_patch_offset (ip);
5033                 *((gconstpointer *)(ip + offset)) = target;
5034                 break;
5035         }
5036         }
5037 }
5038
5039 static G_GNUC_UNUSED void
5040 stack_unaligned (MonoMethod *m, gpointer caller)
5041 {
5042         printf ("%s\n", mono_method_full_name (m, TRUE));
5043         g_assert_not_reached ();
5044 }
5045
5046 guint8 *
5047 mono_arch_emit_prolog (MonoCompile *cfg)
5048 {
5049         MonoMethod *method = cfg->method;
5050         MonoBasicBlock *bb;
5051         MonoMethodSignature *sig;
5052         MonoInst *inst;
5053         CallInfo *cinfo;
5054         ArgInfo *ainfo;
5055         int alloc_size, pos, max_offset, i, cfa_offset;
5056         guint8 *code;
5057         gboolean need_stack_frame;
5058
5059         cfg->code_size = MAX (cfg->header->code_size * 4, 10240);
5060
5061         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
5062                 cfg->code_size += 512;
5063
5064         code = cfg->native_code = g_malloc (cfg->code_size);
5065
5066 #if 0
5067         {
5068                 guint8 *br [16];
5069
5070         /* Check that the stack is aligned on osx */
5071         x86_mov_reg_reg (code, X86_EAX, X86_ESP, sizeof (mgreg_t));
5072         x86_alu_reg_imm (code, X86_AND, X86_EAX, 15);
5073         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0xc);
5074         br [0] = code;
5075         x86_branch_disp (code, X86_CC_Z, 0, FALSE);
5076         x86_push_membase (code, X86_ESP, 0);
5077         x86_push_imm (code, cfg->method);
5078         x86_mov_reg_imm (code, X86_EAX, stack_unaligned);
5079         x86_call_reg (code, X86_EAX);
5080         x86_patch (br [0], code);
5081         }
5082 #endif
5083
5084         /* Offset between RSP and the CFA */
5085         cfa_offset = 0;
5086
5087         // CFA = sp + 4
5088         cfa_offset = sizeof (gpointer);
5089         mono_emit_unwind_op_def_cfa (cfg, code, X86_ESP, sizeof (gpointer));
5090         // IP saved at CFA - 4
5091         /* There is no IP reg on x86 */
5092         mono_emit_unwind_op_offset (cfg, code, X86_NREG, -cfa_offset);
5093         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5094
5095         need_stack_frame = needs_stack_frame (cfg);
5096
5097         if (need_stack_frame) {
5098                 x86_push_reg (code, X86_EBP);
5099                 cfa_offset += sizeof (gpointer);
5100                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
5101                 mono_emit_unwind_op_offset (cfg, code, X86_EBP, - cfa_offset);
5102                 x86_mov_reg_reg (code, X86_EBP, X86_ESP, 4);
5103                 mono_emit_unwind_op_def_cfa_reg (cfg, code, X86_EBP);
5104                 /* These are handled automatically by the stack marking code */
5105                 mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5106         } else {
5107                 cfg->frame_reg = X86_ESP;
5108         }
5109
5110         cfg->stack_offset += cfg->param_area;
5111         cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
5112
5113         alloc_size = cfg->stack_offset;
5114         pos = 0;
5115
5116         if (!method->save_lmf) {
5117                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5118                         x86_push_reg (code, X86_EBX);
5119                         pos += 4;
5120                         cfa_offset += sizeof (gpointer);
5121                         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset);
5122                         /* These are handled automatically by the stack marking code */
5123                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5124                 }
5125
5126                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5127                         x86_push_reg (code, X86_EDI);
5128                         pos += 4;
5129                         cfa_offset += sizeof (gpointer);
5130                         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset);
5131                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5132                 }
5133
5134                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5135                         x86_push_reg (code, X86_ESI);
5136                         pos += 4;
5137                         cfa_offset += sizeof (gpointer);
5138                         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset);
5139                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5140                 }
5141         }
5142
5143         alloc_size -= pos;
5144
5145         /* the original alloc_size is already aligned: there is %ebp and retip pushed, so realign */
5146         if (mono_do_x86_stack_align && need_stack_frame) {
5147                 int tot = alloc_size + pos + 4; /* ret ip */
5148                 if (need_stack_frame)
5149                         tot += 4; /* ebp */
5150                 tot &= MONO_ARCH_FRAME_ALIGNMENT - 1;
5151                 if (tot) {
5152                         alloc_size += MONO_ARCH_FRAME_ALIGNMENT - tot;
5153                         for (i = 0; i < MONO_ARCH_FRAME_ALIGNMENT - tot; i += sizeof (mgreg_t))
5154                                 mini_gc_set_slot_type_from_fp (cfg, - (alloc_size + pos - i), SLOT_NOREF);
5155                 }
5156         }
5157
5158         cfg->arch.sp_fp_offset = alloc_size + pos;
5159
5160         if (alloc_size) {
5161                 /* See mono_emit_stack_alloc */
5162 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
5163                 guint32 remaining_size = alloc_size;
5164                 /*FIXME handle unbounded code expansion, we should use a loop in case of more than X interactions*/
5165                 guint32 required_code_size = ((remaining_size / 0x1000) + 1) * 8; /*8 is the max size of x86_alu_reg_imm + x86_test_membase_reg*/
5166                 guint32 offset = code - cfg->native_code;
5167                 if (G_UNLIKELY (required_code_size >= (cfg->code_size - offset))) {
5168                         while (required_code_size >= (cfg->code_size - offset))
5169                                 cfg->code_size *= 2;
5170                         cfg->native_code = mono_realloc_native_code(cfg);
5171                         code = cfg->native_code + offset;
5172                         cfg->stat_code_reallocs++;
5173                 }
5174                 while (remaining_size >= 0x1000) {
5175                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
5176                         x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
5177                         remaining_size -= 0x1000;
5178                 }
5179                 if (remaining_size)
5180                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, remaining_size);
5181 #else
5182                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, alloc_size);
5183 #endif
5184
5185                 g_assert (need_stack_frame);
5186         }
5187
5188         if (cfg->method->wrapper_type == MONO_WRAPPER_NATIVE_TO_MANAGED ||
5189                         cfg->method->wrapper_type == MONO_WRAPPER_RUNTIME_INVOKE) {
5190                 x86_alu_reg_imm (code, X86_AND, X86_ESP, -MONO_ARCH_FRAME_ALIGNMENT);
5191         }
5192
5193 #if DEBUG_STACK_ALIGNMENT
5194         /* check the stack is aligned */
5195         if (need_stack_frame && method->wrapper_type == MONO_WRAPPER_NONE) {
5196                 x86_mov_reg_reg (code, X86_ECX, X86_ESP, 4);
5197                 x86_alu_reg_imm (code, X86_AND, X86_ECX, MONO_ARCH_FRAME_ALIGNMENT - 1);
5198                 x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5199                 x86_branch_disp (code, X86_CC_EQ, 3, FALSE);
5200                 x86_breakpoint (code);
5201         }
5202 #endif
5203
5204         /* compute max_offset in order to use short forward jumps */
5205         max_offset = 0;
5206         if (cfg->opt & MONO_OPT_BRANCH) {
5207                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
5208                         MonoInst *ins;
5209                         bb->max_offset = max_offset;
5210
5211                         if (cfg->prof_options & MONO_PROFILE_COVERAGE)
5212                                 max_offset += 6;
5213                         /* max alignment for loops */
5214                         if ((cfg->opt & MONO_OPT_LOOP) && bb_is_loop_start (bb))
5215                                 max_offset += LOOP_ALIGNMENT;
5216                         MONO_BB_FOR_EACH_INS (bb, ins) {
5217                                 if (ins->opcode == OP_LABEL)
5218                                         ins->inst_c1 = max_offset;
5219                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
5220                         }
5221                 }
5222         }
5223
5224         /* store runtime generic context */
5225         if (cfg->rgctx_var) {
5226                 g_assert (cfg->rgctx_var->opcode == OP_REGOFFSET && cfg->rgctx_var->inst_basereg == X86_EBP);
5227
5228                 x86_mov_membase_reg (code, X86_EBP, cfg->rgctx_var->inst_offset, MONO_ARCH_RGCTX_REG, 4);
5229         }
5230
5231         if (method->save_lmf)
5232                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
5233
5234         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5235                 code = mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
5236
5237         {
5238                 MonoInst *ins;
5239
5240                 if (cfg->arch.ss_tramp_var) {
5241                         /* Initialize ss_tramp_var */
5242                         ins = cfg->arch.ss_tramp_var;
5243                         g_assert (ins->opcode == OP_REGOFFSET);
5244
5245                         g_assert (!cfg->compile_aot);
5246                         x86_mov_membase_imm (code, ins->inst_basereg, ins->inst_offset, (guint32)&ss_trampoline, 4);
5247                 }
5248
5249                 if (cfg->arch.bp_tramp_var) {
5250                         /* Initialize bp_tramp_var */
5251                         ins = cfg->arch.bp_tramp_var;
5252                         g_assert (ins->opcode == OP_REGOFFSET);
5253
5254                         g_assert (!cfg->compile_aot);
5255                         x86_mov_membase_imm (code, ins->inst_basereg, ins->inst_offset, (guint32)&bp_trampoline, 4);
5256                 }
5257         }
5258
5259         /* load arguments allocated to register from the stack */
5260         sig = mono_method_signature (method);
5261         pos = 0;
5262
5263         cinfo = (CallInfo *)cfg->arch.cinfo;
5264
5265         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
5266                 inst = cfg->args [pos];
5267                 ainfo = &cinfo->args [pos];
5268                 if (inst->opcode == OP_REGVAR) {
5269                         g_assert (need_stack_frame);
5270                         x86_mov_reg_membase (code, inst->dreg, X86_EBP, ainfo->offset + ARGS_OFFSET, 4);
5271                         if (cfg->verbose_level > 2)
5272                                 g_print ("Argument %d assigned to register %s\n", pos, mono_arch_regname (inst->dreg));
5273                 }
5274                 pos++;
5275         }
5276
5277         cfg->code_len = code - cfg->native_code;
5278
5279         g_assert (cfg->code_len < cfg->code_size);
5280
5281         return code;
5282 }
5283
5284 void
5285 mono_arch_emit_epilog (MonoCompile *cfg)
5286 {
5287         MonoMethod *method = cfg->method;
5288         MonoMethodSignature *sig = mono_method_signature (method);
5289         int i, quad, pos;
5290         guint32 stack_to_pop;
5291         guint8 *code;
5292         int max_epilog_size = 16;
5293         CallInfo *cinfo;
5294         gboolean need_stack_frame = needs_stack_frame (cfg);
5295
5296         if (cfg->method->save_lmf)
5297                 max_epilog_size += 128;
5298
5299         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
5300                 cfg->code_size *= 2;
5301                 cfg->native_code = mono_realloc_native_code(cfg);
5302                 cfg->stat_code_reallocs++;
5303         }
5304
5305         code = cfg->native_code + cfg->code_len;
5306
5307         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5308                 code = mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
5309
5310         /* the code restoring the registers must be kept in sync with OP_TAILCALL */
5311         pos = 0;
5312
5313         if (method->save_lmf) {
5314                 gint32 lmf_offset = cfg->lmf_var->inst_offset;
5315                 guint8 *patch;
5316
5317                 /* check if we need to restore protection of the stack after a stack overflow */
5318                 /* FIXME */
5319 #if 0
5320                 if (supported) {
5321                         if (cfg->compile_aot) {
5322                                 code = emit_load_aotconst (NULL, code, cfg, NULL, X86_ECX, MONO_PATCH_INFO_TLS_OFFSET, GINT_TO_POINTER (TLS_KEY_JIT_TLS));
5323
5324                                 code = emit_tls_get_reg (code, X86_ECX, X86_ECX);
5325                         } else {
5326                                 code = mono_x86_emit_tls_get (code, X86_ECX, mono_get_jit_tls_offset ());
5327                         }
5328
5329                         /* we load the value in a separate instruction: this mechanism may be
5330                          * used later as a safer way to do thread interruption
5331                          */
5332                         x86_mov_reg_membase (code, X86_ECX, X86_ECX, MONO_STRUCT_OFFSET (MonoJitTlsData, restore_stack_prot), 4);
5333                         x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5334                         patch = code;
5335                         x86_branch8 (code, X86_CC_Z, 0, FALSE);
5336                         /* note that the call trampoline will preserve eax/edx */
5337                         x86_call_reg (code, X86_ECX);
5338                         x86_patch (patch, code);
5339                 } else {
5340                         /* FIXME: maybe save the jit tls in the prolog */
5341                 }
5342 #endif
5343
5344                 /* restore caller saved regs */
5345                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5346                         x86_mov_reg_membase (code, X86_EBX, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), 4);
5347                 }
5348
5349                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5350                         x86_mov_reg_membase (code, X86_EDI, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), 4);
5351                 }
5352                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5353                         x86_mov_reg_membase (code, X86_ESI, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), 4);
5354                 }
5355
5356                 /* EBP is restored by LEAVE */
5357         } else {
5358                 for (i = 0; i < X86_NREG; ++i) {
5359                         if ((cfg->used_int_regs & X86_CALLER_REGS & (1 << i)) && (i != X86_EBP)) {
5360                                 pos -= 4;
5361                         }
5362                 }
5363
5364                 if (pos) {
5365                         g_assert (need_stack_frame);
5366                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5367                 }
5368
5369                 if (pos) {
5370                         g_assert (need_stack_frame);
5371                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5372                 }
5373
5374                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5375                         x86_pop_reg (code, X86_ESI);
5376                 }
5377                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5378                         x86_pop_reg (code, X86_EDI);
5379                 }
5380                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5381                         x86_pop_reg (code, X86_EBX);
5382                 }
5383         }
5384
5385         /* Load returned vtypes into registers if needed */
5386         cinfo = (CallInfo *)cfg->arch.cinfo;
5387         if (cinfo->ret.storage == ArgValuetypeInReg) {
5388                 for (quad = 0; quad < 2; quad ++) {
5389                         switch (cinfo->ret.pair_storage [quad]) {
5390                         case ArgInIReg:
5391                                 x86_mov_reg_membase (code, cinfo->ret.pair_regs [quad], cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), 4);
5392                                 break;
5393                         case ArgOnFloatFpStack:
5394                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), FALSE);
5395                                 break;
5396                         case ArgOnDoubleFpStack:
5397                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), TRUE);
5398                                 break;
5399                         case ArgNone:
5400                                 break;
5401                         default:
5402                                 g_assert_not_reached ();
5403                         }
5404                 }
5405         }
5406
5407         if (need_stack_frame)
5408                 x86_leave (code);
5409
5410         if (CALLCONV_IS_STDCALL (sig)) {
5411                 MonoJitArgumentInfo *arg_info = alloca (sizeof (MonoJitArgumentInfo) * (sig->param_count + 1));
5412
5413                 stack_to_pop = mono_arch_get_argument_info (sig, sig->param_count, arg_info);
5414         } else if (cinfo->callee_stack_pop)
5415                 stack_to_pop = cinfo->callee_stack_pop;
5416         else
5417                 stack_to_pop = 0;
5418
5419         if (stack_to_pop) {
5420                 g_assert (need_stack_frame);
5421                 x86_ret_imm (code, stack_to_pop);
5422         } else {
5423                 x86_ret (code);
5424         }
5425
5426         cfg->code_len = code - cfg->native_code;
5427
5428         g_assert (cfg->code_len < cfg->code_size);
5429 }
5430
5431 void
5432 mono_arch_emit_exceptions (MonoCompile *cfg)
5433 {
5434         MonoJumpInfo *patch_info;
5435         int nthrows, i;
5436         guint8 *code;
5437         MonoClass *exc_classes [16];
5438         guint8 *exc_throw_start [16], *exc_throw_end [16];
5439         guint32 code_size;
5440         int exc_count = 0;
5441
5442         /* Compute needed space */
5443         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5444                 if (patch_info->type == MONO_PATCH_INFO_EXC)
5445                         exc_count++;
5446         }
5447
5448         /*
5449          * make sure we have enough space for exceptions
5450          * 16 is the size of two push_imm instructions and a call
5451          */
5452         if (cfg->compile_aot)
5453                 code_size = exc_count * 32;
5454         else
5455                 code_size = exc_count * 16;
5456
5457         while (cfg->code_len + code_size > (cfg->code_size - 16)) {
5458                 cfg->code_size *= 2;
5459                 cfg->native_code = mono_realloc_native_code(cfg);
5460                 cfg->stat_code_reallocs++;
5461         }
5462
5463         code = cfg->native_code + cfg->code_len;
5464
5465         nthrows = 0;
5466         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5467                 switch (patch_info->type) {
5468                 case MONO_PATCH_INFO_EXC: {
5469                         MonoClass *exc_class;
5470                         guint8 *buf, *buf2;
5471                         guint32 throw_ip;
5472
5473                         x86_patch (patch_info->ip.i + cfg->native_code, code);
5474
5475                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
5476                         throw_ip = patch_info->ip.i;
5477
5478                         /* Find a throw sequence for the same exception class */
5479                         for (i = 0; i < nthrows; ++i)
5480                                 if (exc_classes [i] == exc_class)
5481                                         break;
5482                         if (i < nthrows) {
5483                                 x86_push_imm (code, (exc_throw_end [i] - cfg->native_code) - throw_ip);
5484                                 x86_jump_code (code, exc_throw_start [i]);
5485                                 patch_info->type = MONO_PATCH_INFO_NONE;
5486                         }
5487                         else {
5488                                 guint32 size;
5489
5490                                 /* Compute size of code following the push <OFFSET> */
5491                                 size = 5 + 5;
5492
5493                                 /*This is aligned to 16 bytes by the callee. This way we save a few bytes here.*/
5494
5495                                 if ((code - cfg->native_code) - throw_ip < 126 - size) {
5496                                         /* Use the shorter form */
5497                                         buf = buf2 = code;
5498                                         x86_push_imm (code, 0);
5499                                 }
5500                                 else {
5501                                         buf = code;
5502                                         x86_push_imm (code, 0xf0f0f0f0);
5503                                         buf2 = code;
5504                                 }
5505
5506                                 if (nthrows < 16) {
5507                                         exc_classes [nthrows] = exc_class;
5508                                         exc_throw_start [nthrows] = code;
5509                                 }
5510
5511                                 x86_push_imm (code, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
5512                                 patch_info->data.name = "mono_arch_throw_corlib_exception";
5513                                 patch_info->type = MONO_PATCH_INFO_INTERNAL_METHOD;
5514                                 patch_info->ip.i = code - cfg->native_code;
5515                                 x86_call_code (code, 0);
5516                                 x86_push_imm (buf, (code - cfg->native_code) - throw_ip);
5517                                 while (buf < buf2)
5518                                         x86_nop (buf);
5519
5520                                 if (nthrows < 16) {
5521                                         exc_throw_end [nthrows] = code;
5522                                         nthrows ++;
5523                                 }
5524                         }
5525                         break;
5526                 }
5527                 default:
5528                         /* do nothing */
5529                         break;
5530                 }
5531         }
5532
5533         cfg->code_len = code - cfg->native_code;
5534
5535         g_assert (cfg->code_len < cfg->code_size);
5536 }
5537
5538 void
5539 mono_arch_flush_icache (guint8 *code, gint size)
5540 {
5541         /* not needed */
5542 }
5543
5544 void
5545 mono_arch_flush_register_windows (void)
5546 {
5547 }
5548
5549 gboolean
5550 mono_arch_is_inst_imm (gint64 imm)
5551 {
5552         return TRUE;
5553 }
5554
5555 void
5556 mono_arch_finish_init (void)
5557 {
5558         if (!g_getenv ("MONO_NO_TLS")) {
5559 #ifndef TARGET_WIN32
5560 #if MONO_XEN_OPT
5561                 optimize_for_xen = access ("/proc/xen", F_OK) == 0;
5562 #endif
5563 #endif
5564         }
5565 }
5566
5567 void
5568 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
5569 {
5570 }
5571
5572 // Linear handler, the bsearch head compare is shorter
5573 //[2 + 4] x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
5574 //[1 + 1] x86_branch8(inst,cond,imm,is_signed)
5575 //        x86_patch(ins,target)
5576 //[1 + 5] x86_jump_mem(inst,mem)
5577
5578 #define CMP_SIZE 6
5579 #define BR_SMALL_SIZE 2
5580 #define BR_LARGE_SIZE 5
5581 #define JUMP_IMM_SIZE 6
5582 #define ENABLE_WRONG_METHOD_CHECK 0
5583 #define DEBUG_IMT 0
5584
5585 static int
5586 imt_branch_distance (MonoIMTCheckItem **imt_entries, int start, int target)
5587 {
5588         int i, distance = 0;
5589         for (i = start; i < target; ++i)
5590                 distance += imt_entries [i]->chunk_size;
5591         return distance;
5592 }
5593
5594 /*
5595  * LOCKING: called with the domain lock held
5596  */
5597 gpointer
5598 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5599         gpointer fail_tramp)
5600 {
5601         int i;
5602         int size = 0;
5603         guint8 *code, *start;
5604         GSList *unwind_ops;
5605
5606         for (i = 0; i < count; ++i) {
5607                 MonoIMTCheckItem *item = imt_entries [i];
5608                 if (item->is_equals) {
5609                         if (item->check_target_idx) {
5610                                 if (!item->compare_done)
5611                                         item->chunk_size += CMP_SIZE;
5612                                 item->chunk_size += BR_SMALL_SIZE + JUMP_IMM_SIZE;
5613                         } else {
5614                                 if (fail_tramp) {
5615                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + JUMP_IMM_SIZE * 2;
5616                                 } else {
5617                                         item->chunk_size += JUMP_IMM_SIZE;
5618 #if ENABLE_WRONG_METHOD_CHECK
5619                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + 1;
5620 #endif
5621                                 }
5622                         }
5623                 } else {
5624                         item->chunk_size += CMP_SIZE + BR_LARGE_SIZE;
5625                         imt_entries [item->check_target_idx]->compare_done = TRUE;
5626                 }
5627                 size += item->chunk_size;
5628         }
5629         if (fail_tramp)
5630                 code = mono_method_alloc_generic_virtual_trampoline (domain, size);
5631         else
5632                 code = mono_domain_code_reserve (domain, size);
5633         start = code;
5634
5635         unwind_ops = mono_arch_get_cie_program ();
5636
5637         for (i = 0; i < count; ++i) {
5638                 MonoIMTCheckItem *item = imt_entries [i];
5639                 item->code_target = code;
5640                 if (item->is_equals) {
5641                         if (item->check_target_idx) {
5642                                 if (!item->compare_done)
5643                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5644                                 item->jmp_code = code;
5645                                 x86_branch8 (code, X86_CC_NE, 0, FALSE);
5646                                 if (item->has_target_code)
5647                                         x86_jump_code (code, item->value.target_code);
5648                                 else
5649                                         x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5650                         } else {
5651                                 if (fail_tramp) {
5652                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5653                                         item->jmp_code = code;
5654                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5655                                         if (item->has_target_code)
5656                                                 x86_jump_code (code, item->value.target_code);
5657                                         else
5658                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5659                                         x86_patch (item->jmp_code, code);
5660                                         x86_jump_code (code, fail_tramp);
5661                                         item->jmp_code = NULL;
5662                                 } else {
5663                                         /* enable the commented code to assert on wrong method */
5664 #if ENABLE_WRONG_METHOD_CHECK
5665                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5666                                         item->jmp_code = code;
5667                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5668 #endif
5669                                         if (item->has_target_code)
5670                                                 x86_jump_code (code, item->value.target_code);
5671                                         else
5672                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5673 #if ENABLE_WRONG_METHOD_CHECK
5674                                         x86_patch (item->jmp_code, code);
5675                                         x86_breakpoint (code);
5676                                         item->jmp_code = NULL;
5677 #endif
5678                                 }
5679                         }
5680                 } else {
5681                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5682                         item->jmp_code = code;
5683                         if (x86_is_imm8 (imt_branch_distance (imt_entries, i, item->check_target_idx)))
5684                                 x86_branch8 (code, X86_CC_GE, 0, FALSE);
5685                         else
5686                                 x86_branch32 (code, X86_CC_GE, 0, FALSE);
5687                 }
5688         }
5689         /* patch the branches to get to the target items */
5690         for (i = 0; i < count; ++i) {
5691                 MonoIMTCheckItem *item = imt_entries [i];
5692                 if (item->jmp_code) {
5693                         if (item->check_target_idx) {
5694                                 x86_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
5695                         }
5696                 }
5697         }
5698
5699         if (!fail_tramp)
5700                 mono_stats.imt_trampolines_size += code - start;
5701         g_assert (code - start <= size);
5702
5703 #if DEBUG_IMT
5704         {
5705                 char *buff = g_strdup_printf ("thunk_for_class_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5706                 mono_disassemble_code (NULL, (guint8*)start, code - start, buff);
5707                 g_free (buff);
5708         }
5709 #endif
5710         if (mono_jit_map_is_enabled ()) {
5711                 char *buff;
5712                 if (vtable)
5713                         buff = g_strdup_printf ("imt_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5714                 else
5715                         buff = g_strdup_printf ("imt_trampoline_entries_%d", count);
5716                 mono_emit_jit_tramp (start, code - start, buff);
5717                 g_free (buff);
5718         }
5719
5720         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL);
5721
5722         mono_tramp_info_register (mono_tramp_info_create (NULL, start, code - start, NULL, unwind_ops), domain);
5723
5724         return start;
5725 }
5726
5727 MonoMethod*
5728 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
5729 {
5730         return (MonoMethod*) regs [MONO_ARCH_IMT_REG];
5731 }
5732
5733 MonoVTable*
5734 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
5735 {
5736         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
5737 }
5738
5739 GSList*
5740 mono_arch_get_cie_program (void)
5741 {
5742         GSList *l = NULL;
5743
5744         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, X86_ESP, 4);
5745         mono_add_unwind_op_offset (l, (guint8*)NULL, (guint8*)NULL, X86_NREG, -4);
5746
5747         return l;
5748 }
5749
5750 MonoInst*
5751 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
5752 {
5753         MonoInst *ins = NULL;
5754         int opcode = 0;
5755
5756         if (cmethod->klass == mono_defaults.math_class) {
5757                 if (strcmp (cmethod->name, "Sin") == 0) {
5758                         opcode = OP_SIN;
5759                 } else if (strcmp (cmethod->name, "Cos") == 0) {
5760                         opcode = OP_COS;
5761                 } else if (strcmp (cmethod->name, "Tan") == 0) {
5762                         opcode = OP_TAN;
5763                 } else if (strcmp (cmethod->name, "Atan") == 0) {
5764                         opcode = OP_ATAN;
5765                 } else if (strcmp (cmethod->name, "Sqrt") == 0) {
5766                         opcode = OP_SQRT;
5767                 } else if (strcmp (cmethod->name, "Abs") == 0 && fsig->params [0]->type == MONO_TYPE_R8) {
5768                         opcode = OP_ABS;
5769                 } else if (strcmp (cmethod->name, "Round") == 0 && fsig->param_count == 1 && fsig->params [0]->type == MONO_TYPE_R8) {
5770                         opcode = OP_ROUND;
5771                 }
5772
5773                 if (opcode && fsig->param_count == 1) {
5774                         MONO_INST_NEW (cfg, ins, opcode);
5775                         ins->type = STACK_R8;
5776                         ins->dreg = mono_alloc_freg (cfg);
5777                         ins->sreg1 = args [0]->dreg;
5778                         MONO_ADD_INS (cfg->cbb, ins);
5779                 }
5780
5781                 if (cfg->opt & MONO_OPT_CMOV) {
5782                         opcode = 0;
5783
5784                         if (strcmp (cmethod->name, "Min") == 0) {
5785                                 if (fsig->params [0]->type == MONO_TYPE_I4)
5786                                         opcode = OP_IMIN;
5787                         } else if (strcmp (cmethod->name, "Max") == 0) {
5788                                 if (fsig->params [0]->type == MONO_TYPE_I4)
5789                                         opcode = OP_IMAX;
5790                         }
5791
5792                         if (opcode && fsig->param_count == 2) {
5793                                 MONO_INST_NEW (cfg, ins, opcode);
5794                                 ins->type = STACK_I4;
5795                                 ins->dreg = mono_alloc_ireg (cfg);
5796                                 ins->sreg1 = args [0]->dreg;
5797                                 ins->sreg2 = args [1]->dreg;
5798                                 MONO_ADD_INS (cfg->cbb, ins);
5799                         }
5800                 }
5801
5802 #if 0
5803                 /* OP_FREM is not IEEE compatible */
5804                 else if (strcmp (cmethod->name, "IEEERemainder") == 0 && fsig->param_count == 2) {
5805                         MONO_INST_NEW (cfg, ins, OP_FREM);
5806                         ins->inst_i0 = args [0];
5807                         ins->inst_i1 = args [1];
5808                 }
5809 #endif
5810         }
5811
5812         return ins;
5813 }
5814
5815 gboolean
5816 mono_arch_print_tree (MonoInst *tree, int arity)
5817 {
5818         return 0;
5819 }
5820
5821 guint32
5822 mono_arch_get_patch_offset (guint8 *code)
5823 {
5824         if ((code [0] == 0x8b) && (x86_modrm_mod (code [1]) == 0x2))
5825                 return 2;
5826         else if (code [0] == 0xba)
5827                 return 1;
5828         else if (code [0] == 0x68)
5829                 /* push IMM */
5830                 return 1;
5831         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x6))
5832                 /* push <OFFSET>(<REG>) */
5833                 return 2;
5834         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x2))
5835                 /* call *<OFFSET>(<REG>) */
5836                 return 2;
5837         else if ((code [0] == 0xdd) || (code [0] == 0xd9))
5838                 /* fldl <ADDR> */
5839                 return 2;
5840         else if ((code [0] == 0x58) && (code [1] == 0x05))
5841                 /* pop %eax; add <OFFSET>, %eax */
5842                 return 2;
5843         else if ((code [0] >= 0x58) && (code [0] <= 0x58 + X86_NREG) && (code [1] == 0x81))
5844                 /* pop <REG>; add <OFFSET>, <REG> */
5845                 return 3;
5846         else if ((code [0] >= 0xb8) && (code [0] < 0xb8 + 8))
5847                 /* mov <REG>, imm */
5848                 return 1;
5849         else {
5850                 g_assert_not_reached ();
5851                 return -1;
5852         }
5853 }
5854
5855 /**
5856  * mono_breakpoint_clean_code:
5857  *
5858  * Copy @size bytes from @code - @offset to the buffer @buf. If the debugger inserted software
5859  * breakpoints in the original code, they are removed in the copy.
5860  *
5861  * Returns TRUE if no sw breakpoint was present.
5862  */
5863 gboolean
5864 mono_breakpoint_clean_code (guint8 *method_start, guint8 *code, int offset, guint8 *buf, int size)
5865 {
5866         /*
5867          * If method_start is non-NULL we need to perform bound checks, since we access memory
5868          * at code - offset we could go before the start of the method and end up in a different
5869          * page of memory that is not mapped or read incorrect data anyway. We zero-fill the bytes
5870          * instead.
5871          */
5872         if (!method_start || code - offset >= method_start) {
5873                 memcpy (buf, code - offset, size);
5874         } else {
5875                 int diff = code - method_start;
5876                 memset (buf, 0, size);
5877                 memcpy (buf + offset - diff, method_start, diff + size - offset);
5878         }
5879         return TRUE;
5880 }
5881
5882 /*
5883  * mono_x86_get_this_arg_offset:
5884  *
5885  *   Return the offset of the stack location where this is passed during a virtual
5886  * call.
5887  */
5888 guint32
5889 mono_x86_get_this_arg_offset (MonoMethodSignature *sig)
5890 {
5891         return 0;
5892 }
5893
5894 gpointer
5895 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
5896 {
5897         guint32 esp = regs [X86_ESP];
5898         gpointer res;
5899         int offset;
5900
5901         offset = 0;
5902
5903         /*
5904          * The stack looks like:
5905          * <other args>
5906          * <this=delegate>
5907          */
5908         res = ((MonoObject**)esp) [0];
5909         return res;
5910 }
5911
5912 #define MAX_ARCH_DELEGATE_PARAMS 10
5913
5914 static gpointer
5915 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, guint32 param_count)
5916 {
5917         guint8 *code, *start;
5918         int code_reserve = 64;
5919         GSList *unwind_ops;
5920
5921         unwind_ops = mono_arch_get_cie_program ();
5922
5923         /*
5924          * The stack contains:
5925          * <delegate>
5926          * <return addr>
5927          */
5928
5929         if (has_target) {
5930                 start = code = mono_global_codeman_reserve (code_reserve);
5931
5932                 /* Replace the this argument with the target */
5933                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
5934                 x86_mov_reg_membase (code, X86_ECX, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 4);
5935                 x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
5936                 x86_jump_membase (code, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
5937
5938                 g_assert ((code - start) < code_reserve);
5939         } else {
5940                 int i = 0;
5941                 /* 8 for mov_reg and jump, plus 8 for each parameter */
5942                 code_reserve = 8 + (param_count * 8);
5943                 /*
5944                  * The stack contains:
5945                  * <args in reverse order>
5946                  * <delegate>
5947                  * <return addr>
5948                  *
5949                  * and we need:
5950                  * <args in reverse order>
5951                  * <return addr>
5952                  *
5953                  * without unbalancing the stack.
5954                  * So move each arg up a spot in the stack (overwriting un-needed 'this' arg)
5955                  * and leaving original spot of first arg as placeholder in stack so
5956                  * when callee pops stack everything works.
5957                  */
5958
5959                 start = code = mono_global_codeman_reserve (code_reserve);
5960
5961                 /* store delegate for access to method_ptr */
5962                 x86_mov_reg_membase (code, X86_ECX, X86_ESP, 4, 4);
5963
5964                 /* move args up */
5965                 for (i = 0; i < param_count; ++i) {
5966                         x86_mov_reg_membase (code, X86_EAX, X86_ESP, (i+2)*4, 4);
5967                         x86_mov_membase_reg (code, X86_ESP, (i+1)*4, X86_EAX, 4);
5968                 }
5969
5970                 x86_jump_membase (code, X86_ECX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
5971
5972                 g_assert ((code - start) < code_reserve);
5973         }
5974
5975         if (has_target) {
5976                 *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
5977         } else {
5978                 char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
5979                 *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
5980                 g_free (name);
5981         }
5982
5983         if (mono_jit_map_is_enabled ()) {
5984                 char *buff;
5985                 if (has_target)
5986                         buff = (char*)"delegate_invoke_has_target";
5987                 else
5988                         buff = g_strdup_printf ("delegate_invoke_no_target_%d", param_count);
5989                 mono_emit_jit_tramp (start, code - start, buff);
5990                 if (!has_target)
5991                         g_free (buff);
5992         }
5993         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
5994
5995         return start;
5996 }
5997
5998 #define MAX_VIRTUAL_DELEGATE_OFFSET 32
5999
6000 static gpointer
6001 get_delegate_virtual_invoke_impl (MonoTrampInfo **info, gboolean load_imt_reg, int offset)
6002 {
6003         guint8 *code, *start;
6004         int size = 24;
6005         char *tramp_name;
6006         GSList *unwind_ops;
6007
6008         if (offset / (int)sizeof (gpointer) > MAX_VIRTUAL_DELEGATE_OFFSET)
6009                 return NULL;
6010
6011         /*
6012          * The stack contains:
6013          * <delegate>
6014          * <return addr>
6015          */
6016         start = code = mono_global_codeman_reserve (size);
6017
6018         unwind_ops = mono_arch_get_cie_program ();
6019
6020         /* Replace the this argument with the target */
6021         x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
6022         x86_mov_reg_membase (code, X86_ECX, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 4);
6023         x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
6024
6025         if (load_imt_reg) {
6026                 /* Load the IMT reg */
6027                 x86_mov_reg_membase (code, MONO_ARCH_IMT_REG, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, method), 4);
6028         }
6029
6030         /* Load the vtable */
6031         x86_mov_reg_membase (code, X86_EAX, X86_ECX, MONO_STRUCT_OFFSET (MonoObject, vtable), 4);
6032         x86_jump_membase (code, X86_EAX, offset);
6033         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
6034
6035         tramp_name = mono_get_delegate_virtual_invoke_impl_name (load_imt_reg, offset);
6036         *info = mono_tramp_info_create (tramp_name, start, code - start, NULL, unwind_ops);
6037         g_free (tramp_name);
6038
6039
6040         return start;
6041 }
6042
6043 GSList*
6044 mono_arch_get_delegate_invoke_impls (void)
6045 {
6046         GSList *res = NULL;
6047         MonoTrampInfo *info;
6048         int i;
6049
6050         get_delegate_invoke_impl (&info, TRUE, 0);
6051         res = g_slist_prepend (res, info);
6052
6053         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
6054                 get_delegate_invoke_impl (&info, FALSE, i);
6055                 res = g_slist_prepend (res, info);
6056         }
6057
6058         for (i = 0; i <= MAX_VIRTUAL_DELEGATE_OFFSET; ++i) {
6059                 get_delegate_virtual_invoke_impl (&info, TRUE, - i * SIZEOF_VOID_P);
6060                 res = g_slist_prepend (res, info);
6061
6062                 get_delegate_virtual_invoke_impl (&info, FALSE, i * SIZEOF_VOID_P);
6063                 res = g_slist_prepend (res, info);
6064         }
6065
6066         return res;
6067 }
6068
6069 gpointer
6070 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
6071 {
6072         guint8 *code, *start;
6073
6074         if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
6075                 return NULL;
6076
6077         /* FIXME: Support more cases */
6078         if (MONO_TYPE_ISSTRUCT (sig->ret))
6079                 return NULL;
6080
6081         /*
6082          * The stack contains:
6083          * <delegate>
6084          * <return addr>
6085          */
6086
6087         if (has_target) {
6088                 static guint8* cached = NULL;
6089                 if (cached)
6090                         return cached;
6091
6092                 if (mono_aot_only) {
6093                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
6094                 } else {
6095                         MonoTrampInfo *info;
6096                         start = get_delegate_invoke_impl (&info, TRUE, 0);
6097                         mono_tramp_info_register (info, NULL);
6098                 }
6099
6100                 mono_memory_barrier ();
6101
6102                 cached = start;
6103         } else {
6104                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
6105                 int i = 0;
6106
6107                 for (i = 0; i < sig->param_count; ++i)
6108                         if (!mono_is_regsize_var (sig->params [i]))
6109                                 return NULL;
6110
6111                 code = cache [sig->param_count];
6112                 if (code)
6113                         return code;
6114
6115                 if (mono_aot_only) {
6116                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
6117                         start = mono_aot_get_trampoline (name);
6118                         g_free (name);
6119                 } else {
6120                         MonoTrampInfo *info;
6121                         start = get_delegate_invoke_impl (&info, FALSE, sig->param_count);
6122                         mono_tramp_info_register (info, NULL);
6123                 }
6124
6125                 mono_memory_barrier ();
6126
6127                 cache [sig->param_count] = start;
6128         }
6129
6130         return start;
6131 }
6132
6133 gpointer
6134 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
6135 {
6136         MonoTrampInfo *info;
6137         gpointer code;
6138
6139         code = get_delegate_virtual_invoke_impl (&info, load_imt_reg, offset);
6140         if (code)
6141                 mono_tramp_info_register (info, NULL);
6142         return code;
6143 }
6144
6145 mgreg_t
6146 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
6147 {
6148         switch (reg) {
6149         case X86_EAX: return ctx->eax;
6150         case X86_EBX: return ctx->ebx;
6151         case X86_ECX: return ctx->ecx;
6152         case X86_EDX: return ctx->edx;
6153         case X86_ESP: return ctx->esp;
6154         case X86_EBP: return ctx->ebp;
6155         case X86_ESI: return ctx->esi;
6156         case X86_EDI: return ctx->edi;
6157         default:
6158                 g_assert_not_reached ();
6159                 return 0;
6160         }
6161 }
6162
6163 void
6164 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
6165 {
6166         switch (reg) {
6167         case X86_EAX:
6168                 ctx->eax = val;
6169                 break;
6170         case X86_EBX:
6171                 ctx->ebx = val;
6172                 break;
6173         case X86_ECX:
6174                 ctx->ecx = val;
6175                 break;
6176         case X86_EDX:
6177                 ctx->edx = val;
6178                 break;
6179         case X86_ESP:
6180                 ctx->esp = val;
6181                 break;
6182         case X86_EBP:
6183                 ctx->ebp = val;
6184                 break;
6185         case X86_ESI:
6186                 ctx->esi = val;
6187                 break;
6188         case X86_EDI:
6189                 ctx->edi = val;
6190                 break;
6191         default:
6192                 g_assert_not_reached ();
6193         }
6194 }
6195
6196 #ifdef MONO_ARCH_SIMD_INTRINSICS
6197
6198 static MonoInst*
6199 get_float_to_x_spill_area (MonoCompile *cfg)
6200 {
6201         if (!cfg->fconv_to_r8_x_var) {
6202                 cfg->fconv_to_r8_x_var = mono_compile_create_var (cfg, &mono_defaults.double_class->byval_arg, OP_LOCAL);
6203                 cfg->fconv_to_r8_x_var->flags |= MONO_INST_VOLATILE; /*FIXME, use the don't regalloc flag*/
6204         }
6205         return cfg->fconv_to_r8_x_var;
6206 }
6207
6208 /*
6209  * Convert all fconv opts that MONO_OPT_SSE2 would get wrong.
6210  */
6211 void
6212 mono_arch_decompose_opts (MonoCompile *cfg, MonoInst *ins)
6213 {
6214         MonoInst *fconv;
6215         int dreg, src_opcode;
6216
6217         if (!(cfg->opt & MONO_OPT_SSE2) || !(cfg->opt & MONO_OPT_SIMD) || COMPILE_LLVM (cfg))
6218                 return;
6219
6220         switch (src_opcode = ins->opcode) {
6221         case OP_FCONV_TO_I1:
6222         case OP_FCONV_TO_U1:
6223         case OP_FCONV_TO_I2:
6224         case OP_FCONV_TO_U2:
6225         case OP_FCONV_TO_I4:
6226         case OP_FCONV_TO_I:
6227                 break;
6228         default:
6229                 return;
6230         }
6231
6232         /* dreg is the IREG and sreg1 is the FREG */
6233         MONO_INST_NEW (cfg, fconv, OP_FCONV_TO_R8_X);
6234         fconv->klass = NULL; /*FIXME, what can I use here as the Mono.Simd lib might not be loaded yet*/
6235         fconv->sreg1 = ins->sreg1;
6236         fconv->dreg = mono_alloc_ireg (cfg);
6237         fconv->type = STACK_VTYPE;
6238         fconv->backend.spill_var = get_float_to_x_spill_area (cfg);
6239
6240         mono_bblock_insert_before_ins (cfg->cbb, ins, fconv);
6241
6242         dreg = ins->dreg;
6243         NULLIFY_INS (ins);
6244         ins->opcode = OP_XCONV_R8_TO_I4;
6245
6246         ins->klass = mono_defaults.int32_class;
6247         ins->sreg1 = fconv->dreg;
6248         ins->dreg = dreg;
6249         ins->type = STACK_I4;
6250         ins->backend.source_opcode = src_opcode;
6251 }
6252
6253 #endif /* #ifdef MONO_ARCH_SIMD_INTRINSICS */
6254
6255 void
6256 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
6257 {
6258         MonoInst *ins;
6259         int vreg;
6260
6261         if (long_ins->opcode == OP_LNEG) {
6262                 ins = long_ins;
6263                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, MONO_LVREG_LS (ins->dreg), MONO_LVREG_LS (ins->sreg1));
6264                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ADC_IMM, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->sreg1), 0);
6265                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->dreg));
6266                 NULLIFY_INS (ins);
6267                 return;
6268         }
6269
6270 #ifdef MONO_ARCH_SIMD_INTRINSICS
6271
6272         if (!(cfg->opt & MONO_OPT_SIMD))
6273                 return;
6274
6275         /*TODO move this to simd-intrinsic.c once we support sse 4.1 dword extractors since we need the runtime caps info */
6276         switch (long_ins->opcode) {
6277         case OP_EXTRACT_I8:
6278                 vreg = long_ins->sreg1;
6279
6280                 if (long_ins->inst_c0) {
6281                         MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6282                         ins->klass = long_ins->klass;
6283                         ins->sreg1 = long_ins->sreg1;
6284                         ins->inst_c0 = 2;
6285                         ins->type = STACK_VTYPE;
6286                         ins->dreg = vreg = alloc_ireg (cfg);
6287                         MONO_ADD_INS (cfg->cbb, ins);
6288                 }
6289
6290                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6291                 ins->klass = mono_defaults.int32_class;
6292                 ins->sreg1 = vreg;
6293                 ins->type = STACK_I4;
6294                 ins->dreg = MONO_LVREG_LS (long_ins->dreg);
6295                 MONO_ADD_INS (cfg->cbb, ins);
6296
6297                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6298                 ins->klass = long_ins->klass;
6299                 ins->sreg1 = long_ins->sreg1;
6300                 ins->inst_c0 = long_ins->inst_c0 ? 3 : 1;
6301                 ins->type = STACK_VTYPE;
6302                 ins->dreg = vreg = alloc_ireg (cfg);
6303                 MONO_ADD_INS (cfg->cbb, ins);
6304
6305                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6306                 ins->klass = mono_defaults.int32_class;
6307                 ins->sreg1 = vreg;
6308                 ins->type = STACK_I4;
6309                 ins->dreg = MONO_LVREG_MS (long_ins->dreg);
6310                 MONO_ADD_INS (cfg->cbb, ins);
6311
6312                 long_ins->opcode = OP_NOP;
6313                 break;
6314         case OP_INSERTX_I8_SLOW:
6315                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6316                 ins->dreg = long_ins->dreg;
6317                 ins->sreg1 = long_ins->dreg;
6318                 ins->sreg2 = MONO_LVREG_LS (long_ins->sreg2);
6319                 ins->inst_c0 = long_ins->inst_c0 * 2;
6320                 MONO_ADD_INS (cfg->cbb, ins);
6321
6322                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6323                 ins->dreg = long_ins->dreg;
6324                 ins->sreg1 = long_ins->dreg;
6325                 ins->sreg2 = MONO_LVREG_MS (long_ins->sreg2);
6326                 ins->inst_c0 = long_ins->inst_c0 * 2 + 1;
6327                 MONO_ADD_INS (cfg->cbb, ins);
6328
6329                 long_ins->opcode = OP_NOP;
6330                 break;
6331         case OP_EXPAND_I8:
6332                 MONO_INST_NEW (cfg, ins, OP_ICONV_TO_X);
6333                 ins->dreg = long_ins->dreg;
6334                 ins->sreg1 = MONO_LVREG_LS (long_ins->sreg1);
6335                 ins->klass = long_ins->klass;
6336                 ins->type = STACK_VTYPE;
6337                 MONO_ADD_INS (cfg->cbb, ins);
6338
6339                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6340                 ins->dreg = long_ins->dreg;
6341                 ins->sreg1 = long_ins->dreg;
6342                 ins->sreg2 = MONO_LVREG_MS (long_ins->sreg1);
6343                 ins->inst_c0 = 1;
6344                 ins->klass = long_ins->klass;
6345                 ins->type = STACK_VTYPE;
6346                 MONO_ADD_INS (cfg->cbb, ins);
6347
6348                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6349                 ins->dreg = long_ins->dreg;
6350                 ins->sreg1 = long_ins->dreg;;
6351                 ins->inst_c0 = 0x44; /*Magic number for swizzling (X,Y,X,Y)*/
6352                 ins->klass = long_ins->klass;
6353                 ins->type = STACK_VTYPE;
6354                 MONO_ADD_INS (cfg->cbb, ins);
6355
6356                 long_ins->opcode = OP_NOP;
6357                 break;
6358         }
6359 #endif /* MONO_ARCH_SIMD_INTRINSICS */
6360 }
6361
6362 /*MONO_ARCH_HAVE_HANDLER_BLOCK_GUARD*/
6363 gpointer
6364 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
6365 {
6366         int offset;
6367         gpointer *sp, old_value;
6368         char *bp;
6369
6370         offset = clause->exvar_offset;
6371
6372         /*Load the spvar*/
6373         bp = MONO_CONTEXT_GET_BP (ctx);
6374         sp = *(gpointer*)(bp + offset);
6375
6376         old_value = *sp;
6377         if (old_value < ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
6378                 return old_value;
6379
6380         *sp = new_value;
6381
6382         return old_value;
6383 }
6384
6385 /*
6386  * mono_aot_emit_load_got_addr:
6387  *
6388  *   Emit code to load the got address.
6389  * On x86, the result is placed into EBX.
6390  */
6391 guint8*
6392 mono_arch_emit_load_got_addr (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji)
6393 {
6394         x86_call_imm (code, 0);
6395         /*
6396          * The patch needs to point to the pop, since the GOT offset needs
6397          * to be added to that address.
6398          */
6399         if (cfg)
6400                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6401         else
6402                 *ji = mono_patch_info_list_prepend (*ji, code - start, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6403         x86_pop_reg (code, MONO_ARCH_GOT_REG);
6404         x86_alu_reg_imm (code, X86_ADD, MONO_ARCH_GOT_REG, 0xf0f0f0f0);
6405
6406         return code;
6407 }
6408
6409 static guint8*
6410 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target)
6411 {
6412         if (cfg)
6413                 mono_add_patch_info (cfg, code - cfg->native_code, tramp_type, target);
6414         else
6415                 g_assert_not_reached ();
6416         x86_mov_reg_membase (code, dreg, MONO_ARCH_GOT_REG, 0xf0f0f0f0, 4);
6417         return code;
6418 }
6419
6420 /*
6421  * mono_arch_emit_load_aotconst:
6422  *
6423  *   Emit code to load the contents of the GOT slot identified by TRAMP_TYPE and
6424  * TARGET from the mscorlib GOT in full-aot code.
6425  * On x86, the GOT address is assumed to be in EBX, and the result is placed into
6426  * EAX.
6427  */
6428 guint8*
6429 mono_arch_emit_load_aotconst (guint8 *start, guint8 *code, MonoJumpInfo **ji, MonoJumpInfoType tramp_type, gconstpointer target)
6430 {
6431         /* Load the mscorlib got address */
6432         x86_mov_reg_membase (code, X86_EAX, MONO_ARCH_GOT_REG, sizeof (gpointer), 4);
6433         *ji = mono_patch_info_list_prepend (*ji, code - start, tramp_type, target);
6434         /* arch_emit_got_access () patches this */
6435         x86_mov_reg_membase (code, X86_EAX, X86_EAX, 0xf0f0f0f0, 4);
6436
6437         return code;
6438 }
6439
6440 /* Can't put this into mini-x86.h */
6441 gpointer
6442 mono_x86_get_signal_exception_trampoline (MonoTrampInfo **info, gboolean aot);
6443
6444 GSList *
6445 mono_arch_get_trampolines (gboolean aot)
6446 {
6447         MonoTrampInfo *info;
6448         GSList *tramps = NULL;
6449
6450         mono_x86_get_signal_exception_trampoline (&info, aot);
6451
6452         tramps = g_slist_append (tramps, info);
6453
6454         return tramps;
6455 }
6456
6457 /* Soft Debug support */
6458 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
6459
6460 /*
6461  * mono_arch_set_breakpoint:
6462  *
6463  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
6464  * The location should contain code emitted by OP_SEQ_POINT.
6465  */
6466 void
6467 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
6468 {
6469         guint8 *code = ip + OP_SEQ_POINT_BP_OFFSET;
6470
6471         g_assert (code [0] == 0x90);
6472         x86_call_membase (code, X86_ECX, 0);
6473 }
6474
6475 /*
6476  * mono_arch_clear_breakpoint:
6477  *
6478  *   Clear the breakpoint at IP.
6479  */
6480 void
6481 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
6482 {
6483         guint8 *code = ip + OP_SEQ_POINT_BP_OFFSET;
6484         int i;
6485
6486         for (i = 0; i < 2; ++i)
6487                 x86_nop (code);
6488 }
6489
6490 /*
6491  * mono_arch_start_single_stepping:
6492  *
6493  *   Start single stepping.
6494  */
6495 void
6496 mono_arch_start_single_stepping (void)
6497 {
6498         ss_trampoline = mini_get_single_step_trampoline ();
6499 }
6500
6501 /*
6502  * mono_arch_stop_single_stepping:
6503  *
6504  *   Stop single stepping.
6505  */
6506 void
6507 mono_arch_stop_single_stepping (void)
6508 {
6509         ss_trampoline = NULL;
6510 }
6511
6512 /*
6513  * mono_arch_is_single_step_event:
6514  *
6515  *   Return whenever the machine state in SIGCTX corresponds to a single
6516  * step event.
6517  */
6518 gboolean
6519 mono_arch_is_single_step_event (void *info, void *sigctx)
6520 {
6521         /* We use soft breakpoints */
6522         return FALSE;
6523 }
6524
6525 gboolean
6526 mono_arch_is_breakpoint_event (void *info, void *sigctx)
6527 {
6528         /* We use soft breakpoints */
6529         return FALSE;
6530 }
6531
6532 #define BREAKPOINT_SIZE 2
6533
6534 /*
6535  * mono_arch_skip_breakpoint:
6536  *
6537  *   See mini-amd64.c for docs.
6538  */
6539 void
6540 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
6541 {
6542         g_assert_not_reached ();
6543 }
6544
6545 /*
6546  * mono_arch_skip_single_step:
6547  *
6548  *   See mini-amd64.c for docs.
6549  */
6550 void
6551 mono_arch_skip_single_step (MonoContext *ctx)
6552 {
6553         g_assert_not_reached ();
6554 }
6555
6556 /*
6557  * mono_arch_get_seq_point_info:
6558  *
6559  *   See mini-amd64.c for docs.
6560  */
6561 gpointer
6562 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
6563 {
6564         NOT_IMPLEMENTED;
6565         return NULL;
6566 }
6567
6568 void
6569 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
6570 {
6571         ext->lmf.previous_lmf = (gsize)prev_lmf;
6572         /* Mark that this is a MonoLMFExt */
6573         ext->lmf.previous_lmf = (gsize)(gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
6574         ext->lmf.ebp = (gssize)ext;
6575 }
6576
6577 #endif
6578
6579 gboolean
6580 mono_arch_opcode_supported (int opcode)
6581 {
6582         switch (opcode) {
6583         case OP_ATOMIC_ADD_I4:
6584         case OP_ATOMIC_EXCHANGE_I4:
6585         case OP_ATOMIC_CAS_I4:
6586         case OP_ATOMIC_LOAD_I1:
6587         case OP_ATOMIC_LOAD_I2:
6588         case OP_ATOMIC_LOAD_I4:
6589         case OP_ATOMIC_LOAD_U1:
6590         case OP_ATOMIC_LOAD_U2:
6591         case OP_ATOMIC_LOAD_U4:
6592         case OP_ATOMIC_LOAD_R4:
6593         case OP_ATOMIC_LOAD_R8:
6594         case OP_ATOMIC_STORE_I1:
6595         case OP_ATOMIC_STORE_I2:
6596         case OP_ATOMIC_STORE_I4:
6597         case OP_ATOMIC_STORE_U1:
6598         case OP_ATOMIC_STORE_U2:
6599         case OP_ATOMIC_STORE_U4:
6600         case OP_ATOMIC_STORE_R4:
6601         case OP_ATOMIC_STORE_R8:
6602                 return TRUE;
6603         default:
6604                 return FALSE;
6605         }
6606 }
6607
6608 CallInfo*
6609 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
6610 {
6611         return get_call_info (mp, sig);
6612 }