mono/mini/mini-x86.c

   1 /*
   2  * mini-x86.c: x86 backend for the Mono code generator
   3  *
   4  * Authors:
   5  *   Paolo Molaro (lupus@ximian.com)
   6  *   Dietmar Maurer (dietmar@ximian.com)
   7  *   Patrik Torstensson
   8  *
   9  * Copyright 2003 Ximian, Inc.
  10  * Copyright 2003-2011 Novell Inc.
  11  * Copyright 2011 Xamarin Inc.
  12  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  13  */
  14 #include "mini.h"
  15 #include <string.h>
  16 #include <math.h>
  17 #ifdef HAVE_UNISTD_H
  18 #include <unistd.h>
  19 #endif
  20
  21 #include <mono/metadata/abi-details.h>
  22 #include <mono/metadata/appdomain.h>
  23 #include <mono/metadata/debug-helpers.h>
  24 #include <mono/metadata/threads.h>
  25 #include <mono/metadata/profiler-private.h>
  26 #include <mono/metadata/mono-debug.h>
  27 #include <mono/metadata/gc-internals.h>
  28 #include <mono/utils/mono-math.h>
  29 #include <mono/utils/mono-counters.h>
  30 #include <mono/utils/mono-mmap.h>
  31 #include <mono/utils/mono-memory-model.h>
  32 #include <mono/utils/mono-hwcap-x86.h>
  33 #include <mono/utils/mono-threads.h>
  34
  35 #include "trace.h"
  36 #include "mini-x86.h"
  37 #include "cpu-x86.h"
  38 #include "ir-emit.h"
  39 #include "mini-gc.h"
  40
  41 #ifndef TARGET_WIN32
  42 #ifdef MONO_XEN_OPT
  43 static gboolean optimize_for_xen = TRUE;
  44 #else
  45 #define optimize_for_xen 0
  46 #endif
  47 #endif
  48
  49 /* The single step trampoline */
  50 static gpointer ss_trampoline;
  51
  52 /* The breakpoint trampoline */
  53 static gpointer bp_trampoline;
  54
  55 /* This mutex protects architecture specific caches */
  56 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  57 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  58 static mono_mutex_t mini_arch_mutex;
  59
  60 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  61
  62 #define ARGS_OFFSET 8
  63
  64 #ifdef TARGET_WIN32
  65 /* Under windows, the default pinvoke calling convention is stdcall */
  66 #define CALLCONV_IS_STDCALL(sig) ((((sig)->call_convention) == MONO_CALL_STDCALL) || ((sig)->pinvoke && ((sig)->call_convention) == MONO_CALL_DEFAULT) || ((sig)->pinvoke && ((sig)->call_convention) == MONO_CALL_THISCALL))
  67 #else
  68 #define CALLCONV_IS_STDCALL(sig) (((sig)->call_convention) == MONO_CALL_STDCALL || ((sig)->pinvoke && ((sig)->call_convention) == MONO_CALL_THISCALL))
  69 #endif
  70
  71 #define X86_IS_CALLEE_SAVED_REG(reg) (((reg) == X86_EBX) || ((reg) == X86_EDI) || ((reg) == X86_ESI))
  72
  73 #define OP_SEQ_POINT_BP_OFFSET 7
  74
  75 static guint8*
  76 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target);
  77
  78 const char*
  79 mono_arch_regname (int reg)
  80 {
  81         switch (reg) {
  82         case X86_EAX: return "%eax";
  83         case X86_EBX: return "%ebx";
  84         case X86_ECX: return "%ecx";
  85         case X86_EDX: return "%edx";
  86         case X86_ESP: return "%esp";
  87         case X86_EBP: return "%ebp";
  88         case X86_EDI: return "%edi";
  89         case X86_ESI: return "%esi";
  90         }
  91         return "unknown";
  92 }
  93
  94 const char*
  95 mono_arch_fregname (int reg)
  96 {
  97         switch (reg) {
  98         case 0:
  99                 return "%fr0";
 100         case 1:
 101                 return "%fr1";
 102         case 2:
 103                 return "%fr2";
 104         case 3:
 105                 return "%fr3";
 106         case 4:
 107                 return "%fr4";
 108         case 5:
 109                 return "%fr5";
 110         case 6:
 111                 return "%fr6";
 112         case 7:
 113                 return "%fr7";
 114         default:
 115                 return "unknown";
 116         }
 117 }
 118
 119 const char *
 120 mono_arch_xregname (int reg)
 121 {
 122         switch (reg) {
 123         case 0:
 124                 return "%xmm0";
 125         case 1:
 126                 return "%xmm1";
 127         case 2:
 128                 return "%xmm2";
 129         case 3:
 130                 return "%xmm3";
 131         case 4:
 132                 return "%xmm4";
 133         case 5:
 134                 return "%xmm5";
 135         case 6:
 136                 return "%xmm6";
 137         case 7:
 138                 return "%xmm7";
 139         default:
 140                 return "unknown";
 141         }
 142 }
 143
 144 void
 145 mono_x86_patch (unsigned char* code, gpointer target)
 146 {
 147         x86_patch (code, (unsigned char*)target);
 148 }
 149
 150 #define FLOAT_PARAM_REGS 0
 151
 152 static const guint32 thiscall_param_regs [] = { X86_ECX, X86_NREG };
 153
 154 static const guint32 *callconv_param_regs(MonoMethodSignature *sig)
 155 {
 156         if (!sig->pinvoke)
 157                 return NULL;
 158
 159         switch (sig->call_convention) {
 160         case MONO_CALL_THISCALL:
 161                  return thiscall_param_regs;
 162         default:
 163                  return NULL;
 164         }
 165 }
 166
 167 #if defined(TARGET_WIN32) || defined(__APPLE__) || defined(__FreeBSD__)
 168 #define SMALL_STRUCTS_IN_REGS
 169 static X86_Reg_No return_regs [] = { X86_EAX, X86_EDX };
 170 #endif
 171
 172 static void inline
 173 add_general (guint32 *gr, const guint32 *param_regs, guint32 *stack_size, ArgInfo *ainfo)
 174 {
 175     ainfo->offset = *stack_size;
 176
 177     if (!param_regs || param_regs [*gr] == X86_NREG) {
 178                 ainfo->storage = ArgOnStack;
 179                 ainfo->nslots = 1;
 180                 (*stack_size) += sizeof (gpointer);
 181     }
 182     else {
 183                 ainfo->storage = ArgInIReg;
 184                 ainfo->reg = param_regs [*gr];
 185                 (*gr) ++;
 186     }
 187 }
 188
 189 static void inline
 190 add_general_pair (guint32 *gr, const guint32 *param_regs , guint32 *stack_size, ArgInfo *ainfo)
 191 {
 192         ainfo->offset = *stack_size;
 193
 194         g_assert(!param_regs || param_regs[*gr] == X86_NREG);
 195
 196         ainfo->storage = ArgOnStack;
 197         (*stack_size) += sizeof (gpointer) * 2;
 198         ainfo->nslots = 2;
 199 }
 200
 201 static void inline
 202 add_float (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo, gboolean is_double)
 203 {
 204     ainfo->offset = *stack_size;
 205
 206     if (*gr >= FLOAT_PARAM_REGS) {
 207                 ainfo->storage = ArgOnStack;
 208                 (*stack_size) += is_double ? 8 : 4;
 209                 ainfo->nslots = is_double ? 2 : 1;
 210     }
 211     else {
 212                 /* A double register */
 213                 if (is_double)
 214                         ainfo->storage = ArgInDoubleSSEReg;
 215                 else
 216                         ainfo->storage = ArgInFloatSSEReg;
 217                 ainfo->reg = *gr;
 218                 (*gr) += 1;
 219     }
 220 }
 221
 222
 223 static void
 224 add_valuetype (MonoMethodSignature *sig, ArgInfo *ainfo, MonoType *type,
 225                gboolean is_return,
 226                guint32 *gr, const guint32 *param_regs, guint32 *fr, guint32 *stack_size)
 227 {
 228         guint32 size;
 229         MonoClass *klass;
 230
 231         klass = mono_class_from_mono_type (type);
 232         size = mini_type_stack_size_full (&klass->byval_arg, NULL, sig->pinvoke);
 233
 234 #if defined(TARGET_WIN32)
 235         /*
 236         * Standard C and C++ doesn't allow empty structs, empty structs will always have a size of 1 byte.
 237         * GCC have an extension to allow empty structs, https://gcc.gnu.org/onlinedocs/gcc/Empty-Structures.html.
 238         * This cause a little dilemma since runtime build using none GCC compiler will not be compatible with
 239         * GCC build C libraries and the other way around. On platforms where empty structs has size of 1 byte
 240         * it must be represented in call and cannot be dropped.
 241         */
 242         if (size == 0 && MONO_TYPE_ISSTRUCT (type) && sig->pinvoke) {
 243                 /* Empty structs (1 byte size) needs to be represented in a stack slot */
 244                 ainfo->pass_empty_struct = TRUE;
 245                 size = 1;
 246         }
 247 #endif
 248
 249 #ifdef SMALL_STRUCTS_IN_REGS
 250         if (sig->pinvoke && is_return) {
 251                 MonoMarshalType *info;
 252
 253                 info = mono_marshal_load_type_info (klass);
 254                 g_assert (info);
 255
 256                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 257
 258                 /* Ignore empty struct return value, if used. */
 259                 if (info->num_fields == 0 && ainfo->pass_empty_struct) {
 260                         ainfo->storage = ArgValuetypeInReg;
 261                         return;
 262                 }
 263
 264                 /*
 265                 * Windows x86 ABI for returning structs of size 4 or 8 bytes (regardless of type) dictates that
 266                 * values are passed in EDX:EAX register pairs, https://msdn.microsoft.com/en-us/library/984x0h58.aspx.
 267                 * This is different compared to for example float or double return types (not in struct) that will be returned
 268                 * in ST(0), https://msdn.microsoft.com/en-us/library/ha59cbfz.aspx.
 269                 *
 270                 * Apples OSX x86 ABI for returning structs of size 4 or 8 bytes uses a slightly different approach.
 271                 * If a struct includes only one scalar value, it will be handled with the same rules as scalar values.
 272                 * This means that structs with one float or double will be returned in ST(0). For more details,
 273                 * https://developer.apple.com/library/mac/documentation/DeveloperTools/Conceptual/LowLevelABI/130-IA-32_Function_Calling_Conventions/IA32.html.
 274                 */
 275 #if !defined(TARGET_WIN32)
 276
 277                 /* Special case structs with only a float member */
 278                 if (info->num_fields == 1) {
 279                         int ftype = mini_get_underlying_type (info->fields [0].field->type)->type;
 280                         if ((info->native_size == 8) && (ftype == MONO_TYPE_R8)) {
 281                                 ainfo->storage = ArgValuetypeInReg;
 282                                 ainfo->pair_storage [0] = ArgOnDoubleFpStack;
 283                                 return;
 284                         }
 285                         if ((info->native_size == 4) && (ftype == MONO_TYPE_R4)) {
 286                                 ainfo->storage = ArgValuetypeInReg;
 287                                 ainfo->pair_storage [0] = ArgOnFloatFpStack;
 288                                 return;
 289                         }
 290                 }
 291 #endif
 292
 293                 if ((info->native_size == 1) || (info->native_size == 2) || (info->native_size == 4) || (info->native_size == 8)) {
 294                         ainfo->storage = ArgValuetypeInReg;
 295                         ainfo->pair_storage [0] = ArgInIReg;
 296                         ainfo->pair_regs [0] = return_regs [0];
 297                         if (info->native_size > 4) {
 298                                 ainfo->pair_storage [1] = ArgInIReg;
 299                                 ainfo->pair_regs [1] = return_regs [1];
 300                         }
 301                         return;
 302                 }
 303         }
 304 #endif
 305
 306         if (param_regs && param_regs [*gr] != X86_NREG && !is_return) {
 307                 g_assert (size <= 4);
 308                 ainfo->storage = ArgValuetypeInReg;
 309                 ainfo->reg = param_regs [*gr];
 310                 (*gr)++;
 311                 return;
 312         }
 313
 314         ainfo->offset = *stack_size;
 315         ainfo->storage = ArgOnStack;
 316         *stack_size += ALIGN_TO (size, sizeof (gpointer));
 317         ainfo->nslots = ALIGN_TO (size, sizeof (gpointer)) / sizeof (gpointer);
 318 }
 319
 320 /*
 321  * get_call_info:
 322  *
 323  *  Obtain information about a call according to the calling convention.
 324  * For x86 ELF, see the "System V Application Binary Interface Intel386
 325  * Architecture Processor Supplment, Fourth Edition" document for more
 326  * information.
 327  * For x86 win32, see https://msdn.microsoft.com/en-us/library/984x0h58.aspx.
 328  */
 329 static CallInfo*
 330 get_call_info_internal (CallInfo *cinfo, MonoMethodSignature *sig)
 331 {
 332         guint32 i, gr, fr, pstart;
 333         const guint32 *param_regs;
 334         MonoType *ret_type;
 335         int n = sig->hasthis + sig->param_count;
 336         guint32 stack_size = 0;
 337         gboolean is_pinvoke = sig->pinvoke;
 338
 339         gr = 0;
 340         fr = 0;
 341         cinfo->nargs = n;
 342
 343         param_regs = callconv_param_regs(sig);
 344
 345         /* return value */
 346         {
 347                 ret_type = mini_get_underlying_type (sig->ret);
 348                 switch (ret_type->type) {
 349                 case MONO_TYPE_I1:
 350                 case MONO_TYPE_U1:
 351                 case MONO_TYPE_I2:
 352                 case MONO_TYPE_U2:
 353                 case MONO_TYPE_I4:
 354                 case MONO_TYPE_U4:
 355                 case MONO_TYPE_I:
 356                 case MONO_TYPE_U:
 357                 case MONO_TYPE_PTR:
 358                 case MONO_TYPE_FNPTR:
 359                 case MONO_TYPE_CLASS:
 360                 case MONO_TYPE_OBJECT:
 361                 case MONO_TYPE_SZARRAY:
 362                 case MONO_TYPE_ARRAY:
 363                 case MONO_TYPE_STRING:
 364                         cinfo->ret.storage = ArgInIReg;
 365                         cinfo->ret.reg = X86_EAX;
 366                         break;
 367                 case MONO_TYPE_U8:
 368                 case MONO_TYPE_I8:
 369                         cinfo->ret.storage = ArgInIReg;
 370                         cinfo->ret.reg = X86_EAX;
 371                         cinfo->ret.is_pair = TRUE;
 372                         break;
 373                 case MONO_TYPE_R4:
 374                         cinfo->ret.storage = ArgOnFloatFpStack;
 375                         break;
 376                 case MONO_TYPE_R8:
 377                         cinfo->ret.storage = ArgOnDoubleFpStack;
 378                         break;
 379                 case MONO_TYPE_GENERICINST:
 380                         if (!mono_type_generic_inst_is_valuetype (ret_type)) {
 381                                 cinfo->ret.storage = ArgInIReg;
 382                                 cinfo->ret.reg = X86_EAX;
 383                                 break;
 384                         }
 385                         if (mini_is_gsharedvt_type (ret_type)) {
 386                                 cinfo->ret.storage = ArgOnStack;
 387                                 cinfo->vtype_retaddr = TRUE;
 388                                 break;
 389                         }
 390                         /* Fall through */
 391                 case MONO_TYPE_VALUETYPE:
 392                 case MONO_TYPE_TYPEDBYREF: {
 393                         guint32 tmp_gr = 0, tmp_fr = 0, tmp_stacksize = 0;
 394
 395                         add_valuetype (sig, &cinfo->ret, ret_type, TRUE, &tmp_gr, NULL, &tmp_fr, &tmp_stacksize);
 396                         if (cinfo->ret.storage == ArgOnStack) {
 397                                 cinfo->vtype_retaddr = TRUE;
 398                                 /* The caller passes the address where the value is stored */
 399                         }
 400                         break;
 401                 }
 402                 case MONO_TYPE_VAR:
 403                 case MONO_TYPE_MVAR:
 404                         g_assert (mini_is_gsharedvt_type (ret_type));
 405                         cinfo->ret.storage = ArgOnStack;
 406                         cinfo->vtype_retaddr = TRUE;
 407                         break;
 408                 case MONO_TYPE_VOID:
 409                         cinfo->ret.storage = ArgNone;
 410                         break;
 411                 default:
 412                         g_error ("Can't handle as return value 0x%x", ret_type->type);
 413                 }
 414         }
 415
 416         pstart = 0;
 417         /*
 418          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
 419          * the first argument, allowing 'this' to be always passed in the first arg reg.
 420          * Also do this if the first argument is a reference type, since virtual calls
 421          * are sometimes made using calli without sig->hasthis set, like in the delegate
 422          * invoke wrappers.
 423          */
 424         if (cinfo->vtype_retaddr && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
 425                 if (sig->hasthis) {
 426                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 427                 } else {
 428                         add_general (&gr, param_regs, &stack_size, &cinfo->args [sig->hasthis + 0]);
 429                         pstart = 1;
 430                 }
 431                 cinfo->vret_arg_offset = stack_size;
 432                 add_general (&gr, NULL, &stack_size, &cinfo->ret);
 433                 cinfo->vret_arg_index = 1;
 434         } else {
 435                 /* this */
 436                 if (sig->hasthis)
 437                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 438
 439                 if (cinfo->vtype_retaddr)
 440                         add_general (&gr, NULL, &stack_size, &cinfo->ret);
 441         }
 442
 443         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == 0)) {
 444                 fr = FLOAT_PARAM_REGS;
 445
 446                 /* Emit the signature cookie just before the implicit arguments */
 447                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 448         }
 449
 450         for (i = pstart; i < sig->param_count; ++i) {
 451                 ArgInfo *ainfo = &cinfo->args [sig->hasthis + i];
 452                 MonoType *ptype;
 453
 454                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
 455                         /* We allways pass the sig cookie on the stack for simplicity */
 456                         /*
 457                          * Prevent implicit arguments + the sig cookie from being passed
 458                          * in registers.
 459                          */
 460                         fr = FLOAT_PARAM_REGS;
 461
 462                         /* Emit the signature cookie just before the implicit arguments */
 463                         add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 464                 }
 465
 466                 if (sig->params [i]->byref) {
 467                         add_general (&gr, param_regs, &stack_size, ainfo);
 468                         continue;
 469                 }
 470                 ptype = mini_get_underlying_type (sig->params [i]);
 471                 switch (ptype->type) {
 472                 case MONO_TYPE_I1:
 473                 case MONO_TYPE_U1:
 474                         add_general (&gr, param_regs, &stack_size, ainfo);
 475                         break;
 476                 case MONO_TYPE_I2:
 477                 case MONO_TYPE_U2:
 478                         add_general (&gr, param_regs, &stack_size, ainfo);
 479                         break;
 480                 case MONO_TYPE_I4:
 481                 case MONO_TYPE_U4:
 482                         add_general (&gr, param_regs, &stack_size, ainfo);
 483                         break;
 484                 case MONO_TYPE_I:
 485                 case MONO_TYPE_U:
 486                 case MONO_TYPE_PTR:
 487                 case MONO_TYPE_FNPTR:
 488                 case MONO_TYPE_CLASS:
 489                 case MONO_TYPE_OBJECT:
 490                 case MONO_TYPE_STRING:
 491                 case MONO_TYPE_SZARRAY:
 492                 case MONO_TYPE_ARRAY:
 493                         add_general (&gr, param_regs, &stack_size, ainfo);
 494                         break;
 495                 case MONO_TYPE_GENERICINST:
 496                         if (!mono_type_generic_inst_is_valuetype (ptype)) {
 497                                 add_general (&gr, param_regs, &stack_size, ainfo);
 498                                 break;
 499                         }
 500                         if (mini_is_gsharedvt_type (ptype)) {
 501                                 /* gsharedvt arguments are passed by ref */
 502                                 add_general (&gr, param_regs, &stack_size, ainfo);
 503                                 g_assert (ainfo->storage == ArgOnStack);
 504                                 ainfo->storage = ArgGSharedVt;
 505                                 break;
 506                         }
 507                         /* Fall through */
 508                 case MONO_TYPE_VALUETYPE:
 509                 case MONO_TYPE_TYPEDBYREF:
 510                         add_valuetype (sig, ainfo, ptype, FALSE, &gr, param_regs, &fr, &stack_size);
 511                         break;
 512                 case MONO_TYPE_U8:
 513                 case MONO_TYPE_I8:
 514                         add_general_pair (&gr, param_regs, &stack_size, ainfo);
 515                         break;
 516                 case MONO_TYPE_R4:
 517                         add_float (&fr, &stack_size, ainfo, FALSE);
 518                         break;
 519                 case MONO_TYPE_R8:
 520                         add_float (&fr, &stack_size, ainfo, TRUE);
 521                         break;
 522                 case MONO_TYPE_VAR:
 523                 case MONO_TYPE_MVAR:
 524                         /* gsharedvt arguments are passed by ref */
 525                         g_assert (mini_is_gsharedvt_type (ptype));
 526                         add_general (&gr, param_regs, &stack_size, ainfo);
 527                         g_assert (ainfo->storage == ArgOnStack);
 528                         ainfo->storage = ArgGSharedVt;
 529                         break;
 530                 default:
 531                         g_error ("unexpected type 0x%x", ptype->type);
 532                         g_assert_not_reached ();
 533                 }
 534         }
 535
 536         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n > 0) && (sig->sentinelpos == sig->param_count)) {
 537                 fr = FLOAT_PARAM_REGS;
 538
 539                 /* Emit the signature cookie just before the implicit arguments */
 540                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 541         }
 542
 543         if (cinfo->vtype_retaddr) {
 544                 /* if the function returns a struct on stack, the called method already does a ret $0x4 */
 545                 cinfo->callee_stack_pop = 4;
 546         } else if (CALLCONV_IS_STDCALL (sig) && sig->pinvoke) {
 547                 /* Have to compensate for the stack space popped by the native callee */
 548                 cinfo->callee_stack_pop = stack_size;
 549         }
 550
 551         if (mono_do_x86_stack_align && (stack_size % MONO_ARCH_FRAME_ALIGNMENT) != 0) {
 552                 cinfo->need_stack_align = TRUE;
 553                 cinfo->stack_align_amount = MONO_ARCH_FRAME_ALIGNMENT - (stack_size % MONO_ARCH_FRAME_ALIGNMENT);
 554                 stack_size += cinfo->stack_align_amount;
 555         }
 556
 557         cinfo->stack_usage = stack_size;
 558         cinfo->reg_usage = gr;
 559         cinfo->freg_usage = fr;
 560         return cinfo;
 561 }
 562
 563 static CallInfo*
 564 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
 565 {
 566         int n = sig->hasthis + sig->param_count;
 567         CallInfo *cinfo;
 568
 569         if (mp)
 570                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 571         else
 572                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 573
 574         return get_call_info_internal (cinfo, sig);
 575 }
 576
 577 /*
 578  * mono_arch_get_argument_info:
 579  * @csig:  a method signature
 580  * @param_count: the number of parameters to consider
 581  * @arg_info: an array to store the result infos
 582  *
 583  * Gathers information on parameters such as size, alignment and
 584  * padding. arg_info should be large enought to hold param_count + 1 entries.
 585  *
 586  * Returns the size of the argument area on the stack.
 587  * This should be signal safe, since it is called from
 588  * mono_arch_unwind_frame ().
 589  * FIXME: The metadata calls might not be signal safe.
 590  */
 591 int
 592 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
 593 {
 594         int len, k, args_size = 0;
 595         int size, pad;
 596         guint32 align;
 597         int offset = 8;
 598         CallInfo *cinfo;
 599
 600         /* Avoid g_malloc as it is not signal safe */
 601         len = sizeof (CallInfo) + (sizeof (ArgInfo) * (csig->param_count + 1));
 602         cinfo = (CallInfo*)g_newa (guint8*, len);
 603         memset (cinfo, 0, len);
 604
 605         cinfo = get_call_info_internal (cinfo, csig);
 606
 607         arg_info [0].offset = offset;
 608
 609         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
 610                 args_size += sizeof (gpointer);
 611                 offset += 4;
 612         }
 613
 614         if (csig->hasthis) {
 615                 args_size += sizeof (gpointer);
 616                 offset += 4;
 617         }
 618
 619         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && csig->hasthis) {
 620                 /* Emitted after this */
 621                 args_size += sizeof (gpointer);
 622                 offset += 4;
 623         }
 624
 625         arg_info [0].size = args_size;
 626
 627         for (k = 0; k < param_count; k++) {
 628                 size = mini_type_stack_size_full (csig->params [k], &align, csig->pinvoke);
 629
 630                 /* ignore alignment for now */
 631                 align = 1;
 632
 633                 args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 634                 arg_info [k].pad = pad;
 635                 args_size += size;
 636                 arg_info [k + 1].pad = 0;
 637                 arg_info [k + 1].size = size;
 638                 offset += pad;
 639                 arg_info [k + 1].offset = offset;
 640                 offset += size;
 641
 642                 if (k == 0 && cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && !csig->hasthis) {
 643                         /* Emitted after the first arg */
 644                         args_size += sizeof (gpointer);
 645                         offset += 4;
 646                 }
 647         }
 648
 649         if (mono_do_x86_stack_align && !CALLCONV_IS_STDCALL (csig))
 650                 align = MONO_ARCH_FRAME_ALIGNMENT;
 651         else
 652                 align = 4;
 653         args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 654         arg_info [k].pad = pad;
 655
 656         return args_size;
 657 }
 658
 659 gboolean
 660 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
 661 {
 662         MonoType *callee_ret;
 663         CallInfo *c1, *c2;
 664         gboolean res;
 665
 666         if (cfg->compile_aot && !cfg->full_aot)
 667                 /* OP_TAILCALL doesn't work with AOT */
 668                 return FALSE;
 669
 670         c1 = get_call_info (NULL, caller_sig);
 671         c2 = get_call_info (NULL, callee_sig);
 672         /*
 673          * Tail calls with more callee stack usage than the caller cannot be supported, since
 674          * the extra stack space would be left on the stack after the tail call.
 675          */
 676         res = c1->stack_usage >= c2->stack_usage;
 677         callee_ret = mini_get_underlying_type (callee_sig->ret);
 678         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != ArgValuetypeInReg)
 679                 /* An address on the callee's stack is passed as the first argument */
 680                 res = FALSE;
 681
 682         g_free (c1);
 683         g_free (c2);
 684
 685         return res;
 686 }
 687
 688 /*
 689  * Initialize the cpu to execute managed code.
 690  */
 691 void
 692 mono_arch_cpu_init (void)
 693 {
 694         /* spec compliance requires running with double precision */
 695 #ifndef _MSC_VER
 696         guint16 fpcw;
 697
 698         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 699         fpcw &= ~X86_FPCW_PRECC_MASK;
 700         fpcw |= X86_FPCW_PREC_DOUBLE;
 701         __asm__  __volatile__ ("fldcw %0\n": : "m" (fpcw));
 702         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 703 #else
 704         _control87 (_PC_53, MCW_PC);
 705 #endif
 706 }
 707
 708 /*
 709  * Initialize architecture specific code.
 710  */
 711 void
 712 mono_arch_init (void)
 713 {
 714         mono_os_mutex_init_recursive (&mini_arch_mutex);
 715
 716         if (!mono_aot_only)
 717                 bp_trampoline = mini_get_breakpoint_trampoline ();
 718
 719         mono_aot_register_jit_icall ("mono_x86_throw_exception", mono_x86_throw_exception);
 720         mono_aot_register_jit_icall ("mono_x86_throw_corlib_exception", mono_x86_throw_corlib_exception);
 721 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
 722         mono_aot_register_jit_icall ("mono_x86_start_gsharedvt_call", mono_x86_start_gsharedvt_call);
 723 #endif
 724 }
 725
 726 /*
 727  * Cleanup architecture specific code.
 728  */
 729 void
 730 mono_arch_cleanup (void)
 731 {
 732         mono_os_mutex_destroy (&mini_arch_mutex);
 733 }
 734
 735 /*
 736  * This function returns the optimizations supported on this cpu.
 737  */
 738 guint32
 739 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 740 {
 741         guint32 opts = 0;
 742
 743         *exclude_mask = 0;
 744
 745         if (mono_hwcap_x86_has_cmov) {
 746                 opts |= MONO_OPT_CMOV;
 747
 748                 if (mono_hwcap_x86_has_fcmov)
 749                         opts |= MONO_OPT_FCMOV;
 750                 else
 751                         *exclude_mask |= MONO_OPT_FCMOV;
 752         } else {
 753                 *exclude_mask |= MONO_OPT_CMOV;
 754         }
 755
 756         if (mono_hwcap_x86_has_sse2)
 757                 opts |= MONO_OPT_SSE2;
 758         else
 759                 *exclude_mask |= MONO_OPT_SSE2;
 760
 761 #ifdef MONO_ARCH_SIMD_INTRINSICS
 762                 /*SIMD intrinsics require at least SSE2.*/
 763                 if (!mono_hwcap_x86_has_sse2)
 764                         *exclude_mask |= MONO_OPT_SIMD;
 765 #endif
 766
 767         return opts;
 768 }
 769
 770 /*
 771  * This function test for all SSE functions supported.
 772  *
 773  * Returns a bitmask corresponding to all supported versions.
 774  *
 775  */
 776 guint32
 777 mono_arch_cpu_enumerate_simd_versions (void)
 778 {
 779         guint32 sse_opts = 0;
 780
 781         if (mono_hwcap_x86_has_sse1)
 782                 sse_opts |= SIMD_VERSION_SSE1;
 783
 784         if (mono_hwcap_x86_has_sse2)
 785                 sse_opts |= SIMD_VERSION_SSE2;
 786
 787         if (mono_hwcap_x86_has_sse3)
 788                 sse_opts |= SIMD_VERSION_SSE3;
 789
 790         if (mono_hwcap_x86_has_ssse3)
 791                 sse_opts |= SIMD_VERSION_SSSE3;
 792
 793         if (mono_hwcap_x86_has_sse41)
 794                 sse_opts |= SIMD_VERSION_SSE41;
 795
 796         if (mono_hwcap_x86_has_sse42)
 797                 sse_opts |= SIMD_VERSION_SSE42;
 798
 799         if (mono_hwcap_x86_has_sse4a)
 800                 sse_opts |= SIMD_VERSION_SSE4a;
 801
 802         return sse_opts;
 803 }
 804
 805 /*
 806  * Determine whenever the trap whose info is in SIGINFO is caused by
 807  * integer overflow.
 808  */
 809 gboolean
 810 mono_arch_is_int_overflow (void *sigctx, void *info)
 811 {
 812         MonoContext ctx;
 813         guint8* ip;
 814
 815         mono_sigctx_to_monoctx (sigctx, &ctx);
 816
 817         ip = (guint8*)ctx.eip;
 818
 819         if ((ip [0] == 0xf7) && (x86_modrm_mod (ip [1]) == 0x3) && (x86_modrm_reg (ip [1]) == 0x7)) {
 820                 gint32 reg;
 821
 822                 /* idiv REG */
 823                 switch (x86_modrm_rm (ip [1])) {
 824                 case X86_EAX:
 825                         reg = ctx.eax;
 826                         break;
 827                 case X86_ECX:
 828                         reg = ctx.ecx;
 829                         break;
 830                 case X86_EDX:
 831                         reg = ctx.edx;
 832                         break;
 833                 case X86_EBX:
 834                         reg = ctx.ebx;
 835                         break;
 836                 case X86_ESI:
 837                         reg = ctx.esi;
 838                         break;
 839                 case X86_EDI:
 840                         reg = ctx.edi;
 841                         break;
 842                 default:
 843                         g_assert_not_reached ();
 844                         reg = -1;
 845                 }
 846
 847                 if (reg == -1)
 848                         return TRUE;
 849         }
 850
 851         return FALSE;
 852 }
 853
 854 GList *
 855 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
 856 {
 857         GList *vars = NULL;
 858         int i;
 859
 860         for (i = 0; i < cfg->num_varinfo; i++) {
 861                 MonoInst *ins = cfg->varinfo [i];
 862                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
 863
 864                 /* unused vars */
 865                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
 866                         continue;
 867
 868                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
 869                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
 870                         continue;
 871
 872                 /* we dont allocate I1 to registers because there is no simply way to sign extend
 873                  * 8bit quantities in caller saved registers on x86 */
 874                 if (mono_is_regsize_var (ins->inst_vtype) && (ins->inst_vtype->type != MONO_TYPE_I1)) {
 875                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
 876                         g_assert (i == vmv->idx);
 877                         vars = g_list_prepend (vars, vmv);
 878                 }
 879         }
 880
 881         vars = mono_varlist_sort (cfg, vars, 0);
 882
 883         return vars;
 884 }
 885
 886 GList *
 887 mono_arch_get_global_int_regs (MonoCompile *cfg)
 888 {
 889         GList *regs = NULL;
 890
 891         /* we can use 3 registers for global allocation */
 892         regs = g_list_prepend (regs, (gpointer)X86_EBX);
 893         regs = g_list_prepend (regs, (gpointer)X86_ESI);
 894         regs = g_list_prepend (regs, (gpointer)X86_EDI);
 895
 896         return regs;
 897 }
 898
 899 /*
 900  * mono_arch_regalloc_cost:
 901  *
 902  *  Return the cost, in number of memory references, of the action of
 903  * allocating the variable VMV into a register during global register
 904  * allocation.
 905  */
 906 guint32
 907 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
 908 {
 909         MonoInst *ins = cfg->varinfo [vmv->idx];
 910
 911         if (cfg->method->save_lmf)
 912                 /* The register is already saved */
 913                 return (ins->opcode == OP_ARG) ? 1 : 0;
 914         else
 915                 /* push+pop+possible load if it is an argument */
 916                 return (ins->opcode == OP_ARG) ? 3 : 2;
 917 }
 918
 919 static void
 920 set_needs_stack_frame (MonoCompile *cfg, gboolean flag)
 921 {
 922         static int inited = FALSE;
 923         static int count = 0;
 924
 925         if (cfg->arch.need_stack_frame_inited) {
 926                 g_assert (cfg->arch.need_stack_frame == flag);
 927                 return;
 928         }
 929
 930         cfg->arch.need_stack_frame = flag;
 931         cfg->arch.need_stack_frame_inited = TRUE;
 932
 933         if (flag)
 934                 return;
 935
 936         if (!inited) {
 937                 mono_counters_register ("Could eliminate stack frame", MONO_COUNTER_INT|MONO_COUNTER_JIT, &count);
 938                 inited = TRUE;
 939         }
 940         ++count;
 941
 942         //g_print ("will eliminate %s.%s.%s\n", cfg->method->klass->name_space, cfg->method->klass->name, cfg->method->name);
 943 }
 944
 945 static gboolean
 946 needs_stack_frame (MonoCompile *cfg)
 947 {
 948         MonoMethodSignature *sig;
 949         MonoMethodHeader *header;
 950         gboolean result = FALSE;
 951
 952 #if defined(__APPLE__)
 953         /*OSX requires stack frame code to have the correct alignment. */
 954         return TRUE;
 955 #endif
 956
 957         if (cfg->arch.need_stack_frame_inited)
 958                 return cfg->arch.need_stack_frame;
 959
 960         header = cfg->header;
 961         sig = mono_method_signature (cfg->method);
 962
 963         if (cfg->disable_omit_fp)
 964                 result = TRUE;
 965         else if (cfg->flags & MONO_CFG_HAS_ALLOCA)
 966                 result = TRUE;
 967         else if (cfg->method->save_lmf)
 968                 result = TRUE;
 969         else if (cfg->stack_offset)
 970                 result = TRUE;
 971         else if (cfg->param_area)
 972                 result = TRUE;
 973         else if (cfg->flags & (MONO_CFG_HAS_CALLS | MONO_CFG_HAS_ALLOCA | MONO_CFG_HAS_TAIL))
 974                 result = TRUE;
 975         else if (header->num_clauses)
 976                 result = TRUE;
 977         else if (sig->param_count + sig->hasthis)
 978                 result = TRUE;
 979         else if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
 980                 result = TRUE;
 981         else if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
 982                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
 983                 result = TRUE;
 984
 985         set_needs_stack_frame (cfg, result);
 986
 987         return cfg->arch.need_stack_frame;
 988 }
 989
 990 /*
 991  * Set var information according to the calling convention. X86 version.
 992  * The locals var stuff should most likely be split in another method.
 993  */
 994 void
 995 mono_arch_allocate_vars (MonoCompile *cfg)
 996 {
 997         MonoMethodSignature *sig;
 998         MonoMethodHeader *header;
 999         MonoInst *inst;
1000         guint32 locals_stack_size, locals_stack_align;
1001         int i, offset;
1002         gint32 *offsets;
1003         CallInfo *cinfo;
1004
1005         header = cfg->header;
1006         sig = mono_method_signature (cfg->method);
1007
1008         if (!cfg->arch.cinfo)
1009                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1010         cinfo = (CallInfo *)cfg->arch.cinfo;
1011
1012         cfg->frame_reg = X86_EBP;
1013         offset = 0;
1014
1015         if (cfg->has_atomic_add_i4 || cfg->has_atomic_exchange_i4) {
1016                 /* The opcode implementations use callee-saved regs as scratch regs by pushing and pop-ing them, but that is not async safe */
1017                 cfg->used_int_regs |= (1 << X86_EBX) | (1 << X86_EDI) | (1 << X86_ESI);
1018         }
1019
1020         /* Reserve space to save LMF and caller saved registers */
1021
1022         if (cfg->method->save_lmf) {
1023                 /* The LMF var is allocated normally */
1024         } else {
1025                 if (cfg->used_int_regs & (1 << X86_EBX)) {
1026                         offset += 4;
1027                 }
1028
1029                 if (cfg->used_int_regs & (1 << X86_EDI)) {
1030                         offset += 4;
1031                 }
1032
1033                 if (cfg->used_int_regs & (1 << X86_ESI)) {
1034                         offset += 4;
1035                 }
1036         }
1037
1038         switch (cinfo->ret.storage) {
1039         case ArgValuetypeInReg:
1040                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1041                 offset += 8;
1042                 cfg->ret->opcode = OP_REGOFFSET;
1043                 cfg->ret->inst_basereg = X86_EBP;
1044                 cfg->ret->inst_offset = - offset;
1045                 break;
1046         default:
1047                 break;
1048         }
1049
1050         /* Allocate locals */
1051         offsets = mono_allocate_stack_slots (cfg, TRUE, &locals_stack_size, &locals_stack_align);
1052         if (locals_stack_size > MONO_ARCH_MAX_FRAME_SIZE) {
1053                 char *mname = mono_method_full_name (cfg->method, TRUE);
1054                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Method %s stack is too big.", mname));
1055                 g_free (mname);
1056                 return;
1057         }
1058         if (locals_stack_align) {
1059                 int prev_offset = offset;
1060
1061                 offset += (locals_stack_align - 1);
1062                 offset &= ~(locals_stack_align - 1);
1063
1064                 while (prev_offset < offset) {
1065                         prev_offset += 4;
1066                         mini_gc_set_slot_type_from_fp (cfg, - prev_offset, SLOT_NOREF);
1067                 }
1068         }
1069         cfg->locals_min_stack_offset = - (offset + locals_stack_size);
1070         cfg->locals_max_stack_offset = - offset;
1071         /*
1072          * EBP is at alignment 8 % MONO_ARCH_FRAME_ALIGNMENT, so if we
1073          * have locals larger than 8 bytes we need to make sure that
1074          * they have the appropriate offset.
1075          */
1076         if (MONO_ARCH_FRAME_ALIGNMENT > 8 && locals_stack_align > 8)
1077                 offset += MONO_ARCH_FRAME_ALIGNMENT - sizeof (gpointer) * 2;
1078         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1079                 if (offsets [i] != -1) {
1080                         MonoInst *inst = cfg->varinfo [i];
1081                         inst->opcode = OP_REGOFFSET;
1082                         inst->inst_basereg = X86_EBP;
1083                         inst->inst_offset = - (offset + offsets [i]);
1084                         //printf ("allocated local %d to ", i); mono_print_tree_nl (inst);
1085                 }
1086         }
1087         offset += locals_stack_size;
1088
1089
1090         /*
1091          * Allocate arguments+return value
1092          */
1093
1094         switch (cinfo->ret.storage) {
1095         case ArgOnStack:
1096                 if (cfg->vret_addr) {
1097                         /*
1098                          * In the new IR, the cfg->vret_addr variable represents the
1099                          * vtype return value.
1100                          */
1101                         cfg->vret_addr->opcode = OP_REGOFFSET;
1102                         cfg->vret_addr->inst_basereg = cfg->frame_reg;
1103                         cfg->vret_addr->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1104                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1105                                 printf ("vret_addr =");
1106                                 mono_print_ins (cfg->vret_addr);
1107                         }
1108                 } else {
1109                         cfg->ret->opcode = OP_REGOFFSET;
1110                         cfg->ret->inst_basereg = X86_EBP;
1111                         cfg->ret->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1112                 }
1113                 break;
1114         case ArgValuetypeInReg:
1115                 break;
1116         case ArgInIReg:
1117                 cfg->ret->opcode = OP_REGVAR;
1118                 cfg->ret->inst_c0 = cinfo->ret.reg;
1119                 cfg->ret->dreg = cinfo->ret.reg;
1120                 break;
1121         case ArgNone:
1122         case ArgOnFloatFpStack:
1123         case ArgOnDoubleFpStack:
1124                 break;
1125         default:
1126                 g_assert_not_reached ();
1127         }
1128
1129         if (sig->call_convention == MONO_CALL_VARARG) {
1130                 g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1131                 cfg->sig_cookie = cinfo->sig_cookie.offset + ARGS_OFFSET;
1132         }
1133
1134         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1135                 ArgInfo *ainfo = &cinfo->args [i];
1136                 inst = cfg->args [i];
1137                 if (inst->opcode != OP_REGVAR) {
1138                         inst->opcode = OP_REGOFFSET;
1139                         inst->inst_basereg = X86_EBP;
1140                         inst->inst_offset = ainfo->offset + ARGS_OFFSET;
1141                 }
1142         }
1143
1144         cfg->stack_offset = offset;
1145 }
1146
1147 void
1148 mono_arch_create_vars (MonoCompile *cfg)
1149 {
1150         MonoType *sig_ret;
1151         MonoMethodSignature *sig;
1152         CallInfo *cinfo;
1153
1154         sig = mono_method_signature (cfg->method);
1155
1156         if (!cfg->arch.cinfo)
1157                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1158         cinfo = (CallInfo *)cfg->arch.cinfo;
1159
1160         sig_ret = mini_get_underlying_type (sig->ret);
1161
1162         if (cinfo->ret.storage == ArgValuetypeInReg)
1163                 cfg->ret_var_is_local = TRUE;
1164         if ((cinfo->ret.storage != ArgValuetypeInReg) && (MONO_TYPE_ISSTRUCT (sig_ret) || mini_is_gsharedvt_variable_type (sig_ret))) {
1165                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1166         }
1167
1168         if (cfg->gen_sdb_seq_points) {
1169                 MonoInst *ins;
1170
1171                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1172                 ins->flags |= MONO_INST_VOLATILE;
1173                 cfg->arch.ss_tramp_var = ins;
1174
1175                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1176                 ins->flags |= MONO_INST_VOLATILE;
1177                 cfg->arch.bp_tramp_var = ins;
1178         }
1179
1180         if (cfg->method->save_lmf) {
1181                 cfg->create_lmf_var = TRUE;
1182                 cfg->lmf_ir = TRUE;
1183 #ifndef HOST_WIN32
1184                 cfg->lmf_ir_mono_lmf = TRUE;
1185 #endif
1186         }
1187
1188         cfg->arch_eh_jit_info = 1;
1189 }
1190
1191 /*
1192  * It is expensive to adjust esp for each individual fp argument pushed on the stack
1193  * so we try to do it just once when we have multiple fp arguments in a row.
1194  * We don't use this mechanism generally because for int arguments the generated code
1195  * is slightly bigger and new generation cpus optimize away the dependency chains
1196  * created by push instructions on the esp value.
1197  * fp_arg_setup is the first argument in the execution sequence where the esp register
1198  * is modified.
1199  */
1200 static G_GNUC_UNUSED int
1201 collect_fp_stack_space (MonoMethodSignature *sig, int start_arg, int *fp_arg_setup)
1202 {
1203         int fp_space = 0;
1204         MonoType *t;
1205
1206         for (; start_arg < sig->param_count; ++start_arg) {
1207                 t = mini_get_underlying_type (sig->params [start_arg]);
1208                 if (!t->byref && t->type == MONO_TYPE_R8) {
1209                         fp_space += sizeof (double);
1210                         *fp_arg_setup = start_arg;
1211                 } else {
1212                         break;
1213                 }
1214         }
1215         return fp_space;
1216 }
1217
1218 static void
1219 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1220 {
1221         MonoMethodSignature *tmp_sig;
1222         int sig_reg;
1223
1224         /*
1225          * mono_ArgIterator_Setup assumes the signature cookie is
1226          * passed first and all the arguments which were before it are
1227          * passed on the stack after the signature. So compensate by
1228          * passing a different signature.
1229          */
1230         tmp_sig = mono_metadata_signature_dup (call->signature);
1231         tmp_sig->param_count -= call->signature->sentinelpos;
1232         tmp_sig->sentinelpos = 0;
1233         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1234
1235         if (cfg->compile_aot) {
1236                 sig_reg = mono_alloc_ireg (cfg);
1237                 MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
1238                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->sig_cookie.offset, sig_reg);
1239         } else {
1240                 MONO_EMIT_NEW_STORE_MEMBASE_IMM (cfg, OP_STORE_MEMBASE_IMM, X86_ESP, cinfo->sig_cookie.offset, tmp_sig);
1241         }
1242 }
1243
1244 #ifdef ENABLE_LLVM
1245 LLVMCallInfo*
1246 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1247 {
1248         int i, n;
1249         CallInfo *cinfo;
1250         ArgInfo *ainfo;
1251         LLVMCallInfo *linfo;
1252         MonoType *t, *sig_ret;
1253
1254         n = sig->param_count + sig->hasthis;
1255
1256         cinfo = get_call_info (cfg->mempool, sig);
1257         sig_ret = sig->ret;
1258
1259         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1260
1261         /*
1262          * LLVM always uses the native ABI while we use our own ABI, the
1263          * only difference is the handling of vtypes:
1264          * - we only pass/receive them in registers in some cases, and only
1265          *   in 1 or 2 integer registers.
1266          */
1267         if (cinfo->ret.storage == ArgValuetypeInReg) {
1268                 if (sig->pinvoke) {
1269                         cfg->exception_message = g_strdup ("pinvoke + vtypes");
1270                         cfg->disable_llvm = TRUE;
1271                         return linfo;
1272                 }
1273
1274                 cfg->exception_message = g_strdup ("vtype ret in call");
1275                 cfg->disable_llvm = TRUE;
1276                 /*
1277                 linfo->ret.storage = LLVMArgVtypeInReg;
1278                 for (j = 0; j < 2; ++j)
1279                         linfo->ret.pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, cinfo->ret.pair_storage [j]);
1280                 */
1281         }
1282
1283         if (mini_type_is_vtype (sig_ret) && cinfo->ret.storage == ArgInIReg) {
1284                 /* Vtype returned using a hidden argument */
1285                 linfo->ret.storage = LLVMArgVtypeRetAddr;
1286                 linfo->vret_arg_index = cinfo->vret_arg_index;
1287         }
1288
1289         if (mini_type_is_vtype (sig_ret) && cinfo->ret.storage != ArgInIReg) {
1290                 // FIXME:
1291                 cfg->exception_message = g_strdup ("vtype ret in call");
1292                 cfg->disable_llvm = TRUE;
1293         }
1294
1295         for (i = 0; i < n; ++i) {
1296                 ainfo = cinfo->args + i;
1297
1298                 if (i >= sig->hasthis)
1299                         t = sig->params [i - sig->hasthis];
1300                 else
1301                         t = &mono_defaults.int_class->byval_arg;
1302
1303                 linfo->args [i].storage = LLVMArgNone;
1304
1305                 switch (ainfo->storage) {
1306                 case ArgInIReg:
1307                         linfo->args [i].storage = LLVMArgNormal;
1308                         break;
1309                 case ArgInDoubleSSEReg:
1310                 case ArgInFloatSSEReg:
1311                         linfo->args [i].storage = LLVMArgNormal;
1312                         break;
1313                 case ArgOnStack:
1314                         if (mini_type_is_vtype (t)) {
1315                                 if (mono_class_value_size (mono_class_from_mono_type (t), NULL) == 0)
1316                                 /* LLVM seems to allocate argument space for empty structures too */
1317                                         linfo->args [i].storage = LLVMArgNone;
1318                                 else
1319                                         linfo->args [i].storage = LLVMArgVtypeByVal;
1320                         } else {
1321                                 linfo->args [i].storage = LLVMArgNormal;
1322                         }
1323                         break;
1324                 case ArgValuetypeInReg:
1325                         if (sig->pinvoke) {
1326                                 cfg->exception_message = g_strdup ("pinvoke + vtypes");
1327                                 cfg->disable_llvm = TRUE;
1328                                 return linfo;
1329                         }
1330
1331                         cfg->exception_message = g_strdup ("vtype arg");
1332                         cfg->disable_llvm = TRUE;
1333                         /*
1334                         linfo->args [i].storage = LLVMArgVtypeInReg;
1335                         for (j = 0; j < 2; ++j)
1336                                 linfo->args [i].pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
1337                         */
1338                         break;
1339                 case ArgGSharedVt:
1340                         linfo->args [i].storage = LLVMArgGSharedVt;
1341                         break;
1342                 default:
1343                         cfg->exception_message = g_strdup ("ainfo->storage");
1344                         cfg->disable_llvm = TRUE;
1345                         break;
1346                 }
1347         }
1348
1349         return linfo;
1350 }
1351 #endif
1352
1353 static void
1354 emit_gc_param_slot_def (MonoCompile *cfg, int sp_offset, MonoType *t)
1355 {
1356         if (cfg->compute_gc_maps) {
1357                 MonoInst *def;
1358
1359                 /* Needs checking if the feature will be enabled again */
1360                 g_assert_not_reached ();
1361
1362                 /* On x86, the offsets are from the sp value before the start of the call sequence */
1363                 if (t == NULL)
1364                         t = &mono_defaults.int_class->byval_arg;
1365                 EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, sp_offset, t);
1366         }
1367 }
1368
1369 void
1370 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
1371 {
1372         MonoType *sig_ret;
1373         MonoInst *arg, *in;
1374         MonoMethodSignature *sig;
1375         int i, j, n;
1376         CallInfo *cinfo;
1377         int sentinelpos = 0, sp_offset = 0;
1378
1379         sig = call->signature;
1380         n = sig->param_count + sig->hasthis;
1381         sig_ret = mini_get_underlying_type (sig->ret);
1382
1383         cinfo = get_call_info (cfg->mempool, sig);
1384         call->call_info = cinfo;
1385
1386         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1387                 sentinelpos = sig->sentinelpos + (sig->hasthis ? 1 : 0);
1388
1389         if (sig_ret && MONO_TYPE_ISSTRUCT (sig_ret)) {
1390                 if (cinfo->ret.storage == ArgValuetypeInReg && cinfo->ret.pair_storage[0] != ArgNone ) {
1391                         /*
1392                          * Tell the JIT to use a more efficient calling convention: call using
1393                          * OP_CALL, compute the result location after the call, and save the
1394                          * result there.
1395                          */
1396                         call->vret_in_reg = TRUE;
1397 #if defined(__APPLE__)
1398                         if (cinfo->ret.pair_storage [0] == ArgOnDoubleFpStack || cinfo->ret.pair_storage [0] == ArgOnFloatFpStack)
1399                                 call->vret_in_reg_fp = TRUE;
1400 #endif
1401                         if (call->vret_var)
1402                                 NULLIFY_INS (call->vret_var);
1403                 }
1404         }
1405
1406         // FIXME: Emit EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF everywhere
1407
1408         /* Handle the case where there are no implicit arguments */
1409         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sentinelpos)) {
1410                 emit_sig_cookie (cfg, call, cinfo);
1411                 sp_offset = cinfo->sig_cookie.offset;
1412                 emit_gc_param_slot_def (cfg, sp_offset, NULL);
1413         }
1414
1415         /* Arguments are pushed in the reverse order */
1416         for (i = n - 1; i >= 0; i --) {
1417                 ArgInfo *ainfo = cinfo->args + i;
1418                 MonoType *orig_type, *t;
1419                 int argsize;
1420
1421                 if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && i == 0) {
1422                         MonoInst *vtarg;
1423
1424                         /* Push the vret arg before the first argument */
1425                         MONO_INST_NEW (cfg, vtarg, OP_STORE_MEMBASE_REG);
1426                         vtarg->type = STACK_MP;
1427                         vtarg->inst_destbasereg = X86_ESP;
1428                         vtarg->sreg1 = call->vret_var->dreg;
1429                         vtarg->inst_offset = cinfo->ret.offset;
1430                         MONO_ADD_INS (cfg->cbb, vtarg);
1431                         emit_gc_param_slot_def (cfg, cinfo->ret.offset, NULL);
1432                 }
1433
1434                 if (i >= sig->hasthis)
1435                         t = sig->params [i - sig->hasthis];
1436                 else
1437                         t = &mono_defaults.int_class->byval_arg;
1438                 orig_type = t;
1439                 t = mini_get_underlying_type (t);
1440
1441                 MONO_INST_NEW (cfg, arg, OP_X86_PUSH);
1442
1443                 in = call->args [i];
1444                 arg->cil_code = in->cil_code;
1445                 arg->sreg1 = in->dreg;
1446                 arg->type = in->type;
1447
1448                 g_assert (in->dreg != -1);
1449
1450                 if (ainfo->storage == ArgGSharedVt) {
1451                         arg->opcode = OP_OUTARG_VT;
1452                         arg->sreg1 = in->dreg;
1453                         arg->klass = in->klass;
1454                         arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1455                         memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1456                         sp_offset += 4;
1457                         MONO_ADD_INS (cfg->cbb, arg);
1458                 } else if ((i >= sig->hasthis) && (MONO_TYPE_ISSTRUCT(t))) {
1459                         guint32 align;
1460                         guint32 size;
1461
1462                         g_assert (in->klass);
1463
1464                         if (t->type == MONO_TYPE_TYPEDBYREF) {
1465                                 size = sizeof (MonoTypedRef);
1466                                 align = sizeof (gpointer);
1467                         }
1468                         else {
1469                                 size = mini_type_stack_size_full (&in->klass->byval_arg, &align, sig->pinvoke);
1470                         }
1471
1472                         if (size > 0 || ainfo->pass_empty_struct) {
1473                                 arg->opcode = OP_OUTARG_VT;
1474                                 arg->sreg1 = in->dreg;
1475                                 arg->klass = in->klass;
1476                                 arg->backend.size = size;
1477                                 arg->inst_p0 = call;
1478                                 arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1479                                 memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1480
1481                                 MONO_ADD_INS (cfg->cbb, arg);
1482                                 if (ainfo->storage != ArgValuetypeInReg) {
1483                                         emit_gc_param_slot_def (cfg, ainfo->offset, orig_type);
1484                                 }
1485                         }
1486                 } else {
1487                         switch (ainfo->storage) {
1488                         case ArgOnStack:
1489                                 if (!t->byref) {
1490                                         if (t->type == MONO_TYPE_R4) {
1491                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1492                                                 argsize = 4;
1493                                         } else if (t->type == MONO_TYPE_R8) {
1494                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1495                                                 argsize = 8;
1496                                         } else if (t->type == MONO_TYPE_I8 || t->type == MONO_TYPE_U8) {
1497                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset + 4, MONO_LVREG_MS (in->dreg));
1498                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, MONO_LVREG_LS (in->dreg));
1499                                                 argsize = 4;
1500                                         } else {
1501                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1502                                                 argsize = 4;
1503                                         }
1504                                 } else {
1505                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1506                                         argsize = 4;
1507                                 }
1508                                 break;
1509                         case ArgInIReg:
1510                                 arg->opcode = OP_MOVE;
1511                                 arg->dreg = ainfo->reg;
1512                                 MONO_ADD_INS (cfg->cbb, arg);
1513                                 argsize = 0;
1514                                 break;
1515                         default:
1516                                 g_assert_not_reached ();
1517                         }
1518
1519                         if (cfg->compute_gc_maps) {
1520                                 if (argsize == 4) {
1521                                         /* FIXME: The == STACK_OBJ check might be fragile ? */
1522                                         if (sig->hasthis && i == 0 && call->args [i]->type == STACK_OBJ) {
1523                                                 /* this */
1524                                                 if (call->need_unbox_trampoline)
1525                                                         /* The unbox trampoline transforms this into a managed pointer */
1526                                                         emit_gc_param_slot_def (cfg, ainfo->offset, &mono_defaults.int_class->this_arg);
1527                                                 else
1528                                                         emit_gc_param_slot_def (cfg, ainfo->offset, &mono_defaults.object_class->byval_arg);
1529                                         } else {
1530                                                 emit_gc_param_slot_def (cfg, ainfo->offset, orig_type);
1531                                         }
1532                                 } else {
1533                                         /* i8/r8 */
1534                                         for (j = 0; j < argsize; j += 4)
1535                                                 emit_gc_param_slot_def (cfg, ainfo->offset + j, NULL);
1536                                 }
1537                         }
1538                 }
1539
1540                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sentinelpos)) {
1541                         /* Emit the signature cookie just before the implicit arguments */
1542                         emit_sig_cookie (cfg, call, cinfo);
1543                         emit_gc_param_slot_def (cfg, cinfo->sig_cookie.offset, NULL);
1544                 }
1545         }
1546
1547         if (sig_ret && (MONO_TYPE_ISSTRUCT (sig_ret) || cinfo->vtype_retaddr)) {
1548                 MonoInst *vtarg;
1549
1550                 if (cinfo->ret.storage == ArgValuetypeInReg) {
1551                         /* Already done */
1552                 }
1553                 else if (cinfo->ret.storage == ArgInIReg) {
1554                         NOT_IMPLEMENTED;
1555                         /* The return address is passed in a register */
1556                         MONO_INST_NEW (cfg, vtarg, OP_MOVE);
1557                         vtarg->sreg1 = call->inst.dreg;
1558                         vtarg->dreg = mono_alloc_ireg (cfg);
1559                         MONO_ADD_INS (cfg->cbb, vtarg);
1560
1561                         mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
1562                 } else if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
1563                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->ret.offset, call->vret_var->dreg);
1564                         emit_gc_param_slot_def (cfg, cinfo->ret.offset, NULL);
1565                 }
1566         }
1567
1568         call->stack_usage = cinfo->stack_usage;
1569         call->stack_align_amount = cinfo->stack_align_amount;
1570 }
1571
1572 void
1573 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
1574 {
1575         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
1576         ArgInfo *ainfo = ins->inst_p1;
1577         int size = ins->backend.size;
1578
1579         if (ainfo->storage == ArgValuetypeInReg) {
1580                 int dreg = mono_alloc_ireg (cfg);
1581                 switch (size) {
1582                 case 1:
1583                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, 0);
1584                         break;
1585                 case 2:
1586                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU2_MEMBASE, dreg, src->dreg, 0);
1587                         break;
1588                 case 4:
1589                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1590                         break;
1591                 case 3: /* FIXME */
1592                 default:
1593                         g_assert_not_reached ();
1594                 }
1595                 mono_call_inst_add_outarg_reg (cfg, call, dreg, ainfo->reg, FALSE);
1596         }
1597         else {
1598                 if (cfg->gsharedvt && mini_is_gsharedvt_klass (ins->klass)) {
1599                         /* Pass by addr */
1600                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, src->dreg);
1601                 } else if (size <= 4) {
1602                         int dreg = mono_alloc_ireg (cfg);
1603                         if (ainfo->pass_empty_struct) {
1604                                 //Pass empty struct value as 0 on platforms representing empty structs as 1 byte.
1605                                 MONO_EMIT_NEW_ICONST (cfg, dreg, 0);
1606                         } else {
1607                                 MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1608                         }
1609                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, dreg);
1610                 } else if (size <= 20) {
1611                         mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1612                 } else {
1613                         // FIXME: Code growth
1614                         mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1615                 }
1616         }
1617 }
1618
1619 void
1620 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
1621 {
1622         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
1623
1624         if (!ret->byref) {
1625                 if (ret->type == MONO_TYPE_R4) {
1626                         if (COMPILE_LLVM (cfg))
1627                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1628                         /* Nothing to do */
1629                         return;
1630                 } else if (ret->type == MONO_TYPE_R8) {
1631                         if (COMPILE_LLVM (cfg))
1632                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1633                         /* Nothing to do */
1634                         return;
1635                 } else if (ret->type == MONO_TYPE_I8 || ret->type == MONO_TYPE_U8) {
1636                         if (COMPILE_LLVM (cfg))
1637                                 MONO_EMIT_NEW_UNALU (cfg, OP_LMOVE, cfg->ret->dreg, val->dreg);
1638                         else {
1639                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EAX, MONO_LVREG_LS (val->dreg));
1640                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EDX, MONO_LVREG_MS (val->dreg));
1641                         }
1642                         return;
1643                 }
1644         }
1645
1646         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
1647 }
1648
1649 /*
1650  * Allow tracing to work with this interface (with an optional argument)
1651  */
1652 void*
1653 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
1654 {
1655         guchar *code = p;
1656
1657         g_assert (MONO_ARCH_FRAME_ALIGNMENT >= 8);
1658         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 8);
1659
1660         /* if some args are passed in registers, we need to save them here */
1661         x86_push_reg (code, X86_EBP);
1662
1663         if (cfg->compile_aot) {
1664                 x86_push_imm (code, cfg->method);
1665                 x86_mov_reg_imm (code, X86_EAX, func);
1666                 x86_call_reg (code, X86_EAX);
1667         } else {
1668                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, cfg->method);
1669                 x86_push_imm (code, cfg->method);
1670                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1671                 x86_call_code (code, 0);
1672         }
1673         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT);
1674
1675         return code;
1676 }
1677
1678 enum {
1679         SAVE_NONE,
1680         SAVE_STRUCT,
1681         SAVE_EAX,
1682         SAVE_EAX_EDX,
1683         SAVE_FP
1684 };
1685
1686 void*
1687 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
1688 {
1689         guchar *code = p;
1690         int arg_size = 0, stack_usage = 0, save_mode = SAVE_NONE;
1691         MonoMethod *method = cfg->method;
1692         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
1693
1694         switch (ret_type->type) {
1695         case MONO_TYPE_VOID:
1696                 /* special case string .ctor icall */
1697                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class) {
1698                         save_mode = SAVE_EAX;
1699                         stack_usage = enable_arguments ? 8 : 4;
1700                 } else
1701                         save_mode = SAVE_NONE;
1702                 break;
1703         case MONO_TYPE_I8:
1704         case MONO_TYPE_U8:
1705                 save_mode = SAVE_EAX_EDX;
1706                 stack_usage = enable_arguments ? 16 : 8;
1707                 break;
1708         case MONO_TYPE_R4:
1709         case MONO_TYPE_R8:
1710                 save_mode = SAVE_FP;
1711                 stack_usage = enable_arguments ? 16 : 8;
1712                 break;
1713         case MONO_TYPE_GENERICINST:
1714                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
1715                         save_mode = SAVE_EAX;
1716                         stack_usage = enable_arguments ? 8 : 4;
1717                         break;
1718                 }
1719                 /* Fall through */
1720         case MONO_TYPE_VALUETYPE:
1721                 // FIXME: Handle SMALL_STRUCT_IN_REG here for proper alignment on darwin-x86
1722                 save_mode = SAVE_STRUCT;
1723                 stack_usage = enable_arguments ? 4 : 0;
1724                 break;
1725         default:
1726                 save_mode = SAVE_EAX;
1727                 stack_usage = enable_arguments ? 8 : 4;
1728                 break;
1729         }
1730
1731         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage - 4);
1732
1733         switch (save_mode) {
1734         case SAVE_EAX_EDX:
1735                 x86_push_reg (code, X86_EDX);
1736                 x86_push_reg (code, X86_EAX);
1737                 if (enable_arguments) {
1738                         x86_push_reg (code, X86_EDX);
1739                         x86_push_reg (code, X86_EAX);
1740                         arg_size = 8;
1741                 }
1742                 break;
1743         case SAVE_EAX:
1744                 x86_push_reg (code, X86_EAX);
1745                 if (enable_arguments) {
1746                         x86_push_reg (code, X86_EAX);
1747                         arg_size = 4;
1748                 }
1749                 break;
1750         case SAVE_FP:
1751                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1752                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1753                 if (enable_arguments) {
1754                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1755                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1756                         arg_size = 8;
1757                 }
1758                 break;
1759         case SAVE_STRUCT:
1760                 if (enable_arguments) {
1761                         x86_push_membase (code, X86_EBP, 8);
1762                         arg_size = 4;
1763                 }
1764                 break;
1765         case SAVE_NONE:
1766         default:
1767                 break;
1768         }
1769
1770         if (cfg->compile_aot) {
1771                 x86_push_imm (code, method);
1772                 x86_mov_reg_imm (code, X86_EAX, func);
1773                 x86_call_reg (code, X86_EAX);
1774         } else {
1775                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, method);
1776                 x86_push_imm (code, method);
1777                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1778                 x86_call_code (code, 0);
1779         }
1780
1781         x86_alu_reg_imm (code, X86_ADD, X86_ESP, arg_size + 4);
1782
1783         switch (save_mode) {
1784         case SAVE_EAX_EDX:
1785                 x86_pop_reg (code, X86_EAX);
1786                 x86_pop_reg (code, X86_EDX);
1787                 break;
1788         case SAVE_EAX:
1789                 x86_pop_reg (code, X86_EAX);
1790                 break;
1791         case SAVE_FP:
1792                 x86_fld_membase (code, X86_ESP, 0, TRUE);
1793                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
1794                 break;
1795         case SAVE_NONE:
1796         default:
1797                 break;
1798         }
1799
1800         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage);
1801
1802         return code;
1803 }
1804
1805 #define EMIT_COND_BRANCH(ins,cond,sign) \
1806 if (ins->inst_true_bb->native_offset) { \
1807         x86_branch (code, cond, cfg->native_code + ins->inst_true_bb->native_offset, sign); \
1808 } else { \
1809         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
1810         if ((cfg->opt & MONO_OPT_BRANCH) && \
1811             x86_is_imm8 (ins->inst_true_bb->max_offset - cpos)) \
1812                 x86_branch8 (code, cond, 0, sign); \
1813         else \
1814                 x86_branch32 (code, cond, 0, sign); \
1815 }
1816
1817 /*
1818  *      Emit an exception if condition is fail and
1819  *  if possible do a directly branch to target
1820  */
1821 #define EMIT_COND_SYSTEM_EXCEPTION(cond,signed,exc_name)            \
1822         do {                                                        \
1823                 MonoInst *tins = mono_branch_optimize_exception_target (cfg, bb, exc_name); \
1824                 if (tins == NULL) {                                                                             \
1825                         mono_add_patch_info (cfg, code - cfg->native_code,   \
1826                                         MONO_PATCH_INFO_EXC, exc_name);  \
1827                         x86_branch32 (code, cond, 0, signed);               \
1828                 } else {        \
1829                         EMIT_COND_BRANCH (tins, cond, signed);  \
1830                 }                       \
1831         } while (0);
1832
1833 #define EMIT_FPCOMPARE(code) do { \
1834         x86_fcompp (code); \
1835         x86_fnstsw (code); \
1836 } while (0);
1837
1838
1839 static guint8*
1840 emit_call (MonoCompile *cfg, guint8 *code, guint32 patch_type, gconstpointer data)
1841 {
1842         gboolean needs_paddings = TRUE;
1843         guint32 pad_size;
1844         MonoJumpInfo *jinfo = NULL;
1845
1846         if (cfg->abs_patches) {
1847                 jinfo = g_hash_table_lookup (cfg->abs_patches, data);
1848                 if (jinfo && jinfo->type == MONO_PATCH_INFO_JIT_ICALL_ADDR)
1849                         needs_paddings = FALSE;
1850         }
1851
1852         if (cfg->compile_aot)
1853                 needs_paddings = FALSE;
1854         /*The address must be 4 bytes aligned to avoid spanning multiple cache lines.
1855         This is required for code patching to be safe on SMP machines.
1856         */
1857         pad_size = (guint32)(code + 1 - cfg->native_code) & 0x3;
1858         if (needs_paddings && pad_size)
1859                 x86_padding (code, 4 - pad_size);
1860
1861         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
1862         x86_call_code (code, 0);
1863
1864         return code;
1865 }
1866
1867 #define INST_IGNORES_CFLAGS(opcode) (!(((opcode) == OP_ADC) || ((opcode) == OP_IADC) || ((opcode) == OP_ADC_IMM) || ((opcode) == OP_IADC_IMM) || ((opcode) == OP_SBB) || ((opcode) == OP_ISBB) || ((opcode) == OP_SBB_IMM) || ((opcode) == OP_ISBB_IMM)))
1868
1869 /*
1870  * mono_peephole_pass_1:
1871  *
1872  *   Perform peephole opts which should/can be performed before local regalloc
1873  */
1874 void
1875 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
1876 {
1877         MonoInst *ins, *n;
1878
1879         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
1880                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
1881
1882                 switch (ins->opcode) {
1883                 case OP_IADD_IMM:
1884                 case OP_ADD_IMM:
1885                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
1886                                 /*
1887                                  * X86_LEA is like ADD, but doesn't have the
1888                                  * sreg1==dreg restriction.
1889                                  */
1890                                 ins->opcode = OP_X86_LEA_MEMBASE;
1891                                 ins->inst_basereg = ins->sreg1;
1892                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1893                                 ins->opcode = OP_X86_INC_REG;
1894                         break;
1895                 case OP_SUB_IMM:
1896                 case OP_ISUB_IMM:
1897                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
1898                                 ins->opcode = OP_X86_LEA_MEMBASE;
1899                                 ins->inst_basereg = ins->sreg1;
1900                                 ins->inst_imm = -ins->inst_imm;
1901                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1902                                 ins->opcode = OP_X86_DEC_REG;
1903                         break;
1904                 case OP_COMPARE_IMM:
1905                 case OP_ICOMPARE_IMM:
1906                         /* OP_COMPARE_IMM (reg, 0)
1907                          * -->
1908                          * OP_X86_TEST_NULL (reg)
1909                          */
1910                         if (!ins->inst_imm)
1911                                 ins->opcode = OP_X86_TEST_NULL;
1912                         break;
1913                 case OP_X86_COMPARE_MEMBASE_IMM:
1914                         /*
1915                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
1916                          * OP_X86_COMPARE_MEMBASE_IMM offset(basereg), imm
1917                          * -->
1918                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
1919                          * OP_COMPARE_IMM reg, imm
1920                          *
1921                          * Note: if imm = 0 then OP_COMPARE_IMM replaced with OP_X86_TEST_NULL
1922                          */
1923                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG) &&
1924                             ins->inst_basereg == last_ins->inst_destbasereg &&
1925                             ins->inst_offset == last_ins->inst_offset) {
1926                                         ins->opcode = OP_COMPARE_IMM;
1927                                         ins->sreg1 = last_ins->sreg1;
1928
1929                                         /* check if we can remove cmp reg,0 with test null */
1930                                         if (!ins->inst_imm)
1931                                                 ins->opcode = OP_X86_TEST_NULL;
1932                                 }
1933
1934                         break;
1935                 case OP_X86_PUSH_MEMBASE:
1936                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG ||
1937                                          last_ins->opcode == OP_STORE_MEMBASE_REG) &&
1938                             ins->inst_basereg == last_ins->inst_destbasereg &&
1939                             ins->inst_offset == last_ins->inst_offset) {
1940                                     ins->opcode = OP_X86_PUSH;
1941                                     ins->sreg1 = last_ins->sreg1;
1942                         }
1943                         break;
1944                 }
1945
1946                 mono_peephole_ins (bb, ins);
1947         }
1948 }
1949
1950 void
1951 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
1952 {
1953         MonoInst *ins, *n;
1954
1955         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
1956                 switch (ins->opcode) {
1957                 case OP_ICONST:
1958                         /* reg = 0 -> XOR (reg, reg) */
1959                         /* XOR sets cflags on x86, so we cant do it always */
1960                         if (ins->inst_c0 == 0 && (!ins->next || (ins->next && INST_IGNORES_CFLAGS (ins->next->opcode)))) {
1961                                 MonoInst *ins2;
1962
1963                                 ins->opcode = OP_IXOR;
1964                                 ins->sreg1 = ins->dreg;
1965                                 ins->sreg2 = ins->dreg;
1966
1967                                 /*
1968                                  * Convert succeeding STORE_MEMBASE_IMM 0 ins to STORE_MEMBASE_REG
1969                                  * since it takes 3 bytes instead of 7.
1970                                  */
1971                                 for (ins2 = mono_inst_next (ins, FILTER_IL_SEQ_POINT); ins2; ins2 = ins2->next) {
1972                                         if ((ins2->opcode == OP_STORE_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
1973                                                 ins2->opcode = OP_STORE_MEMBASE_REG;
1974                                                 ins2->sreg1 = ins->dreg;
1975                                         }
1976                                         else if ((ins2->opcode == OP_STOREI4_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
1977                                                 ins2->opcode = OP_STOREI4_MEMBASE_REG;
1978                                                 ins2->sreg1 = ins->dreg;
1979                                         }
1980                                         else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM)) {
1981                                                 /* Continue iteration */
1982                                         }
1983                                         else
1984                                                 break;
1985                                 }
1986                         }
1987                         break;
1988                 case OP_IADD_IMM:
1989                 case OP_ADD_IMM:
1990                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1991                                 ins->opcode = OP_X86_INC_REG;
1992                         break;
1993                 case OP_ISUB_IMM:
1994                 case OP_SUB_IMM:
1995                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1996                                 ins->opcode = OP_X86_DEC_REG;
1997                         break;
1998                 }
1999
2000                 mono_peephole_ins (bb, ins);
2001         }
2002 }
2003
2004 /*
2005  * mono_arch_lowering_pass:
2006  *
2007  *  Converts complex opcodes into simpler ones so that each IR instruction
2008  * corresponds to one machine instruction.
2009  */
2010 void
2011 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2012 {
2013         MonoInst *ins, *next;
2014
2015         /*
2016          * FIXME: Need to add more instructions, but the current machine
2017          * description can't model some parts of the composite instructions like
2018          * cdq.
2019          */
2020         MONO_BB_FOR_EACH_INS_SAFE (bb, next, ins) {
2021                 switch (ins->opcode) {
2022                 case OP_IREM_IMM:
2023                 case OP_IDIV_IMM:
2024                 case OP_IDIV_UN_IMM:
2025                 case OP_IREM_UN_IMM:
2026                         /*
2027                          * Keep the cases where we could generated optimized code, otherwise convert
2028                          * to the non-imm variant.
2029                          */
2030                         if ((ins->opcode == OP_IREM_IMM) && mono_is_power_of_two (ins->inst_imm) >= 0)
2031                                 break;
2032                         mono_decompose_op_imm (cfg, bb, ins);
2033                         break;
2034                 default:
2035                         break;
2036                 }
2037         }
2038
2039         bb->max_vreg = cfg->next_vreg;
2040 }
2041
2042 static const int
2043 branch_cc_table [] = {
2044         X86_CC_EQ, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2045         X86_CC_NE, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2046         X86_CC_O, X86_CC_NO, X86_CC_C, X86_CC_NC
2047 };
2048
2049 /* Maps CMP_... constants to X86_CC_... constants */
2050 static const int
2051 cc_table [] = {
2052         X86_CC_EQ, X86_CC_NE, X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT,
2053         X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT
2054 };
2055
2056 static const int
2057 cc_signed_table [] = {
2058         TRUE, TRUE, TRUE, TRUE, TRUE, TRUE,
2059         FALSE, FALSE, FALSE, FALSE
2060 };
2061
2062 static unsigned char*
2063 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int size, gboolean is_signed)
2064 {
2065 #define XMM_TEMP_REG 0
2066         /*This SSE2 optimization must not be done which OPT_SIMD in place as it clobbers xmm0.*/
2067         /*The xmm pass decomposes OP_FCONV_ ops anyway anyway.*/
2068         if (cfg->opt & MONO_OPT_SSE2 && size < 8 && !(cfg->opt & MONO_OPT_SIMD)) {
2069                 /* optimize by assigning a local var for this use so we avoid
2070                  * the stack manipulations */
2071                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2072                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
2073                 x86_movsd_reg_membase (code, XMM_TEMP_REG, X86_ESP, 0);
2074                 x86_cvttsd2si (code, dreg, XMM_TEMP_REG);
2075                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
2076                 if (size == 1)
2077                         x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2078                 else if (size == 2)
2079                         x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2080                 return code;
2081         }
2082         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
2083         x86_fnstcw_membase(code, X86_ESP, 0);
2084         x86_mov_reg_membase (code, dreg, X86_ESP, 0, 2);
2085         x86_alu_reg_imm (code, X86_OR, dreg, 0xc00);
2086         x86_mov_membase_reg (code, X86_ESP, 2, dreg, 2);
2087         x86_fldcw_membase (code, X86_ESP, 2);
2088         if (size == 8) {
2089                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2090                 x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
2091                 x86_pop_reg (code, dreg);
2092                 /* FIXME: need the high register
2093                  * x86_pop_reg (code, dreg_high);
2094                  */
2095         } else {
2096                 x86_push_reg (code, X86_EAX); // SP = SP - 4
2097                 x86_fist_pop_membase (code, X86_ESP, 0, FALSE);
2098                 x86_pop_reg (code, dreg);
2099         }
2100         x86_fldcw_membase (code, X86_ESP, 0);
2101         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2102
2103         if (size == 1)
2104                 x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2105         else if (size == 2)
2106                 x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2107         return code;
2108 }
2109
2110 static unsigned char*
2111 mono_emit_stack_alloc (MonoCompile *cfg, guchar *code, MonoInst* tree)
2112 {
2113         int sreg = tree->sreg1;
2114         int need_touch = FALSE;
2115
2116 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
2117         need_touch = TRUE;
2118 #endif
2119
2120         if (need_touch) {
2121                 guint8* br[5];
2122
2123                 /*
2124                  * Under Windows:
2125                  * If requested stack size is larger than one page,
2126                  * perform stack-touch operation
2127                  */
2128                 /*
2129                  * Generate stack probe code.
2130                  * Under Windows, it is necessary to allocate one page at a time,
2131                  * "touching" stack after each successful sub-allocation. This is
2132                  * because of the way stack growth is implemented - there is a
2133                  * guard page before the lowest stack page that is currently commited.
2134                  * Stack normally grows sequentially so OS traps access to the
2135                  * guard page and commits more pages when needed.
2136                  */
2137                 x86_test_reg_imm (code, sreg, ~0xFFF);
2138                 br[0] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2139
2140                 br[2] = code; /* loop */
2141                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
2142                 x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
2143
2144                 /*
2145                  * By the end of the loop, sreg2 is smaller than 0x1000, so the init routine
2146                  * that follows only initializes the last part of the area.
2147                  */
2148                 /* Same as the init code below with size==0x1000 */
2149                 if (tree->flags & MONO_INST_INIT) {
2150                         x86_push_reg (code, X86_EAX);
2151                         x86_push_reg (code, X86_ECX);
2152                         x86_push_reg (code, X86_EDI);
2153                         x86_mov_reg_imm (code, X86_ECX, (0x1000 >> 2));
2154                         x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2155                         if (cfg->param_area)
2156                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12 + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2157                         else
2158                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12);
2159                         x86_cld (code);
2160                         x86_prefix (code, X86_REP_PREFIX);
2161                         x86_stosl (code);
2162                         x86_pop_reg (code, X86_EDI);
2163                         x86_pop_reg (code, X86_ECX);
2164                         x86_pop_reg (code, X86_EAX);
2165                 }
2166
2167                 x86_alu_reg_imm (code, X86_SUB, sreg, 0x1000);
2168                 x86_alu_reg_imm (code, X86_CMP, sreg, 0x1000);
2169                 br[3] = code; x86_branch8 (code, X86_CC_AE, 0, FALSE);
2170                 x86_patch (br[3], br[2]);
2171                 x86_test_reg_reg (code, sreg, sreg);
2172                 br[4] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2173                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2174
2175                 br[1] = code; x86_jump8 (code, 0);
2176
2177                 x86_patch (br[0], code);
2178                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2179                 x86_patch (br[1], code);
2180                 x86_patch (br[4], code);
2181         }
2182         else
2183                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, tree->sreg1);
2184
2185         if (tree->flags & MONO_INST_INIT) {
2186                 int offset = 0;
2187                 if (tree->dreg != X86_EAX && sreg != X86_EAX) {
2188                         x86_push_reg (code, X86_EAX);
2189                         offset += 4;
2190                 }
2191                 if (tree->dreg != X86_ECX && sreg != X86_ECX) {
2192                         x86_push_reg (code, X86_ECX);
2193                         offset += 4;
2194                 }
2195                 if (tree->dreg != X86_EDI && sreg != X86_EDI) {
2196                         x86_push_reg (code, X86_EDI);
2197                         offset += 4;
2198                 }
2199
2200                 x86_shift_reg_imm (code, X86_SHR, sreg, 2);
2201                 if (sreg != X86_ECX)
2202                         x86_mov_reg_reg (code, X86_ECX, sreg, 4);
2203                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2204
2205                 if (cfg->param_area)
2206                         x86_lea_membase (code, X86_EDI, X86_ESP, offset + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2207                 else
2208                         x86_lea_membase (code, X86_EDI, X86_ESP, offset);
2209                 x86_cld (code);
2210                 x86_prefix (code, X86_REP_PREFIX);
2211                 x86_stosl (code);
2212
2213                 if (tree->dreg != X86_EDI && sreg != X86_EDI)
2214                         x86_pop_reg (code, X86_EDI);
2215                 if (tree->dreg != X86_ECX && sreg != X86_ECX)
2216                         x86_pop_reg (code, X86_ECX);
2217                 if (tree->dreg != X86_EAX && sreg != X86_EAX)
2218                         x86_pop_reg (code, X86_EAX);
2219         }
2220         return code;
2221 }
2222
2223
2224 static guint8*
2225 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
2226 {
2227         /* Move return value to the target register */
2228         switch (ins->opcode) {
2229         case OP_CALL:
2230         case OP_CALL_REG:
2231         case OP_CALL_MEMBASE:
2232                 if (ins->dreg != X86_EAX)
2233                         x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
2234                 break;
2235         default:
2236                 break;
2237         }
2238
2239         return code;
2240 }
2241
2242 #ifdef __APPLE__
2243 static int tls_gs_offset;
2244 #endif
2245
2246 gboolean
2247 mono_x86_have_tls_get (void)
2248 {
2249 #ifdef TARGET_MACH
2250         static gboolean have_tls_get = FALSE;
2251         static gboolean inited = FALSE;
2252
2253         if (inited)
2254                 return have_tls_get;
2255
2256 #ifdef MONO_HAVE_FAST_TLS
2257         guint32 *ins;
2258
2259         ins = (guint32*)pthread_getspecific;
2260         /*
2261          * We're looking for these two instructions:
2262          *
2263          * mov    0x4(%esp),%eax
2264          * mov    %gs:[offset](,%eax,4),%eax
2265          */
2266         have_tls_get = ins [0] == 0x0424448b && ins [1] == 0x85048b65;
2267         tls_gs_offset = ins [2];
2268 #endif
2269
2270         inited = TRUE;
2271
2272         return have_tls_get;
2273 #elif defined(TARGET_ANDROID)
2274         return FALSE;
2275 #else
2276         return TRUE;
2277 #endif
2278 }
2279
2280 static guint8*
2281 mono_x86_emit_tls_set (guint8* code, int sreg, int tls_offset)
2282 {
2283 #if defined(__APPLE__)
2284         x86_prefix (code, X86_GS_PREFIX);
2285         x86_mov_mem_reg (code, tls_gs_offset + (tls_offset * 4), sreg, 4);
2286 #elif defined(TARGET_WIN32)
2287         g_assert_not_reached ();
2288 #else
2289         x86_prefix (code, X86_GS_PREFIX);
2290         x86_mov_mem_reg (code, tls_offset, sreg, 4);
2291 #endif
2292         return code;
2293 }
2294
2295 /*
2296  * mono_x86_emit_tls_get:
2297  * @code: buffer to store code to
2298  * @dreg: hard register where to place the result
2299  * @tls_offset: offset info
2300  *
2301  * mono_x86_emit_tls_get emits in @code the native code that puts in
2302  * the dreg register the item in the thread local storage identified
2303  * by tls_offset.
2304  *
2305  * Returns: a pointer to the end of the stored code
2306  */
2307 guint8*
2308 mono_x86_emit_tls_get (guint8* code, int dreg, int tls_offset)
2309 {
2310 #if defined(__APPLE__)
2311         x86_prefix (code, X86_GS_PREFIX);
2312         x86_mov_reg_mem (code, dreg, tls_gs_offset + (tls_offset * 4), 4);
2313 #elif defined(TARGET_WIN32)
2314         /*
2315          * See the Under the Hood article in the May 1996 issue of Microsoft Systems
2316          * Journal and/or a disassembly of the TlsGet () function.
2317          */
2318         x86_prefix (code, X86_FS_PREFIX);
2319         x86_mov_reg_mem (code, dreg, 0x18, 4);
2320         if (tls_offset < 64) {
2321                 x86_mov_reg_membase (code, dreg, dreg, 3600 + (tls_offset * 4), 4);
2322         } else {
2323                 guint8 *buf [16];
2324
2325                 g_assert (tls_offset < 0x440);
2326                 /* Load TEB->TlsExpansionSlots */
2327                 x86_mov_reg_membase (code, dreg, dreg, 0xf94, 4);
2328                 x86_test_reg_reg (code, dreg, dreg);
2329                 buf [0] = code;
2330                 x86_branch (code, X86_CC_EQ, code, TRUE);
2331                 x86_mov_reg_membase (code, dreg, dreg, (tls_offset * 4) - 0x100, 4);
2332                 x86_patch (buf [0], code);
2333         }
2334 #else
2335         if (optimize_for_xen) {
2336                 x86_prefix (code, X86_GS_PREFIX);
2337                 x86_mov_reg_mem (code, dreg, 0, 4);
2338                 x86_mov_reg_membase (code, dreg, dreg, tls_offset, 4);
2339         } else {
2340                 x86_prefix (code, X86_GS_PREFIX);
2341                 x86_mov_reg_mem (code, dreg, tls_offset, 4);
2342         }
2343 #endif
2344         return code;
2345 }
2346
2347 static guint8*
2348 emit_tls_get_reg (guint8* code, int dreg, int offset_reg)
2349 {
2350         /* offset_reg contains a value translated by mono_arch_translate_tls_offset () */
2351 #if defined(__APPLE__) || defined(__linux__)
2352         if (dreg != offset_reg)
2353                 x86_mov_reg_reg (code, dreg, offset_reg, sizeof (mgreg_t));
2354         x86_prefix (code, X86_GS_PREFIX);
2355         x86_mov_reg_membase (code, dreg, dreg, 0, sizeof (mgreg_t));
2356 #else
2357         g_assert_not_reached ();
2358 #endif
2359         return code;
2360 }
2361
2362 guint8*
2363 mono_x86_emit_tls_get_reg (guint8* code, int dreg, int offset_reg)
2364 {
2365         return emit_tls_get_reg (code, dreg, offset_reg);
2366 }
2367
2368 static guint8*
2369 emit_tls_set_reg (guint8* code, int sreg, int offset_reg)
2370 {
2371         /* offset_reg contains a value translated by mono_arch_translate_tls_offset () */
2372 #ifdef HOST_WIN32
2373         g_assert_not_reached ();
2374 #elif defined(__APPLE__) || defined(__linux__)
2375         x86_prefix (code, X86_GS_PREFIX);
2376         x86_mov_membase_reg (code, offset_reg, 0, sreg, sizeof (mgreg_t));
2377 #else
2378         g_assert_not_reached ();
2379 #endif
2380         return code;
2381 }
2382
2383  /*
2384  * mono_arch_translate_tls_offset:
2385  *
2386  *   Translate the TLS offset OFFSET computed by MONO_THREAD_VAR_OFFSET () into a format usable by OP_TLS_GET_REG/OP_TLS_SET_REG.
2387  */
2388 int
2389 mono_arch_translate_tls_offset (int offset)
2390 {
2391 #ifdef __APPLE__
2392         return tls_gs_offset + (offset * 4);
2393 #else
2394         return offset;
2395 #endif
2396 }
2397
2398 /*
2399  * emit_setup_lmf:
2400  *
2401  *   Emit code to initialize an LMF structure at LMF_OFFSET.
2402  */
2403 static guint8*
2404 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
2405 {
2406         /* save all caller saved regs */
2407         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), X86_EBX, sizeof (mgreg_t));
2408         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx));
2409         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), X86_EDI, sizeof (mgreg_t));
2410         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi));
2411         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), X86_ESI, sizeof (mgreg_t));
2412         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi));
2413         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebp), X86_EBP, sizeof (mgreg_t));
2414
2415         /* save the current IP */
2416         if (cfg->compile_aot) {
2417                 /* This pushes the current ip */
2418                 x86_call_imm (code, 0);
2419                 x86_pop_reg (code, X86_EAX);
2420         } else {
2421                 mono_add_patch_info (cfg, code + 1 - cfg->native_code, MONO_PATCH_INFO_IP, NULL);
2422                 x86_mov_reg_imm (code, X86_EAX, 0);
2423         }
2424         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, eip), X86_EAX, sizeof (mgreg_t));
2425
2426         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, eip), SLOT_NOREF);
2427         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebp), SLOT_NOREF);
2428         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), SLOT_NOREF);
2429         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), SLOT_NOREF);
2430         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), SLOT_NOREF);
2431         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esp), SLOT_NOREF);
2432         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, method), SLOT_NOREF);
2433         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, lmf_addr), SLOT_NOREF);
2434         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf), SLOT_NOREF);
2435
2436         return code;
2437 }
2438
2439 /* benchmark and set based on cpu */
2440 #define LOOP_ALIGNMENT 8
2441 #define bb_is_loop_start(bb) ((bb)->loop_body_start && (bb)->nesting)
2442
2443 #ifndef DISABLE_JIT
2444 void
2445 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2446 {
2447         MonoInst *ins;
2448         MonoCallInst *call;
2449         guint offset;
2450         guint8 *code = cfg->native_code + cfg->code_len;
2451         int max_len, cpos;
2452
2453         if (cfg->opt & MONO_OPT_LOOP) {
2454                 int pad, align = LOOP_ALIGNMENT;
2455                 /* set alignment depending on cpu */
2456                 if (bb_is_loop_start (bb) && (pad = (cfg->code_len & (align - 1)))) {
2457                         pad = align - pad;
2458                         /*g_print ("adding %d pad at %x to loop in %s\n", pad, cfg->code_len, cfg->method->name);*/
2459                         x86_padding (code, pad);
2460                         cfg->code_len += pad;
2461                         bb->native_offset = cfg->code_len;
2462                 }
2463         }
2464
2465         if (cfg->verbose_level > 2)
2466                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
2467
2468         cpos = bb->max_offset;
2469
2470         if ((cfg->prof_options & MONO_PROFILE_COVERAGE) && cfg->coverage_info) {
2471                 MonoProfileCoverageInfo *cov = cfg->coverage_info;
2472                 g_assert (!cfg->compile_aot);
2473                 cpos += 6;
2474
2475                 cov->data [bb->dfn].cil_code = bb->cil_code;
2476                 /* this is not thread save, but good enough */
2477                 x86_inc_mem (code, &cov->data [bb->dfn].count);
2478         }
2479
2480         offset = code - cfg->native_code;
2481
2482         mono_debug_open_block (cfg, bb, offset);
2483
2484     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num)
2485                 x86_breakpoint (code);
2486
2487         MONO_BB_FOR_EACH_INS (bb, ins) {
2488                 offset = code - cfg->native_code;
2489
2490                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
2491
2492 #define EXTRA_CODE_SPACE (16)
2493
2494                 if (G_UNLIKELY (offset > (cfg->code_size - max_len - EXTRA_CODE_SPACE))) {
2495                         cfg->code_size *= 2;
2496                         cfg->native_code = mono_realloc_native_code(cfg);
2497                         code = cfg->native_code + offset;
2498                         cfg->stat_code_reallocs++;
2499                 }
2500
2501                 if (cfg->debug_info)
2502                         mono_debug_record_line_number (cfg, ins, offset);
2503
2504                 switch (ins->opcode) {
2505                 case OP_BIGMUL:
2506                         x86_mul_reg (code, ins->sreg2, TRUE);
2507                         break;
2508                 case OP_BIGMUL_UN:
2509                         x86_mul_reg (code, ins->sreg2, FALSE);
2510                         break;
2511                 case OP_X86_SETEQ_MEMBASE:
2512                 case OP_X86_SETNE_MEMBASE:
2513                         x86_set_membase (code, ins->opcode == OP_X86_SETEQ_MEMBASE ? X86_CC_EQ : X86_CC_NE,
2514                                          ins->inst_basereg, ins->inst_offset, TRUE);
2515                         break;
2516                 case OP_STOREI1_MEMBASE_IMM:
2517                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 1);
2518                         break;
2519                 case OP_STOREI2_MEMBASE_IMM:
2520                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 2);
2521                         break;
2522                 case OP_STORE_MEMBASE_IMM:
2523                 case OP_STOREI4_MEMBASE_IMM:
2524                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 4);
2525                         break;
2526                 case OP_STOREI1_MEMBASE_REG:
2527                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 1);
2528                         break;
2529                 case OP_STOREI2_MEMBASE_REG:
2530                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 2);
2531                         break;
2532                 case OP_STORE_MEMBASE_REG:
2533                 case OP_STOREI4_MEMBASE_REG:
2534                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 4);
2535                         break;
2536                 case OP_STORE_MEM_IMM:
2537                         x86_mov_mem_imm (code, ins->inst_p0, ins->inst_c0, 4);
2538                         break;
2539                 case OP_LOADU4_MEM:
2540                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2541                         break;
2542                 case OP_LOAD_MEM:
2543                 case OP_LOADI4_MEM:
2544                         /* These are created by the cprop pass so they use inst_imm as the source */
2545                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2546                         break;
2547                 case OP_LOADU1_MEM:
2548                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, FALSE);
2549                         break;
2550                 case OP_LOADU2_MEM:
2551                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, TRUE);
2552                         break;
2553                 case OP_LOAD_MEMBASE:
2554                 case OP_LOADI4_MEMBASE:
2555                 case OP_LOADU4_MEMBASE:
2556                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
2557                         break;
2558                 case OP_LOADU1_MEMBASE:
2559                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
2560                         break;
2561                 case OP_LOADI1_MEMBASE:
2562                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
2563                         break;
2564                 case OP_LOADU2_MEMBASE:
2565                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
2566                         break;
2567                 case OP_LOADI2_MEMBASE:
2568                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
2569                         break;
2570                 case OP_ICONV_TO_I1:
2571                 case OP_SEXT_I1:
2572                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, FALSE);
2573                         break;
2574                 case OP_ICONV_TO_I2:
2575                 case OP_SEXT_I2:
2576                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, TRUE);
2577                         break;
2578                 case OP_ICONV_TO_U1:
2579                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, FALSE);
2580                         break;
2581                 case OP_ICONV_TO_U2:
2582                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, TRUE);
2583                         break;
2584                 case OP_COMPARE:
2585                 case OP_ICOMPARE:
2586                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
2587                         break;
2588                 case OP_COMPARE_IMM:
2589                 case OP_ICOMPARE_IMM:
2590                         x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
2591                         break;
2592                 case OP_X86_COMPARE_MEMBASE_REG:
2593                         x86_alu_membase_reg (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2594                         break;
2595                 case OP_X86_COMPARE_MEMBASE_IMM:
2596                         x86_alu_membase_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2597                         break;
2598                 case OP_X86_COMPARE_MEMBASE8_IMM:
2599                         x86_alu_membase8_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2600                         break;
2601                 case OP_X86_COMPARE_REG_MEMBASE:
2602                         x86_alu_reg_membase (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset);
2603                         break;
2604                 case OP_X86_COMPARE_MEM_IMM:
2605                         x86_alu_mem_imm (code, X86_CMP, ins->inst_offset, ins->inst_imm);
2606                         break;
2607                 case OP_X86_TEST_NULL:
2608                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
2609                         break;
2610                 case OP_X86_ADD_MEMBASE_IMM:
2611                         x86_alu_membase_imm (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2612                         break;
2613                 case OP_X86_ADD_REG_MEMBASE:
2614                         x86_alu_reg_membase (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset);
2615                         break;
2616                 case OP_X86_SUB_MEMBASE_IMM:
2617                         x86_alu_membase_imm (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2618                         break;
2619                 case OP_X86_SUB_REG_MEMBASE:
2620                         x86_alu_reg_membase (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset);
2621                         break;
2622                 case OP_X86_AND_MEMBASE_IMM:
2623                         x86_alu_membase_imm (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2624                         break;
2625                 case OP_X86_OR_MEMBASE_IMM:
2626                         x86_alu_membase_imm (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2627                         break;
2628                 case OP_X86_XOR_MEMBASE_IMM:
2629                         x86_alu_membase_imm (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2630                         break;
2631                 case OP_X86_ADD_MEMBASE_REG:
2632                         x86_alu_membase_reg (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2633                         break;
2634                 case OP_X86_SUB_MEMBASE_REG:
2635                         x86_alu_membase_reg (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2636                         break;
2637                 case OP_X86_AND_MEMBASE_REG:
2638                         x86_alu_membase_reg (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2639                         break;
2640                 case OP_X86_OR_MEMBASE_REG:
2641                         x86_alu_membase_reg (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2642                         break;
2643                 case OP_X86_XOR_MEMBASE_REG:
2644                         x86_alu_membase_reg (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2645                         break;
2646                 case OP_X86_INC_MEMBASE:
2647                         x86_inc_membase (code, ins->inst_basereg, ins->inst_offset);
2648                         break;
2649                 case OP_X86_INC_REG:
2650                         x86_inc_reg (code, ins->dreg);
2651                         break;
2652                 case OP_X86_DEC_MEMBASE:
2653                         x86_dec_membase (code, ins->inst_basereg, ins->inst_offset);
2654                         break;
2655                 case OP_X86_DEC_REG:
2656                         x86_dec_reg (code, ins->dreg);
2657                         break;
2658                 case OP_X86_MUL_REG_MEMBASE:
2659                         x86_imul_reg_membase (code, ins->sreg1, ins->sreg2, ins->inst_offset);
2660                         break;
2661                 case OP_X86_AND_REG_MEMBASE:
2662                         x86_alu_reg_membase (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset);
2663                         break;
2664                 case OP_X86_OR_REG_MEMBASE:
2665                         x86_alu_reg_membase (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset);
2666                         break;
2667                 case OP_X86_XOR_REG_MEMBASE:
2668                         x86_alu_reg_membase (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset);
2669                         break;
2670                 case OP_BREAK:
2671                         x86_breakpoint (code);
2672                         break;
2673                 case OP_RELAXED_NOP:
2674                         x86_prefix (code, X86_REP_PREFIX);
2675                         x86_nop (code);
2676                         break;
2677                 case OP_HARD_NOP:
2678                         x86_nop (code);
2679                         break;
2680                 case OP_NOP:
2681                 case OP_DUMMY_USE:
2682                 case OP_DUMMY_STORE:
2683                 case OP_DUMMY_ICONST:
2684                 case OP_DUMMY_R8CONST:
2685                 case OP_NOT_REACHED:
2686                 case OP_NOT_NULL:
2687                         break;
2688                 case OP_IL_SEQ_POINT:
2689                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2690                         break;
2691                 case OP_SEQ_POINT: {
2692                         int i;
2693
2694                         if (cfg->compile_aot)
2695                                 NOT_IMPLEMENTED;
2696
2697                         /* Have to use ecx as a temp reg since this can occur after OP_SETRET */
2698
2699                         /*
2700                          * We do this _before_ the breakpoint, so single stepping after
2701                          * a breakpoint is hit will step to the next IL offset.
2702                          */
2703                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
2704                                 MonoInst *var = cfg->arch.ss_tramp_var;
2705                                 guint8 *br [1];
2706
2707                                 g_assert (var);
2708                                 g_assert (var->opcode == OP_REGOFFSET);
2709                                 /* Load ss_tramp_var */
2710                                 /* This is equal to &ss_trampoline */
2711                                 x86_mov_reg_membase (code, X86_ECX, var->inst_basereg, var->inst_offset, sizeof (mgreg_t));
2712                                 x86_alu_membase_imm (code, X86_CMP, X86_ECX, 0, 0);
2713                                 br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2714                                 x86_call_membase (code, X86_ECX, 0);
2715                                 x86_patch (br [0], code);
2716                         }
2717
2718                         /*
2719                          * Many parts of sdb depend on the ip after the single step trampoline call to be equal to the seq point offset.
2720                          * This means we have to put the loading of bp_tramp_var after the offset.
2721                          */
2722
2723                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2724
2725                         MonoInst *var = cfg->arch.bp_tramp_var;
2726
2727                         g_assert (var);
2728                         g_assert (var->opcode == OP_REGOFFSET);
2729                         /* Load the address of the bp trampoline */
2730                         /* This needs to be constant size */
2731                         guint8 *start = code;
2732                         x86_mov_reg_membase (code, X86_ECX, var->inst_basereg, var->inst_offset, 4);
2733                         if (code < start + OP_SEQ_POINT_BP_OFFSET) {
2734                                 int size = start + OP_SEQ_POINT_BP_OFFSET - code;
2735                                 x86_padding (code, size);
2736                         }
2737                         /*
2738                          * A placeholder for a possible breakpoint inserted by
2739                          * mono_arch_set_breakpoint ().
2740                          */
2741                         for (i = 0; i < 2; ++i)
2742                                 x86_nop (code);
2743                         /*
2744                          * Add an additional nop so skipping the bp doesn't cause the ip to point
2745                          * to another IL offset.
2746                          */
2747                         x86_nop (code);
2748                         break;
2749                 }
2750                 case OP_ADDCC:
2751                 case OP_IADDCC:
2752                 case OP_IADD:
2753                         x86_alu_reg_reg (code, X86_ADD, ins->sreg1, ins->sreg2);
2754                         break;
2755                 case OP_ADC:
2756                 case OP_IADC:
2757                         x86_alu_reg_reg (code, X86_ADC, ins->sreg1, ins->sreg2);
2758                         break;
2759                 case OP_ADDCC_IMM:
2760                 case OP_ADD_IMM:
2761                 case OP_IADD_IMM:
2762                         x86_alu_reg_imm (code, X86_ADD, ins->dreg, ins->inst_imm);
2763                         break;
2764                 case OP_ADC_IMM:
2765                 case OP_IADC_IMM:
2766                         x86_alu_reg_imm (code, X86_ADC, ins->dreg, ins->inst_imm);
2767                         break;
2768                 case OP_SUBCC:
2769                 case OP_ISUBCC:
2770                 case OP_ISUB:
2771                         x86_alu_reg_reg (code, X86_SUB, ins->sreg1, ins->sreg2);
2772                         break;
2773                 case OP_SBB:
2774                 case OP_ISBB:
2775                         x86_alu_reg_reg (code, X86_SBB, ins->sreg1, ins->sreg2);
2776                         break;
2777                 case OP_SUBCC_IMM:
2778                 case OP_SUB_IMM:
2779                 case OP_ISUB_IMM:
2780                         x86_alu_reg_imm (code, X86_SUB, ins->dreg, ins->inst_imm);
2781                         break;
2782                 case OP_SBB_IMM:
2783                 case OP_ISBB_IMM:
2784                         x86_alu_reg_imm (code, X86_SBB, ins->dreg, ins->inst_imm);
2785                         break;
2786                 case OP_IAND:
2787                         x86_alu_reg_reg (code, X86_AND, ins->sreg1, ins->sreg2);
2788                         break;
2789                 case OP_AND_IMM:
2790                 case OP_IAND_IMM:
2791                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_imm);
2792                         break;
2793                 case OP_IDIV:
2794                 case OP_IREM:
2795                         /*
2796                          * The code is the same for div/rem, the allocator will allocate dreg
2797                          * to RAX/RDX as appropriate.
2798                          */
2799                         if (ins->sreg2 == X86_EDX) {
2800                                 /* cdq clobbers this */
2801                                 x86_push_reg (code, ins->sreg2);
2802                                 x86_cdq (code);
2803                                 x86_div_membase (code, X86_ESP, 0, TRUE);
2804                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2805                         } else {
2806                                 x86_cdq (code);
2807                                 x86_div_reg (code, ins->sreg2, TRUE);
2808                         }
2809                         break;
2810                 case OP_IDIV_UN:
2811                 case OP_IREM_UN:
2812                         if (ins->sreg2 == X86_EDX) {
2813                                 x86_push_reg (code, ins->sreg2);
2814                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2815                                 x86_div_membase (code, X86_ESP, 0, FALSE);
2816                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2817                         } else {
2818                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2819                                 x86_div_reg (code, ins->sreg2, FALSE);
2820                         }
2821                         break;
2822                 case OP_DIV_IMM:
2823                         x86_mov_reg_imm (code, ins->sreg2, ins->inst_imm);
2824                         x86_cdq (code);
2825                         x86_div_reg (code, ins->sreg2, TRUE);
2826                         break;
2827                 case OP_IREM_IMM: {
2828                         int power = mono_is_power_of_two (ins->inst_imm);
2829
2830                         g_assert (ins->sreg1 == X86_EAX);
2831                         g_assert (ins->dreg == X86_EAX);
2832                         g_assert (power >= 0);
2833
2834                         if (power == 1) {
2835                                 /* Based on http://compilers.iecc.com/comparch/article/93-04-079 */
2836                                 x86_cdq (code);
2837                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, 1);
2838                                 /*
2839                                  * If the divident is >= 0, this does not nothing. If it is positive, it
2840                                  * it transforms %eax=0 into %eax=0, and %eax=1 into %eax=-1.
2841                                  */
2842                                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EDX);
2843                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2844                         } else if (power == 0) {
2845                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
2846                         } else {
2847                                 /* Based on gcc code */
2848
2849                                 /* Add compensation for negative dividents */
2850                                 x86_cdq (code);
2851                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, 32 - power);
2852                                 x86_alu_reg_reg (code, X86_ADD, X86_EAX, X86_EDX);
2853                                 /* Compute remainder */
2854                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, (1 << power) - 1);
2855                                 /* Remove compensation */
2856                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2857                         }
2858                         break;
2859                 }
2860                 case OP_IOR:
2861                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
2862                         break;
2863                 case OP_OR_IMM:
2864                 case OP_IOR_IMM:
2865                         x86_alu_reg_imm (code, X86_OR, ins->sreg1, ins->inst_imm);
2866                         break;
2867                 case OP_IXOR:
2868                         x86_alu_reg_reg (code, X86_XOR, ins->sreg1, ins->sreg2);
2869                         break;
2870                 case OP_XOR_IMM:
2871                 case OP_IXOR_IMM:
2872                         x86_alu_reg_imm (code, X86_XOR, ins->sreg1, ins->inst_imm);
2873                         break;
2874                 case OP_ISHL:
2875                         g_assert (ins->sreg2 == X86_ECX);
2876                         x86_shift_reg (code, X86_SHL, ins->dreg);
2877                         break;
2878                 case OP_ISHR:
2879                         g_assert (ins->sreg2 == X86_ECX);
2880                         x86_shift_reg (code, X86_SAR, ins->dreg);
2881                         break;
2882                 case OP_SHR_IMM:
2883                 case OP_ISHR_IMM:
2884                         x86_shift_reg_imm (code, X86_SAR, ins->dreg, ins->inst_imm);
2885                         break;
2886                 case OP_SHR_UN_IMM:
2887                 case OP_ISHR_UN_IMM:
2888                         x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_imm);
2889                         break;
2890                 case OP_ISHR_UN:
2891                         g_assert (ins->sreg2 == X86_ECX);
2892                         x86_shift_reg (code, X86_SHR, ins->dreg);
2893                         break;
2894                 case OP_SHL_IMM:
2895                 case OP_ISHL_IMM:
2896                         x86_shift_reg_imm (code, X86_SHL, ins->dreg, ins->inst_imm);
2897                         break;
2898                 case OP_LSHL: {
2899                         guint8 *jump_to_end;
2900
2901                         /* handle shifts below 32 bits */
2902                         x86_shld_reg (code, ins->backend.reg3, ins->sreg1);
2903                         x86_shift_reg (code, X86_SHL, ins->sreg1);
2904
2905                         x86_test_reg_imm (code, X86_ECX, 32);
2906                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
2907
2908                         /* handle shift over 32 bit */
2909                         x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
2910                         x86_clear_reg (code, ins->sreg1);
2911
2912                         x86_patch (jump_to_end, code);
2913                         }
2914                         break;
2915                 case OP_LSHR: {
2916                         guint8 *jump_to_end;
2917
2918                         /* handle shifts below 32 bits */
2919                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
2920                         x86_shift_reg (code, X86_SAR, ins->backend.reg3);
2921
2922                         x86_test_reg_imm (code, X86_ECX, 32);
2923                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2924
2925                         /* handle shifts over 31 bits */
2926                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2927                         x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 31);
2928
2929                         x86_patch (jump_to_end, code);
2930                         }
2931                         break;
2932                 case OP_LSHR_UN: {
2933                         guint8 *jump_to_end;
2934
2935                         /* handle shifts below 32 bits */
2936                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
2937                         x86_shift_reg (code, X86_SHR, ins->backend.reg3);
2938
2939                         x86_test_reg_imm (code, X86_ECX, 32);
2940                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2941
2942                         /* handle shifts over 31 bits */
2943                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2944                         x86_clear_reg (code, ins->backend.reg3);
2945
2946                         x86_patch (jump_to_end, code);
2947                         }
2948                         break;
2949                 case OP_LSHL_IMM:
2950                         if (ins->inst_imm >= 32) {
2951                                 x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
2952                                 x86_clear_reg (code, ins->sreg1);
2953                                 x86_shift_reg_imm (code, X86_SHL, ins->backend.reg3, ins->inst_imm - 32);
2954                         } else {
2955                                 x86_shld_reg_imm (code, ins->backend.reg3, ins->sreg1, ins->inst_imm);
2956                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg1, ins->inst_imm);
2957                         }
2958                         break;
2959                 case OP_LSHR_IMM:
2960                         if (ins->inst_imm >= 32) {
2961                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3,  4);
2962                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 0x1f);
2963                                 x86_shift_reg_imm (code, X86_SAR, ins->sreg1, ins->inst_imm - 32);
2964                         } else {
2965                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
2966                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, ins->inst_imm);
2967                         }
2968                         break;
2969                 case OP_LSHR_UN_IMM:
2970                         if (ins->inst_imm >= 32) {
2971                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2972                                 x86_clear_reg (code, ins->backend.reg3);
2973                                 x86_shift_reg_imm (code, X86_SHR, ins->sreg1, ins->inst_imm - 32);
2974                         } else {
2975                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
2976                                 x86_shift_reg_imm (code, X86_SHR, ins->backend.reg3, ins->inst_imm);
2977                         }
2978                         break;
2979                 case OP_INOT:
2980                         x86_not_reg (code, ins->sreg1);
2981                         break;
2982                 case OP_INEG:
2983                         x86_neg_reg (code, ins->sreg1);
2984                         break;
2985
2986                 case OP_IMUL:
2987                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
2988                         break;
2989                 case OP_MUL_IMM:
2990                 case OP_IMUL_IMM:
2991                         switch (ins->inst_imm) {
2992                         case 2:
2993                                 /* MOV r1, r2 */
2994                                 /* ADD r1, r1 */
2995                                 if (ins->dreg != ins->sreg1)
2996                                         x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
2997                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2998                                 break;
2999                         case 3:
3000                                 /* LEA r1, [r2 + r2*2] */
3001                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
3002                                 break;
3003                         case 5:
3004                                 /* LEA r1, [r2 + r2*4] */
3005                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3006                                 break;
3007                         case 6:
3008                                 /* LEA r1, [r2 + r2*2] */
3009                                 /* ADD r1, r1          */
3010                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
3011                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
3012                                 break;
3013                         case 9:
3014                                 /* LEA r1, [r2 + r2*8] */
3015                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 3);
3016                                 break;
3017                         case 10:
3018                                 /* LEA r1, [r2 + r2*4] */
3019                                 /* ADD r1, r1          */
3020                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3021                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
3022                                 break;
3023                         case 12:
3024                                 /* LEA r1, [r2 + r2*2] */
3025                                 /* SHL r1, 2           */
3026                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
3027                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
3028                                 break;
3029                         case 25:
3030                                 /* LEA r1, [r2 + r2*4] */
3031                                 /* LEA r1, [r1 + r1*4] */
3032                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3033                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
3034                                 break;
3035                         case 100:
3036                                 /* LEA r1, [r2 + r2*4] */
3037                                 /* SHL r1, 2           */
3038                                 /* LEA r1, [r1 + r1*4] */
3039                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3040                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
3041                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
3042                                 break;
3043                         default:
3044                                 x86_imul_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_imm);
3045                                 break;
3046                         }
3047                         break;
3048                 case OP_IMUL_OVF:
3049                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
3050                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3051                         break;
3052                 case OP_IMUL_OVF_UN: {
3053                         /* the mul operation and the exception check should most likely be split */
3054                         int non_eax_reg, saved_eax = FALSE, saved_edx = FALSE;
3055                         /*g_assert (ins->sreg2 == X86_EAX);
3056                         g_assert (ins->dreg == X86_EAX);*/
3057                         if (ins->sreg2 == X86_EAX) {
3058                                 non_eax_reg = ins->sreg1;
3059                         } else if (ins->sreg1 == X86_EAX) {
3060                                 non_eax_reg = ins->sreg2;
3061                         } else {
3062                                 /* no need to save since we're going to store to it anyway */
3063                                 if (ins->dreg != X86_EAX) {
3064                                         saved_eax = TRUE;
3065                                         x86_push_reg (code, X86_EAX);
3066                                 }
3067                                 x86_mov_reg_reg (code, X86_EAX, ins->sreg1, 4);
3068                                 non_eax_reg = ins->sreg2;
3069                         }
3070                         if (ins->dreg == X86_EDX) {
3071                                 if (!saved_eax) {
3072                                         saved_eax = TRUE;
3073                                         x86_push_reg (code, X86_EAX);
3074                                 }
3075                         } else {
3076                                 saved_edx = TRUE;
3077                                 x86_push_reg (code, X86_EDX);
3078                         }
3079                         x86_mul_reg (code, non_eax_reg, FALSE);
3080                         /* save before the check since pop and mov don't change the flags */
3081                         if (ins->dreg != X86_EAX)
3082                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
3083                         if (saved_edx)
3084                                 x86_pop_reg (code, X86_EDX);
3085                         if (saved_eax)
3086                                 x86_pop_reg (code, X86_EAX);
3087                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3088                         break;
3089                 }
3090                 case OP_ICONST:
3091                         x86_mov_reg_imm (code, ins->dreg, ins->inst_c0);
3092                         break;
3093                 case OP_AOTCONST:
3094                         g_assert_not_reached ();
3095                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3096                         x86_mov_reg_imm (code, ins->dreg, 0);
3097                         break;
3098                 case OP_JUMP_TABLE:
3099                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3100                         x86_mov_reg_imm (code, ins->dreg, 0);
3101                         break;
3102                 case OP_LOAD_GOTADDR:
3103                         g_assert (ins->dreg == MONO_ARCH_GOT_REG);
3104                         code = mono_arch_emit_load_got_addr (cfg->native_code, code, cfg, NULL);
3105                         break;
3106                 case OP_GOT_ENTRY:
3107                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3108                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, 0xf0f0f0f0, 4);
3109                         break;
3110                 case OP_X86_PUSH_GOT_ENTRY:
3111                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3112                         x86_push_membase (code, ins->inst_basereg, 0xf0f0f0f0);
3113                         break;
3114                 case OP_MOVE:
3115                         if (ins->dreg != ins->sreg1)
3116                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3117                         break;
3118                 case OP_TAILCALL: {
3119                         MonoCallInst *call = (MonoCallInst*)ins;
3120                         int pos = 0, i;
3121
3122                         ins->flags |= MONO_INST_GC_CALLSITE;
3123                         ins->backend.pc_offset = code - cfg->native_code;
3124
3125                         /* reset offset to make max_len work */
3126                         offset = code - cfg->native_code;
3127
3128                         g_assert (!cfg->method->save_lmf);
3129
3130                         /* restore callee saved registers */
3131                         for (i = 0; i < X86_NREG; ++i)
3132                                 if (X86_IS_CALLEE_SAVED_REG (i) && cfg->used_int_regs & (1 << i))
3133                                         pos -= 4;
3134                         if (cfg->used_int_regs & (1 << X86_ESI)) {
3135                                 x86_mov_reg_membase (code, X86_ESI, X86_EBP, pos, 4);
3136                                 pos += 4;
3137                         }
3138                         if (cfg->used_int_regs & (1 << X86_EDI)) {
3139                                 x86_mov_reg_membase (code, X86_EDI, X86_EBP, pos, 4);
3140                                 pos += 4;
3141                         }
3142                         if (cfg->used_int_regs & (1 << X86_EBX)) {
3143                                 x86_mov_reg_membase (code, X86_EBX, X86_EBP, pos, 4);
3144                                 pos += 4;
3145                         }
3146
3147                         /* Copy arguments on the stack to our argument area */
3148                         for (i = 0; i < call->stack_usage - call->stack_align_amount; i += 4) {
3149                                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, i, 4);
3150                                 x86_mov_membase_reg (code, X86_EBP, 8 + i, X86_EAX, 4);
3151                         }
3152
3153                         /* restore ESP/EBP */
3154                         x86_leave (code);
3155                         offset = code - cfg->native_code;
3156                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_METHOD_JUMP, call->method);
3157                         x86_jump32 (code, 0);
3158
3159                         ins->flags |= MONO_INST_GC_CALLSITE;
3160                         cfg->disable_aot = TRUE;
3161                         break;
3162                 }
3163                 case OP_CHECK_THIS:
3164                         /* ensure ins->sreg1 is not NULL
3165                          * note that cmp DWORD PTR [eax], eax is one byte shorter than
3166                          * cmp DWORD PTR [eax], 0
3167                          */
3168                         x86_alu_membase_reg (code, X86_CMP, ins->sreg1, 0, ins->sreg1);
3169                         break;
3170                 case OP_ARGLIST: {
3171                         int hreg = ins->sreg1 == X86_EAX? X86_ECX: X86_EAX;
3172                         x86_push_reg (code, hreg);
3173                         x86_lea_membase (code, hreg, X86_EBP, cfg->sig_cookie);
3174                         x86_mov_membase_reg (code, ins->sreg1, 0, hreg, 4);
3175                         x86_pop_reg (code, hreg);
3176                         break;
3177                 }
3178                 case OP_FCALL:
3179                 case OP_LCALL:
3180                 case OP_VCALL:
3181                 case OP_VCALL2:
3182                 case OP_VOIDCALL:
3183                 case OP_CALL:
3184                 case OP_FCALL_REG:
3185                 case OP_LCALL_REG:
3186                 case OP_VCALL_REG:
3187                 case OP_VCALL2_REG:
3188                 case OP_VOIDCALL_REG:
3189                 case OP_CALL_REG:
3190                 case OP_FCALL_MEMBASE:
3191                 case OP_LCALL_MEMBASE:
3192                 case OP_VCALL_MEMBASE:
3193                 case OP_VCALL2_MEMBASE:
3194                 case OP_VOIDCALL_MEMBASE:
3195                 case OP_CALL_MEMBASE: {
3196                         CallInfo *cinfo;
3197
3198                         call = (MonoCallInst*)ins;
3199                         cinfo = (CallInfo*)call->call_info;
3200
3201                         switch (ins->opcode) {
3202                         case OP_FCALL:
3203                         case OP_LCALL:
3204                         case OP_VCALL:
3205                         case OP_VCALL2:
3206                         case OP_VOIDCALL:
3207                         case OP_CALL:
3208                                 if (ins->flags & MONO_INST_HAS_METHOD)
3209                                         code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
3210                                 else
3211                                         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
3212                                 break;
3213                         case OP_FCALL_REG:
3214                         case OP_LCALL_REG:
3215                         case OP_VCALL_REG:
3216                         case OP_VCALL2_REG:
3217                         case OP_VOIDCALL_REG:
3218                         case OP_CALL_REG:
3219                                 x86_call_reg (code, ins->sreg1);
3220                                 break;
3221                         case OP_FCALL_MEMBASE:
3222                         case OP_LCALL_MEMBASE:
3223                         case OP_VCALL_MEMBASE:
3224                         case OP_VCALL2_MEMBASE:
3225                         case OP_VOIDCALL_MEMBASE:
3226                         case OP_CALL_MEMBASE:
3227                                 x86_call_membase (code, ins->sreg1, ins->inst_offset);
3228                                 break;
3229                         default:
3230                                 g_assert_not_reached ();
3231                                 break;
3232                         }
3233                         ins->flags |= MONO_INST_GC_CALLSITE;
3234                         ins->backend.pc_offset = code - cfg->native_code;
3235                         if (cinfo->callee_stack_pop) {
3236                                 /* Have to compensate for the stack space popped by the callee */
3237                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, cinfo->callee_stack_pop);
3238                         }
3239                         code = emit_move_return_value (cfg, ins, code);
3240                         break;
3241                 }
3242                 case OP_X86_LEA:
3243                         x86_lea_memindex (code, ins->dreg, ins->sreg1, ins->inst_imm, ins->sreg2, ins->backend.shift_amount);
3244                         break;
3245                 case OP_X86_LEA_MEMBASE:
3246                         x86_lea_membase (code, ins->dreg, ins->sreg1, ins->inst_imm);
3247                         break;
3248                 case OP_X86_XCHG:
3249                         x86_xchg_reg_reg (code, ins->sreg1, ins->sreg2, 4);
3250                         break;
3251                 case OP_LOCALLOC:
3252                         /* keep alignment */
3253                         x86_alu_reg_imm (code, X86_ADD, ins->sreg1, MONO_ARCH_LOCALLOC_ALIGNMENT - 1);
3254                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ~(MONO_ARCH_LOCALLOC_ALIGNMENT - 1));
3255                         code = mono_emit_stack_alloc (cfg, code, ins);
3256                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3257                         if (cfg->param_area)
3258                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3259                         break;
3260                 case OP_LOCALLOC_IMM: {
3261                         guint32 size = ins->inst_imm;
3262                         size = (size + (MONO_ARCH_FRAME_ALIGNMENT - 1)) & ~ (MONO_ARCH_FRAME_ALIGNMENT - 1);
3263
3264                         if (ins->flags & MONO_INST_INIT) {
3265                                 /* FIXME: Optimize this */
3266                                 x86_mov_reg_imm (code, ins->dreg, size);
3267                                 ins->sreg1 = ins->dreg;
3268
3269                                 code = mono_emit_stack_alloc (cfg, code, ins);
3270                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3271                         } else {
3272                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, size);
3273                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3274                         }
3275                         if (cfg->param_area)
3276                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3277                         break;
3278                 }
3279                 case OP_THROW: {
3280                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3281                         x86_push_reg (code, ins->sreg1);
3282                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3283                                                           (gpointer)"mono_arch_throw_exception");
3284                         ins->flags |= MONO_INST_GC_CALLSITE;
3285                         ins->backend.pc_offset = code - cfg->native_code;
3286                         break;
3287                 }
3288                 case OP_RETHROW: {
3289                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3290                         x86_push_reg (code, ins->sreg1);
3291                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3292                                                           (gpointer)"mono_arch_rethrow_exception");
3293                         ins->flags |= MONO_INST_GC_CALLSITE;
3294                         ins->backend.pc_offset = code - cfg->native_code;
3295                         break;
3296                 }
3297                 case OP_CALL_HANDLER:
3298                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3299                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3300                         x86_call_imm (code, 0);
3301                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
3302                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3303                         break;
3304                 case OP_START_HANDLER: {
3305                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3306                         x86_mov_membase_reg (code, spvar->inst_basereg, spvar->inst_offset, X86_ESP, 4);
3307                         if (cfg->param_area)
3308                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3309                         break;
3310                 }
3311                 case OP_ENDFINALLY: {
3312                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3313                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3314                         x86_ret (code);
3315                         break;
3316                 }
3317                 case OP_ENDFILTER: {
3318                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3319                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3320                         /* The local allocator will put the result into EAX */
3321                         x86_ret (code);
3322                         break;
3323                 }
3324                 case OP_GET_EX_OBJ:
3325                         if (ins->dreg != X86_EAX)
3326                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, sizeof (gpointer));
3327                         break;
3328
3329                 case OP_LABEL:
3330                         ins->inst_c0 = code - cfg->native_code;
3331                         break;
3332                 case OP_BR:
3333                         if (ins->inst_target_bb->native_offset) {
3334                                 x86_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
3335                         } else {
3336                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3337                                 if ((cfg->opt & MONO_OPT_BRANCH) &&
3338                                     x86_is_imm8 (ins->inst_target_bb->max_offset - cpos))
3339                                         x86_jump8 (code, 0);
3340                                 else
3341                                         x86_jump32 (code, 0);
3342                         }
3343                         break;
3344                 case OP_BR_REG:
3345                         x86_jump_reg (code, ins->sreg1);
3346                         break;
3347                 case OP_ICNEQ:
3348                 case OP_ICGE:
3349                 case OP_ICLE:
3350                 case OP_ICGE_UN:
3351                 case OP_ICLE_UN:
3352
3353                 case OP_CEQ:
3354                 case OP_CLT:
3355                 case OP_CLT_UN:
3356                 case OP_CGT:
3357                 case OP_CGT_UN:
3358                 case OP_CNE:
3359                 case OP_ICEQ:
3360                 case OP_ICLT:
3361                 case OP_ICLT_UN:
3362                 case OP_ICGT:
3363                 case OP_ICGT_UN:
3364                         x86_set_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3365                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3366                         break;
3367                 case OP_COND_EXC_EQ:
3368                 case OP_COND_EXC_NE_UN:
3369                 case OP_COND_EXC_LT:
3370                 case OP_COND_EXC_LT_UN:
3371                 case OP_COND_EXC_GT:
3372                 case OP_COND_EXC_GT_UN:
3373                 case OP_COND_EXC_GE:
3374                 case OP_COND_EXC_GE_UN:
3375                 case OP_COND_EXC_LE:
3376                 case OP_COND_EXC_LE_UN:
3377                 case OP_COND_EXC_IEQ:
3378                 case OP_COND_EXC_INE_UN:
3379                 case OP_COND_EXC_ILT:
3380                 case OP_COND_EXC_ILT_UN:
3381                 case OP_COND_EXC_IGT:
3382                 case OP_COND_EXC_IGT_UN:
3383                 case OP_COND_EXC_IGE:
3384                 case OP_COND_EXC_IGE_UN:
3385                 case OP_COND_EXC_ILE:
3386                 case OP_COND_EXC_ILE_UN:
3387                         EMIT_COND_SYSTEM_EXCEPTION (cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->inst_p1);
3388                         break;
3389                 case OP_COND_EXC_OV:
3390                 case OP_COND_EXC_NO:
3391                 case OP_COND_EXC_C:
3392                 case OP_COND_EXC_NC:
3393                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_EQ], (ins->opcode < OP_COND_EXC_NE_UN), ins->inst_p1);
3394                         break;
3395                 case OP_COND_EXC_IOV:
3396                 case OP_COND_EXC_INO:
3397                 case OP_COND_EXC_IC:
3398                 case OP_COND_EXC_INC:
3399                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_IEQ], (ins->opcode < OP_COND_EXC_INE_UN), ins->inst_p1);
3400                         break;
3401                 case OP_IBEQ:
3402                 case OP_IBNE_UN:
3403                 case OP_IBLT:
3404                 case OP_IBLT_UN:
3405                 case OP_IBGT:
3406                 case OP_IBGT_UN:
3407                 case OP_IBGE:
3408                 case OP_IBGE_UN:
3409                 case OP_IBLE:
3410                 case OP_IBLE_UN:
3411                         EMIT_COND_BRANCH (ins, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3412                         break;
3413
3414                 case OP_CMOV_IEQ:
3415                 case OP_CMOV_IGE:
3416                 case OP_CMOV_IGT:
3417                 case OP_CMOV_ILE:
3418                 case OP_CMOV_ILT:
3419                 case OP_CMOV_INE_UN:
3420                 case OP_CMOV_IGE_UN:
3421                 case OP_CMOV_IGT_UN:
3422                 case OP_CMOV_ILE_UN:
3423                 case OP_CMOV_ILT_UN:
3424                         g_assert (ins->dreg == ins->sreg1);
3425                         x86_cmov_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, ins->sreg2);
3426                         break;
3427
3428                 /* floating point opcodes */
3429                 case OP_R8CONST: {
3430                         double d = *(double *)ins->inst_p0;
3431
3432                         if ((d == 0.0) && (mono_signbit (d) == 0)) {
3433                                 x86_fldz (code);
3434                         } else if (d == 1.0) {
3435                                 x86_fld1 (code);
3436                         } else {
3437                                 if (cfg->compile_aot) {
3438                                         guint32 *val = (guint32*)&d;
3439                                         x86_push_imm (code, val [1]);
3440                                         x86_push_imm (code, val [0]);
3441                                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3442                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3443                                 }
3444                                 else {
3445                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R8, ins->inst_p0);
3446                                         x86_fld (code, NULL, TRUE);
3447                                 }
3448                         }
3449                         break;
3450                 }
3451                 case OP_R4CONST: {
3452                         float f = *(float *)ins->inst_p0;
3453
3454                         if ((f == 0.0) && (mono_signbit (f) == 0)) {
3455                                 x86_fldz (code);
3456                         } else if (f == 1.0) {
3457                                 x86_fld1 (code);
3458                         } else {
3459                                 if (cfg->compile_aot) {
3460                                         guint32 val = *(guint32*)&f;
3461                                         x86_push_imm (code, val);
3462                                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3463                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3464                                 }
3465                                 else {
3466                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R4, ins->inst_p0);
3467                                         x86_fld (code, NULL, FALSE);
3468                                 }
3469                         }
3470                         break;
3471                 }
3472                 case OP_STORER8_MEMBASE_REG:
3473                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, TRUE, TRUE);
3474                         break;
3475                 case OP_LOADR8_MEMBASE:
3476                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3477                         break;
3478                 case OP_STORER4_MEMBASE_REG:
3479                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, FALSE, TRUE);
3480                         break;
3481                 case OP_LOADR4_MEMBASE:
3482                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3483                         break;
3484                 case OP_ICONV_TO_R4:
3485                         x86_push_reg (code, ins->sreg1);
3486                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3487                         /* Change precision */
3488                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3489                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3490                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3491                         break;
3492                 case OP_ICONV_TO_R8:
3493                         x86_push_reg (code, ins->sreg1);
3494                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3495                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3496                         break;
3497                 case OP_ICONV_TO_R_UN:
3498                         x86_push_imm (code, 0);
3499                         x86_push_reg (code, ins->sreg1);
3500                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3501                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3502                         break;
3503                 case OP_X86_FP_LOAD_I8:
3504                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3505                         break;
3506                 case OP_X86_FP_LOAD_I4:
3507                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3508                         break;
3509                 case OP_FCONV_TO_R4:
3510                         /* Change precision */
3511                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3512                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3513                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3514                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3515                         break;
3516                 case OP_FCONV_TO_I1:
3517                         code = emit_float_to_int (cfg, code, ins->dreg, 1, TRUE);
3518                         break;
3519                 case OP_FCONV_TO_U1:
3520                         code = emit_float_to_int (cfg, code, ins->dreg, 1, FALSE);
3521                         break;
3522                 case OP_FCONV_TO_I2:
3523                         code = emit_float_to_int (cfg, code, ins->dreg, 2, TRUE);
3524                         break;
3525                 case OP_FCONV_TO_U2:
3526                         code = emit_float_to_int (cfg, code, ins->dreg, 2, FALSE);
3527                         break;
3528                 case OP_FCONV_TO_I4:
3529                 case OP_FCONV_TO_I:
3530                         code = emit_float_to_int (cfg, code, ins->dreg, 4, TRUE);
3531                         break;
3532                 case OP_FCONV_TO_I8:
3533                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3534                         x86_fnstcw_membase(code, X86_ESP, 0);
3535                         x86_mov_reg_membase (code, ins->dreg, X86_ESP, 0, 2);
3536                         x86_alu_reg_imm (code, X86_OR, ins->dreg, 0xc00);
3537                         x86_mov_membase_reg (code, X86_ESP, 2, ins->dreg, 2);
3538                         x86_fldcw_membase (code, X86_ESP, 2);
3539                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
3540                         x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
3541                         x86_pop_reg (code, ins->dreg);
3542                         x86_pop_reg (code, ins->backend.reg3);
3543                         x86_fldcw_membase (code, X86_ESP, 0);
3544                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3545                         break;
3546                 case OP_LCONV_TO_R8_2:
3547                         x86_push_reg (code, ins->sreg2);
3548                         x86_push_reg (code, ins->sreg1);
3549                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3550                         /* Change precision */
3551                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3552                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3553                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3554                         break;
3555                 case OP_LCONV_TO_R4_2:
3556                         x86_push_reg (code, ins->sreg2);
3557                         x86_push_reg (code, ins->sreg1);
3558                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3559                         /* Change precision */
3560                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3561                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3562                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3563                         break;
3564                 case OP_LCONV_TO_R_UN_2: {
3565                         static guint8 mn[] = { 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 0x40 };
3566                         guint8 *br;
3567
3568                         /* load 64bit integer to FP stack */
3569                         x86_push_reg (code, ins->sreg2);
3570                         x86_push_reg (code, ins->sreg1);
3571                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3572
3573                         /* test if lreg is negative */
3574                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3575                         br = code; x86_branch8 (code, X86_CC_GEZ, 0, TRUE);
3576
3577                         /* add correction constant mn */
3578                         if (cfg->compile_aot) {
3579                                 x86_push_imm (code, (((guint32)mn [9]) << 24) | ((guint32)mn [8] << 16) | ((guint32)mn [7] << 8) | ((guint32)mn [6]));
3580                                 x86_push_imm (code, (((guint32)mn [5]) << 24) | ((guint32)mn [4] << 16) | ((guint32)mn [3] << 8) | ((guint32)mn [2]));
3581                                 x86_push_imm (code, (((guint32)mn [1]) << 24) | ((guint32)mn [0] << 16));
3582                                 x86_fld80_membase (code, X86_ESP, 2);
3583                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 12);
3584                         } else {
3585                                 x86_fld80_mem (code, mn);
3586                         }
3587                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3588
3589                         x86_patch (br, code);
3590
3591                         /* Change precision */
3592                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3593                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3594
3595                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3596
3597                         break;
3598                 }
3599                 case OP_LCONV_TO_OVF_I:
3600                 case OP_LCONV_TO_OVF_I4_2: {
3601                         guint8 *br [3], *label [1];
3602                         MonoInst *tins;
3603
3604                         /*
3605                          * Valid ints: 0xffffffff:8000000 to 00000000:0x7f000000
3606                          */
3607                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
3608
3609                         /* If the low word top bit is set, see if we are negative */
3610                         br [0] = code; x86_branch8 (code, X86_CC_LT, 0, TRUE);
3611                         /* We are not negative (no top bit set, check for our top word to be zero */
3612                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3613                         br [1] = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
3614                         label [0] = code;
3615
3616                         /* throw exception */
3617                         tins = mono_branch_optimize_exception_target (cfg, bb, "OverflowException");
3618                         if (tins) {
3619                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, tins->inst_true_bb);
3620                                 if ((cfg->opt & MONO_OPT_BRANCH) && x86_is_imm8 (tins->inst_true_bb->max_offset - cpos))
3621                                         x86_jump8 (code, 0);
3622                                 else
3623                                         x86_jump32 (code, 0);
3624                         } else {
3625                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, "OverflowException");
3626                                 x86_jump32 (code, 0);
3627                         }
3628
3629
3630                         x86_patch (br [0], code);
3631                         /* our top bit is set, check that top word is 0xfffffff */
3632                         x86_alu_reg_imm (code, X86_CMP, ins->sreg2, 0xffffffff);
3633
3634                         x86_patch (br [1], code);
3635                         /* nope, emit exception */
3636                         br [2] = code; x86_branch8 (code, X86_CC_NE, 0, TRUE);
3637                         x86_patch (br [2], label [0]);
3638
3639                         if (ins->dreg != ins->sreg1)
3640                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3641                         break;
3642                 }
3643                 case OP_FMOVE:
3644                         /* Not needed on the fp stack */
3645                         break;
3646                 case OP_MOVE_F_TO_I4:
3647                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
3648                         x86_mov_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, 4);
3649                         break;
3650                 case OP_MOVE_I4_TO_F:
3651                         x86_mov_membase_reg (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1, 4);
3652                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE);
3653                         break;
3654                 case OP_FADD:
3655                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3656                         break;
3657                 case OP_FSUB:
3658                         x86_fp_op_reg (code, X86_FSUB, 1, TRUE);
3659                         break;
3660                 case OP_FMUL:
3661                         x86_fp_op_reg (code, X86_FMUL, 1, TRUE);
3662                         break;
3663                 case OP_FDIV:
3664                         x86_fp_op_reg (code, X86_FDIV, 1, TRUE);
3665                         break;
3666                 case OP_FNEG:
3667                         x86_fchs (code);
3668                         break;
3669                 case OP_SIN:
3670                         x86_fsin (code);
3671                         x86_fldz (code);
3672                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3673                         break;
3674                 case OP_COS:
3675                         x86_fcos (code);
3676                         x86_fldz (code);
3677                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3678                         break;
3679                 case OP_ABS:
3680                         x86_fabs (code);
3681                         break;
3682                 case OP_TAN: {
3683                         /*
3684                          * it really doesn't make sense to inline all this code,
3685                          * it's here just to show that things may not be as simple
3686                          * as they appear.
3687                          */
3688                         guchar *check_pos, *end_tan, *pop_jump;
3689                         x86_push_reg (code, X86_EAX);
3690                         x86_fptan (code);
3691                         x86_fnstsw (code);
3692                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3693                         check_pos = code;
3694                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3695                         x86_fstp (code, 0); /* pop the 1.0 */
3696                         end_tan = code;
3697                         x86_jump8 (code, 0);
3698                         x86_fldpi (code);
3699                         x86_fp_op (code, X86_FADD, 0);
3700                         x86_fxch (code, 1);
3701                         x86_fprem1 (code);
3702                         x86_fstsw (code);
3703                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3704                         pop_jump = code;
3705                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3706                         x86_fstp (code, 1);
3707                         x86_fptan (code);
3708                         x86_patch (pop_jump, code);
3709                         x86_fstp (code, 0); /* pop the 1.0 */
3710                         x86_patch (check_pos, code);
3711                         x86_patch (end_tan, code);
3712                         x86_fldz (code);
3713                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3714                         x86_pop_reg (code, X86_EAX);
3715                         break;
3716                 }
3717                 case OP_ATAN:
3718                         x86_fld1 (code);
3719                         x86_fpatan (code);
3720                         x86_fldz (code);
3721                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3722                         break;
3723                 case OP_SQRT:
3724                         x86_fsqrt (code);
3725                         break;
3726                 case OP_ROUND:
3727                         x86_frndint (code);
3728                         break;
3729                 case OP_IMIN:
3730                         g_assert (cfg->opt & MONO_OPT_CMOV);
3731                         g_assert (ins->dreg == ins->sreg1);
3732                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3733                         x86_cmov_reg (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2);
3734                         break;
3735                 case OP_IMIN_UN:
3736                         g_assert (cfg->opt & MONO_OPT_CMOV);
3737                         g_assert (ins->dreg == ins->sreg1);
3738                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3739                         x86_cmov_reg (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2);
3740                         break;
3741                 case OP_IMAX:
3742                         g_assert (cfg->opt & MONO_OPT_CMOV);
3743                         g_assert (ins->dreg == ins->sreg1);
3744                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3745                         x86_cmov_reg (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2);
3746                         break;
3747                 case OP_IMAX_UN:
3748                         g_assert (cfg->opt & MONO_OPT_CMOV);
3749                         g_assert (ins->dreg == ins->sreg1);
3750                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3751                         x86_cmov_reg (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2);
3752                         break;
3753                 case OP_X86_FPOP:
3754                         x86_fstp (code, 0);
3755                         break;
3756                 case OP_X86_FXCH:
3757                         x86_fxch (code, ins->inst_imm);
3758                         break;
3759                 case OP_FREM: {
3760                         guint8 *l1, *l2;
3761
3762                         x86_push_reg (code, X86_EAX);
3763                         /* we need to exchange ST(0) with ST(1) */
3764                         x86_fxch (code, 1);
3765
3766                         /* this requires a loop, because fprem somtimes
3767                          * returns a partial remainder */
3768                         l1 = code;
3769                         /* looks like MS is using fprem instead of the IEEE compatible fprem1 */
3770                         /* x86_fprem1 (code); */
3771                         x86_fprem (code);
3772                         x86_fnstsw (code);
3773                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_C2);
3774                         l2 = code;
3775                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3776                         x86_patch (l2, l1);
3777
3778                         /* pop result */
3779                         x86_fstp (code, 1);
3780
3781                         x86_pop_reg (code, X86_EAX);
3782                         break;
3783                 }
3784                 case OP_FCOMPARE:
3785                         if (cfg->opt & MONO_OPT_FCMOV) {
3786                                 x86_fcomip (code, 1);
3787                                 x86_fstp (code, 0);
3788                                 break;
3789                         }
3790                         /* this overwrites EAX */
3791                         EMIT_FPCOMPARE(code);
3792                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3793                         break;
3794                 case OP_FCEQ:
3795                 case OP_FCNEQ:
3796                         if (cfg->opt & MONO_OPT_FCMOV) {
3797                                 /* zeroing the register at the start results in
3798                                  * shorter and faster code (we can also remove the widening op)
3799                                  */
3800                                 guchar *unordered_check;
3801                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3802                                 x86_fcomip (code, 1);
3803                                 x86_fstp (code, 0);
3804                                 unordered_check = code;
3805                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3806                                 if (ins->opcode == OP_FCEQ) {
3807                                         x86_set_reg (code, X86_CC_EQ, ins->dreg, FALSE);
3808                                         x86_patch (unordered_check, code);
3809                                 } else {
3810                                         guchar *jump_to_end;
3811                                         x86_set_reg (code, X86_CC_NE, ins->dreg, FALSE);
3812                                         jump_to_end = code;
3813                                         x86_jump8 (code, 0);
3814                                         x86_patch (unordered_check, code);
3815                                         x86_inc_reg (code, ins->dreg);
3816                                         x86_patch (jump_to_end, code);
3817                                 }
3818
3819                                 break;
3820                         }
3821                         if (ins->dreg != X86_EAX)
3822                                 x86_push_reg (code, X86_EAX);
3823
3824                         EMIT_FPCOMPARE(code);
3825                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3826                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
3827                         x86_set_reg (code, ins->opcode == OP_FCEQ ? X86_CC_EQ : X86_CC_NE, ins->dreg, TRUE);
3828                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3829
3830                         if (ins->dreg != X86_EAX)
3831                                 x86_pop_reg (code, X86_EAX);
3832                         break;
3833                 case OP_FCLT:
3834                 case OP_FCLT_UN:
3835                         if (cfg->opt & MONO_OPT_FCMOV) {
3836                                 /* zeroing the register at the start results in
3837                                  * shorter and faster code (we can also remove the widening op)
3838                                  */
3839                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3840                                 x86_fcomip (code, 1);
3841                                 x86_fstp (code, 0);
3842                                 if (ins->opcode == OP_FCLT_UN) {
3843                                         guchar *unordered_check = code;
3844                                         guchar *jump_to_end;
3845                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3846                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
3847                                         jump_to_end = code;
3848                                         x86_jump8 (code, 0);
3849                                         x86_patch (unordered_check, code);
3850                                         x86_inc_reg (code, ins->dreg);
3851                                         x86_patch (jump_to_end, code);
3852                                 } else {
3853                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
3854                                 }
3855                                 break;
3856                         }
3857                         if (ins->dreg != X86_EAX)
3858                                 x86_push_reg (code, X86_EAX);
3859
3860                         EMIT_FPCOMPARE(code);
3861                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3862                         if (ins->opcode == OP_FCLT_UN) {
3863                                 guchar *is_not_zero_check, *end_jump;
3864                                 is_not_zero_check = code;
3865                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3866                                 end_jump = code;
3867                                 x86_jump8 (code, 0);
3868                                 x86_patch (is_not_zero_check, code);
3869                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3870
3871                                 x86_patch (end_jump, code);
3872                         }
3873                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
3874                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3875
3876                         if (ins->dreg != X86_EAX)
3877                                 x86_pop_reg (code, X86_EAX);
3878                         break;
3879                 case OP_FCLE: {
3880                         guchar *unordered_check;
3881                         guchar *jump_to_end;
3882                         if (cfg->opt & MONO_OPT_FCMOV) {
3883                                 /* zeroing the register at the start results in
3884                                  * shorter and faster code (we can also remove the widening op)
3885                                  */
3886                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3887                                 x86_fcomip (code, 1);
3888                                 x86_fstp (code, 0);
3889                                 unordered_check = code;
3890                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3891                                 x86_set_reg (code, X86_CC_NB, ins->dreg, FALSE);
3892                                 x86_patch (unordered_check, code);
3893                                 break;
3894                         }
3895                         if (ins->dreg != X86_EAX)
3896                                 x86_push_reg (code, X86_EAX);
3897
3898                         EMIT_FPCOMPARE(code);
3899                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3900                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
3901                         unordered_check = code;
3902                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3903
3904                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3905                         x86_set_reg (code, X86_CC_NE, ins->dreg, TRUE);
3906                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3907                         jump_to_end = code;
3908                         x86_jump8 (code, 0);
3909                         x86_patch (unordered_check, code);
3910                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3911                         x86_patch (jump_to_end, code);
3912
3913                         if (ins->dreg != X86_EAX)
3914                                 x86_pop_reg (code, X86_EAX);
3915                         break;
3916                 }
3917                 case OP_FCGT:
3918                 case OP_FCGT_UN:
3919                         if (cfg->opt & MONO_OPT_FCMOV) {
3920                                 /* zeroing the register at the start results in
3921                                  * shorter and faster code (we can also remove the widening op)
3922                                  */
3923                                 guchar *unordered_check;
3924                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3925                                 x86_fcomip (code, 1);
3926                                 x86_fstp (code, 0);
3927                                 if (ins->opcode == OP_FCGT) {
3928                                         unordered_check = code;
3929                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3930                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
3931                                         x86_patch (unordered_check, code);
3932                                 } else {
3933                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
3934                                 }
3935                                 break;
3936                         }
3937                         if (ins->dreg != X86_EAX)
3938                                 x86_push_reg (code, X86_EAX);
3939
3940                         EMIT_FPCOMPARE(code);
3941                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3942                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3943                         if (ins->opcode == OP_FCGT_UN) {
3944                                 guchar *is_not_zero_check, *end_jump;
3945                                 is_not_zero_check = code;
3946                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3947                                 end_jump = code;
3948                                 x86_jump8 (code, 0);
3949                                 x86_patch (is_not_zero_check, code);
3950                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3951
3952                                 x86_patch (end_jump, code);
3953                         }
3954                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
3955                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3956
3957                         if (ins->dreg != X86_EAX)
3958                                 x86_pop_reg (code, X86_EAX);
3959                         break;
3960                 case OP_FCGE: {
3961                         guchar *unordered_check;
3962                         guchar *jump_to_end;
3963                         if (cfg->opt & MONO_OPT_FCMOV) {
3964                                 /* zeroing the register at the start results in
3965                                  * shorter and faster code (we can also remove the widening op)
3966                                  */
3967                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3968                                 x86_fcomip (code, 1);
3969                                 x86_fstp (code, 0);
3970                                 unordered_check = code;
3971                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3972                                 x86_set_reg (code, X86_CC_NA, ins->dreg, FALSE);
3973                                 x86_patch (unordered_check, code);
3974                                 break;
3975                         }
3976                         if (ins->dreg != X86_EAX)
3977                                 x86_push_reg (code, X86_EAX);
3978
3979                         EMIT_FPCOMPARE(code);
3980                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3981                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
3982                         unordered_check = code;
3983                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3984
3985                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3986                         x86_set_reg (code, X86_CC_GE, ins->dreg, TRUE);
3987                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3988                         jump_to_end = code;
3989                         x86_jump8 (code, 0);
3990                         x86_patch (unordered_check, code);
3991                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3992                         x86_patch (jump_to_end, code);
3993
3994                         if (ins->dreg != X86_EAX)
3995                                 x86_pop_reg (code, X86_EAX);
3996                         break;
3997                 }
3998                 case OP_FBEQ:
3999                         if (cfg->opt & MONO_OPT_FCMOV) {
4000                                 guchar *jump = code;
4001                                 x86_branch8 (code, X86_CC_P, 0, TRUE);
4002                                 EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4003                                 x86_patch (jump, code);
4004                                 break;
4005                         }
4006                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
4007                         EMIT_COND_BRANCH (ins, X86_CC_EQ, TRUE);
4008                         break;
4009                 case OP_FBNE_UN:
4010                         /* Branch if C013 != 100 */
4011                         if (cfg->opt & MONO_OPT_FCMOV) {
4012                                 /* branch if !ZF or (PF|CF) */
4013                                 EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4014                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4015                                 EMIT_COND_BRANCH (ins, X86_CC_B, FALSE);
4016                                 break;
4017                         }
4018                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
4019                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4020                         break;
4021                 case OP_FBLT:
4022                         if (cfg->opt & MONO_OPT_FCMOV) {
4023                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
4024                                 break;
4025                         }
4026                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4027                         break;
4028                 case OP_FBLT_UN:
4029                         if (cfg->opt & MONO_OPT_FCMOV) {
4030                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4031                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
4032                                 break;
4033                         }
4034                         if (ins->opcode == OP_FBLT_UN) {
4035                                 guchar *is_not_zero_check, *end_jump;
4036                                 is_not_zero_check = code;
4037                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4038                                 end_jump = code;
4039                                 x86_jump8 (code, 0);
4040                                 x86_patch (is_not_zero_check, code);
4041                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4042
4043                                 x86_patch (end_jump, code);
4044                         }
4045                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4046                         break;
4047                 case OP_FBGT:
4048                 case OP_FBGT_UN:
4049                         if (cfg->opt & MONO_OPT_FCMOV) {
4050                                 if (ins->opcode == OP_FBGT) {
4051                                         guchar *br1;
4052
4053                                         /* skip branch if C1=1 */
4054                                         br1 = code;
4055                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
4056                                         /* branch if (C0 | C3) = 1 */
4057                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
4058                                         x86_patch (br1, code);
4059                                 } else {
4060                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
4061                                 }
4062                                 break;
4063                         }
4064                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4065                         if (ins->opcode == OP_FBGT_UN) {
4066                                 guchar *is_not_zero_check, *end_jump;
4067                                 is_not_zero_check = code;
4068                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4069                                 end_jump = code;
4070                                 x86_jump8 (code, 0);
4071                                 x86_patch (is_not_zero_check, code);
4072                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4073
4074                                 x86_patch (end_jump, code);
4075                         }
4076                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4077                         break;
4078                 case OP_FBGE:
4079                         /* Branch if C013 == 100 or 001 */
4080                         if (cfg->opt & MONO_OPT_FCMOV) {
4081                                 guchar *br1;
4082
4083                                 /* skip branch if C1=1 */
4084                                 br1 = code;
4085                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4086                                 /* branch if (C0 | C3) = 1 */
4087                                 EMIT_COND_BRANCH (ins, X86_CC_BE, FALSE);
4088                                 x86_patch (br1, code);
4089                                 break;
4090                         }
4091                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4092                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4093                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
4094                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4095                         break;
4096                 case OP_FBGE_UN:
4097                         /* Branch if C013 == 000 */
4098                         if (cfg->opt & MONO_OPT_FCMOV) {
4099                                 EMIT_COND_BRANCH (ins, X86_CC_LE, FALSE);
4100                                 break;
4101                         }
4102                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4103                         break;
4104                 case OP_FBLE:
4105                         /* Branch if C013=000 or 100 */
4106                         if (cfg->opt & MONO_OPT_FCMOV) {
4107                                 guchar *br1;
4108
4109                                 /* skip branch if C1=1 */
4110                                 br1 = code;
4111                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4112                                 /* branch if C0=0 */
4113                                 EMIT_COND_BRANCH (ins, X86_CC_NB, FALSE);
4114                                 x86_patch (br1, code);
4115                                 break;
4116                         }
4117                         x86_alu_reg_imm (code, X86_AND, X86_EAX, (X86_FP_C0|X86_FP_C1));
4118                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0);
4119                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4120                         break;
4121                 case OP_FBLE_UN:
4122                         /* Branch if C013 != 001 */
4123                         if (cfg->opt & MONO_OPT_FCMOV) {
4124                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4125                                 EMIT_COND_BRANCH (ins, X86_CC_GE, FALSE);
4126                                 break;
4127                         }
4128                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4129                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4130                         break;
4131                 case OP_CKFINITE: {
4132                         guchar *br1;
4133                         x86_push_reg (code, X86_EAX);
4134                         x86_fxam (code);
4135                         x86_fnstsw (code);
4136                         x86_alu_reg_imm (code, X86_AND, X86_EAX, 0x4100);
4137                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4138                         x86_pop_reg (code, X86_EAX);
4139
4140                         /* Have to clean up the fp stack before throwing the exception */
4141                         br1 = code;
4142                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
4143
4144                         x86_fstp (code, 0);
4145                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, FALSE, "OverflowException");
4146
4147                         x86_patch (br1, code);
4148                         break;
4149                 }
4150                 case OP_TLS_GET: {
4151                         code = mono_x86_emit_tls_get (code, ins->dreg, ins->inst_offset);
4152                         break;
4153                 }
4154                 case OP_TLS_GET_REG: {
4155                         code = emit_tls_get_reg (code, ins->dreg, ins->sreg1);
4156                         break;
4157                 }
4158                 case OP_TLS_SET: {
4159                         code = mono_x86_emit_tls_set (code, ins->sreg1, ins->inst_offset);
4160                         break;
4161                 }
4162                 case OP_TLS_SET_REG: {
4163                         code = emit_tls_set_reg (code, ins->sreg1, ins->sreg2);
4164                         break;
4165                 }
4166                 case OP_MEMORY_BARRIER: {
4167                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ) {
4168                                 x86_prefix (code, X86_LOCK_PREFIX);
4169                                 x86_alu_membase_imm (code, X86_ADD, X86_ESP, 0, 0);
4170                         }
4171                         break;
4172                 }
4173                 case OP_ATOMIC_ADD_I4: {
4174                         int dreg = ins->dreg;
4175
4176                         g_assert (cfg->has_atomic_add_i4);
4177
4178                         /* hack: limit in regalloc, dreg != sreg1 && dreg != sreg2 */
4179                         if (ins->sreg2 == dreg) {
4180                                 if (dreg == X86_EBX) {
4181                                         dreg = X86_EDI;
4182                                         if (ins->inst_basereg == X86_EDI)
4183                                                 dreg = X86_ESI;
4184                                 } else {
4185                                         dreg = X86_EBX;
4186                                         if (ins->inst_basereg == X86_EBX)
4187                                                 dreg = X86_EDI;
4188                                 }
4189                         } else if (ins->inst_basereg == dreg) {
4190                                 if (dreg == X86_EBX) {
4191                                         dreg = X86_EDI;
4192                                         if (ins->sreg2 == X86_EDI)
4193                                                 dreg = X86_ESI;
4194                                 } else {
4195                                         dreg = X86_EBX;
4196                                         if (ins->sreg2 == X86_EBX)
4197                                                 dreg = X86_EDI;
4198                                 }
4199                         }
4200
4201                         if (dreg != ins->dreg) {
4202                                 x86_push_reg (code, dreg);
4203                         }
4204
4205                         x86_mov_reg_reg (code, dreg, ins->sreg2, 4);
4206                         x86_prefix (code, X86_LOCK_PREFIX);
4207                         x86_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, 4);
4208                         /* dreg contains the old value, add with sreg2 value */
4209                         x86_alu_reg_reg (code, X86_ADD, dreg, ins->sreg2);
4210
4211                         if (ins->dreg != dreg) {
4212                                 x86_mov_reg_reg (code, ins->dreg, dreg, 4);
4213                                 x86_pop_reg (code, dreg);
4214                         }
4215
4216                         break;
4217                 }
4218                 case OP_ATOMIC_EXCHANGE_I4: {
4219                         guchar *br[2];
4220                         int sreg2 = ins->sreg2;
4221                         int breg = ins->inst_basereg;
4222
4223                         g_assert (cfg->has_atomic_exchange_i4);
4224
4225                         /* cmpxchg uses eax as comperand, need to make sure we can use it
4226                          * hack to overcome limits in x86 reg allocator
4227                          * (req: dreg == eax and sreg2 != eax and breg != eax)
4228                          */
4229                         g_assert (ins->dreg == X86_EAX);
4230
4231                         /* We need the EAX reg for the cmpxchg */
4232                         if (ins->sreg2 == X86_EAX) {
4233                                 sreg2 = (breg == X86_EDX) ? X86_EBX : X86_EDX;
4234                                 x86_push_reg (code, sreg2);
4235                                 x86_mov_reg_reg (code, sreg2, X86_EAX, 4);
4236                         }
4237
4238                         if (breg == X86_EAX) {
4239                                 breg = (sreg2 == X86_ESI) ? X86_EDI : X86_ESI;
4240                                 x86_push_reg (code, breg);
4241                                 x86_mov_reg_reg (code, breg, X86_EAX, 4);
4242                         }
4243
4244                         x86_mov_reg_membase (code, X86_EAX, breg, ins->inst_offset, 4);
4245
4246                         br [0] = code; x86_prefix (code, X86_LOCK_PREFIX);
4247                         x86_cmpxchg_membase_reg (code, breg, ins->inst_offset, sreg2);
4248                         br [1] = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4249                         x86_patch (br [1], br [0]);
4250
4251                         if (breg != ins->inst_basereg)
4252                                 x86_pop_reg (code, breg);
4253
4254                         if (ins->sreg2 != sreg2)
4255                                 x86_pop_reg (code, sreg2);
4256
4257                         break;
4258                 }
4259                 case OP_ATOMIC_CAS_I4: {
4260                         g_assert (ins->dreg == X86_EAX);
4261                         g_assert (ins->sreg3 == X86_EAX);
4262                         g_assert (ins->sreg1 != X86_EAX);
4263                         g_assert (ins->sreg1 != ins->sreg2);
4264
4265                         x86_prefix (code, X86_LOCK_PREFIX);
4266                         x86_cmpxchg_membase_reg (code, ins->sreg1, ins->inst_offset, ins->sreg2);
4267                         break;
4268                 }
4269                 case OP_ATOMIC_LOAD_I1: {
4270                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
4271                         break;
4272                 }
4273                 case OP_ATOMIC_LOAD_U1: {
4274                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
4275                         break;
4276                 }
4277                 case OP_ATOMIC_LOAD_I2: {
4278                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
4279                         break;
4280                 }
4281                 case OP_ATOMIC_LOAD_U2: {
4282                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
4283                         break;
4284                 }
4285                 case OP_ATOMIC_LOAD_I4:
4286                 case OP_ATOMIC_LOAD_U4: {
4287                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
4288                         break;
4289                 }
4290                 case OP_ATOMIC_LOAD_R4:
4291                 case OP_ATOMIC_LOAD_R8: {
4292                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, ins->opcode == OP_ATOMIC_LOAD_R8);
4293                         break;
4294                 }
4295                 case OP_ATOMIC_STORE_I1:
4296                 case OP_ATOMIC_STORE_U1:
4297                 case OP_ATOMIC_STORE_I2:
4298                 case OP_ATOMIC_STORE_U2:
4299                 case OP_ATOMIC_STORE_I4:
4300                 case OP_ATOMIC_STORE_U4: {
4301                         int size;
4302
4303                         switch (ins->opcode) {
4304                         case OP_ATOMIC_STORE_I1:
4305                         case OP_ATOMIC_STORE_U1:
4306                                 size = 1;
4307                                 break;
4308                         case OP_ATOMIC_STORE_I2:
4309                         case OP_ATOMIC_STORE_U2:
4310                                 size = 2;
4311                                 break;
4312                         case OP_ATOMIC_STORE_I4:
4313                         case OP_ATOMIC_STORE_U4:
4314                                 size = 4;
4315                                 break;
4316                         }
4317
4318                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, size);
4319
4320                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4321                                 x86_mfence (code);
4322                         break;
4323                 }
4324                 case OP_ATOMIC_STORE_R4:
4325                 case OP_ATOMIC_STORE_R8: {
4326                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, ins->opcode == OP_ATOMIC_STORE_R8, TRUE);
4327
4328                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4329                                 x86_mfence (code);
4330                         break;
4331                 }
4332                 case OP_CARD_TABLE_WBARRIER: {
4333                         int ptr = ins->sreg1;
4334                         int value = ins->sreg2;
4335                         guchar *br = NULL;
4336                         int nursery_shift, card_table_shift;
4337                         gpointer card_table_mask;
4338                         size_t nursery_size;
4339                         gulong card_table = (gulong)mono_gc_get_card_table (&card_table_shift, &card_table_mask);
4340                         gulong nursery_start = (gulong)mono_gc_get_nursery (&nursery_shift, &nursery_size);
4341                         gboolean card_table_nursery_check = mono_gc_card_table_nursery_check ();
4342
4343                         /*
4344                          * We need one register we can clobber, we choose EDX and make sreg1
4345                          * fixed EAX to work around limitations in the local register allocator.
4346                          * sreg2 might get allocated to EDX, but that is not a problem since
4347                          * we use it before clobbering EDX.
4348                          */
4349                         g_assert (ins->sreg1 == X86_EAX);
4350
4351                         /*
4352                          * This is the code we produce:
4353                          *
4354                          *   edx = value
4355                          *   edx >>= nursery_shift
4356                          *   cmp edx, (nursery_start >> nursery_shift)
4357                          *   jne done
4358                          *   edx = ptr
4359                          *   edx >>= card_table_shift
4360                          *   card_table[edx] = 1
4361                          * done:
4362                          */
4363
4364                         if (card_table_nursery_check) {
4365                                 if (value != X86_EDX)
4366                                         x86_mov_reg_reg (code, X86_EDX, value, 4);
4367                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, nursery_shift);
4368                                 x86_alu_reg_imm (code, X86_CMP, X86_EDX, nursery_start >> nursery_shift);
4369                                 br = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4370                         }
4371                         x86_mov_reg_reg (code, X86_EDX, ptr, 4);
4372                         x86_shift_reg_imm (code, X86_SHR, X86_EDX, card_table_shift);
4373                         if (card_table_mask)
4374                                 x86_alu_reg_imm (code, X86_AND, X86_EDX, (int)card_table_mask);
4375                         x86_mov_membase_imm (code, X86_EDX, card_table, 1, 1);
4376                         if (card_table_nursery_check)
4377                                 x86_patch (br, code);
4378                         break;
4379                 }
4380 #ifdef MONO_ARCH_SIMD_INTRINSICS
4381                 case OP_ADDPS:
4382                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4383                         break;
4384                 case OP_DIVPS:
4385                         x86_sse_alu_ps_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4386                         break;
4387                 case OP_MULPS:
4388                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4389                         break;
4390                 case OP_SUBPS:
4391                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4392                         break;
4393                 case OP_MAXPS:
4394                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4395                         break;
4396                 case OP_MINPS:
4397                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4398                         break;
4399                 case OP_COMPPS:
4400                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4401                         x86_sse_alu_ps_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4402                         break;
4403                 case OP_ANDPS:
4404                         x86_sse_alu_ps_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4405                         break;
4406                 case OP_ANDNPS:
4407                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4408                         break;
4409                 case OP_ORPS:
4410                         x86_sse_alu_ps_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4411                         break;
4412                 case OP_XORPS:
4413                         x86_sse_alu_ps_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4414                         break;
4415                 case OP_SQRTPS:
4416                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4417                         break;
4418                 case OP_RSQRTPS:
4419                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RSQRT, ins->dreg, ins->sreg1);
4420                         break;
4421                 case OP_RCPPS:
4422                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RCP, ins->dreg, ins->sreg1);
4423                         break;
4424                 case OP_ADDSUBPS:
4425                         x86_sse_alu_sd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4426                         break;
4427                 case OP_HADDPS:
4428                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4429                         break;
4430                 case OP_HSUBPS:
4431                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4432                         break;
4433                 case OP_DUPPS_HIGH:
4434                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSHDUP, ins->dreg, ins->sreg1);
4435                         break;
4436                 case OP_DUPPS_LOW:
4437                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSLDUP, ins->dreg, ins->sreg1);
4438                         break;
4439
4440                 case OP_PSHUFLEW_HIGH:
4441                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4442                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 1);
4443                         break;
4444                 case OP_PSHUFLEW_LOW:
4445                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4446                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 0);
4447                         break;
4448                 case OP_PSHUFLED:
4449                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4450                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->sreg1, ins->inst_c0);
4451                         break;
4452                 case OP_SHUFPS:
4453                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4454                         x86_sse_alu_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4455                         break;
4456                 case OP_SHUFPD:
4457                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0x3);
4458                         x86_sse_alu_pd_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4459                         break;
4460
4461                 case OP_ADDPD:
4462                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4463                         break;
4464                 case OP_DIVPD:
4465                         x86_sse_alu_pd_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4466                         break;
4467                 case OP_MULPD:
4468                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4469                         break;
4470                 case OP_SUBPD:
4471                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4472                         break;
4473                 case OP_MAXPD:
4474                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4475                         break;
4476                 case OP_MINPD:
4477                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4478                         break;
4479                 case OP_COMPPD:
4480                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4481                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4482                         break;
4483                 case OP_ANDPD:
4484                         x86_sse_alu_pd_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4485                         break;
4486                 case OP_ANDNPD:
4487                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4488                         break;
4489                 case OP_ORPD:
4490                         x86_sse_alu_pd_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4491                         break;
4492                 case OP_XORPD:
4493                         x86_sse_alu_pd_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4494                         break;
4495                 case OP_SQRTPD:
4496                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4497                         break;
4498                 case OP_ADDSUBPD:
4499                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4500                         break;
4501                 case OP_HADDPD:
4502                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4503                         break;
4504                 case OP_HSUBPD:
4505                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4506                         break;
4507                 case OP_DUPPD:
4508                         x86_sse_alu_sd_reg_reg (code, X86_SSE_MOVDDUP, ins->dreg, ins->sreg1);
4509                         break;
4510
4511                 case OP_EXTRACT_MASK:
4512                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMOVMSKB, ins->dreg, ins->sreg1);
4513                         break;
4514
4515                 case OP_PAND:
4516                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAND, ins->sreg1, ins->sreg2);
4517                         break;
4518                 case OP_POR:
4519                         x86_sse_alu_pd_reg_reg (code, X86_SSE_POR, ins->sreg1, ins->sreg2);
4520                         break;
4521                 case OP_PXOR:
4522                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->sreg1, ins->sreg2);
4523                         break;
4524
4525                 case OP_PADDB:
4526                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDB, ins->sreg1, ins->sreg2);
4527                         break;
4528                 case OP_PADDW:
4529                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDW, ins->sreg1, ins->sreg2);
4530                         break;
4531                 case OP_PADDD:
4532                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDD, ins->sreg1, ins->sreg2);
4533                         break;
4534                 case OP_PADDQ:
4535                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDQ, ins->sreg1, ins->sreg2);
4536                         break;
4537
4538                 case OP_PSUBB:
4539                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBB, ins->sreg1, ins->sreg2);
4540                         break;
4541                 case OP_PSUBW:
4542                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBW, ins->sreg1, ins->sreg2);
4543                         break;
4544                 case OP_PSUBD:
4545                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBD, ins->sreg1, ins->sreg2);
4546                         break;
4547                 case OP_PSUBQ:
4548                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBQ, ins->sreg1, ins->sreg2);
4549                         break;
4550
4551                 case OP_PMAXB_UN:
4552                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXUB, ins->sreg1, ins->sreg2);
4553                         break;
4554                 case OP_PMAXW_UN:
4555                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUW, ins->sreg1, ins->sreg2);
4556                         break;
4557                 case OP_PMAXD_UN:
4558                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUD, ins->sreg1, ins->sreg2);
4559                         break;
4560
4561                 case OP_PMAXB:
4562                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSB, ins->sreg1, ins->sreg2);
4563                         break;
4564                 case OP_PMAXW:
4565                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXSW, ins->sreg1, ins->sreg2);
4566                         break;
4567                 case OP_PMAXD:
4568                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSD, ins->sreg1, ins->sreg2);
4569                         break;
4570
4571                 case OP_PAVGB_UN:
4572                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGB, ins->sreg1, ins->sreg2);
4573                         break;
4574                 case OP_PAVGW_UN:
4575                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGW, ins->sreg1, ins->sreg2);
4576                         break;
4577
4578                 case OP_PMINB_UN:
4579                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINUB, ins->sreg1, ins->sreg2);
4580                         break;
4581                 case OP_PMINW_UN:
4582                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUW, ins->sreg1, ins->sreg2);
4583                         break;
4584                 case OP_PMIND_UN:
4585                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUD, ins->sreg1, ins->sreg2);
4586                         break;
4587
4588                 case OP_PMINB:
4589                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSB, ins->sreg1, ins->sreg2);
4590                         break;
4591                 case OP_PMINW:
4592                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINSW, ins->sreg1, ins->sreg2);
4593                         break;
4594                 case OP_PMIND:
4595                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSD, ins->sreg1, ins->sreg2);
4596                         break;
4597
4598                 case OP_PCMPEQB:
4599                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQB, ins->sreg1, ins->sreg2);
4600                         break;
4601                 case OP_PCMPEQW:
4602                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQW, ins->sreg1, ins->sreg2);
4603                         break;
4604                 case OP_PCMPEQD:
4605                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQD, ins->sreg1, ins->sreg2);
4606                         break;
4607                 case OP_PCMPEQQ:
4608                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPEQQ, ins->sreg1, ins->sreg2);
4609                         break;
4610
4611                 case OP_PCMPGTB:
4612                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTB, ins->sreg1, ins->sreg2);
4613                         break;
4614                 case OP_PCMPGTW:
4615                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTW, ins->sreg1, ins->sreg2);
4616                         break;
4617                 case OP_PCMPGTD:
4618                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTD, ins->sreg1, ins->sreg2);
4619                         break;
4620                 case OP_PCMPGTQ:
4621                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPGTQ, ins->sreg1, ins->sreg2);
4622                         break;
4623
4624                 case OP_PSUM_ABS_DIFF:
4625                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSADBW, ins->sreg1, ins->sreg2);
4626                         break;
4627
4628                 case OP_UNPACK_LOWB:
4629                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLBW, ins->sreg1, ins->sreg2);
4630                         break;
4631                 case OP_UNPACK_LOWW:
4632                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLWD, ins->sreg1, ins->sreg2);
4633                         break;
4634                 case OP_UNPACK_LOWD:
4635                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLDQ, ins->sreg1, ins->sreg2);
4636                         break;
4637                 case OP_UNPACK_LOWQ:
4638                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLQDQ, ins->sreg1, ins->sreg2);
4639                         break;
4640                 case OP_UNPACK_LOWPS:
4641                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4642                         break;
4643                 case OP_UNPACK_LOWPD:
4644                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4645                         break;
4646
4647                 case OP_UNPACK_HIGHB:
4648                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHBW, ins->sreg1, ins->sreg2);
4649                         break;
4650                 case OP_UNPACK_HIGHW:
4651                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHWD, ins->sreg1, ins->sreg2);
4652                         break;
4653                 case OP_UNPACK_HIGHD:
4654                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHDQ, ins->sreg1, ins->sreg2);
4655                         break;
4656                 case OP_UNPACK_HIGHQ:
4657                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHQDQ, ins->sreg1, ins->sreg2);
4658                         break;
4659                 case OP_UNPACK_HIGHPS:
4660                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4661                         break;
4662                 case OP_UNPACK_HIGHPD:
4663                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4664                         break;
4665
4666                 case OP_PACKW:
4667                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSWB, ins->sreg1, ins->sreg2);
4668                         break;
4669                 case OP_PACKD:
4670                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSDW, ins->sreg1, ins->sreg2);
4671                         break;
4672                 case OP_PACKW_UN:
4673                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKUSWB, ins->sreg1, ins->sreg2);
4674                         break;
4675                 case OP_PACKD_UN:
4676                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PACKUSDW, ins->sreg1, ins->sreg2);
4677                         break;
4678
4679                 case OP_PADDB_SAT_UN:
4680                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSB, ins->sreg1, ins->sreg2);
4681                         break;
4682                 case OP_PSUBB_SAT_UN:
4683                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSB, ins->sreg1, ins->sreg2);
4684                         break;
4685                 case OP_PADDW_SAT_UN:
4686                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSW, ins->sreg1, ins->sreg2);
4687                         break;
4688                 case OP_PSUBW_SAT_UN:
4689                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSW, ins->sreg1, ins->sreg2);
4690                         break;
4691
4692                 case OP_PADDB_SAT:
4693                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSB, ins->sreg1, ins->sreg2);
4694                         break;
4695                 case OP_PSUBB_SAT:
4696                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSB, ins->sreg1, ins->sreg2);
4697                         break;
4698                 case OP_PADDW_SAT:
4699                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSW, ins->sreg1, ins->sreg2);
4700                         break;
4701                 case OP_PSUBW_SAT:
4702                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSW, ins->sreg1, ins->sreg2);
4703                         break;
4704
4705                 case OP_PMULW:
4706                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULLW, ins->sreg1, ins->sreg2);
4707                         break;
4708                 case OP_PMULD:
4709                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMULLD, ins->sreg1, ins->sreg2);
4710                         break;
4711                 case OP_PMULQ:
4712                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULUDQ, ins->sreg1, ins->sreg2);
4713                         break;
4714                 case OP_PMULW_HIGH_UN:
4715                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHUW, ins->sreg1, ins->sreg2);
4716                         break;
4717                 case OP_PMULW_HIGH:
4718                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHW, ins->sreg1, ins->sreg2);
4719                         break;
4720
4721                 case OP_PSHRW:
4722                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4723                         break;
4724                 case OP_PSHRW_REG:
4725                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLW_REG, ins->dreg, ins->sreg2);
4726                         break;
4727
4728                 case OP_PSARW:
4729                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4730                         break;
4731                 case OP_PSARW_REG:
4732                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAW_REG, ins->dreg, ins->sreg2);
4733                         break;
4734
4735                 case OP_PSHLW:
4736                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4737                         break;
4738                 case OP_PSHLW_REG:
4739                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLW_REG, ins->dreg, ins->sreg2);
4740                         break;
4741
4742                 case OP_PSHRD:
4743                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4744                         break;
4745                 case OP_PSHRD_REG:
4746                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLD_REG, ins->dreg, ins->sreg2);
4747                         break;
4748
4749                 case OP_PSARD:
4750                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4751                         break;
4752                 case OP_PSARD_REG:
4753                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAD_REG, ins->dreg, ins->sreg2);
4754                         break;
4755
4756                 case OP_PSHLD:
4757                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4758                         break;
4759                 case OP_PSHLD_REG:
4760                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLD_REG, ins->dreg, ins->sreg2);
4761                         break;
4762
4763                 case OP_PSHRQ:
4764                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4765                         break;
4766                 case OP_PSHRQ_REG:
4767                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLQ_REG, ins->dreg, ins->sreg2);
4768                         break;
4769
4770                 case OP_PSHLQ:
4771                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4772                         break;
4773                 case OP_PSHLQ_REG:
4774                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLQ_REG, ins->dreg, ins->sreg2);
4775                         break;
4776
4777                 case OP_ICONV_TO_X:
4778                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4779                         break;
4780                 case OP_EXTRACT_I4:
4781                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4782                         break;
4783                 case OP_EXTRACT_I1:
4784                 case OP_EXTRACT_U1:
4785                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4786                         if (ins->inst_c0)
4787                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_c0 * 8);
4788                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I1, FALSE);
4789                         break;
4790                 case OP_EXTRACT_I2:
4791                 case OP_EXTRACT_U2:
4792                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4793                         if (ins->inst_c0)
4794                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, 16);
4795                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I2, TRUE);
4796                         break;
4797                 case OP_EXTRACT_R8:
4798                         if (ins->inst_c0)
4799                                 x86_sse_alu_pd_membase_reg (code, X86_SSE_MOVHPD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4800                         else
4801                                 x86_sse_alu_sd_membase_reg (code, X86_SSE_MOVSD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4802                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE);
4803                         break;
4804
4805                 case OP_INSERT_I2:
4806                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->sreg1, ins->sreg2, ins->inst_c0);
4807                         break;
4808                 case OP_EXTRACTX_U2:
4809                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PEXTRW, ins->dreg, ins->sreg1, ins->inst_c0);
4810                         break;
4811                 case OP_INSERTX_U1_SLOW:
4812                         /*sreg1 is the extracted ireg (scratch)
4813                         /sreg2 is the to be inserted ireg (scratch)
4814                         /dreg is the xreg to receive the value*/
4815
4816                         /*clear the bits from the extracted word*/
4817                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_c0 & 1 ? 0x00FF : 0xFF00);
4818                         /*shift the value to insert if needed*/
4819                         if (ins->inst_c0 & 1)
4820                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg2, 8);
4821                         /*join them together*/
4822                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
4823                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, ins->inst_c0 / 2);
4824                         break;
4825                 case OP_INSERTX_I4_SLOW:
4826                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2);
4827                         x86_shift_reg_imm (code, X86_SHR, ins->sreg2, 16);
4828                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2 + 1);
4829                         break;
4830
4831                 case OP_INSERTX_R4_SLOW:
4832                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4833                         /*TODO if inst_c0 == 0 use movss*/
4834                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 0, ins->inst_c0 * 2);
4835                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 2, ins->inst_c0 * 2 + 1);
4836                         break;
4837                 case OP_INSERTX_R8_SLOW:
4838                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4839                         if (cfg->verbose_level)
4840                                 printf ("CONVERTING a OP_INSERTX_R8_SLOW %d offset %x\n", ins->inst_c0, offset);
4841                         if (ins->inst_c0)
4842                                 x86_sse_alu_pd_reg_membase (code, X86_SSE_MOVHPD_REG_MEMBASE, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4843                         else
4844                                 x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4845                         break;
4846
4847                 case OP_STOREX_MEMBASE_REG:
4848                 case OP_STOREX_MEMBASE:
4849                         x86_movups_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4850                         break;
4851                 case OP_LOADX_MEMBASE:
4852                         x86_movups_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4853                         break;
4854                 case OP_LOADX_ALIGNED_MEMBASE:
4855                         x86_movaps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4856                         break;
4857                 case OP_STOREX_ALIGNED_MEMBASE_REG:
4858                         x86_movaps_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4859                         break;
4860                 case OP_STOREX_NTA_MEMBASE_REG:
4861                         x86_sse_alu_reg_membase (code, X86_SSE_MOVNTPS, ins->dreg, ins->sreg1, ins->inst_offset);
4862                         break;
4863                 case OP_PREFETCH_MEMBASE:
4864                         x86_sse_alu_reg_membase (code, X86_SSE_PREFETCH, ins->backend.arg_info, ins->sreg1, ins->inst_offset);
4865
4866                         break;
4867                 case OP_XMOVE:
4868                         /*FIXME the peephole pass should have killed this*/
4869                         if (ins->dreg != ins->sreg1)
4870                                 x86_movaps_reg_reg (code, ins->dreg, ins->sreg1);
4871                         break;
4872                 case OP_XZERO:
4873                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->dreg, ins->dreg);
4874                         break;
4875
4876                 case OP_FCONV_TO_R8_X:
4877                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4878                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4879                         break;
4880
4881                 case OP_XCONV_R8_TO_I4:
4882                         x86_cvttsd2si (code, ins->dreg, ins->sreg1);
4883                         switch (ins->backend.source_opcode) {
4884                         case OP_FCONV_TO_I1:
4885                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
4886                                 break;
4887                         case OP_FCONV_TO_U1:
4888                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4889                                 break;
4890                         case OP_FCONV_TO_I2:
4891                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
4892                                 break;
4893                         case OP_FCONV_TO_U2:
4894                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
4895                                 break;
4896                         }
4897                         break;
4898
4899                 case OP_EXPAND_I1:
4900                         /*FIXME this causes a partial register stall, maybe it would not be that bad to use shift + mask + or*/
4901                         /*The +4 is to get a mov ?h, ?l over the same reg.*/
4902                         x86_mov_reg_reg (code, ins->dreg + 4, ins->dreg, 1);
4903                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
4904                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
4905                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4906                         break;
4907                 case OP_EXPAND_I2:
4908                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
4909                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
4910                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4911                         break;
4912                 case OP_EXPAND_I4:
4913                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4914                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4915                         break;
4916                 case OP_EXPAND_R4:
4917                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4918                         x86_movd_xreg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4919                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4920                         break;
4921                 case OP_EXPAND_R8:
4922                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4923                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4924                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0x44);
4925                         break;
4926
4927                 case OP_CVTDQ2PD:
4928                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTDQ2PD, ins->dreg, ins->sreg1);
4929                         break;
4930                 case OP_CVTDQ2PS:
4931                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTDQ2PS, ins->dreg, ins->sreg1);
4932                         break;
4933                 case OP_CVTPD2DQ:
4934                         x86_sse_alu_sd_reg_reg (code, X86_SSE_CVTPD2DQ, ins->dreg, ins->sreg1);
4935                         break;
4936                 case OP_CVTPD2PS:
4937                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPD2PS, ins->dreg, ins->sreg1);
4938                         break;
4939                 case OP_CVTPS2DQ:
4940                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPS2DQ, ins->dreg, ins->sreg1);
4941                         break;
4942                 case OP_CVTPS2PD:
4943                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTPS2PD, ins->dreg, ins->sreg1);
4944                         break;
4945                 case OP_CVTTPD2DQ:
4946                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTTPD2DQ, ins->dreg, ins->sreg1);
4947                         break;
4948                 case OP_CVTTPS2DQ:
4949                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTTPS2DQ, ins->dreg, ins->sreg1);
4950                         break;
4951
4952 #endif
4953                 case OP_LIVERANGE_START: {
4954                         if (cfg->verbose_level > 1)
4955                                 printf ("R%d START=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
4956                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_start = code - cfg->native_code;
4957                         break;
4958                 }
4959                 case OP_LIVERANGE_END: {
4960                         if (cfg->verbose_level > 1)
4961                                 printf ("R%d END=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
4962                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_end = code - cfg->native_code;
4963                         break;
4964                 }
4965                 case OP_GC_SAFE_POINT: {
4966                         guint8 *br [1];
4967
4968                         g_assert (mono_threads_is_coop_enabled ());
4969
4970                         x86_test_membase_imm (code, ins->sreg1, 0, 1);
4971                         br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
4972                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
4973                         x86_patch (br [0], code);
4974
4975                         break;
4976                 }
4977                 case OP_GC_LIVENESS_DEF:
4978                 case OP_GC_LIVENESS_USE:
4979                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
4980                         ins->backend.pc_offset = code - cfg->native_code;
4981                         break;
4982                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
4983                         ins->backend.pc_offset = code - cfg->native_code;
4984                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
4985                         break;
4986                 case OP_GET_SP:
4987                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, sizeof (mgreg_t));
4988                         break;
4989                 case OP_SET_SP:
4990                         x86_mov_reg_reg (code, X86_ESP, ins->sreg1, sizeof (mgreg_t));
4991                         break;
4992                 default:
4993                         g_warning ("unknown opcode %s\n", mono_inst_name (ins->opcode));
4994                         g_assert_not_reached ();
4995                 }
4996
4997                 if (G_UNLIKELY ((code - cfg->native_code - offset) > max_len)) {
4998                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4999                                            mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
5000                         g_assert_not_reached ();
5001                 }
5002
5003                 cpos += max_len;
5004         }
5005
5006         cfg->code_len = code - cfg->native_code;
5007 }
5008
5009 #endif /* DISABLE_JIT */
5010
5011 void
5012 mono_arch_register_lowlevel_calls (void)
5013 {
5014 }
5015
5016 void
5017 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
5018 {
5019         unsigned char *ip = ji->ip.i + code;
5020
5021         switch (ji->type) {
5022         case MONO_PATCH_INFO_IP:
5023                 *((gconstpointer *)(ip)) = target;
5024                 break;
5025         case MONO_PATCH_INFO_ABS:
5026         case MONO_PATCH_INFO_METHOD:
5027         case MONO_PATCH_INFO_METHOD_JUMP:
5028         case MONO_PATCH_INFO_INTERNAL_METHOD:
5029         case MONO_PATCH_INFO_BB:
5030         case MONO_PATCH_INFO_LABEL:
5031         case MONO_PATCH_INFO_RGCTX_FETCH:
5032         case MONO_PATCH_INFO_JIT_ICALL_ADDR:
5033                 x86_patch (ip, (unsigned char*)target);
5034                 break;
5035         case MONO_PATCH_INFO_NONE:
5036                 break;
5037         case MONO_PATCH_INFO_R4:
5038         case MONO_PATCH_INFO_R8: {
5039                 guint32 offset = mono_arch_get_patch_offset (ip);
5040                 *((gconstpointer *)(ip + offset)) = target;
5041                 break;
5042         }
5043         default: {
5044                 guint32 offset = mono_arch_get_patch_offset (ip);
5045                 *((gconstpointer *)(ip + offset)) = target;
5046                 break;
5047         }
5048         }
5049 }
5050
5051 static G_GNUC_UNUSED void
5052 stack_unaligned (MonoMethod *m, gpointer caller)
5053 {
5054         printf ("%s\n", mono_method_full_name (m, TRUE));
5055         g_assert_not_reached ();
5056 }
5057
5058 guint8 *
5059 mono_arch_emit_prolog (MonoCompile *cfg)
5060 {
5061         MonoMethod *method = cfg->method;
5062         MonoBasicBlock *bb;
5063         MonoMethodSignature *sig;
5064         MonoInst *inst;
5065         CallInfo *cinfo;
5066         ArgInfo *ainfo;
5067         int alloc_size, pos, max_offset, i, cfa_offset;
5068         guint8 *code;
5069         gboolean need_stack_frame;
5070
5071         cfg->code_size = MAX (cfg->header->code_size * 4, 10240);
5072
5073         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
5074                 cfg->code_size += 512;
5075
5076         code = cfg->native_code = g_malloc (cfg->code_size);
5077
5078 #if 0
5079         {
5080                 guint8 *br [16];
5081
5082         /* Check that the stack is aligned on osx */
5083         x86_mov_reg_reg (code, X86_EAX, X86_ESP, sizeof (mgreg_t));
5084         x86_alu_reg_imm (code, X86_AND, X86_EAX, 15);
5085         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0xc);
5086         br [0] = code;
5087         x86_branch_disp (code, X86_CC_Z, 0, FALSE);
5088         x86_push_membase (code, X86_ESP, 0);
5089         x86_push_imm (code, cfg->method);
5090         x86_mov_reg_imm (code, X86_EAX, stack_unaligned);
5091         x86_call_reg (code, X86_EAX);
5092         x86_patch (br [0], code);
5093         }
5094 #endif
5095
5096         /* Offset between RSP and the CFA */
5097         cfa_offset = 0;
5098
5099         // CFA = sp + 4
5100         cfa_offset = sizeof (gpointer);
5101         mono_emit_unwind_op_def_cfa (cfg, code, X86_ESP, sizeof (gpointer));
5102         // IP saved at CFA - 4
5103         /* There is no IP reg on x86 */
5104         mono_emit_unwind_op_offset (cfg, code, X86_NREG, -cfa_offset);
5105         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5106
5107         need_stack_frame = needs_stack_frame (cfg);
5108
5109         if (need_stack_frame) {
5110                 x86_push_reg (code, X86_EBP);
5111                 cfa_offset += sizeof (gpointer);
5112                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
5113                 mono_emit_unwind_op_offset (cfg, code, X86_EBP, - cfa_offset);
5114                 x86_mov_reg_reg (code, X86_EBP, X86_ESP, 4);
5115                 mono_emit_unwind_op_def_cfa_reg (cfg, code, X86_EBP);
5116                 /* These are handled automatically by the stack marking code */
5117                 mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5118         } else {
5119                 cfg->frame_reg = X86_ESP;
5120         }
5121
5122         cfg->stack_offset += cfg->param_area;
5123         cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
5124
5125         alloc_size = cfg->stack_offset;
5126         pos = 0;
5127
5128         if (!method->save_lmf) {
5129                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5130                         x86_push_reg (code, X86_EBX);
5131                         pos += 4;
5132                         cfa_offset += sizeof (gpointer);
5133                         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset);
5134                         /* These are handled automatically by the stack marking code */
5135                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5136                 }
5137
5138                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5139                         x86_push_reg (code, X86_EDI);
5140                         pos += 4;
5141                         cfa_offset += sizeof (gpointer);
5142                         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset);
5143                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5144                 }
5145
5146                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5147                         x86_push_reg (code, X86_ESI);
5148                         pos += 4;
5149                         cfa_offset += sizeof (gpointer);
5150                         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset);
5151                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5152                 }
5153         }
5154
5155         alloc_size -= pos;
5156
5157         /* the original alloc_size is already aligned: there is %ebp and retip pushed, so realign */
5158         if (mono_do_x86_stack_align && need_stack_frame) {
5159                 int tot = alloc_size + pos + 4; /* ret ip */
5160                 if (need_stack_frame)
5161                         tot += 4; /* ebp */
5162                 tot &= MONO_ARCH_FRAME_ALIGNMENT - 1;
5163                 if (tot) {
5164                         alloc_size += MONO_ARCH_FRAME_ALIGNMENT - tot;
5165                         for (i = 0; i < MONO_ARCH_FRAME_ALIGNMENT - tot; i += sizeof (mgreg_t))
5166                                 mini_gc_set_slot_type_from_fp (cfg, - (alloc_size + pos - i), SLOT_NOREF);
5167                 }
5168         }
5169
5170         cfg->arch.sp_fp_offset = alloc_size + pos;
5171
5172         if (alloc_size) {
5173                 /* See mono_emit_stack_alloc */
5174 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
5175                 guint32 remaining_size = alloc_size;
5176                 /*FIXME handle unbounded code expansion, we should use a loop in case of more than X interactions*/
5177                 guint32 required_code_size = ((remaining_size / 0x1000) + 1) * 8; /*8 is the max size of x86_alu_reg_imm + x86_test_membase_reg*/
5178                 guint32 offset = code - cfg->native_code;
5179                 if (G_UNLIKELY (required_code_size >= (cfg->code_size - offset))) {
5180                         while (required_code_size >= (cfg->code_size - offset))
5181                                 cfg->code_size *= 2;
5182                         cfg->native_code = mono_realloc_native_code(cfg);
5183                         code = cfg->native_code + offset;
5184                         cfg->stat_code_reallocs++;
5185                 }
5186                 while (remaining_size >= 0x1000) {
5187                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
5188                         x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
5189                         remaining_size -= 0x1000;
5190                 }
5191                 if (remaining_size)
5192                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, remaining_size);
5193 #else
5194                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, alloc_size);
5195 #endif
5196
5197                 g_assert (need_stack_frame);
5198         }
5199
5200         if (cfg->method->wrapper_type == MONO_WRAPPER_NATIVE_TO_MANAGED ||
5201                         cfg->method->wrapper_type == MONO_WRAPPER_RUNTIME_INVOKE) {
5202                 x86_alu_reg_imm (code, X86_AND, X86_ESP, -MONO_ARCH_FRAME_ALIGNMENT);
5203         }
5204
5205 #if DEBUG_STACK_ALIGNMENT
5206         /* check the stack is aligned */
5207         if (need_stack_frame && method->wrapper_type == MONO_WRAPPER_NONE) {
5208                 x86_mov_reg_reg (code, X86_ECX, X86_ESP, 4);
5209                 x86_alu_reg_imm (code, X86_AND, X86_ECX, MONO_ARCH_FRAME_ALIGNMENT - 1);
5210                 x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5211                 x86_branch_disp (code, X86_CC_EQ, 3, FALSE);
5212                 x86_breakpoint (code);
5213         }
5214 #endif
5215
5216         /* compute max_offset in order to use short forward jumps */
5217         max_offset = 0;
5218         if (cfg->opt & MONO_OPT_BRANCH) {
5219                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
5220                         MonoInst *ins;
5221                         bb->max_offset = max_offset;
5222
5223                         if (cfg->prof_options & MONO_PROFILE_COVERAGE)
5224                                 max_offset += 6;
5225                         /* max alignment for loops */
5226                         if ((cfg->opt & MONO_OPT_LOOP) && bb_is_loop_start (bb))
5227                                 max_offset += LOOP_ALIGNMENT;
5228                         MONO_BB_FOR_EACH_INS (bb, ins) {
5229                                 if (ins->opcode == OP_LABEL)
5230                                         ins->inst_c1 = max_offset;
5231                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
5232                         }
5233                 }
5234         }
5235
5236         /* store runtime generic context */
5237         if (cfg->rgctx_var) {
5238                 g_assert (cfg->rgctx_var->opcode == OP_REGOFFSET && cfg->rgctx_var->inst_basereg == X86_EBP);
5239
5240                 x86_mov_membase_reg (code, X86_EBP, cfg->rgctx_var->inst_offset, MONO_ARCH_RGCTX_REG, 4);
5241         }
5242
5243         if (method->save_lmf)
5244                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
5245
5246         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5247                 code = mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
5248
5249         {
5250                 MonoInst *ins;
5251
5252                 if (cfg->arch.ss_tramp_var) {
5253                         /* Initialize ss_tramp_var */
5254                         ins = cfg->arch.ss_tramp_var;
5255                         g_assert (ins->opcode == OP_REGOFFSET);
5256
5257                         g_assert (!cfg->compile_aot);
5258                         x86_mov_membase_imm (code, ins->inst_basereg, ins->inst_offset, (guint32)&ss_trampoline, 4);
5259                 }
5260
5261                 if (cfg->arch.bp_tramp_var) {
5262                         /* Initialize bp_tramp_var */
5263                         ins = cfg->arch.bp_tramp_var;
5264                         g_assert (ins->opcode == OP_REGOFFSET);
5265
5266                         g_assert (!cfg->compile_aot);
5267                         x86_mov_membase_imm (code, ins->inst_basereg, ins->inst_offset, (guint32)&bp_trampoline, 4);
5268                 }
5269         }
5270
5271         /* load arguments allocated to register from the stack */
5272         sig = mono_method_signature (method);
5273         pos = 0;
5274
5275         cinfo = (CallInfo *)cfg->arch.cinfo;
5276
5277         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
5278                 inst = cfg->args [pos];
5279                 ainfo = &cinfo->args [pos];
5280                 if (inst->opcode == OP_REGVAR) {
5281                         g_assert (need_stack_frame);
5282                         x86_mov_reg_membase (code, inst->dreg, X86_EBP, ainfo->offset + ARGS_OFFSET, 4);
5283                         if (cfg->verbose_level > 2)
5284                                 g_print ("Argument %d assigned to register %s\n", pos, mono_arch_regname (inst->dreg));
5285                 }
5286                 pos++;
5287         }
5288
5289         cfg->code_len = code - cfg->native_code;
5290
5291         g_assert (cfg->code_len < cfg->code_size);
5292
5293         return code;
5294 }
5295
5296 void
5297 mono_arch_emit_epilog (MonoCompile *cfg)
5298 {
5299         MonoMethod *method = cfg->method;
5300         MonoMethodSignature *sig = mono_method_signature (method);
5301         int i, quad, pos;
5302         guint32 stack_to_pop;
5303         guint8 *code;
5304         int max_epilog_size = 16;
5305         CallInfo *cinfo;
5306         gboolean need_stack_frame = needs_stack_frame (cfg);
5307
5308         if (cfg->method->save_lmf)
5309                 max_epilog_size += 128;
5310
5311         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
5312                 cfg->code_size *= 2;
5313                 cfg->native_code = mono_realloc_native_code(cfg);
5314                 cfg->stat_code_reallocs++;
5315         }
5316
5317         code = cfg->native_code + cfg->code_len;
5318
5319         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5320                 code = mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
5321
5322         /* the code restoring the registers must be kept in sync with OP_TAILCALL */
5323         pos = 0;
5324
5325         if (method->save_lmf) {
5326                 gint32 lmf_offset = cfg->lmf_var->inst_offset;
5327                 guint8 *patch;
5328                 gboolean supported = FALSE;
5329
5330                 if (cfg->compile_aot) {
5331 #if defined(MONO_HAVE_FAST_TLS)
5332                         supported = TRUE;
5333 #endif
5334                 } else if (mono_get_jit_tls_offset () != -1) {
5335                         supported = TRUE;
5336                 }
5337
5338                 /* check if we need to restore protection of the stack after a stack overflow */
5339                 if (supported) {
5340                         if (cfg->compile_aot) {
5341                                 code = emit_load_aotconst (NULL, code, cfg, NULL, X86_ECX, MONO_PATCH_INFO_TLS_OFFSET, GINT_TO_POINTER (TLS_KEY_JIT_TLS));
5342
5343                                 code = emit_tls_get_reg (code, X86_ECX, X86_ECX);
5344                         } else {
5345                                 code = mono_x86_emit_tls_get (code, X86_ECX, mono_get_jit_tls_offset ());
5346                         }
5347
5348                         /* we load the value in a separate instruction: this mechanism may be
5349                          * used later as a safer way to do thread interruption
5350                          */
5351                         x86_mov_reg_membase (code, X86_ECX, X86_ECX, MONO_STRUCT_OFFSET (MonoJitTlsData, restore_stack_prot), 4);
5352                         x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5353                         patch = code;
5354                         x86_branch8 (code, X86_CC_Z, 0, FALSE);
5355                         /* note that the call trampoline will preserve eax/edx */
5356                         x86_call_reg (code, X86_ECX);
5357                         x86_patch (patch, code);
5358                 } else {
5359                         /* FIXME: maybe save the jit tls in the prolog */
5360                 }
5361
5362                 /* restore caller saved regs */
5363                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5364                         x86_mov_reg_membase (code, X86_EBX, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), 4);
5365                 }
5366
5367                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5368                         x86_mov_reg_membase (code, X86_EDI, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), 4);
5369                 }
5370                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5371                         x86_mov_reg_membase (code, X86_ESI, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), 4);
5372                 }
5373
5374                 /* EBP is restored by LEAVE */
5375         } else {
5376                 for (i = 0; i < X86_NREG; ++i) {
5377                         if ((cfg->used_int_regs & X86_CALLER_REGS & (1 << i)) && (i != X86_EBP)) {
5378                                 pos -= 4;
5379                         }
5380                 }
5381
5382                 if (pos) {
5383                         g_assert (need_stack_frame);
5384                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5385                 }
5386
5387                 if (pos) {
5388                         g_assert (need_stack_frame);
5389                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5390                 }
5391
5392                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5393                         x86_pop_reg (code, X86_ESI);
5394                 }
5395                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5396                         x86_pop_reg (code, X86_EDI);
5397                 }
5398                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5399                         x86_pop_reg (code, X86_EBX);
5400                 }
5401         }
5402
5403         /* Load returned vtypes into registers if needed */
5404         cinfo = (CallInfo *)cfg->arch.cinfo;
5405         if (cinfo->ret.storage == ArgValuetypeInReg) {
5406                 for (quad = 0; quad < 2; quad ++) {
5407                         switch (cinfo->ret.pair_storage [quad]) {
5408                         case ArgInIReg:
5409                                 x86_mov_reg_membase (code, cinfo->ret.pair_regs [quad], cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), 4);
5410                                 break;
5411                         case ArgOnFloatFpStack:
5412                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), FALSE);
5413                                 break;
5414                         case ArgOnDoubleFpStack:
5415                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), TRUE);
5416                                 break;
5417                         case ArgNone:
5418                                 break;
5419                         default:
5420                                 g_assert_not_reached ();
5421                         }
5422                 }
5423         }
5424
5425         if (need_stack_frame)
5426                 x86_leave (code);
5427
5428         if (CALLCONV_IS_STDCALL (sig)) {
5429                 MonoJitArgumentInfo *arg_info = alloca (sizeof (MonoJitArgumentInfo) * (sig->param_count + 1));
5430
5431                 stack_to_pop = mono_arch_get_argument_info (sig, sig->param_count, arg_info);
5432         } else if (cinfo->callee_stack_pop)
5433                 stack_to_pop = cinfo->callee_stack_pop;
5434         else
5435                 stack_to_pop = 0;
5436
5437         if (stack_to_pop) {
5438                 g_assert (need_stack_frame);
5439                 x86_ret_imm (code, stack_to_pop);
5440         } else {
5441                 x86_ret (code);
5442         }
5443
5444         cfg->code_len = code - cfg->native_code;
5445
5446         g_assert (cfg->code_len < cfg->code_size);
5447 }
5448
5449 void
5450 mono_arch_emit_exceptions (MonoCompile *cfg)
5451 {
5452         MonoJumpInfo *patch_info;
5453         int nthrows, i;
5454         guint8 *code;
5455         MonoClass *exc_classes [16];
5456         guint8 *exc_throw_start [16], *exc_throw_end [16];
5457         guint32 code_size;
5458         int exc_count = 0;
5459
5460         /* Compute needed space */
5461         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5462                 if (patch_info->type == MONO_PATCH_INFO_EXC)
5463                         exc_count++;
5464         }
5465
5466         /*
5467          * make sure we have enough space for exceptions
5468          * 16 is the size of two push_imm instructions and a call
5469          */
5470         if (cfg->compile_aot)
5471                 code_size = exc_count * 32;
5472         else
5473                 code_size = exc_count * 16;
5474
5475         while (cfg->code_len + code_size > (cfg->code_size - 16)) {
5476                 cfg->code_size *= 2;
5477                 cfg->native_code = mono_realloc_native_code(cfg);
5478                 cfg->stat_code_reallocs++;
5479         }
5480
5481         code = cfg->native_code + cfg->code_len;
5482
5483         nthrows = 0;
5484         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5485                 switch (patch_info->type) {
5486                 case MONO_PATCH_INFO_EXC: {
5487                         MonoClass *exc_class;
5488                         guint8 *buf, *buf2;
5489                         guint32 throw_ip;
5490
5491                         x86_patch (patch_info->ip.i + cfg->native_code, code);
5492
5493                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
5494                         throw_ip = patch_info->ip.i;
5495
5496                         /* Find a throw sequence for the same exception class */
5497                         for (i = 0; i < nthrows; ++i)
5498                                 if (exc_classes [i] == exc_class)
5499                                         break;
5500                         if (i < nthrows) {
5501                                 x86_push_imm (code, (exc_throw_end [i] - cfg->native_code) - throw_ip);
5502                                 x86_jump_code (code, exc_throw_start [i]);
5503                                 patch_info->type = MONO_PATCH_INFO_NONE;
5504                         }
5505                         else {
5506                                 guint32 size;
5507
5508                                 /* Compute size of code following the push <OFFSET> */
5509                                 size = 5 + 5;
5510
5511                                 /*This is aligned to 16 bytes by the callee. This way we save a few bytes here.*/
5512
5513                                 if ((code - cfg->native_code) - throw_ip < 126 - size) {
5514                                         /* Use the shorter form */
5515                                         buf = buf2 = code;
5516                                         x86_push_imm (code, 0);
5517                                 }
5518                                 else {
5519                                         buf = code;
5520                                         x86_push_imm (code, 0xf0f0f0f0);
5521                                         buf2 = code;
5522                                 }
5523
5524                                 if (nthrows < 16) {
5525                                         exc_classes [nthrows] = exc_class;
5526                                         exc_throw_start [nthrows] = code;
5527                                 }
5528
5529                                 x86_push_imm (code, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
5530                                 patch_info->data.name = "mono_arch_throw_corlib_exception";
5531                                 patch_info->type = MONO_PATCH_INFO_INTERNAL_METHOD;
5532                                 patch_info->ip.i = code - cfg->native_code;
5533                                 x86_call_code (code, 0);
5534                                 x86_push_imm (buf, (code - cfg->native_code) - throw_ip);
5535                                 while (buf < buf2)
5536                                         x86_nop (buf);
5537
5538                                 if (nthrows < 16) {
5539                                         exc_throw_end [nthrows] = code;
5540                                         nthrows ++;
5541                                 }
5542                         }
5543                         break;
5544                 }
5545                 default:
5546                         /* do nothing */
5547                         break;
5548                 }
5549         }
5550
5551         cfg->code_len = code - cfg->native_code;
5552
5553         g_assert (cfg->code_len < cfg->code_size);
5554 }
5555
5556 void
5557 mono_arch_flush_icache (guint8 *code, gint size)
5558 {
5559         /* not needed */
5560 }
5561
5562 void
5563 mono_arch_flush_register_windows (void)
5564 {
5565 }
5566
5567 gboolean
5568 mono_arch_is_inst_imm (gint64 imm)
5569 {
5570         return TRUE;
5571 }
5572
5573 void
5574 mono_arch_finish_init (void)
5575 {
5576         if (!g_getenv ("MONO_NO_TLS")) {
5577 #ifndef TARGET_WIN32
5578 #if MONO_XEN_OPT
5579                 optimize_for_xen = access ("/proc/xen", F_OK) == 0;
5580 #endif
5581 #endif
5582         }
5583 }
5584
5585 void
5586 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
5587 {
5588 }
5589
5590 // Linear handler, the bsearch head compare is shorter
5591 //[2 + 4] x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
5592 //[1 + 1] x86_branch8(inst,cond,imm,is_signed)
5593 //        x86_patch(ins,target)
5594 //[1 + 5] x86_jump_mem(inst,mem)
5595
5596 #define CMP_SIZE 6
5597 #define BR_SMALL_SIZE 2
5598 #define BR_LARGE_SIZE 5
5599 #define JUMP_IMM_SIZE 6
5600 #define ENABLE_WRONG_METHOD_CHECK 0
5601 #define DEBUG_IMT 0
5602
5603 static int
5604 imt_branch_distance (MonoIMTCheckItem **imt_entries, int start, int target)
5605 {
5606         int i, distance = 0;
5607         for (i = start; i < target; ++i)
5608                 distance += imt_entries [i]->chunk_size;
5609         return distance;
5610 }
5611
5612 /*
5613  * LOCKING: called with the domain lock held
5614  */
5615 gpointer
5616 mono_arch_build_imt_thunk (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5617         gpointer fail_tramp)
5618 {
5619         int i;
5620         int size = 0;
5621         guint8 *code, *start;
5622         GSList *unwind_ops;
5623
5624         for (i = 0; i < count; ++i) {
5625                 MonoIMTCheckItem *item = imt_entries [i];
5626                 if (item->is_equals) {
5627                         if (item->check_target_idx) {
5628                                 if (!item->compare_done)
5629                                         item->chunk_size += CMP_SIZE;
5630                                 item->chunk_size += BR_SMALL_SIZE + JUMP_IMM_SIZE;
5631                         } else {
5632                                 if (fail_tramp) {
5633                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + JUMP_IMM_SIZE * 2;
5634                                 } else {
5635                                         item->chunk_size += JUMP_IMM_SIZE;
5636 #if ENABLE_WRONG_METHOD_CHECK
5637                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + 1;
5638 #endif
5639                                 }
5640                         }
5641                 } else {
5642                         item->chunk_size += CMP_SIZE + BR_LARGE_SIZE;
5643                         imt_entries [item->check_target_idx]->compare_done = TRUE;
5644                 }
5645                 size += item->chunk_size;
5646         }
5647         if (fail_tramp)
5648                 code = mono_method_alloc_generic_virtual_thunk (domain, size);
5649         else
5650                 code = mono_domain_code_reserve (domain, size);
5651         start = code;
5652
5653         unwind_ops = mono_arch_get_cie_program ();
5654
5655         for (i = 0; i < count; ++i) {
5656                 MonoIMTCheckItem *item = imt_entries [i];
5657                 item->code_target = code;
5658                 if (item->is_equals) {
5659                         if (item->check_target_idx) {
5660                                 if (!item->compare_done)
5661                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5662                                 item->jmp_code = code;
5663                                 x86_branch8 (code, X86_CC_NE, 0, FALSE);
5664                                 if (item->has_target_code)
5665                                         x86_jump_code (code, item->value.target_code);
5666                                 else
5667                                         x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5668                         } else {
5669                                 if (fail_tramp) {
5670                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5671                                         item->jmp_code = code;
5672                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5673                                         if (item->has_target_code)
5674                                                 x86_jump_code (code, item->value.target_code);
5675                                         else
5676                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5677                                         x86_patch (item->jmp_code, code);
5678                                         x86_jump_code (code, fail_tramp);
5679                                         item->jmp_code = NULL;
5680                                 } else {
5681                                         /* enable the commented code to assert on wrong method */
5682 #if ENABLE_WRONG_METHOD_CHECK
5683                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5684                                         item->jmp_code = code;
5685                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5686 #endif
5687                                         if (item->has_target_code)
5688                                                 x86_jump_code (code, item->value.target_code);
5689                                         else
5690                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5691 #if ENABLE_WRONG_METHOD_CHECK
5692                                         x86_patch (item->jmp_code, code);
5693                                         x86_breakpoint (code);
5694                                         item->jmp_code = NULL;
5695 #endif
5696                                 }
5697                         }
5698                 } else {
5699                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5700                         item->jmp_code = code;
5701                         if (x86_is_imm8 (imt_branch_distance (imt_entries, i, item->check_target_idx)))
5702                                 x86_branch8 (code, X86_CC_GE, 0, FALSE);
5703                         else
5704                                 x86_branch32 (code, X86_CC_GE, 0, FALSE);
5705                 }
5706         }
5707         /* patch the branches to get to the target items */
5708         for (i = 0; i < count; ++i) {
5709                 MonoIMTCheckItem *item = imt_entries [i];
5710                 if (item->jmp_code) {
5711                         if (item->check_target_idx) {
5712                                 x86_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
5713                         }
5714                 }
5715         }
5716
5717         if (!fail_tramp)
5718                 mono_stats.imt_thunks_size += code - start;
5719         g_assert (code - start <= size);
5720
5721 #if DEBUG_IMT
5722         {
5723                 char *buff = g_strdup_printf ("thunk_for_class_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5724                 mono_disassemble_code (NULL, (guint8*)start, code - start, buff);
5725                 g_free (buff);
5726         }
5727 #endif
5728         if (mono_jit_map_is_enabled ()) {
5729                 char *buff;
5730                 if (vtable)
5731                         buff = g_strdup_printf ("imt_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5732                 else
5733                         buff = g_strdup_printf ("imt_thunk_entries_%d", count);
5734                 mono_emit_jit_tramp (start, code - start, buff);
5735                 g_free (buff);
5736         }
5737
5738         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL);
5739
5740         mono_tramp_info_register (mono_tramp_info_create (NULL, start, code - start, NULL, unwind_ops), domain);
5741
5742         return start;
5743 }
5744
5745 MonoMethod*
5746 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
5747 {
5748         return (MonoMethod*) regs [MONO_ARCH_IMT_REG];
5749 }
5750
5751 MonoVTable*
5752 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
5753 {
5754         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
5755 }
5756
5757 GSList*
5758 mono_arch_get_cie_program (void)
5759 {
5760         GSList *l = NULL;
5761
5762         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, X86_ESP, 4);
5763         mono_add_unwind_op_offset (l, (guint8*)NULL, (guint8*)NULL, X86_NREG, -4);
5764
5765         return l;
5766 }
5767
5768 MonoInst*
5769 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
5770 {
5771         MonoInst *ins = NULL;
5772         int opcode = 0;
5773
5774         if (cmethod->klass == mono_defaults.math_class) {
5775                 if (strcmp (cmethod->name, "Sin") == 0) {
5776                         opcode = OP_SIN;
5777                 } else if (strcmp (cmethod->name, "Cos") == 0) {
5778                         opcode = OP_COS;
5779                 } else if (strcmp (cmethod->name, "Tan") == 0) {
5780                         opcode = OP_TAN;
5781                 } else if (strcmp (cmethod->name, "Atan") == 0) {
5782                         opcode = OP_ATAN;
5783                 } else if (strcmp (cmethod->name, "Sqrt") == 0) {
5784                         opcode = OP_SQRT;
5785                 } else if (strcmp (cmethod->name, "Abs") == 0 && fsig->params [0]->type == MONO_TYPE_R8) {
5786                         opcode = OP_ABS;
5787                 } else if (strcmp (cmethod->name, "Round") == 0 && fsig->param_count == 1 && fsig->params [0]->type == MONO_TYPE_R8) {
5788                         opcode = OP_ROUND;
5789                 }
5790
5791                 if (opcode && fsig->param_count == 1) {
5792                         MONO_INST_NEW (cfg, ins, opcode);
5793                         ins->type = STACK_R8;
5794                         ins->dreg = mono_alloc_freg (cfg);
5795                         ins->sreg1 = args [0]->dreg;
5796                         MONO_ADD_INS (cfg->cbb, ins);
5797                 }
5798
5799                 if (cfg->opt & MONO_OPT_CMOV) {
5800                         opcode = 0;
5801
5802                         if (strcmp (cmethod->name, "Min") == 0) {
5803                                 if (fsig->params [0]->type == MONO_TYPE_I4)
5804                                         opcode = OP_IMIN;
5805                         } else if (strcmp (cmethod->name, "Max") == 0) {
5806                                 if (fsig->params [0]->type == MONO_TYPE_I4)
5807                                         opcode = OP_IMAX;
5808                         }
5809
5810                         if (opcode && fsig->param_count == 2) {
5811                                 MONO_INST_NEW (cfg, ins, opcode);
5812                                 ins->type = STACK_I4;
5813                                 ins->dreg = mono_alloc_ireg (cfg);
5814                                 ins->sreg1 = args [0]->dreg;
5815                                 ins->sreg2 = args [1]->dreg;
5816                                 MONO_ADD_INS (cfg->cbb, ins);
5817                         }
5818                 }
5819
5820 #if 0
5821                 /* OP_FREM is not IEEE compatible */
5822                 else if (strcmp (cmethod->name, "IEEERemainder") == 0 && fsig->param_count == 2) {
5823                         MONO_INST_NEW (cfg, ins, OP_FREM);
5824                         ins->inst_i0 = args [0];
5825                         ins->inst_i1 = args [1];
5826                 }
5827 #endif
5828         }
5829
5830         return ins;
5831 }
5832
5833 gboolean
5834 mono_arch_print_tree (MonoInst *tree, int arity)
5835 {
5836         return 0;
5837 }
5838
5839 guint32
5840 mono_arch_get_patch_offset (guint8 *code)
5841 {
5842         if ((code [0] == 0x8b) && (x86_modrm_mod (code [1]) == 0x2))
5843                 return 2;
5844         else if (code [0] == 0xba)
5845                 return 1;
5846         else if (code [0] == 0x68)
5847                 /* push IMM */
5848                 return 1;
5849         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x6))
5850                 /* push <OFFSET>(<REG>) */
5851                 return 2;
5852         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x2))
5853                 /* call *<OFFSET>(<REG>) */
5854                 return 2;
5855         else if ((code [0] == 0xdd) || (code [0] == 0xd9))
5856                 /* fldl <ADDR> */
5857                 return 2;
5858         else if ((code [0] == 0x58) && (code [1] == 0x05))
5859                 /* pop %eax; add <OFFSET>, %eax */
5860                 return 2;
5861         else if ((code [0] >= 0x58) && (code [0] <= 0x58 + X86_NREG) && (code [1] == 0x81))
5862                 /* pop <REG>; add <OFFSET>, <REG> */
5863                 return 3;
5864         else if ((code [0] >= 0xb8) && (code [0] < 0xb8 + 8))
5865                 /* mov <REG>, imm */
5866                 return 1;
5867         else {
5868                 g_assert_not_reached ();
5869                 return -1;
5870         }
5871 }
5872
5873 /**
5874  * mono_breakpoint_clean_code:
5875  *
5876  * Copy @size bytes from @code - @offset to the buffer @buf. If the debugger inserted software
5877  * breakpoints in the original code, they are removed in the copy.
5878  *
5879  * Returns TRUE if no sw breakpoint was present.
5880  */
5881 gboolean
5882 mono_breakpoint_clean_code (guint8 *method_start, guint8 *code, int offset, guint8 *buf, int size)
5883 {
5884         /*
5885          * If method_start is non-NULL we need to perform bound checks, since we access memory
5886          * at code - offset we could go before the start of the method and end up in a different
5887          * page of memory that is not mapped or read incorrect data anyway. We zero-fill the bytes
5888          * instead.
5889          */
5890         if (!method_start || code - offset >= method_start) {
5891                 memcpy (buf, code - offset, size);
5892         } else {
5893                 int diff = code - method_start;
5894                 memset (buf, 0, size);
5895                 memcpy (buf + offset - diff, method_start, diff + size - offset);
5896         }
5897         return TRUE;
5898 }
5899
5900 /*
5901  * mono_x86_get_this_arg_offset:
5902  *
5903  *   Return the offset of the stack location where this is passed during a virtual
5904  * call.
5905  */
5906 guint32
5907 mono_x86_get_this_arg_offset (MonoMethodSignature *sig)
5908 {
5909         return 0;
5910 }
5911
5912 gpointer
5913 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
5914 {
5915         guint32 esp = regs [X86_ESP];
5916         gpointer res;
5917         int offset;
5918
5919         offset = 0;
5920
5921         /*
5922          * The stack looks like:
5923          * <other args>
5924          * <this=delegate>
5925          */
5926         res = ((MonoObject**)esp) [0];
5927         return res;
5928 }
5929
5930 #define MAX_ARCH_DELEGATE_PARAMS 10
5931
5932 static gpointer
5933 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, guint32 param_count)
5934 {
5935         guint8 *code, *start;
5936         int code_reserve = 64;
5937         GSList *unwind_ops;
5938
5939         unwind_ops = mono_arch_get_cie_program ();
5940
5941         /*
5942          * The stack contains:
5943          * <delegate>
5944          * <return addr>
5945          */
5946
5947         if (has_target) {
5948                 start = code = mono_global_codeman_reserve (code_reserve);
5949
5950                 /* Replace the this argument with the target */
5951                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
5952                 x86_mov_reg_membase (code, X86_ECX, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 4);
5953                 x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
5954                 x86_jump_membase (code, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
5955
5956                 g_assert ((code - start) < code_reserve);
5957         } else {
5958                 int i = 0;
5959                 /* 8 for mov_reg and jump, plus 8 for each parameter */
5960                 code_reserve = 8 + (param_count * 8);
5961                 /*
5962                  * The stack contains:
5963                  * <args in reverse order>
5964                  * <delegate>
5965                  * <return addr>
5966                  *
5967                  * and we need:
5968                  * <args in reverse order>
5969                  * <return addr>
5970                  *
5971                  * without unbalancing the stack.
5972                  * So move each arg up a spot in the stack (overwriting un-needed 'this' arg)
5973                  * and leaving original spot of first arg as placeholder in stack so
5974                  * when callee pops stack everything works.
5975                  */
5976
5977                 start = code = mono_global_codeman_reserve (code_reserve);
5978
5979                 /* store delegate for access to method_ptr */
5980                 x86_mov_reg_membase (code, X86_ECX, X86_ESP, 4, 4);
5981
5982                 /* move args up */
5983                 for (i = 0; i < param_count; ++i) {
5984                         x86_mov_reg_membase (code, X86_EAX, X86_ESP, (i+2)*4, 4);
5985                         x86_mov_membase_reg (code, X86_ESP, (i+1)*4, X86_EAX, 4);
5986                 }
5987
5988                 x86_jump_membase (code, X86_ECX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
5989
5990                 g_assert ((code - start) < code_reserve);
5991         }
5992
5993         if (has_target) {
5994                 *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
5995         } else {
5996                 char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
5997                 *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
5998                 g_free (name);
5999         }
6000
6001         if (mono_jit_map_is_enabled ()) {
6002                 char *buff;
6003                 if (has_target)
6004                         buff = (char*)"delegate_invoke_has_target";
6005                 else
6006                         buff = g_strdup_printf ("delegate_invoke_no_target_%d", param_count);
6007                 mono_emit_jit_tramp (start, code - start, buff);
6008                 if (!has_target)
6009                         g_free (buff);
6010         }
6011         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
6012
6013         return start;
6014 }
6015
6016 #define MAX_VIRTUAL_DELEGATE_OFFSET 32
6017
6018 static gpointer
6019 get_delegate_virtual_invoke_impl (MonoTrampInfo **info, gboolean load_imt_reg, int offset)
6020 {
6021         guint8 *code, *start;
6022         int size = 24;
6023         char *tramp_name;
6024         GSList *unwind_ops;
6025
6026         if (offset / (int)sizeof (gpointer) > MAX_VIRTUAL_DELEGATE_OFFSET)
6027                 return NULL;
6028
6029         /*
6030          * The stack contains:
6031          * <delegate>
6032          * <return addr>
6033          */
6034         start = code = mono_global_codeman_reserve (size);
6035
6036         unwind_ops = mono_arch_get_cie_program ();
6037
6038         /* Replace the this argument with the target */
6039         x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
6040         x86_mov_reg_membase (code, X86_ECX, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 4);
6041         x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
6042
6043         if (load_imt_reg) {
6044                 /* Load the IMT reg */
6045                 x86_mov_reg_membase (code, MONO_ARCH_IMT_REG, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, method), 4);
6046         }
6047
6048         /* Load the vtable */
6049         x86_mov_reg_membase (code, X86_EAX, X86_ECX, MONO_STRUCT_OFFSET (MonoObject, vtable), 4);
6050         x86_jump_membase (code, X86_EAX, offset);
6051         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
6052
6053         if (load_imt_reg)
6054                 tramp_name = g_strdup_printf ("delegate_virtual_invoke_imt_%d", - offset / sizeof (gpointer));
6055         else
6056                 tramp_name = g_strdup_printf ("delegate_virtual_invoke_%d", offset / sizeof (gpointer));
6057         *info = mono_tramp_info_create (tramp_name, start, code - start, NULL, unwind_ops);
6058         g_free (tramp_name);
6059
6060
6061         return start;
6062 }
6063
6064 GSList*
6065 mono_arch_get_delegate_invoke_impls (void)
6066 {
6067         GSList *res = NULL;
6068         MonoTrampInfo *info;
6069         int i;
6070
6071         get_delegate_invoke_impl (&info, TRUE, 0);
6072         res = g_slist_prepend (res, info);
6073
6074         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
6075                 get_delegate_invoke_impl (&info, FALSE, i);
6076                 res = g_slist_prepend (res, info);
6077         }
6078
6079         for (i = 0; i <= MAX_VIRTUAL_DELEGATE_OFFSET; ++i) {
6080                 get_delegate_virtual_invoke_impl (&info, TRUE, - i * SIZEOF_VOID_P);
6081                 res = g_slist_prepend (res, info);
6082
6083                 get_delegate_virtual_invoke_impl (&info, FALSE, i * SIZEOF_VOID_P);
6084                 res = g_slist_prepend (res, info);
6085         }
6086
6087         return res;
6088 }
6089
6090 gpointer
6091 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
6092 {
6093         guint8 *code, *start;
6094
6095         if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
6096                 return NULL;
6097
6098         /* FIXME: Support more cases */
6099         if (MONO_TYPE_ISSTRUCT (sig->ret))
6100                 return NULL;
6101
6102         /*
6103          * The stack contains:
6104          * <delegate>
6105          * <return addr>
6106          */
6107
6108         if (has_target) {
6109                 static guint8* cached = NULL;
6110                 if (cached)
6111                         return cached;
6112
6113                 if (mono_aot_only) {
6114                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
6115                 } else {
6116                         MonoTrampInfo *info;
6117                         start = get_delegate_invoke_impl (&info, TRUE, 0);
6118                         mono_tramp_info_register (info, NULL);
6119                 }
6120
6121                 mono_memory_barrier ();
6122
6123                 cached = start;
6124         } else {
6125                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
6126                 int i = 0;
6127
6128                 for (i = 0; i < sig->param_count; ++i)
6129                         if (!mono_is_regsize_var (sig->params [i]))
6130                                 return NULL;
6131
6132                 code = cache [sig->param_count];
6133                 if (code)
6134                         return code;
6135
6136                 if (mono_aot_only) {
6137                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
6138                         start = mono_aot_get_trampoline (name);
6139                         g_free (name);
6140                 } else {
6141                         MonoTrampInfo *info;
6142                         start = get_delegate_invoke_impl (&info, FALSE, sig->param_count);
6143                         mono_tramp_info_register (info, NULL);
6144                 }
6145
6146                 mono_memory_barrier ();
6147
6148                 cache [sig->param_count] = start;
6149         }
6150
6151         return start;
6152 }
6153
6154 gpointer
6155 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
6156 {
6157         MonoTrampInfo *info;
6158         gpointer code;
6159
6160         code = get_delegate_virtual_invoke_impl (&info, load_imt_reg, offset);
6161         if (code)
6162                 mono_tramp_info_register (info, NULL);
6163         return code;
6164 }
6165
6166 mgreg_t
6167 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
6168 {
6169         switch (reg) {
6170         case X86_EAX: return ctx->eax;
6171         case X86_EBX: return ctx->ebx;
6172         case X86_ECX: return ctx->ecx;
6173         case X86_EDX: return ctx->edx;
6174         case X86_ESP: return ctx->esp;
6175         case X86_EBP: return ctx->ebp;
6176         case X86_ESI: return ctx->esi;
6177         case X86_EDI: return ctx->edi;
6178         default:
6179                 g_assert_not_reached ();
6180                 return 0;
6181         }
6182 }
6183
6184 void
6185 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
6186 {
6187         switch (reg) {
6188         case X86_EAX:
6189                 ctx->eax = val;
6190                 break;
6191         case X86_EBX:
6192                 ctx->ebx = val;
6193                 break;
6194         case X86_ECX:
6195                 ctx->ecx = val;
6196                 break;
6197         case X86_EDX:
6198                 ctx->edx = val;
6199                 break;
6200         case X86_ESP:
6201                 ctx->esp = val;
6202                 break;
6203         case X86_EBP:
6204                 ctx->ebp = val;
6205                 break;
6206         case X86_ESI:
6207                 ctx->esi = val;
6208                 break;
6209         case X86_EDI:
6210                 ctx->edi = val;
6211                 break;
6212         default:
6213                 g_assert_not_reached ();
6214         }
6215 }
6216
6217 #ifdef MONO_ARCH_SIMD_INTRINSICS
6218
6219 static MonoInst*
6220 get_float_to_x_spill_area (MonoCompile *cfg)
6221 {
6222         if (!cfg->fconv_to_r8_x_var) {
6223                 cfg->fconv_to_r8_x_var = mono_compile_create_var (cfg, &mono_defaults.double_class->byval_arg, OP_LOCAL);
6224                 cfg->fconv_to_r8_x_var->flags |= MONO_INST_VOLATILE; /*FIXME, use the don't regalloc flag*/
6225         }
6226         return cfg->fconv_to_r8_x_var;
6227 }
6228
6229 /*
6230  * Convert all fconv opts that MONO_OPT_SSE2 would get wrong.
6231  */
6232 void
6233 mono_arch_decompose_opts (MonoCompile *cfg, MonoInst *ins)
6234 {
6235         MonoInst *fconv;
6236         int dreg, src_opcode;
6237
6238         if (!(cfg->opt & MONO_OPT_SSE2) || !(cfg->opt & MONO_OPT_SIMD) || COMPILE_LLVM (cfg))
6239                 return;
6240
6241         switch (src_opcode = ins->opcode) {
6242         case OP_FCONV_TO_I1:
6243         case OP_FCONV_TO_U1:
6244         case OP_FCONV_TO_I2:
6245         case OP_FCONV_TO_U2:
6246         case OP_FCONV_TO_I4:
6247         case OP_FCONV_TO_I:
6248                 break;
6249         default:
6250                 return;
6251         }
6252
6253         /* dreg is the IREG and sreg1 is the FREG */
6254         MONO_INST_NEW (cfg, fconv, OP_FCONV_TO_R8_X);
6255         fconv->klass = NULL; /*FIXME, what can I use here as the Mono.Simd lib might not be loaded yet*/
6256         fconv->sreg1 = ins->sreg1;
6257         fconv->dreg = mono_alloc_ireg (cfg);
6258         fconv->type = STACK_VTYPE;
6259         fconv->backend.spill_var = get_float_to_x_spill_area (cfg);
6260
6261         mono_bblock_insert_before_ins (cfg->cbb, ins, fconv);
6262
6263         dreg = ins->dreg;
6264         NULLIFY_INS (ins);
6265         ins->opcode = OP_XCONV_R8_TO_I4;
6266
6267         ins->klass = mono_defaults.int32_class;
6268         ins->sreg1 = fconv->dreg;
6269         ins->dreg = dreg;
6270         ins->type = STACK_I4;
6271         ins->backend.source_opcode = src_opcode;
6272 }
6273
6274 #endif /* #ifdef MONO_ARCH_SIMD_INTRINSICS */
6275
6276 void
6277 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
6278 {
6279         MonoInst *ins;
6280         int vreg;
6281
6282         if (long_ins->opcode == OP_LNEG) {
6283                 ins = long_ins;
6284                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, MONO_LVREG_LS (ins->dreg), MONO_LVREG_LS (ins->sreg1));
6285                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ADC_IMM, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->sreg1), 0);
6286                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->dreg));
6287                 NULLIFY_INS (ins);
6288                 return;
6289         }
6290
6291 #ifdef MONO_ARCH_SIMD_INTRINSICS
6292
6293         if (!(cfg->opt & MONO_OPT_SIMD))
6294                 return;
6295
6296         /*TODO move this to simd-intrinsic.c once we support sse 4.1 dword extractors since we need the runtime caps info */
6297         switch (long_ins->opcode) {
6298         case OP_EXTRACT_I8:
6299                 vreg = long_ins->sreg1;
6300
6301                 if (long_ins->inst_c0) {
6302                         MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6303                         ins->klass = long_ins->klass;
6304                         ins->sreg1 = long_ins->sreg1;
6305                         ins->inst_c0 = 2;
6306                         ins->type = STACK_VTYPE;
6307                         ins->dreg = vreg = alloc_ireg (cfg);
6308                         MONO_ADD_INS (cfg->cbb, ins);
6309                 }
6310
6311                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6312                 ins->klass = mono_defaults.int32_class;
6313                 ins->sreg1 = vreg;
6314                 ins->type = STACK_I4;
6315                 ins->dreg = MONO_LVREG_LS (long_ins->dreg);
6316                 MONO_ADD_INS (cfg->cbb, ins);
6317
6318                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6319                 ins->klass = long_ins->klass;
6320                 ins->sreg1 = long_ins->sreg1;
6321                 ins->inst_c0 = long_ins->inst_c0 ? 3 : 1;
6322                 ins->type = STACK_VTYPE;
6323                 ins->dreg = vreg = alloc_ireg (cfg);
6324                 MONO_ADD_INS (cfg->cbb, ins);
6325
6326                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6327                 ins->klass = mono_defaults.int32_class;
6328                 ins->sreg1 = vreg;
6329                 ins->type = STACK_I4;
6330                 ins->dreg = MONO_LVREG_MS (long_ins->dreg);
6331                 MONO_ADD_INS (cfg->cbb, ins);
6332
6333                 long_ins->opcode = OP_NOP;
6334                 break;
6335         case OP_INSERTX_I8_SLOW:
6336                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6337                 ins->dreg = long_ins->dreg;
6338                 ins->sreg1 = long_ins->dreg;
6339                 ins->sreg2 = MONO_LVREG_LS (long_ins->sreg2);
6340                 ins->inst_c0 = long_ins->inst_c0 * 2;
6341                 MONO_ADD_INS (cfg->cbb, ins);
6342
6343                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6344                 ins->dreg = long_ins->dreg;
6345                 ins->sreg1 = long_ins->dreg;
6346                 ins->sreg2 = MONO_LVREG_MS (long_ins->sreg2);
6347                 ins->inst_c0 = long_ins->inst_c0 * 2 + 1;
6348                 MONO_ADD_INS (cfg->cbb, ins);
6349
6350                 long_ins->opcode = OP_NOP;
6351                 break;
6352         case OP_EXPAND_I8:
6353                 MONO_INST_NEW (cfg, ins, OP_ICONV_TO_X);
6354                 ins->dreg = long_ins->dreg;
6355                 ins->sreg1 = MONO_LVREG_LS (long_ins->sreg1);
6356                 ins->klass = long_ins->klass;
6357                 ins->type = STACK_VTYPE;
6358                 MONO_ADD_INS (cfg->cbb, ins);
6359
6360                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6361                 ins->dreg = long_ins->dreg;
6362                 ins->sreg1 = long_ins->dreg;
6363                 ins->sreg2 = MONO_LVREG_MS (long_ins->sreg1);
6364                 ins->inst_c0 = 1;
6365                 ins->klass = long_ins->klass;
6366                 ins->type = STACK_VTYPE;
6367                 MONO_ADD_INS (cfg->cbb, ins);
6368
6369                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6370                 ins->dreg = long_ins->dreg;
6371                 ins->sreg1 = long_ins->dreg;;
6372                 ins->inst_c0 = 0x44; /*Magic number for swizzling (X,Y,X,Y)*/
6373                 ins->klass = long_ins->klass;
6374                 ins->type = STACK_VTYPE;
6375                 MONO_ADD_INS (cfg->cbb, ins);
6376
6377                 long_ins->opcode = OP_NOP;
6378                 break;
6379         }
6380 #endif /* MONO_ARCH_SIMD_INTRINSICS */
6381 }
6382
6383 /*MONO_ARCH_HAVE_HANDLER_BLOCK_GUARD*/
6384 gpointer
6385 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
6386 {
6387         int offset;
6388         gpointer *sp, old_value;
6389         char *bp;
6390
6391         offset = clause->exvar_offset;
6392
6393         /*Load the spvar*/
6394         bp = MONO_CONTEXT_GET_BP (ctx);
6395         sp = *(gpointer*)(bp + offset);
6396
6397         old_value = *sp;
6398         if (old_value < ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
6399                 return old_value;
6400
6401         *sp = new_value;
6402
6403         return old_value;
6404 }
6405
6406 /*
6407  * mono_aot_emit_load_got_addr:
6408  *
6409  *   Emit code to load the got address.
6410  * On x86, the result is placed into EBX.
6411  */
6412 guint8*
6413 mono_arch_emit_load_got_addr (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji)
6414 {
6415         x86_call_imm (code, 0);
6416         /*
6417          * The patch needs to point to the pop, since the GOT offset needs
6418          * to be added to that address.
6419          */
6420         if (cfg)
6421                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6422         else
6423                 *ji = mono_patch_info_list_prepend (*ji, code - start, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6424         x86_pop_reg (code, MONO_ARCH_GOT_REG);
6425         x86_alu_reg_imm (code, X86_ADD, MONO_ARCH_GOT_REG, 0xf0f0f0f0);
6426
6427         return code;
6428 }
6429
6430 static guint8*
6431 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target)
6432 {
6433         if (cfg)
6434                 mono_add_patch_info (cfg, code - cfg->native_code, tramp_type, target);
6435         else
6436                 g_assert_not_reached ();
6437         x86_mov_reg_membase (code, dreg, MONO_ARCH_GOT_REG, 0xf0f0f0f0, 4);
6438         return code;
6439 }
6440
6441 /*
6442  * mono_arch_emit_load_aotconst:
6443  *
6444  *   Emit code to load the contents of the GOT slot identified by TRAMP_TYPE and
6445  * TARGET from the mscorlib GOT in full-aot code.
6446  * On x86, the GOT address is assumed to be in EBX, and the result is placed into
6447  * EAX.
6448  */
6449 guint8*
6450 mono_arch_emit_load_aotconst (guint8 *start, guint8 *code, MonoJumpInfo **ji, MonoJumpInfoType tramp_type, gconstpointer target)
6451 {
6452         /* Load the mscorlib got address */
6453         x86_mov_reg_membase (code, X86_EAX, MONO_ARCH_GOT_REG, sizeof (gpointer), 4);
6454         *ji = mono_patch_info_list_prepend (*ji, code - start, tramp_type, target);
6455         /* arch_emit_got_access () patches this */
6456         x86_mov_reg_membase (code, X86_EAX, X86_EAX, 0xf0f0f0f0, 4);
6457
6458         return code;
6459 }
6460
6461 /* Can't put this into mini-x86.h */
6462 gpointer
6463 mono_x86_get_signal_exception_trampoline (MonoTrampInfo **info, gboolean aot);
6464
6465 GSList *
6466 mono_arch_get_trampolines (gboolean aot)
6467 {
6468         MonoTrampInfo *info;
6469         GSList *tramps = NULL;
6470
6471         mono_x86_get_signal_exception_trampoline (&info, aot);
6472
6473         tramps = g_slist_append (tramps, info);
6474
6475         return tramps;
6476 }
6477
6478 /* Soft Debug support */
6479 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
6480
6481 /*
6482  * mono_arch_set_breakpoint:
6483  *
6484  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
6485  * The location should contain code emitted by OP_SEQ_POINT.
6486  */
6487 void
6488 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
6489 {
6490         guint8 *code = ip + OP_SEQ_POINT_BP_OFFSET;
6491
6492         g_assert (code [0] == 0x90);
6493         x86_call_membase (code, X86_ECX, 0);
6494 }
6495
6496 /*
6497  * mono_arch_clear_breakpoint:
6498  *
6499  *   Clear the breakpoint at IP.
6500  */
6501 void
6502 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
6503 {
6504         guint8 *code = ip + OP_SEQ_POINT_BP_OFFSET;
6505         int i;
6506
6507         for (i = 0; i < 2; ++i)
6508                 x86_nop (code);
6509 }
6510
6511 /*
6512  * mono_arch_start_single_stepping:
6513  *
6514  *   Start single stepping.
6515  */
6516 void
6517 mono_arch_start_single_stepping (void)
6518 {
6519         ss_trampoline = mini_get_single_step_trampoline ();
6520 }
6521
6522 /*
6523  * mono_arch_stop_single_stepping:
6524  *
6525  *   Stop single stepping.
6526  */
6527 void
6528 mono_arch_stop_single_stepping (void)
6529 {
6530         ss_trampoline = NULL;
6531 }
6532
6533 /*
6534  * mono_arch_is_single_step_event:
6535  *
6536  *   Return whenever the machine state in SIGCTX corresponds to a single
6537  * step event.
6538  */
6539 gboolean
6540 mono_arch_is_single_step_event (void *info, void *sigctx)
6541 {
6542         /* We use soft breakpoints */
6543         return FALSE;
6544 }
6545
6546 gboolean
6547 mono_arch_is_breakpoint_event (void *info, void *sigctx)
6548 {
6549         /* We use soft breakpoints */
6550         return FALSE;
6551 }
6552
6553 #define BREAKPOINT_SIZE 2
6554
6555 /*
6556  * mono_arch_skip_breakpoint:
6557  *
6558  *   See mini-amd64.c for docs.
6559  */
6560 void
6561 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
6562 {
6563         g_assert_not_reached ();
6564 }
6565
6566 /*
6567  * mono_arch_skip_single_step:
6568  *
6569  *   See mini-amd64.c for docs.
6570  */
6571 void
6572 mono_arch_skip_single_step (MonoContext *ctx)
6573 {
6574         g_assert_not_reached ();
6575 }
6576
6577 /*
6578  * mono_arch_get_seq_point_info:
6579  *
6580  *   See mini-amd64.c for docs.
6581  */
6582 gpointer
6583 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
6584 {
6585         NOT_IMPLEMENTED;
6586         return NULL;
6587 }
6588
6589 void
6590 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
6591 {
6592         ext->lmf.previous_lmf = (gsize)prev_lmf;
6593         /* Mark that this is a MonoLMFExt */
6594         ext->lmf.previous_lmf = (gsize)(gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
6595         ext->lmf.ebp = (gssize)ext;
6596 }
6597
6598 #endif
6599
6600 gboolean
6601 mono_arch_opcode_supported (int opcode)
6602 {
6603         switch (opcode) {
6604         case OP_ATOMIC_ADD_I4:
6605         case OP_ATOMIC_EXCHANGE_I4:
6606         case OP_ATOMIC_CAS_I4:
6607         case OP_ATOMIC_LOAD_I1:
6608         case OP_ATOMIC_LOAD_I2:
6609         case OP_ATOMIC_LOAD_I4:
6610         case OP_ATOMIC_LOAD_U1:
6611         case OP_ATOMIC_LOAD_U2:
6612         case OP_ATOMIC_LOAD_U4:
6613         case OP_ATOMIC_LOAD_R4:
6614         case OP_ATOMIC_LOAD_R8:
6615         case OP_ATOMIC_STORE_I1:
6616         case OP_ATOMIC_STORE_I2:
6617         case OP_ATOMIC_STORE_I4:
6618         case OP_ATOMIC_STORE_U1:
6619         case OP_ATOMIC_STORE_U2:
6620         case OP_ATOMIC_STORE_U4:
6621         case OP_ATOMIC_STORE_R4:
6622         case OP_ATOMIC_STORE_R8:
6623                 return TRUE;
6624         default:
6625                 return FALSE;
6626         }
6627 }
6628
6629 CallInfo*
6630 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
6631 {
6632         return get_call_info (mp, sig);
6633 }