mono/mini/mini-x86.c

   1 /*
   2  * mini-x86.c: x86 backend for the Mono code generator
   3  *
   4  * Authors:
   5  *   Paolo Molaro (lupus@ximian.com)
   6  *   Dietmar Maurer (dietmar@ximian.com)
   7  *   Patrik Torstensson
   8  *
   9  * Copyright 2003 Ximian, Inc.
  10  * Copyright 2003-2011 Novell Inc.
  11  * Copyright 2011 Xamarin Inc.
  12  */
  13 #include "mini.h"
  14 #include <string.h>
  15 #include <math.h>
  16 #ifdef HAVE_UNISTD_H
  17 #include <unistd.h>
  18 #endif
  19
  20 #include <mono/metadata/appdomain.h>
  21 #include <mono/metadata/debug-helpers.h>
  22 #include <mono/metadata/threads.h>
  23 #include <mono/metadata/profiler-private.h>
  24 #include <mono/metadata/mono-debug.h>
  25 #include <mono/metadata/gc-internal.h>
  26 #include <mono/utils/mono-math.h>
  27 #include <mono/utils/mono-counters.h>
  28 #include <mono/utils/mono-mmap.h>
  29 #include <mono/utils/mono-memory-model.h>
  30 #include <mono/utils/mono-hwcap-x86.h>
  31
  32 #include "trace.h"
  33 #include "mini-x86.h"
  34 #include "cpu-x86.h"
  35 #include "ir-emit.h"
  36 #include "mini-gc.h"
  37
  38 #ifndef TARGET_WIN32
  39 #ifdef MONO_XEN_OPT
  40 static gboolean optimize_for_xen = TRUE;
  41 #else
  42 #define optimize_for_xen 0
  43 #endif
  44 #endif
  45
  46 /* This mutex protects architecture specific caches */
  47 #define mono_mini_arch_lock() EnterCriticalSection (&mini_arch_mutex)
  48 #define mono_mini_arch_unlock() LeaveCriticalSection (&mini_arch_mutex)
  49 static CRITICAL_SECTION mini_arch_mutex;
  50
  51 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  52
  53 #define ARGS_OFFSET 8
  54
  55 #ifdef TARGET_WIN32
  56 /* Under windows, the default pinvoke calling convention is stdcall */
  57 #define CALLCONV_IS_STDCALL(sig) ((((sig)->call_convention) == MONO_CALL_STDCALL) || ((sig)->pinvoke && ((sig)->call_convention) == MONO_CALL_DEFAULT) || ((sig)->pinvoke && ((sig)->call_convention) == MONO_CALL_THISCALL))
  58 #else
  59 #define CALLCONV_IS_STDCALL(sig) (((sig)->call_convention) == MONO_CALL_STDCALL || ((sig)->pinvoke && ((sig)->call_convention) == MONO_CALL_THISCALL))
  60 #endif
  61
  62 #define X86_IS_CALLEE_SAVED_REG(reg) (((reg) == X86_EBX) || ((reg) == X86_EDI) || ((reg) == X86_ESI))
  63
  64 MonoBreakpointInfo
  65 mono_breakpoint_info [MONO_BREAKPOINT_ARRAY_SIZE];
  66
  67 static guint8*
  68 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target);
  69
  70 #ifdef __native_client_codegen__
  71
  72 /* Default alignment for Native Client is 32-byte. */
  73 gint8 nacl_align_byte = -32; /* signed version of 0xe0 */
  74
  75 /* mono_arch_nacl_pad: Add pad bytes of alignment instructions at code,       */
  76 /* Check that alignment doesn't cross an alignment boundary.        */
  77 guint8 *
  78 mono_arch_nacl_pad (guint8 *code, int pad)
  79 {
  80         const int kMaxPadding = 7;    /* see x86-codegen.h: x86_padding() */
  81
  82         if (pad == 0) return code;
  83         /* assertion: alignment cannot cross a block boundary */
  84         g_assert(((uintptr_t)code & (~kNaClAlignmentMask)) ==
  85                          (((uintptr_t)code + pad - 1) & (~kNaClAlignmentMask)));
  86         while (pad >= kMaxPadding) {
  87                 x86_padding (code, kMaxPadding);
  88                 pad -= kMaxPadding;
  89         }
  90         if (pad != 0) x86_padding (code, pad);
  91         return code;
  92 }
  93
  94 guint8 *
  95 mono_arch_nacl_skip_nops (guint8 *code)
  96 {
  97         x86_skip_nops (code);
  98         return code;
  99 }
 100
 101 #endif /* __native_client_codegen__ */
 102
 103 /*
 104  * The code generated for sequence points reads from this location, which is
 105  * made read-only when single stepping is enabled.
 106  */
 107 static gpointer ss_trigger_page;
 108
 109 /* Enabled breakpoints read from this trigger page */
 110 static gpointer bp_trigger_page;
 111
 112 const char*
 113 mono_arch_regname (int reg)
 114 {
 115         switch (reg) {
 116         case X86_EAX: return "%eax";
 117         case X86_EBX: return "%ebx";
 118         case X86_ECX: return "%ecx";
 119         case X86_EDX: return "%edx";
 120         case X86_ESP: return "%esp";
 121         case X86_EBP: return "%ebp";
 122         case X86_EDI: return "%edi";
 123         case X86_ESI: return "%esi";
 124         }
 125         return "unknown";
 126 }
 127
 128 const char*
 129 mono_arch_fregname (int reg)
 130 {
 131         switch (reg) {
 132         case 0:
 133                 return "%fr0";
 134         case 1:
 135                 return "%fr1";
 136         case 2:
 137                 return "%fr2";
 138         case 3:
 139                 return "%fr3";
 140         case 4:
 141                 return "%fr4";
 142         case 5:
 143                 return "%fr5";
 144         case 6:
 145                 return "%fr6";
 146         case 7:
 147                 return "%fr7";
 148         default:
 149                 return "unknown";
 150         }
 151 }
 152
 153 const char *
 154 mono_arch_xregname (int reg)
 155 {
 156         switch (reg) {
 157         case 0:
 158                 return "%xmm0";
 159         case 1:
 160                 return "%xmm1";
 161         case 2:
 162                 return "%xmm2";
 163         case 3:
 164                 return "%xmm3";
 165         case 4:
 166                 return "%xmm4";
 167         case 5:
 168                 return "%xmm5";
 169         case 6:
 170                 return "%xmm6";
 171         case 7:
 172                 return "%xmm7";
 173         default:
 174                 return "unknown";
 175         }
 176 }
 177
 178 void
 179 mono_x86_patch (unsigned char* code, gpointer target)
 180 {
 181         x86_patch (code, (unsigned char*)target);
 182 }
 183
 184 typedef enum {
 185         ArgInIReg,
 186         ArgInFloatSSEReg,
 187         ArgInDoubleSSEReg,
 188         ArgOnStack,
 189         ArgValuetypeInReg,
 190         ArgOnFloatFpStack,
 191         ArgOnDoubleFpStack,
 192         /* gsharedvt argument passed by addr */
 193         ArgGSharedVt,
 194         ArgNone
 195 } ArgStorage;
 196
 197 typedef struct {
 198         gint16 offset;
 199         gint8  reg;
 200         ArgStorage storage;
 201         int nslots;
 202         gboolean is_pair;
 203
 204         /* Only if storage == ArgValuetypeInReg */
 205         ArgStorage pair_storage [2];
 206         gint8 pair_regs [2];
 207 } ArgInfo;
 208
 209 typedef struct {
 210         int nargs;
 211         guint32 stack_usage;
 212         guint32 reg_usage;
 213         guint32 freg_usage;
 214         gboolean need_stack_align;
 215         guint32 stack_align_amount;
 216         gboolean vtype_retaddr;
 217         /* The index of the vret arg in the argument list */
 218         int vret_arg_index;
 219         int vret_arg_offset;
 220         /* Argument space popped by the callee */
 221         int callee_stack_pop;
 222         ArgInfo ret;
 223         ArgInfo sig_cookie;
 224         ArgInfo args [1];
 225 } CallInfo;
 226
 227 #define FLOAT_PARAM_REGS 0
 228
 229 static const guint32 thiscall_param_regs [] = { X86_ECX, X86_NREG };
 230
 231 static const guint32 *callconv_param_regs(MonoMethodSignature *sig)
 232 {
 233         if (!sig->pinvoke)
 234                 return NULL;
 235
 236         switch (sig->call_convention) {
 237         case MONO_CALL_THISCALL:
 238                  return thiscall_param_regs;
 239         default:
 240                  return NULL;
 241         }
 242 }
 243
 244 #if defined(TARGET_WIN32) || defined(__APPLE__) || defined(__FreeBSD__)
 245 #define SMALL_STRUCTS_IN_REGS
 246 static X86_Reg_No return_regs [] = { X86_EAX, X86_EDX };
 247 #endif
 248
 249 static void inline
 250 add_general (guint32 *gr, const guint32 *param_regs, guint32 *stack_size, ArgInfo *ainfo)
 251 {
 252     ainfo->offset = *stack_size;
 253
 254     if (!param_regs || param_regs [*gr] == X86_NREG) {
 255                 ainfo->storage = ArgOnStack;
 256                 ainfo->nslots = 1;
 257                 (*stack_size) += sizeof (gpointer);
 258     }
 259     else {
 260                 ainfo->storage = ArgInIReg;
 261                 ainfo->reg = param_regs [*gr];
 262                 (*gr) ++;
 263     }
 264 }
 265
 266 static void inline
 267 add_general_pair (guint32 *gr, const guint32 *param_regs , guint32 *stack_size, ArgInfo *ainfo)
 268 {
 269         ainfo->offset = *stack_size;
 270
 271         g_assert(!param_regs || param_regs[*gr] == X86_NREG);
 272
 273         ainfo->storage = ArgOnStack;
 274         (*stack_size) += sizeof (gpointer) * 2;
 275         ainfo->nslots = 2;
 276 }
 277
 278 static void inline
 279 add_float (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo, gboolean is_double)
 280 {
 281     ainfo->offset = *stack_size;
 282
 283     if (*gr >= FLOAT_PARAM_REGS) {
 284                 ainfo->storage = ArgOnStack;
 285                 (*stack_size) += is_double ? 8 : 4;
 286                 ainfo->nslots = is_double ? 2 : 1;
 287     }
 288     else {
 289                 /* A double register */
 290                 if (is_double)
 291                         ainfo->storage = ArgInDoubleSSEReg;
 292                 else
 293                         ainfo->storage = ArgInFloatSSEReg;
 294                 ainfo->reg = *gr;
 295                 (*gr) += 1;
 296     }
 297 }
 298
 299
 300 static void
 301 add_valuetype (MonoGenericSharingContext *gsctx, MonoMethodSignature *sig, ArgInfo *ainfo, MonoType *type,
 302                gboolean is_return,
 303                guint32 *gr, const guint32 *param_regs, guint32 *fr, guint32 *stack_size)
 304 {
 305         guint32 size;
 306         MonoClass *klass;
 307
 308         klass = mono_class_from_mono_type (type);
 309         size = mini_type_stack_size_full (gsctx, &klass->byval_arg, NULL, sig->pinvoke);
 310
 311 #ifdef SMALL_STRUCTS_IN_REGS
 312         if (sig->pinvoke && is_return) {
 313                 MonoMarshalType *info;
 314
 315                 /*
 316                  * the exact rules are not very well documented, the code below seems to work with the
 317                  * code generated by gcc 3.3.3 -mno-cygwin.
 318                  */
 319                 info = mono_marshal_load_type_info (klass);
 320                 g_assert (info);
 321
 322                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 323
 324                 /* Special case structs with only a float member */
 325                 if (info->num_fields == 1) {
 326                         int ftype = mini_replace_type (info->fields [0].field->type)->type;
 327                         if ((info->native_size == 8) && (ftype == MONO_TYPE_R8)) {
 328                                 ainfo->storage = ArgValuetypeInReg;
 329                                 ainfo->pair_storage [0] = ArgOnDoubleFpStack;
 330                                 return;
 331                         }
 332                         if ((info->native_size == 4) && (ftype == MONO_TYPE_R4)) {
 333                                 ainfo->storage = ArgValuetypeInReg;
 334                                 ainfo->pair_storage [0] = ArgOnFloatFpStack;
 335                                 return;
 336                         }
 337                 }
 338                 if ((info->native_size == 1) || (info->native_size == 2) || (info->native_size == 4) || (info->native_size == 8)) {
 339                         ainfo->storage = ArgValuetypeInReg;
 340                         ainfo->pair_storage [0] = ArgInIReg;
 341                         ainfo->pair_regs [0] = return_regs [0];
 342                         if (info->native_size > 4) {
 343                                 ainfo->pair_storage [1] = ArgInIReg;
 344                                 ainfo->pair_regs [1] = return_regs [1];
 345                         }
 346                         return;
 347                 }
 348         }
 349 #endif
 350
 351         if (param_regs && param_regs [*gr] != X86_NREG && !is_return) {
 352                 g_assert (size <= 4);
 353                 ainfo->storage = ArgValuetypeInReg;
 354                 ainfo->reg = param_regs [*gr];
 355                 (*gr)++;
 356                 return;
 357         }
 358
 359         ainfo->offset = *stack_size;
 360         ainfo->storage = ArgOnStack;
 361         *stack_size += ALIGN_TO (size, sizeof (gpointer));
 362         ainfo->nslots = ALIGN_TO (size, sizeof (gpointer)) / sizeof (gpointer);
 363 }
 364
 365 /*
 366  * get_call_info:
 367  *
 368  *  Obtain information about a call according to the calling convention.
 369  * For x86 ELF, see the "System V Application Binary Interface Intel386
 370  * Architecture Processor Supplment, Fourth Edition" document for more
 371  * information.
 372  * For x86 win32, see ???.
 373  */
 374 static CallInfo*
 375 get_call_info_internal (MonoGenericSharingContext *gsctx, CallInfo *cinfo, MonoMethodSignature *sig)
 376 {
 377         guint32 i, gr, fr, pstart;
 378         const guint32 *param_regs;
 379         MonoType *ret_type;
 380         int n = sig->hasthis + sig->param_count;
 381         guint32 stack_size = 0;
 382         gboolean is_pinvoke = sig->pinvoke;
 383
 384         gr = 0;
 385         fr = 0;
 386         cinfo->nargs = n;
 387
 388         param_regs = callconv_param_regs(sig);
 389
 390         /* return value */
 391         {
 392                 ret_type = mini_type_get_underlying_type (gsctx, sig->ret);
 393                 switch (ret_type->type) {
 394                 case MONO_TYPE_BOOLEAN:
 395                 case MONO_TYPE_I1:
 396                 case MONO_TYPE_U1:
 397                 case MONO_TYPE_I2:
 398                 case MONO_TYPE_U2:
 399                 case MONO_TYPE_CHAR:
 400                 case MONO_TYPE_I4:
 401                 case MONO_TYPE_U4:
 402                 case MONO_TYPE_I:
 403                 case MONO_TYPE_U:
 404                 case MONO_TYPE_PTR:
 405                 case MONO_TYPE_FNPTR:
 406                 case MONO_TYPE_CLASS:
 407                 case MONO_TYPE_OBJECT:
 408                 case MONO_TYPE_SZARRAY:
 409                 case MONO_TYPE_ARRAY:
 410                 case MONO_TYPE_STRING:
 411                         cinfo->ret.storage = ArgInIReg;
 412                         cinfo->ret.reg = X86_EAX;
 413                         break;
 414                 case MONO_TYPE_U8:
 415                 case MONO_TYPE_I8:
 416                         cinfo->ret.storage = ArgInIReg;
 417                         cinfo->ret.reg = X86_EAX;
 418                         cinfo->ret.is_pair = TRUE;
 419                         break;
 420                 case MONO_TYPE_R4:
 421                         cinfo->ret.storage = ArgOnFloatFpStack;
 422                         break;
 423                 case MONO_TYPE_R8:
 424                         cinfo->ret.storage = ArgOnDoubleFpStack;
 425                         break;
 426                 case MONO_TYPE_GENERICINST:
 427                         if (!mono_type_generic_inst_is_valuetype (ret_type)) {
 428                                 cinfo->ret.storage = ArgInIReg;
 429                                 cinfo->ret.reg = X86_EAX;
 430                                 break;
 431                         }
 432                         if (mini_is_gsharedvt_type_gsctx (gsctx, ret_type)) {
 433                                 cinfo->ret.storage = ArgOnStack;
 434                                 cinfo->vtype_retaddr = TRUE;
 435                                 break;
 436                         }
 437                         /* Fall through */
 438                 case MONO_TYPE_VALUETYPE:
 439                 case MONO_TYPE_TYPEDBYREF: {
 440                         guint32 tmp_gr = 0, tmp_fr = 0, tmp_stacksize = 0;
 441
 442                         add_valuetype (gsctx, sig, &cinfo->ret, ret_type, TRUE, &tmp_gr, NULL, &tmp_fr, &tmp_stacksize);
 443                         if (cinfo->ret.storage == ArgOnStack) {
 444                                 cinfo->vtype_retaddr = TRUE;
 445                                 /* The caller passes the address where the value is stored */
 446                         }
 447                         break;
 448                 }
 449                 case MONO_TYPE_VAR:
 450                 case MONO_TYPE_MVAR:
 451                         g_assert (mini_is_gsharedvt_type_gsctx (gsctx, ret_type));
 452                         cinfo->ret.storage = ArgOnStack;
 453                         cinfo->vtype_retaddr = TRUE;
 454                         break;
 455                 case MONO_TYPE_VOID:
 456                         cinfo->ret.storage = ArgNone;
 457                         break;
 458                 default:
 459                         g_error ("Can't handle as return value 0x%x", ret_type->type);
 460                 }
 461         }
 462
 463         pstart = 0;
 464         /*
 465          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
 466          * the first argument, allowing 'this' to be always passed in the first arg reg.
 467          * Also do this if the first argument is a reference type, since virtual calls
 468          * are sometimes made using calli without sig->hasthis set, like in the delegate
 469          * invoke wrappers.
 470          */
 471         if (cinfo->vtype_retaddr && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_type_get_underlying_type (gsctx, sig->params [0]))))) {
 472                 if (sig->hasthis) {
 473                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 474                 } else {
 475                         add_general (&gr, param_regs, &stack_size, &cinfo->args [sig->hasthis + 0]);
 476                         pstart = 1;
 477                 }
 478                 cinfo->vret_arg_offset = stack_size;
 479                 add_general (&gr, NULL, &stack_size, &cinfo->ret);
 480                 cinfo->vret_arg_index = 1;
 481         } else {
 482                 /* this */
 483                 if (sig->hasthis)
 484                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 485
 486                 if (cinfo->vtype_retaddr)
 487                         add_general (&gr, NULL, &stack_size, &cinfo->ret);
 488         }
 489
 490         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == 0)) {
 491                 fr = FLOAT_PARAM_REGS;
 492
 493                 /* Emit the signature cookie just before the implicit arguments */
 494                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 495         }
 496
 497         for (i = pstart; i < sig->param_count; ++i) {
 498                 ArgInfo *ainfo = &cinfo->args [sig->hasthis + i];
 499                 MonoType *ptype;
 500
 501                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
 502                         /* We allways pass the sig cookie on the stack for simplicity */
 503                         /*
 504                          * Prevent implicit arguments + the sig cookie from being passed
 505                          * in registers.
 506                          */
 507                         fr = FLOAT_PARAM_REGS;
 508
 509                         /* Emit the signature cookie just before the implicit arguments */
 510                         add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 511                 }
 512
 513                 if (sig->params [i]->byref) {
 514                         add_general (&gr, param_regs, &stack_size, ainfo);
 515                         continue;
 516                 }
 517                 ptype = mini_type_get_underlying_type (gsctx, sig->params [i]);
 518                 switch (ptype->type) {
 519                 case MONO_TYPE_BOOLEAN:
 520                 case MONO_TYPE_I1:
 521                 case MONO_TYPE_U1:
 522                         add_general (&gr, param_regs, &stack_size, ainfo);
 523                         break;
 524                 case MONO_TYPE_I2:
 525                 case MONO_TYPE_U2:
 526                 case MONO_TYPE_CHAR:
 527                         add_general (&gr, param_regs, &stack_size, ainfo);
 528                         break;
 529                 case MONO_TYPE_I4:
 530                 case MONO_TYPE_U4:
 531                         add_general (&gr, param_regs, &stack_size, ainfo);
 532                         break;
 533                 case MONO_TYPE_I:
 534                 case MONO_TYPE_U:
 535                 case MONO_TYPE_PTR:
 536                 case MONO_TYPE_FNPTR:
 537                 case MONO_TYPE_CLASS:
 538                 case MONO_TYPE_OBJECT:
 539                 case MONO_TYPE_STRING:
 540                 case MONO_TYPE_SZARRAY:
 541                 case MONO_TYPE_ARRAY:
 542                         add_general (&gr, param_regs, &stack_size, ainfo);
 543                         break;
 544                 case MONO_TYPE_GENERICINST:
 545                         if (!mono_type_generic_inst_is_valuetype (ptype)) {
 546                                 add_general (&gr, param_regs, &stack_size, ainfo);
 547                                 break;
 548                         }
 549                         if (mini_is_gsharedvt_type_gsctx (gsctx, ptype)) {
 550                                 /* gsharedvt arguments are passed by ref */
 551                                 add_general (&gr, param_regs, &stack_size, ainfo);
 552                                 g_assert (ainfo->storage == ArgOnStack);
 553                                 ainfo->storage = ArgGSharedVt;
 554                                 break;
 555                         }
 556                         /* Fall through */
 557                 case MONO_TYPE_VALUETYPE:
 558                 case MONO_TYPE_TYPEDBYREF:
 559                         add_valuetype (gsctx, sig, ainfo, ptype, FALSE, &gr, param_regs, &fr, &stack_size);
 560                         break;
 561                 case MONO_TYPE_U8:
 562                 case MONO_TYPE_I8:
 563                         add_general_pair (&gr, param_regs, &stack_size, ainfo);
 564                         break;
 565                 case MONO_TYPE_R4:
 566                         add_float (&fr, &stack_size, ainfo, FALSE);
 567                         break;
 568                 case MONO_TYPE_R8:
 569                         add_float (&fr, &stack_size, ainfo, TRUE);
 570                         break;
 571                 case MONO_TYPE_VAR:
 572                 case MONO_TYPE_MVAR:
 573                         /* gsharedvt arguments are passed by ref */
 574                         g_assert (mini_is_gsharedvt_type_gsctx (gsctx, ptype));
 575                         add_general (&gr, param_regs, &stack_size, ainfo);
 576                         g_assert (ainfo->storage == ArgOnStack);
 577                         ainfo->storage = ArgGSharedVt;
 578                         break;
 579                 default:
 580                         g_error ("unexpected type 0x%x", ptype->type);
 581                         g_assert_not_reached ();
 582                 }
 583         }
 584
 585         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n > 0) && (sig->sentinelpos == sig->param_count)) {
 586                 fr = FLOAT_PARAM_REGS;
 587
 588                 /* Emit the signature cookie just before the implicit arguments */
 589                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 590         }
 591
 592         if (mono_do_x86_stack_align && (stack_size % MONO_ARCH_FRAME_ALIGNMENT) != 0) {
 593                 cinfo->need_stack_align = TRUE;
 594                 cinfo->stack_align_amount = MONO_ARCH_FRAME_ALIGNMENT - (stack_size % MONO_ARCH_FRAME_ALIGNMENT);
 595                 stack_size += cinfo->stack_align_amount;
 596         }
 597
 598         if (cinfo->vtype_retaddr) {
 599                 /* if the function returns a struct on stack, the called method already does a ret $0x4 */
 600                 cinfo->callee_stack_pop = 4;
 601         }
 602
 603         cinfo->stack_usage = stack_size;
 604         cinfo->reg_usage = gr;
 605         cinfo->freg_usage = fr;
 606         return cinfo;
 607 }
 608
 609 static CallInfo*
 610 get_call_info (MonoGenericSharingContext *gsctx, MonoMemPool *mp, MonoMethodSignature *sig)
 611 {
 612         int n = sig->hasthis + sig->param_count;
 613         CallInfo *cinfo;
 614
 615         if (mp)
 616                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 617         else
 618                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 619
 620         return get_call_info_internal (gsctx, cinfo, sig);
 621 }
 622
 623 /*
 624  * mono_arch_get_argument_info:
 625  * @csig:  a method signature
 626  * @param_count: the number of parameters to consider
 627  * @arg_info: an array to store the result infos
 628  *
 629  * Gathers information on parameters such as size, alignment and
 630  * padding. arg_info should be large enought to hold param_count + 1 entries.
 631  *
 632  * Returns the size of the argument area on the stack.
 633  * This should be signal safe, since it is called from
 634  * mono_arch_find_jit_info ().
 635  * FIXME: The metadata calls might not be signal safe.
 636  */
 637 int
 638 mono_arch_get_argument_info (MonoGenericSharingContext *gsctx, MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
 639 {
 640         int len, k, args_size = 0;
 641         int size, pad;
 642         guint32 align;
 643         int offset = 8;
 644         CallInfo *cinfo;
 645
 646         /* Avoid g_malloc as it is not signal safe */
 647         len = sizeof (CallInfo) + (sizeof (ArgInfo) * (csig->param_count + 1));
 648         cinfo = (CallInfo*)g_newa (guint8*, len);
 649         memset (cinfo, 0, len);
 650
 651         cinfo = get_call_info_internal (gsctx, cinfo, csig);
 652
 653         arg_info [0].offset = offset;
 654
 655         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
 656                 args_size += sizeof (gpointer);
 657                 offset += 4;
 658         }
 659
 660         if (csig->hasthis) {
 661                 args_size += sizeof (gpointer);
 662                 offset += 4;
 663         }
 664
 665         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && csig->hasthis) {
 666                 /* Emitted after this */
 667                 args_size += sizeof (gpointer);
 668                 offset += 4;
 669         }
 670
 671         arg_info [0].size = args_size;
 672
 673         for (k = 0; k < param_count; k++) {
 674                 size = mini_type_stack_size_full (NULL, csig->params [k], &align, csig->pinvoke);
 675
 676                 /* ignore alignment for now */
 677                 align = 1;
 678
 679                 args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 680                 arg_info [k].pad = pad;
 681                 args_size += size;
 682                 arg_info [k + 1].pad = 0;
 683                 arg_info [k + 1].size = size;
 684                 offset += pad;
 685                 arg_info [k + 1].offset = offset;
 686                 offset += size;
 687
 688                 if (k == 0 && cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && !csig->hasthis) {
 689                         /* Emitted after the first arg */
 690                         args_size += sizeof (gpointer);
 691                         offset += 4;
 692                 }
 693         }
 694
 695         if (mono_do_x86_stack_align && !CALLCONV_IS_STDCALL (csig))
 696                 align = MONO_ARCH_FRAME_ALIGNMENT;
 697         else
 698                 align = 4;
 699         args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 700         arg_info [k].pad = pad;
 701
 702         return args_size;
 703 }
 704
 705 gboolean
 706 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
 707 {
 708         MonoType *callee_ret;
 709         CallInfo *c1, *c2;
 710         gboolean res;
 711
 712         if (cfg->compile_aot && !cfg->full_aot)
 713                 /* OP_TAILCALL doesn't work with AOT */
 714                 return FALSE;
 715
 716         c1 = get_call_info (NULL, NULL, caller_sig);
 717         c2 = get_call_info (NULL, NULL, callee_sig);
 718         /*
 719          * Tail calls with more callee stack usage than the caller cannot be supported, since
 720          * the extra stack space would be left on the stack after the tail call.
 721          */
 722         res = c1->stack_usage >= c2->stack_usage;
 723         callee_ret = mini_replace_type (callee_sig->ret);
 724         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != ArgValuetypeInReg)
 725                 /* An address on the callee's stack is passed as the first argument */
 726                 res = FALSE;
 727
 728         g_free (c1);
 729         g_free (c2);
 730
 731         return res;
 732 }
 733
 734 /*
 735  * Initialize the cpu to execute managed code.
 736  */
 737 void
 738 mono_arch_cpu_init (void)
 739 {
 740         /* spec compliance requires running with double precision */
 741 #ifndef _MSC_VER
 742         guint16 fpcw;
 743
 744         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 745         fpcw &= ~X86_FPCW_PRECC_MASK;
 746         fpcw |= X86_FPCW_PREC_DOUBLE;
 747         __asm__  __volatile__ ("fldcw %0\n": : "m" (fpcw));
 748         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 749 #else
 750         _control87 (_PC_53, MCW_PC);
 751 #endif
 752 }
 753
 754 /*
 755  * Initialize architecture specific code.
 756  */
 757 void
 758 mono_arch_init (void)
 759 {
 760         InitializeCriticalSection (&mini_arch_mutex);
 761
 762         ss_trigger_page = mono_valloc (NULL, mono_pagesize (), MONO_MMAP_READ);
 763         bp_trigger_page = mono_valloc (NULL, mono_pagesize (), MONO_MMAP_READ|MONO_MMAP_32BIT);
 764         mono_mprotect (bp_trigger_page, mono_pagesize (), 0);
 765
 766         mono_aot_register_jit_icall ("mono_x86_throw_exception", mono_x86_throw_exception);
 767         mono_aot_register_jit_icall ("mono_x86_throw_corlib_exception", mono_x86_throw_corlib_exception);
 768 #if defined(ENABLE_GSHAREDVT)
 769         mono_aot_register_jit_icall ("mono_x86_start_gsharedvt_call", mono_x86_start_gsharedvt_call);
 770 #endif
 771 }
 772
 773 /*
 774  * Cleanup architecture specific code.
 775  */
 776 void
 777 mono_arch_cleanup (void)
 778 {
 779         if (ss_trigger_page)
 780                 mono_vfree (ss_trigger_page, mono_pagesize ());
 781         if (bp_trigger_page)
 782                 mono_vfree (bp_trigger_page, mono_pagesize ());
 783         DeleteCriticalSection (&mini_arch_mutex);
 784 }
 785
 786 /*
 787  * This function returns the optimizations supported on this cpu.
 788  */
 789 guint32
 790 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 791 {
 792 #if !defined(__native_client__)
 793         guint32 opts = 0;
 794
 795         *exclude_mask = 0;
 796
 797         if (mono_hwcap_x86_has_cmov) {
 798                 opts |= MONO_OPT_CMOV;
 799
 800                 if (mono_hwcap_x86_has_fcmov)
 801                         opts |= MONO_OPT_FCMOV;
 802                 else
 803                         *exclude_mask |= MONO_OPT_FCMOV;
 804         } else {
 805                 *exclude_mask |= MONO_OPT_CMOV;
 806         }
 807
 808         if (mono_hwcap_x86_has_sse2)
 809                 opts |= MONO_OPT_SSE2;
 810         else
 811                 *exclude_mask |= MONO_OPT_SSE2;
 812
 813 #ifdef MONO_ARCH_SIMD_INTRINSICS
 814                 /*SIMD intrinsics require at least SSE2.*/
 815                 if (!mono_hwcap_x86_has_sse2)
 816                         *exclude_mask |= MONO_OPT_SIMD;
 817 #endif
 818
 819         return opts;
 820 #else
 821         return MONO_OPT_CMOV | MONO_OPT_FCMOV | MONO_OPT_SSE2;
 822 #endif
 823 }
 824
 825 /*
 826  * This function test for all SSE functions supported.
 827  *
 828  * Returns a bitmask corresponding to all supported versions.
 829  *
 830  */
 831 guint32
 832 mono_arch_cpu_enumerate_simd_versions (void)
 833 {
 834         guint32 sse_opts = 0;
 835
 836         if (mono_hwcap_x86_has_sse1)
 837                 sse_opts |= SIMD_VERSION_SSE1;
 838
 839         if (mono_hwcap_x86_has_sse2)
 840                 sse_opts |= SIMD_VERSION_SSE2;
 841
 842         if (mono_hwcap_x86_has_sse3)
 843                 sse_opts |= SIMD_VERSION_SSE3;
 844
 845         if (mono_hwcap_x86_has_ssse3)
 846                 sse_opts |= SIMD_VERSION_SSSE3;
 847
 848         if (mono_hwcap_x86_has_sse41)
 849                 sse_opts |= SIMD_VERSION_SSE41;
 850
 851         if (mono_hwcap_x86_has_sse42)
 852                 sse_opts |= SIMD_VERSION_SSE42;
 853
 854         if (mono_hwcap_x86_has_sse4a)
 855                 sse_opts |= SIMD_VERSION_SSE4a;
 856
 857         return sse_opts;
 858 }
 859
 860 /*
 861  * Determine whenever the trap whose info is in SIGINFO is caused by
 862  * integer overflow.
 863  */
 864 gboolean
 865 mono_arch_is_int_overflow (void *sigctx, void *info)
 866 {
 867         MonoContext ctx;
 868         guint8* ip;
 869
 870         mono_arch_sigctx_to_monoctx (sigctx, &ctx);
 871
 872         ip = (guint8*)ctx.eip;
 873
 874         if ((ip [0] == 0xf7) && (x86_modrm_mod (ip [1]) == 0x3) && (x86_modrm_reg (ip [1]) == 0x7)) {
 875                 gint32 reg;
 876
 877                 /* idiv REG */
 878                 switch (x86_modrm_rm (ip [1])) {
 879                 case X86_EAX:
 880                         reg = ctx.eax;
 881                         break;
 882                 case X86_ECX:
 883                         reg = ctx.ecx;
 884                         break;
 885                 case X86_EDX:
 886                         reg = ctx.edx;
 887                         break;
 888                 case X86_EBX:
 889                         reg = ctx.ebx;
 890                         break;
 891                 case X86_ESI:
 892                         reg = ctx.esi;
 893                         break;
 894                 case X86_EDI:
 895                         reg = ctx.edi;
 896                         break;
 897                 default:
 898                         g_assert_not_reached ();
 899                         reg = -1;
 900                 }
 901
 902                 if (reg == -1)
 903                         return TRUE;
 904         }
 905
 906         return FALSE;
 907 }
 908
 909 GList *
 910 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
 911 {
 912         GList *vars = NULL;
 913         int i;
 914
 915         for (i = 0; i < cfg->num_varinfo; i++) {
 916                 MonoInst *ins = cfg->varinfo [i];
 917                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
 918
 919                 /* unused vars */
 920                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
 921                         continue;
 922
 923                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
 924                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
 925                         continue;
 926
 927                 /* we dont allocate I1 to registers because there is no simply way to sign extend
 928                  * 8bit quantities in caller saved registers on x86 */
 929                 if (mono_is_regsize_var (ins->inst_vtype) && (ins->inst_vtype->type != MONO_TYPE_I1)) {
 930                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
 931                         g_assert (i == vmv->idx);
 932                         vars = g_list_prepend (vars, vmv);
 933                 }
 934         }
 935
 936         vars = mono_varlist_sort (cfg, vars, 0);
 937
 938         return vars;
 939 }
 940
 941 GList *
 942 mono_arch_get_global_int_regs (MonoCompile *cfg)
 943 {
 944         GList *regs = NULL;
 945
 946         /* we can use 3 registers for global allocation */
 947         regs = g_list_prepend (regs, (gpointer)X86_EBX);
 948         regs = g_list_prepend (regs, (gpointer)X86_ESI);
 949         regs = g_list_prepend (regs, (gpointer)X86_EDI);
 950
 951         return regs;
 952 }
 953
 954 /*
 955  * mono_arch_regalloc_cost:
 956  *
 957  *  Return the cost, in number of memory references, of the action of
 958  * allocating the variable VMV into a register during global register
 959  * allocation.
 960  */
 961 guint32
 962 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
 963 {
 964         MonoInst *ins = cfg->varinfo [vmv->idx];
 965
 966         if (cfg->method->save_lmf)
 967                 /* The register is already saved */
 968                 return (ins->opcode == OP_ARG) ? 1 : 0;
 969         else
 970                 /* push+pop+possible load if it is an argument */
 971                 return (ins->opcode == OP_ARG) ? 3 : 2;
 972 }
 973
 974 static void
 975 set_needs_stack_frame (MonoCompile *cfg, gboolean flag)
 976 {
 977         static int inited = FALSE;
 978         static int count = 0;
 979
 980         if (cfg->arch.need_stack_frame_inited) {
 981                 g_assert (cfg->arch.need_stack_frame == flag);
 982                 return;
 983         }
 984
 985         cfg->arch.need_stack_frame = flag;
 986         cfg->arch.need_stack_frame_inited = TRUE;
 987
 988         if (flag)
 989                 return;
 990
 991         if (!inited) {
 992                 mono_counters_register ("Could eliminate stack frame", MONO_COUNTER_INT|MONO_COUNTER_JIT, &count);
 993                 inited = TRUE;
 994         }
 995         ++count;
 996
 997         //g_print ("will eliminate %s.%s.%s\n", cfg->method->klass->name_space, cfg->method->klass->name, cfg->method->name);
 998 }
 999
1000 static gboolean
1001 needs_stack_frame (MonoCompile *cfg)
1002 {
1003         MonoMethodSignature *sig;
1004         MonoMethodHeader *header;
1005         gboolean result = FALSE;
1006
1007 #if defined(__APPLE__)
1008         /*OSX requires stack frame code to have the correct alignment. */
1009         return TRUE;
1010 #endif
1011
1012         if (cfg->arch.need_stack_frame_inited)
1013                 return cfg->arch.need_stack_frame;
1014
1015         header = cfg->header;
1016         sig = mono_method_signature (cfg->method);
1017
1018         if (cfg->disable_omit_fp)
1019                 result = TRUE;
1020         else if (cfg->flags & MONO_CFG_HAS_ALLOCA)
1021                 result = TRUE;
1022         else if (cfg->method->save_lmf)
1023                 result = TRUE;
1024         else if (cfg->stack_offset)
1025                 result = TRUE;
1026         else if (cfg->param_area)
1027                 result = TRUE;
1028         else if (cfg->flags & (MONO_CFG_HAS_CALLS | MONO_CFG_HAS_ALLOCA | MONO_CFG_HAS_TAIL))
1029                 result = TRUE;
1030         else if (header->num_clauses)
1031                 result = TRUE;
1032         else if (sig->param_count + sig->hasthis)
1033                 result = TRUE;
1034         else if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1035                 result = TRUE;
1036         else if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
1037                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
1038                 result = TRUE;
1039
1040         set_needs_stack_frame (cfg, result);
1041
1042         return cfg->arch.need_stack_frame;
1043 }
1044
1045 /*
1046  * Set var information according to the calling convention. X86 version.
1047  * The locals var stuff should most likely be split in another method.
1048  */
1049 void
1050 mono_arch_allocate_vars (MonoCompile *cfg)
1051 {
1052         MonoMethodSignature *sig;
1053         MonoMethodHeader *header;
1054         MonoInst *inst;
1055         guint32 locals_stack_size, locals_stack_align;
1056         int i, offset;
1057         gint32 *offsets;
1058         CallInfo *cinfo;
1059
1060         header = cfg->header;
1061         sig = mono_method_signature (cfg->method);
1062
1063         cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
1064
1065         cfg->frame_reg = X86_EBP;
1066         offset = 0;
1067
1068         if (cfg->has_atomic_add_new_i4 || cfg->has_atomic_exchange_i4) {
1069                 /* The opcode implementations use callee-saved regs as scratch regs by pushing and pop-ing them, but that is not async safe */
1070                 cfg->used_int_regs |= (1 << X86_EBX) | (1 << X86_EDI) | (1 << X86_ESI);
1071         }
1072
1073         /* Reserve space to save LMF and caller saved registers */
1074
1075         if (cfg->method->save_lmf) {
1076                 /* The LMF var is allocated normally */
1077         } else {
1078                 if (cfg->used_int_regs & (1 << X86_EBX)) {
1079                         offset += 4;
1080                 }
1081
1082                 if (cfg->used_int_regs & (1 << X86_EDI)) {
1083                         offset += 4;
1084                 }
1085
1086                 if (cfg->used_int_regs & (1 << X86_ESI)) {
1087                         offset += 4;
1088                 }
1089         }
1090
1091         switch (cinfo->ret.storage) {
1092         case ArgValuetypeInReg:
1093                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1094                 offset += 8;
1095                 cfg->ret->opcode = OP_REGOFFSET;
1096                 cfg->ret->inst_basereg = X86_EBP;
1097                 cfg->ret->inst_offset = - offset;
1098                 break;
1099         default:
1100                 break;
1101         }
1102
1103         /* Allocate locals */
1104         offsets = mono_allocate_stack_slots (cfg, TRUE, &locals_stack_size, &locals_stack_align);
1105         if (locals_stack_size > MONO_ARCH_MAX_FRAME_SIZE) {
1106                 char *mname = mono_method_full_name (cfg->method, TRUE);
1107                 cfg->exception_type = MONO_EXCEPTION_INVALID_PROGRAM;
1108                 cfg->exception_message = g_strdup_printf ("Method %s stack is too big.", mname);
1109                 g_free (mname);
1110                 return;
1111         }
1112         if (locals_stack_align) {
1113                 int prev_offset = offset;
1114
1115                 offset += (locals_stack_align - 1);
1116                 offset &= ~(locals_stack_align - 1);
1117
1118                 while (prev_offset < offset) {
1119                         prev_offset += 4;
1120                         mini_gc_set_slot_type_from_fp (cfg, - prev_offset, SLOT_NOREF);
1121                 }
1122         }
1123         cfg->locals_min_stack_offset = - (offset + locals_stack_size);
1124         cfg->locals_max_stack_offset = - offset;
1125         /*
1126          * EBP is at alignment 8 % MONO_ARCH_FRAME_ALIGNMENT, so if we
1127          * have locals larger than 8 bytes we need to make sure that
1128          * they have the appropriate offset.
1129          */
1130         if (MONO_ARCH_FRAME_ALIGNMENT > 8 && locals_stack_align > 8)
1131                 offset += MONO_ARCH_FRAME_ALIGNMENT - sizeof (gpointer) * 2;
1132         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1133                 if (offsets [i] != -1) {
1134                         MonoInst *inst = cfg->varinfo [i];
1135                         inst->opcode = OP_REGOFFSET;
1136                         inst->inst_basereg = X86_EBP;
1137                         inst->inst_offset = - (offset + offsets [i]);
1138                         //printf ("allocated local %d to ", i); mono_print_tree_nl (inst);
1139                 }
1140         }
1141         offset += locals_stack_size;
1142
1143
1144         /*
1145          * Allocate arguments+return value
1146          */
1147
1148         switch (cinfo->ret.storage) {
1149         case ArgOnStack:
1150                 if (cfg->vret_addr) {
1151                         /*
1152                          * In the new IR, the cfg->vret_addr variable represents the
1153                          * vtype return value.
1154                          */
1155                         cfg->vret_addr->opcode = OP_REGOFFSET;
1156                         cfg->vret_addr->inst_basereg = cfg->frame_reg;
1157                         cfg->vret_addr->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1158                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1159                                 printf ("vret_addr =");
1160                                 mono_print_ins (cfg->vret_addr);
1161                         }
1162                 } else {
1163                         cfg->ret->opcode = OP_REGOFFSET;
1164                         cfg->ret->inst_basereg = X86_EBP;
1165                         cfg->ret->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1166                 }
1167                 break;
1168         case ArgValuetypeInReg:
1169                 break;
1170         case ArgInIReg:
1171                 cfg->ret->opcode = OP_REGVAR;
1172                 cfg->ret->inst_c0 = cinfo->ret.reg;
1173                 cfg->ret->dreg = cinfo->ret.reg;
1174                 break;
1175         case ArgNone:
1176         case ArgOnFloatFpStack:
1177         case ArgOnDoubleFpStack:
1178                 break;
1179         default:
1180                 g_assert_not_reached ();
1181         }
1182
1183         if (sig->call_convention == MONO_CALL_VARARG) {
1184                 g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1185                 cfg->sig_cookie = cinfo->sig_cookie.offset + ARGS_OFFSET;
1186         }
1187
1188         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1189                 ArgInfo *ainfo = &cinfo->args [i];
1190                 inst = cfg->args [i];
1191                 if (inst->opcode != OP_REGVAR) {
1192                         inst->opcode = OP_REGOFFSET;
1193                         inst->inst_basereg = X86_EBP;
1194                 }
1195                 inst->inst_offset = ainfo->offset + ARGS_OFFSET;
1196         }
1197
1198         cfg->stack_offset = offset;
1199 }
1200
1201 void
1202 mono_arch_create_vars (MonoCompile *cfg)
1203 {
1204         MonoType *sig_ret;
1205         MonoMethodSignature *sig;
1206         CallInfo *cinfo;
1207
1208         sig = mono_method_signature (cfg->method);
1209
1210         cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
1211         sig_ret = mini_replace_type (sig->ret);
1212
1213         if (cinfo->ret.storage == ArgValuetypeInReg)
1214                 cfg->ret_var_is_local = TRUE;
1215         if ((cinfo->ret.storage != ArgValuetypeInReg) && (MONO_TYPE_ISSTRUCT (sig_ret) || mini_is_gsharedvt_variable_type (cfg, sig_ret))) {
1216                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1217         }
1218
1219 #ifdef MONO_X86_NO_PUSHES
1220         cfg->arch.no_pushes = TRUE;
1221 #endif
1222
1223         if (cfg->method->save_lmf) {
1224                 cfg->create_lmf_var = TRUE;
1225                 cfg->lmf_ir = TRUE;
1226 #ifndef HOST_WIN32
1227                 cfg->lmf_ir_mono_lmf = TRUE;
1228 #endif
1229         }
1230
1231         cfg->arch_eh_jit_info = 1;
1232 }
1233
1234 /*
1235  * It is expensive to adjust esp for each individual fp argument pushed on the stack
1236  * so we try to do it just once when we have multiple fp arguments in a row.
1237  * We don't use this mechanism generally because for int arguments the generated code
1238  * is slightly bigger and new generation cpus optimize away the dependency chains
1239  * created by push instructions on the esp value.
1240  * fp_arg_setup is the first argument in the execution sequence where the esp register
1241  * is modified.
1242  */
1243 static G_GNUC_UNUSED int
1244 collect_fp_stack_space (MonoMethodSignature *sig, int start_arg, int *fp_arg_setup)
1245 {
1246         int fp_space = 0;
1247         MonoType *t;
1248
1249         for (; start_arg < sig->param_count; ++start_arg) {
1250                 t = mini_replace_type (sig->params [start_arg]);
1251                 if (!t->byref && t->type == MONO_TYPE_R8) {
1252                         fp_space += sizeof (double);
1253                         *fp_arg_setup = start_arg;
1254                 } else {
1255                         break;
1256                 }
1257         }
1258         return fp_space;
1259 }
1260
1261 static void
1262 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1263 {
1264         MonoMethodSignature *tmp_sig;
1265         int sig_reg;
1266
1267         /*
1268          * mono_ArgIterator_Setup assumes the signature cookie is
1269          * passed first and all the arguments which were before it are
1270          * passed on the stack after the signature. So compensate by
1271          * passing a different signature.
1272          */
1273         tmp_sig = mono_metadata_signature_dup (call->signature);
1274         tmp_sig->param_count -= call->signature->sentinelpos;
1275         tmp_sig->sentinelpos = 0;
1276         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1277
1278         if (cfg->compile_aot) {
1279                 sig_reg = mono_alloc_ireg (cfg);
1280                 MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
1281                 if (cfg->arch.no_pushes) {
1282                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->sig_cookie.offset, sig_reg);
1283                 } else {
1284                         MONO_EMIT_NEW_UNALU (cfg, OP_X86_PUSH, -1, sig_reg);
1285                 }
1286         } else {
1287                 if (cfg->arch.no_pushes) {
1288                         MONO_EMIT_NEW_STORE_MEMBASE_IMM (cfg, OP_STORE_MEMBASE_IMM, X86_ESP, cinfo->sig_cookie.offset, tmp_sig);
1289                 } else {
1290                         MONO_EMIT_NEW_BIALU_IMM (cfg, OP_X86_PUSH_IMM, -1, -1, tmp_sig);
1291                 }
1292         }
1293 }
1294
1295 #ifdef ENABLE_LLVM
1296 LLVMCallInfo*
1297 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1298 {
1299         int i, n;
1300         CallInfo *cinfo;
1301         ArgInfo *ainfo;
1302         LLVMCallInfo *linfo;
1303         MonoType *t, *sig_ret;
1304
1305         n = sig->param_count + sig->hasthis;
1306
1307         cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
1308         sig_ret = sig->ret;
1309
1310         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1311
1312         /*
1313          * LLVM always uses the native ABI while we use our own ABI, the
1314          * only difference is the handling of vtypes:
1315          * - we only pass/receive them in registers in some cases, and only
1316          *   in 1 or 2 integer registers.
1317          */
1318         if (cinfo->ret.storage == ArgValuetypeInReg) {
1319                 if (sig->pinvoke) {
1320                         cfg->exception_message = g_strdup ("pinvoke + vtypes");
1321                         cfg->disable_llvm = TRUE;
1322                         return linfo;
1323                 }
1324
1325                 cfg->exception_message = g_strdup ("vtype ret in call");
1326                 cfg->disable_llvm = TRUE;
1327                 /*
1328                 linfo->ret.storage = LLVMArgVtypeInReg;
1329                 for (j = 0; j < 2; ++j)
1330                         linfo->ret.pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, cinfo->ret.pair_storage [j]);
1331                 */
1332         }
1333
1334         if (mini_type_is_vtype (cfg, sig_ret) && cinfo->ret.storage == ArgInIReg) {
1335                 /* Vtype returned using a hidden argument */
1336                 linfo->ret.storage = LLVMArgVtypeRetAddr;
1337                 linfo->vret_arg_index = cinfo->vret_arg_index;
1338         }
1339
1340         if (mini_type_is_vtype (cfg, sig_ret) && cinfo->ret.storage != ArgInIReg) {
1341                 // FIXME:
1342                 cfg->exception_message = g_strdup ("vtype ret in call");
1343                 cfg->disable_llvm = TRUE;
1344         }
1345
1346         for (i = 0; i < n; ++i) {
1347                 ainfo = cinfo->args + i;
1348
1349                 if (i >= sig->hasthis)
1350                         t = sig->params [i - sig->hasthis];
1351                 else
1352                         t = &mono_defaults.int_class->byval_arg;
1353
1354                 linfo->args [i].storage = LLVMArgNone;
1355
1356                 switch (ainfo->storage) {
1357                 case ArgInIReg:
1358                         linfo->args [i].storage = LLVMArgInIReg;
1359                         break;
1360                 case ArgInDoubleSSEReg:
1361                 case ArgInFloatSSEReg:
1362                         linfo->args [i].storage = LLVMArgInFPReg;
1363                         break;
1364                 case ArgOnStack:
1365                         if (mini_type_is_vtype (cfg, t)) {
1366                                 if (mono_class_value_size (mono_class_from_mono_type (t), NULL) == 0)
1367                                 /* LLVM seems to allocate argument space for empty structures too */
1368                                         linfo->args [i].storage = LLVMArgNone;
1369                                 else
1370                                         linfo->args [i].storage = LLVMArgVtypeByVal;
1371                         } else {
1372                                 linfo->args [i].storage = LLVMArgInIReg;
1373                                 if (t->byref) {
1374                                         if (t->type == MONO_TYPE_R4)
1375                                                 linfo->args [i].storage = LLVMArgInFPReg;
1376                                         else if (t->type == MONO_TYPE_R8)
1377                                                 linfo->args [i].storage = LLVMArgInFPReg;
1378                                 }
1379                         }
1380                         break;
1381                 case ArgValuetypeInReg:
1382                         if (sig->pinvoke) {
1383                                 cfg->exception_message = g_strdup ("pinvoke + vtypes");
1384                                 cfg->disable_llvm = TRUE;
1385                                 return linfo;
1386                         }
1387
1388                         cfg->exception_message = g_strdup ("vtype arg");
1389                         cfg->disable_llvm = TRUE;
1390                         /*
1391                         linfo->args [i].storage = LLVMArgVtypeInReg;
1392                         for (j = 0; j < 2; ++j)
1393                                 linfo->args [i].pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
1394                         */
1395                         break;
1396                 case ArgGSharedVt:
1397                         linfo->args [i].storage = LLVMArgGSharedVt;
1398                         break;
1399                 default:
1400                         cfg->exception_message = g_strdup ("ainfo->storage");
1401                         cfg->disable_llvm = TRUE;
1402                         break;
1403                 }
1404         }
1405
1406         return linfo;
1407 }
1408 #endif
1409
1410 static void
1411 emit_gc_param_slot_def (MonoCompile *cfg, int sp_offset, MonoType *t)
1412 {
1413         if (cfg->compute_gc_maps) {
1414                 MonoInst *def;
1415
1416                 /* Needs checking if the feature will be enabled again */
1417                 g_assert (!cfg->arch.no_pushes);
1418
1419                 /* On x86, the offsets are from the sp value before the start of the call sequence */
1420                 if (t == NULL)
1421                         t = &mono_defaults.int_class->byval_arg;
1422                 EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, sp_offset, t);
1423         }
1424 }
1425
1426 void
1427 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
1428 {
1429         MonoType *sig_ret;
1430         MonoInst *arg, *in;
1431         MonoMethodSignature *sig;
1432         int i, j, n;
1433         CallInfo *cinfo;
1434         int sentinelpos = 0, sp_offset = 0;
1435
1436         sig = call->signature;
1437         n = sig->param_count + sig->hasthis;
1438         sig_ret = mini_replace_type (sig->ret);
1439
1440         cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
1441         call->call_info = cinfo;
1442
1443         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1444                 sentinelpos = sig->sentinelpos + (sig->hasthis ? 1 : 0);
1445
1446         if (cinfo->need_stack_align && !cfg->arch.no_pushes) {
1447                 MONO_INST_NEW (cfg, arg, OP_SUB_IMM);
1448                 arg->dreg = X86_ESP;
1449                 arg->sreg1 = X86_ESP;
1450                 arg->inst_imm = cinfo->stack_align_amount;
1451                 MONO_ADD_INS (cfg->cbb, arg);
1452                 for (i = 0; i < cinfo->stack_align_amount; i += sizeof (mgreg_t)) {
1453                         sp_offset += 4;
1454
1455                         emit_gc_param_slot_def (cfg, sp_offset, NULL);
1456                 }
1457         }
1458
1459         if (sig_ret && MONO_TYPE_ISSTRUCT (sig_ret)) {
1460                 if (cinfo->ret.storage == ArgValuetypeInReg) {
1461                         /*
1462                          * Tell the JIT to use a more efficient calling convention: call using
1463                          * OP_CALL, compute the result location after the call, and save the
1464                          * result there.
1465                          */
1466                         call->vret_in_reg = TRUE;
1467                         if (call->vret_var)
1468                                 NULLIFY_INS (call->vret_var);
1469                 }
1470         }
1471
1472         // FIXME: Emit EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF everywhere
1473
1474         /* Handle the case where there are no implicit arguments */
1475         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sentinelpos)) {
1476                 emit_sig_cookie (cfg, call, cinfo);
1477                 sp_offset = (cfg->arch.no_pushes) ? cinfo->sig_cookie.offset : (sp_offset + 4);
1478                 emit_gc_param_slot_def (cfg, sp_offset, NULL);
1479         }
1480
1481         /* Arguments are pushed in the reverse order */
1482         for (i = n - 1; i >= 0; i --) {
1483                 ArgInfo *ainfo = cinfo->args + i;
1484                 MonoType *orig_type, *t;
1485                 int argsize;
1486
1487                 if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && i == 0) {
1488                         MonoInst *vtarg;
1489                         /* Push the vret arg before the first argument */
1490                         if (cfg->arch.no_pushes) {
1491                                 MONO_INST_NEW (cfg, vtarg, OP_STORE_MEMBASE_REG);
1492                                 vtarg->type = STACK_MP;
1493                                 vtarg->inst_destbasereg = X86_ESP;
1494                                 vtarg->sreg1 = call->vret_var->dreg;
1495                                 vtarg->inst_offset = cinfo->ret.offset;
1496                                 MONO_ADD_INS (cfg->cbb, vtarg);
1497                                 sp_offset = cinfo->ret.offset;
1498                         } else {
1499                                 MONO_INST_NEW (cfg, vtarg, OP_X86_PUSH);
1500                                 vtarg->type = STACK_MP;
1501                                 vtarg->sreg1 = call->vret_var->dreg;
1502                                 MONO_ADD_INS (cfg->cbb, vtarg);
1503                                 sp_offset += 4;
1504                         }
1505                         emit_gc_param_slot_def (cfg, sp_offset, NULL);
1506                 }
1507
1508                 if (i >= sig->hasthis)
1509                         t = sig->params [i - sig->hasthis];
1510                 else
1511                         t = &mono_defaults.int_class->byval_arg;
1512                 orig_type = t;
1513                 t = mini_type_get_underlying_type (cfg->generic_sharing_context, t);
1514
1515                 MONO_INST_NEW (cfg, arg, OP_X86_PUSH);
1516
1517                 in = call->args [i];
1518                 arg->cil_code = in->cil_code;
1519                 arg->sreg1 = in->dreg;
1520                 arg->type = in->type;
1521
1522                 g_assert (in->dreg != -1);
1523
1524                 if (ainfo->storage == ArgGSharedVt) {
1525                         arg->opcode = OP_OUTARG_VT;
1526                         arg->sreg1 = in->dreg;
1527                         arg->klass = in->klass;
1528                         arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1529                         memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1530                         sp_offset += 4;
1531                         MONO_ADD_INS (cfg->cbb, arg);
1532                 } else if ((i >= sig->hasthis) && (MONO_TYPE_ISSTRUCT(t))) {
1533                         guint32 align;
1534                         guint32 size;
1535
1536                         g_assert (in->klass);
1537
1538                         if (t->type == MONO_TYPE_TYPEDBYREF) {
1539                                 size = sizeof (MonoTypedRef);
1540                                 align = sizeof (gpointer);
1541                         }
1542                         else {
1543                                 size = mini_type_stack_size_full (cfg->generic_sharing_context, &in->klass->byval_arg, &align, sig->pinvoke);
1544                         }
1545
1546                         if (size > 0) {
1547                                 arg->opcode = OP_OUTARG_VT;
1548                                 arg->sreg1 = in->dreg;
1549                                 arg->klass = in->klass;
1550                                 arg->backend.size = size;
1551                                 arg->inst_p0 = call;
1552                                 arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1553                                 memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1554
1555                                 MONO_ADD_INS (cfg->cbb, arg);
1556                                 if (ainfo->storage != ArgValuetypeInReg) {
1557                                         sp_offset = (cfg->arch.no_pushes) ? ainfo->offset : (sp_offset + size);
1558                                         emit_gc_param_slot_def (cfg, sp_offset, orig_type);
1559                                 }
1560                         }
1561                 } else {
1562                         switch (ainfo->storage) {
1563                         case ArgOnStack:
1564                                 if (!t->byref) {
1565                                         if (t->type == MONO_TYPE_R4) {
1566                                                 if (cfg->arch.no_pushes) {
1567                                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1568                                                 } else {
1569                                                         MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SUB_IMM, X86_ESP, X86_ESP, 4);
1570                                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, X86_ESP, 0, in->dreg);
1571                                                 }
1572                                                 argsize = 4;
1573                                         } else if (t->type == MONO_TYPE_R8) {
1574                                                 if (cfg->arch.no_pushes) {
1575                                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1576                                                 } else {
1577                                                         MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SUB_IMM, X86_ESP, X86_ESP, 8);
1578                                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, X86_ESP, 0, in->dreg);
1579                                                 }
1580                                                 argsize = 8;
1581                                         } else if (t->type == MONO_TYPE_I8 || t->type == MONO_TYPE_U8) {
1582                                                 if (cfg->arch.no_pushes) {
1583                                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset + 4, in->dreg + 2);
1584                                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg + 1);
1585                                                 } else {
1586                                                         MONO_EMIT_NEW_UNALU (cfg, OP_X86_PUSH, -1, in->dreg + 2);
1587                                                         MONO_EMIT_NEW_UNALU (cfg, OP_X86_PUSH, -1, in->dreg + 1);
1588                                                         sp_offset += 4;
1589                                                 }
1590                                                 argsize = 4;
1591                                         } else {
1592                                                 if (cfg->arch.no_pushes) {
1593                                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1594                                                 } else {
1595                                                         arg->opcode = OP_X86_PUSH;
1596                                                         MONO_ADD_INS (cfg->cbb, arg);
1597                                                 }
1598                                                 argsize = 4;
1599                                         }
1600                                 } else {
1601                                         if (cfg->arch.no_pushes) {
1602                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1603                                         } else {
1604                                                 arg->opcode = OP_X86_PUSH;
1605                                                 MONO_ADD_INS (cfg->cbb, arg);
1606                                         }
1607                                         argsize = 4;
1608                                 }
1609                                 break;
1610                         case ArgInIReg:
1611                                 arg->opcode = OP_MOVE;
1612                                 arg->dreg = ainfo->reg;
1613                                 MONO_ADD_INS (cfg->cbb, arg);
1614                                 argsize = 0;
1615                                 break;
1616                         default:
1617                                 g_assert_not_reached ();
1618                         }
1619
1620                         sp_offset = (cfg->arch.no_pushes) ? ainfo->offset : (sp_offset + argsize);
1621
1622                         if (cfg->compute_gc_maps) {
1623                                 if (argsize == 4) {
1624                                         /* FIXME: The == STACK_OBJ check might be fragile ? */
1625                                         if (sig->hasthis && i == 0 && call->args [i]->type == STACK_OBJ) {
1626                                                 /* this */
1627                                                 if (call->need_unbox_trampoline)
1628                                                         /* The unbox trampoline transforms this into a managed pointer */
1629                                                         emit_gc_param_slot_def (cfg, sp_offset, &mono_defaults.int_class->this_arg);
1630                                                 else
1631                                                         emit_gc_param_slot_def (cfg, sp_offset, &mono_defaults.object_class->byval_arg);
1632                                         } else {
1633                                                 emit_gc_param_slot_def (cfg, sp_offset, orig_type);
1634                                         }
1635                                 } else {
1636                                         /* i8/r8 */
1637                                         for (j = 0; j < argsize; j += 4) {
1638                                                 if (cfg->arch.no_pushes)
1639                                                         emit_gc_param_slot_def (cfg, sp_offset + j, NULL);
1640                                                 else
1641                                                         emit_gc_param_slot_def (cfg, sp_offset - j, NULL);
1642                                         }
1643                                 }
1644                         }
1645                 }
1646
1647                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sentinelpos)) {
1648                         /* Emit the signature cookie just before the implicit arguments */
1649                         emit_sig_cookie (cfg, call, cinfo);
1650                         sp_offset = (cfg->arch.no_pushes) ? cinfo->sig_cookie.offset : (sp_offset + 4);
1651                         emit_gc_param_slot_def (cfg, sp_offset, NULL);
1652                 }
1653         }
1654
1655         if (sig_ret && (MONO_TYPE_ISSTRUCT (sig_ret) || cinfo->vtype_retaddr)) {
1656                 MonoInst *vtarg;
1657
1658                 if (cinfo->ret.storage == ArgValuetypeInReg) {
1659                         /* Already done */
1660                 }
1661                 else if (cinfo->ret.storage == ArgInIReg) {
1662                         NOT_IMPLEMENTED;
1663                         /* The return address is passed in a register */
1664                         MONO_INST_NEW (cfg, vtarg, OP_MOVE);
1665                         vtarg->sreg1 = call->inst.dreg;
1666                         vtarg->dreg = mono_alloc_ireg (cfg);
1667                         MONO_ADD_INS (cfg->cbb, vtarg);
1668
1669                         mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
1670                 } else if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
1671                         if (cfg->arch.no_pushes) {
1672                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->ret.offset, call->vret_var->dreg);
1673                                 sp_offset = cinfo->ret.offset;
1674                         } else {
1675                                 MonoInst *vtarg;
1676                                 MONO_INST_NEW (cfg, vtarg, OP_X86_PUSH);
1677                                 vtarg->type = STACK_MP;
1678                                 vtarg->sreg1 = call->vret_var->dreg;
1679                                 MONO_ADD_INS (cfg->cbb, vtarg);
1680                                 sp_offset += 4;
1681                         }
1682                         emit_gc_param_slot_def (cfg, sp_offset, NULL);
1683                 }
1684
1685                 /* if the function returns a struct on stack, the called method already does a ret $0x4 */
1686                 if (!cfg->arch.no_pushes)
1687                         cinfo->stack_usage -= cinfo->callee_stack_pop;
1688         }
1689
1690         call->stack_usage = cinfo->stack_usage;
1691         call->stack_align_amount = cinfo->stack_align_amount;
1692         if (!cfg->arch.no_pushes)
1693                 cfg->arch.param_area_size = MAX (cfg->arch.param_area_size, sp_offset);
1694 }
1695
1696 void
1697 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
1698 {
1699         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
1700         ArgInfo *ainfo = ins->inst_p1;
1701         MonoInst *arg;
1702         int size = ins->backend.size;
1703
1704         if (ainfo->storage == ArgValuetypeInReg) {
1705                 int dreg = mono_alloc_ireg (cfg);
1706                 switch (size) {
1707                 case 1:
1708                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, 0);
1709                         break;
1710                 case 2:
1711                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU2_MEMBASE, dreg, src->dreg, 0);
1712                         break;
1713                 case 4:
1714                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1715                         break;
1716                 case 3: /* FIXME */
1717                 default:
1718                         g_assert_not_reached ();
1719                 }
1720                 mono_call_inst_add_outarg_reg (cfg, call, dreg, ainfo->reg, FALSE);
1721         }
1722         else {
1723                 if (cfg->gsharedvt && mini_is_gsharedvt_klass (cfg, ins->klass)) {
1724                         /* Pass by addr */
1725                         if (cfg->arch.no_pushes) {
1726                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, src->dreg);
1727                         } else {
1728                                 MONO_INST_NEW (cfg, arg, OP_X86_PUSH);
1729                                 arg->sreg1 = src->dreg;
1730                                 MONO_ADD_INS (cfg->cbb, arg);
1731                         }
1732                 } else if (size <= 4) {
1733                         if (cfg->arch.no_pushes) {
1734                                 int dreg = mono_alloc_ireg (cfg);
1735                                 MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1736                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, dreg);
1737                         } else {
1738                                 MONO_INST_NEW (cfg, arg, OP_X86_PUSH_MEMBASE);
1739                                 arg->sreg1 = src->dreg;
1740                                 MONO_ADD_INS (cfg->cbb, arg);
1741                         }
1742                 } else if (size <= 20) {
1743                         if (cfg->arch.no_pushes) {
1744                                 mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1745                         } else {
1746                                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SUB_IMM, X86_ESP, X86_ESP, ALIGN_TO (size, 4));
1747                                 mini_emit_memcpy (cfg, X86_ESP, 0, src->dreg, 0, size, 4);
1748                         }
1749                 } else {
1750                         if (cfg->arch.no_pushes) {
1751                                 // FIXME: Code growth
1752                                 mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1753                         } else {
1754                                 MONO_INST_NEW (cfg, arg, OP_X86_PUSH_OBJ);
1755                                 arg->inst_basereg = src->dreg;
1756                                 arg->inst_offset = 0;
1757                                 arg->inst_imm = size;
1758
1759                                 MONO_ADD_INS (cfg->cbb, arg);
1760                         }
1761                 }
1762         }
1763 }
1764
1765 void
1766 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
1767 {
1768         MonoType *ret = mini_type_get_underlying_type (cfg->generic_sharing_context, mono_method_signature (method)->ret);
1769
1770         if (!ret->byref) {
1771                 if (ret->type == MONO_TYPE_R4) {
1772                         if (COMPILE_LLVM (cfg))
1773                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1774                         /* Nothing to do */
1775                         return;
1776                 } else if (ret->type == MONO_TYPE_R8) {
1777                         if (COMPILE_LLVM (cfg))
1778                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1779                         /* Nothing to do */
1780                         return;
1781                 } else if (ret->type == MONO_TYPE_I8 || ret->type == MONO_TYPE_U8) {
1782                         if (COMPILE_LLVM (cfg))
1783                                 MONO_EMIT_NEW_UNALU (cfg, OP_LMOVE, cfg->ret->dreg, val->dreg);
1784                         else {
1785                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EAX, val->dreg + 1);
1786                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EDX, val->dreg + 2);
1787                         }
1788                         return;
1789                 }
1790         }
1791
1792         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
1793 }
1794
1795 /*
1796  * Allow tracing to work with this interface (with an optional argument)
1797  */
1798 void*
1799 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
1800 {
1801         guchar *code = p;
1802
1803         g_assert (MONO_ARCH_FRAME_ALIGNMENT >= 8);
1804         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 8);
1805
1806         /* if some args are passed in registers, we need to save them here */
1807         x86_push_reg (code, X86_EBP);
1808
1809         if (cfg->compile_aot) {
1810                 x86_push_imm (code, cfg->method);
1811                 x86_mov_reg_imm (code, X86_EAX, func);
1812                 x86_call_reg (code, X86_EAX);
1813         } else {
1814                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, cfg->method);
1815                 x86_push_imm (code, cfg->method);
1816                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1817                 x86_call_code (code, 0);
1818         }
1819         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT);
1820
1821         return code;
1822 }
1823
1824 enum {
1825         SAVE_NONE,
1826         SAVE_STRUCT,
1827         SAVE_EAX,
1828         SAVE_EAX_EDX,
1829         SAVE_FP
1830 };
1831
1832 void*
1833 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
1834 {
1835         guchar *code = p;
1836         int arg_size = 0, stack_usage = 0, save_mode = SAVE_NONE;
1837         MonoMethod *method = cfg->method;
1838         MonoType *ret_type = mini_type_get_underlying_type (cfg->generic_sharing_context, mono_method_signature (method)->ret);
1839
1840         switch (ret_type->type) {
1841         case MONO_TYPE_VOID:
1842                 /* special case string .ctor icall */
1843                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class) {
1844                         save_mode = SAVE_EAX;
1845                         stack_usage = enable_arguments ? 8 : 4;
1846                 } else
1847                         save_mode = SAVE_NONE;
1848                 break;
1849         case MONO_TYPE_I8:
1850         case MONO_TYPE_U8:
1851                 save_mode = SAVE_EAX_EDX;
1852                 stack_usage = enable_arguments ? 16 : 8;
1853                 break;
1854         case MONO_TYPE_R4:
1855         case MONO_TYPE_R8:
1856                 save_mode = SAVE_FP;
1857                 stack_usage = enable_arguments ? 16 : 8;
1858                 break;
1859         case MONO_TYPE_GENERICINST:
1860                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
1861                         save_mode = SAVE_EAX;
1862                         stack_usage = enable_arguments ? 8 : 4;
1863                         break;
1864                 }
1865                 /* Fall through */
1866         case MONO_TYPE_VALUETYPE:
1867                 // FIXME: Handle SMALL_STRUCT_IN_REG here for proper alignment on darwin-x86
1868                 save_mode = SAVE_STRUCT;
1869                 stack_usage = enable_arguments ? 4 : 0;
1870                 break;
1871         default:
1872                 save_mode = SAVE_EAX;
1873                 stack_usage = enable_arguments ? 8 : 4;
1874                 break;
1875         }
1876
1877         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage - 4);
1878
1879         switch (save_mode) {
1880         case SAVE_EAX_EDX:
1881                 x86_push_reg (code, X86_EDX);
1882                 x86_push_reg (code, X86_EAX);
1883                 if (enable_arguments) {
1884                         x86_push_reg (code, X86_EDX);
1885                         x86_push_reg (code, X86_EAX);
1886                         arg_size = 8;
1887                 }
1888                 break;
1889         case SAVE_EAX:
1890                 x86_push_reg (code, X86_EAX);
1891                 if (enable_arguments) {
1892                         x86_push_reg (code, X86_EAX);
1893                         arg_size = 4;
1894                 }
1895                 break;
1896         case SAVE_FP:
1897                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1898                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1899                 if (enable_arguments) {
1900                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1901                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1902                         arg_size = 8;
1903                 }
1904                 break;
1905         case SAVE_STRUCT:
1906                 if (enable_arguments) {
1907                         x86_push_membase (code, X86_EBP, 8);
1908                         arg_size = 4;
1909                 }
1910                 break;
1911         case SAVE_NONE:
1912         default:
1913                 break;
1914         }
1915
1916         if (cfg->compile_aot) {
1917                 x86_push_imm (code, method);
1918                 x86_mov_reg_imm (code, X86_EAX, func);
1919                 x86_call_reg (code, X86_EAX);
1920         } else {
1921                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, method);
1922                 x86_push_imm (code, method);
1923                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1924                 x86_call_code (code, 0);
1925         }
1926
1927         x86_alu_reg_imm (code, X86_ADD, X86_ESP, arg_size + 4);
1928
1929         switch (save_mode) {
1930         case SAVE_EAX_EDX:
1931                 x86_pop_reg (code, X86_EAX);
1932                 x86_pop_reg (code, X86_EDX);
1933                 break;
1934         case SAVE_EAX:
1935                 x86_pop_reg (code, X86_EAX);
1936                 break;
1937         case SAVE_FP:
1938                 x86_fld_membase (code, X86_ESP, 0, TRUE);
1939                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
1940                 break;
1941         case SAVE_NONE:
1942         default:
1943                 break;
1944         }
1945
1946         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage);
1947
1948         return code;
1949 }
1950
1951 #define EMIT_COND_BRANCH(ins,cond,sign) \
1952 if (ins->inst_true_bb->native_offset) { \
1953         x86_branch (code, cond, cfg->native_code + ins->inst_true_bb->native_offset, sign); \
1954 } else { \
1955         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
1956         if ((cfg->opt & MONO_OPT_BRANCH) && \
1957             x86_is_imm8 (ins->inst_true_bb->max_offset - cpos)) \
1958                 x86_branch8 (code, cond, 0, sign); \
1959         else \
1960                 x86_branch32 (code, cond, 0, sign); \
1961 }
1962
1963 /*
1964  *      Emit an exception if condition is fail and
1965  *  if possible do a directly branch to target
1966  */
1967 #define EMIT_COND_SYSTEM_EXCEPTION(cond,signed,exc_name)            \
1968         do {                                                        \
1969                 MonoInst *tins = mono_branch_optimize_exception_target (cfg, bb, exc_name); \
1970                 if (tins == NULL) {                                                                             \
1971                         mono_add_patch_info (cfg, code - cfg->native_code,   \
1972                                         MONO_PATCH_INFO_EXC, exc_name);  \
1973                         x86_branch32 (code, cond, 0, signed);               \
1974                 } else {        \
1975                         EMIT_COND_BRANCH (tins, cond, signed);  \
1976                 }                       \
1977         } while (0);
1978
1979 #define EMIT_FPCOMPARE(code) do { \
1980         x86_fcompp (code); \
1981         x86_fnstsw (code); \
1982 } while (0);
1983
1984
1985 static guint8*
1986 emit_call (MonoCompile *cfg, guint8 *code, guint32 patch_type, gconstpointer data)
1987 {
1988         gboolean needs_paddings = TRUE;
1989         guint32 pad_size;
1990         MonoJumpInfo *jinfo = NULL;
1991
1992         if (cfg->abs_patches) {
1993                 jinfo = g_hash_table_lookup (cfg->abs_patches, data);
1994                 if (jinfo && jinfo->type == MONO_PATCH_INFO_JIT_ICALL_ADDR)
1995                         needs_paddings = FALSE;
1996         }
1997
1998         if (cfg->compile_aot)
1999                 needs_paddings = FALSE;
2000         /*The address must be 4 bytes aligned to avoid spanning multiple cache lines.
2001         This is required for code patching to be safe on SMP machines.
2002         */
2003         pad_size = (guint32)(code + 1 - cfg->native_code) & 0x3;
2004 #ifndef __native_client_codegen__
2005         if (needs_paddings && pad_size)
2006                 x86_padding (code, 4 - pad_size);
2007 #endif
2008
2009         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
2010         x86_call_code (code, 0);
2011
2012         return code;
2013 }
2014
2015 #define INST_IGNORES_CFLAGS(opcode) (!(((opcode) == OP_ADC) || ((opcode) == OP_IADC) || ((opcode) == OP_ADC_IMM) || ((opcode) == OP_IADC_IMM) || ((opcode) == OP_SBB) || ((opcode) == OP_ISBB) || ((opcode) == OP_SBB_IMM) || ((opcode) == OP_ISBB_IMM)))
2016
2017 /*
2018  * mono_peephole_pass_1:
2019  *
2020  *   Perform peephole opts which should/can be performed before local regalloc
2021  */
2022 void
2023 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2024 {
2025         MonoInst *ins, *n;
2026
2027         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
2028                 MonoInst *last_ins = ins->prev;
2029
2030                 switch (ins->opcode) {
2031                 case OP_IADD_IMM:
2032                 case OP_ADD_IMM:
2033                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
2034                                 /*
2035                                  * X86_LEA is like ADD, but doesn't have the
2036                                  * sreg1==dreg restriction.
2037                                  */
2038                                 ins->opcode = OP_X86_LEA_MEMBASE;
2039                                 ins->inst_basereg = ins->sreg1;
2040                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
2041                                 ins->opcode = OP_X86_INC_REG;
2042                         break;
2043                 case OP_SUB_IMM:
2044                 case OP_ISUB_IMM:
2045                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
2046                                 ins->opcode = OP_X86_LEA_MEMBASE;
2047                                 ins->inst_basereg = ins->sreg1;
2048                                 ins->inst_imm = -ins->inst_imm;
2049                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
2050                                 ins->opcode = OP_X86_DEC_REG;
2051                         break;
2052                 case OP_COMPARE_IMM:
2053                 case OP_ICOMPARE_IMM:
2054                         /* OP_COMPARE_IMM (reg, 0)
2055                          * -->
2056                          * OP_X86_TEST_NULL (reg)
2057                          */
2058                         if (!ins->inst_imm)
2059                                 ins->opcode = OP_X86_TEST_NULL;
2060                         break;
2061                 case OP_X86_COMPARE_MEMBASE_IMM:
2062                         /*
2063                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
2064                          * OP_X86_COMPARE_MEMBASE_IMM offset(basereg), imm
2065                          * -->
2066                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
2067                          * OP_COMPARE_IMM reg, imm
2068                          *
2069                          * Note: if imm = 0 then OP_COMPARE_IMM replaced with OP_X86_TEST_NULL
2070                          */
2071                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG) &&
2072                             ins->inst_basereg == last_ins->inst_destbasereg &&
2073                             ins->inst_offset == last_ins->inst_offset) {
2074                                         ins->opcode = OP_COMPARE_IMM;
2075                                         ins->sreg1 = last_ins->sreg1;
2076
2077                                         /* check if we can remove cmp reg,0 with test null */
2078                                         if (!ins->inst_imm)
2079                                                 ins->opcode = OP_X86_TEST_NULL;
2080                                 }
2081
2082                         break;
2083                 case OP_X86_PUSH_MEMBASE:
2084                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG ||
2085                                          last_ins->opcode == OP_STORE_MEMBASE_REG) &&
2086                             ins->inst_basereg == last_ins->inst_destbasereg &&
2087                             ins->inst_offset == last_ins->inst_offset) {
2088                                     ins->opcode = OP_X86_PUSH;
2089                                     ins->sreg1 = last_ins->sreg1;
2090                         }
2091                         break;
2092                 }
2093
2094                 mono_peephole_ins (bb, ins);
2095         }
2096 }
2097
2098 void
2099 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
2100 {
2101         MonoInst *ins, *n;
2102
2103         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
2104                 switch (ins->opcode) {
2105                 case OP_ICONST:
2106                         /* reg = 0 -> XOR (reg, reg) */
2107                         /* XOR sets cflags on x86, so we cant do it always */
2108                         if (ins->inst_c0 == 0 && (!ins->next || (ins->next && INST_IGNORES_CFLAGS (ins->next->opcode)))) {
2109                                 MonoInst *ins2;
2110
2111                                 ins->opcode = OP_IXOR;
2112                                 ins->sreg1 = ins->dreg;
2113                                 ins->sreg2 = ins->dreg;
2114
2115                                 /*
2116                                  * Convert succeeding STORE_MEMBASE_IMM 0 ins to STORE_MEMBASE_REG
2117                                  * since it takes 3 bytes instead of 7.
2118                                  */
2119                                 for (ins2 = ins->next; ins2; ins2 = ins2->next) {
2120                                         if ((ins2->opcode == OP_STORE_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
2121                                                 ins2->opcode = OP_STORE_MEMBASE_REG;
2122                                                 ins2->sreg1 = ins->dreg;
2123                                         }
2124                                         else if ((ins2->opcode == OP_STOREI4_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
2125                                                 ins2->opcode = OP_STOREI4_MEMBASE_REG;
2126                                                 ins2->sreg1 = ins->dreg;
2127                                         }
2128                                         else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM)) {
2129                                                 /* Continue iteration */
2130                                         }
2131                                         else
2132                                                 break;
2133                                 }
2134                         }
2135                         break;
2136                 case OP_IADD_IMM:
2137                 case OP_ADD_IMM:
2138                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
2139                                 ins->opcode = OP_X86_INC_REG;
2140                         break;
2141                 case OP_ISUB_IMM:
2142                 case OP_SUB_IMM:
2143                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
2144                                 ins->opcode = OP_X86_DEC_REG;
2145                         break;
2146                 }
2147
2148                 mono_peephole_ins (bb, ins);
2149         }
2150 }
2151
2152 /*
2153  * mono_arch_lowering_pass:
2154  *
2155  *  Converts complex opcodes into simpler ones so that each IR instruction
2156  * corresponds to one machine instruction.
2157  */
2158 void
2159 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2160 {
2161         MonoInst *ins, *next;
2162
2163         /*
2164          * FIXME: Need to add more instructions, but the current machine
2165          * description can't model some parts of the composite instructions like
2166          * cdq.
2167          */
2168         MONO_BB_FOR_EACH_INS_SAFE (bb, next, ins) {
2169                 switch (ins->opcode) {
2170                 case OP_IREM_IMM:
2171                 case OP_IDIV_IMM:
2172                 case OP_IDIV_UN_IMM:
2173                 case OP_IREM_UN_IMM:
2174                         /*
2175                          * Keep the cases where we could generated optimized code, otherwise convert
2176                          * to the non-imm variant.
2177                          */
2178                         if ((ins->opcode == OP_IREM_IMM) && mono_is_power_of_two (ins->inst_imm) >= 0)
2179                                 break;
2180                         mono_decompose_op_imm (cfg, bb, ins);
2181                         break;
2182                 default:
2183                         break;
2184                 }
2185         }
2186
2187         bb->max_vreg = cfg->next_vreg;
2188 }
2189
2190 static const int
2191 branch_cc_table [] = {
2192         X86_CC_EQ, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2193         X86_CC_NE, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2194         X86_CC_O, X86_CC_NO, X86_CC_C, X86_CC_NC
2195 };
2196
2197 /* Maps CMP_... constants to X86_CC_... constants */
2198 static const int
2199 cc_table [] = {
2200         X86_CC_EQ, X86_CC_NE, X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT,
2201         X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT
2202 };
2203
2204 static const int
2205 cc_signed_table [] = {
2206         TRUE, TRUE, TRUE, TRUE, TRUE, TRUE,
2207         FALSE, FALSE, FALSE, FALSE
2208 };
2209
2210 static unsigned char*
2211 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int size, gboolean is_signed)
2212 {
2213 #define XMM_TEMP_REG 0
2214         /*This SSE2 optimization must not be done which OPT_SIMD in place as it clobbers xmm0.*/
2215         /*The xmm pass decomposes OP_FCONV_ ops anyway anyway.*/
2216         if (cfg->opt & MONO_OPT_SSE2 && size < 8 && !(cfg->opt & MONO_OPT_SIMD)) {
2217                 /* optimize by assigning a local var for this use so we avoid
2218                  * the stack manipulations */
2219                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2220                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
2221                 x86_movsd_reg_membase (code, XMM_TEMP_REG, X86_ESP, 0);
2222                 x86_cvttsd2si (code, dreg, XMM_TEMP_REG);
2223                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
2224                 if (size == 1)
2225                         x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2226                 else if (size == 2)
2227                         x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2228                 return code;
2229         }
2230         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
2231         x86_fnstcw_membase(code, X86_ESP, 0);
2232         x86_mov_reg_membase (code, dreg, X86_ESP, 0, 2);
2233         x86_alu_reg_imm (code, X86_OR, dreg, 0xc00);
2234         x86_mov_membase_reg (code, X86_ESP, 2, dreg, 2);
2235         x86_fldcw_membase (code, X86_ESP, 2);
2236         if (size == 8) {
2237                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2238                 x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
2239                 x86_pop_reg (code, dreg);
2240                 /* FIXME: need the high register
2241                  * x86_pop_reg (code, dreg_high);
2242                  */
2243         } else {
2244                 x86_push_reg (code, X86_EAX); // SP = SP - 4
2245                 x86_fist_pop_membase (code, X86_ESP, 0, FALSE);
2246                 x86_pop_reg (code, dreg);
2247         }
2248         x86_fldcw_membase (code, X86_ESP, 0);
2249         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2250
2251         if (size == 1)
2252                 x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2253         else if (size == 2)
2254                 x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2255         return code;
2256 }
2257
2258 static unsigned char*
2259 mono_emit_stack_alloc (MonoCompile *cfg, guchar *code, MonoInst* tree)
2260 {
2261         int sreg = tree->sreg1;
2262         int need_touch = FALSE;
2263
2264 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
2265         need_touch = TRUE;
2266 #endif
2267
2268         if (need_touch) {
2269                 guint8* br[5];
2270
2271                 /*
2272                  * Under Windows:
2273                  * If requested stack size is larger than one page,
2274                  * perform stack-touch operation
2275                  */
2276                 /*
2277                  * Generate stack probe code.
2278                  * Under Windows, it is necessary to allocate one page at a time,
2279                  * "touching" stack after each successful sub-allocation. This is
2280                  * because of the way stack growth is implemented - there is a
2281                  * guard page before the lowest stack page that is currently commited.
2282                  * Stack normally grows sequentially so OS traps access to the
2283                  * guard page and commits more pages when needed.
2284                  */
2285                 x86_test_reg_imm (code, sreg, ~0xFFF);
2286                 br[0] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2287
2288                 br[2] = code; /* loop */
2289                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
2290                 x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
2291
2292                 /*
2293                  * By the end of the loop, sreg2 is smaller than 0x1000, so the init routine
2294                  * that follows only initializes the last part of the area.
2295                  */
2296                 /* Same as the init code below with size==0x1000 */
2297                 if (tree->flags & MONO_INST_INIT) {
2298                         x86_push_reg (code, X86_EAX);
2299                         x86_push_reg (code, X86_ECX);
2300                         x86_push_reg (code, X86_EDI);
2301                         x86_mov_reg_imm (code, X86_ECX, (0x1000 >> 2));
2302                         x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2303                         if (cfg->param_area && cfg->arch.no_pushes)
2304                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12 + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2305                         else
2306                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12);
2307                         x86_cld (code);
2308                         x86_prefix (code, X86_REP_PREFIX);
2309                         x86_stosl (code);
2310                         x86_pop_reg (code, X86_EDI);
2311                         x86_pop_reg (code, X86_ECX);
2312                         x86_pop_reg (code, X86_EAX);
2313                 }
2314
2315                 x86_alu_reg_imm (code, X86_SUB, sreg, 0x1000);
2316                 x86_alu_reg_imm (code, X86_CMP, sreg, 0x1000);
2317                 br[3] = code; x86_branch8 (code, X86_CC_AE, 0, FALSE);
2318                 x86_patch (br[3], br[2]);
2319                 x86_test_reg_reg (code, sreg, sreg);
2320                 br[4] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2321                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2322
2323                 br[1] = code; x86_jump8 (code, 0);
2324
2325                 x86_patch (br[0], code);
2326                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2327                 x86_patch (br[1], code);
2328                 x86_patch (br[4], code);
2329         }
2330         else
2331                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, tree->sreg1);
2332
2333         if (tree->flags & MONO_INST_INIT) {
2334                 int offset = 0;
2335                 if (tree->dreg != X86_EAX && sreg != X86_EAX) {
2336                         x86_push_reg (code, X86_EAX);
2337                         offset += 4;
2338                 }
2339                 if (tree->dreg != X86_ECX && sreg != X86_ECX) {
2340                         x86_push_reg (code, X86_ECX);
2341                         offset += 4;
2342                 }
2343                 if (tree->dreg != X86_EDI && sreg != X86_EDI) {
2344                         x86_push_reg (code, X86_EDI);
2345                         offset += 4;
2346                 }
2347
2348                 x86_shift_reg_imm (code, X86_SHR, sreg, 2);
2349                 if (sreg != X86_ECX)
2350                         x86_mov_reg_reg (code, X86_ECX, sreg, 4);
2351                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2352
2353                 if (cfg->param_area && cfg->arch.no_pushes)
2354                         x86_lea_membase (code, X86_EDI, X86_ESP, offset + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2355                 else
2356                         x86_lea_membase (code, X86_EDI, X86_ESP, offset);
2357                 x86_cld (code);
2358                 x86_prefix (code, X86_REP_PREFIX);
2359                 x86_stosl (code);
2360
2361                 if (tree->dreg != X86_EDI && sreg != X86_EDI)
2362                         x86_pop_reg (code, X86_EDI);
2363                 if (tree->dreg != X86_ECX && sreg != X86_ECX)
2364                         x86_pop_reg (code, X86_ECX);
2365                 if (tree->dreg != X86_EAX && sreg != X86_EAX)
2366                         x86_pop_reg (code, X86_EAX);
2367         }
2368         return code;
2369 }
2370
2371
2372 static guint8*
2373 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
2374 {
2375         /* Move return value to the target register */
2376         switch (ins->opcode) {
2377         case OP_CALL:
2378         case OP_CALL_REG:
2379         case OP_CALL_MEMBASE:
2380                 if (ins->dreg != X86_EAX)
2381                         x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
2382                 break;
2383         default:
2384                 break;
2385         }
2386
2387         return code;
2388 }
2389
2390 #ifdef __APPLE__
2391 static int tls_gs_offset;
2392 #endif
2393
2394 gboolean
2395 mono_x86_have_tls_get (void)
2396 {
2397 #ifdef __APPLE__
2398         static gboolean have_tls_get = FALSE;
2399         static gboolean inited = FALSE;
2400         guint32 *ins;
2401
2402         if (inited)
2403                 return have_tls_get;
2404
2405         ins = (guint32*)pthread_getspecific;
2406         /*
2407          * We're looking for these two instructions:
2408          *
2409          * mov    0x4(%esp),%eax
2410          * mov    %gs:[offset](,%eax,4),%eax
2411          */
2412         have_tls_get = ins [0] == 0x0424448b && ins [1] == 0x85048b65;
2413         tls_gs_offset = ins [2];
2414
2415         inited = TRUE;
2416
2417         return have_tls_get;
2418 #elif defined(TARGET_ANDROID)
2419         return FALSE;
2420 #else
2421         return TRUE;
2422 #endif
2423 }
2424
2425 static guint8*
2426 mono_x86_emit_tls_set (guint8* code, int sreg, int tls_offset)
2427 {
2428 #if defined(__APPLE__)
2429         x86_prefix (code, X86_GS_PREFIX);
2430         x86_mov_mem_reg (code, tls_gs_offset + (tls_offset * 4), sreg, 4);
2431 #elif defined(TARGET_WIN32)
2432         g_assert_not_reached ();
2433 #else
2434         x86_prefix (code, X86_GS_PREFIX);
2435         x86_mov_mem_reg (code, tls_offset, sreg, 4);
2436 #endif
2437         return code;
2438 }
2439
2440 /*
2441  * mono_x86_emit_tls_get:
2442  * @code: buffer to store code to
2443  * @dreg: hard register where to place the result
2444  * @tls_offset: offset info
2445  *
2446  * mono_x86_emit_tls_get emits in @code the native code that puts in
2447  * the dreg register the item in the thread local storage identified
2448  * by tls_offset.
2449  *
2450  * Returns: a pointer to the end of the stored code
2451  */
2452 guint8*
2453 mono_x86_emit_tls_get (guint8* code, int dreg, int tls_offset)
2454 {
2455 #if defined(__APPLE__)
2456         x86_prefix (code, X86_GS_PREFIX);
2457         x86_mov_reg_mem (code, dreg, tls_gs_offset + (tls_offset * 4), 4);
2458 #elif defined(TARGET_WIN32)
2459         /*
2460          * See the Under the Hood article in the May 1996 issue of Microsoft Systems
2461          * Journal and/or a disassembly of the TlsGet () function.
2462          */
2463         g_assert (tls_offset < 64);
2464         x86_prefix (code, X86_FS_PREFIX);
2465         x86_mov_reg_mem (code, dreg, 0x18, 4);
2466         /* Dunno what this does but TlsGetValue () contains it */
2467         x86_alu_membase_imm (code, X86_AND, dreg, 0x34, 0);
2468         x86_mov_reg_membase (code, dreg, dreg, 3600 + (tls_offset * 4), 4);
2469 #else
2470         if (optimize_for_xen) {
2471                 x86_prefix (code, X86_GS_PREFIX);
2472                 x86_mov_reg_mem (code, dreg, 0, 4);
2473                 x86_mov_reg_membase (code, dreg, dreg, tls_offset, 4);
2474         } else {
2475                 x86_prefix (code, X86_GS_PREFIX);
2476                 x86_mov_reg_mem (code, dreg, tls_offset, 4);
2477         }
2478 #endif
2479         return code;
2480 }
2481
2482 static guint8*
2483 emit_tls_get_reg (guint8* code, int dreg, int offset_reg)
2484 {
2485         /* offset_reg contains a value translated by mono_arch_translate_tls_offset () */
2486 #if defined(__APPLE__) || defined(__linux__)
2487         if (dreg != offset_reg)
2488                 x86_mov_reg_reg (code, dreg, offset_reg, sizeof (mgreg_t));
2489         x86_prefix (code, X86_GS_PREFIX);
2490         x86_mov_reg_membase (code, dreg, dreg, 0, sizeof (mgreg_t));
2491 #else
2492         g_assert_not_reached ();
2493 #endif
2494         return code;
2495 }
2496
2497 guint8*
2498 mono_x86_emit_tls_get_reg (guint8* code, int dreg, int offset_reg)
2499 {
2500         return emit_tls_get_reg (code, dreg, offset_reg);
2501 }
2502
2503 static guint8*
2504 emit_tls_set_reg (guint8* code, int sreg, int offset_reg)
2505 {
2506         /* offset_reg contains a value translated by mono_arch_translate_tls_offset () */
2507 #ifdef HOST_WIN32
2508         g_assert_not_reached ();
2509 #elif defined(__APPLE__) || defined(__linux__)
2510         x86_prefix (code, X86_GS_PREFIX);
2511         x86_mov_membase_reg (code, offset_reg, 0, sreg, sizeof (mgreg_t));
2512 #else
2513         g_assert_not_reached ();
2514 #endif
2515         return code;
2516 }
2517
2518  /*
2519  * mono_arch_translate_tls_offset:
2520  *
2521  *   Translate the TLS offset OFFSET computed by MONO_THREAD_VAR_OFFSET () into a format usable by OP_TLS_GET_REG/OP_TLS_SET_REG.
2522  */
2523 int
2524 mono_arch_translate_tls_offset (int offset)
2525 {
2526 #ifdef __APPLE__
2527         return tls_gs_offset + (offset * 4);
2528 #else
2529         return offset;
2530 #endif
2531 }
2532
2533 /*
2534  * emit_setup_lmf:
2535  *
2536  *   Emit code to initialize an LMF structure at LMF_OFFSET.
2537  */
2538 static guint8*
2539 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
2540 {
2541         /* save all caller saved regs */
2542         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, ebx), X86_EBX, sizeof (mgreg_t));
2543         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, ebx));
2544         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, edi), X86_EDI, sizeof (mgreg_t));
2545         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, edi));
2546         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, esi), X86_ESI, sizeof (mgreg_t));
2547         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, esi));
2548         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, ebp), X86_EBP, sizeof (mgreg_t));
2549
2550         /* save the current IP */
2551         if (cfg->compile_aot) {
2552                 /* This pushes the current ip */
2553                 x86_call_imm (code, 0);
2554                 x86_pop_reg (code, X86_EAX);
2555         } else {
2556                 mono_add_patch_info (cfg, code + 1 - cfg->native_code, MONO_PATCH_INFO_IP, NULL);
2557                 x86_mov_reg_imm (code, X86_EAX, 0);
2558         }
2559         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, eip), X86_EAX, sizeof (mgreg_t));
2560
2561         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, eip), SLOT_NOREF);
2562         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, ebp), SLOT_NOREF);
2563         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, esi), SLOT_NOREF);
2564         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, edi), SLOT_NOREF);
2565         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, ebx), SLOT_NOREF);
2566         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, esp), SLOT_NOREF);
2567         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, method), SLOT_NOREF);
2568         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, lmf_addr), SLOT_NOREF);
2569         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, previous_lmf), SLOT_NOREF);
2570
2571         return code;
2572 }
2573
2574 #define REAL_PRINT_REG(text,reg) \
2575 mono_assert (reg >= 0); \
2576 x86_push_reg (code, X86_EAX); \
2577 x86_push_reg (code, X86_EDX); \
2578 x86_push_reg (code, X86_ECX); \
2579 x86_push_reg (code, reg); \
2580 x86_push_imm (code, reg); \
2581 x86_push_imm (code, text " %d %p\n"); \
2582 x86_mov_reg_imm (code, X86_EAX, printf); \
2583 x86_call_reg (code, X86_EAX); \
2584 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 3*4); \
2585 x86_pop_reg (code, X86_ECX); \
2586 x86_pop_reg (code, X86_EDX); \
2587 x86_pop_reg (code, X86_EAX);
2588
2589 /* REAL_PRINT_REG does not appear to be used, and was not adapted to work with Native Client. */
2590 #ifdef __native__client_codegen__
2591 #define REAL_PRINT_REG(text, reg) g_assert_not_reached()
2592 #endif
2593
2594 /* benchmark and set based on cpu */
2595 #define LOOP_ALIGNMENT 8
2596 #define bb_is_loop_start(bb) ((bb)->loop_body_start && (bb)->nesting)
2597
2598 #ifndef DISABLE_JIT
2599 void
2600 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2601 {
2602         MonoInst *ins;
2603         MonoCallInst *call;
2604         guint offset;
2605         guint8 *code = cfg->native_code + cfg->code_len;
2606         int max_len, cpos;
2607
2608         if (cfg->opt & MONO_OPT_LOOP) {
2609                 int pad, align = LOOP_ALIGNMENT;
2610                 /* set alignment depending on cpu */
2611                 if (bb_is_loop_start (bb) && (pad = (cfg->code_len & (align - 1)))) {
2612                         pad = align - pad;
2613                         /*g_print ("adding %d pad at %x to loop in %s\n", pad, cfg->code_len, cfg->method->name);*/
2614                         x86_padding (code, pad);
2615                         cfg->code_len += pad;
2616                         bb->native_offset = cfg->code_len;
2617                 }
2618         }
2619 #ifdef __native_client_codegen__
2620         {
2621                 /* For Native Client, all indirect call/jump targets must be   */
2622                 /* 32-byte aligned.  Exception handler blocks are jumped to    */
2623                 /* indirectly as well.                                         */
2624                 gboolean bb_needs_alignment = (bb->flags & BB_INDIRECT_JUMP_TARGET) ||
2625                         (bb->flags & BB_EXCEPTION_HANDLER);
2626
2627                 /* if ((cfg->code_len & kNaClAlignmentMask) != 0) { */
2628                 if ( bb_needs_alignment && ((cfg->code_len & kNaClAlignmentMask) != 0)) {
2629             int pad = kNaClAlignment - (cfg->code_len & kNaClAlignmentMask);
2630             if (pad != kNaClAlignment) code = mono_arch_nacl_pad(code, pad);
2631             cfg->code_len += pad;
2632             bb->native_offset = cfg->code_len;
2633                 }
2634         }
2635 #endif  /* __native_client_codegen__ */
2636         if (cfg->verbose_level > 2)
2637                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
2638
2639         cpos = bb->max_offset;
2640
2641         if (cfg->prof_options & MONO_PROFILE_COVERAGE) {
2642                 MonoProfileCoverageInfo *cov = cfg->coverage_info;
2643                 g_assert (!cfg->compile_aot);
2644                 cpos += 6;
2645
2646                 cov->data [bb->dfn].cil_code = bb->cil_code;
2647                 /* this is not thread save, but good enough */
2648                 x86_inc_mem (code, &cov->data [bb->dfn].count);
2649         }
2650
2651         offset = code - cfg->native_code;
2652
2653         mono_debug_open_block (cfg, bb, offset);
2654
2655     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num)
2656                 x86_breakpoint (code);
2657
2658         MONO_BB_FOR_EACH_INS (bb, ins) {
2659                 offset = code - cfg->native_code;
2660
2661                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
2662
2663 #define EXTRA_CODE_SPACE (NACL_SIZE (16, 16 + kNaClAlignment))
2664
2665                 if (G_UNLIKELY (offset > (cfg->code_size - max_len - EXTRA_CODE_SPACE))) {
2666                         cfg->code_size *= 2;
2667                         cfg->native_code = mono_realloc_native_code(cfg);
2668                         code = cfg->native_code + offset;
2669                         cfg->stat_code_reallocs++;
2670                 }
2671
2672                 if (cfg->debug_info)
2673                         mono_debug_record_line_number (cfg, ins, offset);
2674
2675                 switch (ins->opcode) {
2676                 case OP_BIGMUL:
2677                         x86_mul_reg (code, ins->sreg2, TRUE);
2678                         break;
2679                 case OP_BIGMUL_UN:
2680                         x86_mul_reg (code, ins->sreg2, FALSE);
2681                         break;
2682                 case OP_X86_SETEQ_MEMBASE:
2683                 case OP_X86_SETNE_MEMBASE:
2684                         x86_set_membase (code, ins->opcode == OP_X86_SETEQ_MEMBASE ? X86_CC_EQ : X86_CC_NE,
2685                                          ins->inst_basereg, ins->inst_offset, TRUE);
2686                         break;
2687                 case OP_STOREI1_MEMBASE_IMM:
2688                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 1);
2689                         break;
2690                 case OP_STOREI2_MEMBASE_IMM:
2691                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 2);
2692                         break;
2693                 case OP_STORE_MEMBASE_IMM:
2694                 case OP_STOREI4_MEMBASE_IMM:
2695                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 4);
2696                         break;
2697                 case OP_STOREI1_MEMBASE_REG:
2698                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 1);
2699                         break;
2700                 case OP_STOREI2_MEMBASE_REG:
2701                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 2);
2702                         break;
2703                 case OP_STORE_MEMBASE_REG:
2704                 case OP_STOREI4_MEMBASE_REG:
2705                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 4);
2706                         break;
2707                 case OP_STORE_MEM_IMM:
2708                         x86_mov_mem_imm (code, ins->inst_p0, ins->inst_c0, 4);
2709                         break;
2710                 case OP_LOADU4_MEM:
2711                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2712                         break;
2713                 case OP_LOAD_MEM:
2714                 case OP_LOADI4_MEM:
2715                         /* These are created by the cprop pass so they use inst_imm as the source */
2716                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2717                         break;
2718                 case OP_LOADU1_MEM:
2719                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, FALSE);
2720                         break;
2721                 case OP_LOADU2_MEM:
2722                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, TRUE);
2723                         break;
2724                 case OP_LOAD_MEMBASE:
2725                 case OP_LOADI4_MEMBASE:
2726                 case OP_LOADU4_MEMBASE:
2727                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
2728                         break;
2729                 case OP_LOADU1_MEMBASE:
2730                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
2731                         break;
2732                 case OP_LOADI1_MEMBASE:
2733                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
2734                         break;
2735                 case OP_LOADU2_MEMBASE:
2736                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
2737                         break;
2738                 case OP_LOADI2_MEMBASE:
2739                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
2740                         break;
2741                 case OP_ICONV_TO_I1:
2742                 case OP_SEXT_I1:
2743                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, FALSE);
2744                         break;
2745                 case OP_ICONV_TO_I2:
2746                 case OP_SEXT_I2:
2747                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, TRUE);
2748                         break;
2749                 case OP_ICONV_TO_U1:
2750                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, FALSE);
2751                         break;
2752                 case OP_ICONV_TO_U2:
2753                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, TRUE);
2754                         break;
2755                 case OP_COMPARE:
2756                 case OP_ICOMPARE:
2757                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
2758                         break;
2759                 case OP_COMPARE_IMM:
2760                 case OP_ICOMPARE_IMM:
2761                         x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
2762                         break;
2763                 case OP_X86_COMPARE_MEMBASE_REG:
2764                         x86_alu_membase_reg (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2765                         break;
2766                 case OP_X86_COMPARE_MEMBASE_IMM:
2767                         x86_alu_membase_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2768                         break;
2769                 case OP_X86_COMPARE_MEMBASE8_IMM:
2770                         x86_alu_membase8_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2771                         break;
2772                 case OP_X86_COMPARE_REG_MEMBASE:
2773                         x86_alu_reg_membase (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset);
2774                         break;
2775                 case OP_X86_COMPARE_MEM_IMM:
2776                         x86_alu_mem_imm (code, X86_CMP, ins->inst_offset, ins->inst_imm);
2777                         break;
2778                 case OP_X86_TEST_NULL:
2779                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
2780                         break;
2781                 case OP_X86_ADD_MEMBASE_IMM:
2782                         x86_alu_membase_imm (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2783                         break;
2784                 case OP_X86_ADD_REG_MEMBASE:
2785                         x86_alu_reg_membase (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset);
2786                         break;
2787                 case OP_X86_SUB_MEMBASE_IMM:
2788                         x86_alu_membase_imm (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2789                         break;
2790                 case OP_X86_SUB_REG_MEMBASE:
2791                         x86_alu_reg_membase (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset);
2792                         break;
2793                 case OP_X86_AND_MEMBASE_IMM:
2794                         x86_alu_membase_imm (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2795                         break;
2796                 case OP_X86_OR_MEMBASE_IMM:
2797                         x86_alu_membase_imm (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2798                         break;
2799                 case OP_X86_XOR_MEMBASE_IMM:
2800                         x86_alu_membase_imm (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2801                         break;
2802                 case OP_X86_ADD_MEMBASE_REG:
2803                         x86_alu_membase_reg (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2804                         break;
2805                 case OP_X86_SUB_MEMBASE_REG:
2806                         x86_alu_membase_reg (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2807                         break;
2808                 case OP_X86_AND_MEMBASE_REG:
2809                         x86_alu_membase_reg (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2810                         break;
2811                 case OP_X86_OR_MEMBASE_REG:
2812                         x86_alu_membase_reg (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2813                         break;
2814                 case OP_X86_XOR_MEMBASE_REG:
2815                         x86_alu_membase_reg (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2816                         break;
2817                 case OP_X86_INC_MEMBASE:
2818                         x86_inc_membase (code, ins->inst_basereg, ins->inst_offset);
2819                         break;
2820                 case OP_X86_INC_REG:
2821                         x86_inc_reg (code, ins->dreg);
2822                         break;
2823                 case OP_X86_DEC_MEMBASE:
2824                         x86_dec_membase (code, ins->inst_basereg, ins->inst_offset);
2825                         break;
2826                 case OP_X86_DEC_REG:
2827                         x86_dec_reg (code, ins->dreg);
2828                         break;
2829                 case OP_X86_MUL_REG_MEMBASE:
2830                         x86_imul_reg_membase (code, ins->sreg1, ins->sreg2, ins->inst_offset);
2831                         break;
2832                 case OP_X86_AND_REG_MEMBASE:
2833                         x86_alu_reg_membase (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset);
2834                         break;
2835                 case OP_X86_OR_REG_MEMBASE:
2836                         x86_alu_reg_membase (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset);
2837                         break;
2838                 case OP_X86_XOR_REG_MEMBASE:
2839                         x86_alu_reg_membase (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset);
2840                         break;
2841                 case OP_BREAK:
2842                         x86_breakpoint (code);
2843                         break;
2844                 case OP_RELAXED_NOP:
2845                         x86_prefix (code, X86_REP_PREFIX);
2846                         x86_nop (code);
2847                         break;
2848                 case OP_HARD_NOP:
2849                         x86_nop (code);
2850                         break;
2851                 case OP_NOP:
2852                 case OP_DUMMY_USE:
2853                 case OP_DUMMY_STORE:
2854                 case OP_DUMMY_ICONST:
2855                 case OP_DUMMY_R8CONST:
2856                 case OP_NOT_REACHED:
2857                 case OP_NOT_NULL:
2858                         break;
2859                 case OP_SEQ_POINT: {
2860                         int i;
2861
2862                         if (cfg->compile_aot)
2863                                 NOT_IMPLEMENTED;
2864
2865                         /*
2866                          * Read from the single stepping trigger page. This will cause a
2867                          * SIGSEGV when single stepping is enabled.
2868                          * We do this _before_ the breakpoint, so single stepping after
2869                          * a breakpoint is hit will step to the next IL offset.
2870                          */
2871                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC)
2872                                 x86_alu_reg_mem (code, X86_CMP, X86_EAX, (guint32)ss_trigger_page);
2873
2874                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2875
2876                         /*
2877                          * A placeholder for a possible breakpoint inserted by
2878                          * mono_arch_set_breakpoint ().
2879                          */
2880                         for (i = 0; i < 6; ++i)
2881                                 x86_nop (code);
2882                         /*
2883                          * Add an additional nop so skipping the bp doesn't cause the ip to point
2884                          * to another IL offset.
2885                          */
2886                         x86_nop (code);
2887                         break;
2888                 }
2889                 case OP_ADDCC:
2890                 case OP_IADDCC:
2891                 case OP_IADD:
2892                         x86_alu_reg_reg (code, X86_ADD, ins->sreg1, ins->sreg2);
2893                         break;
2894                 case OP_ADC:
2895                 case OP_IADC:
2896                         x86_alu_reg_reg (code, X86_ADC, ins->sreg1, ins->sreg2);
2897                         break;
2898                 case OP_ADDCC_IMM:
2899                 case OP_ADD_IMM:
2900                 case OP_IADD_IMM:
2901                         x86_alu_reg_imm (code, X86_ADD, ins->dreg, ins->inst_imm);
2902                         break;
2903                 case OP_ADC_IMM:
2904                 case OP_IADC_IMM:
2905                         x86_alu_reg_imm (code, X86_ADC, ins->dreg, ins->inst_imm);
2906                         break;
2907                 case OP_SUBCC:
2908                 case OP_ISUBCC:
2909                 case OP_ISUB:
2910                         x86_alu_reg_reg (code, X86_SUB, ins->sreg1, ins->sreg2);
2911                         break;
2912                 case OP_SBB:
2913                 case OP_ISBB:
2914                         x86_alu_reg_reg (code, X86_SBB, ins->sreg1, ins->sreg2);
2915                         break;
2916                 case OP_SUBCC_IMM:
2917                 case OP_SUB_IMM:
2918                 case OP_ISUB_IMM:
2919                         x86_alu_reg_imm (code, X86_SUB, ins->dreg, ins->inst_imm);
2920                         break;
2921                 case OP_SBB_IMM:
2922                 case OP_ISBB_IMM:
2923                         x86_alu_reg_imm (code, X86_SBB, ins->dreg, ins->inst_imm);
2924                         break;
2925                 case OP_IAND:
2926                         x86_alu_reg_reg (code, X86_AND, ins->sreg1, ins->sreg2);
2927                         break;
2928                 case OP_AND_IMM:
2929                 case OP_IAND_IMM:
2930                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_imm);
2931                         break;
2932                 case OP_IDIV:
2933                 case OP_IREM:
2934 #if defined( __native_client_codegen__ )
2935                         x86_alu_reg_imm (code, X86_CMP, ins->sreg2, 0);
2936                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, TRUE, "DivideByZeroException");
2937 #endif
2938                         /*
2939                          * The code is the same for div/rem, the allocator will allocate dreg
2940                          * to RAX/RDX as appropriate.
2941                          */
2942                         if (ins->sreg2 == X86_EDX) {
2943                                 /* cdq clobbers this */
2944                                 x86_push_reg (code, ins->sreg2);
2945                                 x86_cdq (code);
2946                                 x86_div_membase (code, X86_ESP, 0, TRUE);
2947                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2948                         } else {
2949                                 x86_cdq (code);
2950                                 x86_div_reg (code, ins->sreg2, TRUE);
2951                         }
2952                         break;
2953                 case OP_IDIV_UN:
2954                 case OP_IREM_UN:
2955 #if defined( __native_client_codegen__ )
2956                         x86_alu_reg_imm (code, X86_CMP, ins->sreg2, 0);
2957                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, TRUE, "DivideByZeroException");
2958 #endif
2959                         if (ins->sreg2 == X86_EDX) {
2960                                 x86_push_reg (code, ins->sreg2);
2961                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2962                                 x86_div_membase (code, X86_ESP, 0, FALSE);
2963                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2964                         } else {
2965                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2966                                 x86_div_reg (code, ins->sreg2, FALSE);
2967                         }
2968                         break;
2969                 case OP_DIV_IMM:
2970 #if defined( __native_client_codegen__ )
2971                         if (ins->inst_imm == 0) {
2972                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, "DivideByZeroException");
2973                                 x86_jump32 (code, 0);
2974                                 break;
2975                         }
2976 #endif
2977                         x86_mov_reg_imm (code, ins->sreg2, ins->inst_imm);
2978                         x86_cdq (code);
2979                         x86_div_reg (code, ins->sreg2, TRUE);
2980                         break;
2981                 case OP_IREM_IMM: {
2982                         int power = mono_is_power_of_two (ins->inst_imm);
2983
2984                         g_assert (ins->sreg1 == X86_EAX);
2985                         g_assert (ins->dreg == X86_EAX);
2986                         g_assert (power >= 0);
2987
2988                         if (power == 1) {
2989                                 /* Based on http://compilers.iecc.com/comparch/article/93-04-079 */
2990                                 x86_cdq (code);
2991                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, 1);
2992                                 /*
2993                                  * If the divident is >= 0, this does not nothing. If it is positive, it
2994                                  * it transforms %eax=0 into %eax=0, and %eax=1 into %eax=-1.
2995                                  */
2996                                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EDX);
2997                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2998                         } else if (power == 0) {
2999                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3000                         } else {
3001                                 /* Based on gcc code */
3002
3003                                 /* Add compensation for negative dividents */
3004                                 x86_cdq (code);
3005                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, 32 - power);
3006                                 x86_alu_reg_reg (code, X86_ADD, X86_EAX, X86_EDX);
3007                                 /* Compute remainder */
3008                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, (1 << power) - 1);
3009                                 /* Remove compensation */
3010                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
3011                         }
3012                         break;
3013                 }
3014                 case OP_IOR:
3015                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
3016                         break;
3017                 case OP_OR_IMM:
3018                 case OP_IOR_IMM:
3019                         x86_alu_reg_imm (code, X86_OR, ins->sreg1, ins->inst_imm);
3020                         break;
3021                 case OP_IXOR:
3022                         x86_alu_reg_reg (code, X86_XOR, ins->sreg1, ins->sreg2);
3023                         break;
3024                 case OP_XOR_IMM:
3025                 case OP_IXOR_IMM:
3026                         x86_alu_reg_imm (code, X86_XOR, ins->sreg1, ins->inst_imm);
3027                         break;
3028                 case OP_ISHL:
3029                         g_assert (ins->sreg2 == X86_ECX);
3030                         x86_shift_reg (code, X86_SHL, ins->dreg);
3031                         break;
3032                 case OP_ISHR:
3033                         g_assert (ins->sreg2 == X86_ECX);
3034                         x86_shift_reg (code, X86_SAR, ins->dreg);
3035                         break;
3036                 case OP_SHR_IMM:
3037                 case OP_ISHR_IMM:
3038                         x86_shift_reg_imm (code, X86_SAR, ins->dreg, ins->inst_imm);
3039                         break;
3040                 case OP_SHR_UN_IMM:
3041                 case OP_ISHR_UN_IMM:
3042                         x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_imm);
3043                         break;
3044                 case OP_ISHR_UN:
3045                         g_assert (ins->sreg2 == X86_ECX);
3046                         x86_shift_reg (code, X86_SHR, ins->dreg);
3047                         break;
3048                 case OP_SHL_IMM:
3049                 case OP_ISHL_IMM:
3050                         x86_shift_reg_imm (code, X86_SHL, ins->dreg, ins->inst_imm);
3051                         break;
3052                 case OP_LSHL: {
3053                         guint8 *jump_to_end;
3054
3055                         /* handle shifts below 32 bits */
3056                         x86_shld_reg (code, ins->backend.reg3, ins->sreg1);
3057                         x86_shift_reg (code, X86_SHL, ins->sreg1);
3058
3059                         x86_test_reg_imm (code, X86_ECX, 32);
3060                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
3061
3062                         /* handle shift over 32 bit */
3063                         x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
3064                         x86_clear_reg (code, ins->sreg1);
3065
3066                         x86_patch (jump_to_end, code);
3067                         }
3068                         break;
3069                 case OP_LSHR: {
3070                         guint8 *jump_to_end;
3071
3072                         /* handle shifts below 32 bits */
3073                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
3074                         x86_shift_reg (code, X86_SAR, ins->backend.reg3);
3075
3076                         x86_test_reg_imm (code, X86_ECX, 32);
3077                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3078
3079                         /* handle shifts over 31 bits */
3080                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
3081                         x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 31);
3082
3083                         x86_patch (jump_to_end, code);
3084                         }
3085                         break;
3086                 case OP_LSHR_UN: {
3087                         guint8 *jump_to_end;
3088
3089                         /* handle shifts below 32 bits */
3090                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
3091                         x86_shift_reg (code, X86_SHR, ins->backend.reg3);
3092
3093                         x86_test_reg_imm (code, X86_ECX, 32);
3094                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3095
3096                         /* handle shifts over 31 bits */
3097                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
3098                         x86_clear_reg (code, ins->backend.reg3);
3099
3100                         x86_patch (jump_to_end, code);
3101                         }
3102                         break;
3103                 case OP_LSHL_IMM:
3104                         if (ins->inst_imm >= 32) {
3105                                 x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
3106                                 x86_clear_reg (code, ins->sreg1);
3107                                 x86_shift_reg_imm (code, X86_SHL, ins->backend.reg3, ins->inst_imm - 32);
3108                         } else {
3109                                 x86_shld_reg_imm (code, ins->backend.reg3, ins->sreg1, ins->inst_imm);
3110                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg1, ins->inst_imm);
3111                         }
3112                         break;
3113                 case OP_LSHR_IMM:
3114                         if (ins->inst_imm >= 32) {
3115                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3,  4);
3116                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 0x1f);
3117                                 x86_shift_reg_imm (code, X86_SAR, ins->sreg1, ins->inst_imm - 32);
3118                         } else {
3119                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
3120                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, ins->inst_imm);
3121                         }
3122                         break;
3123                 case OP_LSHR_UN_IMM:
3124                         if (ins->inst_imm >= 32) {
3125                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
3126                                 x86_clear_reg (code, ins->backend.reg3);
3127                                 x86_shift_reg_imm (code, X86_SHR, ins->sreg1, ins->inst_imm - 32);
3128                         } else {
3129                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
3130                                 x86_shift_reg_imm (code, X86_SHR, ins->backend.reg3, ins->inst_imm);
3131                         }
3132                         break;
3133                 case OP_INOT:
3134                         x86_not_reg (code, ins->sreg1);
3135                         break;
3136                 case OP_INEG:
3137                         x86_neg_reg (code, ins->sreg1);
3138                         break;
3139
3140                 case OP_IMUL:
3141                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
3142                         break;
3143                 case OP_MUL_IMM:
3144                 case OP_IMUL_IMM:
3145                         switch (ins->inst_imm) {
3146                         case 2:
3147                                 /* MOV r1, r2 */
3148                                 /* ADD r1, r1 */
3149                                 if (ins->dreg != ins->sreg1)
3150                                         x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3151                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
3152                                 break;
3153                         case 3:
3154                                 /* LEA r1, [r2 + r2*2] */
3155                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
3156                                 break;
3157                         case 5:
3158                                 /* LEA r1, [r2 + r2*4] */
3159                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3160                                 break;
3161                         case 6:
3162                                 /* LEA r1, [r2 + r2*2] */
3163                                 /* ADD r1, r1          */
3164                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
3165                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
3166                                 break;
3167                         case 9:
3168                                 /* LEA r1, [r2 + r2*8] */
3169                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 3);
3170                                 break;
3171                         case 10:
3172                                 /* LEA r1, [r2 + r2*4] */
3173                                 /* ADD r1, r1          */
3174                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3175                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
3176                                 break;
3177                         case 12:
3178                                 /* LEA r1, [r2 + r2*2] */
3179                                 /* SHL r1, 2           */
3180                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
3181                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
3182                                 break;
3183                         case 25:
3184                                 /* LEA r1, [r2 + r2*4] */
3185                                 /* LEA r1, [r1 + r1*4] */
3186                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3187                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
3188                                 break;
3189                         case 100:
3190                                 /* LEA r1, [r2 + r2*4] */
3191                                 /* SHL r1, 2           */
3192                                 /* LEA r1, [r1 + r1*4] */
3193                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3194                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
3195                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
3196                                 break;
3197                         default:
3198                                 x86_imul_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_imm);
3199                                 break;
3200                         }
3201                         break;
3202                 case OP_IMUL_OVF:
3203                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
3204                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3205                         break;
3206                 case OP_IMUL_OVF_UN: {
3207                         /* the mul operation and the exception check should most likely be split */
3208                         int non_eax_reg, saved_eax = FALSE, saved_edx = FALSE;
3209                         /*g_assert (ins->sreg2 == X86_EAX);
3210                         g_assert (ins->dreg == X86_EAX);*/
3211                         if (ins->sreg2 == X86_EAX) {
3212                                 non_eax_reg = ins->sreg1;
3213                         } else if (ins->sreg1 == X86_EAX) {
3214                                 non_eax_reg = ins->sreg2;
3215                         } else {
3216                                 /* no need to save since we're going to store to it anyway */
3217                                 if (ins->dreg != X86_EAX) {
3218                                         saved_eax = TRUE;
3219                                         x86_push_reg (code, X86_EAX);
3220                                 }
3221                                 x86_mov_reg_reg (code, X86_EAX, ins->sreg1, 4);
3222                                 non_eax_reg = ins->sreg2;
3223                         }
3224                         if (ins->dreg == X86_EDX) {
3225                                 if (!saved_eax) {
3226                                         saved_eax = TRUE;
3227                                         x86_push_reg (code, X86_EAX);
3228                                 }
3229                         } else if (ins->dreg != X86_EAX) {
3230                                 saved_edx = TRUE;
3231                                 x86_push_reg (code, X86_EDX);
3232                         }
3233                         x86_mul_reg (code, non_eax_reg, FALSE);
3234                         /* save before the check since pop and mov don't change the flags */
3235                         if (ins->dreg != X86_EAX)
3236                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
3237                         if (saved_edx)
3238                                 x86_pop_reg (code, X86_EDX);
3239                         if (saved_eax)
3240                                 x86_pop_reg (code, X86_EAX);
3241                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3242                         break;
3243                 }
3244                 case OP_ICONST:
3245                         x86_mov_reg_imm (code, ins->dreg, ins->inst_c0);
3246                         break;
3247                 case OP_AOTCONST:
3248                         g_assert_not_reached ();
3249                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3250                         x86_mov_reg_imm (code, ins->dreg, 0);
3251                         break;
3252                 case OP_JUMP_TABLE:
3253                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3254                         x86_mov_reg_imm (code, ins->dreg, 0);
3255                         break;
3256                 case OP_LOAD_GOTADDR:
3257                         g_assert (ins->dreg == MONO_ARCH_GOT_REG);
3258                         code = mono_arch_emit_load_got_addr (cfg->native_code, code, cfg, NULL);
3259                         break;
3260                 case OP_GOT_ENTRY:
3261                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3262                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, 0xf0f0f0f0, 4);
3263                         break;
3264                 case OP_X86_PUSH_GOT_ENTRY:
3265                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3266                         x86_push_membase (code, ins->inst_basereg, 0xf0f0f0f0);
3267                         break;
3268                 case OP_MOVE:
3269                         x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3270                         break;
3271                 case OP_TAILCALL: {
3272                         MonoCallInst *call = (MonoCallInst*)ins;
3273                         int pos = 0, i;
3274
3275                         ins->flags |= MONO_INST_GC_CALLSITE;
3276                         ins->backend.pc_offset = code - cfg->native_code;
3277
3278                         /* reset offset to make max_len work */
3279                         offset = code - cfg->native_code;
3280
3281                         g_assert (!cfg->method->save_lmf);
3282
3283                         /* restore callee saved registers */
3284                         for (i = 0; i < X86_NREG; ++i)
3285                                 if (X86_IS_CALLEE_SAVED_REG (i) && cfg->used_int_regs & (1 << i))
3286                                         pos -= 4;
3287                         if (cfg->used_int_regs & (1 << X86_ESI)) {
3288                                 x86_mov_reg_membase (code, X86_ESI, X86_EBP, pos, 4);
3289                                 pos += 4;
3290                         }
3291                         if (cfg->used_int_regs & (1 << X86_EDI)) {
3292                                 x86_mov_reg_membase (code, X86_EDI, X86_EBP, pos, 4);
3293                                 pos += 4;
3294                         }
3295                         if (cfg->used_int_regs & (1 << X86_EBX)) {
3296                                 x86_mov_reg_membase (code, X86_EBX, X86_EBP, pos, 4);
3297                                 pos += 4;
3298                         }
3299
3300                         /* Copy arguments on the stack to our argument area */
3301                         for (i = 0; i < call->stack_usage - call->stack_align_amount; i += 4) {
3302                                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, i, 4);
3303                                 x86_mov_membase_reg (code, X86_EBP, 8 + i, X86_EAX, 4);
3304                         }
3305
3306                         /* restore ESP/EBP */
3307                         x86_leave (code);
3308                         offset = code - cfg->native_code;
3309                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_METHOD_JUMP, call->method);
3310                         x86_jump32 (code, 0);
3311
3312                         ins->flags |= MONO_INST_GC_CALLSITE;
3313                         cfg->disable_aot = TRUE;
3314                         break;
3315                 }
3316                 case OP_CHECK_THIS:
3317                         /* ensure ins->sreg1 is not NULL
3318                          * note that cmp DWORD PTR [eax], eax is one byte shorter than
3319                          * cmp DWORD PTR [eax], 0
3320                          */
3321                         x86_alu_membase_reg (code, X86_CMP, ins->sreg1, 0, ins->sreg1);
3322                         break;
3323                 case OP_ARGLIST: {
3324                         int hreg = ins->sreg1 == X86_EAX? X86_ECX: X86_EAX;
3325                         x86_push_reg (code, hreg);
3326                         x86_lea_membase (code, hreg, X86_EBP, cfg->sig_cookie);
3327                         x86_mov_membase_reg (code, ins->sreg1, 0, hreg, 4);
3328                         x86_pop_reg (code, hreg);
3329                         break;
3330                 }
3331                 case OP_FCALL:
3332                 case OP_LCALL:
3333                 case OP_VCALL:
3334                 case OP_VCALL2:
3335                 case OP_VOIDCALL:
3336                 case OP_CALL:
3337                 case OP_FCALL_REG:
3338                 case OP_LCALL_REG:
3339                 case OP_VCALL_REG:
3340                 case OP_VCALL2_REG:
3341                 case OP_VOIDCALL_REG:
3342                 case OP_CALL_REG:
3343                 case OP_FCALL_MEMBASE:
3344                 case OP_LCALL_MEMBASE:
3345                 case OP_VCALL_MEMBASE:
3346                 case OP_VCALL2_MEMBASE:
3347                 case OP_VOIDCALL_MEMBASE:
3348                 case OP_CALL_MEMBASE: {
3349                         CallInfo *cinfo;
3350
3351                         call = (MonoCallInst*)ins;
3352                         cinfo = (CallInfo*)call->call_info;
3353
3354                         switch (ins->opcode) {
3355                         case OP_FCALL:
3356                         case OP_LCALL:
3357                         case OP_VCALL:
3358                         case OP_VCALL2:
3359                         case OP_VOIDCALL:
3360                         case OP_CALL:
3361                                 if (ins->flags & MONO_INST_HAS_METHOD)
3362                                         code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
3363                                 else
3364                                         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
3365                                 break;
3366                         case OP_FCALL_REG:
3367                         case OP_LCALL_REG:
3368                         case OP_VCALL_REG:
3369                         case OP_VCALL2_REG:
3370                         case OP_VOIDCALL_REG:
3371                         case OP_CALL_REG:
3372                                 x86_call_reg (code, ins->sreg1);
3373                                 break;
3374                         case OP_FCALL_MEMBASE:
3375                         case OP_LCALL_MEMBASE:
3376                         case OP_VCALL_MEMBASE:
3377                         case OP_VCALL2_MEMBASE:
3378                         case OP_VOIDCALL_MEMBASE:
3379                         case OP_CALL_MEMBASE:
3380                                 x86_call_membase (code, ins->sreg1, ins->inst_offset);
3381                                 break;
3382                         default:
3383                                 g_assert_not_reached ();
3384                                 break;
3385                         }
3386                         ins->flags |= MONO_INST_GC_CALLSITE;
3387                         ins->backend.pc_offset = code - cfg->native_code;
3388                         if (call->stack_usage && !CALLCONV_IS_STDCALL (call->signature) && !cfg->arch.no_pushes) {
3389                                 /* a pop is one byte, while an add reg, imm is 3. So if there are 4 or 8
3390                                  * bytes to pop, we want to use pops. GCC does this (note it won't happen
3391                                  * for P4 or i686 because gcc will avoid using pop push at all. But we aren't
3392                                  * smart enough to do that optimization yet
3393                                  *
3394                                  * It turns out that on my P4, doing two pops for 8 bytes on the stack makes
3395                                  * mcs botstrap slow down. However, doing 1 pop for 4 bytes creates a small,
3396                                  * (most likely from locality benefits). People with other processors should
3397                                  * check on theirs to see what happens.
3398                                  */
3399                                 if (call->stack_usage == 4) {
3400                                         /* we want to use registers that won't get used soon, so use
3401                                          * ecx, as eax will get allocated first. edx is used by long calls,
3402                                          * so we can't use that.
3403                                          */
3404
3405                                         x86_pop_reg (code, X86_ECX);
3406                                 } else {
3407                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, call->stack_usage);
3408                                 }
3409                         } else if (cinfo->callee_stack_pop && cfg->arch.no_pushes) {
3410                                 /* Have to compensate for the stack space popped by the callee */
3411                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, cinfo->callee_stack_pop);
3412                         }
3413                         code = emit_move_return_value (cfg, ins, code);
3414                         break;
3415                 }
3416                 case OP_X86_PUSH:
3417                         g_assert (!cfg->arch.no_pushes);
3418                         x86_push_reg (code, ins->sreg1);
3419                         break;
3420                 case OP_X86_PUSH_IMM:
3421                         g_assert (!cfg->arch.no_pushes);
3422                         x86_push_imm (code, ins->inst_imm);
3423                         break;
3424                 case OP_X86_PUSH_MEMBASE:
3425                         g_assert (!cfg->arch.no_pushes);
3426                         x86_push_membase (code, ins->inst_basereg, ins->inst_offset);
3427                         break;
3428                 case OP_X86_PUSH_OBJ:
3429                         g_assert (!cfg->arch.no_pushes);
3430                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, ins->inst_imm);
3431                         x86_push_reg (code, X86_EDI);
3432                         x86_push_reg (code, X86_ESI);
3433                         x86_push_reg (code, X86_ECX);
3434                         if (ins->inst_offset)
3435                                 x86_lea_membase (code, X86_ESI, ins->inst_basereg, ins->inst_offset);
3436                         else
3437                                 x86_mov_reg_reg (code, X86_ESI, ins->inst_basereg, 4);
3438                         x86_lea_membase (code, X86_EDI, X86_ESP, 12);
3439                         x86_mov_reg_imm (code, X86_ECX, (ins->inst_imm >> 2));
3440                         x86_cld (code);
3441                         x86_prefix (code, X86_REP_PREFIX);
3442                         x86_movsd (code);
3443                         x86_pop_reg (code, X86_ECX);
3444                         x86_pop_reg (code, X86_ESI);
3445                         x86_pop_reg (code, X86_EDI);
3446                         break;
3447                 case OP_X86_LEA:
3448                         x86_lea_memindex (code, ins->dreg, ins->sreg1, ins->inst_imm, ins->sreg2, ins->backend.shift_amount);
3449                         break;
3450                 case OP_X86_LEA_MEMBASE:
3451                         x86_lea_membase (code, ins->dreg, ins->sreg1, ins->inst_imm);
3452                         break;
3453                 case OP_X86_XCHG:
3454                         x86_xchg_reg_reg (code, ins->sreg1, ins->sreg2, 4);
3455                         break;
3456                 case OP_LOCALLOC:
3457                         /* keep alignment */
3458                         x86_alu_reg_imm (code, X86_ADD, ins->sreg1, MONO_ARCH_LOCALLOC_ALIGNMENT - 1);
3459                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ~(MONO_ARCH_LOCALLOC_ALIGNMENT - 1));
3460                         code = mono_emit_stack_alloc (cfg, code, ins);
3461                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3462                         if (cfg->param_area && cfg->arch.no_pushes)
3463                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3464                         break;
3465                 case OP_LOCALLOC_IMM: {
3466                         guint32 size = ins->inst_imm;
3467                         size = (size + (MONO_ARCH_FRAME_ALIGNMENT - 1)) & ~ (MONO_ARCH_FRAME_ALIGNMENT - 1);
3468
3469                         if (ins->flags & MONO_INST_INIT) {
3470                                 /* FIXME: Optimize this */
3471                                 x86_mov_reg_imm (code, ins->dreg, size);
3472                                 ins->sreg1 = ins->dreg;
3473
3474                                 code = mono_emit_stack_alloc (cfg, code, ins);
3475                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3476                         } else {
3477                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, size);
3478                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3479                         }
3480                         if (cfg->param_area && cfg->arch.no_pushes)
3481                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3482                         break;
3483                 }
3484                 case OP_THROW: {
3485                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3486                         x86_push_reg (code, ins->sreg1);
3487                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3488                                                           (gpointer)"mono_arch_throw_exception");
3489                         ins->flags |= MONO_INST_GC_CALLSITE;
3490                         ins->backend.pc_offset = code - cfg->native_code;
3491                         break;
3492                 }
3493                 case OP_RETHROW: {
3494                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3495                         x86_push_reg (code, ins->sreg1);
3496                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3497                                                           (gpointer)"mono_arch_rethrow_exception");
3498                         ins->flags |= MONO_INST_GC_CALLSITE;
3499                         ins->backend.pc_offset = code - cfg->native_code;
3500                         break;
3501                 }
3502                 case OP_CALL_HANDLER:
3503                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3504                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3505                         x86_call_imm (code, 0);
3506                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
3507                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3508                         break;
3509                 case OP_START_HANDLER: {
3510                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3511                         x86_mov_membase_reg (code, spvar->inst_basereg, spvar->inst_offset, X86_ESP, 4);
3512                         if (cfg->param_area && cfg->arch.no_pushes) {
3513                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3514                         }
3515                         break;
3516                 }
3517                 case OP_ENDFINALLY: {
3518                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3519                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3520                         x86_ret (code);
3521                         break;
3522                 }
3523                 case OP_ENDFILTER: {
3524                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3525                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3526                         /* The local allocator will put the result into EAX */
3527                         x86_ret (code);
3528                         break;
3529                 }
3530
3531                 case OP_LABEL:
3532                         ins->inst_c0 = code - cfg->native_code;
3533                         break;
3534                 case OP_BR:
3535                         if (ins->inst_target_bb->native_offset) {
3536                                 x86_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
3537                         } else {
3538                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3539                                 if ((cfg->opt & MONO_OPT_BRANCH) &&
3540                                     x86_is_imm8 (ins->inst_target_bb->max_offset - cpos))
3541                                         x86_jump8 (code, 0);
3542                                 else
3543                                         x86_jump32 (code, 0);
3544                         }
3545                         break;
3546                 case OP_BR_REG:
3547                         x86_jump_reg (code, ins->sreg1);
3548                         break;
3549                 case OP_ICNEQ:
3550                 case OP_ICGE:
3551                 case OP_ICLE:
3552                 case OP_ICGE_UN:
3553                 case OP_ICLE_UN:
3554
3555                 case OP_CEQ:
3556                 case OP_CLT:
3557                 case OP_CLT_UN:
3558                 case OP_CGT:
3559                 case OP_CGT_UN:
3560                 case OP_CNE:
3561                 case OP_ICEQ:
3562                 case OP_ICLT:
3563                 case OP_ICLT_UN:
3564                 case OP_ICGT:
3565                 case OP_ICGT_UN:
3566                         x86_set_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3567                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3568                         break;
3569                 case OP_COND_EXC_EQ:
3570                 case OP_COND_EXC_NE_UN:
3571                 case OP_COND_EXC_LT:
3572                 case OP_COND_EXC_LT_UN:
3573                 case OP_COND_EXC_GT:
3574                 case OP_COND_EXC_GT_UN:
3575                 case OP_COND_EXC_GE:
3576                 case OP_COND_EXC_GE_UN:
3577                 case OP_COND_EXC_LE:
3578                 case OP_COND_EXC_LE_UN:
3579                 case OP_COND_EXC_IEQ:
3580                 case OP_COND_EXC_INE_UN:
3581                 case OP_COND_EXC_ILT:
3582                 case OP_COND_EXC_ILT_UN:
3583                 case OP_COND_EXC_IGT:
3584                 case OP_COND_EXC_IGT_UN:
3585                 case OP_COND_EXC_IGE:
3586                 case OP_COND_EXC_IGE_UN:
3587                 case OP_COND_EXC_ILE:
3588                 case OP_COND_EXC_ILE_UN:
3589                         EMIT_COND_SYSTEM_EXCEPTION (cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->inst_p1);
3590                         break;
3591                 case OP_COND_EXC_OV:
3592                 case OP_COND_EXC_NO:
3593                 case OP_COND_EXC_C:
3594                 case OP_COND_EXC_NC:
3595                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_EQ], (ins->opcode < OP_COND_EXC_NE_UN), ins->inst_p1);
3596                         break;
3597                 case OP_COND_EXC_IOV:
3598                 case OP_COND_EXC_INO:
3599                 case OP_COND_EXC_IC:
3600                 case OP_COND_EXC_INC:
3601                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_IEQ], (ins->opcode < OP_COND_EXC_INE_UN), ins->inst_p1);
3602                         break;
3603                 case OP_IBEQ:
3604                 case OP_IBNE_UN:
3605                 case OP_IBLT:
3606                 case OP_IBLT_UN:
3607                 case OP_IBGT:
3608                 case OP_IBGT_UN:
3609                 case OP_IBGE:
3610                 case OP_IBGE_UN:
3611                 case OP_IBLE:
3612                 case OP_IBLE_UN:
3613                         EMIT_COND_BRANCH (ins, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3614                         break;
3615
3616                 case OP_CMOV_IEQ:
3617                 case OP_CMOV_IGE:
3618                 case OP_CMOV_IGT:
3619                 case OP_CMOV_ILE:
3620                 case OP_CMOV_ILT:
3621                 case OP_CMOV_INE_UN:
3622                 case OP_CMOV_IGE_UN:
3623                 case OP_CMOV_IGT_UN:
3624                 case OP_CMOV_ILE_UN:
3625                 case OP_CMOV_ILT_UN:
3626                         g_assert (ins->dreg == ins->sreg1);
3627                         x86_cmov_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, ins->sreg2);
3628                         break;
3629
3630                 /* floating point opcodes */
3631                 case OP_R8CONST: {
3632                         double d = *(double *)ins->inst_p0;
3633
3634                         if ((d == 0.0) && (mono_signbit (d) == 0)) {
3635                                 x86_fldz (code);
3636                         } else if (d == 1.0) {
3637                                 x86_fld1 (code);
3638                         } else {
3639                                 if (cfg->compile_aot) {
3640                                         guint32 *val = (guint32*)&d;
3641                                         x86_push_imm (code, val [1]);
3642                                         x86_push_imm (code, val [0]);
3643                                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3644                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3645                                 }
3646                                 else {
3647                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R8, ins->inst_p0);
3648                                         x86_fld (code, NULL, TRUE);
3649                                 }
3650                         }
3651                         break;
3652                 }
3653                 case OP_R4CONST: {
3654                         float f = *(float *)ins->inst_p0;
3655
3656                         if ((f == 0.0) && (mono_signbit (f) == 0)) {
3657                                 x86_fldz (code);
3658                         } else if (f == 1.0) {
3659                                 x86_fld1 (code);
3660                         } else {
3661                                 if (cfg->compile_aot) {
3662                                         guint32 val = *(guint32*)&f;
3663                                         x86_push_imm (code, val);
3664                                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3665                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3666                                 }
3667                                 else {
3668                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R4, ins->inst_p0);
3669                                         x86_fld (code, NULL, FALSE);
3670                                 }
3671                         }
3672                         break;
3673                 }
3674                 case OP_STORER8_MEMBASE_REG:
3675                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, TRUE, TRUE);
3676                         break;
3677                 case OP_LOADR8_MEMBASE:
3678                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3679                         break;
3680                 case OP_STORER4_MEMBASE_REG:
3681                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, FALSE, TRUE);
3682                         break;
3683                 case OP_LOADR4_MEMBASE:
3684                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3685                         break;
3686                 case OP_ICONV_TO_R4:
3687                         x86_push_reg (code, ins->sreg1);
3688                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3689                         /* Change precision */
3690                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3691                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3692                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3693                         break;
3694                 case OP_ICONV_TO_R8:
3695                         x86_push_reg (code, ins->sreg1);
3696                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3697                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3698                         break;
3699                 case OP_ICONV_TO_R_UN:
3700                         x86_push_imm (code, 0);
3701                         x86_push_reg (code, ins->sreg1);
3702                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3703                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3704                         break;
3705                 case OP_X86_FP_LOAD_I8:
3706                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3707                         break;
3708                 case OP_X86_FP_LOAD_I4:
3709                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3710                         break;
3711                 case OP_FCONV_TO_R4:
3712                         /* Change precision */
3713                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3714                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3715                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3716                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3717                         break;
3718                 case OP_FCONV_TO_I1:
3719                         code = emit_float_to_int (cfg, code, ins->dreg, 1, TRUE);
3720                         break;
3721                 case OP_FCONV_TO_U1:
3722                         code = emit_float_to_int (cfg, code, ins->dreg, 1, FALSE);
3723                         break;
3724                 case OP_FCONV_TO_I2:
3725                         code = emit_float_to_int (cfg, code, ins->dreg, 2, TRUE);
3726                         break;
3727                 case OP_FCONV_TO_U2:
3728                         code = emit_float_to_int (cfg, code, ins->dreg, 2, FALSE);
3729                         break;
3730                 case OP_FCONV_TO_I4:
3731                 case OP_FCONV_TO_I:
3732                         code = emit_float_to_int (cfg, code, ins->dreg, 4, TRUE);
3733                         break;
3734                 case OP_FCONV_TO_I8:
3735                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3736                         x86_fnstcw_membase(code, X86_ESP, 0);
3737                         x86_mov_reg_membase (code, ins->dreg, X86_ESP, 0, 2);
3738                         x86_alu_reg_imm (code, X86_OR, ins->dreg, 0xc00);
3739                         x86_mov_membase_reg (code, X86_ESP, 2, ins->dreg, 2);
3740                         x86_fldcw_membase (code, X86_ESP, 2);
3741                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
3742                         x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
3743                         x86_pop_reg (code, ins->dreg);
3744                         x86_pop_reg (code, ins->backend.reg3);
3745                         x86_fldcw_membase (code, X86_ESP, 0);
3746                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3747                         break;
3748                 case OP_LCONV_TO_R8_2:
3749                         x86_push_reg (code, ins->sreg2);
3750                         x86_push_reg (code, ins->sreg1);
3751                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3752                         /* Change precision */
3753                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3754                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3755                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3756                         break;
3757                 case OP_LCONV_TO_R4_2:
3758                         x86_push_reg (code, ins->sreg2);
3759                         x86_push_reg (code, ins->sreg1);
3760                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3761                         /* Change precision */
3762                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3763                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3764                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3765                         break;
3766                 case OP_LCONV_TO_R_UN_2: {
3767                         static guint8 mn[] = { 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 0x40 };
3768                         guint8 *br;
3769
3770                         /* load 64bit integer to FP stack */
3771                         x86_push_reg (code, ins->sreg2);
3772                         x86_push_reg (code, ins->sreg1);
3773                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3774
3775                         /* test if lreg is negative */
3776                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3777                         br = code; x86_branch8 (code, X86_CC_GEZ, 0, TRUE);
3778
3779                         /* add correction constant mn */
3780                         if (cfg->compile_aot) {
3781                                 x86_push_imm (code, (((guint32)mn [9]) << 24) | ((guint32)mn [8] << 16) | ((guint32)mn [7] << 8) | ((guint32)mn [6]));
3782                                 x86_push_imm (code, (((guint32)mn [5]) << 24) | ((guint32)mn [4] << 16) | ((guint32)mn [3] << 8) | ((guint32)mn [2]));
3783                                 x86_push_imm (code, (((guint32)mn [1]) << 24) | ((guint32)mn [0] << 16));
3784                                 x86_fld80_membase (code, X86_ESP, 2);
3785                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 12);
3786                         } else {
3787                                 x86_fld80_mem (code, mn);
3788                         }
3789                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3790
3791                         x86_patch (br, code);
3792
3793                         /* Change precision */
3794                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3795                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3796
3797                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3798
3799                         break;
3800                 }
3801                 case OP_LCONV_TO_OVF_I:
3802                 case OP_LCONV_TO_OVF_I4_2: {
3803                         guint8 *br [3], *label [1];
3804                         MonoInst *tins;
3805
3806                         /*
3807                          * Valid ints: 0xffffffff:8000000 to 00000000:0x7f000000
3808                          */
3809                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
3810
3811                         /* If the low word top bit is set, see if we are negative */
3812                         br [0] = code; x86_branch8 (code, X86_CC_LT, 0, TRUE);
3813                         /* We are not negative (no top bit set, check for our top word to be zero */
3814                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3815                         br [1] = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
3816                         label [0] = code;
3817
3818                         /* throw exception */
3819                         tins = mono_branch_optimize_exception_target (cfg, bb, "OverflowException");
3820                         if (tins) {
3821                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, tins->inst_true_bb);
3822                                 if ((cfg->opt & MONO_OPT_BRANCH) && x86_is_imm8 (tins->inst_true_bb->max_offset - cpos))
3823                                         x86_jump8 (code, 0);
3824                                 else
3825                                         x86_jump32 (code, 0);
3826                         } else {
3827                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, "OverflowException");
3828                                 x86_jump32 (code, 0);
3829                         }
3830
3831
3832                         x86_patch (br [0], code);
3833                         /* our top bit is set, check that top word is 0xfffffff */
3834                         x86_alu_reg_imm (code, X86_CMP, ins->sreg2, 0xffffffff);
3835
3836                         x86_patch (br [1], code);
3837                         /* nope, emit exception */
3838                         br [2] = code; x86_branch8 (code, X86_CC_NE, 0, TRUE);
3839                         x86_patch (br [2], label [0]);
3840
3841                         if (ins->dreg != ins->sreg1)
3842                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3843                         break;
3844                 }
3845                 case OP_FMOVE:
3846                         /* Not needed on the fp stack */
3847                         break;
3848                 case OP_FADD:
3849                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3850                         break;
3851                 case OP_FSUB:
3852                         x86_fp_op_reg (code, X86_FSUB, 1, TRUE);
3853                         break;
3854                 case OP_FMUL:
3855                         x86_fp_op_reg (code, X86_FMUL, 1, TRUE);
3856                         break;
3857                 case OP_FDIV:
3858                         x86_fp_op_reg (code, X86_FDIV, 1, TRUE);
3859                         break;
3860                 case OP_FNEG:
3861                         x86_fchs (code);
3862                         break;
3863                 case OP_SIN:
3864                         x86_fsin (code);
3865                         x86_fldz (code);
3866                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3867                         break;
3868                 case OP_COS:
3869                         x86_fcos (code);
3870                         x86_fldz (code);
3871                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3872                         break;
3873                 case OP_ABS:
3874                         x86_fabs (code);
3875                         break;
3876                 case OP_TAN: {
3877                         /*
3878                          * it really doesn't make sense to inline all this code,
3879                          * it's here just to show that things may not be as simple
3880                          * as they appear.
3881                          */
3882                         guchar *check_pos, *end_tan, *pop_jump;
3883                         x86_push_reg (code, X86_EAX);
3884                         x86_fptan (code);
3885                         x86_fnstsw (code);
3886                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3887                         check_pos = code;
3888                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3889                         x86_fstp (code, 0); /* pop the 1.0 */
3890                         end_tan = code;
3891                         x86_jump8 (code, 0);
3892                         x86_fldpi (code);
3893                         x86_fp_op (code, X86_FADD, 0);
3894                         x86_fxch (code, 1);
3895                         x86_fprem1 (code);
3896                         x86_fstsw (code);
3897                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3898                         pop_jump = code;
3899                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3900                         x86_fstp (code, 1);
3901                         x86_fptan (code);
3902                         x86_patch (pop_jump, code);
3903                         x86_fstp (code, 0); /* pop the 1.0 */
3904                         x86_patch (check_pos, code);
3905                         x86_patch (end_tan, code);
3906                         x86_fldz (code);
3907                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3908                         x86_pop_reg (code, X86_EAX);
3909                         break;
3910                 }
3911                 case OP_ATAN:
3912                         x86_fld1 (code);
3913                         x86_fpatan (code);
3914                         x86_fldz (code);
3915                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3916                         break;
3917                 case OP_SQRT:
3918                         x86_fsqrt (code);
3919                         break;
3920                 case OP_ROUND:
3921                         x86_frndint (code);
3922                         break;
3923                 case OP_IMIN:
3924                         g_assert (cfg->opt & MONO_OPT_CMOV);
3925                         g_assert (ins->dreg == ins->sreg1);
3926                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3927                         x86_cmov_reg (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2);
3928                         break;
3929                 case OP_IMIN_UN:
3930                         g_assert (cfg->opt & MONO_OPT_CMOV);
3931                         g_assert (ins->dreg == ins->sreg1);
3932                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3933                         x86_cmov_reg (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2);
3934                         break;
3935                 case OP_IMAX:
3936                         g_assert (cfg->opt & MONO_OPT_CMOV);
3937                         g_assert (ins->dreg == ins->sreg1);
3938                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3939                         x86_cmov_reg (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2);
3940                         break;
3941                 case OP_IMAX_UN:
3942                         g_assert (cfg->opt & MONO_OPT_CMOV);
3943                         g_assert (ins->dreg == ins->sreg1);
3944                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3945                         x86_cmov_reg (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2);
3946                         break;
3947                 case OP_X86_FPOP:
3948                         x86_fstp (code, 0);
3949                         break;
3950                 case OP_X86_FXCH:
3951                         x86_fxch (code, ins->inst_imm);
3952                         break;
3953                 case OP_FREM: {
3954                         guint8 *l1, *l2;
3955
3956                         x86_push_reg (code, X86_EAX);
3957                         /* we need to exchange ST(0) with ST(1) */
3958                         x86_fxch (code, 1);
3959
3960                         /* this requires a loop, because fprem somtimes
3961                          * returns a partial remainder */
3962                         l1 = code;
3963                         /* looks like MS is using fprem instead of the IEEE compatible fprem1 */
3964                         /* x86_fprem1 (code); */
3965                         x86_fprem (code);
3966                         x86_fnstsw (code);
3967                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_C2);
3968                         l2 = code;
3969                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3970                         x86_patch (l2, l1);
3971
3972                         /* pop result */
3973                         x86_fstp (code, 1);
3974
3975                         x86_pop_reg (code, X86_EAX);
3976                         break;
3977                 }
3978                 case OP_FCOMPARE:
3979                         if (cfg->opt & MONO_OPT_FCMOV) {
3980                                 x86_fcomip (code, 1);
3981                                 x86_fstp (code, 0);
3982                                 break;
3983                         }
3984                         /* this overwrites EAX */
3985                         EMIT_FPCOMPARE(code);
3986                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3987                         break;
3988                 case OP_FCEQ:
3989                 case OP_FCNEQ:
3990                         if (cfg->opt & MONO_OPT_FCMOV) {
3991                                 /* zeroing the register at the start results in
3992                                  * shorter and faster code (we can also remove the widening op)
3993                                  */
3994                                 guchar *unordered_check;
3995                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3996                                 x86_fcomip (code, 1);
3997                                 x86_fstp (code, 0);
3998                                 unordered_check = code;
3999                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4000                                 if (ins->opcode == OP_FCEQ) {
4001                                         x86_set_reg (code, X86_CC_EQ, ins->dreg, FALSE);
4002                                         x86_patch (unordered_check, code);
4003                                 } else {
4004                                         guchar *jump_to_end;
4005                                         x86_set_reg (code, X86_CC_NE, ins->dreg, FALSE);
4006                                         jump_to_end = code;
4007                                         x86_jump8 (code, 0);
4008                                         x86_patch (unordered_check, code);
4009                                         x86_inc_reg (code, ins->dreg);
4010                                         x86_patch (jump_to_end, code);
4011                                 }
4012
4013                                 break;
4014                         }
4015                         if (ins->dreg != X86_EAX)
4016                                 x86_push_reg (code, X86_EAX);
4017
4018                         EMIT_FPCOMPARE(code);
4019                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
4020                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
4021                         x86_set_reg (code, ins->opcode == OP_FCEQ ? X86_CC_EQ : X86_CC_NE, ins->dreg, TRUE);
4022                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4023
4024                         if (ins->dreg != X86_EAX)
4025                                 x86_pop_reg (code, X86_EAX);
4026                         break;
4027                 case OP_FCLT:
4028                 case OP_FCLT_UN:
4029                         if (cfg->opt & MONO_OPT_FCMOV) {
4030                                 /* zeroing the register at the start results in
4031                                  * shorter and faster code (we can also remove the widening op)
4032                                  */
4033                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4034                                 x86_fcomip (code, 1);
4035                                 x86_fstp (code, 0);
4036                                 if (ins->opcode == OP_FCLT_UN) {
4037                                         guchar *unordered_check = code;
4038                                         guchar *jump_to_end;
4039                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
4040                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
4041                                         jump_to_end = code;
4042                                         x86_jump8 (code, 0);
4043                                         x86_patch (unordered_check, code);
4044                                         x86_inc_reg (code, ins->dreg);
4045                                         x86_patch (jump_to_end, code);
4046                                 } else {
4047                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
4048                                 }
4049                                 break;
4050                         }
4051                         if (ins->dreg != X86_EAX)
4052                                 x86_push_reg (code, X86_EAX);
4053
4054                         EMIT_FPCOMPARE(code);
4055                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
4056                         if (ins->opcode == OP_FCLT_UN) {
4057                                 guchar *is_not_zero_check, *end_jump;
4058                                 is_not_zero_check = code;
4059                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4060                                 end_jump = code;
4061                                 x86_jump8 (code, 0);
4062                                 x86_patch (is_not_zero_check, code);
4063                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4064
4065                                 x86_patch (end_jump, code);
4066                         }
4067                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
4068                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4069
4070                         if (ins->dreg != X86_EAX)
4071                                 x86_pop_reg (code, X86_EAX);
4072                         break;
4073                 case OP_FCLE: {
4074                         guchar *unordered_check;
4075                         guchar *jump_to_end;
4076                         if (cfg->opt & MONO_OPT_FCMOV) {
4077                                 /* zeroing the register at the start results in
4078                                  * shorter and faster code (we can also remove the widening op)
4079                                  */
4080                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4081                                 x86_fcomip (code, 1);
4082                                 x86_fstp (code, 0);
4083                                 unordered_check = code;
4084                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4085                                 x86_set_reg (code, X86_CC_NB, ins->dreg, FALSE);
4086                                 x86_patch (unordered_check, code);
4087                                 break;
4088                         }
4089                         if (ins->dreg != X86_EAX)
4090                                 x86_push_reg (code, X86_EAX);
4091
4092                         EMIT_FPCOMPARE(code);
4093                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
4094                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
4095                         unordered_check = code;
4096                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
4097
4098                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4099                         x86_set_reg (code, X86_CC_NE, ins->dreg, TRUE);
4100                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4101                         jump_to_end = code;
4102                         x86_jump8 (code, 0);
4103                         x86_patch (unordered_check, code);
4104                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4105                         x86_patch (jump_to_end, code);
4106
4107                         if (ins->dreg != X86_EAX)
4108                                 x86_pop_reg (code, X86_EAX);
4109                         break;
4110                 }
4111                 case OP_FCGT:
4112                 case OP_FCGT_UN:
4113                         if (cfg->opt & MONO_OPT_FCMOV) {
4114                                 /* zeroing the register at the start results in
4115                                  * shorter and faster code (we can also remove the widening op)
4116                                  */
4117                                 guchar *unordered_check;
4118                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4119                                 x86_fcomip (code, 1);
4120                                 x86_fstp (code, 0);
4121                                 if (ins->opcode == OP_FCGT) {
4122                                         unordered_check = code;
4123                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
4124                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
4125                                         x86_patch (unordered_check, code);
4126                                 } else {
4127                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
4128                                 }
4129                                 break;
4130                         }
4131                         if (ins->dreg != X86_EAX)
4132                                 x86_push_reg (code, X86_EAX);
4133
4134                         EMIT_FPCOMPARE(code);
4135                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
4136                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4137                         if (ins->opcode == OP_FCGT_UN) {
4138                                 guchar *is_not_zero_check, *end_jump;
4139                                 is_not_zero_check = code;
4140                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4141                                 end_jump = code;
4142                                 x86_jump8 (code, 0);
4143                                 x86_patch (is_not_zero_check, code);
4144                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4145
4146                                 x86_patch (end_jump, code);
4147                         }
4148                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
4149                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4150
4151                         if (ins->dreg != X86_EAX)
4152                                 x86_pop_reg (code, X86_EAX);
4153                         break;
4154                 case OP_FCGE: {
4155                         guchar *unordered_check;
4156                         guchar *jump_to_end;
4157                         if (cfg->opt & MONO_OPT_FCMOV) {
4158                                 /* zeroing the register at the start results in
4159                                  * shorter and faster code (we can also remove the widening op)
4160                                  */
4161                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4162                                 x86_fcomip (code, 1);
4163                                 x86_fstp (code, 0);
4164                                 unordered_check = code;
4165                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4166                                 x86_set_reg (code, X86_CC_NA, ins->dreg, FALSE);
4167                                 x86_patch (unordered_check, code);
4168                                 break;
4169                         }
4170                         if (ins->dreg != X86_EAX)
4171                                 x86_push_reg (code, X86_EAX);
4172
4173                         EMIT_FPCOMPARE(code);
4174                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
4175                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
4176                         unordered_check = code;
4177                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
4178
4179                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4180                         x86_set_reg (code, X86_CC_GE, ins->dreg, TRUE);
4181                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4182                         jump_to_end = code;
4183                         x86_jump8 (code, 0);
4184                         x86_patch (unordered_check, code);
4185                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4186                         x86_patch (jump_to_end, code);
4187
4188                         if (ins->dreg != X86_EAX)
4189                                 x86_pop_reg (code, X86_EAX);
4190                         break;
4191                 }
4192                 case OP_FBEQ:
4193                         if (cfg->opt & MONO_OPT_FCMOV) {
4194                                 guchar *jump = code;
4195                                 x86_branch8 (code, X86_CC_P, 0, TRUE);
4196                                 EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4197                                 x86_patch (jump, code);
4198                                 break;
4199                         }
4200                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
4201                         EMIT_COND_BRANCH (ins, X86_CC_EQ, TRUE);
4202                         break;
4203                 case OP_FBNE_UN:
4204                         /* Branch if C013 != 100 */
4205                         if (cfg->opt & MONO_OPT_FCMOV) {
4206                                 /* branch if !ZF or (PF|CF) */
4207                                 EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4208                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4209                                 EMIT_COND_BRANCH (ins, X86_CC_B, FALSE);
4210                                 break;
4211                         }
4212                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
4213                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4214                         break;
4215                 case OP_FBLT:
4216                         if (cfg->opt & MONO_OPT_FCMOV) {
4217                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
4218                                 break;
4219                         }
4220                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4221                         break;
4222                 case OP_FBLT_UN:
4223                         if (cfg->opt & MONO_OPT_FCMOV) {
4224                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4225                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
4226                                 break;
4227                         }
4228                         if (ins->opcode == OP_FBLT_UN) {
4229                                 guchar *is_not_zero_check, *end_jump;
4230                                 is_not_zero_check = code;
4231                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4232                                 end_jump = code;
4233                                 x86_jump8 (code, 0);
4234                                 x86_patch (is_not_zero_check, code);
4235                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4236
4237                                 x86_patch (end_jump, code);
4238                         }
4239                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4240                         break;
4241                 case OP_FBGT:
4242                 case OP_FBGT_UN:
4243                         if (cfg->opt & MONO_OPT_FCMOV) {
4244                                 if (ins->opcode == OP_FBGT) {
4245                                         guchar *br1;
4246
4247                                         /* skip branch if C1=1 */
4248                                         br1 = code;
4249                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
4250                                         /* branch if (C0 | C3) = 1 */
4251                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
4252                                         x86_patch (br1, code);
4253                                 } else {
4254                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
4255                                 }
4256                                 break;
4257                         }
4258                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4259                         if (ins->opcode == OP_FBGT_UN) {
4260                                 guchar *is_not_zero_check, *end_jump;
4261                                 is_not_zero_check = code;
4262                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4263                                 end_jump = code;
4264                                 x86_jump8 (code, 0);
4265                                 x86_patch (is_not_zero_check, code);
4266                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4267
4268                                 x86_patch (end_jump, code);
4269                         }
4270                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4271                         break;
4272                 case OP_FBGE:
4273                         /* Branch if C013 == 100 or 001 */
4274                         if (cfg->opt & MONO_OPT_FCMOV) {
4275                                 guchar *br1;
4276
4277                                 /* skip branch if C1=1 */
4278                                 br1 = code;
4279                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4280                                 /* branch if (C0 | C3) = 1 */
4281                                 EMIT_COND_BRANCH (ins, X86_CC_BE, FALSE);
4282                                 x86_patch (br1, code);
4283                                 break;
4284                         }
4285                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4286                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4287                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
4288                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4289                         break;
4290                 case OP_FBGE_UN:
4291                         /* Branch if C013 == 000 */
4292                         if (cfg->opt & MONO_OPT_FCMOV) {
4293                                 EMIT_COND_BRANCH (ins, X86_CC_LE, FALSE);
4294                                 break;
4295                         }
4296                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4297                         break;
4298                 case OP_FBLE:
4299                         /* Branch if C013=000 or 100 */
4300                         if (cfg->opt & MONO_OPT_FCMOV) {
4301                                 guchar *br1;
4302
4303                                 /* skip branch if C1=1 */
4304                                 br1 = code;
4305                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4306                                 /* branch if C0=0 */
4307                                 EMIT_COND_BRANCH (ins, X86_CC_NB, FALSE);
4308                                 x86_patch (br1, code);
4309                                 break;
4310                         }
4311                         x86_alu_reg_imm (code, X86_AND, X86_EAX, (X86_FP_C0|X86_FP_C1));
4312                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0);
4313                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4314                         break;
4315                 case OP_FBLE_UN:
4316                         /* Branch if C013 != 001 */
4317                         if (cfg->opt & MONO_OPT_FCMOV) {
4318                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4319                                 EMIT_COND_BRANCH (ins, X86_CC_GE, FALSE);
4320                                 break;
4321                         }
4322                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4323                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4324                         break;
4325                 case OP_CKFINITE: {
4326                         guchar *br1;
4327                         x86_push_reg (code, X86_EAX);
4328                         x86_fxam (code);
4329                         x86_fnstsw (code);
4330                         x86_alu_reg_imm (code, X86_AND, X86_EAX, 0x4100);
4331                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4332                         x86_pop_reg (code, X86_EAX);
4333
4334                         /* Have to clean up the fp stack before throwing the exception */
4335                         br1 = code;
4336                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
4337
4338                         x86_fstp (code, 0);
4339                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, FALSE, "ArithmeticException");
4340
4341                         x86_patch (br1, code);
4342                         break;
4343                 }
4344                 case OP_TLS_GET: {
4345                         code = mono_x86_emit_tls_get (code, ins->dreg, ins->inst_offset);
4346                         break;
4347                 }
4348                 case OP_TLS_GET_REG: {
4349                         code = emit_tls_get_reg (code, ins->dreg, ins->sreg1);
4350                         break;
4351                 }
4352                 case OP_TLS_SET: {
4353                         code = mono_x86_emit_tls_set (code, ins->sreg1, ins->inst_offset);
4354                         break;
4355                 }
4356                 case OP_TLS_SET_REG: {
4357                         code = emit_tls_set_reg (code, ins->sreg1, ins->sreg2);
4358                         break;
4359                 }
4360                 case OP_MEMORY_BARRIER: {
4361                         /* x86 only needs barrier for StoreLoad and FullBarrier */
4362                         switch (ins->backend.memory_barrier_kind) {
4363                         case StoreLoadBarrier:
4364                         case FullBarrier:
4365                                 /* http://blogs.sun.com/dave/resource/NHM-Pipeline-Blog-V2.txt */
4366                                 x86_prefix (code, X86_LOCK_PREFIX);
4367                                 x86_alu_membase_imm (code, X86_ADD, X86_ESP, 0, 0);
4368                                 break;
4369                         }
4370                         break;
4371                 }
4372                 case OP_ATOMIC_ADD_I4: {
4373                         int dreg = ins->dreg;
4374
4375                         if (dreg == ins->inst_basereg) {
4376                                 x86_push_reg (code, ins->sreg2);
4377                                 dreg = ins->sreg2;
4378                         }
4379
4380                         if (dreg != ins->sreg2)
4381                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg2, 4);
4382
4383                         x86_prefix (code, X86_LOCK_PREFIX);
4384                         x86_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, 4);
4385
4386                         if (dreg != ins->dreg) {
4387                                 x86_mov_reg_reg (code, ins->dreg, dreg, 4);
4388                                 x86_pop_reg (code, dreg);
4389                         }
4390
4391                         break;
4392                 }
4393                 case OP_ATOMIC_ADD_NEW_I4: {
4394                         int dreg = ins->dreg;
4395
4396                         g_assert (cfg->has_atomic_add_new_i4);
4397
4398                         /* hack: limit in regalloc, dreg != sreg1 && dreg != sreg2 */
4399                         if (ins->sreg2 == dreg) {
4400                                 if (dreg == X86_EBX) {
4401                                         dreg = X86_EDI;
4402                                         if (ins->inst_basereg == X86_EDI)
4403                                                 dreg = X86_ESI;
4404                                 } else {
4405                                         dreg = X86_EBX;
4406                                         if (ins->inst_basereg == X86_EBX)
4407                                                 dreg = X86_EDI;
4408                                 }
4409                         } else if (ins->inst_basereg == dreg) {
4410                                 if (dreg == X86_EBX) {
4411                                         dreg = X86_EDI;
4412                                         if (ins->sreg2 == X86_EDI)
4413                                                 dreg = X86_ESI;
4414                                 } else {
4415                                         dreg = X86_EBX;
4416                                         if (ins->sreg2 == X86_EBX)
4417                                                 dreg = X86_EDI;
4418                                 }
4419                         }
4420
4421                         if (dreg != ins->dreg) {
4422                                 x86_push_reg (code, dreg);
4423                         }
4424
4425                         x86_mov_reg_reg (code, dreg, ins->sreg2, 4);
4426                         x86_prefix (code, X86_LOCK_PREFIX);
4427                         x86_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, 4);
4428                         /* dreg contains the old value, add with sreg2 value */
4429                         x86_alu_reg_reg (code, X86_ADD, dreg, ins->sreg2);
4430
4431                         if (ins->dreg != dreg) {
4432                                 x86_mov_reg_reg (code, ins->dreg, dreg, 4);
4433                                 x86_pop_reg (code, dreg);
4434                         }
4435
4436                         break;
4437                 }
4438                 case OP_ATOMIC_EXCHANGE_I4: {
4439                         guchar *br[2];
4440                         int sreg2 = ins->sreg2;
4441                         int breg = ins->inst_basereg;
4442
4443                         g_assert (cfg->has_atomic_exchange_i4);
4444
4445                         /* cmpxchg uses eax as comperand, need to make sure we can use it
4446                          * hack to overcome limits in x86 reg allocator
4447                          * (req: dreg == eax and sreg2 != eax and breg != eax)
4448                          */
4449                         g_assert (ins->dreg == X86_EAX);
4450
4451                         /* We need the EAX reg for the cmpxchg */
4452                         if (ins->sreg2 == X86_EAX) {
4453                                 sreg2 = (breg == X86_EDX) ? X86_EBX : X86_EDX;
4454                                 x86_push_reg (code, sreg2);
4455                                 x86_mov_reg_reg (code, sreg2, X86_EAX, 4);
4456                         }
4457
4458                         if (breg == X86_EAX) {
4459                                 breg = (sreg2 == X86_ESI) ? X86_EDI : X86_ESI;
4460                                 x86_push_reg (code, breg);
4461                                 x86_mov_reg_reg (code, breg, X86_EAX, 4);
4462                         }
4463
4464                         x86_mov_reg_membase (code, X86_EAX, breg, ins->inst_offset, 4);
4465
4466                         br [0] = code; x86_prefix (code, X86_LOCK_PREFIX);
4467                         x86_cmpxchg_membase_reg (code, breg, ins->inst_offset, sreg2);
4468                         br [1] = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4469                         x86_patch (br [1], br [0]);
4470
4471                         if (breg != ins->inst_basereg)
4472                                 x86_pop_reg (code, breg);
4473
4474                         if (ins->sreg2 != sreg2)
4475                                 x86_pop_reg (code, sreg2);
4476
4477                         break;
4478                 }
4479                 case OP_ATOMIC_CAS_I4: {
4480                         g_assert (ins->dreg == X86_EAX);
4481                         g_assert (ins->sreg3 == X86_EAX);
4482                         g_assert (ins->sreg1 != X86_EAX);
4483                         g_assert (ins->sreg1 != ins->sreg2);
4484
4485                         x86_prefix (code, X86_LOCK_PREFIX);
4486                         x86_cmpxchg_membase_reg (code, ins->sreg1, ins->inst_offset, ins->sreg2);
4487                         break;
4488                 }
4489                 case OP_CARD_TABLE_WBARRIER: {
4490                         int ptr = ins->sreg1;
4491                         int value = ins->sreg2;
4492                         guchar *br = NULL;
4493                         int nursery_shift, card_table_shift;
4494                         gpointer card_table_mask;
4495                         size_t nursery_size;
4496                         gulong card_table = (gulong)mono_gc_get_card_table (&card_table_shift, &card_table_mask);
4497                         gulong nursery_start = (gulong)mono_gc_get_nursery (&nursery_shift, &nursery_size);
4498                         gboolean card_table_nursery_check = mono_gc_card_table_nursery_check ();
4499
4500                         /*
4501                          * We need one register we can clobber, we choose EDX and make sreg1
4502                          * fixed EAX to work around limitations in the local register allocator.
4503                          * sreg2 might get allocated to EDX, but that is not a problem since
4504                          * we use it before clobbering EDX.
4505                          */
4506                         g_assert (ins->sreg1 == X86_EAX);
4507
4508                         /*
4509                          * This is the code we produce:
4510                          *
4511                          *   edx = value
4512                          *   edx >>= nursery_shift
4513                          *   cmp edx, (nursery_start >> nursery_shift)
4514                          *   jne done
4515                          *   edx = ptr
4516                          *   edx >>= card_table_shift
4517                          *   card_table[edx] = 1
4518                          * done:
4519                          */
4520
4521                         if (card_table_nursery_check) {
4522                                 if (value != X86_EDX)
4523                                         x86_mov_reg_reg (code, X86_EDX, value, 4);
4524                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, nursery_shift);
4525                                 x86_alu_reg_imm (code, X86_CMP, X86_EDX, nursery_start >> nursery_shift);
4526                                 br = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4527                         }
4528                         x86_mov_reg_reg (code, X86_EDX, ptr, 4);
4529                         x86_shift_reg_imm (code, X86_SHR, X86_EDX, card_table_shift);
4530                         if (card_table_mask)
4531                                 x86_alu_reg_imm (code, X86_AND, X86_EDX, (int)card_table_mask);
4532                         x86_mov_membase_imm (code, X86_EDX, card_table, 1, 1);
4533                         if (card_table_nursery_check)
4534                                 x86_patch (br, code);
4535                         break;
4536                 }
4537 #ifdef MONO_ARCH_SIMD_INTRINSICS
4538                 case OP_ADDPS:
4539                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4540                         break;
4541                 case OP_DIVPS:
4542                         x86_sse_alu_ps_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4543                         break;
4544                 case OP_MULPS:
4545                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4546                         break;
4547                 case OP_SUBPS:
4548                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4549                         break;
4550                 case OP_MAXPS:
4551                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4552                         break;
4553                 case OP_MINPS:
4554                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4555                         break;
4556                 case OP_COMPPS:
4557                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4558                         x86_sse_alu_ps_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4559                         break;
4560                 case OP_ANDPS:
4561                         x86_sse_alu_ps_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4562                         break;
4563                 case OP_ANDNPS:
4564                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4565                         break;
4566                 case OP_ORPS:
4567                         x86_sse_alu_ps_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4568                         break;
4569                 case OP_XORPS:
4570                         x86_sse_alu_ps_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4571                         break;
4572                 case OP_SQRTPS:
4573                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4574                         break;
4575                 case OP_RSQRTPS:
4576                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RSQRT, ins->dreg, ins->sreg1);
4577                         break;
4578                 case OP_RCPPS:
4579                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RCP, ins->dreg, ins->sreg1);
4580                         break;
4581                 case OP_ADDSUBPS:
4582                         x86_sse_alu_sd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4583                         break;
4584                 case OP_HADDPS:
4585                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4586                         break;
4587                 case OP_HSUBPS:
4588                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4589                         break;
4590                 case OP_DUPPS_HIGH:
4591                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSHDUP, ins->dreg, ins->sreg1);
4592                         break;
4593                 case OP_DUPPS_LOW:
4594                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSLDUP, ins->dreg, ins->sreg1);
4595                         break;
4596
4597                 case OP_PSHUFLEW_HIGH:
4598                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4599                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 1);
4600                         break;
4601                 case OP_PSHUFLEW_LOW:
4602                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4603                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 0);
4604                         break;
4605                 case OP_PSHUFLED:
4606                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4607                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->sreg1, ins->inst_c0);
4608                         break;
4609                 case OP_SHUFPS:
4610                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4611                         x86_sse_alu_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4612                         break;
4613                 case OP_SHUFPD:
4614                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0x3);
4615                         x86_sse_alu_pd_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4616                         break;
4617
4618                 case OP_ADDPD:
4619                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4620                         break;
4621                 case OP_DIVPD:
4622                         x86_sse_alu_pd_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4623                         break;
4624                 case OP_MULPD:
4625                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4626                         break;
4627                 case OP_SUBPD:
4628                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4629                         break;
4630                 case OP_MAXPD:
4631                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4632                         break;
4633                 case OP_MINPD:
4634                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4635                         break;
4636                 case OP_COMPPD:
4637                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4638                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4639                         break;
4640                 case OP_ANDPD:
4641                         x86_sse_alu_pd_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4642                         break;
4643                 case OP_ANDNPD:
4644                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4645                         break;
4646                 case OP_ORPD:
4647                         x86_sse_alu_pd_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4648                         break;
4649                 case OP_XORPD:
4650                         x86_sse_alu_pd_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4651                         break;
4652                 case OP_SQRTPD:
4653                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4654                         break;
4655                 case OP_ADDSUBPD:
4656                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4657                         break;
4658                 case OP_HADDPD:
4659                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4660                         break;
4661                 case OP_HSUBPD:
4662                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4663                         break;
4664                 case OP_DUPPD:
4665                         x86_sse_alu_sd_reg_reg (code, X86_SSE_MOVDDUP, ins->dreg, ins->sreg1);
4666                         break;
4667
4668                 case OP_EXTRACT_MASK:
4669                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMOVMSKB, ins->dreg, ins->sreg1);
4670                         break;
4671
4672                 case OP_PAND:
4673                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAND, ins->sreg1, ins->sreg2);
4674                         break;
4675                 case OP_POR:
4676                         x86_sse_alu_pd_reg_reg (code, X86_SSE_POR, ins->sreg1, ins->sreg2);
4677                         break;
4678                 case OP_PXOR:
4679                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->sreg1, ins->sreg2);
4680                         break;
4681
4682                 case OP_PADDB:
4683                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDB, ins->sreg1, ins->sreg2);
4684                         break;
4685                 case OP_PADDW:
4686                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDW, ins->sreg1, ins->sreg2);
4687                         break;
4688                 case OP_PADDD:
4689                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDD, ins->sreg1, ins->sreg2);
4690                         break;
4691                 case OP_PADDQ:
4692                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDQ, ins->sreg1, ins->sreg2);
4693                         break;
4694
4695                 case OP_PSUBB:
4696                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBB, ins->sreg1, ins->sreg2);
4697                         break;
4698                 case OP_PSUBW:
4699                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBW, ins->sreg1, ins->sreg2);
4700                         break;
4701                 case OP_PSUBD:
4702                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBD, ins->sreg1, ins->sreg2);
4703                         break;
4704                 case OP_PSUBQ:
4705                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBQ, ins->sreg1, ins->sreg2);
4706                         break;
4707
4708                 case OP_PMAXB_UN:
4709                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXUB, ins->sreg1, ins->sreg2);
4710                         break;
4711                 case OP_PMAXW_UN:
4712                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUW, ins->sreg1, ins->sreg2);
4713                         break;
4714                 case OP_PMAXD_UN:
4715                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUD, ins->sreg1, ins->sreg2);
4716                         break;
4717
4718                 case OP_PMAXB:
4719                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSB, ins->sreg1, ins->sreg2);
4720                         break;
4721                 case OP_PMAXW:
4722                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXSW, ins->sreg1, ins->sreg2);
4723                         break;
4724                 case OP_PMAXD:
4725                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSD, ins->sreg1, ins->sreg2);
4726                         break;
4727
4728                 case OP_PAVGB_UN:
4729                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGB, ins->sreg1, ins->sreg2);
4730                         break;
4731                 case OP_PAVGW_UN:
4732                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGW, ins->sreg1, ins->sreg2);
4733                         break;
4734
4735                 case OP_PMINB_UN:
4736                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINUB, ins->sreg1, ins->sreg2);
4737                         break;
4738                 case OP_PMINW_UN:
4739                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUW, ins->sreg1, ins->sreg2);
4740                         break;
4741                 case OP_PMIND_UN:
4742                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUD, ins->sreg1, ins->sreg2);
4743                         break;
4744
4745                 case OP_PMINB:
4746                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSB, ins->sreg1, ins->sreg2);
4747                         break;
4748                 case OP_PMINW:
4749                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINSW, ins->sreg1, ins->sreg2);
4750                         break;
4751                 case OP_PMIND:
4752                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSD, ins->sreg1, ins->sreg2);
4753                         break;
4754
4755                 case OP_PCMPEQB:
4756                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQB, ins->sreg1, ins->sreg2);
4757                         break;
4758                 case OP_PCMPEQW:
4759                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQW, ins->sreg1, ins->sreg2);
4760                         break;
4761                 case OP_PCMPEQD:
4762                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQD, ins->sreg1, ins->sreg2);
4763                         break;
4764                 case OP_PCMPEQQ:
4765                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPEQQ, ins->sreg1, ins->sreg2);
4766                         break;
4767
4768                 case OP_PCMPGTB:
4769                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTB, ins->sreg1, ins->sreg2);
4770                         break;
4771                 case OP_PCMPGTW:
4772                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTW, ins->sreg1, ins->sreg2);
4773                         break;
4774                 case OP_PCMPGTD:
4775                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTD, ins->sreg1, ins->sreg2);
4776                         break;
4777                 case OP_PCMPGTQ:
4778                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPGTQ, ins->sreg1, ins->sreg2);
4779                         break;
4780
4781                 case OP_PSUM_ABS_DIFF:
4782                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSADBW, ins->sreg1, ins->sreg2);
4783                         break;
4784
4785                 case OP_UNPACK_LOWB:
4786                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLBW, ins->sreg1, ins->sreg2);
4787                         break;
4788                 case OP_UNPACK_LOWW:
4789                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLWD, ins->sreg1, ins->sreg2);
4790                         break;
4791                 case OP_UNPACK_LOWD:
4792                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLDQ, ins->sreg1, ins->sreg2);
4793                         break;
4794                 case OP_UNPACK_LOWQ:
4795                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLQDQ, ins->sreg1, ins->sreg2);
4796                         break;
4797                 case OP_UNPACK_LOWPS:
4798                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4799                         break;
4800                 case OP_UNPACK_LOWPD:
4801                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4802                         break;
4803
4804                 case OP_UNPACK_HIGHB:
4805                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHBW, ins->sreg1, ins->sreg2);
4806                         break;
4807                 case OP_UNPACK_HIGHW:
4808                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHWD, ins->sreg1, ins->sreg2);
4809                         break;
4810                 case OP_UNPACK_HIGHD:
4811                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHDQ, ins->sreg1, ins->sreg2);
4812                         break;
4813                 case OP_UNPACK_HIGHQ:
4814                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHQDQ, ins->sreg1, ins->sreg2);
4815                         break;
4816                 case OP_UNPACK_HIGHPS:
4817                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4818                         break;
4819                 case OP_UNPACK_HIGHPD:
4820                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4821                         break;
4822
4823                 case OP_PACKW:
4824                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSWB, ins->sreg1, ins->sreg2);
4825                         break;
4826                 case OP_PACKD:
4827                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSDW, ins->sreg1, ins->sreg2);
4828                         break;
4829                 case OP_PACKW_UN:
4830                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKUSWB, ins->sreg1, ins->sreg2);
4831                         break;
4832                 case OP_PACKD_UN:
4833                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PACKUSDW, ins->sreg1, ins->sreg2);
4834                         break;
4835
4836                 case OP_PADDB_SAT_UN:
4837                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSB, ins->sreg1, ins->sreg2);
4838                         break;
4839                 case OP_PSUBB_SAT_UN:
4840                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSB, ins->sreg1, ins->sreg2);
4841                         break;
4842                 case OP_PADDW_SAT_UN:
4843                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSW, ins->sreg1, ins->sreg2);
4844                         break;
4845                 case OP_PSUBW_SAT_UN:
4846                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSW, ins->sreg1, ins->sreg2);
4847                         break;
4848
4849                 case OP_PADDB_SAT:
4850                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSB, ins->sreg1, ins->sreg2);
4851                         break;
4852                 case OP_PSUBB_SAT:
4853                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSB, ins->sreg1, ins->sreg2);
4854                         break;
4855                 case OP_PADDW_SAT:
4856                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSW, ins->sreg1, ins->sreg2);
4857                         break;
4858                 case OP_PSUBW_SAT:
4859                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSW, ins->sreg1, ins->sreg2);
4860                         break;
4861
4862                 case OP_PMULW:
4863                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULLW, ins->sreg1, ins->sreg2);
4864                         break;
4865                 case OP_PMULD:
4866                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMULLD, ins->sreg1, ins->sreg2);
4867                         break;
4868                 case OP_PMULQ:
4869                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULUDQ, ins->sreg1, ins->sreg2);
4870                         break;
4871                 case OP_PMULW_HIGH_UN:
4872                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHUW, ins->sreg1, ins->sreg2);
4873                         break;
4874                 case OP_PMULW_HIGH:
4875                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHW, ins->sreg1, ins->sreg2);
4876                         break;
4877
4878                 case OP_PSHRW:
4879                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4880                         break;
4881                 case OP_PSHRW_REG:
4882                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLW_REG, ins->dreg, ins->sreg2);
4883                         break;
4884
4885                 case OP_PSARW:
4886                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4887                         break;
4888                 case OP_PSARW_REG:
4889                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAW_REG, ins->dreg, ins->sreg2);
4890                         break;
4891
4892                 case OP_PSHLW:
4893                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4894                         break;
4895                 case OP_PSHLW_REG:
4896                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLW_REG, ins->dreg, ins->sreg2);
4897                         break;
4898
4899                 case OP_PSHRD:
4900                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4901                         break;
4902                 case OP_PSHRD_REG:
4903                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLD_REG, ins->dreg, ins->sreg2);
4904                         break;
4905
4906                 case OP_PSARD:
4907                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4908                         break;
4909                 case OP_PSARD_REG:
4910                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAD_REG, ins->dreg, ins->sreg2);
4911                         break;
4912
4913                 case OP_PSHLD:
4914                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4915                         break;
4916                 case OP_PSHLD_REG:
4917                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLD_REG, ins->dreg, ins->sreg2);
4918                         break;
4919
4920                 case OP_PSHRQ:
4921                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4922                         break;
4923                 case OP_PSHRQ_REG:
4924                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLQ_REG, ins->dreg, ins->sreg2);
4925                         break;
4926
4927                 case OP_PSHLQ:
4928                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4929                         break;
4930                 case OP_PSHLQ_REG:
4931                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLQ_REG, ins->dreg, ins->sreg2);
4932                         break;
4933
4934                 case OP_ICONV_TO_X:
4935                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4936                         break;
4937                 case OP_EXTRACT_I4:
4938                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4939                         break;
4940                 case OP_EXTRACT_I1:
4941                 case OP_EXTRACT_U1:
4942                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4943                         if (ins->inst_c0)
4944                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_c0 * 8);
4945                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I1, FALSE);
4946                         break;
4947                 case OP_EXTRACT_I2:
4948                 case OP_EXTRACT_U2:
4949                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4950                         if (ins->inst_c0)
4951                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, 16);
4952                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I2, TRUE);
4953                         break;
4954                 case OP_EXTRACT_R8:
4955                         if (ins->inst_c0)
4956                                 x86_sse_alu_pd_membase_reg (code, X86_SSE_MOVHPD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4957                         else
4958                                 x86_sse_alu_sd_membase_reg (code, X86_SSE_MOVSD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4959                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE);
4960                         break;
4961
4962                 case OP_INSERT_I2:
4963                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->sreg1, ins->sreg2, ins->inst_c0);
4964                         break;
4965                 case OP_EXTRACTX_U2:
4966                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PEXTRW, ins->dreg, ins->sreg1, ins->inst_c0);
4967                         break;
4968                 case OP_INSERTX_U1_SLOW:
4969                         /*sreg1 is the extracted ireg (scratch)
4970                         /sreg2 is the to be inserted ireg (scratch)
4971                         /dreg is the xreg to receive the value*/
4972
4973                         /*clear the bits from the extracted word*/
4974                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_c0 & 1 ? 0x00FF : 0xFF00);
4975                         /*shift the value to insert if needed*/
4976                         if (ins->inst_c0 & 1)
4977                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg2, 8);
4978                         /*join them together*/
4979                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
4980                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, ins->inst_c0 / 2);
4981                         break;
4982                 case OP_INSERTX_I4_SLOW:
4983                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2);
4984                         x86_shift_reg_imm (code, X86_SHR, ins->sreg2, 16);
4985                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2 + 1);
4986                         break;
4987
4988                 case OP_INSERTX_R4_SLOW:
4989                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4990                         /*TODO if inst_c0 == 0 use movss*/
4991                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 0, ins->inst_c0 * 2);
4992                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 2, ins->inst_c0 * 2 + 1);
4993                         break;
4994                 case OP_INSERTX_R8_SLOW:
4995                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4996                         if (cfg->verbose_level)
4997                                 printf ("CONVERTING a OP_INSERTX_R8_SLOW %d offset %x\n", ins->inst_c0, offset);
4998                         if (ins->inst_c0)
4999                                 x86_sse_alu_pd_reg_membase (code, X86_SSE_MOVHPD_REG_MEMBASE, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
5000                         else
5001                                 x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
5002                         break;
5003
5004                 case OP_STOREX_MEMBASE_REG:
5005                 case OP_STOREX_MEMBASE:
5006                         x86_movups_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
5007                         break;
5008                 case OP_LOADX_MEMBASE:
5009                         x86_movups_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
5010                         break;
5011                 case OP_LOADX_ALIGNED_MEMBASE:
5012                         x86_movaps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
5013                         break;
5014                 case OP_STOREX_ALIGNED_MEMBASE_REG:
5015                         x86_movaps_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
5016                         break;
5017                 case OP_STOREX_NTA_MEMBASE_REG:
5018                         x86_sse_alu_reg_membase (code, X86_SSE_MOVNTPS, ins->dreg, ins->sreg1, ins->inst_offset);
5019                         break;
5020                 case OP_PREFETCH_MEMBASE:
5021                         x86_sse_alu_reg_membase (code, X86_SSE_PREFETCH, ins->backend.arg_info, ins->sreg1, ins->inst_offset);
5022
5023                         break;
5024                 case OP_XMOVE:
5025                         /*FIXME the peephole pass should have killed this*/
5026                         if (ins->dreg != ins->sreg1)
5027                                 x86_movaps_reg_reg (code, ins->dreg, ins->sreg1);
5028                         break;
5029                 case OP_XZERO:
5030                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->dreg, ins->dreg);
5031                         break;
5032                 case OP_ICONV_TO_R8_RAW:
5033                         x86_mov_membase_reg (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1, 4);
5034                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE);
5035                         break;
5036
5037                 case OP_FCONV_TO_R8_X:
5038                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
5039                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
5040                         break;
5041
5042                 case OP_XCONV_R8_TO_I4:
5043                         x86_cvttsd2si (code, ins->dreg, ins->sreg1);
5044                         switch (ins->backend.source_opcode) {
5045                         case OP_FCONV_TO_I1:
5046                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
5047                                 break;
5048                         case OP_FCONV_TO_U1:
5049                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
5050                                 break;
5051                         case OP_FCONV_TO_I2:
5052                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
5053                                 break;
5054                         case OP_FCONV_TO_U2:
5055                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
5056                                 break;
5057                         }
5058                         break;
5059
5060                 case OP_EXPAND_I1:
5061                         /*FIXME this causes a partial register stall, maybe it would not be that bad to use shift + mask + or*/
5062                         /*The +4 is to get a mov ?h, ?l over the same reg.*/
5063                         x86_mov_reg_reg (code, ins->dreg + 4, ins->dreg, 1);
5064                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
5065                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
5066                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
5067                         break;
5068                 case OP_EXPAND_I2:
5069                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
5070                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
5071                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
5072                         break;
5073                 case OP_EXPAND_I4:
5074                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
5075                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
5076                         break;
5077                 case OP_EXPAND_R4:
5078                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
5079                         x86_movd_xreg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
5080                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
5081                         break;
5082                 case OP_EXPAND_R8:
5083                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
5084                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
5085                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0x44);
5086                         break;
5087
5088                 case OP_CVTDQ2PD:
5089                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTDQ2PD, ins->dreg, ins->sreg1);
5090                         break;
5091                 case OP_CVTDQ2PS:
5092                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTDQ2PS, ins->dreg, ins->sreg1);
5093                         break;
5094                 case OP_CVTPD2DQ:
5095                         x86_sse_alu_sd_reg_reg (code, X86_SSE_CVTPD2DQ, ins->dreg, ins->sreg1);
5096                         break;
5097                 case OP_CVTPD2PS:
5098                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPD2PS, ins->dreg, ins->sreg1);
5099                         break;
5100                 case OP_CVTPS2DQ:
5101                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPS2DQ, ins->dreg, ins->sreg1);
5102                         break;
5103                 case OP_CVTPS2PD:
5104                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTPS2PD, ins->dreg, ins->sreg1);
5105                         break;
5106                 case OP_CVTTPD2DQ:
5107                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTTPD2DQ, ins->dreg, ins->sreg1);
5108                         break;
5109                 case OP_CVTTPS2DQ:
5110                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTTPS2DQ, ins->dreg, ins->sreg1);
5111                         break;
5112
5113 #endif
5114                 case OP_LIVERANGE_START: {
5115                         if (cfg->verbose_level > 1)
5116                                 printf ("R%d START=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
5117                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_start = code - cfg->native_code;
5118                         break;
5119                 }
5120                 case OP_LIVERANGE_END: {
5121                         if (cfg->verbose_level > 1)
5122                                 printf ("R%d END=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
5123                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_end = code - cfg->native_code;
5124                         break;
5125                 }
5126                 case OP_NACL_GC_SAFE_POINT: {
5127 #if defined(__native_client_codegen__) && defined(__native_client_gc__)
5128                         if (cfg->compile_aot)
5129                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)mono_nacl_gc);
5130                         else {
5131                                 guint8 *br [1];
5132
5133                                 x86_test_mem_imm8 (code, (gpointer)&__nacl_thread_suspension_needed, 0xFFFFFFFF);
5134                                 br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
5135                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)mono_nacl_gc);
5136                                 x86_patch (br[0], code);
5137                         }
5138 #endif
5139                         break;
5140                 }
5141                 case OP_GC_LIVENESS_DEF:
5142                 case OP_GC_LIVENESS_USE:
5143                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
5144                         ins->backend.pc_offset = code - cfg->native_code;
5145                         break;
5146                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
5147                         ins->backend.pc_offset = code - cfg->native_code;
5148                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
5149                         break;
5150                 case OP_GET_SP:
5151                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, sizeof (mgreg_t));
5152                         break;
5153                 case OP_SET_SP:
5154                         x86_mov_reg_reg (code, X86_ESP, ins->sreg1, sizeof (mgreg_t));
5155                         break;
5156                 default:
5157                         g_warning ("unknown opcode %s\n", mono_inst_name (ins->opcode));
5158                         g_assert_not_reached ();
5159                 }
5160
5161                 if (G_UNLIKELY ((code - cfg->native_code - offset) > max_len)) {
5162 #ifndef __native_client_codegen__
5163                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
5164                                            mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
5165                         g_assert_not_reached ();
5166 #endif  /* __native_client_codegen__ */
5167                 }
5168
5169                 cpos += max_len;
5170         }
5171
5172         cfg->code_len = code - cfg->native_code;
5173 }
5174
5175 #endif /* DISABLE_JIT */
5176
5177 void
5178 mono_arch_register_lowlevel_calls (void)
5179 {
5180 }
5181
5182 void
5183 mono_arch_patch_code (MonoMethod *method, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, MonoCodeManager *dyn_code_mp, gboolean run_cctors)
5184 {
5185         MonoJumpInfo *patch_info;
5186         gboolean compile_aot = !run_cctors;
5187
5188         for (patch_info = ji; patch_info; patch_info = patch_info->next) {
5189                 unsigned char *ip = patch_info->ip.i + code;
5190                 const unsigned char *target;
5191
5192                 if (compile_aot) {
5193                         switch (patch_info->type) {
5194                         case MONO_PATCH_INFO_BB:
5195                         case MONO_PATCH_INFO_LABEL:
5196                                 break;
5197                         default:
5198                                 /* No need to patch these */
5199                                 continue;
5200                         }
5201                 }
5202
5203                 target = mono_resolve_patch_target (method, domain, code, patch_info, run_cctors);
5204
5205                 switch (patch_info->type) {
5206                 case MONO_PATCH_INFO_IP:
5207                         *((gconstpointer *)(ip)) = target;
5208                         break;
5209                 case MONO_PATCH_INFO_CLASS_INIT: {
5210                         guint8 *code = ip;
5211                         /* Might already been changed to a nop */
5212                         x86_call_code (code, 0);
5213                         x86_patch (ip, target);
5214                         break;
5215                 }
5216                 case MONO_PATCH_INFO_ABS:
5217                 case MONO_PATCH_INFO_METHOD:
5218                 case MONO_PATCH_INFO_METHOD_JUMP:
5219                 case MONO_PATCH_INFO_INTERNAL_METHOD:
5220                 case MONO_PATCH_INFO_BB:
5221                 case MONO_PATCH_INFO_LABEL:
5222                 case MONO_PATCH_INFO_RGCTX_FETCH:
5223                 case MONO_PATCH_INFO_GENERIC_CLASS_INIT:
5224                 case MONO_PATCH_INFO_MONITOR_ENTER:
5225                 case MONO_PATCH_INFO_MONITOR_EXIT:
5226                 case MONO_PATCH_INFO_JIT_ICALL_ADDR:
5227 #if defined(__native_client_codegen__) && defined(__native_client__)
5228                         if (nacl_is_code_address (code)) {
5229                                 /* For tail calls, code is patched after being installed */
5230                                 /* but not through the normal "patch callsite" method.   */
5231                                 unsigned char buf[kNaClAlignment];
5232                                 unsigned char *aligned_code = (uintptr_t)code & ~kNaClAlignmentMask;
5233                                 unsigned char *_target = target;
5234                                 int ret;
5235                                 /* All patch targets modified in x86_patch */
5236                                 /* are IP relative.                        */
5237                                 _target = _target + (uintptr_t)buf - (uintptr_t)aligned_code;
5238                                 memcpy (buf, aligned_code, kNaClAlignment);
5239                                 /* Patch a temp buffer of bundle size, */
5240                                 /* then install to actual location.    */
5241                                 x86_patch (buf + ((uintptr_t)code - (uintptr_t)aligned_code), _target);
5242                                 ret = nacl_dyncode_modify (aligned_code, buf, kNaClAlignment);
5243                                 g_assert (ret == 0);
5244                         }
5245                         else {
5246                                 x86_patch (ip, target);
5247                         }
5248 #else
5249                         x86_patch (ip, target);
5250 #endif
5251                         break;
5252                 case MONO_PATCH_INFO_NONE:
5253                         break;
5254                 case MONO_PATCH_INFO_R4:
5255                 case MONO_PATCH_INFO_R8: {
5256                         guint32 offset = mono_arch_get_patch_offset (ip);
5257                         *((gconstpointer *)(ip + offset)) = target;
5258                         break;
5259                 }
5260                 default: {
5261                         guint32 offset = mono_arch_get_patch_offset (ip);
5262 #if !defined(__native_client__)
5263                         *((gconstpointer *)(ip + offset)) = target;
5264 #else
5265                         *((gconstpointer *)(ip + offset)) = nacl_modify_patch_target (target);
5266 #endif
5267                         break;
5268                 }
5269                 }
5270         }
5271 }
5272
5273 static G_GNUC_UNUSED void
5274 stack_unaligned (MonoMethod *m, gpointer caller)
5275 {
5276         printf ("%s\n", mono_method_full_name (m, TRUE));
5277         g_assert_not_reached ();
5278 }
5279
5280 guint8 *
5281 mono_arch_emit_prolog (MonoCompile *cfg)
5282 {
5283         MonoMethod *method = cfg->method;
5284         MonoBasicBlock *bb;
5285         MonoMethodSignature *sig;
5286         MonoInst *inst;
5287         int alloc_size, pos, max_offset, i, cfa_offset;
5288         guint8 *code;
5289         gboolean need_stack_frame;
5290 #ifdef __native_client_codegen__
5291         guint alignment_check;
5292 #endif
5293
5294         cfg->code_size = MAX (cfg->header->code_size * 4, 10240);
5295
5296         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
5297                 cfg->code_size += 512;
5298
5299 #if defined(__default_codegen__)
5300         code = cfg->native_code = g_malloc (cfg->code_size);
5301 #elif defined(__native_client_codegen__)
5302         /* native_code_alloc is not 32-byte aligned, native_code is. */
5303         cfg->code_size = NACL_BUNDLE_ALIGN_UP (cfg->code_size);
5304         cfg->native_code_alloc = g_malloc (cfg->code_size + kNaClAlignment);
5305
5306         /* Align native_code to next nearest kNaclAlignment byte. */
5307         cfg->native_code = (guint)cfg->native_code_alloc + kNaClAlignment;
5308         cfg->native_code = (guint)cfg->native_code & ~kNaClAlignmentMask;
5309
5310         code = cfg->native_code;
5311
5312         alignment_check = (guint)cfg->native_code & kNaClAlignmentMask;
5313         g_assert(alignment_check == 0);
5314 #endif
5315
5316 #if 0
5317         {
5318                 guint8 *br [16];
5319
5320         /* Check that the stack is aligned on osx */
5321         x86_mov_reg_reg (code, X86_EAX, X86_ESP, sizeof (mgreg_t));
5322         x86_alu_reg_imm (code, X86_AND, X86_EAX, 15);
5323         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0xc);
5324         br [0] = code;
5325         x86_branch_disp (code, X86_CC_Z, 0, FALSE);
5326         x86_push_membase (code, X86_ESP, 0);
5327         x86_push_imm (code, cfg->method);
5328         x86_mov_reg_imm (code, X86_EAX, stack_unaligned);
5329         x86_call_reg (code, X86_EAX);
5330         x86_patch (br [0], code);
5331         }
5332 #endif
5333
5334         /* Offset between RSP and the CFA */
5335         cfa_offset = 0;
5336
5337         // CFA = sp + 4
5338         cfa_offset = sizeof (gpointer);
5339         mono_emit_unwind_op_def_cfa (cfg, code, X86_ESP, sizeof (gpointer));
5340         // IP saved at CFA - 4
5341         /* There is no IP reg on x86 */
5342         mono_emit_unwind_op_offset (cfg, code, X86_NREG, -cfa_offset);
5343         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5344
5345         need_stack_frame = needs_stack_frame (cfg);
5346
5347         if (need_stack_frame) {
5348                 x86_push_reg (code, X86_EBP);
5349                 cfa_offset += sizeof (gpointer);
5350                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
5351                 mono_emit_unwind_op_offset (cfg, code, X86_EBP, - cfa_offset);
5352                 x86_mov_reg_reg (code, X86_EBP, X86_ESP, 4);
5353                 mono_emit_unwind_op_def_cfa_reg (cfg, code, X86_EBP);
5354                 /* These are handled automatically by the stack marking code */
5355                 mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5356         } else {
5357                 cfg->frame_reg = X86_ESP;
5358         }
5359
5360         if (cfg->arch.no_pushes) {
5361                 cfg->stack_offset += cfg->param_area;
5362                 cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
5363         }
5364
5365         alloc_size = cfg->stack_offset;
5366         pos = 0;
5367
5368         if (!method->save_lmf) {
5369                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5370                         x86_push_reg (code, X86_EBX);
5371                         pos += 4;
5372                         cfa_offset += sizeof (gpointer);
5373                         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset);
5374                         /* These are handled automatically by the stack marking code */
5375                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5376                 }
5377
5378                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5379                         x86_push_reg (code, X86_EDI);
5380                         pos += 4;
5381                         cfa_offset += sizeof (gpointer);
5382                         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset);
5383                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5384                 }
5385
5386                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5387                         x86_push_reg (code, X86_ESI);
5388                         pos += 4;
5389                         cfa_offset += sizeof (gpointer);
5390                         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset);
5391                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5392                 }
5393         }
5394
5395         alloc_size -= pos;
5396
5397         /* the original alloc_size is already aligned: there is %ebp and retip pushed, so realign */
5398         if (mono_do_x86_stack_align && need_stack_frame) {
5399                 int tot = alloc_size + pos + 4; /* ret ip */
5400                 if (need_stack_frame)
5401                         tot += 4; /* ebp */
5402                 tot &= MONO_ARCH_FRAME_ALIGNMENT - 1;
5403                 if (tot) {
5404                         alloc_size += MONO_ARCH_FRAME_ALIGNMENT - tot;
5405                         for (i = 0; i < MONO_ARCH_FRAME_ALIGNMENT - tot; i += sizeof (mgreg_t))
5406                                 mini_gc_set_slot_type_from_fp (cfg, - (alloc_size + pos - i), SLOT_NOREF);
5407                 }
5408         }
5409
5410         cfg->arch.sp_fp_offset = alloc_size + pos;
5411
5412         if (alloc_size) {
5413                 /* See mono_emit_stack_alloc */
5414 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
5415                 guint32 remaining_size = alloc_size;
5416                 /*FIXME handle unbounded code expansion, we should use a loop in case of more than X interactions*/
5417                 guint32 required_code_size = ((remaining_size / 0x1000) + 1) * 8; /*8 is the max size of x86_alu_reg_imm + x86_test_membase_reg*/
5418                 guint32 offset = code - cfg->native_code;
5419                 if (G_UNLIKELY (required_code_size >= (cfg->code_size - offset))) {
5420                         while (required_code_size >= (cfg->code_size - offset))
5421                                 cfg->code_size *= 2;
5422                         cfg->native_code = mono_realloc_native_code(cfg);
5423                         code = cfg->native_code + offset;
5424                         cfg->stat_code_reallocs++;
5425                 }
5426                 while (remaining_size >= 0x1000) {
5427                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
5428                         x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
5429                         remaining_size -= 0x1000;
5430                 }
5431                 if (remaining_size)
5432                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, remaining_size);
5433 #else
5434                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, alloc_size);
5435 #endif
5436
5437                 g_assert (need_stack_frame);
5438         }
5439
5440         if (cfg->method->wrapper_type == MONO_WRAPPER_NATIVE_TO_MANAGED ||
5441                         cfg->method->wrapper_type == MONO_WRAPPER_RUNTIME_INVOKE) {
5442                 x86_alu_reg_imm (code, X86_AND, X86_ESP, -MONO_ARCH_FRAME_ALIGNMENT);
5443         }
5444
5445 #if DEBUG_STACK_ALIGNMENT
5446         /* check the stack is aligned */
5447         if (need_stack_frame && method->wrapper_type == MONO_WRAPPER_NONE) {
5448                 x86_mov_reg_reg (code, X86_ECX, X86_ESP, 4);
5449                 x86_alu_reg_imm (code, X86_AND, X86_ECX, MONO_ARCH_FRAME_ALIGNMENT - 1);
5450                 x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5451                 x86_branch_disp (code, X86_CC_EQ, 3, FALSE);
5452                 x86_breakpoint (code);
5453         }
5454 #endif
5455
5456         /* compute max_offset in order to use short forward jumps */
5457         max_offset = 0;
5458         if (cfg->opt & MONO_OPT_BRANCH) {
5459                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
5460                         MonoInst *ins;
5461                         bb->max_offset = max_offset;
5462
5463                         if (cfg->prof_options & MONO_PROFILE_COVERAGE)
5464                                 max_offset += 6;
5465                         /* max alignment for loops */
5466                         if ((cfg->opt & MONO_OPT_LOOP) && bb_is_loop_start (bb))
5467                                 max_offset += LOOP_ALIGNMENT;
5468 #ifdef __native_client_codegen__
5469                         /* max alignment for native client */
5470                         if (bb->flags & BB_INDIRECT_JUMP_TARGET || bb->flags & BB_EXCEPTION_HANDLER)
5471                                 max_offset += kNaClAlignment;
5472 #endif
5473                         MONO_BB_FOR_EACH_INS (bb, ins) {
5474                                 if (ins->opcode == OP_LABEL)
5475                                         ins->inst_c1 = max_offset;
5476 #ifdef __native_client_codegen__
5477                                 switch (ins->opcode)
5478                                 {
5479                                         case OP_FCALL:
5480                                         case OP_LCALL:
5481                                         case OP_VCALL:
5482                                         case OP_VCALL2:
5483                                         case OP_VOIDCALL:
5484                                         case OP_CALL:
5485                                         case OP_FCALL_REG:
5486                                         case OP_LCALL_REG:
5487                                         case OP_VCALL_REG:
5488                                         case OP_VCALL2_REG:
5489                                         case OP_VOIDCALL_REG:
5490                                         case OP_CALL_REG:
5491                                         case OP_FCALL_MEMBASE:
5492                                         case OP_LCALL_MEMBASE:
5493                                         case OP_VCALL_MEMBASE:
5494                                         case OP_VCALL2_MEMBASE:
5495                                         case OP_VOIDCALL_MEMBASE:
5496                                         case OP_CALL_MEMBASE:
5497                                                 max_offset += kNaClAlignment;
5498                                                 break;
5499                                         default:
5500                                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN] - 1;
5501                                                 break;
5502                                 }
5503 #endif  /* __native_client_codegen__ */
5504                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
5505                         }
5506                 }
5507         }
5508
5509         /* store runtime generic context */
5510         if (cfg->rgctx_var) {
5511                 g_assert (cfg->rgctx_var->opcode == OP_REGOFFSET && cfg->rgctx_var->inst_basereg == X86_EBP);
5512
5513                 x86_mov_membase_reg (code, X86_EBP, cfg->rgctx_var->inst_offset, MONO_ARCH_RGCTX_REG, 4);
5514         }
5515
5516         if (method->save_lmf)
5517                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
5518
5519         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5520                 code = mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
5521
5522         /* load arguments allocated to register from the stack */
5523         sig = mono_method_signature (method);
5524         pos = 0;
5525
5526         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
5527                 inst = cfg->args [pos];
5528                 if (inst->opcode == OP_REGVAR) {
5529                         g_assert (need_stack_frame);
5530                         x86_mov_reg_membase (code, inst->dreg, X86_EBP, inst->inst_offset, 4);
5531                         if (cfg->verbose_level > 2)
5532                                 g_print ("Argument %d assigned to register %s\n", pos, mono_arch_regname (inst->dreg));
5533                 }
5534                 pos++;
5535         }
5536
5537         cfg->code_len = code - cfg->native_code;
5538
5539         g_assert (cfg->code_len < cfg->code_size);
5540
5541         return code;
5542 }
5543
5544 void
5545 mono_arch_emit_epilog (MonoCompile *cfg)
5546 {
5547         MonoMethod *method = cfg->method;
5548         MonoMethodSignature *sig = mono_method_signature (method);
5549         int i, quad, pos;
5550         guint32 stack_to_pop;
5551         guint8 *code;
5552         int max_epilog_size = 16;
5553         CallInfo *cinfo;
5554         gboolean need_stack_frame = needs_stack_frame (cfg);
5555
5556         if (cfg->method->save_lmf)
5557                 max_epilog_size += 128;
5558
5559         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
5560                 cfg->code_size *= 2;
5561                 cfg->native_code = mono_realloc_native_code(cfg);
5562                 cfg->stat_code_reallocs++;
5563         }
5564
5565         code = cfg->native_code + cfg->code_len;
5566
5567         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5568                 code = mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
5569
5570         /* the code restoring the registers must be kept in sync with OP_TAILCALL */
5571         pos = 0;
5572
5573         if (method->save_lmf) {
5574                 gint32 lmf_offset = cfg->lmf_var->inst_offset;
5575                 guint8 *patch;
5576                 gboolean supported = FALSE;
5577
5578                 if (cfg->compile_aot) {
5579 #if defined(__APPLE__) || defined(__linux__)
5580                         supported = TRUE;
5581 #endif
5582                 } else if (mono_get_jit_tls_offset () != -1) {
5583                         supported = TRUE;
5584                 }
5585
5586                 /* check if we need to restore protection of the stack after a stack overflow */
5587                 if (supported) {
5588                         if (cfg->compile_aot) {
5589                                 code = emit_load_aotconst (NULL, code, cfg, NULL, X86_ECX, MONO_PATCH_INFO_TLS_OFFSET, GINT_TO_POINTER (TLS_KEY_JIT_TLS));
5590
5591                                 code = emit_tls_get_reg (code, X86_ECX, X86_ECX);
5592                         } else {
5593                                 code = mono_x86_emit_tls_get (code, X86_ECX, mono_get_jit_tls_offset ());
5594                         }
5595
5596                         /* we load the value in a separate instruction: this mechanism may be
5597                          * used later as a safer way to do thread interruption
5598                          */
5599                         x86_mov_reg_membase (code, X86_ECX, X86_ECX, G_STRUCT_OFFSET (MonoJitTlsData, restore_stack_prot), 4);
5600                         x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5601                         patch = code;
5602                         x86_branch8 (code, X86_CC_Z, 0, FALSE);
5603                         /* note that the call trampoline will preserve eax/edx */
5604                         x86_call_reg (code, X86_ECX);
5605                         x86_patch (patch, code);
5606                 } else {
5607                         /* FIXME: maybe save the jit tls in the prolog */
5608                 }
5609
5610                 /* restore caller saved regs */
5611                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5612                         x86_mov_reg_membase (code, X86_EBX, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, ebx), 4);
5613                 }
5614
5615                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5616                         x86_mov_reg_membase (code, X86_EDI, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, edi), 4);
5617                 }
5618                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5619                         x86_mov_reg_membase (code, X86_ESI, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, esi), 4);
5620                 }
5621
5622                 /* EBP is restored by LEAVE */
5623         } else {
5624                 for (i = 0; i < X86_NREG; ++i) {
5625                         if ((cfg->used_int_regs & X86_CALLER_REGS & (1 << i)) && (i != X86_EBP)) {
5626                                 pos -= 4;
5627                         }
5628                 }
5629
5630                 if (pos) {
5631                         g_assert (need_stack_frame);
5632                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5633                 }
5634
5635                 if (pos) {
5636                         g_assert (need_stack_frame);
5637                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5638                 }
5639
5640                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5641                         x86_pop_reg (code, X86_ESI);
5642                 }
5643                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5644                         x86_pop_reg (code, X86_EDI);
5645                 }
5646                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5647                         x86_pop_reg (code, X86_EBX);
5648                 }
5649         }
5650
5651         /* Load returned vtypes into registers if needed */
5652         cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
5653         if (cinfo->ret.storage == ArgValuetypeInReg) {
5654                 for (quad = 0; quad < 2; quad ++) {
5655                         switch (cinfo->ret.pair_storage [quad]) {
5656                         case ArgInIReg:
5657                                 x86_mov_reg_membase (code, cinfo->ret.pair_regs [quad], cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), 4);
5658                                 break;
5659                         case ArgOnFloatFpStack:
5660                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), FALSE);
5661                                 break;
5662                         case ArgOnDoubleFpStack:
5663                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), TRUE);
5664                                 break;
5665                         case ArgNone:
5666                                 break;
5667                         default:
5668                                 g_assert_not_reached ();
5669                         }
5670                 }
5671         }
5672
5673         if (need_stack_frame)
5674                 x86_leave (code);
5675
5676         if (CALLCONV_IS_STDCALL (sig)) {
5677                 MonoJitArgumentInfo *arg_info = alloca (sizeof (MonoJitArgumentInfo) * (sig->param_count + 1));
5678
5679                 stack_to_pop = mono_arch_get_argument_info (NULL, sig, sig->param_count, arg_info);
5680         } else if (cinfo->callee_stack_pop)
5681                 stack_to_pop = cinfo->callee_stack_pop;
5682         else
5683                 stack_to_pop = 0;
5684
5685         if (stack_to_pop) {
5686                 g_assert (need_stack_frame);
5687                 x86_ret_imm (code, stack_to_pop);
5688         } else {
5689                 x86_ret (code);
5690         }
5691
5692         cfg->code_len = code - cfg->native_code;
5693
5694         g_assert (cfg->code_len < cfg->code_size);
5695 }
5696
5697 void
5698 mono_arch_emit_exceptions (MonoCompile *cfg)
5699 {
5700         MonoJumpInfo *patch_info;
5701         int nthrows, i;
5702         guint8 *code;
5703         MonoClass *exc_classes [16];
5704         guint8 *exc_throw_start [16], *exc_throw_end [16];
5705         guint32 code_size;
5706         int exc_count = 0;
5707
5708         /* Compute needed space */
5709         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5710                 if (patch_info->type == MONO_PATCH_INFO_EXC)
5711                         exc_count++;
5712         }
5713
5714         /*
5715          * make sure we have enough space for exceptions
5716          * 16 is the size of two push_imm instructions and a call
5717          */
5718         if (cfg->compile_aot)
5719                 code_size = exc_count * 32;
5720         else
5721                 code_size = exc_count * 16;
5722
5723         while (cfg->code_len + code_size > (cfg->code_size - 16)) {
5724                 cfg->code_size *= 2;
5725                 cfg->native_code = mono_realloc_native_code(cfg);
5726                 cfg->stat_code_reallocs++;
5727         }
5728
5729         code = cfg->native_code + cfg->code_len;
5730
5731         nthrows = 0;
5732         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5733                 switch (patch_info->type) {
5734                 case MONO_PATCH_INFO_EXC: {
5735                         MonoClass *exc_class;
5736                         guint8 *buf, *buf2;
5737                         guint32 throw_ip;
5738
5739                         x86_patch (patch_info->ip.i + cfg->native_code, code);
5740
5741                         exc_class = mono_class_from_name (mono_defaults.corlib, "System", patch_info->data.name);
5742                         g_assert (exc_class);
5743                         throw_ip = patch_info->ip.i;
5744
5745                         /* Find a throw sequence for the same exception class */
5746                         for (i = 0; i < nthrows; ++i)
5747                                 if (exc_classes [i] == exc_class)
5748                                         break;
5749                         if (i < nthrows) {
5750                                 x86_push_imm (code, (exc_throw_end [i] - cfg->native_code) - throw_ip);
5751                                 x86_jump_code (code, exc_throw_start [i]);
5752                                 patch_info->type = MONO_PATCH_INFO_NONE;
5753                         }
5754                         else {
5755                                 guint32 size;
5756
5757                                 /* Compute size of code following the push <OFFSET> */
5758 #if defined(__default_codegen__)
5759                                 size = 5 + 5;
5760 #elif defined(__native_client_codegen__)
5761                                 code = mono_nacl_align (code);
5762                                 size = kNaClAlignment;
5763 #endif
5764                                 /*This is aligned to 16 bytes by the callee. This way we save a few bytes here.*/
5765
5766                                 if ((code - cfg->native_code) - throw_ip < 126 - size) {
5767                                         /* Use the shorter form */
5768                                         buf = buf2 = code;
5769                                         x86_push_imm (code, 0);
5770                                 }
5771                                 else {
5772                                         buf = code;
5773                                         x86_push_imm (code, 0xf0f0f0f0);
5774                                         buf2 = code;
5775                                 }
5776
5777                                 if (nthrows < 16) {
5778                                         exc_classes [nthrows] = exc_class;
5779                                         exc_throw_start [nthrows] = code;
5780                                 }
5781
5782                                 x86_push_imm (code, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
5783                                 patch_info->data.name = "mono_arch_throw_corlib_exception";
5784                                 patch_info->type = MONO_PATCH_INFO_INTERNAL_METHOD;
5785                                 patch_info->ip.i = code - cfg->native_code;
5786                                 x86_call_code (code, 0);
5787                                 x86_push_imm (buf, (code - cfg->native_code) - throw_ip);
5788                                 while (buf < buf2)
5789                                         x86_nop (buf);
5790
5791                                 if (nthrows < 16) {
5792                                         exc_throw_end [nthrows] = code;
5793                                         nthrows ++;
5794                                 }
5795                         }
5796                         break;
5797                 }
5798                 default:
5799                         /* do nothing */
5800                         break;
5801                 }
5802         }
5803
5804         cfg->code_len = code - cfg->native_code;
5805
5806         g_assert (cfg->code_len < cfg->code_size);
5807 }
5808
5809 void
5810 mono_arch_flush_icache (guint8 *code, gint size)
5811 {
5812         /* not needed */
5813 }
5814
5815 void
5816 mono_arch_flush_register_windows (void)
5817 {
5818 }
5819
5820 gboolean
5821 mono_arch_is_inst_imm (gint64 imm)
5822 {
5823         return TRUE;
5824 }
5825
5826 void
5827 mono_arch_finish_init (void)
5828 {
5829         if (!g_getenv ("MONO_NO_TLS")) {
5830 #ifndef TARGET_WIN32
5831 #if MONO_XEN_OPT
5832                 optimize_for_xen = access ("/proc/xen", F_OK) == 0;
5833 #endif
5834 #endif
5835         }
5836 }
5837
5838 void
5839 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
5840 {
5841 }
5842
5843 #ifdef MONO_ARCH_HAVE_IMT
5844
5845 // Linear handler, the bsearch head compare is shorter
5846 //[2 + 4] x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
5847 //[1 + 1] x86_branch8(inst,cond,imm,is_signed)
5848 //        x86_patch(ins,target)
5849 //[1 + 5] x86_jump_mem(inst,mem)
5850
5851 #define CMP_SIZE 6
5852 #if defined(__default_codegen__)
5853 #define BR_SMALL_SIZE 2
5854 #define BR_LARGE_SIZE 5
5855 #elif defined(__native_client_codegen__)
5856 /* I suspect the size calculation below is actually incorrect. */
5857 /* TODO: fix the calculation that uses these sizes.  */
5858 #define BR_SMALL_SIZE 16
5859 #define BR_LARGE_SIZE 12
5860 #endif  /*__native_client_codegen__*/
5861 #define JUMP_IMM_SIZE 6
5862 #define ENABLE_WRONG_METHOD_CHECK 0
5863 #define DEBUG_IMT 0
5864
5865 static int
5866 imt_branch_distance (MonoIMTCheckItem **imt_entries, int start, int target)
5867 {
5868         int i, distance = 0;
5869         for (i = start; i < target; ++i)
5870                 distance += imt_entries [i]->chunk_size;
5871         return distance;
5872 }
5873
5874 /*
5875  * LOCKING: called with the domain lock held
5876  */
5877 gpointer
5878 mono_arch_build_imt_thunk (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5879         gpointer fail_tramp)
5880 {
5881         int i;
5882         int size = 0;
5883         guint8 *code, *start;
5884
5885         for (i = 0; i < count; ++i) {
5886                 MonoIMTCheckItem *item = imt_entries [i];
5887                 if (item->is_equals) {
5888                         if (item->check_target_idx) {
5889                                 if (!item->compare_done)
5890                                         item->chunk_size += CMP_SIZE;
5891                                 item->chunk_size += BR_SMALL_SIZE + JUMP_IMM_SIZE;
5892                         } else {
5893                                 if (fail_tramp) {
5894                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + JUMP_IMM_SIZE * 2;
5895                                 } else {
5896                                         item->chunk_size += JUMP_IMM_SIZE;
5897 #if ENABLE_WRONG_METHOD_CHECK
5898                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + 1;
5899 #endif
5900                                 }
5901                         }
5902                 } else {
5903                         item->chunk_size += CMP_SIZE + BR_LARGE_SIZE;
5904                         imt_entries [item->check_target_idx]->compare_done = TRUE;
5905                 }
5906                 size += item->chunk_size;
5907         }
5908 #if defined(__native_client__) && defined(__native_client_codegen__)
5909         /* In Native Client, we don't re-use thunks, allocate from the */
5910         /* normal code manager paths. */
5911         size = NACL_BUNDLE_ALIGN_UP (size);
5912         code = mono_domain_code_reserve (domain, size);
5913 #else
5914         if (fail_tramp)
5915                 code = mono_method_alloc_generic_virtual_thunk (domain, size);
5916         else
5917                 code = mono_domain_code_reserve (domain, size);
5918 #endif
5919         start = code;
5920         for (i = 0; i < count; ++i) {
5921                 MonoIMTCheckItem *item = imt_entries [i];
5922                 item->code_target = code;
5923                 if (item->is_equals) {
5924                         if (item->check_target_idx) {
5925                                 if (!item->compare_done)
5926                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5927                                 item->jmp_code = code;
5928                                 x86_branch8 (code, X86_CC_NE, 0, FALSE);
5929                                 if (item->has_target_code)
5930                                         x86_jump_code (code, item->value.target_code);
5931                                 else
5932                                         x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5933                         } else {
5934                                 if (fail_tramp) {
5935                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5936                                         item->jmp_code = code;
5937                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5938                                         if (item->has_target_code)
5939                                                 x86_jump_code (code, item->value.target_code);
5940                                         else
5941                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5942                                         x86_patch (item->jmp_code, code);
5943                                         x86_jump_code (code, fail_tramp);
5944                                         item->jmp_code = NULL;
5945                                 } else {
5946                                         /* enable the commented code to assert on wrong method */
5947 #if ENABLE_WRONG_METHOD_CHECK
5948                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5949                                         item->jmp_code = code;
5950                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5951 #endif
5952                                         if (item->has_target_code)
5953                                                 x86_jump_code (code, item->value.target_code);
5954                                         else
5955                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5956 #if ENABLE_WRONG_METHOD_CHECK
5957                                         x86_patch (item->jmp_code, code);
5958                                         x86_breakpoint (code);
5959                                         item->jmp_code = NULL;
5960 #endif
5961                                 }
5962                         }
5963                 } else {
5964                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5965                         item->jmp_code = code;
5966                         if (x86_is_imm8 (imt_branch_distance (imt_entries, i, item->check_target_idx)))
5967                                 x86_branch8 (code, X86_CC_GE, 0, FALSE);
5968                         else
5969                                 x86_branch32 (code, X86_CC_GE, 0, FALSE);
5970                 }
5971         }
5972         /* patch the branches to get to the target items */
5973         for (i = 0; i < count; ++i) {
5974                 MonoIMTCheckItem *item = imt_entries [i];
5975                 if (item->jmp_code) {
5976                         if (item->check_target_idx) {
5977                                 x86_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
5978                         }
5979                 }
5980         }
5981
5982         if (!fail_tramp)
5983                 mono_stats.imt_thunks_size += code - start;
5984         g_assert (code - start <= size);
5985
5986 #if DEBUG_IMT
5987         {
5988                 char *buff = g_strdup_printf ("thunk_for_class_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5989                 mono_disassemble_code (NULL, (guint8*)start, code - start, buff);
5990                 g_free (buff);
5991         }
5992 #endif
5993         if (mono_jit_map_is_enabled ()) {
5994                 char *buff;
5995                 if (vtable)
5996                         buff = g_strdup_printf ("imt_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5997                 else
5998                         buff = g_strdup_printf ("imt_thunk_entries_%d", count);
5999                 mono_emit_jit_tramp (start, code - start, buff);
6000                 g_free (buff);
6001         }
6002
6003         nacl_domain_code_validate (domain, &start, size, &code);
6004
6005         return start;
6006 }
6007
6008 MonoMethod*
6009 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
6010 {
6011         return (MonoMethod*) regs [MONO_ARCH_IMT_REG];
6012 }
6013 #endif
6014
6015 MonoVTable*
6016 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
6017 {
6018         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
6019 }
6020
6021 GSList*
6022 mono_arch_get_cie_program (void)
6023 {
6024         GSList *l = NULL;
6025
6026         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, X86_ESP, 4);
6027         mono_add_unwind_op_offset (l, (guint8*)NULL, (guint8*)NULL, X86_NREG, -4);
6028
6029         return l;
6030 }
6031
6032 MonoInst*
6033 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
6034 {
6035         MonoInst *ins = NULL;
6036         int opcode = 0;
6037
6038         if (cmethod->klass == mono_defaults.math_class) {
6039                 if (strcmp (cmethod->name, "Sin") == 0) {
6040                         opcode = OP_SIN;
6041                 } else if (strcmp (cmethod->name, "Cos") == 0) {
6042                         opcode = OP_COS;
6043                 } else if (strcmp (cmethod->name, "Tan") == 0) {
6044                         opcode = OP_TAN;
6045                 } else if (strcmp (cmethod->name, "Atan") == 0) {
6046                         opcode = OP_ATAN;
6047                 } else if (strcmp (cmethod->name, "Sqrt") == 0) {
6048                         opcode = OP_SQRT;
6049                 } else if (strcmp (cmethod->name, "Abs") == 0 && fsig->params [0]->type == MONO_TYPE_R8) {
6050                         opcode = OP_ABS;
6051                 } else if (strcmp (cmethod->name, "Round") == 0 && fsig->param_count == 1 && fsig->params [0]->type == MONO_TYPE_R8) {
6052                         opcode = OP_ROUND;
6053                 }
6054
6055                 if (opcode) {
6056                         MONO_INST_NEW (cfg, ins, opcode);
6057                         ins->type = STACK_R8;
6058                         ins->dreg = mono_alloc_freg (cfg);
6059                         ins->sreg1 = args [0]->dreg;
6060                         MONO_ADD_INS (cfg->cbb, ins);
6061                 }
6062
6063                 if (cfg->opt & MONO_OPT_CMOV) {
6064                         int opcode = 0;
6065
6066                         if (strcmp (cmethod->name, "Min") == 0) {
6067                                 if (fsig->params [0]->type == MONO_TYPE_I4)
6068                                         opcode = OP_IMIN;
6069                         } else if (strcmp (cmethod->name, "Max") == 0) {
6070                                 if (fsig->params [0]->type == MONO_TYPE_I4)
6071                                         opcode = OP_IMAX;
6072                         }
6073
6074                         if (opcode) {
6075                                 MONO_INST_NEW (cfg, ins, opcode);
6076                                 ins->type = STACK_I4;
6077                                 ins->dreg = mono_alloc_ireg (cfg);
6078                                 ins->sreg1 = args [0]->dreg;
6079                                 ins->sreg2 = args [1]->dreg;
6080                                 MONO_ADD_INS (cfg->cbb, ins);
6081                         }
6082                 }
6083
6084 #if 0
6085                 /* OP_FREM is not IEEE compatible */
6086                 else if (strcmp (cmethod->name, "IEEERemainder") == 0) {
6087                         MONO_INST_NEW (cfg, ins, OP_FREM);
6088                         ins->inst_i0 = args [0];
6089                         ins->inst_i1 = args [1];
6090                 }
6091 #endif
6092         }
6093
6094         return ins;
6095 }
6096
6097 gboolean
6098 mono_arch_print_tree (MonoInst *tree, int arity)
6099 {
6100         return 0;
6101 }
6102
6103 guint32
6104 mono_arch_get_patch_offset (guint8 *code)
6105 {
6106         if ((code [0] == 0x8b) && (x86_modrm_mod (code [1]) == 0x2))
6107                 return 2;
6108         else if (code [0] == 0xba)
6109                 return 1;
6110         else if (code [0] == 0x68)
6111                 /* push IMM */
6112                 return 1;
6113         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x6))
6114                 /* push <OFFSET>(<REG>) */
6115                 return 2;
6116         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x2))
6117                 /* call *<OFFSET>(<REG>) */
6118                 return 2;
6119         else if ((code [0] == 0xdd) || (code [0] == 0xd9))
6120                 /* fldl <ADDR> */
6121                 return 2;
6122         else if ((code [0] == 0x58) && (code [1] == 0x05))
6123                 /* pop %eax; add <OFFSET>, %eax */
6124                 return 2;
6125         else if ((code [0] >= 0x58) && (code [0] <= 0x58 + X86_NREG) && (code [1] == 0x81))
6126                 /* pop <REG>; add <OFFSET>, <REG> */
6127                 return 3;
6128         else if ((code [0] >= 0xb8) && (code [0] < 0xb8 + 8))
6129                 /* mov <REG>, imm */
6130                 return 1;
6131         else {
6132                 g_assert_not_reached ();
6133                 return -1;
6134         }
6135 }
6136
6137 /**
6138  * mono_breakpoint_clean_code:
6139  *
6140  * Copy @size bytes from @code - @offset to the buffer @buf. If the debugger inserted software
6141  * breakpoints in the original code, they are removed in the copy.
6142  *
6143  * Returns TRUE if no sw breakpoint was present.
6144  */
6145 gboolean
6146 mono_breakpoint_clean_code (guint8 *method_start, guint8 *code, int offset, guint8 *buf, int size)
6147 {
6148         int i;
6149         gboolean can_write = TRUE;
6150         /*
6151          * If method_start is non-NULL we need to perform bound checks, since we access memory
6152          * at code - offset we could go before the start of the method and end up in a different
6153          * page of memory that is not mapped or read incorrect data anyway. We zero-fill the bytes
6154          * instead.
6155          */
6156         if (!method_start || code - offset >= method_start) {
6157                 memcpy (buf, code - offset, size);
6158         } else {
6159                 int diff = code - method_start;
6160                 memset (buf, 0, size);
6161                 memcpy (buf + offset - diff, method_start, diff + size - offset);
6162         }
6163         code -= offset;
6164         for (i = 0; i < MONO_BREAKPOINT_ARRAY_SIZE; ++i) {
6165                 int idx = mono_breakpoint_info_index [i];
6166                 guint8 *ptr;
6167                 if (idx < 1)
6168                         continue;
6169                 ptr = mono_breakpoint_info [idx].address;
6170                 if (ptr >= code && ptr < code + size) {
6171                         guint8 saved_byte = mono_breakpoint_info [idx].saved_byte;
6172                         can_write = FALSE;
6173                         /*g_print ("patching %p with 0x%02x (was: 0x%02x)\n", ptr, saved_byte, buf [ptr - code]);*/
6174                         buf [ptr - code] = saved_byte;
6175                 }
6176         }
6177         return can_write;
6178 }
6179
6180 /*
6181  * mono_x86_get_this_arg_offset:
6182  *
6183  *   Return the offset of the stack location where this is passed during a virtual
6184  * call.
6185  */
6186 guint32
6187 mono_x86_get_this_arg_offset (MonoGenericSharingContext *gsctx, MonoMethodSignature *sig)
6188 {
6189         return 0;
6190 }
6191
6192 gpointer
6193 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
6194 {
6195         guint32 esp = regs [X86_ESP];
6196         CallInfo *cinfo = NULL;
6197         gpointer res;
6198         int offset;
6199
6200         offset = 0;
6201
6202         /*
6203          * The stack looks like:
6204          * <other args>
6205          * <this=delegate>
6206          * <return addr>
6207          * <4 pointers pushed by mono_arch_create_trampoline_code ()>
6208          */
6209         res = (((MonoObject**)esp) [5 + (offset / 4)]);
6210         if (cinfo)
6211                 g_free (cinfo);
6212         return res;
6213 }
6214
6215 #define MAX_ARCH_DELEGATE_PARAMS 10
6216
6217 static gpointer
6218 get_delegate_invoke_impl (gboolean has_target, guint32 param_count, guint32 *code_len)
6219 {
6220         guint8 *code, *start;
6221         int code_reserve = 64;
6222
6223         /*
6224          * The stack contains:
6225          * <delegate>
6226          * <return addr>
6227          */
6228
6229         if (has_target) {
6230                 start = code = mono_global_codeman_reserve (code_reserve);
6231
6232                 /* Replace the this argument with the target */
6233                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
6234                 x86_mov_reg_membase (code, X86_ECX, X86_EAX, G_STRUCT_OFFSET (MonoDelegate, target), 4);
6235                 x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
6236                 x86_jump_membase (code, X86_EAX, G_STRUCT_OFFSET (MonoDelegate, method_ptr));
6237
6238                 g_assert ((code - start) < code_reserve);
6239         } else {
6240                 int i = 0;
6241                 /* 8 for mov_reg and jump, plus 8 for each parameter */
6242 #ifdef __native_client_codegen__
6243                 /* TODO: calculate this size correctly */
6244                 code_reserve = 13 + (param_count * 8) + 2 * kNaClAlignment;
6245 #else
6246                 code_reserve = 8 + (param_count * 8);
6247 #endif  /* __native_client_codegen__ */
6248                 /*
6249                  * The stack contains:
6250                  * <args in reverse order>
6251                  * <delegate>
6252                  * <return addr>
6253                  *
6254                  * and we need:
6255                  * <args in reverse order>
6256                  * <return addr>
6257                  *
6258                  * without unbalancing the stack.
6259                  * So move each arg up a spot in the stack (overwriting un-needed 'this' arg)
6260                  * and leaving original spot of first arg as placeholder in stack so
6261                  * when callee pops stack everything works.
6262                  */
6263
6264                 start = code = mono_global_codeman_reserve (code_reserve);
6265
6266                 /* store delegate for access to method_ptr */
6267                 x86_mov_reg_membase (code, X86_ECX, X86_ESP, 4, 4);
6268
6269                 /* move args up */
6270                 for (i = 0; i < param_count; ++i) {
6271                         x86_mov_reg_membase (code, X86_EAX, X86_ESP, (i+2)*4, 4);
6272                         x86_mov_membase_reg (code, X86_ESP, (i+1)*4, X86_EAX, 4);
6273                 }
6274
6275                 x86_jump_membase (code, X86_ECX, G_STRUCT_OFFSET (MonoDelegate, method_ptr));
6276
6277                 g_assert ((code - start) < code_reserve);
6278         }
6279
6280         nacl_global_codeman_validate(&start, code_reserve, &code);
6281         mono_debug_add_delegate_trampoline (start, code - start);
6282
6283         if (code_len)
6284                 *code_len = code - start;
6285
6286         if (mono_jit_map_is_enabled ()) {
6287                 char *buff;
6288                 if (has_target)
6289                         buff = (char*)"delegate_invoke_has_target";
6290                 else
6291                         buff = g_strdup_printf ("delegate_invoke_no_target_%d", param_count);
6292                 mono_emit_jit_tramp (start, code - start, buff);
6293                 if (!has_target)
6294                         g_free (buff);
6295         }
6296
6297         return start;
6298 }
6299
6300 GSList*
6301 mono_arch_get_delegate_invoke_impls (void)
6302 {
6303         GSList *res = NULL;
6304         guint8 *code;
6305         guint32 code_len;
6306         int i;
6307         char *tramp_name;
6308
6309         code = get_delegate_invoke_impl (TRUE, 0, &code_len);
6310         res = g_slist_prepend (res, mono_tramp_info_create ("delegate_invoke_impl_has_target", code, code_len, NULL, NULL));
6311
6312         for (i = 0; i < MAX_ARCH_DELEGATE_PARAMS; ++i) {
6313                 code = get_delegate_invoke_impl (FALSE, i, &code_len);
6314                 tramp_name = g_strdup_printf ("delegate_invoke_impl_target_%d", i);
6315                 res = g_slist_prepend (res, mono_tramp_info_create (tramp_name, code, code_len, NULL, NULL));
6316                 g_free (tramp_name);
6317         }
6318
6319         return res;
6320 }
6321
6322 gpointer
6323 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
6324 {
6325         guint8 *code, *start;
6326
6327         if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
6328                 return NULL;
6329
6330         /* FIXME: Support more cases */
6331         if (MONO_TYPE_ISSTRUCT (sig->ret))
6332                 return NULL;
6333
6334         /*
6335          * The stack contains:
6336          * <delegate>
6337          * <return addr>
6338          */
6339
6340         if (has_target) {
6341                 static guint8* cached = NULL;
6342                 if (cached)
6343                         return cached;
6344
6345                 if (mono_aot_only)
6346                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
6347                 else
6348                         start = get_delegate_invoke_impl (TRUE, 0, NULL);
6349
6350                 mono_memory_barrier ();
6351
6352                 cached = start;
6353         } else {
6354                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
6355                 int i = 0;
6356
6357                 for (i = 0; i < sig->param_count; ++i)
6358                         if (!mono_is_regsize_var (sig->params [i]))
6359                                 return NULL;
6360
6361                 code = cache [sig->param_count];
6362                 if (code)
6363                         return code;
6364
6365                 if (mono_aot_only) {
6366                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
6367                         start = mono_aot_get_trampoline (name);
6368                         g_free (name);
6369                 } else {
6370                         start = get_delegate_invoke_impl (FALSE, sig->param_count, NULL);
6371                 }
6372
6373                 mono_memory_barrier ();
6374
6375                 cache [sig->param_count] = start;
6376         }
6377
6378         return start;
6379 }
6380
6381 mgreg_t
6382 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
6383 {
6384         switch (reg) {
6385         case X86_EAX: return ctx->eax;
6386         case X86_EBX: return ctx->ebx;
6387         case X86_ECX: return ctx->ecx;
6388         case X86_EDX: return ctx->edx;
6389         case X86_ESP: return ctx->esp;
6390         case X86_EBP: return ctx->ebp;
6391         case X86_ESI: return ctx->esi;
6392         case X86_EDI: return ctx->edi;
6393         default:
6394                 g_assert_not_reached ();
6395                 return 0;
6396         }
6397 }
6398
6399 void
6400 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
6401 {
6402         switch (reg) {
6403         case X86_EAX:
6404                 ctx->eax = val;
6405                 break;
6406         case X86_EBX:
6407                 ctx->ebx = val;
6408                 break;
6409         case X86_ECX:
6410                 ctx->ecx = val;
6411                 break;
6412         case X86_EDX:
6413                 ctx->edx = val;
6414                 break;
6415         case X86_ESP:
6416                 ctx->esp = val;
6417                 break;
6418         case X86_EBP:
6419                 ctx->ebp = val;
6420                 break;
6421         case X86_ESI:
6422                 ctx->esi = val;
6423                 break;
6424         case X86_EDI:
6425                 ctx->edi = val;
6426                 break;
6427         default:
6428                 g_assert_not_reached ();
6429         }
6430 }
6431
6432 #ifdef MONO_ARCH_SIMD_INTRINSICS
6433
6434 static MonoInst*
6435 get_float_to_x_spill_area (MonoCompile *cfg)
6436 {
6437         if (!cfg->fconv_to_r8_x_var) {
6438                 cfg->fconv_to_r8_x_var = mono_compile_create_var (cfg, &mono_defaults.double_class->byval_arg, OP_LOCAL);
6439                 cfg->fconv_to_r8_x_var->flags |= MONO_INST_VOLATILE; /*FIXME, use the don't regalloc flag*/
6440         }
6441         return cfg->fconv_to_r8_x_var;
6442 }
6443
6444 /*
6445  * Convert all fconv opts that MONO_OPT_SSE2 would get wrong.
6446  */
6447 void
6448 mono_arch_decompose_opts (MonoCompile *cfg, MonoInst *ins)
6449 {
6450         MonoInst *fconv;
6451         int dreg, src_opcode;
6452
6453         if (!(cfg->opt & MONO_OPT_SSE2) || !(cfg->opt & MONO_OPT_SIMD) || COMPILE_LLVM (cfg))
6454                 return;
6455
6456         switch (src_opcode = ins->opcode) {
6457         case OP_FCONV_TO_I1:
6458         case OP_FCONV_TO_U1:
6459         case OP_FCONV_TO_I2:
6460         case OP_FCONV_TO_U2:
6461         case OP_FCONV_TO_I4:
6462         case OP_FCONV_TO_I:
6463                 break;
6464         default:
6465                 return;
6466         }
6467
6468         /* dreg is the IREG and sreg1 is the FREG */
6469         MONO_INST_NEW (cfg, fconv, OP_FCONV_TO_R8_X);
6470         fconv->klass = NULL; /*FIXME, what can I use here as the Mono.Simd lib might not be loaded yet*/
6471         fconv->sreg1 = ins->sreg1;
6472         fconv->dreg = mono_alloc_ireg (cfg);
6473         fconv->type = STACK_VTYPE;
6474         fconv->backend.spill_var = get_float_to_x_spill_area (cfg);
6475
6476         mono_bblock_insert_before_ins (cfg->cbb, ins, fconv);
6477
6478         dreg = ins->dreg;
6479         NULLIFY_INS (ins);
6480         ins->opcode = OP_XCONV_R8_TO_I4;
6481
6482         ins->klass = mono_defaults.int32_class;
6483         ins->sreg1 = fconv->dreg;
6484         ins->dreg = dreg;
6485         ins->type = STACK_I4;
6486         ins->backend.source_opcode = src_opcode;
6487 }
6488
6489 #endif /* #ifdef MONO_ARCH_SIMD_INTRINSICS */
6490
6491 void
6492 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
6493 {
6494         MonoInst *ins;
6495         int vreg;
6496
6497         if (long_ins->opcode == OP_LNEG) {
6498                 ins = long_ins;
6499                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, ins->dreg + 1, ins->sreg1 + 1);
6500                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ADC_IMM, ins->dreg + 2, ins->sreg1 + 2, 0);
6501                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, ins->dreg + 2, ins->dreg + 2);
6502                 NULLIFY_INS (ins);
6503                 return;
6504         }
6505
6506 #ifdef MONO_ARCH_SIMD_INTRINSICS
6507
6508         if (!(cfg->opt & MONO_OPT_SIMD))
6509                 return;
6510
6511         /*TODO move this to simd-intrinsic.c once we support sse 4.1 dword extractors since we need the runtime caps info */
6512         switch (long_ins->opcode) {
6513         case OP_EXTRACT_I8:
6514                 vreg = long_ins->sreg1;
6515
6516                 if (long_ins->inst_c0) {
6517                         MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6518                         ins->klass = long_ins->klass;
6519                         ins->sreg1 = long_ins->sreg1;
6520                         ins->inst_c0 = 2;
6521                         ins->type = STACK_VTYPE;
6522                         ins->dreg = vreg = alloc_ireg (cfg);
6523                         MONO_ADD_INS (cfg->cbb, ins);
6524                 }
6525
6526                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6527                 ins->klass = mono_defaults.int32_class;
6528                 ins->sreg1 = vreg;
6529                 ins->type = STACK_I4;
6530                 ins->dreg = long_ins->dreg + 1;
6531                 MONO_ADD_INS (cfg->cbb, ins);
6532
6533                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6534                 ins->klass = long_ins->klass;
6535                 ins->sreg1 = long_ins->sreg1;
6536                 ins->inst_c0 = long_ins->inst_c0 ? 3 : 1;
6537                 ins->type = STACK_VTYPE;
6538                 ins->dreg = vreg = alloc_ireg (cfg);
6539                 MONO_ADD_INS (cfg->cbb, ins);
6540
6541                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6542                 ins->klass = mono_defaults.int32_class;
6543                 ins->sreg1 = vreg;
6544                 ins->type = STACK_I4;
6545                 ins->dreg = long_ins->dreg + 2;
6546                 MONO_ADD_INS (cfg->cbb, ins);
6547
6548                 long_ins->opcode = OP_NOP;
6549                 break;
6550         case OP_INSERTX_I8_SLOW:
6551                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6552                 ins->dreg = long_ins->dreg;
6553                 ins->sreg1 = long_ins->dreg;
6554                 ins->sreg2 = long_ins->sreg2 + 1;
6555                 ins->inst_c0 = long_ins->inst_c0 * 2;
6556                 MONO_ADD_INS (cfg->cbb, ins);
6557
6558                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6559                 ins->dreg = long_ins->dreg;
6560                 ins->sreg1 = long_ins->dreg;
6561                 ins->sreg2 = long_ins->sreg2 + 2;
6562                 ins->inst_c0 = long_ins->inst_c0 * 2 + 1;
6563                 MONO_ADD_INS (cfg->cbb, ins);
6564
6565                 long_ins->opcode = OP_NOP;
6566                 break;
6567         case OP_EXPAND_I8:
6568                 MONO_INST_NEW (cfg, ins, OP_ICONV_TO_X);
6569                 ins->dreg = long_ins->dreg;
6570                 ins->sreg1 = long_ins->sreg1 + 1;
6571                 ins->klass = long_ins->klass;
6572                 ins->type = STACK_VTYPE;
6573                 MONO_ADD_INS (cfg->cbb, ins);
6574
6575                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6576                 ins->dreg = long_ins->dreg;
6577                 ins->sreg1 = long_ins->dreg;
6578                 ins->sreg2 = long_ins->sreg1 + 2;
6579                 ins->inst_c0 = 1;
6580                 ins->klass = long_ins->klass;
6581                 ins->type = STACK_VTYPE;
6582                 MONO_ADD_INS (cfg->cbb, ins);
6583
6584                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6585                 ins->dreg = long_ins->dreg;
6586                 ins->sreg1 = long_ins->dreg;;
6587                 ins->inst_c0 = 0x44; /*Magic number for swizzling (X,Y,X,Y)*/
6588                 ins->klass = long_ins->klass;
6589                 ins->type = STACK_VTYPE;
6590                 MONO_ADD_INS (cfg->cbb, ins);
6591
6592                 long_ins->opcode = OP_NOP;
6593                 break;
6594         }
6595 #endif /* MONO_ARCH_SIMD_INTRINSICS */
6596 }
6597
6598 /*MONO_ARCH_HAVE_HANDLER_BLOCK_GUARD*/
6599 gpointer
6600 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
6601 {
6602         int offset;
6603         gpointer *sp, old_value;
6604         char *bp;
6605
6606         offset = clause->exvar_offset;
6607
6608         /*Load the spvar*/
6609         bp = MONO_CONTEXT_GET_BP (ctx);
6610         sp = *(gpointer*)(bp + offset);
6611
6612         old_value = *sp;
6613         if (old_value < ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
6614                 return old_value;
6615
6616         *sp = new_value;
6617
6618         return old_value;
6619 }
6620
6621 /*
6622  * mono_aot_emit_load_got_addr:
6623  *
6624  *   Emit code to load the got address.
6625  * On x86, the result is placed into EBX.
6626  */
6627 guint8*
6628 mono_arch_emit_load_got_addr (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji)
6629 {
6630         x86_call_imm (code, 0);
6631         /*
6632          * The patch needs to point to the pop, since the GOT offset needs
6633          * to be added to that address.
6634          */
6635         if (cfg)
6636                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6637         else
6638                 *ji = mono_patch_info_list_prepend (*ji, code - start, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6639         x86_pop_reg (code, MONO_ARCH_GOT_REG);
6640         x86_alu_reg_imm (code, X86_ADD, MONO_ARCH_GOT_REG, 0xf0f0f0f0);
6641
6642         return code;
6643 }
6644
6645 static guint8*
6646 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target)
6647 {
6648         if (cfg)
6649                 mono_add_patch_info (cfg, code - cfg->native_code, tramp_type, target);
6650         else
6651                 g_assert_not_reached ();
6652         x86_mov_reg_membase (code, dreg, MONO_ARCH_GOT_REG, 0xf0f0f0f0, 4);
6653         return code;
6654 }
6655
6656 /*
6657  * mono_arch_emit_load_aotconst:
6658  *
6659  *   Emit code to load the contents of the GOT slot identified by TRAMP_TYPE and
6660  * TARGET from the mscorlib GOT in full-aot code.
6661  * On x86, the GOT address is assumed to be in EBX, and the result is placed into
6662  * EAX.
6663  */
6664 guint8*
6665 mono_arch_emit_load_aotconst (guint8 *start, guint8 *code, MonoJumpInfo **ji, int tramp_type, gconstpointer target)
6666 {
6667         /* Load the mscorlib got address */
6668         x86_mov_reg_membase (code, X86_EAX, MONO_ARCH_GOT_REG, sizeof (gpointer), 4);
6669         *ji = mono_patch_info_list_prepend (*ji, code - start, tramp_type, target);
6670         /* arch_emit_got_access () patches this */
6671         x86_mov_reg_membase (code, X86_EAX, X86_EAX, 0xf0f0f0f0, 4);
6672
6673         return code;
6674 }
6675
6676 /* Can't put this into mini-x86.h */
6677 gpointer
6678 mono_x86_get_signal_exception_trampoline (MonoTrampInfo **info, gboolean aot);
6679
6680 GSList *
6681 mono_arch_get_trampolines (gboolean aot)
6682 {
6683         MonoTrampInfo *info;
6684         GSList *tramps = NULL;
6685
6686         mono_x86_get_signal_exception_trampoline (&info, aot);
6687
6688         tramps = g_slist_append (tramps, info);
6689
6690         return tramps;
6691 }
6692
6693
6694 #if __APPLE__
6695 #define DBG_SIGNAL SIGBUS
6696 #else
6697 #define DBG_SIGNAL SIGSEGV
6698 #endif
6699
6700 /* Soft Debug support */
6701 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
6702
6703 /*
6704  * mono_arch_set_breakpoint:
6705  *
6706  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
6707  * The location should contain code emitted by OP_SEQ_POINT.
6708  */
6709 void
6710 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
6711 {
6712         guint8 *code = ip;
6713
6714         /*
6715          * In production, we will use int3 (has to fix the size in the md
6716          * file). But that could confuse gdb, so during development, we emit a SIGSEGV
6717          * instead.
6718          */
6719         g_assert (code [0] == 0x90);
6720         x86_alu_reg_mem (code, X86_CMP, X86_EAX, (guint32)bp_trigger_page);
6721 }
6722
6723 /*
6724  * mono_arch_clear_breakpoint:
6725  *
6726  *   Clear the breakpoint at IP.
6727  */
6728 void
6729 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
6730 {
6731         guint8 *code = ip;
6732         int i;
6733
6734         for (i = 0; i < 6; ++i)
6735                 x86_nop (code);
6736 }
6737
6738 /*
6739  * mono_arch_start_single_stepping:
6740  *
6741  *   Start single stepping.
6742  */
6743 void
6744 mono_arch_start_single_stepping (void)
6745 {
6746         mono_mprotect (ss_trigger_page, mono_pagesize (), 0);
6747 }
6748
6749 /*
6750  * mono_arch_stop_single_stepping:
6751  *
6752  *   Stop single stepping.
6753  */
6754 void
6755 mono_arch_stop_single_stepping (void)
6756 {
6757         mono_mprotect (ss_trigger_page, mono_pagesize (), MONO_MMAP_READ);
6758 }
6759
6760 /*
6761  * mono_arch_is_single_step_event:
6762  *
6763  *   Return whenever the machine state in SIGCTX corresponds to a single
6764  * step event.
6765  */
6766 gboolean
6767 mono_arch_is_single_step_event (void *info, void *sigctx)
6768 {
6769 #ifdef TARGET_WIN32
6770         EXCEPTION_RECORD* einfo = ((EXCEPTION_POINTERS*)info)->ExceptionRecord; /* Sometimes the address is off by 4 */
6771
6772         if (((gpointer)einfo->ExceptionInformation[1] >= ss_trigger_page && (guint8*)einfo->ExceptionInformation[1] <= (guint8*)ss_trigger_page + 128))
6773                 return TRUE;
6774         else
6775                 return FALSE;
6776 #else
6777         siginfo_t* sinfo = (siginfo_t*) info;
6778         /* Sometimes the address is off by 4 */
6779         if (sinfo->si_signo == DBG_SIGNAL && (sinfo->si_addr >= ss_trigger_page && (guint8*)sinfo->si_addr <= (guint8*)ss_trigger_page + 128))
6780                 return TRUE;
6781         else
6782                 return FALSE;
6783 #endif
6784 }
6785
6786 gboolean
6787 mono_arch_is_breakpoint_event (void *info, void *sigctx)
6788 {
6789 #ifdef TARGET_WIN32
6790         EXCEPTION_RECORD* einfo = ((EXCEPTION_POINTERS*)info)->ExceptionRecord; /* Sometimes the address is off by 4 */
6791         if (((gpointer)einfo->ExceptionInformation[1] >= bp_trigger_page && (guint8*)einfo->ExceptionInformation[1] <= (guint8*)bp_trigger_page + 128))
6792                 return TRUE;
6793         else
6794                 return FALSE;
6795 #else
6796         siginfo_t* sinfo = (siginfo_t*)info;
6797         /* Sometimes the address is off by 4 */
6798         if (sinfo->si_signo == DBG_SIGNAL && (sinfo->si_addr >= bp_trigger_page && (guint8*)sinfo->si_addr <= (guint8*)bp_trigger_page + 128))
6799                 return TRUE;
6800         else
6801                 return FALSE;
6802 #endif
6803 }
6804
6805 #define BREAKPOINT_SIZE 6
6806
6807 /*
6808  * mono_arch_skip_breakpoint:
6809  *
6810  *   See mini-amd64.c for docs.
6811  */
6812 void
6813 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
6814 {
6815         MONO_CONTEXT_SET_IP (ctx, (guint8*)MONO_CONTEXT_GET_IP (ctx) + BREAKPOINT_SIZE);
6816 }
6817
6818 /*
6819  * mono_arch_skip_single_step:
6820  *
6821  *   See mini-amd64.c for docs.
6822  */
6823 void
6824 mono_arch_skip_single_step (MonoContext *ctx)
6825 {
6826         MONO_CONTEXT_SET_IP (ctx, (guint8*)MONO_CONTEXT_GET_IP (ctx) + 6);
6827 }
6828
6829 /*
6830  * mono_arch_get_seq_point_info:
6831  *
6832  *   See mini-amd64.c for docs.
6833  */
6834 gpointer
6835 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
6836 {
6837         NOT_IMPLEMENTED;
6838         return NULL;
6839 }
6840
6841 void
6842 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
6843 {
6844         ext->lmf.previous_lmf = (gsize)prev_lmf;
6845         /* Mark that this is a MonoLMFExt */
6846         ext->lmf.previous_lmf = (gsize)(gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
6847         ext->lmf.ebp = (gssize)ext;
6848 }
6849
6850 #endif
6851
6852 #if defined(ENABLE_GSHAREDVT)
6853
6854 #include "../../../mono-extensions/mono/mini/mini-x86-gsharedvt.c"
6855
6856 #endif /* !MONOTOUCH */