mono/mini/mini-x86.c

   1 /*
   2  * mini-x86.c: x86 backend for the Mono code generator
   3  *
   4  * Authors:
   5  *   Paolo Molaro (lupus@ximian.com)
   6  *   Dietmar Maurer (dietmar@ximian.com)
   7  *   Patrik Torstensson
   8  *
   9  * Copyright 2003 Ximian, Inc.
  10  * Copyright 2003-2011 Novell Inc.
  11  * Copyright 2011 Xamarin Inc.
  12  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  13  */
  14 #include "mini.h"
  15 #include <string.h>
  16 #include <math.h>
  17 #ifdef HAVE_UNISTD_H
  18 #include <unistd.h>
  19 #endif
  20
  21 #include <mono/metadata/abi-details.h>
  22 #include <mono/metadata/appdomain.h>
  23 #include <mono/metadata/debug-helpers.h>
  24 #include <mono/metadata/threads.h>
  25 #include <mono/metadata/profiler-private.h>
  26 #include <mono/metadata/mono-debug.h>
  27 #include <mono/metadata/gc-internals.h>
  28 #include <mono/utils/mono-math.h>
  29 #include <mono/utils/mono-counters.h>
  30 #include <mono/utils/mono-mmap.h>
  31 #include <mono/utils/mono-memory-model.h>
  32 #include <mono/utils/mono-hwcap.h>
  33 #include <mono/utils/mono-threads.h>
  34
  35 #include "trace.h"
  36 #include "mini-x86.h"
  37 #include "cpu-x86.h"
  38 #include "ir-emit.h"
  39 #include "mini-gc.h"
  40
  41 #ifndef TARGET_WIN32
  42 #ifdef MONO_XEN_OPT
  43 static gboolean optimize_for_xen = TRUE;
  44 #else
  45 #define optimize_for_xen 0
  46 #endif
  47 #endif
  48
  49 /* The single step trampoline */
  50 static gpointer ss_trampoline;
  51
  52 /* The breakpoint trampoline */
  53 static gpointer bp_trampoline;
  54
  55 /* This mutex protects architecture specific caches */
  56 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  57 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  58 static mono_mutex_t mini_arch_mutex;
  59
  60 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  61
  62 #define ARGS_OFFSET 8
  63
  64 #ifdef TARGET_WIN32
  65 /* Under windows, the default pinvoke calling convention is stdcall */
  66 #define CALLCONV_IS_STDCALL(sig) ((sig)->pinvoke && ((sig)->call_convention == MONO_CALL_STDCALL || (sig)->call_convention == MONO_CALL_DEFAULT || (sig)->call_convention == MONO_CALL_THISCALL))
  67 #else
  68 #define CALLCONV_IS_STDCALL(sig) ((sig)->pinvoke && ((sig)->call_convention == MONO_CALL_STDCALL || (sig)->call_convention == MONO_CALL_THISCALL))
  69 #endif
  70
  71 #define X86_IS_CALLEE_SAVED_REG(reg) (((reg) == X86_EBX) || ((reg) == X86_EDI) || ((reg) == X86_ESI))
  72
  73 #define OP_SEQ_POINT_BP_OFFSET 7
  74
  75 static guint8*
  76 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target);
  77
  78 const char*
  79 mono_arch_regname (int reg)
  80 {
  81         switch (reg) {
  82         case X86_EAX: return "%eax";
  83         case X86_EBX: return "%ebx";
  84         case X86_ECX: return "%ecx";
  85         case X86_EDX: return "%edx";
  86         case X86_ESP: return "%esp";
  87         case X86_EBP: return "%ebp";
  88         case X86_EDI: return "%edi";
  89         case X86_ESI: return "%esi";
  90         }
  91         return "unknown";
  92 }
  93
  94 const char*
  95 mono_arch_fregname (int reg)
  96 {
  97         switch (reg) {
  98         case 0:
  99                 return "%fr0";
 100         case 1:
 101                 return "%fr1";
 102         case 2:
 103                 return "%fr2";
 104         case 3:
 105                 return "%fr3";
 106         case 4:
 107                 return "%fr4";
 108         case 5:
 109                 return "%fr5";
 110         case 6:
 111                 return "%fr6";
 112         case 7:
 113                 return "%fr7";
 114         default:
 115                 return "unknown";
 116         }
 117 }
 118
 119 const char *
 120 mono_arch_xregname (int reg)
 121 {
 122         switch (reg) {
 123         case 0:
 124                 return "%xmm0";
 125         case 1:
 126                 return "%xmm1";
 127         case 2:
 128                 return "%xmm2";
 129         case 3:
 130                 return "%xmm3";
 131         case 4:
 132                 return "%xmm4";
 133         case 5:
 134                 return "%xmm5";
 135         case 6:
 136                 return "%xmm6";
 137         case 7:
 138                 return "%xmm7";
 139         default:
 140                 return "unknown";
 141         }
 142 }
 143
 144 void
 145 mono_x86_patch (unsigned char* code, gpointer target)
 146 {
 147         x86_patch (code, (unsigned char*)target);
 148 }
 149
 150 #define FLOAT_PARAM_REGS 0
 151
 152 static const guint32 thiscall_param_regs [] = { X86_ECX, X86_NREG };
 153
 154 static const guint32 *callconv_param_regs(MonoMethodSignature *sig)
 155 {
 156         if (!sig->pinvoke)
 157                 return NULL;
 158
 159         switch (sig->call_convention) {
 160         case MONO_CALL_THISCALL:
 161                  return thiscall_param_regs;
 162         default:
 163                  return NULL;
 164         }
 165 }
 166
 167 #if defined(TARGET_WIN32) || defined(__APPLE__) || defined(__FreeBSD__)
 168 #define SMALL_STRUCTS_IN_REGS
 169 static X86_Reg_No return_regs [] = { X86_EAX, X86_EDX };
 170 #endif
 171
 172 static void inline
 173 add_general (guint32 *gr, const guint32 *param_regs, guint32 *stack_size, ArgInfo *ainfo)
 174 {
 175     ainfo->offset = *stack_size;
 176
 177     if (!param_regs || param_regs [*gr] == X86_NREG) {
 178                 ainfo->storage = ArgOnStack;
 179                 ainfo->nslots = 1;
 180                 (*stack_size) += sizeof (gpointer);
 181     }
 182     else {
 183                 ainfo->storage = ArgInIReg;
 184                 ainfo->reg = param_regs [*gr];
 185                 (*gr) ++;
 186     }
 187 }
 188
 189 static void inline
 190 add_general_pair (guint32 *gr, const guint32 *param_regs , guint32 *stack_size, ArgInfo *ainfo)
 191 {
 192         ainfo->offset = *stack_size;
 193
 194         g_assert(!param_regs || param_regs[*gr] == X86_NREG);
 195
 196         ainfo->storage = ArgOnStack;
 197         (*stack_size) += sizeof (gpointer) * 2;
 198         ainfo->nslots = 2;
 199 }
 200
 201 static void inline
 202 add_float (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo, gboolean is_double)
 203 {
 204     ainfo->offset = *stack_size;
 205
 206     if (*gr >= FLOAT_PARAM_REGS) {
 207                 ainfo->storage = ArgOnStack;
 208                 (*stack_size) += is_double ? 8 : 4;
 209                 ainfo->nslots = is_double ? 2 : 1;
 210     }
 211     else {
 212                 /* A double register */
 213                 if (is_double)
 214                         ainfo->storage = ArgInDoubleSSEReg;
 215                 else
 216                         ainfo->storage = ArgInFloatSSEReg;
 217                 ainfo->reg = *gr;
 218                 (*gr) += 1;
 219     }
 220 }
 221
 222
 223 static void
 224 add_valuetype (MonoMethodSignature *sig, ArgInfo *ainfo, MonoType *type,
 225                gboolean is_return,
 226                guint32 *gr, const guint32 *param_regs, guint32 *fr, guint32 *stack_size)
 227 {
 228         guint32 size;
 229         MonoClass *klass;
 230
 231         klass = mono_class_from_mono_type (type);
 232         size = mini_type_stack_size_full (&klass->byval_arg, NULL, sig->pinvoke);
 233
 234 #if defined(TARGET_WIN32)
 235         /*
 236         * Standard C and C++ doesn't allow empty structs, empty structs will always have a size of 1 byte.
 237         * GCC have an extension to allow empty structs, https://gcc.gnu.org/onlinedocs/gcc/Empty-Structures.html.
 238         * This cause a little dilemma since runtime build using none GCC compiler will not be compatible with
 239         * GCC build C libraries and the other way around. On platforms where empty structs has size of 1 byte
 240         * it must be represented in call and cannot be dropped.
 241         */
 242         if (size == 0 && MONO_TYPE_ISSTRUCT (type) && sig->pinvoke) {
 243                 /* Empty structs (1 byte size) needs to be represented in a stack slot */
 244                 ainfo->pass_empty_struct = TRUE;
 245                 size = 1;
 246         }
 247 #endif
 248
 249 #ifdef SMALL_STRUCTS_IN_REGS
 250         if (sig->pinvoke && is_return) {
 251                 MonoMarshalType *info;
 252
 253                 info = mono_marshal_load_type_info (klass);
 254                 g_assert (info);
 255
 256                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 257
 258                 /* Ignore empty struct return value, if used. */
 259                 if (info->num_fields == 0 && ainfo->pass_empty_struct) {
 260                         ainfo->storage = ArgValuetypeInReg;
 261                         return;
 262                 }
 263
 264                 /*
 265                 * Windows x86 ABI for returning structs of size 4 or 8 bytes (regardless of type) dictates that
 266                 * values are passed in EDX:EAX register pairs, https://msdn.microsoft.com/en-us/library/984x0h58.aspx.
 267                 * This is different compared to for example float or double return types (not in struct) that will be returned
 268                 * in ST(0), https://msdn.microsoft.com/en-us/library/ha59cbfz.aspx.
 269                 *
 270                 * Apples OSX x86 ABI for returning structs of size 4 or 8 bytes uses a slightly different approach.
 271                 * If a struct includes only one scalar value, it will be handled with the same rules as scalar values.
 272                 * This means that structs with one float or double will be returned in ST(0). For more details,
 273                 * https://developer.apple.com/library/mac/documentation/DeveloperTools/Conceptual/LowLevelABI/130-IA-32_Function_Calling_Conventions/IA32.html.
 274                 */
 275 #if !defined(TARGET_WIN32)
 276
 277                 /* Special case structs with only a float member */
 278                 if (info->num_fields == 1) {
 279                         int ftype = mini_get_underlying_type (info->fields [0].field->type)->type;
 280                         if ((info->native_size == 8) && (ftype == MONO_TYPE_R8)) {
 281                                 ainfo->storage = ArgValuetypeInReg;
 282                                 ainfo->pair_storage [0] = ArgOnDoubleFpStack;
 283                                 return;
 284                         }
 285                         if ((info->native_size == 4) && (ftype == MONO_TYPE_R4)) {
 286                                 ainfo->storage = ArgValuetypeInReg;
 287                                 ainfo->pair_storage [0] = ArgOnFloatFpStack;
 288                                 return;
 289                         }
 290                 }
 291 #endif
 292
 293                 if ((info->native_size == 1) || (info->native_size == 2) || (info->native_size == 4) || (info->native_size == 8)) {
 294                         ainfo->storage = ArgValuetypeInReg;
 295                         ainfo->pair_storage [0] = ArgInIReg;
 296                         ainfo->pair_regs [0] = return_regs [0];
 297                         if (info->native_size > 4) {
 298                                 ainfo->pair_storage [1] = ArgInIReg;
 299                                 ainfo->pair_regs [1] = return_regs [1];
 300                         }
 301                         return;
 302                 }
 303         }
 304 #endif
 305
 306         if (param_regs && param_regs [*gr] != X86_NREG && !is_return) {
 307                 g_assert (size <= 4);
 308                 ainfo->storage = ArgValuetypeInReg;
 309                 ainfo->reg = param_regs [*gr];
 310                 (*gr)++;
 311                 return;
 312         }
 313
 314         ainfo->offset = *stack_size;
 315         ainfo->storage = ArgOnStack;
 316         *stack_size += ALIGN_TO (size, sizeof (gpointer));
 317         ainfo->nslots = ALIGN_TO (size, sizeof (gpointer)) / sizeof (gpointer);
 318 }
 319
 320 /*
 321  * get_call_info:
 322  *
 323  *  Obtain information about a call according to the calling convention.
 324  * For x86 ELF, see the "System V Application Binary Interface Intel386
 325  * Architecture Processor Supplment, Fourth Edition" document for more
 326  * information.
 327  * For x86 win32, see https://msdn.microsoft.com/en-us/library/984x0h58.aspx.
 328  */
 329 static CallInfo*
 330 get_call_info_internal (CallInfo *cinfo, MonoMethodSignature *sig)
 331 {
 332         guint32 i, gr, fr, pstart;
 333         const guint32 *param_regs;
 334         MonoType *ret_type;
 335         int n = sig->hasthis + sig->param_count;
 336         guint32 stack_size = 0;
 337         gboolean is_pinvoke = sig->pinvoke;
 338
 339         gr = 0;
 340         fr = 0;
 341         cinfo->nargs = n;
 342
 343         param_regs = callconv_param_regs(sig);
 344
 345         /* return value */
 346         {
 347                 ret_type = mini_get_underlying_type (sig->ret);
 348                 switch (ret_type->type) {
 349                 case MONO_TYPE_I1:
 350                 case MONO_TYPE_U1:
 351                 case MONO_TYPE_I2:
 352                 case MONO_TYPE_U2:
 353                 case MONO_TYPE_I4:
 354                 case MONO_TYPE_U4:
 355                 case MONO_TYPE_I:
 356                 case MONO_TYPE_U:
 357                 case MONO_TYPE_PTR:
 358                 case MONO_TYPE_FNPTR:
 359                 case MONO_TYPE_CLASS:
 360                 case MONO_TYPE_OBJECT:
 361                 case MONO_TYPE_SZARRAY:
 362                 case MONO_TYPE_ARRAY:
 363                 case MONO_TYPE_STRING:
 364                         cinfo->ret.storage = ArgInIReg;
 365                         cinfo->ret.reg = X86_EAX;
 366                         break;
 367                 case MONO_TYPE_U8:
 368                 case MONO_TYPE_I8:
 369                         cinfo->ret.storage = ArgInIReg;
 370                         cinfo->ret.reg = X86_EAX;
 371                         cinfo->ret.is_pair = TRUE;
 372                         break;
 373                 case MONO_TYPE_R4:
 374                         cinfo->ret.storage = ArgOnFloatFpStack;
 375                         break;
 376                 case MONO_TYPE_R8:
 377                         cinfo->ret.storage = ArgOnDoubleFpStack;
 378                         break;
 379                 case MONO_TYPE_GENERICINST:
 380                         if (!mono_type_generic_inst_is_valuetype (ret_type)) {
 381                                 cinfo->ret.storage = ArgInIReg;
 382                                 cinfo->ret.reg = X86_EAX;
 383                                 break;
 384                         }
 385                         if (mini_is_gsharedvt_type (ret_type)) {
 386                                 cinfo->ret.storage = ArgOnStack;
 387                                 cinfo->vtype_retaddr = TRUE;
 388                                 break;
 389                         }
 390                         /* Fall through */
 391                 case MONO_TYPE_VALUETYPE:
 392                 case MONO_TYPE_TYPEDBYREF: {
 393                         guint32 tmp_gr = 0, tmp_fr = 0, tmp_stacksize = 0;
 394
 395                         add_valuetype (sig, &cinfo->ret, ret_type, TRUE, &tmp_gr, NULL, &tmp_fr, &tmp_stacksize);
 396                         if (cinfo->ret.storage == ArgOnStack) {
 397                                 cinfo->vtype_retaddr = TRUE;
 398                                 /* The caller passes the address where the value is stored */
 399                         }
 400                         break;
 401                 }
 402                 case MONO_TYPE_VAR:
 403                 case MONO_TYPE_MVAR:
 404                         g_assert (mini_is_gsharedvt_type (ret_type));
 405                         cinfo->ret.storage = ArgOnStack;
 406                         cinfo->vtype_retaddr = TRUE;
 407                         break;
 408                 case MONO_TYPE_VOID:
 409                         cinfo->ret.storage = ArgNone;
 410                         break;
 411                 default:
 412                         g_error ("Can't handle as return value 0x%x", ret_type->type);
 413                 }
 414         }
 415
 416         pstart = 0;
 417         /*
 418          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
 419          * the first argument, allowing 'this' to be always passed in the first arg reg.
 420          * Also do this if the first argument is a reference type, since virtual calls
 421          * are sometimes made using calli without sig->hasthis set, like in the delegate
 422          * invoke wrappers.
 423          */
 424         if (cinfo->vtype_retaddr && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
 425                 if (sig->hasthis) {
 426                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 427                 } else {
 428                         add_general (&gr, param_regs, &stack_size, &cinfo->args [sig->hasthis + 0]);
 429                         pstart = 1;
 430                 }
 431                 cinfo->vret_arg_offset = stack_size;
 432                 add_general (&gr, NULL, &stack_size, &cinfo->ret);
 433                 cinfo->vret_arg_index = 1;
 434         } else {
 435                 /* this */
 436                 if (sig->hasthis)
 437                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 438
 439                 if (cinfo->vtype_retaddr)
 440                         add_general (&gr, NULL, &stack_size, &cinfo->ret);
 441         }
 442
 443         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == 0)) {
 444                 fr = FLOAT_PARAM_REGS;
 445
 446                 /* Emit the signature cookie just before the implicit arguments */
 447                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 448         }
 449
 450         for (i = pstart; i < sig->param_count; ++i) {
 451                 ArgInfo *ainfo = &cinfo->args [sig->hasthis + i];
 452                 MonoType *ptype;
 453
 454                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
 455                         /* We allways pass the sig cookie on the stack for simplicity */
 456                         /*
 457                          * Prevent implicit arguments + the sig cookie from being passed
 458                          * in registers.
 459                          */
 460                         fr = FLOAT_PARAM_REGS;
 461
 462                         /* Emit the signature cookie just before the implicit arguments */
 463                         add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 464                 }
 465
 466                 if (sig->params [i]->byref) {
 467                         add_general (&gr, param_regs, &stack_size, ainfo);
 468                         continue;
 469                 }
 470                 ptype = mini_get_underlying_type (sig->params [i]);
 471                 switch (ptype->type) {
 472                 case MONO_TYPE_I1:
 473                 case MONO_TYPE_U1:
 474                         add_general (&gr, param_regs, &stack_size, ainfo);
 475                         break;
 476                 case MONO_TYPE_I2:
 477                 case MONO_TYPE_U2:
 478                         add_general (&gr, param_regs, &stack_size, ainfo);
 479                         break;
 480                 case MONO_TYPE_I4:
 481                 case MONO_TYPE_U4:
 482                         add_general (&gr, param_regs, &stack_size, ainfo);
 483                         break;
 484                 case MONO_TYPE_I:
 485                 case MONO_TYPE_U:
 486                 case MONO_TYPE_PTR:
 487                 case MONO_TYPE_FNPTR:
 488                 case MONO_TYPE_CLASS:
 489                 case MONO_TYPE_OBJECT:
 490                 case MONO_TYPE_STRING:
 491                 case MONO_TYPE_SZARRAY:
 492                 case MONO_TYPE_ARRAY:
 493                         add_general (&gr, param_regs, &stack_size, ainfo);
 494                         break;
 495                 case MONO_TYPE_GENERICINST:
 496                         if (!mono_type_generic_inst_is_valuetype (ptype)) {
 497                                 add_general (&gr, param_regs, &stack_size, ainfo);
 498                                 break;
 499                         }
 500                         if (mini_is_gsharedvt_type (ptype)) {
 501                                 /* gsharedvt arguments are passed by ref */
 502                                 add_general (&gr, param_regs, &stack_size, ainfo);
 503                                 g_assert (ainfo->storage == ArgOnStack);
 504                                 ainfo->storage = ArgGSharedVt;
 505                                 break;
 506                         }
 507                         /* Fall through */
 508                 case MONO_TYPE_VALUETYPE:
 509                 case MONO_TYPE_TYPEDBYREF:
 510                         add_valuetype (sig, ainfo, ptype, FALSE, &gr, param_regs, &fr, &stack_size);
 511                         break;
 512                 case MONO_TYPE_U8:
 513                 case MONO_TYPE_I8:
 514                         add_general_pair (&gr, param_regs, &stack_size, ainfo);
 515                         break;
 516                 case MONO_TYPE_R4:
 517                         add_float (&fr, &stack_size, ainfo, FALSE);
 518                         break;
 519                 case MONO_TYPE_R8:
 520                         add_float (&fr, &stack_size, ainfo, TRUE);
 521                         break;
 522                 case MONO_TYPE_VAR:
 523                 case MONO_TYPE_MVAR:
 524                         /* gsharedvt arguments are passed by ref */
 525                         g_assert (mini_is_gsharedvt_type (ptype));
 526                         add_general (&gr, param_regs, &stack_size, ainfo);
 527                         g_assert (ainfo->storage == ArgOnStack);
 528                         ainfo->storage = ArgGSharedVt;
 529                         break;
 530                 default:
 531                         g_error ("unexpected type 0x%x", ptype->type);
 532                         g_assert_not_reached ();
 533                 }
 534         }
 535
 536         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n > 0) && (sig->sentinelpos == sig->param_count)) {
 537                 fr = FLOAT_PARAM_REGS;
 538
 539                 /* Emit the signature cookie just before the implicit arguments */
 540                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 541         }
 542
 543         if (cinfo->vtype_retaddr) {
 544                 /* if the function returns a struct on stack, the called method already does a ret $0x4 */
 545                 cinfo->callee_stack_pop = 4;
 546         } else if (CALLCONV_IS_STDCALL (sig)) {
 547                 /* Have to compensate for the stack space popped by the native callee */
 548                 cinfo->callee_stack_pop = stack_size;
 549         }
 550
 551         if (mono_do_x86_stack_align && (stack_size % MONO_ARCH_FRAME_ALIGNMENT) != 0) {
 552                 cinfo->need_stack_align = TRUE;
 553                 cinfo->stack_align_amount = MONO_ARCH_FRAME_ALIGNMENT - (stack_size % MONO_ARCH_FRAME_ALIGNMENT);
 554                 stack_size += cinfo->stack_align_amount;
 555         }
 556
 557         cinfo->stack_usage = stack_size;
 558         cinfo->reg_usage = gr;
 559         cinfo->freg_usage = fr;
 560         return cinfo;
 561 }
 562
 563 static CallInfo*
 564 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
 565 {
 566         int n = sig->hasthis + sig->param_count;
 567         CallInfo *cinfo;
 568
 569         if (mp)
 570                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 571         else
 572                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 573
 574         return get_call_info_internal (cinfo, sig);
 575 }
 576
 577 /*
 578  * mono_arch_get_argument_info:
 579  * @csig:  a method signature
 580  * @param_count: the number of parameters to consider
 581  * @arg_info: an array to store the result infos
 582  *
 583  * Gathers information on parameters such as size, alignment and
 584  * padding. arg_info should be large enought to hold param_count + 1 entries.
 585  *
 586  * Returns the size of the argument area on the stack.
 587  * This should be signal safe, since it is called from
 588  * mono_arch_unwind_frame ().
 589  * FIXME: The metadata calls might not be signal safe.
 590  */
 591 int
 592 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
 593 {
 594         int len, k, args_size = 0;
 595         int size, pad;
 596         guint32 align;
 597         int offset = 8;
 598         CallInfo *cinfo;
 599
 600         /* Avoid g_malloc as it is not signal safe */
 601         len = sizeof (CallInfo) + (sizeof (ArgInfo) * (csig->param_count + 1));
 602         cinfo = (CallInfo*)g_newa (guint8*, len);
 603         memset (cinfo, 0, len);
 604
 605         cinfo = get_call_info_internal (cinfo, csig);
 606
 607         arg_info [0].offset = offset;
 608
 609         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
 610                 args_size += sizeof (gpointer);
 611                 offset += 4;
 612         }
 613
 614         if (csig->hasthis) {
 615                 args_size += sizeof (gpointer);
 616                 offset += 4;
 617         }
 618
 619         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && csig->hasthis) {
 620                 /* Emitted after this */
 621                 args_size += sizeof (gpointer);
 622                 offset += 4;
 623         }
 624
 625         arg_info [0].size = args_size;
 626
 627         for (k = 0; k < param_count; k++) {
 628                 size = mini_type_stack_size_full (csig->params [k], &align, csig->pinvoke);
 629
 630                 /* ignore alignment for now */
 631                 align = 1;
 632
 633                 args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 634                 arg_info [k].pad = pad;
 635                 args_size += size;
 636                 arg_info [k + 1].pad = 0;
 637                 arg_info [k + 1].size = size;
 638                 offset += pad;
 639                 arg_info [k + 1].offset = offset;
 640                 offset += size;
 641
 642                 if (k == 0 && cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && !csig->hasthis) {
 643                         /* Emitted after the first arg */
 644                         args_size += sizeof (gpointer);
 645                         offset += 4;
 646                 }
 647         }
 648
 649         if (mono_do_x86_stack_align && !CALLCONV_IS_STDCALL (csig))
 650                 align = MONO_ARCH_FRAME_ALIGNMENT;
 651         else
 652                 align = 4;
 653         args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 654         arg_info [k].pad = pad;
 655
 656         return args_size;
 657 }
 658
 659 gboolean
 660 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
 661 {
 662         MonoType *callee_ret;
 663         CallInfo *c1, *c2;
 664         gboolean res;
 665
 666         if (cfg->compile_aot && !cfg->full_aot)
 667                 /* OP_TAILCALL doesn't work with AOT */
 668                 return FALSE;
 669
 670         c1 = get_call_info (NULL, caller_sig);
 671         c2 = get_call_info (NULL, callee_sig);
 672         /*
 673          * Tail calls with more callee stack usage than the caller cannot be supported, since
 674          * the extra stack space would be left on the stack after the tail call.
 675          */
 676         res = c1->stack_usage >= c2->stack_usage;
 677         callee_ret = mini_get_underlying_type (callee_sig->ret);
 678         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != ArgValuetypeInReg)
 679                 /* An address on the callee's stack is passed as the first argument */
 680                 res = FALSE;
 681
 682         g_free (c1);
 683         g_free (c2);
 684
 685         return res;
 686 }
 687
 688 /*
 689  * Initialize the cpu to execute managed code.
 690  */
 691 void
 692 mono_arch_cpu_init (void)
 693 {
 694         /* spec compliance requires running with double precision */
 695 #ifndef _MSC_VER
 696         guint16 fpcw;
 697
 698         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 699         fpcw &= ~X86_FPCW_PRECC_MASK;
 700         fpcw |= X86_FPCW_PREC_DOUBLE;
 701         __asm__  __volatile__ ("fldcw %0\n": : "m" (fpcw));
 702         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 703 #else
 704         _control87 (_PC_53, MCW_PC);
 705 #endif
 706 }
 707
 708 /*
 709  * Initialize architecture specific code.
 710  */
 711 void
 712 mono_arch_init (void)
 713 {
 714         mono_os_mutex_init_recursive (&mini_arch_mutex);
 715
 716         if (!mono_aot_only)
 717                 bp_trampoline = mini_get_breakpoint_trampoline ();
 718
 719         mono_aot_register_jit_icall ("mono_x86_throw_exception", mono_x86_throw_exception);
 720         mono_aot_register_jit_icall ("mono_x86_throw_corlib_exception", mono_x86_throw_corlib_exception);
 721 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
 722         mono_aot_register_jit_icall ("mono_x86_start_gsharedvt_call", mono_x86_start_gsharedvt_call);
 723 #endif
 724 }
 725
 726 /*
 727  * Cleanup architecture specific code.
 728  */
 729 void
 730 mono_arch_cleanup (void)
 731 {
 732         mono_os_mutex_destroy (&mini_arch_mutex);
 733 }
 734
 735 /*
 736  * This function returns the optimizations supported on this cpu.
 737  */
 738 guint32
 739 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 740 {
 741         guint32 opts = 0;
 742
 743         *exclude_mask = 0;
 744
 745         if (mono_hwcap_x86_has_cmov) {
 746                 opts |= MONO_OPT_CMOV;
 747
 748                 if (mono_hwcap_x86_has_fcmov)
 749                         opts |= MONO_OPT_FCMOV;
 750                 else
 751                         *exclude_mask |= MONO_OPT_FCMOV;
 752         } else {
 753                 *exclude_mask |= MONO_OPT_CMOV;
 754         }
 755
 756         if (mono_hwcap_x86_has_sse2)
 757                 opts |= MONO_OPT_SSE2;
 758         else
 759                 *exclude_mask |= MONO_OPT_SSE2;
 760
 761 #ifdef MONO_ARCH_SIMD_INTRINSICS
 762                 /*SIMD intrinsics require at least SSE2.*/
 763                 if (!mono_hwcap_x86_has_sse2)
 764                         *exclude_mask |= MONO_OPT_SIMD;
 765 #endif
 766
 767         return opts;
 768 }
 769
 770 /*
 771  * This function test for all SSE functions supported.
 772  *
 773  * Returns a bitmask corresponding to all supported versions.
 774  *
 775  */
 776 guint32
 777 mono_arch_cpu_enumerate_simd_versions (void)
 778 {
 779         guint32 sse_opts = 0;
 780
 781         if (mono_hwcap_x86_has_sse1)
 782                 sse_opts |= SIMD_VERSION_SSE1;
 783
 784         if (mono_hwcap_x86_has_sse2)
 785                 sse_opts |= SIMD_VERSION_SSE2;
 786
 787         if (mono_hwcap_x86_has_sse3)
 788                 sse_opts |= SIMD_VERSION_SSE3;
 789
 790         if (mono_hwcap_x86_has_ssse3)
 791                 sse_opts |= SIMD_VERSION_SSSE3;
 792
 793         if (mono_hwcap_x86_has_sse41)
 794                 sse_opts |= SIMD_VERSION_SSE41;
 795
 796         if (mono_hwcap_x86_has_sse42)
 797                 sse_opts |= SIMD_VERSION_SSE42;
 798
 799         if (mono_hwcap_x86_has_sse4a)
 800                 sse_opts |= SIMD_VERSION_SSE4a;
 801
 802         return sse_opts;
 803 }
 804
 805 /*
 806  * Determine whenever the trap whose info is in SIGINFO is caused by
 807  * integer overflow.
 808  */
 809 gboolean
 810 mono_arch_is_int_overflow (void *sigctx, void *info)
 811 {
 812         MonoContext ctx;
 813         guint8* ip;
 814
 815         mono_sigctx_to_monoctx (sigctx, &ctx);
 816
 817         ip = (guint8*)ctx.eip;
 818
 819         if ((ip [0] == 0xf7) && (x86_modrm_mod (ip [1]) == 0x3) && (x86_modrm_reg (ip [1]) == 0x7)) {
 820                 gint32 reg;
 821
 822                 /* idiv REG */
 823                 switch (x86_modrm_rm (ip [1])) {
 824                 case X86_EAX:
 825                         reg = ctx.eax;
 826                         break;
 827                 case X86_ECX:
 828                         reg = ctx.ecx;
 829                         break;
 830                 case X86_EDX:
 831                         reg = ctx.edx;
 832                         break;
 833                 case X86_EBX:
 834                         reg = ctx.ebx;
 835                         break;
 836                 case X86_ESI:
 837                         reg = ctx.esi;
 838                         break;
 839                 case X86_EDI:
 840                         reg = ctx.edi;
 841                         break;
 842                 default:
 843                         g_assert_not_reached ();
 844                         reg = -1;
 845                 }
 846
 847                 if (reg == -1)
 848                         return TRUE;
 849         }
 850
 851         return FALSE;
 852 }
 853
 854 GList *
 855 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
 856 {
 857         GList *vars = NULL;
 858         int i;
 859
 860         for (i = 0; i < cfg->num_varinfo; i++) {
 861                 MonoInst *ins = cfg->varinfo [i];
 862                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
 863
 864                 /* unused vars */
 865                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
 866                         continue;
 867
 868                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
 869                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
 870                         continue;
 871
 872                 /* we dont allocate I1 to registers because there is no simply way to sign extend
 873                  * 8bit quantities in caller saved registers on x86 */
 874                 if (mono_is_regsize_var (ins->inst_vtype) && (ins->inst_vtype->type != MONO_TYPE_I1)) {
 875                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
 876                         g_assert (i == vmv->idx);
 877                         vars = g_list_prepend (vars, vmv);
 878                 }
 879         }
 880
 881         vars = mono_varlist_sort (cfg, vars, 0);
 882
 883         return vars;
 884 }
 885
 886 GList *
 887 mono_arch_get_global_int_regs (MonoCompile *cfg)
 888 {
 889         GList *regs = NULL;
 890
 891         /* we can use 3 registers for global allocation */
 892         regs = g_list_prepend (regs, (gpointer)X86_EBX);
 893         regs = g_list_prepend (regs, (gpointer)X86_ESI);
 894         regs = g_list_prepend (regs, (gpointer)X86_EDI);
 895
 896         return regs;
 897 }
 898
 899 /*
 900  * mono_arch_regalloc_cost:
 901  *
 902  *  Return the cost, in number of memory references, of the action of
 903  * allocating the variable VMV into a register during global register
 904  * allocation.
 905  */
 906 guint32
 907 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
 908 {
 909         MonoInst *ins = cfg->varinfo [vmv->idx];
 910
 911         if (cfg->method->save_lmf)
 912                 /* The register is already saved */
 913                 return (ins->opcode == OP_ARG) ? 1 : 0;
 914         else
 915                 /* push+pop+possible load if it is an argument */
 916                 return (ins->opcode == OP_ARG) ? 3 : 2;
 917 }
 918
 919 static void
 920 set_needs_stack_frame (MonoCompile *cfg, gboolean flag)
 921 {
 922         static int inited = FALSE;
 923         static int count = 0;
 924
 925         if (cfg->arch.need_stack_frame_inited) {
 926                 g_assert (cfg->arch.need_stack_frame == flag);
 927                 return;
 928         }
 929
 930         cfg->arch.need_stack_frame = flag;
 931         cfg->arch.need_stack_frame_inited = TRUE;
 932
 933         if (flag)
 934                 return;
 935
 936         if (!inited) {
 937                 mono_counters_register ("Could eliminate stack frame", MONO_COUNTER_INT|MONO_COUNTER_JIT, &count);
 938                 inited = TRUE;
 939         }
 940         ++count;
 941
 942         //g_print ("will eliminate %s.%s.%s\n", cfg->method->klass->name_space, cfg->method->klass->name, cfg->method->name);
 943 }
 944
 945 static gboolean
 946 needs_stack_frame (MonoCompile *cfg)
 947 {
 948         MonoMethodSignature *sig;
 949         MonoMethodHeader *header;
 950         gboolean result = FALSE;
 951
 952 #if defined(__APPLE__)
 953         /*OSX requires stack frame code to have the correct alignment. */
 954         return TRUE;
 955 #endif
 956
 957         if (cfg->arch.need_stack_frame_inited)
 958                 return cfg->arch.need_stack_frame;
 959
 960         header = cfg->header;
 961         sig = mono_method_signature (cfg->method);
 962
 963         if (cfg->disable_omit_fp)
 964                 result = TRUE;
 965         else if (cfg->flags & MONO_CFG_HAS_ALLOCA)
 966                 result = TRUE;
 967         else if (cfg->method->save_lmf)
 968                 result = TRUE;
 969         else if (cfg->stack_offset)
 970                 result = TRUE;
 971         else if (cfg->param_area)
 972                 result = TRUE;
 973         else if (cfg->flags & (MONO_CFG_HAS_CALLS | MONO_CFG_HAS_ALLOCA | MONO_CFG_HAS_TAIL))
 974                 result = TRUE;
 975         else if (header->num_clauses)
 976                 result = TRUE;
 977         else if (sig->param_count + sig->hasthis)
 978                 result = TRUE;
 979         else if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
 980                 result = TRUE;
 981         else if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
 982                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
 983                 result = TRUE;
 984
 985         set_needs_stack_frame (cfg, result);
 986
 987         return cfg->arch.need_stack_frame;
 988 }
 989
 990 /*
 991  * Set var information according to the calling convention. X86 version.
 992  * The locals var stuff should most likely be split in another method.
 993  */
 994 void
 995 mono_arch_allocate_vars (MonoCompile *cfg)
 996 {
 997         MonoMethodSignature *sig;
 998         MonoMethodHeader *header;
 999         MonoInst *inst;
1000         guint32 locals_stack_size, locals_stack_align;
1001         int i, offset;
1002         gint32 *offsets;
1003         CallInfo *cinfo;
1004
1005         header = cfg->header;
1006         sig = mono_method_signature (cfg->method);
1007
1008         if (!cfg->arch.cinfo)
1009                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1010         cinfo = (CallInfo *)cfg->arch.cinfo;
1011
1012         cfg->frame_reg = X86_EBP;
1013         offset = 0;
1014
1015         if (cfg->has_atomic_add_i4 || cfg->has_atomic_exchange_i4) {
1016                 /* The opcode implementations use callee-saved regs as scratch regs by pushing and pop-ing them, but that is not async safe */
1017                 cfg->used_int_regs |= (1 << X86_EBX) | (1 << X86_EDI) | (1 << X86_ESI);
1018         }
1019
1020         /* Reserve space to save LMF and caller saved registers */
1021
1022         if (cfg->method->save_lmf) {
1023                 /* The LMF var is allocated normally */
1024         } else {
1025                 if (cfg->used_int_regs & (1 << X86_EBX)) {
1026                         offset += 4;
1027                 }
1028
1029                 if (cfg->used_int_regs & (1 << X86_EDI)) {
1030                         offset += 4;
1031                 }
1032
1033                 if (cfg->used_int_regs & (1 << X86_ESI)) {
1034                         offset += 4;
1035                 }
1036         }
1037
1038         switch (cinfo->ret.storage) {
1039         case ArgValuetypeInReg:
1040                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1041                 offset += 8;
1042                 cfg->ret->opcode = OP_REGOFFSET;
1043                 cfg->ret->inst_basereg = X86_EBP;
1044                 cfg->ret->inst_offset = - offset;
1045                 break;
1046         default:
1047                 break;
1048         }
1049
1050         /* Allocate locals */
1051         offsets = mono_allocate_stack_slots (cfg, TRUE, &locals_stack_size, &locals_stack_align);
1052         if (locals_stack_size > MONO_ARCH_MAX_FRAME_SIZE) {
1053                 char *mname = mono_method_full_name (cfg->method, TRUE);
1054                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Method %s stack is too big.", mname));
1055                 g_free (mname);
1056                 return;
1057         }
1058         if (locals_stack_align) {
1059                 int prev_offset = offset;
1060
1061                 offset += (locals_stack_align - 1);
1062                 offset &= ~(locals_stack_align - 1);
1063
1064                 while (prev_offset < offset) {
1065                         prev_offset += 4;
1066                         mini_gc_set_slot_type_from_fp (cfg, - prev_offset, SLOT_NOREF);
1067                 }
1068         }
1069         cfg->locals_min_stack_offset = - (offset + locals_stack_size);
1070         cfg->locals_max_stack_offset = - offset;
1071         /*
1072          * EBP is at alignment 8 % MONO_ARCH_FRAME_ALIGNMENT, so if we
1073          * have locals larger than 8 bytes we need to make sure that
1074          * they have the appropriate offset.
1075          */
1076         if (MONO_ARCH_FRAME_ALIGNMENT > 8 && locals_stack_align > 8)
1077                 offset += MONO_ARCH_FRAME_ALIGNMENT - sizeof (gpointer) * 2;
1078         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1079                 if (offsets [i] != -1) {
1080                         MonoInst *inst = cfg->varinfo [i];
1081                         inst->opcode = OP_REGOFFSET;
1082                         inst->inst_basereg = X86_EBP;
1083                         inst->inst_offset = - (offset + offsets [i]);
1084                         //printf ("allocated local %d to ", i); mono_print_tree_nl (inst);
1085                 }
1086         }
1087         offset += locals_stack_size;
1088
1089
1090         /*
1091          * Allocate arguments+return value
1092          */
1093
1094         switch (cinfo->ret.storage) {
1095         case ArgOnStack:
1096                 if (cfg->vret_addr) {
1097                         /*
1098                          * In the new IR, the cfg->vret_addr variable represents the
1099                          * vtype return value.
1100                          */
1101                         cfg->vret_addr->opcode = OP_REGOFFSET;
1102                         cfg->vret_addr->inst_basereg = cfg->frame_reg;
1103                         cfg->vret_addr->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1104                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1105                                 printf ("vret_addr =");
1106                                 mono_print_ins (cfg->vret_addr);
1107                         }
1108                 } else {
1109                         cfg->ret->opcode = OP_REGOFFSET;
1110                         cfg->ret->inst_basereg = X86_EBP;
1111                         cfg->ret->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1112                 }
1113                 break;
1114         case ArgValuetypeInReg:
1115                 break;
1116         case ArgInIReg:
1117                 cfg->ret->opcode = OP_REGVAR;
1118                 cfg->ret->inst_c0 = cinfo->ret.reg;
1119                 cfg->ret->dreg = cinfo->ret.reg;
1120                 break;
1121         case ArgNone:
1122         case ArgOnFloatFpStack:
1123         case ArgOnDoubleFpStack:
1124                 break;
1125         default:
1126                 g_assert_not_reached ();
1127         }
1128
1129         if (sig->call_convention == MONO_CALL_VARARG) {
1130                 g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1131                 cfg->sig_cookie = cinfo->sig_cookie.offset + ARGS_OFFSET;
1132         }
1133
1134         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1135                 ArgInfo *ainfo = &cinfo->args [i];
1136                 inst = cfg->args [i];
1137                 if (inst->opcode != OP_REGVAR) {
1138                         inst->opcode = OP_REGOFFSET;
1139                         inst->inst_basereg = X86_EBP;
1140                         inst->inst_offset = ainfo->offset + ARGS_OFFSET;
1141                 }
1142         }
1143
1144         cfg->stack_offset = offset;
1145 }
1146
1147 void
1148 mono_arch_create_vars (MonoCompile *cfg)
1149 {
1150         MonoType *sig_ret;
1151         MonoMethodSignature *sig;
1152         CallInfo *cinfo;
1153
1154         sig = mono_method_signature (cfg->method);
1155
1156         if (!cfg->arch.cinfo)
1157                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1158         cinfo = (CallInfo *)cfg->arch.cinfo;
1159
1160         sig_ret = mini_get_underlying_type (sig->ret);
1161
1162         if (cinfo->ret.storage == ArgValuetypeInReg)
1163                 cfg->ret_var_is_local = TRUE;
1164         if ((cinfo->ret.storage != ArgValuetypeInReg) && (MONO_TYPE_ISSTRUCT (sig_ret) || mini_is_gsharedvt_variable_type (sig_ret))) {
1165                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1166         }
1167
1168         if (cfg->gen_sdb_seq_points) {
1169                 MonoInst *ins;
1170
1171                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1172                 ins->flags |= MONO_INST_VOLATILE;
1173                 cfg->arch.ss_tramp_var = ins;
1174
1175                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1176                 ins->flags |= MONO_INST_VOLATILE;
1177                 cfg->arch.bp_tramp_var = ins;
1178         }
1179
1180         if (cfg->method->save_lmf) {
1181                 cfg->create_lmf_var = TRUE;
1182                 cfg->lmf_ir = TRUE;
1183         }
1184
1185         cfg->arch_eh_jit_info = 1;
1186 }
1187
1188 /*
1189  * It is expensive to adjust esp for each individual fp argument pushed on the stack
1190  * so we try to do it just once when we have multiple fp arguments in a row.
1191  * We don't use this mechanism generally because for int arguments the generated code
1192  * is slightly bigger and new generation cpus optimize away the dependency chains
1193  * created by push instructions on the esp value.
1194  * fp_arg_setup is the first argument in the execution sequence where the esp register
1195  * is modified.
1196  */
1197 static G_GNUC_UNUSED int
1198 collect_fp_stack_space (MonoMethodSignature *sig, int start_arg, int *fp_arg_setup)
1199 {
1200         int fp_space = 0;
1201         MonoType *t;
1202
1203         for (; start_arg < sig->param_count; ++start_arg) {
1204                 t = mini_get_underlying_type (sig->params [start_arg]);
1205                 if (!t->byref && t->type == MONO_TYPE_R8) {
1206                         fp_space += sizeof (double);
1207                         *fp_arg_setup = start_arg;
1208                 } else {
1209                         break;
1210                 }
1211         }
1212         return fp_space;
1213 }
1214
1215 static void
1216 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1217 {
1218         MonoMethodSignature *tmp_sig;
1219         int sig_reg;
1220
1221         /*
1222          * mono_ArgIterator_Setup assumes the signature cookie is
1223          * passed first and all the arguments which were before it are
1224          * passed on the stack after the signature. So compensate by
1225          * passing a different signature.
1226          */
1227         tmp_sig = mono_metadata_signature_dup (call->signature);
1228         tmp_sig->param_count -= call->signature->sentinelpos;
1229         tmp_sig->sentinelpos = 0;
1230         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1231
1232         if (cfg->compile_aot) {
1233                 sig_reg = mono_alloc_ireg (cfg);
1234                 MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
1235                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->sig_cookie.offset, sig_reg);
1236         } else {
1237                 MONO_EMIT_NEW_STORE_MEMBASE_IMM (cfg, OP_STORE_MEMBASE_IMM, X86_ESP, cinfo->sig_cookie.offset, tmp_sig);
1238         }
1239 }
1240
1241 #ifdef ENABLE_LLVM
1242 LLVMCallInfo*
1243 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1244 {
1245         int i, n;
1246         CallInfo *cinfo;
1247         ArgInfo *ainfo;
1248         LLVMCallInfo *linfo;
1249         MonoType *t, *sig_ret;
1250
1251         n = sig->param_count + sig->hasthis;
1252
1253         cinfo = get_call_info (cfg->mempool, sig);
1254         sig_ret = sig->ret;
1255
1256         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1257
1258         /*
1259          * LLVM always uses the native ABI while we use our own ABI, the
1260          * only difference is the handling of vtypes:
1261          * - we only pass/receive them in registers in some cases, and only
1262          *   in 1 or 2 integer registers.
1263          */
1264         if (cinfo->ret.storage == ArgValuetypeInReg) {
1265                 if (sig->pinvoke) {
1266                         cfg->exception_message = g_strdup ("pinvoke + vtypes");
1267                         cfg->disable_llvm = TRUE;
1268                         return linfo;
1269                 }
1270
1271                 cfg->exception_message = g_strdup ("vtype ret in call");
1272                 cfg->disable_llvm = TRUE;
1273                 /*
1274                 linfo->ret.storage = LLVMArgVtypeInReg;
1275                 for (j = 0; j < 2; ++j)
1276                         linfo->ret.pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, cinfo->ret.pair_storage [j]);
1277                 */
1278         }
1279
1280         if (mini_type_is_vtype (sig_ret) && cinfo->ret.storage == ArgInIReg) {
1281                 /* Vtype returned using a hidden argument */
1282                 linfo->ret.storage = LLVMArgVtypeRetAddr;
1283                 linfo->vret_arg_index = cinfo->vret_arg_index;
1284         }
1285
1286         if (mini_type_is_vtype (sig_ret) && cinfo->ret.storage != ArgInIReg) {
1287                 // FIXME:
1288                 cfg->exception_message = g_strdup ("vtype ret in call");
1289                 cfg->disable_llvm = TRUE;
1290         }
1291
1292         for (i = 0; i < n; ++i) {
1293                 ainfo = cinfo->args + i;
1294
1295                 if (i >= sig->hasthis)
1296                         t = sig->params [i - sig->hasthis];
1297                 else
1298                         t = &mono_defaults.int_class->byval_arg;
1299
1300                 linfo->args [i].storage = LLVMArgNone;
1301
1302                 switch (ainfo->storage) {
1303                 case ArgInIReg:
1304                         linfo->args [i].storage = LLVMArgNormal;
1305                         break;
1306                 case ArgInDoubleSSEReg:
1307                 case ArgInFloatSSEReg:
1308                         linfo->args [i].storage = LLVMArgNormal;
1309                         break;
1310                 case ArgOnStack:
1311                         if (mini_type_is_vtype (t)) {
1312                                 if (mono_class_value_size (mono_class_from_mono_type (t), NULL) == 0)
1313                                 /* LLVM seems to allocate argument space for empty structures too */
1314                                         linfo->args [i].storage = LLVMArgNone;
1315                                 else
1316                                         linfo->args [i].storage = LLVMArgVtypeByVal;
1317                         } else {
1318                                 linfo->args [i].storage = LLVMArgNormal;
1319                         }
1320                         break;
1321                 case ArgValuetypeInReg:
1322                         if (sig->pinvoke) {
1323                                 cfg->exception_message = g_strdup ("pinvoke + vtypes");
1324                                 cfg->disable_llvm = TRUE;
1325                                 return linfo;
1326                         }
1327
1328                         cfg->exception_message = g_strdup ("vtype arg");
1329                         cfg->disable_llvm = TRUE;
1330                         /*
1331                         linfo->args [i].storage = LLVMArgVtypeInReg;
1332                         for (j = 0; j < 2; ++j)
1333                                 linfo->args [i].pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
1334                         */
1335                         break;
1336                 case ArgGSharedVt:
1337                         linfo->args [i].storage = LLVMArgGSharedVt;
1338                         break;
1339                 default:
1340                         cfg->exception_message = g_strdup ("ainfo->storage");
1341                         cfg->disable_llvm = TRUE;
1342                         break;
1343                 }
1344         }
1345
1346         return linfo;
1347 }
1348 #endif
1349
1350 static void
1351 emit_gc_param_slot_def (MonoCompile *cfg, int sp_offset, MonoType *t)
1352 {
1353         if (cfg->compute_gc_maps) {
1354                 MonoInst *def;
1355
1356                 /* Needs checking if the feature will be enabled again */
1357                 g_assert_not_reached ();
1358
1359                 /* On x86, the offsets are from the sp value before the start of the call sequence */
1360                 if (t == NULL)
1361                         t = &mono_defaults.int_class->byval_arg;
1362                 EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, sp_offset, t);
1363         }
1364 }
1365
1366 void
1367 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
1368 {
1369         MonoType *sig_ret;
1370         MonoInst *arg, *in;
1371         MonoMethodSignature *sig;
1372         int i, j, n;
1373         CallInfo *cinfo;
1374         int sentinelpos = 0, sp_offset = 0;
1375
1376         sig = call->signature;
1377         n = sig->param_count + sig->hasthis;
1378         sig_ret = mini_get_underlying_type (sig->ret);
1379
1380         cinfo = get_call_info (cfg->mempool, sig);
1381         call->call_info = cinfo;
1382
1383         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1384                 sentinelpos = sig->sentinelpos + (sig->hasthis ? 1 : 0);
1385
1386         if (sig_ret && MONO_TYPE_ISSTRUCT (sig_ret)) {
1387                 if (cinfo->ret.storage == ArgValuetypeInReg && cinfo->ret.pair_storage[0] != ArgNone ) {
1388                         /*
1389                          * Tell the JIT to use a more efficient calling convention: call using
1390                          * OP_CALL, compute the result location after the call, and save the
1391                          * result there.
1392                          */
1393                         call->vret_in_reg = TRUE;
1394 #if defined(__APPLE__)
1395                         if (cinfo->ret.pair_storage [0] == ArgOnDoubleFpStack || cinfo->ret.pair_storage [0] == ArgOnFloatFpStack)
1396                                 call->vret_in_reg_fp = TRUE;
1397 #endif
1398                         if (call->vret_var)
1399                                 NULLIFY_INS (call->vret_var);
1400                 }
1401         }
1402
1403         // FIXME: Emit EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF everywhere
1404
1405         /* Handle the case where there are no implicit arguments */
1406         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sentinelpos)) {
1407                 emit_sig_cookie (cfg, call, cinfo);
1408                 sp_offset = cinfo->sig_cookie.offset;
1409                 emit_gc_param_slot_def (cfg, sp_offset, NULL);
1410         }
1411
1412         /* Arguments are pushed in the reverse order */
1413         for (i = n - 1; i >= 0; i --) {
1414                 ArgInfo *ainfo = cinfo->args + i;
1415                 MonoType *orig_type, *t;
1416                 int argsize;
1417
1418                 if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && i == 0) {
1419                         MonoInst *vtarg;
1420
1421                         /* Push the vret arg before the first argument */
1422                         MONO_INST_NEW (cfg, vtarg, OP_STORE_MEMBASE_REG);
1423                         vtarg->type = STACK_MP;
1424                         vtarg->inst_destbasereg = X86_ESP;
1425                         vtarg->sreg1 = call->vret_var->dreg;
1426                         vtarg->inst_offset = cinfo->ret.offset;
1427                         MONO_ADD_INS (cfg->cbb, vtarg);
1428                         emit_gc_param_slot_def (cfg, cinfo->ret.offset, NULL);
1429                 }
1430
1431                 if (i >= sig->hasthis)
1432                         t = sig->params [i - sig->hasthis];
1433                 else
1434                         t = &mono_defaults.int_class->byval_arg;
1435                 orig_type = t;
1436                 t = mini_get_underlying_type (t);
1437
1438                 MONO_INST_NEW (cfg, arg, OP_X86_PUSH);
1439
1440                 in = call->args [i];
1441                 arg->cil_code = in->cil_code;
1442                 arg->sreg1 = in->dreg;
1443                 arg->type = in->type;
1444
1445                 g_assert (in->dreg != -1);
1446
1447                 if (ainfo->storage == ArgGSharedVt) {
1448                         arg->opcode = OP_OUTARG_VT;
1449                         arg->sreg1 = in->dreg;
1450                         arg->klass = in->klass;
1451                         arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1452                         memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1453                         sp_offset += 4;
1454                         MONO_ADD_INS (cfg->cbb, arg);
1455                 } else if ((i >= sig->hasthis) && (MONO_TYPE_ISSTRUCT(t))) {
1456                         guint32 align;
1457                         guint32 size;
1458
1459                         g_assert (in->klass);
1460
1461                         if (t->type == MONO_TYPE_TYPEDBYREF) {
1462                                 size = sizeof (MonoTypedRef);
1463                                 align = sizeof (gpointer);
1464                         }
1465                         else {
1466                                 size = mini_type_stack_size_full (&in->klass->byval_arg, &align, sig->pinvoke);
1467                         }
1468
1469                         if (size > 0 || ainfo->pass_empty_struct) {
1470                                 arg->opcode = OP_OUTARG_VT;
1471                                 arg->sreg1 = in->dreg;
1472                                 arg->klass = in->klass;
1473                                 arg->backend.size = size;
1474                                 arg->inst_p0 = call;
1475                                 arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1476                                 memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1477
1478                                 MONO_ADD_INS (cfg->cbb, arg);
1479                                 if (ainfo->storage != ArgValuetypeInReg) {
1480                                         emit_gc_param_slot_def (cfg, ainfo->offset, orig_type);
1481                                 }
1482                         }
1483                 } else {
1484                         switch (ainfo->storage) {
1485                         case ArgOnStack:
1486                                 if (!t->byref) {
1487                                         if (t->type == MONO_TYPE_R4) {
1488                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1489                                                 argsize = 4;
1490                                         } else if (t->type == MONO_TYPE_R8) {
1491                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1492                                                 argsize = 8;
1493                                         } else if (t->type == MONO_TYPE_I8 || t->type == MONO_TYPE_U8) {
1494                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset + 4, MONO_LVREG_MS (in->dreg));
1495                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, MONO_LVREG_LS (in->dreg));
1496                                                 argsize = 4;
1497                                         } else {
1498                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1499                                                 argsize = 4;
1500                                         }
1501                                 } else {
1502                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1503                                         argsize = 4;
1504                                 }
1505                                 break;
1506                         case ArgInIReg:
1507                                 arg->opcode = OP_MOVE;
1508                                 arg->dreg = ainfo->reg;
1509                                 MONO_ADD_INS (cfg->cbb, arg);
1510                                 argsize = 0;
1511                                 break;
1512                         default:
1513                                 g_assert_not_reached ();
1514                         }
1515
1516                         if (cfg->compute_gc_maps) {
1517                                 if (argsize == 4) {
1518                                         /* FIXME: The == STACK_OBJ check might be fragile ? */
1519                                         if (sig->hasthis && i == 0 && call->args [i]->type == STACK_OBJ) {
1520                                                 /* this */
1521                                                 if (call->need_unbox_trampoline)
1522                                                         /* The unbox trampoline transforms this into a managed pointer */
1523                                                         emit_gc_param_slot_def (cfg, ainfo->offset, &mono_defaults.int_class->this_arg);
1524                                                 else
1525                                                         emit_gc_param_slot_def (cfg, ainfo->offset, &mono_defaults.object_class->byval_arg);
1526                                         } else {
1527                                                 emit_gc_param_slot_def (cfg, ainfo->offset, orig_type);
1528                                         }
1529                                 } else {
1530                                         /* i8/r8 */
1531                                         for (j = 0; j < argsize; j += 4)
1532                                                 emit_gc_param_slot_def (cfg, ainfo->offset + j, NULL);
1533                                 }
1534                         }
1535                 }
1536
1537                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sentinelpos)) {
1538                         /* Emit the signature cookie just before the implicit arguments */
1539                         emit_sig_cookie (cfg, call, cinfo);
1540                         emit_gc_param_slot_def (cfg, cinfo->sig_cookie.offset, NULL);
1541                 }
1542         }
1543
1544         if (sig_ret && (MONO_TYPE_ISSTRUCT (sig_ret) || cinfo->vtype_retaddr)) {
1545                 MonoInst *vtarg;
1546
1547                 if (cinfo->ret.storage == ArgValuetypeInReg) {
1548                         /* Already done */
1549                 }
1550                 else if (cinfo->ret.storage == ArgInIReg) {
1551                         NOT_IMPLEMENTED;
1552                         /* The return address is passed in a register */
1553                         MONO_INST_NEW (cfg, vtarg, OP_MOVE);
1554                         vtarg->sreg1 = call->inst.dreg;
1555                         vtarg->dreg = mono_alloc_ireg (cfg);
1556                         MONO_ADD_INS (cfg->cbb, vtarg);
1557
1558                         mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
1559                 } else if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
1560                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->ret.offset, call->vret_var->dreg);
1561                         emit_gc_param_slot_def (cfg, cinfo->ret.offset, NULL);
1562                 }
1563         }
1564
1565         call->stack_usage = cinfo->stack_usage;
1566         call->stack_align_amount = cinfo->stack_align_amount;
1567 }
1568
1569 void
1570 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
1571 {
1572         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
1573         ArgInfo *ainfo = ins->inst_p1;
1574         int size = ins->backend.size;
1575
1576         if (ainfo->storage == ArgValuetypeInReg) {
1577                 int dreg = mono_alloc_ireg (cfg);
1578                 switch (size) {
1579                 case 1:
1580                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, 0);
1581                         break;
1582                 case 2:
1583                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU2_MEMBASE, dreg, src->dreg, 0);
1584                         break;
1585                 case 4:
1586                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1587                         break;
1588                 case 3: /* FIXME */
1589                 default:
1590                         g_assert_not_reached ();
1591                 }
1592                 mono_call_inst_add_outarg_reg (cfg, call, dreg, ainfo->reg, FALSE);
1593         }
1594         else {
1595                 if (cfg->gsharedvt && mini_is_gsharedvt_klass (ins->klass)) {
1596                         /* Pass by addr */
1597                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, src->dreg);
1598                 } else if (size <= 4) {
1599                         int dreg = mono_alloc_ireg (cfg);
1600                         if (ainfo->pass_empty_struct) {
1601                                 //Pass empty struct value as 0 on platforms representing empty structs as 1 byte.
1602                                 MONO_EMIT_NEW_ICONST (cfg, dreg, 0);
1603                         } else {
1604                                 MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1605                         }
1606                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, dreg);
1607                 } else if (size <= 20) {
1608                         mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1609                 } else {
1610                         // FIXME: Code growth
1611                         mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1612                 }
1613         }
1614 }
1615
1616 void
1617 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
1618 {
1619         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
1620
1621         if (!ret->byref) {
1622                 if (ret->type == MONO_TYPE_R4) {
1623                         if (COMPILE_LLVM (cfg))
1624                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1625                         /* Nothing to do */
1626                         return;
1627                 } else if (ret->type == MONO_TYPE_R8) {
1628                         if (COMPILE_LLVM (cfg))
1629                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1630                         /* Nothing to do */
1631                         return;
1632                 } else if (ret->type == MONO_TYPE_I8 || ret->type == MONO_TYPE_U8) {
1633                         if (COMPILE_LLVM (cfg))
1634                                 MONO_EMIT_NEW_UNALU (cfg, OP_LMOVE, cfg->ret->dreg, val->dreg);
1635                         else {
1636                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EAX, MONO_LVREG_LS (val->dreg));
1637                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EDX, MONO_LVREG_MS (val->dreg));
1638                         }
1639                         return;
1640                 }
1641         }
1642
1643         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
1644 }
1645
1646 /*
1647  * Allow tracing to work with this interface (with an optional argument)
1648  */
1649 void*
1650 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
1651 {
1652         guchar *code = p;
1653
1654         g_assert (MONO_ARCH_FRAME_ALIGNMENT >= 8);
1655         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 8);
1656
1657         /* if some args are passed in registers, we need to save them here */
1658         x86_push_reg (code, X86_EBP);
1659
1660         if (cfg->compile_aot) {
1661                 x86_push_imm (code, cfg->method);
1662                 x86_mov_reg_imm (code, X86_EAX, func);
1663                 x86_call_reg (code, X86_EAX);
1664         } else {
1665                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, cfg->method);
1666                 x86_push_imm (code, cfg->method);
1667                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1668                 x86_call_code (code, 0);
1669         }
1670         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT);
1671
1672         return code;
1673 }
1674
1675 enum {
1676         SAVE_NONE,
1677         SAVE_STRUCT,
1678         SAVE_EAX,
1679         SAVE_EAX_EDX,
1680         SAVE_FP
1681 };
1682
1683 void*
1684 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
1685 {
1686         guchar *code = p;
1687         int arg_size = 0, stack_usage = 0, save_mode = SAVE_NONE;
1688         MonoMethod *method = cfg->method;
1689         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
1690
1691         switch (ret_type->type) {
1692         case MONO_TYPE_VOID:
1693                 /* special case string .ctor icall */
1694                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class) {
1695                         save_mode = SAVE_EAX;
1696                         stack_usage = enable_arguments ? 8 : 4;
1697                 } else
1698                         save_mode = SAVE_NONE;
1699                 break;
1700         case MONO_TYPE_I8:
1701         case MONO_TYPE_U8:
1702                 save_mode = SAVE_EAX_EDX;
1703                 stack_usage = enable_arguments ? 16 : 8;
1704                 break;
1705         case MONO_TYPE_R4:
1706         case MONO_TYPE_R8:
1707                 save_mode = SAVE_FP;
1708                 stack_usage = enable_arguments ? 16 : 8;
1709                 break;
1710         case MONO_TYPE_GENERICINST:
1711                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
1712                         save_mode = SAVE_EAX;
1713                         stack_usage = enable_arguments ? 8 : 4;
1714                         break;
1715                 }
1716                 /* Fall through */
1717         case MONO_TYPE_VALUETYPE:
1718                 // FIXME: Handle SMALL_STRUCT_IN_REG here for proper alignment on darwin-x86
1719                 save_mode = SAVE_STRUCT;
1720                 stack_usage = enable_arguments ? 4 : 0;
1721                 break;
1722         default:
1723                 save_mode = SAVE_EAX;
1724                 stack_usage = enable_arguments ? 8 : 4;
1725                 break;
1726         }
1727
1728         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage - 4);
1729
1730         switch (save_mode) {
1731         case SAVE_EAX_EDX:
1732                 x86_push_reg (code, X86_EDX);
1733                 x86_push_reg (code, X86_EAX);
1734                 if (enable_arguments) {
1735                         x86_push_reg (code, X86_EDX);
1736                         x86_push_reg (code, X86_EAX);
1737                         arg_size = 8;
1738                 }
1739                 break;
1740         case SAVE_EAX:
1741                 x86_push_reg (code, X86_EAX);
1742                 if (enable_arguments) {
1743                         x86_push_reg (code, X86_EAX);
1744                         arg_size = 4;
1745                 }
1746                 break;
1747         case SAVE_FP:
1748                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1749                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1750                 if (enable_arguments) {
1751                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1752                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1753                         arg_size = 8;
1754                 }
1755                 break;
1756         case SAVE_STRUCT:
1757                 if (enable_arguments) {
1758                         x86_push_membase (code, X86_EBP, 8);
1759                         arg_size = 4;
1760                 }
1761                 break;
1762         case SAVE_NONE:
1763         default:
1764                 break;
1765         }
1766
1767         if (cfg->compile_aot) {
1768                 x86_push_imm (code, method);
1769                 x86_mov_reg_imm (code, X86_EAX, func);
1770                 x86_call_reg (code, X86_EAX);
1771         } else {
1772                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, method);
1773                 x86_push_imm (code, method);
1774                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1775                 x86_call_code (code, 0);
1776         }
1777
1778         x86_alu_reg_imm (code, X86_ADD, X86_ESP, arg_size + 4);
1779
1780         switch (save_mode) {
1781         case SAVE_EAX_EDX:
1782                 x86_pop_reg (code, X86_EAX);
1783                 x86_pop_reg (code, X86_EDX);
1784                 break;
1785         case SAVE_EAX:
1786                 x86_pop_reg (code, X86_EAX);
1787                 break;
1788         case SAVE_FP:
1789                 x86_fld_membase (code, X86_ESP, 0, TRUE);
1790                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
1791                 break;
1792         case SAVE_NONE:
1793         default:
1794                 break;
1795         }
1796
1797         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage);
1798
1799         return code;
1800 }
1801
1802 #define EMIT_COND_BRANCH(ins,cond,sign) \
1803 if (ins->inst_true_bb->native_offset) { \
1804         x86_branch (code, cond, cfg->native_code + ins->inst_true_bb->native_offset, sign); \
1805 } else { \
1806         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
1807         if ((cfg->opt & MONO_OPT_BRANCH) && \
1808             x86_is_imm8 (ins->inst_true_bb->max_offset - cpos)) \
1809                 x86_branch8 (code, cond, 0, sign); \
1810         else \
1811                 x86_branch32 (code, cond, 0, sign); \
1812 }
1813
1814 /*
1815  *      Emit an exception if condition is fail and
1816  *  if possible do a directly branch to target
1817  */
1818 #define EMIT_COND_SYSTEM_EXCEPTION(cond,signed,exc_name)            \
1819         do {                                                        \
1820                 MonoInst *tins = mono_branch_optimize_exception_target (cfg, bb, exc_name); \
1821                 if (tins == NULL) {                                                                             \
1822                         mono_add_patch_info (cfg, code - cfg->native_code,   \
1823                                         MONO_PATCH_INFO_EXC, exc_name);  \
1824                         x86_branch32 (code, cond, 0, signed);               \
1825                 } else {        \
1826                         EMIT_COND_BRANCH (tins, cond, signed);  \
1827                 }                       \
1828         } while (0);
1829
1830 #define EMIT_FPCOMPARE(code) do { \
1831         x86_fcompp (code); \
1832         x86_fnstsw (code); \
1833 } while (0);
1834
1835
1836 static guint8*
1837 emit_call (MonoCompile *cfg, guint8 *code, guint32 patch_type, gconstpointer data)
1838 {
1839         gboolean needs_paddings = TRUE;
1840         guint32 pad_size;
1841         MonoJumpInfo *jinfo = NULL;
1842
1843         if (cfg->abs_patches) {
1844                 jinfo = g_hash_table_lookup (cfg->abs_patches, data);
1845                 if (jinfo && jinfo->type == MONO_PATCH_INFO_JIT_ICALL_ADDR)
1846                         needs_paddings = FALSE;
1847         }
1848
1849         if (cfg->compile_aot)
1850                 needs_paddings = FALSE;
1851         /*The address must be 4 bytes aligned to avoid spanning multiple cache lines.
1852         This is required for code patching to be safe on SMP machines.
1853         */
1854         pad_size = (guint32)(code + 1 - cfg->native_code) & 0x3;
1855         if (needs_paddings && pad_size)
1856                 x86_padding (code, 4 - pad_size);
1857
1858         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
1859         x86_call_code (code, 0);
1860
1861         return code;
1862 }
1863
1864 #define INST_IGNORES_CFLAGS(opcode) (!(((opcode) == OP_ADC) || ((opcode) == OP_IADC) || ((opcode) == OP_ADC_IMM) || ((opcode) == OP_IADC_IMM) || ((opcode) == OP_SBB) || ((opcode) == OP_ISBB) || ((opcode) == OP_SBB_IMM) || ((opcode) == OP_ISBB_IMM)))
1865
1866 /*
1867  * mono_peephole_pass_1:
1868  *
1869  *   Perform peephole opts which should/can be performed before local regalloc
1870  */
1871 void
1872 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
1873 {
1874         MonoInst *ins, *n;
1875
1876         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
1877                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
1878
1879                 switch (ins->opcode) {
1880                 case OP_IADD_IMM:
1881                 case OP_ADD_IMM:
1882                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
1883                                 /*
1884                                  * X86_LEA is like ADD, but doesn't have the
1885                                  * sreg1==dreg restriction.
1886                                  */
1887                                 ins->opcode = OP_X86_LEA_MEMBASE;
1888                                 ins->inst_basereg = ins->sreg1;
1889                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1890                                 ins->opcode = OP_X86_INC_REG;
1891                         break;
1892                 case OP_SUB_IMM:
1893                 case OP_ISUB_IMM:
1894                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
1895                                 ins->opcode = OP_X86_LEA_MEMBASE;
1896                                 ins->inst_basereg = ins->sreg1;
1897                                 ins->inst_imm = -ins->inst_imm;
1898                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1899                                 ins->opcode = OP_X86_DEC_REG;
1900                         break;
1901                 case OP_COMPARE_IMM:
1902                 case OP_ICOMPARE_IMM:
1903                         /* OP_COMPARE_IMM (reg, 0)
1904                          * -->
1905                          * OP_X86_TEST_NULL (reg)
1906                          */
1907                         if (!ins->inst_imm)
1908                                 ins->opcode = OP_X86_TEST_NULL;
1909                         break;
1910                 case OP_X86_COMPARE_MEMBASE_IMM:
1911                         /*
1912                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
1913                          * OP_X86_COMPARE_MEMBASE_IMM offset(basereg), imm
1914                          * -->
1915                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
1916                          * OP_COMPARE_IMM reg, imm
1917                          *
1918                          * Note: if imm = 0 then OP_COMPARE_IMM replaced with OP_X86_TEST_NULL
1919                          */
1920                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG) &&
1921                             ins->inst_basereg == last_ins->inst_destbasereg &&
1922                             ins->inst_offset == last_ins->inst_offset) {
1923                                         ins->opcode = OP_COMPARE_IMM;
1924                                         ins->sreg1 = last_ins->sreg1;
1925
1926                                         /* check if we can remove cmp reg,0 with test null */
1927                                         if (!ins->inst_imm)
1928                                                 ins->opcode = OP_X86_TEST_NULL;
1929                                 }
1930
1931                         break;
1932                 case OP_X86_PUSH_MEMBASE:
1933                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG ||
1934                                          last_ins->opcode == OP_STORE_MEMBASE_REG) &&
1935                             ins->inst_basereg == last_ins->inst_destbasereg &&
1936                             ins->inst_offset == last_ins->inst_offset) {
1937                                     ins->opcode = OP_X86_PUSH;
1938                                     ins->sreg1 = last_ins->sreg1;
1939                         }
1940                         break;
1941                 }
1942
1943                 mono_peephole_ins (bb, ins);
1944         }
1945 }
1946
1947 void
1948 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
1949 {
1950         MonoInst *ins, *n;
1951
1952         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
1953                 switch (ins->opcode) {
1954                 case OP_ICONST:
1955                         /* reg = 0 -> XOR (reg, reg) */
1956                         /* XOR sets cflags on x86, so we cant do it always */
1957                         if (ins->inst_c0 == 0 && (!ins->next || (ins->next && INST_IGNORES_CFLAGS (ins->next->opcode)))) {
1958                                 MonoInst *ins2;
1959
1960                                 ins->opcode = OP_IXOR;
1961                                 ins->sreg1 = ins->dreg;
1962                                 ins->sreg2 = ins->dreg;
1963
1964                                 /*
1965                                  * Convert succeeding STORE_MEMBASE_IMM 0 ins to STORE_MEMBASE_REG
1966                                  * since it takes 3 bytes instead of 7.
1967                                  */
1968                                 for (ins2 = mono_inst_next (ins, FILTER_IL_SEQ_POINT); ins2; ins2 = ins2->next) {
1969                                         if ((ins2->opcode == OP_STORE_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
1970                                                 ins2->opcode = OP_STORE_MEMBASE_REG;
1971                                                 ins2->sreg1 = ins->dreg;
1972                                         }
1973                                         else if ((ins2->opcode == OP_STOREI4_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
1974                                                 ins2->opcode = OP_STOREI4_MEMBASE_REG;
1975                                                 ins2->sreg1 = ins->dreg;
1976                                         }
1977                                         else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM)) {
1978                                                 /* Continue iteration */
1979                                         }
1980                                         else
1981                                                 break;
1982                                 }
1983                         }
1984                         break;
1985                 case OP_IADD_IMM:
1986                 case OP_ADD_IMM:
1987                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1988                                 ins->opcode = OP_X86_INC_REG;
1989                         break;
1990                 case OP_ISUB_IMM:
1991                 case OP_SUB_IMM:
1992                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
1993                                 ins->opcode = OP_X86_DEC_REG;
1994                         break;
1995                 }
1996
1997                 mono_peephole_ins (bb, ins);
1998         }
1999 }
2000
2001 /*
2002  * mono_arch_lowering_pass:
2003  *
2004  *  Converts complex opcodes into simpler ones so that each IR instruction
2005  * corresponds to one machine instruction.
2006  */
2007 void
2008 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2009 {
2010         MonoInst *ins, *next;
2011
2012         /*
2013          * FIXME: Need to add more instructions, but the current machine
2014          * description can't model some parts of the composite instructions like
2015          * cdq.
2016          */
2017         MONO_BB_FOR_EACH_INS_SAFE (bb, next, ins) {
2018                 switch (ins->opcode) {
2019                 case OP_IREM_IMM:
2020                 case OP_IDIV_IMM:
2021                 case OP_IDIV_UN_IMM:
2022                 case OP_IREM_UN_IMM:
2023                         /*
2024                          * Keep the cases where we could generated optimized code, otherwise convert
2025                          * to the non-imm variant.
2026                          */
2027                         if ((ins->opcode == OP_IREM_IMM) && mono_is_power_of_two (ins->inst_imm) >= 0)
2028                                 break;
2029                         mono_decompose_op_imm (cfg, bb, ins);
2030                         break;
2031                 default:
2032                         break;
2033                 }
2034         }
2035
2036         bb->max_vreg = cfg->next_vreg;
2037 }
2038
2039 static const int
2040 branch_cc_table [] = {
2041         X86_CC_EQ, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2042         X86_CC_NE, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2043         X86_CC_O, X86_CC_NO, X86_CC_C, X86_CC_NC
2044 };
2045
2046 /* Maps CMP_... constants to X86_CC_... constants */
2047 static const int
2048 cc_table [] = {
2049         X86_CC_EQ, X86_CC_NE, X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT,
2050         X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT
2051 };
2052
2053 static const int
2054 cc_signed_table [] = {
2055         TRUE, TRUE, TRUE, TRUE, TRUE, TRUE,
2056         FALSE, FALSE, FALSE, FALSE
2057 };
2058
2059 static unsigned char*
2060 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int size, gboolean is_signed)
2061 {
2062 #define XMM_TEMP_REG 0
2063         /*This SSE2 optimization must not be done which OPT_SIMD in place as it clobbers xmm0.*/
2064         /*The xmm pass decomposes OP_FCONV_ ops anyway anyway.*/
2065         if (cfg->opt & MONO_OPT_SSE2 && size < 8 && !(cfg->opt & MONO_OPT_SIMD)) {
2066                 /* optimize by assigning a local var for this use so we avoid
2067                  * the stack manipulations */
2068                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2069                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
2070                 x86_movsd_reg_membase (code, XMM_TEMP_REG, X86_ESP, 0);
2071                 x86_cvttsd2si (code, dreg, XMM_TEMP_REG);
2072                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
2073                 if (size == 1)
2074                         x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2075                 else if (size == 2)
2076                         x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2077                 return code;
2078         }
2079         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
2080         x86_fnstcw_membase(code, X86_ESP, 0);
2081         x86_mov_reg_membase (code, dreg, X86_ESP, 0, 2);
2082         x86_alu_reg_imm (code, X86_OR, dreg, 0xc00);
2083         x86_mov_membase_reg (code, X86_ESP, 2, dreg, 2);
2084         x86_fldcw_membase (code, X86_ESP, 2);
2085         if (size == 8) {
2086                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2087                 x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
2088                 x86_pop_reg (code, dreg);
2089                 /* FIXME: need the high register
2090                  * x86_pop_reg (code, dreg_high);
2091                  */
2092         } else {
2093                 x86_push_reg (code, X86_EAX); // SP = SP - 4
2094                 x86_fist_pop_membase (code, X86_ESP, 0, FALSE);
2095                 x86_pop_reg (code, dreg);
2096         }
2097         x86_fldcw_membase (code, X86_ESP, 0);
2098         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2099
2100         if (size == 1)
2101                 x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2102         else if (size == 2)
2103                 x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2104         return code;
2105 }
2106
2107 static unsigned char*
2108 mono_emit_stack_alloc (MonoCompile *cfg, guchar *code, MonoInst* tree)
2109 {
2110         int sreg = tree->sreg1;
2111         int need_touch = FALSE;
2112
2113 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
2114         need_touch = TRUE;
2115 #endif
2116
2117         if (need_touch) {
2118                 guint8* br[5];
2119
2120                 /*
2121                  * Under Windows:
2122                  * If requested stack size is larger than one page,
2123                  * perform stack-touch operation
2124                  */
2125                 /*
2126                  * Generate stack probe code.
2127                  * Under Windows, it is necessary to allocate one page at a time,
2128                  * "touching" stack after each successful sub-allocation. This is
2129                  * because of the way stack growth is implemented - there is a
2130                  * guard page before the lowest stack page that is currently commited.
2131                  * Stack normally grows sequentially so OS traps access to the
2132                  * guard page and commits more pages when needed.
2133                  */
2134                 x86_test_reg_imm (code, sreg, ~0xFFF);
2135                 br[0] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2136
2137                 br[2] = code; /* loop */
2138                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
2139                 x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
2140
2141                 /*
2142                  * By the end of the loop, sreg2 is smaller than 0x1000, so the init routine
2143                  * that follows only initializes the last part of the area.
2144                  */
2145                 /* Same as the init code below with size==0x1000 */
2146                 if (tree->flags & MONO_INST_INIT) {
2147                         x86_push_reg (code, X86_EAX);
2148                         x86_push_reg (code, X86_ECX);
2149                         x86_push_reg (code, X86_EDI);
2150                         x86_mov_reg_imm (code, X86_ECX, (0x1000 >> 2));
2151                         x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2152                         if (cfg->param_area)
2153                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12 + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2154                         else
2155                                 x86_lea_membase (code, X86_EDI, X86_ESP, 12);
2156                         x86_cld (code);
2157                         x86_prefix (code, X86_REP_PREFIX);
2158                         x86_stosl (code);
2159                         x86_pop_reg (code, X86_EDI);
2160                         x86_pop_reg (code, X86_ECX);
2161                         x86_pop_reg (code, X86_EAX);
2162                 }
2163
2164                 x86_alu_reg_imm (code, X86_SUB, sreg, 0x1000);
2165                 x86_alu_reg_imm (code, X86_CMP, sreg, 0x1000);
2166                 br[3] = code; x86_branch8 (code, X86_CC_AE, 0, FALSE);
2167                 x86_patch (br[3], br[2]);
2168                 x86_test_reg_reg (code, sreg, sreg);
2169                 br[4] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2170                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2171
2172                 br[1] = code; x86_jump8 (code, 0);
2173
2174                 x86_patch (br[0], code);
2175                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2176                 x86_patch (br[1], code);
2177                 x86_patch (br[4], code);
2178         }
2179         else
2180                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, tree->sreg1);
2181
2182         if (tree->flags & MONO_INST_INIT) {
2183                 int offset = 0;
2184                 if (tree->dreg != X86_EAX && sreg != X86_EAX) {
2185                         x86_push_reg (code, X86_EAX);
2186                         offset += 4;
2187                 }
2188                 if (tree->dreg != X86_ECX && sreg != X86_ECX) {
2189                         x86_push_reg (code, X86_ECX);
2190                         offset += 4;
2191                 }
2192                 if (tree->dreg != X86_EDI && sreg != X86_EDI) {
2193                         x86_push_reg (code, X86_EDI);
2194                         offset += 4;
2195                 }
2196
2197                 x86_shift_reg_imm (code, X86_SHR, sreg, 2);
2198                 if (sreg != X86_ECX)
2199                         x86_mov_reg_reg (code, X86_ECX, sreg, 4);
2200                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2201
2202                 if (cfg->param_area)
2203                         x86_lea_membase (code, X86_EDI, X86_ESP, offset + ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
2204                 else
2205                         x86_lea_membase (code, X86_EDI, X86_ESP, offset);
2206                 x86_cld (code);
2207                 x86_prefix (code, X86_REP_PREFIX);
2208                 x86_stosl (code);
2209
2210                 if (tree->dreg != X86_EDI && sreg != X86_EDI)
2211                         x86_pop_reg (code, X86_EDI);
2212                 if (tree->dreg != X86_ECX && sreg != X86_ECX)
2213                         x86_pop_reg (code, X86_ECX);
2214                 if (tree->dreg != X86_EAX && sreg != X86_EAX)
2215                         x86_pop_reg (code, X86_EAX);
2216         }
2217         return code;
2218 }
2219
2220
2221 static guint8*
2222 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
2223 {
2224         /* Move return value to the target register */
2225         switch (ins->opcode) {
2226         case OP_CALL:
2227         case OP_CALL_REG:
2228         case OP_CALL_MEMBASE:
2229                 if (ins->dreg != X86_EAX)
2230                         x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
2231                 break;
2232         default:
2233                 break;
2234         }
2235
2236         return code;
2237 }
2238
2239 #ifdef TARGET_MACH
2240 static int tls_gs_offset;
2241 #endif
2242
2243 gboolean
2244 mono_arch_have_fast_tls (void)
2245 {
2246 #ifdef TARGET_MACH
2247         static gboolean have_fast_tls = FALSE;
2248         static gboolean inited = FALSE;
2249         guint32 *ins;
2250
2251         if (mini_get_debug_options ()->use_fallback_tls)
2252                 return FALSE;
2253         if (inited)
2254                 return have_fast_tls;
2255
2256         ins = (guint32*)pthread_getspecific;
2257         /*
2258          * We're looking for these two instructions:
2259          *
2260          * mov    0x4(%esp),%eax
2261          * mov    %gs:[offset](,%eax,4),%eax
2262          */
2263         have_fast_tls = ins [0] == 0x0424448b && ins [1] == 0x85048b65;
2264         tls_gs_offset = ins [2];
2265         inited = TRUE;
2266
2267         return have_fast_tls;
2268 #elif defined(TARGET_ANDROID)
2269         return FALSE;
2270 #else
2271         if (mini_get_debug_options ()->use_fallback_tls)
2272                 return FALSE;
2273         return TRUE;
2274 #endif
2275 }
2276
2277 static guint8*
2278 mono_x86_emit_tls_get (guint8* code, int dreg, int tls_offset)
2279 {
2280 #if defined(TARGET_MACH)
2281         x86_prefix (code, X86_GS_PREFIX);
2282         x86_mov_reg_mem (code, dreg, tls_gs_offset + (tls_offset * 4), 4);
2283 #elif defined(TARGET_WIN32)
2284         /*
2285          * See the Under the Hood article in the May 1996 issue of Microsoft Systems
2286          * Journal and/or a disassembly of the TlsGet () function.
2287          */
2288         x86_prefix (code, X86_FS_PREFIX);
2289         x86_mov_reg_mem (code, dreg, 0x18, 4);
2290         if (tls_offset < 64) {
2291                 x86_mov_reg_membase (code, dreg, dreg, 3600 + (tls_offset * 4), 4);
2292         } else {
2293                 guint8 *buf [16];
2294
2295                 g_assert (tls_offset < 0x440);
2296                 /* Load TEB->TlsExpansionSlots */
2297                 x86_mov_reg_membase (code, dreg, dreg, 0xf94, 4);
2298                 x86_test_reg_reg (code, dreg, dreg);
2299                 buf [0] = code;
2300                 x86_branch (code, X86_CC_EQ, code, TRUE);
2301                 x86_mov_reg_membase (code, dreg, dreg, (tls_offset * 4) - 0x100, 4);
2302                 x86_patch (buf [0], code);
2303         }
2304 #else
2305         if (optimize_for_xen) {
2306                 x86_prefix (code, X86_GS_PREFIX);
2307                 x86_mov_reg_mem (code, dreg, 0, 4);
2308                 x86_mov_reg_membase (code, dreg, dreg, tls_offset, 4);
2309         } else {
2310                 x86_prefix (code, X86_GS_PREFIX);
2311                 x86_mov_reg_mem (code, dreg, tls_offset, 4);
2312         }
2313 #endif
2314         return code;
2315 }
2316
2317 static guint8*
2318 mono_x86_emit_tls_set (guint8* code, int sreg, int tls_offset)
2319 {
2320 #if defined(TARGET_MACH)
2321         x86_prefix (code, X86_GS_PREFIX);
2322         x86_mov_mem_reg (code, tls_gs_offset + (tls_offset * 4), sreg, 4);
2323 #elif defined(TARGET_WIN32)
2324         g_assert_not_reached ();
2325 #else
2326         x86_prefix (code, X86_GS_PREFIX);
2327         x86_mov_mem_reg (code, tls_offset, sreg, 4);
2328 #endif
2329         return code;
2330 }
2331
2332 /*
2333  * emit_setup_lmf:
2334  *
2335  *   Emit code to initialize an LMF structure at LMF_OFFSET.
2336  */
2337 static guint8*
2338 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
2339 {
2340         /* save all caller saved regs */
2341         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), X86_EBX, sizeof (mgreg_t));
2342         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx));
2343         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), X86_EDI, sizeof (mgreg_t));
2344         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi));
2345         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), X86_ESI, sizeof (mgreg_t));
2346         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi));
2347         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebp), X86_EBP, sizeof (mgreg_t));
2348
2349         /* save the current IP */
2350         if (cfg->compile_aot) {
2351                 /* This pushes the current ip */
2352                 x86_call_imm (code, 0);
2353                 x86_pop_reg (code, X86_EAX);
2354         } else {
2355                 mono_add_patch_info (cfg, code + 1 - cfg->native_code, MONO_PATCH_INFO_IP, NULL);
2356                 x86_mov_reg_imm (code, X86_EAX, 0);
2357         }
2358         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, eip), X86_EAX, sizeof (mgreg_t));
2359
2360         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, eip), SLOT_NOREF);
2361         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebp), SLOT_NOREF);
2362         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), SLOT_NOREF);
2363         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), SLOT_NOREF);
2364         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), SLOT_NOREF);
2365         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esp), SLOT_NOREF);
2366         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, method), SLOT_NOREF);
2367         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, lmf_addr), SLOT_NOREF);
2368         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf), SLOT_NOREF);
2369
2370         return code;
2371 }
2372
2373 /* benchmark and set based on cpu */
2374 #define LOOP_ALIGNMENT 8
2375 #define bb_is_loop_start(bb) ((bb)->loop_body_start && (bb)->nesting)
2376
2377 #ifndef DISABLE_JIT
2378 void
2379 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2380 {
2381         MonoInst *ins;
2382         MonoCallInst *call;
2383         guint offset;
2384         guint8 *code = cfg->native_code + cfg->code_len;
2385         int max_len, cpos;
2386
2387         if (cfg->opt & MONO_OPT_LOOP) {
2388                 int pad, align = LOOP_ALIGNMENT;
2389                 /* set alignment depending on cpu */
2390                 if (bb_is_loop_start (bb) && (pad = (cfg->code_len & (align - 1)))) {
2391                         pad = align - pad;
2392                         /*g_print ("adding %d pad at %x to loop in %s\n", pad, cfg->code_len, cfg->method->name);*/
2393                         x86_padding (code, pad);
2394                         cfg->code_len += pad;
2395                         bb->native_offset = cfg->code_len;
2396                 }
2397         }
2398
2399         if (cfg->verbose_level > 2)
2400                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
2401
2402         cpos = bb->max_offset;
2403
2404         if ((cfg->prof_options & MONO_PROFILE_COVERAGE) && cfg->coverage_info) {
2405                 MonoProfileCoverageInfo *cov = cfg->coverage_info;
2406                 g_assert (!cfg->compile_aot);
2407                 cpos += 6;
2408
2409                 cov->data [bb->dfn].cil_code = bb->cil_code;
2410                 /* this is not thread save, but good enough */
2411                 x86_inc_mem (code, &cov->data [bb->dfn].count);
2412         }
2413
2414         offset = code - cfg->native_code;
2415
2416         mono_debug_open_block (cfg, bb, offset);
2417
2418     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num)
2419                 x86_breakpoint (code);
2420
2421         MONO_BB_FOR_EACH_INS (bb, ins) {
2422                 offset = code - cfg->native_code;
2423
2424                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
2425
2426 #define EXTRA_CODE_SPACE (16)
2427
2428                 if (G_UNLIKELY (offset > (cfg->code_size - max_len - EXTRA_CODE_SPACE))) {
2429                         cfg->code_size *= 2;
2430                         cfg->native_code = mono_realloc_native_code(cfg);
2431                         code = cfg->native_code + offset;
2432                         cfg->stat_code_reallocs++;
2433                 }
2434
2435                 if (cfg->debug_info)
2436                         mono_debug_record_line_number (cfg, ins, offset);
2437
2438                 switch (ins->opcode) {
2439                 case OP_BIGMUL:
2440                         x86_mul_reg (code, ins->sreg2, TRUE);
2441                         break;
2442                 case OP_BIGMUL_UN:
2443                         x86_mul_reg (code, ins->sreg2, FALSE);
2444                         break;
2445                 case OP_X86_SETEQ_MEMBASE:
2446                 case OP_X86_SETNE_MEMBASE:
2447                         x86_set_membase (code, ins->opcode == OP_X86_SETEQ_MEMBASE ? X86_CC_EQ : X86_CC_NE,
2448                                          ins->inst_basereg, ins->inst_offset, TRUE);
2449                         break;
2450                 case OP_STOREI1_MEMBASE_IMM:
2451                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 1);
2452                         break;
2453                 case OP_STOREI2_MEMBASE_IMM:
2454                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 2);
2455                         break;
2456                 case OP_STORE_MEMBASE_IMM:
2457                 case OP_STOREI4_MEMBASE_IMM:
2458                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 4);
2459                         break;
2460                 case OP_STOREI1_MEMBASE_REG:
2461                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 1);
2462                         break;
2463                 case OP_STOREI2_MEMBASE_REG:
2464                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 2);
2465                         break;
2466                 case OP_STORE_MEMBASE_REG:
2467                 case OP_STOREI4_MEMBASE_REG:
2468                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 4);
2469                         break;
2470                 case OP_STORE_MEM_IMM:
2471                         x86_mov_mem_imm (code, ins->inst_p0, ins->inst_c0, 4);
2472                         break;
2473                 case OP_LOADU4_MEM:
2474                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2475                         break;
2476                 case OP_LOAD_MEM:
2477                 case OP_LOADI4_MEM:
2478                         /* These are created by the cprop pass so they use inst_imm as the source */
2479                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2480                         break;
2481                 case OP_LOADU1_MEM:
2482                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, FALSE);
2483                         break;
2484                 case OP_LOADU2_MEM:
2485                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, TRUE);
2486                         break;
2487                 case OP_LOAD_MEMBASE:
2488                 case OP_LOADI4_MEMBASE:
2489                 case OP_LOADU4_MEMBASE:
2490                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
2491                         break;
2492                 case OP_LOADU1_MEMBASE:
2493                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
2494                         break;
2495                 case OP_LOADI1_MEMBASE:
2496                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
2497                         break;
2498                 case OP_LOADU2_MEMBASE:
2499                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
2500                         break;
2501                 case OP_LOADI2_MEMBASE:
2502                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
2503                         break;
2504                 case OP_ICONV_TO_I1:
2505                 case OP_SEXT_I1:
2506                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, FALSE);
2507                         break;
2508                 case OP_ICONV_TO_I2:
2509                 case OP_SEXT_I2:
2510                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, TRUE);
2511                         break;
2512                 case OP_ICONV_TO_U1:
2513                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, FALSE);
2514                         break;
2515                 case OP_ICONV_TO_U2:
2516                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, TRUE);
2517                         break;
2518                 case OP_COMPARE:
2519                 case OP_ICOMPARE:
2520                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
2521                         break;
2522                 case OP_COMPARE_IMM:
2523                 case OP_ICOMPARE_IMM:
2524                         x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
2525                         break;
2526                 case OP_X86_COMPARE_MEMBASE_REG:
2527                         x86_alu_membase_reg (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2528                         break;
2529                 case OP_X86_COMPARE_MEMBASE_IMM:
2530                         x86_alu_membase_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2531                         break;
2532                 case OP_X86_COMPARE_MEMBASE8_IMM:
2533                         x86_alu_membase8_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2534                         break;
2535                 case OP_X86_COMPARE_REG_MEMBASE:
2536                         x86_alu_reg_membase (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset);
2537                         break;
2538                 case OP_X86_COMPARE_MEM_IMM:
2539                         x86_alu_mem_imm (code, X86_CMP, ins->inst_offset, ins->inst_imm);
2540                         break;
2541                 case OP_X86_TEST_NULL:
2542                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
2543                         break;
2544                 case OP_X86_ADD_MEMBASE_IMM:
2545                         x86_alu_membase_imm (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2546                         break;
2547                 case OP_X86_ADD_REG_MEMBASE:
2548                         x86_alu_reg_membase (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset);
2549                         break;
2550                 case OP_X86_SUB_MEMBASE_IMM:
2551                         x86_alu_membase_imm (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2552                         break;
2553                 case OP_X86_SUB_REG_MEMBASE:
2554                         x86_alu_reg_membase (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset);
2555                         break;
2556                 case OP_X86_AND_MEMBASE_IMM:
2557                         x86_alu_membase_imm (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2558                         break;
2559                 case OP_X86_OR_MEMBASE_IMM:
2560                         x86_alu_membase_imm (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2561                         break;
2562                 case OP_X86_XOR_MEMBASE_IMM:
2563                         x86_alu_membase_imm (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2564                         break;
2565                 case OP_X86_ADD_MEMBASE_REG:
2566                         x86_alu_membase_reg (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2567                         break;
2568                 case OP_X86_SUB_MEMBASE_REG:
2569                         x86_alu_membase_reg (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2570                         break;
2571                 case OP_X86_AND_MEMBASE_REG:
2572                         x86_alu_membase_reg (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2573                         break;
2574                 case OP_X86_OR_MEMBASE_REG:
2575                         x86_alu_membase_reg (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2576                         break;
2577                 case OP_X86_XOR_MEMBASE_REG:
2578                         x86_alu_membase_reg (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2579                         break;
2580                 case OP_X86_INC_MEMBASE:
2581                         x86_inc_membase (code, ins->inst_basereg, ins->inst_offset);
2582                         break;
2583                 case OP_X86_INC_REG:
2584                         x86_inc_reg (code, ins->dreg);
2585                         break;
2586                 case OP_X86_DEC_MEMBASE:
2587                         x86_dec_membase (code, ins->inst_basereg, ins->inst_offset);
2588                         break;
2589                 case OP_X86_DEC_REG:
2590                         x86_dec_reg (code, ins->dreg);
2591                         break;
2592                 case OP_X86_MUL_REG_MEMBASE:
2593                         x86_imul_reg_membase (code, ins->sreg1, ins->sreg2, ins->inst_offset);
2594                         break;
2595                 case OP_X86_AND_REG_MEMBASE:
2596                         x86_alu_reg_membase (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset);
2597                         break;
2598                 case OP_X86_OR_REG_MEMBASE:
2599                         x86_alu_reg_membase (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset);
2600                         break;
2601                 case OP_X86_XOR_REG_MEMBASE:
2602                         x86_alu_reg_membase (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset);
2603                         break;
2604                 case OP_BREAK:
2605                         x86_breakpoint (code);
2606                         break;
2607                 case OP_RELAXED_NOP:
2608                         x86_prefix (code, X86_REP_PREFIX);
2609                         x86_nop (code);
2610                         break;
2611                 case OP_HARD_NOP:
2612                         x86_nop (code);
2613                         break;
2614                 case OP_NOP:
2615                 case OP_DUMMY_USE:
2616                 case OP_DUMMY_STORE:
2617                 case OP_DUMMY_ICONST:
2618                 case OP_DUMMY_R8CONST:
2619                 case OP_NOT_REACHED:
2620                 case OP_NOT_NULL:
2621                         break;
2622                 case OP_IL_SEQ_POINT:
2623                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2624                         break;
2625                 case OP_SEQ_POINT: {
2626                         int i;
2627
2628                         if (cfg->compile_aot)
2629                                 NOT_IMPLEMENTED;
2630
2631                         /* Have to use ecx as a temp reg since this can occur after OP_SETRET */
2632
2633                         /*
2634                          * We do this _before_ the breakpoint, so single stepping after
2635                          * a breakpoint is hit will step to the next IL offset.
2636                          */
2637                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
2638                                 MonoInst *var = cfg->arch.ss_tramp_var;
2639                                 guint8 *br [1];
2640
2641                                 g_assert (var);
2642                                 g_assert (var->opcode == OP_REGOFFSET);
2643                                 /* Load ss_tramp_var */
2644                                 /* This is equal to &ss_trampoline */
2645                                 x86_mov_reg_membase (code, X86_ECX, var->inst_basereg, var->inst_offset, sizeof (mgreg_t));
2646                                 x86_mov_reg_membase (code, X86_ECX, X86_ECX, 0, sizeof (mgreg_t));
2647                                 x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
2648                                 br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2649                                 x86_call_reg (code, X86_ECX);
2650                                 x86_patch (br [0], code);
2651                         }
2652
2653                         /*
2654                          * Many parts of sdb depend on the ip after the single step trampoline call to be equal to the seq point offset.
2655                          * This means we have to put the loading of bp_tramp_var after the offset.
2656                          */
2657
2658                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2659
2660                         MonoInst *var = cfg->arch.bp_tramp_var;
2661
2662                         g_assert (var);
2663                         g_assert (var->opcode == OP_REGOFFSET);
2664                         /* Load the address of the bp trampoline */
2665                         /* This needs to be constant size */
2666                         guint8 *start = code;
2667                         x86_mov_reg_membase (code, X86_ECX, var->inst_basereg, var->inst_offset, 4);
2668                         if (code < start + OP_SEQ_POINT_BP_OFFSET) {
2669                                 int size = start + OP_SEQ_POINT_BP_OFFSET - code;
2670                                 x86_padding (code, size);
2671                         }
2672                         /*
2673                          * A placeholder for a possible breakpoint inserted by
2674                          * mono_arch_set_breakpoint ().
2675                          */
2676                         for (i = 0; i < 2; ++i)
2677                                 x86_nop (code);
2678                         /*
2679                          * Add an additional nop so skipping the bp doesn't cause the ip to point
2680                          * to another IL offset.
2681                          */
2682                         x86_nop (code);
2683                         break;
2684                 }
2685                 case OP_ADDCC:
2686                 case OP_IADDCC:
2687                 case OP_IADD:
2688                         x86_alu_reg_reg (code, X86_ADD, ins->sreg1, ins->sreg2);
2689                         break;
2690                 case OP_ADC:
2691                 case OP_IADC:
2692                         x86_alu_reg_reg (code, X86_ADC, ins->sreg1, ins->sreg2);
2693                         break;
2694                 case OP_ADDCC_IMM:
2695                 case OP_ADD_IMM:
2696                 case OP_IADD_IMM:
2697                         x86_alu_reg_imm (code, X86_ADD, ins->dreg, ins->inst_imm);
2698                         break;
2699                 case OP_ADC_IMM:
2700                 case OP_IADC_IMM:
2701                         x86_alu_reg_imm (code, X86_ADC, ins->dreg, ins->inst_imm);
2702                         break;
2703                 case OP_SUBCC:
2704                 case OP_ISUBCC:
2705                 case OP_ISUB:
2706                         x86_alu_reg_reg (code, X86_SUB, ins->sreg1, ins->sreg2);
2707                         break;
2708                 case OP_SBB:
2709                 case OP_ISBB:
2710                         x86_alu_reg_reg (code, X86_SBB, ins->sreg1, ins->sreg2);
2711                         break;
2712                 case OP_SUBCC_IMM:
2713                 case OP_SUB_IMM:
2714                 case OP_ISUB_IMM:
2715                         x86_alu_reg_imm (code, X86_SUB, ins->dreg, ins->inst_imm);
2716                         break;
2717                 case OP_SBB_IMM:
2718                 case OP_ISBB_IMM:
2719                         x86_alu_reg_imm (code, X86_SBB, ins->dreg, ins->inst_imm);
2720                         break;
2721                 case OP_IAND:
2722                         x86_alu_reg_reg (code, X86_AND, ins->sreg1, ins->sreg2);
2723                         break;
2724                 case OP_AND_IMM:
2725                 case OP_IAND_IMM:
2726                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_imm);
2727                         break;
2728                 case OP_IDIV:
2729                 case OP_IREM:
2730                         /*
2731                          * The code is the same for div/rem, the allocator will allocate dreg
2732                          * to RAX/RDX as appropriate.
2733                          */
2734                         if (ins->sreg2 == X86_EDX) {
2735                                 /* cdq clobbers this */
2736                                 x86_push_reg (code, ins->sreg2);
2737                                 x86_cdq (code);
2738                                 x86_div_membase (code, X86_ESP, 0, TRUE);
2739                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2740                         } else {
2741                                 x86_cdq (code);
2742                                 x86_div_reg (code, ins->sreg2, TRUE);
2743                         }
2744                         break;
2745                 case OP_IDIV_UN:
2746                 case OP_IREM_UN:
2747                         if (ins->sreg2 == X86_EDX) {
2748                                 x86_push_reg (code, ins->sreg2);
2749                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2750                                 x86_div_membase (code, X86_ESP, 0, FALSE);
2751                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2752                         } else {
2753                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2754                                 x86_div_reg (code, ins->sreg2, FALSE);
2755                         }
2756                         break;
2757                 case OP_DIV_IMM:
2758                         x86_mov_reg_imm (code, ins->sreg2, ins->inst_imm);
2759                         x86_cdq (code);
2760                         x86_div_reg (code, ins->sreg2, TRUE);
2761                         break;
2762                 case OP_IREM_IMM: {
2763                         int power = mono_is_power_of_two (ins->inst_imm);
2764
2765                         g_assert (ins->sreg1 == X86_EAX);
2766                         g_assert (ins->dreg == X86_EAX);
2767                         g_assert (power >= 0);
2768
2769                         if (power == 1) {
2770                                 /* Based on http://compilers.iecc.com/comparch/article/93-04-079 */
2771                                 x86_cdq (code);
2772                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, 1);
2773                                 /*
2774                                  * If the divident is >= 0, this does not nothing. If it is positive, it
2775                                  * it transforms %eax=0 into %eax=0, and %eax=1 into %eax=-1.
2776                                  */
2777                                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EDX);
2778                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2779                         } else if (power == 0) {
2780                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
2781                         } else {
2782                                 /* Based on gcc code */
2783
2784                                 /* Add compensation for negative dividents */
2785                                 x86_cdq (code);
2786                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, 32 - power);
2787                                 x86_alu_reg_reg (code, X86_ADD, X86_EAX, X86_EDX);
2788                                 /* Compute remainder */
2789                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, (1 << power) - 1);
2790                                 /* Remove compensation */
2791                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2792                         }
2793                         break;
2794                 }
2795                 case OP_IOR:
2796                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
2797                         break;
2798                 case OP_OR_IMM:
2799                 case OP_IOR_IMM:
2800                         x86_alu_reg_imm (code, X86_OR, ins->sreg1, ins->inst_imm);
2801                         break;
2802                 case OP_IXOR:
2803                         x86_alu_reg_reg (code, X86_XOR, ins->sreg1, ins->sreg2);
2804                         break;
2805                 case OP_XOR_IMM:
2806                 case OP_IXOR_IMM:
2807                         x86_alu_reg_imm (code, X86_XOR, ins->sreg1, ins->inst_imm);
2808                         break;
2809                 case OP_ISHL:
2810                         g_assert (ins->sreg2 == X86_ECX);
2811                         x86_shift_reg (code, X86_SHL, ins->dreg);
2812                         break;
2813                 case OP_ISHR:
2814                         g_assert (ins->sreg2 == X86_ECX);
2815                         x86_shift_reg (code, X86_SAR, ins->dreg);
2816                         break;
2817                 case OP_SHR_IMM:
2818                 case OP_ISHR_IMM:
2819                         x86_shift_reg_imm (code, X86_SAR, ins->dreg, ins->inst_imm);
2820                         break;
2821                 case OP_SHR_UN_IMM:
2822                 case OP_ISHR_UN_IMM:
2823                         x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_imm);
2824                         break;
2825                 case OP_ISHR_UN:
2826                         g_assert (ins->sreg2 == X86_ECX);
2827                         x86_shift_reg (code, X86_SHR, ins->dreg);
2828                         break;
2829                 case OP_SHL_IMM:
2830                 case OP_ISHL_IMM:
2831                         x86_shift_reg_imm (code, X86_SHL, ins->dreg, ins->inst_imm);
2832                         break;
2833                 case OP_LSHL: {
2834                         guint8 *jump_to_end;
2835
2836                         /* handle shifts below 32 bits */
2837                         x86_shld_reg (code, ins->backend.reg3, ins->sreg1);
2838                         x86_shift_reg (code, X86_SHL, ins->sreg1);
2839
2840                         x86_test_reg_imm (code, X86_ECX, 32);
2841                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
2842
2843                         /* handle shift over 32 bit */
2844                         x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
2845                         x86_clear_reg (code, ins->sreg1);
2846
2847                         x86_patch (jump_to_end, code);
2848                         }
2849                         break;
2850                 case OP_LSHR: {
2851                         guint8 *jump_to_end;
2852
2853                         /* handle shifts below 32 bits */
2854                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
2855                         x86_shift_reg (code, X86_SAR, ins->backend.reg3);
2856
2857                         x86_test_reg_imm (code, X86_ECX, 32);
2858                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2859
2860                         /* handle shifts over 31 bits */
2861                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2862                         x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 31);
2863
2864                         x86_patch (jump_to_end, code);
2865                         }
2866                         break;
2867                 case OP_LSHR_UN: {
2868                         guint8 *jump_to_end;
2869
2870                         /* handle shifts below 32 bits */
2871                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
2872                         x86_shift_reg (code, X86_SHR, ins->backend.reg3);
2873
2874                         x86_test_reg_imm (code, X86_ECX, 32);
2875                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
2876
2877                         /* handle shifts over 31 bits */
2878                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2879                         x86_clear_reg (code, ins->backend.reg3);
2880
2881                         x86_patch (jump_to_end, code);
2882                         }
2883                         break;
2884                 case OP_LSHL_IMM:
2885                         if (ins->inst_imm >= 32) {
2886                                 x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
2887                                 x86_clear_reg (code, ins->sreg1);
2888                                 x86_shift_reg_imm (code, X86_SHL, ins->backend.reg3, ins->inst_imm - 32);
2889                         } else {
2890                                 x86_shld_reg_imm (code, ins->backend.reg3, ins->sreg1, ins->inst_imm);
2891                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg1, ins->inst_imm);
2892                         }
2893                         break;
2894                 case OP_LSHR_IMM:
2895                         if (ins->inst_imm >= 32) {
2896                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3,  4);
2897                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 0x1f);
2898                                 x86_shift_reg_imm (code, X86_SAR, ins->sreg1, ins->inst_imm - 32);
2899                         } else {
2900                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
2901                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, ins->inst_imm);
2902                         }
2903                         break;
2904                 case OP_LSHR_UN_IMM:
2905                         if (ins->inst_imm >= 32) {
2906                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
2907                                 x86_clear_reg (code, ins->backend.reg3);
2908                                 x86_shift_reg_imm (code, X86_SHR, ins->sreg1, ins->inst_imm - 32);
2909                         } else {
2910                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
2911                                 x86_shift_reg_imm (code, X86_SHR, ins->backend.reg3, ins->inst_imm);
2912                         }
2913                         break;
2914                 case OP_INOT:
2915                         x86_not_reg (code, ins->sreg1);
2916                         break;
2917                 case OP_INEG:
2918                         x86_neg_reg (code, ins->sreg1);
2919                         break;
2920
2921                 case OP_IMUL:
2922                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
2923                         break;
2924                 case OP_MUL_IMM:
2925                 case OP_IMUL_IMM:
2926                         switch (ins->inst_imm) {
2927                         case 2:
2928                                 /* MOV r1, r2 */
2929                                 /* ADD r1, r1 */
2930                                 if (ins->dreg != ins->sreg1)
2931                                         x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
2932                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2933                                 break;
2934                         case 3:
2935                                 /* LEA r1, [r2 + r2*2] */
2936                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2937                                 break;
2938                         case 5:
2939                                 /* LEA r1, [r2 + r2*4] */
2940                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2941                                 break;
2942                         case 6:
2943                                 /* LEA r1, [r2 + r2*2] */
2944                                 /* ADD r1, r1          */
2945                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2946                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2947                                 break;
2948                         case 9:
2949                                 /* LEA r1, [r2 + r2*8] */
2950                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 3);
2951                                 break;
2952                         case 10:
2953                                 /* LEA r1, [r2 + r2*4] */
2954                                 /* ADD r1, r1          */
2955                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2956                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
2957                                 break;
2958                         case 12:
2959                                 /* LEA r1, [r2 + r2*2] */
2960                                 /* SHL r1, 2           */
2961                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
2962                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
2963                                 break;
2964                         case 25:
2965                                 /* LEA r1, [r2 + r2*4] */
2966                                 /* LEA r1, [r1 + r1*4] */
2967                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2968                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
2969                                 break;
2970                         case 100:
2971                                 /* LEA r1, [r2 + r2*4] */
2972                                 /* SHL r1, 2           */
2973                                 /* LEA r1, [r1 + r1*4] */
2974                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
2975                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
2976                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
2977                                 break;
2978                         default:
2979                                 x86_imul_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_imm);
2980                                 break;
2981                         }
2982                         break;
2983                 case OP_IMUL_OVF:
2984                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
2985                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
2986                         break;
2987                 case OP_IMUL_OVF_UN: {
2988                         /* the mul operation and the exception check should most likely be split */
2989                         int non_eax_reg, saved_eax = FALSE, saved_edx = FALSE;
2990                         /*g_assert (ins->sreg2 == X86_EAX);
2991                         g_assert (ins->dreg == X86_EAX);*/
2992                         if (ins->sreg2 == X86_EAX) {
2993                                 non_eax_reg = ins->sreg1;
2994                         } else if (ins->sreg1 == X86_EAX) {
2995                                 non_eax_reg = ins->sreg2;
2996                         } else {
2997                                 /* no need to save since we're going to store to it anyway */
2998                                 if (ins->dreg != X86_EAX) {
2999                                         saved_eax = TRUE;
3000                                         x86_push_reg (code, X86_EAX);
3001                                 }
3002                                 x86_mov_reg_reg (code, X86_EAX, ins->sreg1, 4);
3003                                 non_eax_reg = ins->sreg2;
3004                         }
3005                         if (ins->dreg == X86_EDX) {
3006                                 if (!saved_eax) {
3007                                         saved_eax = TRUE;
3008                                         x86_push_reg (code, X86_EAX);
3009                                 }
3010                         } else {
3011                                 saved_edx = TRUE;
3012                                 x86_push_reg (code, X86_EDX);
3013                         }
3014                         x86_mul_reg (code, non_eax_reg, FALSE);
3015                         /* save before the check since pop and mov don't change the flags */
3016                         if (ins->dreg != X86_EAX)
3017                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
3018                         if (saved_edx)
3019                                 x86_pop_reg (code, X86_EDX);
3020                         if (saved_eax)
3021                                 x86_pop_reg (code, X86_EAX);
3022                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3023                         break;
3024                 }
3025                 case OP_ICONST:
3026                         x86_mov_reg_imm (code, ins->dreg, ins->inst_c0);
3027                         break;
3028                 case OP_AOTCONST:
3029                         g_assert_not_reached ();
3030                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3031                         x86_mov_reg_imm (code, ins->dreg, 0);
3032                         break;
3033                 case OP_JUMP_TABLE:
3034                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3035                         x86_mov_reg_imm (code, ins->dreg, 0);
3036                         break;
3037                 case OP_LOAD_GOTADDR:
3038                         g_assert (ins->dreg == MONO_ARCH_GOT_REG);
3039                         code = mono_arch_emit_load_got_addr (cfg->native_code, code, cfg, NULL);
3040                         break;
3041                 case OP_GOT_ENTRY:
3042                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3043                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, 0xf0f0f0f0, 4);
3044                         break;
3045                 case OP_X86_PUSH_GOT_ENTRY:
3046                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3047                         x86_push_membase (code, ins->inst_basereg, 0xf0f0f0f0);
3048                         break;
3049                 case OP_MOVE:
3050                         if (ins->dreg != ins->sreg1)
3051                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3052                         break;
3053                 case OP_TAILCALL: {
3054                         MonoCallInst *call = (MonoCallInst*)ins;
3055                         int pos = 0, i;
3056
3057                         ins->flags |= MONO_INST_GC_CALLSITE;
3058                         ins->backend.pc_offset = code - cfg->native_code;
3059
3060                         /* reset offset to make max_len work */
3061                         offset = code - cfg->native_code;
3062
3063                         g_assert (!cfg->method->save_lmf);
3064
3065                         /* restore callee saved registers */
3066                         for (i = 0; i < X86_NREG; ++i)
3067                                 if (X86_IS_CALLEE_SAVED_REG (i) && cfg->used_int_regs & (1 << i))
3068                                         pos -= 4;
3069                         if (cfg->used_int_regs & (1 << X86_ESI)) {
3070                                 x86_mov_reg_membase (code, X86_ESI, X86_EBP, pos, 4);
3071                                 pos += 4;
3072                         }
3073                         if (cfg->used_int_regs & (1 << X86_EDI)) {
3074                                 x86_mov_reg_membase (code, X86_EDI, X86_EBP, pos, 4);
3075                                 pos += 4;
3076                         }
3077                         if (cfg->used_int_regs & (1 << X86_EBX)) {
3078                                 x86_mov_reg_membase (code, X86_EBX, X86_EBP, pos, 4);
3079                                 pos += 4;
3080                         }
3081
3082                         /* Copy arguments on the stack to our argument area */
3083                         for (i = 0; i < call->stack_usage - call->stack_align_amount; i += 4) {
3084                                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, i, 4);
3085                                 x86_mov_membase_reg (code, X86_EBP, 8 + i, X86_EAX, 4);
3086                         }
3087
3088                         /* restore ESP/EBP */
3089                         x86_leave (code);
3090                         offset = code - cfg->native_code;
3091                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_METHOD_JUMP, call->method);
3092                         x86_jump32 (code, 0);
3093
3094                         ins->flags |= MONO_INST_GC_CALLSITE;
3095                         cfg->disable_aot = TRUE;
3096                         break;
3097                 }
3098                 case OP_CHECK_THIS:
3099                         /* ensure ins->sreg1 is not NULL
3100                          * note that cmp DWORD PTR [eax], eax is one byte shorter than
3101                          * cmp DWORD PTR [eax], 0
3102                          */
3103                         x86_alu_membase_reg (code, X86_CMP, ins->sreg1, 0, ins->sreg1);
3104                         break;
3105                 case OP_ARGLIST: {
3106                         int hreg = ins->sreg1 == X86_EAX? X86_ECX: X86_EAX;
3107                         x86_push_reg (code, hreg);
3108                         x86_lea_membase (code, hreg, X86_EBP, cfg->sig_cookie);
3109                         x86_mov_membase_reg (code, ins->sreg1, 0, hreg, 4);
3110                         x86_pop_reg (code, hreg);
3111                         break;
3112                 }
3113                 case OP_FCALL:
3114                 case OP_LCALL:
3115                 case OP_VCALL:
3116                 case OP_VCALL2:
3117                 case OP_VOIDCALL:
3118                 case OP_CALL:
3119                 case OP_FCALL_REG:
3120                 case OP_LCALL_REG:
3121                 case OP_VCALL_REG:
3122                 case OP_VCALL2_REG:
3123                 case OP_VOIDCALL_REG:
3124                 case OP_CALL_REG:
3125                 case OP_FCALL_MEMBASE:
3126                 case OP_LCALL_MEMBASE:
3127                 case OP_VCALL_MEMBASE:
3128                 case OP_VCALL2_MEMBASE:
3129                 case OP_VOIDCALL_MEMBASE:
3130                 case OP_CALL_MEMBASE: {
3131                         CallInfo *cinfo;
3132
3133                         call = (MonoCallInst*)ins;
3134                         cinfo = (CallInfo*)call->call_info;
3135
3136                         switch (ins->opcode) {
3137                         case OP_FCALL:
3138                         case OP_LCALL:
3139                         case OP_VCALL:
3140                         case OP_VCALL2:
3141                         case OP_VOIDCALL:
3142                         case OP_CALL:
3143                                 if (ins->flags & MONO_INST_HAS_METHOD)
3144                                         code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
3145                                 else
3146                                         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
3147                                 break;
3148                         case OP_FCALL_REG:
3149                         case OP_LCALL_REG:
3150                         case OP_VCALL_REG:
3151                         case OP_VCALL2_REG:
3152                         case OP_VOIDCALL_REG:
3153                         case OP_CALL_REG:
3154                                 x86_call_reg (code, ins->sreg1);
3155                                 break;
3156                         case OP_FCALL_MEMBASE:
3157                         case OP_LCALL_MEMBASE:
3158                         case OP_VCALL_MEMBASE:
3159                         case OP_VCALL2_MEMBASE:
3160                         case OP_VOIDCALL_MEMBASE:
3161                         case OP_CALL_MEMBASE:
3162                                 x86_call_membase (code, ins->sreg1, ins->inst_offset);
3163                                 break;
3164                         default:
3165                                 g_assert_not_reached ();
3166                                 break;
3167                         }
3168                         ins->flags |= MONO_INST_GC_CALLSITE;
3169                         ins->backend.pc_offset = code - cfg->native_code;
3170                         if (cinfo->callee_stack_pop) {
3171                                 /* Have to compensate for the stack space popped by the callee */
3172                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, cinfo->callee_stack_pop);
3173                         }
3174                         code = emit_move_return_value (cfg, ins, code);
3175                         break;
3176                 }
3177                 case OP_X86_LEA:
3178                         x86_lea_memindex (code, ins->dreg, ins->sreg1, ins->inst_imm, ins->sreg2, ins->backend.shift_amount);
3179                         break;
3180                 case OP_X86_LEA_MEMBASE:
3181                         x86_lea_membase (code, ins->dreg, ins->sreg1, ins->inst_imm);
3182                         break;
3183                 case OP_X86_XCHG:
3184                         x86_xchg_reg_reg (code, ins->sreg1, ins->sreg2, 4);
3185                         break;
3186                 case OP_LOCALLOC:
3187                         /* keep alignment */
3188                         x86_alu_reg_imm (code, X86_ADD, ins->sreg1, MONO_ARCH_LOCALLOC_ALIGNMENT - 1);
3189                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ~(MONO_ARCH_LOCALLOC_ALIGNMENT - 1));
3190                         code = mono_emit_stack_alloc (cfg, code, ins);
3191                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3192                         if (cfg->param_area)
3193                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3194                         break;
3195                 case OP_LOCALLOC_IMM: {
3196                         guint32 size = ins->inst_imm;
3197                         size = (size + (MONO_ARCH_FRAME_ALIGNMENT - 1)) & ~ (MONO_ARCH_FRAME_ALIGNMENT - 1);
3198
3199                         if (ins->flags & MONO_INST_INIT) {
3200                                 /* FIXME: Optimize this */
3201                                 x86_mov_reg_imm (code, ins->dreg, size);
3202                                 ins->sreg1 = ins->dreg;
3203
3204                                 code = mono_emit_stack_alloc (cfg, code, ins);
3205                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3206                         } else {
3207                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, size);
3208                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3209                         }
3210                         if (cfg->param_area)
3211                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3212                         break;
3213                 }
3214                 case OP_THROW: {
3215                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3216                         x86_push_reg (code, ins->sreg1);
3217                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3218                                                           (gpointer)"mono_arch_throw_exception");
3219                         ins->flags |= MONO_INST_GC_CALLSITE;
3220                         ins->backend.pc_offset = code - cfg->native_code;
3221                         break;
3222                 }
3223                 case OP_RETHROW: {
3224                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3225                         x86_push_reg (code, ins->sreg1);
3226                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3227                                                           (gpointer)"mono_arch_rethrow_exception");
3228                         ins->flags |= MONO_INST_GC_CALLSITE;
3229                         ins->backend.pc_offset = code - cfg->native_code;
3230                         break;
3231                 }
3232                 case OP_CALL_HANDLER:
3233                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3234                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3235                         x86_call_imm (code, 0);
3236                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
3237                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3238                         break;
3239                 case OP_START_HANDLER: {
3240                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3241                         x86_mov_membase_reg (code, spvar->inst_basereg, spvar->inst_offset, X86_ESP, 4);
3242                         if (cfg->param_area)
3243                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3244                         break;
3245                 }
3246                 case OP_ENDFINALLY: {
3247                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3248                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3249                         x86_ret (code);
3250                         break;
3251                 }
3252                 case OP_ENDFILTER: {
3253                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3254                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3255                         /* The local allocator will put the result into EAX */
3256                         x86_ret (code);
3257                         break;
3258                 }
3259                 case OP_GET_EX_OBJ:
3260                         if (ins->dreg != X86_EAX)
3261                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, sizeof (gpointer));
3262                         break;
3263
3264                 case OP_LABEL:
3265                         ins->inst_c0 = code - cfg->native_code;
3266                         break;
3267                 case OP_BR:
3268                         if (ins->inst_target_bb->native_offset) {
3269                                 x86_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
3270                         } else {
3271                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3272                                 if ((cfg->opt & MONO_OPT_BRANCH) &&
3273                                     x86_is_imm8 (ins->inst_target_bb->max_offset - cpos))
3274                                         x86_jump8 (code, 0);
3275                                 else
3276                                         x86_jump32 (code, 0);
3277                         }
3278                         break;
3279                 case OP_BR_REG:
3280                         x86_jump_reg (code, ins->sreg1);
3281                         break;
3282                 case OP_ICNEQ:
3283                 case OP_ICGE:
3284                 case OP_ICLE:
3285                 case OP_ICGE_UN:
3286                 case OP_ICLE_UN:
3287
3288                 case OP_CEQ:
3289                 case OP_CLT:
3290                 case OP_CLT_UN:
3291                 case OP_CGT:
3292                 case OP_CGT_UN:
3293                 case OP_CNE:
3294                 case OP_ICEQ:
3295                 case OP_ICLT:
3296                 case OP_ICLT_UN:
3297                 case OP_ICGT:
3298                 case OP_ICGT_UN:
3299                         x86_set_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3300                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3301                         break;
3302                 case OP_COND_EXC_EQ:
3303                 case OP_COND_EXC_NE_UN:
3304                 case OP_COND_EXC_LT:
3305                 case OP_COND_EXC_LT_UN:
3306                 case OP_COND_EXC_GT:
3307                 case OP_COND_EXC_GT_UN:
3308                 case OP_COND_EXC_GE:
3309                 case OP_COND_EXC_GE_UN:
3310                 case OP_COND_EXC_LE:
3311                 case OP_COND_EXC_LE_UN:
3312                 case OP_COND_EXC_IEQ:
3313                 case OP_COND_EXC_INE_UN:
3314                 case OP_COND_EXC_ILT:
3315                 case OP_COND_EXC_ILT_UN:
3316                 case OP_COND_EXC_IGT:
3317                 case OP_COND_EXC_IGT_UN:
3318                 case OP_COND_EXC_IGE:
3319                 case OP_COND_EXC_IGE_UN:
3320                 case OP_COND_EXC_ILE:
3321                 case OP_COND_EXC_ILE_UN:
3322                         EMIT_COND_SYSTEM_EXCEPTION (cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->inst_p1);
3323                         break;
3324                 case OP_COND_EXC_OV:
3325                 case OP_COND_EXC_NO:
3326                 case OP_COND_EXC_C:
3327                 case OP_COND_EXC_NC:
3328                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_EQ], (ins->opcode < OP_COND_EXC_NE_UN), ins->inst_p1);
3329                         break;
3330                 case OP_COND_EXC_IOV:
3331                 case OP_COND_EXC_INO:
3332                 case OP_COND_EXC_IC:
3333                 case OP_COND_EXC_INC:
3334                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_IEQ], (ins->opcode < OP_COND_EXC_INE_UN), ins->inst_p1);
3335                         break;
3336                 case OP_IBEQ:
3337                 case OP_IBNE_UN:
3338                 case OP_IBLT:
3339                 case OP_IBLT_UN:
3340                 case OP_IBGT:
3341                 case OP_IBGT_UN:
3342                 case OP_IBGE:
3343                 case OP_IBGE_UN:
3344                 case OP_IBLE:
3345                 case OP_IBLE_UN:
3346                         EMIT_COND_BRANCH (ins, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3347                         break;
3348
3349                 case OP_CMOV_IEQ:
3350                 case OP_CMOV_IGE:
3351                 case OP_CMOV_IGT:
3352                 case OP_CMOV_ILE:
3353                 case OP_CMOV_ILT:
3354                 case OP_CMOV_INE_UN:
3355                 case OP_CMOV_IGE_UN:
3356                 case OP_CMOV_IGT_UN:
3357                 case OP_CMOV_ILE_UN:
3358                 case OP_CMOV_ILT_UN:
3359                         g_assert (ins->dreg == ins->sreg1);
3360                         x86_cmov_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, ins->sreg2);
3361                         break;
3362
3363                 /* floating point opcodes */
3364                 case OP_R8CONST: {
3365                         double d = *(double *)ins->inst_p0;
3366
3367                         if ((d == 0.0) && (mono_signbit (d) == 0)) {
3368                                 x86_fldz (code);
3369                         } else if (d == 1.0) {
3370                                 x86_fld1 (code);
3371                         } else {
3372                                 if (cfg->compile_aot) {
3373                                         guint32 *val = (guint32*)&d;
3374                                         x86_push_imm (code, val [1]);
3375                                         x86_push_imm (code, val [0]);
3376                                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3377                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3378                                 }
3379                                 else {
3380                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R8, ins->inst_p0);
3381                                         x86_fld (code, NULL, TRUE);
3382                                 }
3383                         }
3384                         break;
3385                 }
3386                 case OP_R4CONST: {
3387                         float f = *(float *)ins->inst_p0;
3388
3389                         if ((f == 0.0) && (mono_signbit (f) == 0)) {
3390                                 x86_fldz (code);
3391                         } else if (f == 1.0) {
3392                                 x86_fld1 (code);
3393                         } else {
3394                                 if (cfg->compile_aot) {
3395                                         guint32 val = *(guint32*)&f;
3396                                         x86_push_imm (code, val);
3397                                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3398                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3399                                 }
3400                                 else {
3401                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R4, ins->inst_p0);
3402                                         x86_fld (code, NULL, FALSE);
3403                                 }
3404                         }
3405                         break;
3406                 }
3407                 case OP_STORER8_MEMBASE_REG:
3408                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, TRUE, TRUE);
3409                         break;
3410                 case OP_LOADR8_MEMBASE:
3411                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3412                         break;
3413                 case OP_STORER4_MEMBASE_REG:
3414                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, FALSE, TRUE);
3415                         break;
3416                 case OP_LOADR4_MEMBASE:
3417                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3418                         break;
3419                 case OP_ICONV_TO_R4:
3420                         x86_push_reg (code, ins->sreg1);
3421                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3422                         /* Change precision */
3423                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3424                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3425                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3426                         break;
3427                 case OP_ICONV_TO_R8:
3428                         x86_push_reg (code, ins->sreg1);
3429                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3430                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3431                         break;
3432                 case OP_ICONV_TO_R_UN:
3433                         x86_push_imm (code, 0);
3434                         x86_push_reg (code, ins->sreg1);
3435                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3436                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3437                         break;
3438                 case OP_X86_FP_LOAD_I8:
3439                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3440                         break;
3441                 case OP_X86_FP_LOAD_I4:
3442                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3443                         break;
3444                 case OP_FCONV_TO_R4:
3445                         /* Change precision */
3446                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3447                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3448                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3449                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3450                         break;
3451                 case OP_FCONV_TO_I1:
3452                         code = emit_float_to_int (cfg, code, ins->dreg, 1, TRUE);
3453                         break;
3454                 case OP_FCONV_TO_U1:
3455                         code = emit_float_to_int (cfg, code, ins->dreg, 1, FALSE);
3456                         break;
3457                 case OP_FCONV_TO_I2:
3458                         code = emit_float_to_int (cfg, code, ins->dreg, 2, TRUE);
3459                         break;
3460                 case OP_FCONV_TO_U2:
3461                         code = emit_float_to_int (cfg, code, ins->dreg, 2, FALSE);
3462                         break;
3463                 case OP_FCONV_TO_I4:
3464                 case OP_FCONV_TO_I:
3465                         code = emit_float_to_int (cfg, code, ins->dreg, 4, TRUE);
3466                         break;
3467                 case OP_FCONV_TO_I8:
3468                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3469                         x86_fnstcw_membase(code, X86_ESP, 0);
3470                         x86_mov_reg_membase (code, ins->dreg, X86_ESP, 0, 2);
3471                         x86_alu_reg_imm (code, X86_OR, ins->dreg, 0xc00);
3472                         x86_mov_membase_reg (code, X86_ESP, 2, ins->dreg, 2);
3473                         x86_fldcw_membase (code, X86_ESP, 2);
3474                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
3475                         x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
3476                         x86_pop_reg (code, ins->dreg);
3477                         x86_pop_reg (code, ins->backend.reg3);
3478                         x86_fldcw_membase (code, X86_ESP, 0);
3479                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3480                         break;
3481                 case OP_LCONV_TO_R8_2:
3482                         x86_push_reg (code, ins->sreg2);
3483                         x86_push_reg (code, ins->sreg1);
3484                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3485                         /* Change precision */
3486                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3487                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3488                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3489                         break;
3490                 case OP_LCONV_TO_R4_2:
3491                         x86_push_reg (code, ins->sreg2);
3492                         x86_push_reg (code, ins->sreg1);
3493                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3494                         /* Change precision */
3495                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3496                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3497                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3498                         break;
3499                 case OP_LCONV_TO_R_UN_2: {
3500                         static guint8 mn[] = { 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 0x40 };
3501                         guint8 *br;
3502
3503                         /* load 64bit integer to FP stack */
3504                         x86_push_reg (code, ins->sreg2);
3505                         x86_push_reg (code, ins->sreg1);
3506                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3507
3508                         /* test if lreg is negative */
3509                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3510                         br = code; x86_branch8 (code, X86_CC_GEZ, 0, TRUE);
3511
3512                         /* add correction constant mn */
3513                         if (cfg->compile_aot) {
3514                                 x86_push_imm (code, (((guint32)mn [9]) << 24) | ((guint32)mn [8] << 16) | ((guint32)mn [7] << 8) | ((guint32)mn [6]));
3515                                 x86_push_imm (code, (((guint32)mn [5]) << 24) | ((guint32)mn [4] << 16) | ((guint32)mn [3] << 8) | ((guint32)mn [2]));
3516                                 x86_push_imm (code, (((guint32)mn [1]) << 24) | ((guint32)mn [0] << 16));
3517                                 x86_fld80_membase (code, X86_ESP, 2);
3518                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 12);
3519                         } else {
3520                                 x86_fld80_mem (code, mn);
3521                         }
3522                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3523
3524                         x86_patch (br, code);
3525
3526                         /* Change precision */
3527                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3528                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3529
3530                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3531
3532                         break;
3533                 }
3534                 case OP_LCONV_TO_OVF_I:
3535                 case OP_LCONV_TO_OVF_I4_2: {
3536                         guint8 *br [3], *label [1];
3537                         MonoInst *tins;
3538
3539                         /*
3540                          * Valid ints: 0xffffffff:8000000 to 00000000:0x7f000000
3541                          */
3542                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
3543
3544                         /* If the low word top bit is set, see if we are negative */
3545                         br [0] = code; x86_branch8 (code, X86_CC_LT, 0, TRUE);
3546                         /* We are not negative (no top bit set, check for our top word to be zero */
3547                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3548                         br [1] = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
3549                         label [0] = code;
3550
3551                         /* throw exception */
3552                         tins = mono_branch_optimize_exception_target (cfg, bb, "OverflowException");
3553                         if (tins) {
3554                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, tins->inst_true_bb);
3555                                 if ((cfg->opt & MONO_OPT_BRANCH) && x86_is_imm8 (tins->inst_true_bb->max_offset - cpos))
3556                                         x86_jump8 (code, 0);
3557                                 else
3558                                         x86_jump32 (code, 0);
3559                         } else {
3560                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, "OverflowException");
3561                                 x86_jump32 (code, 0);
3562                         }
3563
3564
3565                         x86_patch (br [0], code);
3566                         /* our top bit is set, check that top word is 0xfffffff */
3567                         x86_alu_reg_imm (code, X86_CMP, ins->sreg2, 0xffffffff);
3568
3569                         x86_patch (br [1], code);
3570                         /* nope, emit exception */
3571                         br [2] = code; x86_branch8 (code, X86_CC_NE, 0, TRUE);
3572                         x86_patch (br [2], label [0]);
3573
3574                         if (ins->dreg != ins->sreg1)
3575                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3576                         break;
3577                 }
3578                 case OP_FMOVE:
3579                         /* Not needed on the fp stack */
3580                         break;
3581                 case OP_MOVE_F_TO_I4:
3582                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
3583                         x86_mov_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, 4);
3584                         break;
3585                 case OP_MOVE_I4_TO_F:
3586                         x86_mov_membase_reg (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1, 4);
3587                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE);
3588                         break;
3589                 case OP_FADD:
3590                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3591                         break;
3592                 case OP_FSUB:
3593                         x86_fp_op_reg (code, X86_FSUB, 1, TRUE);
3594                         break;
3595                 case OP_FMUL:
3596                         x86_fp_op_reg (code, X86_FMUL, 1, TRUE);
3597                         break;
3598                 case OP_FDIV:
3599                         x86_fp_op_reg (code, X86_FDIV, 1, TRUE);
3600                         break;
3601                 case OP_FNEG:
3602                         x86_fchs (code);
3603                         break;
3604                 case OP_SIN:
3605                         x86_fsin (code);
3606                         x86_fldz (code);
3607                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3608                         break;
3609                 case OP_COS:
3610                         x86_fcos (code);
3611                         x86_fldz (code);
3612                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3613                         break;
3614                 case OP_ABS:
3615                         x86_fabs (code);
3616                         break;
3617                 case OP_TAN: {
3618                         /*
3619                          * it really doesn't make sense to inline all this code,
3620                          * it's here just to show that things may not be as simple
3621                          * as they appear.
3622                          */
3623                         guchar *check_pos, *end_tan, *pop_jump;
3624                         x86_push_reg (code, X86_EAX);
3625                         x86_fptan (code);
3626                         x86_fnstsw (code);
3627                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3628                         check_pos = code;
3629                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3630                         x86_fstp (code, 0); /* pop the 1.0 */
3631                         end_tan = code;
3632                         x86_jump8 (code, 0);
3633                         x86_fldpi (code);
3634                         x86_fp_op (code, X86_FADD, 0);
3635                         x86_fxch (code, 1);
3636                         x86_fprem1 (code);
3637                         x86_fstsw (code);
3638                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3639                         pop_jump = code;
3640                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3641                         x86_fstp (code, 1);
3642                         x86_fptan (code);
3643                         x86_patch (pop_jump, code);
3644                         x86_fstp (code, 0); /* pop the 1.0 */
3645                         x86_patch (check_pos, code);
3646                         x86_patch (end_tan, code);
3647                         x86_fldz (code);
3648                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3649                         x86_pop_reg (code, X86_EAX);
3650                         break;
3651                 }
3652                 case OP_ATAN:
3653                         x86_fld1 (code);
3654                         x86_fpatan (code);
3655                         x86_fldz (code);
3656                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3657                         break;
3658                 case OP_SQRT:
3659                         x86_fsqrt (code);
3660                         break;
3661                 case OP_ROUND:
3662                         x86_frndint (code);
3663                         break;
3664                 case OP_IMIN:
3665                         g_assert (cfg->opt & MONO_OPT_CMOV);
3666                         g_assert (ins->dreg == ins->sreg1);
3667                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3668                         x86_cmov_reg (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2);
3669                         break;
3670                 case OP_IMIN_UN:
3671                         g_assert (cfg->opt & MONO_OPT_CMOV);
3672                         g_assert (ins->dreg == ins->sreg1);
3673                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3674                         x86_cmov_reg (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2);
3675                         break;
3676                 case OP_IMAX:
3677                         g_assert (cfg->opt & MONO_OPT_CMOV);
3678                         g_assert (ins->dreg == ins->sreg1);
3679                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3680                         x86_cmov_reg (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2);
3681                         break;
3682                 case OP_IMAX_UN:
3683                         g_assert (cfg->opt & MONO_OPT_CMOV);
3684                         g_assert (ins->dreg == ins->sreg1);
3685                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3686                         x86_cmov_reg (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2);
3687                         break;
3688                 case OP_X86_FPOP:
3689                         x86_fstp (code, 0);
3690                         break;
3691                 case OP_X86_FXCH:
3692                         x86_fxch (code, ins->inst_imm);
3693                         break;
3694                 case OP_FREM: {
3695                         guint8 *l1, *l2;
3696
3697                         x86_push_reg (code, X86_EAX);
3698                         /* we need to exchange ST(0) with ST(1) */
3699                         x86_fxch (code, 1);
3700
3701                         /* this requires a loop, because fprem somtimes
3702                          * returns a partial remainder */
3703                         l1 = code;
3704                         /* looks like MS is using fprem instead of the IEEE compatible fprem1 */
3705                         /* x86_fprem1 (code); */
3706                         x86_fprem (code);
3707                         x86_fnstsw (code);
3708                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_C2);
3709                         l2 = code;
3710                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3711                         x86_patch (l2, l1);
3712
3713                         /* pop result */
3714                         x86_fstp (code, 1);
3715
3716                         x86_pop_reg (code, X86_EAX);
3717                         break;
3718                 }
3719                 case OP_FCOMPARE:
3720                         if (cfg->opt & MONO_OPT_FCMOV) {
3721                                 x86_fcomip (code, 1);
3722                                 x86_fstp (code, 0);
3723                                 break;
3724                         }
3725                         /* this overwrites EAX */
3726                         EMIT_FPCOMPARE(code);
3727                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3728                         break;
3729                 case OP_FCEQ:
3730                 case OP_FCNEQ:
3731                         if (cfg->opt & MONO_OPT_FCMOV) {
3732                                 /* zeroing the register at the start results in
3733                                  * shorter and faster code (we can also remove the widening op)
3734                                  */
3735                                 guchar *unordered_check;
3736                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3737                                 x86_fcomip (code, 1);
3738                                 x86_fstp (code, 0);
3739                                 unordered_check = code;
3740                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3741                                 if (ins->opcode == OP_FCEQ) {
3742                                         x86_set_reg (code, X86_CC_EQ, ins->dreg, FALSE);
3743                                         x86_patch (unordered_check, code);
3744                                 } else {
3745                                         guchar *jump_to_end;
3746                                         x86_set_reg (code, X86_CC_NE, ins->dreg, FALSE);
3747                                         jump_to_end = code;
3748                                         x86_jump8 (code, 0);
3749                                         x86_patch (unordered_check, code);
3750                                         x86_inc_reg (code, ins->dreg);
3751                                         x86_patch (jump_to_end, code);
3752                                 }
3753
3754                                 break;
3755                         }
3756                         if (ins->dreg != X86_EAX)
3757                                 x86_push_reg (code, X86_EAX);
3758
3759                         EMIT_FPCOMPARE(code);
3760                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3761                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
3762                         x86_set_reg (code, ins->opcode == OP_FCEQ ? X86_CC_EQ : X86_CC_NE, ins->dreg, TRUE);
3763                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3764
3765                         if (ins->dreg != X86_EAX)
3766                                 x86_pop_reg (code, X86_EAX);
3767                         break;
3768                 case OP_FCLT:
3769                 case OP_FCLT_UN:
3770                         if (cfg->opt & MONO_OPT_FCMOV) {
3771                                 /* zeroing the register at the start results in
3772                                  * shorter and faster code (we can also remove the widening op)
3773                                  */
3774                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3775                                 x86_fcomip (code, 1);
3776                                 x86_fstp (code, 0);
3777                                 if (ins->opcode == OP_FCLT_UN) {
3778                                         guchar *unordered_check = code;
3779                                         guchar *jump_to_end;
3780                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3781                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
3782                                         jump_to_end = code;
3783                                         x86_jump8 (code, 0);
3784                                         x86_patch (unordered_check, code);
3785                                         x86_inc_reg (code, ins->dreg);
3786                                         x86_patch (jump_to_end, code);
3787                                 } else {
3788                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
3789                                 }
3790                                 break;
3791                         }
3792                         if (ins->dreg != X86_EAX)
3793                                 x86_push_reg (code, X86_EAX);
3794
3795                         EMIT_FPCOMPARE(code);
3796                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3797                         if (ins->opcode == OP_FCLT_UN) {
3798                                 guchar *is_not_zero_check, *end_jump;
3799                                 is_not_zero_check = code;
3800                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3801                                 end_jump = code;
3802                                 x86_jump8 (code, 0);
3803                                 x86_patch (is_not_zero_check, code);
3804                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3805
3806                                 x86_patch (end_jump, code);
3807                         }
3808                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
3809                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3810
3811                         if (ins->dreg != X86_EAX)
3812                                 x86_pop_reg (code, X86_EAX);
3813                         break;
3814                 case OP_FCLE: {
3815                         guchar *unordered_check;
3816                         guchar *jump_to_end;
3817                         if (cfg->opt & MONO_OPT_FCMOV) {
3818                                 /* zeroing the register at the start results in
3819                                  * shorter and faster code (we can also remove the widening op)
3820                                  */
3821                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3822                                 x86_fcomip (code, 1);
3823                                 x86_fstp (code, 0);
3824                                 unordered_check = code;
3825                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3826                                 x86_set_reg (code, X86_CC_NB, ins->dreg, FALSE);
3827                                 x86_patch (unordered_check, code);
3828                                 break;
3829                         }
3830                         if (ins->dreg != X86_EAX)
3831                                 x86_push_reg (code, X86_EAX);
3832
3833                         EMIT_FPCOMPARE(code);
3834                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3835                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
3836                         unordered_check = code;
3837                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3838
3839                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3840                         x86_set_reg (code, X86_CC_NE, ins->dreg, TRUE);
3841                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3842                         jump_to_end = code;
3843                         x86_jump8 (code, 0);
3844                         x86_patch (unordered_check, code);
3845                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3846                         x86_patch (jump_to_end, code);
3847
3848                         if (ins->dreg != X86_EAX)
3849                                 x86_pop_reg (code, X86_EAX);
3850                         break;
3851                 }
3852                 case OP_FCGT:
3853                 case OP_FCGT_UN:
3854                         if (cfg->opt & MONO_OPT_FCMOV) {
3855                                 /* zeroing the register at the start results in
3856                                  * shorter and faster code (we can also remove the widening op)
3857                                  */
3858                                 guchar *unordered_check;
3859                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3860                                 x86_fcomip (code, 1);
3861                                 x86_fstp (code, 0);
3862                                 if (ins->opcode == OP_FCGT) {
3863                                         unordered_check = code;
3864                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3865                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
3866                                         x86_patch (unordered_check, code);
3867                                 } else {
3868                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
3869                                 }
3870                                 break;
3871                         }
3872                         if (ins->dreg != X86_EAX)
3873                                 x86_push_reg (code, X86_EAX);
3874
3875                         EMIT_FPCOMPARE(code);
3876                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3877                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3878                         if (ins->opcode == OP_FCGT_UN) {
3879                                 guchar *is_not_zero_check, *end_jump;
3880                                 is_not_zero_check = code;
3881                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3882                                 end_jump = code;
3883                                 x86_jump8 (code, 0);
3884                                 x86_patch (is_not_zero_check, code);
3885                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3886
3887                                 x86_patch (end_jump, code);
3888                         }
3889                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
3890                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3891
3892                         if (ins->dreg != X86_EAX)
3893                                 x86_pop_reg (code, X86_EAX);
3894                         break;
3895                 case OP_FCGE: {
3896                         guchar *unordered_check;
3897                         guchar *jump_to_end;
3898                         if (cfg->opt & MONO_OPT_FCMOV) {
3899                                 /* zeroing the register at the start results in
3900                                  * shorter and faster code (we can also remove the widening op)
3901                                  */
3902                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3903                                 x86_fcomip (code, 1);
3904                                 x86_fstp (code, 0);
3905                                 unordered_check = code;
3906                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3907                                 x86_set_reg (code, X86_CC_NA, ins->dreg, FALSE);
3908                                 x86_patch (unordered_check, code);
3909                                 break;
3910                         }
3911                         if (ins->dreg != X86_EAX)
3912                                 x86_push_reg (code, X86_EAX);
3913
3914                         EMIT_FPCOMPARE(code);
3915                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3916                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
3917                         unordered_check = code;
3918                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3919
3920                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
3921                         x86_set_reg (code, X86_CC_GE, ins->dreg, TRUE);
3922                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3923                         jump_to_end = code;
3924                         x86_jump8 (code, 0);
3925                         x86_patch (unordered_check, code);
3926                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3927                         x86_patch (jump_to_end, code);
3928
3929                         if (ins->dreg != X86_EAX)
3930                                 x86_pop_reg (code, X86_EAX);
3931                         break;
3932                 }
3933                 case OP_FBEQ:
3934                         if (cfg->opt & MONO_OPT_FCMOV) {
3935                                 guchar *jump = code;
3936                                 x86_branch8 (code, X86_CC_P, 0, TRUE);
3937                                 EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
3938                                 x86_patch (jump, code);
3939                                 break;
3940                         }
3941                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
3942                         EMIT_COND_BRANCH (ins, X86_CC_EQ, TRUE);
3943                         break;
3944                 case OP_FBNE_UN:
3945                         /* Branch if C013 != 100 */
3946                         if (cfg->opt & MONO_OPT_FCMOV) {
3947                                 /* branch if !ZF or (PF|CF) */
3948                                 EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
3949                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
3950                                 EMIT_COND_BRANCH (ins, X86_CC_B, FALSE);
3951                                 break;
3952                         }
3953                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
3954                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
3955                         break;
3956                 case OP_FBLT:
3957                         if (cfg->opt & MONO_OPT_FCMOV) {
3958                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
3959                                 break;
3960                         }
3961                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
3962                         break;
3963                 case OP_FBLT_UN:
3964                         if (cfg->opt & MONO_OPT_FCMOV) {
3965                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
3966                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
3967                                 break;
3968                         }
3969                         if (ins->opcode == OP_FBLT_UN) {
3970                                 guchar *is_not_zero_check, *end_jump;
3971                                 is_not_zero_check = code;
3972                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
3973                                 end_jump = code;
3974                                 x86_jump8 (code, 0);
3975                                 x86_patch (is_not_zero_check, code);
3976                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
3977
3978                                 x86_patch (end_jump, code);
3979                         }
3980                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
3981                         break;
3982                 case OP_FBGT:
3983                 case OP_FBGT_UN:
3984                         if (cfg->opt & MONO_OPT_FCMOV) {
3985                                 if (ins->opcode == OP_FBGT) {
3986                                         guchar *br1;
3987
3988                                         /* skip branch if C1=1 */
3989                                         br1 = code;
3990                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
3991                                         /* branch if (C0 | C3) = 1 */
3992                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
3993                                         x86_patch (br1, code);
3994                                 } else {
3995                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
3996                                 }
3997                                 break;
3998                         }
3999                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4000                         if (ins->opcode == OP_FBGT_UN) {
4001                                 guchar *is_not_zero_check, *end_jump;
4002                                 is_not_zero_check = code;
4003                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4004                                 end_jump = code;
4005                                 x86_jump8 (code, 0);
4006                                 x86_patch (is_not_zero_check, code);
4007                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4008
4009                                 x86_patch (end_jump, code);
4010                         }
4011                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4012                         break;
4013                 case OP_FBGE:
4014                         /* Branch if C013 == 100 or 001 */
4015                         if (cfg->opt & MONO_OPT_FCMOV) {
4016                                 guchar *br1;
4017
4018                                 /* skip branch if C1=1 */
4019                                 br1 = code;
4020                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4021                                 /* branch if (C0 | C3) = 1 */
4022                                 EMIT_COND_BRANCH (ins, X86_CC_BE, FALSE);
4023                                 x86_patch (br1, code);
4024                                 break;
4025                         }
4026                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4027                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4028                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
4029                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4030                         break;
4031                 case OP_FBGE_UN:
4032                         /* Branch if C013 == 000 */
4033                         if (cfg->opt & MONO_OPT_FCMOV) {
4034                                 EMIT_COND_BRANCH (ins, X86_CC_LE, FALSE);
4035                                 break;
4036                         }
4037                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4038                         break;
4039                 case OP_FBLE:
4040                         /* Branch if C013=000 or 100 */
4041                         if (cfg->opt & MONO_OPT_FCMOV) {
4042                                 guchar *br1;
4043
4044                                 /* skip branch if C1=1 */
4045                                 br1 = code;
4046                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4047                                 /* branch if C0=0 */
4048                                 EMIT_COND_BRANCH (ins, X86_CC_NB, FALSE);
4049                                 x86_patch (br1, code);
4050                                 break;
4051                         }
4052                         x86_alu_reg_imm (code, X86_AND, X86_EAX, (X86_FP_C0|X86_FP_C1));
4053                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0);
4054                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4055                         break;
4056                 case OP_FBLE_UN:
4057                         /* Branch if C013 != 001 */
4058                         if (cfg->opt & MONO_OPT_FCMOV) {
4059                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4060                                 EMIT_COND_BRANCH (ins, X86_CC_GE, FALSE);
4061                                 break;
4062                         }
4063                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4064                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4065                         break;
4066                 case OP_CKFINITE: {
4067                         guchar *br1;
4068                         x86_push_reg (code, X86_EAX);
4069                         x86_fxam (code);
4070                         x86_fnstsw (code);
4071                         x86_alu_reg_imm (code, X86_AND, X86_EAX, 0x4100);
4072                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4073                         x86_pop_reg (code, X86_EAX);
4074
4075                         /* Have to clean up the fp stack before throwing the exception */
4076                         br1 = code;
4077                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
4078
4079                         x86_fstp (code, 0);
4080                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, FALSE, "OverflowException");
4081
4082                         x86_patch (br1, code);
4083                         break;
4084                 }
4085                 case OP_TLS_GET: {
4086                         code = mono_x86_emit_tls_get (code, ins->dreg, ins->inst_offset);
4087                         break;
4088                 }
4089                 case OP_TLS_SET: {
4090                         code = mono_x86_emit_tls_set (code, ins->sreg1, ins->inst_offset);
4091                         break;
4092                 }
4093                 case OP_MEMORY_BARRIER: {
4094                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ) {
4095                                 x86_prefix (code, X86_LOCK_PREFIX);
4096                                 x86_alu_membase_imm (code, X86_ADD, X86_ESP, 0, 0);
4097                         }
4098                         break;
4099                 }
4100                 case OP_ATOMIC_ADD_I4: {
4101                         int dreg = ins->dreg;
4102
4103                         g_assert (cfg->has_atomic_add_i4);
4104
4105                         /* hack: limit in regalloc, dreg != sreg1 && dreg != sreg2 */
4106                         if (ins->sreg2 == dreg) {
4107                                 if (dreg == X86_EBX) {
4108                                         dreg = X86_EDI;
4109                                         if (ins->inst_basereg == X86_EDI)
4110                                                 dreg = X86_ESI;
4111                                 } else {
4112                                         dreg = X86_EBX;
4113                                         if (ins->inst_basereg == X86_EBX)
4114                                                 dreg = X86_EDI;
4115                                 }
4116                         } else if (ins->inst_basereg == dreg) {
4117                                 if (dreg == X86_EBX) {
4118                                         dreg = X86_EDI;
4119                                         if (ins->sreg2 == X86_EDI)
4120                                                 dreg = X86_ESI;
4121                                 } else {
4122                                         dreg = X86_EBX;
4123                                         if (ins->sreg2 == X86_EBX)
4124                                                 dreg = X86_EDI;
4125                                 }
4126                         }
4127
4128                         if (dreg != ins->dreg) {
4129                                 x86_push_reg (code, dreg);
4130                         }
4131
4132                         x86_mov_reg_reg (code, dreg, ins->sreg2, 4);
4133                         x86_prefix (code, X86_LOCK_PREFIX);
4134                         x86_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, 4);
4135                         /* dreg contains the old value, add with sreg2 value */
4136                         x86_alu_reg_reg (code, X86_ADD, dreg, ins->sreg2);
4137
4138                         if (ins->dreg != dreg) {
4139                                 x86_mov_reg_reg (code, ins->dreg, dreg, 4);
4140                                 x86_pop_reg (code, dreg);
4141                         }
4142
4143                         break;
4144                 }
4145                 case OP_ATOMIC_EXCHANGE_I4: {
4146                         guchar *br[2];
4147                         int sreg2 = ins->sreg2;
4148                         int breg = ins->inst_basereg;
4149
4150                         g_assert (cfg->has_atomic_exchange_i4);
4151
4152                         /* cmpxchg uses eax as comperand, need to make sure we can use it
4153                          * hack to overcome limits in x86 reg allocator
4154                          * (req: dreg == eax and sreg2 != eax and breg != eax)
4155                          */
4156                         g_assert (ins->dreg == X86_EAX);
4157
4158                         /* We need the EAX reg for the cmpxchg */
4159                         if (ins->sreg2 == X86_EAX) {
4160                                 sreg2 = (breg == X86_EDX) ? X86_EBX : X86_EDX;
4161                                 x86_push_reg (code, sreg2);
4162                                 x86_mov_reg_reg (code, sreg2, X86_EAX, 4);
4163                         }
4164
4165                         if (breg == X86_EAX) {
4166                                 breg = (sreg2 == X86_ESI) ? X86_EDI : X86_ESI;
4167                                 x86_push_reg (code, breg);
4168                                 x86_mov_reg_reg (code, breg, X86_EAX, 4);
4169                         }
4170
4171                         x86_mov_reg_membase (code, X86_EAX, breg, ins->inst_offset, 4);
4172
4173                         br [0] = code; x86_prefix (code, X86_LOCK_PREFIX);
4174                         x86_cmpxchg_membase_reg (code, breg, ins->inst_offset, sreg2);
4175                         br [1] = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4176                         x86_patch (br [1], br [0]);
4177
4178                         if (breg != ins->inst_basereg)
4179                                 x86_pop_reg (code, breg);
4180
4181                         if (ins->sreg2 != sreg2)
4182                                 x86_pop_reg (code, sreg2);
4183
4184                         break;
4185                 }
4186                 case OP_ATOMIC_CAS_I4: {
4187                         g_assert (ins->dreg == X86_EAX);
4188                         g_assert (ins->sreg3 == X86_EAX);
4189                         g_assert (ins->sreg1 != X86_EAX);
4190                         g_assert (ins->sreg1 != ins->sreg2);
4191
4192                         x86_prefix (code, X86_LOCK_PREFIX);
4193                         x86_cmpxchg_membase_reg (code, ins->sreg1, ins->inst_offset, ins->sreg2);
4194                         break;
4195                 }
4196                 case OP_ATOMIC_LOAD_I1: {
4197                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
4198                         break;
4199                 }
4200                 case OP_ATOMIC_LOAD_U1: {
4201                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
4202                         break;
4203                 }
4204                 case OP_ATOMIC_LOAD_I2: {
4205                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
4206                         break;
4207                 }
4208                 case OP_ATOMIC_LOAD_U2: {
4209                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
4210                         break;
4211                 }
4212                 case OP_ATOMIC_LOAD_I4:
4213                 case OP_ATOMIC_LOAD_U4: {
4214                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
4215                         break;
4216                 }
4217                 case OP_ATOMIC_LOAD_R4:
4218                 case OP_ATOMIC_LOAD_R8: {
4219                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, ins->opcode == OP_ATOMIC_LOAD_R8);
4220                         break;
4221                 }
4222                 case OP_ATOMIC_STORE_I1:
4223                 case OP_ATOMIC_STORE_U1:
4224                 case OP_ATOMIC_STORE_I2:
4225                 case OP_ATOMIC_STORE_U2:
4226                 case OP_ATOMIC_STORE_I4:
4227                 case OP_ATOMIC_STORE_U4: {
4228                         int size;
4229
4230                         switch (ins->opcode) {
4231                         case OP_ATOMIC_STORE_I1:
4232                         case OP_ATOMIC_STORE_U1:
4233                                 size = 1;
4234                                 break;
4235                         case OP_ATOMIC_STORE_I2:
4236                         case OP_ATOMIC_STORE_U2:
4237                                 size = 2;
4238                                 break;
4239                         case OP_ATOMIC_STORE_I4:
4240                         case OP_ATOMIC_STORE_U4:
4241                                 size = 4;
4242                                 break;
4243                         }
4244
4245                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, size);
4246
4247                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4248                                 x86_mfence (code);
4249                         break;
4250                 }
4251                 case OP_ATOMIC_STORE_R4:
4252                 case OP_ATOMIC_STORE_R8: {
4253                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, ins->opcode == OP_ATOMIC_STORE_R8, TRUE);
4254
4255                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4256                                 x86_mfence (code);
4257                         break;
4258                 }
4259                 case OP_CARD_TABLE_WBARRIER: {
4260                         int ptr = ins->sreg1;
4261                         int value = ins->sreg2;
4262                         guchar *br = NULL;
4263                         int nursery_shift, card_table_shift;
4264                         gpointer card_table_mask;
4265                         size_t nursery_size;
4266                         gulong card_table = (gulong)mono_gc_get_card_table (&card_table_shift, &card_table_mask);
4267                         gulong nursery_start = (gulong)mono_gc_get_nursery (&nursery_shift, &nursery_size);
4268                         gboolean card_table_nursery_check = mono_gc_card_table_nursery_check ();
4269
4270                         /*
4271                          * We need one register we can clobber, we choose EDX and make sreg1
4272                          * fixed EAX to work around limitations in the local register allocator.
4273                          * sreg2 might get allocated to EDX, but that is not a problem since
4274                          * we use it before clobbering EDX.
4275                          */
4276                         g_assert (ins->sreg1 == X86_EAX);
4277
4278                         /*
4279                          * This is the code we produce:
4280                          *
4281                          *   edx = value
4282                          *   edx >>= nursery_shift
4283                          *   cmp edx, (nursery_start >> nursery_shift)
4284                          *   jne done
4285                          *   edx = ptr
4286                          *   edx >>= card_table_shift
4287                          *   card_table[edx] = 1
4288                          * done:
4289                          */
4290
4291                         if (card_table_nursery_check) {
4292                                 if (value != X86_EDX)
4293                                         x86_mov_reg_reg (code, X86_EDX, value, 4);
4294                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, nursery_shift);
4295                                 x86_alu_reg_imm (code, X86_CMP, X86_EDX, nursery_start >> nursery_shift);
4296                                 br = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4297                         }
4298                         x86_mov_reg_reg (code, X86_EDX, ptr, 4);
4299                         x86_shift_reg_imm (code, X86_SHR, X86_EDX, card_table_shift);
4300                         if (card_table_mask)
4301                                 x86_alu_reg_imm (code, X86_AND, X86_EDX, (int)card_table_mask);
4302                         x86_mov_membase_imm (code, X86_EDX, card_table, 1, 1);
4303                         if (card_table_nursery_check)
4304                                 x86_patch (br, code);
4305                         break;
4306                 }
4307 #ifdef MONO_ARCH_SIMD_INTRINSICS
4308                 case OP_ADDPS:
4309                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4310                         break;
4311                 case OP_DIVPS:
4312                         x86_sse_alu_ps_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4313                         break;
4314                 case OP_MULPS:
4315                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4316                         break;
4317                 case OP_SUBPS:
4318                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4319                         break;
4320                 case OP_MAXPS:
4321                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4322                         break;
4323                 case OP_MINPS:
4324                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4325                         break;
4326                 case OP_COMPPS:
4327                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4328                         x86_sse_alu_ps_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4329                         break;
4330                 case OP_ANDPS:
4331                         x86_sse_alu_ps_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4332                         break;
4333                 case OP_ANDNPS:
4334                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4335                         break;
4336                 case OP_ORPS:
4337                         x86_sse_alu_ps_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4338                         break;
4339                 case OP_XORPS:
4340                         x86_sse_alu_ps_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4341                         break;
4342                 case OP_SQRTPS:
4343                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4344                         break;
4345                 case OP_RSQRTPS:
4346                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RSQRT, ins->dreg, ins->sreg1);
4347                         break;
4348                 case OP_RCPPS:
4349                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RCP, ins->dreg, ins->sreg1);
4350                         break;
4351                 case OP_ADDSUBPS:
4352                         x86_sse_alu_sd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4353                         break;
4354                 case OP_HADDPS:
4355                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4356                         break;
4357                 case OP_HSUBPS:
4358                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4359                         break;
4360                 case OP_DUPPS_HIGH:
4361                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSHDUP, ins->dreg, ins->sreg1);
4362                         break;
4363                 case OP_DUPPS_LOW:
4364                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSLDUP, ins->dreg, ins->sreg1);
4365                         break;
4366
4367                 case OP_PSHUFLEW_HIGH:
4368                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4369                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 1);
4370                         break;
4371                 case OP_PSHUFLEW_LOW:
4372                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4373                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 0);
4374                         break;
4375                 case OP_PSHUFLED:
4376                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4377                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->sreg1, ins->inst_c0);
4378                         break;
4379                 case OP_SHUFPS:
4380                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4381                         x86_sse_alu_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4382                         break;
4383                 case OP_SHUFPD:
4384                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0x3);
4385                         x86_sse_alu_pd_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4386                         break;
4387
4388                 case OP_ADDPD:
4389                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4390                         break;
4391                 case OP_DIVPD:
4392                         x86_sse_alu_pd_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4393                         break;
4394                 case OP_MULPD:
4395                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4396                         break;
4397                 case OP_SUBPD:
4398                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4399                         break;
4400                 case OP_MAXPD:
4401                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4402                         break;
4403                 case OP_MINPD:
4404                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4405                         break;
4406                 case OP_COMPPD:
4407                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4408                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4409                         break;
4410                 case OP_ANDPD:
4411                         x86_sse_alu_pd_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4412                         break;
4413                 case OP_ANDNPD:
4414                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4415                         break;
4416                 case OP_ORPD:
4417                         x86_sse_alu_pd_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4418                         break;
4419                 case OP_XORPD:
4420                         x86_sse_alu_pd_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4421                         break;
4422                 case OP_SQRTPD:
4423                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4424                         break;
4425                 case OP_ADDSUBPD:
4426                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4427                         break;
4428                 case OP_HADDPD:
4429                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4430                         break;
4431                 case OP_HSUBPD:
4432                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4433                         break;
4434                 case OP_DUPPD:
4435                         x86_sse_alu_sd_reg_reg (code, X86_SSE_MOVDDUP, ins->dreg, ins->sreg1);
4436                         break;
4437
4438                 case OP_EXTRACT_MASK:
4439                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMOVMSKB, ins->dreg, ins->sreg1);
4440                         break;
4441
4442                 case OP_PAND:
4443                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAND, ins->sreg1, ins->sreg2);
4444                         break;
4445                 case OP_POR:
4446                         x86_sse_alu_pd_reg_reg (code, X86_SSE_POR, ins->sreg1, ins->sreg2);
4447                         break;
4448                 case OP_PXOR:
4449                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->sreg1, ins->sreg2);
4450                         break;
4451
4452                 case OP_PADDB:
4453                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDB, ins->sreg1, ins->sreg2);
4454                         break;
4455                 case OP_PADDW:
4456                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDW, ins->sreg1, ins->sreg2);
4457                         break;
4458                 case OP_PADDD:
4459                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDD, ins->sreg1, ins->sreg2);
4460                         break;
4461                 case OP_PADDQ:
4462                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDQ, ins->sreg1, ins->sreg2);
4463                         break;
4464
4465                 case OP_PSUBB:
4466                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBB, ins->sreg1, ins->sreg2);
4467                         break;
4468                 case OP_PSUBW:
4469                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBW, ins->sreg1, ins->sreg2);
4470                         break;
4471                 case OP_PSUBD:
4472                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBD, ins->sreg1, ins->sreg2);
4473                         break;
4474                 case OP_PSUBQ:
4475                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBQ, ins->sreg1, ins->sreg2);
4476                         break;
4477
4478                 case OP_PMAXB_UN:
4479                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXUB, ins->sreg1, ins->sreg2);
4480                         break;
4481                 case OP_PMAXW_UN:
4482                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUW, ins->sreg1, ins->sreg2);
4483                         break;
4484                 case OP_PMAXD_UN:
4485                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUD, ins->sreg1, ins->sreg2);
4486                         break;
4487
4488                 case OP_PMAXB:
4489                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSB, ins->sreg1, ins->sreg2);
4490                         break;
4491                 case OP_PMAXW:
4492                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXSW, ins->sreg1, ins->sreg2);
4493                         break;
4494                 case OP_PMAXD:
4495                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSD, ins->sreg1, ins->sreg2);
4496                         break;
4497
4498                 case OP_PAVGB_UN:
4499                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGB, ins->sreg1, ins->sreg2);
4500                         break;
4501                 case OP_PAVGW_UN:
4502                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGW, ins->sreg1, ins->sreg2);
4503                         break;
4504
4505                 case OP_PMINB_UN:
4506                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINUB, ins->sreg1, ins->sreg2);
4507                         break;
4508                 case OP_PMINW_UN:
4509                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUW, ins->sreg1, ins->sreg2);
4510                         break;
4511                 case OP_PMIND_UN:
4512                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUD, ins->sreg1, ins->sreg2);
4513                         break;
4514
4515                 case OP_PMINB:
4516                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSB, ins->sreg1, ins->sreg2);
4517                         break;
4518                 case OP_PMINW:
4519                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINSW, ins->sreg1, ins->sreg2);
4520                         break;
4521                 case OP_PMIND:
4522                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSD, ins->sreg1, ins->sreg2);
4523                         break;
4524
4525                 case OP_PCMPEQB:
4526                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQB, ins->sreg1, ins->sreg2);
4527                         break;
4528                 case OP_PCMPEQW:
4529                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQW, ins->sreg1, ins->sreg2);
4530                         break;
4531                 case OP_PCMPEQD:
4532                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQD, ins->sreg1, ins->sreg2);
4533                         break;
4534                 case OP_PCMPEQQ:
4535                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPEQQ, ins->sreg1, ins->sreg2);
4536                         break;
4537
4538                 case OP_PCMPGTB:
4539                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTB, ins->sreg1, ins->sreg2);
4540                         break;
4541                 case OP_PCMPGTW:
4542                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTW, ins->sreg1, ins->sreg2);
4543                         break;
4544                 case OP_PCMPGTD:
4545                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTD, ins->sreg1, ins->sreg2);
4546                         break;
4547                 case OP_PCMPGTQ:
4548                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPGTQ, ins->sreg1, ins->sreg2);
4549                         break;
4550
4551                 case OP_PSUM_ABS_DIFF:
4552                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSADBW, ins->sreg1, ins->sreg2);
4553                         break;
4554
4555                 case OP_UNPACK_LOWB:
4556                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLBW, ins->sreg1, ins->sreg2);
4557                         break;
4558                 case OP_UNPACK_LOWW:
4559                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLWD, ins->sreg1, ins->sreg2);
4560                         break;
4561                 case OP_UNPACK_LOWD:
4562                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLDQ, ins->sreg1, ins->sreg2);
4563                         break;
4564                 case OP_UNPACK_LOWQ:
4565                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLQDQ, ins->sreg1, ins->sreg2);
4566                         break;
4567                 case OP_UNPACK_LOWPS:
4568                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4569                         break;
4570                 case OP_UNPACK_LOWPD:
4571                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4572                         break;
4573
4574                 case OP_UNPACK_HIGHB:
4575                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHBW, ins->sreg1, ins->sreg2);
4576                         break;
4577                 case OP_UNPACK_HIGHW:
4578                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHWD, ins->sreg1, ins->sreg2);
4579                         break;
4580                 case OP_UNPACK_HIGHD:
4581                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHDQ, ins->sreg1, ins->sreg2);
4582                         break;
4583                 case OP_UNPACK_HIGHQ:
4584                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHQDQ, ins->sreg1, ins->sreg2);
4585                         break;
4586                 case OP_UNPACK_HIGHPS:
4587                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4588                         break;
4589                 case OP_UNPACK_HIGHPD:
4590                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4591                         break;
4592
4593                 case OP_PACKW:
4594                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSWB, ins->sreg1, ins->sreg2);
4595                         break;
4596                 case OP_PACKD:
4597                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSDW, ins->sreg1, ins->sreg2);
4598                         break;
4599                 case OP_PACKW_UN:
4600                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKUSWB, ins->sreg1, ins->sreg2);
4601                         break;
4602                 case OP_PACKD_UN:
4603                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PACKUSDW, ins->sreg1, ins->sreg2);
4604                         break;
4605
4606                 case OP_PADDB_SAT_UN:
4607                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSB, ins->sreg1, ins->sreg2);
4608                         break;
4609                 case OP_PSUBB_SAT_UN:
4610                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSB, ins->sreg1, ins->sreg2);
4611                         break;
4612                 case OP_PADDW_SAT_UN:
4613                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSW, ins->sreg1, ins->sreg2);
4614                         break;
4615                 case OP_PSUBW_SAT_UN:
4616                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSW, ins->sreg1, ins->sreg2);
4617                         break;
4618
4619                 case OP_PADDB_SAT:
4620                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSB, ins->sreg1, ins->sreg2);
4621                         break;
4622                 case OP_PSUBB_SAT:
4623                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSB, ins->sreg1, ins->sreg2);
4624                         break;
4625                 case OP_PADDW_SAT:
4626                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSW, ins->sreg1, ins->sreg2);
4627                         break;
4628                 case OP_PSUBW_SAT:
4629                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSW, ins->sreg1, ins->sreg2);
4630                         break;
4631
4632                 case OP_PMULW:
4633                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULLW, ins->sreg1, ins->sreg2);
4634                         break;
4635                 case OP_PMULD:
4636                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMULLD, ins->sreg1, ins->sreg2);
4637                         break;
4638                 case OP_PMULQ:
4639                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULUDQ, ins->sreg1, ins->sreg2);
4640                         break;
4641                 case OP_PMULW_HIGH_UN:
4642                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHUW, ins->sreg1, ins->sreg2);
4643                         break;
4644                 case OP_PMULW_HIGH:
4645                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHW, ins->sreg1, ins->sreg2);
4646                         break;
4647
4648                 case OP_PSHRW:
4649                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4650                         break;
4651                 case OP_PSHRW_REG:
4652                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLW_REG, ins->dreg, ins->sreg2);
4653                         break;
4654
4655                 case OP_PSARW:
4656                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4657                         break;
4658                 case OP_PSARW_REG:
4659                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAW_REG, ins->dreg, ins->sreg2);
4660                         break;
4661
4662                 case OP_PSHLW:
4663                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4664                         break;
4665                 case OP_PSHLW_REG:
4666                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLW_REG, ins->dreg, ins->sreg2);
4667                         break;
4668
4669                 case OP_PSHRD:
4670                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4671                         break;
4672                 case OP_PSHRD_REG:
4673                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLD_REG, ins->dreg, ins->sreg2);
4674                         break;
4675
4676                 case OP_PSARD:
4677                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4678                         break;
4679                 case OP_PSARD_REG:
4680                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAD_REG, ins->dreg, ins->sreg2);
4681                         break;
4682
4683                 case OP_PSHLD:
4684                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4685                         break;
4686                 case OP_PSHLD_REG:
4687                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLD_REG, ins->dreg, ins->sreg2);
4688                         break;
4689
4690                 case OP_PSHRQ:
4691                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4692                         break;
4693                 case OP_PSHRQ_REG:
4694                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLQ_REG, ins->dreg, ins->sreg2);
4695                         break;
4696
4697                 case OP_PSHLQ:
4698                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4699                         break;
4700                 case OP_PSHLQ_REG:
4701                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLQ_REG, ins->dreg, ins->sreg2);
4702                         break;
4703
4704                 case OP_ICONV_TO_X:
4705                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4706                         break;
4707                 case OP_EXTRACT_I4:
4708                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4709                         break;
4710                 case OP_EXTRACT_I1:
4711                 case OP_EXTRACT_U1:
4712                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4713                         if (ins->inst_c0)
4714                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_c0 * 8);
4715                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I1, FALSE);
4716                         break;
4717                 case OP_EXTRACT_I2:
4718                 case OP_EXTRACT_U2:
4719                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4720                         if (ins->inst_c0)
4721                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, 16);
4722                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I2, TRUE);
4723                         break;
4724                 case OP_EXTRACT_R8:
4725                         if (ins->inst_c0)
4726                                 x86_sse_alu_pd_membase_reg (code, X86_SSE_MOVHPD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4727                         else
4728                                 x86_sse_alu_sd_membase_reg (code, X86_SSE_MOVSD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4729                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE);
4730                         break;
4731
4732                 case OP_INSERT_I2:
4733                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->sreg1, ins->sreg2, ins->inst_c0);
4734                         break;
4735                 case OP_EXTRACTX_U2:
4736                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PEXTRW, ins->dreg, ins->sreg1, ins->inst_c0);
4737                         break;
4738                 case OP_INSERTX_U1_SLOW:
4739                         /*sreg1 is the extracted ireg (scratch)
4740                         /sreg2 is the to be inserted ireg (scratch)
4741                         /dreg is the xreg to receive the value*/
4742
4743                         /*clear the bits from the extracted word*/
4744                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_c0 & 1 ? 0x00FF : 0xFF00);
4745                         /*shift the value to insert if needed*/
4746                         if (ins->inst_c0 & 1)
4747                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg2, 8);
4748                         /*join them together*/
4749                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
4750                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, ins->inst_c0 / 2);
4751                         break;
4752                 case OP_INSERTX_I4_SLOW:
4753                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2);
4754                         x86_shift_reg_imm (code, X86_SHR, ins->sreg2, 16);
4755                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2 + 1);
4756                         break;
4757
4758                 case OP_INSERTX_R4_SLOW:
4759                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4760                         /*TODO if inst_c0 == 0 use movss*/
4761                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 0, ins->inst_c0 * 2);
4762                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 2, ins->inst_c0 * 2 + 1);
4763                         break;
4764                 case OP_INSERTX_R8_SLOW:
4765                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4766                         if (cfg->verbose_level)
4767                                 printf ("CONVERTING a OP_INSERTX_R8_SLOW %d offset %x\n", ins->inst_c0, offset);
4768                         if (ins->inst_c0)
4769                                 x86_sse_alu_pd_reg_membase (code, X86_SSE_MOVHPD_REG_MEMBASE, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4770                         else
4771                                 x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4772                         break;
4773
4774                 case OP_STOREX_MEMBASE_REG:
4775                 case OP_STOREX_MEMBASE:
4776                         x86_movups_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4777                         break;
4778                 case OP_LOADX_MEMBASE:
4779                         x86_movups_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4780                         break;
4781                 case OP_LOADX_ALIGNED_MEMBASE:
4782                         x86_movaps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4783                         break;
4784                 case OP_STOREX_ALIGNED_MEMBASE_REG:
4785                         x86_movaps_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4786                         break;
4787                 case OP_STOREX_NTA_MEMBASE_REG:
4788                         x86_sse_alu_reg_membase (code, X86_SSE_MOVNTPS, ins->dreg, ins->sreg1, ins->inst_offset);
4789                         break;
4790                 case OP_PREFETCH_MEMBASE:
4791                         x86_sse_alu_reg_membase (code, X86_SSE_PREFETCH, ins->backend.arg_info, ins->sreg1, ins->inst_offset);
4792
4793                         break;
4794                 case OP_XMOVE:
4795                         /*FIXME the peephole pass should have killed this*/
4796                         if (ins->dreg != ins->sreg1)
4797                                 x86_movaps_reg_reg (code, ins->dreg, ins->sreg1);
4798                         break;
4799                 case OP_XZERO:
4800                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->dreg, ins->dreg);
4801                         break;
4802                 case OP_XONES:
4803                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQB, ins->dreg, ins->dreg);
4804                         break;
4805
4806                 case OP_FCONV_TO_R8_X:
4807                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4808                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4809                         break;
4810
4811                 case OP_XCONV_R8_TO_I4:
4812                         x86_cvttsd2si (code, ins->dreg, ins->sreg1);
4813                         switch (ins->backend.source_opcode) {
4814                         case OP_FCONV_TO_I1:
4815                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
4816                                 break;
4817                         case OP_FCONV_TO_U1:
4818                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4819                                 break;
4820                         case OP_FCONV_TO_I2:
4821                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
4822                                 break;
4823                         case OP_FCONV_TO_U2:
4824                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
4825                                 break;
4826                         }
4827                         break;
4828
4829                 case OP_EXPAND_I1:
4830                         /*FIXME this causes a partial register stall, maybe it would not be that bad to use shift + mask + or*/
4831                         /*The +4 is to get a mov ?h, ?l over the same reg.*/
4832                         x86_mov_reg_reg (code, ins->dreg + 4, ins->dreg, 1);
4833                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
4834                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
4835                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4836                         break;
4837                 case OP_EXPAND_I2:
4838                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
4839                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
4840                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4841                         break;
4842                 case OP_EXPAND_I4:
4843                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4844                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4845                         break;
4846                 case OP_EXPAND_R4:
4847                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4848                         x86_movd_xreg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4849                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
4850                         break;
4851                 case OP_EXPAND_R8:
4852                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4853                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4854                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0x44);
4855                         break;
4856
4857                 case OP_CVTDQ2PD:
4858                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTDQ2PD, ins->dreg, ins->sreg1);
4859                         break;
4860                 case OP_CVTDQ2PS:
4861                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTDQ2PS, ins->dreg, ins->sreg1);
4862                         break;
4863                 case OP_CVTPD2DQ:
4864                         x86_sse_alu_sd_reg_reg (code, X86_SSE_CVTPD2DQ, ins->dreg, ins->sreg1);
4865                         break;
4866                 case OP_CVTPD2PS:
4867                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPD2PS, ins->dreg, ins->sreg1);
4868                         break;
4869                 case OP_CVTPS2DQ:
4870                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPS2DQ, ins->dreg, ins->sreg1);
4871                         break;
4872                 case OP_CVTPS2PD:
4873                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTPS2PD, ins->dreg, ins->sreg1);
4874                         break;
4875                 case OP_CVTTPD2DQ:
4876                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTTPD2DQ, ins->dreg, ins->sreg1);
4877                         break;
4878                 case OP_CVTTPS2DQ:
4879                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTTPS2DQ, ins->dreg, ins->sreg1);
4880                         break;
4881
4882 #endif
4883                 case OP_LIVERANGE_START: {
4884                         if (cfg->verbose_level > 1)
4885                                 printf ("R%d START=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
4886                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_start = code - cfg->native_code;
4887                         break;
4888                 }
4889                 case OP_LIVERANGE_END: {
4890                         if (cfg->verbose_level > 1)
4891                                 printf ("R%d END=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
4892                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_end = code - cfg->native_code;
4893                         break;
4894                 }
4895                 case OP_GC_SAFE_POINT: {
4896                         guint8 *br [1];
4897
4898                         g_assert (mono_threads_is_coop_enabled ());
4899
4900                         x86_test_membase_imm (code, ins->sreg1, 0, 1);
4901                         br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
4902                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
4903                         x86_patch (br [0], code);
4904
4905                         break;
4906                 }
4907                 case OP_GC_LIVENESS_DEF:
4908                 case OP_GC_LIVENESS_USE:
4909                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
4910                         ins->backend.pc_offset = code - cfg->native_code;
4911                         break;
4912                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
4913                         ins->backend.pc_offset = code - cfg->native_code;
4914                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
4915                         break;
4916                 case OP_GET_SP:
4917                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, sizeof (mgreg_t));
4918                         break;
4919                 case OP_SET_SP:
4920                         x86_mov_reg_reg (code, X86_ESP, ins->sreg1, sizeof (mgreg_t));
4921                         break;
4922                 default:
4923                         g_warning ("unknown opcode %s\n", mono_inst_name (ins->opcode));
4924                         g_assert_not_reached ();
4925                 }
4926
4927                 if (G_UNLIKELY ((code - cfg->native_code - offset) > max_len)) {
4928                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4929                                            mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
4930                         g_assert_not_reached ();
4931                 }
4932
4933                 cpos += max_len;
4934         }
4935
4936         cfg->code_len = code - cfg->native_code;
4937 }
4938
4939 #endif /* DISABLE_JIT */
4940
4941 void
4942 mono_arch_register_lowlevel_calls (void)
4943 {
4944 }
4945
4946 void
4947 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
4948 {
4949         unsigned char *ip = ji->ip.i + code;
4950
4951         switch (ji->type) {
4952         case MONO_PATCH_INFO_IP:
4953                 *((gconstpointer *)(ip)) = target;
4954                 break;
4955         case MONO_PATCH_INFO_ABS:
4956         case MONO_PATCH_INFO_METHOD:
4957         case MONO_PATCH_INFO_METHOD_JUMP:
4958         case MONO_PATCH_INFO_INTERNAL_METHOD:
4959         case MONO_PATCH_INFO_BB:
4960         case MONO_PATCH_INFO_LABEL:
4961         case MONO_PATCH_INFO_RGCTX_FETCH:
4962         case MONO_PATCH_INFO_JIT_ICALL_ADDR:
4963                 x86_patch (ip, (unsigned char*)target);
4964                 break;
4965         case MONO_PATCH_INFO_NONE:
4966                 break;
4967         case MONO_PATCH_INFO_R4:
4968         case MONO_PATCH_INFO_R8: {
4969                 guint32 offset = mono_arch_get_patch_offset (ip);
4970                 *((gconstpointer *)(ip + offset)) = target;
4971                 break;
4972         }
4973         default: {
4974                 guint32 offset = mono_arch_get_patch_offset (ip);
4975                 *((gconstpointer *)(ip + offset)) = target;
4976                 break;
4977         }
4978         }
4979 }
4980
4981 static G_GNUC_UNUSED void
4982 stack_unaligned (MonoMethod *m, gpointer caller)
4983 {
4984         printf ("%s\n", mono_method_full_name (m, TRUE));
4985         g_assert_not_reached ();
4986 }
4987
4988 guint8 *
4989 mono_arch_emit_prolog (MonoCompile *cfg)
4990 {
4991         MonoMethod *method = cfg->method;
4992         MonoBasicBlock *bb;
4993         MonoMethodSignature *sig;
4994         MonoInst *inst;
4995         CallInfo *cinfo;
4996         ArgInfo *ainfo;
4997         int alloc_size, pos, max_offset, i, cfa_offset;
4998         guint8 *code;
4999         gboolean need_stack_frame;
5000
5001         cfg->code_size = MAX (cfg->header->code_size * 4, 10240);
5002
5003         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
5004                 cfg->code_size += 512;
5005
5006         code = cfg->native_code = g_malloc (cfg->code_size);
5007
5008 #if 0
5009         {
5010                 guint8 *br [16];
5011
5012         /* Check that the stack is aligned on osx */
5013         x86_mov_reg_reg (code, X86_EAX, X86_ESP, sizeof (mgreg_t));
5014         x86_alu_reg_imm (code, X86_AND, X86_EAX, 15);
5015         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0xc);
5016         br [0] = code;
5017         x86_branch_disp (code, X86_CC_Z, 0, FALSE);
5018         x86_push_membase (code, X86_ESP, 0);
5019         x86_push_imm (code, cfg->method);
5020         x86_mov_reg_imm (code, X86_EAX, stack_unaligned);
5021         x86_call_reg (code, X86_EAX);
5022         x86_patch (br [0], code);
5023         }
5024 #endif
5025
5026         /* Offset between RSP and the CFA */
5027         cfa_offset = 0;
5028
5029         // CFA = sp + 4
5030         cfa_offset = sizeof (gpointer);
5031         mono_emit_unwind_op_def_cfa (cfg, code, X86_ESP, sizeof (gpointer));
5032         // IP saved at CFA - 4
5033         /* There is no IP reg on x86 */
5034         mono_emit_unwind_op_offset (cfg, code, X86_NREG, -cfa_offset);
5035         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5036
5037         need_stack_frame = needs_stack_frame (cfg);
5038
5039         if (need_stack_frame) {
5040                 x86_push_reg (code, X86_EBP);
5041                 cfa_offset += sizeof (gpointer);
5042                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
5043                 mono_emit_unwind_op_offset (cfg, code, X86_EBP, - cfa_offset);
5044                 x86_mov_reg_reg (code, X86_EBP, X86_ESP, 4);
5045                 mono_emit_unwind_op_def_cfa_reg (cfg, code, X86_EBP);
5046                 /* These are handled automatically by the stack marking code */
5047                 mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5048         } else {
5049                 cfg->frame_reg = X86_ESP;
5050         }
5051
5052         cfg->stack_offset += cfg->param_area;
5053         cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
5054
5055         alloc_size = cfg->stack_offset;
5056         pos = 0;
5057
5058         if (!method->save_lmf) {
5059                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5060                         x86_push_reg (code, X86_EBX);
5061                         pos += 4;
5062                         cfa_offset += sizeof (gpointer);
5063                         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset);
5064                         /* These are handled automatically by the stack marking code */
5065                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5066                 }
5067
5068                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5069                         x86_push_reg (code, X86_EDI);
5070                         pos += 4;
5071                         cfa_offset += sizeof (gpointer);
5072                         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset);
5073                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5074                 }
5075
5076                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5077                         x86_push_reg (code, X86_ESI);
5078                         pos += 4;
5079                         cfa_offset += sizeof (gpointer);
5080                         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset);
5081                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5082                 }
5083         }
5084
5085         alloc_size -= pos;
5086
5087         /* the original alloc_size is already aligned: there is %ebp and retip pushed, so realign */
5088         if (mono_do_x86_stack_align && need_stack_frame) {
5089                 int tot = alloc_size + pos + 4; /* ret ip */
5090                 if (need_stack_frame)
5091                         tot += 4; /* ebp */
5092                 tot &= MONO_ARCH_FRAME_ALIGNMENT - 1;
5093                 if (tot) {
5094                         alloc_size += MONO_ARCH_FRAME_ALIGNMENT - tot;
5095                         for (i = 0; i < MONO_ARCH_FRAME_ALIGNMENT - tot; i += sizeof (mgreg_t))
5096                                 mini_gc_set_slot_type_from_fp (cfg, - (alloc_size + pos - i), SLOT_NOREF);
5097                 }
5098         }
5099
5100         cfg->arch.sp_fp_offset = alloc_size + pos;
5101
5102         if (alloc_size) {
5103                 /* See mono_emit_stack_alloc */
5104 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
5105                 guint32 remaining_size = alloc_size;
5106                 /*FIXME handle unbounded code expansion, we should use a loop in case of more than X interactions*/
5107                 guint32 required_code_size = ((remaining_size / 0x1000) + 1) * 8; /*8 is the max size of x86_alu_reg_imm + x86_test_membase_reg*/
5108                 guint32 offset = code - cfg->native_code;
5109                 if (G_UNLIKELY (required_code_size >= (cfg->code_size - offset))) {
5110                         while (required_code_size >= (cfg->code_size - offset))
5111                                 cfg->code_size *= 2;
5112                         cfg->native_code = mono_realloc_native_code(cfg);
5113                         code = cfg->native_code + offset;
5114                         cfg->stat_code_reallocs++;
5115                 }
5116                 while (remaining_size >= 0x1000) {
5117                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
5118                         x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
5119                         remaining_size -= 0x1000;
5120                 }
5121                 if (remaining_size)
5122                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, remaining_size);
5123 #else
5124                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, alloc_size);
5125 #endif
5126
5127                 g_assert (need_stack_frame);
5128         }
5129
5130         if (cfg->method->wrapper_type == MONO_WRAPPER_NATIVE_TO_MANAGED ||
5131                         cfg->method->wrapper_type == MONO_WRAPPER_RUNTIME_INVOKE) {
5132                 x86_alu_reg_imm (code, X86_AND, X86_ESP, -MONO_ARCH_FRAME_ALIGNMENT);
5133         }
5134
5135 #if DEBUG_STACK_ALIGNMENT
5136         /* check the stack is aligned */
5137         if (need_stack_frame && method->wrapper_type == MONO_WRAPPER_NONE) {
5138                 x86_mov_reg_reg (code, X86_ECX, X86_ESP, 4);
5139                 x86_alu_reg_imm (code, X86_AND, X86_ECX, MONO_ARCH_FRAME_ALIGNMENT - 1);
5140                 x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5141                 x86_branch_disp (code, X86_CC_EQ, 3, FALSE);
5142                 x86_breakpoint (code);
5143         }
5144 #endif
5145
5146         /* compute max_offset in order to use short forward jumps */
5147         max_offset = 0;
5148         if (cfg->opt & MONO_OPT_BRANCH) {
5149                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
5150                         MonoInst *ins;
5151                         bb->max_offset = max_offset;
5152
5153                         if (cfg->prof_options & MONO_PROFILE_COVERAGE)
5154                                 max_offset += 6;
5155                         /* max alignment for loops */
5156                         if ((cfg->opt & MONO_OPT_LOOP) && bb_is_loop_start (bb))
5157                                 max_offset += LOOP_ALIGNMENT;
5158                         MONO_BB_FOR_EACH_INS (bb, ins) {
5159                                 if (ins->opcode == OP_LABEL)
5160                                         ins->inst_c1 = max_offset;
5161                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
5162                         }
5163                 }
5164         }
5165
5166         /* store runtime generic context */
5167         if (cfg->rgctx_var) {
5168                 g_assert (cfg->rgctx_var->opcode == OP_REGOFFSET && cfg->rgctx_var->inst_basereg == X86_EBP);
5169
5170                 x86_mov_membase_reg (code, X86_EBP, cfg->rgctx_var->inst_offset, MONO_ARCH_RGCTX_REG, 4);
5171         }
5172
5173         if (method->save_lmf)
5174                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
5175
5176         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5177                 code = mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
5178
5179         {
5180                 MonoInst *ins;
5181
5182                 if (cfg->arch.ss_tramp_var) {
5183                         /* Initialize ss_tramp_var */
5184                         ins = cfg->arch.ss_tramp_var;
5185                         g_assert (ins->opcode == OP_REGOFFSET);
5186
5187                         g_assert (!cfg->compile_aot);
5188                         x86_mov_membase_imm (code, ins->inst_basereg, ins->inst_offset, (guint32)&ss_trampoline, 4);
5189                 }
5190
5191                 if (cfg->arch.bp_tramp_var) {
5192                         /* Initialize bp_tramp_var */
5193                         ins = cfg->arch.bp_tramp_var;
5194                         g_assert (ins->opcode == OP_REGOFFSET);
5195
5196                         g_assert (!cfg->compile_aot);
5197                         x86_mov_membase_imm (code, ins->inst_basereg, ins->inst_offset, (guint32)&bp_trampoline, 4);
5198                 }
5199         }
5200
5201         /* load arguments allocated to register from the stack */
5202         sig = mono_method_signature (method);
5203         pos = 0;
5204
5205         cinfo = (CallInfo *)cfg->arch.cinfo;
5206
5207         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
5208                 inst = cfg->args [pos];
5209                 ainfo = &cinfo->args [pos];
5210                 if (inst->opcode == OP_REGVAR) {
5211                         g_assert (need_stack_frame);
5212                         x86_mov_reg_membase (code, inst->dreg, X86_EBP, ainfo->offset + ARGS_OFFSET, 4);
5213                         if (cfg->verbose_level > 2)
5214                                 g_print ("Argument %d assigned to register %s\n", pos, mono_arch_regname (inst->dreg));
5215                 }
5216                 pos++;
5217         }
5218
5219         cfg->code_len = code - cfg->native_code;
5220
5221         g_assert (cfg->code_len < cfg->code_size);
5222
5223         return code;
5224 }
5225
5226 void
5227 mono_arch_emit_epilog (MonoCompile *cfg)
5228 {
5229         MonoMethod *method = cfg->method;
5230         MonoMethodSignature *sig = mono_method_signature (method);
5231         int i, quad, pos;
5232         guint32 stack_to_pop;
5233         guint8 *code;
5234         int max_epilog_size = 16;
5235         CallInfo *cinfo;
5236         gboolean need_stack_frame = needs_stack_frame (cfg);
5237
5238         if (cfg->method->save_lmf)
5239                 max_epilog_size += 128;
5240
5241         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
5242                 cfg->code_size *= 2;
5243                 cfg->native_code = mono_realloc_native_code(cfg);
5244                 cfg->stat_code_reallocs++;
5245         }
5246
5247         code = cfg->native_code + cfg->code_len;
5248
5249         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5250                 code = mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
5251
5252         /* the code restoring the registers must be kept in sync with OP_TAILCALL */
5253         pos = 0;
5254
5255         if (method->save_lmf) {
5256                 gint32 lmf_offset = cfg->lmf_var->inst_offset;
5257                 guint8 *patch;
5258
5259                 /* check if we need to restore protection of the stack after a stack overflow */
5260                 if (!cfg->compile_aot && mono_arch_have_fast_tls () && mono_tls_get_tls_offset (TLS_KEY_JIT_TLS) != -1) {
5261                         code = mono_x86_emit_tls_get (code, X86_ECX, mono_tls_get_tls_offset (TLS_KEY_JIT_TLS));
5262
5263                         /* we load the value in a separate instruction: this mechanism may be
5264                          * used later as a safer way to do thread interruption
5265                          */
5266                         x86_mov_reg_membase (code, X86_ECX, X86_ECX, MONO_STRUCT_OFFSET (MonoJitTlsData, restore_stack_prot), 4);
5267                         x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5268                         patch = code;
5269                         x86_branch8 (code, X86_CC_Z, 0, FALSE);
5270                         /* note that the call trampoline will preserve eax/edx */
5271                         x86_call_reg (code, X86_ECX);
5272                         x86_patch (patch, code);
5273                 }
5274
5275                 /* restore caller saved regs */
5276                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5277                         x86_mov_reg_membase (code, X86_EBX, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, ebx), 4);
5278                 }
5279
5280                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5281                         x86_mov_reg_membase (code, X86_EDI, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, edi), 4);
5282                 }
5283                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5284                         x86_mov_reg_membase (code, X86_ESI, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, esi), 4);
5285                 }
5286
5287                 /* EBP is restored by LEAVE */
5288         } else {
5289                 for (i = 0; i < X86_NREG; ++i) {
5290                         if ((cfg->used_int_regs & X86_CALLER_REGS & (1 << i)) && (i != X86_EBP)) {
5291                                 pos -= 4;
5292                         }
5293                 }
5294
5295                 if (pos) {
5296                         g_assert (need_stack_frame);
5297                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5298                 }
5299
5300                 if (pos) {
5301                         g_assert (need_stack_frame);
5302                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5303                 }
5304
5305                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5306                         x86_pop_reg (code, X86_ESI);
5307                 }
5308                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5309                         x86_pop_reg (code, X86_EDI);
5310                 }
5311                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5312                         x86_pop_reg (code, X86_EBX);
5313                 }
5314         }
5315
5316         /* Load returned vtypes into registers if needed */
5317         cinfo = (CallInfo *)cfg->arch.cinfo;
5318         if (cinfo->ret.storage == ArgValuetypeInReg) {
5319                 for (quad = 0; quad < 2; quad ++) {
5320                         switch (cinfo->ret.pair_storage [quad]) {
5321                         case ArgInIReg:
5322                                 x86_mov_reg_membase (code, cinfo->ret.pair_regs [quad], cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), 4);
5323                                 break;
5324                         case ArgOnFloatFpStack:
5325                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), FALSE);
5326                                 break;
5327                         case ArgOnDoubleFpStack:
5328                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), TRUE);
5329                                 break;
5330                         case ArgNone:
5331                                 break;
5332                         default:
5333                                 g_assert_not_reached ();
5334                         }
5335                 }
5336         }
5337
5338         if (need_stack_frame)
5339                 x86_leave (code);
5340
5341         if (CALLCONV_IS_STDCALL (sig)) {
5342                 MonoJitArgumentInfo *arg_info = alloca (sizeof (MonoJitArgumentInfo) * (sig->param_count + 1));
5343
5344                 stack_to_pop = mono_arch_get_argument_info (sig, sig->param_count, arg_info);
5345         } else if (cinfo->callee_stack_pop)
5346                 stack_to_pop = cinfo->callee_stack_pop;
5347         else
5348                 stack_to_pop = 0;
5349
5350         if (stack_to_pop) {
5351                 g_assert (need_stack_frame);
5352                 x86_ret_imm (code, stack_to_pop);
5353         } else {
5354                 x86_ret (code);
5355         }
5356
5357         cfg->code_len = code - cfg->native_code;
5358
5359         g_assert (cfg->code_len < cfg->code_size);
5360 }
5361
5362 void
5363 mono_arch_emit_exceptions (MonoCompile *cfg)
5364 {
5365         MonoJumpInfo *patch_info;
5366         int nthrows, i;
5367         guint8 *code;
5368         MonoClass *exc_classes [16];
5369         guint8 *exc_throw_start [16], *exc_throw_end [16];
5370         guint32 code_size;
5371         int exc_count = 0;
5372
5373         /* Compute needed space */
5374         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5375                 if (patch_info->type == MONO_PATCH_INFO_EXC)
5376                         exc_count++;
5377         }
5378
5379         /*
5380          * make sure we have enough space for exceptions
5381          * 16 is the size of two push_imm instructions and a call
5382          */
5383         if (cfg->compile_aot)
5384                 code_size = exc_count * 32;
5385         else
5386                 code_size = exc_count * 16;
5387
5388         while (cfg->code_len + code_size > (cfg->code_size - 16)) {
5389                 cfg->code_size *= 2;
5390                 cfg->native_code = mono_realloc_native_code(cfg);
5391                 cfg->stat_code_reallocs++;
5392         }
5393
5394         code = cfg->native_code + cfg->code_len;
5395
5396         nthrows = 0;
5397         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5398                 switch (patch_info->type) {
5399                 case MONO_PATCH_INFO_EXC: {
5400                         MonoClass *exc_class;
5401                         guint8 *buf, *buf2;
5402                         guint32 throw_ip;
5403
5404                         x86_patch (patch_info->ip.i + cfg->native_code, code);
5405
5406                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
5407                         throw_ip = patch_info->ip.i;
5408
5409                         /* Find a throw sequence for the same exception class */
5410                         for (i = 0; i < nthrows; ++i)
5411                                 if (exc_classes [i] == exc_class)
5412                                         break;
5413                         if (i < nthrows) {
5414                                 x86_push_imm (code, (exc_throw_end [i] - cfg->native_code) - throw_ip);
5415                                 x86_jump_code (code, exc_throw_start [i]);
5416                                 patch_info->type = MONO_PATCH_INFO_NONE;
5417                         }
5418                         else {
5419                                 guint32 size;
5420
5421                                 /* Compute size of code following the push <OFFSET> */
5422                                 size = 5 + 5;
5423
5424                                 /*This is aligned to 16 bytes by the callee. This way we save a few bytes here.*/
5425
5426                                 if ((code - cfg->native_code) - throw_ip < 126 - size) {
5427                                         /* Use the shorter form */
5428                                         buf = buf2 = code;
5429                                         x86_push_imm (code, 0);
5430                                 }
5431                                 else {
5432                                         buf = code;
5433                                         x86_push_imm (code, 0xf0f0f0f0);
5434                                         buf2 = code;
5435                                 }
5436
5437                                 if (nthrows < 16) {
5438                                         exc_classes [nthrows] = exc_class;
5439                                         exc_throw_start [nthrows] = code;
5440                                 }
5441
5442                                 x86_push_imm (code, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
5443                                 patch_info->data.name = "mono_arch_throw_corlib_exception";
5444                                 patch_info->type = MONO_PATCH_INFO_INTERNAL_METHOD;
5445                                 patch_info->ip.i = code - cfg->native_code;
5446                                 x86_call_code (code, 0);
5447                                 x86_push_imm (buf, (code - cfg->native_code) - throw_ip);
5448                                 while (buf < buf2)
5449                                         x86_nop (buf);
5450
5451                                 if (nthrows < 16) {
5452                                         exc_throw_end [nthrows] = code;
5453                                         nthrows ++;
5454                                 }
5455                         }
5456                         break;
5457                 }
5458                 default:
5459                         /* do nothing */
5460                         break;
5461                 }
5462         }
5463
5464         cfg->code_len = code - cfg->native_code;
5465
5466         g_assert (cfg->code_len < cfg->code_size);
5467 }
5468
5469 void
5470 mono_arch_flush_icache (guint8 *code, gint size)
5471 {
5472         /* not needed */
5473 }
5474
5475 void
5476 mono_arch_flush_register_windows (void)
5477 {
5478 }
5479
5480 gboolean
5481 mono_arch_is_inst_imm (gint64 imm)
5482 {
5483         return TRUE;
5484 }
5485
5486 void
5487 mono_arch_finish_init (void)
5488 {
5489         if (!g_getenv ("MONO_NO_TLS")) {
5490 #ifndef TARGET_WIN32
5491 #if MONO_XEN_OPT
5492                 optimize_for_xen = access ("/proc/xen", F_OK) == 0;
5493 #endif
5494 #endif
5495         }
5496 }
5497
5498 void
5499 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
5500 {
5501 }
5502
5503 // Linear handler, the bsearch head compare is shorter
5504 //[2 + 4] x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
5505 //[1 + 1] x86_branch8(inst,cond,imm,is_signed)
5506 //        x86_patch(ins,target)
5507 //[1 + 5] x86_jump_mem(inst,mem)
5508
5509 #define CMP_SIZE 6
5510 #define BR_SMALL_SIZE 2
5511 #define BR_LARGE_SIZE 5
5512 #define JUMP_IMM_SIZE 6
5513 #define ENABLE_WRONG_METHOD_CHECK 0
5514 #define DEBUG_IMT 0
5515
5516 static int
5517 imt_branch_distance (MonoIMTCheckItem **imt_entries, int start, int target)
5518 {
5519         int i, distance = 0;
5520         for (i = start; i < target; ++i)
5521                 distance += imt_entries [i]->chunk_size;
5522         return distance;
5523 }
5524
5525 /*
5526  * LOCKING: called with the domain lock held
5527  */
5528 gpointer
5529 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5530         gpointer fail_tramp)
5531 {
5532         int i;
5533         int size = 0;
5534         guint8 *code, *start;
5535         GSList *unwind_ops;
5536
5537         for (i = 0; i < count; ++i) {
5538                 MonoIMTCheckItem *item = imt_entries [i];
5539                 if (item->is_equals) {
5540                         if (item->check_target_idx) {
5541                                 if (!item->compare_done)
5542                                         item->chunk_size += CMP_SIZE;
5543                                 item->chunk_size += BR_SMALL_SIZE + JUMP_IMM_SIZE;
5544                         } else {
5545                                 if (fail_tramp) {
5546                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + JUMP_IMM_SIZE * 2;
5547                                 } else {
5548                                         item->chunk_size += JUMP_IMM_SIZE;
5549 #if ENABLE_WRONG_METHOD_CHECK
5550                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + 1;
5551 #endif
5552                                 }
5553                         }
5554                 } else {
5555                         item->chunk_size += CMP_SIZE + BR_LARGE_SIZE;
5556                         imt_entries [item->check_target_idx]->compare_done = TRUE;
5557                 }
5558                 size += item->chunk_size;
5559         }
5560         if (fail_tramp)
5561                 code = mono_method_alloc_generic_virtual_trampoline (domain, size);
5562         else
5563                 code = mono_domain_code_reserve (domain, size);
5564         start = code;
5565
5566         unwind_ops = mono_arch_get_cie_program ();
5567
5568         for (i = 0; i < count; ++i) {
5569                 MonoIMTCheckItem *item = imt_entries [i];
5570                 item->code_target = code;
5571                 if (item->is_equals) {
5572                         if (item->check_target_idx) {
5573                                 if (!item->compare_done)
5574                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5575                                 item->jmp_code = code;
5576                                 x86_branch8 (code, X86_CC_NE, 0, FALSE);
5577                                 if (item->has_target_code)
5578                                         x86_jump_code (code, item->value.target_code);
5579                                 else
5580                                         x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5581                         } else {
5582                                 if (fail_tramp) {
5583                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5584                                         item->jmp_code = code;
5585                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5586                                         if (item->has_target_code)
5587                                                 x86_jump_code (code, item->value.target_code);
5588                                         else
5589                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5590                                         x86_patch (item->jmp_code, code);
5591                                         x86_jump_code (code, fail_tramp);
5592                                         item->jmp_code = NULL;
5593                                 } else {
5594                                         /* enable the commented code to assert on wrong method */
5595 #if ENABLE_WRONG_METHOD_CHECK
5596                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5597                                         item->jmp_code = code;
5598                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5599 #endif
5600                                         if (item->has_target_code)
5601                                                 x86_jump_code (code, item->value.target_code);
5602                                         else
5603                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5604 #if ENABLE_WRONG_METHOD_CHECK
5605                                         x86_patch (item->jmp_code, code);
5606                                         x86_breakpoint (code);
5607                                         item->jmp_code = NULL;
5608 #endif
5609                                 }
5610                         }
5611                 } else {
5612                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5613                         item->jmp_code = code;
5614                         if (x86_is_imm8 (imt_branch_distance (imt_entries, i, item->check_target_idx)))
5615                                 x86_branch8 (code, X86_CC_GE, 0, FALSE);
5616                         else
5617                                 x86_branch32 (code, X86_CC_GE, 0, FALSE);
5618                 }
5619         }
5620         /* patch the branches to get to the target items */
5621         for (i = 0; i < count; ++i) {
5622                 MonoIMTCheckItem *item = imt_entries [i];
5623                 if (item->jmp_code) {
5624                         if (item->check_target_idx) {
5625                                 x86_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
5626                         }
5627                 }
5628         }
5629
5630         if (!fail_tramp)
5631                 mono_stats.imt_trampolines_size += code - start;
5632         g_assert (code - start <= size);
5633
5634 #if DEBUG_IMT
5635         {
5636                 char *buff = g_strdup_printf ("thunk_for_class_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5637                 mono_disassemble_code (NULL, (guint8*)start, code - start, buff);
5638                 g_free (buff);
5639         }
5640 #endif
5641         if (mono_jit_map_is_enabled ()) {
5642                 char *buff;
5643                 if (vtable)
5644                         buff = g_strdup_printf ("imt_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5645                 else
5646                         buff = g_strdup_printf ("imt_trampoline_entries_%d", count);
5647                 mono_emit_jit_tramp (start, code - start, buff);
5648                 g_free (buff);
5649         }
5650
5651         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL);
5652
5653         mono_tramp_info_register (mono_tramp_info_create (NULL, start, code - start, NULL, unwind_ops), domain);
5654
5655         return start;
5656 }
5657
5658 MonoMethod*
5659 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
5660 {
5661         return (MonoMethod*) regs [MONO_ARCH_IMT_REG];
5662 }
5663
5664 MonoVTable*
5665 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
5666 {
5667         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
5668 }
5669
5670 GSList*
5671 mono_arch_get_cie_program (void)
5672 {
5673         GSList *l = NULL;
5674
5675         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, X86_ESP, 4);
5676         mono_add_unwind_op_offset (l, (guint8*)NULL, (guint8*)NULL, X86_NREG, -4);
5677
5678         return l;
5679 }
5680
5681 MonoInst*
5682 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
5683 {
5684         MonoInst *ins = NULL;
5685         int opcode = 0;
5686
5687         if (cmethod->klass == mono_defaults.math_class) {
5688                 if (strcmp (cmethod->name, "Sin") == 0) {
5689                         opcode = OP_SIN;
5690                 } else if (strcmp (cmethod->name, "Cos") == 0) {
5691                         opcode = OP_COS;
5692                 } else if (strcmp (cmethod->name, "Tan") == 0) {
5693                         opcode = OP_TAN;
5694                 } else if (strcmp (cmethod->name, "Atan") == 0) {
5695                         opcode = OP_ATAN;
5696                 } else if (strcmp (cmethod->name, "Sqrt") == 0) {
5697                         opcode = OP_SQRT;
5698                 } else if (strcmp (cmethod->name, "Abs") == 0 && fsig->params [0]->type == MONO_TYPE_R8) {
5699                         opcode = OP_ABS;
5700                 } else if (strcmp (cmethod->name, "Round") == 0 && fsig->param_count == 1 && fsig->params [0]->type == MONO_TYPE_R8) {
5701                         opcode = OP_ROUND;
5702                 }
5703
5704                 if (opcode && fsig->param_count == 1) {
5705                         MONO_INST_NEW (cfg, ins, opcode);
5706                         ins->type = STACK_R8;
5707                         ins->dreg = mono_alloc_freg (cfg);
5708                         ins->sreg1 = args [0]->dreg;
5709                         MONO_ADD_INS (cfg->cbb, ins);
5710                 }
5711
5712                 if (cfg->opt & MONO_OPT_CMOV) {
5713                         opcode = 0;
5714
5715                         if (strcmp (cmethod->name, "Min") == 0) {
5716                                 if (fsig->params [0]->type == MONO_TYPE_I4)
5717                                         opcode = OP_IMIN;
5718                         } else if (strcmp (cmethod->name, "Max") == 0) {
5719                                 if (fsig->params [0]->type == MONO_TYPE_I4)
5720                                         opcode = OP_IMAX;
5721                         }
5722
5723                         if (opcode && fsig->param_count == 2) {
5724                                 MONO_INST_NEW (cfg, ins, opcode);
5725                                 ins->type = STACK_I4;
5726                                 ins->dreg = mono_alloc_ireg (cfg);
5727                                 ins->sreg1 = args [0]->dreg;
5728                                 ins->sreg2 = args [1]->dreg;
5729                                 MONO_ADD_INS (cfg->cbb, ins);
5730                         }
5731                 }
5732
5733 #if 0
5734                 /* OP_FREM is not IEEE compatible */
5735                 else if (strcmp (cmethod->name, "IEEERemainder") == 0 && fsig->param_count == 2) {
5736                         MONO_INST_NEW (cfg, ins, OP_FREM);
5737                         ins->inst_i0 = args [0];
5738                         ins->inst_i1 = args [1];
5739                 }
5740 #endif
5741         }
5742
5743         return ins;
5744 }
5745
5746 gboolean
5747 mono_arch_print_tree (MonoInst *tree, int arity)
5748 {
5749         return 0;
5750 }
5751
5752 guint32
5753 mono_arch_get_patch_offset (guint8 *code)
5754 {
5755         if ((code [0] == 0x8b) && (x86_modrm_mod (code [1]) == 0x2))
5756                 return 2;
5757         else if (code [0] == 0xba)
5758                 return 1;
5759         else if (code [0] == 0x68)
5760                 /* push IMM */
5761                 return 1;
5762         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x6))
5763                 /* push <OFFSET>(<REG>) */
5764                 return 2;
5765         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x2))
5766                 /* call *<OFFSET>(<REG>) */
5767                 return 2;
5768         else if ((code [0] == 0xdd) || (code [0] == 0xd9))
5769                 /* fldl <ADDR> */
5770                 return 2;
5771         else if ((code [0] == 0x58) && (code [1] == 0x05))
5772                 /* pop %eax; add <OFFSET>, %eax */
5773                 return 2;
5774         else if ((code [0] >= 0x58) && (code [0] <= 0x58 + X86_NREG) && (code [1] == 0x81))
5775                 /* pop <REG>; add <OFFSET>, <REG> */
5776                 return 3;
5777         else if ((code [0] >= 0xb8) && (code [0] < 0xb8 + 8))
5778                 /* mov <REG>, imm */
5779                 return 1;
5780         else {
5781                 g_assert_not_reached ();
5782                 return -1;
5783         }
5784 }
5785
5786 /**
5787  * mono_breakpoint_clean_code:
5788  *
5789  * Copy @size bytes from @code - @offset to the buffer @buf. If the debugger inserted software
5790  * breakpoints in the original code, they are removed in the copy.
5791  *
5792  * Returns TRUE if no sw breakpoint was present.
5793  */
5794 gboolean
5795 mono_breakpoint_clean_code (guint8 *method_start, guint8 *code, int offset, guint8 *buf, int size)
5796 {
5797         /*
5798          * If method_start is non-NULL we need to perform bound checks, since we access memory
5799          * at code - offset we could go before the start of the method and end up in a different
5800          * page of memory that is not mapped or read incorrect data anyway. We zero-fill the bytes
5801          * instead.
5802          */
5803         if (!method_start || code - offset >= method_start) {
5804                 memcpy (buf, code - offset, size);
5805         } else {
5806                 int diff = code - method_start;
5807                 memset (buf, 0, size);
5808                 memcpy (buf + offset - diff, method_start, diff + size - offset);
5809         }
5810         return TRUE;
5811 }
5812
5813 /*
5814  * mono_x86_get_this_arg_offset:
5815  *
5816  *   Return the offset of the stack location where this is passed during a virtual
5817  * call.
5818  */
5819 guint32
5820 mono_x86_get_this_arg_offset (MonoMethodSignature *sig)
5821 {
5822         return 0;
5823 }
5824
5825 gpointer
5826 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
5827 {
5828         guint32 esp = regs [X86_ESP];
5829         gpointer res;
5830         int offset;
5831
5832         offset = 0;
5833
5834         /*
5835          * The stack looks like:
5836          * <other args>
5837          * <this=delegate>
5838          */
5839         res = ((MonoObject**)esp) [0];
5840         return res;
5841 }
5842
5843 #define MAX_ARCH_DELEGATE_PARAMS 10
5844
5845 static gpointer
5846 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, guint32 param_count)
5847 {
5848         guint8 *code, *start;
5849         int code_reserve = 64;
5850         GSList *unwind_ops;
5851
5852         unwind_ops = mono_arch_get_cie_program ();
5853
5854         /*
5855          * The stack contains:
5856          * <delegate>
5857          * <return addr>
5858          */
5859
5860         if (has_target) {
5861                 start = code = mono_global_codeman_reserve (code_reserve);
5862
5863                 /* Replace the this argument with the target */
5864                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
5865                 x86_mov_reg_membase (code, X86_ECX, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 4);
5866                 x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
5867                 x86_jump_membase (code, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
5868
5869                 g_assert ((code - start) < code_reserve);
5870         } else {
5871                 int i = 0;
5872                 /* 8 for mov_reg and jump, plus 8 for each parameter */
5873                 code_reserve = 8 + (param_count * 8);
5874                 /*
5875                  * The stack contains:
5876                  * <args in reverse order>
5877                  * <delegate>
5878                  * <return addr>
5879                  *
5880                  * and we need:
5881                  * <args in reverse order>
5882                  * <return addr>
5883                  *
5884                  * without unbalancing the stack.
5885                  * So move each arg up a spot in the stack (overwriting un-needed 'this' arg)
5886                  * and leaving original spot of first arg as placeholder in stack so
5887                  * when callee pops stack everything works.
5888                  */
5889
5890                 start = code = mono_global_codeman_reserve (code_reserve);
5891
5892                 /* store delegate for access to method_ptr */
5893                 x86_mov_reg_membase (code, X86_ECX, X86_ESP, 4, 4);
5894
5895                 /* move args up */
5896                 for (i = 0; i < param_count; ++i) {
5897                         x86_mov_reg_membase (code, X86_EAX, X86_ESP, (i+2)*4, 4);
5898                         x86_mov_membase_reg (code, X86_ESP, (i+1)*4, X86_EAX, 4);
5899                 }
5900
5901                 x86_jump_membase (code, X86_ECX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
5902
5903                 g_assert ((code - start) < code_reserve);
5904         }
5905
5906         if (has_target) {
5907                 *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
5908         } else {
5909                 char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
5910                 *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
5911                 g_free (name);
5912         }
5913
5914         if (mono_jit_map_is_enabled ()) {
5915                 char *buff;
5916                 if (has_target)
5917                         buff = (char*)"delegate_invoke_has_target";
5918                 else
5919                         buff = g_strdup_printf ("delegate_invoke_no_target_%d", param_count);
5920                 mono_emit_jit_tramp (start, code - start, buff);
5921                 if (!has_target)
5922                         g_free (buff);
5923         }
5924         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
5925
5926         return start;
5927 }
5928
5929 #define MAX_VIRTUAL_DELEGATE_OFFSET 32
5930
5931 static gpointer
5932 get_delegate_virtual_invoke_impl (MonoTrampInfo **info, gboolean load_imt_reg, int offset)
5933 {
5934         guint8 *code, *start;
5935         int size = 24;
5936         char *tramp_name;
5937         GSList *unwind_ops;
5938
5939         if (offset / (int)sizeof (gpointer) > MAX_VIRTUAL_DELEGATE_OFFSET)
5940                 return NULL;
5941
5942         /*
5943          * The stack contains:
5944          * <delegate>
5945          * <return addr>
5946          */
5947         start = code = mono_global_codeman_reserve (size);
5948
5949         unwind_ops = mono_arch_get_cie_program ();
5950
5951         /* Replace the this argument with the target */
5952         x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
5953         x86_mov_reg_membase (code, X86_ECX, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 4);
5954         x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
5955
5956         if (load_imt_reg) {
5957                 /* Load the IMT reg */
5958                 x86_mov_reg_membase (code, MONO_ARCH_IMT_REG, X86_EAX, MONO_STRUCT_OFFSET (MonoDelegate, method), 4);
5959         }
5960
5961         /* Load the vtable */
5962         x86_mov_reg_membase (code, X86_EAX, X86_ECX, MONO_STRUCT_OFFSET (MonoObject, vtable), 4);
5963         x86_jump_membase (code, X86_EAX, offset);
5964         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
5965
5966         tramp_name = mono_get_delegate_virtual_invoke_impl_name (load_imt_reg, offset);
5967         *info = mono_tramp_info_create (tramp_name, start, code - start, NULL, unwind_ops);
5968         g_free (tramp_name);
5969
5970
5971         return start;
5972 }
5973
5974 GSList*
5975 mono_arch_get_delegate_invoke_impls (void)
5976 {
5977         GSList *res = NULL;
5978         MonoTrampInfo *info;
5979         int i;
5980
5981         get_delegate_invoke_impl (&info, TRUE, 0);
5982         res = g_slist_prepend (res, info);
5983
5984         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
5985                 get_delegate_invoke_impl (&info, FALSE, i);
5986                 res = g_slist_prepend (res, info);
5987         }
5988
5989         for (i = 0; i <= MAX_VIRTUAL_DELEGATE_OFFSET; ++i) {
5990                 get_delegate_virtual_invoke_impl (&info, TRUE, - i * SIZEOF_VOID_P);
5991                 res = g_slist_prepend (res, info);
5992
5993                 get_delegate_virtual_invoke_impl (&info, FALSE, i * SIZEOF_VOID_P);
5994                 res = g_slist_prepend (res, info);
5995         }
5996
5997         return res;
5998 }
5999
6000 gpointer
6001 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
6002 {
6003         guint8 *code, *start;
6004
6005         if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
6006                 return NULL;
6007
6008         /* FIXME: Support more cases */
6009         if (MONO_TYPE_ISSTRUCT (sig->ret))
6010                 return NULL;
6011
6012         /*
6013          * The stack contains:
6014          * <delegate>
6015          * <return addr>
6016          */
6017
6018         if (has_target) {
6019                 static guint8* cached = NULL;
6020                 if (cached)
6021                         return cached;
6022
6023                 if (mono_aot_only) {
6024                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
6025                 } else {
6026                         MonoTrampInfo *info;
6027                         start = get_delegate_invoke_impl (&info, TRUE, 0);
6028                         mono_tramp_info_register (info, NULL);
6029                 }
6030
6031                 mono_memory_barrier ();
6032
6033                 cached = start;
6034         } else {
6035                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
6036                 int i = 0;
6037
6038                 for (i = 0; i < sig->param_count; ++i)
6039                         if (!mono_is_regsize_var (sig->params [i]))
6040                                 return NULL;
6041
6042                 code = cache [sig->param_count];
6043                 if (code)
6044                         return code;
6045
6046                 if (mono_aot_only) {
6047                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
6048                         start = mono_aot_get_trampoline (name);
6049                         g_free (name);
6050                 } else {
6051                         MonoTrampInfo *info;
6052                         start = get_delegate_invoke_impl (&info, FALSE, sig->param_count);
6053                         mono_tramp_info_register (info, NULL);
6054                 }
6055
6056                 mono_memory_barrier ();
6057
6058                 cache [sig->param_count] = start;
6059         }
6060
6061         return start;
6062 }
6063
6064 gpointer
6065 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
6066 {
6067         MonoTrampInfo *info;
6068         gpointer code;
6069
6070         code = get_delegate_virtual_invoke_impl (&info, load_imt_reg, offset);
6071         if (code)
6072                 mono_tramp_info_register (info, NULL);
6073         return code;
6074 }
6075
6076 mgreg_t
6077 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
6078 {
6079         switch (reg) {
6080         case X86_EAX: return ctx->eax;
6081         case X86_EBX: return ctx->ebx;
6082         case X86_ECX: return ctx->ecx;
6083         case X86_EDX: return ctx->edx;
6084         case X86_ESP: return ctx->esp;
6085         case X86_EBP: return ctx->ebp;
6086         case X86_ESI: return ctx->esi;
6087         case X86_EDI: return ctx->edi;
6088         default:
6089                 g_assert_not_reached ();
6090                 return 0;
6091         }
6092 }
6093
6094 void
6095 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
6096 {
6097         switch (reg) {
6098         case X86_EAX:
6099                 ctx->eax = val;
6100                 break;
6101         case X86_EBX:
6102                 ctx->ebx = val;
6103                 break;
6104         case X86_ECX:
6105                 ctx->ecx = val;
6106                 break;
6107         case X86_EDX:
6108                 ctx->edx = val;
6109                 break;
6110         case X86_ESP:
6111                 ctx->esp = val;
6112                 break;
6113         case X86_EBP:
6114                 ctx->ebp = val;
6115                 break;
6116         case X86_ESI:
6117                 ctx->esi = val;
6118                 break;
6119         case X86_EDI:
6120                 ctx->edi = val;
6121                 break;
6122         default:
6123                 g_assert_not_reached ();
6124         }
6125 }
6126
6127 #ifdef MONO_ARCH_SIMD_INTRINSICS
6128
6129 static MonoInst*
6130 get_float_to_x_spill_area (MonoCompile *cfg)
6131 {
6132         if (!cfg->fconv_to_r8_x_var) {
6133                 cfg->fconv_to_r8_x_var = mono_compile_create_var (cfg, &mono_defaults.double_class->byval_arg, OP_LOCAL);
6134                 cfg->fconv_to_r8_x_var->flags |= MONO_INST_VOLATILE; /*FIXME, use the don't regalloc flag*/
6135         }
6136         return cfg->fconv_to_r8_x_var;
6137 }
6138
6139 /*
6140  * Convert all fconv opts that MONO_OPT_SSE2 would get wrong.
6141  */
6142 void
6143 mono_arch_decompose_opts (MonoCompile *cfg, MonoInst *ins)
6144 {
6145         MonoInst *fconv;
6146         int dreg, src_opcode;
6147
6148         if (!(cfg->opt & MONO_OPT_SSE2) || !(cfg->opt & MONO_OPT_SIMD) || COMPILE_LLVM (cfg))
6149                 return;
6150
6151         switch (src_opcode = ins->opcode) {
6152         case OP_FCONV_TO_I1:
6153         case OP_FCONV_TO_U1:
6154         case OP_FCONV_TO_I2:
6155         case OP_FCONV_TO_U2:
6156         case OP_FCONV_TO_I4:
6157         case OP_FCONV_TO_I:
6158                 break;
6159         default:
6160                 return;
6161         }
6162
6163         /* dreg is the IREG and sreg1 is the FREG */
6164         MONO_INST_NEW (cfg, fconv, OP_FCONV_TO_R8_X);
6165         fconv->klass = NULL; /*FIXME, what can I use here as the Mono.Simd lib might not be loaded yet*/
6166         fconv->sreg1 = ins->sreg1;
6167         fconv->dreg = mono_alloc_ireg (cfg);
6168         fconv->type = STACK_VTYPE;
6169         fconv->backend.spill_var = get_float_to_x_spill_area (cfg);
6170
6171         mono_bblock_insert_before_ins (cfg->cbb, ins, fconv);
6172
6173         dreg = ins->dreg;
6174         NULLIFY_INS (ins);
6175         ins->opcode = OP_XCONV_R8_TO_I4;
6176
6177         ins->klass = mono_defaults.int32_class;
6178         ins->sreg1 = fconv->dreg;
6179         ins->dreg = dreg;
6180         ins->type = STACK_I4;
6181         ins->backend.source_opcode = src_opcode;
6182 }
6183
6184 #endif /* #ifdef MONO_ARCH_SIMD_INTRINSICS */
6185
6186 void
6187 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
6188 {
6189         MonoInst *ins;
6190         int vreg;
6191
6192         if (long_ins->opcode == OP_LNEG) {
6193                 ins = long_ins;
6194                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, MONO_LVREG_LS (ins->dreg), MONO_LVREG_LS (ins->sreg1));
6195                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ADC_IMM, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->sreg1), 0);
6196                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->dreg));
6197                 NULLIFY_INS (ins);
6198                 return;
6199         }
6200
6201 #ifdef MONO_ARCH_SIMD_INTRINSICS
6202
6203         if (!(cfg->opt & MONO_OPT_SIMD))
6204                 return;
6205
6206         /*TODO move this to simd-intrinsic.c once we support sse 4.1 dword extractors since we need the runtime caps info */
6207         switch (long_ins->opcode) {
6208         case OP_EXTRACT_I8:
6209                 vreg = long_ins->sreg1;
6210
6211                 if (long_ins->inst_c0) {
6212                         MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6213                         ins->klass = long_ins->klass;
6214                         ins->sreg1 = long_ins->sreg1;
6215                         ins->inst_c0 = 2;
6216                         ins->type = STACK_VTYPE;
6217                         ins->dreg = vreg = alloc_ireg (cfg);
6218                         MONO_ADD_INS (cfg->cbb, ins);
6219                 }
6220
6221                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6222                 ins->klass = mono_defaults.int32_class;
6223                 ins->sreg1 = vreg;
6224                 ins->type = STACK_I4;
6225                 ins->dreg = MONO_LVREG_LS (long_ins->dreg);
6226                 MONO_ADD_INS (cfg->cbb, ins);
6227
6228                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6229                 ins->klass = long_ins->klass;
6230                 ins->sreg1 = long_ins->sreg1;
6231                 ins->inst_c0 = long_ins->inst_c0 ? 3 : 1;
6232                 ins->type = STACK_VTYPE;
6233                 ins->dreg = vreg = alloc_ireg (cfg);
6234                 MONO_ADD_INS (cfg->cbb, ins);
6235
6236                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6237                 ins->klass = mono_defaults.int32_class;
6238                 ins->sreg1 = vreg;
6239                 ins->type = STACK_I4;
6240                 ins->dreg = MONO_LVREG_MS (long_ins->dreg);
6241                 MONO_ADD_INS (cfg->cbb, ins);
6242
6243                 long_ins->opcode = OP_NOP;
6244                 break;
6245         case OP_INSERTX_I8_SLOW:
6246                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6247                 ins->dreg = long_ins->dreg;
6248                 ins->sreg1 = long_ins->dreg;
6249                 ins->sreg2 = MONO_LVREG_LS (long_ins->sreg2);
6250                 ins->inst_c0 = long_ins->inst_c0 * 2;
6251                 MONO_ADD_INS (cfg->cbb, ins);
6252
6253                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6254                 ins->dreg = long_ins->dreg;
6255                 ins->sreg1 = long_ins->dreg;
6256                 ins->sreg2 = MONO_LVREG_MS (long_ins->sreg2);
6257                 ins->inst_c0 = long_ins->inst_c0 * 2 + 1;
6258                 MONO_ADD_INS (cfg->cbb, ins);
6259
6260                 long_ins->opcode = OP_NOP;
6261                 break;
6262         case OP_EXPAND_I8:
6263                 MONO_INST_NEW (cfg, ins, OP_ICONV_TO_X);
6264                 ins->dreg = long_ins->dreg;
6265                 ins->sreg1 = MONO_LVREG_LS (long_ins->sreg1);
6266                 ins->klass = long_ins->klass;
6267                 ins->type = STACK_VTYPE;
6268                 MONO_ADD_INS (cfg->cbb, ins);
6269
6270                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6271                 ins->dreg = long_ins->dreg;
6272                 ins->sreg1 = long_ins->dreg;
6273                 ins->sreg2 = MONO_LVREG_MS (long_ins->sreg1);
6274                 ins->inst_c0 = 1;
6275                 ins->klass = long_ins->klass;
6276                 ins->type = STACK_VTYPE;
6277                 MONO_ADD_INS (cfg->cbb, ins);
6278
6279                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6280                 ins->dreg = long_ins->dreg;
6281                 ins->sreg1 = long_ins->dreg;;
6282                 ins->inst_c0 = 0x44; /*Magic number for swizzling (X,Y,X,Y)*/
6283                 ins->klass = long_ins->klass;
6284                 ins->type = STACK_VTYPE;
6285                 MONO_ADD_INS (cfg->cbb, ins);
6286
6287                 long_ins->opcode = OP_NOP;
6288                 break;
6289         }
6290 #endif /* MONO_ARCH_SIMD_INTRINSICS */
6291 }
6292
6293 /*MONO_ARCH_HAVE_HANDLER_BLOCK_GUARD*/
6294 gpointer
6295 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
6296 {
6297         int offset;
6298         gpointer *sp, old_value;
6299         char *bp;
6300
6301         offset = clause->exvar_offset;
6302
6303         /*Load the spvar*/
6304         bp = MONO_CONTEXT_GET_BP (ctx);
6305         sp = *(gpointer*)(bp + offset);
6306
6307         old_value = *sp;
6308         if (old_value < ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
6309                 return old_value;
6310
6311         *sp = new_value;
6312
6313         return old_value;
6314 }
6315
6316 /*
6317  * mono_aot_emit_load_got_addr:
6318  *
6319  *   Emit code to load the got address.
6320  * On x86, the result is placed into EBX.
6321  */
6322 guint8*
6323 mono_arch_emit_load_got_addr (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji)
6324 {
6325         x86_call_imm (code, 0);
6326         /*
6327          * The patch needs to point to the pop, since the GOT offset needs
6328          * to be added to that address.
6329          */
6330         if (cfg)
6331                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6332         else
6333                 *ji = mono_patch_info_list_prepend (*ji, code - start, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6334         x86_pop_reg (code, MONO_ARCH_GOT_REG);
6335         x86_alu_reg_imm (code, X86_ADD, MONO_ARCH_GOT_REG, 0xf0f0f0f0);
6336
6337         return code;
6338 }
6339
6340 static guint8*
6341 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target)
6342 {
6343         if (cfg)
6344                 mono_add_patch_info (cfg, code - cfg->native_code, tramp_type, target);
6345         else
6346                 g_assert_not_reached ();
6347         x86_mov_reg_membase (code, dreg, MONO_ARCH_GOT_REG, 0xf0f0f0f0, 4);
6348         return code;
6349 }
6350
6351 /*
6352  * mono_arch_emit_load_aotconst:
6353  *
6354  *   Emit code to load the contents of the GOT slot identified by TRAMP_TYPE and
6355  * TARGET from the mscorlib GOT in full-aot code.
6356  * On x86, the GOT address is assumed to be in EBX, and the result is placed into
6357  * EAX.
6358  */
6359 guint8*
6360 mono_arch_emit_load_aotconst (guint8 *start, guint8 *code, MonoJumpInfo **ji, MonoJumpInfoType tramp_type, gconstpointer target)
6361 {
6362         /* Load the mscorlib got address */
6363         x86_mov_reg_membase (code, X86_EAX, MONO_ARCH_GOT_REG, sizeof (gpointer), 4);
6364         *ji = mono_patch_info_list_prepend (*ji, code - start, tramp_type, target);
6365         /* arch_emit_got_access () patches this */
6366         x86_mov_reg_membase (code, X86_EAX, X86_EAX, 0xf0f0f0f0, 4);
6367
6368         return code;
6369 }
6370
6371 /* Can't put this into mini-x86.h */
6372 gpointer
6373 mono_x86_get_signal_exception_trampoline (MonoTrampInfo **info, gboolean aot);
6374
6375 GSList *
6376 mono_arch_get_trampolines (gboolean aot)
6377 {
6378         MonoTrampInfo *info;
6379         GSList *tramps = NULL;
6380
6381         mono_x86_get_signal_exception_trampoline (&info, aot);
6382
6383         tramps = g_slist_append (tramps, info);
6384
6385         return tramps;
6386 }
6387
6388 /* Soft Debug support */
6389 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
6390
6391 /*
6392  * mono_arch_set_breakpoint:
6393  *
6394  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
6395  * The location should contain code emitted by OP_SEQ_POINT.
6396  */
6397 void
6398 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
6399 {
6400         guint8 *code = ip + OP_SEQ_POINT_BP_OFFSET;
6401
6402         g_assert (code [0] == 0x90);
6403         x86_call_membase (code, X86_ECX, 0);
6404 }
6405
6406 /*
6407  * mono_arch_clear_breakpoint:
6408  *
6409  *   Clear the breakpoint at IP.
6410  */
6411 void
6412 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
6413 {
6414         guint8 *code = ip + OP_SEQ_POINT_BP_OFFSET;
6415         int i;
6416
6417         for (i = 0; i < 2; ++i)
6418                 x86_nop (code);
6419 }
6420
6421 /*
6422  * mono_arch_start_single_stepping:
6423  *
6424  *   Start single stepping.
6425  */
6426 void
6427 mono_arch_start_single_stepping (void)
6428 {
6429         ss_trampoline = mini_get_single_step_trampoline ();
6430 }
6431
6432 /*
6433  * mono_arch_stop_single_stepping:
6434  *
6435  *   Stop single stepping.
6436  */
6437 void
6438 mono_arch_stop_single_stepping (void)
6439 {
6440         ss_trampoline = NULL;
6441 }
6442
6443 /*
6444  * mono_arch_is_single_step_event:
6445  *
6446  *   Return whenever the machine state in SIGCTX corresponds to a single
6447  * step event.
6448  */
6449 gboolean
6450 mono_arch_is_single_step_event (void *info, void *sigctx)
6451 {
6452         /* We use soft breakpoints */
6453         return FALSE;
6454 }
6455
6456 gboolean
6457 mono_arch_is_breakpoint_event (void *info, void *sigctx)
6458 {
6459         /* We use soft breakpoints */
6460         return FALSE;
6461 }
6462
6463 #define BREAKPOINT_SIZE 2
6464
6465 /*
6466  * mono_arch_skip_breakpoint:
6467  *
6468  *   See mini-amd64.c for docs.
6469  */
6470 void
6471 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
6472 {
6473         g_assert_not_reached ();
6474 }
6475
6476 /*
6477  * mono_arch_skip_single_step:
6478  *
6479  *   See mini-amd64.c for docs.
6480  */
6481 void
6482 mono_arch_skip_single_step (MonoContext *ctx)
6483 {
6484         g_assert_not_reached ();
6485 }
6486
6487 /*
6488  * mono_arch_get_seq_point_info:
6489  *
6490  *   See mini-amd64.c for docs.
6491  */
6492 gpointer
6493 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
6494 {
6495         NOT_IMPLEMENTED;
6496         return NULL;
6497 }
6498
6499 void
6500 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
6501 {
6502         ext->lmf.previous_lmf = (gsize)prev_lmf;
6503         /* Mark that this is a MonoLMFExt */
6504         ext->lmf.previous_lmf = (gsize)(gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
6505         ext->lmf.ebp = (gssize)ext;
6506 }
6507
6508 #endif
6509
6510 gboolean
6511 mono_arch_opcode_supported (int opcode)
6512 {
6513         switch (opcode) {
6514         case OP_ATOMIC_ADD_I4:
6515         case OP_ATOMIC_EXCHANGE_I4:
6516         case OP_ATOMIC_CAS_I4:
6517         case OP_ATOMIC_LOAD_I1:
6518         case OP_ATOMIC_LOAD_I2:
6519         case OP_ATOMIC_LOAD_I4:
6520         case OP_ATOMIC_LOAD_U1:
6521         case OP_ATOMIC_LOAD_U2:
6522         case OP_ATOMIC_LOAD_U4:
6523         case OP_ATOMIC_LOAD_R4:
6524         case OP_ATOMIC_LOAD_R8:
6525         case OP_ATOMIC_STORE_I1:
6526         case OP_ATOMIC_STORE_I2:
6527         case OP_ATOMIC_STORE_I4:
6528         case OP_ATOMIC_STORE_U1:
6529         case OP_ATOMIC_STORE_U2:
6530         case OP_ATOMIC_STORE_U4:
6531         case OP_ATOMIC_STORE_R4:
6532         case OP_ATOMIC_STORE_R8:
6533                 return TRUE;
6534         default:
6535                 return FALSE;
6536         }
6537 }
6538
6539 CallInfo*
6540 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
6541 {
6542         return get_call_info (mp, sig);
6543 }