mono/mini/mini-x86.c

   1 /*
   2  * mini-x86.c: x86 backend for the Mono code generator
   3  *
   4  * Authors:
   5  *   Paolo Molaro (lupus@ximian.com)
   6  *   Dietmar Maurer (dietmar@ximian.com)
   7  *   Patrik Torstensson
   8  *
   9  * Copyright 2003 Ximian, Inc.
  10  * Copyright 2003-2011 Novell Inc.
  11  * Copyright 2011 Xamarin Inc.
  12  */
  13 #include "mini.h"
  14 #include <string.h>
  15 #include <math.h>
  16 #ifdef HAVE_UNISTD_H
  17 #include <unistd.h>
  18 #endif
  19
  20 #include <mono/metadata/appdomain.h>
  21 #include <mono/metadata/debug-helpers.h>
  22 #include <mono/metadata/threads.h>
  23 #include <mono/metadata/profiler-private.h>
  24 #include <mono/metadata/mono-debug.h>
  25 #include <mono/metadata/gc-internal.h>
  26 #include <mono/utils/mono-math.h>
  27 #include <mono/utils/mono-counters.h>
  28 #include <mono/utils/mono-mmap.h>
  29 #include <mono/utils/mono-memory-model.h>
  30 #include <mono/utils/mono-hwcap-x86.h>
  31
  32 #include "trace.h"
  33 #include "mini-x86.h"
  34 #include "cpu-x86.h"
  35 #include "ir-emit.h"
  36 #include "mini-gc.h"
  37
  38 #ifndef TARGET_WIN32
  39 #ifdef MONO_XEN_OPT
  40 static gboolean optimize_for_xen = TRUE;
  41 #else
  42 #define optimize_for_xen 0
  43 #endif
  44 #endif
  45
  46 /* This mutex protects architecture specific caches */
  47 #define mono_mini_arch_lock() EnterCriticalSection (&mini_arch_mutex)
  48 #define mono_mini_arch_unlock() LeaveCriticalSection (&mini_arch_mutex)
  49 static CRITICAL_SECTION mini_arch_mutex;
  50
  51 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  52
  53 #define ARGS_OFFSET 8
  54
  55 #ifdef TARGET_WIN32
  56 /* Under windows, the default pinvoke calling convention is stdcall */
  57 #define CALLCONV_IS_STDCALL(sig) ((((sig)->call_convention) == MONO_CALL_STDCALL) || ((sig)->pinvoke && ((sig)->call_convention) == MONO_CALL_DEFAULT) || ((sig)->pinvoke && ((sig)->call_convention) == MONO_CALL_THISCALL))
  58 #else
  59 #define CALLCONV_IS_STDCALL(sig) (((sig)->call_convention) == MONO_CALL_STDCALL || ((sig)->pinvoke && ((sig)->call_convention) == MONO_CALL_THISCALL))
  60 #endif
  61
  62 #define X86_IS_CALLEE_SAVED_REG(reg) (((reg) == X86_EBX) || ((reg) == X86_EDI) || ((reg) == X86_ESI))
  63
  64 MonoBreakpointInfo
  65 mono_breakpoint_info [MONO_BREAKPOINT_ARRAY_SIZE];
  66
  67 static guint8*
  68 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target);
  69
  70 #ifdef __native_client_codegen__
  71
  72 /* Default alignment for Native Client is 32-byte. */
  73 gint8 nacl_align_byte = -32; /* signed version of 0xe0 */
  74
  75 /* mono_arch_nacl_pad: Add pad bytes of alignment instructions at code,       */
  76 /* Check that alignment doesn't cross an alignment boundary.        */
  77 guint8 *
  78 mono_arch_nacl_pad (guint8 *code, int pad)
  79 {
  80         const int kMaxPadding = 7;    /* see x86-codegen.h: x86_padding() */
  81
  82         if (pad == 0) return code;
  83         /* assertion: alignment cannot cross a block boundary */
  84         g_assert(((uintptr_t)code & (~kNaClAlignmentMask)) ==
  85                          (((uintptr_t)code + pad - 1) & (~kNaClAlignmentMask)));
  86         while (pad >= kMaxPadding) {
  87                 x86_padding (code, kMaxPadding);
  88                 pad -= kMaxPadding;
  89         }
  90         if (pad != 0) x86_padding (code, pad);
  91         return code;
  92 }
  93
  94 guint8 *
  95 mono_arch_nacl_skip_nops (guint8 *code)
  96 {
  97         x86_skip_nops (code);
  98         return code;
  99 }
 100
 101 #endif /* __native_client_codegen__ */
 102
 103 /*
 104  * The code generated for sequence points reads from this location, which is
 105  * made read-only when single stepping is enabled.
 106  */
 107 static gpointer ss_trigger_page;
 108
 109 /* Enabled breakpoints read from this trigger page */
 110 static gpointer bp_trigger_page;
 111
 112 const char*
 113 mono_arch_regname (int reg)
 114 {
 115         switch (reg) {
 116         case X86_EAX: return "%eax";
 117         case X86_EBX: return "%ebx";
 118         case X86_ECX: return "%ecx";
 119         case X86_EDX: return "%edx";
 120         case X86_ESP: return "%esp";
 121         case X86_EBP: return "%ebp";
 122         case X86_EDI: return "%edi";
 123         case X86_ESI: return "%esi";
 124         }
 125         return "unknown";
 126 }
 127
 128 const char*
 129 mono_arch_fregname (int reg)
 130 {
 131         switch (reg) {
 132         case 0:
 133                 return "%fr0";
 134         case 1:
 135                 return "%fr1";
 136         case 2:
 137                 return "%fr2";
 138         case 3:
 139                 return "%fr3";
 140         case 4:
 141                 return "%fr4";
 142         case 5:
 143                 return "%fr5";
 144         case 6:
 145                 return "%fr6";
 146         case 7:
 147                 return "%fr7";
 148         default:
 149                 return "unknown";
 150         }
 151 }
 152
 153 const char *
 154 mono_arch_xregname (int reg)
 155 {
 156         switch (reg) {
 157         case 0:
 158                 return "%xmm0";
 159         case 1:
 160                 return "%xmm1";
 161         case 2:
 162                 return "%xmm2";
 163         case 3:
 164                 return "%xmm3";
 165         case 4:
 166                 return "%xmm4";
 167         case 5:
 168                 return "%xmm5";
 169         case 6:
 170                 return "%xmm6";
 171         case 7:
 172                 return "%xmm7";
 173         default:
 174                 return "unknown";
 175         }
 176 }
 177
 178 void
 179 mono_x86_patch (unsigned char* code, gpointer target)
 180 {
 181         x86_patch (code, (unsigned char*)target);
 182 }
 183
 184 typedef enum {
 185         ArgInIReg,
 186         ArgInFloatSSEReg,
 187         ArgInDoubleSSEReg,
 188         ArgOnStack,
 189         ArgValuetypeInReg,
 190         ArgOnFloatFpStack,
 191         ArgOnDoubleFpStack,
 192         /* gsharedvt argument passed by addr */
 193         ArgGSharedVt,
 194         ArgNone
 195 } ArgStorage;
 196
 197 typedef struct {
 198         gint16 offset;
 199         gint8  reg;
 200         ArgStorage storage;
 201         int nslots;
 202         gboolean is_pair;
 203
 204         /* Only if storage == ArgValuetypeInReg */
 205         ArgStorage pair_storage [2];
 206         gint8 pair_regs [2];
 207 } ArgInfo;
 208
 209 typedef struct {
 210         int nargs;
 211         guint32 stack_usage;
 212         guint32 reg_usage;
 213         guint32 freg_usage;
 214         gboolean need_stack_align;
 215         guint32 stack_align_amount;
 216         gboolean vtype_retaddr;
 217         /* The index of the vret arg in the argument list */
 218         int vret_arg_index;
 219         int vret_arg_offset;
 220         ArgInfo ret;
 221         ArgInfo sig_cookie;
 222         ArgInfo args [1];
 223 } CallInfo;
 224
 225 #define FLOAT_PARAM_REGS 0
 226
 227 static const guint32 thiscall_param_regs [] = { X86_ECX, X86_NREG };
 228
 229 static const guint32 *callconv_param_regs(MonoMethodSignature *sig)
 230 {
 231         if (!sig->pinvoke)
 232                 return NULL;
 233
 234         switch (sig->call_convention) {
 235         case MONO_CALL_THISCALL:
 236                  return thiscall_param_regs;
 237         default:
 238                  return NULL;
 239         }
 240 }
 241
 242 #if defined(TARGET_WIN32) || defined(__APPLE__) || defined(__FreeBSD__)
 243 #define SMALL_STRUCTS_IN_REGS
 244 static X86_Reg_No return_regs [] = { X86_EAX, X86_EDX };
 245 #endif
 246
 247 static void inline
 248 add_general (guint32 *gr, const guint32 *param_regs, guint32 *stack_size, ArgInfo *ainfo)
 249 {
 250     ainfo->offset = *stack_size;
 251
 252     if (!param_regs || param_regs [*gr] == X86_NREG) {
 253                 ainfo->storage = ArgOnStack;
 254                 ainfo->nslots = 1;
 255                 (*stack_size) += sizeof (gpointer);
 256     }
 257     else {
 258                 ainfo->storage = ArgInIReg;
 259                 ainfo->reg = param_regs [*gr];
 260                 (*gr) ++;
 261     }
 262 }
 263
 264 static void inline
 265 add_general_pair (guint32 *gr, const guint32 *param_regs , guint32 *stack_size, ArgInfo *ainfo)
 266 {
 267         ainfo->offset = *stack_size;
 268
 269         g_assert(!param_regs || param_regs[*gr] == X86_NREG);
 270
 271         ainfo->storage = ArgOnStack;
 272         (*stack_size) += sizeof (gpointer) * 2;
 273         ainfo->nslots = 2;
 274 }
 275
 276 static void inline
 277 add_float (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo, gboolean is_double)
 278 {
 279     ainfo->offset = *stack_size;
 280
 281     if (*gr >= FLOAT_PARAM_REGS) {
 282                 ainfo->storage = ArgOnStack;
 283                 (*stack_size) += is_double ? 8 : 4;
 284                 ainfo->nslots = is_double ? 2 : 1;
 285     }
 286     else {
 287                 /* A double register */
 288                 if (is_double)
 289                         ainfo->storage = ArgInDoubleSSEReg;
 290                 else
 291                         ainfo->storage = ArgInFloatSSEReg;
 292                 ainfo->reg = *gr;
 293                 (*gr) += 1;
 294     }
 295 }
 296
 297
 298 static void
 299 add_valuetype (MonoGenericSharingContext *gsctx, MonoMethodSignature *sig, ArgInfo *ainfo, MonoType *type,
 300                gboolean is_return,
 301                guint32 *gr, const guint32 *param_regs, guint32 *fr, guint32 *stack_size)
 302 {
 303         guint32 size;
 304         MonoClass *klass;
 305
 306         klass = mono_class_from_mono_type (type);
 307         size = mini_type_stack_size_full (gsctx, &klass->byval_arg, NULL, sig->pinvoke);
 308
 309 #ifdef SMALL_STRUCTS_IN_REGS
 310         if (sig->pinvoke && is_return) {
 311                 MonoMarshalType *info;
 312
 313                 /*
 314                  * the exact rules are not very well documented, the code below seems to work with the
 315                  * code generated by gcc 3.3.3 -mno-cygwin.
 316                  */
 317                 info = mono_marshal_load_type_info (klass);
 318                 g_assert (info);
 319
 320                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 321
 322                 /* Special case structs with only a float member */
 323                 if (info->num_fields == 1) {
 324                         int ftype = mini_replace_type (info->fields [0].field->type)->type;
 325                         if ((info->native_size == 8) && (ftype == MONO_TYPE_R8)) {
 326                                 ainfo->storage = ArgValuetypeInReg;
 327                                 ainfo->pair_storage [0] = ArgOnDoubleFpStack;
 328                                 return;
 329                         }
 330                         if ((info->native_size == 4) && (ftype == MONO_TYPE_R4)) {
 331                                 ainfo->storage = ArgValuetypeInReg;
 332                                 ainfo->pair_storage [0] = ArgOnFloatFpStack;
 333                                 return;
 334                         }
 335                 }
 336                 if ((info->native_size == 1) || (info->native_size == 2) || (info->native_size == 4) || (info->native_size == 8)) {
 337                         ainfo->storage = ArgValuetypeInReg;
 338                         ainfo->pair_storage [0] = ArgInIReg;
 339                         ainfo->pair_regs [0] = return_regs [0];
 340                         if (info->native_size > 4) {
 341                                 ainfo->pair_storage [1] = ArgInIReg;
 342                                 ainfo->pair_regs [1] = return_regs [1];
 343                         }
 344                         return;
 345                 }
 346         }
 347 #endif
 348
 349         if (param_regs && param_regs [*gr] != X86_NREG && !is_return) {
 350                 g_assert (size <= 4);
 351                 ainfo->storage = ArgValuetypeInReg;
 352                 ainfo->reg = param_regs [*gr];
 353                 (*gr)++;
 354                 return;
 355         }
 356
 357         ainfo->offset = *stack_size;
 358         ainfo->storage = ArgOnStack;
 359         *stack_size += ALIGN_TO (size, sizeof (gpointer));
 360         ainfo->nslots = ALIGN_TO (size, sizeof (gpointer)) / sizeof (gpointer);
 361 }
 362
 363 /*
 364  * get_call_info:
 365  *
 366  *  Obtain information about a call according to the calling convention.
 367  * For x86 ELF, see the "System V Application Binary Interface Intel386
 368  * Architecture Processor Supplment, Fourth Edition" document for more
 369  * information.
 370  * For x86 win32, see ???.
 371  */
 372 static CallInfo*
 373 get_call_info_internal (MonoGenericSharingContext *gsctx, CallInfo *cinfo, MonoMethodSignature *sig)
 374 {
 375         guint32 i, gr, fr, pstart;
 376         const guint32 *param_regs;
 377         MonoType *ret_type;
 378         int n = sig->hasthis + sig->param_count;
 379         guint32 stack_size = 0;
 380         gboolean is_pinvoke = sig->pinvoke;
 381
 382         gr = 0;
 383         fr = 0;
 384         cinfo->nargs = n;
 385
 386         param_regs = callconv_param_regs(sig);
 387
 388         /* return value */
 389         {
 390                 ret_type = mini_type_get_underlying_type (gsctx, sig->ret);
 391                 switch (ret_type->type) {
 392                 case MONO_TYPE_BOOLEAN:
 393                 case MONO_TYPE_I1:
 394                 case MONO_TYPE_U1:
 395                 case MONO_TYPE_I2:
 396                 case MONO_TYPE_U2:
 397                 case MONO_TYPE_CHAR:
 398                 case MONO_TYPE_I4:
 399                 case MONO_TYPE_U4:
 400                 case MONO_TYPE_I:
 401                 case MONO_TYPE_U:
 402                 case MONO_TYPE_PTR:
 403                 case MONO_TYPE_FNPTR:
 404                 case MONO_TYPE_CLASS:
 405                 case MONO_TYPE_OBJECT:
 406                 case MONO_TYPE_SZARRAY:
 407                 case MONO_TYPE_ARRAY:
 408                 case MONO_TYPE_STRING:
 409                         cinfo->ret.storage = ArgInIReg;
 410                         cinfo->ret.reg = X86_EAX;
 411                         break;
 412                 case MONO_TYPE_U8:
 413                 case MONO_TYPE_I8:
 414                         cinfo->ret.storage = ArgInIReg;
 415                         cinfo->ret.reg = X86_EAX;
 416                         cinfo->ret.is_pair = TRUE;
 417                         break;
 418                 case MONO_TYPE_R4:
 419                         cinfo->ret.storage = ArgOnFloatFpStack;
 420                         break;
 421                 case MONO_TYPE_R8:
 422                         cinfo->ret.storage = ArgOnDoubleFpStack;
 423                         break;
 424                 case MONO_TYPE_GENERICINST:
 425                         if (!mono_type_generic_inst_is_valuetype (ret_type)) {
 426                                 cinfo->ret.storage = ArgInIReg;
 427                                 cinfo->ret.reg = X86_EAX;
 428                                 break;
 429                         }
 430                         if (mini_is_gsharedvt_type_gsctx (gsctx, ret_type)) {
 431                                 cinfo->ret.storage = ArgOnStack;
 432                                 cinfo->vtype_retaddr = TRUE;
 433                                 break;
 434                         }
 435                         /* Fall through */
 436                 case MONO_TYPE_VALUETYPE:
 437                 case MONO_TYPE_TYPEDBYREF: {
 438                         guint32 tmp_gr = 0, tmp_fr = 0, tmp_stacksize = 0;
 439
 440                         add_valuetype (gsctx, sig, &cinfo->ret, ret_type, TRUE, &tmp_gr, NULL, &tmp_fr, &tmp_stacksize);
 441                         if (cinfo->ret.storage == ArgOnStack) {
 442                                 cinfo->vtype_retaddr = TRUE;
 443                                 /* The caller passes the address where the value is stored */
 444                         }
 445                         break;
 446                 }
 447                 case MONO_TYPE_VAR:
 448                 case MONO_TYPE_MVAR:
 449                         g_assert (mini_is_gsharedvt_type_gsctx (gsctx, ret_type));
 450                         cinfo->ret.storage = ArgOnStack;
 451                         cinfo->vtype_retaddr = TRUE;
 452                         break;
 453                 case MONO_TYPE_VOID:
 454                         cinfo->ret.storage = ArgNone;
 455                         break;
 456                 default:
 457                         g_error ("Can't handle as return value 0x%x", ret_type->type);
 458                 }
 459         }
 460
 461         pstart = 0;
 462         /*
 463          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
 464          * the first argument, allowing 'this' to be always passed in the first arg reg.
 465          * Also do this if the first argument is a reference type, since virtual calls
 466          * are sometimes made using calli without sig->hasthis set, like in the delegate
 467          * invoke wrappers.
 468          */
 469         if (cinfo->vtype_retaddr && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_type_get_underlying_type (gsctx, sig->params [0]))))) {
 470                 if (sig->hasthis) {
 471                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 472                 } else {
 473                         add_general (&gr, param_regs, &stack_size, &cinfo->args [sig->hasthis + 0]);
 474                         pstart = 1;
 475                 }
 476                 cinfo->vret_arg_offset = stack_size;
 477                 add_general (&gr, NULL, &stack_size, &cinfo->ret);
 478                 cinfo->vret_arg_index = 1;
 479         } else {
 480                 /* this */
 481                 if (sig->hasthis)
 482                         add_general (&gr, param_regs, &stack_size, cinfo->args + 0);
 483
 484                 if (cinfo->vtype_retaddr)
 485                         add_general (&gr, NULL, &stack_size, &cinfo->ret);
 486         }
 487
 488         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == 0)) {
 489                 fr = FLOAT_PARAM_REGS;
 490
 491                 /* Emit the signature cookie just before the implicit arguments */
 492                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 493         }
 494
 495         for (i = pstart; i < sig->param_count; ++i) {
 496                 ArgInfo *ainfo = &cinfo->args [sig->hasthis + i];
 497                 MonoType *ptype;
 498
 499                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
 500                         /* We allways pass the sig cookie on the stack for simplicity */
 501                         /*
 502                          * Prevent implicit arguments + the sig cookie from being passed
 503                          * in registers.
 504                          */
 505                         fr = FLOAT_PARAM_REGS;
 506
 507                         /* Emit the signature cookie just before the implicit arguments */
 508                         add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 509                 }
 510
 511                 if (sig->params [i]->byref) {
 512                         add_general (&gr, param_regs, &stack_size, ainfo);
 513                         continue;
 514                 }
 515                 ptype = mini_type_get_underlying_type (gsctx, sig->params [i]);
 516                 switch (ptype->type) {
 517                 case MONO_TYPE_BOOLEAN:
 518                 case MONO_TYPE_I1:
 519                 case MONO_TYPE_U1:
 520                         add_general (&gr, param_regs, &stack_size, ainfo);
 521                         break;
 522                 case MONO_TYPE_I2:
 523                 case MONO_TYPE_U2:
 524                 case MONO_TYPE_CHAR:
 525                         add_general (&gr, param_regs, &stack_size, ainfo);
 526                         break;
 527                 case MONO_TYPE_I4:
 528                 case MONO_TYPE_U4:
 529                         add_general (&gr, param_regs, &stack_size, ainfo);
 530                         break;
 531                 case MONO_TYPE_I:
 532                 case MONO_TYPE_U:
 533                 case MONO_TYPE_PTR:
 534                 case MONO_TYPE_FNPTR:
 535                 case MONO_TYPE_CLASS:
 536                 case MONO_TYPE_OBJECT:
 537                 case MONO_TYPE_STRING:
 538                 case MONO_TYPE_SZARRAY:
 539                 case MONO_TYPE_ARRAY:
 540                         add_general (&gr, param_regs, &stack_size, ainfo);
 541                         break;
 542                 case MONO_TYPE_GENERICINST:
 543                         if (!mono_type_generic_inst_is_valuetype (ptype)) {
 544                                 add_general (&gr, param_regs, &stack_size, ainfo);
 545                                 break;
 546                         }
 547                         if (mini_is_gsharedvt_type_gsctx (gsctx, ptype)) {
 548                                 /* gsharedvt arguments are passed by ref */
 549                                 add_general (&gr, param_regs, &stack_size, ainfo);
 550                                 g_assert (ainfo->storage == ArgOnStack);
 551                                 ainfo->storage = ArgGSharedVt;
 552                                 break;
 553                         }
 554                         /* Fall through */
 555                 case MONO_TYPE_VALUETYPE:
 556                 case MONO_TYPE_TYPEDBYREF:
 557                         add_valuetype (gsctx, sig, ainfo, ptype, FALSE, &gr, param_regs, &fr, &stack_size);
 558                         break;
 559                 case MONO_TYPE_U8:
 560                 case MONO_TYPE_I8:
 561                         add_general_pair (&gr, param_regs, &stack_size, ainfo);
 562                         break;
 563                 case MONO_TYPE_R4:
 564                         add_float (&fr, &stack_size, ainfo, FALSE);
 565                         break;
 566                 case MONO_TYPE_R8:
 567                         add_float (&fr, &stack_size, ainfo, TRUE);
 568                         break;
 569                 case MONO_TYPE_VAR:
 570                 case MONO_TYPE_MVAR:
 571                         /* gsharedvt arguments are passed by ref */
 572                         g_assert (mini_is_gsharedvt_type_gsctx (gsctx, ptype));
 573                         add_general (&gr, param_regs, &stack_size, ainfo);
 574                         g_assert (ainfo->storage == ArgOnStack);
 575                         ainfo->storage = ArgGSharedVt;
 576                         break;
 577                 default:
 578                         g_error ("unexpected type 0x%x", ptype->type);
 579                         g_assert_not_reached ();
 580                 }
 581         }
 582
 583         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n > 0) && (sig->sentinelpos == sig->param_count)) {
 584                 fr = FLOAT_PARAM_REGS;
 585
 586                 /* Emit the signature cookie just before the implicit arguments */
 587                 add_general (&gr, param_regs, &stack_size, &cinfo->sig_cookie);
 588         }
 589
 590         if (mono_do_x86_stack_align && (stack_size % MONO_ARCH_FRAME_ALIGNMENT) != 0) {
 591                 cinfo->need_stack_align = TRUE;
 592                 cinfo->stack_align_amount = MONO_ARCH_FRAME_ALIGNMENT - (stack_size % MONO_ARCH_FRAME_ALIGNMENT);
 593                 stack_size += cinfo->stack_align_amount;
 594         }
 595
 596         cinfo->stack_usage = stack_size;
 597         cinfo->reg_usage = gr;
 598         cinfo->freg_usage = fr;
 599         return cinfo;
 600 }
 601
 602 static CallInfo*
 603 get_call_info (MonoGenericSharingContext *gsctx, MonoMemPool *mp, MonoMethodSignature *sig)
 604 {
 605         int n = sig->hasthis + sig->param_count;
 606         CallInfo *cinfo;
 607
 608         if (mp)
 609                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 610         else
 611                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 612
 613         return get_call_info_internal (gsctx, cinfo, sig);
 614 }
 615
 616 /*
 617  * mono_arch_get_argument_info:
 618  * @csig:  a method signature
 619  * @param_count: the number of parameters to consider
 620  * @arg_info: an array to store the result infos
 621  *
 622  * Gathers information on parameters such as size, alignment and
 623  * padding. arg_info should be large enought to hold param_count + 1 entries.
 624  *
 625  * Returns the size of the argument area on the stack.
 626  * This should be signal safe, since it is called from
 627  * mono_arch_find_jit_info ().
 628  * FIXME: The metadata calls might not be signal safe.
 629  */
 630 int
 631 mono_arch_get_argument_info (MonoGenericSharingContext *gsctx, MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
 632 {
 633         int len, k, args_size = 0;
 634         int size, pad;
 635         guint32 align;
 636         int offset = 8;
 637         CallInfo *cinfo;
 638
 639         /* Avoid g_malloc as it is not signal safe */
 640         len = sizeof (CallInfo) + (sizeof (ArgInfo) * (csig->param_count + 1));
 641         cinfo = (CallInfo*)g_newa (guint8*, len);
 642         memset (cinfo, 0, len);
 643
 644         cinfo = get_call_info_internal (gsctx, cinfo, csig);
 645
 646         arg_info [0].offset = offset;
 647
 648         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
 649                 args_size += sizeof (gpointer);
 650                 offset += 4;
 651         }
 652
 653         if (csig->hasthis) {
 654                 args_size += sizeof (gpointer);
 655                 offset += 4;
 656         }
 657
 658         if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && csig->hasthis) {
 659                 /* Emitted after this */
 660                 args_size += sizeof (gpointer);
 661                 offset += 4;
 662         }
 663
 664         arg_info [0].size = args_size;
 665
 666         for (k = 0; k < param_count; k++) {
 667                 size = mini_type_stack_size_full (NULL, csig->params [k], &align, csig->pinvoke);
 668
 669                 /* ignore alignment for now */
 670                 align = 1;
 671
 672                 args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 673                 arg_info [k].pad = pad;
 674                 args_size += size;
 675                 arg_info [k + 1].pad = 0;
 676                 arg_info [k + 1].size = size;
 677                 offset += pad;
 678                 arg_info [k + 1].offset = offset;
 679                 offset += size;
 680
 681                 if (k == 0 && cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && !csig->hasthis) {
 682                         /* Emitted after the first arg */
 683                         args_size += sizeof (gpointer);
 684                         offset += 4;
 685                 }
 686         }
 687
 688         if (mono_do_x86_stack_align && !CALLCONV_IS_STDCALL (csig))
 689                 align = MONO_ARCH_FRAME_ALIGNMENT;
 690         else
 691                 align = 4;
 692         args_size += pad = (align - (args_size & (align - 1))) & (align - 1);
 693         arg_info [k].pad = pad;
 694
 695         return args_size;
 696 }
 697
 698 gboolean
 699 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
 700 {
 701         MonoType *callee_ret;
 702         CallInfo *c1, *c2;
 703         gboolean res;
 704
 705         if (cfg->compile_aot && !cfg->full_aot)
 706                 /* OP_TAILCALL doesn't work with AOT */
 707                 return FALSE;
 708
 709         c1 = get_call_info (NULL, NULL, caller_sig);
 710         c2 = get_call_info (NULL, NULL, callee_sig);
 711         /*
 712          * Tail calls with more callee stack usage than the caller cannot be supported, since
 713          * the extra stack space would be left on the stack after the tail call.
 714          */
 715         res = c1->stack_usage >= c2->stack_usage;
 716         callee_ret = mini_replace_type (callee_sig->ret);
 717         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != ArgValuetypeInReg)
 718                 /* An address on the callee's stack is passed as the first argument */
 719                 res = FALSE;
 720
 721         g_free (c1);
 722         g_free (c2);
 723
 724         return res;
 725 }
 726
 727 /*
 728  * Initialize the cpu to execute managed code.
 729  */
 730 void
 731 mono_arch_cpu_init (void)
 732 {
 733         /* spec compliance requires running with double precision */
 734 #ifndef _MSC_VER
 735         guint16 fpcw;
 736
 737         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 738         fpcw &= ~X86_FPCW_PRECC_MASK;
 739         fpcw |= X86_FPCW_PREC_DOUBLE;
 740         __asm__  __volatile__ ("fldcw %0\n": : "m" (fpcw));
 741         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
 742 #else
 743         _control87 (_PC_53, MCW_PC);
 744 #endif
 745 }
 746
 747 /*
 748  * Initialize architecture specific code.
 749  */
 750 void
 751 mono_arch_init (void)
 752 {
 753         InitializeCriticalSection (&mini_arch_mutex);
 754
 755         ss_trigger_page = mono_valloc (NULL, mono_pagesize (), MONO_MMAP_READ);
 756         bp_trigger_page = mono_valloc (NULL, mono_pagesize (), MONO_MMAP_READ|MONO_MMAP_32BIT);
 757         mono_mprotect (bp_trigger_page, mono_pagesize (), 0);
 758
 759         mono_aot_register_jit_icall ("mono_x86_throw_exception", mono_x86_throw_exception);
 760         mono_aot_register_jit_icall ("mono_x86_throw_corlib_exception", mono_x86_throw_corlib_exception);
 761 #if defined(ENABLE_GSHAREDVT)
 762         mono_aot_register_jit_icall ("mono_x86_start_gsharedvt_call", mono_x86_start_gsharedvt_call);
 763 #endif
 764 }
 765
 766 /*
 767  * Cleanup architecture specific code.
 768  */
 769 void
 770 mono_arch_cleanup (void)
 771 {
 772         if (ss_trigger_page)
 773                 mono_vfree (ss_trigger_page, mono_pagesize ());
 774         if (bp_trigger_page)
 775                 mono_vfree (bp_trigger_page, mono_pagesize ());
 776         DeleteCriticalSection (&mini_arch_mutex);
 777 }
 778
 779 /*
 780  * This function returns the optimizations supported on this cpu.
 781  */
 782 guint32
 783 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 784 {
 785 #if !defined(__native_client__)
 786         guint32 opts = 0;
 787
 788         *exclude_mask = 0;
 789
 790         if (mono_hwcap_x86_has_cmov) {
 791                 opts |= MONO_OPT_CMOV;
 792
 793                 if (mono_hwcap_x86_has_fcmov)
 794                         opts |= MONO_OPT_FCMOV;
 795                 else
 796                         *exclude_mask |= MONO_OPT_FCMOV;
 797         } else {
 798                 *exclude_mask |= MONO_OPT_CMOV;
 799         }
 800
 801         if (mono_hwcap_x86_has_sse2)
 802                 opts |= MONO_OPT_SSE2;
 803         else
 804                 *exclude_mask |= MONO_OPT_SSE2;
 805
 806 #ifdef MONO_ARCH_SIMD_INTRINSICS
 807                 /*SIMD intrinsics require at least SSE2.*/
 808                 if (!mono_hwcap_x86_has_sse2)
 809                         *exclude_mask |= MONO_OPT_SIMD;
 810 #endif
 811
 812         return opts;
 813 #else
 814         return MONO_OPT_CMOV | MONO_OPT_FCMOV | MONO_OPT_SSE2;
 815 #endif
 816 }
 817
 818 /*
 819  * This function test for all SSE functions supported.
 820  *
 821  * Returns a bitmask corresponding to all supported versions.
 822  *
 823  */
 824 guint32
 825 mono_arch_cpu_enumerate_simd_versions (void)
 826 {
 827         guint32 sse_opts = 0;
 828
 829         if (mono_hwcap_x86_has_sse1)
 830                 sse_opts |= SIMD_VERSION_SSE1;
 831
 832         if (mono_hwcap_x86_has_sse2)
 833                 sse_opts |= SIMD_VERSION_SSE2;
 834
 835         if (mono_hwcap_x86_has_sse3)
 836                 sse_opts |= SIMD_VERSION_SSE3;
 837
 838         if (mono_hwcap_x86_has_ssse3)
 839                 sse_opts |= SIMD_VERSION_SSSE3;
 840
 841         if (mono_hwcap_x86_has_sse41)
 842                 sse_opts |= SIMD_VERSION_SSE41;
 843
 844         if (mono_hwcap_x86_has_sse42)
 845                 sse_opts |= SIMD_VERSION_SSE42;
 846
 847         if (mono_hwcap_x86_has_sse4a)
 848                 sse_opts |= SIMD_VERSION_SSE4a;
 849
 850         return sse_opts;
 851 }
 852
 853 /*
 854  * Determine whenever the trap whose info is in SIGINFO is caused by
 855  * integer overflow.
 856  */
 857 gboolean
 858 mono_arch_is_int_overflow (void *sigctx, void *info)
 859 {
 860         MonoContext ctx;
 861         guint8* ip;
 862
 863         mono_arch_sigctx_to_monoctx (sigctx, &ctx);
 864
 865         ip = (guint8*)ctx.eip;
 866
 867         if ((ip [0] == 0xf7) && (x86_modrm_mod (ip [1]) == 0x3) && (x86_modrm_reg (ip [1]) == 0x7)) {
 868                 gint32 reg;
 869
 870                 /* idiv REG */
 871                 switch (x86_modrm_rm (ip [1])) {
 872                 case X86_EAX:
 873                         reg = ctx.eax;
 874                         break;
 875                 case X86_ECX:
 876                         reg = ctx.ecx;
 877                         break;
 878                 case X86_EDX:
 879                         reg = ctx.edx;
 880                         break;
 881                 case X86_EBX:
 882                         reg = ctx.ebx;
 883                         break;
 884                 case X86_ESI:
 885                         reg = ctx.esi;
 886                         break;
 887                 case X86_EDI:
 888                         reg = ctx.edi;
 889                         break;
 890                 default:
 891                         g_assert_not_reached ();
 892                         reg = -1;
 893                 }
 894
 895                 if (reg == -1)
 896                         return TRUE;
 897         }
 898
 899         return FALSE;
 900 }
 901
 902 GList *
 903 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
 904 {
 905         GList *vars = NULL;
 906         int i;
 907
 908         for (i = 0; i < cfg->num_varinfo; i++) {
 909                 MonoInst *ins = cfg->varinfo [i];
 910                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
 911
 912                 /* unused vars */
 913                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
 914                         continue;
 915
 916                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
 917                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
 918                         continue;
 919
 920                 /* we dont allocate I1 to registers because there is no simply way to sign extend
 921                  * 8bit quantities in caller saved registers on x86 */
 922                 if (mono_is_regsize_var (ins->inst_vtype) && (ins->inst_vtype->type != MONO_TYPE_I1)) {
 923                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
 924                         g_assert (i == vmv->idx);
 925                         vars = g_list_prepend (vars, vmv);
 926                 }
 927         }
 928
 929         vars = mono_varlist_sort (cfg, vars, 0);
 930
 931         return vars;
 932 }
 933
 934 GList *
 935 mono_arch_get_global_int_regs (MonoCompile *cfg)
 936 {
 937         GList *regs = NULL;
 938
 939         /* we can use 3 registers for global allocation */
 940         regs = g_list_prepend (regs, (gpointer)X86_EBX);
 941         regs = g_list_prepend (regs, (gpointer)X86_ESI);
 942         regs = g_list_prepend (regs, (gpointer)X86_EDI);
 943
 944         return regs;
 945 }
 946
 947 /*
 948  * mono_arch_regalloc_cost:
 949  *
 950  *  Return the cost, in number of memory references, of the action of
 951  * allocating the variable VMV into a register during global register
 952  * allocation.
 953  */
 954 guint32
 955 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
 956 {
 957         MonoInst *ins = cfg->varinfo [vmv->idx];
 958
 959         if (cfg->method->save_lmf)
 960                 /* The register is already saved */
 961                 return (ins->opcode == OP_ARG) ? 1 : 0;
 962         else
 963                 /* push+pop+possible load if it is an argument */
 964                 return (ins->opcode == OP_ARG) ? 3 : 2;
 965 }
 966
 967 static void
 968 set_needs_stack_frame (MonoCompile *cfg, gboolean flag)
 969 {
 970         static int inited = FALSE;
 971         static int count = 0;
 972
 973         if (cfg->arch.need_stack_frame_inited) {
 974                 g_assert (cfg->arch.need_stack_frame == flag);
 975                 return;
 976         }
 977
 978         cfg->arch.need_stack_frame = flag;
 979         cfg->arch.need_stack_frame_inited = TRUE;
 980
 981         if (flag)
 982                 return;
 983
 984         if (!inited) {
 985                 mono_counters_register ("Could eliminate stack frame", MONO_COUNTER_INT|MONO_COUNTER_JIT, &count);
 986                 inited = TRUE;
 987         }
 988         ++count;
 989
 990         //g_print ("will eliminate %s.%s.%s\n", cfg->method->klass->name_space, cfg->method->klass->name, cfg->method->name);
 991 }
 992
 993 static gboolean
 994 needs_stack_frame (MonoCompile *cfg)
 995 {
 996         MonoMethodSignature *sig;
 997         MonoMethodHeader *header;
 998         gboolean result = FALSE;
 999
1000 #if defined(__APPLE__)
1001         /*OSX requires stack frame code to have the correct alignment. */
1002         return TRUE;
1003 #endif
1004
1005         if (cfg->arch.need_stack_frame_inited)
1006                 return cfg->arch.need_stack_frame;
1007
1008         header = cfg->header;
1009         sig = mono_method_signature (cfg->method);
1010
1011         if (cfg->disable_omit_fp)
1012                 result = TRUE;
1013         else if (cfg->flags & MONO_CFG_HAS_ALLOCA)
1014                 result = TRUE;
1015         else if (cfg->method->save_lmf)
1016                 result = TRUE;
1017         else if (cfg->stack_offset)
1018                 result = TRUE;
1019         else if (cfg->param_area)
1020                 result = TRUE;
1021         else if (cfg->flags & (MONO_CFG_HAS_CALLS | MONO_CFG_HAS_ALLOCA | MONO_CFG_HAS_TAIL))
1022                 result = TRUE;
1023         else if (header->num_clauses)
1024                 result = TRUE;
1025         else if (sig->param_count + sig->hasthis)
1026                 result = TRUE;
1027         else if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1028                 result = TRUE;
1029         else if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
1030                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
1031                 result = TRUE;
1032
1033         set_needs_stack_frame (cfg, result);
1034
1035         return cfg->arch.need_stack_frame;
1036 }
1037
1038 /*
1039  * Set var information according to the calling convention. X86 version.
1040  * The locals var stuff should most likely be split in another method.
1041  */
1042 void
1043 mono_arch_allocate_vars (MonoCompile *cfg)
1044 {
1045         MonoMethodSignature *sig;
1046         MonoMethodHeader *header;
1047         MonoInst *inst;
1048         guint32 locals_stack_size, locals_stack_align;
1049         int i, offset;
1050         gint32 *offsets;
1051         CallInfo *cinfo;
1052
1053         header = cfg->header;
1054         sig = mono_method_signature (cfg->method);
1055
1056         cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
1057
1058         cfg->frame_reg = X86_EBP;
1059         offset = 0;
1060
1061         if (cfg->has_atomic_add_new_i4 || cfg->has_atomic_exchange_i4) {
1062                 /* The opcode implementations use callee-saved regs as scratch regs by pushing and pop-ing them, but that is not async safe */
1063                 cfg->used_int_regs |= (1 << X86_EBX) | (1 << X86_EDI) | (1 << X86_ESI);
1064         }
1065
1066         /* Reserve space to save LMF and caller saved registers */
1067
1068         if (cfg->method->save_lmf) {
1069                 /* The LMF var is allocated normally */
1070         } else {
1071                 if (cfg->used_int_regs & (1 << X86_EBX)) {
1072                         offset += 4;
1073                 }
1074
1075                 if (cfg->used_int_regs & (1 << X86_EDI)) {
1076                         offset += 4;
1077                 }
1078
1079                 if (cfg->used_int_regs & (1 << X86_ESI)) {
1080                         offset += 4;
1081                 }
1082         }
1083
1084         switch (cinfo->ret.storage) {
1085         case ArgValuetypeInReg:
1086                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1087                 offset += 8;
1088                 cfg->ret->opcode = OP_REGOFFSET;
1089                 cfg->ret->inst_basereg = X86_EBP;
1090                 cfg->ret->inst_offset = - offset;
1091                 break;
1092         default:
1093                 break;
1094         }
1095
1096         /* Allocate locals */
1097         offsets = mono_allocate_stack_slots (cfg, TRUE, &locals_stack_size, &locals_stack_align);
1098         if (locals_stack_size > MONO_ARCH_MAX_FRAME_SIZE) {
1099                 char *mname = mono_method_full_name (cfg->method, TRUE);
1100                 cfg->exception_type = MONO_EXCEPTION_INVALID_PROGRAM;
1101                 cfg->exception_message = g_strdup_printf ("Method %s stack is too big.", mname);
1102                 g_free (mname);
1103                 return;
1104         }
1105         if (locals_stack_align) {
1106                 int prev_offset = offset;
1107
1108                 offset += (locals_stack_align - 1);
1109                 offset &= ~(locals_stack_align - 1);
1110
1111                 while (prev_offset < offset) {
1112                         prev_offset += 4;
1113                         mini_gc_set_slot_type_from_fp (cfg, - prev_offset, SLOT_NOREF);
1114                 }
1115         }
1116         cfg->locals_min_stack_offset = - (offset + locals_stack_size);
1117         cfg->locals_max_stack_offset = - offset;
1118         /*
1119          * EBP is at alignment 8 % MONO_ARCH_FRAME_ALIGNMENT, so if we
1120          * have locals larger than 8 bytes we need to make sure that
1121          * they have the appropriate offset.
1122          */
1123         if (MONO_ARCH_FRAME_ALIGNMENT > 8 && locals_stack_align > 8)
1124                 offset += MONO_ARCH_FRAME_ALIGNMENT - sizeof (gpointer) * 2;
1125         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1126                 if (offsets [i] != -1) {
1127                         MonoInst *inst = cfg->varinfo [i];
1128                         inst->opcode = OP_REGOFFSET;
1129                         inst->inst_basereg = X86_EBP;
1130                         inst->inst_offset = - (offset + offsets [i]);
1131                         //printf ("allocated local %d to ", i); mono_print_tree_nl (inst);
1132                 }
1133         }
1134         offset += locals_stack_size;
1135
1136
1137         /*
1138          * Allocate arguments+return value
1139          */
1140
1141         switch (cinfo->ret.storage) {
1142         case ArgOnStack:
1143                 if (cfg->vret_addr) {
1144                         /*
1145                          * In the new IR, the cfg->vret_addr variable represents the
1146                          * vtype return value.
1147                          */
1148                         cfg->vret_addr->opcode = OP_REGOFFSET;
1149                         cfg->vret_addr->inst_basereg = cfg->frame_reg;
1150                         cfg->vret_addr->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1151                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1152                                 printf ("vret_addr =");
1153                                 mono_print_ins (cfg->vret_addr);
1154                         }
1155                 } else {
1156                         cfg->ret->opcode = OP_REGOFFSET;
1157                         cfg->ret->inst_basereg = X86_EBP;
1158                         cfg->ret->inst_offset = cinfo->ret.offset + ARGS_OFFSET;
1159                 }
1160                 break;
1161         case ArgValuetypeInReg:
1162                 break;
1163         case ArgInIReg:
1164                 cfg->ret->opcode = OP_REGVAR;
1165                 cfg->ret->inst_c0 = cinfo->ret.reg;
1166                 cfg->ret->dreg = cinfo->ret.reg;
1167                 break;
1168         case ArgNone:
1169         case ArgOnFloatFpStack:
1170         case ArgOnDoubleFpStack:
1171                 break;
1172         default:
1173                 g_assert_not_reached ();
1174         }
1175
1176         if (sig->call_convention == MONO_CALL_VARARG) {
1177                 g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1178                 cfg->sig_cookie = cinfo->sig_cookie.offset + ARGS_OFFSET;
1179         }
1180
1181         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1182                 ArgInfo *ainfo = &cinfo->args [i];
1183                 inst = cfg->args [i];
1184                 if (inst->opcode != OP_REGVAR) {
1185                         inst->opcode = OP_REGOFFSET;
1186                         inst->inst_basereg = X86_EBP;
1187                 }
1188                 inst->inst_offset = ainfo->offset + ARGS_OFFSET;
1189         }
1190
1191         cfg->stack_offset = offset;
1192 }
1193
1194 void
1195 mono_arch_create_vars (MonoCompile *cfg)
1196 {
1197         MonoType *sig_ret;
1198         MonoMethodSignature *sig;
1199         CallInfo *cinfo;
1200
1201         sig = mono_method_signature (cfg->method);
1202
1203         cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
1204         sig_ret = mini_replace_type (sig->ret);
1205
1206         if (cinfo->ret.storage == ArgValuetypeInReg)
1207                 cfg->ret_var_is_local = TRUE;
1208         if ((cinfo->ret.storage != ArgValuetypeInReg) && (MONO_TYPE_ISSTRUCT (sig_ret) || mini_is_gsharedvt_variable_type (cfg, sig_ret))) {
1209                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1210         }
1211
1212 #ifdef MONO_X86_NO_PUSHES
1213         cfg->arch.no_pushes = TRUE;
1214 #endif
1215
1216         if (cfg->method->save_lmf) {
1217                 cfg->create_lmf_var = TRUE;
1218                 cfg->lmf_ir = TRUE;
1219 #ifndef HOST_WIN32
1220                 cfg->lmf_ir_mono_lmf = TRUE;
1221 #endif
1222         }
1223
1224         cfg->arch_eh_jit_info = 1;
1225 }
1226
1227 /*
1228  * It is expensive to adjust esp for each individual fp argument pushed on the stack
1229  * so we try to do it just once when we have multiple fp arguments in a row.
1230  * We don't use this mechanism generally because for int arguments the generated code
1231  * is slightly bigger and new generation cpus optimize away the dependency chains
1232  * created by push instructions on the esp value.
1233  * fp_arg_setup is the first argument in the execution sequence where the esp register
1234  * is modified.
1235  */
1236 static G_GNUC_UNUSED int
1237 collect_fp_stack_space (MonoMethodSignature *sig, int start_arg, int *fp_arg_setup)
1238 {
1239         int fp_space = 0;
1240         MonoType *t;
1241
1242         for (; start_arg < sig->param_count; ++start_arg) {
1243                 t = mini_replace_type (sig->params [start_arg]);
1244                 if (!t->byref && t->type == MONO_TYPE_R8) {
1245                         fp_space += sizeof (double);
1246                         *fp_arg_setup = start_arg;
1247                 } else {
1248                         break;
1249                 }
1250         }
1251         return fp_space;
1252 }
1253
1254 static void
1255 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1256 {
1257         MonoMethodSignature *tmp_sig;
1258         int sig_reg;
1259
1260         /*
1261          * mono_ArgIterator_Setup assumes the signature cookie is
1262          * passed first and all the arguments which were before it are
1263          * passed on the stack after the signature. So compensate by
1264          * passing a different signature.
1265          */
1266         tmp_sig = mono_metadata_signature_dup (call->signature);
1267         tmp_sig->param_count -= call->signature->sentinelpos;
1268         tmp_sig->sentinelpos = 0;
1269         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1270
1271         if (cfg->compile_aot) {
1272                 sig_reg = mono_alloc_ireg (cfg);
1273                 MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
1274                 if (cfg->arch.no_pushes) {
1275                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->sig_cookie.offset, sig_reg);
1276                 } else {
1277                         MONO_EMIT_NEW_UNALU (cfg, OP_X86_PUSH, -1, sig_reg);
1278                 }
1279         } else {
1280                 if (cfg->arch.no_pushes) {
1281                         MONO_EMIT_NEW_STORE_MEMBASE_IMM (cfg, OP_STORE_MEMBASE_IMM, X86_ESP, cinfo->sig_cookie.offset, tmp_sig);
1282                 } else {
1283                         MONO_EMIT_NEW_BIALU_IMM (cfg, OP_X86_PUSH_IMM, -1, -1, tmp_sig);
1284                 }
1285         }
1286 }
1287
1288 #ifdef ENABLE_LLVM
1289 LLVMCallInfo*
1290 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1291 {
1292         int i, n;
1293         CallInfo *cinfo;
1294         ArgInfo *ainfo;
1295         LLVMCallInfo *linfo;
1296         MonoType *t, *sig_ret;
1297
1298         n = sig->param_count + sig->hasthis;
1299
1300         cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
1301         sig_ret = sig->ret;
1302
1303         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1304
1305         /*
1306          * LLVM always uses the native ABI while we use our own ABI, the
1307          * only difference is the handling of vtypes:
1308          * - we only pass/receive them in registers in some cases, and only
1309          *   in 1 or 2 integer registers.
1310          */
1311         if (cinfo->ret.storage == ArgValuetypeInReg) {
1312                 if (sig->pinvoke) {
1313                         cfg->exception_message = g_strdup ("pinvoke + vtypes");
1314                         cfg->disable_llvm = TRUE;
1315                         return linfo;
1316                 }
1317
1318                 cfg->exception_message = g_strdup ("vtype ret in call");
1319                 cfg->disable_llvm = TRUE;
1320                 /*
1321                 linfo->ret.storage = LLVMArgVtypeInReg;
1322                 for (j = 0; j < 2; ++j)
1323                         linfo->ret.pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, cinfo->ret.pair_storage [j]);
1324                 */
1325         }
1326
1327         if (mini_type_is_vtype (cfg, sig_ret) && cinfo->ret.storage == ArgInIReg) {
1328                 /* Vtype returned using a hidden argument */
1329                 linfo->ret.storage = LLVMArgVtypeRetAddr;
1330                 linfo->vret_arg_index = cinfo->vret_arg_index;
1331         }
1332
1333         if (mini_type_is_vtype (cfg, sig_ret) && cinfo->ret.storage != ArgInIReg) {
1334                 // FIXME:
1335                 cfg->exception_message = g_strdup ("vtype ret in call");
1336                 cfg->disable_llvm = TRUE;
1337         }
1338
1339         for (i = 0; i < n; ++i) {
1340                 ainfo = cinfo->args + i;
1341
1342                 if (i >= sig->hasthis)
1343                         t = sig->params [i - sig->hasthis];
1344                 else
1345                         t = &mono_defaults.int_class->byval_arg;
1346
1347                 linfo->args [i].storage = LLVMArgNone;
1348
1349                 switch (ainfo->storage) {
1350                 case ArgInIReg:
1351                         linfo->args [i].storage = LLVMArgInIReg;
1352                         break;
1353                 case ArgInDoubleSSEReg:
1354                 case ArgInFloatSSEReg:
1355                         linfo->args [i].storage = LLVMArgInFPReg;
1356                         break;
1357                 case ArgOnStack:
1358                         if (mini_type_is_vtype (cfg, t)) {
1359                                 if (mono_class_value_size (mono_class_from_mono_type (t), NULL) == 0)
1360                                 /* LLVM seems to allocate argument space for empty structures too */
1361                                         linfo->args [i].storage = LLVMArgNone;
1362                                 else
1363                                         linfo->args [i].storage = LLVMArgVtypeByVal;
1364                         } else {
1365                                 linfo->args [i].storage = LLVMArgInIReg;
1366                                 if (t->byref) {
1367                                         if (t->type == MONO_TYPE_R4)
1368                                                 linfo->args [i].storage = LLVMArgInFPReg;
1369                                         else if (t->type == MONO_TYPE_R8)
1370                                                 linfo->args [i].storage = LLVMArgInFPReg;
1371                                 }
1372                         }
1373                         break;
1374                 case ArgValuetypeInReg:
1375                         if (sig->pinvoke) {
1376                                 cfg->exception_message = g_strdup ("pinvoke + vtypes");
1377                                 cfg->disable_llvm = TRUE;
1378                                 return linfo;
1379                         }
1380
1381                         cfg->exception_message = g_strdup ("vtype arg");
1382                         cfg->disable_llvm = TRUE;
1383                         /*
1384                         linfo->args [i].storage = LLVMArgVtypeInReg;
1385                         for (j = 0; j < 2; ++j)
1386                                 linfo->args [i].pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
1387                         */
1388                         break;
1389                 case ArgGSharedVt:
1390                         linfo->args [i].storage = LLVMArgGSharedVt;
1391                         break;
1392                 default:
1393                         cfg->exception_message = g_strdup ("ainfo->storage");
1394                         cfg->disable_llvm = TRUE;
1395                         break;
1396                 }
1397         }
1398
1399         return linfo;
1400 }
1401 #endif
1402
1403 static void
1404 emit_gc_param_slot_def (MonoCompile *cfg, int sp_offset, MonoType *t)
1405 {
1406         if (cfg->compute_gc_maps) {
1407                 MonoInst *def;
1408
1409                 /* Needs checking if the feature will be enabled again */
1410                 g_assert (!cfg->arch.no_pushes);
1411
1412                 /* On x86, the offsets are from the sp value before the start of the call sequence */
1413                 if (t == NULL)
1414                         t = &mono_defaults.int_class->byval_arg;
1415                 EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, sp_offset, t);
1416         }
1417 }
1418
1419 void
1420 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
1421 {
1422         MonoType *sig_ret;
1423         MonoInst *arg, *in;
1424         MonoMethodSignature *sig;
1425         int i, j, n;
1426         CallInfo *cinfo;
1427         int sentinelpos = 0, sp_offset = 0;
1428
1429         sig = call->signature;
1430         n = sig->param_count + sig->hasthis;
1431         sig_ret = mini_replace_type (sig->ret);
1432
1433         cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
1434
1435         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1436                 sentinelpos = sig->sentinelpos + (sig->hasthis ? 1 : 0);
1437
1438         if (cinfo->need_stack_align && !cfg->arch.no_pushes) {
1439                 MONO_INST_NEW (cfg, arg, OP_SUB_IMM);
1440                 arg->dreg = X86_ESP;
1441                 arg->sreg1 = X86_ESP;
1442                 arg->inst_imm = cinfo->stack_align_amount;
1443                 MONO_ADD_INS (cfg->cbb, arg);
1444                 for (i = 0; i < cinfo->stack_align_amount; i += sizeof (mgreg_t)) {
1445                         sp_offset += 4;
1446
1447                         emit_gc_param_slot_def (cfg, sp_offset, NULL);
1448                 }
1449         }
1450
1451         if (sig_ret && MONO_TYPE_ISSTRUCT (sig_ret)) {
1452                 if (cinfo->ret.storage == ArgValuetypeInReg) {
1453                         /*
1454                          * Tell the JIT to use a more efficient calling convention: call using
1455                          * OP_CALL, compute the result location after the call, and save the
1456                          * result there.
1457                          */
1458                         call->vret_in_reg = TRUE;
1459                         if (call->vret_var)
1460                                 NULLIFY_INS (call->vret_var);
1461                 }
1462         }
1463
1464         // FIXME: Emit EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF everywhere
1465
1466         /* Handle the case where there are no implicit arguments */
1467         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sentinelpos)) {
1468                 emit_sig_cookie (cfg, call, cinfo);
1469                 sp_offset = (cfg->arch.no_pushes) ? cinfo->sig_cookie.offset : (sp_offset + 4);
1470                 emit_gc_param_slot_def (cfg, sp_offset, NULL);
1471         }
1472
1473         /* Arguments are pushed in the reverse order */
1474         for (i = n - 1; i >= 0; i --) {
1475                 ArgInfo *ainfo = cinfo->args + i;
1476                 MonoType *orig_type, *t;
1477                 int argsize;
1478
1479                 if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 1 && i == 0) {
1480                         MonoInst *vtarg;
1481                         /* Push the vret arg before the first argument */
1482                         if (cfg->arch.no_pushes) {
1483                                 MONO_INST_NEW (cfg, vtarg, OP_STORE_MEMBASE_REG);
1484                                 vtarg->type = STACK_MP;
1485                                 vtarg->inst_destbasereg = X86_ESP;
1486                                 vtarg->sreg1 = call->vret_var->dreg;
1487                                 vtarg->inst_offset = cinfo->ret.offset;
1488                                 MONO_ADD_INS (cfg->cbb, vtarg);
1489                                 sp_offset = cinfo->ret.offset;
1490                         } else {
1491                                 MONO_INST_NEW (cfg, vtarg, OP_X86_PUSH);
1492                                 vtarg->type = STACK_MP;
1493                                 vtarg->sreg1 = call->vret_var->dreg;
1494                                 MONO_ADD_INS (cfg->cbb, vtarg);
1495                                 sp_offset += 4;
1496                         }
1497                         emit_gc_param_slot_def (cfg, sp_offset, NULL);
1498                 }
1499
1500                 if (i >= sig->hasthis)
1501                         t = sig->params [i - sig->hasthis];
1502                 else
1503                         t = &mono_defaults.int_class->byval_arg;
1504                 orig_type = t;
1505                 t = mini_type_get_underlying_type (cfg->generic_sharing_context, t);
1506
1507                 MONO_INST_NEW (cfg, arg, OP_X86_PUSH);
1508
1509                 in = call->args [i];
1510                 arg->cil_code = in->cil_code;
1511                 arg->sreg1 = in->dreg;
1512                 arg->type = in->type;
1513
1514                 g_assert (in->dreg != -1);
1515
1516                 if (ainfo->storage == ArgGSharedVt) {
1517                         arg->opcode = OP_OUTARG_VT;
1518                         arg->sreg1 = in->dreg;
1519                         arg->klass = in->klass;
1520                         arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1521                         memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1522                         sp_offset += 4;
1523                         MONO_ADD_INS (cfg->cbb, arg);
1524                 } else if ((i >= sig->hasthis) && (MONO_TYPE_ISSTRUCT(t))) {
1525                         guint32 align;
1526                         guint32 size;
1527
1528                         g_assert (in->klass);
1529
1530                         if (t->type == MONO_TYPE_TYPEDBYREF) {
1531                                 size = sizeof (MonoTypedRef);
1532                                 align = sizeof (gpointer);
1533                         }
1534                         else {
1535                                 size = mini_type_stack_size_full (cfg->generic_sharing_context, &in->klass->byval_arg, &align, sig->pinvoke);
1536                         }
1537
1538                         if (size > 0) {
1539                                 arg->opcode = OP_OUTARG_VT;
1540                                 arg->sreg1 = in->dreg;
1541                                 arg->klass = in->klass;
1542                                 arg->backend.size = size;
1543                                 arg->inst_p0 = call;
1544                                 arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1545                                 memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
1546
1547                                 MONO_ADD_INS (cfg->cbb, arg);
1548                                 if (ainfo->storage != ArgValuetypeInReg) {
1549                                         sp_offset = (cfg->arch.no_pushes) ? ainfo->offset : (sp_offset + size);
1550                                         emit_gc_param_slot_def (cfg, sp_offset, orig_type);
1551                                 }
1552                         }
1553                 } else {
1554                         switch (ainfo->storage) {
1555                         case ArgOnStack:
1556                                 if (!t->byref) {
1557                                         if (t->type == MONO_TYPE_R4) {
1558                                                 if (cfg->arch.no_pushes) {
1559                                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1560                                                 } else {
1561                                                         MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SUB_IMM, X86_ESP, X86_ESP, 4);
1562                                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, X86_ESP, 0, in->dreg);
1563                                                 }
1564                                                 argsize = 4;
1565                                         } else if (t->type == MONO_TYPE_R8) {
1566                                                 if (cfg->arch.no_pushes) {
1567                                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1568                                                 } else {
1569                                                         MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SUB_IMM, X86_ESP, X86_ESP, 8);
1570                                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, X86_ESP, 0, in->dreg);
1571                                                 }
1572                                                 argsize = 8;
1573                                         } else if (t->type == MONO_TYPE_I8 || t->type == MONO_TYPE_U8) {
1574                                                 if (cfg->arch.no_pushes) {
1575                                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset + 4, in->dreg + 2);
1576                                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg + 1);
1577                                                 } else {
1578                                                         MONO_EMIT_NEW_UNALU (cfg, OP_X86_PUSH, -1, in->dreg + 2);
1579                                                         MONO_EMIT_NEW_UNALU (cfg, OP_X86_PUSH, -1, in->dreg + 1);
1580                                                         sp_offset += 4;
1581                                                 }
1582                                                 argsize = 4;
1583                                         } else {
1584                                                 if (cfg->arch.no_pushes) {
1585                                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1586                                                 } else {
1587                                                         arg->opcode = OP_X86_PUSH;
1588                                                         MONO_ADD_INS (cfg->cbb, arg);
1589                                                 }
1590                                                 argsize = 4;
1591                                         }
1592                                 } else {
1593                                         if (cfg->arch.no_pushes) {
1594                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, in->dreg);
1595                                         } else {
1596                                                 arg->opcode = OP_X86_PUSH;
1597                                                 MONO_ADD_INS (cfg->cbb, arg);
1598                                         }
1599                                         argsize = 4;
1600                                 }
1601                                 break;
1602                         case ArgInIReg:
1603                                 arg->opcode = OP_MOVE;
1604                                 arg->dreg = ainfo->reg;
1605                                 MONO_ADD_INS (cfg->cbb, arg);
1606                                 argsize = 0;
1607                                 break;
1608                         default:
1609                                 g_assert_not_reached ();
1610                         }
1611
1612                         sp_offset = (cfg->arch.no_pushes) ? ainfo->offset : (sp_offset + argsize);
1613
1614                         if (cfg->compute_gc_maps) {
1615                                 if (argsize == 4) {
1616                                         /* FIXME: The == STACK_OBJ check might be fragile ? */
1617                                         if (sig->hasthis && i == 0 && call->args [i]->type == STACK_OBJ) {
1618                                                 /* this */
1619                                                 if (call->need_unbox_trampoline)
1620                                                         /* The unbox trampoline transforms this into a managed pointer */
1621                                                         emit_gc_param_slot_def (cfg, sp_offset, &mono_defaults.int_class->this_arg);
1622                                                 else
1623                                                         emit_gc_param_slot_def (cfg, sp_offset, &mono_defaults.object_class->byval_arg);
1624                                         } else {
1625                                                 emit_gc_param_slot_def (cfg, sp_offset, orig_type);
1626                                         }
1627                                 } else {
1628                                         /* i8/r8 */
1629                                         for (j = 0; j < argsize; j += 4) {
1630                                                 if (cfg->arch.no_pushes)
1631                                                         emit_gc_param_slot_def (cfg, sp_offset + j, NULL);
1632                                                 else
1633                                                         emit_gc_param_slot_def (cfg, sp_offset - j, NULL);
1634                                         }
1635                                 }
1636                         }
1637                 }
1638
1639                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sentinelpos)) {
1640                         /* Emit the signature cookie just before the implicit arguments */
1641                         emit_sig_cookie (cfg, call, cinfo);
1642                         sp_offset = (cfg->arch.no_pushes) ? cinfo->sig_cookie.offset : (sp_offset + 4);
1643                         emit_gc_param_slot_def (cfg, sp_offset, NULL);
1644                 }
1645         }
1646
1647         if (sig_ret && (MONO_TYPE_ISSTRUCT (sig_ret) || cinfo->vtype_retaddr)) {
1648                 MonoInst *vtarg;
1649
1650                 if (cinfo->ret.storage == ArgValuetypeInReg) {
1651                         /* Already done */
1652                 }
1653                 else if (cinfo->ret.storage == ArgInIReg) {
1654                         NOT_IMPLEMENTED;
1655                         /* The return address is passed in a register */
1656                         MONO_INST_NEW (cfg, vtarg, OP_MOVE);
1657                         vtarg->sreg1 = call->inst.dreg;
1658                         vtarg->dreg = mono_alloc_ireg (cfg);
1659                         MONO_ADD_INS (cfg->cbb, vtarg);
1660
1661                         mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
1662                 } else if (cinfo->vtype_retaddr && cinfo->vret_arg_index == 0) {
1663                         if (cfg->arch.no_pushes) {
1664                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, cinfo->ret.offset, call->vret_var->dreg);
1665                                 sp_offset = cinfo->ret.offset;
1666                         } else {
1667                                 MonoInst *vtarg;
1668                                 MONO_INST_NEW (cfg, vtarg, OP_X86_PUSH);
1669                                 vtarg->type = STACK_MP;
1670                                 vtarg->sreg1 = call->vret_var->dreg;
1671                                 MONO_ADD_INS (cfg->cbb, vtarg);
1672                                 sp_offset += 4;
1673                         }
1674                         emit_gc_param_slot_def (cfg, sp_offset, NULL);
1675                 }
1676
1677                 /* if the function returns a struct on stack, the called method already does a ret $0x4 */
1678                 if (cinfo->ret.storage != ArgValuetypeInReg)
1679                         cinfo->stack_usage -= 4;
1680         }
1681
1682         call->stack_usage = cinfo->stack_usage;
1683         call->stack_align_amount = cinfo->stack_align_amount;
1684         if (!cfg->arch.no_pushes)
1685                 cfg->arch.param_area_size = MAX (cfg->arch.param_area_size, sp_offset);
1686 }
1687
1688 void
1689 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
1690 {
1691         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
1692         ArgInfo *ainfo = ins->inst_p1;
1693         MonoInst *arg;
1694         int size = ins->backend.size;
1695
1696         if (ainfo->storage == ArgValuetypeInReg) {
1697                 int dreg = mono_alloc_ireg (cfg);
1698                 switch (size) {
1699                 case 1:
1700                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, 0);
1701                         break;
1702                 case 2:
1703                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU2_MEMBASE, dreg, src->dreg, 0);
1704                         break;
1705                 case 4:
1706                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1707                         break;
1708                 case 3: /* FIXME */
1709                 default:
1710                         g_assert_not_reached ();
1711                 }
1712                 mono_call_inst_add_outarg_reg (cfg, call, dreg, ainfo->reg, FALSE);
1713         }
1714         else {
1715                 if (cfg->gsharedvt && mini_is_gsharedvt_klass (cfg, ins->klass)) {
1716                         /* Pass by addr */
1717                         if (cfg->arch.no_pushes) {
1718                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, src->dreg);
1719                         } else {
1720                                 MONO_INST_NEW (cfg, arg, OP_X86_PUSH);
1721                                 arg->sreg1 = src->dreg;
1722                                 MONO_ADD_INS (cfg->cbb, arg);
1723                         }
1724                 } else if (size <= 4) {
1725                         if (cfg->arch.no_pushes) {
1726                                 int dreg = mono_alloc_ireg (cfg);
1727                                 MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
1728                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, X86_ESP, ainfo->offset, dreg);
1729                         } else {
1730                                 MONO_INST_NEW (cfg, arg, OP_X86_PUSH_MEMBASE);
1731                                 arg->sreg1 = src->dreg;
1732                                 MONO_ADD_INS (cfg->cbb, arg);
1733                         }
1734                 } else if (size <= 20) {
1735                         if (cfg->arch.no_pushes) {
1736                                 mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1737                         } else {
1738                                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SUB_IMM, X86_ESP, X86_ESP, ALIGN_TO (size, 4));
1739                                 mini_emit_memcpy (cfg, X86_ESP, 0, src->dreg, 0, size, 4);
1740                         }
1741                 } else {
1742                         if (cfg->arch.no_pushes) {
1743                                 // FIXME: Code growth
1744                                 mini_emit_memcpy (cfg, X86_ESP, ainfo->offset, src->dreg, 0, size, 4);
1745                         } else {
1746                                 MONO_INST_NEW (cfg, arg, OP_X86_PUSH_OBJ);
1747                                 arg->inst_basereg = src->dreg;
1748                                 arg->inst_offset = 0;
1749                                 arg->inst_imm = size;
1750
1751                                 MONO_ADD_INS (cfg->cbb, arg);
1752                         }
1753                 }
1754         }
1755 }
1756
1757 void
1758 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
1759 {
1760         MonoType *ret = mini_type_get_underlying_type (cfg->generic_sharing_context, mono_method_signature (method)->ret);
1761
1762         if (!ret->byref) {
1763                 if (ret->type == MONO_TYPE_R4) {
1764                         if (COMPILE_LLVM (cfg))
1765                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1766                         /* Nothing to do */
1767                         return;
1768                 } else if (ret->type == MONO_TYPE_R8) {
1769                         if (COMPILE_LLVM (cfg))
1770                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
1771                         /* Nothing to do */
1772                         return;
1773                 } else if (ret->type == MONO_TYPE_I8 || ret->type == MONO_TYPE_U8) {
1774                         if (COMPILE_LLVM (cfg))
1775                                 MONO_EMIT_NEW_UNALU (cfg, OP_LMOVE, cfg->ret->dreg, val->dreg);
1776                         else {
1777                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EAX, val->dreg + 1);
1778                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, X86_EDX, val->dreg + 2);
1779                         }
1780                         return;
1781                 }
1782         }
1783
1784         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
1785 }
1786
1787 /*
1788  * Allow tracing to work with this interface (with an optional argument)
1789  */
1790 void*
1791 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
1792 {
1793         guchar *code = p;
1794
1795         g_assert (MONO_ARCH_FRAME_ALIGNMENT >= 8);
1796         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 8);
1797
1798         /* if some args are passed in registers, we need to save them here */
1799         x86_push_reg (code, X86_EBP);
1800
1801         if (cfg->compile_aot) {
1802                 x86_push_imm (code, cfg->method);
1803                 x86_mov_reg_imm (code, X86_EAX, func);
1804                 x86_call_reg (code, X86_EAX);
1805         } else {
1806                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, cfg->method);
1807                 x86_push_imm (code, cfg->method);
1808                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1809                 x86_call_code (code, 0);
1810         }
1811         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT);
1812
1813         return code;
1814 }
1815
1816 enum {
1817         SAVE_NONE,
1818         SAVE_STRUCT,
1819         SAVE_EAX,
1820         SAVE_EAX_EDX,
1821         SAVE_FP
1822 };
1823
1824 void*
1825 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
1826 {
1827         guchar *code = p;
1828         int arg_size = 0, stack_usage = 0, save_mode = SAVE_NONE;
1829         MonoMethod *method = cfg->method;
1830         MonoType *ret_type = mini_type_get_underlying_type (cfg->generic_sharing_context, mono_method_signature (method)->ret);
1831
1832         switch (ret_type->type) {
1833         case MONO_TYPE_VOID:
1834                 /* special case string .ctor icall */
1835                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class) {
1836                         save_mode = SAVE_EAX;
1837                         stack_usage = enable_arguments ? 8 : 4;
1838                 } else
1839                         save_mode = SAVE_NONE;
1840                 break;
1841         case MONO_TYPE_I8:
1842         case MONO_TYPE_U8:
1843                 save_mode = SAVE_EAX_EDX;
1844                 stack_usage = enable_arguments ? 16 : 8;
1845                 break;
1846         case MONO_TYPE_R4:
1847         case MONO_TYPE_R8:
1848                 save_mode = SAVE_FP;
1849                 stack_usage = enable_arguments ? 16 : 8;
1850                 break;
1851         case MONO_TYPE_GENERICINST:
1852                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
1853                         save_mode = SAVE_EAX;
1854                         stack_usage = enable_arguments ? 8 : 4;
1855                         break;
1856                 }
1857                 /* Fall through */
1858         case MONO_TYPE_VALUETYPE:
1859                 // FIXME: Handle SMALL_STRUCT_IN_REG here for proper alignment on darwin-x86
1860                 save_mode = SAVE_STRUCT;
1861                 stack_usage = enable_arguments ? 4 : 0;
1862                 break;
1863         default:
1864                 save_mode = SAVE_EAX;
1865                 stack_usage = enable_arguments ? 8 : 4;
1866                 break;
1867         }
1868
1869         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage - 4);
1870
1871         switch (save_mode) {
1872         case SAVE_EAX_EDX:
1873                 x86_push_reg (code, X86_EDX);
1874                 x86_push_reg (code, X86_EAX);
1875                 if (enable_arguments) {
1876                         x86_push_reg (code, X86_EDX);
1877                         x86_push_reg (code, X86_EAX);
1878                         arg_size = 8;
1879                 }
1880                 break;
1881         case SAVE_EAX:
1882                 x86_push_reg (code, X86_EAX);
1883                 if (enable_arguments) {
1884                         x86_push_reg (code, X86_EAX);
1885                         arg_size = 4;
1886                 }
1887                 break;
1888         case SAVE_FP:
1889                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1890                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1891                 if (enable_arguments) {
1892                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
1893                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
1894                         arg_size = 8;
1895                 }
1896                 break;
1897         case SAVE_STRUCT:
1898                 if (enable_arguments) {
1899                         x86_push_membase (code, X86_EBP, 8);
1900                         arg_size = 4;
1901                 }
1902                 break;
1903         case SAVE_NONE:
1904         default:
1905                 break;
1906         }
1907
1908         if (cfg->compile_aot) {
1909                 x86_push_imm (code, method);
1910                 x86_mov_reg_imm (code, X86_EAX, func);
1911                 x86_call_reg (code, X86_EAX);
1912         } else {
1913                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, method);
1914                 x86_push_imm (code, method);
1915                 mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_ABS, func);
1916                 x86_call_code (code, 0);
1917         }
1918
1919         x86_alu_reg_imm (code, X86_ADD, X86_ESP, arg_size + 4);
1920
1921         switch (save_mode) {
1922         case SAVE_EAX_EDX:
1923                 x86_pop_reg (code, X86_EAX);
1924                 x86_pop_reg (code, X86_EDX);
1925                 break;
1926         case SAVE_EAX:
1927                 x86_pop_reg (code, X86_EAX);
1928                 break;
1929         case SAVE_FP:
1930                 x86_fld_membase (code, X86_ESP, 0, TRUE);
1931                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
1932                 break;
1933         case SAVE_NONE:
1934         default:
1935                 break;
1936         }
1937
1938         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - stack_usage);
1939
1940         return code;
1941 }
1942
1943 #define EMIT_COND_BRANCH(ins,cond,sign) \
1944 if (ins->inst_true_bb->native_offset) { \
1945         x86_branch (code, cond, cfg->native_code + ins->inst_true_bb->native_offset, sign); \
1946 } else { \
1947         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
1948         if ((cfg->opt & MONO_OPT_BRANCH) && \
1949             x86_is_imm8 (ins->inst_true_bb->max_offset - cpos)) \
1950                 x86_branch8 (code, cond, 0, sign); \
1951         else \
1952                 x86_branch32 (code, cond, 0, sign); \
1953 }
1954
1955 /*
1956  *      Emit an exception if condition is fail and
1957  *  if possible do a directly branch to target
1958  */
1959 #define EMIT_COND_SYSTEM_EXCEPTION(cond,signed,exc_name)            \
1960         do {                                                        \
1961                 MonoInst *tins = mono_branch_optimize_exception_target (cfg, bb, exc_name); \
1962                 if (tins == NULL) {                                                                             \
1963                         mono_add_patch_info (cfg, code - cfg->native_code,   \
1964                                         MONO_PATCH_INFO_EXC, exc_name);  \
1965                         x86_branch32 (code, cond, 0, signed);               \
1966                 } else {        \
1967                         EMIT_COND_BRANCH (tins, cond, signed);  \
1968                 }                       \
1969         } while (0);
1970
1971 #define EMIT_FPCOMPARE(code) do { \
1972         x86_fcompp (code); \
1973         x86_fnstsw (code); \
1974 } while (0);
1975
1976
1977 static guint8*
1978 emit_call (MonoCompile *cfg, guint8 *code, guint32 patch_type, gconstpointer data)
1979 {
1980         gboolean needs_paddings = TRUE;
1981         guint32 pad_size;
1982         MonoJumpInfo *jinfo = NULL;
1983
1984         if (cfg->abs_patches) {
1985                 jinfo = g_hash_table_lookup (cfg->abs_patches, data);
1986                 if (jinfo && jinfo->type == MONO_PATCH_INFO_JIT_ICALL_ADDR)
1987                         needs_paddings = FALSE;
1988         }
1989
1990         if (cfg->compile_aot)
1991                 needs_paddings = FALSE;
1992         /*The address must be 4 bytes aligned to avoid spanning multiple cache lines.
1993         This is required for code patching to be safe on SMP machines.
1994         */
1995         pad_size = (guint32)(code + 1 - cfg->native_code) & 0x3;
1996 #ifndef __native_client_codegen__
1997         if (needs_paddings && pad_size)
1998                 x86_padding (code, 4 - pad_size);
1999 #endif
2000
2001         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
2002         x86_call_code (code, 0);
2003
2004         return code;
2005 }
2006
2007 #define INST_IGNORES_CFLAGS(opcode) (!(((opcode) == OP_ADC) || ((opcode) == OP_IADC) || ((opcode) == OP_ADC_IMM) || ((opcode) == OP_IADC_IMM) || ((opcode) == OP_SBB) || ((opcode) == OP_ISBB) || ((opcode) == OP_SBB_IMM) || ((opcode) == OP_ISBB_IMM)))
2008
2009 /*
2010  * mono_peephole_pass_1:
2011  *
2012  *   Perform peephole opts which should/can be performed before local regalloc
2013  */
2014 void
2015 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2016 {
2017         MonoInst *ins, *n;
2018
2019         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
2020                 MonoInst *last_ins = ins->prev;
2021
2022                 switch (ins->opcode) {
2023                 case OP_IADD_IMM:
2024                 case OP_ADD_IMM:
2025                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
2026                                 /*
2027                                  * X86_LEA is like ADD, but doesn't have the
2028                                  * sreg1==dreg restriction.
2029                                  */
2030                                 ins->opcode = OP_X86_LEA_MEMBASE;
2031                                 ins->inst_basereg = ins->sreg1;
2032                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
2033                                 ins->opcode = OP_X86_INC_REG;
2034                         break;
2035                 case OP_SUB_IMM:
2036                 case OP_ISUB_IMM:
2037                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS)) {
2038                                 ins->opcode = OP_X86_LEA_MEMBASE;
2039                                 ins->inst_basereg = ins->sreg1;
2040                                 ins->inst_imm = -ins->inst_imm;
2041                         } else if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
2042                                 ins->opcode = OP_X86_DEC_REG;
2043                         break;
2044                 case OP_COMPARE_IMM:
2045                 case OP_ICOMPARE_IMM:
2046                         /* OP_COMPARE_IMM (reg, 0)
2047                          * -->
2048                          * OP_X86_TEST_NULL (reg)
2049                          */
2050                         if (!ins->inst_imm)
2051                                 ins->opcode = OP_X86_TEST_NULL;
2052                         break;
2053                 case OP_X86_COMPARE_MEMBASE_IMM:
2054                         /*
2055                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
2056                          * OP_X86_COMPARE_MEMBASE_IMM offset(basereg), imm
2057                          * -->
2058                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
2059                          * OP_COMPARE_IMM reg, imm
2060                          *
2061                          * Note: if imm = 0 then OP_COMPARE_IMM replaced with OP_X86_TEST_NULL
2062                          */
2063                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG) &&
2064                             ins->inst_basereg == last_ins->inst_destbasereg &&
2065                             ins->inst_offset == last_ins->inst_offset) {
2066                                         ins->opcode = OP_COMPARE_IMM;
2067                                         ins->sreg1 = last_ins->sreg1;
2068
2069                                         /* check if we can remove cmp reg,0 with test null */
2070                                         if (!ins->inst_imm)
2071                                                 ins->opcode = OP_X86_TEST_NULL;
2072                                 }
2073
2074                         break;
2075                 case OP_X86_PUSH_MEMBASE:
2076                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG ||
2077                                          last_ins->opcode == OP_STORE_MEMBASE_REG) &&
2078                             ins->inst_basereg == last_ins->inst_destbasereg &&
2079                             ins->inst_offset == last_ins->inst_offset) {
2080                                     ins->opcode = OP_X86_PUSH;
2081                                     ins->sreg1 = last_ins->sreg1;
2082                         }
2083                         break;
2084                 }
2085
2086                 mono_peephole_ins (bb, ins);
2087         }
2088 }
2089
2090 void
2091 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
2092 {
2093         MonoInst *ins, *n;
2094
2095         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
2096                 switch (ins->opcode) {
2097                 case OP_ICONST:
2098                         /* reg = 0 -> XOR (reg, reg) */
2099                         /* XOR sets cflags on x86, so we cant do it always */
2100                         if (ins->inst_c0 == 0 && (!ins->next || (ins->next && INST_IGNORES_CFLAGS (ins->next->opcode)))) {
2101                                 MonoInst *ins2;
2102
2103                                 ins->opcode = OP_IXOR;
2104                                 ins->sreg1 = ins->dreg;
2105                                 ins->sreg2 = ins->dreg;
2106
2107                                 /*
2108                                  * Convert succeeding STORE_MEMBASE_IMM 0 ins to STORE_MEMBASE_REG
2109                                  * since it takes 3 bytes instead of 7.
2110                                  */
2111                                 for (ins2 = ins->next; ins2; ins2 = ins2->next) {
2112                                         if ((ins2->opcode == OP_STORE_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
2113                                                 ins2->opcode = OP_STORE_MEMBASE_REG;
2114                                                 ins2->sreg1 = ins->dreg;
2115                                         }
2116                                         else if ((ins2->opcode == OP_STOREI4_MEMBASE_IMM) && (ins2->inst_imm == 0)) {
2117                                                 ins2->opcode = OP_STOREI4_MEMBASE_REG;
2118                                                 ins2->sreg1 = ins->dreg;
2119                                         }
2120                                         else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM)) {
2121                                                 /* Continue iteration */
2122                                         }
2123                                         else
2124                                                 break;
2125                                 }
2126                         }
2127                         break;
2128                 case OP_IADD_IMM:
2129                 case OP_ADD_IMM:
2130                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
2131                                 ins->opcode = OP_X86_INC_REG;
2132                         break;
2133                 case OP_ISUB_IMM:
2134                 case OP_SUB_IMM:
2135                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
2136                                 ins->opcode = OP_X86_DEC_REG;
2137                         break;
2138                 }
2139
2140                 mono_peephole_ins (bb, ins);
2141         }
2142 }
2143
2144 /*
2145  * mono_arch_lowering_pass:
2146  *
2147  *  Converts complex opcodes into simpler ones so that each IR instruction
2148  * corresponds to one machine instruction.
2149  */
2150 void
2151 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2152 {
2153         MonoInst *ins, *next;
2154
2155         /*
2156          * FIXME: Need to add more instructions, but the current machine
2157          * description can't model some parts of the composite instructions like
2158          * cdq.
2159          */
2160         MONO_BB_FOR_EACH_INS_SAFE (bb, next, ins) {
2161                 switch (ins->opcode) {
2162                 case OP_IREM_IMM:
2163                 case OP_IDIV_IMM:
2164                 case OP_IDIV_UN_IMM:
2165                 case OP_IREM_UN_IMM:
2166                         /*
2167                          * Keep the cases where we could generated optimized code, otherwise convert
2168                          * to the non-imm variant.
2169                          */
2170                         if ((ins->opcode == OP_IREM_IMM) && mono_is_power_of_two (ins->inst_imm) >= 0)
2171                                 break;
2172                         mono_decompose_op_imm (cfg, bb, ins);
2173                         break;
2174                 default:
2175                         break;
2176                 }
2177         }
2178
2179         bb->max_vreg = cfg->next_vreg;
2180 }
2181
2182 static const int
2183 branch_cc_table [] = {
2184         X86_CC_EQ, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2185         X86_CC_NE, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
2186         X86_CC_O, X86_CC_NO, X86_CC_C, X86_CC_NC
2187 };
2188
2189 /* Maps CMP_... constants to X86_CC_... constants */
2190 static const int
2191 cc_table [] = {
2192         X86_CC_EQ, X86_CC_NE, X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT,
2193         X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT
2194 };
2195
2196 static const int
2197 cc_signed_table [] = {
2198         TRUE, TRUE, TRUE, TRUE, TRUE, TRUE,
2199         FALSE, FALSE, FALSE, FALSE
2200 };
2201
2202 static unsigned char*
2203 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int size, gboolean is_signed)
2204 {
2205 #define XMM_TEMP_REG 0
2206         /*This SSE2 optimization must not be done which OPT_SIMD in place as it clobbers xmm0.*/
2207         /*The xmm pass decomposes OP_FCONV_ ops anyway anyway.*/
2208         if (cfg->opt & MONO_OPT_SSE2 && size < 8 && !(cfg->opt & MONO_OPT_SIMD)) {
2209                 /* optimize by assigning a local var for this use so we avoid
2210                  * the stack manipulations */
2211                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2212                 x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
2213                 x86_movsd_reg_membase (code, XMM_TEMP_REG, X86_ESP, 0);
2214                 x86_cvttsd2si (code, dreg, XMM_TEMP_REG);
2215                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
2216                 if (size == 1)
2217                         x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2218                 else if (size == 2)
2219                         x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2220                 return code;
2221         }
2222         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
2223         x86_fnstcw_membase(code, X86_ESP, 0);
2224         x86_mov_reg_membase (code, dreg, X86_ESP, 0, 2);
2225         x86_alu_reg_imm (code, X86_OR, dreg, 0xc00);
2226         x86_mov_membase_reg (code, X86_ESP, 2, dreg, 2);
2227         x86_fldcw_membase (code, X86_ESP, 2);
2228         if (size == 8) {
2229                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
2230                 x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
2231                 x86_pop_reg (code, dreg);
2232                 /* FIXME: need the high register
2233                  * x86_pop_reg (code, dreg_high);
2234                  */
2235         } else {
2236                 x86_push_reg (code, X86_EAX); // SP = SP - 4
2237                 x86_fist_pop_membase (code, X86_ESP, 0, FALSE);
2238                 x86_pop_reg (code, dreg);
2239         }
2240         x86_fldcw_membase (code, X86_ESP, 0);
2241         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2242
2243         if (size == 1)
2244                 x86_widen_reg (code, dreg, dreg, is_signed, FALSE);
2245         else if (size == 2)
2246                 x86_widen_reg (code, dreg, dreg, is_signed, TRUE);
2247         return code;
2248 }
2249
2250 static unsigned char*
2251 mono_emit_stack_alloc (MonoCompile *cfg, guchar *code, MonoInst* tree)
2252 {
2253         int sreg = tree->sreg1;
2254         int need_touch = FALSE;
2255
2256 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
2257         need_touch = TRUE;
2258 #endif
2259
2260         if (need_touch) {
2261                 guint8* br[5];
2262
2263                 /*
2264                  * Under Windows:
2265                  * If requested stack size is larger than one page,
2266                  * perform stack-touch operation
2267                  */
2268                 /*
2269                  * Generate stack probe code.
2270                  * Under Windows, it is necessary to allocate one page at a time,
2271                  * "touching" stack after each successful sub-allocation. This is
2272                  * because of the way stack growth is implemented - there is a
2273                  * guard page before the lowest stack page that is currently commited.
2274                  * Stack normally grows sequentially so OS traps access to the
2275                  * guard page and commits more pages when needed.
2276                  */
2277                 x86_test_reg_imm (code, sreg, ~0xFFF);
2278                 br[0] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2279
2280                 br[2] = code; /* loop */
2281                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
2282                 x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
2283
2284                 /*
2285                  * By the end of the loop, sreg2 is smaller than 0x1000, so the init routine
2286                  * that follows only initializes the last part of the area.
2287                  */
2288                 /* Same as the init code below with size==0x1000 */
2289                 if (tree->flags & MONO_INST_INIT) {
2290                         x86_push_reg (code, X86_EAX);
2291                         x86_push_reg (code, X86_ECX);
2292                         x86_push_reg (code, X86_EDI);
2293                         x86_mov_reg_imm (code, X86_ECX, (0x1000 >> 2));
2294                         x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2295                         x86_lea_membase (code, X86_EDI, X86_ESP, 12);
2296                         if (cfg->param_area && cfg->arch.no_pushes)
2297                                 x86_alu_reg_imm (code, X86_ADD, X86_EDI, cfg->param_area);
2298                         x86_cld (code);
2299                         x86_prefix (code, X86_REP_PREFIX);
2300                         x86_stosl (code);
2301                         x86_pop_reg (code, X86_EDI);
2302                         x86_pop_reg (code, X86_ECX);
2303                         x86_pop_reg (code, X86_EAX);
2304                 }
2305
2306                 x86_alu_reg_imm (code, X86_SUB, sreg, 0x1000);
2307                 x86_alu_reg_imm (code, X86_CMP, sreg, 0x1000);
2308                 br[3] = code; x86_branch8 (code, X86_CC_AE, 0, FALSE);
2309                 x86_patch (br[3], br[2]);
2310                 x86_test_reg_reg (code, sreg, sreg);
2311                 br[4] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
2312                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2313
2314                 br[1] = code; x86_jump8 (code, 0);
2315
2316                 x86_patch (br[0], code);
2317                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, sreg);
2318                 x86_patch (br[1], code);
2319                 x86_patch (br[4], code);
2320         }
2321         else
2322                 x86_alu_reg_reg (code, X86_SUB, X86_ESP, tree->sreg1);
2323
2324         if (tree->flags & MONO_INST_INIT) {
2325                 int offset = 0;
2326                 if (tree->dreg != X86_EAX && sreg != X86_EAX) {
2327                         x86_push_reg (code, X86_EAX);
2328                         offset += 4;
2329                 }
2330                 if (tree->dreg != X86_ECX && sreg != X86_ECX) {
2331                         x86_push_reg (code, X86_ECX);
2332                         offset += 4;
2333                 }
2334                 if (tree->dreg != X86_EDI && sreg != X86_EDI) {
2335                         x86_push_reg (code, X86_EDI);
2336                         offset += 4;
2337                 }
2338
2339                 x86_shift_reg_imm (code, X86_SHR, sreg, 2);
2340                 if (sreg != X86_ECX)
2341                         x86_mov_reg_reg (code, X86_ECX, sreg, 4);
2342                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EAX);
2343
2344                 x86_lea_membase (code, X86_EDI, X86_ESP, offset);
2345                 x86_cld (code);
2346                 x86_prefix (code, X86_REP_PREFIX);
2347                 x86_stosl (code);
2348
2349                 if (tree->dreg != X86_EDI && sreg != X86_EDI)
2350                         x86_pop_reg (code, X86_EDI);
2351                 if (tree->dreg != X86_ECX && sreg != X86_ECX)
2352                         x86_pop_reg (code, X86_ECX);
2353                 if (tree->dreg != X86_EAX && sreg != X86_EAX)
2354                         x86_pop_reg (code, X86_EAX);
2355         }
2356         return code;
2357 }
2358
2359
2360 static guint8*
2361 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
2362 {
2363         /* Move return value to the target register */
2364         switch (ins->opcode) {
2365         case OP_CALL:
2366         case OP_CALL_REG:
2367         case OP_CALL_MEMBASE:
2368                 if (ins->dreg != X86_EAX)
2369                         x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
2370                 break;
2371         default:
2372                 break;
2373         }
2374
2375         return code;
2376 }
2377
2378 #ifdef __APPLE__
2379 static int tls_gs_offset;
2380 #endif
2381
2382 gboolean
2383 mono_x86_have_tls_get (void)
2384 {
2385 #ifdef __APPLE__
2386         static gboolean have_tls_get = FALSE;
2387         static gboolean inited = FALSE;
2388         guint32 *ins;
2389
2390         if (inited)
2391                 return have_tls_get;
2392
2393         ins = (guint32*)pthread_getspecific;
2394         /*
2395          * We're looking for these two instructions:
2396          *
2397          * mov    0x4(%esp),%eax
2398          * mov    %gs:[offset](,%eax,4),%eax
2399          */
2400         have_tls_get = ins [0] == 0x0424448b && ins [1] == 0x85048b65;
2401         tls_gs_offset = ins [2];
2402
2403         inited = TRUE;
2404
2405         return have_tls_get;
2406 #elif defined(TARGET_ANDROID)
2407         return FALSE;
2408 #else
2409         return TRUE;
2410 #endif
2411 }
2412
2413 static guint8*
2414 mono_x86_emit_tls_set (guint8* code, int sreg, int tls_offset)
2415 {
2416 #if defined(__APPLE__)
2417         x86_prefix (code, X86_GS_PREFIX);
2418         x86_mov_mem_reg (code, tls_gs_offset + (tls_offset * 4), sreg, 4);
2419 #elif defined(TARGET_WIN32)
2420         g_assert_not_reached ();
2421 #else
2422         x86_prefix (code, X86_GS_PREFIX);
2423         x86_mov_mem_reg (code, tls_offset, sreg, 4);
2424 #endif
2425         return code;
2426 }
2427
2428 /*
2429  * mono_x86_emit_tls_get:
2430  * @code: buffer to store code to
2431  * @dreg: hard register where to place the result
2432  * @tls_offset: offset info
2433  *
2434  * mono_x86_emit_tls_get emits in @code the native code that puts in
2435  * the dreg register the item in the thread local storage identified
2436  * by tls_offset.
2437  *
2438  * Returns: a pointer to the end of the stored code
2439  */
2440 guint8*
2441 mono_x86_emit_tls_get (guint8* code, int dreg, int tls_offset)
2442 {
2443 #if defined(__APPLE__)
2444         x86_prefix (code, X86_GS_PREFIX);
2445         x86_mov_reg_mem (code, dreg, tls_gs_offset + (tls_offset * 4), 4);
2446 #elif defined(TARGET_WIN32)
2447         /*
2448          * See the Under the Hood article in the May 1996 issue of Microsoft Systems
2449          * Journal and/or a disassembly of the TlsGet () function.
2450          */
2451         g_assert (tls_offset < 64);
2452         x86_prefix (code, X86_FS_PREFIX);
2453         x86_mov_reg_mem (code, dreg, 0x18, 4);
2454         /* Dunno what this does but TlsGetValue () contains it */
2455         x86_alu_membase_imm (code, X86_AND, dreg, 0x34, 0);
2456         x86_mov_reg_membase (code, dreg, dreg, 3600 + (tls_offset * 4), 4);
2457 #else
2458         if (optimize_for_xen) {
2459                 x86_prefix (code, X86_GS_PREFIX);
2460                 x86_mov_reg_mem (code, dreg, 0, 4);
2461                 x86_mov_reg_membase (code, dreg, dreg, tls_offset, 4);
2462         } else {
2463                 x86_prefix (code, X86_GS_PREFIX);
2464                 x86_mov_reg_mem (code, dreg, tls_offset, 4);
2465         }
2466 #endif
2467         return code;
2468 }
2469
2470 static guint8*
2471 emit_tls_get_reg (guint8* code, int dreg, int offset_reg)
2472 {
2473         /* offset_reg contains a value translated by mono_arch_translate_tls_offset () */
2474 #if defined(__APPLE__) || defined(__linux__)
2475         if (dreg != offset_reg)
2476                 x86_mov_reg_reg (code, dreg, offset_reg, sizeof (mgreg_t));
2477         x86_prefix (code, X86_GS_PREFIX);
2478         x86_mov_reg_membase (code, dreg, dreg, 0, sizeof (mgreg_t));
2479 #else
2480         g_assert_not_reached ();
2481 #endif
2482         return code;
2483 }
2484
2485 guint8*
2486 mono_x86_emit_tls_get_reg (guint8* code, int dreg, int offset_reg)
2487 {
2488         return emit_tls_get_reg (code, dreg, offset_reg);
2489 }
2490
2491 static guint8*
2492 emit_tls_set_reg (guint8* code, int sreg, int offset_reg)
2493 {
2494         /* offset_reg contains a value translated by mono_arch_translate_tls_offset () */
2495 #ifdef HOST_WIN32
2496         g_assert_not_reached ();
2497 #elif defined(__APPLE__) || defined(__linux__)
2498         x86_prefix (code, X86_GS_PREFIX);
2499         x86_mov_membase_reg (code, offset_reg, 0, sreg, sizeof (mgreg_t));
2500 #else
2501         g_assert_not_reached ();
2502 #endif
2503         return code;
2504 }
2505
2506  /*
2507  * mono_arch_translate_tls_offset:
2508  *
2509  *   Translate the TLS offset OFFSET computed by MONO_THREAD_VAR_OFFSET () into a format usable by OP_TLS_GET_REG/OP_TLS_SET_REG.
2510  */
2511 int
2512 mono_arch_translate_tls_offset (int offset)
2513 {
2514 #ifdef __APPLE__
2515         return tls_gs_offset + (offset * 4);
2516 #else
2517         return offset;
2518 #endif
2519 }
2520
2521 /*
2522  * emit_setup_lmf:
2523  *
2524  *   Emit code to initialize an LMF structure at LMF_OFFSET.
2525  */
2526 static guint8*
2527 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
2528 {
2529         /* save all caller saved regs */
2530         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, ebx), X86_EBX, sizeof (mgreg_t));
2531         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, ebx));
2532         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, edi), X86_EDI, sizeof (mgreg_t));
2533         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, edi));
2534         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, esi), X86_ESI, sizeof (mgreg_t));
2535         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, esi));
2536         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, ebp), X86_EBP, sizeof (mgreg_t));
2537
2538         /* save the current IP */
2539         if (cfg->compile_aot) {
2540                 /* This pushes the current ip */
2541                 x86_call_imm (code, 0);
2542                 x86_pop_reg (code, X86_EAX);
2543         } else {
2544                 mono_add_patch_info (cfg, code + 1 - cfg->native_code, MONO_PATCH_INFO_IP, NULL);
2545                 x86_mov_reg_imm (code, X86_EAX, 0);
2546         }
2547         x86_mov_membase_reg (code, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, eip), X86_EAX, sizeof (mgreg_t));
2548
2549         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, eip), SLOT_NOREF);
2550         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, ebp), SLOT_NOREF);
2551         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, esi), SLOT_NOREF);
2552         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, edi), SLOT_NOREF);
2553         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, ebx), SLOT_NOREF);
2554         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, esp), SLOT_NOREF);
2555         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, method), SLOT_NOREF);
2556         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, lmf_addr), SLOT_NOREF);
2557         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset + lmf_offset + G_STRUCT_OFFSET (MonoLMF, previous_lmf), SLOT_NOREF);
2558
2559         return code;
2560 }
2561
2562 #define REAL_PRINT_REG(text,reg) \
2563 mono_assert (reg >= 0); \
2564 x86_push_reg (code, X86_EAX); \
2565 x86_push_reg (code, X86_EDX); \
2566 x86_push_reg (code, X86_ECX); \
2567 x86_push_reg (code, reg); \
2568 x86_push_imm (code, reg); \
2569 x86_push_imm (code, text " %d %p\n"); \
2570 x86_mov_reg_imm (code, X86_EAX, printf); \
2571 x86_call_reg (code, X86_EAX); \
2572 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 3*4); \
2573 x86_pop_reg (code, X86_ECX); \
2574 x86_pop_reg (code, X86_EDX); \
2575 x86_pop_reg (code, X86_EAX);
2576
2577 /* REAL_PRINT_REG does not appear to be used, and was not adapted to work with Native Client. */
2578 #ifdef __native__client_codegen__
2579 #define REAL_PRINT_REG(text, reg) g_assert_not_reached()
2580 #endif
2581
2582 /* benchmark and set based on cpu */
2583 #define LOOP_ALIGNMENT 8
2584 #define bb_is_loop_start(bb) ((bb)->loop_body_start && (bb)->nesting)
2585
2586 #ifndef DISABLE_JIT
2587 void
2588 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2589 {
2590         MonoInst *ins;
2591         MonoCallInst *call;
2592         guint offset;
2593         guint8 *code = cfg->native_code + cfg->code_len;
2594         int max_len, cpos;
2595
2596         if (cfg->opt & MONO_OPT_LOOP) {
2597                 int pad, align = LOOP_ALIGNMENT;
2598                 /* set alignment depending on cpu */
2599                 if (bb_is_loop_start (bb) && (pad = (cfg->code_len & (align - 1)))) {
2600                         pad = align - pad;
2601                         /*g_print ("adding %d pad at %x to loop in %s\n", pad, cfg->code_len, cfg->method->name);*/
2602                         x86_padding (code, pad);
2603                         cfg->code_len += pad;
2604                         bb->native_offset = cfg->code_len;
2605                 }
2606         }
2607 #ifdef __native_client_codegen__
2608         {
2609                 /* For Native Client, all indirect call/jump targets must be   */
2610                 /* 32-byte aligned.  Exception handler blocks are jumped to    */
2611                 /* indirectly as well.                                         */
2612                 gboolean bb_needs_alignment = (bb->flags & BB_INDIRECT_JUMP_TARGET) ||
2613                         (bb->flags & BB_EXCEPTION_HANDLER);
2614
2615                 /* if ((cfg->code_len & kNaClAlignmentMask) != 0) { */
2616                 if ( bb_needs_alignment && ((cfg->code_len & kNaClAlignmentMask) != 0)) {
2617             int pad = kNaClAlignment - (cfg->code_len & kNaClAlignmentMask);
2618             if (pad != kNaClAlignment) code = mono_arch_nacl_pad(code, pad);
2619             cfg->code_len += pad;
2620             bb->native_offset = cfg->code_len;
2621                 }
2622         }
2623 #endif  /* __native_client_codegen__ */
2624         if (cfg->verbose_level > 2)
2625                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
2626
2627         cpos = bb->max_offset;
2628
2629         if (cfg->prof_options & MONO_PROFILE_COVERAGE) {
2630                 MonoProfileCoverageInfo *cov = cfg->coverage_info;
2631                 g_assert (!cfg->compile_aot);
2632                 cpos += 6;
2633
2634                 cov->data [bb->dfn].cil_code = bb->cil_code;
2635                 /* this is not thread save, but good enough */
2636                 x86_inc_mem (code, &cov->data [bb->dfn].count);
2637         }
2638
2639         offset = code - cfg->native_code;
2640
2641         mono_debug_open_block (cfg, bb, offset);
2642
2643     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num)
2644                 x86_breakpoint (code);
2645
2646         MONO_BB_FOR_EACH_INS (bb, ins) {
2647                 offset = code - cfg->native_code;
2648
2649                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
2650
2651 #define EXTRA_CODE_SPACE (NACL_SIZE (16, 16 + kNaClAlignment))
2652
2653                 if (G_UNLIKELY (offset > (cfg->code_size - max_len - EXTRA_CODE_SPACE))) {
2654                         cfg->code_size *= 2;
2655                         cfg->native_code = mono_realloc_native_code(cfg);
2656                         code = cfg->native_code + offset;
2657                         cfg->stat_code_reallocs++;
2658                 }
2659
2660                 if (cfg->debug_info)
2661                         mono_debug_record_line_number (cfg, ins, offset);
2662
2663                 switch (ins->opcode) {
2664                 case OP_BIGMUL:
2665                         x86_mul_reg (code, ins->sreg2, TRUE);
2666                         break;
2667                 case OP_BIGMUL_UN:
2668                         x86_mul_reg (code, ins->sreg2, FALSE);
2669                         break;
2670                 case OP_X86_SETEQ_MEMBASE:
2671                 case OP_X86_SETNE_MEMBASE:
2672                         x86_set_membase (code, ins->opcode == OP_X86_SETEQ_MEMBASE ? X86_CC_EQ : X86_CC_NE,
2673                                          ins->inst_basereg, ins->inst_offset, TRUE);
2674                         break;
2675                 case OP_STOREI1_MEMBASE_IMM:
2676                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 1);
2677                         break;
2678                 case OP_STOREI2_MEMBASE_IMM:
2679                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 2);
2680                         break;
2681                 case OP_STORE_MEMBASE_IMM:
2682                 case OP_STOREI4_MEMBASE_IMM:
2683                         x86_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 4);
2684                         break;
2685                 case OP_STOREI1_MEMBASE_REG:
2686                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 1);
2687                         break;
2688                 case OP_STOREI2_MEMBASE_REG:
2689                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 2);
2690                         break;
2691                 case OP_STORE_MEMBASE_REG:
2692                 case OP_STOREI4_MEMBASE_REG:
2693                         x86_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 4);
2694                         break;
2695                 case OP_STORE_MEM_IMM:
2696                         x86_mov_mem_imm (code, ins->inst_p0, ins->inst_c0, 4);
2697                         break;
2698                 case OP_LOADU4_MEM:
2699                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2700                         break;
2701                 case OP_LOAD_MEM:
2702                 case OP_LOADI4_MEM:
2703                         /* These are created by the cprop pass so they use inst_imm as the source */
2704                         x86_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
2705                         break;
2706                 case OP_LOADU1_MEM:
2707                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, FALSE);
2708                         break;
2709                 case OP_LOADU2_MEM:
2710                         x86_widen_mem (code, ins->dreg, ins->inst_imm, FALSE, TRUE);
2711                         break;
2712                 case OP_LOAD_MEMBASE:
2713                 case OP_LOADI4_MEMBASE:
2714                 case OP_LOADU4_MEMBASE:
2715                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
2716                         break;
2717                 case OP_LOADU1_MEMBASE:
2718                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
2719                         break;
2720                 case OP_LOADI1_MEMBASE:
2721                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
2722                         break;
2723                 case OP_LOADU2_MEMBASE:
2724                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
2725                         break;
2726                 case OP_LOADI2_MEMBASE:
2727                         x86_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
2728                         break;
2729                 case OP_ICONV_TO_I1:
2730                 case OP_SEXT_I1:
2731                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, FALSE);
2732                         break;
2733                 case OP_ICONV_TO_I2:
2734                 case OP_SEXT_I2:
2735                         x86_widen_reg (code, ins->dreg, ins->sreg1, TRUE, TRUE);
2736                         break;
2737                 case OP_ICONV_TO_U1:
2738                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, FALSE);
2739                         break;
2740                 case OP_ICONV_TO_U2:
2741                         x86_widen_reg (code, ins->dreg, ins->sreg1, FALSE, TRUE);
2742                         break;
2743                 case OP_COMPARE:
2744                 case OP_ICOMPARE:
2745                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
2746                         break;
2747                 case OP_COMPARE_IMM:
2748                 case OP_ICOMPARE_IMM:
2749                         x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
2750                         break;
2751                 case OP_X86_COMPARE_MEMBASE_REG:
2752                         x86_alu_membase_reg (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2753                         break;
2754                 case OP_X86_COMPARE_MEMBASE_IMM:
2755                         x86_alu_membase_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2756                         break;
2757                 case OP_X86_COMPARE_MEMBASE8_IMM:
2758                         x86_alu_membase8_imm (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2759                         break;
2760                 case OP_X86_COMPARE_REG_MEMBASE:
2761                         x86_alu_reg_membase (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset);
2762                         break;
2763                 case OP_X86_COMPARE_MEM_IMM:
2764                         x86_alu_mem_imm (code, X86_CMP, ins->inst_offset, ins->inst_imm);
2765                         break;
2766                 case OP_X86_TEST_NULL:
2767                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
2768                         break;
2769                 case OP_X86_ADD_MEMBASE_IMM:
2770                         x86_alu_membase_imm (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2771                         break;
2772                 case OP_X86_ADD_REG_MEMBASE:
2773                         x86_alu_reg_membase (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset);
2774                         break;
2775                 case OP_X86_SUB_MEMBASE_IMM:
2776                         x86_alu_membase_imm (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2777                         break;
2778                 case OP_X86_SUB_REG_MEMBASE:
2779                         x86_alu_reg_membase (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset);
2780                         break;
2781                 case OP_X86_AND_MEMBASE_IMM:
2782                         x86_alu_membase_imm (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2783                         break;
2784                 case OP_X86_OR_MEMBASE_IMM:
2785                         x86_alu_membase_imm (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2786                         break;
2787                 case OP_X86_XOR_MEMBASE_IMM:
2788                         x86_alu_membase_imm (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm);
2789                         break;
2790                 case OP_X86_ADD_MEMBASE_REG:
2791                         x86_alu_membase_reg (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2792                         break;
2793                 case OP_X86_SUB_MEMBASE_REG:
2794                         x86_alu_membase_reg (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2795                         break;
2796                 case OP_X86_AND_MEMBASE_REG:
2797                         x86_alu_membase_reg (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2798                         break;
2799                 case OP_X86_OR_MEMBASE_REG:
2800                         x86_alu_membase_reg (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2801                         break;
2802                 case OP_X86_XOR_MEMBASE_REG:
2803                         x86_alu_membase_reg (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2);
2804                         break;
2805                 case OP_X86_INC_MEMBASE:
2806                         x86_inc_membase (code, ins->inst_basereg, ins->inst_offset);
2807                         break;
2808                 case OP_X86_INC_REG:
2809                         x86_inc_reg (code, ins->dreg);
2810                         break;
2811                 case OP_X86_DEC_MEMBASE:
2812                         x86_dec_membase (code, ins->inst_basereg, ins->inst_offset);
2813                         break;
2814                 case OP_X86_DEC_REG:
2815                         x86_dec_reg (code, ins->dreg);
2816                         break;
2817                 case OP_X86_MUL_REG_MEMBASE:
2818                         x86_imul_reg_membase (code, ins->sreg1, ins->sreg2, ins->inst_offset);
2819                         break;
2820                 case OP_X86_AND_REG_MEMBASE:
2821                         x86_alu_reg_membase (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset);
2822                         break;
2823                 case OP_X86_OR_REG_MEMBASE:
2824                         x86_alu_reg_membase (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset);
2825                         break;
2826                 case OP_X86_XOR_REG_MEMBASE:
2827                         x86_alu_reg_membase (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset);
2828                         break;
2829                 case OP_BREAK:
2830                         x86_breakpoint (code);
2831                         break;
2832                 case OP_RELAXED_NOP:
2833                         x86_prefix (code, X86_REP_PREFIX);
2834                         x86_nop (code);
2835                         break;
2836                 case OP_HARD_NOP:
2837                         x86_nop (code);
2838                         break;
2839                 case OP_NOP:
2840                 case OP_DUMMY_USE:
2841                 case OP_DUMMY_STORE:
2842                 case OP_DUMMY_ICONST:
2843                 case OP_DUMMY_R8CONST:
2844                 case OP_NOT_REACHED:
2845                 case OP_NOT_NULL:
2846                         break;
2847                 case OP_SEQ_POINT: {
2848                         int i;
2849
2850                         if (cfg->compile_aot)
2851                                 NOT_IMPLEMENTED;
2852
2853                         /*
2854                          * Read from the single stepping trigger page. This will cause a
2855                          * SIGSEGV when single stepping is enabled.
2856                          * We do this _before_ the breakpoint, so single stepping after
2857                          * a breakpoint is hit will step to the next IL offset.
2858                          */
2859                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC)
2860                                 x86_alu_reg_mem (code, X86_CMP, X86_EAX, (guint32)ss_trigger_page);
2861
2862                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
2863
2864                         /*
2865                          * A placeholder for a possible breakpoint inserted by
2866                          * mono_arch_set_breakpoint ().
2867                          */
2868                         for (i = 0; i < 6; ++i)
2869                                 x86_nop (code);
2870                         /*
2871                          * Add an additional nop so skipping the bp doesn't cause the ip to point
2872                          * to another IL offset.
2873                          */
2874                         x86_nop (code);
2875                         break;
2876                 }
2877                 case OP_ADDCC:
2878                 case OP_IADDCC:
2879                 case OP_IADD:
2880                         x86_alu_reg_reg (code, X86_ADD, ins->sreg1, ins->sreg2);
2881                         break;
2882                 case OP_ADC:
2883                 case OP_IADC:
2884                         x86_alu_reg_reg (code, X86_ADC, ins->sreg1, ins->sreg2);
2885                         break;
2886                 case OP_ADDCC_IMM:
2887                 case OP_ADD_IMM:
2888                 case OP_IADD_IMM:
2889                         x86_alu_reg_imm (code, X86_ADD, ins->dreg, ins->inst_imm);
2890                         break;
2891                 case OP_ADC_IMM:
2892                 case OP_IADC_IMM:
2893                         x86_alu_reg_imm (code, X86_ADC, ins->dreg, ins->inst_imm);
2894                         break;
2895                 case OP_SUBCC:
2896                 case OP_ISUBCC:
2897                 case OP_ISUB:
2898                         x86_alu_reg_reg (code, X86_SUB, ins->sreg1, ins->sreg2);
2899                         break;
2900                 case OP_SBB:
2901                 case OP_ISBB:
2902                         x86_alu_reg_reg (code, X86_SBB, ins->sreg1, ins->sreg2);
2903                         break;
2904                 case OP_SUBCC_IMM:
2905                 case OP_SUB_IMM:
2906                 case OP_ISUB_IMM:
2907                         x86_alu_reg_imm (code, X86_SUB, ins->dreg, ins->inst_imm);
2908                         break;
2909                 case OP_SBB_IMM:
2910                 case OP_ISBB_IMM:
2911                         x86_alu_reg_imm (code, X86_SBB, ins->dreg, ins->inst_imm);
2912                         break;
2913                 case OP_IAND:
2914                         x86_alu_reg_reg (code, X86_AND, ins->sreg1, ins->sreg2);
2915                         break;
2916                 case OP_AND_IMM:
2917                 case OP_IAND_IMM:
2918                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_imm);
2919                         break;
2920                 case OP_IDIV:
2921                 case OP_IREM:
2922 #if defined( __native_client_codegen__ )
2923                         x86_alu_reg_imm (code, X86_CMP, ins->sreg2, 0);
2924                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, TRUE, "DivideByZeroException");
2925 #endif
2926                         /*
2927                          * The code is the same for div/rem, the allocator will allocate dreg
2928                          * to RAX/RDX as appropriate.
2929                          */
2930                         if (ins->sreg2 == X86_EDX) {
2931                                 /* cdq clobbers this */
2932                                 x86_push_reg (code, ins->sreg2);
2933                                 x86_cdq (code);
2934                                 x86_div_membase (code, X86_ESP, 0, TRUE);
2935                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2936                         } else {
2937                                 x86_cdq (code);
2938                                 x86_div_reg (code, ins->sreg2, TRUE);
2939                         }
2940                         break;
2941                 case OP_IDIV_UN:
2942                 case OP_IREM_UN:
2943 #if defined( __native_client_codegen__ )
2944                         x86_alu_reg_imm (code, X86_CMP, ins->sreg2, 0);
2945                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, TRUE, "DivideByZeroException");
2946 #endif
2947                         if (ins->sreg2 == X86_EDX) {
2948                                 x86_push_reg (code, ins->sreg2);
2949                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2950                                 x86_div_membase (code, X86_ESP, 0, FALSE);
2951                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
2952                         } else {
2953                                 x86_alu_reg_reg (code, X86_XOR, X86_EDX, X86_EDX);
2954                                 x86_div_reg (code, ins->sreg2, FALSE);
2955                         }
2956                         break;
2957                 case OP_DIV_IMM:
2958 #if defined( __native_client_codegen__ )
2959                         if (ins->inst_imm == 0) {
2960                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, "DivideByZeroException");
2961                                 x86_jump32 (code, 0);
2962                                 break;
2963                         }
2964 #endif
2965                         x86_mov_reg_imm (code, ins->sreg2, ins->inst_imm);
2966                         x86_cdq (code);
2967                         x86_div_reg (code, ins->sreg2, TRUE);
2968                         break;
2969                 case OP_IREM_IMM: {
2970                         int power = mono_is_power_of_two (ins->inst_imm);
2971
2972                         g_assert (ins->sreg1 == X86_EAX);
2973                         g_assert (ins->dreg == X86_EAX);
2974                         g_assert (power >= 0);
2975
2976                         if (power == 1) {
2977                                 /* Based on http://compilers.iecc.com/comparch/article/93-04-079 */
2978                                 x86_cdq (code);
2979                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, 1);
2980                                 /*
2981                                  * If the divident is >= 0, this does not nothing. If it is positive, it
2982                                  * it transforms %eax=0 into %eax=0, and %eax=1 into %eax=-1.
2983                                  */
2984                                 x86_alu_reg_reg (code, X86_XOR, X86_EAX, X86_EDX);
2985                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2986                         } else if (power == 0) {
2987                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
2988                         } else {
2989                                 /* Based on gcc code */
2990
2991                                 /* Add compensation for negative dividents */
2992                                 x86_cdq (code);
2993                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, 32 - power);
2994                                 x86_alu_reg_reg (code, X86_ADD, X86_EAX, X86_EDX);
2995                                 /* Compute remainder */
2996                                 x86_alu_reg_imm (code, X86_AND, X86_EAX, (1 << power) - 1);
2997                                 /* Remove compensation */
2998                                 x86_alu_reg_reg (code, X86_SUB, X86_EAX, X86_EDX);
2999                         }
3000                         break;
3001                 }
3002                 case OP_IOR:
3003                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
3004                         break;
3005                 case OP_OR_IMM:
3006                 case OP_IOR_IMM:
3007                         x86_alu_reg_imm (code, X86_OR, ins->sreg1, ins->inst_imm);
3008                         break;
3009                 case OP_IXOR:
3010                         x86_alu_reg_reg (code, X86_XOR, ins->sreg1, ins->sreg2);
3011                         break;
3012                 case OP_XOR_IMM:
3013                 case OP_IXOR_IMM:
3014                         x86_alu_reg_imm (code, X86_XOR, ins->sreg1, ins->inst_imm);
3015                         break;
3016                 case OP_ISHL:
3017                         g_assert (ins->sreg2 == X86_ECX);
3018                         x86_shift_reg (code, X86_SHL, ins->dreg);
3019                         break;
3020                 case OP_ISHR:
3021                         g_assert (ins->sreg2 == X86_ECX);
3022                         x86_shift_reg (code, X86_SAR, ins->dreg);
3023                         break;
3024                 case OP_SHR_IMM:
3025                 case OP_ISHR_IMM:
3026                         x86_shift_reg_imm (code, X86_SAR, ins->dreg, ins->inst_imm);
3027                         break;
3028                 case OP_SHR_UN_IMM:
3029                 case OP_ISHR_UN_IMM:
3030                         x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_imm);
3031                         break;
3032                 case OP_ISHR_UN:
3033                         g_assert (ins->sreg2 == X86_ECX);
3034                         x86_shift_reg (code, X86_SHR, ins->dreg);
3035                         break;
3036                 case OP_SHL_IMM:
3037                 case OP_ISHL_IMM:
3038                         x86_shift_reg_imm (code, X86_SHL, ins->dreg, ins->inst_imm);
3039                         break;
3040                 case OP_LSHL: {
3041                         guint8 *jump_to_end;
3042
3043                         /* handle shifts below 32 bits */
3044                         x86_shld_reg (code, ins->backend.reg3, ins->sreg1);
3045                         x86_shift_reg (code, X86_SHL, ins->sreg1);
3046
3047                         x86_test_reg_imm (code, X86_ECX, 32);
3048                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
3049
3050                         /* handle shift over 32 bit */
3051                         x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
3052                         x86_clear_reg (code, ins->sreg1);
3053
3054                         x86_patch (jump_to_end, code);
3055                         }
3056                         break;
3057                 case OP_LSHR: {
3058                         guint8 *jump_to_end;
3059
3060                         /* handle shifts below 32 bits */
3061                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
3062                         x86_shift_reg (code, X86_SAR, ins->backend.reg3);
3063
3064                         x86_test_reg_imm (code, X86_ECX, 32);
3065                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3066
3067                         /* handle shifts over 31 bits */
3068                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
3069                         x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 31);
3070
3071                         x86_patch (jump_to_end, code);
3072                         }
3073                         break;
3074                 case OP_LSHR_UN: {
3075                         guint8 *jump_to_end;
3076
3077                         /* handle shifts below 32 bits */
3078                         x86_shrd_reg (code, ins->sreg1, ins->backend.reg3);
3079                         x86_shift_reg (code, X86_SHR, ins->backend.reg3);
3080
3081                         x86_test_reg_imm (code, X86_ECX, 32);
3082                         jump_to_end = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
3083
3084                         /* handle shifts over 31 bits */
3085                         x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
3086                         x86_clear_reg (code, ins->backend.reg3);
3087
3088                         x86_patch (jump_to_end, code);
3089                         }
3090                         break;
3091                 case OP_LSHL_IMM:
3092                         if (ins->inst_imm >= 32) {
3093                                 x86_mov_reg_reg (code, ins->backend.reg3, ins->sreg1, 4);
3094                                 x86_clear_reg (code, ins->sreg1);
3095                                 x86_shift_reg_imm (code, X86_SHL, ins->backend.reg3, ins->inst_imm - 32);
3096                         } else {
3097                                 x86_shld_reg_imm (code, ins->backend.reg3, ins->sreg1, ins->inst_imm);
3098                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg1, ins->inst_imm);
3099                         }
3100                         break;
3101                 case OP_LSHR_IMM:
3102                         if (ins->inst_imm >= 32) {
3103                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3,  4);
3104                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, 0x1f);
3105                                 x86_shift_reg_imm (code, X86_SAR, ins->sreg1, ins->inst_imm - 32);
3106                         } else {
3107                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
3108                                 x86_shift_reg_imm (code, X86_SAR, ins->backend.reg3, ins->inst_imm);
3109                         }
3110                         break;
3111                 case OP_LSHR_UN_IMM:
3112                         if (ins->inst_imm >= 32) {
3113                                 x86_mov_reg_reg (code, ins->sreg1, ins->backend.reg3, 4);
3114                                 x86_clear_reg (code, ins->backend.reg3);
3115                                 x86_shift_reg_imm (code, X86_SHR, ins->sreg1, ins->inst_imm - 32);
3116                         } else {
3117                                 x86_shrd_reg_imm (code, ins->sreg1, ins->backend.reg3, ins->inst_imm);
3118                                 x86_shift_reg_imm (code, X86_SHR, ins->backend.reg3, ins->inst_imm);
3119                         }
3120                         break;
3121                 case OP_INOT:
3122                         x86_not_reg (code, ins->sreg1);
3123                         break;
3124                 case OP_INEG:
3125                         x86_neg_reg (code, ins->sreg1);
3126                         break;
3127
3128                 case OP_IMUL:
3129                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
3130                         break;
3131                 case OP_MUL_IMM:
3132                 case OP_IMUL_IMM:
3133                         switch (ins->inst_imm) {
3134                         case 2:
3135                                 /* MOV r1, r2 */
3136                                 /* ADD r1, r1 */
3137                                 if (ins->dreg != ins->sreg1)
3138                                         x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3139                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
3140                                 break;
3141                         case 3:
3142                                 /* LEA r1, [r2 + r2*2] */
3143                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
3144                                 break;
3145                         case 5:
3146                                 /* LEA r1, [r2 + r2*4] */
3147                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3148                                 break;
3149                         case 6:
3150                                 /* LEA r1, [r2 + r2*2] */
3151                                 /* ADD r1, r1          */
3152                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
3153                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
3154                                 break;
3155                         case 9:
3156                                 /* LEA r1, [r2 + r2*8] */
3157                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 3);
3158                                 break;
3159                         case 10:
3160                                 /* LEA r1, [r2 + r2*4] */
3161                                 /* ADD r1, r1          */
3162                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3163                                 x86_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
3164                                 break;
3165                         case 12:
3166                                 /* LEA r1, [r2 + r2*2] */
3167                                 /* SHL r1, 2           */
3168                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
3169                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
3170                                 break;
3171                         case 25:
3172                                 /* LEA r1, [r2 + r2*4] */
3173                                 /* LEA r1, [r1 + r1*4] */
3174                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3175                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
3176                                 break;
3177                         case 100:
3178                                 /* LEA r1, [r2 + r2*4] */
3179                                 /* SHL r1, 2           */
3180                                 /* LEA r1, [r1 + r1*4] */
3181                                 x86_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
3182                                 x86_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
3183                                 x86_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
3184                                 break;
3185                         default:
3186                                 x86_imul_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_imm);
3187                                 break;
3188                         }
3189                         break;
3190                 case OP_IMUL_OVF:
3191                         x86_imul_reg_reg (code, ins->sreg1, ins->sreg2);
3192                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3193                         break;
3194                 case OP_IMUL_OVF_UN: {
3195                         /* the mul operation and the exception check should most likely be split */
3196                         int non_eax_reg, saved_eax = FALSE, saved_edx = FALSE;
3197                         /*g_assert (ins->sreg2 == X86_EAX);
3198                         g_assert (ins->dreg == X86_EAX);*/
3199                         if (ins->sreg2 == X86_EAX) {
3200                                 non_eax_reg = ins->sreg1;
3201                         } else if (ins->sreg1 == X86_EAX) {
3202                                 non_eax_reg = ins->sreg2;
3203                         } else {
3204                                 /* no need to save since we're going to store to it anyway */
3205                                 if (ins->dreg != X86_EAX) {
3206                                         saved_eax = TRUE;
3207                                         x86_push_reg (code, X86_EAX);
3208                                 }
3209                                 x86_mov_reg_reg (code, X86_EAX, ins->sreg1, 4);
3210                                 non_eax_reg = ins->sreg2;
3211                         }
3212                         if (ins->dreg == X86_EDX) {
3213                                 if (!saved_eax) {
3214                                         saved_eax = TRUE;
3215                                         x86_push_reg (code, X86_EAX);
3216                                 }
3217                         } else if (ins->dreg != X86_EAX) {
3218                                 saved_edx = TRUE;
3219                                 x86_push_reg (code, X86_EDX);
3220                         }
3221                         x86_mul_reg (code, non_eax_reg, FALSE);
3222                         /* save before the check since pop and mov don't change the flags */
3223                         if (ins->dreg != X86_EAX)
3224                                 x86_mov_reg_reg (code, ins->dreg, X86_EAX, 4);
3225                         if (saved_edx)
3226                                 x86_pop_reg (code, X86_EDX);
3227                         if (saved_eax)
3228                                 x86_pop_reg (code, X86_EAX);
3229                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
3230                         break;
3231                 }
3232                 case OP_ICONST:
3233                         x86_mov_reg_imm (code, ins->dreg, ins->inst_c0);
3234                         break;
3235                 case OP_AOTCONST:
3236                         g_assert_not_reached ();
3237                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3238                         x86_mov_reg_imm (code, ins->dreg, 0);
3239                         break;
3240                 case OP_JUMP_TABLE:
3241                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3242                         x86_mov_reg_imm (code, ins->dreg, 0);
3243                         break;
3244                 case OP_LOAD_GOTADDR:
3245                         g_assert (ins->dreg == MONO_ARCH_GOT_REG);
3246                         code = mono_arch_emit_load_got_addr (cfg->native_code, code, cfg, NULL);
3247                         break;
3248                 case OP_GOT_ENTRY:
3249                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3250                         x86_mov_reg_membase (code, ins->dreg, ins->inst_basereg, 0xf0f0f0f0, 4);
3251                         break;
3252                 case OP_X86_PUSH_GOT_ENTRY:
3253                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_right->inst_i1, ins->inst_right->inst_p0);
3254                         x86_push_membase (code, ins->inst_basereg, 0xf0f0f0f0);
3255                         break;
3256                 case OP_MOVE:
3257                         x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3258                         break;
3259                 case OP_TAILCALL: {
3260                         MonoCallInst *call = (MonoCallInst*)ins;
3261                         int pos = 0, i;
3262
3263                         ins->flags |= MONO_INST_GC_CALLSITE;
3264                         ins->backend.pc_offset = code - cfg->native_code;
3265
3266                         /* reset offset to make max_len work */
3267                         offset = code - cfg->native_code;
3268
3269                         g_assert (!cfg->method->save_lmf);
3270
3271                         /* restore callee saved registers */
3272                         for (i = 0; i < X86_NREG; ++i)
3273                                 if (X86_IS_CALLEE_SAVED_REG (i) && cfg->used_int_regs & (1 << i))
3274                                         pos -= 4;
3275                         if (cfg->used_int_regs & (1 << X86_ESI)) {
3276                                 x86_mov_reg_membase (code, X86_ESI, X86_EBP, pos, 4);
3277                                 pos += 4;
3278                         }
3279                         if (cfg->used_int_regs & (1 << X86_EDI)) {
3280                                 x86_mov_reg_membase (code, X86_EDI, X86_EBP, pos, 4);
3281                                 pos += 4;
3282                         }
3283                         if (cfg->used_int_regs & (1 << X86_EBX)) {
3284                                 x86_mov_reg_membase (code, X86_EBX, X86_EBP, pos, 4);
3285                                 pos += 4;
3286                         }
3287
3288                         /* Copy arguments on the stack to our argument area */
3289                         for (i = 0; i < call->stack_usage - call->stack_align_amount; i += 4) {
3290                                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, i, 4);
3291                                 x86_mov_membase_reg (code, X86_EBP, 8 + i, X86_EAX, 4);
3292                         }
3293
3294                         /* restore ESP/EBP */
3295                         x86_leave (code);
3296                         offset = code - cfg->native_code;
3297                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_METHOD_JUMP, call->method);
3298                         x86_jump32 (code, 0);
3299
3300                         ins->flags |= MONO_INST_GC_CALLSITE;
3301                         cfg->disable_aot = TRUE;
3302                         break;
3303                 }
3304                 case OP_CHECK_THIS:
3305                         /* ensure ins->sreg1 is not NULL
3306                          * note that cmp DWORD PTR [eax], eax is one byte shorter than
3307                          * cmp DWORD PTR [eax], 0
3308                          */
3309                         x86_alu_membase_reg (code, X86_CMP, ins->sreg1, 0, ins->sreg1);
3310                         break;
3311                 case OP_ARGLIST: {
3312                         int hreg = ins->sreg1 == X86_EAX? X86_ECX: X86_EAX;
3313                         x86_push_reg (code, hreg);
3314                         x86_lea_membase (code, hreg, X86_EBP, cfg->sig_cookie);
3315                         x86_mov_membase_reg (code, ins->sreg1, 0, hreg, 4);
3316                         x86_pop_reg (code, hreg);
3317                         break;
3318                 }
3319                 case OP_FCALL:
3320                 case OP_LCALL:
3321                 case OP_VCALL:
3322                 case OP_VCALL2:
3323                 case OP_VOIDCALL:
3324                 case OP_CALL:
3325                         call = (MonoCallInst*)ins;
3326                         if (ins->flags & MONO_INST_HAS_METHOD)
3327                                 code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
3328                         else
3329                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
3330                         ins->flags |= MONO_INST_GC_CALLSITE;
3331                         ins->backend.pc_offset = code - cfg->native_code;
3332                         if (call->stack_usage && !CALLCONV_IS_STDCALL (call->signature) && !cfg->arch.no_pushes) {
3333                                 /* a pop is one byte, while an add reg, imm is 3. So if there are 4 or 8
3334                                  * bytes to pop, we want to use pops. GCC does this (note it won't happen
3335                                  * for P4 or i686 because gcc will avoid using pop push at all. But we aren't
3336                                  * smart enough to do that optimization yet
3337                                  *
3338                                  * It turns out that on my P4, doing two pops for 8 bytes on the stack makes
3339                                  * mcs botstrap slow down. However, doing 1 pop for 4 bytes creates a small,
3340                                  * (most likely from locality benefits). People with other processors should
3341                                  * check on theirs to see what happens.
3342                                  */
3343                                 if (call->stack_usage == 4) {
3344                                         /* we want to use registers that won't get used soon, so use
3345                                          * ecx, as eax will get allocated first. edx is used by long calls,
3346                                          * so we can't use that.
3347                                          */
3348
3349                                         x86_pop_reg (code, X86_ECX);
3350                                 } else {
3351                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, call->stack_usage);
3352                                 }
3353                         }
3354                         code = emit_move_return_value (cfg, ins, code);
3355                         break;
3356                 case OP_FCALL_REG:
3357                 case OP_LCALL_REG:
3358                 case OP_VCALL_REG:
3359                 case OP_VCALL2_REG:
3360                 case OP_VOIDCALL_REG:
3361                 case OP_CALL_REG:
3362                         call = (MonoCallInst*)ins;
3363                         x86_call_reg (code, ins->sreg1);
3364                         ins->flags |= MONO_INST_GC_CALLSITE;
3365                         ins->backend.pc_offset = code - cfg->native_code;
3366                         if (call->stack_usage && !CALLCONV_IS_STDCALL (call->signature) && !cfg->arch.no_pushes) {
3367                                 if (call->stack_usage == 4)
3368                                         x86_pop_reg (code, X86_ECX);
3369                                 else
3370                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, call->stack_usage);
3371                         }
3372                         code = emit_move_return_value (cfg, ins, code);
3373                         break;
3374                 case OP_FCALL_MEMBASE:
3375                 case OP_LCALL_MEMBASE:
3376                 case OP_VCALL_MEMBASE:
3377                 case OP_VCALL2_MEMBASE:
3378                 case OP_VOIDCALL_MEMBASE:
3379                 case OP_CALL_MEMBASE:
3380                         call = (MonoCallInst*)ins;
3381
3382                         x86_call_membase (code, ins->sreg1, ins->inst_offset);
3383                         ins->flags |= MONO_INST_GC_CALLSITE;
3384                         ins->backend.pc_offset = code - cfg->native_code;
3385                         if (call->stack_usage && !CALLCONV_IS_STDCALL (call->signature) && !cfg->arch.no_pushes) {
3386                                 if (call->stack_usage == 4)
3387                                         x86_pop_reg (code, X86_ECX);
3388                                 else
3389                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, call->stack_usage);
3390                         }
3391                         code = emit_move_return_value (cfg, ins, code);
3392                         break;
3393                 case OP_X86_PUSH:
3394                         g_assert (!cfg->arch.no_pushes);
3395                         x86_push_reg (code, ins->sreg1);
3396                         break;
3397                 case OP_X86_PUSH_IMM:
3398                         g_assert (!cfg->arch.no_pushes);
3399                         x86_push_imm (code, ins->inst_imm);
3400                         break;
3401                 case OP_X86_PUSH_MEMBASE:
3402                         g_assert (!cfg->arch.no_pushes);
3403                         x86_push_membase (code, ins->inst_basereg, ins->inst_offset);
3404                         break;
3405                 case OP_X86_PUSH_OBJ:
3406                         g_assert (!cfg->arch.no_pushes);
3407                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, ins->inst_imm);
3408                         x86_push_reg (code, X86_EDI);
3409                         x86_push_reg (code, X86_ESI);
3410                         x86_push_reg (code, X86_ECX);
3411                         if (ins->inst_offset)
3412                                 x86_lea_membase (code, X86_ESI, ins->inst_basereg, ins->inst_offset);
3413                         else
3414                                 x86_mov_reg_reg (code, X86_ESI, ins->inst_basereg, 4);
3415                         x86_lea_membase (code, X86_EDI, X86_ESP, 12);
3416                         x86_mov_reg_imm (code, X86_ECX, (ins->inst_imm >> 2));
3417                         x86_cld (code);
3418                         x86_prefix (code, X86_REP_PREFIX);
3419                         x86_movsd (code);
3420                         x86_pop_reg (code, X86_ECX);
3421                         x86_pop_reg (code, X86_ESI);
3422                         x86_pop_reg (code, X86_EDI);
3423                         break;
3424                 case OP_X86_LEA:
3425                         x86_lea_memindex (code, ins->dreg, ins->sreg1, ins->inst_imm, ins->sreg2, ins->backend.shift_amount);
3426                         break;
3427                 case OP_X86_LEA_MEMBASE:
3428                         x86_lea_membase (code, ins->dreg, ins->sreg1, ins->inst_imm);
3429                         break;
3430                 case OP_X86_XCHG:
3431                         x86_xchg_reg_reg (code, ins->sreg1, ins->sreg2, 4);
3432                         break;
3433                 case OP_LOCALLOC:
3434                         /* keep alignment */
3435                         x86_alu_reg_imm (code, X86_ADD, ins->sreg1, MONO_ARCH_LOCALLOC_ALIGNMENT - 1);
3436                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ~(MONO_ARCH_LOCALLOC_ALIGNMENT - 1));
3437                         code = mono_emit_stack_alloc (cfg, code, ins);
3438                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3439                         if (cfg->param_area && cfg->arch.no_pushes)
3440                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, cfg->param_area);
3441                         break;
3442                 case OP_LOCALLOC_IMM: {
3443                         guint32 size = ins->inst_imm;
3444                         size = (size + (MONO_ARCH_FRAME_ALIGNMENT - 1)) & ~ (MONO_ARCH_FRAME_ALIGNMENT - 1);
3445
3446                         if (ins->flags & MONO_INST_INIT) {
3447                                 /* FIXME: Optimize this */
3448                                 x86_mov_reg_imm (code, ins->dreg, size);
3449                                 ins->sreg1 = ins->dreg;
3450
3451                                 code = mono_emit_stack_alloc (cfg, code, ins);
3452                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3453                         } else {
3454                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, size);
3455                                 x86_mov_reg_reg (code, ins->dreg, X86_ESP, 4);
3456                         }
3457                         if (cfg->param_area && cfg->arch.no_pushes)
3458                                 x86_alu_reg_imm (code, X86_ADD, ins->dreg, cfg->param_area);
3459                         break;
3460                 }
3461                 case OP_THROW: {
3462                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3463                         x86_push_reg (code, ins->sreg1);
3464                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3465                                                           (gpointer)"mono_arch_throw_exception");
3466                         ins->flags |= MONO_INST_GC_CALLSITE;
3467                         ins->backend.pc_offset = code - cfg->native_code;
3468                         break;
3469                 }
3470                 case OP_RETHROW: {
3471                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3472                         x86_push_reg (code, ins->sreg1);
3473                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
3474                                                           (gpointer)"mono_arch_rethrow_exception");
3475                         ins->flags |= MONO_INST_GC_CALLSITE;
3476                         ins->backend.pc_offset = code - cfg->native_code;
3477                         break;
3478                 }
3479                 case OP_CALL_HANDLER:
3480                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3481                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3482                         x86_call_imm (code, 0);
3483                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
3484                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, MONO_ARCH_FRAME_ALIGNMENT - 4);
3485                         break;
3486                 case OP_START_HANDLER: {
3487                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3488                         x86_mov_membase_reg (code, spvar->inst_basereg, spvar->inst_offset, X86_ESP, 4);
3489                         if ((MONO_BBLOCK_IS_IN_REGION (bb, MONO_REGION_FINALLY) ||
3490                                 MONO_BBLOCK_IS_IN_REGION (bb, MONO_REGION_FAULT))  &&
3491                                 cfg->param_area && cfg->arch.no_pushes) {
3492                                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
3493                         }
3494                         break;
3495                 }
3496                 case OP_ENDFINALLY: {
3497                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3498                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3499                         x86_ret (code);
3500                         break;
3501                 }
3502                 case OP_ENDFILTER: {
3503                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
3504                         x86_mov_reg_membase (code, X86_ESP, spvar->inst_basereg, spvar->inst_offset, 4);
3505                         /* The local allocator will put the result into EAX */
3506                         x86_ret (code);
3507                         break;
3508                 }
3509
3510                 case OP_LABEL:
3511                         ins->inst_c0 = code - cfg->native_code;
3512                         break;
3513                 case OP_BR:
3514                         if (ins->inst_target_bb->native_offset) {
3515                                 x86_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
3516                         } else {
3517                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
3518                                 if ((cfg->opt & MONO_OPT_BRANCH) &&
3519                                     x86_is_imm8 (ins->inst_target_bb->max_offset - cpos))
3520                                         x86_jump8 (code, 0);
3521                                 else
3522                                         x86_jump32 (code, 0);
3523                         }
3524                         break;
3525                 case OP_BR_REG:
3526                         x86_jump_reg (code, ins->sreg1);
3527                         break;
3528                 case OP_ICNEQ:
3529                 case OP_ICGE:
3530                 case OP_ICLE:
3531                 case OP_ICGE_UN:
3532                 case OP_ICLE_UN:
3533
3534                 case OP_CEQ:
3535                 case OP_CLT:
3536                 case OP_CLT_UN:
3537                 case OP_CGT:
3538                 case OP_CGT_UN:
3539                 case OP_CNE:
3540                 case OP_ICEQ:
3541                 case OP_ICLT:
3542                 case OP_ICLT_UN:
3543                 case OP_ICGT:
3544                 case OP_ICGT_UN:
3545                         x86_set_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3546                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
3547                         break;
3548                 case OP_COND_EXC_EQ:
3549                 case OP_COND_EXC_NE_UN:
3550                 case OP_COND_EXC_LT:
3551                 case OP_COND_EXC_LT_UN:
3552                 case OP_COND_EXC_GT:
3553                 case OP_COND_EXC_GT_UN:
3554                 case OP_COND_EXC_GE:
3555                 case OP_COND_EXC_GE_UN:
3556                 case OP_COND_EXC_LE:
3557                 case OP_COND_EXC_LE_UN:
3558                 case OP_COND_EXC_IEQ:
3559                 case OP_COND_EXC_INE_UN:
3560                 case OP_COND_EXC_ILT:
3561                 case OP_COND_EXC_ILT_UN:
3562                 case OP_COND_EXC_IGT:
3563                 case OP_COND_EXC_IGT_UN:
3564                 case OP_COND_EXC_IGE:
3565                 case OP_COND_EXC_IGE_UN:
3566                 case OP_COND_EXC_ILE:
3567                 case OP_COND_EXC_ILE_UN:
3568                         EMIT_COND_SYSTEM_EXCEPTION (cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->inst_p1);
3569                         break;
3570                 case OP_COND_EXC_OV:
3571                 case OP_COND_EXC_NO:
3572                 case OP_COND_EXC_C:
3573                 case OP_COND_EXC_NC:
3574                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_EQ], (ins->opcode < OP_COND_EXC_NE_UN), ins->inst_p1);
3575                         break;
3576                 case OP_COND_EXC_IOV:
3577                 case OP_COND_EXC_INO:
3578                 case OP_COND_EXC_IC:
3579                 case OP_COND_EXC_INC:
3580                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_IEQ], (ins->opcode < OP_COND_EXC_INE_UN), ins->inst_p1);
3581                         break;
3582                 case OP_IBEQ:
3583                 case OP_IBNE_UN:
3584                 case OP_IBLT:
3585                 case OP_IBLT_UN:
3586                 case OP_IBGT:
3587                 case OP_IBGT_UN:
3588                 case OP_IBGE:
3589                 case OP_IBGE_UN:
3590                 case OP_IBLE:
3591                 case OP_IBLE_UN:
3592                         EMIT_COND_BRANCH (ins, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
3593                         break;
3594
3595                 case OP_CMOV_IEQ:
3596                 case OP_CMOV_IGE:
3597                 case OP_CMOV_IGT:
3598                 case OP_CMOV_ILE:
3599                 case OP_CMOV_ILT:
3600                 case OP_CMOV_INE_UN:
3601                 case OP_CMOV_IGE_UN:
3602                 case OP_CMOV_IGT_UN:
3603                 case OP_CMOV_ILE_UN:
3604                 case OP_CMOV_ILT_UN:
3605                         g_assert (ins->dreg == ins->sreg1);
3606                         x86_cmov_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, ins->sreg2);
3607                         break;
3608
3609                 /* floating point opcodes */
3610                 case OP_R8CONST: {
3611                         double d = *(double *)ins->inst_p0;
3612
3613                         if ((d == 0.0) && (mono_signbit (d) == 0)) {
3614                                 x86_fldz (code);
3615                         } else if (d == 1.0) {
3616                                 x86_fld1 (code);
3617                         } else {
3618                                 if (cfg->compile_aot) {
3619                                         guint32 *val = (guint32*)&d;
3620                                         x86_push_imm (code, val [1]);
3621                                         x86_push_imm (code, val [0]);
3622                                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3623                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3624                                 }
3625                                 else {
3626                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R8, ins->inst_p0);
3627                                         x86_fld (code, NULL, TRUE);
3628                                 }
3629                         }
3630                         break;
3631                 }
3632                 case OP_R4CONST: {
3633                         float f = *(float *)ins->inst_p0;
3634
3635                         if ((f == 0.0) && (mono_signbit (f) == 0)) {
3636                                 x86_fldz (code);
3637                         } else if (f == 1.0) {
3638                                 x86_fld1 (code);
3639                         } else {
3640                                 if (cfg->compile_aot) {
3641                                         guint32 val = *(guint32*)&f;
3642                                         x86_push_imm (code, val);
3643                                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3644                                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3645                                 }
3646                                 else {
3647                                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_R4, ins->inst_p0);
3648                                         x86_fld (code, NULL, FALSE);
3649                                 }
3650                         }
3651                         break;
3652                 }
3653                 case OP_STORER8_MEMBASE_REG:
3654                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, TRUE, TRUE);
3655                         break;
3656                 case OP_LOADR8_MEMBASE:
3657                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3658                         break;
3659                 case OP_STORER4_MEMBASE_REG:
3660                         x86_fst_membase (code, ins->inst_destbasereg, ins->inst_offset, FALSE, TRUE);
3661                         break;
3662                 case OP_LOADR4_MEMBASE:
3663                         x86_fld_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3664                         break;
3665                 case OP_ICONV_TO_R4:
3666                         x86_push_reg (code, ins->sreg1);
3667                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3668                         /* Change precision */
3669                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3670                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3671                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3672                         break;
3673                 case OP_ICONV_TO_R8:
3674                         x86_push_reg (code, ins->sreg1);
3675                         x86_fild_membase (code, X86_ESP, 0, FALSE);
3676                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3677                         break;
3678                 case OP_ICONV_TO_R_UN:
3679                         x86_push_imm (code, 0);
3680                         x86_push_reg (code, ins->sreg1);
3681                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3682                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3683                         break;
3684                 case OP_X86_FP_LOAD_I8:
3685                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, TRUE);
3686                         break;
3687                 case OP_X86_FP_LOAD_I4:
3688                         x86_fild_membase (code, ins->inst_basereg, ins->inst_offset, FALSE);
3689                         break;
3690                 case OP_FCONV_TO_R4:
3691                         /* Change precision */
3692                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3693                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3694                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3695                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3696                         break;
3697                 case OP_FCONV_TO_I1:
3698                         code = emit_float_to_int (cfg, code, ins->dreg, 1, TRUE);
3699                         break;
3700                 case OP_FCONV_TO_U1:
3701                         code = emit_float_to_int (cfg, code, ins->dreg, 1, FALSE);
3702                         break;
3703                 case OP_FCONV_TO_I2:
3704                         code = emit_float_to_int (cfg, code, ins->dreg, 2, TRUE);
3705                         break;
3706                 case OP_FCONV_TO_U2:
3707                         code = emit_float_to_int (cfg, code, ins->dreg, 2, FALSE);
3708                         break;
3709                 case OP_FCONV_TO_I4:
3710                 case OP_FCONV_TO_I:
3711                         code = emit_float_to_int (cfg, code, ins->dreg, 4, TRUE);
3712                         break;
3713                 case OP_FCONV_TO_I8:
3714                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 4);
3715                         x86_fnstcw_membase(code, X86_ESP, 0);
3716                         x86_mov_reg_membase (code, ins->dreg, X86_ESP, 0, 2);
3717                         x86_alu_reg_imm (code, X86_OR, ins->dreg, 0xc00);
3718                         x86_mov_membase_reg (code, X86_ESP, 2, ins->dreg, 2);
3719                         x86_fldcw_membase (code, X86_ESP, 2);
3720                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 8);
3721                         x86_fist_pop_membase (code, X86_ESP, 0, TRUE);
3722                         x86_pop_reg (code, ins->dreg);
3723                         x86_pop_reg (code, ins->backend.reg3);
3724                         x86_fldcw_membase (code, X86_ESP, 0);
3725                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 4);
3726                         break;
3727                 case OP_LCONV_TO_R8_2:
3728                         x86_push_reg (code, ins->sreg2);
3729                         x86_push_reg (code, ins->sreg1);
3730                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3731                         /* Change precision */
3732                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3733                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3734                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3735                         break;
3736                 case OP_LCONV_TO_R4_2:
3737                         x86_push_reg (code, ins->sreg2);
3738                         x86_push_reg (code, ins->sreg1);
3739                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3740                         /* Change precision */
3741                         x86_fst_membase (code, X86_ESP, 0, FALSE, TRUE);
3742                         x86_fld_membase (code, X86_ESP, 0, FALSE);
3743                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3744                         break;
3745                 case OP_LCONV_TO_R_UN_2: {
3746                         static guint8 mn[] = { 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 0x40 };
3747                         guint8 *br;
3748
3749                         /* load 64bit integer to FP stack */
3750                         x86_push_reg (code, ins->sreg2);
3751                         x86_push_reg (code, ins->sreg1);
3752                         x86_fild_membase (code, X86_ESP, 0, TRUE);
3753
3754                         /* test if lreg is negative */
3755                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3756                         br = code; x86_branch8 (code, X86_CC_GEZ, 0, TRUE);
3757
3758                         /* add correction constant mn */
3759                         if (cfg->compile_aot) {
3760                                 x86_push_imm (code, (((guint32)mn [9]) << 24) | ((guint32)mn [8] << 16) | ((guint32)mn [7] << 8) | ((guint32)mn [6]));
3761                                 x86_push_imm (code, (((guint32)mn [5]) << 24) | ((guint32)mn [4] << 16) | ((guint32)mn [3] << 8) | ((guint32)mn [2]));
3762                                 x86_push_imm (code, (((guint32)mn [1]) << 24) | ((guint32)mn [0] << 16));
3763                                 x86_fld80_membase (code, X86_ESP, 2);
3764                                 x86_alu_reg_imm (code, X86_ADD, X86_ESP, 12);
3765                         } else {
3766                                 x86_fld80_mem (code, mn);
3767                         }
3768                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3769
3770                         x86_patch (br, code);
3771
3772                         /* Change precision */
3773                         x86_fst_membase (code, X86_ESP, 0, TRUE, TRUE);
3774                         x86_fld_membase (code, X86_ESP, 0, TRUE);
3775
3776                         x86_alu_reg_imm (code, X86_ADD, X86_ESP, 8);
3777
3778                         break;
3779                 }
3780                 case OP_LCONV_TO_OVF_I:
3781                 case OP_LCONV_TO_OVF_I4_2: {
3782                         guint8 *br [3], *label [1];
3783                         MonoInst *tins;
3784
3785                         /*
3786                          * Valid ints: 0xffffffff:8000000 to 00000000:0x7f000000
3787                          */
3788                         x86_test_reg_reg (code, ins->sreg1, ins->sreg1);
3789
3790                         /* If the low word top bit is set, see if we are negative */
3791                         br [0] = code; x86_branch8 (code, X86_CC_LT, 0, TRUE);
3792                         /* We are not negative (no top bit set, check for our top word to be zero */
3793                         x86_test_reg_reg (code, ins->sreg2, ins->sreg2);
3794                         br [1] = code; x86_branch8 (code, X86_CC_EQ, 0, TRUE);
3795                         label [0] = code;
3796
3797                         /* throw exception */
3798                         tins = mono_branch_optimize_exception_target (cfg, bb, "OverflowException");
3799                         if (tins) {
3800                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, tins->inst_true_bb);
3801                                 if ((cfg->opt & MONO_OPT_BRANCH) && x86_is_imm8 (tins->inst_true_bb->max_offset - cpos))
3802                                         x86_jump8 (code, 0);
3803                                 else
3804                                         x86_jump32 (code, 0);
3805                         } else {
3806                                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, "OverflowException");
3807                                 x86_jump32 (code, 0);
3808                         }
3809
3810
3811                         x86_patch (br [0], code);
3812                         /* our top bit is set, check that top word is 0xfffffff */
3813                         x86_alu_reg_imm (code, X86_CMP, ins->sreg2, 0xffffffff);
3814
3815                         x86_patch (br [1], code);
3816                         /* nope, emit exception */
3817                         br [2] = code; x86_branch8 (code, X86_CC_NE, 0, TRUE);
3818                         x86_patch (br [2], label [0]);
3819
3820                         if (ins->dreg != ins->sreg1)
3821                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg1, 4);
3822                         break;
3823                 }
3824                 case OP_FMOVE:
3825                         /* Not needed on the fp stack */
3826                         break;
3827                 case OP_FADD:
3828                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3829                         break;
3830                 case OP_FSUB:
3831                         x86_fp_op_reg (code, X86_FSUB, 1, TRUE);
3832                         break;
3833                 case OP_FMUL:
3834                         x86_fp_op_reg (code, X86_FMUL, 1, TRUE);
3835                         break;
3836                 case OP_FDIV:
3837                         x86_fp_op_reg (code, X86_FDIV, 1, TRUE);
3838                         break;
3839                 case OP_FNEG:
3840                         x86_fchs (code);
3841                         break;
3842                 case OP_SIN:
3843                         x86_fsin (code);
3844                         x86_fldz (code);
3845                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3846                         break;
3847                 case OP_COS:
3848                         x86_fcos (code);
3849                         x86_fldz (code);
3850                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3851                         break;
3852                 case OP_ABS:
3853                         x86_fabs (code);
3854                         break;
3855                 case OP_TAN: {
3856                         /*
3857                          * it really doesn't make sense to inline all this code,
3858                          * it's here just to show that things may not be as simple
3859                          * as they appear.
3860                          */
3861                         guchar *check_pos, *end_tan, *pop_jump;
3862                         x86_push_reg (code, X86_EAX);
3863                         x86_fptan (code);
3864                         x86_fnstsw (code);
3865                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3866                         check_pos = code;
3867                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3868                         x86_fstp (code, 0); /* pop the 1.0 */
3869                         end_tan = code;
3870                         x86_jump8 (code, 0);
3871                         x86_fldpi (code);
3872                         x86_fp_op (code, X86_FADD, 0);
3873                         x86_fxch (code, 1);
3874                         x86_fprem1 (code);
3875                         x86_fstsw (code);
3876                         x86_test_reg_imm (code, X86_EAX, X86_FP_C2);
3877                         pop_jump = code;
3878                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3879                         x86_fstp (code, 1);
3880                         x86_fptan (code);
3881                         x86_patch (pop_jump, code);
3882                         x86_fstp (code, 0); /* pop the 1.0 */
3883                         x86_patch (check_pos, code);
3884                         x86_patch (end_tan, code);
3885                         x86_fldz (code);
3886                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3887                         x86_pop_reg (code, X86_EAX);
3888                         break;
3889                 }
3890                 case OP_ATAN:
3891                         x86_fld1 (code);
3892                         x86_fpatan (code);
3893                         x86_fldz (code);
3894                         x86_fp_op_reg (code, X86_FADD, 1, TRUE);
3895                         break;
3896                 case OP_SQRT:
3897                         x86_fsqrt (code);
3898                         break;
3899                 case OP_ROUND:
3900                         x86_frndint (code);
3901                         break;
3902                 case OP_IMIN:
3903                         g_assert (cfg->opt & MONO_OPT_CMOV);
3904                         g_assert (ins->dreg == ins->sreg1);
3905                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3906                         x86_cmov_reg (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2);
3907                         break;
3908                 case OP_IMIN_UN:
3909                         g_assert (cfg->opt & MONO_OPT_CMOV);
3910                         g_assert (ins->dreg == ins->sreg1);
3911                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3912                         x86_cmov_reg (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2);
3913                         break;
3914                 case OP_IMAX:
3915                         g_assert (cfg->opt & MONO_OPT_CMOV);
3916                         g_assert (ins->dreg == ins->sreg1);
3917                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3918                         x86_cmov_reg (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2);
3919                         break;
3920                 case OP_IMAX_UN:
3921                         g_assert (cfg->opt & MONO_OPT_CMOV);
3922                         g_assert (ins->dreg == ins->sreg1);
3923                         x86_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3924                         x86_cmov_reg (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2);
3925                         break;
3926                 case OP_X86_FPOP:
3927                         x86_fstp (code, 0);
3928                         break;
3929                 case OP_X86_FXCH:
3930                         x86_fxch (code, ins->inst_imm);
3931                         break;
3932                 case OP_FREM: {
3933                         guint8 *l1, *l2;
3934
3935                         x86_push_reg (code, X86_EAX);
3936                         /* we need to exchange ST(0) with ST(1) */
3937                         x86_fxch (code, 1);
3938
3939                         /* this requires a loop, because fprem somtimes
3940                          * returns a partial remainder */
3941                         l1 = code;
3942                         /* looks like MS is using fprem instead of the IEEE compatible fprem1 */
3943                         /* x86_fprem1 (code); */
3944                         x86_fprem (code);
3945                         x86_fnstsw (code);
3946                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_C2);
3947                         l2 = code;
3948                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
3949                         x86_patch (l2, l1);
3950
3951                         /* pop result */
3952                         x86_fstp (code, 1);
3953
3954                         x86_pop_reg (code, X86_EAX);
3955                         break;
3956                 }
3957                 case OP_FCOMPARE:
3958                         if (cfg->opt & MONO_OPT_FCMOV) {
3959                                 x86_fcomip (code, 1);
3960                                 x86_fstp (code, 0);
3961                                 break;
3962                         }
3963                         /* this overwrites EAX */
3964                         EMIT_FPCOMPARE(code);
3965                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3966                         break;
3967                 case OP_FCEQ:
3968                 case OP_FCNEQ:
3969                         if (cfg->opt & MONO_OPT_FCMOV) {
3970                                 /* zeroing the register at the start results in
3971                                  * shorter and faster code (we can also remove the widening op)
3972                                  */
3973                                 guchar *unordered_check;
3974                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
3975                                 x86_fcomip (code, 1);
3976                                 x86_fstp (code, 0);
3977                                 unordered_check = code;
3978                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
3979                                 if (ins->opcode == OP_FCEQ) {
3980                                         x86_set_reg (code, X86_CC_EQ, ins->dreg, FALSE);
3981                                         x86_patch (unordered_check, code);
3982                                 } else {
3983                                         guchar *jump_to_end;
3984                                         x86_set_reg (code, X86_CC_NE, ins->dreg, FALSE);
3985                                         jump_to_end = code;
3986                                         x86_jump8 (code, 0);
3987                                         x86_patch (unordered_check, code);
3988                                         x86_inc_reg (code, ins->dreg);
3989                                         x86_patch (jump_to_end, code);
3990                                 }
3991
3992                                 break;
3993                         }
3994                         if (ins->dreg != X86_EAX)
3995                                 x86_push_reg (code, X86_EAX);
3996
3997                         EMIT_FPCOMPARE(code);
3998                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
3999                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
4000                         x86_set_reg (code, ins->opcode == OP_FCEQ ? X86_CC_EQ : X86_CC_NE, ins->dreg, TRUE);
4001                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4002
4003                         if (ins->dreg != X86_EAX)
4004                                 x86_pop_reg (code, X86_EAX);
4005                         break;
4006                 case OP_FCLT:
4007                 case OP_FCLT_UN:
4008                         if (cfg->opt & MONO_OPT_FCMOV) {
4009                                 /* zeroing the register at the start results in
4010                                  * shorter and faster code (we can also remove the widening op)
4011                                  */
4012                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4013                                 x86_fcomip (code, 1);
4014                                 x86_fstp (code, 0);
4015                                 if (ins->opcode == OP_FCLT_UN) {
4016                                         guchar *unordered_check = code;
4017                                         guchar *jump_to_end;
4018                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
4019                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
4020                                         jump_to_end = code;
4021                                         x86_jump8 (code, 0);
4022                                         x86_patch (unordered_check, code);
4023                                         x86_inc_reg (code, ins->dreg);
4024                                         x86_patch (jump_to_end, code);
4025                                 } else {
4026                                         x86_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
4027                                 }
4028                                 break;
4029                         }
4030                         if (ins->dreg != X86_EAX)
4031                                 x86_push_reg (code, X86_EAX);
4032
4033                         EMIT_FPCOMPARE(code);
4034                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
4035                         if (ins->opcode == OP_FCLT_UN) {
4036                                 guchar *is_not_zero_check, *end_jump;
4037                                 is_not_zero_check = code;
4038                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4039                                 end_jump = code;
4040                                 x86_jump8 (code, 0);
4041                                 x86_patch (is_not_zero_check, code);
4042                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4043
4044                                 x86_patch (end_jump, code);
4045                         }
4046                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
4047                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4048
4049                         if (ins->dreg != X86_EAX)
4050                                 x86_pop_reg (code, X86_EAX);
4051                         break;
4052                 case OP_FCLE: {
4053                         guchar *unordered_check;
4054                         guchar *jump_to_end;
4055                         if (cfg->opt & MONO_OPT_FCMOV) {
4056                                 /* zeroing the register at the start results in
4057                                  * shorter and faster code (we can also remove the widening op)
4058                                  */
4059                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4060                                 x86_fcomip (code, 1);
4061                                 x86_fstp (code, 0);
4062                                 unordered_check = code;
4063                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4064                                 x86_set_reg (code, X86_CC_NB, ins->dreg, FALSE);
4065                                 x86_patch (unordered_check, code);
4066                                 break;
4067                         }
4068                         if (ins->dreg != X86_EAX)
4069                                 x86_push_reg (code, X86_EAX);
4070
4071                         EMIT_FPCOMPARE(code);
4072                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
4073                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
4074                         unordered_check = code;
4075                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
4076
4077                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4078                         x86_set_reg (code, X86_CC_NE, ins->dreg, TRUE);
4079                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4080                         jump_to_end = code;
4081                         x86_jump8 (code, 0);
4082                         x86_patch (unordered_check, code);
4083                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4084                         x86_patch (jump_to_end, code);
4085
4086                         if (ins->dreg != X86_EAX)
4087                                 x86_pop_reg (code, X86_EAX);
4088                         break;
4089                 }
4090                 case OP_FCGT:
4091                 case OP_FCGT_UN:
4092                         if (cfg->opt & MONO_OPT_FCMOV) {
4093                                 /* zeroing the register at the start results in
4094                                  * shorter and faster code (we can also remove the widening op)
4095                                  */
4096                                 guchar *unordered_check;
4097                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4098                                 x86_fcomip (code, 1);
4099                                 x86_fstp (code, 0);
4100                                 if (ins->opcode == OP_FCGT) {
4101                                         unordered_check = code;
4102                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
4103                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
4104                                         x86_patch (unordered_check, code);
4105                                 } else {
4106                                         x86_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
4107                                 }
4108                                 break;
4109                         }
4110                         if (ins->dreg != X86_EAX)
4111                                 x86_push_reg (code, X86_EAX);
4112
4113                         EMIT_FPCOMPARE(code);
4114                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
4115                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4116                         if (ins->opcode == OP_FCGT_UN) {
4117                                 guchar *is_not_zero_check, *end_jump;
4118                                 is_not_zero_check = code;
4119                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4120                                 end_jump = code;
4121                                 x86_jump8 (code, 0);
4122                                 x86_patch (is_not_zero_check, code);
4123                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4124
4125                                 x86_patch (end_jump, code);
4126                         }
4127                         x86_set_reg (code, X86_CC_EQ, ins->dreg, TRUE);
4128                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4129
4130                         if (ins->dreg != X86_EAX)
4131                                 x86_pop_reg (code, X86_EAX);
4132                         break;
4133                 case OP_FCGE: {
4134                         guchar *unordered_check;
4135                         guchar *jump_to_end;
4136                         if (cfg->opt & MONO_OPT_FCMOV) {
4137                                 /* zeroing the register at the start results in
4138                                  * shorter and faster code (we can also remove the widening op)
4139                                  */
4140                                 x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4141                                 x86_fcomip (code, 1);
4142                                 x86_fstp (code, 0);
4143                                 unordered_check = code;
4144                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4145                                 x86_set_reg (code, X86_CC_NA, ins->dreg, FALSE);
4146                                 x86_patch (unordered_check, code);
4147                                 break;
4148                         }
4149                         if (ins->dreg != X86_EAX)
4150                                 x86_push_reg (code, X86_EAX);
4151
4152                         EMIT_FPCOMPARE(code);
4153                         x86_alu_reg_imm (code, X86_AND, X86_EAX, X86_FP_CC_MASK);
4154                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4500);
4155                         unordered_check = code;
4156                         x86_branch8 (code, X86_CC_EQ, 0, FALSE);
4157
4158                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4159                         x86_set_reg (code, X86_CC_GE, ins->dreg, TRUE);
4160                         x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4161                         jump_to_end = code;
4162                         x86_jump8 (code, 0);
4163                         x86_patch (unordered_check, code);
4164                         x86_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4165                         x86_patch (jump_to_end, code);
4166
4167                         if (ins->dreg != X86_EAX)
4168                                 x86_pop_reg (code, X86_EAX);
4169                         break;
4170                 }
4171                 case OP_FBEQ:
4172                         if (cfg->opt & MONO_OPT_FCMOV) {
4173                                 guchar *jump = code;
4174                                 x86_branch8 (code, X86_CC_P, 0, TRUE);
4175                                 EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4176                                 x86_patch (jump, code);
4177                                 break;
4178                         }
4179                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0x4000);
4180                         EMIT_COND_BRANCH (ins, X86_CC_EQ, TRUE);
4181                         break;
4182                 case OP_FBNE_UN:
4183                         /* Branch if C013 != 100 */
4184                         if (cfg->opt & MONO_OPT_FCMOV) {
4185                                 /* branch if !ZF or (PF|CF) */
4186                                 EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4187                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4188                                 EMIT_COND_BRANCH (ins, X86_CC_B, FALSE);
4189                                 break;
4190                         }
4191                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
4192                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4193                         break;
4194                 case OP_FBLT:
4195                         if (cfg->opt & MONO_OPT_FCMOV) {
4196                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
4197                                 break;
4198                         }
4199                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4200                         break;
4201                 case OP_FBLT_UN:
4202                         if (cfg->opt & MONO_OPT_FCMOV) {
4203                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4204                                 EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
4205                                 break;
4206                         }
4207                         if (ins->opcode == OP_FBLT_UN) {
4208                                 guchar *is_not_zero_check, *end_jump;
4209                                 is_not_zero_check = code;
4210                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4211                                 end_jump = code;
4212                                 x86_jump8 (code, 0);
4213                                 x86_patch (is_not_zero_check, code);
4214                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4215
4216                                 x86_patch (end_jump, code);
4217                         }
4218                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4219                         break;
4220                 case OP_FBGT:
4221                 case OP_FBGT_UN:
4222                         if (cfg->opt & MONO_OPT_FCMOV) {
4223                                 if (ins->opcode == OP_FBGT) {
4224                                         guchar *br1;
4225
4226                                         /* skip branch if C1=1 */
4227                                         br1 = code;
4228                                         x86_branch8 (code, X86_CC_P, 0, FALSE);
4229                                         /* branch if (C0 | C3) = 1 */
4230                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
4231                                         x86_patch (br1, code);
4232                                 } else {
4233                                         EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
4234                                 }
4235                                 break;
4236                         }
4237                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4238                         if (ins->opcode == OP_FBGT_UN) {
4239                                 guchar *is_not_zero_check, *end_jump;
4240                                 is_not_zero_check = code;
4241                                 x86_branch8 (code, X86_CC_NZ, 0, TRUE);
4242                                 end_jump = code;
4243                                 x86_jump8 (code, 0);
4244                                 x86_patch (is_not_zero_check, code);
4245                                 x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_CC_MASK);
4246
4247                                 x86_patch (end_jump, code);
4248                         }
4249                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4250                         break;
4251                 case OP_FBGE:
4252                         /* Branch if C013 == 100 or 001 */
4253                         if (cfg->opt & MONO_OPT_FCMOV) {
4254                                 guchar *br1;
4255
4256                                 /* skip branch if C1=1 */
4257                                 br1 = code;
4258                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4259                                 /* branch if (C0 | C3) = 1 */
4260                                 EMIT_COND_BRANCH (ins, X86_CC_BE, FALSE);
4261                                 x86_patch (br1, code);
4262                                 break;
4263                         }
4264                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4265                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4266                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C3);
4267                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4268                         break;
4269                 case OP_FBGE_UN:
4270                         /* Branch if C013 == 000 */
4271                         if (cfg->opt & MONO_OPT_FCMOV) {
4272                                 EMIT_COND_BRANCH (ins, X86_CC_LE, FALSE);
4273                                 break;
4274                         }
4275                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4276                         break;
4277                 case OP_FBLE:
4278                         /* Branch if C013=000 or 100 */
4279                         if (cfg->opt & MONO_OPT_FCMOV) {
4280                                 guchar *br1;
4281
4282                                 /* skip branch if C1=1 */
4283                                 br1 = code;
4284                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
4285                                 /* branch if C0=0 */
4286                                 EMIT_COND_BRANCH (ins, X86_CC_NB, FALSE);
4287                                 x86_patch (br1, code);
4288                                 break;
4289                         }
4290                         x86_alu_reg_imm (code, X86_AND, X86_EAX, (X86_FP_C0|X86_FP_C1));
4291                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0);
4292                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
4293                         break;
4294                 case OP_FBLE_UN:
4295                         /* Branch if C013 != 001 */
4296                         if (cfg->opt & MONO_OPT_FCMOV) {
4297                                 EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
4298                                 EMIT_COND_BRANCH (ins, X86_CC_GE, FALSE);
4299                                 break;
4300                         }
4301                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4302                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
4303                         break;
4304                 case OP_CKFINITE: {
4305                         guchar *br1;
4306                         x86_push_reg (code, X86_EAX);
4307                         x86_fxam (code);
4308                         x86_fnstsw (code);
4309                         x86_alu_reg_imm (code, X86_AND, X86_EAX, 0x4100);
4310                         x86_alu_reg_imm (code, X86_CMP, X86_EAX, X86_FP_C0);
4311                         x86_pop_reg (code, X86_EAX);
4312
4313                         /* Have to clean up the fp stack before throwing the exception */
4314                         br1 = code;
4315                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
4316
4317                         x86_fstp (code, 0);
4318                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, FALSE, "ArithmeticException");
4319
4320                         x86_patch (br1, code);
4321                         break;
4322                 }
4323                 case OP_TLS_GET: {
4324                         code = mono_x86_emit_tls_get (code, ins->dreg, ins->inst_offset);
4325                         break;
4326                 }
4327                 case OP_TLS_GET_REG: {
4328                         code = emit_tls_get_reg (code, ins->dreg, ins->sreg1);
4329                         break;
4330                 }
4331                 case OP_TLS_SET: {
4332                         code = mono_x86_emit_tls_set (code, ins->sreg1, ins->inst_offset);
4333                         break;
4334                 }
4335                 case OP_TLS_SET_REG: {
4336                         code = emit_tls_set_reg (code, ins->sreg1, ins->sreg2);
4337                         break;
4338                 }
4339                 case OP_MEMORY_BARRIER: {
4340                         /* x86 only needs barrier for StoreLoad and FullBarrier */
4341                         switch (ins->backend.memory_barrier_kind) {
4342                         case StoreLoadBarrier:
4343                         case FullBarrier:
4344                                 /* http://blogs.sun.com/dave/resource/NHM-Pipeline-Blog-V2.txt */
4345                                 x86_prefix (code, X86_LOCK_PREFIX);
4346                                 x86_alu_membase_imm (code, X86_ADD, X86_ESP, 0, 0);
4347                                 break;
4348                         }
4349                         break;
4350                 }
4351                 case OP_ATOMIC_ADD_I4: {
4352                         int dreg = ins->dreg;
4353
4354                         if (dreg == ins->inst_basereg) {
4355                                 x86_push_reg (code, ins->sreg2);
4356                                 dreg = ins->sreg2;
4357                         }
4358
4359                         if (dreg != ins->sreg2)
4360                                 x86_mov_reg_reg (code, ins->dreg, ins->sreg2, 4);
4361
4362                         x86_prefix (code, X86_LOCK_PREFIX);
4363                         x86_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, 4);
4364
4365                         if (dreg != ins->dreg) {
4366                                 x86_mov_reg_reg (code, ins->dreg, dreg, 4);
4367                                 x86_pop_reg (code, dreg);
4368                         }
4369
4370                         break;
4371                 }
4372                 case OP_ATOMIC_ADD_NEW_I4: {
4373                         int dreg = ins->dreg;
4374
4375                         g_assert (cfg->has_atomic_add_new_i4);
4376
4377                         /* hack: limit in regalloc, dreg != sreg1 && dreg != sreg2 */
4378                         if (ins->sreg2 == dreg) {
4379                                 if (dreg == X86_EBX) {
4380                                         dreg = X86_EDI;
4381                                         if (ins->inst_basereg == X86_EDI)
4382                                                 dreg = X86_ESI;
4383                                 } else {
4384                                         dreg = X86_EBX;
4385                                         if (ins->inst_basereg == X86_EBX)
4386                                                 dreg = X86_EDI;
4387                                 }
4388                         } else if (ins->inst_basereg == dreg) {
4389                                 if (dreg == X86_EBX) {
4390                                         dreg = X86_EDI;
4391                                         if (ins->sreg2 == X86_EDI)
4392                                                 dreg = X86_ESI;
4393                                 } else {
4394                                         dreg = X86_EBX;
4395                                         if (ins->sreg2 == X86_EBX)
4396                                                 dreg = X86_EDI;
4397                                 }
4398                         }
4399
4400                         if (dreg != ins->dreg) {
4401                                 x86_push_reg (code, dreg);
4402                         }
4403
4404                         x86_mov_reg_reg (code, dreg, ins->sreg2, 4);
4405                         x86_prefix (code, X86_LOCK_PREFIX);
4406                         x86_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, 4);
4407                         /* dreg contains the old value, add with sreg2 value */
4408                         x86_alu_reg_reg (code, X86_ADD, dreg, ins->sreg2);
4409
4410                         if (ins->dreg != dreg) {
4411                                 x86_mov_reg_reg (code, ins->dreg, dreg, 4);
4412                                 x86_pop_reg (code, dreg);
4413                         }
4414
4415                         break;
4416                 }
4417                 case OP_ATOMIC_EXCHANGE_I4: {
4418                         guchar *br[2];
4419                         int sreg2 = ins->sreg2;
4420                         int breg = ins->inst_basereg;
4421
4422                         g_assert (cfg->has_atomic_exchange_i4);
4423
4424                         /* cmpxchg uses eax as comperand, need to make sure we can use it
4425                          * hack to overcome limits in x86 reg allocator
4426                          * (req: dreg == eax and sreg2 != eax and breg != eax)
4427                          */
4428                         g_assert (ins->dreg == X86_EAX);
4429
4430                         /* We need the EAX reg for the cmpxchg */
4431                         if (ins->sreg2 == X86_EAX) {
4432                                 sreg2 = (breg == X86_EDX) ? X86_EBX : X86_EDX;
4433                                 x86_push_reg (code, sreg2);
4434                                 x86_mov_reg_reg (code, sreg2, X86_EAX, 4);
4435                         }
4436
4437                         if (breg == X86_EAX) {
4438                                 breg = (sreg2 == X86_ESI) ? X86_EDI : X86_ESI;
4439                                 x86_push_reg (code, breg);
4440                                 x86_mov_reg_reg (code, breg, X86_EAX, 4);
4441                         }
4442
4443                         x86_mov_reg_membase (code, X86_EAX, breg, ins->inst_offset, 4);
4444
4445                         br [0] = code; x86_prefix (code, X86_LOCK_PREFIX);
4446                         x86_cmpxchg_membase_reg (code, breg, ins->inst_offset, sreg2);
4447                         br [1] = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4448                         x86_patch (br [1], br [0]);
4449
4450                         if (breg != ins->inst_basereg)
4451                                 x86_pop_reg (code, breg);
4452
4453                         if (ins->sreg2 != sreg2)
4454                                 x86_pop_reg (code, sreg2);
4455
4456                         break;
4457                 }
4458                 case OP_ATOMIC_CAS_I4: {
4459                         g_assert (ins->dreg == X86_EAX);
4460                         g_assert (ins->sreg3 == X86_EAX);
4461                         g_assert (ins->sreg1 != X86_EAX);
4462                         g_assert (ins->sreg1 != ins->sreg2);
4463
4464                         x86_prefix (code, X86_LOCK_PREFIX);
4465                         x86_cmpxchg_membase_reg (code, ins->sreg1, ins->inst_offset, ins->sreg2);
4466                         break;
4467                 }
4468                 case OP_CARD_TABLE_WBARRIER: {
4469                         int ptr = ins->sreg1;
4470                         int value = ins->sreg2;
4471                         guchar *br = NULL;
4472                         int nursery_shift, card_table_shift;
4473                         gpointer card_table_mask;
4474                         size_t nursery_size;
4475                         gulong card_table = (gulong)mono_gc_get_card_table (&card_table_shift, &card_table_mask);
4476                         gulong nursery_start = (gulong)mono_gc_get_nursery (&nursery_shift, &nursery_size);
4477                         gboolean card_table_nursery_check = mono_gc_card_table_nursery_check ();
4478
4479                         /*
4480                          * We need one register we can clobber, we choose EDX and make sreg1
4481                          * fixed EAX to work around limitations in the local register allocator.
4482                          * sreg2 might get allocated to EDX, but that is not a problem since
4483                          * we use it before clobbering EDX.
4484                          */
4485                         g_assert (ins->sreg1 == X86_EAX);
4486
4487                         /*
4488                          * This is the code we produce:
4489                          *
4490                          *   edx = value
4491                          *   edx >>= nursery_shift
4492                          *   cmp edx, (nursery_start >> nursery_shift)
4493                          *   jne done
4494                          *   edx = ptr
4495                          *   edx >>= card_table_shift
4496                          *   card_table[edx] = 1
4497                          * done:
4498                          */
4499
4500                         if (card_table_nursery_check) {
4501                                 if (value != X86_EDX)
4502                                         x86_mov_reg_reg (code, X86_EDX, value, 4);
4503                                 x86_shift_reg_imm (code, X86_SHR, X86_EDX, nursery_shift);
4504                                 x86_alu_reg_imm (code, X86_CMP, X86_EDX, nursery_start >> nursery_shift);
4505                                 br = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
4506                         }
4507                         x86_mov_reg_reg (code, X86_EDX, ptr, 4);
4508                         x86_shift_reg_imm (code, X86_SHR, X86_EDX, card_table_shift);
4509                         if (card_table_mask)
4510                                 x86_alu_reg_imm (code, X86_AND, X86_EDX, (int)card_table_mask);
4511                         x86_mov_membase_imm (code, X86_EDX, card_table, 1, 1);
4512                         if (card_table_nursery_check)
4513                                 x86_patch (br, code);
4514                         break;
4515                 }
4516 #ifdef MONO_ARCH_SIMD_INTRINSICS
4517                 case OP_ADDPS:
4518                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4519                         break;
4520                 case OP_DIVPS:
4521                         x86_sse_alu_ps_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4522                         break;
4523                 case OP_MULPS:
4524                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4525                         break;
4526                 case OP_SUBPS:
4527                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4528                         break;
4529                 case OP_MAXPS:
4530                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4531                         break;
4532                 case OP_MINPS:
4533                         x86_sse_alu_ps_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4534                         break;
4535                 case OP_COMPPS:
4536                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4537                         x86_sse_alu_ps_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4538                         break;
4539                 case OP_ANDPS:
4540                         x86_sse_alu_ps_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4541                         break;
4542                 case OP_ANDNPS:
4543                         x86_sse_alu_ps_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4544                         break;
4545                 case OP_ORPS:
4546                         x86_sse_alu_ps_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4547                         break;
4548                 case OP_XORPS:
4549                         x86_sse_alu_ps_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4550                         break;
4551                 case OP_SQRTPS:
4552                         x86_sse_alu_ps_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4553                         break;
4554                 case OP_RSQRTPS:
4555                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RSQRT, ins->dreg, ins->sreg1);
4556                         break;
4557                 case OP_RCPPS:
4558                         x86_sse_alu_ps_reg_reg (code, X86_SSE_RCP, ins->dreg, ins->sreg1);
4559                         break;
4560                 case OP_ADDSUBPS:
4561                         x86_sse_alu_sd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4562                         break;
4563                 case OP_HADDPS:
4564                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4565                         break;
4566                 case OP_HSUBPS:
4567                         x86_sse_alu_sd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4568                         break;
4569                 case OP_DUPPS_HIGH:
4570                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSHDUP, ins->dreg, ins->sreg1);
4571                         break;
4572                 case OP_DUPPS_LOW:
4573                         x86_sse_alu_ss_reg_reg (code, X86_SSE_MOVSLDUP, ins->dreg, ins->sreg1);
4574                         break;
4575
4576                 case OP_PSHUFLEW_HIGH:
4577                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4578                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 1);
4579                         break;
4580                 case OP_PSHUFLEW_LOW:
4581                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4582                         x86_pshufw_reg_reg (code, ins->dreg, ins->sreg1, ins->inst_c0, 0);
4583                         break;
4584                 case OP_PSHUFLED:
4585                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4586                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->sreg1, ins->inst_c0);
4587                         break;
4588                 case OP_SHUFPS:
4589                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
4590                         x86_sse_alu_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4591                         break;
4592                 case OP_SHUFPD:
4593                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0x3);
4594                         x86_sse_alu_pd_reg_reg_imm8 (code, X86_SSE_SHUFP, ins->sreg1, ins->sreg2, ins->inst_c0);
4595                         break;
4596
4597                 case OP_ADDPD:
4598                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADD, ins->sreg1, ins->sreg2);
4599                         break;
4600                 case OP_DIVPD:
4601                         x86_sse_alu_pd_reg_reg (code, X86_SSE_DIV, ins->sreg1, ins->sreg2);
4602                         break;
4603                 case OP_MULPD:
4604                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MUL, ins->sreg1, ins->sreg2);
4605                         break;
4606                 case OP_SUBPD:
4607                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SUB, ins->sreg1, ins->sreg2);
4608                         break;
4609                 case OP_MAXPD:
4610                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MAX, ins->sreg1, ins->sreg2);
4611                         break;
4612                 case OP_MINPD:
4613                         x86_sse_alu_pd_reg_reg (code, X86_SSE_MIN, ins->sreg1, ins->sreg2);
4614                         break;
4615                 case OP_COMPPD:
4616                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
4617                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_COMP, ins->sreg1, ins->sreg2, ins->inst_c0);
4618                         break;
4619                 case OP_ANDPD:
4620                         x86_sse_alu_pd_reg_reg (code, X86_SSE_AND, ins->sreg1, ins->sreg2);
4621                         break;
4622                 case OP_ANDNPD:
4623                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ANDN, ins->sreg1, ins->sreg2);
4624                         break;
4625                 case OP_ORPD:
4626                         x86_sse_alu_pd_reg_reg (code, X86_SSE_OR, ins->sreg1, ins->sreg2);
4627                         break;
4628                 case OP_XORPD:
4629                         x86_sse_alu_pd_reg_reg (code, X86_SSE_XOR, ins->sreg1, ins->sreg2);
4630                         break;
4631                 case OP_SQRTPD:
4632                         x86_sse_alu_pd_reg_reg (code, X86_SSE_SQRT, ins->dreg, ins->sreg1);
4633                         break;
4634                 case OP_ADDSUBPD:
4635                         x86_sse_alu_pd_reg_reg (code, X86_SSE_ADDSUB, ins->sreg1, ins->sreg2);
4636                         break;
4637                 case OP_HADDPD:
4638                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HADD, ins->sreg1, ins->sreg2);
4639                         break;
4640                 case OP_HSUBPD:
4641                         x86_sse_alu_pd_reg_reg (code, X86_SSE_HSUB, ins->sreg1, ins->sreg2);
4642                         break;
4643                 case OP_DUPPD:
4644                         x86_sse_alu_sd_reg_reg (code, X86_SSE_MOVDDUP, ins->dreg, ins->sreg1);
4645                         break;
4646
4647                 case OP_EXTRACT_MASK:
4648                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMOVMSKB, ins->dreg, ins->sreg1);
4649                         break;
4650
4651                 case OP_PAND:
4652                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAND, ins->sreg1, ins->sreg2);
4653                         break;
4654                 case OP_POR:
4655                         x86_sse_alu_pd_reg_reg (code, X86_SSE_POR, ins->sreg1, ins->sreg2);
4656                         break;
4657                 case OP_PXOR:
4658                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->sreg1, ins->sreg2);
4659                         break;
4660
4661                 case OP_PADDB:
4662                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDB, ins->sreg1, ins->sreg2);
4663                         break;
4664                 case OP_PADDW:
4665                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDW, ins->sreg1, ins->sreg2);
4666                         break;
4667                 case OP_PADDD:
4668                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDD, ins->sreg1, ins->sreg2);
4669                         break;
4670                 case OP_PADDQ:
4671                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDQ, ins->sreg1, ins->sreg2);
4672                         break;
4673
4674                 case OP_PSUBB:
4675                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBB, ins->sreg1, ins->sreg2);
4676                         break;
4677                 case OP_PSUBW:
4678                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBW, ins->sreg1, ins->sreg2);
4679                         break;
4680                 case OP_PSUBD:
4681                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBD, ins->sreg1, ins->sreg2);
4682                         break;
4683                 case OP_PSUBQ:
4684                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBQ, ins->sreg1, ins->sreg2);
4685                         break;
4686
4687                 case OP_PMAXB_UN:
4688                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXUB, ins->sreg1, ins->sreg2);
4689                         break;
4690                 case OP_PMAXW_UN:
4691                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUW, ins->sreg1, ins->sreg2);
4692                         break;
4693                 case OP_PMAXD_UN:
4694                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXUD, ins->sreg1, ins->sreg2);
4695                         break;
4696
4697                 case OP_PMAXB:
4698                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSB, ins->sreg1, ins->sreg2);
4699                         break;
4700                 case OP_PMAXW:
4701                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMAXSW, ins->sreg1, ins->sreg2);
4702                         break;
4703                 case OP_PMAXD:
4704                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMAXSD, ins->sreg1, ins->sreg2);
4705                         break;
4706
4707                 case OP_PAVGB_UN:
4708                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGB, ins->sreg1, ins->sreg2);
4709                         break;
4710                 case OP_PAVGW_UN:
4711                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PAVGW, ins->sreg1, ins->sreg2);
4712                         break;
4713
4714                 case OP_PMINB_UN:
4715                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINUB, ins->sreg1, ins->sreg2);
4716                         break;
4717                 case OP_PMINW_UN:
4718                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUW, ins->sreg1, ins->sreg2);
4719                         break;
4720                 case OP_PMIND_UN:
4721                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINUD, ins->sreg1, ins->sreg2);
4722                         break;
4723
4724                 case OP_PMINB:
4725                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSB, ins->sreg1, ins->sreg2);
4726                         break;
4727                 case OP_PMINW:
4728                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMINSW, ins->sreg1, ins->sreg2);
4729                         break;
4730                 case OP_PMIND:
4731                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMINSD, ins->sreg1, ins->sreg2);
4732                         break;
4733
4734                 case OP_PCMPEQB:
4735                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQB, ins->sreg1, ins->sreg2);
4736                         break;
4737                 case OP_PCMPEQW:
4738                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQW, ins->sreg1, ins->sreg2);
4739                         break;
4740                 case OP_PCMPEQD:
4741                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPEQD, ins->sreg1, ins->sreg2);
4742                         break;
4743                 case OP_PCMPEQQ:
4744                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPEQQ, ins->sreg1, ins->sreg2);
4745                         break;
4746
4747                 case OP_PCMPGTB:
4748                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTB, ins->sreg1, ins->sreg2);
4749                         break;
4750                 case OP_PCMPGTW:
4751                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTW, ins->sreg1, ins->sreg2);
4752                         break;
4753                 case OP_PCMPGTD:
4754                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PCMPGTD, ins->sreg1, ins->sreg2);
4755                         break;
4756                 case OP_PCMPGTQ:
4757                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PCMPGTQ, ins->sreg1, ins->sreg2);
4758                         break;
4759
4760                 case OP_PSUM_ABS_DIFF:
4761                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSADBW, ins->sreg1, ins->sreg2);
4762                         break;
4763
4764                 case OP_UNPACK_LOWB:
4765                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLBW, ins->sreg1, ins->sreg2);
4766                         break;
4767                 case OP_UNPACK_LOWW:
4768                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLWD, ins->sreg1, ins->sreg2);
4769                         break;
4770                 case OP_UNPACK_LOWD:
4771                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLDQ, ins->sreg1, ins->sreg2);
4772                         break;
4773                 case OP_UNPACK_LOWQ:
4774                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKLQDQ, ins->sreg1, ins->sreg2);
4775                         break;
4776                 case OP_UNPACK_LOWPS:
4777                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4778                         break;
4779                 case OP_UNPACK_LOWPD:
4780                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKL, ins->sreg1, ins->sreg2);
4781                         break;
4782
4783                 case OP_UNPACK_HIGHB:
4784                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHBW, ins->sreg1, ins->sreg2);
4785                         break;
4786                 case OP_UNPACK_HIGHW:
4787                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHWD, ins->sreg1, ins->sreg2);
4788                         break;
4789                 case OP_UNPACK_HIGHD:
4790                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHDQ, ins->sreg1, ins->sreg2);
4791                         break;
4792                 case OP_UNPACK_HIGHQ:
4793                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PUNPCKHQDQ, ins->sreg1, ins->sreg2);
4794                         break;
4795                 case OP_UNPACK_HIGHPS:
4796                         x86_sse_alu_ps_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4797                         break;
4798                 case OP_UNPACK_HIGHPD:
4799                         x86_sse_alu_pd_reg_reg (code, X86_SSE_UNPCKH, ins->sreg1, ins->sreg2);
4800                         break;
4801
4802                 case OP_PACKW:
4803                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSWB, ins->sreg1, ins->sreg2);
4804                         break;
4805                 case OP_PACKD:
4806                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKSSDW, ins->sreg1, ins->sreg2);
4807                         break;
4808                 case OP_PACKW_UN:
4809                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PACKUSWB, ins->sreg1, ins->sreg2);
4810                         break;
4811                 case OP_PACKD_UN:
4812                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PACKUSDW, ins->sreg1, ins->sreg2);
4813                         break;
4814
4815                 case OP_PADDB_SAT_UN:
4816                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSB, ins->sreg1, ins->sreg2);
4817                         break;
4818                 case OP_PSUBB_SAT_UN:
4819                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSB, ins->sreg1, ins->sreg2);
4820                         break;
4821                 case OP_PADDW_SAT_UN:
4822                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDUSW, ins->sreg1, ins->sreg2);
4823                         break;
4824                 case OP_PSUBW_SAT_UN:
4825                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBUSW, ins->sreg1, ins->sreg2);
4826                         break;
4827
4828                 case OP_PADDB_SAT:
4829                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSB, ins->sreg1, ins->sreg2);
4830                         break;
4831                 case OP_PSUBB_SAT:
4832                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSB, ins->sreg1, ins->sreg2);
4833                         break;
4834                 case OP_PADDW_SAT:
4835                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PADDSW, ins->sreg1, ins->sreg2);
4836                         break;
4837                 case OP_PSUBW_SAT:
4838                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PSUBSW, ins->sreg1, ins->sreg2);
4839                         break;
4840
4841                 case OP_PMULW:
4842                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULLW, ins->sreg1, ins->sreg2);
4843                         break;
4844                 case OP_PMULD:
4845                         x86_sse_alu_sse41_reg_reg (code, X86_SSE_PMULLD, ins->sreg1, ins->sreg2);
4846                         break;
4847                 case OP_PMULQ:
4848                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULUDQ, ins->sreg1, ins->sreg2);
4849                         break;
4850                 case OP_PMULW_HIGH_UN:
4851                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHUW, ins->sreg1, ins->sreg2);
4852                         break;
4853                 case OP_PMULW_HIGH:
4854                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PMULHW, ins->sreg1, ins->sreg2);
4855                         break;
4856
4857                 case OP_PSHRW:
4858                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4859                         break;
4860                 case OP_PSHRW_REG:
4861                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLW_REG, ins->dreg, ins->sreg2);
4862                         break;
4863
4864                 case OP_PSARW:
4865                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4866                         break;
4867                 case OP_PSARW_REG:
4868                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAW_REG, ins->dreg, ins->sreg2);
4869                         break;
4870
4871                 case OP_PSHLW:
4872                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTW, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4873                         break;
4874                 case OP_PSHLW_REG:
4875                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLW_REG, ins->dreg, ins->sreg2);
4876                         break;
4877
4878                 case OP_PSHRD:
4879                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4880                         break;
4881                 case OP_PSHRD_REG:
4882                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLD_REG, ins->dreg, ins->sreg2);
4883                         break;
4884
4885                 case OP_PSARD:
4886                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SAR, ins->dreg, ins->inst_imm);
4887                         break;
4888                 case OP_PSARD_REG:
4889                         x86_sse_shift_reg_reg (code, X86_SSE_PSRAD_REG, ins->dreg, ins->sreg2);
4890                         break;
4891
4892                 case OP_PSHLD:
4893                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTD, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4894                         break;
4895                 case OP_PSHLD_REG:
4896                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLD_REG, ins->dreg, ins->sreg2);
4897                         break;
4898
4899                 case OP_PSHRQ:
4900                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHR, ins->dreg, ins->inst_imm);
4901                         break;
4902                 case OP_PSHRQ_REG:
4903                         x86_sse_shift_reg_reg (code, X86_SSE_PSRLQ_REG, ins->dreg, ins->sreg2);
4904                         break;
4905
4906                 case OP_PSHLQ:
4907                         x86_sse_shift_reg_imm (code, X86_SSE_PSHIFTQ, X86_SSE_SHL, ins->dreg, ins->inst_imm);
4908                         break;
4909                 case OP_PSHLQ_REG:
4910                         x86_sse_shift_reg_reg (code, X86_SSE_PSLLQ_REG, ins->dreg, ins->sreg2);
4911                         break;
4912
4913                 case OP_ICONV_TO_X:
4914                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
4915                         break;
4916                 case OP_EXTRACT_I4:
4917                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4918                         break;
4919                 case OP_EXTRACT_I1:
4920                 case OP_EXTRACT_U1:
4921                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4922                         if (ins->inst_c0)
4923                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_c0 * 8);
4924                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I1, FALSE);
4925                         break;
4926                 case OP_EXTRACT_I2:
4927                 case OP_EXTRACT_U2:
4928                         x86_movd_reg_xreg (code, ins->dreg, ins->sreg1);
4929                         if (ins->inst_c0)
4930                                 x86_shift_reg_imm (code, X86_SHR, ins->dreg, 16);
4931                         x86_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I2, TRUE);
4932                         break;
4933                 case OP_EXTRACT_R8:
4934                         if (ins->inst_c0)
4935                                 x86_sse_alu_pd_membase_reg (code, X86_SSE_MOVHPD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4936                         else
4937                                 x86_sse_alu_sd_membase_reg (code, X86_SSE_MOVSD_MEMBASE_REG, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1);
4938                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE);
4939                         break;
4940
4941                 case OP_INSERT_I2:
4942                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->sreg1, ins->sreg2, ins->inst_c0);
4943                         break;
4944                 case OP_EXTRACTX_U2:
4945                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PEXTRW, ins->dreg, ins->sreg1, ins->inst_c0);
4946                         break;
4947                 case OP_INSERTX_U1_SLOW:
4948                         /*sreg1 is the extracted ireg (scratch)
4949                         /sreg2 is the to be inserted ireg (scratch)
4950                         /dreg is the xreg to receive the value*/
4951
4952                         /*clear the bits from the extracted word*/
4953                         x86_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_c0 & 1 ? 0x00FF : 0xFF00);
4954                         /*shift the value to insert if needed*/
4955                         if (ins->inst_c0 & 1)
4956                                 x86_shift_reg_imm (code, X86_SHL, ins->sreg2, 8);
4957                         /*join them together*/
4958                         x86_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
4959                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, ins->inst_c0 / 2);
4960                         break;
4961                 case OP_INSERTX_I4_SLOW:
4962                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2);
4963                         x86_shift_reg_imm (code, X86_SHR, ins->sreg2, 16);
4964                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg2, ins->inst_c0 * 2 + 1);
4965                         break;
4966
4967                 case OP_INSERTX_R4_SLOW:
4968                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
4969                         /*TODO if inst_c0 == 0 use movss*/
4970                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 0, ins->inst_c0 * 2);
4971                         x86_sse_alu_pd_reg_membase_imm (code, X86_SSE_PINSRW, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset + 2, ins->inst_c0 * 2 + 1);
4972                         break;
4973                 case OP_INSERTX_R8_SLOW:
4974                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
4975                         if (cfg->verbose_level)
4976                                 printf ("CONVERTING a OP_INSERTX_R8_SLOW %d offset %x\n", ins->inst_c0, offset);
4977                         if (ins->inst_c0)
4978                                 x86_sse_alu_pd_reg_membase (code, X86_SSE_MOVHPD_REG_MEMBASE, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4979                         else
4980                                 x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
4981                         break;
4982
4983                 case OP_STOREX_MEMBASE_REG:
4984                 case OP_STOREX_MEMBASE:
4985                         x86_movups_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4986                         break;
4987                 case OP_LOADX_MEMBASE:
4988                         x86_movups_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4989                         break;
4990                 case OP_LOADX_ALIGNED_MEMBASE:
4991                         x86_movaps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
4992                         break;
4993                 case OP_STOREX_ALIGNED_MEMBASE_REG:
4994                         x86_movaps_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
4995                         break;
4996                 case OP_STOREX_NTA_MEMBASE_REG:
4997                         x86_sse_alu_reg_membase (code, X86_SSE_MOVNTPS, ins->dreg, ins->sreg1, ins->inst_offset);
4998                         break;
4999                 case OP_PREFETCH_MEMBASE:
5000                         x86_sse_alu_reg_membase (code, X86_SSE_PREFETCH, ins->backend.arg_info, ins->sreg1, ins->inst_offset);
5001
5002                         break;
5003                 case OP_XMOVE:
5004                         /*FIXME the peephole pass should have killed this*/
5005                         if (ins->dreg != ins->sreg1)
5006                                 x86_movaps_reg_reg (code, ins->dreg, ins->sreg1);
5007                         break;
5008                 case OP_XZERO:
5009                         x86_sse_alu_pd_reg_reg (code, X86_SSE_PXOR, ins->dreg, ins->dreg);
5010                         break;
5011                 case OP_ICONV_TO_R8_RAW:
5012                         x86_mov_membase_reg (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, ins->sreg1, 4);
5013                         x86_fld_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE);
5014                         break;
5015
5016                 case OP_FCONV_TO_R8_X:
5017                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
5018                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
5019                         break;
5020
5021                 case OP_XCONV_R8_TO_I4:
5022                         x86_cvttsd2si (code, ins->dreg, ins->sreg1);
5023                         switch (ins->backend.source_opcode) {
5024                         case OP_FCONV_TO_I1:
5025                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
5026                                 break;
5027                         case OP_FCONV_TO_U1:
5028                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
5029                                 break;
5030                         case OP_FCONV_TO_I2:
5031                                 x86_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
5032                                 break;
5033                         case OP_FCONV_TO_U2:
5034                                 x86_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
5035                                 break;
5036                         }
5037                         break;
5038
5039                 case OP_EXPAND_I1:
5040                         /*FIXME this causes a partial register stall, maybe it would not be that bad to use shift + mask + or*/
5041                         /*The +4 is to get a mov ?h, ?l over the same reg.*/
5042                         x86_mov_reg_reg (code, ins->dreg + 4, ins->dreg, 1);
5043                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
5044                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
5045                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
5046                         break;
5047                 case OP_EXPAND_I2:
5048                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 0);
5049                         x86_sse_alu_pd_reg_reg_imm (code, X86_SSE_PINSRW, ins->dreg, ins->sreg1, 1);
5050                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
5051                         break;
5052                 case OP_EXPAND_I4:
5053                         x86_movd_xreg_reg (code, ins->dreg, ins->sreg1);
5054                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
5055                         break;
5056                 case OP_EXPAND_R4:
5057                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, FALSE, TRUE);
5058                         x86_movd_xreg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
5059                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0);
5060                         break;
5061                 case OP_EXPAND_R8:
5062                         x86_fst_membase (code, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset, TRUE, TRUE);
5063                         x86_movsd_reg_membase (code, ins->dreg, ins->backend.spill_var->inst_basereg, ins->backend.spill_var->inst_offset);
5064                         x86_sse_shift_reg_imm (code, X86_SSE_PSHUFD, ins->dreg, ins->dreg, 0x44);
5065                         break;
5066
5067                 case OP_CVTDQ2PD:
5068                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTDQ2PD, ins->dreg, ins->sreg1);
5069                         break;
5070                 case OP_CVTDQ2PS:
5071                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTDQ2PS, ins->dreg, ins->sreg1);
5072                         break;
5073                 case OP_CVTPD2DQ:
5074                         x86_sse_alu_sd_reg_reg (code, X86_SSE_CVTPD2DQ, ins->dreg, ins->sreg1);
5075                         break;
5076                 case OP_CVTPD2PS:
5077                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPD2PS, ins->dreg, ins->sreg1);
5078                         break;
5079                 case OP_CVTPS2DQ:
5080                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTPS2DQ, ins->dreg, ins->sreg1);
5081                         break;
5082                 case OP_CVTPS2PD:
5083                         x86_sse_alu_ps_reg_reg (code, X86_SSE_CVTPS2PD, ins->dreg, ins->sreg1);
5084                         break;
5085                 case OP_CVTTPD2DQ:
5086                         x86_sse_alu_pd_reg_reg (code, X86_SSE_CVTTPD2DQ, ins->dreg, ins->sreg1);
5087                         break;
5088                 case OP_CVTTPS2DQ:
5089                         x86_sse_alu_ss_reg_reg (code, X86_SSE_CVTTPS2DQ, ins->dreg, ins->sreg1);
5090                         break;
5091
5092 #endif
5093                 case OP_LIVERANGE_START: {
5094                         if (cfg->verbose_level > 1)
5095                                 printf ("R%d START=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
5096                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_start = code - cfg->native_code;
5097                         break;
5098                 }
5099                 case OP_LIVERANGE_END: {
5100                         if (cfg->verbose_level > 1)
5101                                 printf ("R%d END=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
5102                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_end = code - cfg->native_code;
5103                         break;
5104                 }
5105                 case OP_NACL_GC_SAFE_POINT: {
5106 #if defined(__native_client_codegen__) && defined(__native_client_gc__)
5107                         if (cfg->compile_aot)
5108                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)mono_nacl_gc);
5109                         else {
5110                                 guint8 *br [1];
5111
5112                                 x86_test_mem_imm8 (code, (gpointer)&__nacl_thread_suspension_needed, 0xFFFFFFFF);
5113                                 br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
5114                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)mono_nacl_gc);
5115                                 x86_patch (br[0], code);
5116                         }
5117 #endif
5118                         break;
5119                 }
5120                 case OP_GC_LIVENESS_DEF:
5121                 case OP_GC_LIVENESS_USE:
5122                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
5123                         ins->backend.pc_offset = code - cfg->native_code;
5124                         break;
5125                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
5126                         ins->backend.pc_offset = code - cfg->native_code;
5127                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
5128                         break;
5129                 case OP_GET_SP:
5130                         x86_mov_reg_reg (code, ins->dreg, X86_ESP, sizeof (mgreg_t));
5131                         break;
5132                 case OP_SET_SP:
5133                         x86_mov_reg_reg (code, X86_ESP, ins->sreg1, sizeof (mgreg_t));
5134                         break;
5135                 default:
5136                         g_warning ("unknown opcode %s\n", mono_inst_name (ins->opcode));
5137                         g_assert_not_reached ();
5138                 }
5139
5140                 if (G_UNLIKELY ((code - cfg->native_code - offset) > max_len)) {
5141 #ifndef __native_client_codegen__
5142                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
5143                                            mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
5144                         g_assert_not_reached ();
5145 #endif  /* __native_client_codegen__ */
5146                 }
5147
5148                 cpos += max_len;
5149         }
5150
5151         cfg->code_len = code - cfg->native_code;
5152 }
5153
5154 #endif /* DISABLE_JIT */
5155
5156 void
5157 mono_arch_register_lowlevel_calls (void)
5158 {
5159 }
5160
5161 void
5162 mono_arch_patch_code (MonoMethod *method, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, MonoCodeManager *dyn_code_mp, gboolean run_cctors)
5163 {
5164         MonoJumpInfo *patch_info;
5165         gboolean compile_aot = !run_cctors;
5166
5167         for (patch_info = ji; patch_info; patch_info = patch_info->next) {
5168                 unsigned char *ip = patch_info->ip.i + code;
5169                 const unsigned char *target;
5170
5171                 if (compile_aot) {
5172                         switch (patch_info->type) {
5173                         case MONO_PATCH_INFO_BB:
5174                         case MONO_PATCH_INFO_LABEL:
5175                                 break;
5176                         default:
5177                                 /* No need to patch these */
5178                                 continue;
5179                         }
5180                 }
5181
5182                 target = mono_resolve_patch_target (method, domain, code, patch_info, run_cctors);
5183
5184                 switch (patch_info->type) {
5185                 case MONO_PATCH_INFO_IP:
5186                         *((gconstpointer *)(ip)) = target;
5187                         break;
5188                 case MONO_PATCH_INFO_CLASS_INIT: {
5189                         guint8 *code = ip;
5190                         /* Might already been changed to a nop */
5191                         x86_call_code (code, 0);
5192                         x86_patch (ip, target);
5193                         break;
5194                 }
5195                 case MONO_PATCH_INFO_ABS:
5196                 case MONO_PATCH_INFO_METHOD:
5197                 case MONO_PATCH_INFO_METHOD_JUMP:
5198                 case MONO_PATCH_INFO_INTERNAL_METHOD:
5199                 case MONO_PATCH_INFO_BB:
5200                 case MONO_PATCH_INFO_LABEL:
5201                 case MONO_PATCH_INFO_RGCTX_FETCH:
5202                 case MONO_PATCH_INFO_GENERIC_CLASS_INIT:
5203                 case MONO_PATCH_INFO_MONITOR_ENTER:
5204                 case MONO_PATCH_INFO_MONITOR_EXIT:
5205                 case MONO_PATCH_INFO_JIT_ICALL_ADDR:
5206 #if defined(__native_client_codegen__) && defined(__native_client__)
5207                         if (nacl_is_code_address (code)) {
5208                                 /* For tail calls, code is patched after being installed */
5209                                 /* but not through the normal "patch callsite" method.   */
5210                                 unsigned char buf[kNaClAlignment];
5211                                 unsigned char *aligned_code = (uintptr_t)code & ~kNaClAlignmentMask;
5212                                 unsigned char *_target = target;
5213                                 int ret;
5214                                 /* All patch targets modified in x86_patch */
5215                                 /* are IP relative.                        */
5216                                 _target = _target + (uintptr_t)buf - (uintptr_t)aligned_code;
5217                                 memcpy (buf, aligned_code, kNaClAlignment);
5218                                 /* Patch a temp buffer of bundle size, */
5219                                 /* then install to actual location.    */
5220                                 x86_patch (buf + ((uintptr_t)code - (uintptr_t)aligned_code), _target);
5221                                 ret = nacl_dyncode_modify (aligned_code, buf, kNaClAlignment);
5222                                 g_assert (ret == 0);
5223                         }
5224                         else {
5225                                 x86_patch (ip, target);
5226                         }
5227 #else
5228                         x86_patch (ip, target);
5229 #endif
5230                         break;
5231                 case MONO_PATCH_INFO_NONE:
5232                         break;
5233                 case MONO_PATCH_INFO_R4:
5234                 case MONO_PATCH_INFO_R8: {
5235                         guint32 offset = mono_arch_get_patch_offset (ip);
5236                         *((gconstpointer *)(ip + offset)) = target;
5237                         break;
5238                 }
5239                 default: {
5240                         guint32 offset = mono_arch_get_patch_offset (ip);
5241 #if !defined(__native_client__)
5242                         *((gconstpointer *)(ip + offset)) = target;
5243 #else
5244                         *((gconstpointer *)(ip + offset)) = nacl_modify_patch_target (target);
5245 #endif
5246                         break;
5247                 }
5248                 }
5249         }
5250 }
5251
5252 static G_GNUC_UNUSED void
5253 stack_unaligned (MonoMethod *m, gpointer caller)
5254 {
5255         printf ("%s\n", mono_method_full_name (m, TRUE));
5256         g_assert_not_reached ();
5257 }
5258
5259 guint8 *
5260 mono_arch_emit_prolog (MonoCompile *cfg)
5261 {
5262         MonoMethod *method = cfg->method;
5263         MonoBasicBlock *bb;
5264         MonoMethodSignature *sig;
5265         MonoInst *inst;
5266         int alloc_size, pos, max_offset, i, cfa_offset;
5267         guint8 *code;
5268         gboolean need_stack_frame;
5269 #ifdef __native_client_codegen__
5270         guint alignment_check;
5271 #endif
5272
5273         cfg->code_size = MAX (cfg->header->code_size * 4, 10240);
5274
5275         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
5276                 cfg->code_size += 512;
5277
5278 #if defined(__default_codegen__)
5279         code = cfg->native_code = g_malloc (cfg->code_size);
5280 #elif defined(__native_client_codegen__)
5281         /* native_code_alloc is not 32-byte aligned, native_code is. */
5282         cfg->code_size = NACL_BUNDLE_ALIGN_UP (cfg->code_size);
5283         cfg->native_code_alloc = g_malloc (cfg->code_size + kNaClAlignment);
5284
5285         /* Align native_code to next nearest kNaclAlignment byte. */
5286         cfg->native_code = (guint)cfg->native_code_alloc + kNaClAlignment;
5287         cfg->native_code = (guint)cfg->native_code & ~kNaClAlignmentMask;
5288
5289         code = cfg->native_code;
5290
5291         alignment_check = (guint)cfg->native_code & kNaClAlignmentMask;
5292         g_assert(alignment_check == 0);
5293 #endif
5294
5295 #if 0
5296         {
5297                 guint8 *br [16];
5298
5299         /* Check that the stack is aligned on osx */
5300         x86_mov_reg_reg (code, X86_EAX, X86_ESP, sizeof (mgreg_t));
5301         x86_alu_reg_imm (code, X86_AND, X86_EAX, 15);
5302         x86_alu_reg_imm (code, X86_CMP, X86_EAX, 0xc);
5303         br [0] = code;
5304         x86_branch_disp (code, X86_CC_Z, 0, FALSE);
5305         x86_push_membase (code, X86_ESP, 0);
5306         x86_push_imm (code, cfg->method);
5307         x86_mov_reg_imm (code, X86_EAX, stack_unaligned);
5308         x86_call_reg (code, X86_EAX);
5309         x86_patch (br [0], code);
5310         }
5311 #endif
5312
5313         /* Offset between RSP and the CFA */
5314         cfa_offset = 0;
5315
5316         // CFA = sp + 4
5317         cfa_offset = sizeof (gpointer);
5318         mono_emit_unwind_op_def_cfa (cfg, code, X86_ESP, sizeof (gpointer));
5319         // IP saved at CFA - 4
5320         /* There is no IP reg on x86 */
5321         mono_emit_unwind_op_offset (cfg, code, X86_NREG, -cfa_offset);
5322         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5323
5324         need_stack_frame = needs_stack_frame (cfg);
5325
5326         if (need_stack_frame) {
5327                 x86_push_reg (code, X86_EBP);
5328                 cfa_offset += sizeof (gpointer);
5329                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
5330                 mono_emit_unwind_op_offset (cfg, code, X86_EBP, - cfa_offset);
5331                 x86_mov_reg_reg (code, X86_EBP, X86_ESP, 4);
5332                 mono_emit_unwind_op_def_cfa_reg (cfg, code, X86_EBP);
5333                 /* These are handled automatically by the stack marking code */
5334                 mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
5335         } else {
5336                 cfg->frame_reg = X86_ESP;
5337         }
5338
5339         if (cfg->arch.no_pushes) {
5340                 cfg->stack_offset += cfg->param_area;
5341         }
5342
5343         alloc_size = cfg->stack_offset;
5344         pos = 0;
5345
5346         if (!method->save_lmf) {
5347                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5348                         x86_push_reg (code, X86_EBX);
5349                         pos += 4;
5350                         cfa_offset += sizeof (gpointer);
5351                         mono_emit_unwind_op_offset (cfg, code, X86_EBX, - cfa_offset);
5352                         /* These are handled automatically by the stack marking code */
5353                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5354                 }
5355
5356                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5357                         x86_push_reg (code, X86_EDI);
5358                         pos += 4;
5359                         cfa_offset += sizeof (gpointer);
5360                         mono_emit_unwind_op_offset (cfg, code, X86_EDI, - cfa_offset);
5361                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5362                 }
5363
5364                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5365                         x86_push_reg (code, X86_ESI);
5366                         pos += 4;
5367                         cfa_offset += sizeof (gpointer);
5368                         mono_emit_unwind_op_offset (cfg, code, X86_ESI, - cfa_offset);
5369                         mini_gc_set_slot_type_from_cfa (cfg, - cfa_offset, SLOT_NOREF);
5370                 }
5371         }
5372
5373         alloc_size -= pos;
5374
5375         /* the original alloc_size is already aligned: there is %ebp and retip pushed, so realign */
5376         if (mono_do_x86_stack_align && need_stack_frame) {
5377                 int tot = alloc_size + pos + 4; /* ret ip */
5378                 if (need_stack_frame)
5379                         tot += 4; /* ebp */
5380                 tot &= MONO_ARCH_FRAME_ALIGNMENT - 1;
5381                 if (tot) {
5382                         alloc_size += MONO_ARCH_FRAME_ALIGNMENT - tot;
5383                         for (i = 0; i < MONO_ARCH_FRAME_ALIGNMENT - tot; i += sizeof (mgreg_t))
5384                                 mini_gc_set_slot_type_from_fp (cfg, - (alloc_size + pos - i), SLOT_NOREF);
5385                 }
5386         }
5387
5388         cfg->arch.sp_fp_offset = alloc_size + pos;
5389
5390         if (alloc_size) {
5391                 /* See mono_emit_stack_alloc */
5392 #if defined(TARGET_WIN32) || defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
5393                 guint32 remaining_size = alloc_size;
5394                 /*FIXME handle unbounded code expansion, we should use a loop in case of more than X interactions*/
5395                 guint32 required_code_size = ((remaining_size / 0x1000) + 1) * 8; /*8 is the max size of x86_alu_reg_imm + x86_test_membase_reg*/
5396                 guint32 offset = code - cfg->native_code;
5397                 if (G_UNLIKELY (required_code_size >= (cfg->code_size - offset))) {
5398                         while (required_code_size >= (cfg->code_size - offset))
5399                                 cfg->code_size *= 2;
5400                         cfg->native_code = mono_realloc_native_code(cfg);
5401                         code = cfg->native_code + offset;
5402                         cfg->stat_code_reallocs++;
5403                 }
5404                 while (remaining_size >= 0x1000) {
5405                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, 0x1000);
5406                         x86_test_membase_reg (code, X86_ESP, 0, X86_ESP);
5407                         remaining_size -= 0x1000;
5408                 }
5409                 if (remaining_size)
5410                         x86_alu_reg_imm (code, X86_SUB, X86_ESP, remaining_size);
5411 #else
5412                 x86_alu_reg_imm (code, X86_SUB, X86_ESP, alloc_size);
5413 #endif
5414
5415                 g_assert (need_stack_frame);
5416         }
5417
5418         if (cfg->method->wrapper_type == MONO_WRAPPER_NATIVE_TO_MANAGED ||
5419                         cfg->method->wrapper_type == MONO_WRAPPER_RUNTIME_INVOKE) {
5420                 x86_alu_reg_imm (code, X86_AND, X86_ESP, -MONO_ARCH_FRAME_ALIGNMENT);
5421         }
5422
5423 #if DEBUG_STACK_ALIGNMENT
5424         /* check the stack is aligned */
5425         if (need_stack_frame && method->wrapper_type == MONO_WRAPPER_NONE) {
5426                 x86_mov_reg_reg (code, X86_ECX, X86_ESP, 4);
5427                 x86_alu_reg_imm (code, X86_AND, X86_ECX, MONO_ARCH_FRAME_ALIGNMENT - 1);
5428                 x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5429                 x86_branch_disp (code, X86_CC_EQ, 3, FALSE);
5430                 x86_breakpoint (code);
5431         }
5432 #endif
5433
5434         /* compute max_offset in order to use short forward jumps */
5435         max_offset = 0;
5436         if (cfg->opt & MONO_OPT_BRANCH) {
5437                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
5438                         MonoInst *ins;
5439                         bb->max_offset = max_offset;
5440
5441                         if (cfg->prof_options & MONO_PROFILE_COVERAGE)
5442                                 max_offset += 6;
5443                         /* max alignment for loops */
5444                         if ((cfg->opt & MONO_OPT_LOOP) && bb_is_loop_start (bb))
5445                                 max_offset += LOOP_ALIGNMENT;
5446 #ifdef __native_client_codegen__
5447                         /* max alignment for native client */
5448                         if (bb->flags & BB_INDIRECT_JUMP_TARGET || bb->flags & BB_EXCEPTION_HANDLER)
5449                                 max_offset += kNaClAlignment;
5450 #endif
5451                         MONO_BB_FOR_EACH_INS (bb, ins) {
5452                                 if (ins->opcode == OP_LABEL)
5453                                         ins->inst_c1 = max_offset;
5454 #ifdef __native_client_codegen__
5455                                 switch (ins->opcode)
5456                                 {
5457                                         case OP_FCALL:
5458                                         case OP_LCALL:
5459                                         case OP_VCALL:
5460                                         case OP_VCALL2:
5461                                         case OP_VOIDCALL:
5462                                         case OP_CALL:
5463                                         case OP_FCALL_REG:
5464                                         case OP_LCALL_REG:
5465                                         case OP_VCALL_REG:
5466                                         case OP_VCALL2_REG:
5467                                         case OP_VOIDCALL_REG:
5468                                         case OP_CALL_REG:
5469                                         case OP_FCALL_MEMBASE:
5470                                         case OP_LCALL_MEMBASE:
5471                                         case OP_VCALL_MEMBASE:
5472                                         case OP_VCALL2_MEMBASE:
5473                                         case OP_VOIDCALL_MEMBASE:
5474                                         case OP_CALL_MEMBASE:
5475                                                 max_offset += kNaClAlignment;
5476                                                 break;
5477                                         default:
5478                                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN] - 1;
5479                                                 break;
5480                                 }
5481 #endif  /* __native_client_codegen__ */
5482                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
5483                         }
5484                 }
5485         }
5486
5487         /* store runtime generic context */
5488         if (cfg->rgctx_var) {
5489                 g_assert (cfg->rgctx_var->opcode == OP_REGOFFSET && cfg->rgctx_var->inst_basereg == X86_EBP);
5490
5491                 x86_mov_membase_reg (code, X86_EBP, cfg->rgctx_var->inst_offset, MONO_ARCH_RGCTX_REG, 4);
5492         }
5493
5494         if (method->save_lmf)
5495                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
5496
5497         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5498                 code = mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
5499
5500         /* load arguments allocated to register from the stack */
5501         sig = mono_method_signature (method);
5502         pos = 0;
5503
5504         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
5505                 inst = cfg->args [pos];
5506                 if (inst->opcode == OP_REGVAR) {
5507                         g_assert (need_stack_frame);
5508                         x86_mov_reg_membase (code, inst->dreg, X86_EBP, inst->inst_offset, 4);
5509                         if (cfg->verbose_level > 2)
5510                                 g_print ("Argument %d assigned to register %s\n", pos, mono_arch_regname (inst->dreg));
5511                 }
5512                 pos++;
5513         }
5514
5515         cfg->code_len = code - cfg->native_code;
5516
5517         g_assert (cfg->code_len < cfg->code_size);
5518
5519         return code;
5520 }
5521
5522 void
5523 mono_arch_emit_epilog (MonoCompile *cfg)
5524 {
5525         MonoMethod *method = cfg->method;
5526         MonoMethodSignature *sig = mono_method_signature (method);
5527         int i, quad, pos;
5528         guint32 stack_to_pop;
5529         guint8 *code;
5530         int max_epilog_size = 16;
5531         CallInfo *cinfo;
5532         gboolean need_stack_frame = needs_stack_frame (cfg);
5533
5534         if (cfg->method->save_lmf)
5535                 max_epilog_size += 128;
5536
5537         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
5538                 cfg->code_size *= 2;
5539                 cfg->native_code = mono_realloc_native_code(cfg);
5540                 cfg->stat_code_reallocs++;
5541         }
5542
5543         code = cfg->native_code + cfg->code_len;
5544
5545         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5546                 code = mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
5547
5548         /* the code restoring the registers must be kept in sync with OP_TAILCALL */
5549         pos = 0;
5550
5551         if (method->save_lmf) {
5552                 gint32 lmf_offset = cfg->lmf_var->inst_offset;
5553                 guint8 *patch;
5554                 gboolean supported = FALSE;
5555
5556                 if (cfg->compile_aot) {
5557 #if defined(__APPLE__) || defined(__linux__)
5558                         supported = TRUE;
5559 #endif
5560                 } else if (mono_get_jit_tls_offset () != -1) {
5561                         supported = TRUE;
5562                 }
5563
5564                 /* check if we need to restore protection of the stack after a stack overflow */
5565                 if (supported) {
5566                         if (cfg->compile_aot) {
5567                                 code = emit_load_aotconst (NULL, code, cfg, NULL, X86_ECX, MONO_PATCH_INFO_TLS_OFFSET, GINT_TO_POINTER (TLS_KEY_JIT_TLS));
5568
5569                                 code = emit_tls_get_reg (code, X86_ECX, X86_ECX);
5570                         } else {
5571                                 code = mono_x86_emit_tls_get (code, X86_ECX, mono_get_jit_tls_offset ());
5572                         }
5573
5574                         /* we load the value in a separate instruction: this mechanism may be
5575                          * used later as a safer way to do thread interruption
5576                          */
5577                         x86_mov_reg_membase (code, X86_ECX, X86_ECX, G_STRUCT_OFFSET (MonoJitTlsData, restore_stack_prot), 4);
5578                         x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
5579                         patch = code;
5580                         x86_branch8 (code, X86_CC_Z, 0, FALSE);
5581                         /* note that the call trampoline will preserve eax/edx */
5582                         x86_call_reg (code, X86_ECX);
5583                         x86_patch (patch, code);
5584                 } else {
5585                         /* FIXME: maybe save the jit tls in the prolog */
5586                 }
5587
5588                 /* restore caller saved regs */
5589                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5590                         x86_mov_reg_membase (code, X86_EBX, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, ebx), 4);
5591                 }
5592
5593                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5594                         x86_mov_reg_membase (code, X86_EDI, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, edi), 4);
5595                 }
5596                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5597                         x86_mov_reg_membase (code, X86_ESI, cfg->frame_reg, lmf_offset + G_STRUCT_OFFSET (MonoLMF, esi), 4);
5598                 }
5599
5600                 /* EBP is restored by LEAVE */
5601         } else {
5602                 for (i = 0; i < X86_NREG; ++i) {
5603                         if ((cfg->used_int_regs & X86_CALLER_REGS & (1 << i)) && (i != X86_EBP)) {
5604                                 pos -= 4;
5605                         }
5606                 }
5607
5608                 if (pos) {
5609                         g_assert (need_stack_frame);
5610                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5611                 }
5612
5613                 if (pos) {
5614                         g_assert (need_stack_frame);
5615                         x86_lea_membase (code, X86_ESP, X86_EBP, pos);
5616                 }
5617
5618                 if (cfg->used_int_regs & (1 << X86_ESI)) {
5619                         x86_pop_reg (code, X86_ESI);
5620                 }
5621                 if (cfg->used_int_regs & (1 << X86_EDI)) {
5622                         x86_pop_reg (code, X86_EDI);
5623                 }
5624                 if (cfg->used_int_regs & (1 << X86_EBX)) {
5625                         x86_pop_reg (code, X86_EBX);
5626                 }
5627         }
5628
5629         /* Load returned vtypes into registers if needed */
5630         cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
5631         if (cinfo->ret.storage == ArgValuetypeInReg) {
5632                 for (quad = 0; quad < 2; quad ++) {
5633                         switch (cinfo->ret.pair_storage [quad]) {
5634                         case ArgInIReg:
5635                                 x86_mov_reg_membase (code, cinfo->ret.pair_regs [quad], cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), 4);
5636                                 break;
5637                         case ArgOnFloatFpStack:
5638                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), FALSE);
5639                                 break;
5640                         case ArgOnDoubleFpStack:
5641                                 x86_fld_membase (code, cfg->ret->inst_basereg, cfg->ret->inst_offset + (quad * sizeof (gpointer)), TRUE);
5642                                 break;
5643                         case ArgNone:
5644                                 break;
5645                         default:
5646                                 g_assert_not_reached ();
5647                         }
5648                 }
5649         }
5650
5651         if (need_stack_frame)
5652                 x86_leave (code);
5653
5654         if (CALLCONV_IS_STDCALL (sig)) {
5655                 MonoJitArgumentInfo *arg_info = alloca (sizeof (MonoJitArgumentInfo) * (sig->param_count + 1));
5656
5657                 stack_to_pop = mono_arch_get_argument_info (NULL, sig, sig->param_count, arg_info);
5658         } else if (cinfo->vtype_retaddr && !cfg->arch.no_pushes)
5659                 stack_to_pop = 4;
5660         else
5661                 stack_to_pop = 0;
5662
5663         if (stack_to_pop) {
5664                 g_assert (need_stack_frame);
5665                 x86_ret_imm (code, stack_to_pop);
5666         } else {
5667                 x86_ret (code);
5668         }
5669
5670         cfg->code_len = code - cfg->native_code;
5671
5672         g_assert (cfg->code_len < cfg->code_size);
5673 }
5674
5675 void
5676 mono_arch_emit_exceptions (MonoCompile *cfg)
5677 {
5678         MonoJumpInfo *patch_info;
5679         int nthrows, i;
5680         guint8 *code;
5681         MonoClass *exc_classes [16];
5682         guint8 *exc_throw_start [16], *exc_throw_end [16];
5683         guint32 code_size;
5684         int exc_count = 0;
5685
5686         /* Compute needed space */
5687         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5688                 if (patch_info->type == MONO_PATCH_INFO_EXC)
5689                         exc_count++;
5690         }
5691
5692         /*
5693          * make sure we have enough space for exceptions
5694          * 16 is the size of two push_imm instructions and a call
5695          */
5696         if (cfg->compile_aot)
5697                 code_size = exc_count * 32;
5698         else
5699                 code_size = exc_count * 16;
5700
5701         while (cfg->code_len + code_size > (cfg->code_size - 16)) {
5702                 cfg->code_size *= 2;
5703                 cfg->native_code = mono_realloc_native_code(cfg);
5704                 cfg->stat_code_reallocs++;
5705         }
5706
5707         code = cfg->native_code + cfg->code_len;
5708
5709         nthrows = 0;
5710         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5711                 switch (patch_info->type) {
5712                 case MONO_PATCH_INFO_EXC: {
5713                         MonoClass *exc_class;
5714                         guint8 *buf, *buf2;
5715                         guint32 throw_ip;
5716
5717                         x86_patch (patch_info->ip.i + cfg->native_code, code);
5718
5719                         exc_class = mono_class_from_name (mono_defaults.corlib, "System", patch_info->data.name);
5720                         g_assert (exc_class);
5721                         throw_ip = patch_info->ip.i;
5722
5723                         /* Find a throw sequence for the same exception class */
5724                         for (i = 0; i < nthrows; ++i)
5725                                 if (exc_classes [i] == exc_class)
5726                                         break;
5727                         if (i < nthrows) {
5728                                 x86_push_imm (code, (exc_throw_end [i] - cfg->native_code) - throw_ip);
5729                                 x86_jump_code (code, exc_throw_start [i]);
5730                                 patch_info->type = MONO_PATCH_INFO_NONE;
5731                         }
5732                         else {
5733                                 guint32 size;
5734
5735                                 /* Compute size of code following the push <OFFSET> */
5736 #if defined(__default_codegen__)
5737                                 size = 5 + 5;
5738 #elif defined(__native_client_codegen__)
5739                                 code = mono_nacl_align (code);
5740                                 size = kNaClAlignment;
5741 #endif
5742                                 /*This is aligned to 16 bytes by the callee. This way we save a few bytes here.*/
5743
5744                                 if ((code - cfg->native_code) - throw_ip < 126 - size) {
5745                                         /* Use the shorter form */
5746                                         buf = buf2 = code;
5747                                         x86_push_imm (code, 0);
5748                                 }
5749                                 else {
5750                                         buf = code;
5751                                         x86_push_imm (code, 0xf0f0f0f0);
5752                                         buf2 = code;
5753                                 }
5754
5755                                 if (nthrows < 16) {
5756                                         exc_classes [nthrows] = exc_class;
5757                                         exc_throw_start [nthrows] = code;
5758                                 }
5759
5760                                 x86_push_imm (code, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
5761                                 patch_info->data.name = "mono_arch_throw_corlib_exception";
5762                                 patch_info->type = MONO_PATCH_INFO_INTERNAL_METHOD;
5763                                 patch_info->ip.i = code - cfg->native_code;
5764                                 x86_call_code (code, 0);
5765                                 x86_push_imm (buf, (code - cfg->native_code) - throw_ip);
5766                                 while (buf < buf2)
5767                                         x86_nop (buf);
5768
5769                                 if (nthrows < 16) {
5770                                         exc_throw_end [nthrows] = code;
5771                                         nthrows ++;
5772                                 }
5773                         }
5774                         break;
5775                 }
5776                 default:
5777                         /* do nothing */
5778                         break;
5779                 }
5780         }
5781
5782         cfg->code_len = code - cfg->native_code;
5783
5784         g_assert (cfg->code_len < cfg->code_size);
5785 }
5786
5787 void
5788 mono_arch_flush_icache (guint8 *code, gint size)
5789 {
5790         /* not needed */
5791 }
5792
5793 void
5794 mono_arch_flush_register_windows (void)
5795 {
5796 }
5797
5798 gboolean
5799 mono_arch_is_inst_imm (gint64 imm)
5800 {
5801         return TRUE;
5802 }
5803
5804 void
5805 mono_arch_finish_init (void)
5806 {
5807         if (!g_getenv ("MONO_NO_TLS")) {
5808 #ifndef TARGET_WIN32
5809 #if MONO_XEN_OPT
5810                 optimize_for_xen = access ("/proc/xen", F_OK) == 0;
5811 #endif
5812 #endif
5813         }
5814 }
5815
5816 void
5817 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
5818 {
5819 }
5820
5821 #ifdef MONO_ARCH_HAVE_IMT
5822
5823 // Linear handler, the bsearch head compare is shorter
5824 //[2 + 4] x86_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
5825 //[1 + 1] x86_branch8(inst,cond,imm,is_signed)
5826 //        x86_patch(ins,target)
5827 //[1 + 5] x86_jump_mem(inst,mem)
5828
5829 #define CMP_SIZE 6
5830 #if defined(__default_codegen__)
5831 #define BR_SMALL_SIZE 2
5832 #define BR_LARGE_SIZE 5
5833 #elif defined(__native_client_codegen__)
5834 /* I suspect the size calculation below is actually incorrect. */
5835 /* TODO: fix the calculation that uses these sizes.  */
5836 #define BR_SMALL_SIZE 16
5837 #define BR_LARGE_SIZE 12
5838 #endif  /*__native_client_codegen__*/
5839 #define JUMP_IMM_SIZE 6
5840 #define ENABLE_WRONG_METHOD_CHECK 0
5841 #define DEBUG_IMT 0
5842
5843 static int
5844 imt_branch_distance (MonoIMTCheckItem **imt_entries, int start, int target)
5845 {
5846         int i, distance = 0;
5847         for (i = start; i < target; ++i)
5848                 distance += imt_entries [i]->chunk_size;
5849         return distance;
5850 }
5851
5852 /*
5853  * LOCKING: called with the domain lock held
5854  */
5855 gpointer
5856 mono_arch_build_imt_thunk (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5857         gpointer fail_tramp)
5858 {
5859         int i;
5860         int size = 0;
5861         guint8 *code, *start;
5862
5863         for (i = 0; i < count; ++i) {
5864                 MonoIMTCheckItem *item = imt_entries [i];
5865                 if (item->is_equals) {
5866                         if (item->check_target_idx) {
5867                                 if (!item->compare_done)
5868                                         item->chunk_size += CMP_SIZE;
5869                                 item->chunk_size += BR_SMALL_SIZE + JUMP_IMM_SIZE;
5870                         } else {
5871                                 if (fail_tramp) {
5872                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + JUMP_IMM_SIZE * 2;
5873                                 } else {
5874                                         item->chunk_size += JUMP_IMM_SIZE;
5875 #if ENABLE_WRONG_METHOD_CHECK
5876                                         item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + 1;
5877 #endif
5878                                 }
5879                         }
5880                 } else {
5881                         item->chunk_size += CMP_SIZE + BR_LARGE_SIZE;
5882                         imt_entries [item->check_target_idx]->compare_done = TRUE;
5883                 }
5884                 size += item->chunk_size;
5885         }
5886 #if defined(__native_client__) && defined(__native_client_codegen__)
5887         /* In Native Client, we don't re-use thunks, allocate from the */
5888         /* normal code manager paths. */
5889         size = NACL_BUNDLE_ALIGN_UP (size);
5890         code = mono_domain_code_reserve (domain, size);
5891 #else
5892         if (fail_tramp)
5893                 code = mono_method_alloc_generic_virtual_thunk (domain, size);
5894         else
5895                 code = mono_domain_code_reserve (domain, size);
5896 #endif
5897         start = code;
5898         for (i = 0; i < count; ++i) {
5899                 MonoIMTCheckItem *item = imt_entries [i];
5900                 item->code_target = code;
5901                 if (item->is_equals) {
5902                         if (item->check_target_idx) {
5903                                 if (!item->compare_done)
5904                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5905                                 item->jmp_code = code;
5906                                 x86_branch8 (code, X86_CC_NE, 0, FALSE);
5907                                 if (item->has_target_code)
5908                                         x86_jump_code (code, item->value.target_code);
5909                                 else
5910                                         x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5911                         } else {
5912                                 if (fail_tramp) {
5913                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5914                                         item->jmp_code = code;
5915                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5916                                         if (item->has_target_code)
5917                                                 x86_jump_code (code, item->value.target_code);
5918                                         else
5919                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5920                                         x86_patch (item->jmp_code, code);
5921                                         x86_jump_code (code, fail_tramp);
5922                                         item->jmp_code = NULL;
5923                                 } else {
5924                                         /* enable the commented code to assert on wrong method */
5925 #if ENABLE_WRONG_METHOD_CHECK
5926                                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5927                                         item->jmp_code = code;
5928                                         x86_branch8 (code, X86_CC_NE, 0, FALSE);
5929 #endif
5930                                         if (item->has_target_code)
5931                                                 x86_jump_code (code, item->value.target_code);
5932                                         else
5933                                                 x86_jump_mem (code, & (vtable->vtable [item->value.vtable_slot]));
5934 #if ENABLE_WRONG_METHOD_CHECK
5935                                         x86_patch (item->jmp_code, code);
5936                                         x86_breakpoint (code);
5937                                         item->jmp_code = NULL;
5938 #endif
5939                                 }
5940                         }
5941                 } else {
5942                         x86_alu_reg_imm (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)item->key);
5943                         item->jmp_code = code;
5944                         if (x86_is_imm8 (imt_branch_distance (imt_entries, i, item->check_target_idx)))
5945                                 x86_branch8 (code, X86_CC_GE, 0, FALSE);
5946                         else
5947                                 x86_branch32 (code, X86_CC_GE, 0, FALSE);
5948                 }
5949         }
5950         /* patch the branches to get to the target items */
5951         for (i = 0; i < count; ++i) {
5952                 MonoIMTCheckItem *item = imt_entries [i];
5953                 if (item->jmp_code) {
5954                         if (item->check_target_idx) {
5955                                 x86_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
5956                         }
5957                 }
5958         }
5959
5960         if (!fail_tramp)
5961                 mono_stats.imt_thunks_size += code - start;
5962         g_assert (code - start <= size);
5963
5964 #if DEBUG_IMT
5965         {
5966                 char *buff = g_strdup_printf ("thunk_for_class_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5967                 mono_disassemble_code (NULL, (guint8*)start, code - start, buff);
5968                 g_free (buff);
5969         }
5970 #endif
5971         if (mono_jit_map_is_enabled ()) {
5972                 char *buff;
5973                 if (vtable)
5974                         buff = g_strdup_printf ("imt_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5975                 else
5976                         buff = g_strdup_printf ("imt_thunk_entries_%d", count);
5977                 mono_emit_jit_tramp (start, code - start, buff);
5978                 g_free (buff);
5979         }
5980
5981         nacl_domain_code_validate (domain, &start, size, &code);
5982
5983         return start;
5984 }
5985
5986 MonoMethod*
5987 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
5988 {
5989         return (MonoMethod*) regs [MONO_ARCH_IMT_REG];
5990 }
5991 #endif
5992
5993 MonoVTable*
5994 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
5995 {
5996         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
5997 }
5998
5999 GSList*
6000 mono_arch_get_cie_program (void)
6001 {
6002         GSList *l = NULL;
6003
6004         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, X86_ESP, 4);
6005         mono_add_unwind_op_offset (l, (guint8*)NULL, (guint8*)NULL, X86_NREG, -4);
6006
6007         return l;
6008 }
6009
6010 MonoInst*
6011 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
6012 {
6013         MonoInst *ins = NULL;
6014         int opcode = 0;
6015
6016         if (cmethod->klass == mono_defaults.math_class) {
6017                 if (strcmp (cmethod->name, "Sin") == 0) {
6018                         opcode = OP_SIN;
6019                 } else if (strcmp (cmethod->name, "Cos") == 0) {
6020                         opcode = OP_COS;
6021                 } else if (strcmp (cmethod->name, "Tan") == 0) {
6022                         opcode = OP_TAN;
6023                 } else if (strcmp (cmethod->name, "Atan") == 0) {
6024                         opcode = OP_ATAN;
6025                 } else if (strcmp (cmethod->name, "Sqrt") == 0) {
6026                         opcode = OP_SQRT;
6027                 } else if (strcmp (cmethod->name, "Abs") == 0 && fsig->params [0]->type == MONO_TYPE_R8) {
6028                         opcode = OP_ABS;
6029                 } else if (strcmp (cmethod->name, "Round") == 0 && fsig->param_count == 1 && fsig->params [0]->type == MONO_TYPE_R8) {
6030                         opcode = OP_ROUND;
6031                 }
6032
6033                 if (opcode) {
6034                         MONO_INST_NEW (cfg, ins, opcode);
6035                         ins->type = STACK_R8;
6036                         ins->dreg = mono_alloc_freg (cfg);
6037                         ins->sreg1 = args [0]->dreg;
6038                         MONO_ADD_INS (cfg->cbb, ins);
6039                 }
6040
6041                 if (cfg->opt & MONO_OPT_CMOV) {
6042                         int opcode = 0;
6043
6044                         if (strcmp (cmethod->name, "Min") == 0) {
6045                                 if (fsig->params [0]->type == MONO_TYPE_I4)
6046                                         opcode = OP_IMIN;
6047                         } else if (strcmp (cmethod->name, "Max") == 0) {
6048                                 if (fsig->params [0]->type == MONO_TYPE_I4)
6049                                         opcode = OP_IMAX;
6050                         }
6051
6052                         if (opcode) {
6053                                 MONO_INST_NEW (cfg, ins, opcode);
6054                                 ins->type = STACK_I4;
6055                                 ins->dreg = mono_alloc_ireg (cfg);
6056                                 ins->sreg1 = args [0]->dreg;
6057                                 ins->sreg2 = args [1]->dreg;
6058                                 MONO_ADD_INS (cfg->cbb, ins);
6059                         }
6060                 }
6061
6062 #if 0
6063                 /* OP_FREM is not IEEE compatible */
6064                 else if (strcmp (cmethod->name, "IEEERemainder") == 0) {
6065                         MONO_INST_NEW (cfg, ins, OP_FREM);
6066                         ins->inst_i0 = args [0];
6067                         ins->inst_i1 = args [1];
6068                 }
6069 #endif
6070         }
6071
6072         return ins;
6073 }
6074
6075 gboolean
6076 mono_arch_print_tree (MonoInst *tree, int arity)
6077 {
6078         return 0;
6079 }
6080
6081 guint32
6082 mono_arch_get_patch_offset (guint8 *code)
6083 {
6084         if ((code [0] == 0x8b) && (x86_modrm_mod (code [1]) == 0x2))
6085                 return 2;
6086         else if (code [0] == 0xba)
6087                 return 1;
6088         else if (code [0] == 0x68)
6089                 /* push IMM */
6090                 return 1;
6091         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x6))
6092                 /* push <OFFSET>(<REG>) */
6093                 return 2;
6094         else if ((code [0] == 0xff) && (x86_modrm_reg (code [1]) == 0x2))
6095                 /* call *<OFFSET>(<REG>) */
6096                 return 2;
6097         else if ((code [0] == 0xdd) || (code [0] == 0xd9))
6098                 /* fldl <ADDR> */
6099                 return 2;
6100         else if ((code [0] == 0x58) && (code [1] == 0x05))
6101                 /* pop %eax; add <OFFSET>, %eax */
6102                 return 2;
6103         else if ((code [0] >= 0x58) && (code [0] <= 0x58 + X86_NREG) && (code [1] == 0x81))
6104                 /* pop <REG>; add <OFFSET>, <REG> */
6105                 return 3;
6106         else if ((code [0] >= 0xb8) && (code [0] < 0xb8 + 8))
6107                 /* mov <REG>, imm */
6108                 return 1;
6109         else {
6110                 g_assert_not_reached ();
6111                 return -1;
6112         }
6113 }
6114
6115 /**
6116  * mono_breakpoint_clean_code:
6117  *
6118  * Copy @size bytes from @code - @offset to the buffer @buf. If the debugger inserted software
6119  * breakpoints in the original code, they are removed in the copy.
6120  *
6121  * Returns TRUE if no sw breakpoint was present.
6122  */
6123 gboolean
6124 mono_breakpoint_clean_code (guint8 *method_start, guint8 *code, int offset, guint8 *buf, int size)
6125 {
6126         int i;
6127         gboolean can_write = TRUE;
6128         /*
6129          * If method_start is non-NULL we need to perform bound checks, since we access memory
6130          * at code - offset we could go before the start of the method and end up in a different
6131          * page of memory that is not mapped or read incorrect data anyway. We zero-fill the bytes
6132          * instead.
6133          */
6134         if (!method_start || code - offset >= method_start) {
6135                 memcpy (buf, code - offset, size);
6136         } else {
6137                 int diff = code - method_start;
6138                 memset (buf, 0, size);
6139                 memcpy (buf + offset - diff, method_start, diff + size - offset);
6140         }
6141         code -= offset;
6142         for (i = 0; i < MONO_BREAKPOINT_ARRAY_SIZE; ++i) {
6143                 int idx = mono_breakpoint_info_index [i];
6144                 guint8 *ptr;
6145                 if (idx < 1)
6146                         continue;
6147                 ptr = mono_breakpoint_info [idx].address;
6148                 if (ptr >= code && ptr < code + size) {
6149                         guint8 saved_byte = mono_breakpoint_info [idx].saved_byte;
6150                         can_write = FALSE;
6151                         /*g_print ("patching %p with 0x%02x (was: 0x%02x)\n", ptr, saved_byte, buf [ptr - code]);*/
6152                         buf [ptr - code] = saved_byte;
6153                 }
6154         }
6155         return can_write;
6156 }
6157
6158 /*
6159  * mono_x86_get_this_arg_offset:
6160  *
6161  *   Return the offset of the stack location where this is passed during a virtual
6162  * call.
6163  */
6164 guint32
6165 mono_x86_get_this_arg_offset (MonoGenericSharingContext *gsctx, MonoMethodSignature *sig)
6166 {
6167         return 0;
6168 }
6169
6170 gpointer
6171 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
6172 {
6173         guint32 esp = regs [X86_ESP];
6174         CallInfo *cinfo = NULL;
6175         gpointer res;
6176         int offset;
6177
6178         offset = 0;
6179
6180         /*
6181          * The stack looks like:
6182          * <other args>
6183          * <this=delegate>
6184          * <return addr>
6185          * <4 pointers pushed by mono_arch_create_trampoline_code ()>
6186          */
6187         res = (((MonoObject**)esp) [5 + (offset / 4)]);
6188         if (cinfo)
6189                 g_free (cinfo);
6190         return res;
6191 }
6192
6193 #define MAX_ARCH_DELEGATE_PARAMS 10
6194
6195 static gpointer
6196 get_delegate_invoke_impl (gboolean has_target, guint32 param_count, guint32 *code_len)
6197 {
6198         guint8 *code, *start;
6199         int code_reserve = 64;
6200
6201         /*
6202          * The stack contains:
6203          * <delegate>
6204          * <return addr>
6205          */
6206
6207         if (has_target) {
6208                 start = code = mono_global_codeman_reserve (code_reserve);
6209
6210                 /* Replace the this argument with the target */
6211                 x86_mov_reg_membase (code, X86_EAX, X86_ESP, 4, 4);
6212                 x86_mov_reg_membase (code, X86_ECX, X86_EAX, G_STRUCT_OFFSET (MonoDelegate, target), 4);
6213                 x86_mov_membase_reg (code, X86_ESP, 4, X86_ECX, 4);
6214                 x86_jump_membase (code, X86_EAX, G_STRUCT_OFFSET (MonoDelegate, method_ptr));
6215
6216                 g_assert ((code - start) < code_reserve);
6217         } else {
6218                 int i = 0;
6219                 /* 8 for mov_reg and jump, plus 8 for each parameter */
6220 #ifdef __native_client_codegen__
6221                 /* TODO: calculate this size correctly */
6222                 code_reserve = 13 + (param_count * 8) + 2 * kNaClAlignment;
6223 #else
6224                 code_reserve = 8 + (param_count * 8);
6225 #endif  /* __native_client_codegen__ */
6226                 /*
6227                  * The stack contains:
6228                  * <args in reverse order>
6229                  * <delegate>
6230                  * <return addr>
6231                  *
6232                  * and we need:
6233                  * <args in reverse order>
6234                  * <return addr>
6235                  *
6236                  * without unbalancing the stack.
6237                  * So move each arg up a spot in the stack (overwriting un-needed 'this' arg)
6238                  * and leaving original spot of first arg as placeholder in stack so
6239                  * when callee pops stack everything works.
6240                  */
6241
6242                 start = code = mono_global_codeman_reserve (code_reserve);
6243
6244                 /* store delegate for access to method_ptr */
6245                 x86_mov_reg_membase (code, X86_ECX, X86_ESP, 4, 4);
6246
6247                 /* move args up */
6248                 for (i = 0; i < param_count; ++i) {
6249                         x86_mov_reg_membase (code, X86_EAX, X86_ESP, (i+2)*4, 4);
6250                         x86_mov_membase_reg (code, X86_ESP, (i+1)*4, X86_EAX, 4);
6251                 }
6252
6253                 x86_jump_membase (code, X86_ECX, G_STRUCT_OFFSET (MonoDelegate, method_ptr));
6254
6255                 g_assert ((code - start) < code_reserve);
6256         }
6257
6258         nacl_global_codeman_validate(&start, code_reserve, &code);
6259         mono_debug_add_delegate_trampoline (start, code - start);
6260
6261         if (code_len)
6262                 *code_len = code - start;
6263
6264         if (mono_jit_map_is_enabled ()) {
6265                 char *buff;
6266                 if (has_target)
6267                         buff = (char*)"delegate_invoke_has_target";
6268                 else
6269                         buff = g_strdup_printf ("delegate_invoke_no_target_%d", param_count);
6270                 mono_emit_jit_tramp (start, code - start, buff);
6271                 if (!has_target)
6272                         g_free (buff);
6273         }
6274
6275         return start;
6276 }
6277
6278 GSList*
6279 mono_arch_get_delegate_invoke_impls (void)
6280 {
6281         GSList *res = NULL;
6282         guint8 *code;
6283         guint32 code_len;
6284         int i;
6285         char *tramp_name;
6286
6287         code = get_delegate_invoke_impl (TRUE, 0, &code_len);
6288         res = g_slist_prepend (res, mono_tramp_info_create ("delegate_invoke_impl_has_target", code, code_len, NULL, NULL));
6289
6290         for (i = 0; i < MAX_ARCH_DELEGATE_PARAMS; ++i) {
6291                 code = get_delegate_invoke_impl (FALSE, i, &code_len);
6292                 tramp_name = g_strdup_printf ("delegate_invoke_impl_target_%d", i);
6293                 res = g_slist_prepend (res, mono_tramp_info_create (tramp_name, code, code_len, NULL, NULL));
6294                 g_free (tramp_name);
6295         }
6296
6297         return res;
6298 }
6299
6300 gpointer
6301 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
6302 {
6303         guint8 *code, *start;
6304
6305         if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
6306                 return NULL;
6307
6308         /* FIXME: Support more cases */
6309         if (MONO_TYPE_ISSTRUCT (sig->ret))
6310                 return NULL;
6311
6312         /*
6313          * The stack contains:
6314          * <delegate>
6315          * <return addr>
6316          */
6317
6318         if (has_target) {
6319                 static guint8* cached = NULL;
6320                 if (cached)
6321                         return cached;
6322
6323                 if (mono_aot_only)
6324                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
6325                 else
6326                         start = get_delegate_invoke_impl (TRUE, 0, NULL);
6327
6328                 mono_memory_barrier ();
6329
6330                 cached = start;
6331         } else {
6332                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
6333                 int i = 0;
6334
6335                 for (i = 0; i < sig->param_count; ++i)
6336                         if (!mono_is_regsize_var (sig->params [i]))
6337                                 return NULL;
6338
6339                 code = cache [sig->param_count];
6340                 if (code)
6341                         return code;
6342
6343                 if (mono_aot_only) {
6344                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
6345                         start = mono_aot_get_trampoline (name);
6346                         g_free (name);
6347                 } else {
6348                         start = get_delegate_invoke_impl (FALSE, sig->param_count, NULL);
6349                 }
6350
6351                 mono_memory_barrier ();
6352
6353                 cache [sig->param_count] = start;
6354         }
6355
6356         return start;
6357 }
6358
6359 mgreg_t
6360 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
6361 {
6362         switch (reg) {
6363         case X86_EAX: return ctx->eax;
6364         case X86_EBX: return ctx->ebx;
6365         case X86_ECX: return ctx->ecx;
6366         case X86_EDX: return ctx->edx;
6367         case X86_ESP: return ctx->esp;
6368         case X86_EBP: return ctx->ebp;
6369         case X86_ESI: return ctx->esi;
6370         case X86_EDI: return ctx->edi;
6371         default:
6372                 g_assert_not_reached ();
6373                 return 0;
6374         }
6375 }
6376
6377 void
6378 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
6379 {
6380         switch (reg) {
6381         case X86_EAX:
6382                 ctx->eax = val;
6383                 break;
6384         case X86_EBX:
6385                 ctx->ebx = val;
6386                 break;
6387         case X86_ECX:
6388                 ctx->ecx = val;
6389                 break;
6390         case X86_EDX:
6391                 ctx->edx = val;
6392                 break;
6393         case X86_ESP:
6394                 ctx->esp = val;
6395                 break;
6396         case X86_EBP:
6397                 ctx->ebp = val;
6398                 break;
6399         case X86_ESI:
6400                 ctx->esi = val;
6401                 break;
6402         case X86_EDI:
6403                 ctx->edi = val;
6404                 break;
6405         default:
6406                 g_assert_not_reached ();
6407         }
6408 }
6409
6410 #ifdef MONO_ARCH_SIMD_INTRINSICS
6411
6412 static MonoInst*
6413 get_float_to_x_spill_area (MonoCompile *cfg)
6414 {
6415         if (!cfg->fconv_to_r8_x_var) {
6416                 cfg->fconv_to_r8_x_var = mono_compile_create_var (cfg, &mono_defaults.double_class->byval_arg, OP_LOCAL);
6417                 cfg->fconv_to_r8_x_var->flags |= MONO_INST_VOLATILE; /*FIXME, use the don't regalloc flag*/
6418         }
6419         return cfg->fconv_to_r8_x_var;
6420 }
6421
6422 /*
6423  * Convert all fconv opts that MONO_OPT_SSE2 would get wrong.
6424  */
6425 void
6426 mono_arch_decompose_opts (MonoCompile *cfg, MonoInst *ins)
6427 {
6428         MonoInst *fconv;
6429         int dreg, src_opcode;
6430
6431         if (!(cfg->opt & MONO_OPT_SSE2) || !(cfg->opt & MONO_OPT_SIMD) || COMPILE_LLVM (cfg))
6432                 return;
6433
6434         switch (src_opcode = ins->opcode) {
6435         case OP_FCONV_TO_I1:
6436         case OP_FCONV_TO_U1:
6437         case OP_FCONV_TO_I2:
6438         case OP_FCONV_TO_U2:
6439         case OP_FCONV_TO_I4:
6440         case OP_FCONV_TO_I:
6441                 break;
6442         default:
6443                 return;
6444         }
6445
6446         /* dreg is the IREG and sreg1 is the FREG */
6447         MONO_INST_NEW (cfg, fconv, OP_FCONV_TO_R8_X);
6448         fconv->klass = NULL; /*FIXME, what can I use here as the Mono.Simd lib might not be loaded yet*/
6449         fconv->sreg1 = ins->sreg1;
6450         fconv->dreg = mono_alloc_ireg (cfg);
6451         fconv->type = STACK_VTYPE;
6452         fconv->backend.spill_var = get_float_to_x_spill_area (cfg);
6453
6454         mono_bblock_insert_before_ins (cfg->cbb, ins, fconv);
6455
6456         dreg = ins->dreg;
6457         NULLIFY_INS (ins);
6458         ins->opcode = OP_XCONV_R8_TO_I4;
6459
6460         ins->klass = mono_defaults.int32_class;
6461         ins->sreg1 = fconv->dreg;
6462         ins->dreg = dreg;
6463         ins->type = STACK_I4;
6464         ins->backend.source_opcode = src_opcode;
6465 }
6466
6467 #endif /* #ifdef MONO_ARCH_SIMD_INTRINSICS */
6468
6469 void
6470 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
6471 {
6472         MonoInst *ins;
6473         int vreg;
6474
6475         if (long_ins->opcode == OP_LNEG) {
6476                 ins = long_ins;
6477                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, ins->dreg + 1, ins->sreg1 + 1);
6478                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ADC_IMM, ins->dreg + 2, ins->sreg1 + 2, 0);
6479                 MONO_EMIT_NEW_UNALU (cfg, OP_INEG, ins->dreg + 2, ins->dreg + 2);
6480                 NULLIFY_INS (ins);
6481                 return;
6482         }
6483
6484 #ifdef MONO_ARCH_SIMD_INTRINSICS
6485
6486         if (!(cfg->opt & MONO_OPT_SIMD))
6487                 return;
6488
6489         /*TODO move this to simd-intrinsic.c once we support sse 4.1 dword extractors since we need the runtime caps info */
6490         switch (long_ins->opcode) {
6491         case OP_EXTRACT_I8:
6492                 vreg = long_ins->sreg1;
6493
6494                 if (long_ins->inst_c0) {
6495                         MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6496                         ins->klass = long_ins->klass;
6497                         ins->sreg1 = long_ins->sreg1;
6498                         ins->inst_c0 = 2;
6499                         ins->type = STACK_VTYPE;
6500                         ins->dreg = vreg = alloc_ireg (cfg);
6501                         MONO_ADD_INS (cfg->cbb, ins);
6502                 }
6503
6504                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6505                 ins->klass = mono_defaults.int32_class;
6506                 ins->sreg1 = vreg;
6507                 ins->type = STACK_I4;
6508                 ins->dreg = long_ins->dreg + 1;
6509                 MONO_ADD_INS (cfg->cbb, ins);
6510
6511                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6512                 ins->klass = long_ins->klass;
6513                 ins->sreg1 = long_ins->sreg1;
6514                 ins->inst_c0 = long_ins->inst_c0 ? 3 : 1;
6515                 ins->type = STACK_VTYPE;
6516                 ins->dreg = vreg = alloc_ireg (cfg);
6517                 MONO_ADD_INS (cfg->cbb, ins);
6518
6519                 MONO_INST_NEW (cfg, ins, OP_EXTRACT_I4);
6520                 ins->klass = mono_defaults.int32_class;
6521                 ins->sreg1 = vreg;
6522                 ins->type = STACK_I4;
6523                 ins->dreg = long_ins->dreg + 2;
6524                 MONO_ADD_INS (cfg->cbb, ins);
6525
6526                 long_ins->opcode = OP_NOP;
6527                 break;
6528         case OP_INSERTX_I8_SLOW:
6529                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6530                 ins->dreg = long_ins->dreg;
6531                 ins->sreg1 = long_ins->dreg;
6532                 ins->sreg2 = long_ins->sreg2 + 1;
6533                 ins->inst_c0 = long_ins->inst_c0 * 2;
6534                 MONO_ADD_INS (cfg->cbb, ins);
6535
6536                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6537                 ins->dreg = long_ins->dreg;
6538                 ins->sreg1 = long_ins->dreg;
6539                 ins->sreg2 = long_ins->sreg2 + 2;
6540                 ins->inst_c0 = long_ins->inst_c0 * 2 + 1;
6541                 MONO_ADD_INS (cfg->cbb, ins);
6542
6543                 long_ins->opcode = OP_NOP;
6544                 break;
6545         case OP_EXPAND_I8:
6546                 MONO_INST_NEW (cfg, ins, OP_ICONV_TO_X);
6547                 ins->dreg = long_ins->dreg;
6548                 ins->sreg1 = long_ins->sreg1 + 1;
6549                 ins->klass = long_ins->klass;
6550                 ins->type = STACK_VTYPE;
6551                 MONO_ADD_INS (cfg->cbb, ins);
6552
6553                 MONO_INST_NEW (cfg, ins, OP_INSERTX_I4_SLOW);
6554                 ins->dreg = long_ins->dreg;
6555                 ins->sreg1 = long_ins->dreg;
6556                 ins->sreg2 = long_ins->sreg1 + 2;
6557                 ins->inst_c0 = 1;
6558                 ins->klass = long_ins->klass;
6559                 ins->type = STACK_VTYPE;
6560                 MONO_ADD_INS (cfg->cbb, ins);
6561
6562                 MONO_INST_NEW (cfg, ins, OP_PSHUFLED);
6563                 ins->dreg = long_ins->dreg;
6564                 ins->sreg1 = long_ins->dreg;;
6565                 ins->inst_c0 = 0x44; /*Magic number for swizzling (X,Y,X,Y)*/
6566                 ins->klass = long_ins->klass;
6567                 ins->type = STACK_VTYPE;
6568                 MONO_ADD_INS (cfg->cbb, ins);
6569
6570                 long_ins->opcode = OP_NOP;
6571                 break;
6572         }
6573 #endif /* MONO_ARCH_SIMD_INTRINSICS */
6574 }
6575
6576 /*MONO_ARCH_HAVE_HANDLER_BLOCK_GUARD*/
6577 gpointer
6578 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
6579 {
6580         int offset;
6581         gpointer *sp, old_value;
6582         char *bp;
6583
6584         offset = clause->exvar_offset;
6585
6586         /*Load the spvar*/
6587         bp = MONO_CONTEXT_GET_BP (ctx);
6588         sp = *(gpointer*)(bp + offset);
6589
6590         old_value = *sp;
6591         if (old_value < ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
6592                 return old_value;
6593
6594         *sp = new_value;
6595
6596         return old_value;
6597 }
6598
6599 /*
6600  * mono_aot_emit_load_got_addr:
6601  *
6602  *   Emit code to load the got address.
6603  * On x86, the result is placed into EBX.
6604  */
6605 guint8*
6606 mono_arch_emit_load_got_addr (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji)
6607 {
6608         x86_call_imm (code, 0);
6609         /*
6610          * The patch needs to point to the pop, since the GOT offset needs
6611          * to be added to that address.
6612          */
6613         if (cfg)
6614                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6615         else
6616                 *ji = mono_patch_info_list_prepend (*ji, code - start, MONO_PATCH_INFO_GOT_OFFSET, NULL);
6617         x86_pop_reg (code, MONO_ARCH_GOT_REG);
6618         x86_alu_reg_imm (code, X86_ADD, MONO_ARCH_GOT_REG, 0xf0f0f0f0);
6619
6620         return code;
6621 }
6622
6623 static guint8*
6624 emit_load_aotconst (guint8 *start, guint8 *code, MonoCompile *cfg, MonoJumpInfo **ji, int dreg, int tramp_type, gconstpointer target)
6625 {
6626         if (cfg)
6627                 mono_add_patch_info (cfg, code - cfg->native_code, tramp_type, target);
6628         else
6629                 g_assert_not_reached ();
6630         x86_mov_reg_membase (code, dreg, MONO_ARCH_GOT_REG, 0xf0f0f0f0, 4);
6631         return code;
6632 }
6633
6634 /*
6635  * mono_arch_emit_load_aotconst:
6636  *
6637  *   Emit code to load the contents of the GOT slot identified by TRAMP_TYPE and
6638  * TARGET from the mscorlib GOT in full-aot code.
6639  * On x86, the GOT address is assumed to be in EBX, and the result is placed into
6640  * EAX.
6641  */
6642 guint8*
6643 mono_arch_emit_load_aotconst (guint8 *start, guint8 *code, MonoJumpInfo **ji, int tramp_type, gconstpointer target)
6644 {
6645         /* Load the mscorlib got address */
6646         x86_mov_reg_membase (code, X86_EAX, MONO_ARCH_GOT_REG, sizeof (gpointer), 4);
6647         *ji = mono_patch_info_list_prepend (*ji, code - start, tramp_type, target);
6648         /* arch_emit_got_access () patches this */
6649         x86_mov_reg_membase (code, X86_EAX, X86_EAX, 0xf0f0f0f0, 4);
6650
6651         return code;
6652 }
6653
6654 /* Can't put this into mini-x86.h */
6655 gpointer
6656 mono_x86_get_signal_exception_trampoline (MonoTrampInfo **info, gboolean aot);
6657
6658 GSList *
6659 mono_arch_get_trampolines (gboolean aot)
6660 {
6661         MonoTrampInfo *info;
6662         GSList *tramps = NULL;
6663
6664         mono_x86_get_signal_exception_trampoline (&info, aot);
6665
6666         tramps = g_slist_append (tramps, info);
6667
6668         return tramps;
6669 }
6670
6671
6672 #if __APPLE__
6673 #define DBG_SIGNAL SIGBUS
6674 #else
6675 #define DBG_SIGNAL SIGSEGV
6676 #endif
6677
6678 /* Soft Debug support */
6679 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
6680
6681 /*
6682  * mono_arch_set_breakpoint:
6683  *
6684  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
6685  * The location should contain code emitted by OP_SEQ_POINT.
6686  */
6687 void
6688 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
6689 {
6690         guint8 *code = ip;
6691
6692         /*
6693          * In production, we will use int3 (has to fix the size in the md
6694          * file). But that could confuse gdb, so during development, we emit a SIGSEGV
6695          * instead.
6696          */
6697         g_assert (code [0] == 0x90);
6698         x86_alu_reg_mem (code, X86_CMP, X86_EAX, (guint32)bp_trigger_page);
6699 }
6700
6701 /*
6702  * mono_arch_clear_breakpoint:
6703  *
6704  *   Clear the breakpoint at IP.
6705  */
6706 void
6707 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
6708 {
6709         guint8 *code = ip;
6710         int i;
6711
6712         for (i = 0; i < 6; ++i)
6713                 x86_nop (code);
6714 }
6715
6716 /*
6717  * mono_arch_start_single_stepping:
6718  *
6719  *   Start single stepping.
6720  */
6721 void
6722 mono_arch_start_single_stepping (void)
6723 {
6724         mono_mprotect (ss_trigger_page, mono_pagesize (), 0);
6725 }
6726
6727 /*
6728  * mono_arch_stop_single_stepping:
6729  *
6730  *   Stop single stepping.
6731  */
6732 void
6733 mono_arch_stop_single_stepping (void)
6734 {
6735         mono_mprotect (ss_trigger_page, mono_pagesize (), MONO_MMAP_READ);
6736 }
6737
6738 /*
6739  * mono_arch_is_single_step_event:
6740  *
6741  *   Return whenever the machine state in SIGCTX corresponds to a single
6742  * step event.
6743  */
6744 gboolean
6745 mono_arch_is_single_step_event (void *info, void *sigctx)
6746 {
6747 #ifdef TARGET_WIN32
6748         EXCEPTION_RECORD* einfo = ((EXCEPTION_POINTERS*)info)->ExceptionRecord; /* Sometimes the address is off by 4 */
6749
6750         if (((gpointer)einfo->ExceptionInformation[1] >= ss_trigger_page && (guint8*)einfo->ExceptionInformation[1] <= (guint8*)ss_trigger_page + 128))
6751                 return TRUE;
6752         else
6753                 return FALSE;
6754 #else
6755         siginfo_t* sinfo = (siginfo_t*) info;
6756         /* Sometimes the address is off by 4 */
6757         if (sinfo->si_signo == DBG_SIGNAL && (sinfo->si_addr >= ss_trigger_page && (guint8*)sinfo->si_addr <= (guint8*)ss_trigger_page + 128))
6758                 return TRUE;
6759         else
6760                 return FALSE;
6761 #endif
6762 }
6763
6764 gboolean
6765 mono_arch_is_breakpoint_event (void *info, void *sigctx)
6766 {
6767 #ifdef TARGET_WIN32
6768         EXCEPTION_RECORD* einfo = ((EXCEPTION_POINTERS*)info)->ExceptionRecord; /* Sometimes the address is off by 4 */
6769         if (((gpointer)einfo->ExceptionInformation[1] >= bp_trigger_page && (guint8*)einfo->ExceptionInformation[1] <= (guint8*)bp_trigger_page + 128))
6770                 return TRUE;
6771         else
6772                 return FALSE;
6773 #else
6774         siginfo_t* sinfo = (siginfo_t*)info;
6775         /* Sometimes the address is off by 4 */
6776         if (sinfo->si_signo == DBG_SIGNAL && (sinfo->si_addr >= bp_trigger_page && (guint8*)sinfo->si_addr <= (guint8*)bp_trigger_page + 128))
6777                 return TRUE;
6778         else
6779                 return FALSE;
6780 #endif
6781 }
6782
6783 #define BREAKPOINT_SIZE 6
6784
6785 /*
6786  * mono_arch_skip_breakpoint:
6787  *
6788  *   See mini-amd64.c for docs.
6789  */
6790 void
6791 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
6792 {
6793         MONO_CONTEXT_SET_IP (ctx, (guint8*)MONO_CONTEXT_GET_IP (ctx) + BREAKPOINT_SIZE);
6794 }
6795
6796 /*
6797  * mono_arch_skip_single_step:
6798  *
6799  *   See mini-amd64.c for docs.
6800  */
6801 void
6802 mono_arch_skip_single_step (MonoContext *ctx)
6803 {
6804         MONO_CONTEXT_SET_IP (ctx, (guint8*)MONO_CONTEXT_GET_IP (ctx) + 6);
6805 }
6806
6807 /*
6808  * mono_arch_get_seq_point_info:
6809  *
6810  *   See mini-amd64.c for docs.
6811  */
6812 gpointer
6813 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
6814 {
6815         NOT_IMPLEMENTED;
6816         return NULL;
6817 }
6818
6819 void
6820 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
6821 {
6822         ext->lmf.previous_lmf = (gsize)prev_lmf;
6823         /* Mark that this is a MonoLMFExt */
6824         ext->lmf.previous_lmf = (gsize)(gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
6825         ext->lmf.ebp = (gssize)ext;
6826 }
6827
6828 #endif
6829
6830 #if defined(ENABLE_GSHAREDVT)
6831
6832 #include "../../../mono-extensions/mono/mini/mini-x86-gsharedvt.c"
6833
6834 #endif /* !MONOTOUCH */