mono/mini/mini-arm64.c

   1 /**
   2  * \file
   3  * ARM64 backend for the Mono code generator
   4  *
   5  * Copyright 2013 Xamarin, Inc (http://www.xamarin.com)
   6  *
   7  * Based on mini-arm.c:
   8  *
   9  * Authors:
  10  *   Paolo Molaro (lupus@ximian.com)
  11  *   Dietmar Maurer (dietmar@ximian.com)
  12  *
  13  * (C) 2003 Ximian, Inc.
  14  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  15  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  16  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  17  */
  18
  19 #include "mini.h"
  20 #include "cpu-arm64.h"
  21 #include "ir-emit.h"
  22
  23 #include <mono/arch/arm64/arm64-codegen.h>
  24 #include <mono/utils/mono-mmap.h>
  25 #include <mono/utils/mono-memory-model.h>
  26 #include <mono/metadata/abi-details.h>
  27
  28 /*
  29  * Documentation:
  30  *
  31  * - ARM(R) Architecture Reference Manual, ARMv8, for ARMv8-A architecture profile (DDI0487A_a_armv8_arm.pdf)
  32  * - Procedure Call Standard for the ARM 64-bit Architecture (AArch64) (IHI0055B_aapcs64.pdf)
  33  * - ELF for the ARM 64-bit Architecture (IHI0056B_aaelf64.pdf)
  34  *
  35  * Register usage:
  36  * - ip0/ip1/lr are used as temporary registers
  37  * - r27 is used as the rgctx/imt register
  38  * - r28 is used to access arguments passed on the stack
  39  * - d15/d16 are used as fp temporary registers
  40  */
  41
  42 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  43
  44 #define FP_TEMP_REG ARMREG_D16
  45 #define FP_TEMP_REG2 ARMREG_D17
  46
  47 #define THUNK_SIZE (4 * 4)
  48
  49 /* The single step trampoline */
  50 static gpointer ss_trampoline;
  51
  52 /* The breakpoint trampoline */
  53 static gpointer bp_trampoline;
  54
  55 static gboolean ios_abi;
  56
  57 static __attribute__ ((__warn_unused_result__)) guint8* emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset);
  58
  59 const char*
  60 mono_arch_regname (int reg)
  61 {
  62         static const char * rnames[] = {
  63                 "r0", "r1", "r2", "r3", "r4", "r5", "r6", "r7", "r8", "r9",
  64                 "r10", "r11", "r12", "r13", "r14", "r15", "r16", "r17", "r18", "r19",
  65                 "r20", "r21", "r22", "r23", "r24", "r25", "r26", "r27", "r28", "fp",
  66                 "lr", "sp"
  67         };
  68         if (reg >= 0 && reg < 32)
  69                 return rnames [reg];
  70         return "unknown";
  71 }
  72
  73 const char*
  74 mono_arch_fregname (int reg)
  75 {
  76         static const char * rnames[] = {
  77                 "d0", "d1", "d2", "d3", "d4", "d5", "d6", "d7", "d8", "d9",
  78                 "d10", "d11", "d12", "d13", "d14", "d15", "d16", "d17", "d18", "d19",
  79                 "d20", "d21", "d22", "d23", "d24", "d25", "d26", "d27", "d28", "d29",
  80                 "d30", "d31"
  81         };
  82         if (reg >= 0 && reg < 32)
  83                 return rnames [reg];
  84         return "unknown fp";
  85 }
  86
  87 int
  88 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
  89 {
  90         NOT_IMPLEMENTED;
  91         return 0;
  92 }
  93
  94 #define MAX_ARCH_DELEGATE_PARAMS 7
  95
  96 static gpointer
  97 get_delegate_invoke_impl (gboolean has_target, gboolean param_count, guint32 *code_size)
  98 {
  99         guint8 *code, *start;
 100
 101         if (has_target) {
 102                 start = code = mono_global_codeman_reserve (12);
 103
 104                 /* Replace the this argument with the target */
 105                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 106                 arm_ldrx (code, ARMREG_R0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, target));
 107                 arm_brx (code, ARMREG_IP0);
 108
 109                 g_assert ((code - start) <= 12);
 110
 111                 mono_arch_flush_icache (start, 12);
 112         } else {
 113                 int size, i;
 114
 115                 size = 8 + param_count * 4;
 116                 start = code = mono_global_codeman_reserve (size);
 117
 118                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 119                 /* slide down the arguments */
 120                 for (i = 0; i < param_count; ++i)
 121                         arm_movx (code, i, i + 1);
 122                 arm_brx (code, ARMREG_IP0);
 123
 124                 g_assert ((code - start) <= size);
 125
 126                 mono_arch_flush_icache (start, size);
 127         }
 128
 129         if (code_size)
 130                 *code_size = code - start;
 131
 132         return start;
 133 }
 134
 135 /*
 136  * mono_arch_get_delegate_invoke_impls:
 137  *
 138  *   Return a list of MonoAotTrampInfo structures for the delegate invoke impl
 139  * trampolines.
 140  */
 141 GSList*
 142 mono_arch_get_delegate_invoke_impls (void)
 143 {
 144         GSList *res = NULL;
 145         guint8 *code;
 146         guint32 code_len;
 147         int i;
 148         char *tramp_name;
 149
 150         code = get_delegate_invoke_impl (TRUE, 0, &code_len);
 151         res = g_slist_prepend (res, mono_tramp_info_create ("delegate_invoke_impl_has_target", code, code_len, NULL, NULL));
 152
 153         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
 154                 code = get_delegate_invoke_impl (FALSE, i, &code_len);
 155                 tramp_name = g_strdup_printf ("delegate_invoke_impl_target_%d", i);
 156                 res = g_slist_prepend (res, mono_tramp_info_create (tramp_name, code, code_len, NULL, NULL));
 157                 g_free (tramp_name);
 158         }
 159
 160         return res;
 161 }
 162
 163 gpointer
 164 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
 165 {
 166         guint8 *code, *start;
 167
 168         /*
 169          * vtypes are returned in registers, or using the dedicated r8 register, so
 170          * they can be supported by delegate invokes.
 171          */
 172
 173         if (has_target) {
 174                 static guint8* cached = NULL;
 175
 176                 if (cached)
 177                         return cached;
 178
 179                 if (mono_aot_only)
 180                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
 181                 else
 182                         start = get_delegate_invoke_impl (TRUE, 0, NULL);
 183                 mono_memory_barrier ();
 184                 cached = start;
 185                 return cached;
 186         } else {
 187                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
 188                 int i;
 189
 190                 if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
 191                         return NULL;
 192                 for (i = 0; i < sig->param_count; ++i)
 193                         if (!mono_is_regsize_var (sig->params [i]))
 194                                 return NULL;
 195
 196                 code = cache [sig->param_count];
 197                 if (code)
 198                         return code;
 199
 200                 if (mono_aot_only) {
 201                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
 202                         start = mono_aot_get_trampoline (name);
 203                         g_free (name);
 204                 } else {
 205                         start = get_delegate_invoke_impl (FALSE, sig->param_count, NULL);
 206                 }
 207                 mono_memory_barrier ();
 208                 cache [sig->param_count] = start;
 209                 return start;
 210         }
 211
 212         return NULL;
 213 }
 214
 215 gpointer
 216 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
 217 {
 218         return NULL;
 219 }
 220
 221 gpointer
 222 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
 223 {
 224         return (gpointer)regs [ARMREG_R0];
 225 }
 226
 227 void
 228 mono_arch_cpu_init (void)
 229 {
 230 }
 231
 232 void
 233 mono_arch_init (void)
 234 {
 235         mono_aot_register_jit_icall ("mono_arm_throw_exception", mono_arm_throw_exception);
 236         mono_aot_register_jit_icall ("mono_arm_resume_unwind", mono_arm_resume_unwind);
 237         mono_aot_register_jit_icall ("mono_arm_handler_block_trampoline_helper", mono_arm_handler_block_trampoline_helper);
 238
 239         if (!mono_aot_only)
 240                 bp_trampoline = mini_get_breakpoint_trampoline ();
 241
 242         mono_arm_gsharedvt_init ();
 243
 244 #if defined(TARGET_IOS)
 245         ios_abi = TRUE;
 246 #endif
 247 }
 248
 249 void
 250 mono_arch_cleanup (void)
 251 {
 252 }
 253
 254 guint32
 255 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 256 {
 257         *exclude_mask = 0;
 258         return 0;
 259 }
 260
 261 guint32
 262 mono_arch_cpu_enumerate_simd_versions (void)
 263 {
 264         return 0;
 265 }
 266
 267 void
 268 mono_arch_register_lowlevel_calls (void)
 269 {
 270 }
 271
 272 void
 273 mono_arch_finish_init (void)
 274 {
 275 }
 276
 277 /* The maximum length is 2 instructions */
 278 static guint8*
 279 emit_imm (guint8 *code, int dreg, int imm)
 280 {
 281         // FIXME: Optimize this
 282         if (imm < 0) {
 283                 gint64 limm = imm;
 284                 arm_movnx (code, dreg, (~limm) & 0xffff, 0);
 285                 arm_movkx (code, dreg, (limm >> 16) & 0xffff, 16);
 286         } else {
 287                 arm_movzx (code, dreg, imm & 0xffff, 0);
 288                 if (imm >> 16)
 289                         arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 290         }
 291
 292         return code;
 293 }
 294
 295 /* The maximum length is 4 instructions */
 296 static guint8*
 297 emit_imm64 (guint8 *code, int dreg, guint64 imm)
 298 {
 299         // FIXME: Optimize this
 300         arm_movzx (code, dreg, imm & 0xffff, 0);
 301         if ((imm >> 16) & 0xffff)
 302                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 303         if ((imm >> 32) & 0xffff)
 304                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 305         if ((imm >> 48) & 0xffff)
 306                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 307
 308         return code;
 309 }
 310
 311 guint8*
 312 mono_arm_emit_imm64 (guint8 *code, int dreg, gint64 imm)
 313 {
 314         return emit_imm64 (code, dreg, imm);
 315 }
 316
 317 /*
 318  * emit_imm_template:
 319  *
 320  *   Emit a patchable code sequence for constructing a 64 bit immediate.
 321  */
 322 static guint8*
 323 emit_imm64_template (guint8 *code, int dreg)
 324 {
 325         arm_movzx (code, dreg, 0, 0);
 326         arm_movkx (code, dreg, 0, 16);
 327         arm_movkx (code, dreg, 0, 32);
 328         arm_movkx (code, dreg, 0, 48);
 329
 330         return code;
 331 }
 332
 333 static inline __attribute__ ((__warn_unused_result__)) guint8*
 334 emit_addw_imm (guint8 *code, int dreg, int sreg, int imm)
 335 {
 336         if (!arm_is_arith_imm (imm)) {
 337                 code = emit_imm (code, ARMREG_LR, imm);
 338                 arm_addw (code, dreg, sreg, ARMREG_LR);
 339         } else {
 340                 arm_addw_imm (code, dreg, sreg, imm);
 341         }
 342         return code;
 343 }
 344
 345 static inline __attribute__ ((__warn_unused_result__)) guint8*
 346 emit_addx_imm (guint8 *code, int dreg, int sreg, int imm)
 347 {
 348         if (!arm_is_arith_imm (imm)) {
 349                 code = emit_imm (code, ARMREG_LR, imm);
 350                 arm_addx (code, dreg, sreg, ARMREG_LR);
 351         } else {
 352                 arm_addx_imm (code, dreg, sreg, imm);
 353         }
 354         return code;
 355 }
 356
 357 static inline __attribute__ ((__warn_unused_result__)) guint8*
 358 emit_subw_imm (guint8 *code, int dreg, int sreg, int imm)
 359 {
 360         if (!arm_is_arith_imm (imm)) {
 361                 code = emit_imm (code, ARMREG_LR, imm);
 362                 arm_subw (code, dreg, sreg, ARMREG_LR);
 363         } else {
 364                 arm_subw_imm (code, dreg, sreg, imm);
 365         }
 366         return code;
 367 }
 368
 369 static inline __attribute__ ((__warn_unused_result__)) guint8*
 370 emit_subx_imm (guint8 *code, int dreg, int sreg, int imm)
 371 {
 372         if (!arm_is_arith_imm (imm)) {
 373                 code = emit_imm (code, ARMREG_LR, imm);
 374                 arm_subx (code, dreg, sreg, ARMREG_LR);
 375         } else {
 376                 arm_subx_imm (code, dreg, sreg, imm);
 377         }
 378         return code;
 379 }
 380
 381 /* Emit sp+=imm. Clobbers ip0/ip1 */
 382 static inline __attribute__ ((__warn_unused_result__)) guint8*
 383 emit_addx_sp_imm (guint8 *code, int imm)
 384 {
 385         code = emit_imm (code, ARMREG_IP0, imm);
 386         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 387         arm_addx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 388         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 389         return code;
 390 }
 391
 392 /* Emit sp-=imm. Clobbers ip0/ip1 */
 393 static inline __attribute__ ((__warn_unused_result__)) guint8*
 394 emit_subx_sp_imm (guint8 *code, int imm)
 395 {
 396         code = emit_imm (code, ARMREG_IP0, imm);
 397         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 398         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 399         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 400         return code;
 401 }
 402
 403 static inline __attribute__ ((__warn_unused_result__)) guint8*
 404 emit_andw_imm (guint8 *code, int dreg, int sreg, int imm)
 405 {
 406         // FIXME:
 407         code = emit_imm (code, ARMREG_LR, imm);
 408         arm_andw (code, dreg, sreg, ARMREG_LR);
 409
 410         return code;
 411 }
 412
 413 static inline __attribute__ ((__warn_unused_result__)) guint8*
 414 emit_andx_imm (guint8 *code, int dreg, int sreg, int imm)
 415 {
 416         // FIXME:
 417         code = emit_imm (code, ARMREG_LR, imm);
 418         arm_andx (code, dreg, sreg, ARMREG_LR);
 419
 420         return code;
 421 }
 422
 423 static inline __attribute__ ((__warn_unused_result__)) guint8*
 424 emit_orrw_imm (guint8 *code, int dreg, int sreg, int imm)
 425 {
 426         // FIXME:
 427         code = emit_imm (code, ARMREG_LR, imm);
 428         arm_orrw (code, dreg, sreg, ARMREG_LR);
 429
 430         return code;
 431 }
 432
 433 static inline __attribute__ ((__warn_unused_result__)) guint8*
 434 emit_orrx_imm (guint8 *code, int dreg, int sreg, int imm)
 435 {
 436         // FIXME:
 437         code = emit_imm (code, ARMREG_LR, imm);
 438         arm_orrx (code, dreg, sreg, ARMREG_LR);
 439
 440         return code;
 441 }
 442
 443 static inline __attribute__ ((__warn_unused_result__)) guint8*
 444 emit_eorw_imm (guint8 *code, int dreg, int sreg, int imm)
 445 {
 446         // FIXME:
 447         code = emit_imm (code, ARMREG_LR, imm);
 448         arm_eorw (code, dreg, sreg, ARMREG_LR);
 449
 450         return code;
 451 }
 452
 453 static inline __attribute__ ((__warn_unused_result__)) guint8*
 454 emit_eorx_imm (guint8 *code, int dreg, int sreg, int imm)
 455 {
 456         // FIXME:
 457         code = emit_imm (code, ARMREG_LR, imm);
 458         arm_eorx (code, dreg, sreg, ARMREG_LR);
 459
 460         return code;
 461 }
 462
 463 static inline __attribute__ ((__warn_unused_result__)) guint8*
 464 emit_cmpw_imm (guint8 *code, int sreg, int imm)
 465 {
 466         if (imm == 0) {
 467                 arm_cmpw (code, sreg, ARMREG_RZR);
 468         } else {
 469                 // FIXME:
 470                 code = emit_imm (code, ARMREG_LR, imm);
 471                 arm_cmpw (code, sreg, ARMREG_LR);
 472         }
 473
 474         return code;
 475 }
 476
 477 static inline __attribute__ ((__warn_unused_result__)) guint8*
 478 emit_cmpx_imm (guint8 *code, int sreg, int imm)
 479 {
 480         if (imm == 0) {
 481                 arm_cmpx (code, sreg, ARMREG_RZR);
 482         } else {
 483                 // FIXME:
 484                 code = emit_imm (code, ARMREG_LR, imm);
 485                 arm_cmpx (code, sreg, ARMREG_LR);
 486         }
 487
 488         return code;
 489 }
 490
 491 static inline __attribute__ ((__warn_unused_result__)) guint8*
 492 emit_strb (guint8 *code, int rt, int rn, int imm)
 493 {
 494         if (arm_is_strb_imm (imm)) {
 495                 arm_strb (code, rt, rn, imm);
 496         } else {
 497                 g_assert (rt != ARMREG_IP0);
 498                 g_assert (rn != ARMREG_IP0);
 499                 code = emit_imm (code, ARMREG_IP0, imm);
 500                 arm_strb_reg (code, rt, rn, ARMREG_IP0);
 501         }
 502         return code;
 503 }
 504
 505 static inline __attribute__ ((__warn_unused_result__)) guint8*
 506 emit_strh (guint8 *code, int rt, int rn, int imm)
 507 {
 508         if (arm_is_strh_imm (imm)) {
 509                 arm_strh (code, rt, rn, imm);
 510         } else {
 511                 g_assert (rt != ARMREG_IP0);
 512                 g_assert (rn != ARMREG_IP0);
 513                 code = emit_imm (code, ARMREG_IP0, imm);
 514                 arm_strh_reg (code, rt, rn, ARMREG_IP0);
 515         }
 516         return code;
 517 }
 518
 519 static inline __attribute__ ((__warn_unused_result__)) guint8*
 520 emit_strw (guint8 *code, int rt, int rn, int imm)
 521 {
 522         if (arm_is_strw_imm (imm)) {
 523                 arm_strw (code, rt, rn, imm);
 524         } else {
 525                 g_assert (rt != ARMREG_IP0);
 526                 g_assert (rn != ARMREG_IP0);
 527                 code = emit_imm (code, ARMREG_IP0, imm);
 528                 arm_strw_reg (code, rt, rn, ARMREG_IP0);
 529         }
 530         return code;
 531 }
 532
 533 static inline __attribute__ ((__warn_unused_result__)) guint8*
 534 emit_strfpw (guint8 *code, int rt, int rn, int imm)
 535 {
 536         if (arm_is_strw_imm (imm)) {
 537                 arm_strfpw (code, rt, rn, imm);
 538         } else {
 539                 g_assert (rn != ARMREG_IP0);
 540                 code = emit_imm (code, ARMREG_IP0, imm);
 541                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 542                 arm_strfpw (code, rt, ARMREG_IP0, 0);
 543         }
 544         return code;
 545 }
 546
 547 static inline __attribute__ ((__warn_unused_result__)) guint8*
 548 emit_strfpx (guint8 *code, int rt, int rn, int imm)
 549 {
 550         if (arm_is_strx_imm (imm)) {
 551                 arm_strfpx (code, rt, rn, imm);
 552         } else {
 553                 g_assert (rn != ARMREG_IP0);
 554                 code = emit_imm (code, ARMREG_IP0, imm);
 555                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 556                 arm_strfpx (code, rt, ARMREG_IP0, 0);
 557         }
 558         return code;
 559 }
 560
 561 static inline __attribute__ ((__warn_unused_result__)) guint8*
 562 emit_strx (guint8 *code, int rt, int rn, int imm)
 563 {
 564         if (arm_is_strx_imm (imm)) {
 565                 arm_strx (code, rt, rn, imm);
 566         } else {
 567                 g_assert (rt != ARMREG_IP0);
 568                 g_assert (rn != ARMREG_IP0);
 569                 code = emit_imm (code, ARMREG_IP0, imm);
 570                 arm_strx_reg (code, rt, rn, ARMREG_IP0);
 571         }
 572         return code;
 573 }
 574
 575 static inline __attribute__ ((__warn_unused_result__)) guint8*
 576 emit_ldrb (guint8 *code, int rt, int rn, int imm)
 577 {
 578         if (arm_is_pimm12_scaled (imm, 1)) {
 579                 arm_ldrb (code, rt, rn, imm);
 580         } else {
 581                 g_assert (rt != ARMREG_IP0);
 582                 g_assert (rn != ARMREG_IP0);
 583                 code = emit_imm (code, ARMREG_IP0, imm);
 584                 arm_ldrb_reg (code, rt, rn, ARMREG_IP0);
 585         }
 586         return code;
 587 }
 588
 589 static inline __attribute__ ((__warn_unused_result__)) guint8*
 590 emit_ldrsbx (guint8 *code, int rt, int rn, int imm)
 591 {
 592         if (arm_is_pimm12_scaled (imm, 1)) {
 593                 arm_ldrsbx (code, rt, rn, imm);
 594         } else {
 595                 g_assert (rt != ARMREG_IP0);
 596                 g_assert (rn != ARMREG_IP0);
 597                 code = emit_imm (code, ARMREG_IP0, imm);
 598                 arm_ldrsbx_reg (code, rt, rn, ARMREG_IP0);
 599         }
 600         return code;
 601 }
 602
 603 static inline __attribute__ ((__warn_unused_result__)) guint8*
 604 emit_ldrh (guint8 *code, int rt, int rn, int imm)
 605 {
 606         if (arm_is_pimm12_scaled (imm, 2)) {
 607                 arm_ldrh (code, rt, rn, imm);
 608         } else {
 609                 g_assert (rt != ARMREG_IP0);
 610                 g_assert (rn != ARMREG_IP0);
 611                 code = emit_imm (code, ARMREG_IP0, imm);
 612                 arm_ldrh_reg (code, rt, rn, ARMREG_IP0);
 613         }
 614         return code;
 615 }
 616
 617 static inline __attribute__ ((__warn_unused_result__)) guint8*
 618 emit_ldrshx (guint8 *code, int rt, int rn, int imm)
 619 {
 620         if (arm_is_pimm12_scaled (imm, 2)) {
 621                 arm_ldrshx (code, rt, rn, imm);
 622         } else {
 623                 g_assert (rt != ARMREG_IP0);
 624                 g_assert (rn != ARMREG_IP0);
 625                 code = emit_imm (code, ARMREG_IP0, imm);
 626                 arm_ldrshx_reg (code, rt, rn, ARMREG_IP0);
 627         }
 628         return code;
 629 }
 630
 631 static inline __attribute__ ((__warn_unused_result__)) guint8*
 632 emit_ldrswx (guint8 *code, int rt, int rn, int imm)
 633 {
 634         if (arm_is_pimm12_scaled (imm, 4)) {
 635                 arm_ldrswx (code, rt, rn, imm);
 636         } else {
 637                 g_assert (rt != ARMREG_IP0);
 638                 g_assert (rn != ARMREG_IP0);
 639                 code = emit_imm (code, ARMREG_IP0, imm);
 640                 arm_ldrswx_reg (code, rt, rn, ARMREG_IP0);
 641         }
 642         return code;
 643 }
 644
 645 static inline __attribute__ ((__warn_unused_result__)) guint8*
 646 emit_ldrw (guint8 *code, int rt, int rn, int imm)
 647 {
 648         if (arm_is_pimm12_scaled (imm, 4)) {
 649                 arm_ldrw (code, rt, rn, imm);
 650         } else {
 651                 g_assert (rn != ARMREG_IP0);
 652                 code = emit_imm (code, ARMREG_IP0, imm);
 653                 arm_ldrw_reg (code, rt, rn, ARMREG_IP0);
 654         }
 655         return code;
 656 }
 657
 658 static inline __attribute__ ((__warn_unused_result__)) guint8*
 659 emit_ldrx (guint8 *code, int rt, int rn, int imm)
 660 {
 661         if (arm_is_pimm12_scaled (imm, 8)) {
 662                 arm_ldrx (code, rt, rn, imm);
 663         } else {
 664                 g_assert (rn != ARMREG_IP0);
 665                 code = emit_imm (code, ARMREG_IP0, imm);
 666                 arm_ldrx_reg (code, rt, rn, ARMREG_IP0);
 667         }
 668         return code;
 669 }
 670
 671 static inline __attribute__ ((__warn_unused_result__)) guint8*
 672 emit_ldrfpw (guint8 *code, int rt, int rn, int imm)
 673 {
 674         if (arm_is_pimm12_scaled (imm, 4)) {
 675                 arm_ldrfpw (code, rt, rn, imm);
 676         } else {
 677                 g_assert (rn != ARMREG_IP0);
 678                 code = emit_imm (code, ARMREG_IP0, imm);
 679                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 680                 arm_ldrfpw (code, rt, ARMREG_IP0, 0);
 681         }
 682         return code;
 683 }
 684
 685 static inline __attribute__ ((__warn_unused_result__)) guint8*
 686 emit_ldrfpx (guint8 *code, int rt, int rn, int imm)
 687 {
 688         if (arm_is_pimm12_scaled (imm, 8)) {
 689                 arm_ldrfpx (code, rt, rn, imm);
 690         } else {
 691                 g_assert (rn != ARMREG_IP0);
 692                 code = emit_imm (code, ARMREG_IP0, imm);
 693                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 694                 arm_ldrfpx (code, rt, ARMREG_IP0, 0);
 695         }
 696         return code;
 697 }
 698
 699 guint8*
 700 mono_arm_emit_ldrx (guint8 *code, int rt, int rn, int imm)
 701 {
 702         return emit_ldrx (code, rt, rn, imm);
 703 }
 704
 705 static guint8*
 706 emit_call (MonoCompile *cfg, guint8* code, guint32 patch_type, gconstpointer data)
 707 {
 708         /*
 709         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_IMM);
 710         code = emit_imm64_template (code, ARMREG_LR);
 711         arm_blrx (code, ARMREG_LR);
 712         */
 713         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_BL);
 714         arm_bl (code, code);
 715         cfg->thunk_area += THUNK_SIZE;
 716         return code;
 717 }
 718
 719 static guint8*
 720 emit_aotconst_full (MonoCompile *cfg, MonoJumpInfo **ji, guint8 *code, guint8 *start, int dreg, guint32 patch_type, gconstpointer data)
 721 {
 722         if (cfg)
 723                 mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
 724         else
 725                 *ji = mono_patch_info_list_prepend (*ji, code - start, patch_type, data);
 726         /* See arch_emit_got_access () in aot-compiler.c */
 727         arm_ldrx_lit (code, dreg, 0);
 728         arm_nop (code);
 729         arm_nop (code);
 730         return code;
 731 }
 732
 733 static guint8*
 734 emit_aotconst (MonoCompile *cfg, guint8 *code, int dreg, guint32 patch_type, gconstpointer data)
 735 {
 736         return emit_aotconst_full (cfg, NULL, code, NULL, dreg, patch_type, data);
 737 }
 738
 739 /*
 740  * mono_arm_emit_aotconst:
 741  *
 742  *   Emit code to load an AOT constant into DREG. Usable from trampolines.
 743  */
 744 guint8*
 745 mono_arm_emit_aotconst (gpointer ji, guint8 *code, guint8 *code_start, int dreg, guint32 patch_type, gconstpointer data)
 746 {
 747         return emit_aotconst_full (NULL, (MonoJumpInfo**)ji, code, code_start, dreg, patch_type, data);
 748 }
 749
 750 gboolean
 751 mono_arch_have_fast_tls (void)
 752 {
 753 #ifdef TARGET_IOS
 754         return FALSE;
 755 #else
 756         return TRUE;
 757 #endif
 758 }
 759
 760 static guint8*
 761 emit_tls_get (guint8 *code, int dreg, int tls_offset)
 762 {
 763         arm_mrs (code, dreg, ARM_MRS_REG_TPIDR_EL0);
 764         if (tls_offset < 256) {
 765                 arm_ldrx (code, dreg, dreg, tls_offset);
 766         } else {
 767                 code = emit_addx_imm (code, dreg, dreg, tls_offset);
 768                 arm_ldrx (code, dreg, dreg, 0);
 769         }
 770         return code;
 771 }
 772
 773 static guint8*
 774 emit_tls_set (guint8 *code, int sreg, int tls_offset)
 775 {
 776         int tmpreg = ARMREG_IP0;
 777
 778         g_assert (sreg != tmpreg);
 779         arm_mrs (code, tmpreg, ARM_MRS_REG_TPIDR_EL0);
 780         if (tls_offset < 256) {
 781                 arm_strx (code, sreg, tmpreg, tls_offset);
 782         } else {
 783                 code = emit_addx_imm (code, tmpreg, tmpreg, tls_offset);
 784                 arm_strx (code, sreg, tmpreg, 0);
 785         }
 786         return code;
 787 }
 788
 789 /*
 790  * Emits
 791  * - mov sp, fp
 792  * - ldrp [fp, lr], [sp], !stack_offfset
 793  * Clobbers TEMP_REGS.
 794  */
 795 __attribute__ ((__warn_unused_result__)) guint8*
 796 mono_arm_emit_destroy_frame (guint8 *code, int stack_offset, guint64 temp_regs)
 797 {
 798         arm_movspx (code, ARMREG_SP, ARMREG_FP);
 799
 800         if (arm_is_ldpx_imm (stack_offset)) {
 801                 arm_ldpx_post (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, stack_offset);
 802         } else {
 803                 arm_ldpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
 804                 /* sp += stack_offset */
 805                 g_assert (temp_regs & (1 << ARMREG_IP0));
 806                 if (temp_regs & (1 << ARMREG_IP1)) {
 807                         code = emit_addx_sp_imm (code, stack_offset);
 808                 } else {
 809                         int imm = stack_offset;
 810
 811                         /* Can't use addx_sp_imm () since we can't clobber ip0/ip1 */
 812                         arm_addx_imm (code, ARMREG_IP0, ARMREG_SP, 0);
 813                         while (imm > 256) {
 814                                 arm_addx_imm (code, ARMREG_IP0, ARMREG_IP0, 256);
 815                                 imm -= 256;
 816                         }
 817                         arm_addx_imm (code, ARMREG_SP, ARMREG_IP0, imm);
 818                 }
 819         }
 820         return code;
 821 }
 822
 823 #define is_call_imm(diff) ((gint)(diff) >= -33554432 && (gint)(diff) <= 33554431)
 824
 825 static guint8*
 826 emit_thunk (guint8 *code, gconstpointer target)
 827 {
 828         guint8 *p = code;
 829
 830         arm_ldrx_lit (code, ARMREG_IP0, code + 8);
 831         arm_brx (code, ARMREG_IP0);
 832         *(guint64*)code = (guint64)target;
 833         code += sizeof (guint64);
 834
 835         mono_arch_flush_icache (p, code - p);
 836         return code;
 837 }
 838
 839 static gpointer
 840 create_thunk (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
 841 {
 842         MonoJitInfo *ji;
 843         MonoThunkJitInfo *info;
 844         guint8 *thunks, *p;
 845         int thunks_size;
 846         guint8 *orig_target;
 847         guint8 *target_thunk;
 848
 849         if (!domain)
 850                 domain = mono_domain_get ();
 851
 852         if (cfg) {
 853                 /*
 854                  * This can be called multiple times during JITting,
 855                  * save the current position in cfg->arch to avoid
 856                  * doing a O(n^2) search.
 857                  */
 858                 if (!cfg->arch.thunks) {
 859                         cfg->arch.thunks = cfg->thunks;
 860                         cfg->arch.thunks_size = cfg->thunk_area;
 861                 }
 862                 thunks = cfg->arch.thunks;
 863                 thunks_size = cfg->arch.thunks_size;
 864                 if (!thunks_size) {
 865                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, mono_method_full_name (cfg->method, TRUE));
 866                         g_assert_not_reached ();
 867                 }
 868
 869                 g_assert (*(guint32*)thunks == 0);
 870                 emit_thunk (thunks, target);
 871
 872                 cfg->arch.thunks += THUNK_SIZE;
 873                 cfg->arch.thunks_size -= THUNK_SIZE;
 874
 875                 return thunks;
 876         } else {
 877                 ji = mini_jit_info_table_find (domain, (char*)code, NULL);
 878                 g_assert (ji);
 879                 info = mono_jit_info_get_thunk_info (ji);
 880                 g_assert (info);
 881
 882                 thunks = (guint8*)ji->code_start + info->thunks_offset;
 883                 thunks_size = info->thunks_size;
 884
 885                 orig_target = mono_arch_get_call_target (code + 4);
 886
 887                 mono_domain_lock (domain);
 888
 889                 target_thunk = NULL;
 890                 if (orig_target >= thunks && orig_target < thunks + thunks_size) {
 891                         /* The call already points to a thunk, because of trampolines etc. */
 892                         target_thunk = orig_target;
 893                 } else {
 894                         for (p = thunks; p < thunks + thunks_size; p += THUNK_SIZE) {
 895                                 if (((guint32*)p) [0] == 0) {
 896                                         /* Free entry */
 897                                         target_thunk = p;
 898                                         break;
 899                                 } else if (((guint64*)p) [1] == (guint64)target) {
 900                                         /* Thunk already points to target */
 901                                         target_thunk = p;
 902                                         break;
 903                                 }
 904                         }
 905                 }
 906
 907                 //printf ("THUNK: %p %p %p\n", code, target, target_thunk);
 908
 909                 if (!target_thunk) {
 910                         mono_domain_unlock (domain);
 911                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, cfg ? mono_method_full_name (cfg->method, TRUE) : mono_method_full_name (jinfo_get_method (ji), TRUE));
 912                         g_assert_not_reached ();
 913                 }
 914
 915                 emit_thunk (target_thunk, target);
 916
 917                 mono_domain_unlock (domain);
 918
 919                 return target_thunk;
 920         }
 921 }
 922
 923 static void
 924 arm_patch_full (MonoCompile *cfg, MonoDomain *domain, guint8 *code, guint8 *target, int relocation)
 925 {
 926         switch (relocation) {
 927         case MONO_R_ARM64_B:
 928                 if (arm_is_bl_disp (code, target)) {
 929                         arm_b (code, target);
 930                 } else {
 931                         gpointer thunk;
 932
 933                         thunk = create_thunk (cfg, domain, code, target);
 934                         g_assert (arm_is_bl_disp (code, thunk));
 935                         arm_b (code, thunk);
 936                 }
 937                 break;
 938         case MONO_R_ARM64_BCC: {
 939                 int cond;
 940
 941                 cond = arm_get_bcc_cond (code);
 942                 arm_bcc (code, cond, target);
 943                 break;
 944         }
 945         case MONO_R_ARM64_CBZ:
 946                 arm_set_cbz_target (code, target);
 947                 break;
 948         case MONO_R_ARM64_IMM: {
 949                 guint64 imm = (guint64)target;
 950                 int dreg;
 951
 952                 /* emit_imm64_template () */
 953                 dreg = arm_get_movzx_rd (code);
 954                 arm_movzx (code, dreg, imm & 0xffff, 0);
 955                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 956                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 957                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 958                 break;
 959         }
 960         case MONO_R_ARM64_BL:
 961                 if (arm_is_bl_disp (code, target)) {
 962                         arm_bl (code, target);
 963                 } else {
 964                         gpointer thunk;
 965
 966                         thunk = create_thunk (cfg, domain, code, target);
 967                         g_assert (arm_is_bl_disp (code, thunk));
 968                         arm_bl (code, thunk);
 969                 }
 970                 break;
 971         default:
 972                 g_assert_not_reached ();
 973         }
 974 }
 975
 976 static void
 977 arm_patch_rel (guint8 *code, guint8 *target, int relocation)
 978 {
 979         arm_patch_full (NULL, NULL, code, target, relocation);
 980 }
 981
 982 void
 983 mono_arm_patch (guint8 *code, guint8 *target, int relocation)
 984 {
 985         arm_patch_rel (code, target, relocation);
 986 }
 987
 988 void
 989 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
 990 {
 991         guint8 *ip;
 992
 993         ip = ji->ip.i + code;
 994
 995         switch (ji->type) {
 996         case MONO_PATCH_INFO_METHOD_JUMP:
 997                 /* ji->relocation is not set by the caller */
 998                 arm_patch_full (cfg, domain, ip, (guint8*)target, MONO_R_ARM64_B);
 999                 break;
1000         default:
1001                 arm_patch_full (cfg, domain, ip, (guint8*)target, ji->relocation);
1002                 break;
1003         }
1004 }
1005
1006 void
1007 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
1008 {
1009 }
1010
1011 void
1012 mono_arch_flush_register_windows (void)
1013 {
1014 }
1015
1016 MonoMethod*
1017 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
1018 {
1019         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1020 }
1021
1022 MonoVTable*
1023 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
1024 {
1025         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1026 }
1027
1028 mgreg_t
1029 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
1030 {
1031         return ctx->regs [reg];
1032 }
1033
1034 void
1035 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
1036 {
1037         ctx->regs [reg] = val;
1038 }
1039
1040 /*
1041  * mono_arch_set_target:
1042  *
1043  *   Set the target architecture the JIT backend should generate code for, in the form
1044  * of a GNU target triplet. Only used in AOT mode.
1045  */
1046 void
1047 mono_arch_set_target (char *mtriple)
1048 {
1049         if (strstr (mtriple, "darwin") || strstr (mtriple, "ios")) {
1050                 ios_abi = TRUE;
1051         }
1052 }
1053
1054 static void
1055 add_general (CallInfo *cinfo, ArgInfo *ainfo, int size, gboolean sign)
1056 {
1057         if (cinfo->gr >= PARAM_REGS) {
1058                 ainfo->storage = ArgOnStack;
1059                 if (ios_abi) {
1060                         /* Assume size == align */
1061                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1062                         ainfo->offset = cinfo->stack_usage;
1063                         ainfo->slot_size = size;
1064                         ainfo->sign = sign;
1065                         cinfo->stack_usage += size;
1066                 } else {
1067                         ainfo->offset = cinfo->stack_usage;
1068                         ainfo->slot_size = 8;
1069                         ainfo->sign = FALSE;
1070                         /* Put arguments into 8 byte aligned stack slots */
1071                         cinfo->stack_usage += 8;
1072                 }
1073         } else {
1074                 ainfo->storage = ArgInIReg;
1075                 ainfo->reg = cinfo->gr;
1076                 cinfo->gr ++;
1077         }
1078 }
1079
1080 static void
1081 add_fp (CallInfo *cinfo, ArgInfo *ainfo, gboolean single)
1082 {
1083         int size = single ? 4 : 8;
1084
1085         if (cinfo->fr >= FP_PARAM_REGS) {
1086                 ainfo->storage = single ? ArgOnStackR4 : ArgOnStackR8;
1087                 if (ios_abi) {
1088                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1089                         ainfo->offset = cinfo->stack_usage;
1090                         ainfo->slot_size = size;
1091                         cinfo->stack_usage += size;
1092                 } else {
1093                         ainfo->offset = cinfo->stack_usage;
1094                         ainfo->slot_size = 8;
1095                         /* Put arguments into 8 byte aligned stack slots */
1096                         cinfo->stack_usage += 8;
1097                 }
1098         } else {
1099                 if (single)
1100                         ainfo->storage = ArgInFRegR4;
1101                 else
1102                         ainfo->storage = ArgInFReg;
1103                 ainfo->reg = cinfo->fr;
1104                 cinfo->fr ++;
1105         }
1106 }
1107
1108 static gboolean
1109 is_hfa (MonoType *t, int *out_nfields, int *out_esize, int *field_offsets)
1110 {
1111         MonoClass *klass;
1112         gpointer iter;
1113         MonoClassField *field;
1114         MonoType *ftype, *prev_ftype = NULL;
1115         int i, nfields = 0;
1116
1117         klass = mono_class_from_mono_type (t);
1118         iter = NULL;
1119         while ((field = mono_class_get_fields (klass, &iter))) {
1120                 if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
1121                         continue;
1122                 ftype = mono_field_get_type (field);
1123                 ftype = mini_get_underlying_type (ftype);
1124
1125                 if (MONO_TYPE_ISSTRUCT (ftype)) {
1126                         int nested_nfields, nested_esize;
1127                         int nested_field_offsets [16];
1128
1129                         if (!is_hfa (ftype, &nested_nfields, &nested_esize, nested_field_offsets))
1130                                 return FALSE;
1131                         if (nested_esize == 4)
1132                                 ftype = &mono_defaults.single_class->byval_arg;
1133                         else
1134                                 ftype = &mono_defaults.double_class->byval_arg;
1135                         if (prev_ftype && prev_ftype->type != ftype->type)
1136                                 return FALSE;
1137                         prev_ftype = ftype;
1138                         for (i = 0; i < nested_nfields; ++i) {
1139                                 if (nfields + i < 4)
1140                                         field_offsets [nfields + i] = field->offset - sizeof (MonoObject) + nested_field_offsets [i];
1141                         }
1142                         nfields += nested_nfields;
1143                 } else {
1144                         if (!(!ftype->byref && (ftype->type == MONO_TYPE_R4 || ftype->type == MONO_TYPE_R8)))
1145                                 return FALSE;
1146                         if (prev_ftype && prev_ftype->type != ftype->type)
1147                                 return FALSE;
1148                         prev_ftype = ftype;
1149                         if (nfields < 4)
1150                                 field_offsets [nfields] = field->offset - sizeof (MonoObject);
1151                         nfields ++;
1152                 }
1153         }
1154         if (nfields == 0 || nfields > 4)
1155                 return FALSE;
1156         *out_nfields = nfields;
1157         *out_esize = prev_ftype->type == MONO_TYPE_R4 ? 4 : 8;
1158         return TRUE;
1159 }
1160
1161 static void
1162 add_valuetype (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1163 {
1164         int i, size, align_size, nregs, nfields, esize;
1165         int field_offsets [16];
1166         guint32 align;
1167
1168         size = mini_type_stack_size_full (t, &align, cinfo->pinvoke);
1169         align_size = ALIGN_TO (size, 8);
1170
1171         nregs = align_size / 8;
1172         if (is_hfa (t, &nfields, &esize, field_offsets)) {
1173                 /*
1174                  * The struct might include nested float structs aligned at 8,
1175                  * so need to keep track of the offsets of the individual fields.
1176                  */
1177                 if (cinfo->fr + nfields <= FP_PARAM_REGS) {
1178                         ainfo->storage = ArgHFA;
1179                         ainfo->reg = cinfo->fr;
1180                         ainfo->nregs = nfields;
1181                         ainfo->size = size;
1182                         ainfo->esize = esize;
1183                         for (i = 0; i < nfields; ++i)
1184                                 ainfo->foffsets [i] = field_offsets [i];
1185                         cinfo->fr += ainfo->nregs;
1186                 } else {
1187                         ainfo->nfregs_to_skip = FP_PARAM_REGS > cinfo->fr ? FP_PARAM_REGS - cinfo->fr : 0;
1188                         cinfo->fr = FP_PARAM_REGS;
1189                         size = ALIGN_TO (size, 8);
1190                         ainfo->storage = ArgVtypeOnStack;
1191                         ainfo->offset = cinfo->stack_usage;
1192                         ainfo->size = size;
1193                         ainfo->hfa = TRUE;
1194                         ainfo->nregs = nfields;
1195                         ainfo->esize = esize;
1196                         cinfo->stack_usage += size;
1197                 }
1198                 return;
1199         }
1200
1201         if (align_size > 16) {
1202                 ainfo->storage = ArgVtypeByRef;
1203                 ainfo->size = size;
1204                 return;
1205         }
1206
1207         if (cinfo->gr + nregs > PARAM_REGS) {
1208                 size = ALIGN_TO (size, 8);
1209                 ainfo->storage = ArgVtypeOnStack;
1210                 ainfo->offset = cinfo->stack_usage;
1211                 ainfo->size = size;
1212                 cinfo->stack_usage += size;
1213                 cinfo->gr = PARAM_REGS;
1214         } else {
1215                 ainfo->storage = ArgVtypeInIRegs;
1216                 ainfo->reg = cinfo->gr;
1217                 ainfo->nregs = nregs;
1218                 ainfo->size = size;
1219                 cinfo->gr += nregs;
1220         }
1221 }
1222
1223 static void
1224 add_param (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1225 {
1226         MonoType *ptype;
1227
1228         ptype = mini_get_underlying_type (t);
1229         switch (ptype->type) {
1230         case MONO_TYPE_I1:
1231                 add_general (cinfo, ainfo, 1, TRUE);
1232                 break;
1233         case MONO_TYPE_U1:
1234                 add_general (cinfo, ainfo, 1, FALSE);
1235                 break;
1236         case MONO_TYPE_I2:
1237                 add_general (cinfo, ainfo, 2, TRUE);
1238                 break;
1239         case MONO_TYPE_U2:
1240                 add_general (cinfo, ainfo, 2, FALSE);
1241                 break;
1242         case MONO_TYPE_I4:
1243                 add_general (cinfo, ainfo, 4, TRUE);
1244                 break;
1245         case MONO_TYPE_U4:
1246                 add_general (cinfo, ainfo, 4, FALSE);
1247                 break;
1248         case MONO_TYPE_I:
1249         case MONO_TYPE_U:
1250         case MONO_TYPE_PTR:
1251         case MONO_TYPE_FNPTR:
1252         case MONO_TYPE_OBJECT:
1253         case MONO_TYPE_U8:
1254         case MONO_TYPE_I8:
1255                 add_general (cinfo, ainfo, 8, FALSE);
1256                 break;
1257         case MONO_TYPE_R8:
1258                 add_fp (cinfo, ainfo, FALSE);
1259                 break;
1260         case MONO_TYPE_R4:
1261                 add_fp (cinfo, ainfo, TRUE);
1262                 break;
1263         case MONO_TYPE_VALUETYPE:
1264         case MONO_TYPE_TYPEDBYREF:
1265                 add_valuetype (cinfo, ainfo, ptype);
1266                 break;
1267         case MONO_TYPE_VOID:
1268                 ainfo->storage = ArgNone;
1269                 break;
1270         case MONO_TYPE_GENERICINST:
1271                 if (!mono_type_generic_inst_is_valuetype (ptype)) {
1272                         add_general (cinfo, ainfo, 8, FALSE);
1273                 } else if (mini_is_gsharedvt_variable_type (ptype)) {
1274                         /*
1275                          * Treat gsharedvt arguments as large vtypes
1276                          */
1277                         ainfo->storage = ArgVtypeByRef;
1278                         ainfo->gsharedvt = TRUE;
1279                 } else {
1280                         add_valuetype (cinfo, ainfo, ptype);
1281                 }
1282                 break;
1283         case MONO_TYPE_VAR:
1284         case MONO_TYPE_MVAR:
1285                 g_assert (mini_is_gsharedvt_type (ptype));
1286                 ainfo->storage = ArgVtypeByRef;
1287                 ainfo->gsharedvt = TRUE;
1288                 break;
1289         default:
1290                 g_assert_not_reached ();
1291                 break;
1292         }
1293 }
1294
1295 /*
1296  * get_call_info:
1297  *
1298  *  Obtain information about a call according to the calling convention.
1299  */
1300 static CallInfo*
1301 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
1302 {
1303         CallInfo *cinfo;
1304         ArgInfo *ainfo;
1305         int n, pstart, pindex;
1306
1307         n = sig->hasthis + sig->param_count;
1308
1309         if (mp)
1310                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1311         else
1312                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1313
1314         cinfo->nargs = n;
1315         cinfo->pinvoke = sig->pinvoke;
1316
1317         /* Return value */
1318         add_param (cinfo, &cinfo->ret, sig->ret);
1319         if (cinfo->ret.storage == ArgVtypeByRef)
1320                 cinfo->ret.reg = ARMREG_R8;
1321         /* Reset state */
1322         cinfo->gr = 0;
1323         cinfo->fr = 0;
1324         cinfo->stack_usage = 0;
1325
1326         /* Parameters */
1327         if (sig->hasthis)
1328                 add_general (cinfo, cinfo->args + 0, 8, FALSE);
1329         pstart = 0;
1330         for (pindex = pstart; pindex < sig->param_count; ++pindex) {
1331                 ainfo = cinfo->args + sig->hasthis + pindex;
1332
1333                 if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1334                         /* Prevent implicit arguments and sig_cookie from
1335                            being passed in registers */
1336                         cinfo->gr = PARAM_REGS;
1337                         cinfo->fr = FP_PARAM_REGS;
1338                         /* Emit the signature cookie just before the implicit arguments */
1339                         add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1340                 }
1341
1342                 add_param (cinfo, ainfo, sig->params [pindex]);
1343                 if (ainfo->storage == ArgVtypeByRef) {
1344                         /* Pass the argument address in the next register */
1345                         if (cinfo->gr >= PARAM_REGS) {
1346                                 ainfo->storage = ArgVtypeByRefOnStack;
1347                                 cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, 8);
1348                                 ainfo->offset = cinfo->stack_usage;
1349                                 cinfo->stack_usage += 8;
1350                         } else {
1351                                 ainfo->reg = cinfo->gr;
1352                                 cinfo->gr ++;
1353                         }
1354                 }
1355         }
1356
1357         /* Handle the case where there are no implicit arguments */
1358         if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1359                 /* Prevent implicit arguments and sig_cookie from
1360                    being passed in registers */
1361                 cinfo->gr = PARAM_REGS;
1362                 cinfo->fr = FP_PARAM_REGS;
1363                 /* Emit the signature cookie just before the implicit arguments */
1364                 add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1365         }
1366
1367         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, MONO_ARCH_FRAME_ALIGNMENT);
1368
1369         return cinfo;
1370 }
1371
1372 typedef struct {
1373         MonoMethodSignature *sig;
1374         CallInfo *cinfo;
1375         MonoType *rtype;
1376         MonoType **param_types;
1377         int n_fpargs, n_fpret;
1378 } ArchDynCallInfo;
1379
1380 static gboolean
1381 dyn_call_supported (CallInfo *cinfo, MonoMethodSignature *sig)
1382 {
1383         int i;
1384
1385         if (sig->hasthis + sig->param_count > PARAM_REGS + DYN_CALL_STACK_ARGS)
1386                 return FALSE;
1387
1388         // FIXME: Add more cases
1389         switch (cinfo->ret.storage) {
1390         case ArgNone:
1391         case ArgInIReg:
1392         case ArgInFReg:
1393         case ArgInFRegR4:
1394         case ArgVtypeByRef:
1395                 break;
1396         case ArgVtypeInIRegs:
1397                 if (cinfo->ret.nregs > 2)
1398                         return FALSE;
1399                 break;
1400         case ArgHFA:
1401                 break;
1402         default:
1403                 return FALSE;
1404         }
1405
1406         for (i = 0; i < cinfo->nargs; ++i) {
1407                 ArgInfo *ainfo = &cinfo->args [i];
1408
1409                 switch (ainfo->storage) {
1410                 case ArgInIReg:
1411                 case ArgVtypeInIRegs:
1412                 case ArgInFReg:
1413                 case ArgInFRegR4:
1414                 case ArgHFA:
1415                 case ArgVtypeByRef:
1416                         break;
1417                 case ArgOnStack:
1418                         if (ainfo->offset >= DYN_CALL_STACK_ARGS * sizeof (mgreg_t))
1419                                 return FALSE;
1420                         break;
1421                 default:
1422                         return FALSE;
1423                 }
1424         }
1425
1426         return TRUE;
1427 }
1428
1429 MonoDynCallInfo*
1430 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
1431 {
1432         ArchDynCallInfo *info;
1433         CallInfo *cinfo;
1434         int i;
1435
1436         cinfo = get_call_info (NULL, sig);
1437
1438         if (!dyn_call_supported (cinfo, sig)) {
1439                 g_free (cinfo);
1440                 return NULL;
1441         }
1442
1443         info = g_new0 (ArchDynCallInfo, 1);
1444         // FIXME: Preprocess the info to speed up start_dyn_call ()
1445         info->sig = sig;
1446         info->cinfo = cinfo;
1447         info->rtype = mini_get_underlying_type (sig->ret);
1448         info->param_types = g_new0 (MonoType*, sig->param_count);
1449         for (i = 0; i < sig->param_count; ++i)
1450                 info->param_types [i] = mini_get_underlying_type (sig->params [i]);
1451
1452         switch (cinfo->ret.storage) {
1453         case ArgInFReg:
1454         case ArgInFRegR4:
1455                 info->n_fpret = 1;
1456                 break;
1457         case ArgHFA:
1458                 info->n_fpret = cinfo->ret.nregs;
1459                 break;
1460         default:
1461                 break;
1462         }
1463
1464         return (MonoDynCallInfo*)info;
1465 }
1466
1467 void
1468 mono_arch_dyn_call_free (MonoDynCallInfo *info)
1469 {
1470         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1471
1472         g_free (ainfo->cinfo);
1473         g_free (ainfo->param_types);
1474         g_free (ainfo);
1475 }
1476
1477 static double
1478 bitcast_r4_to_r8 (float f)
1479 {
1480         float *p = &f;
1481
1482         return *(double*)p;
1483 }
1484
1485 static float
1486 bitcast_r8_to_r4 (double f)
1487 {
1488         double *p = &f;
1489
1490         return *(float*)p;
1491 }
1492
1493 void
1494 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
1495 {
1496         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
1497         DynCallArgs *p = (DynCallArgs*)buf;
1498         int aindex, arg_index, greg, i, pindex;
1499         MonoMethodSignature *sig = dinfo->sig;
1500         CallInfo *cinfo = dinfo->cinfo;
1501         int buffer_offset = 0;
1502
1503         g_assert (buf_len >= sizeof (DynCallArgs));
1504
1505         p->res = 0;
1506         p->ret = ret;
1507         p->n_fpargs = dinfo->n_fpargs;
1508         p->n_fpret = dinfo->n_fpret;
1509
1510         arg_index = 0;
1511         greg = 0;
1512         pindex = 0;
1513
1514         if (sig->hasthis)
1515                 p->regs [greg ++] = (mgreg_t)*(args [arg_index ++]);
1516
1517         if (cinfo->ret.storage == ArgVtypeByRef)
1518                 p->regs [ARMREG_R8] = (mgreg_t)ret;
1519
1520         for (aindex = pindex; aindex < sig->param_count; aindex++) {
1521                 MonoType *t = dinfo->param_types [aindex];
1522                 gpointer *arg = args [arg_index ++];
1523                 ArgInfo *ainfo = &cinfo->args [aindex + sig->hasthis];
1524                 int slot = -1;
1525
1526                 if (ainfo->storage == ArgOnStack) {
1527                         slot = PARAM_REGS + 1 + (ainfo->offset / sizeof (mgreg_t));
1528                 } else {
1529                         slot = ainfo->reg;
1530                 }
1531
1532                 if (t->byref) {
1533                         p->regs [slot] = (mgreg_t)*arg;
1534                         continue;
1535                 }
1536
1537                 if (ios_abi && ainfo->storage == ArgOnStack) {
1538                         guint8 *stack_arg = (guint8*)&(p->regs [PARAM_REGS + 1]) + ainfo->offset;
1539                         gboolean handled = TRUE;
1540
1541                         /* Special case arguments smaller than 1 machine word */
1542                         switch (t->type) {
1543                         case MONO_TYPE_U1:
1544                                 *(guint8*)stack_arg = *(guint8*)arg;
1545                                 break;
1546                         case MONO_TYPE_I1:
1547                                 *(gint8*)stack_arg = *(gint8*)arg;
1548                                 break;
1549                         case MONO_TYPE_U2:
1550                                 *(guint16*)stack_arg = *(guint16*)arg;
1551                                 break;
1552                         case MONO_TYPE_I2:
1553                                 *(gint16*)stack_arg = *(gint16*)arg;
1554                                 break;
1555                         case MONO_TYPE_I4:
1556                                 *(gint32*)stack_arg = *(gint32*)arg;
1557                                 break;
1558                         case MONO_TYPE_U4:
1559                                 *(guint32*)stack_arg = *(guint32*)arg;
1560                                 break;
1561                         default:
1562                                 handled = FALSE;
1563                                 break;
1564                         }
1565                         if (handled)
1566                                 continue;
1567                 }
1568
1569                 switch (t->type) {
1570                 case MONO_TYPE_OBJECT:
1571                 case MONO_TYPE_PTR:
1572                 case MONO_TYPE_I:
1573                 case MONO_TYPE_U:
1574                 case MONO_TYPE_I8:
1575                 case MONO_TYPE_U8:
1576                         p->regs [slot] = (mgreg_t)*arg;
1577                         break;
1578                 case MONO_TYPE_U1:
1579                         p->regs [slot] = *(guint8*)arg;
1580                         break;
1581                 case MONO_TYPE_I1:
1582                         p->regs [slot] = *(gint8*)arg;
1583                         break;
1584                 case MONO_TYPE_I2:
1585                         p->regs [slot] = *(gint16*)arg;
1586                         break;
1587                 case MONO_TYPE_U2:
1588                         p->regs [slot] = *(guint16*)arg;
1589                         break;
1590                 case MONO_TYPE_I4:
1591                         p->regs [slot] = *(gint32*)arg;
1592                         break;
1593                 case MONO_TYPE_U4:
1594                         p->regs [slot] = *(guint32*)arg;
1595                         break;
1596                 case MONO_TYPE_R4:
1597                         p->fpregs [ainfo->reg] = bitcast_r4_to_r8 (*(float*)arg);
1598                         p->n_fpargs ++;
1599                         break;
1600                 case MONO_TYPE_R8:
1601                         p->fpregs [ainfo->reg] = *(double*)arg;
1602                         p->n_fpargs ++;
1603                         break;
1604                 case MONO_TYPE_GENERICINST:
1605                         if (MONO_TYPE_IS_REFERENCE (t)) {
1606                                 p->regs [slot] = (mgreg_t)*arg;
1607                                 break;
1608                         } else {
1609                                 if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
1610                                         MonoClass *klass = mono_class_from_mono_type (t);
1611                                         guint8 *nullable_buf;
1612                                         int size;
1613
1614                                         /*
1615                                          * Use p->buffer as a temporary buffer since the data needs to be available after this call
1616                                          * if the nullable param is passed by ref.
1617                                          */
1618                                         size = mono_class_value_size (klass, NULL);
1619                                         nullable_buf = p->buffer + buffer_offset;
1620                                         buffer_offset += size;
1621                                         g_assert (buffer_offset <= 256);
1622
1623                                         /* The argument pointed to by arg is either a boxed vtype or null */
1624                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
1625
1626                                         arg = (gpointer*)nullable_buf;
1627                                         /* Fall though */
1628                                 } else {
1629                                         /* Fall though */
1630                                 }
1631                         }
1632                 case MONO_TYPE_VALUETYPE:
1633                         switch (ainfo->storage) {
1634                         case ArgVtypeInIRegs:
1635                                 for (i = 0; i < ainfo->nregs; ++i)
1636                                         p->regs [slot ++] = ((mgreg_t*)arg) [i];
1637                                 break;
1638                         case ArgHFA:
1639                                 if (ainfo->esize == 4) {
1640                                         for (i = 0; i < ainfo->nregs; ++i)
1641                                                 p->fpregs [ainfo->reg + i] = bitcast_r4_to_r8 (((float*)arg) [ainfo->foffsets [i] / 4]);
1642                                 } else {
1643                                         for (i = 0; i < ainfo->nregs; ++i)
1644                                                 p->fpregs [ainfo->reg + i] = ((double*)arg) [ainfo->foffsets [i] / 8];
1645                                 }
1646                                 p->n_fpargs += ainfo->nregs;
1647                                 break;
1648                         case ArgVtypeByRef:
1649                                 p->regs [slot] = (mgreg_t)arg;
1650                                 break;
1651                         default:
1652                                 g_assert_not_reached ();
1653                                 break;
1654                         }
1655                         break;
1656                 default:
1657                         g_assert_not_reached ();
1658                 }
1659         }
1660 }
1661
1662 void
1663 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
1664 {
1665         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1666         CallInfo *cinfo = ainfo->cinfo;
1667         DynCallArgs *args = (DynCallArgs*)buf;
1668         MonoType *ptype = ainfo->rtype;
1669         guint8 *ret = args->ret;
1670         mgreg_t res = args->res;
1671         mgreg_t res2 = args->res2;
1672         int i;
1673
1674         if (cinfo->ret.storage == ArgVtypeByRef)
1675                 return;
1676
1677         switch (ptype->type) {
1678         case MONO_TYPE_VOID:
1679                 *(gpointer*)ret = NULL;
1680                 break;
1681         case MONO_TYPE_OBJECT:
1682         case MONO_TYPE_I:
1683         case MONO_TYPE_U:
1684         case MONO_TYPE_PTR:
1685                 *(gpointer*)ret = (gpointer)res;
1686                 break;
1687         case MONO_TYPE_I1:
1688                 *(gint8*)ret = res;
1689                 break;
1690         case MONO_TYPE_U1:
1691                 *(guint8*)ret = res;
1692                 break;
1693         case MONO_TYPE_I2:
1694                 *(gint16*)ret = res;
1695                 break;
1696         case MONO_TYPE_U2:
1697                 *(guint16*)ret = res;
1698                 break;
1699         case MONO_TYPE_I4:
1700                 *(gint32*)ret = res;
1701                 break;
1702         case MONO_TYPE_U4:
1703                 *(guint32*)ret = res;
1704                 break;
1705         case MONO_TYPE_I8:
1706         case MONO_TYPE_U8:
1707                 *(guint64*)ret = res;
1708                 break;
1709         case MONO_TYPE_R4:
1710                 *(float*)ret = bitcast_r8_to_r4 (args->fpregs [0]);
1711                 break;
1712         case MONO_TYPE_R8:
1713                 *(double*)ret = args->fpregs [0];
1714                 break;
1715         case MONO_TYPE_GENERICINST:
1716                 if (MONO_TYPE_IS_REFERENCE (ptype)) {
1717                         *(gpointer*)ret = (gpointer)res;
1718                         break;
1719                 } else {
1720                         /* Fall though */
1721                 }
1722         case MONO_TYPE_VALUETYPE:
1723                 switch (ainfo->cinfo->ret.storage) {
1724                 case ArgVtypeInIRegs:
1725                         *(mgreg_t*)ret = res;
1726                         if (ainfo->cinfo->ret.nregs > 1)
1727                                 ((mgreg_t*)ret) [1] = res2;
1728                         break;
1729                 case ArgHFA:
1730                         /* Use the same area for returning fp values */
1731                         if (cinfo->ret.esize == 4) {
1732                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1733                                         ((float*)ret) [cinfo->ret.foffsets [i] / 4] = bitcast_r8_to_r4 (args->fpregs [i]);
1734                         } else {
1735                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1736                                         ((double*)ret) [cinfo->ret.foffsets [i] / 8] = args->fpregs [i];
1737                         }
1738                         break;
1739                 default:
1740                         g_assert_not_reached ();
1741                         break;
1742                 }
1743                 break;
1744         default:
1745                 g_assert_not_reached ();
1746         }
1747 }
1748
1749 #if __APPLE__
1750 void sys_icache_invalidate (void *start, size_t len);
1751 #endif
1752
1753 void
1754 mono_arch_flush_icache (guint8 *code, gint size)
1755 {
1756 #ifndef MONO_CROSS_COMPILE
1757 #if __APPLE__
1758         sys_icache_invalidate (code, size);
1759 #else
1760         /* Don't rely on GCC's __clear_cache implementation, as it caches
1761          * icache/dcache cache line sizes, that can vary between cores on
1762          * big.LITTLE architectures. */
1763         guint64 end = (guint64) (code + size);
1764         guint64 addr;
1765         /* always go with cacheline size of 4 bytes as this code isn't perf critical
1766          * anyway. Reading the cache line size from a machine register can be racy
1767          * on a big.LITTLE architecture if the cores don't have the same cache line
1768          * sizes. */
1769         const size_t icache_line_size = 4;
1770         const size_t dcache_line_size = 4;
1771
1772         addr = (guint64) code & ~(guint64) (dcache_line_size - 1);
1773         for (; addr < end; addr += dcache_line_size)
1774                 asm volatile("dc civac, %0" : : "r" (addr) : "memory");
1775         asm volatile("dsb ish" : : : "memory");
1776
1777         addr = (guint64) code & ~(guint64) (icache_line_size - 1);
1778         for (; addr < end; addr += icache_line_size)
1779                 asm volatile("ic ivau, %0" : : "r" (addr) : "memory");
1780
1781         asm volatile ("dsb ish" : : : "memory");
1782         asm volatile ("isb" : : : "memory");
1783 #endif
1784 #endif
1785 }
1786
1787 #ifndef DISABLE_JIT
1788
1789 gboolean
1790 mono_arch_opcode_needs_emulation (MonoCompile *cfg, int opcode)
1791 {
1792         NOT_IMPLEMENTED;
1793         return FALSE;
1794 }
1795
1796 GList *
1797 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
1798 {
1799         GList *vars = NULL;
1800         int i;
1801
1802         for (i = 0; i < cfg->num_varinfo; i++) {
1803                 MonoInst *ins = cfg->varinfo [i];
1804                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
1805
1806                 /* unused vars */
1807                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1808                         continue;
1809
1810                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
1811                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1812                         continue;
1813
1814                 if (mono_is_regsize_var (ins->inst_vtype)) {
1815                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1816                         g_assert (i == vmv->idx);
1817                         vars = g_list_prepend (vars, vmv);
1818                 }
1819         }
1820
1821         vars = mono_varlist_sort (cfg, vars, 0);
1822
1823         return vars;
1824 }
1825
1826 GList *
1827 mono_arch_get_global_int_regs (MonoCompile *cfg)
1828 {
1829         GList *regs = NULL;
1830         int i;
1831
1832         /* r28 is reserved for cfg->arch.args_reg */
1833         /* r27 is reserved for the imt argument */
1834         for (i = ARMREG_R19; i <= ARMREG_R26; ++i)
1835                 regs = g_list_prepend (regs, GUINT_TO_POINTER (i));
1836
1837         return regs;
1838 }
1839
1840 guint32
1841 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1842 {
1843         MonoInst *ins = cfg->varinfo [vmv->idx];
1844
1845         if (ins->opcode == OP_ARG)
1846                 return 1;
1847         else
1848                 return 2;
1849 }
1850
1851 void
1852 mono_arch_create_vars (MonoCompile *cfg)
1853 {
1854         MonoMethodSignature *sig;
1855         CallInfo *cinfo;
1856
1857         sig = mono_method_signature (cfg->method);
1858         if (!cfg->arch.cinfo)
1859                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1860         cinfo = cfg->arch.cinfo;
1861
1862         if (cinfo->ret.storage == ArgVtypeByRef) {
1863                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1864                 cfg->vret_addr->flags |= MONO_INST_VOLATILE;
1865         }
1866
1867         if (cfg->gen_sdb_seq_points) {
1868                 MonoInst *ins;
1869
1870                 if (cfg->compile_aot) {
1871                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1872                         ins->flags |= MONO_INST_VOLATILE;
1873                         cfg->arch.seq_point_info_var = ins;
1874                 }
1875
1876                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1877                 ins->flags |= MONO_INST_VOLATILE;
1878                 cfg->arch.ss_tramp_var = ins;
1879
1880                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1881                 ins->flags |= MONO_INST_VOLATILE;
1882                 cfg->arch.bp_tramp_var = ins;
1883         }
1884
1885         if (cfg->method->save_lmf) {
1886                 cfg->create_lmf_var = TRUE;
1887                 cfg->lmf_ir = TRUE;
1888         }
1889 }
1890
1891 void
1892 mono_arch_allocate_vars (MonoCompile *cfg)
1893 {
1894         MonoMethodSignature *sig;
1895         MonoInst *ins;
1896         CallInfo *cinfo;
1897         ArgInfo *ainfo;
1898         int i, offset, size, align;
1899         guint32 locals_stack_size, locals_stack_align;
1900         gint32 *offsets;
1901
1902         /*
1903          * Allocate arguments and locals to either register (OP_REGVAR) or to a stack slot (OP_REGOFFSET).
1904          * Compute cfg->stack_offset and update cfg->used_int_regs.
1905          */
1906
1907         sig = mono_method_signature (cfg->method);
1908
1909         if (!cfg->arch.cinfo)
1910                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1911         cinfo = cfg->arch.cinfo;
1912
1913         /*
1914          * The ARM64 ABI always uses a frame pointer.
1915          * The instruction set prefers positive offsets, so fp points to the bottom of the
1916          * frame, and stack slots are at positive offsets.
1917          * If some arguments are received on the stack, their offsets relative to fp can
1918          * not be computed right now because the stack frame might grow due to spilling
1919          * done by the local register allocator. To solve this, we reserve a register
1920          * which points to them.
1921          * The stack frame looks like this:
1922          * args_reg -> <bottom of parent frame>
1923          *             <locals etc>
1924          *       fp -> <saved fp+lr>
1925      *       sp -> <localloc/params area>
1926          */
1927         cfg->frame_reg = ARMREG_FP;
1928         cfg->flags |= MONO_CFG_HAS_SPILLUP;
1929         offset = 0;
1930
1931         /* Saved fp+lr */
1932         offset += 16;
1933
1934         if (cinfo->stack_usage) {
1935                 g_assert (!(cfg->used_int_regs & (1 << ARMREG_R28)));
1936                 cfg->arch.args_reg = ARMREG_R28;
1937                 cfg->used_int_regs |= 1 << ARMREG_R28;
1938         }
1939
1940         if (cfg->method->save_lmf) {
1941                 /* The LMF var is allocated normally */
1942         } else {
1943                 /* Callee saved regs */
1944                 cfg->arch.saved_gregs_offset = offset;
1945                 for (i = 0; i < 32; ++i)
1946                         if ((MONO_ARCH_CALLEE_SAVED_REGS & (1 << i)) && (cfg->used_int_regs & (1 << i)))
1947                                 offset += 8;
1948         }
1949
1950         /* Return value */
1951         switch (cinfo->ret.storage) {
1952         case ArgNone:
1953                 break;
1954         case ArgInIReg:
1955         case ArgInFReg:
1956         case ArgInFRegR4:
1957                 cfg->ret->opcode = OP_REGVAR;
1958                 cfg->ret->dreg = cinfo->ret.reg;
1959                 break;
1960         case ArgVtypeInIRegs:
1961         case ArgHFA:
1962                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1963                 cfg->ret->opcode = OP_REGOFFSET;
1964                 cfg->ret->inst_basereg = cfg->frame_reg;
1965                 cfg->ret->inst_offset = offset;
1966                 if (cinfo->ret.storage == ArgHFA)
1967                         // FIXME:
1968                         offset += 64;
1969                 else
1970                         offset += 16;
1971                 break;
1972         case ArgVtypeByRef:
1973                 /* This variable will be initalized in the prolog from R8 */
1974                 cfg->vret_addr->opcode = OP_REGOFFSET;
1975                 cfg->vret_addr->inst_basereg = cfg->frame_reg;
1976                 cfg->vret_addr->inst_offset = offset;
1977                 offset += 8;
1978                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1979                         printf ("vret_addr =");
1980                         mono_print_ins (cfg->vret_addr);
1981                 }
1982                 break;
1983         default:
1984                 g_assert_not_reached ();
1985                 break;
1986         }
1987
1988         /* Arguments */
1989         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1990                 ainfo = cinfo->args + i;
1991
1992                 ins = cfg->args [i];
1993                 if (ins->opcode == OP_REGVAR)
1994                         continue;
1995
1996                 ins->opcode = OP_REGOFFSET;
1997                 ins->inst_basereg = cfg->frame_reg;
1998
1999                 switch (ainfo->storage) {
2000                 case ArgInIReg:
2001                 case ArgInFReg:
2002                 case ArgInFRegR4:
2003                         // FIXME: Use nregs/size
2004                         /* These will be copied to the stack in the prolog */
2005                         ins->inst_offset = offset;
2006                         offset += 8;
2007                         break;
2008                 case ArgOnStack:
2009                 case ArgOnStackR4:
2010                 case ArgOnStackR8:
2011                 case ArgVtypeOnStack:
2012                         /* These are in the parent frame */
2013                         g_assert (cfg->arch.args_reg);
2014                         ins->inst_basereg = cfg->arch.args_reg;
2015                         ins->inst_offset = ainfo->offset;
2016                         break;
2017                 case ArgVtypeInIRegs:
2018                 case ArgHFA:
2019                         ins->opcode = OP_REGOFFSET;
2020                         ins->inst_basereg = cfg->frame_reg;
2021                         /* These arguments are saved to the stack in the prolog */
2022                         ins->inst_offset = offset;
2023                         if (cfg->verbose_level >= 2)
2024                                 printf ("arg %d allocated to %s+0x%0x.\n", i, mono_arch_regname (ins->inst_basereg), (int)ins->inst_offset);
2025                         if (ainfo->storage == ArgHFA)
2026                                 // FIXME:
2027                                 offset += 64;
2028                         else
2029                                 offset += 16;
2030                         break;
2031                 case ArgVtypeByRefOnStack: {
2032                         MonoInst *vtaddr;
2033
2034                         if (ainfo->gsharedvt) {
2035                                 ins->opcode = OP_REGOFFSET;
2036                                 ins->inst_basereg = cfg->arch.args_reg;
2037                                 ins->inst_offset = ainfo->offset;
2038                                 break;
2039                         }
2040
2041                         /* The vtype address is in the parent frame */
2042                         g_assert (cfg->arch.args_reg);
2043                         MONO_INST_NEW (cfg, vtaddr, 0);
2044                         vtaddr->opcode = OP_REGOFFSET;
2045                         vtaddr->inst_basereg = cfg->arch.args_reg;
2046                         vtaddr->inst_offset = ainfo->offset;
2047
2048                         /* Need an indirection */
2049                         ins->opcode = OP_VTARG_ADDR;
2050                         ins->inst_left = vtaddr;
2051                         break;
2052                 }
2053                 case ArgVtypeByRef: {
2054                         MonoInst *vtaddr;
2055
2056                         if (ainfo->gsharedvt) {
2057                                 ins->opcode = OP_REGOFFSET;
2058                                 ins->inst_basereg = cfg->frame_reg;
2059                                 ins->inst_offset = offset;
2060                                 offset += 8;
2061                                 break;
2062                         }
2063
2064                         /* The vtype address is in a register, will be copied to the stack in the prolog */
2065                         MONO_INST_NEW (cfg, vtaddr, 0);
2066                         vtaddr->opcode = OP_REGOFFSET;
2067                         vtaddr->inst_basereg = cfg->frame_reg;
2068                         vtaddr->inst_offset = offset;
2069                         offset += 8;
2070
2071                         /* Need an indirection */
2072                         ins->opcode = OP_VTARG_ADDR;
2073                         ins->inst_left = vtaddr;
2074                         break;
2075                 }
2076                 default:
2077                         g_assert_not_reached ();
2078                         break;
2079                 }
2080         }
2081
2082         /* Allocate these first so they have a small offset, OP_SEQ_POINT depends on this */
2083         // FIXME: Allocate these to registers
2084         ins = cfg->arch.seq_point_info_var;
2085         if (ins) {
2086                 size = 8;
2087                 align = 8;
2088                 offset += align - 1;
2089                 offset &= ~(align - 1);
2090                 ins->opcode = OP_REGOFFSET;
2091                 ins->inst_basereg = cfg->frame_reg;
2092                 ins->inst_offset = offset;
2093                 offset += size;
2094         }
2095         ins = cfg->arch.ss_tramp_var;
2096         if (ins) {
2097                 size = 8;
2098                 align = 8;
2099                 offset += align - 1;
2100                 offset &= ~(align - 1);
2101                 ins->opcode = OP_REGOFFSET;
2102                 ins->inst_basereg = cfg->frame_reg;
2103                 ins->inst_offset = offset;
2104                 offset += size;
2105         }
2106         ins = cfg->arch.bp_tramp_var;
2107         if (ins) {
2108                 size = 8;
2109                 align = 8;
2110                 offset += align - 1;
2111                 offset &= ~(align - 1);
2112                 ins->opcode = OP_REGOFFSET;
2113                 ins->inst_basereg = cfg->frame_reg;
2114                 ins->inst_offset = offset;
2115                 offset += size;
2116         }
2117
2118         /* Locals */
2119         offsets = mono_allocate_stack_slots (cfg, FALSE, &locals_stack_size, &locals_stack_align);
2120         if (locals_stack_align)
2121                 offset = ALIGN_TO (offset, locals_stack_align);
2122
2123         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
2124                 if (offsets [i] != -1) {
2125                         ins = cfg->varinfo [i];
2126                         ins->opcode = OP_REGOFFSET;
2127                         ins->inst_basereg = cfg->frame_reg;
2128                         ins->inst_offset = offset + offsets [i];
2129                         //printf ("allocated local %d to ", i); mono_print_tree_nl (ins);
2130                 }
2131         }
2132         offset += locals_stack_size;
2133
2134         offset = ALIGN_TO (offset, MONO_ARCH_FRAME_ALIGNMENT);
2135
2136         cfg->stack_offset = offset;
2137 }
2138
2139 #ifdef ENABLE_LLVM
2140 LLVMCallInfo*
2141 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
2142 {
2143         int i, n;
2144         CallInfo *cinfo;
2145         ArgInfo *ainfo;
2146         LLVMCallInfo *linfo;
2147
2148         n = sig->param_count + sig->hasthis;
2149
2150         cinfo = get_call_info (cfg->mempool, sig);
2151
2152         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
2153
2154         switch (cinfo->ret.storage) {
2155         case ArgInIReg:
2156         case ArgInFReg:
2157         case ArgInFRegR4:
2158         case ArgNone:
2159                 break;
2160         case ArgVtypeByRef:
2161                 linfo->ret.storage = LLVMArgVtypeByRef;
2162                 break;
2163                 //
2164                 // FIXME: This doesn't work yet since the llvm backend represents these types as an i8
2165                 // array which is returned in int regs
2166                 //
2167         case ArgHFA:
2168                 linfo->ret.storage = LLVMArgFpStruct;
2169                 linfo->ret.nslots = cinfo->ret.nregs;
2170                 linfo->ret.esize = cinfo->ret.esize;
2171                 break;
2172         case ArgVtypeInIRegs:
2173                 /* LLVM models this by returning an int */
2174                 linfo->ret.storage = LLVMArgVtypeAsScalar;
2175                 linfo->ret.nslots = cinfo->ret.nregs;
2176                 linfo->ret.esize = cinfo->ret.esize;
2177                 break;
2178         default:
2179                 g_assert_not_reached ();
2180                 break;
2181         }
2182
2183         for (i = 0; i < n; ++i) {
2184                 LLVMArgInfo *lainfo = &linfo->args [i];
2185
2186                 ainfo = cinfo->args + i;
2187
2188                 lainfo->storage = LLVMArgNone;
2189
2190                 switch (ainfo->storage) {
2191                 case ArgInIReg:
2192                 case ArgInFReg:
2193                 case ArgInFRegR4:
2194                 case ArgOnStack:
2195                 case ArgOnStackR4:
2196                 case ArgOnStackR8:
2197                         lainfo->storage = LLVMArgNormal;
2198                         break;
2199                 case ArgVtypeByRef:
2200                 case ArgVtypeByRefOnStack:
2201                         lainfo->storage = LLVMArgVtypeByRef;
2202                         break;
2203                 case ArgHFA: {
2204                         int j;
2205
2206                         lainfo->storage = LLVMArgAsFpArgs;
2207                         lainfo->nslots = ainfo->nregs;
2208                         lainfo->esize = ainfo->esize;
2209                         for (j = 0; j < ainfo->nregs; ++j)
2210                                 lainfo->pair_storage [j] = LLVMArgInFPReg;
2211                         break;
2212                 }
2213                 case ArgVtypeInIRegs:
2214                         lainfo->storage = LLVMArgAsIArgs;
2215                         lainfo->nslots = ainfo->nregs;
2216                         break;
2217                 case ArgVtypeOnStack:
2218                         if (ainfo->hfa) {
2219                                 int j;
2220                                 /* Same as above */
2221                                 lainfo->storage = LLVMArgAsFpArgs;
2222                                 lainfo->nslots = ainfo->nregs;
2223                                 lainfo->esize = ainfo->esize;
2224                                 lainfo->ndummy_fpargs = ainfo->nfregs_to_skip;
2225                                 for (j = 0; j < ainfo->nregs; ++j)
2226                                         lainfo->pair_storage [j] = LLVMArgInFPReg;
2227                         } else {
2228                                 lainfo->storage = LLVMArgAsIArgs;
2229                                 lainfo->nslots = ainfo->size / 8;
2230                         }
2231                         break;
2232                 default:
2233                         g_assert_not_reached ();
2234                         break;
2235                 }
2236         }
2237
2238         return linfo;
2239 }
2240 #endif
2241
2242 static void
2243 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *arg)
2244 {
2245         MonoInst *ins;
2246
2247         switch (storage) {
2248         case ArgInIReg:
2249                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2250                 ins->dreg = mono_alloc_ireg_copy (cfg, arg->dreg);
2251                 ins->sreg1 = arg->dreg;
2252                 MONO_ADD_INS (cfg->cbb, ins);
2253                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, FALSE);
2254                 break;
2255         case ArgInFReg:
2256                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2257                 ins->dreg = mono_alloc_freg (cfg);
2258                 ins->sreg1 = arg->dreg;
2259                 MONO_ADD_INS (cfg->cbb, ins);
2260                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2261                 break;
2262         case ArgInFRegR4:
2263                 if (COMPILE_LLVM (cfg))
2264                         MONO_INST_NEW (cfg, ins, OP_FMOVE);
2265                 else if (cfg->r4fp)
2266                         MONO_INST_NEW (cfg, ins, OP_RMOVE);
2267                 else
2268                         MONO_INST_NEW (cfg, ins, OP_ARM_SETFREG_R4);
2269                 ins->dreg = mono_alloc_freg (cfg);
2270                 ins->sreg1 = arg->dreg;
2271                 MONO_ADD_INS (cfg->cbb, ins);
2272                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2273                 break;
2274         default:
2275                 g_assert_not_reached ();
2276                 break;
2277         }
2278 }
2279
2280 static void
2281 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
2282 {
2283         MonoMethodSignature *tmp_sig;
2284         int sig_reg;
2285
2286         if (call->tail_call)
2287                 NOT_IMPLEMENTED;
2288
2289         g_assert (cinfo->sig_cookie.storage == ArgOnStack);
2290
2291         /*
2292          * mono_ArgIterator_Setup assumes the signature cookie is
2293          * passed first and all the arguments which were before it are
2294          * passed on the stack after the signature. So compensate by
2295          * passing a different signature.
2296          */
2297         tmp_sig = mono_metadata_signature_dup (call->signature);
2298         tmp_sig->param_count -= call->signature->sentinelpos;
2299         tmp_sig->sentinelpos = 0;
2300         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
2301
2302         sig_reg = mono_alloc_ireg (cfg);
2303         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
2304
2305         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, cinfo->sig_cookie.offset, sig_reg);
2306 }
2307
2308 void
2309 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2310 {
2311         MonoMethodSignature *sig;
2312         MonoInst *arg, *vtarg;
2313         CallInfo *cinfo;
2314         ArgInfo *ainfo;
2315         int i;
2316
2317         sig = call->signature;
2318
2319         cinfo = get_call_info (cfg->mempool, sig);
2320
2321         switch (cinfo->ret.storage) {
2322         case ArgVtypeInIRegs:
2323         case ArgHFA:
2324                 /*
2325                  * The vtype is returned in registers, save the return area address in a local, and save the vtype into
2326                  * the location pointed to by it after call in emit_move_return_value ().
2327                  */
2328                 if (!cfg->arch.vret_addr_loc) {
2329                         cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2330                         /* Prevent it from being register allocated or optimized away */
2331                         ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2332                 }
2333
2334                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2335                 break;
2336         case ArgVtypeByRef:
2337                 /* Pass the vtype return address in R8 */
2338                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2339                 vtarg->sreg1 = call->vret_var->dreg;
2340                 vtarg->dreg = mono_alloc_preg (cfg);
2341                 MONO_ADD_INS (cfg->cbb, vtarg);
2342
2343                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2344                 break;
2345         default:
2346                 break;
2347         }
2348
2349         for (i = 0; i < cinfo->nargs; ++i) {
2350                 ainfo = cinfo->args + i;
2351                 arg = call->args [i];
2352
2353                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
2354                         /* Emit the signature cookie just before the implicit arguments */
2355                         emit_sig_cookie (cfg, call, cinfo);
2356                 }
2357
2358                 switch (ainfo->storage) {
2359                 case ArgInIReg:
2360                 case ArgInFReg:
2361                 case ArgInFRegR4:
2362                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, arg);
2363                         break;
2364                 case ArgOnStack:
2365                         switch (ainfo->slot_size) {
2366                         case 8:
2367                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2368                                 break;
2369                         case 4:
2370                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2371                                 break;
2372                         case 2:
2373                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI2_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2374                                 break;
2375                         case 1:
2376                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI1_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2377                                 break;
2378                         default:
2379                                 g_assert_not_reached ();
2380                                 break;
2381                         }
2382                         break;
2383                 case ArgOnStackR8:
2384                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2385                         break;
2386                 case ArgOnStackR4:
2387                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2388                         break;
2389                 case ArgVtypeInIRegs:
2390                 case ArgVtypeByRef:
2391                 case ArgVtypeByRefOnStack:
2392                 case ArgVtypeOnStack:
2393                 case ArgHFA: {
2394                         MonoInst *ins;
2395                         guint32 align;
2396                         guint32 size;
2397
2398                         size = mono_class_value_size (arg->klass, &align);
2399
2400                         MONO_INST_NEW (cfg, ins, OP_OUTARG_VT);
2401                         ins->sreg1 = arg->dreg;
2402                         ins->klass = arg->klass;
2403                         ins->backend.size = size;
2404                         ins->inst_p0 = call;
2405                         ins->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2406                         memcpy (ins->inst_p1, ainfo, sizeof (ArgInfo));
2407                         MONO_ADD_INS (cfg->cbb, ins);
2408                         break;
2409                 }
2410                 default:
2411                         g_assert_not_reached ();
2412                         break;
2413                 }
2414         }
2415
2416         /* Handle the case where there are no implicit arguments */
2417         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (cinfo->nargs == sig->sentinelpos))
2418                 emit_sig_cookie (cfg, call, cinfo);
2419
2420         call->call_info = cinfo;
2421         call->stack_usage = cinfo->stack_usage;
2422 }
2423
2424 void
2425 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2426 {
2427         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2428         ArgInfo *ainfo = ins->inst_p1;
2429         MonoInst *load;
2430         int i;
2431
2432         if (ins->backend.size == 0 && !ainfo->gsharedvt)
2433                 return;
2434
2435         switch (ainfo->storage) {
2436         case ArgVtypeInIRegs:
2437                 for (i = 0; i < ainfo->nregs; ++i) {
2438                         // FIXME: Smaller sizes
2439                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2440                         load->dreg = mono_alloc_ireg (cfg);
2441                         load->inst_basereg = src->dreg;
2442                         load->inst_offset = i * sizeof(mgreg_t);
2443                         MONO_ADD_INS (cfg->cbb, load);
2444                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg + i, load);
2445                 }
2446                 break;
2447         case ArgHFA:
2448                 for (i = 0; i < ainfo->nregs; ++i) {
2449                         if (ainfo->esize == 4)
2450                                 MONO_INST_NEW (cfg, load, OP_LOADR4_MEMBASE);
2451                         else
2452                                 MONO_INST_NEW (cfg, load, OP_LOADR8_MEMBASE);
2453                         load->dreg = mono_alloc_freg (cfg);
2454                         load->inst_basereg = src->dreg;
2455                         load->inst_offset = ainfo->foffsets [i];
2456                         MONO_ADD_INS (cfg->cbb, load);
2457                         add_outarg_reg (cfg, call, ainfo->esize == 4 ? ArgInFRegR4 : ArgInFReg, ainfo->reg + i, load);
2458                 }
2459                 break;
2460         case ArgVtypeByRef:
2461         case ArgVtypeByRefOnStack: {
2462                 MonoInst *vtaddr, *load, *arg;
2463
2464                 /* Pass the vtype address in a reg/on the stack */
2465                 if (ainfo->gsharedvt) {
2466                         load = src;
2467                 } else {
2468                         /* Make a copy of the argument */
2469                         vtaddr = mono_compile_create_var (cfg, &ins->klass->byval_arg, OP_LOCAL);
2470
2471                         MONO_INST_NEW (cfg, load, OP_LDADDR);
2472                         load->inst_p0 = vtaddr;
2473                         vtaddr->flags |= MONO_INST_INDIRECT;
2474                         load->type = STACK_MP;
2475                         load->klass = vtaddr->klass;
2476                         load->dreg = mono_alloc_ireg (cfg);
2477                         MONO_ADD_INS (cfg->cbb, load);
2478                         mini_emit_memcpy (cfg, load->dreg, 0, src->dreg, 0, ainfo->size, 8);
2479                 }
2480
2481                 if (ainfo->storage == ArgVtypeByRef) {
2482                         MONO_INST_NEW (cfg, arg, OP_MOVE);
2483                         arg->dreg = mono_alloc_preg (cfg);
2484                         arg->sreg1 = load->dreg;
2485                         MONO_ADD_INS (cfg->cbb, arg);
2486                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg, arg);
2487                 } else {
2488                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, load->dreg);
2489                 }
2490                 break;
2491         }
2492         case ArgVtypeOnStack:
2493                 for (i = 0; i < ainfo->size / 8; ++i) {
2494                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2495                         load->dreg = mono_alloc_ireg (cfg);
2496                         load->inst_basereg = src->dreg;
2497                         load->inst_offset = i * 8;
2498                         MONO_ADD_INS (cfg->cbb, load);
2499                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI8_MEMBASE_REG, ARMREG_SP, ainfo->offset + (i * 8), load->dreg);
2500                 }
2501                 break;
2502         default:
2503                 g_assert_not_reached ();
2504                 break;
2505         }
2506 }
2507
2508 void
2509 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2510 {
2511         MonoMethodSignature *sig;
2512         CallInfo *cinfo;
2513
2514         sig = mono_method_signature (cfg->method);
2515         if (!cfg->arch.cinfo)
2516                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
2517         cinfo = cfg->arch.cinfo;
2518
2519         switch (cinfo->ret.storage) {
2520         case ArgNone:
2521                 break;
2522         case ArgInIReg:
2523                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2524                 break;
2525         case ArgInFReg:
2526                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2527                 break;
2528         case ArgInFRegR4:
2529                 if (COMPILE_LLVM (cfg))
2530                         MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2531                 else if (cfg->r4fp)
2532                         MONO_EMIT_NEW_UNALU (cfg, OP_RMOVE, cfg->ret->dreg, val->dreg);
2533                 else
2534                         MONO_EMIT_NEW_UNALU (cfg, OP_ARM_SETFREG_R4, cfg->ret->dreg, val->dreg);
2535                 break;
2536         default:
2537                 g_assert_not_reached ();
2538                 break;
2539         }
2540 }
2541
2542 gboolean
2543 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
2544 {
2545         CallInfo *c1, *c2;
2546         gboolean res;
2547
2548         if (cfg->compile_aot && !cfg->full_aot)
2549                 /* OP_TAILCALL doesn't work with AOT */
2550                 return FALSE;
2551
2552         c1 = get_call_info (NULL, caller_sig);
2553         c2 = get_call_info (NULL, callee_sig);
2554         res = TRUE;
2555         // FIXME: Relax these restrictions
2556         if (c1->stack_usage != 0)
2557                 res = FALSE;
2558         if (c1->stack_usage != c2->stack_usage)
2559                 res = FALSE;
2560         if ((c1->ret.storage != ArgNone && c1->ret.storage != ArgInIReg) || c1->ret.storage != c2->ret.storage)
2561                 res = FALSE;
2562
2563         g_free (c1);
2564         g_free (c2);
2565
2566         return res;
2567 }
2568
2569 gboolean
2570 mono_arch_is_inst_imm (gint64 imm)
2571 {
2572         return (imm >= -((gint64)1<<31) && imm <= (((gint64)1<<31)-1));
2573 }
2574
2575 void*
2576 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
2577 {
2578         NOT_IMPLEMENTED;
2579         return NULL;
2580 }
2581
2582 void*
2583 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
2584 {
2585         NOT_IMPLEMENTED;
2586         return NULL;
2587 }
2588
2589 void
2590 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2591 {
2592         //NOT_IMPLEMENTED;
2593 }
2594
2595 void
2596 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
2597 {
2598         //NOT_IMPLEMENTED;
2599 }
2600
2601 #define ADD_NEW_INS(cfg,dest,op) do {       \
2602                 MONO_INST_NEW ((cfg), (dest), (op)); \
2603         mono_bblock_insert_before_ins (bb, ins, (dest)); \
2604         } while (0)
2605
2606 void
2607 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2608 {
2609         MonoInst *ins, *temp, *last_ins = NULL;
2610
2611         MONO_BB_FOR_EACH_INS (bb, ins) {
2612                 switch (ins->opcode) {
2613                 case OP_SBB:
2614                 case OP_ISBB:
2615                 case OP_SUBCC:
2616                 case OP_ISUBCC:
2617                         if (ins->next  && (ins->next->opcode == OP_COND_EXC_C || ins->next->opcode == OP_COND_EXC_IC))
2618                                 /* ARM sets the C flag to 1 if there was _no_ overflow */
2619                                 ins->next->opcode = OP_COND_EXC_NC;
2620                         break;
2621                 case OP_IDIV_IMM:
2622                 case OP_IREM_IMM:
2623                 case OP_IDIV_UN_IMM:
2624                 case OP_IREM_UN_IMM:
2625                 case OP_LREM_IMM:
2626                         mono_decompose_op_imm (cfg, bb, ins);
2627                         break;
2628                 case OP_LOCALLOC_IMM:
2629                         if (ins->inst_imm > 32) {
2630                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
2631                                 temp->inst_c0 = ins->inst_imm;
2632                                 temp->dreg = mono_alloc_ireg (cfg);
2633                                 ins->sreg1 = temp->dreg;
2634                                 ins->opcode = mono_op_imm_to_op (ins->opcode);
2635                         }
2636                         break;
2637                 case OP_ICOMPARE_IMM:
2638                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBEQ) {
2639                                 ins->next->opcode = OP_ARM64_CBZW;
2640                                 ins->next->sreg1 = ins->sreg1;
2641                                 NULLIFY_INS (ins);
2642                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBNE_UN) {
2643                                 ins->next->opcode = OP_ARM64_CBNZW;
2644                                 ins->next->sreg1 = ins->sreg1;
2645                                 NULLIFY_INS (ins);
2646                         }
2647                         break;
2648                 case OP_LCOMPARE_IMM:
2649                 case OP_COMPARE_IMM:
2650                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBEQ) {
2651                                 ins->next->opcode = OP_ARM64_CBZX;
2652                                 ins->next->sreg1 = ins->sreg1;
2653                                 NULLIFY_INS (ins);
2654                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBNE_UN) {
2655                                 ins->next->opcode = OP_ARM64_CBNZX;
2656                                 ins->next->sreg1 = ins->sreg1;
2657                                 NULLIFY_INS (ins);
2658                         }
2659                         break;
2660                 case OP_FCOMPARE: {
2661                         gboolean swap = FALSE;
2662                         int reg;
2663
2664                         if (!ins->next) {
2665                                 /* Optimized away */
2666                                 NULLIFY_INS (ins);
2667                                 break;
2668                         }
2669
2670                         /*
2671                          * FP compares with unordered operands set the flags
2672                          * to NZCV=0011, which matches some non-unordered compares
2673                          * as well, like LE, so have to swap the operands.
2674                          */
2675                         switch (ins->next->opcode) {
2676                         case OP_FBLT:
2677                                 ins->next->opcode = OP_FBGT;
2678                                 swap = TRUE;
2679                                 break;
2680                         case OP_FBLE:
2681                                 ins->next->opcode = OP_FBGE;
2682                                 swap = TRUE;
2683                                 break;
2684                         default:
2685                                 break;
2686                         }
2687                         if (swap) {
2688                                 reg = ins->sreg1;
2689                                 ins->sreg1 = ins->sreg2;
2690                                 ins->sreg2 = reg;
2691                         }
2692                         break;
2693                 }
2694                 default:
2695                         break;
2696                 }
2697
2698                 last_ins = ins;
2699         }
2700         bb->last_ins = last_ins;
2701         bb->max_vreg = cfg->next_vreg;
2702 }
2703
2704 void
2705 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
2706 {
2707 }
2708
2709 static int
2710 opcode_to_armcond (int opcode)
2711 {
2712         switch (opcode) {
2713         case OP_IBEQ:
2714         case OP_LBEQ:
2715         case OP_FBEQ:
2716         case OP_CEQ:
2717         case OP_ICEQ:
2718         case OP_LCEQ:
2719         case OP_FCEQ:
2720         case OP_RCEQ:
2721         case OP_COND_EXC_IEQ:
2722         case OP_COND_EXC_EQ:
2723                 return ARMCOND_EQ;
2724         case OP_IBGE:
2725         case OP_LBGE:
2726         case OP_FBGE:
2727         case OP_ICGE:
2728         case OP_FCGE:
2729         case OP_RCGE:
2730                 return ARMCOND_GE;
2731         case OP_IBGT:
2732         case OP_LBGT:
2733         case OP_FBGT:
2734         case OP_CGT:
2735         case OP_ICGT:
2736         case OP_LCGT:
2737         case OP_FCGT:
2738         case OP_RCGT:
2739         case OP_COND_EXC_IGT:
2740         case OP_COND_EXC_GT:
2741                 return ARMCOND_GT;
2742         case OP_IBLE:
2743         case OP_LBLE:
2744         case OP_FBLE:
2745         case OP_ICLE:
2746         case OP_FCLE:
2747         case OP_RCLE:
2748                 return ARMCOND_LE;
2749         case OP_IBLT:
2750         case OP_LBLT:
2751         case OP_FBLT:
2752         case OP_CLT:
2753         case OP_ICLT:
2754         case OP_LCLT:
2755         case OP_COND_EXC_ILT:
2756         case OP_COND_EXC_LT:
2757                 return ARMCOND_LT;
2758         case OP_IBNE_UN:
2759         case OP_LBNE_UN:
2760         case OP_FBNE_UN:
2761         case OP_ICNEQ:
2762         case OP_FCNEQ:
2763         case OP_RCNEQ:
2764         case OP_COND_EXC_INE_UN:
2765         case OP_COND_EXC_NE_UN:
2766                 return ARMCOND_NE;
2767         case OP_IBGE_UN:
2768         case OP_LBGE_UN:
2769         case OP_FBGE_UN:
2770         case OP_ICGE_UN:
2771         case OP_COND_EXC_IGE_UN:
2772         case OP_COND_EXC_GE_UN:
2773                 return ARMCOND_HS;
2774         case OP_IBGT_UN:
2775         case OP_LBGT_UN:
2776         case OP_FBGT_UN:
2777         case OP_CGT_UN:
2778         case OP_ICGT_UN:
2779         case OP_LCGT_UN:
2780         case OP_FCGT_UN:
2781         case OP_RCGT_UN:
2782         case OP_COND_EXC_IGT_UN:
2783         case OP_COND_EXC_GT_UN:
2784                 return ARMCOND_HI;
2785         case OP_IBLE_UN:
2786         case OP_LBLE_UN:
2787         case OP_FBLE_UN:
2788         case OP_ICLE_UN:
2789         case OP_COND_EXC_ILE_UN:
2790         case OP_COND_EXC_LE_UN:
2791                 return ARMCOND_LS;
2792         case OP_IBLT_UN:
2793         case OP_LBLT_UN:
2794         case OP_FBLT_UN:
2795         case OP_CLT_UN:
2796         case OP_ICLT_UN:
2797         case OP_LCLT_UN:
2798         case OP_COND_EXC_ILT_UN:
2799         case OP_COND_EXC_LT_UN:
2800                 return ARMCOND_LO;
2801                 /*
2802                  * FCMP sets the NZCV condition bits as follows:
2803                  * eq = 0110
2804                  * < = 1000
2805                  * > = 0010
2806                  * unordered = 0011
2807                  * ARMCOND_LT is N!=V, so it matches unordered too, so
2808                  * fclt and fclt_un need to be special cased.
2809                  */
2810         case OP_FCLT:
2811         case OP_RCLT:
2812                 /* N==1 */
2813                 return ARMCOND_MI;
2814         case OP_FCLT_UN:
2815         case OP_RCLT_UN:
2816                 return ARMCOND_LT;
2817         case OP_COND_EXC_C:
2818         case OP_COND_EXC_IC:
2819                 return ARMCOND_CS;
2820         case OP_COND_EXC_OV:
2821         case OP_COND_EXC_IOV:
2822                 return ARMCOND_VS;
2823         case OP_COND_EXC_NC:
2824         case OP_COND_EXC_INC:
2825                 return ARMCOND_CC;
2826         case OP_COND_EXC_NO:
2827         case OP_COND_EXC_INO:
2828                 return ARMCOND_VC;
2829         default:
2830                 printf ("%s\n", mono_inst_name (opcode));
2831                 g_assert_not_reached ();
2832                 return -1;
2833         }
2834 }
2835
2836 /* This clobbers LR */
2837 static inline __attribute__ ((__warn_unused_result__)) guint8*
2838 emit_cond_exc (MonoCompile *cfg, guint8 *code, int opcode, const char *exc_name)
2839 {
2840         int cond;
2841
2842         cond = opcode_to_armcond (opcode);
2843         /* Capture PC */
2844         arm_adrx (code, ARMREG_IP1, code);
2845         mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, exc_name, MONO_R_ARM64_BCC);
2846         arm_bcc (code, cond, 0);
2847         return code;
2848 }
2849
2850 static guint8*
2851 emit_move_return_value (MonoCompile *cfg, guint8 * code, MonoInst *ins)
2852 {
2853         CallInfo *cinfo;
2854         MonoCallInst *call;
2855
2856         call = (MonoCallInst*)ins;
2857         cinfo = call->call_info;
2858         g_assert (cinfo);
2859         switch (cinfo->ret.storage) {
2860         case ArgNone:
2861                 break;
2862         case ArgInIReg:
2863                 /* LLVM compiled code might only set the bottom bits */
2864                 if (call->signature && mini_get_underlying_type (call->signature->ret)->type == MONO_TYPE_I4)
2865                         arm_sxtwx (code, call->inst.dreg, cinfo->ret.reg);
2866                 else if (call->inst.dreg != cinfo->ret.reg)
2867                         arm_movx (code, call->inst.dreg, cinfo->ret.reg);
2868                 break;
2869         case ArgInFReg:
2870                 if (call->inst.dreg != cinfo->ret.reg)
2871                         arm_fmovd (code, call->inst.dreg, cinfo->ret.reg);
2872                 break;
2873         case ArgInFRegR4:
2874                 if (cfg->r4fp)
2875                         arm_fmovs (code, call->inst.dreg, cinfo->ret.reg);
2876                 else
2877                         arm_fcvt_sd (code, call->inst.dreg, cinfo->ret.reg);
2878                 break;
2879         case ArgVtypeInIRegs: {
2880                 MonoInst *loc = cfg->arch.vret_addr_loc;
2881                 int i;
2882
2883                 /* Load the destination address */
2884                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2885                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2886                 for (i = 0; i < cinfo->ret.nregs; ++i)
2887                         arm_strx (code, cinfo->ret.reg + i, ARMREG_LR, i * 8);
2888                 break;
2889         }
2890         case ArgHFA: {
2891                 MonoInst *loc = cfg->arch.vret_addr_loc;
2892                 int i;
2893
2894                 /* Load the destination address */
2895                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2896                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2897                 for (i = 0; i < cinfo->ret.nregs; ++i) {
2898                         if (cinfo->ret.esize == 4)
2899                                 arm_strfpw (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2900                         else
2901                                 arm_strfpx (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2902                 }
2903                 break;
2904         }
2905         case ArgVtypeByRef:
2906                 break;
2907         default:
2908                 g_assert_not_reached ();
2909                 break;
2910         }
2911         return code;
2912 }
2913
2914 /*
2915  * emit_branch_island:
2916  *
2917  *   Emit a branch island for the conditional branches from cfg->native_code + start_offset to code.
2918  */
2919 static guint8*
2920 emit_branch_island (MonoCompile *cfg, guint8 *code, int start_offset)
2921 {
2922         MonoJumpInfo *ji;
2923         int offset, island_size;
2924
2925         /* Iterate over the patch infos added so far by this bb */
2926         island_size = 0;
2927         for (ji = cfg->patch_info; ji; ji = ji->next) {
2928                 if (ji->ip.i < start_offset)
2929                         /* The patch infos are in reverse order, so this means the end */
2930                         break;
2931                 if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ)
2932                         island_size += 4;
2933         }
2934
2935         if (island_size) {
2936                 offset = code - cfg->native_code;
2937                 if (offset > (cfg->code_size - island_size - 16)) {
2938                         cfg->code_size *= 2;
2939                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
2940                         code = cfg->native_code + offset;
2941                 }
2942
2943                 /* Branch over the island */
2944                 arm_b (code, code + 4 + island_size);
2945
2946                 for (ji = cfg->patch_info; ji; ji = ji->next) {
2947                         if (ji->ip.i < start_offset)
2948                                 break;
2949                         if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ) {
2950                                 /* Rewrite the cond branch so it branches to an uncoditional branch in the branch island */
2951                                 arm_patch_rel (cfg->native_code + ji->ip.i, code, ji->relocation);
2952                                 /* Rewrite the patch so it points to the unconditional branch */
2953                                 ji->ip.i = code - cfg->native_code;
2954                                 ji->relocation = MONO_R_ARM64_B;
2955                                 arm_b (code, code);
2956                         }
2957                 }
2958         }
2959         return code;
2960 }
2961
2962 void
2963 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2964 {
2965         MonoInst *ins;
2966         MonoCallInst *call;
2967         guint offset;
2968         guint8 *code = cfg->native_code + cfg->code_len;
2969         int start_offset, max_len, dreg, sreg1, sreg2;
2970         mgreg_t imm;
2971
2972         if (cfg->verbose_level > 2)
2973                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
2974
2975         start_offset = code - cfg->native_code;
2976
2977         MONO_BB_FOR_EACH_INS (bb, ins) {
2978                 offset = code - cfg->native_code;
2979
2980                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
2981
2982                 if (offset > (cfg->code_size - max_len - 16)) {
2983                         cfg->code_size *= 2;
2984                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
2985                         code = cfg->native_code + offset;
2986                 }
2987
2988                 if (G_UNLIKELY (cfg->arch.cond_branch_islands && offset - start_offset > 4 * 0x1ffff)) {
2989                         /* Emit a branch island for large basic blocks */
2990                         code = emit_branch_island (cfg, code, start_offset);
2991                         offset = code - cfg->native_code;
2992                         start_offset = offset;
2993                 }
2994
2995                 mono_debug_record_line_number (cfg, ins, offset);
2996
2997                 dreg = ins->dreg;
2998                 sreg1 = ins->sreg1;
2999                 sreg2 = ins->sreg2;
3000                 imm = ins->inst_imm;
3001
3002                 switch (ins->opcode) {
3003                 case OP_ICONST:
3004                         code = emit_imm (code, dreg, ins->inst_c0);
3005                         break;
3006                 case OP_I8CONST:
3007                         code = emit_imm64 (code, dreg, ins->inst_c0);
3008                         break;
3009                 case OP_MOVE:
3010                         if (dreg != sreg1)
3011                                 arm_movx (code, dreg, sreg1);
3012                         break;
3013                 case OP_NOP:
3014                 case OP_RELAXED_NOP:
3015                         break;
3016                 case OP_JUMP_TABLE:
3017                         mono_add_patch_info_rel (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0, MONO_R_ARM64_IMM);
3018                         code = emit_imm64_template (code, dreg);
3019                         break;
3020                 case OP_BREAK:
3021                         /*
3022                          * gdb does not like encountering the hw breakpoint ins in the debugged code.
3023                          * So instead of emitting a trap, we emit a call a C function and place a
3024                          * breakpoint there.
3025                          */
3026                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, (gpointer)"mono_break");
3027                         break;
3028                 case OP_LOCALLOC: {
3029                         guint8 *buf [16];
3030
3031                         arm_addx_imm (code, ARMREG_IP0, sreg1, (MONO_ARCH_FRAME_ALIGNMENT - 1));
3032                         // FIXME: andx_imm doesn't work yet
3033                         code = emit_imm (code, ARMREG_IP1, -MONO_ARCH_FRAME_ALIGNMENT);
3034                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3035                         //arm_andx_imm (code, ARMREG_IP0, sreg1, - MONO_ARCH_FRAME_ALIGNMENT);
3036                         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
3037                         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
3038                         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
3039
3040                         /* Init */
3041                         /* ip1 = pointer, ip0 = end */
3042                         arm_addx (code, ARMREG_IP0, ARMREG_IP1, ARMREG_IP0);
3043                         buf [0] = code;
3044                         arm_cmpx (code, ARMREG_IP1, ARMREG_IP0);
3045                         buf [1] = code;
3046                         arm_bcc (code, ARMCOND_EQ, 0);
3047                         arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_IP1, 0);
3048                         arm_addx_imm (code, ARMREG_IP1, ARMREG_IP1, 16);
3049                         arm_b (code, buf [0]);
3050                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3051
3052                         arm_movspx (code, dreg, ARMREG_SP);
3053                         if (cfg->param_area)
3054                                 code = emit_subx_sp_imm (code, cfg->param_area);
3055                         break;
3056                 }
3057                 case OP_LOCALLOC_IMM: {
3058                         int imm, offset;
3059
3060                         imm = ALIGN_TO (ins->inst_imm, MONO_ARCH_FRAME_ALIGNMENT);
3061                         g_assert (arm_is_arith_imm (imm));
3062                         arm_subx_imm (code, ARMREG_SP, ARMREG_SP, imm);
3063
3064                         /* Init */
3065                         g_assert (MONO_ARCH_FRAME_ALIGNMENT == 16);
3066                         offset = 0;
3067                         while (offset < imm) {
3068                                 arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_SP, offset);
3069                                 offset += 16;
3070                         }
3071                         arm_movspx (code, dreg, ARMREG_SP);
3072                         if (cfg->param_area)
3073                                 code = emit_subx_sp_imm (code, cfg->param_area);
3074                         break;
3075                 }
3076                 case OP_AOTCONST:
3077                         code = emit_aotconst (cfg, code, dreg, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3078                         break;
3079                 case OP_OBJC_GET_SELECTOR:
3080                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_OBJC_SELECTOR_REF, ins->inst_p0);
3081                         /* See arch_emit_objc_selector_ref () in aot-compiler.c */
3082                         arm_ldrx_lit (code, ins->dreg, 0);
3083                         arm_nop (code);
3084                         arm_nop (code);
3085                         break;
3086                 case OP_SEQ_POINT: {
3087                         MonoInst *info_var = cfg->arch.seq_point_info_var;
3088
3089                         /*
3090                          * For AOT, we use one got slot per method, which will point to a
3091                          * SeqPointInfo structure, containing all the information required
3092                          * by the code below.
3093                          */
3094                         if (cfg->compile_aot) {
3095                                 g_assert (info_var);
3096                                 g_assert (info_var->opcode == OP_REGOFFSET);
3097                         }
3098
3099                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
3100                                 MonoInst *var = cfg->arch.ss_tramp_var;
3101
3102                                 g_assert (var);
3103                                 g_assert (var->opcode == OP_REGOFFSET);
3104                                 /* Load ss_tramp_var */
3105                                 /* This is equal to &ss_trampoline */
3106                                 arm_ldrx (code, ARMREG_IP1, var->inst_basereg, var->inst_offset);
3107                                 /* Load the trampoline address */
3108                                 arm_ldrx (code, ARMREG_IP1, ARMREG_IP1, 0);
3109                                 /* Call it if it is non-null */
3110                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3111                                 arm_blrx (code, ARMREG_IP1);
3112                         }
3113
3114                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
3115
3116                         if (cfg->compile_aot) {
3117                                 guint32 offset = code - cfg->native_code;
3118                                 guint32 val;
3119
3120                                 arm_ldrx (code, ARMREG_IP1, info_var->inst_basereg, info_var->inst_offset);
3121                                 /* Add the offset */
3122                                 val = ((offset / 4) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
3123                                 /* Load the info->bp_addrs [offset], which is either 0 or the address of the bp trampoline */
3124                                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP1, val);
3125                                 /* Skip the load if its 0 */
3126                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3127                                 /* Call the breakpoint trampoline */
3128                                 arm_blrx (code, ARMREG_IP1);
3129                         } else {
3130                                 MonoInst *var = cfg->arch.bp_tramp_var;
3131
3132                                 g_assert (var);
3133                                 g_assert (var->opcode == OP_REGOFFSET);
3134                                 /* Load the address of the bp trampoline into IP0 */
3135                                 arm_ldrx (code, ARMREG_IP0, var->inst_basereg, var->inst_offset);
3136                                 /*
3137                                  * A placeholder for a possible breakpoint inserted by
3138                                  * mono_arch_set_breakpoint ().
3139                                  */
3140                                 arm_nop (code);
3141                         }
3142                         break;
3143                 }
3144
3145                         /* BRANCH */
3146                 case OP_BR:
3147                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_B);
3148                         arm_b (code, code);
3149                         break;
3150                 case OP_BR_REG:
3151                         arm_brx (code, sreg1);
3152                         break;
3153                 case OP_IBEQ:
3154                 case OP_IBGE:
3155                 case OP_IBGT:
3156                 case OP_IBLE:
3157                 case OP_IBLT:
3158                 case OP_IBNE_UN:
3159                 case OP_IBGE_UN:
3160                 case OP_IBGT_UN:
3161                 case OP_IBLE_UN:
3162                 case OP_IBLT_UN:
3163                 case OP_LBEQ:
3164                 case OP_LBGE:
3165                 case OP_LBGT:
3166                 case OP_LBLE:
3167                 case OP_LBLT:
3168                 case OP_LBNE_UN:
3169                 case OP_LBGE_UN:
3170                 case OP_LBGT_UN:
3171                 case OP_LBLE_UN:
3172                 case OP_LBLT_UN:
3173                 case OP_FBEQ:
3174                 case OP_FBNE_UN:
3175                 case OP_FBLT:
3176                 case OP_FBGT:
3177                 case OP_FBGT_UN:
3178                 case OP_FBLE:
3179                 case OP_FBGE:
3180                 case OP_FBGE_UN: {
3181                         int cond;
3182
3183                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3184                         cond = opcode_to_armcond (ins->opcode);
3185                         arm_bcc (code, cond, 0);
3186                         break;
3187                 }
3188                 case OP_FBLT_UN:
3189                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3190                         /* For fp compares, ARMCOND_LT is lt or unordered */
3191                         arm_bcc (code, ARMCOND_LT, 0);
3192                         break;
3193                 case OP_FBLE_UN:
3194                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3195                         arm_bcc (code, ARMCOND_EQ, 0);
3196                         offset = code - cfg->native_code;
3197                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3198                         /* For fp compares, ARMCOND_LT is lt or unordered */
3199                         arm_bcc (code, ARMCOND_LT, 0);
3200                         break;
3201                 case OP_ARM64_CBZW:
3202                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3203                         arm_cbzw (code, sreg1, 0);
3204                         break;
3205                 case OP_ARM64_CBZX:
3206                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3207                         arm_cbzx (code, sreg1, 0);
3208                         break;
3209                 case OP_ARM64_CBNZW:
3210                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3211                         arm_cbnzw (code, sreg1, 0);
3212                         break;
3213                 case OP_ARM64_CBNZX:
3214                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3215                         arm_cbnzx (code, sreg1, 0);
3216                         break;
3217                         /* ALU */
3218                 case OP_IADD:
3219                         arm_addw (code, dreg, sreg1, sreg2);
3220                         break;
3221                 case OP_LADD:
3222                         arm_addx (code, dreg, sreg1, sreg2);
3223                         break;
3224                 case OP_ISUB:
3225                         arm_subw (code, dreg, sreg1, sreg2);
3226                         break;
3227                 case OP_LSUB:
3228                         arm_subx (code, dreg, sreg1, sreg2);
3229                         break;
3230                 case OP_IAND:
3231                         arm_andw (code, dreg, sreg1, sreg2);
3232                         break;
3233                 case OP_LAND:
3234                         arm_andx (code, dreg, sreg1, sreg2);
3235                         break;
3236                 case OP_IOR:
3237                         arm_orrw (code, dreg, sreg1, sreg2);
3238                         break;
3239                 case OP_LOR:
3240                         arm_orrx (code, dreg, sreg1, sreg2);
3241                         break;
3242                 case OP_IXOR:
3243                         arm_eorw (code, dreg, sreg1, sreg2);
3244                         break;
3245                 case OP_LXOR:
3246                         arm_eorx (code, dreg, sreg1, sreg2);
3247                         break;
3248                 case OP_INEG:
3249                         arm_negw (code, dreg, sreg1);
3250                         break;
3251                 case OP_LNEG:
3252                         arm_negx (code, dreg, sreg1);
3253                         break;
3254                 case OP_INOT:
3255                         arm_mvnw (code, dreg, sreg1);
3256                         break;
3257                 case OP_LNOT:
3258                         arm_mvnx (code, dreg, sreg1);
3259                         break;
3260                 case OP_IADDCC:
3261                         arm_addsw (code, dreg, sreg1, sreg2);
3262                         break;
3263                 case OP_ADDCC:
3264                 case OP_LADDCC:
3265                         arm_addsx (code, dreg, sreg1, sreg2);
3266                         break;
3267                 case OP_ISUBCC:
3268                         arm_subsw (code, dreg, sreg1, sreg2);
3269                         break;
3270                 case OP_LSUBCC:
3271                 case OP_SUBCC:
3272                         arm_subsx (code, dreg, sreg1, sreg2);
3273                         break;
3274                 case OP_ICOMPARE:
3275                         arm_cmpw (code, sreg1, sreg2);
3276                         break;
3277                 case OP_COMPARE:
3278                 case OP_LCOMPARE:
3279                         arm_cmpx (code, sreg1, sreg2);
3280                         break;
3281                 case OP_IADD_IMM:
3282                         code = emit_addw_imm (code, dreg, sreg1, imm);
3283                         break;
3284                 case OP_LADD_IMM:
3285                 case OP_ADD_IMM:
3286                         code = emit_addx_imm (code, dreg, sreg1, imm);
3287                         break;
3288                 case OP_ISUB_IMM:
3289                         code = emit_subw_imm (code, dreg, sreg1, imm);
3290                         break;
3291                 case OP_LSUB_IMM:
3292                         code = emit_subx_imm (code, dreg, sreg1, imm);
3293                         break;
3294                 case OP_IAND_IMM:
3295                         code = emit_andw_imm (code, dreg, sreg1, imm);
3296                         break;
3297                 case OP_LAND_IMM:
3298                 case OP_AND_IMM:
3299                         code = emit_andx_imm (code, dreg, sreg1, imm);
3300                         break;
3301                 case OP_IOR_IMM:
3302                         code = emit_orrw_imm (code, dreg, sreg1, imm);
3303                         break;
3304                 case OP_LOR_IMM:
3305                         code = emit_orrx_imm (code, dreg, sreg1, imm);
3306                         break;
3307                 case OP_IXOR_IMM:
3308                         code = emit_eorw_imm (code, dreg, sreg1, imm);
3309                         break;
3310                 case OP_LXOR_IMM:
3311                         code = emit_eorx_imm (code, dreg, sreg1, imm);
3312                         break;
3313                 case OP_ICOMPARE_IMM:
3314                         code = emit_cmpw_imm (code, sreg1, imm);
3315                         break;
3316                 case OP_LCOMPARE_IMM:
3317                 case OP_COMPARE_IMM:
3318                         if (imm == 0) {
3319                                 arm_cmpx (code, sreg1, ARMREG_RZR);
3320                         } else {
3321                                 // FIXME: 32 vs 64 bit issues for 0xffffffff
3322                                 code = emit_imm64 (code, ARMREG_LR, imm);
3323                                 arm_cmpx (code, sreg1, ARMREG_LR);
3324                         }
3325                         break;
3326                 case OP_ISHL:
3327                         arm_lslvw (code, dreg, sreg1, sreg2);
3328                         break;
3329                 case OP_LSHL:
3330                         arm_lslvx (code, dreg, sreg1, sreg2);
3331                         break;
3332                 case OP_ISHR:
3333                         arm_asrvw (code, dreg, sreg1, sreg2);
3334                         break;
3335                 case OP_LSHR:
3336                         arm_asrvx (code, dreg, sreg1, sreg2);
3337                         break;
3338                 case OP_ISHR_UN:
3339                         arm_lsrvw (code, dreg, sreg1, sreg2);
3340                         break;
3341                 case OP_LSHR_UN:
3342                         arm_lsrvx (code, dreg, sreg1, sreg2);
3343                         break;
3344                 case OP_ISHL_IMM:
3345                         if (imm == 0)
3346                                 arm_movx (code, dreg, sreg1);
3347                         else
3348                                 arm_lslw (code, dreg, sreg1, imm);
3349                         break;
3350                 case OP_LSHL_IMM:
3351                         if (imm == 0)
3352                                 arm_movx (code, dreg, sreg1);
3353                         else
3354                                 arm_lslx (code, dreg, sreg1, imm);
3355                         break;
3356                 case OP_ISHR_IMM:
3357                         if (imm == 0)
3358                                 arm_movx (code, dreg, sreg1);
3359                         else
3360                                 arm_asrw (code, dreg, sreg1, imm);
3361                         break;
3362                 case OP_LSHR_IMM:
3363                 case OP_SHR_IMM:
3364                         if (imm == 0)
3365                                 arm_movx (code, dreg, sreg1);
3366                         else
3367                                 arm_asrx (code, dreg, sreg1, imm);
3368                         break;
3369                 case OP_ISHR_UN_IMM:
3370                         if (imm == 0)
3371                                 arm_movx (code, dreg, sreg1);
3372                         else
3373                                 arm_lsrw (code, dreg, sreg1, imm);
3374                         break;
3375                 case OP_SHR_UN_IMM:
3376                 case OP_LSHR_UN_IMM:
3377                         if (imm == 0)
3378                                 arm_movx (code, dreg, sreg1);
3379                         else
3380                                 arm_lsrx (code, dreg, sreg1, imm);
3381                         break;
3382
3383                         /* 64BIT ALU */
3384                 case OP_SEXT_I4:
3385                         arm_sxtwx (code, dreg, sreg1);
3386                         break;
3387                 case OP_ZEXT_I4:
3388                         /* Clean out the upper word */
3389                         arm_movw (code, dreg, sreg1);
3390                         break;
3391                 case OP_SHL_IMM:
3392                         arm_lslx (code, dreg, sreg1, imm);
3393                         break;
3394
3395                         /* MULTIPLY/DIVISION */
3396                 case OP_IDIV:
3397                 case OP_IREM:
3398                         // FIXME: Optimize this
3399                         /* Check for zero */
3400                         arm_cmpx_imm (code, sreg2, 0);
3401                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3402                         /* Check for INT_MIN/-1 */
3403                         code = emit_imm (code, ARMREG_IP0, 0x80000000);
3404                         arm_cmpx (code, sreg1, ARMREG_IP0);
3405                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3406                         code = emit_imm (code, ARMREG_IP0, 0xffffffff);
3407                         arm_cmpx (code, sreg2, ARMREG_IP0);
3408                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3409                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3410                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3411                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "OverflowException");
3412                         if (ins->opcode == OP_IREM) {
3413                                 arm_sdivw (code, ARMREG_LR, sreg1, sreg2);
3414                                 arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3415                         } else {
3416                                 arm_sdivw (code, dreg, sreg1, sreg2);
3417                         }
3418                         break;
3419                 case OP_IDIV_UN:
3420                         arm_cmpx_imm (code, sreg2, 0);
3421                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3422                         arm_udivw (code, dreg, sreg1, sreg2);
3423                         break;
3424                 case OP_IREM_UN:
3425                         arm_cmpx_imm (code, sreg2, 0);
3426                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3427                         arm_udivw (code, ARMREG_LR, sreg1, sreg2);
3428                         arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3429                         break;
3430                 case OP_LDIV:
3431                 case OP_LREM:
3432                         // FIXME: Optimize this
3433                         /* Check for zero */
3434                         arm_cmpx_imm (code, sreg2, 0);
3435                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3436                         /* Check for INT64_MIN/-1 */
3437                         code = emit_imm64 (code, ARMREG_IP0, 0x8000000000000000);
3438                         arm_cmpx (code, sreg1, ARMREG_IP0);
3439                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3440                         code = emit_imm64 (code, ARMREG_IP0, 0xffffffffffffffff);
3441                         arm_cmpx (code, sreg2, ARMREG_IP0);
3442                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3443                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3444                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3445                         /* 64 bit uses ArithmeticException */
3446                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "ArithmeticException");
3447                         if (ins->opcode == OP_LREM) {
3448                                 arm_sdivx (code, ARMREG_LR, sreg1, sreg2);
3449                                 arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3450                         } else {
3451                                 arm_sdivx (code, dreg, sreg1, sreg2);
3452                         }
3453                         break;
3454                 case OP_LDIV_UN:
3455                         arm_cmpx_imm (code, sreg2, 0);
3456                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3457                         arm_udivx (code, dreg, sreg1, sreg2);
3458                         break;
3459                 case OP_LREM_UN:
3460                         arm_cmpx_imm (code, sreg2, 0);
3461                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3462                         arm_udivx (code, ARMREG_LR, sreg1, sreg2);
3463                         arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3464                         break;
3465                 case OP_IMUL:
3466                         arm_mulw (code, dreg, sreg1, sreg2);
3467                         break;
3468                 case OP_LMUL:
3469                         arm_mulx (code, dreg, sreg1, sreg2);
3470                         break;
3471                 case OP_IMUL_IMM:
3472                         code = emit_imm (code, ARMREG_LR, imm);
3473                         arm_mulw (code, dreg, sreg1, ARMREG_LR);
3474                         break;
3475                 case OP_MUL_IMM:
3476                 case OP_LMUL_IMM:
3477                         code = emit_imm (code, ARMREG_LR, imm);
3478                         arm_mulx (code, dreg, sreg1, ARMREG_LR);
3479                         break;
3480
3481                         /* CONVERSIONS */
3482                 case OP_ICONV_TO_I1:
3483                 case OP_LCONV_TO_I1:
3484                         arm_sxtbx (code, dreg, sreg1);
3485                         break;
3486                 case OP_ICONV_TO_I2:
3487                 case OP_LCONV_TO_I2:
3488                         arm_sxthx (code, dreg, sreg1);
3489                         break;
3490                 case OP_ICONV_TO_U1:
3491                 case OP_LCONV_TO_U1:
3492                         arm_uxtbw (code, dreg, sreg1);
3493                         break;
3494                 case OP_ICONV_TO_U2:
3495                 case OP_LCONV_TO_U2:
3496                         arm_uxthw (code, dreg, sreg1);
3497                         break;
3498
3499                         /* CSET */
3500                 case OP_CEQ:
3501                 case OP_ICEQ:
3502                 case OP_LCEQ:
3503                 case OP_CLT:
3504                 case OP_ICLT:
3505                 case OP_LCLT:
3506                 case OP_CGT:
3507                 case OP_ICGT:
3508                 case OP_LCGT:
3509                 case OP_CLT_UN:
3510                 case OP_ICLT_UN:
3511                 case OP_LCLT_UN:
3512                 case OP_CGT_UN:
3513                 case OP_ICGT_UN:
3514                 case OP_LCGT_UN:
3515                 case OP_ICNEQ:
3516                 case OP_ICGE:
3517                 case OP_ICLE:
3518                 case OP_ICGE_UN:
3519                 case OP_ICLE_UN: {
3520                         int cond;
3521
3522                         cond = opcode_to_armcond (ins->opcode);
3523                         arm_cset (code, cond, dreg);
3524                         break;
3525                 }
3526                 case OP_FCEQ:
3527                 case OP_FCLT:
3528                 case OP_FCLT_UN:
3529                 case OP_FCGT:
3530                 case OP_FCGT_UN:
3531                 case OP_FCNEQ:
3532                 case OP_FCLE:
3533                 case OP_FCGE: {
3534                         int cond;
3535
3536                         cond = opcode_to_armcond (ins->opcode);
3537                         arm_fcmpd (code, sreg1, sreg2);
3538                         arm_cset (code, cond, dreg);
3539                         break;
3540                 }
3541
3542                         /* MEMORY */
3543                 case OP_LOADI1_MEMBASE:
3544                         code = emit_ldrsbx (code, dreg, ins->inst_basereg, ins->inst_offset);
3545                         break;
3546                 case OP_LOADU1_MEMBASE:
3547                         code = emit_ldrb (code, dreg, ins->inst_basereg, ins->inst_offset);
3548                         break;
3549                 case OP_LOADI2_MEMBASE:
3550                         code = emit_ldrshx (code, dreg, ins->inst_basereg, ins->inst_offset);
3551                         break;
3552                 case OP_LOADU2_MEMBASE:
3553                         code = emit_ldrh (code, dreg, ins->inst_basereg, ins->inst_offset);
3554                         break;
3555                 case OP_LOADI4_MEMBASE:
3556                         code = emit_ldrswx (code, dreg, ins->inst_basereg, ins->inst_offset);
3557                         break;
3558                 case OP_LOADU4_MEMBASE:
3559                         code = emit_ldrw (code, dreg, ins->inst_basereg, ins->inst_offset);
3560                         break;
3561                 case OP_LOAD_MEMBASE:
3562                 case OP_LOADI8_MEMBASE:
3563                         code = emit_ldrx (code, dreg, ins->inst_basereg, ins->inst_offset);
3564                         break;
3565                 case OP_STOREI1_MEMBASE_IMM:
3566                 case OP_STOREI2_MEMBASE_IMM:
3567                 case OP_STOREI4_MEMBASE_IMM:
3568                 case OP_STORE_MEMBASE_IMM:
3569                 case OP_STOREI8_MEMBASE_IMM: {
3570                         int immreg;
3571
3572                         if (imm != 0) {
3573                                 code = emit_imm (code, ARMREG_LR, imm);
3574                                 immreg = ARMREG_LR;
3575                         } else {
3576                                 immreg = ARMREG_RZR;
3577                         }
3578
3579                         switch (ins->opcode) {
3580                         case OP_STOREI1_MEMBASE_IMM:
3581                                 code = emit_strb (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3582                                 break;
3583                         case OP_STOREI2_MEMBASE_IMM:
3584                                 code = emit_strh (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3585                                 break;
3586                         case OP_STOREI4_MEMBASE_IMM:
3587                                 code = emit_strw (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3588                                 break;
3589                         case OP_STORE_MEMBASE_IMM:
3590                         case OP_STOREI8_MEMBASE_IMM:
3591                                 code = emit_strx (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3592                                 break;
3593                         default:
3594                                 g_assert_not_reached ();
3595                                 break;
3596                         }
3597                         break;
3598                 }
3599                 case OP_STOREI1_MEMBASE_REG:
3600                         code = emit_strb (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3601                         break;
3602                 case OP_STOREI2_MEMBASE_REG:
3603                         code = emit_strh (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3604                         break;
3605                 case OP_STOREI4_MEMBASE_REG:
3606                         code = emit_strw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3607                         break;
3608                 case OP_STORE_MEMBASE_REG:
3609                 case OP_STOREI8_MEMBASE_REG:
3610                         code = emit_strx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3611                         break;
3612                 case OP_TLS_GET:
3613                         code = emit_tls_get (code, dreg, ins->inst_offset);
3614                         break;
3615                 case OP_TLS_SET:
3616                         code = emit_tls_set (code, sreg1, ins->inst_offset);
3617                         break;
3618                         /* Atomic */
3619                 case OP_MEMORY_BARRIER:
3620                         arm_dmb (code, 0);
3621                         break;
3622                 case OP_ATOMIC_ADD_I4: {
3623                         guint8 *buf [16];
3624
3625                         buf [0] = code;
3626                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3627                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3628                         arm_stlxrw (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3629                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3630
3631                         arm_dmb (code, 0);
3632                         arm_movx (code, dreg, ARMREG_IP0);
3633                         break;
3634                 }
3635                 case OP_ATOMIC_ADD_I8: {
3636                         guint8 *buf [16];
3637
3638                         buf [0] = code;
3639                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3640                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3641                         arm_stlxrx (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3642                         arm_cbnzx (code, ARMREG_IP1, buf [0]);
3643
3644                         arm_dmb (code, 0);
3645                         arm_movx (code, dreg, ARMREG_IP0);
3646                         break;
3647                 }
3648                 case OP_ATOMIC_EXCHANGE_I4: {
3649                         guint8 *buf [16];
3650
3651                         buf [0] = code;
3652                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3653                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3654                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3655
3656                         arm_dmb (code, 0);
3657                         arm_movx (code, dreg, ARMREG_IP0);
3658                         break;
3659                 }
3660                 case OP_ATOMIC_EXCHANGE_I8: {
3661                         guint8 *buf [16];
3662
3663                         buf [0] = code;
3664                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3665                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3666                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3667
3668                         arm_dmb (code, 0);
3669                         arm_movx (code, dreg, ARMREG_IP0);
3670                         break;
3671                 }
3672                 case OP_ATOMIC_CAS_I4: {
3673                         guint8 *buf [16];
3674
3675                         /* sreg2 is the value, sreg3 is the comparand */
3676                         buf [0] = code;
3677                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3678                         arm_cmpw (code, ARMREG_IP0, ins->sreg3);
3679                         buf [1] = code;
3680                         arm_bcc (code, ARMCOND_NE, 0);
3681                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3682                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3683                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3684
3685                         arm_dmb (code, 0);
3686                         arm_movx (code, dreg, ARMREG_IP0);
3687                         break;
3688                 }
3689                 case OP_ATOMIC_CAS_I8: {
3690                         guint8 *buf [16];
3691
3692                         buf [0] = code;
3693                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3694                         arm_cmpx (code, ARMREG_IP0, ins->sreg3);
3695                         buf [1] = code;
3696                         arm_bcc (code, ARMCOND_NE, 0);
3697                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3698                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3699                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3700
3701                         arm_dmb (code, 0);
3702                         arm_movx (code, dreg, ARMREG_IP0);
3703                         break;
3704                 }
3705                 case OP_ATOMIC_LOAD_I1: {
3706                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3707                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3708                                 arm_dmb (code, 0);
3709                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3710                         arm_sxtbx (code, ins->dreg, ins->dreg);
3711                         break;
3712                 }
3713                 case OP_ATOMIC_LOAD_U1: {
3714                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3715                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3716                                 arm_dmb (code, 0);
3717                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3718                         arm_uxtbx (code, ins->dreg, ins->dreg);
3719                         break;
3720                 }
3721                 case OP_ATOMIC_LOAD_I2: {
3722                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3723                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3724                                 arm_dmb (code, 0);
3725                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3726                         arm_sxthx (code, ins->dreg, ins->dreg);
3727                         break;
3728                 }
3729                 case OP_ATOMIC_LOAD_U2: {
3730                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3731                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3732                                 arm_dmb (code, 0);
3733                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3734                         arm_uxthx (code, ins->dreg, ins->dreg);
3735                         break;
3736                 }
3737                 case OP_ATOMIC_LOAD_I4: {
3738                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3739                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3740                                 arm_dmb (code, 0);
3741                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3742                         arm_sxtwx (code, ins->dreg, ins->dreg);
3743                         break;
3744                 }
3745                 case OP_ATOMIC_LOAD_U4: {
3746                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3747                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3748                                 arm_dmb (code, 0);
3749                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3750                         arm_movw (code, ins->dreg, ins->dreg); /* Clear upper half of the register. */
3751                         break;
3752                 }
3753                 case OP_ATOMIC_LOAD_I8:
3754                 case OP_ATOMIC_LOAD_U8: {
3755                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3756                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3757                                 arm_dmb (code, 0);
3758                         arm_ldarx (code, ins->dreg, ARMREG_LR);
3759                         break;
3760                 }
3761                 case OP_ATOMIC_LOAD_R4: {
3762                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3763                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3764                                 arm_dmb (code, 0);
3765                         if (cfg->r4fp) {
3766                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3767                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3768                         } else {
3769                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3770                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3771                                 arm_fcvt_sd (code, ins->dreg, FP_TEMP_REG);
3772                         }
3773                         break;
3774                 }
3775                 case OP_ATOMIC_LOAD_R8: {
3776                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3777                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3778                                 arm_dmb (code, 0);
3779                         arm_ldarx (code, ARMREG_LR, ARMREG_LR);
3780                         arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3781                         break;
3782                 }
3783                 case OP_ATOMIC_STORE_I1:
3784                 case OP_ATOMIC_STORE_U1: {
3785                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3786                         arm_stlrb (code, ARMREG_LR, ins->sreg1);
3787                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3788                                 arm_dmb (code, 0);
3789                         break;
3790                 }
3791                 case OP_ATOMIC_STORE_I2:
3792                 case OP_ATOMIC_STORE_U2: {
3793                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3794                         arm_stlrh (code, ARMREG_LR, ins->sreg1);
3795                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3796                                 arm_dmb (code, 0);
3797                         break;
3798                 }
3799                 case OP_ATOMIC_STORE_I4:
3800                 case OP_ATOMIC_STORE_U4: {
3801                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3802                         arm_stlrw (code, ARMREG_LR, ins->sreg1);
3803                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3804                                 arm_dmb (code, 0);
3805                         break;
3806                 }
3807                 case OP_ATOMIC_STORE_I8:
3808                 case OP_ATOMIC_STORE_U8: {
3809                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3810                         arm_stlrx (code, ARMREG_LR, ins->sreg1);
3811                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3812                                 arm_dmb (code, 0);
3813                         break;
3814                 }
3815                 case OP_ATOMIC_STORE_R4: {
3816                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3817                         if (cfg->r4fp) {
3818                                 arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3819                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3820                         } else {
3821                                 arm_fcvt_ds (code, FP_TEMP_REG, ins->sreg1);
3822                                 arm_fmov_double_to_rx (code, ARMREG_IP0, FP_TEMP_REG);
3823                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3824                         }
3825                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3826                                 arm_dmb (code, 0);
3827                         break;
3828                 }
3829                 case OP_ATOMIC_STORE_R8: {
3830                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3831                         arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3832                         arm_stlrx (code, ARMREG_LR, ARMREG_IP0);
3833                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3834                                 arm_dmb (code, 0);
3835                         break;
3836                 }
3837
3838                         /* FP */
3839                 case OP_R8CONST: {
3840                         guint64 imm = *(guint64*)ins->inst_p0;
3841
3842                         if (imm == 0) {
3843                                 arm_fmov_rx_to_double (code, dreg, ARMREG_RZR);
3844                         } else {
3845                                 code = emit_imm64 (code, ARMREG_LR, imm);
3846                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3847                         }
3848                         break;
3849                 }
3850                 case OP_R4CONST: {
3851                         guint64 imm = *(guint32*)ins->inst_p0;
3852
3853                         code = emit_imm64 (code, ARMREG_LR, imm);
3854                         if (cfg->r4fp) {
3855                                 arm_fmov_rx_to_double (code, dreg, ARMREG_LR);
3856                         } else {
3857                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3858                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3859                         }
3860                         break;
3861                 }
3862                 case OP_LOADR8_MEMBASE:
3863                         code = emit_ldrfpx (code, dreg, ins->inst_basereg, ins->inst_offset);
3864                         break;
3865                 case OP_LOADR4_MEMBASE:
3866                         if (cfg->r4fp) {
3867                                 code = emit_ldrfpw (code, dreg, ins->inst_basereg, ins->inst_offset);
3868                         } else {
3869                                 code = emit_ldrfpw (code, FP_TEMP_REG, ins->inst_basereg, ins->inst_offset);
3870                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3871                         }
3872                         break;
3873                 case OP_STORER8_MEMBASE_REG:
3874                         code = emit_strfpx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3875                         break;
3876                 case OP_STORER4_MEMBASE_REG:
3877                         if (cfg->r4fp) {
3878                                 code = emit_strfpw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3879                         } else {
3880                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3881                                 code = emit_strfpw (code, FP_TEMP_REG, ins->inst_destbasereg, ins->inst_offset);
3882                         }
3883                         break;
3884                 case OP_FMOVE:
3885                         if (dreg != sreg1)
3886                                 arm_fmovd (code, dreg, sreg1);
3887                         break;
3888                 case OP_RMOVE:
3889                         if (dreg != sreg1)
3890                                 arm_fmovs (code, dreg, sreg1);
3891                         break;
3892                 case OP_MOVE_F_TO_I4:
3893                         if (cfg->r4fp) {
3894                                 arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3895                         } else {
3896                                 arm_fcvt_ds (code, ins->dreg, ins->sreg1);
3897                                 arm_fmov_double_to_rx (code, ins->dreg, ins->dreg);
3898                         }
3899                         break;
3900                 case OP_MOVE_I4_TO_F:
3901                         if (cfg->r4fp) {
3902                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3903                         } else {
3904                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3905                                 arm_fcvt_sd (code, ins->dreg, ins->dreg);
3906                         }
3907                         break;
3908                 case OP_MOVE_F_TO_I8:
3909                         arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3910                         break;
3911                 case OP_MOVE_I8_TO_F:
3912                         arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3913                         break;
3914                 case OP_FCOMPARE:
3915                         arm_fcmpd (code, sreg1, sreg2);
3916                         break;
3917                 case OP_RCOMPARE:
3918                         arm_fcmps (code, sreg1, sreg2);
3919                         break;
3920                 case OP_FCONV_TO_I1:
3921                         arm_fcvtzs_dx (code, dreg, sreg1);
3922                         arm_sxtbx (code, dreg, dreg);
3923                         break;
3924                 case OP_FCONV_TO_U1:
3925                         arm_fcvtzu_dx (code, dreg, sreg1);
3926                         arm_uxtbw (code, dreg, dreg);
3927                         break;
3928                 case OP_FCONV_TO_I2:
3929                         arm_fcvtzs_dx (code, dreg, sreg1);
3930                         arm_sxthx (code, dreg, dreg);
3931                         break;
3932                 case OP_FCONV_TO_U2:
3933                         arm_fcvtzu_dx (code, dreg, sreg1);
3934                         arm_uxthw (code, dreg, dreg);
3935                         break;
3936                 case OP_FCONV_TO_I4:
3937                         arm_fcvtzs_dx (code, dreg, sreg1);
3938                         arm_sxtwx (code, dreg, dreg);
3939                         break;
3940                 case OP_FCONV_TO_U4:
3941                         arm_fcvtzu_dx (code, dreg, sreg1);
3942                         break;
3943                 case OP_FCONV_TO_I8:
3944                         arm_fcvtzs_dx (code, dreg, sreg1);
3945                         break;
3946                 case OP_FCONV_TO_U8:
3947                         arm_fcvtzu_dx (code, dreg, sreg1);
3948                         break;
3949                 case OP_FCONV_TO_R4:
3950                         if (cfg->r4fp) {
3951                                 arm_fcvt_ds (code, dreg, sreg1);
3952                         } else {
3953                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3954                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3955                         }
3956                         break;
3957                 case OP_ICONV_TO_R4:
3958                         if (cfg->r4fp) {
3959                                 arm_scvtf_rw_to_s (code, dreg, sreg1);
3960                         } else {
3961                                 arm_scvtf_rw_to_s (code, FP_TEMP_REG, sreg1);
3962                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3963                         }
3964                         break;
3965                 case OP_LCONV_TO_R4:
3966                         if (cfg->r4fp) {
3967                                 arm_scvtf_rx_to_s (code, dreg, sreg1);
3968                         } else {
3969                                 arm_scvtf_rx_to_s (code, FP_TEMP_REG, sreg1);
3970                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3971                         }
3972                         break;
3973                 case OP_ICONV_TO_R8:
3974                         arm_scvtf_rw_to_d (code, dreg, sreg1);
3975                         break;
3976                 case OP_LCONV_TO_R8:
3977                         arm_scvtf_rx_to_d (code, dreg, sreg1);
3978                         break;
3979                 case OP_ICONV_TO_R_UN:
3980                         arm_ucvtf_rw_to_d (code, dreg, sreg1);
3981                         break;
3982                 case OP_LCONV_TO_R_UN:
3983                         arm_ucvtf_rx_to_d (code, dreg, sreg1);
3984                         break;
3985                 case OP_FADD:
3986                         arm_fadd_d (code, dreg, sreg1, sreg2);
3987                         break;
3988                 case OP_FSUB:
3989                         arm_fsub_d (code, dreg, sreg1, sreg2);
3990                         break;
3991                 case OP_FMUL:
3992                         arm_fmul_d (code, dreg, sreg1, sreg2);
3993                         break;
3994                 case OP_FDIV:
3995                         arm_fdiv_d (code, dreg, sreg1, sreg2);
3996                         break;
3997                 case OP_FREM:
3998                         /* Emulated */
3999                         g_assert_not_reached ();
4000                         break;
4001                 case OP_FNEG:
4002                         arm_fneg_d (code, dreg, sreg1);
4003                         break;
4004                 case OP_ARM_SETFREG_R4:
4005                         arm_fcvt_ds (code, dreg, sreg1);
4006                         break;
4007                 case OP_CKFINITE:
4008                         /* Check for infinity */
4009                         code = emit_imm64 (code, ARMREG_LR, 0x7fefffffffffffffLL);
4010                         arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
4011                         arm_fabs_d (code, FP_TEMP_REG2, sreg1);
4012                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG);
4013                         code = emit_cond_exc (cfg, code, OP_COND_EXC_GT, "ArithmeticException");
4014                         /* Check for nans */
4015                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG2);
4016                         code = emit_cond_exc (cfg, code, OP_COND_EXC_OV, "ArithmeticException");
4017                         arm_fmovd (code, dreg, sreg1);
4018                         break;
4019
4020                         /* R4 */
4021                 case OP_RADD:
4022                         arm_fadd_s (code, dreg, sreg1, sreg2);
4023                         break;
4024                 case OP_RSUB:
4025                         arm_fsub_s (code, dreg, sreg1, sreg2);
4026                         break;
4027                 case OP_RMUL:
4028                         arm_fmul_s (code, dreg, sreg1, sreg2);
4029                         break;
4030                 case OP_RDIV:
4031                         arm_fdiv_s (code, dreg, sreg1, sreg2);
4032                         break;
4033                 case OP_RNEG:
4034                         arm_fneg_s (code, dreg, sreg1);
4035                         break;
4036                 case OP_RCONV_TO_I1:
4037                         arm_fcvtzs_sx (code, dreg, sreg1);
4038                         arm_sxtbx (code, dreg, dreg);
4039                         break;
4040                 case OP_RCONV_TO_U1:
4041                         arm_fcvtzu_sx (code, dreg, sreg1);
4042                         arm_uxtbw (code, dreg, dreg);
4043                         break;
4044                 case OP_RCONV_TO_I2:
4045                         arm_fcvtzs_sx (code, dreg, sreg1);
4046                         arm_sxthx (code, dreg, dreg);
4047                         break;
4048                 case OP_RCONV_TO_U2:
4049                         arm_fcvtzu_sx (code, dreg, sreg1);
4050                         arm_uxthw (code, dreg, dreg);
4051                         break;
4052                 case OP_RCONV_TO_I4:
4053                         arm_fcvtzs_sx (code, dreg, sreg1);
4054                         arm_sxtwx (code, dreg, dreg);
4055                         break;
4056                 case OP_RCONV_TO_U4:
4057                         arm_fcvtzu_sx (code, dreg, sreg1);
4058                         break;
4059                 case OP_RCONV_TO_I8:
4060                         arm_fcvtzs_sx (code, dreg, sreg1);
4061                         break;
4062                 case OP_RCONV_TO_U8:
4063                         arm_fcvtzu_sx (code, dreg, sreg1);
4064                         break;
4065                 case OP_RCONV_TO_R8:
4066                         arm_fcvt_sd (code, dreg, sreg1);
4067                         break;
4068                 case OP_RCONV_TO_R4:
4069                         if (dreg != sreg1)
4070                                 arm_fmovs (code, dreg, sreg1);
4071                         break;
4072                 case OP_RCEQ:
4073                 case OP_RCLT:
4074                 case OP_RCLT_UN:
4075                 case OP_RCGT:
4076                 case OP_RCGT_UN:
4077                 case OP_RCNEQ:
4078                 case OP_RCLE:
4079                 case OP_RCGE: {
4080                         int cond;
4081
4082                         cond = opcode_to_armcond (ins->opcode);
4083                         arm_fcmps (code, sreg1, sreg2);
4084                         arm_cset (code, cond, dreg);
4085                         break;
4086                 }
4087
4088                         /* CALLS */
4089                 case OP_VOIDCALL:
4090                 case OP_CALL:
4091                 case OP_LCALL:
4092                 case OP_FCALL:
4093                 case OP_RCALL:
4094                 case OP_VCALL2:
4095                         call = (MonoCallInst*)ins;
4096                         if (ins->flags & MONO_INST_HAS_METHOD)
4097                                 code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
4098                         else
4099                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
4100                         code = emit_move_return_value (cfg, code, ins);
4101                         break;
4102                 case OP_VOIDCALL_REG:
4103                 case OP_CALL_REG:
4104                 case OP_LCALL_REG:
4105                 case OP_FCALL_REG:
4106                 case OP_RCALL_REG:
4107                 case OP_VCALL2_REG:
4108                         arm_blrx (code, sreg1);
4109                         code = emit_move_return_value (cfg, code, ins);
4110                         break;
4111                 case OP_VOIDCALL_MEMBASE:
4112                 case OP_CALL_MEMBASE:
4113                 case OP_LCALL_MEMBASE:
4114                 case OP_FCALL_MEMBASE:
4115                 case OP_RCALL_MEMBASE:
4116                 case OP_VCALL2_MEMBASE:
4117                         code = emit_ldrx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4118                         arm_blrx (code, ARMREG_IP0);
4119                         code = emit_move_return_value (cfg, code, ins);
4120                         break;
4121                 case OP_TAILCALL: {
4122                         MonoCallInst *call = (MonoCallInst*)ins;
4123
4124                         g_assert (!cfg->method->save_lmf);
4125
4126                         // FIXME: Copy stack arguments
4127
4128                         /* Restore registers */
4129                         code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4130
4131                         /* Destroy frame */
4132                         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4133
4134                         if (cfg->compile_aot) {
4135                                 /* This is not a PLT patch */
4136                                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4137                                 arm_brx (code, ARMREG_IP0);
4138                         } else {
4139                                 mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method, MONO_R_ARM64_B);
4140                                 arm_b (code, code);
4141                                 cfg->thunk_area += THUNK_SIZE;
4142                         }
4143                         ins->flags |= MONO_INST_GC_CALLSITE;
4144                         ins->backend.pc_offset = code - cfg->native_code;
4145                         break;
4146                 }
4147                 case OP_ARGLIST:
4148                         g_assert (cfg->arch.cinfo);
4149                         code = emit_addx_imm (code, ARMREG_IP0, cfg->arch.args_reg, ((CallInfo*)cfg->arch.cinfo)->sig_cookie.offset);
4150                         arm_strx (code, ARMREG_IP0, sreg1, 0);
4151                         break;
4152                 case OP_DYN_CALL: {
4153                         MonoInst *var = cfg->dyn_call_var;
4154                         guint8 *labels [16];
4155                         int i;
4156
4157                         /*
4158                          * sreg1 points to a DynCallArgs structure initialized by mono_arch_start_dyn_call ().
4159                          * sreg2 is the function to call.
4160                          */
4161
4162                         g_assert (var->opcode == OP_REGOFFSET);
4163
4164                         arm_movx (code, ARMREG_LR, sreg1);
4165                         arm_movx (code, ARMREG_IP1, sreg2);
4166
4167                         /* Save args buffer */
4168                         code = emit_strx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4169
4170                         /* Set fp argument regs */
4171                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpargs));
4172                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4173                         labels [0] = code;
4174                         arm_bcc (code, ARMCOND_EQ, 0);
4175                         for (i = 0; i < 8; ++i)
4176                                 code = emit_ldrfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4177                         arm_patch_rel (labels [0], code, MONO_R_ARM64_BCC);
4178
4179                         /* Set stack args */
4180                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
4181                                 code = emit_ldrx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, regs) + ((PARAM_REGS + 1 + i) * sizeof (mgreg_t)));
4182                                 code = emit_strx (code, ARMREG_R0, ARMREG_SP, i * sizeof (mgreg_t));
4183                         }
4184
4185                         /* Set argument registers + r8 */
4186                         code = mono_arm_emit_load_regarray (code, 0x1ff, ARMREG_LR, 0);
4187
4188                         /* Make the call */
4189                         arm_blrx (code, ARMREG_IP1);
4190
4191                         /* Save result */
4192                         code = emit_ldrx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4193                         arm_strx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res));
4194                         arm_strx (code, ARMREG_R1, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res2));
4195                         /* Save fp result */
4196                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpret));
4197                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4198                         labels [1] = code;
4199                         arm_bcc (code, ARMCOND_EQ, 0);
4200                         for (i = 0; i < 8; ++i)
4201                                 code = emit_strfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4202                         arm_patch_rel (labels [1], code, MONO_R_ARM64_BCC);
4203                         break;
4204                 }
4205
4206                 case OP_GENERIC_CLASS_INIT: {
4207                         int byte_offset;
4208                         guint8 *jump;
4209
4210                         byte_offset = MONO_STRUCT_OFFSET (MonoVTable, initialized);
4211
4212                         /* Load vtable->initialized */
4213                         arm_ldrsbx (code, ARMREG_IP0, sreg1, byte_offset);
4214                         jump = code;
4215                         arm_cbnzx (code, ARMREG_IP0, 0);
4216
4217                         /* Slowpath */
4218                         g_assert (sreg1 == ARMREG_R0);
4219                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4220                                                           (gpointer)"mono_generic_class_init");
4221
4222                         mono_arm_patch (jump, code, MONO_R_ARM64_CBZ);
4223                         break;
4224                 }
4225
4226                 case OP_CHECK_THIS:
4227                         arm_ldrx (code, ARMREG_LR, sreg1, 0);
4228                         break;
4229                 case OP_NOT_NULL:
4230                 case OP_NOT_REACHED:
4231                 case OP_DUMMY_USE:
4232                         break;
4233                 case OP_IL_SEQ_POINT:
4234                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4235                         break;
4236
4237                         /* EH */
4238                 case OP_COND_EXC_C:
4239                 case OP_COND_EXC_IC:
4240                 case OP_COND_EXC_OV:
4241                 case OP_COND_EXC_IOV:
4242                 case OP_COND_EXC_NC:
4243                 case OP_COND_EXC_INC:
4244                 case OP_COND_EXC_NO:
4245                 case OP_COND_EXC_INO:
4246                 case OP_COND_EXC_EQ:
4247                 case OP_COND_EXC_IEQ:
4248                 case OP_COND_EXC_NE_UN:
4249                 case OP_COND_EXC_INE_UN:
4250                 case OP_COND_EXC_ILT:
4251                 case OP_COND_EXC_LT:
4252                 case OP_COND_EXC_ILT_UN:
4253                 case OP_COND_EXC_LT_UN:
4254                 case OP_COND_EXC_IGT:
4255                 case OP_COND_EXC_GT:
4256                 case OP_COND_EXC_IGT_UN:
4257                 case OP_COND_EXC_GT_UN:
4258                 case OP_COND_EXC_IGE:
4259                 case OP_COND_EXC_GE:
4260                 case OP_COND_EXC_IGE_UN:
4261                 case OP_COND_EXC_GE_UN:
4262                 case OP_COND_EXC_ILE:
4263                 case OP_COND_EXC_LE:
4264                 case OP_COND_EXC_ILE_UN:
4265                 case OP_COND_EXC_LE_UN:
4266                         code = emit_cond_exc (cfg, code, ins->opcode, ins->inst_p1);
4267                         break;
4268                 case OP_THROW:
4269                         if (sreg1 != ARMREG_R0)
4270                                 arm_movx (code, ARMREG_R0, sreg1);
4271                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4272                                                           (gpointer)"mono_arch_throw_exception");
4273                         break;
4274                 case OP_RETHROW:
4275                         if (sreg1 != ARMREG_R0)
4276                                 arm_movx (code, ARMREG_R0, sreg1);
4277                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4278                                                           (gpointer)"mono_arch_rethrow_exception");
4279                         break;
4280                 case OP_CALL_HANDLER:
4281                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_BL);
4282                         arm_bl (code, 0);
4283                         cfg->thunk_area += THUNK_SIZE;
4284                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
4285                         break;
4286                 case OP_START_HANDLER: {
4287                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4288
4289                         /* Save caller address */
4290                         code = emit_strx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4291
4292                         /*
4293                          * Reserve a param area, see test_0_finally_param_area ().
4294                          * This is needed because the param area is not set up when
4295                          * we are called from EH code.
4296                          */
4297                         if (cfg->param_area)
4298                                 code = emit_subx_sp_imm (code, cfg->param_area);
4299                         break;
4300                 }
4301                 case OP_ENDFINALLY:
4302                 case OP_ENDFILTER: {
4303                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4304
4305                         if (cfg->param_area)
4306                                 code = emit_addx_sp_imm (code, cfg->param_area);
4307
4308                         if (ins->opcode == OP_ENDFILTER && sreg1 != ARMREG_R0)
4309                                 arm_movx (code, ARMREG_R0, sreg1);
4310
4311                         /* Return to either after the branch in OP_CALL_HANDLER, or to the EH code */
4312                         code = emit_ldrx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4313                         arm_brx (code, ARMREG_LR);
4314                         break;
4315                 }
4316                 case OP_GET_EX_OBJ:
4317                         if (ins->dreg != ARMREG_R0)
4318                                 arm_movx (code, ins->dreg, ARMREG_R0);
4319                         break;
4320                 case OP_GC_SAFE_POINT: {
4321 #if defined (USE_COOP_GC)
4322                         guint8 *buf [1];
4323
4324                         arm_ldrx (code, ARMREG_IP1, ins->sreg1, 0);
4325                         /* Call it if it is non-null */
4326                         buf [0] = code;
4327                         arm_cbzx (code, ARMREG_IP1, 0);
4328                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
4329                         mono_arm_patch (buf [0], code, MONO_R_ARM64_CBZ);
4330 #endif
4331                         break;
4332                 }
4333
4334                 default:
4335                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
4336                         g_assert_not_reached ();
4337                 }
4338
4339                 if ((cfg->opt & MONO_OPT_BRANCH) && ((code - cfg->native_code - offset) > max_len)) {
4340                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4341                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
4342                         g_assert_not_reached ();
4343                 }
4344         }
4345
4346         /*
4347          * If the compiled code size is larger than the bcc displacement (19 bits signed),
4348          * insert branch islands between/inside basic blocks.
4349          */
4350         if (cfg->arch.cond_branch_islands)
4351                 code = emit_branch_island (cfg, code, start_offset);
4352
4353         cfg->code_len = code - cfg->native_code;
4354 }
4355
4356 static guint8*
4357 emit_move_args (MonoCompile *cfg, guint8 *code)
4358 {
4359         MonoInst *ins;
4360         CallInfo *cinfo;
4361         ArgInfo *ainfo;
4362         int i, part;
4363
4364         cinfo = cfg->arch.cinfo;
4365         g_assert (cinfo);
4366         for (i = 0; i < cinfo->nargs; ++i) {
4367                 ainfo = cinfo->args + i;
4368                 ins = cfg->args [i];
4369
4370                 if (ins->opcode == OP_REGVAR) {
4371                         switch (ainfo->storage) {
4372                         case ArgInIReg:
4373                                 arm_movx (code, ins->dreg, ainfo->reg);
4374                                 break;
4375                         case ArgOnStack:
4376                                 switch (ainfo->slot_size) {
4377                                 case 1:
4378                                         if (ainfo->sign)
4379                                                 code = emit_ldrsbx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4380                                         else
4381                                                 code = emit_ldrb (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4382                                         break;
4383                                 case 2:
4384                                         if (ainfo->sign)
4385                                                 code = emit_ldrshx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4386                                         else
4387                                                 code = emit_ldrh (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4388                                         break;
4389                                 case 4:
4390                                         if (ainfo->sign)
4391                                                 code = emit_ldrswx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4392                                         else
4393                                                 code = emit_ldrw (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4394                                         break;
4395                                 default:
4396                                         code = emit_ldrx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4397                                         break;
4398                                 }
4399                                 break;
4400                         default:
4401                                 g_assert_not_reached ();
4402                                 break;
4403                         }
4404                 } else {
4405                         if (ainfo->storage != ArgVtypeByRef && ainfo->storage != ArgVtypeByRefOnStack)
4406                                 g_assert (ins->opcode == OP_REGOFFSET);
4407
4408                         switch (ainfo->storage) {
4409                         case ArgInIReg:
4410                                 /* Stack slots for arguments have size 8 */
4411                                 code = emit_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4412                                 break;
4413                         case ArgInFReg:
4414                                 code = emit_strfpx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4415                                 break;
4416                         case ArgInFRegR4:
4417                                 code = emit_strfpw (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4418                                 break;
4419                         case ArgOnStack:
4420                         case ArgOnStackR4:
4421                         case ArgOnStackR8:
4422                         case ArgVtypeByRefOnStack:
4423                         case ArgVtypeOnStack:
4424                                 break;
4425                         case ArgVtypeByRef: {
4426                                 MonoInst *addr_arg = ins->inst_left;
4427
4428                                 if (ainfo->gsharedvt) {
4429                                         g_assert (ins->opcode == OP_GSHAREDVT_ARG_REGOFFSET);
4430                                         arm_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4431                                 } else {
4432                                         g_assert (ins->opcode == OP_VTARG_ADDR);
4433                                         g_assert (addr_arg->opcode == OP_REGOFFSET);
4434                                         arm_strx (code, ainfo->reg, addr_arg->inst_basereg, addr_arg->inst_offset);
4435                                 }
4436                                 break;
4437                         }
4438                         case ArgVtypeInIRegs:
4439                                 for (part = 0; part < ainfo->nregs; part ++) {
4440                                         code = emit_strx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + (part * 8));
4441                                 }
4442                                 break;
4443                         case ArgHFA:
4444                                 for (part = 0; part < ainfo->nregs; part ++) {
4445                                         if (ainfo->esize == 4)
4446                                                 code = emit_strfpw (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4447                                         else
4448                                                 code = emit_strfpx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4449                                 }
4450                                 break;
4451                         default:
4452                                 g_assert_not_reached ();
4453                                 break;
4454                         }
4455                 }
4456         }
4457
4458         return code;
4459 }
4460
4461 /*
4462  * emit_store_regarray:
4463  *
4464  *   Emit code to store the registers in REGS into the appropriate elements of
4465  * the register array at BASEREG+OFFSET.
4466  */
4467 static __attribute__ ((__warn_unused_result__)) guint8*
4468 emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4469 {
4470         int i;
4471
4472         for (i = 0; i < 32; ++i) {
4473                 if (regs & (1 << i)) {
4474                         if (i + 1 < 32 && (regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4475                                 arm_stpx (code, i, i + 1, basereg, offset + (i * 8));
4476                                 i++;
4477                         } else if (i == ARMREG_SP) {
4478                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4479                                 arm_strx (code, ARMREG_IP1, basereg, offset + (i * 8));
4480                         } else {
4481                                 arm_strx (code, i, basereg, offset + (i * 8));
4482                         }
4483                 }
4484         }
4485         return code;
4486 }
4487
4488 /*
4489  * emit_load_regarray:
4490  *
4491  *   Emit code to load the registers in REGS from the appropriate elements of
4492  * the register array at BASEREG+OFFSET.
4493  */
4494 static __attribute__ ((__warn_unused_result__)) guint8*
4495 emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4496 {
4497         int i;
4498
4499         for (i = 0; i < 32; ++i) {
4500                 if (regs & (1 << i)) {
4501                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4502                                 if (offset + (i * 8) < 500)
4503                                         arm_ldpx (code, i, i + 1, basereg, offset + (i * 8));
4504                                 else {
4505                                         code = emit_ldrx (code, i, basereg, offset + (i * 8));
4506                                         code = emit_ldrx (code, i + 1, basereg, offset + ((i + 1) * 8));
4507                                 }
4508                                 i++;
4509                         } else if (i == ARMREG_SP) {
4510                                 g_assert_not_reached ();
4511                         } else {
4512                                 code = emit_ldrx (code, i, basereg, offset + (i * 8));
4513                         }
4514                 }
4515         }
4516         return code;
4517 }
4518
4519 /*
4520  * emit_store_regset:
4521  *
4522  *   Emit code to store the registers in REGS into consecutive memory locations starting
4523  * at BASEREG+OFFSET.
4524  */
4525 static __attribute__ ((__warn_unused_result__)) guint8*
4526 emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4527 {
4528         int i, pos;
4529
4530         pos = 0;
4531         for (i = 0; i < 32; ++i) {
4532                 if (regs & (1 << i)) {
4533                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4534                                 arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4535                                 i++;
4536                                 pos++;
4537                         } else if (i == ARMREG_SP) {
4538                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4539                                 arm_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4540                         } else {
4541                                 arm_strx (code, i, basereg, offset + (pos * 8));
4542                         }
4543                         pos++;
4544                 }
4545         }
4546         return code;
4547 }
4548
4549 /*
4550  * emit_load_regset:
4551  *
4552  *   Emit code to load the registers in REGS from consecutive memory locations starting
4553  * at BASEREG+OFFSET.
4554  */
4555 static __attribute__ ((__warn_unused_result__)) guint8*
4556 emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset)
4557 {
4558         int i, pos;
4559
4560         pos = 0;
4561         for (i = 0; i < 32; ++i) {
4562                 if (regs & (1 << i)) {
4563                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4564                                 arm_ldpx (code, i, i + 1, basereg, offset + (pos * 8));
4565                                 i++;
4566                                 pos++;
4567                         } else if (i == ARMREG_SP) {
4568                                 g_assert_not_reached ();
4569                         } else {
4570                                 arm_ldrx (code, i, basereg, offset + (pos * 8));
4571                         }
4572                         pos++;
4573                 }
4574         }
4575         return code;
4576 }
4577
4578 __attribute__ ((__warn_unused_result__)) guint8*
4579 mono_arm_emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4580 {
4581         return emit_load_regarray (code, regs, basereg, offset);
4582 }
4583
4584 __attribute__ ((__warn_unused_result__)) guint8*
4585 mono_arm_emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4586 {
4587         return emit_store_regarray (code, regs, basereg, offset);
4588 }
4589
4590 __attribute__ ((__warn_unused_result__)) guint8*
4591 mono_arm_emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4592 {
4593         return emit_store_regset (code, regs, basereg, offset);
4594 }
4595
4596 /* Same as emit_store_regset, but emit unwind info too */
4597 /* CFA_OFFSET is the offset between the CFA and basereg */
4598 static __attribute__ ((__warn_unused_result__)) guint8*
4599 emit_store_regset_cfa (MonoCompile *cfg, guint8 *code, guint64 regs, int basereg, int offset, int cfa_offset, guint64 no_cfa_regset)
4600 {
4601         int i, j, pos, nregs;
4602         guint32 cfa_regset = regs & ~no_cfa_regset;
4603
4604         pos = 0;
4605         for (i = 0; i < 32; ++i) {
4606                 nregs = 1;
4607                 if (regs & (1 << i)) {
4608                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4609                                 if (offset < 256) {
4610                                         arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4611                                 } else {
4612                                         code = emit_strx (code, i, basereg, offset + (pos * 8));
4613                                         code = emit_strx (code, i + 1, basereg, offset + (pos * 8) + 8);
4614                                 }
4615                                 nregs = 2;
4616                         } else if (i == ARMREG_SP) {
4617                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4618                                 code = emit_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4619                         } else {
4620                                 code = emit_strx (code, i, basereg, offset + (pos * 8));
4621                         }
4622
4623                         for (j = 0; j < nregs; ++j) {
4624                                 if (cfa_regset & (1 << (i + j)))
4625                                         mono_emit_unwind_op_offset (cfg, code, i + j, (- cfa_offset) + offset + ((pos + j) * 8));
4626                         }
4627
4628                         i += nregs - 1;
4629                         pos += nregs;
4630                 }
4631         }
4632         return code;
4633 }
4634
4635 /*
4636  * emit_setup_lmf:
4637  *
4638  *   Emit code to initialize an LMF structure at LMF_OFFSET.
4639  * Clobbers ip0/ip1.
4640  */
4641 static guint8*
4642 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
4643 {
4644         /*
4645          * The LMF should contain all the state required to be able to reconstruct the machine state
4646          * at the current point of execution. Since the LMF is only read during EH, only callee
4647          * saved etc. registers need to be saved.
4648          * FIXME: Save callee saved fp regs, JITted code doesn't use them, but native code does, and they
4649          * need to be restored during EH.
4650          */
4651
4652         /* pc */
4653         arm_adrx (code, ARMREG_LR, code);
4654         code = emit_strx (code, ARMREG_LR, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, pc));
4655         /* gregs + fp + sp */
4656         /* Don't emit unwind info for sp/fp, they are already handled in the prolog */
4657         code = emit_store_regset_cfa (cfg, code, MONO_ARCH_LMF_REGS, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs), cfa_offset, (1 << ARMREG_FP) | (1 << ARMREG_SP));
4658
4659         return code;
4660 }
4661
4662 guint8 *
4663 mono_arch_emit_prolog (MonoCompile *cfg)
4664 {
4665         MonoMethod *method = cfg->method;
4666         MonoMethodSignature *sig;
4667         MonoBasicBlock *bb;
4668         guint8 *code;
4669         int cfa_offset, max_offset;
4670
4671         sig = mono_method_signature (method);
4672         cfg->code_size = 256 + sig->param_count * 64;
4673         code = cfg->native_code = g_malloc (cfg->code_size);
4674
4675         /* This can be unaligned */
4676         cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
4677
4678         /*
4679          * - Setup frame
4680          */
4681         cfa_offset = 0;
4682         mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, 0);
4683
4684         /* Setup frame */
4685         if (arm_is_ldpx_imm (-cfg->stack_offset)) {
4686                 arm_stpx_pre (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, -cfg->stack_offset);
4687         } else {
4688                 /* sp -= cfg->stack_offset */
4689                 /* This clobbers ip0/ip1 */
4690                 code = emit_subx_sp_imm (code, cfg->stack_offset);
4691                 arm_stpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
4692         }
4693         cfa_offset += cfg->stack_offset;
4694         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
4695         mono_emit_unwind_op_offset (cfg, code, ARMREG_FP, (- cfa_offset) + 0);
4696         mono_emit_unwind_op_offset (cfg, code, ARMREG_LR, (- cfa_offset) + 8);
4697         arm_movspx (code, ARMREG_FP, ARMREG_SP);
4698         mono_emit_unwind_op_def_cfa_reg (cfg, code, ARMREG_FP);
4699         if (cfg->param_area) {
4700                 /* The param area is below the frame pointer */
4701                 code = emit_subx_sp_imm (code, cfg->param_area);
4702         }
4703
4704         if (cfg->method->save_lmf) {
4705                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
4706         } else {
4707                 /* Save gregs */
4708                 code = emit_store_regset_cfa (cfg, code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset, cfa_offset, 0);
4709         }
4710
4711         /* Setup args reg */
4712         if (cfg->arch.args_reg) {
4713                 /* The register was already saved above */
4714                 code = emit_addx_imm (code, cfg->arch.args_reg, ARMREG_FP, cfg->stack_offset);
4715         }
4716
4717         /* Save return area addr received in R8 */
4718         if (cfg->vret_addr) {
4719                 MonoInst *ins = cfg->vret_addr;
4720
4721                 g_assert (ins->opcode == OP_REGOFFSET);
4722                 code = emit_strx (code, ARMREG_R8, ins->inst_basereg, ins->inst_offset);
4723         }
4724
4725         /* Save mrgctx received in MONO_ARCH_RGCTX_REG */
4726         if (cfg->rgctx_var) {
4727                 MonoInst *ins = cfg->rgctx_var;
4728
4729                 g_assert (ins->opcode == OP_REGOFFSET);
4730
4731                 code = emit_strx (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ins->inst_offset);
4732         }
4733
4734         /*
4735          * Move arguments to their registers/stack locations.
4736          */
4737         code = emit_move_args (cfg, code);
4738
4739         /* Initialize seq_point_info_var */
4740         if (cfg->arch.seq_point_info_var) {
4741                 MonoInst *ins = cfg->arch.seq_point_info_var;
4742
4743                 /* Initialize the variable from a GOT slot */
4744                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
4745                 g_assert (ins->opcode == OP_REGOFFSET);
4746                 code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4747
4748                 /* Initialize ss_tramp_var */
4749                 ins = cfg->arch.ss_tramp_var;
4750                 g_assert (ins->opcode == OP_REGOFFSET);
4751
4752                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP0, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr));
4753                 code = emit_strx (code, ARMREG_IP1, ins->inst_basereg, ins->inst_offset);
4754         } else {
4755                 MonoInst *ins;
4756
4757                 if (cfg->arch.ss_tramp_var) {
4758                         /* Initialize ss_tramp_var */
4759                         ins = cfg->arch.ss_tramp_var;
4760                         g_assert (ins->opcode == OP_REGOFFSET);
4761
4762                         code = emit_imm64 (code, ARMREG_IP0, (guint64)&ss_trampoline);
4763                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4764                 }
4765
4766                 if (cfg->arch.bp_tramp_var) {
4767                         /* Initialize bp_tramp_var */
4768                         ins = cfg->arch.bp_tramp_var;
4769                         g_assert (ins->opcode == OP_REGOFFSET);
4770
4771                         code = emit_imm64 (code, ARMREG_IP0, (guint64)bp_trampoline);
4772                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4773                 }
4774         }
4775
4776         max_offset = 0;
4777         if (cfg->opt & MONO_OPT_BRANCH) {
4778                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
4779                         MonoInst *ins;
4780                         bb->max_offset = max_offset;
4781
4782                         MONO_BB_FOR_EACH_INS (bb, ins) {
4783                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
4784                         }
4785                 }
4786         }
4787         if (max_offset > 0x3ffff * 4)
4788                 cfg->arch.cond_branch_islands = TRUE;
4789
4790         return code;
4791 }
4792
4793 static guint8*
4794 realloc_code (MonoCompile *cfg, int size)
4795 {
4796         while (cfg->code_len + size > (cfg->code_size - 16)) {
4797                 cfg->code_size *= 2;
4798                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
4799                 cfg->stat_code_reallocs++;
4800         }
4801         return cfg->native_code + cfg->code_len;
4802 }
4803
4804 void
4805 mono_arch_emit_epilog (MonoCompile *cfg)
4806 {
4807         CallInfo *cinfo;
4808         int max_epilog_size;
4809         guint8 *code;
4810         int i;
4811
4812         max_epilog_size = 16 + 20*4;
4813         code = realloc_code (cfg, max_epilog_size);
4814
4815         if (cfg->method->save_lmf) {
4816                 code = mono_arm_emit_load_regarray (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->lmf_var->inst_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs) - (MONO_ARCH_FIRST_LMF_REG * 8));
4817         } else {
4818                 /* Restore gregs */
4819                 code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4820         }
4821
4822         /* Load returned vtypes into registers if needed */
4823         cinfo = cfg->arch.cinfo;
4824         switch (cinfo->ret.storage) {
4825         case ArgVtypeInIRegs: {
4826                 MonoInst *ins = cfg->ret;
4827
4828                 for (i = 0; i < cinfo->ret.nregs; ++i)
4829                         code = emit_ldrx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + (i * 8));
4830                 break;
4831         }
4832         case ArgHFA: {
4833                 MonoInst *ins = cfg->ret;
4834
4835                 for (i = 0; i < cinfo->ret.nregs; ++i) {
4836                         if (cinfo->ret.esize == 4)
4837                                 code = emit_ldrfpw (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4838                         else
4839                                 code = emit_ldrfpx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4840                 }
4841                 break;
4842         }
4843         default:
4844                 break;
4845         }
4846
4847         /* Destroy frame */
4848         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4849
4850         arm_retx (code, ARMREG_LR);
4851
4852         g_assert (code - (cfg->native_code + cfg->code_len) < max_epilog_size);
4853
4854         cfg->code_len = code - cfg->native_code;
4855 }
4856
4857 void
4858 mono_arch_emit_exceptions (MonoCompile *cfg)
4859 {
4860         MonoJumpInfo *ji;
4861         MonoClass *exc_class;
4862         guint8 *code, *ip;
4863         guint8* exc_throw_pos [MONO_EXC_INTRINS_NUM];
4864         guint8 exc_throw_found [MONO_EXC_INTRINS_NUM];
4865         int i, id, size = 0;
4866
4867         for (i = 0; i < MONO_EXC_INTRINS_NUM; i++) {
4868                 exc_throw_pos [i] = NULL;
4869                 exc_throw_found [i] = 0;
4870         }
4871
4872         for (ji = cfg->patch_info; ji; ji = ji->next) {
4873                 if (ji->type == MONO_PATCH_INFO_EXC) {
4874                         i = mini_exception_id_by_name (ji->data.target);
4875                         if (!exc_throw_found [i]) {
4876                                 size += 32;
4877                                 exc_throw_found [i] = TRUE;
4878                         }
4879                 }
4880         }
4881
4882         code = realloc_code (cfg, size);
4883
4884         /* Emit code to raise corlib exceptions */
4885         for (ji = cfg->patch_info; ji; ji = ji->next) {
4886                 if (ji->type != MONO_PATCH_INFO_EXC)
4887                         continue;
4888
4889                 ip = cfg->native_code + ji->ip.i;
4890
4891                 id = mini_exception_id_by_name (ji->data.target);
4892
4893                 if (exc_throw_pos [id]) {
4894                         /* ip points to the bcc () in OP_COND_EXC_... */
4895                         arm_patch_rel (ip, exc_throw_pos [id], ji->relocation);
4896                         ji->type = MONO_PATCH_INFO_NONE;
4897                         continue;
4898                 }
4899
4900                 exc_throw_pos [id] = code;
4901                 arm_patch_rel (ip, code, ji->relocation);
4902
4903                 /* We are being branched to from the code generated by emit_cond_exc (), the pc is in ip1 */
4904
4905                 /* r0 = type token */
4906                 exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", ji->data.name);
4907                 code = emit_imm (code, ARMREG_R0, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
4908                 /* r1 = throw ip */
4909                 arm_movx (code, ARMREG_R1, ARMREG_IP1);
4910                 /* Branch to the corlib exception throwing trampoline */
4911                 ji->ip.i = code - cfg->native_code;
4912                 ji->type = MONO_PATCH_INFO_INTERNAL_METHOD;
4913                 ji->data.name = "mono_arch_throw_corlib_exception";
4914                 ji->relocation = MONO_R_ARM64_BL;
4915                 arm_bl (code, 0);
4916                 cfg->thunk_area += THUNK_SIZE;
4917         }
4918
4919         cfg->code_len = code - cfg->native_code;
4920
4921         g_assert (cfg->code_len < cfg->code_size);
4922 }
4923
4924 MonoInst*
4925 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
4926 {
4927         return NULL;
4928 }
4929
4930 gboolean
4931 mono_arch_print_tree (MonoInst *tree, int arity)
4932 {
4933         return FALSE;
4934 }
4935
4936 guint32
4937 mono_arch_get_patch_offset (guint8 *code)
4938 {
4939         return 0;
4940 }
4941
4942 gpointer
4943 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
4944                                                                 gpointer fail_tramp)
4945 {
4946         int i, buf_len, imt_reg;
4947         guint8 *buf, *code;
4948
4949 #if DEBUG_IMT
4950         printf ("building IMT trampoline for class %s %s entries %d code size %d code at %p end %p vtable %p\n", vtable->klass->name_space, vtable->klass->name, count, size, start, ((guint8*)start) + size, vtable);
4951         for (i = 0; i < count; ++i) {
4952                 MonoIMTCheckItem *item = imt_entries [i];
4953                 printf ("method %d (%p) %s vtable slot %p is_equals %d chunk size %d\n", i, item->key, item->key->name, &vtable->vtable [item->value.vtable_slot], item->is_equals, item->chunk_size);
4954         }
4955 #endif
4956
4957         buf_len = 0;
4958         for (i = 0; i < count; ++i) {
4959                 MonoIMTCheckItem *item = imt_entries [i];
4960                 if (item->is_equals) {
4961                         gboolean fail_case = !item->check_target_idx && fail_tramp;
4962
4963                         if (item->check_target_idx || fail_case) {
4964                                 if (!item->compare_done || fail_case) {
4965                                         buf_len += 4 * 4 + 4;
4966                                 }
4967                                 buf_len += 4;
4968                                 if (item->has_target_code) {
4969                                         buf_len += 5 * 4;
4970                                 } else {
4971                                         buf_len += 6 * 4;
4972                                 }
4973                                 if (fail_case) {
4974                                         buf_len += 5 * 4;
4975                                 }
4976                         } else {
4977                                 buf_len += 6 * 4;
4978                         }
4979                 } else {
4980                         buf_len += 6 * 4;
4981                 }
4982         }
4983
4984         if (fail_tramp)
4985                 buf = mono_method_alloc_generic_virtual_trampoline (domain, buf_len);
4986         else
4987                 buf = mono_domain_code_reserve (domain, buf_len);
4988         code = buf;
4989
4990         /*
4991          * We are called by JITted code, which passes in the IMT argument in
4992          * MONO_ARCH_RGCTX_REG (r27). We need to preserve all caller saved regs
4993          * except ip0/ip1.
4994          */
4995         imt_reg = MONO_ARCH_RGCTX_REG;
4996         for (i = 0; i < count; ++i) {
4997                 MonoIMTCheckItem *item = imt_entries [i];
4998
4999                 item->code_target = code;
5000
5001                 if (item->is_equals) {
5002                         /*
5003                          * Check the imt argument against item->key, if equals, jump to either
5004                          * item->value.target_code or to vtable [item->value.vtable_slot].
5005                          * If fail_tramp is set, jump to it if not-equals.
5006                          */
5007                         gboolean fail_case = !item->check_target_idx && fail_tramp;
5008
5009                         if (item->check_target_idx || fail_case) {
5010                                 /* Compare imt_reg with item->key */
5011                                 if (!item->compare_done || fail_case) {
5012                                         // FIXME: Optimize this
5013                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
5014                                         arm_cmpx (code, imt_reg, ARMREG_IP0);
5015                                 }
5016                                 item->jmp_code = code;
5017                                 arm_bcc (code, ARMCOND_NE, 0);
5018                                 /* Jump to target if equals */
5019                                 if (item->has_target_code) {
5020                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->value.target_code);
5021                                         arm_brx (code, ARMREG_IP0);
5022                                 } else {
5023                                         guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
5024
5025                                         code = emit_imm64 (code, ARMREG_IP0, imm);
5026                                         arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5027                                         arm_brx (code, ARMREG_IP0);
5028                                 }
5029
5030                                 if (fail_case) {
5031                                         arm_patch_rel (item->jmp_code, code, MONO_R_ARM64_BCC);
5032                                         item->jmp_code = NULL;
5033                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)fail_tramp);
5034                                         arm_brx (code, ARMREG_IP0);
5035                                 }
5036                         } else {
5037                                 guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
5038
5039                                 code = emit_imm64 (code, ARMREG_IP0, imm);
5040                                 arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5041                                 arm_brx (code, ARMREG_IP0);
5042                         }
5043                 } else {
5044                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
5045                         arm_cmpx (code, imt_reg, ARMREG_IP0);
5046                         item->jmp_code = code;
5047                         arm_bcc (code, ARMCOND_HS, 0);
5048                 }
5049         }
5050         /* Patch the branches */
5051         for (i = 0; i < count; ++i) {
5052                 MonoIMTCheckItem *item = imt_entries [i];
5053                 if (item->jmp_code && item->check_target_idx)
5054                         arm_patch_rel (item->jmp_code, imt_entries [item->check_target_idx]->code_target, MONO_R_ARM64_BCC);
5055         }
5056
5057         g_assert ((code - buf) < buf_len);
5058
5059         mono_arch_flush_icache (buf, code - buf);
5060
5061         return buf;
5062 }
5063
5064 GSList *
5065 mono_arch_get_trampolines (gboolean aot)
5066 {
5067         return mono_arm_get_exception_trampolines (aot);
5068 }
5069
5070 #else /* DISABLE_JIT */
5071
5072 gpointer
5073 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5074                                                                 gpointer fail_tramp)
5075 {
5076         g_assert_not_reached ();
5077         return NULL;
5078 }
5079
5080 #endif /* !DISABLE_JIT */
5081
5082 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
5083
5084 void
5085 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
5086 {
5087         guint8 *code = ip;
5088         guint32 native_offset = ip - (guint8*)ji->code_start;
5089
5090         if (ji->from_aot) {
5091                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5092
5093                 g_assert (native_offset % 4 == 0);
5094                 g_assert (info->bp_addrs [native_offset / 4] == 0);
5095                 info->bp_addrs [native_offset / 4] = mini_get_breakpoint_trampoline ();
5096         } else {
5097                 /* ip points to an ldrx */
5098                 code += 4;
5099                 arm_blrx (code, ARMREG_IP0);
5100                 mono_arch_flush_icache (ip, code - ip);
5101         }
5102 }
5103
5104 void
5105 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
5106 {
5107         guint8 *code = ip;
5108
5109         if (ji->from_aot) {
5110                 guint32 native_offset = ip - (guint8*)ji->code_start;
5111                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5112
5113                 g_assert (native_offset % 4 == 0);
5114                 info->bp_addrs [native_offset / 4] = NULL;
5115         } else {
5116                 /* ip points to an ldrx */
5117                 code += 4;
5118                 arm_nop (code);
5119                 mono_arch_flush_icache (ip, code - ip);
5120         }
5121 }
5122
5123 void
5124 mono_arch_start_single_stepping (void)
5125 {
5126         ss_trampoline = mini_get_single_step_trampoline ();
5127 }
5128
5129 void
5130 mono_arch_stop_single_stepping (void)
5131 {
5132         ss_trampoline = NULL;
5133 }
5134
5135 gboolean
5136 mono_arch_is_single_step_event (void *info, void *sigctx)
5137 {
5138         /* We use soft breakpoints on arm64 */
5139         return FALSE;
5140 }
5141
5142 gboolean
5143 mono_arch_is_breakpoint_event (void *info, void *sigctx)
5144 {
5145         /* We use soft breakpoints on arm64 */
5146         return FALSE;
5147 }
5148
5149 void
5150 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
5151 {
5152         g_assert_not_reached ();
5153 }
5154
5155 void
5156 mono_arch_skip_single_step (MonoContext *ctx)
5157 {
5158         g_assert_not_reached ();
5159 }
5160
5161 gpointer
5162 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
5163 {
5164         SeqPointInfo *info;
5165         MonoJitInfo *ji;
5166
5167         // FIXME: Add a free function
5168
5169         mono_domain_lock (domain);
5170         info = g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
5171                                                                 code);
5172         mono_domain_unlock (domain);
5173
5174         if (!info) {
5175                 ji = mono_jit_info_table_find (domain, (char*)code);
5176                 g_assert (ji);
5177
5178                 info = g_malloc0 (sizeof (SeqPointInfo) + (ji->code_size / 4) * sizeof(guint8*));
5179
5180                 info->ss_tramp_addr = &ss_trampoline;
5181
5182                 mono_domain_lock (domain);
5183                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
5184                                                          code, info);
5185                 mono_domain_unlock (domain);
5186         }
5187
5188         return info;
5189 }
5190
5191 void
5192 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
5193 {
5194         ext->lmf.previous_lmf = prev_lmf;
5195         /* Mark that this is a MonoLMFExt */
5196         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
5197         ext->lmf.gregs [MONO_ARCH_LMF_REG_SP] = (gssize)ext;
5198 }
5199
5200 #endif /* MONO_ARCH_SOFT_DEBUG_SUPPORTED */
5201
5202 gboolean
5203 mono_arch_opcode_supported (int opcode)
5204 {
5205         switch (opcode) {
5206         case OP_ATOMIC_ADD_I4:
5207         case OP_ATOMIC_ADD_I8:
5208         case OP_ATOMIC_EXCHANGE_I4:
5209         case OP_ATOMIC_EXCHANGE_I8:
5210         case OP_ATOMIC_CAS_I4:
5211         case OP_ATOMIC_CAS_I8:
5212         case OP_ATOMIC_LOAD_I1:
5213         case OP_ATOMIC_LOAD_I2:
5214         case OP_ATOMIC_LOAD_I4:
5215         case OP_ATOMIC_LOAD_I8:
5216         case OP_ATOMIC_LOAD_U1:
5217         case OP_ATOMIC_LOAD_U2:
5218         case OP_ATOMIC_LOAD_U4:
5219         case OP_ATOMIC_LOAD_U8:
5220         case OP_ATOMIC_LOAD_R4:
5221         case OP_ATOMIC_LOAD_R8:
5222         case OP_ATOMIC_STORE_I1:
5223         case OP_ATOMIC_STORE_I2:
5224         case OP_ATOMIC_STORE_I4:
5225         case OP_ATOMIC_STORE_I8:
5226         case OP_ATOMIC_STORE_U1:
5227         case OP_ATOMIC_STORE_U2:
5228         case OP_ATOMIC_STORE_U4:
5229         case OP_ATOMIC_STORE_U8:
5230         case OP_ATOMIC_STORE_R4:
5231         case OP_ATOMIC_STORE_R8:
5232                 return TRUE;
5233         default:
5234                 return FALSE;
5235         }
5236 }
5237
5238 CallInfo*
5239 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
5240 {
5241         return get_call_info (mp, sig);
5242 }
5243
5244 gpointer
5245 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
5246 {
5247         gpointer *lr_loc;
5248         char *old_value;
5249         char *bp;
5250
5251         /*Load the spvar*/
5252         bp = MONO_CONTEXT_GET_BP (ctx);
5253         lr_loc = (gpointer*)(bp + clause->exvar_offset);
5254
5255         old_value = *lr_loc;
5256         if ((char*)old_value < (char*)ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
5257                 return old_value;
5258
5259         *lr_loc = new_value;
5260
5261         return old_value;
5262 }