mono/mini/mini-arm64.c

   1 /*
   2  * mini-arm64.c: ARM64 backend for the Mono code generator
   3  *
   4  * Copyright 2013 Xamarin, Inc (http://www.xamarin.com)
   5  *
   6  * Based on mini-arm.c:
   7  *
   8  * Authors:
   9  *   Paolo Molaro (lupus@ximian.com)
  10  *   Dietmar Maurer (dietmar@ximian.com)
  11  *
  12  * (C) 2003 Ximian, Inc.
  13  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  14  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  15  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  16  */
  17
  18 #include "mini.h"
  19 #include "cpu-arm64.h"
  20 #include "ir-emit.h"
  21
  22 #include <mono/arch/arm64/arm64-codegen.h>
  23 #include <mono/utils/mono-mmap.h>
  24 #include <mono/utils/mono-memory-model.h>
  25 #include <mono/metadata/abi-details.h>
  26
  27 /*
  28  * Documentation:
  29  *
  30  * - ARM(R) Architecture Reference Manual, ARMv8, for ARMv8-A architecture profile (DDI0487A_a_armv8_arm.pdf)
  31  * - Procedure Call Standard for the ARM 64-bit Architecture (AArch64) (IHI0055B_aapcs64.pdf)
  32  * - ELF for the ARM 64-bit Architecture (IHI0056B_aaelf64.pdf)
  33  *
  34  * Register usage:
  35  * - ip0/ip1/lr are used as temporary registers
  36  * - r27 is used as the rgctx/imt register
  37  * - r28 is used to access arguments passed on the stack
  38  * - d15/d16 are used as fp temporary registers
  39  */
  40
  41 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  42
  43 #define FP_TEMP_REG ARMREG_D16
  44 #define FP_TEMP_REG2 ARMREG_D17
  45
  46 #define THUNK_SIZE (4 * 4)
  47
  48 /* The single step trampoline */
  49 static gpointer ss_trampoline;
  50
  51 /* The breakpoint trampoline */
  52 static gpointer bp_trampoline;
  53
  54 static gboolean ios_abi;
  55
  56 static __attribute__((warn_unused_result)) guint8* emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset);
  57
  58 const char*
  59 mono_arch_regname (int reg)
  60 {
  61         static const char * rnames[] = {
  62                 "r0", "r1", "r2", "r3", "r4", "r5", "r6", "r7", "r8", "r9",
  63                 "r10", "r11", "r12", "r13", "r14", "r15", "r16", "r17", "r18", "r19",
  64                 "r20", "r21", "r22", "r23", "r24", "r25", "r26", "r27", "r28", "fp",
  65                 "lr", "sp"
  66         };
  67         if (reg >= 0 && reg < 32)
  68                 return rnames [reg];
  69         return "unknown";
  70 }
  71
  72 const char*
  73 mono_arch_fregname (int reg)
  74 {
  75         static const char * rnames[] = {
  76                 "d0", "d1", "d2", "d3", "d4", "d5", "d6", "d7", "d8", "d9",
  77                 "d10", "d11", "d12", "d13", "d14", "d15", "d16", "d17", "d18", "d19",
  78                 "d20", "d21", "d22", "d23", "d24", "d25", "d26", "d27", "d28", "d29",
  79                 "d30", "d31"
  80         };
  81         if (reg >= 0 && reg < 32)
  82                 return rnames [reg];
  83         return "unknown fp";
  84 }
  85
  86 int
  87 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
  88 {
  89         NOT_IMPLEMENTED;
  90         return 0;
  91 }
  92
  93 #define MAX_ARCH_DELEGATE_PARAMS 7
  94
  95 static gpointer
  96 get_delegate_invoke_impl (gboolean has_target, gboolean param_count, guint32 *code_size)
  97 {
  98         guint8 *code, *start;
  99
 100         if (has_target) {
 101                 start = code = mono_global_codeman_reserve (12);
 102
 103                 /* Replace the this argument with the target */
 104                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 105                 arm_ldrx (code, ARMREG_R0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, target));
 106                 arm_brx (code, ARMREG_IP0);
 107
 108                 g_assert ((code - start) <= 12);
 109
 110                 mono_arch_flush_icache (start, 12);
 111         } else {
 112                 int size, i;
 113
 114                 size = 8 + param_count * 4;
 115                 start = code = mono_global_codeman_reserve (size);
 116
 117                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 118                 /* slide down the arguments */
 119                 for (i = 0; i < param_count; ++i)
 120                         arm_movx (code, i, i + 1);
 121                 arm_brx (code, ARMREG_IP0);
 122
 123                 g_assert ((code - start) <= size);
 124
 125                 mono_arch_flush_icache (start, size);
 126         }
 127
 128         if (code_size)
 129                 *code_size = code - start;
 130
 131         return start;
 132 }
 133
 134 /*
 135  * mono_arch_get_delegate_invoke_impls:
 136  *
 137  *   Return a list of MonoAotTrampInfo structures for the delegate invoke impl
 138  * trampolines.
 139  */
 140 GSList*
 141 mono_arch_get_delegate_invoke_impls (void)
 142 {
 143         GSList *res = NULL;
 144         guint8 *code;
 145         guint32 code_len;
 146         int i;
 147         char *tramp_name;
 148
 149         code = get_delegate_invoke_impl (TRUE, 0, &code_len);
 150         res = g_slist_prepend (res, mono_tramp_info_create ("delegate_invoke_impl_has_target", code, code_len, NULL, NULL));
 151
 152         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
 153                 code = get_delegate_invoke_impl (FALSE, i, &code_len);
 154                 tramp_name = g_strdup_printf ("delegate_invoke_impl_target_%d", i);
 155                 res = g_slist_prepend (res, mono_tramp_info_create (tramp_name, code, code_len, NULL, NULL));
 156                 g_free (tramp_name);
 157         }
 158
 159         return res;
 160 }
 161
 162 gpointer
 163 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
 164 {
 165         guint8 *code, *start;
 166
 167         /*
 168          * vtypes are returned in registers, or using the dedicated r8 register, so
 169          * they can be supported by delegate invokes.
 170          */
 171
 172         if (has_target) {
 173                 static guint8* cached = NULL;
 174
 175                 if (cached)
 176                         return cached;
 177
 178                 if (mono_aot_only)
 179                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
 180                 else
 181                         start = get_delegate_invoke_impl (TRUE, 0, NULL);
 182                 mono_memory_barrier ();
 183                 cached = start;
 184                 return cached;
 185         } else {
 186                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
 187                 int i;
 188
 189                 if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
 190                         return NULL;
 191                 for (i = 0; i < sig->param_count; ++i)
 192                         if (!mono_is_regsize_var (sig->params [i]))
 193                                 return NULL;
 194
 195                 code = cache [sig->param_count];
 196                 if (code)
 197                         return code;
 198
 199                 if (mono_aot_only) {
 200                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
 201                         start = mono_aot_get_trampoline (name);
 202                         g_free (name);
 203                 } else {
 204                         start = get_delegate_invoke_impl (FALSE, sig->param_count, NULL);
 205                 }
 206                 mono_memory_barrier ();
 207                 cache [sig->param_count] = start;
 208                 return start;
 209         }
 210
 211         return NULL;
 212 }
 213
 214 gpointer
 215 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
 216 {
 217         return NULL;
 218 }
 219
 220 gpointer
 221 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
 222 {
 223         return (gpointer)regs [ARMREG_R0];
 224 }
 225
 226 void
 227 mono_arch_cpu_init (void)
 228 {
 229 }
 230
 231 void
 232 mono_arch_init (void)
 233 {
 234         mono_aot_register_jit_icall ("mono_arm_throw_exception", mono_arm_throw_exception);
 235         mono_aot_register_jit_icall ("mono_arm_resume_unwind", mono_arm_resume_unwind);
 236
 237         if (!mono_aot_only)
 238                 bp_trampoline = mini_get_breakpoint_trampoline ();
 239
 240         mono_arm_gsharedvt_init ();
 241
 242 #if defined(TARGET_IOS)
 243         ios_abi = TRUE;
 244 #endif
 245 }
 246
 247 void
 248 mono_arch_cleanup (void)
 249 {
 250 }
 251
 252 guint32
 253 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 254 {
 255         *exclude_mask = 0;
 256         return 0;
 257 }
 258
 259 guint32
 260 mono_arch_cpu_enumerate_simd_versions (void)
 261 {
 262         return 0;
 263 }
 264
 265 void
 266 mono_arch_register_lowlevel_calls (void)
 267 {
 268 }
 269
 270 void
 271 mono_arch_finish_init (void)
 272 {
 273 }
 274
 275 /* The maximum length is 2 instructions */
 276 static guint8*
 277 emit_imm (guint8 *code, int dreg, int imm)
 278 {
 279         // FIXME: Optimize this
 280         if (imm < 0) {
 281                 gint64 limm = imm;
 282                 arm_movnx (code, dreg, (~limm) & 0xffff, 0);
 283                 arm_movkx (code, dreg, (limm >> 16) & 0xffff, 16);
 284         } else {
 285                 arm_movzx (code, dreg, imm & 0xffff, 0);
 286                 if (imm >> 16)
 287                         arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 288         }
 289
 290         return code;
 291 }
 292
 293 /* The maximum length is 4 instructions */
 294 static guint8*
 295 emit_imm64 (guint8 *code, int dreg, guint64 imm)
 296 {
 297         // FIXME: Optimize this
 298         arm_movzx (code, dreg, imm & 0xffff, 0);
 299         if ((imm >> 16) & 0xffff)
 300                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 301         if ((imm >> 32) & 0xffff)
 302                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 303         if ((imm >> 48) & 0xffff)
 304                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 305
 306         return code;
 307 }
 308
 309 guint8*
 310 mono_arm_emit_imm64 (guint8 *code, int dreg, gint64 imm)
 311 {
 312         return emit_imm64 (code, dreg, imm);
 313 }
 314
 315 /*
 316  * emit_imm_template:
 317  *
 318  *   Emit a patchable code sequence for constructing a 64 bit immediate.
 319  */
 320 static guint8*
 321 emit_imm64_template (guint8 *code, int dreg)
 322 {
 323         arm_movzx (code, dreg, 0, 0);
 324         arm_movkx (code, dreg, 0, 16);
 325         arm_movkx (code, dreg, 0, 32);
 326         arm_movkx (code, dreg, 0, 48);
 327
 328         return code;
 329 }
 330
 331 static inline __attribute__((warn_unused_result)) guint8*
 332 emit_addw_imm (guint8 *code, int dreg, int sreg, int imm)
 333 {
 334         if (!arm_is_arith_imm (imm)) {
 335                 code = emit_imm (code, ARMREG_LR, imm);
 336                 arm_addw (code, dreg, sreg, ARMREG_LR);
 337         } else {
 338                 arm_addw_imm (code, dreg, sreg, imm);
 339         }
 340         return code;
 341 }
 342
 343 static inline __attribute__((warn_unused_result)) guint8*
 344 emit_addx_imm (guint8 *code, int dreg, int sreg, int imm)
 345 {
 346         if (!arm_is_arith_imm (imm)) {
 347                 code = emit_imm (code, ARMREG_LR, imm);
 348                 arm_addx (code, dreg, sreg, ARMREG_LR);
 349         } else {
 350                 arm_addx_imm (code, dreg, sreg, imm);
 351         }
 352         return code;
 353 }
 354
 355 static inline __attribute__((warn_unused_result)) guint8*
 356 emit_subw_imm (guint8 *code, int dreg, int sreg, int imm)
 357 {
 358         if (!arm_is_arith_imm (imm)) {
 359                 code = emit_imm (code, ARMREG_LR, imm);
 360                 arm_subw (code, dreg, sreg, ARMREG_LR);
 361         } else {
 362                 arm_subw_imm (code, dreg, sreg, imm);
 363         }
 364         return code;
 365 }
 366
 367 static inline __attribute__((warn_unused_result)) guint8*
 368 emit_subx_imm (guint8 *code, int dreg, int sreg, int imm)
 369 {
 370         if (!arm_is_arith_imm (imm)) {
 371                 code = emit_imm (code, ARMREG_LR, imm);
 372                 arm_subx (code, dreg, sreg, ARMREG_LR);
 373         } else {
 374                 arm_subx_imm (code, dreg, sreg, imm);
 375         }
 376         return code;
 377 }
 378
 379 /* Emit sp+=imm. Clobbers ip0/ip1 */
 380 static inline __attribute__((warn_unused_result)) guint8*
 381 emit_addx_sp_imm (guint8 *code, int imm)
 382 {
 383         code = emit_imm (code, ARMREG_IP0, imm);
 384         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 385         arm_addx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 386         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 387         return code;
 388 }
 389
 390 /* Emit sp-=imm. Clobbers ip0/ip1 */
 391 static inline __attribute__((warn_unused_result)) guint8*
 392 emit_subx_sp_imm (guint8 *code, int imm)
 393 {
 394         code = emit_imm (code, ARMREG_IP0, imm);
 395         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 396         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 397         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 398         return code;
 399 }
 400
 401 static inline __attribute__((warn_unused_result)) guint8*
 402 emit_andw_imm (guint8 *code, int dreg, int sreg, int imm)
 403 {
 404         // FIXME:
 405         code = emit_imm (code, ARMREG_LR, imm);
 406         arm_andw (code, dreg, sreg, ARMREG_LR);
 407
 408         return code;
 409 }
 410
 411 static inline __attribute__((warn_unused_result)) guint8*
 412 emit_andx_imm (guint8 *code, int dreg, int sreg, int imm)
 413 {
 414         // FIXME:
 415         code = emit_imm (code, ARMREG_LR, imm);
 416         arm_andx (code, dreg, sreg, ARMREG_LR);
 417
 418         return code;
 419 }
 420
 421 static inline __attribute__((warn_unused_result)) guint8*
 422 emit_orrw_imm (guint8 *code, int dreg, int sreg, int imm)
 423 {
 424         // FIXME:
 425         code = emit_imm (code, ARMREG_LR, imm);
 426         arm_orrw (code, dreg, sreg, ARMREG_LR);
 427
 428         return code;
 429 }
 430
 431 static inline __attribute__((warn_unused_result)) guint8*
 432 emit_orrx_imm (guint8 *code, int dreg, int sreg, int imm)
 433 {
 434         // FIXME:
 435         code = emit_imm (code, ARMREG_LR, imm);
 436         arm_orrx (code, dreg, sreg, ARMREG_LR);
 437
 438         return code;
 439 }
 440
 441 static inline __attribute__((warn_unused_result)) guint8*
 442 emit_eorw_imm (guint8 *code, int dreg, int sreg, int imm)
 443 {
 444         // FIXME:
 445         code = emit_imm (code, ARMREG_LR, imm);
 446         arm_eorw (code, dreg, sreg, ARMREG_LR);
 447
 448         return code;
 449 }
 450
 451 static inline __attribute__((warn_unused_result)) guint8*
 452 emit_eorx_imm (guint8 *code, int dreg, int sreg, int imm)
 453 {
 454         // FIXME:
 455         code = emit_imm (code, ARMREG_LR, imm);
 456         arm_eorx (code, dreg, sreg, ARMREG_LR);
 457
 458         return code;
 459 }
 460
 461 static inline __attribute__((warn_unused_result)) guint8*
 462 emit_cmpw_imm (guint8 *code, int sreg, int imm)
 463 {
 464         if (imm == 0) {
 465                 arm_cmpw (code, sreg, ARMREG_RZR);
 466         } else {
 467                 // FIXME:
 468                 code = emit_imm (code, ARMREG_LR, imm);
 469                 arm_cmpw (code, sreg, ARMREG_LR);
 470         }
 471
 472         return code;
 473 }
 474
 475 static inline __attribute__((warn_unused_result)) guint8*
 476 emit_cmpx_imm (guint8 *code, int sreg, int imm)
 477 {
 478         if (imm == 0) {
 479                 arm_cmpx (code, sreg, ARMREG_RZR);
 480         } else {
 481                 // FIXME:
 482                 code = emit_imm (code, ARMREG_LR, imm);
 483                 arm_cmpx (code, sreg, ARMREG_LR);
 484         }
 485
 486         return code;
 487 }
 488
 489 static inline __attribute__((warn_unused_result)) guint8*
 490 emit_strb (guint8 *code, int rt, int rn, int imm)
 491 {
 492         if (arm_is_strb_imm (imm)) {
 493                 arm_strb (code, rt, rn, imm);
 494         } else {
 495                 g_assert (rt != ARMREG_IP0);
 496                 g_assert (rn != ARMREG_IP0);
 497                 code = emit_imm (code, ARMREG_IP0, imm);
 498                 arm_strb_reg (code, rt, rn, ARMREG_IP0);
 499         }
 500         return code;
 501 }
 502
 503 static inline __attribute__((warn_unused_result)) guint8*
 504 emit_strh (guint8 *code, int rt, int rn, int imm)
 505 {
 506         if (arm_is_strh_imm (imm)) {
 507                 arm_strh (code, rt, rn, imm);
 508         } else {
 509                 g_assert (rt != ARMREG_IP0);
 510                 g_assert (rn != ARMREG_IP0);
 511                 code = emit_imm (code, ARMREG_IP0, imm);
 512                 arm_strh_reg (code, rt, rn, ARMREG_IP0);
 513         }
 514         return code;
 515 }
 516
 517 static inline __attribute__((warn_unused_result)) guint8*
 518 emit_strw (guint8 *code, int rt, int rn, int imm)
 519 {
 520         if (arm_is_strw_imm (imm)) {
 521                 arm_strw (code, rt, rn, imm);
 522         } else {
 523                 g_assert (rt != ARMREG_IP0);
 524                 g_assert (rn != ARMREG_IP0);
 525                 code = emit_imm (code, ARMREG_IP0, imm);
 526                 arm_strw_reg (code, rt, rn, ARMREG_IP0);
 527         }
 528         return code;
 529 }
 530
 531 static inline __attribute__((warn_unused_result)) guint8*
 532 emit_strfpw (guint8 *code, int rt, int rn, int imm)
 533 {
 534         if (arm_is_strw_imm (imm)) {
 535                 arm_strfpw (code, rt, rn, imm);
 536         } else {
 537                 g_assert (rn != ARMREG_IP0);
 538                 code = emit_imm (code, ARMREG_IP0, imm);
 539                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 540                 arm_strfpw (code, rt, ARMREG_IP0, 0);
 541         }
 542         return code;
 543 }
 544
 545 static inline __attribute__((warn_unused_result)) guint8*
 546 emit_strfpx (guint8 *code, int rt, int rn, int imm)
 547 {
 548         if (arm_is_strx_imm (imm)) {
 549                 arm_strfpx (code, rt, rn, imm);
 550         } else {
 551                 g_assert (rn != ARMREG_IP0);
 552                 code = emit_imm (code, ARMREG_IP0, imm);
 553                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 554                 arm_strfpx (code, rt, ARMREG_IP0, 0);
 555         }
 556         return code;
 557 }
 558
 559 static inline __attribute__((warn_unused_result)) guint8*
 560 emit_strx (guint8 *code, int rt, int rn, int imm)
 561 {
 562         if (arm_is_strx_imm (imm)) {
 563                 arm_strx (code, rt, rn, imm);
 564         } else {
 565                 g_assert (rt != ARMREG_IP0);
 566                 g_assert (rn != ARMREG_IP0);
 567                 code = emit_imm (code, ARMREG_IP0, imm);
 568                 arm_strx_reg (code, rt, rn, ARMREG_IP0);
 569         }
 570         return code;
 571 }
 572
 573 static inline __attribute__((warn_unused_result)) guint8*
 574 emit_ldrb (guint8 *code, int rt, int rn, int imm)
 575 {
 576         if (arm_is_pimm12_scaled (imm, 1)) {
 577                 arm_ldrb (code, rt, rn, imm);
 578         } else {
 579                 g_assert (rt != ARMREG_IP0);
 580                 g_assert (rn != ARMREG_IP0);
 581                 code = emit_imm (code, ARMREG_IP0, imm);
 582                 arm_ldrb_reg (code, rt, rn, ARMREG_IP0);
 583         }
 584         return code;
 585 }
 586
 587 static inline __attribute__((warn_unused_result)) guint8*
 588 emit_ldrsbx (guint8 *code, int rt, int rn, int imm)
 589 {
 590         if (arm_is_pimm12_scaled (imm, 1)) {
 591                 arm_ldrsbx (code, rt, rn, imm);
 592         } else {
 593                 g_assert (rt != ARMREG_IP0);
 594                 g_assert (rn != ARMREG_IP0);
 595                 code = emit_imm (code, ARMREG_IP0, imm);
 596                 arm_ldrsbx_reg (code, rt, rn, ARMREG_IP0);
 597         }
 598         return code;
 599 }
 600
 601 static inline __attribute__((warn_unused_result)) guint8*
 602 emit_ldrh (guint8 *code, int rt, int rn, int imm)
 603 {
 604         if (arm_is_pimm12_scaled (imm, 2)) {
 605                 arm_ldrh (code, rt, rn, imm);
 606         } else {
 607                 g_assert (rt != ARMREG_IP0);
 608                 g_assert (rn != ARMREG_IP0);
 609                 code = emit_imm (code, ARMREG_IP0, imm);
 610                 arm_ldrh_reg (code, rt, rn, ARMREG_IP0);
 611         }
 612         return code;
 613 }
 614
 615 static inline __attribute__((warn_unused_result)) guint8*
 616 emit_ldrshx (guint8 *code, int rt, int rn, int imm)
 617 {
 618         if (arm_is_pimm12_scaled (imm, 2)) {
 619                 arm_ldrshx (code, rt, rn, imm);
 620         } else {
 621                 g_assert (rt != ARMREG_IP0);
 622                 g_assert (rn != ARMREG_IP0);
 623                 code = emit_imm (code, ARMREG_IP0, imm);
 624                 arm_ldrshx_reg (code, rt, rn, ARMREG_IP0);
 625         }
 626         return code;
 627 }
 628
 629 static inline __attribute__((warn_unused_result)) guint8*
 630 emit_ldrswx (guint8 *code, int rt, int rn, int imm)
 631 {
 632         if (arm_is_pimm12_scaled (imm, 4)) {
 633                 arm_ldrswx (code, rt, rn, imm);
 634         } else {
 635                 g_assert (rt != ARMREG_IP0);
 636                 g_assert (rn != ARMREG_IP0);
 637                 code = emit_imm (code, ARMREG_IP0, imm);
 638                 arm_ldrswx_reg (code, rt, rn, ARMREG_IP0);
 639         }
 640         return code;
 641 }
 642
 643 static inline __attribute__((warn_unused_result)) guint8*
 644 emit_ldrw (guint8 *code, int rt, int rn, int imm)
 645 {
 646         if (arm_is_pimm12_scaled (imm, 4)) {
 647                 arm_ldrw (code, rt, rn, imm);
 648         } else {
 649                 g_assert (rn != ARMREG_IP0);
 650                 code = emit_imm (code, ARMREG_IP0, imm);
 651                 arm_ldrw_reg (code, rt, rn, ARMREG_IP0);
 652         }
 653         return code;
 654 }
 655
 656 static inline __attribute__((warn_unused_result)) guint8*
 657 emit_ldrx (guint8 *code, int rt, int rn, int imm)
 658 {
 659         if (arm_is_pimm12_scaled (imm, 8)) {
 660                 arm_ldrx (code, rt, rn, imm);
 661         } else {
 662                 g_assert (rn != ARMREG_IP0);
 663                 code = emit_imm (code, ARMREG_IP0, imm);
 664                 arm_ldrx_reg (code, rt, rn, ARMREG_IP0);
 665         }
 666         return code;
 667 }
 668
 669 static inline __attribute__((warn_unused_result)) guint8*
 670 emit_ldrfpw (guint8 *code, int rt, int rn, int imm)
 671 {
 672         if (arm_is_pimm12_scaled (imm, 4)) {
 673                 arm_ldrfpw (code, rt, rn, imm);
 674         } else {
 675                 g_assert (rn != ARMREG_IP0);
 676                 code = emit_imm (code, ARMREG_IP0, imm);
 677                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 678                 arm_ldrfpw (code, rt, ARMREG_IP0, 0);
 679         }
 680         return code;
 681 }
 682
 683 static inline __attribute__((warn_unused_result)) guint8*
 684 emit_ldrfpx (guint8 *code, int rt, int rn, int imm)
 685 {
 686         if (arm_is_pimm12_scaled (imm, 8)) {
 687                 arm_ldrfpx (code, rt, rn, imm);
 688         } else {
 689                 g_assert (rn != ARMREG_IP0);
 690                 code = emit_imm (code, ARMREG_IP0, imm);
 691                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 692                 arm_ldrfpx (code, rt, ARMREG_IP0, 0);
 693         }
 694         return code;
 695 }
 696
 697 guint8*
 698 mono_arm_emit_ldrx (guint8 *code, int rt, int rn, int imm)
 699 {
 700         return emit_ldrx (code, rt, rn, imm);
 701 }
 702
 703 static guint8*
 704 emit_call (MonoCompile *cfg, guint8* code, guint32 patch_type, gconstpointer data)
 705 {
 706         /*
 707         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_IMM);
 708         code = emit_imm64_template (code, ARMREG_LR);
 709         arm_blrx (code, ARMREG_LR);
 710         */
 711         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_BL);
 712         arm_bl (code, code);
 713         cfg->thunk_area += THUNK_SIZE;
 714         return code;
 715 }
 716
 717 static guint8*
 718 emit_aotconst_full (MonoCompile *cfg, MonoJumpInfo **ji, guint8 *code, guint8 *start, int dreg, guint32 patch_type, gconstpointer data)
 719 {
 720         if (cfg)
 721                 mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
 722         else
 723                 *ji = mono_patch_info_list_prepend (*ji, code - start, patch_type, data);
 724         /* See arch_emit_got_access () in aot-compiler.c */
 725         arm_ldrx_lit (code, dreg, 0);
 726         arm_nop (code);
 727         arm_nop (code);
 728         return code;
 729 }
 730
 731 static guint8*
 732 emit_aotconst (MonoCompile *cfg, guint8 *code, int dreg, guint32 patch_type, gconstpointer data)
 733 {
 734         return emit_aotconst_full (cfg, NULL, code, NULL, dreg, patch_type, data);
 735 }
 736
 737 /*
 738  * mono_arm_emit_aotconst:
 739  *
 740  *   Emit code to load an AOT constant into DREG. Usable from trampolines.
 741  */
 742 guint8*
 743 mono_arm_emit_aotconst (gpointer ji, guint8 *code, guint8 *code_start, int dreg, guint32 patch_type, gconstpointer data)
 744 {
 745         return emit_aotconst_full (NULL, (MonoJumpInfo**)ji, code, code_start, dreg, patch_type, data);
 746 }
 747
 748 static guint8*
 749 emit_tls_get (guint8 *code, int dreg, int tls_offset)
 750 {
 751         arm_mrs (code, dreg, ARM_MRS_REG_TPIDR_EL0);
 752         if (tls_offset < 256) {
 753                 arm_ldrx (code, dreg, dreg, tls_offset);
 754         } else {
 755                 code = emit_addx_imm (code, dreg, dreg, tls_offset);
 756                 arm_ldrx (code, dreg, dreg, 0);
 757         }
 758         return code;
 759 }
 760
 761 static guint8*
 762 emit_tls_get_reg (guint8 *code, int dreg, int offset_reg)
 763 {
 764         g_assert (offset_reg != ARMREG_IP0);
 765         arm_mrs (code, ARMREG_IP0, ARM_MRS_REG_TPIDR_EL0);
 766         arm_ldrx_reg (code, dreg, ARMREG_IP0, offset_reg);
 767         return code;
 768 }
 769
 770 static guint8*
 771 emit_tls_set (guint8 *code, int sreg, int tls_offset)
 772 {
 773         int tmpreg = ARMREG_IP0;
 774
 775         g_assert (sreg != tmpreg);
 776         arm_mrs (code, tmpreg, ARM_MRS_REG_TPIDR_EL0);
 777         if (tls_offset < 256) {
 778                 arm_strx (code, sreg, tmpreg, tls_offset);
 779         } else {
 780                 code = emit_addx_imm (code, tmpreg, tmpreg, tls_offset);
 781                 arm_strx (code, sreg, tmpreg, 0);
 782         }
 783         return code;
 784 }
 785
 786
 787 static guint8*
 788 emit_tls_set_reg (guint8 *code, int sreg, int offset_reg)
 789 {
 790         int tmpreg = ARMREG_IP0;
 791
 792         g_assert (sreg != tmpreg);
 793         arm_mrs (code, tmpreg, ARM_MRS_REG_TPIDR_EL0);
 794         arm_strx_reg (code, sreg, tmpreg, offset_reg);
 795         return code;
 796 }
 797
 798 /*
 799  * Emits
 800  * - mov sp, fp
 801  * - ldrp [fp, lr], [sp], !stack_offfset
 802  * Clobbers TEMP_REGS.
 803  */
 804 __attribute__((warn_unused_result)) guint8*
 805 mono_arm_emit_destroy_frame (guint8 *code, int stack_offset, guint64 temp_regs)
 806 {
 807         arm_movspx (code, ARMREG_SP, ARMREG_FP);
 808
 809         if (arm_is_ldpx_imm (stack_offset)) {
 810                 arm_ldpx_post (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, stack_offset);
 811         } else {
 812                 arm_ldpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
 813                 /* sp += stack_offset */
 814                 g_assert (temp_regs & (1 << ARMREG_IP0));
 815                 if (temp_regs & (1 << ARMREG_IP1)) {
 816                         code = emit_addx_sp_imm (code, stack_offset);
 817                 } else {
 818                         int imm = stack_offset;
 819
 820                         /* Can't use addx_sp_imm () since we can't clobber ip0/ip1 */
 821                         arm_addx_imm (code, ARMREG_IP0, ARMREG_SP, 0);
 822                         while (imm > 256) {
 823                                 arm_addx_imm (code, ARMREG_IP0, ARMREG_IP0, 256);
 824                                 imm -= 256;
 825                         }
 826                         arm_addx_imm (code, ARMREG_SP, ARMREG_IP0, imm);
 827                 }
 828         }
 829         return code;
 830 }
 831
 832 #define is_call_imm(diff) ((gint)(diff) >= -33554432 && (gint)(diff) <= 33554431)
 833
 834 static guint8*
 835 emit_thunk (guint8 *code, gconstpointer target)
 836 {
 837         guint8 *p = code;
 838
 839         arm_ldrx_lit (code, ARMREG_IP0, code + 8);
 840         arm_brx (code, ARMREG_IP0);
 841         *(guint64*)code = (guint64)target;
 842
 843         mono_arch_flush_icache (p, code - p);
 844         return code;
 845 }
 846
 847 static gpointer
 848 create_thunk (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
 849 {
 850         MonoJitInfo *ji;
 851         MonoThunkJitInfo *info;
 852         guint8 *thunks, *p;
 853         int thunks_size;
 854         guint8 *orig_target;
 855         guint8 *target_thunk;
 856
 857         if (!domain)
 858                 domain = mono_domain_get ();
 859
 860         if (cfg) {
 861                 /*
 862                  * This can be called multiple times during JITting,
 863                  * save the current position in cfg->arch to avoid
 864                  * doing a O(n^2) search.
 865                  */
 866                 if (!cfg->arch.thunks) {
 867                         cfg->arch.thunks = cfg->thunks;
 868                         cfg->arch.thunks_size = cfg->thunk_area;
 869                 }
 870                 thunks = cfg->arch.thunks;
 871                 thunks_size = cfg->arch.thunks_size;
 872                 if (!thunks_size) {
 873                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, mono_method_full_name (cfg->method, TRUE));
 874                         g_assert_not_reached ();
 875                 }
 876
 877                 g_assert (*(guint32*)thunks == 0);
 878                 emit_thunk (thunks, target);
 879
 880                 cfg->arch.thunks += THUNK_SIZE;
 881                 cfg->arch.thunks_size -= THUNK_SIZE;
 882
 883                 return thunks;
 884         } else {
 885                 ji = mini_jit_info_table_find (domain, (char*)code, NULL);
 886                 g_assert (ji);
 887                 info = mono_jit_info_get_thunk_info (ji);
 888                 g_assert (info);
 889
 890                 thunks = (guint8*)ji->code_start + info->thunks_offset;
 891                 thunks_size = info->thunks_size;
 892
 893                 orig_target = mono_arch_get_call_target (code + 4);
 894
 895                 mono_domain_lock (domain);
 896
 897                 target_thunk = NULL;
 898                 if (orig_target >= thunks && orig_target < thunks + thunks_size) {
 899                         /* The call already points to a thunk, because of trampolines etc. */
 900                         target_thunk = orig_target;
 901                 } else {
 902                         for (p = thunks; p < thunks + thunks_size; p += THUNK_SIZE) {
 903                                 if (((guint32*)p) [0] == 0) {
 904                                         /* Free entry */
 905                                         target_thunk = p;
 906                                         break;
 907                                 } else if (((guint64*)p) [1] == (guint64)target) {
 908                                         /* Thunk already points to target */
 909                                         target_thunk = p;
 910                                         break;
 911                                 }
 912                         }
 913                 }
 914
 915                 //printf ("THUNK: %p %p %p\n", code, target, target_thunk);
 916
 917                 if (!target_thunk) {
 918                         mono_domain_unlock (domain);
 919                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, cfg ? mono_method_full_name (cfg->method, TRUE) : mono_method_full_name (jinfo_get_method (ji), TRUE));
 920                         g_assert_not_reached ();
 921                 }
 922
 923                 emit_thunk (target_thunk, target);
 924
 925                 mono_domain_unlock (domain);
 926
 927                 return target_thunk;
 928         }
 929 }
 930
 931 static void
 932 arm_patch_full (MonoCompile *cfg, MonoDomain *domain, guint8 *code, guint8 *target, int relocation)
 933 {
 934         switch (relocation) {
 935         case MONO_R_ARM64_B:
 936                 arm_b (code, target);
 937                 break;
 938         case MONO_R_ARM64_BCC: {
 939                 int cond;
 940
 941                 cond = arm_get_bcc_cond (code);
 942                 arm_bcc (code, cond, target);
 943                 break;
 944         }
 945         case MONO_R_ARM64_CBZ:
 946                 arm_set_cbz_target (code, target);
 947                 break;
 948         case MONO_R_ARM64_IMM: {
 949                 guint64 imm = (guint64)target;
 950                 int dreg;
 951
 952                 /* emit_imm64_template () */
 953                 dreg = arm_get_movzx_rd (code);
 954                 arm_movzx (code, dreg, imm & 0xffff, 0);
 955                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 956                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 957                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 958                 break;
 959         }
 960         case MONO_R_ARM64_BL:
 961                 if (arm_is_bl_disp (code, target)) {
 962                         arm_bl (code, target);
 963                 } else {
 964                         gpointer thunk;
 965
 966                         thunk = create_thunk (cfg, domain, code, target);
 967                         g_assert (arm_is_bl_disp (code, thunk));
 968                         arm_bl (code, thunk);
 969                 }
 970                 break;
 971         default:
 972                 g_assert_not_reached ();
 973         }
 974 }
 975
 976 static void
 977 arm_patch_rel (guint8 *code, guint8 *target, int relocation)
 978 {
 979         arm_patch_full (NULL, NULL, code, target, relocation);
 980 }
 981
 982 void
 983 mono_arm_patch (guint8 *code, guint8 *target, int relocation)
 984 {
 985         arm_patch_rel (code, target, relocation);
 986 }
 987
 988 void
 989 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
 990 {
 991         guint8 *ip;
 992
 993         ip = ji->ip.i + code;
 994
 995         switch (ji->type) {
 996         case MONO_PATCH_INFO_METHOD_JUMP:
 997                 /* ji->relocation is not set by the caller */
 998                 arm_patch_rel (ip, (guint8*)target, MONO_R_ARM64_B);
 999                 break;
1000         default:
1001                 arm_patch_full (cfg, domain, ip, (guint8*)target, ji->relocation);
1002                 break;
1003         }
1004 }
1005
1006 void
1007 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
1008 {
1009 }
1010
1011 void
1012 mono_arch_flush_register_windows (void)
1013 {
1014 }
1015
1016 MonoMethod*
1017 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
1018 {
1019         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1020 }
1021
1022 MonoVTable*
1023 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
1024 {
1025         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1026 }
1027
1028 mgreg_t
1029 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
1030 {
1031         return ctx->regs [reg];
1032 }
1033
1034 void
1035 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
1036 {
1037         ctx->regs [reg] = val;
1038 }
1039
1040 /*
1041  * mono_arch_set_target:
1042  *
1043  *   Set the target architecture the JIT backend should generate code for, in the form
1044  * of a GNU target triplet. Only used in AOT mode.
1045  */
1046 void
1047 mono_arch_set_target (char *mtriple)
1048 {
1049         if (strstr (mtriple, "darwin") || strstr (mtriple, "ios")) {
1050                 ios_abi = TRUE;
1051         }
1052 }
1053
1054 static void
1055 add_general (CallInfo *cinfo, ArgInfo *ainfo, int size, gboolean sign)
1056 {
1057         if (cinfo->gr >= PARAM_REGS) {
1058                 ainfo->storage = ArgOnStack;
1059                 if (ios_abi) {
1060                         /* Assume size == align */
1061                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1062                         ainfo->offset = cinfo->stack_usage;
1063                         ainfo->slot_size = size;
1064                         ainfo->sign = sign;
1065                         cinfo->stack_usage += size;
1066                 } else {
1067                         ainfo->offset = cinfo->stack_usage;
1068                         ainfo->slot_size = 8;
1069                         ainfo->sign = FALSE;
1070                         /* Put arguments into 8 byte aligned stack slots */
1071                         cinfo->stack_usage += 8;
1072                 }
1073         } else {
1074                 ainfo->storage = ArgInIReg;
1075                 ainfo->reg = cinfo->gr;
1076                 cinfo->gr ++;
1077         }
1078 }
1079
1080 static void
1081 add_fp (CallInfo *cinfo, ArgInfo *ainfo, gboolean single)
1082 {
1083         int size = single ? 4 : 8;
1084
1085         if (cinfo->fr >= FP_PARAM_REGS) {
1086                 ainfo->storage = single ? ArgOnStackR4 : ArgOnStackR8;
1087                 if (ios_abi) {
1088                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1089                         ainfo->offset = cinfo->stack_usage;
1090                         ainfo->slot_size = size;
1091                         cinfo->stack_usage += size;
1092                 } else {
1093                         ainfo->offset = cinfo->stack_usage;
1094                         ainfo->slot_size = 8;
1095                         /* Put arguments into 8 byte aligned stack slots */
1096                         cinfo->stack_usage += 8;
1097                 }
1098         } else {
1099                 if (single)
1100                         ainfo->storage = ArgInFRegR4;
1101                 else
1102                         ainfo->storage = ArgInFReg;
1103                 ainfo->reg = cinfo->fr;
1104                 cinfo->fr ++;
1105         }
1106 }
1107
1108 static gboolean
1109 is_hfa (MonoType *t, int *out_nfields, int *out_esize, int *field_offsets)
1110 {
1111         MonoClass *klass;
1112         gpointer iter;
1113         MonoClassField *field;
1114         MonoType *ftype, *prev_ftype = NULL;
1115         int i, nfields = 0;
1116
1117         klass = mono_class_from_mono_type (t);
1118         iter = NULL;
1119         while ((field = mono_class_get_fields (klass, &iter))) {
1120                 if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
1121                         continue;
1122                 ftype = mono_field_get_type (field);
1123                 ftype = mini_get_underlying_type (ftype);
1124
1125                 if (MONO_TYPE_ISSTRUCT (ftype)) {
1126                         int nested_nfields, nested_esize;
1127                         int nested_field_offsets [16];
1128
1129                         if (!is_hfa (ftype, &nested_nfields, &nested_esize, nested_field_offsets))
1130                                 return FALSE;
1131                         if (nested_esize == 4)
1132                                 ftype = &mono_defaults.single_class->byval_arg;
1133                         else
1134                                 ftype = &mono_defaults.double_class->byval_arg;
1135                         if (prev_ftype && prev_ftype->type != ftype->type)
1136                                 return FALSE;
1137                         prev_ftype = ftype;
1138                         for (i = 0; i < nested_nfields; ++i) {
1139                                 if (nfields + i < 4)
1140                                         field_offsets [nfields + i] = field->offset - sizeof (MonoObject) + nested_field_offsets [i];
1141                         }
1142                         nfields += nested_nfields;
1143                 } else {
1144                         if (!(!ftype->byref && (ftype->type == MONO_TYPE_R4 || ftype->type == MONO_TYPE_R8)))
1145                                 return FALSE;
1146                         if (prev_ftype && prev_ftype->type != ftype->type)
1147                                 return FALSE;
1148                         prev_ftype = ftype;
1149                         if (nfields < 4)
1150                                 field_offsets [nfields] = field->offset - sizeof (MonoObject);
1151                         nfields ++;
1152                 }
1153         }
1154         if (nfields == 0 || nfields > 4)
1155                 return FALSE;
1156         *out_nfields = nfields;
1157         *out_esize = prev_ftype->type == MONO_TYPE_R4 ? 4 : 8;
1158         return TRUE;
1159 }
1160
1161 static void
1162 add_valuetype (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1163 {
1164         int i, size, align_size, nregs, nfields, esize;
1165         int field_offsets [16];
1166         guint32 align;
1167
1168         size = mini_type_stack_size_full (t, &align, cinfo->pinvoke);
1169         align_size = ALIGN_TO (size, 8);
1170
1171         nregs = align_size / 8;
1172         if (is_hfa (t, &nfields, &esize, field_offsets)) {
1173                 /*
1174                  * The struct might include nested float structs aligned at 8,
1175                  * so need to keep track of the offsets of the individual fields.
1176                  */
1177                 if (cinfo->fr + nfields <= FP_PARAM_REGS) {
1178                         ainfo->storage = ArgHFA;
1179                         ainfo->reg = cinfo->fr;
1180                         ainfo->nregs = nfields;
1181                         ainfo->size = size;
1182                         ainfo->esize = esize;
1183                         for (i = 0; i < nfields; ++i)
1184                                 ainfo->foffsets [i] = field_offsets [i];
1185                         cinfo->fr += ainfo->nregs;
1186                 } else {
1187                         ainfo->nfregs_to_skip = FP_PARAM_REGS > cinfo->fr ? FP_PARAM_REGS - cinfo->fr : 0;
1188                         cinfo->fr = FP_PARAM_REGS;
1189                         size = ALIGN_TO (size, 8);
1190                         ainfo->storage = ArgVtypeOnStack;
1191                         ainfo->offset = cinfo->stack_usage;
1192                         ainfo->size = size;
1193                         ainfo->hfa = TRUE;
1194                         ainfo->nregs = nfields;
1195                         ainfo->esize = esize;
1196                         cinfo->stack_usage += size;
1197                 }
1198                 return;
1199         }
1200
1201         if (align_size > 16) {
1202                 ainfo->storage = ArgVtypeByRef;
1203                 ainfo->size = size;
1204                 return;
1205         }
1206
1207         if (cinfo->gr + nregs > PARAM_REGS) {
1208                 size = ALIGN_TO (size, 8);
1209                 ainfo->storage = ArgVtypeOnStack;
1210                 ainfo->offset = cinfo->stack_usage;
1211                 ainfo->size = size;
1212                 cinfo->stack_usage += size;
1213                 cinfo->gr = PARAM_REGS;
1214         } else {
1215                 ainfo->storage = ArgVtypeInIRegs;
1216                 ainfo->reg = cinfo->gr;
1217                 ainfo->nregs = nregs;
1218                 ainfo->size = size;
1219                 cinfo->gr += nregs;
1220         }
1221 }
1222
1223 static void
1224 add_param (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1225 {
1226         MonoType *ptype;
1227
1228         ptype = mini_get_underlying_type (t);
1229         switch (ptype->type) {
1230         case MONO_TYPE_I1:
1231                 add_general (cinfo, ainfo, 1, TRUE);
1232                 break;
1233         case MONO_TYPE_BOOLEAN:
1234         case MONO_TYPE_U1:
1235                 add_general (cinfo, ainfo, 1, FALSE);
1236                 break;
1237         case MONO_TYPE_I2:
1238                 add_general (cinfo, ainfo, 2, TRUE);
1239                 break;
1240         case MONO_TYPE_U2:
1241         case MONO_TYPE_CHAR:
1242                 add_general (cinfo, ainfo, 2, FALSE);
1243                 break;
1244         case MONO_TYPE_I4:
1245                 add_general (cinfo, ainfo, 4, TRUE);
1246                 break;
1247         case MONO_TYPE_U4:
1248                 add_general (cinfo, ainfo, 4, FALSE);
1249                 break;
1250         case MONO_TYPE_I:
1251         case MONO_TYPE_U:
1252         case MONO_TYPE_PTR:
1253         case MONO_TYPE_FNPTR:
1254         case MONO_TYPE_CLASS:
1255         case MONO_TYPE_OBJECT:
1256         case MONO_TYPE_SZARRAY:
1257         case MONO_TYPE_ARRAY:
1258         case MONO_TYPE_STRING:
1259         case MONO_TYPE_U8:
1260         case MONO_TYPE_I8:
1261                 add_general (cinfo, ainfo, 8, FALSE);
1262                 break;
1263         case MONO_TYPE_R8:
1264                 add_fp (cinfo, ainfo, FALSE);
1265                 break;
1266         case MONO_TYPE_R4:
1267                 add_fp (cinfo, ainfo, TRUE);
1268                 break;
1269         case MONO_TYPE_VALUETYPE:
1270         case MONO_TYPE_TYPEDBYREF:
1271                 add_valuetype (cinfo, ainfo, ptype);
1272                 break;
1273         case MONO_TYPE_VOID:
1274                 ainfo->storage = ArgNone;
1275                 break;
1276         case MONO_TYPE_GENERICINST:
1277                 if (!mono_type_generic_inst_is_valuetype (ptype)) {
1278                         add_general (cinfo, ainfo, 8, FALSE);
1279                 } else if (mini_is_gsharedvt_variable_type (ptype)) {
1280                         /*
1281                          * Treat gsharedvt arguments as large vtypes
1282                          */
1283                         ainfo->storage = ArgVtypeByRef;
1284                         ainfo->gsharedvt = TRUE;
1285                 } else {
1286                         add_valuetype (cinfo, ainfo, ptype);
1287                 }
1288                 break;
1289         case MONO_TYPE_VAR:
1290         case MONO_TYPE_MVAR:
1291                 g_assert (mini_is_gsharedvt_type (ptype));
1292                 ainfo->storage = ArgVtypeByRef;
1293                 ainfo->gsharedvt = TRUE;
1294                 break;
1295         default:
1296                 g_assert_not_reached ();
1297                 break;
1298         }
1299 }
1300
1301 /*
1302  * get_call_info:
1303  *
1304  *  Obtain information about a call according to the calling convention.
1305  */
1306 static CallInfo*
1307 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
1308 {
1309         CallInfo *cinfo;
1310         ArgInfo *ainfo;
1311         int n, pstart, pindex;
1312
1313         n = sig->hasthis + sig->param_count;
1314
1315         if (mp)
1316                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1317         else
1318                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1319
1320         cinfo->nargs = n;
1321         cinfo->pinvoke = sig->pinvoke;
1322
1323         /* Return value */
1324         add_param (cinfo, &cinfo->ret, sig->ret);
1325         if (cinfo->ret.storage == ArgVtypeByRef)
1326                 cinfo->ret.reg = ARMREG_R8;
1327         /* Reset state */
1328         cinfo->gr = 0;
1329         cinfo->fr = 0;
1330         cinfo->stack_usage = 0;
1331
1332         /* Parameters */
1333         if (sig->hasthis)
1334                 add_general (cinfo, cinfo->args + 0, 8, FALSE);
1335         pstart = 0;
1336         for (pindex = pstart; pindex < sig->param_count; ++pindex) {
1337                 ainfo = cinfo->args + sig->hasthis + pindex;
1338
1339                 if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1340                         /* Prevent implicit arguments and sig_cookie from
1341                            being passed in registers */
1342                         cinfo->gr = PARAM_REGS;
1343                         cinfo->fr = FP_PARAM_REGS;
1344                         /* Emit the signature cookie just before the implicit arguments */
1345                         add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1346                 }
1347
1348                 add_param (cinfo, ainfo, sig->params [pindex]);
1349                 if (ainfo->storage == ArgVtypeByRef) {
1350                         /* Pass the argument address in the next register */
1351                         if (cinfo->gr >= PARAM_REGS) {
1352                                 ainfo->storage = ArgVtypeByRefOnStack;
1353                                 ainfo->offset = cinfo->stack_usage;
1354                                 cinfo->stack_usage += 8;
1355                         } else {
1356                                 ainfo->reg = cinfo->gr;
1357                                 cinfo->gr ++;
1358                         }
1359                 }
1360         }
1361
1362         /* Handle the case where there are no implicit arguments */
1363         if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1364                 /* Prevent implicit arguments and sig_cookie from
1365                    being passed in registers */
1366                 cinfo->gr = PARAM_REGS;
1367                 cinfo->fr = FP_PARAM_REGS;
1368                 /* Emit the signature cookie just before the implicit arguments */
1369                 add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1370         }
1371
1372         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, MONO_ARCH_FRAME_ALIGNMENT);
1373
1374         return cinfo;
1375 }
1376
1377 typedef struct {
1378         MonoMethodSignature *sig;
1379         CallInfo *cinfo;
1380         MonoType *rtype;
1381         MonoType **param_types;
1382         int n_fpargs, n_fpret;
1383 } ArchDynCallInfo;
1384
1385 static gboolean
1386 dyn_call_supported (CallInfo *cinfo, MonoMethodSignature *sig)
1387 {
1388         int i;
1389
1390         if (sig->hasthis + sig->param_count > PARAM_REGS + DYN_CALL_STACK_ARGS)
1391                 return FALSE;
1392
1393         // FIXME: Add more cases
1394         switch (cinfo->ret.storage) {
1395         case ArgNone:
1396         case ArgInIReg:
1397         case ArgInFReg:
1398         case ArgInFRegR4:
1399         case ArgVtypeByRef:
1400                 break;
1401         case ArgVtypeInIRegs:
1402                 if (cinfo->ret.nregs > 2)
1403                         return FALSE;
1404                 break;
1405         case ArgHFA:
1406                 break;
1407         default:
1408                 return FALSE;
1409         }
1410
1411         for (i = 0; i < cinfo->nargs; ++i) {
1412                 ArgInfo *ainfo = &cinfo->args [i];
1413
1414                 switch (ainfo->storage) {
1415                 case ArgInIReg:
1416                 case ArgVtypeInIRegs:
1417                 case ArgInFReg:
1418                 case ArgInFRegR4:
1419                 case ArgHFA:
1420                 case ArgVtypeByRef:
1421                         break;
1422                 case ArgOnStack:
1423                         if (ainfo->offset >= DYN_CALL_STACK_ARGS * sizeof (mgreg_t))
1424                                 return FALSE;
1425                         break;
1426                 default:
1427                         return FALSE;
1428                 }
1429         }
1430
1431         return TRUE;
1432 }
1433
1434 MonoDynCallInfo*
1435 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
1436 {
1437         ArchDynCallInfo *info;
1438         CallInfo *cinfo;
1439         int i;
1440
1441         cinfo = get_call_info (NULL, sig);
1442
1443         if (!dyn_call_supported (cinfo, sig)) {
1444                 g_free (cinfo);
1445                 return NULL;
1446         }
1447
1448         info = g_new0 (ArchDynCallInfo, 1);
1449         // FIXME: Preprocess the info to speed up start_dyn_call ()
1450         info->sig = sig;
1451         info->cinfo = cinfo;
1452         info->rtype = mini_get_underlying_type (sig->ret);
1453         info->param_types = g_new0 (MonoType*, sig->param_count);
1454         for (i = 0; i < sig->param_count; ++i)
1455                 info->param_types [i] = mini_get_underlying_type (sig->params [i]);
1456
1457         switch (cinfo->ret.storage) {
1458         case ArgInFReg:
1459         case ArgInFRegR4:
1460                 info->n_fpret = 1;
1461                 break;
1462         case ArgHFA:
1463                 info->n_fpret = cinfo->ret.nregs;
1464                 break;
1465         default:
1466                 break;
1467         }
1468
1469         return (MonoDynCallInfo*)info;
1470 }
1471
1472 void
1473 mono_arch_dyn_call_free (MonoDynCallInfo *info)
1474 {
1475         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1476
1477         g_free (ainfo->cinfo);
1478         g_free (ainfo->param_types);
1479         g_free (ainfo);
1480 }
1481
1482 static double
1483 bitcast_r4_to_r8 (float f)
1484 {
1485         float *p = &f;
1486
1487         return *(double*)p;
1488 }
1489
1490 static float
1491 bitcast_r8_to_r4 (double f)
1492 {
1493         double *p = &f;
1494
1495         return *(float*)p;
1496 }
1497
1498 void
1499 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
1500 {
1501         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
1502         DynCallArgs *p = (DynCallArgs*)buf;
1503         int aindex, arg_index, greg, i, pindex;
1504         MonoMethodSignature *sig = dinfo->sig;
1505         CallInfo *cinfo = dinfo->cinfo;
1506         int buffer_offset = 0;
1507
1508         g_assert (buf_len >= sizeof (DynCallArgs));
1509
1510         p->res = 0;
1511         p->ret = ret;
1512         p->n_fpargs = dinfo->n_fpargs;
1513         p->n_fpret = dinfo->n_fpret;
1514
1515         arg_index = 0;
1516         greg = 0;
1517         pindex = 0;
1518
1519         if (sig->hasthis)
1520                 p->regs [greg ++] = (mgreg_t)*(args [arg_index ++]);
1521
1522         if (cinfo->ret.storage == ArgVtypeByRef)
1523                 p->regs [ARMREG_R8] = (mgreg_t)ret;
1524
1525         for (aindex = pindex; aindex < sig->param_count; aindex++) {
1526                 MonoType *t = dinfo->param_types [aindex];
1527                 gpointer *arg = args [arg_index ++];
1528                 ArgInfo *ainfo = &cinfo->args [aindex + sig->hasthis];
1529                 int slot = -1;
1530
1531                 if (ainfo->storage == ArgOnStack) {
1532                         slot = PARAM_REGS + 1 + (ainfo->offset / sizeof (mgreg_t));
1533                 } else {
1534                         slot = ainfo->reg;
1535                 }
1536
1537                 if (t->byref) {
1538                         p->regs [slot] = (mgreg_t)*arg;
1539                         continue;
1540                 }
1541
1542                 if (ios_abi && ainfo->storage == ArgOnStack) {
1543                         guint8 *stack_arg = (guint8*)&(p->regs [PARAM_REGS + 1]) + ainfo->offset;
1544                         gboolean handled = TRUE;
1545
1546                         /* Special case arguments smaller than 1 machine word */
1547                         switch (t->type) {
1548                         case MONO_TYPE_BOOLEAN:
1549                         case MONO_TYPE_U1:
1550                                 *(guint8*)stack_arg = *(guint8*)arg;
1551                                 break;
1552                         case MONO_TYPE_I1:
1553                                 *(gint8*)stack_arg = *(gint8*)arg;
1554                                 break;
1555                         case MONO_TYPE_U2:
1556                         case MONO_TYPE_CHAR:
1557                                 *(guint16*)stack_arg = *(guint16*)arg;
1558                                 break;
1559                         case MONO_TYPE_I2:
1560                                 *(gint16*)stack_arg = *(gint16*)arg;
1561                                 break;
1562                         case MONO_TYPE_I4:
1563                                 *(gint32*)stack_arg = *(gint32*)arg;
1564                                 break;
1565                         case MONO_TYPE_U4:
1566                                 *(guint32*)stack_arg = *(guint32*)arg;
1567                                 break;
1568                         default:
1569                                 handled = FALSE;
1570                                 break;
1571                         }
1572                         if (handled)
1573                                 continue;
1574                 }
1575
1576                 switch (t->type) {
1577                 case MONO_TYPE_STRING:
1578                 case MONO_TYPE_CLASS:
1579                 case MONO_TYPE_ARRAY:
1580                 case MONO_TYPE_SZARRAY:
1581                 case MONO_TYPE_OBJECT:
1582                 case MONO_TYPE_PTR:
1583                 case MONO_TYPE_I:
1584                 case MONO_TYPE_U:
1585                 case MONO_TYPE_I8:
1586                 case MONO_TYPE_U8:
1587                         p->regs [slot] = (mgreg_t)*arg;
1588                         break;
1589                 case MONO_TYPE_BOOLEAN:
1590                 case MONO_TYPE_U1:
1591                         p->regs [slot] = *(guint8*)arg;
1592                         break;
1593                 case MONO_TYPE_I1:
1594                         p->regs [slot] = *(gint8*)arg;
1595                         break;
1596                 case MONO_TYPE_I2:
1597                         p->regs [slot] = *(gint16*)arg;
1598                         break;
1599                 case MONO_TYPE_U2:
1600                 case MONO_TYPE_CHAR:
1601                         p->regs [slot] = *(guint16*)arg;
1602                         break;
1603                 case MONO_TYPE_I4:
1604                         p->regs [slot] = *(gint32*)arg;
1605                         break;
1606                 case MONO_TYPE_U4:
1607                         p->regs [slot] = *(guint32*)arg;
1608                         break;
1609                 case MONO_TYPE_R4:
1610                         p->fpregs [ainfo->reg] = bitcast_r4_to_r8 (*(float*)arg);
1611                         p->n_fpargs ++;
1612                         break;
1613                 case MONO_TYPE_R8:
1614                         p->fpregs [ainfo->reg] = *(double*)arg;
1615                         p->n_fpargs ++;
1616                         break;
1617                 case MONO_TYPE_GENERICINST:
1618                         if (MONO_TYPE_IS_REFERENCE (t)) {
1619                                 p->regs [slot] = (mgreg_t)*arg;
1620                                 break;
1621                         } else {
1622                                 if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
1623                                         MonoClass *klass = mono_class_from_mono_type (t);
1624                                         guint8 *nullable_buf;
1625                                         int size;
1626
1627                                         /*
1628                                          * Use p->buffer as a temporary buffer since the data needs to be available after this call
1629                                          * if the nullable param is passed by ref.
1630                                          */
1631                                         size = mono_class_value_size (klass, NULL);
1632                                         nullable_buf = p->buffer + buffer_offset;
1633                                         buffer_offset += size;
1634                                         g_assert (buffer_offset <= 256);
1635
1636                                         /* The argument pointed to by arg is either a boxed vtype or null */
1637                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
1638
1639                                         arg = (gpointer*)nullable_buf;
1640                                         /* Fall though */
1641                                 } else {
1642                                         /* Fall though */
1643                                 }
1644                         }
1645                 case MONO_TYPE_VALUETYPE:
1646                         switch (ainfo->storage) {
1647                         case ArgVtypeInIRegs:
1648                                 for (i = 0; i < ainfo->nregs; ++i)
1649                                         p->regs [slot ++] = ((mgreg_t*)arg) [i];
1650                                 break;
1651                         case ArgHFA:
1652                                 if (ainfo->esize == 4) {
1653                                         for (i = 0; i < ainfo->nregs; ++i)
1654                                                 p->fpregs [ainfo->reg + i] = bitcast_r4_to_r8 (((float*)arg) [ainfo->foffsets [i] / 4]);
1655                                 } else {
1656                                         for (i = 0; i < ainfo->nregs; ++i)
1657                                                 p->fpregs [ainfo->reg + i] = ((double*)arg) [ainfo->foffsets [i] / 8];
1658                                 }
1659                                 p->n_fpargs += ainfo->nregs;
1660                                 break;
1661                         case ArgVtypeByRef:
1662                                 p->regs [slot] = (mgreg_t)arg;
1663                                 break;
1664                         default:
1665                                 g_assert_not_reached ();
1666                                 break;
1667                         }
1668                         break;
1669                 default:
1670                         g_assert_not_reached ();
1671                 }
1672         }
1673 }
1674
1675 void
1676 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
1677 {
1678         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1679         CallInfo *cinfo = ainfo->cinfo;
1680         DynCallArgs *args = (DynCallArgs*)buf;
1681         MonoType *ptype = ainfo->rtype;
1682         guint8 *ret = args->ret;
1683         mgreg_t res = args->res;
1684         mgreg_t res2 = args->res2;
1685         int i;
1686
1687         if (cinfo->ret.storage == ArgVtypeByRef)
1688                 return;
1689
1690         switch (ptype->type) {
1691         case MONO_TYPE_VOID:
1692                 *(gpointer*)ret = NULL;
1693                 break;
1694         case MONO_TYPE_STRING:
1695         case MONO_TYPE_CLASS:
1696         case MONO_TYPE_ARRAY:
1697         case MONO_TYPE_SZARRAY:
1698         case MONO_TYPE_OBJECT:
1699         case MONO_TYPE_I:
1700         case MONO_TYPE_U:
1701         case MONO_TYPE_PTR:
1702                 *(gpointer*)ret = (gpointer)res;
1703                 break;
1704         case MONO_TYPE_I1:
1705                 *(gint8*)ret = res;
1706                 break;
1707         case MONO_TYPE_U1:
1708         case MONO_TYPE_BOOLEAN:
1709                 *(guint8*)ret = res;
1710                 break;
1711         case MONO_TYPE_I2:
1712                 *(gint16*)ret = res;
1713                 break;
1714         case MONO_TYPE_U2:
1715         case MONO_TYPE_CHAR:
1716                 *(guint16*)ret = res;
1717                 break;
1718         case MONO_TYPE_I4:
1719                 *(gint32*)ret = res;
1720                 break;
1721         case MONO_TYPE_U4:
1722                 *(guint32*)ret = res;
1723                 break;
1724         case MONO_TYPE_I8:
1725         case MONO_TYPE_U8:
1726                 *(guint64*)ret = res;
1727                 break;
1728         case MONO_TYPE_R4:
1729                 *(float*)ret = bitcast_r8_to_r4 (args->fpregs [0]);
1730                 break;
1731         case MONO_TYPE_R8:
1732                 *(double*)ret = args->fpregs [0];
1733                 break;
1734         case MONO_TYPE_GENERICINST:
1735                 if (MONO_TYPE_IS_REFERENCE (ptype)) {
1736                         *(gpointer*)ret = (gpointer)res;
1737                         break;
1738                 } else {
1739                         /* Fall though */
1740                 }
1741         case MONO_TYPE_VALUETYPE:
1742                 switch (ainfo->cinfo->ret.storage) {
1743                 case ArgVtypeInIRegs:
1744                         *(mgreg_t*)ret = res;
1745                         if (ainfo->cinfo->ret.nregs > 1)
1746                                 ((mgreg_t*)ret) [1] = res2;
1747                         break;
1748                 case ArgHFA:
1749                         /* Use the same area for returning fp values */
1750                         if (cinfo->ret.esize == 4) {
1751                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1752                                         ((float*)ret) [cinfo->ret.foffsets [i] / 4] = bitcast_r8_to_r4 (args->fpregs [i]);
1753                         } else {
1754                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1755                                         ((double*)ret) [cinfo->ret.foffsets [i] / 8] = args->fpregs [i];
1756                         }
1757                         break;
1758                 default:
1759                         g_assert_not_reached ();
1760                         break;
1761                 }
1762                 break;
1763         default:
1764                 g_assert_not_reached ();
1765         }
1766 }
1767
1768 #if __APPLE__
1769 void sys_icache_invalidate (void *start, size_t len);
1770 #endif
1771
1772 void
1773 mono_arch_flush_icache (guint8 *code, gint size)
1774 {
1775 #ifndef MONO_CROSS_COMPILE
1776 #if __APPLE__
1777         sys_icache_invalidate (code, size);
1778 #else
1779         __clear_cache (code, code + size);
1780 #endif
1781 #endif
1782 }
1783
1784 #ifndef DISABLE_JIT
1785
1786 gboolean
1787 mono_arch_opcode_needs_emulation (MonoCompile *cfg, int opcode)
1788 {
1789         NOT_IMPLEMENTED;
1790         return FALSE;
1791 }
1792
1793 GList *
1794 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
1795 {
1796         GList *vars = NULL;
1797         int i;
1798
1799         for (i = 0; i < cfg->num_varinfo; i++) {
1800                 MonoInst *ins = cfg->varinfo [i];
1801                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
1802
1803                 /* unused vars */
1804                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1805                         continue;
1806
1807                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
1808                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1809                         continue;
1810
1811                 if (mono_is_regsize_var (ins->inst_vtype)) {
1812                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1813                         g_assert (i == vmv->idx);
1814                         vars = g_list_prepend (vars, vmv);
1815                 }
1816         }
1817
1818         vars = mono_varlist_sort (cfg, vars, 0);
1819
1820         return vars;
1821 }
1822
1823 GList *
1824 mono_arch_get_global_int_regs (MonoCompile *cfg)
1825 {
1826         GList *regs = NULL;
1827         int i;
1828
1829         /* r28 is reserved for cfg->arch.args_reg */
1830         /* r27 is reserved for the imt argument */
1831         for (i = ARMREG_R19; i <= ARMREG_R26; ++i)
1832                 regs = g_list_prepend (regs, GUINT_TO_POINTER (i));
1833
1834         return regs;
1835 }
1836
1837 guint32
1838 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1839 {
1840         MonoInst *ins = cfg->varinfo [vmv->idx];
1841
1842         if (ins->opcode == OP_ARG)
1843                 return 1;
1844         else
1845                 return 2;
1846 }
1847
1848 void
1849 mono_arch_create_vars (MonoCompile *cfg)
1850 {
1851         MonoMethodSignature *sig;
1852         CallInfo *cinfo;
1853
1854         sig = mono_method_signature (cfg->method);
1855         if (!cfg->arch.cinfo)
1856                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1857         cinfo = cfg->arch.cinfo;
1858
1859         if (cinfo->ret.storage == ArgVtypeByRef) {
1860                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1861                 cfg->vret_addr->flags |= MONO_INST_VOLATILE;
1862         }
1863
1864         if (cfg->gen_sdb_seq_points) {
1865                 MonoInst *ins;
1866
1867                 if (cfg->compile_aot) {
1868                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1869                         ins->flags |= MONO_INST_VOLATILE;
1870                         cfg->arch.seq_point_info_var = ins;
1871                 }
1872
1873                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1874                 ins->flags |= MONO_INST_VOLATILE;
1875                 cfg->arch.ss_tramp_var = ins;
1876
1877                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1878                 ins->flags |= MONO_INST_VOLATILE;
1879                 cfg->arch.bp_tramp_var = ins;
1880         }
1881
1882         if (cfg->method->save_lmf) {
1883                 cfg->create_lmf_var = TRUE;
1884                 cfg->lmf_ir = TRUE;
1885 #ifndef TARGET_MACH
1886                 cfg->lmf_ir_mono_lmf = TRUE;
1887 #endif
1888         }
1889 }
1890
1891 void
1892 mono_arch_allocate_vars (MonoCompile *cfg)
1893 {
1894         MonoMethodSignature *sig;
1895         MonoInst *ins;
1896         CallInfo *cinfo;
1897         ArgInfo *ainfo;
1898         int i, offset, size, align;
1899         guint32 locals_stack_size, locals_stack_align;
1900         gint32 *offsets;
1901
1902         /*
1903          * Allocate arguments and locals to either register (OP_REGVAR) or to a stack slot (OP_REGOFFSET).
1904          * Compute cfg->stack_offset and update cfg->used_int_regs.
1905          */
1906
1907         sig = mono_method_signature (cfg->method);
1908
1909         if (!cfg->arch.cinfo)
1910                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1911         cinfo = cfg->arch.cinfo;
1912
1913         /*
1914          * The ARM64 ABI always uses a frame pointer.
1915          * The instruction set prefers positive offsets, so fp points to the bottom of the
1916          * frame, and stack slots are at positive offsets.
1917          * If some arguments are received on the stack, their offsets relative to fp can
1918          * not be computed right now because the stack frame might grow due to spilling
1919          * done by the local register allocator. To solve this, we reserve a register
1920          * which points to them.
1921          * The stack frame looks like this:
1922          * args_reg -> <bottom of parent frame>
1923          *             <locals etc>
1924          *       fp -> <saved fp+lr>
1925      *       sp -> <localloc/params area>
1926          */
1927         cfg->frame_reg = ARMREG_FP;
1928         cfg->flags |= MONO_CFG_HAS_SPILLUP;
1929         offset = 0;
1930
1931         /* Saved fp+lr */
1932         offset += 16;
1933
1934         if (cinfo->stack_usage) {
1935                 g_assert (!(cfg->used_int_regs & (1 << ARMREG_R28)));
1936                 cfg->arch.args_reg = ARMREG_R28;
1937                 cfg->used_int_regs |= 1 << ARMREG_R28;
1938         }
1939
1940         if (cfg->method->save_lmf) {
1941                 /* The LMF var is allocated normally */
1942         } else {
1943                 /* Callee saved regs */
1944                 cfg->arch.saved_gregs_offset = offset;
1945                 for (i = 0; i < 32; ++i)
1946                         if ((MONO_ARCH_CALLEE_SAVED_REGS & (1 << i)) && (cfg->used_int_regs & (1 << i)))
1947                                 offset += 8;
1948         }
1949
1950         /* Return value */
1951         switch (cinfo->ret.storage) {
1952         case ArgNone:
1953                 break;
1954         case ArgInIReg:
1955         case ArgInFReg:
1956         case ArgInFRegR4:
1957                 cfg->ret->opcode = OP_REGVAR;
1958                 cfg->ret->dreg = cinfo->ret.reg;
1959                 break;
1960         case ArgVtypeInIRegs:
1961         case ArgHFA:
1962                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1963                 cfg->ret->opcode = OP_REGOFFSET;
1964                 cfg->ret->inst_basereg = cfg->frame_reg;
1965                 cfg->ret->inst_offset = offset;
1966                 if (cinfo->ret.storage == ArgHFA)
1967                         // FIXME:
1968                         offset += 64;
1969                 else
1970                         offset += 16;
1971                 break;
1972         case ArgVtypeByRef:
1973                 /* This variable will be initalized in the prolog from R8 */
1974                 cfg->vret_addr->opcode = OP_REGOFFSET;
1975                 cfg->vret_addr->inst_basereg = cfg->frame_reg;
1976                 cfg->vret_addr->inst_offset = offset;
1977                 offset += 8;
1978                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1979                         printf ("vret_addr =");
1980                         mono_print_ins (cfg->vret_addr);
1981                 }
1982                 break;
1983         default:
1984                 g_assert_not_reached ();
1985                 break;
1986         }
1987
1988         /* Arguments */
1989         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1990                 ainfo = cinfo->args + i;
1991
1992                 ins = cfg->args [i];
1993                 if (ins->opcode == OP_REGVAR)
1994                         continue;
1995
1996                 ins->opcode = OP_REGOFFSET;
1997                 ins->inst_basereg = cfg->frame_reg;
1998
1999                 switch (ainfo->storage) {
2000                 case ArgInIReg:
2001                 case ArgInFReg:
2002                 case ArgInFRegR4:
2003                         // FIXME: Use nregs/size
2004                         /* These will be copied to the stack in the prolog */
2005                         ins->inst_offset = offset;
2006                         offset += 8;
2007                         break;
2008                 case ArgOnStack:
2009                 case ArgOnStackR4:
2010                 case ArgOnStackR8:
2011                 case ArgVtypeOnStack:
2012                         /* These are in the parent frame */
2013                         g_assert (cfg->arch.args_reg);
2014                         ins->inst_basereg = cfg->arch.args_reg;
2015                         ins->inst_offset = ainfo->offset;
2016                         break;
2017                 case ArgVtypeInIRegs:
2018                 case ArgHFA:
2019                         ins->opcode = OP_REGOFFSET;
2020                         ins->inst_basereg = cfg->frame_reg;
2021                         /* These arguments are saved to the stack in the prolog */
2022                         ins->inst_offset = offset;
2023                         if (cfg->verbose_level >= 2)
2024                                 printf ("arg %d allocated to %s+0x%0x.\n", i, mono_arch_regname (ins->inst_basereg), (int)ins->inst_offset);
2025                         if (ainfo->storage == ArgHFA)
2026                                 // FIXME:
2027                                 offset += 64;
2028                         else
2029                                 offset += 16;
2030                         break;
2031                 case ArgVtypeByRefOnStack: {
2032                         MonoInst *vtaddr;
2033
2034                         if (ainfo->gsharedvt) {
2035                                 ins->opcode = OP_REGOFFSET;
2036                                 ins->inst_basereg = cfg->arch.args_reg;
2037                                 ins->inst_offset = ainfo->offset;
2038                                 break;
2039                         }
2040
2041                         /* The vtype address is in the parent frame */
2042                         g_assert (cfg->arch.args_reg);
2043                         MONO_INST_NEW (cfg, vtaddr, 0);
2044                         vtaddr->opcode = OP_REGOFFSET;
2045                         vtaddr->inst_basereg = cfg->arch.args_reg;
2046                         vtaddr->inst_offset = ainfo->offset;
2047
2048                         /* Need an indirection */
2049                         ins->opcode = OP_VTARG_ADDR;
2050                         ins->inst_left = vtaddr;
2051                         break;
2052                 }
2053                 case ArgVtypeByRef: {
2054                         MonoInst *vtaddr;
2055
2056                         if (ainfo->gsharedvt) {
2057                                 ins->opcode = OP_REGOFFSET;
2058                                 ins->inst_basereg = cfg->frame_reg;
2059                                 ins->inst_offset = offset;
2060                                 offset += 8;
2061                                 break;
2062                         }
2063
2064                         /* The vtype address is in a register, will be copied to the stack in the prolog */
2065                         MONO_INST_NEW (cfg, vtaddr, 0);
2066                         vtaddr->opcode = OP_REGOFFSET;
2067                         vtaddr->inst_basereg = cfg->frame_reg;
2068                         vtaddr->inst_offset = offset;
2069                         offset += 8;
2070
2071                         /* Need an indirection */
2072                         ins->opcode = OP_VTARG_ADDR;
2073                         ins->inst_left = vtaddr;
2074                         break;
2075                 }
2076                 default:
2077                         g_assert_not_reached ();
2078                         break;
2079                 }
2080         }
2081
2082         /* Allocate these first so they have a small offset, OP_SEQ_POINT depends on this */
2083         // FIXME: Allocate these to registers
2084         ins = cfg->arch.seq_point_info_var;
2085         if (ins) {
2086                 size = 8;
2087                 align = 8;
2088                 offset += align - 1;
2089                 offset &= ~(align - 1);
2090                 ins->opcode = OP_REGOFFSET;
2091                 ins->inst_basereg = cfg->frame_reg;
2092                 ins->inst_offset = offset;
2093                 offset += size;
2094         }
2095         ins = cfg->arch.ss_tramp_var;
2096         if (ins) {
2097                 size = 8;
2098                 align = 8;
2099                 offset += align - 1;
2100                 offset &= ~(align - 1);
2101                 ins->opcode = OP_REGOFFSET;
2102                 ins->inst_basereg = cfg->frame_reg;
2103                 ins->inst_offset = offset;
2104                 offset += size;
2105         }
2106         ins = cfg->arch.bp_tramp_var;
2107         if (ins) {
2108                 size = 8;
2109                 align = 8;
2110                 offset += align - 1;
2111                 offset &= ~(align - 1);
2112                 ins->opcode = OP_REGOFFSET;
2113                 ins->inst_basereg = cfg->frame_reg;
2114                 ins->inst_offset = offset;
2115                 offset += size;
2116         }
2117
2118         /* Locals */
2119         offsets = mono_allocate_stack_slots (cfg, FALSE, &locals_stack_size, &locals_stack_align);
2120         if (locals_stack_align)
2121                 offset = ALIGN_TO (offset, locals_stack_align);
2122
2123         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
2124                 if (offsets [i] != -1) {
2125                         ins = cfg->varinfo [i];
2126                         ins->opcode = OP_REGOFFSET;
2127                         ins->inst_basereg = cfg->frame_reg;
2128                         ins->inst_offset = offset + offsets [i];
2129                         //printf ("allocated local %d to ", i); mono_print_tree_nl (ins);
2130                 }
2131         }
2132         offset += locals_stack_size;
2133
2134         offset = ALIGN_TO (offset, MONO_ARCH_FRAME_ALIGNMENT);
2135
2136         cfg->stack_offset = offset;
2137 }
2138
2139 #ifdef ENABLE_LLVM
2140 LLVMCallInfo*
2141 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
2142 {
2143         int i, n;
2144         CallInfo *cinfo;
2145         ArgInfo *ainfo;
2146         LLVMCallInfo *linfo;
2147
2148         n = sig->param_count + sig->hasthis;
2149
2150         cinfo = get_call_info (cfg->mempool, sig);
2151
2152         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
2153
2154         switch (cinfo->ret.storage) {
2155         case ArgInIReg:
2156         case ArgInFReg:
2157         case ArgInFRegR4:
2158         case ArgNone:
2159                 break;
2160         case ArgVtypeByRef:
2161                 linfo->ret.storage = LLVMArgVtypeByRef;
2162                 break;
2163                 //
2164                 // FIXME: This doesn't work yet since the llvm backend represents these types as an i8
2165                 // array which is returned in int regs
2166                 //
2167         case ArgHFA:
2168                 linfo->ret.storage = LLVMArgFpStruct;
2169                 linfo->ret.nslots = cinfo->ret.nregs;
2170                 linfo->ret.esize = cinfo->ret.esize;
2171                 break;
2172         case ArgVtypeInIRegs:
2173                 /* LLVM models this by returning an int */
2174                 linfo->ret.storage = LLVMArgVtypeAsScalar;
2175                 linfo->ret.nslots = cinfo->ret.nregs;
2176                 linfo->ret.esize = cinfo->ret.esize;
2177                 break;
2178         default:
2179                 g_assert_not_reached ();
2180                 break;
2181         }
2182
2183         for (i = 0; i < n; ++i) {
2184                 LLVMArgInfo *lainfo = &linfo->args [i];
2185
2186                 ainfo = cinfo->args + i;
2187
2188                 lainfo->storage = LLVMArgNone;
2189
2190                 switch (ainfo->storage) {
2191                 case ArgInIReg:
2192                 case ArgInFReg:
2193                 case ArgInFRegR4:
2194                 case ArgOnStack:
2195                 case ArgOnStackR4:
2196                 case ArgOnStackR8:
2197                         lainfo->storage = LLVMArgNormal;
2198                         break;
2199                 case ArgVtypeByRef:
2200                 case ArgVtypeByRefOnStack:
2201                         lainfo->storage = LLVMArgVtypeByRef;
2202                         break;
2203                 case ArgHFA: {
2204                         int j;
2205
2206                         lainfo->storage = LLVMArgAsFpArgs;
2207                         lainfo->nslots = ainfo->nregs;
2208                         lainfo->esize = ainfo->esize;
2209                         for (j = 0; j < ainfo->nregs; ++j)
2210                                 lainfo->pair_storage [j] = LLVMArgInFPReg;
2211                         break;
2212                 }
2213                 case ArgVtypeInIRegs:
2214                         lainfo->storage = LLVMArgAsIArgs;
2215                         lainfo->nslots = ainfo->nregs;
2216                         break;
2217                 case ArgVtypeOnStack:
2218                         if (ainfo->hfa) {
2219                                 int j;
2220                                 /* Same as above */
2221                                 lainfo->storage = LLVMArgAsFpArgs;
2222                                 lainfo->nslots = ainfo->nregs;
2223                                 lainfo->esize = ainfo->esize;
2224                                 lainfo->ndummy_fpargs = ainfo->nfregs_to_skip;
2225                                 for (j = 0; j < ainfo->nregs; ++j)
2226                                         lainfo->pair_storage [j] = LLVMArgInFPReg;
2227                         } else {
2228                                 lainfo->storage = LLVMArgAsIArgs;
2229                                 lainfo->nslots = ainfo->size / 8;
2230                         }
2231                         break;
2232                 default:
2233                         g_assert_not_reached ();
2234                         break;
2235                 }
2236         }
2237
2238         return linfo;
2239 }
2240 #endif
2241
2242 static void
2243 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *arg)
2244 {
2245         MonoInst *ins;
2246
2247         switch (storage) {
2248         case ArgInIReg:
2249                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2250                 ins->dreg = mono_alloc_ireg_copy (cfg, arg->dreg);
2251                 ins->sreg1 = arg->dreg;
2252                 MONO_ADD_INS (cfg->cbb, ins);
2253                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, FALSE);
2254                 break;
2255         case ArgInFReg:
2256                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2257                 ins->dreg = mono_alloc_freg (cfg);
2258                 ins->sreg1 = arg->dreg;
2259                 MONO_ADD_INS (cfg->cbb, ins);
2260                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2261                 break;
2262         case ArgInFRegR4:
2263                 if (COMPILE_LLVM (cfg))
2264                         MONO_INST_NEW (cfg, ins, OP_FMOVE);
2265                 else if (cfg->r4fp)
2266                         MONO_INST_NEW (cfg, ins, OP_RMOVE);
2267                 else
2268                         MONO_INST_NEW (cfg, ins, OP_ARM_SETFREG_R4);
2269                 ins->dreg = mono_alloc_freg (cfg);
2270                 ins->sreg1 = arg->dreg;
2271                 MONO_ADD_INS (cfg->cbb, ins);
2272                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2273                 break;
2274         default:
2275                 g_assert_not_reached ();
2276                 break;
2277         }
2278 }
2279
2280 static void
2281 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
2282 {
2283         MonoMethodSignature *tmp_sig;
2284         int sig_reg;
2285
2286         if (call->tail_call)
2287                 NOT_IMPLEMENTED;
2288
2289         g_assert (cinfo->sig_cookie.storage == ArgOnStack);
2290
2291         /*
2292          * mono_ArgIterator_Setup assumes the signature cookie is
2293          * passed first and all the arguments which were before it are
2294          * passed on the stack after the signature. So compensate by
2295          * passing a different signature.
2296          */
2297         tmp_sig = mono_metadata_signature_dup (call->signature);
2298         tmp_sig->param_count -= call->signature->sentinelpos;
2299         tmp_sig->sentinelpos = 0;
2300         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
2301
2302         sig_reg = mono_alloc_ireg (cfg);
2303         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
2304
2305         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, cinfo->sig_cookie.offset, sig_reg);
2306 }
2307
2308 void
2309 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2310 {
2311         MonoMethodSignature *sig;
2312         MonoInst *arg, *vtarg;
2313         CallInfo *cinfo;
2314         ArgInfo *ainfo;
2315         int i;
2316
2317         sig = call->signature;
2318
2319         cinfo = get_call_info (cfg->mempool, sig);
2320
2321         switch (cinfo->ret.storage) {
2322         case ArgVtypeInIRegs:
2323         case ArgHFA:
2324                 /*
2325                  * The vtype is returned in registers, save the return area address in a local, and save the vtype into
2326                  * the location pointed to by it after call in emit_move_return_value ().
2327                  */
2328                 if (!cfg->arch.vret_addr_loc) {
2329                         cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2330                         /* Prevent it from being register allocated or optimized away */
2331                         ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2332                 }
2333
2334                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2335                 break;
2336         case ArgVtypeByRef:
2337                 /* Pass the vtype return address in R8 */
2338                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2339                 vtarg->sreg1 = call->vret_var->dreg;
2340                 vtarg->dreg = mono_alloc_preg (cfg);
2341                 MONO_ADD_INS (cfg->cbb, vtarg);
2342
2343                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2344                 break;
2345         default:
2346                 break;
2347         }
2348
2349         for (i = 0; i < cinfo->nargs; ++i) {
2350                 ainfo = cinfo->args + i;
2351                 arg = call->args [i];
2352
2353                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
2354                         /* Emit the signature cookie just before the implicit arguments */
2355                         emit_sig_cookie (cfg, call, cinfo);
2356                 }
2357
2358                 switch (ainfo->storage) {
2359                 case ArgInIReg:
2360                 case ArgInFReg:
2361                 case ArgInFRegR4:
2362                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, arg);
2363                         break;
2364                 case ArgOnStack:
2365                         switch (ainfo->slot_size) {
2366                         case 8:
2367                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2368                                 break;
2369                         case 4:
2370                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2371                                 break;
2372                         case 2:
2373                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI2_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2374                                 break;
2375                         case 1:
2376                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI1_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2377                                 break;
2378                         default:
2379                                 g_assert_not_reached ();
2380                                 break;
2381                         }
2382                         break;
2383                 case ArgOnStackR8:
2384                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2385                         break;
2386                 case ArgOnStackR4:
2387                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2388                         break;
2389                 case ArgVtypeInIRegs:
2390                 case ArgVtypeByRef:
2391                 case ArgVtypeByRefOnStack:
2392                 case ArgVtypeOnStack:
2393                 case ArgHFA: {
2394                         MonoInst *ins;
2395                         guint32 align;
2396                         guint32 size;
2397
2398                         size = mono_class_value_size (arg->klass, &align);
2399
2400                         MONO_INST_NEW (cfg, ins, OP_OUTARG_VT);
2401                         ins->sreg1 = arg->dreg;
2402                         ins->klass = arg->klass;
2403                         ins->backend.size = size;
2404                         ins->inst_p0 = call;
2405                         ins->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2406                         memcpy (ins->inst_p1, ainfo, sizeof (ArgInfo));
2407                         MONO_ADD_INS (cfg->cbb, ins);
2408                         break;
2409                 }
2410                 default:
2411                         g_assert_not_reached ();
2412                         break;
2413                 }
2414         }
2415
2416         /* Handle the case where there are no implicit arguments */
2417         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (cinfo->nargs == sig->sentinelpos))
2418                 emit_sig_cookie (cfg, call, cinfo);
2419
2420         call->call_info = cinfo;
2421         call->stack_usage = cinfo->stack_usage;
2422 }
2423
2424 void
2425 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2426 {
2427         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2428         ArgInfo *ainfo = ins->inst_p1;
2429         MonoInst *load;
2430         int i;
2431
2432         if (ins->backend.size == 0 && !ainfo->gsharedvt)
2433                 return;
2434
2435         switch (ainfo->storage) {
2436         case ArgVtypeInIRegs:
2437                 for (i = 0; i < ainfo->nregs; ++i) {
2438                         // FIXME: Smaller sizes
2439                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2440                         load->dreg = mono_alloc_ireg (cfg);
2441                         load->inst_basereg = src->dreg;
2442                         load->inst_offset = i * sizeof(mgreg_t);
2443                         MONO_ADD_INS (cfg->cbb, load);
2444                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg + i, load);
2445                 }
2446                 break;
2447         case ArgHFA:
2448                 for (i = 0; i < ainfo->nregs; ++i) {
2449                         if (ainfo->esize == 4)
2450                                 MONO_INST_NEW (cfg, load, OP_LOADR4_MEMBASE);
2451                         else
2452                                 MONO_INST_NEW (cfg, load, OP_LOADR8_MEMBASE);
2453                         load->dreg = mono_alloc_freg (cfg);
2454                         load->inst_basereg = src->dreg;
2455                         load->inst_offset = ainfo->foffsets [i];
2456                         MONO_ADD_INS (cfg->cbb, load);
2457                         add_outarg_reg (cfg, call, ainfo->esize == 4 ? ArgInFRegR4 : ArgInFReg, ainfo->reg + i, load);
2458                 }
2459                 break;
2460         case ArgVtypeByRef:
2461         case ArgVtypeByRefOnStack: {
2462                 MonoInst *vtaddr, *load, *arg;
2463
2464                 /* Pass the vtype address in a reg/on the stack */
2465                 if (ainfo->gsharedvt) {
2466                         load = src;
2467                 } else {
2468                         /* Make a copy of the argument */
2469                         vtaddr = mono_compile_create_var (cfg, &ins->klass->byval_arg, OP_LOCAL);
2470
2471                         MONO_INST_NEW (cfg, load, OP_LDADDR);
2472                         load->inst_p0 = vtaddr;
2473                         vtaddr->flags |= MONO_INST_INDIRECT;
2474                         load->type = STACK_MP;
2475                         load->klass = vtaddr->klass;
2476                         load->dreg = mono_alloc_ireg (cfg);
2477                         MONO_ADD_INS (cfg->cbb, load);
2478                         mini_emit_memcpy (cfg, load->dreg, 0, src->dreg, 0, ainfo->size, 8);
2479                 }
2480
2481                 if (ainfo->storage == ArgVtypeByRef) {
2482                         MONO_INST_NEW (cfg, arg, OP_MOVE);
2483                         arg->dreg = mono_alloc_preg (cfg);
2484                         arg->sreg1 = load->dreg;
2485                         MONO_ADD_INS (cfg->cbb, arg);
2486                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg, arg);
2487                 } else {
2488                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, load->dreg);
2489                 }
2490                 break;
2491         }
2492         case ArgVtypeOnStack:
2493                 for (i = 0; i < ainfo->size / 8; ++i) {
2494                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2495                         load->dreg = mono_alloc_ireg (cfg);
2496                         load->inst_basereg = src->dreg;
2497                         load->inst_offset = i * 8;
2498                         MONO_ADD_INS (cfg->cbb, load);
2499                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI8_MEMBASE_REG, ARMREG_SP, ainfo->offset + (i * 8), load->dreg);
2500                 }
2501                 break;
2502         default:
2503                 g_assert_not_reached ();
2504                 break;
2505         }
2506 }
2507
2508 void
2509 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2510 {
2511         MonoMethodSignature *sig;
2512         CallInfo *cinfo;
2513
2514         sig = mono_method_signature (cfg->method);
2515         if (!cfg->arch.cinfo)
2516                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
2517         cinfo = cfg->arch.cinfo;
2518
2519         switch (cinfo->ret.storage) {
2520         case ArgNone:
2521                 break;
2522         case ArgInIReg:
2523                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2524                 break;
2525         case ArgInFReg:
2526                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2527                 break;
2528         case ArgInFRegR4:
2529                 if (COMPILE_LLVM (cfg))
2530                         MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2531                 else if (cfg->r4fp)
2532                         MONO_EMIT_NEW_UNALU (cfg, OP_RMOVE, cfg->ret->dreg, val->dreg);
2533                 else
2534                         MONO_EMIT_NEW_UNALU (cfg, OP_ARM_SETFREG_R4, cfg->ret->dreg, val->dreg);
2535                 break;
2536         default:
2537                 g_assert_not_reached ();
2538                 break;
2539         }
2540 }
2541
2542 gboolean
2543 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
2544 {
2545         CallInfo *c1, *c2;
2546         gboolean res;
2547
2548         if (cfg->compile_aot && !cfg->full_aot)
2549                 /* OP_TAILCALL doesn't work with AOT */
2550                 return FALSE;
2551
2552         c1 = get_call_info (NULL, caller_sig);
2553         c2 = get_call_info (NULL, callee_sig);
2554         res = TRUE;
2555         // FIXME: Relax these restrictions
2556         if (c1->stack_usage != 0)
2557                 res = FALSE;
2558         if (c1->stack_usage != c2->stack_usage)
2559                 res = FALSE;
2560         if ((c1->ret.storage != ArgNone && c1->ret.storage != ArgInIReg) || c1->ret.storage != c2->ret.storage)
2561                 res = FALSE;
2562
2563         g_free (c1);
2564         g_free (c2);
2565
2566         return res;
2567 }
2568
2569 gboolean
2570 mono_arch_is_inst_imm (gint64 imm)
2571 {
2572         return (imm >= -((gint64)1<<31) && imm <= (((gint64)1<<31)-1));
2573 }
2574
2575 void*
2576 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
2577 {
2578         NOT_IMPLEMENTED;
2579         return NULL;
2580 }
2581
2582 void*
2583 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
2584 {
2585         NOT_IMPLEMENTED;
2586         return NULL;
2587 }
2588
2589 void
2590 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2591 {
2592         //NOT_IMPLEMENTED;
2593 }
2594
2595 void
2596 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
2597 {
2598         //NOT_IMPLEMENTED;
2599 }
2600
2601 #define ADD_NEW_INS(cfg,dest,op) do {       \
2602                 MONO_INST_NEW ((cfg), (dest), (op)); \
2603         mono_bblock_insert_before_ins (bb, ins, (dest)); \
2604         } while (0)
2605
2606 void
2607 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2608 {
2609         MonoInst *ins, *temp, *last_ins = NULL;
2610
2611         MONO_BB_FOR_EACH_INS (bb, ins) {
2612                 switch (ins->opcode) {
2613                 case OP_SBB:
2614                 case OP_ISBB:
2615                 case OP_SUBCC:
2616                 case OP_ISUBCC:
2617                         if (ins->next  && (ins->next->opcode == OP_COND_EXC_C || ins->next->opcode == OP_COND_EXC_IC))
2618                                 /* ARM sets the C flag to 1 if there was _no_ overflow */
2619                                 ins->next->opcode = OP_COND_EXC_NC;
2620                         break;
2621                 case OP_IDIV_IMM:
2622                 case OP_IREM_IMM:
2623                 case OP_IDIV_UN_IMM:
2624                 case OP_IREM_UN_IMM:
2625                 case OP_LREM_IMM:
2626                         mono_decompose_op_imm (cfg, bb, ins);
2627                         break;
2628                 case OP_LOCALLOC_IMM:
2629                         if (ins->inst_imm > 32) {
2630                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
2631                                 temp->inst_c0 = ins->inst_imm;
2632                                 temp->dreg = mono_alloc_ireg (cfg);
2633                                 ins->sreg1 = temp->dreg;
2634                                 ins->opcode = mono_op_imm_to_op (ins->opcode);
2635                         }
2636                         break;
2637                 case OP_ICOMPARE_IMM:
2638                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBEQ) {
2639                                 ins->next->opcode = OP_ARM64_CBZW;
2640                                 ins->next->sreg1 = ins->sreg1;
2641                                 NULLIFY_INS (ins);
2642                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBNE_UN) {
2643                                 ins->next->opcode = OP_ARM64_CBNZW;
2644                                 ins->next->sreg1 = ins->sreg1;
2645                                 NULLIFY_INS (ins);
2646                         }
2647                         break;
2648                 case OP_LCOMPARE_IMM:
2649                 case OP_COMPARE_IMM:
2650                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBEQ) {
2651                                 ins->next->opcode = OP_ARM64_CBZX;
2652                                 ins->next->sreg1 = ins->sreg1;
2653                                 NULLIFY_INS (ins);
2654                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBNE_UN) {
2655                                 ins->next->opcode = OP_ARM64_CBNZX;
2656                                 ins->next->sreg1 = ins->sreg1;
2657                                 NULLIFY_INS (ins);
2658                         }
2659                         break;
2660                 case OP_FCOMPARE: {
2661                         gboolean swap = FALSE;
2662                         int reg;
2663
2664                         if (!ins->next) {
2665                                 /* Optimized away */
2666                                 NULLIFY_INS (ins);
2667                                 break;
2668                         }
2669
2670                         /*
2671                          * FP compares with unordered operands set the flags
2672                          * to NZCV=0011, which matches some non-unordered compares
2673                          * as well, like LE, so have to swap the operands.
2674                          */
2675                         switch (ins->next->opcode) {
2676                         case OP_FBLT:
2677                                 ins->next->opcode = OP_FBGT;
2678                                 swap = TRUE;
2679                                 break;
2680                         case OP_FBLE:
2681                                 ins->next->opcode = OP_FBGE;
2682                                 swap = TRUE;
2683                                 break;
2684                         default:
2685                                 break;
2686                         }
2687                         if (swap) {
2688                                 reg = ins->sreg1;
2689                                 ins->sreg1 = ins->sreg2;
2690                                 ins->sreg2 = reg;
2691                         }
2692                         break;
2693                 }
2694                 default:
2695                         break;
2696                 }
2697
2698                 last_ins = ins;
2699         }
2700         bb->last_ins = last_ins;
2701         bb->max_vreg = cfg->next_vreg;
2702 }
2703
2704 void
2705 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
2706 {
2707 }
2708
2709 static int
2710 opcode_to_armcond (int opcode)
2711 {
2712         switch (opcode) {
2713         case OP_IBEQ:
2714         case OP_LBEQ:
2715         case OP_FBEQ:
2716         case OP_CEQ:
2717         case OP_ICEQ:
2718         case OP_LCEQ:
2719         case OP_FCEQ:
2720         case OP_RCEQ:
2721         case OP_COND_EXC_IEQ:
2722         case OP_COND_EXC_EQ:
2723                 return ARMCOND_EQ;
2724         case OP_IBGE:
2725         case OP_LBGE:
2726         case OP_FBGE:
2727         case OP_ICGE:
2728         case OP_FCGE:
2729         case OP_RCGE:
2730                 return ARMCOND_GE;
2731         case OP_IBGT:
2732         case OP_LBGT:
2733         case OP_FBGT:
2734         case OP_CGT:
2735         case OP_ICGT:
2736         case OP_LCGT:
2737         case OP_FCGT:
2738         case OP_RCGT:
2739         case OP_COND_EXC_IGT:
2740         case OP_COND_EXC_GT:
2741                 return ARMCOND_GT;
2742         case OP_IBLE:
2743         case OP_LBLE:
2744         case OP_FBLE:
2745         case OP_ICLE:
2746         case OP_FCLE:
2747         case OP_RCLE:
2748                 return ARMCOND_LE;
2749         case OP_IBLT:
2750         case OP_LBLT:
2751         case OP_FBLT:
2752         case OP_CLT:
2753         case OP_ICLT:
2754         case OP_LCLT:
2755         case OP_COND_EXC_ILT:
2756         case OP_COND_EXC_LT:
2757                 return ARMCOND_LT;
2758         case OP_IBNE_UN:
2759         case OP_LBNE_UN:
2760         case OP_FBNE_UN:
2761         case OP_ICNEQ:
2762         case OP_FCNEQ:
2763         case OP_RCNEQ:
2764         case OP_COND_EXC_INE_UN:
2765         case OP_COND_EXC_NE_UN:
2766                 return ARMCOND_NE;
2767         case OP_IBGE_UN:
2768         case OP_LBGE_UN:
2769         case OP_FBGE_UN:
2770         case OP_ICGE_UN:
2771         case OP_COND_EXC_IGE_UN:
2772         case OP_COND_EXC_GE_UN:
2773                 return ARMCOND_HS;
2774         case OP_IBGT_UN:
2775         case OP_LBGT_UN:
2776         case OP_FBGT_UN:
2777         case OP_CGT_UN:
2778         case OP_ICGT_UN:
2779         case OP_LCGT_UN:
2780         case OP_FCGT_UN:
2781         case OP_RCGT_UN:
2782         case OP_COND_EXC_IGT_UN:
2783         case OP_COND_EXC_GT_UN:
2784                 return ARMCOND_HI;
2785         case OP_IBLE_UN:
2786         case OP_LBLE_UN:
2787         case OP_FBLE_UN:
2788         case OP_ICLE_UN:
2789         case OP_COND_EXC_ILE_UN:
2790         case OP_COND_EXC_LE_UN:
2791                 return ARMCOND_LS;
2792         case OP_IBLT_UN:
2793         case OP_LBLT_UN:
2794         case OP_FBLT_UN:
2795         case OP_CLT_UN:
2796         case OP_ICLT_UN:
2797         case OP_LCLT_UN:
2798         case OP_COND_EXC_ILT_UN:
2799         case OP_COND_EXC_LT_UN:
2800                 return ARMCOND_LO;
2801                 /*
2802                  * FCMP sets the NZCV condition bits as follows:
2803                  * eq = 0110
2804                  * < = 1000
2805                  * > = 0010
2806                  * unordered = 0011
2807                  * ARMCOND_LT is N!=V, so it matches unordered too, so
2808                  * fclt and fclt_un need to be special cased.
2809                  */
2810         case OP_FCLT:
2811         case OP_RCLT:
2812                 /* N==1 */
2813                 return ARMCOND_MI;
2814         case OP_FCLT_UN:
2815         case OP_RCLT_UN:
2816                 return ARMCOND_LT;
2817         case OP_COND_EXC_C:
2818         case OP_COND_EXC_IC:
2819                 return ARMCOND_CS;
2820         case OP_COND_EXC_OV:
2821         case OP_COND_EXC_IOV:
2822                 return ARMCOND_VS;
2823         case OP_COND_EXC_NC:
2824         case OP_COND_EXC_INC:
2825                 return ARMCOND_CC;
2826         case OP_COND_EXC_NO:
2827         case OP_COND_EXC_INO:
2828                 return ARMCOND_VC;
2829         default:
2830                 printf ("%s\n", mono_inst_name (opcode));
2831                 g_assert_not_reached ();
2832                 return -1;
2833         }
2834 }
2835
2836 /* This clobbers LR */
2837 static inline __attribute__((warn_unused_result)) guint8*
2838 emit_cond_exc (MonoCompile *cfg, guint8 *code, int opcode, const char *exc_name)
2839 {
2840         int cond;
2841
2842         cond = opcode_to_armcond (opcode);
2843         /* Capture PC */
2844         arm_adrx (code, ARMREG_IP1, code);
2845         mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, exc_name, MONO_R_ARM64_BCC);
2846         arm_bcc (code, cond, 0);
2847         return code;
2848 }
2849
2850 static guint8*
2851 emit_move_return_value (MonoCompile *cfg, guint8 * code, MonoInst *ins)
2852 {
2853         CallInfo *cinfo;
2854         MonoCallInst *call;
2855
2856         call = (MonoCallInst*)ins;
2857         cinfo = call->call_info;
2858         g_assert (cinfo);
2859         switch (cinfo->ret.storage) {
2860         case ArgNone:
2861                 break;
2862         case ArgInIReg:
2863                 /* LLVM compiled code might only set the bottom bits */
2864                 if (call->signature && mini_get_underlying_type (call->signature->ret)->type == MONO_TYPE_I4)
2865                         arm_sxtwx (code, call->inst.dreg, cinfo->ret.reg);
2866                 else if (call->inst.dreg != cinfo->ret.reg)
2867                         arm_movx (code, call->inst.dreg, cinfo->ret.reg);
2868                 break;
2869         case ArgInFReg:
2870                 if (call->inst.dreg != cinfo->ret.reg)
2871                         arm_fmovd (code, call->inst.dreg, cinfo->ret.reg);
2872                 break;
2873         case ArgInFRegR4:
2874                 if (cfg->r4fp)
2875                         arm_fmovs (code, call->inst.dreg, cinfo->ret.reg);
2876                 else
2877                         arm_fcvt_sd (code, call->inst.dreg, cinfo->ret.reg);
2878                 break;
2879         case ArgVtypeInIRegs: {
2880                 MonoInst *loc = cfg->arch.vret_addr_loc;
2881                 int i;
2882
2883                 /* Load the destination address */
2884                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2885                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2886                 for (i = 0; i < cinfo->ret.nregs; ++i)
2887                         arm_strx (code, cinfo->ret.reg + i, ARMREG_LR, i * 8);
2888                 break;
2889         }
2890         case ArgHFA: {
2891                 MonoInst *loc = cfg->arch.vret_addr_loc;
2892                 int i;
2893
2894                 /* Load the destination address */
2895                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2896                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2897                 for (i = 0; i < cinfo->ret.nregs; ++i) {
2898                         if (cinfo->ret.esize == 4)
2899                                 arm_strfpw (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2900                         else
2901                                 arm_strfpx (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2902                 }
2903                 break;
2904         }
2905         case ArgVtypeByRef:
2906                 break;
2907         default:
2908                 g_assert_not_reached ();
2909                 break;
2910         }
2911         return code;
2912 }
2913
2914 /*
2915  * emit_branch_island:
2916  *
2917  *   Emit a branch island for the conditional branches from cfg->native_code + start_offset to code.
2918  */
2919 static guint8*
2920 emit_branch_island (MonoCompile *cfg, guint8 *code, int start_offset)
2921 {
2922         MonoJumpInfo *ji;
2923         int offset, island_size;
2924
2925         /* Iterate over the patch infos added so far by this bb */
2926         island_size = 0;
2927         for (ji = cfg->patch_info; ji; ji = ji->next) {
2928                 if (ji->ip.i < start_offset)
2929                         /* The patch infos are in reverse order, so this means the end */
2930                         break;
2931                 if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ)
2932                         island_size += 4;
2933         }
2934
2935         if (island_size) {
2936                 offset = code - cfg->native_code;
2937                 if (offset > (cfg->code_size - island_size - 16)) {
2938                         cfg->code_size *= 2;
2939                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
2940                         code = cfg->native_code + offset;
2941                 }
2942
2943                 /* Branch over the island */
2944                 arm_b (code, code + 4 + island_size);
2945
2946                 for (ji = cfg->patch_info; ji; ji = ji->next) {
2947                         if (ji->ip.i < start_offset)
2948                                 break;
2949                         if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ) {
2950                                 /* Rewrite the cond branch so it branches to an uncoditional branch in the branch island */
2951                                 arm_patch_rel (cfg->native_code + ji->ip.i, code, ji->relocation);
2952                                 /* Rewrite the patch so it points to the unconditional branch */
2953                                 ji->ip.i = code - cfg->native_code;
2954                                 ji->relocation = MONO_R_ARM64_B;
2955                                 arm_b (code, code);
2956                         }
2957                 }
2958         }
2959         return code;
2960 }
2961
2962 void
2963 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2964 {
2965         MonoInst *ins;
2966         MonoCallInst *call;
2967         guint offset;
2968         guint8 *code = cfg->native_code + cfg->code_len;
2969         int start_offset, max_len, dreg, sreg1, sreg2;
2970         mgreg_t imm;
2971
2972         if (cfg->verbose_level > 2)
2973                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
2974
2975         start_offset = code - cfg->native_code;
2976
2977         MONO_BB_FOR_EACH_INS (bb, ins) {
2978                 offset = code - cfg->native_code;
2979
2980                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
2981
2982                 if (offset > (cfg->code_size - max_len - 16)) {
2983                         cfg->code_size *= 2;
2984                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
2985                         code = cfg->native_code + offset;
2986                 }
2987
2988                 if (G_UNLIKELY (cfg->arch.cond_branch_islands && offset - start_offset > 4 * 0x1ffff)) {
2989                         /* Emit a branch island for large basic blocks */
2990                         code = emit_branch_island (cfg, code, start_offset);
2991                         offset = code - cfg->native_code;
2992                         start_offset = offset;
2993                 }
2994
2995                 mono_debug_record_line_number (cfg, ins, offset);
2996
2997                 dreg = ins->dreg;
2998                 sreg1 = ins->sreg1;
2999                 sreg2 = ins->sreg2;
3000                 imm = ins->inst_imm;
3001
3002                 switch (ins->opcode) {
3003                 case OP_ICONST:
3004                         code = emit_imm (code, dreg, ins->inst_c0);
3005                         break;
3006                 case OP_I8CONST:
3007                         code = emit_imm64 (code, dreg, ins->inst_c0);
3008                         break;
3009                 case OP_MOVE:
3010                         if (dreg != sreg1)
3011                                 arm_movx (code, dreg, sreg1);
3012                         break;
3013                 case OP_NOP:
3014                 case OP_RELAXED_NOP:
3015                         break;
3016                 case OP_JUMP_TABLE:
3017                         mono_add_patch_info_rel (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0, MONO_R_ARM64_IMM);
3018                         code = emit_imm64_template (code, dreg);
3019                         break;
3020                 case OP_BREAK:
3021                         /*
3022                          * gdb does not like encountering the hw breakpoint ins in the debugged code.
3023                          * So instead of emitting a trap, we emit a call a C function and place a
3024                          * breakpoint there.
3025                          */
3026                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, (gpointer)"mono_break");
3027                         break;
3028                 case OP_LOCALLOC: {
3029                         guint8 *buf [16];
3030
3031                         arm_addx_imm (code, ARMREG_IP0, sreg1, (MONO_ARCH_FRAME_ALIGNMENT - 1));
3032                         // FIXME: andx_imm doesn't work yet
3033                         code = emit_imm (code, ARMREG_IP1, -MONO_ARCH_FRAME_ALIGNMENT);
3034                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3035                         //arm_andx_imm (code, ARMREG_IP0, sreg1, - MONO_ARCH_FRAME_ALIGNMENT);
3036                         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
3037                         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
3038                         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
3039
3040                         /* Init */
3041                         /* ip1 = pointer, ip0 = end */
3042                         arm_addx (code, ARMREG_IP0, ARMREG_IP1, ARMREG_IP0);
3043                         buf [0] = code;
3044                         arm_cmpx (code, ARMREG_IP1, ARMREG_IP0);
3045                         buf [1] = code;
3046                         arm_bcc (code, ARMCOND_EQ, 0);
3047                         arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_IP1, 0);
3048                         arm_addx_imm (code, ARMREG_IP1, ARMREG_IP1, 16);
3049                         arm_b (code, buf [0]);
3050                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3051
3052                         arm_movspx (code, dreg, ARMREG_SP);
3053                         if (cfg->param_area)
3054                                 code = emit_subx_sp_imm (code, cfg->param_area);
3055                         break;
3056                 }
3057                 case OP_LOCALLOC_IMM: {
3058                         int imm, offset;
3059
3060                         imm = ALIGN_TO (ins->inst_imm, MONO_ARCH_FRAME_ALIGNMENT);
3061                         g_assert (arm_is_arith_imm (imm));
3062                         arm_subx_imm (code, ARMREG_SP, ARMREG_SP, imm);
3063
3064                         /* Init */
3065                         g_assert (MONO_ARCH_FRAME_ALIGNMENT == 16);
3066                         offset = 0;
3067                         while (offset < imm) {
3068                                 arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_SP, offset);
3069                                 offset += 16;
3070                         }
3071                         arm_movspx (code, dreg, ARMREG_SP);
3072                         if (cfg->param_area)
3073                                 code = emit_subx_sp_imm (code, cfg->param_area);
3074                         break;
3075                 }
3076                 case OP_AOTCONST:
3077                         code = emit_aotconst (cfg, code, dreg, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3078                         break;
3079                 case OP_OBJC_GET_SELECTOR:
3080                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_OBJC_SELECTOR_REF, ins->inst_p0);
3081                         /* See arch_emit_objc_selector_ref () in aot-compiler.c */
3082                         arm_ldrx_lit (code, ins->dreg, 0);
3083                         arm_nop (code);
3084                         arm_nop (code);
3085                         break;
3086                 case OP_SEQ_POINT: {
3087                         MonoInst *info_var = cfg->arch.seq_point_info_var;
3088
3089                         /*
3090                          * For AOT, we use one got slot per method, which will point to a
3091                          * SeqPointInfo structure, containing all the information required
3092                          * by the code below.
3093                          */
3094                         if (cfg->compile_aot) {
3095                                 g_assert (info_var);
3096                                 g_assert (info_var->opcode == OP_REGOFFSET);
3097                         }
3098
3099                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
3100                                 MonoInst *var = cfg->arch.ss_tramp_var;
3101
3102                                 g_assert (var);
3103                                 g_assert (var->opcode == OP_REGOFFSET);
3104                                 /* Load ss_tramp_var */
3105                                 /* This is equal to &ss_trampoline */
3106                                 arm_ldrx (code, ARMREG_IP1, var->inst_basereg, var->inst_offset);
3107                                 /* Load the trampoline address */
3108                                 arm_ldrx (code, ARMREG_IP1, ARMREG_IP1, 0);
3109                                 /* Call it if it is non-null */
3110                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3111                                 arm_blrx (code, ARMREG_IP1);
3112                         }
3113
3114                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
3115
3116                         if (cfg->compile_aot) {
3117                                 guint32 offset = code - cfg->native_code;
3118                                 guint32 val;
3119
3120                                 arm_ldrx (code, ARMREG_IP1, info_var->inst_basereg, info_var->inst_offset);
3121                                 /* Add the offset */
3122                                 val = ((offset / 4) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
3123                                 /* Load the info->bp_addrs [offset], which is either 0 or the address of the bp trampoline */
3124                                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP1, val);
3125                                 /* Skip the load if its 0 */
3126                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3127                                 /* Call the breakpoint trampoline */
3128                                 arm_blrx (code, ARMREG_IP1);
3129                         } else {
3130                                 MonoInst *var = cfg->arch.bp_tramp_var;
3131
3132                                 g_assert (var);
3133                                 g_assert (var->opcode == OP_REGOFFSET);
3134                                 /* Load the address of the bp trampoline into IP0 */
3135                                 arm_ldrx (code, ARMREG_IP0, var->inst_basereg, var->inst_offset);
3136                                 /*
3137                                  * A placeholder for a possible breakpoint inserted by
3138                                  * mono_arch_set_breakpoint ().
3139                                  */
3140                                 arm_nop (code);
3141                         }
3142                         break;
3143                 }
3144
3145                         /* BRANCH */
3146                 case OP_BR:
3147                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_B);
3148                         arm_b (code, code);
3149                         break;
3150                 case OP_BR_REG:
3151                         arm_brx (code, sreg1);
3152                         break;
3153                 case OP_IBEQ:
3154                 case OP_IBGE:
3155                 case OP_IBGT:
3156                 case OP_IBLE:
3157                 case OP_IBLT:
3158                 case OP_IBNE_UN:
3159                 case OP_IBGE_UN:
3160                 case OP_IBGT_UN:
3161                 case OP_IBLE_UN:
3162                 case OP_IBLT_UN:
3163                 case OP_LBEQ:
3164                 case OP_LBGE:
3165                 case OP_LBGT:
3166                 case OP_LBLE:
3167                 case OP_LBLT:
3168                 case OP_LBNE_UN:
3169                 case OP_LBGE_UN:
3170                 case OP_LBGT_UN:
3171                 case OP_LBLE_UN:
3172                 case OP_LBLT_UN:
3173                 case OP_FBEQ:
3174                 case OP_FBNE_UN:
3175                 case OP_FBLT:
3176                 case OP_FBGT:
3177                 case OP_FBGT_UN:
3178                 case OP_FBLE:
3179                 case OP_FBGE:
3180                 case OP_FBGE_UN: {
3181                         int cond;
3182
3183                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3184                         cond = opcode_to_armcond (ins->opcode);
3185                         arm_bcc (code, cond, 0);
3186                         break;
3187                 }
3188                 case OP_FBLT_UN:
3189                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3190                         /* For fp compares, ARMCOND_LT is lt or unordered */
3191                         arm_bcc (code, ARMCOND_LT, 0);
3192                         break;
3193                 case OP_FBLE_UN:
3194                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3195                         arm_bcc (code, ARMCOND_EQ, 0);
3196                         offset = code - cfg->native_code;
3197                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3198                         /* For fp compares, ARMCOND_LT is lt or unordered */
3199                         arm_bcc (code, ARMCOND_LT, 0);
3200                         break;
3201                 case OP_ARM64_CBZW:
3202                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3203                         arm_cbzw (code, sreg1, 0);
3204                         break;
3205                 case OP_ARM64_CBZX:
3206                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3207                         arm_cbzx (code, sreg1, 0);
3208                         break;
3209                 case OP_ARM64_CBNZW:
3210                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3211                         arm_cbnzw (code, sreg1, 0);
3212                         break;
3213                 case OP_ARM64_CBNZX:
3214                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3215                         arm_cbnzx (code, sreg1, 0);
3216                         break;
3217                         /* ALU */
3218                 case OP_IADD:
3219                         arm_addw (code, dreg, sreg1, sreg2);
3220                         break;
3221                 case OP_LADD:
3222                         arm_addx (code, dreg, sreg1, sreg2);
3223                         break;
3224                 case OP_ISUB:
3225                         arm_subw (code, dreg, sreg1, sreg2);
3226                         break;
3227                 case OP_LSUB:
3228                         arm_subx (code, dreg, sreg1, sreg2);
3229                         break;
3230                 case OP_IAND:
3231                         arm_andw (code, dreg, sreg1, sreg2);
3232                         break;
3233                 case OP_LAND:
3234                         arm_andx (code, dreg, sreg1, sreg2);
3235                         break;
3236                 case OP_IOR:
3237                         arm_orrw (code, dreg, sreg1, sreg2);
3238                         break;
3239                 case OP_LOR:
3240                         arm_orrx (code, dreg, sreg1, sreg2);
3241                         break;
3242                 case OP_IXOR:
3243                         arm_eorw (code, dreg, sreg1, sreg2);
3244                         break;
3245                 case OP_LXOR:
3246                         arm_eorx (code, dreg, sreg1, sreg2);
3247                         break;
3248                 case OP_INEG:
3249                         arm_negw (code, dreg, sreg1);
3250                         break;
3251                 case OP_LNEG:
3252                         arm_negx (code, dreg, sreg1);
3253                         break;
3254                 case OP_INOT:
3255                         arm_mvnw (code, dreg, sreg1);
3256                         break;
3257                 case OP_LNOT:
3258                         arm_mvnx (code, dreg, sreg1);
3259                         break;
3260                 case OP_IADDCC:
3261                         arm_addsw (code, dreg, sreg1, sreg2);
3262                         break;
3263                 case OP_ADDCC:
3264                 case OP_LADDCC:
3265                         arm_addsx (code, dreg, sreg1, sreg2);
3266                         break;
3267                 case OP_ISUBCC:
3268                         arm_subsw (code, dreg, sreg1, sreg2);
3269                         break;
3270                 case OP_LSUBCC:
3271                 case OP_SUBCC:
3272                         arm_subsx (code, dreg, sreg1, sreg2);
3273                         break;
3274                 case OP_ICOMPARE:
3275                         arm_cmpw (code, sreg1, sreg2);
3276                         break;
3277                 case OP_COMPARE:
3278                 case OP_LCOMPARE:
3279                         arm_cmpx (code, sreg1, sreg2);
3280                         break;
3281                 case OP_IADD_IMM:
3282                         code = emit_addw_imm (code, dreg, sreg1, imm);
3283                         break;
3284                 case OP_LADD_IMM:
3285                 case OP_ADD_IMM:
3286                         code = emit_addx_imm (code, dreg, sreg1, imm);
3287                         break;
3288                 case OP_ISUB_IMM:
3289                         code = emit_subw_imm (code, dreg, sreg1, imm);
3290                         break;
3291                 case OP_LSUB_IMM:
3292                         code = emit_subx_imm (code, dreg, sreg1, imm);
3293                         break;
3294                 case OP_IAND_IMM:
3295                         code = emit_andw_imm (code, dreg, sreg1, imm);
3296                         break;
3297                 case OP_LAND_IMM:
3298                 case OP_AND_IMM:
3299                         code = emit_andx_imm (code, dreg, sreg1, imm);
3300                         break;
3301                 case OP_IOR_IMM:
3302                         code = emit_orrw_imm (code, dreg, sreg1, imm);
3303                         break;
3304                 case OP_LOR_IMM:
3305                         code = emit_orrx_imm (code, dreg, sreg1, imm);
3306                         break;
3307                 case OP_IXOR_IMM:
3308                         code = emit_eorw_imm (code, dreg, sreg1, imm);
3309                         break;
3310                 case OP_LXOR_IMM:
3311                         code = emit_eorx_imm (code, dreg, sreg1, imm);
3312                         break;
3313                 case OP_ICOMPARE_IMM:
3314                         code = emit_cmpw_imm (code, sreg1, imm);
3315                         break;
3316                 case OP_LCOMPARE_IMM:
3317                 case OP_COMPARE_IMM:
3318                         if (imm == 0) {
3319                                 arm_cmpx (code, sreg1, ARMREG_RZR);
3320                         } else {
3321                                 // FIXME: 32 vs 64 bit issues for 0xffffffff
3322                                 code = emit_imm64 (code, ARMREG_LR, imm);
3323                                 arm_cmpx (code, sreg1, ARMREG_LR);
3324                         }
3325                         break;
3326                 case OP_ISHL:
3327                         arm_lslvw (code, dreg, sreg1, sreg2);
3328                         break;
3329                 case OP_LSHL:
3330                         arm_lslvx (code, dreg, sreg1, sreg2);
3331                         break;
3332                 case OP_ISHR:
3333                         arm_asrvw (code, dreg, sreg1, sreg2);
3334                         break;
3335                 case OP_LSHR:
3336                         arm_asrvx (code, dreg, sreg1, sreg2);
3337                         break;
3338                 case OP_ISHR_UN:
3339                         arm_lsrvw (code, dreg, sreg1, sreg2);
3340                         break;
3341                 case OP_LSHR_UN:
3342                         arm_lsrvx (code, dreg, sreg1, sreg2);
3343                         break;
3344                 case OP_ISHL_IMM:
3345                         if (imm == 0)
3346                                 arm_movx (code, dreg, sreg1);
3347                         else
3348                                 arm_lslw (code, dreg, sreg1, imm);
3349                         break;
3350                 case OP_LSHL_IMM:
3351                         if (imm == 0)
3352                                 arm_movx (code, dreg, sreg1);
3353                         else
3354                                 arm_lslx (code, dreg, sreg1, imm);
3355                         break;
3356                 case OP_ISHR_IMM:
3357                         if (imm == 0)
3358                                 arm_movx (code, dreg, sreg1);
3359                         else
3360                                 arm_asrw (code, dreg, sreg1, imm);
3361                         break;
3362                 case OP_LSHR_IMM:
3363                 case OP_SHR_IMM:
3364                         if (imm == 0)
3365                                 arm_movx (code, dreg, sreg1);
3366                         else
3367                                 arm_asrx (code, dreg, sreg1, imm);
3368                         break;
3369                 case OP_ISHR_UN_IMM:
3370                         if (imm == 0)
3371                                 arm_movx (code, dreg, sreg1);
3372                         else
3373                                 arm_lsrw (code, dreg, sreg1, imm);
3374                         break;
3375                 case OP_SHR_UN_IMM:
3376                 case OP_LSHR_UN_IMM:
3377                         if (imm == 0)
3378                                 arm_movx (code, dreg, sreg1);
3379                         else
3380                                 arm_lsrx (code, dreg, sreg1, imm);
3381                         break;
3382
3383                         /* 64BIT ALU */
3384                 case OP_SEXT_I4:
3385                         arm_sxtwx (code, dreg, sreg1);
3386                         break;
3387                 case OP_ZEXT_I4:
3388                         /* Clean out the upper word */
3389                         arm_movw (code, dreg, sreg1);
3390                         break;
3391                 case OP_SHL_IMM:
3392                         arm_lslx (code, dreg, sreg1, imm);
3393                         break;
3394
3395                         /* MULTIPLY/DIVISION */
3396                 case OP_IDIV:
3397                 case OP_IREM:
3398                         // FIXME: Optimize this
3399                         /* Check for zero */
3400                         arm_cmpx_imm (code, sreg2, 0);
3401                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3402                         /* Check for INT_MIN/-1 */
3403                         code = emit_imm (code, ARMREG_IP0, 0x80000000);
3404                         arm_cmpx (code, sreg1, ARMREG_IP0);
3405                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3406                         code = emit_imm (code, ARMREG_IP0, 0xffffffff);
3407                         arm_cmpx (code, sreg2, ARMREG_IP0);
3408                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3409                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3410                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3411                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "OverflowException");
3412                         if (ins->opcode == OP_IREM) {
3413                                 arm_sdivw (code, ARMREG_LR, sreg1, sreg2);
3414                                 arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3415                         } else {
3416                                 arm_sdivw (code, dreg, sreg1, sreg2);
3417                         }
3418                         break;
3419                 case OP_IDIV_UN:
3420                         arm_cmpx_imm (code, sreg2, 0);
3421                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3422                         arm_udivw (code, dreg, sreg1, sreg2);
3423                         break;
3424                 case OP_IREM_UN:
3425                         arm_cmpx_imm (code, sreg2, 0);
3426                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3427                         arm_udivw (code, ARMREG_LR, sreg1, sreg2);
3428                         arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3429                         break;
3430                 case OP_LDIV:
3431                 case OP_LREM:
3432                         // FIXME: Optimize this
3433                         /* Check for zero */
3434                         arm_cmpx_imm (code, sreg2, 0);
3435                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3436                         /* Check for INT64_MIN/-1 */
3437                         code = emit_imm64 (code, ARMREG_IP0, 0x8000000000000000);
3438                         arm_cmpx (code, sreg1, ARMREG_IP0);
3439                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3440                         code = emit_imm64 (code, ARMREG_IP0, 0xffffffffffffffff);
3441                         arm_cmpx (code, sreg2, ARMREG_IP0);
3442                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3443                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3444                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3445                         /* 64 bit uses ArithmeticException */
3446                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "ArithmeticException");
3447                         if (ins->opcode == OP_LREM) {
3448                                 arm_sdivx (code, ARMREG_LR, sreg1, sreg2);
3449                                 arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3450                         } else {
3451                                 arm_sdivx (code, dreg, sreg1, sreg2);
3452                         }
3453                         break;
3454                 case OP_LDIV_UN:
3455                         arm_cmpx_imm (code, sreg2, 0);
3456                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3457                         arm_udivx (code, dreg, sreg1, sreg2);
3458                         break;
3459                 case OP_LREM_UN:
3460                         arm_cmpx_imm (code, sreg2, 0);
3461                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3462                         arm_udivx (code, ARMREG_LR, sreg1, sreg2);
3463                         arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3464                         break;
3465                 case OP_IMUL:
3466                         arm_mulw (code, dreg, sreg1, sreg2);
3467                         break;
3468                 case OP_LMUL:
3469                         arm_mulx (code, dreg, sreg1, sreg2);
3470                         break;
3471                 case OP_IMUL_IMM:
3472                         code = emit_imm (code, ARMREG_LR, imm);
3473                         arm_mulw (code, dreg, sreg1, ARMREG_LR);
3474                         break;
3475                 case OP_MUL_IMM:
3476                 case OP_LMUL_IMM:
3477                         code = emit_imm (code, ARMREG_LR, imm);
3478                         arm_mulx (code, dreg, sreg1, ARMREG_LR);
3479                         break;
3480
3481                         /* CONVERSIONS */
3482                 case OP_ICONV_TO_I1:
3483                 case OP_LCONV_TO_I1:
3484                         arm_sxtbx (code, dreg, sreg1);
3485                         break;
3486                 case OP_ICONV_TO_I2:
3487                 case OP_LCONV_TO_I2:
3488                         arm_sxthx (code, dreg, sreg1);
3489                         break;
3490                 case OP_ICONV_TO_U1:
3491                 case OP_LCONV_TO_U1:
3492                         arm_uxtbw (code, dreg, sreg1);
3493                         break;
3494                 case OP_ICONV_TO_U2:
3495                 case OP_LCONV_TO_U2:
3496                         arm_uxthw (code, dreg, sreg1);
3497                         break;
3498
3499                         /* CSET */
3500                 case OP_CEQ:
3501                 case OP_ICEQ:
3502                 case OP_LCEQ:
3503                 case OP_CLT:
3504                 case OP_ICLT:
3505                 case OP_LCLT:
3506                 case OP_CGT:
3507                 case OP_ICGT:
3508                 case OP_LCGT:
3509                 case OP_CLT_UN:
3510                 case OP_ICLT_UN:
3511                 case OP_LCLT_UN:
3512                 case OP_CGT_UN:
3513                 case OP_ICGT_UN:
3514                 case OP_LCGT_UN:
3515                 case OP_ICNEQ:
3516                 case OP_ICGE:
3517                 case OP_ICLE:
3518                 case OP_ICGE_UN:
3519                 case OP_ICLE_UN: {
3520                         int cond;
3521
3522                         cond = opcode_to_armcond (ins->opcode);
3523                         arm_cset (code, cond, dreg);
3524                         break;
3525                 }
3526                 case OP_FCEQ:
3527                 case OP_FCLT:
3528                 case OP_FCLT_UN:
3529                 case OP_FCGT:
3530                 case OP_FCGT_UN:
3531                 case OP_FCNEQ:
3532                 case OP_FCLE:
3533                 case OP_FCGE: {
3534                         int cond;
3535
3536                         cond = opcode_to_armcond (ins->opcode);
3537                         arm_fcmpd (code, sreg1, sreg2);
3538                         arm_cset (code, cond, dreg);
3539                         break;
3540                 }
3541
3542                         /* MEMORY */
3543                 case OP_LOADI1_MEMBASE:
3544                         code = emit_ldrsbx (code, dreg, ins->inst_basereg, ins->inst_offset);
3545                         break;
3546                 case OP_LOADU1_MEMBASE:
3547                         code = emit_ldrb (code, dreg, ins->inst_basereg, ins->inst_offset);
3548                         break;
3549                 case OP_LOADI2_MEMBASE:
3550                         code = emit_ldrshx (code, dreg, ins->inst_basereg, ins->inst_offset);
3551                         break;
3552                 case OP_LOADU2_MEMBASE:
3553                         code = emit_ldrh (code, dreg, ins->inst_basereg, ins->inst_offset);
3554                         break;
3555                 case OP_LOADI4_MEMBASE:
3556                         code = emit_ldrswx (code, dreg, ins->inst_basereg, ins->inst_offset);
3557                         break;
3558                 case OP_LOADU4_MEMBASE:
3559                         code = emit_ldrw (code, dreg, ins->inst_basereg, ins->inst_offset);
3560                         break;
3561                 case OP_LOAD_MEMBASE:
3562                 case OP_LOADI8_MEMBASE:
3563                         code = emit_ldrx (code, dreg, ins->inst_basereg, ins->inst_offset);
3564                         break;
3565                 case OP_STOREI1_MEMBASE_IMM:
3566                 case OP_STOREI2_MEMBASE_IMM:
3567                 case OP_STOREI4_MEMBASE_IMM:
3568                 case OP_STORE_MEMBASE_IMM:
3569                 case OP_STOREI8_MEMBASE_IMM: {
3570                         int immreg;
3571
3572                         if (imm != 0) {
3573                                 code = emit_imm (code, ARMREG_LR, imm);
3574                                 immreg = ARMREG_LR;
3575                         } else {
3576                                 immreg = ARMREG_RZR;
3577                         }
3578
3579                         switch (ins->opcode) {
3580                         case OP_STOREI1_MEMBASE_IMM:
3581                                 code = emit_strb (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3582                                 break;
3583                         case OP_STOREI2_MEMBASE_IMM:
3584                                 code = emit_strh (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3585                                 break;
3586                         case OP_STOREI4_MEMBASE_IMM:
3587                                 code = emit_strw (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3588                                 break;
3589                         case OP_STORE_MEMBASE_IMM:
3590                         case OP_STOREI8_MEMBASE_IMM:
3591                                 code = emit_strx (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3592                                 break;
3593                         default:
3594                                 g_assert_not_reached ();
3595                                 break;
3596                         }
3597                         break;
3598                 }
3599                 case OP_STOREI1_MEMBASE_REG:
3600                         code = emit_strb (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3601                         break;
3602                 case OP_STOREI2_MEMBASE_REG:
3603                         code = emit_strh (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3604                         break;
3605                 case OP_STOREI4_MEMBASE_REG:
3606                         code = emit_strw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3607                         break;
3608                 case OP_STORE_MEMBASE_REG:
3609                 case OP_STOREI8_MEMBASE_REG:
3610                         code = emit_strx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3611                         break;
3612
3613                 case OP_TLS_GET:
3614                         code = emit_tls_get (code, dreg, ins->inst_offset);
3615                         break;
3616                 case OP_TLS_GET_REG:
3617                         code = emit_tls_get_reg (code, dreg, sreg1);
3618                         break;
3619                 case OP_TLS_SET:
3620                         code = emit_tls_set (code, sreg1, ins->inst_offset);
3621                         break;
3622                 case OP_TLS_SET_REG:
3623                         code = emit_tls_set_reg (code, sreg1, sreg2);
3624                         break;
3625
3626                         /* Atomic */
3627                 case OP_MEMORY_BARRIER:
3628                         arm_dmb (code, 0);
3629                         break;
3630                 case OP_ATOMIC_ADD_I4: {
3631                         guint8 *buf [16];
3632
3633                         buf [0] = code;
3634                         arm_ldaxrw (code, ARMREG_IP0, sreg1);
3635                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3636                         arm_stlxrw (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3637                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3638
3639                         arm_movx (code, dreg, ARMREG_IP0);
3640                         break;
3641                 }
3642                 case OP_ATOMIC_ADD_I8: {
3643                         guint8 *buf [16];
3644
3645                         buf [0] = code;
3646                         arm_ldaxrx (code, ARMREG_IP0, sreg1);
3647                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3648                         arm_stlxrx (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3649                         arm_cbnzx (code, ARMREG_IP1, buf [0]);
3650
3651                         arm_movx (code, dreg, ARMREG_IP0);
3652                         break;
3653                 }
3654                 case OP_ATOMIC_EXCHANGE_I4: {
3655                         guint8 *buf [16];
3656
3657                         buf [0] = code;
3658                         arm_ldaxrw (code, ARMREG_IP0, sreg1);
3659                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3660                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3661
3662                         arm_movx (code, dreg, ARMREG_IP0);
3663                         break;
3664                 }
3665                 case OP_ATOMIC_EXCHANGE_I8: {
3666                         guint8 *buf [16];
3667
3668                         buf [0] = code;
3669                         arm_ldaxrx (code, ARMREG_IP0, sreg1);
3670                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3671                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3672
3673                         arm_movx (code, dreg, ARMREG_IP0);
3674                         break;
3675                 }
3676                 case OP_ATOMIC_CAS_I4: {
3677                         guint8 *buf [16];
3678
3679                         /* sreg2 is the value, sreg3 is the comparand */
3680                         buf [0] = code;
3681                         arm_ldaxrw (code, ARMREG_IP0, sreg1);
3682                         arm_cmpw (code, ARMREG_IP0, ins->sreg3);
3683                         buf [1] = code;
3684                         arm_bcc (code, ARMCOND_NE, 0);
3685                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3686                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3687                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3688
3689                         arm_movx (code, dreg, ARMREG_IP0);
3690                         break;
3691                 }
3692                 case OP_ATOMIC_CAS_I8: {
3693                         guint8 *buf [16];
3694
3695                         buf [0] = code;
3696                         arm_ldaxrx (code, ARMREG_IP0, sreg1);
3697                         arm_cmpx (code, ARMREG_IP0, ins->sreg3);
3698                         buf [1] = code;
3699                         arm_bcc (code, ARMCOND_NE, 0);
3700                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3701                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3702                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3703
3704                         arm_movx (code, dreg, ARMREG_IP0);
3705                         break;
3706                 }
3707                 case OP_ATOMIC_LOAD_I1: {
3708                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3709                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3710                         arm_sxtbx (code, ins->dreg, ins->dreg);
3711                         break;
3712                 }
3713                 case OP_ATOMIC_LOAD_U1: {
3714                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3715                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3716                         arm_uxtbx (code, ins->dreg, ins->dreg);
3717                         break;
3718                 }
3719                 case OP_ATOMIC_LOAD_I2: {
3720                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3721                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3722                         arm_sxthx (code, ins->dreg, ins->dreg);
3723                         break;
3724                 }
3725                 case OP_ATOMIC_LOAD_U2: {
3726                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3727                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3728                         arm_uxthx (code, ins->dreg, ins->dreg);
3729                         break;
3730                 }
3731                 case OP_ATOMIC_LOAD_I4: {
3732                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3733                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3734                         arm_sxtwx (code, ins->dreg, ins->dreg);
3735                         break;
3736                 }
3737                 case OP_ATOMIC_LOAD_U4: {
3738                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3739                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3740                         arm_movw (code, ins->dreg, ins->dreg); /* Clear upper half of the register. */
3741                         break;
3742                 }
3743                 case OP_ATOMIC_LOAD_I8:
3744                 case OP_ATOMIC_LOAD_U8: {
3745                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3746                         arm_ldarx (code, ins->dreg, ARMREG_LR);
3747                         break;
3748                 }
3749                 case OP_ATOMIC_LOAD_R4: {
3750                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3751                         if (cfg->r4fp) {
3752                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3753                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3754                         } else {
3755                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3756                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3757                                 arm_fcvt_sd (code, ins->dreg, FP_TEMP_REG);
3758                         }
3759                         break;
3760                 }
3761                 case OP_ATOMIC_LOAD_R8: {
3762                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3763                         arm_ldarx (code, ARMREG_LR, ARMREG_LR);
3764                         arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3765                         break;
3766                 }
3767                 case OP_ATOMIC_STORE_I1:
3768                 case OP_ATOMIC_STORE_U1: {
3769                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3770                         arm_stlrb (code, ARMREG_LR, ins->sreg1);
3771                         break;
3772                 }
3773                 case OP_ATOMIC_STORE_I2:
3774                 case OP_ATOMIC_STORE_U2: {
3775                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3776                         arm_stlrh (code, ARMREG_LR, ins->sreg1);
3777                         break;
3778                 }
3779                 case OP_ATOMIC_STORE_I4:
3780                 case OP_ATOMIC_STORE_U4: {
3781                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3782                         arm_stlrw (code, ARMREG_LR, ins->sreg1);
3783                         break;
3784                 }
3785                 case OP_ATOMIC_STORE_I8:
3786                 case OP_ATOMIC_STORE_U8: {
3787                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3788                         arm_stlrx (code, ARMREG_LR, ins->sreg1);
3789                         break;
3790                 }
3791                 case OP_ATOMIC_STORE_R4: {
3792                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3793                         if (cfg->r4fp) {
3794                                 arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3795                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3796                         } else {
3797                                 arm_fcvt_ds (code, FP_TEMP_REG, ins->sreg1);
3798                                 arm_fmov_double_to_rx (code, ARMREG_IP0, FP_TEMP_REG);
3799                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3800                         }
3801                         break;
3802                 }
3803                 case OP_ATOMIC_STORE_R8: {
3804                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3805                         arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3806                         arm_stlrx (code, ARMREG_LR, ARMREG_IP0);
3807                         break;
3808                 }
3809
3810                         /* FP */
3811                 case OP_R8CONST: {
3812                         guint64 imm = *(guint64*)ins->inst_p0;
3813
3814                         if (imm == 0) {
3815                                 arm_fmov_rx_to_double (code, dreg, ARMREG_RZR);
3816                         } else {
3817                                 code = emit_imm64 (code, ARMREG_LR, imm);
3818                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3819                         }
3820                         break;
3821                 }
3822                 case OP_R4CONST: {
3823                         guint64 imm = *(guint32*)ins->inst_p0;
3824
3825                         code = emit_imm64 (code, ARMREG_LR, imm);
3826                         if (cfg->r4fp) {
3827                                 arm_fmov_rx_to_double (code, dreg, ARMREG_LR);
3828                         } else {
3829                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3830                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3831                         }
3832                         break;
3833                 }
3834                 case OP_LOADR8_MEMBASE:
3835                         code = emit_ldrfpx (code, dreg, ins->inst_basereg, ins->inst_offset);
3836                         break;
3837                 case OP_LOADR4_MEMBASE:
3838                         if (cfg->r4fp) {
3839                                 code = emit_ldrfpw (code, dreg, ins->inst_basereg, ins->inst_offset);
3840                         } else {
3841                                 code = emit_ldrfpw (code, FP_TEMP_REG, ins->inst_basereg, ins->inst_offset);
3842                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3843                         }
3844                         break;
3845                 case OP_STORER8_MEMBASE_REG:
3846                         code = emit_strfpx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3847                         break;
3848                 case OP_STORER4_MEMBASE_REG:
3849                         if (cfg->r4fp) {
3850                                 code = emit_strfpw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3851                         } else {
3852                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3853                                 code = emit_strfpw (code, FP_TEMP_REG, ins->inst_destbasereg, ins->inst_offset);
3854                         }
3855                         break;
3856                 case OP_FMOVE:
3857                         if (dreg != sreg1)
3858                                 arm_fmovd (code, dreg, sreg1);
3859                         break;
3860                 case OP_RMOVE:
3861                         if (dreg != sreg1)
3862                                 arm_fmovs (code, dreg, sreg1);
3863                         break;
3864                 case OP_MOVE_F_TO_I4:
3865                         if (cfg->r4fp) {
3866                                 arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3867                         } else {
3868                                 arm_fcvt_ds (code, ins->dreg, ins->sreg1);
3869                                 arm_fmov_double_to_rx (code, ins->dreg, ins->dreg);
3870                         }
3871                         break;
3872                 case OP_MOVE_I4_TO_F:
3873                         if (cfg->r4fp) {
3874                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3875                         } else {
3876                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3877                                 arm_fcvt_sd (code, ins->dreg, ins->dreg);
3878                         }
3879                         break;
3880                 case OP_MOVE_F_TO_I8:
3881                         arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3882                         break;
3883                 case OP_MOVE_I8_TO_F:
3884                         arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3885                         break;
3886                 case OP_FCOMPARE:
3887                         arm_fcmpd (code, sreg1, sreg2);
3888                         break;
3889                 case OP_RCOMPARE:
3890                         arm_fcmps (code, sreg1, sreg2);
3891                         break;
3892                 case OP_FCONV_TO_I1:
3893                         arm_fcvtzs_dx (code, dreg, sreg1);
3894                         arm_sxtbx (code, dreg, dreg);
3895                         break;
3896                 case OP_FCONV_TO_U1:
3897                         arm_fcvtzu_dx (code, dreg, sreg1);
3898                         arm_uxtbw (code, dreg, dreg);
3899                         break;
3900                 case OP_FCONV_TO_I2:
3901                         arm_fcvtzs_dx (code, dreg, sreg1);
3902                         arm_sxthx (code, dreg, dreg);
3903                         break;
3904                 case OP_FCONV_TO_U2:
3905                         arm_fcvtzu_dx (code, dreg, sreg1);
3906                         arm_uxthw (code, dreg, dreg);
3907                         break;
3908                 case OP_FCONV_TO_I4:
3909                         arm_fcvtzs_dx (code, dreg, sreg1);
3910                         arm_sxtwx (code, dreg, dreg);
3911                         break;
3912                 case OP_FCONV_TO_U4:
3913                         arm_fcvtzu_dx (code, dreg, sreg1);
3914                         break;
3915                 case OP_FCONV_TO_I8:
3916                         arm_fcvtzs_dx (code, dreg, sreg1);
3917                         break;
3918                 case OP_FCONV_TO_U8:
3919                         arm_fcvtzu_dx (code, dreg, sreg1);
3920                         break;
3921                 case OP_FCONV_TO_R4:
3922                         if (cfg->r4fp) {
3923                                 arm_fcvt_ds (code, dreg, sreg1);
3924                         } else {
3925                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3926                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3927                         }
3928                         break;
3929                 case OP_ICONV_TO_R4:
3930                         if (cfg->r4fp) {
3931                                 arm_scvtf_rw_to_s (code, dreg, sreg1);
3932                         } else {
3933                                 arm_scvtf_rw_to_s (code, FP_TEMP_REG, sreg1);
3934                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3935                         }
3936                         break;
3937                 case OP_LCONV_TO_R4:
3938                         if (cfg->r4fp) {
3939                                 arm_scvtf_rx_to_s (code, dreg, sreg1);
3940                         } else {
3941                                 arm_scvtf_rx_to_s (code, FP_TEMP_REG, sreg1);
3942                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3943                         }
3944                         break;
3945                 case OP_ICONV_TO_R8:
3946                         arm_scvtf_rw_to_d (code, dreg, sreg1);
3947                         break;
3948                 case OP_LCONV_TO_R8:
3949                         arm_scvtf_rx_to_d (code, dreg, sreg1);
3950                         break;
3951                 case OP_ICONV_TO_R_UN:
3952                         arm_ucvtf_rw_to_d (code, dreg, sreg1);
3953                         break;
3954                 case OP_LCONV_TO_R_UN:
3955                         arm_ucvtf_rx_to_d (code, dreg, sreg1);
3956                         break;
3957                 case OP_FADD:
3958                         arm_fadd_d (code, dreg, sreg1, sreg2);
3959                         break;
3960                 case OP_FSUB:
3961                         arm_fsub_d (code, dreg, sreg1, sreg2);
3962                         break;
3963                 case OP_FMUL:
3964                         arm_fmul_d (code, dreg, sreg1, sreg2);
3965                         break;
3966                 case OP_FDIV:
3967                         arm_fdiv_d (code, dreg, sreg1, sreg2);
3968                         break;
3969                 case OP_FREM:
3970                         /* Emulated */
3971                         g_assert_not_reached ();
3972                         break;
3973                 case OP_FNEG:
3974                         arm_fneg_d (code, dreg, sreg1);
3975                         break;
3976                 case OP_ARM_SETFREG_R4:
3977                         arm_fcvt_ds (code, dreg, sreg1);
3978                         break;
3979                 case OP_CKFINITE:
3980                         /* Check for infinity */
3981                         code = emit_imm64 (code, ARMREG_LR, 0x7fefffffffffffffLL);
3982                         arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3983                         arm_fabs_d (code, FP_TEMP_REG2, sreg1);
3984                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG);
3985                         code = emit_cond_exc (cfg, code, OP_COND_EXC_GT, "ArithmeticException");
3986                         /* Check for nans */
3987                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG2);
3988                         code = emit_cond_exc (cfg, code, OP_COND_EXC_OV, "ArithmeticException");
3989                         arm_fmovd (code, dreg, sreg1);
3990                         break;
3991
3992                         /* R4 */
3993                 case OP_RADD:
3994                         arm_fadd_s (code, dreg, sreg1, sreg2);
3995                         break;
3996                 case OP_RSUB:
3997                         arm_fsub_s (code, dreg, sreg1, sreg2);
3998                         break;
3999                 case OP_RMUL:
4000                         arm_fmul_s (code, dreg, sreg1, sreg2);
4001                         break;
4002                 case OP_RDIV:
4003                         arm_fdiv_s (code, dreg, sreg1, sreg2);
4004                         break;
4005                 case OP_RNEG:
4006                         arm_fneg_s (code, dreg, sreg1);
4007                         break;
4008                 case OP_RCONV_TO_I1:
4009                         arm_fcvtzs_sx (code, dreg, sreg1);
4010                         arm_sxtbx (code, dreg, dreg);
4011                         break;
4012                 case OP_RCONV_TO_U1:
4013                         arm_fcvtzu_sx (code, dreg, sreg1);
4014                         arm_uxtbw (code, dreg, dreg);
4015                         break;
4016                 case OP_RCONV_TO_I2:
4017                         arm_fcvtzs_sx (code, dreg, sreg1);
4018                         arm_sxthx (code, dreg, dreg);
4019                         break;
4020                 case OP_RCONV_TO_U2:
4021                         arm_fcvtzu_sx (code, dreg, sreg1);
4022                         arm_uxthw (code, dreg, dreg);
4023                         break;
4024                 case OP_RCONV_TO_I4:
4025                         arm_fcvtzs_sx (code, dreg, sreg1);
4026                         arm_sxtwx (code, dreg, dreg);
4027                         break;
4028                 case OP_RCONV_TO_U4:
4029                         arm_fcvtzu_sx (code, dreg, sreg1);
4030                         break;
4031                 case OP_RCONV_TO_I8:
4032                         arm_fcvtzs_sx (code, dreg, sreg1);
4033                         break;
4034                 case OP_RCONV_TO_U8:
4035                         arm_fcvtzu_sx (code, dreg, sreg1);
4036                         break;
4037                 case OP_RCONV_TO_R8:
4038                         arm_fcvt_sd (code, dreg, sreg1);
4039                         break;
4040                 case OP_RCONV_TO_R4:
4041                         if (dreg != sreg1)
4042                                 arm_fmovs (code, dreg, sreg1);
4043                         break;
4044                 case OP_RCEQ:
4045                 case OP_RCLT:
4046                 case OP_RCLT_UN:
4047                 case OP_RCGT:
4048                 case OP_RCGT_UN:
4049                 case OP_RCNEQ:
4050                 case OP_RCLE:
4051                 case OP_RCGE: {
4052                         int cond;
4053
4054                         cond = opcode_to_armcond (ins->opcode);
4055                         arm_fcmps (code, sreg1, sreg2);
4056                         arm_cset (code, cond, dreg);
4057                         break;
4058                 }
4059
4060                         /* CALLS */
4061                 case OP_VOIDCALL:
4062                 case OP_CALL:
4063                 case OP_LCALL:
4064                 case OP_FCALL:
4065                 case OP_RCALL:
4066                 case OP_VCALL2:
4067                         call = (MonoCallInst*)ins;
4068                         if (ins->flags & MONO_INST_HAS_METHOD)
4069                                 code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
4070                         else
4071                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
4072                         code = emit_move_return_value (cfg, code, ins);
4073                         break;
4074                 case OP_VOIDCALL_REG:
4075                 case OP_CALL_REG:
4076                 case OP_LCALL_REG:
4077                 case OP_FCALL_REG:
4078                 case OP_RCALL_REG:
4079                 case OP_VCALL2_REG:
4080                         arm_blrx (code, sreg1);
4081                         code = emit_move_return_value (cfg, code, ins);
4082                         break;
4083                 case OP_VOIDCALL_MEMBASE:
4084                 case OP_CALL_MEMBASE:
4085                 case OP_LCALL_MEMBASE:
4086                 case OP_FCALL_MEMBASE:
4087                 case OP_RCALL_MEMBASE:
4088                 case OP_VCALL2_MEMBASE:
4089                         code = emit_ldrx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4090                         arm_blrx (code, ARMREG_IP0);
4091                         code = emit_move_return_value (cfg, code, ins);
4092                         break;
4093                 case OP_TAILCALL: {
4094                         MonoCallInst *call = (MonoCallInst*)ins;
4095
4096                         g_assert (!cfg->method->save_lmf);
4097
4098                         // FIXME: Copy stack arguments
4099
4100                         /* Restore registers */
4101                         code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4102
4103                         /* Destroy frame */
4104                         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4105
4106                         if (cfg->compile_aot) {
4107                                 /* This is not a PLT patch */
4108                                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4109                                 arm_brx (code, ARMREG_IP0);
4110                         } else {
4111                                 mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method, MONO_R_ARM64_B);
4112                                 arm_b (code, code);
4113                         }
4114                         ins->flags |= MONO_INST_GC_CALLSITE;
4115                         ins->backend.pc_offset = code - cfg->native_code;
4116                         break;
4117                 }
4118                 case OP_ARGLIST:
4119                         g_assert (cfg->arch.cinfo);
4120                         code = emit_addx_imm (code, ARMREG_IP0, cfg->arch.args_reg, ((CallInfo*)cfg->arch.cinfo)->sig_cookie.offset);
4121                         arm_strx (code, ARMREG_IP0, sreg1, 0);
4122                         break;
4123                 case OP_DYN_CALL: {
4124                         MonoInst *var = cfg->dyn_call_var;
4125                         guint8 *labels [16];
4126                         int i;
4127
4128                         /*
4129                          * sreg1 points to a DynCallArgs structure initialized by mono_arch_start_dyn_call ().
4130                          * sreg2 is the function to call.
4131                          */
4132
4133                         g_assert (var->opcode == OP_REGOFFSET);
4134
4135                         arm_movx (code, ARMREG_LR, sreg1);
4136                         arm_movx (code, ARMREG_IP1, sreg2);
4137
4138                         /* Save args buffer */
4139                         code = emit_strx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4140
4141                         /* Set fp argument regs */
4142                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpargs));
4143                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4144                         labels [0] = code;
4145                         arm_bcc (code, ARMCOND_EQ, 0);
4146                         for (i = 0; i < 8; ++i)
4147                                 code = emit_ldrfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4148                         arm_patch_rel (labels [0], code, MONO_R_ARM64_BCC);
4149
4150                         /* Set stack args */
4151                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
4152                                 code = emit_ldrx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, regs) + ((PARAM_REGS + 1 + i) * sizeof (mgreg_t)));
4153                                 code = emit_strx (code, ARMREG_R0, ARMREG_SP, i * sizeof (mgreg_t));
4154                         }
4155
4156                         /* Set argument registers + r8 */
4157                         code = mono_arm_emit_load_regarray (code, 0x1ff, ARMREG_LR, 0);
4158
4159                         /* Make the call */
4160                         arm_blrx (code, ARMREG_IP1);
4161
4162                         /* Save result */
4163                         code = emit_ldrx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4164                         arm_strx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res));
4165                         arm_strx (code, ARMREG_R1, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res2));
4166                         /* Save fp result */
4167                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpret));
4168                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4169                         labels [1] = code;
4170                         arm_bcc (code, ARMCOND_EQ, 0);
4171                         for (i = 0; i < 8; ++i)
4172                                 code = emit_strfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4173                         arm_patch_rel (labels [1], code, MONO_R_ARM64_BCC);
4174                         break;
4175                 }
4176
4177                 case OP_GENERIC_CLASS_INIT: {
4178                         static int byte_offset = -1;
4179                         static guint8 bitmask;
4180                         guint8 *jump;
4181
4182                         if (byte_offset < 0)
4183                                 mono_marshal_find_bitfield_offset (MonoVTable, initialized, &byte_offset, &bitmask);
4184
4185                         /* Load vtable->initialized */
4186                         arm_ldrsbx (code, ARMREG_IP0, sreg1, byte_offset);
4187                         // FIXME: No andx_imm yet */
4188                         code = mono_arm_emit_imm64 (code, ARMREG_IP1, bitmask);
4189                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
4190                         jump = code;
4191                         arm_cbnzx (code, ARMREG_IP0, 0);
4192
4193                         /* Slowpath */
4194                         g_assert (sreg1 == ARMREG_R0);
4195                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4196                                                           (gpointer)"mono_generic_class_init");
4197
4198                         mono_arm_patch (jump, code, MONO_R_ARM64_CBZ);
4199                         break;
4200                 }
4201
4202                 case OP_CHECK_THIS:
4203                         arm_ldrx (code, ARMREG_LR, sreg1, 0);
4204                         break;
4205                 case OP_NOT_NULL:
4206                 case OP_NOT_REACHED:
4207                 case OP_DUMMY_USE:
4208                         break;
4209                 case OP_IL_SEQ_POINT:
4210                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4211                         break;
4212
4213                         /* EH */
4214                 case OP_COND_EXC_C:
4215                 case OP_COND_EXC_IC:
4216                 case OP_COND_EXC_OV:
4217                 case OP_COND_EXC_IOV:
4218                 case OP_COND_EXC_NC:
4219                 case OP_COND_EXC_INC:
4220                 case OP_COND_EXC_NO:
4221                 case OP_COND_EXC_INO:
4222                 case OP_COND_EXC_EQ:
4223                 case OP_COND_EXC_IEQ:
4224                 case OP_COND_EXC_NE_UN:
4225                 case OP_COND_EXC_INE_UN:
4226                 case OP_COND_EXC_ILT:
4227                 case OP_COND_EXC_LT:
4228                 case OP_COND_EXC_ILT_UN:
4229                 case OP_COND_EXC_LT_UN:
4230                 case OP_COND_EXC_IGT:
4231                 case OP_COND_EXC_GT:
4232                 case OP_COND_EXC_IGT_UN:
4233                 case OP_COND_EXC_GT_UN:
4234                 case OP_COND_EXC_IGE:
4235                 case OP_COND_EXC_GE:
4236                 case OP_COND_EXC_IGE_UN:
4237                 case OP_COND_EXC_GE_UN:
4238                 case OP_COND_EXC_ILE:
4239                 case OP_COND_EXC_LE:
4240                 case OP_COND_EXC_ILE_UN:
4241                 case OP_COND_EXC_LE_UN:
4242                         code = emit_cond_exc (cfg, code, ins->opcode, ins->inst_p1);
4243                         break;
4244                 case OP_THROW:
4245                         if (sreg1 != ARMREG_R0)
4246                                 arm_movx (code, ARMREG_R0, sreg1);
4247                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4248                                                           (gpointer)"mono_arch_throw_exception");
4249                         break;
4250                 case OP_RETHROW:
4251                         if (sreg1 != ARMREG_R0)
4252                                 arm_movx (code, ARMREG_R0, sreg1);
4253                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4254                                                           (gpointer)"mono_arch_rethrow_exception");
4255                         break;
4256                 case OP_CALL_HANDLER:
4257                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_BL);
4258                         arm_bl (code, 0);
4259                         cfg->thunk_area += THUNK_SIZE;
4260                         break;
4261                 case OP_START_HANDLER: {
4262                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4263
4264                         /* Save caller address */
4265                         code = emit_strx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4266
4267                         /*
4268                          * Reserve a param area, see test_0_finally_param_area ().
4269                          * This is needed because the param area is not set up when
4270                          * we are called from EH code.
4271                          */
4272                         if (cfg->param_area)
4273                                 code = emit_subx_sp_imm (code, cfg->param_area);
4274                         break;
4275                 }
4276                 case OP_ENDFINALLY:
4277                 case OP_ENDFILTER: {
4278                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4279
4280                         if (cfg->param_area)
4281                                 code = emit_addx_sp_imm (code, cfg->param_area);
4282
4283                         if (ins->opcode == OP_ENDFILTER && sreg1 != ARMREG_R0)
4284                                 arm_movx (code, ARMREG_R0, sreg1);
4285
4286                         /* Return to either after the branch in OP_CALL_HANDLER, or to the EH code */
4287                         code = emit_ldrx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4288                         arm_brx (code, ARMREG_LR);
4289                         break;
4290                 }
4291                 case OP_GET_EX_OBJ:
4292                         if (ins->dreg != ARMREG_R0)
4293                                 arm_movx (code, ins->dreg, ARMREG_R0);
4294                         break;
4295                 case OP_GC_SAFE_POINT: {
4296 #if defined (USE_COOP_GC)
4297                         guint8 *buf [1];
4298
4299                         arm_ldrx (code, ARMREG_IP1, ins->sreg1, 0);
4300                         /* Call it if it is non-null */
4301                         buf [0] = code;
4302                         arm_cbzx (code, ARMREG_IP1, 0);
4303                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
4304                         mono_arm_patch (buf [0], code, MONO_R_ARM64_CBZ);
4305 #endif
4306                         break;
4307                 }
4308
4309                 default:
4310                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
4311                         g_assert_not_reached ();
4312                 }
4313
4314                 if ((cfg->opt & MONO_OPT_BRANCH) && ((code - cfg->native_code - offset) > max_len)) {
4315                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4316                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
4317                         g_assert_not_reached ();
4318                 }
4319         }
4320
4321         /*
4322          * If the compiled code size is larger than the bcc displacement (19 bits signed),
4323          * insert branch islands between/inside basic blocks.
4324          */
4325         if (cfg->arch.cond_branch_islands)
4326                 code = emit_branch_island (cfg, code, start_offset);
4327
4328         cfg->code_len = code - cfg->native_code;
4329 }
4330
4331 static guint8*
4332 emit_move_args (MonoCompile *cfg, guint8 *code)
4333 {
4334         MonoInst *ins;
4335         CallInfo *cinfo;
4336         ArgInfo *ainfo;
4337         int i, part;
4338
4339         cinfo = cfg->arch.cinfo;
4340         g_assert (cinfo);
4341         for (i = 0; i < cinfo->nargs; ++i) {
4342                 ainfo = cinfo->args + i;
4343                 ins = cfg->args [i];
4344
4345                 if (ins->opcode == OP_REGVAR) {
4346                         switch (ainfo->storage) {
4347                         case ArgInIReg:
4348                                 arm_movx (code, ins->dreg, ainfo->reg);
4349                                 break;
4350                         case ArgOnStack:
4351                                 switch (ainfo->slot_size) {
4352                                 case 1:
4353                                         if (ainfo->sign)
4354                                                 code = emit_ldrsbx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4355                                         else
4356                                                 code = emit_ldrb (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4357                                         break;
4358                                 case 2:
4359                                         if (ainfo->sign)
4360                                                 code = emit_ldrshx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4361                                         else
4362                                                 code = emit_ldrh (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4363                                         break;
4364                                 case 4:
4365                                         if (ainfo->sign)
4366                                                 code = emit_ldrswx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4367                                         else
4368                                                 code = emit_ldrw (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4369                                         break;
4370                                 default:
4371                                         code = emit_ldrx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4372                                         break;
4373                                 }
4374                                 break;
4375                         default:
4376                                 g_assert_not_reached ();
4377                                 break;
4378                         }
4379                 } else {
4380                         if (ainfo->storage != ArgVtypeByRef && ainfo->storage != ArgVtypeByRefOnStack)
4381                                 g_assert (ins->opcode == OP_REGOFFSET);
4382
4383                         switch (ainfo->storage) {
4384                         case ArgInIReg:
4385                                 /* Stack slots for arguments have size 8 */
4386                                 code = emit_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4387                                 break;
4388                         case ArgInFReg:
4389                                 code = emit_strfpx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4390                                 break;
4391                         case ArgInFRegR4:
4392                                 code = emit_strfpw (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4393                                 break;
4394                         case ArgOnStack:
4395                         case ArgOnStackR4:
4396                         case ArgOnStackR8:
4397                         case ArgVtypeByRefOnStack:
4398                         case ArgVtypeOnStack:
4399                                 break;
4400                         case ArgVtypeByRef: {
4401                                 MonoInst *addr_arg = ins->inst_left;
4402
4403                                 if (ainfo->gsharedvt) {
4404                                         g_assert (ins->opcode == OP_GSHAREDVT_ARG_REGOFFSET);
4405                                         arm_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4406                                 } else {
4407                                         g_assert (ins->opcode == OP_VTARG_ADDR);
4408                                         g_assert (addr_arg->opcode == OP_REGOFFSET);
4409                                         arm_strx (code, ainfo->reg, addr_arg->inst_basereg, addr_arg->inst_offset);
4410                                 }
4411                                 break;
4412                         }
4413                         case ArgVtypeInIRegs:
4414                                 for (part = 0; part < ainfo->nregs; part ++) {
4415                                         code = emit_strx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + (part * 8));
4416                                 }
4417                                 break;
4418                         case ArgHFA:
4419                                 for (part = 0; part < ainfo->nregs; part ++) {
4420                                         if (ainfo->esize == 4)
4421                                                 code = emit_strfpw (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4422                                         else
4423                                                 code = emit_strfpx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4424                                 }
4425                                 break;
4426                         default:
4427                                 g_assert_not_reached ();
4428                                 break;
4429                         }
4430                 }
4431         }
4432
4433         return code;
4434 }
4435
4436 /*
4437  * emit_store_regarray:
4438  *
4439  *   Emit code to store the registers in REGS into the appropriate elements of
4440  * the register array at BASEREG+OFFSET.
4441  */
4442 static __attribute__((warn_unused_result)) guint8*
4443 emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4444 {
4445         int i;
4446
4447         for (i = 0; i < 32; ++i) {
4448                 if (regs & (1 << i)) {
4449                         if (i + 1 < 32 && (regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4450                                 arm_stpx (code, i, i + 1, basereg, offset + (i * 8));
4451                                 i++;
4452                         } else if (i == ARMREG_SP) {
4453                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4454                                 arm_strx (code, ARMREG_IP1, basereg, offset + (i * 8));
4455                         } else {
4456                                 arm_strx (code, i, basereg, offset + (i * 8));
4457                         }
4458                 }
4459         }
4460         return code;
4461 }
4462
4463 /*
4464  * emit_load_regarray:
4465  *
4466  *   Emit code to load the registers in REGS from the appropriate elements of
4467  * the register array at BASEREG+OFFSET.
4468  */
4469 static __attribute__((warn_unused_result)) guint8*
4470 emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4471 {
4472         int i;
4473
4474         for (i = 0; i < 32; ++i) {
4475                 if (regs & (1 << i)) {
4476                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4477                                 if (offset + (i * 8) < 500)
4478                                         arm_ldpx (code, i, i + 1, basereg, offset + (i * 8));
4479                                 else {
4480                                         code = emit_ldrx (code, i, basereg, offset + (i * 8));
4481                                         code = emit_ldrx (code, i + 1, basereg, offset + ((i + 1) * 8));
4482                                 }
4483                                 i++;
4484                         } else if (i == ARMREG_SP) {
4485                                 g_assert_not_reached ();
4486                         } else {
4487                                 code = emit_ldrx (code, i, basereg, offset + (i * 8));
4488                         }
4489                 }
4490         }
4491         return code;
4492 }
4493
4494 /*
4495  * emit_store_regset:
4496  *
4497  *   Emit code to store the registers in REGS into consecutive memory locations starting
4498  * at BASEREG+OFFSET.
4499  */
4500 static __attribute__((warn_unused_result)) guint8*
4501 emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4502 {
4503         int i, pos;
4504
4505         pos = 0;
4506         for (i = 0; i < 32; ++i) {
4507                 if (regs & (1 << i)) {
4508                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4509                                 arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4510                                 i++;
4511                                 pos++;
4512                         } else if (i == ARMREG_SP) {
4513                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4514                                 arm_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4515                         } else {
4516                                 arm_strx (code, i, basereg, offset + (pos * 8));
4517                         }
4518                         pos++;
4519                 }
4520         }
4521         return code;
4522 }
4523
4524 /*
4525  * emit_load_regset:
4526  *
4527  *   Emit code to load the registers in REGS from consecutive memory locations starting
4528  * at BASEREG+OFFSET.
4529  */
4530 static __attribute__((warn_unused_result)) guint8*
4531 emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset)
4532 {
4533         int i, pos;
4534
4535         pos = 0;
4536         for (i = 0; i < 32; ++i) {
4537                 if (regs & (1 << i)) {
4538                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4539                                 arm_ldpx (code, i, i + 1, basereg, offset + (pos * 8));
4540                                 i++;
4541                                 pos++;
4542                         } else if (i == ARMREG_SP) {
4543                                 g_assert_not_reached ();
4544                         } else {
4545                                 arm_ldrx (code, i, basereg, offset + (pos * 8));
4546                         }
4547                         pos++;
4548                 }
4549         }
4550         return code;
4551 }
4552
4553 __attribute__((warn_unused_result)) guint8*
4554 mono_arm_emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4555 {
4556         return emit_load_regarray (code, regs, basereg, offset);
4557 }
4558
4559 __attribute__((warn_unused_result)) guint8*
4560 mono_arm_emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4561 {
4562         return emit_store_regarray (code, regs, basereg, offset);
4563 }
4564
4565 __attribute__((warn_unused_result)) guint8*
4566 mono_arm_emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4567 {
4568         return emit_store_regset (code, regs, basereg, offset);
4569 }
4570
4571 /* Same as emit_store_regset, but emit unwind info too */
4572 /* CFA_OFFSET is the offset between the CFA and basereg */
4573 static __attribute__((warn_unused_result)) guint8*
4574 emit_store_regset_cfa (MonoCompile *cfg, guint8 *code, guint64 regs, int basereg, int offset, int cfa_offset, guint64 no_cfa_regset)
4575 {
4576         int i, j, pos, nregs;
4577         guint32 cfa_regset = regs & ~no_cfa_regset;
4578
4579         pos = 0;
4580         for (i = 0; i < 32; ++i) {
4581                 nregs = 1;
4582                 if (regs & (1 << i)) {
4583                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4584                                 if (offset < 256) {
4585                                         arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4586                                 } else {
4587                                         code = emit_strx (code, i, basereg, offset + (pos * 8));
4588                                         code = emit_strx (code, i + 1, basereg, offset + (pos * 8) + 8);
4589                                 }
4590                                 nregs = 2;
4591                         } else if (i == ARMREG_SP) {
4592                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4593                                 code = emit_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4594                         } else {
4595                                 code = emit_strx (code, i, basereg, offset + (pos * 8));
4596                         }
4597
4598                         for (j = 0; j < nregs; ++j) {
4599                                 if (cfa_regset & (1 << (i + j)))
4600                                         mono_emit_unwind_op_offset (cfg, code, i + j, (- cfa_offset) + offset + ((pos + j) * 8));
4601                         }
4602
4603                         i += nregs - 1;
4604                         pos += nregs;
4605                 }
4606         }
4607         return code;
4608 }
4609
4610 /*
4611  * emit_setup_lmf:
4612  *
4613  *   Emit code to initialize an LMF structure at LMF_OFFSET.
4614  * Clobbers ip0/ip1.
4615  */
4616 static guint8*
4617 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
4618 {
4619         /*
4620          * The LMF should contain all the state required to be able to reconstruct the machine state
4621          * at the current point of execution. Since the LMF is only read during EH, only callee
4622          * saved etc. registers need to be saved.
4623          * FIXME: Save callee saved fp regs, JITted code doesn't use them, but native code does, and they
4624          * need to be restored during EH.
4625          */
4626
4627         /* pc */
4628         arm_adrx (code, ARMREG_LR, code);
4629         code = emit_strx (code, ARMREG_LR, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, pc));
4630         /* gregs + fp + sp */
4631         /* Don't emit unwind info for sp/fp, they are already handled in the prolog */
4632         code = emit_store_regset_cfa (cfg, code, MONO_ARCH_LMF_REGS, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs), cfa_offset, (1 << ARMREG_FP) | (1 << ARMREG_SP));
4633
4634         return code;
4635 }
4636
4637 guint8 *
4638 mono_arch_emit_prolog (MonoCompile *cfg)
4639 {
4640         MonoMethod *method = cfg->method;
4641         MonoMethodSignature *sig;
4642         MonoBasicBlock *bb;
4643         guint8 *code;
4644         int cfa_offset, max_offset;
4645
4646         sig = mono_method_signature (method);
4647         cfg->code_size = 256 + sig->param_count * 64;
4648         code = cfg->native_code = g_malloc (cfg->code_size);
4649
4650         /* This can be unaligned */
4651         cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
4652
4653         /*
4654          * - Setup frame
4655          */
4656         cfa_offset = 0;
4657         mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, 0);
4658
4659         /* Setup frame */
4660         if (arm_is_ldpx_imm (-cfg->stack_offset)) {
4661                 arm_stpx_pre (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, -cfg->stack_offset);
4662         } else {
4663                 /* sp -= cfg->stack_offset */
4664                 /* This clobbers ip0/ip1 */
4665                 code = emit_subx_sp_imm (code, cfg->stack_offset);
4666                 arm_stpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
4667         }
4668         cfa_offset += cfg->stack_offset;
4669         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
4670         mono_emit_unwind_op_offset (cfg, code, ARMREG_FP, (- cfa_offset) + 0);
4671         mono_emit_unwind_op_offset (cfg, code, ARMREG_LR, (- cfa_offset) + 8);
4672         arm_movspx (code, ARMREG_FP, ARMREG_SP);
4673         mono_emit_unwind_op_def_cfa_reg (cfg, code, ARMREG_FP);
4674         if (cfg->param_area) {
4675                 /* The param area is below the frame pointer */
4676                 code = emit_subx_sp_imm (code, cfg->param_area);
4677         }
4678
4679         if (cfg->method->save_lmf) {
4680                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
4681         } else {
4682                 /* Save gregs */
4683                 code = emit_store_regset_cfa (cfg, code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset, cfa_offset, 0);
4684         }
4685
4686         /* Setup args reg */
4687         if (cfg->arch.args_reg) {
4688                 /* The register was already saved above */
4689                 code = emit_addx_imm (code, cfg->arch.args_reg, ARMREG_FP, cfg->stack_offset);
4690         }
4691
4692         /* Save return area addr received in R8 */
4693         if (cfg->vret_addr) {
4694                 MonoInst *ins = cfg->vret_addr;
4695
4696                 g_assert (ins->opcode == OP_REGOFFSET);
4697                 code = emit_strx (code, ARMREG_R8, ins->inst_basereg, ins->inst_offset);
4698         }
4699
4700         /* Save mrgctx received in MONO_ARCH_RGCTX_REG */
4701         if (cfg->rgctx_var) {
4702                 MonoInst *ins = cfg->rgctx_var;
4703
4704                 g_assert (ins->opcode == OP_REGOFFSET);
4705
4706                 code = emit_strx (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ins->inst_offset);
4707         }
4708
4709         /*
4710          * Move arguments to their registers/stack locations.
4711          */
4712         code = emit_move_args (cfg, code);
4713
4714         /* Initialize seq_point_info_var */
4715         if (cfg->arch.seq_point_info_var) {
4716                 MonoInst *ins = cfg->arch.seq_point_info_var;
4717
4718                 /* Initialize the variable from a GOT slot */
4719                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
4720                 g_assert (ins->opcode == OP_REGOFFSET);
4721                 code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4722
4723                 /* Initialize ss_tramp_var */
4724                 ins = cfg->arch.ss_tramp_var;
4725                 g_assert (ins->opcode == OP_REGOFFSET);
4726
4727                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP0, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr));
4728                 code = emit_strx (code, ARMREG_IP1, ins->inst_basereg, ins->inst_offset);
4729         } else {
4730                 MonoInst *ins;
4731
4732                 if (cfg->arch.ss_tramp_var) {
4733                         /* Initialize ss_tramp_var */
4734                         ins = cfg->arch.ss_tramp_var;
4735                         g_assert (ins->opcode == OP_REGOFFSET);
4736
4737                         code = emit_imm64 (code, ARMREG_IP0, (guint64)&ss_trampoline);
4738                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4739                 }
4740
4741                 if (cfg->arch.bp_tramp_var) {
4742                         /* Initialize bp_tramp_var */
4743                         ins = cfg->arch.bp_tramp_var;
4744                         g_assert (ins->opcode == OP_REGOFFSET);
4745
4746                         code = emit_imm64 (code, ARMREG_IP0, (guint64)bp_trampoline);
4747                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4748                 }
4749         }
4750
4751         max_offset = 0;
4752         if (cfg->opt & MONO_OPT_BRANCH) {
4753                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
4754                         MonoInst *ins;
4755                         bb->max_offset = max_offset;
4756
4757                         MONO_BB_FOR_EACH_INS (bb, ins) {
4758                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
4759                         }
4760                 }
4761         }
4762         if (max_offset > 0x3ffff * 4)
4763                 cfg->arch.cond_branch_islands = TRUE;
4764
4765         return code;
4766 }
4767
4768 static guint8*
4769 realloc_code (MonoCompile *cfg, int size)
4770 {
4771         while (cfg->code_len + size > (cfg->code_size - 16)) {
4772                 cfg->code_size *= 2;
4773                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
4774                 cfg->stat_code_reallocs++;
4775         }
4776         return cfg->native_code + cfg->code_len;
4777 }
4778
4779 void
4780 mono_arch_emit_epilog (MonoCompile *cfg)
4781 {
4782         CallInfo *cinfo;
4783         int max_epilog_size;
4784         guint8 *code;
4785         int i;
4786
4787         max_epilog_size = 16 + 20*4;
4788         code = realloc_code (cfg, max_epilog_size);
4789
4790         if (cfg->method->save_lmf) {
4791                 code = mono_arm_emit_load_regarray (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->lmf_var->inst_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs) - (MONO_ARCH_FIRST_LMF_REG * 8));
4792         } else {
4793                 /* Restore gregs */
4794                 code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4795         }
4796
4797         /* Load returned vtypes into registers if needed */
4798         cinfo = cfg->arch.cinfo;
4799         switch (cinfo->ret.storage) {
4800         case ArgVtypeInIRegs: {
4801                 MonoInst *ins = cfg->ret;
4802
4803                 for (i = 0; i < cinfo->ret.nregs; ++i)
4804                         code = emit_ldrx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + (i * 8));
4805                 break;
4806         }
4807         case ArgHFA: {
4808                 MonoInst *ins = cfg->ret;
4809
4810                 for (i = 0; i < cinfo->ret.nregs; ++i) {
4811                         if (cinfo->ret.esize == 4)
4812                                 code = emit_ldrfpw (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4813                         else
4814                                 code = emit_ldrfpx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4815                 }
4816                 break;
4817         }
4818         default:
4819                 break;
4820         }
4821
4822         /* Destroy frame */
4823         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4824
4825         arm_retx (code, ARMREG_LR);
4826
4827         g_assert (code - (cfg->native_code + cfg->code_len) < max_epilog_size);
4828
4829         cfg->code_len = code - cfg->native_code;
4830 }
4831
4832 void
4833 mono_arch_emit_exceptions (MonoCompile *cfg)
4834 {
4835         MonoJumpInfo *ji;
4836         MonoClass *exc_class;
4837         guint8 *code, *ip;
4838         guint8* exc_throw_pos [MONO_EXC_INTRINS_NUM];
4839         guint8 exc_throw_found [MONO_EXC_INTRINS_NUM];
4840         int i, id, size = 0;
4841
4842         for (i = 0; i < MONO_EXC_INTRINS_NUM; i++) {
4843                 exc_throw_pos [i] = NULL;
4844                 exc_throw_found [i] = 0;
4845         }
4846
4847         for (ji = cfg->patch_info; ji; ji = ji->next) {
4848                 if (ji->type == MONO_PATCH_INFO_EXC) {
4849                         i = mini_exception_id_by_name (ji->data.target);
4850                         if (!exc_throw_found [i]) {
4851                                 size += 32;
4852                                 exc_throw_found [i] = TRUE;
4853                         }
4854                 }
4855         }
4856
4857         code = realloc_code (cfg, size);
4858
4859         /* Emit code to raise corlib exceptions */
4860         for (ji = cfg->patch_info; ji; ji = ji->next) {
4861                 if (ji->type != MONO_PATCH_INFO_EXC)
4862                         continue;
4863
4864                 ip = cfg->native_code + ji->ip.i;
4865
4866                 id = mini_exception_id_by_name (ji->data.target);
4867
4868                 if (exc_throw_pos [id]) {
4869                         /* ip points to the bcc () in OP_COND_EXC_... */
4870                         arm_patch_rel (ip, exc_throw_pos [id], ji->relocation);
4871                         ji->type = MONO_PATCH_INFO_NONE;
4872                         continue;
4873                 }
4874
4875                 exc_throw_pos [id] = code;
4876                 arm_patch_rel (ip, code, ji->relocation);
4877
4878                 /* We are being branched to from the code generated by emit_cond_exc (), the pc is in ip1 */
4879
4880                 /* r0 = type token */
4881                 exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", ji->data.name);
4882                 code = emit_imm (code, ARMREG_R0, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
4883                 /* r1 = throw ip */
4884                 arm_movx (code, ARMREG_R1, ARMREG_IP1);
4885                 /* Branch to the corlib exception throwing trampoline */
4886                 ji->ip.i = code - cfg->native_code;
4887                 ji->type = MONO_PATCH_INFO_INTERNAL_METHOD;
4888                 ji->data.name = "mono_arch_throw_corlib_exception";
4889                 ji->relocation = MONO_R_ARM64_BL;
4890                 arm_bl (code, 0);
4891                 cfg->thunk_area += THUNK_SIZE;
4892         }
4893
4894         cfg->code_len = code - cfg->native_code;
4895
4896         g_assert (cfg->code_len < cfg->code_size);
4897 }
4898
4899 MonoInst*
4900 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
4901 {
4902         return NULL;
4903 }
4904
4905 gboolean
4906 mono_arch_print_tree (MonoInst *tree, int arity)
4907 {
4908         return FALSE;
4909 }
4910
4911 guint32
4912 mono_arch_get_patch_offset (guint8 *code)
4913 {
4914         return 0;
4915 }
4916
4917 gpointer
4918 mono_arch_build_imt_thunk (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
4919                                                    gpointer fail_tramp)
4920 {
4921         int i, buf_len, imt_reg;
4922         guint8 *buf, *code;
4923
4924 #if DEBUG_IMT
4925         printf ("building IMT thunk for class %s %s entries %d code size %d code at %p end %p vtable %p\n", vtable->klass->name_space, vtable->klass->name, count, size, start, ((guint8*)start) + size, vtable);
4926         for (i = 0; i < count; ++i) {
4927                 MonoIMTCheckItem *item = imt_entries [i];
4928                 printf ("method %d (%p) %s vtable slot %p is_equals %d chunk size %d\n", i, item->key, item->key->name, &vtable->vtable [item->value.vtable_slot], item->is_equals, item->chunk_size);
4929         }
4930 #endif
4931
4932         buf_len = 0;
4933         for (i = 0; i < count; ++i) {
4934                 MonoIMTCheckItem *item = imt_entries [i];
4935                 if (item->is_equals) {
4936                         gboolean fail_case = !item->check_target_idx && fail_tramp;
4937
4938                         if (item->check_target_idx || fail_case) {
4939                                 if (!item->compare_done || fail_case) {
4940                                         buf_len += 4 * 4 + 4;
4941                                 }
4942                                 buf_len += 4;
4943                                 if (item->has_target_code) {
4944                                         buf_len += 5 * 4;
4945                                 } else {
4946                                         buf_len += 6 * 4;
4947                                 }
4948                                 if (fail_case) {
4949                                         buf_len += 5 * 4;
4950                                 }
4951                         } else {
4952                                 buf_len += 6 * 4;
4953                         }
4954                 } else {
4955                         buf_len += 6 * 4;
4956                 }
4957         }
4958
4959         if (fail_tramp)
4960                 buf = mono_method_alloc_generic_virtual_thunk (domain, buf_len);
4961         else
4962                 buf = mono_domain_code_reserve (domain, buf_len);
4963         code = buf;
4964
4965         /*
4966          * We are called by JITted code, which passes in the IMT argument in
4967          * MONO_ARCH_RGCTX_REG (r27). We need to preserve all caller saved regs
4968          * except ip0/ip1.
4969          */
4970         imt_reg = MONO_ARCH_RGCTX_REG;
4971         for (i = 0; i < count; ++i) {
4972                 MonoIMTCheckItem *item = imt_entries [i];
4973
4974                 item->code_target = code;
4975
4976                 if (item->is_equals) {
4977                         /*
4978                          * Check the imt argument against item->key, if equals, jump to either
4979                          * item->value.target_code or to vtable [item->value.vtable_slot].
4980                          * If fail_tramp is set, jump to it if not-equals.
4981                          */
4982                         gboolean fail_case = !item->check_target_idx && fail_tramp;
4983
4984                         if (item->check_target_idx || fail_case) {
4985                                 /* Compare imt_reg with item->key */
4986                                 if (!item->compare_done || fail_case) {
4987                                         // FIXME: Optimize this
4988                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
4989                                         arm_cmpx (code, imt_reg, ARMREG_IP0);
4990                                 }
4991                                 item->jmp_code = code;
4992                                 arm_bcc (code, ARMCOND_NE, 0);
4993                                 /* Jump to target if equals */
4994                                 if (item->has_target_code) {
4995                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->value.target_code);
4996                                         arm_brx (code, ARMREG_IP0);
4997                                 } else {
4998                                         guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
4999
5000                                         code = emit_imm64 (code, ARMREG_IP0, imm);
5001                                         arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5002                                         arm_brx (code, ARMREG_IP0);
5003                                 }
5004
5005                                 if (fail_case) {
5006                                         arm_patch_rel (item->jmp_code, code, MONO_R_ARM64_BCC);
5007                                         item->jmp_code = NULL;
5008                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)fail_tramp);
5009                                         arm_brx (code, ARMREG_IP0);
5010                                 }
5011                         } else {
5012                                 guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
5013
5014                                 code = emit_imm64 (code, ARMREG_IP0, imm);
5015                                 arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5016                                 arm_brx (code, ARMREG_IP0);
5017                         }
5018                 } else {
5019                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
5020                         arm_cmpx (code, imt_reg, ARMREG_IP0);
5021                         item->jmp_code = code;
5022                         arm_bcc (code, ARMCOND_HS, 0);
5023                 }
5024         }
5025         /* Patch the branches */
5026         for (i = 0; i < count; ++i) {
5027                 MonoIMTCheckItem *item = imt_entries [i];
5028                 if (item->jmp_code && item->check_target_idx)
5029                         arm_patch_rel (item->jmp_code, imt_entries [item->check_target_idx]->code_target, MONO_R_ARM64_BCC);
5030         }
5031
5032         g_assert ((code - buf) < buf_len);
5033
5034         mono_arch_flush_icache (buf, code - buf);
5035
5036         return buf;
5037 }
5038
5039 GSList *
5040 mono_arch_get_trampolines (gboolean aot)
5041 {
5042         return mono_arm_get_exception_trampolines (aot);
5043 }
5044
5045 #else /* DISABLE_JIT */
5046
5047 gpointer
5048 mono_arch_build_imt_thunk (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5049                                                    gpointer fail_tramp)
5050 {
5051         g_assert_not_reached ();
5052         return NULL;
5053 }
5054
5055 #endif /* !DISABLE_JIT */
5056
5057 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
5058
5059 void
5060 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
5061 {
5062         guint8 *code = ip;
5063         guint32 native_offset = ip - (guint8*)ji->code_start;
5064
5065         if (ji->from_aot) {
5066                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5067
5068                 g_assert (native_offset % 4 == 0);
5069                 g_assert (info->bp_addrs [native_offset / 4] == 0);
5070                 info->bp_addrs [native_offset / 4] = mini_get_breakpoint_trampoline ();
5071         } else {
5072                 /* ip points to an ldrx */
5073                 code += 4;
5074                 arm_blrx (code, ARMREG_IP0);
5075                 mono_arch_flush_icache (ip, code - ip);
5076         }
5077 }
5078
5079 void
5080 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
5081 {
5082         guint8 *code = ip;
5083
5084         if (ji->from_aot) {
5085                 guint32 native_offset = ip - (guint8*)ji->code_start;
5086                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5087
5088                 g_assert (native_offset % 4 == 0);
5089                 info->bp_addrs [native_offset / 4] = NULL;
5090         } else {
5091                 /* ip points to an ldrx */
5092                 code += 4;
5093                 arm_nop (code);
5094                 mono_arch_flush_icache (ip, code - ip);
5095         }
5096 }
5097
5098 void
5099 mono_arch_start_single_stepping (void)
5100 {
5101         ss_trampoline = mini_get_single_step_trampoline ();
5102 }
5103
5104 void
5105 mono_arch_stop_single_stepping (void)
5106 {
5107         ss_trampoline = NULL;
5108 }
5109
5110 gboolean
5111 mono_arch_is_single_step_event (void *info, void *sigctx)
5112 {
5113         /* We use soft breakpoints on arm64 */
5114         return FALSE;
5115 }
5116
5117 gboolean
5118 mono_arch_is_breakpoint_event (void *info, void *sigctx)
5119 {
5120         /* We use soft breakpoints on arm64 */
5121         return FALSE;
5122 }
5123
5124 void
5125 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
5126 {
5127         g_assert_not_reached ();
5128 }
5129
5130 void
5131 mono_arch_skip_single_step (MonoContext *ctx)
5132 {
5133         g_assert_not_reached ();
5134 }
5135
5136 gpointer
5137 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
5138 {
5139         SeqPointInfo *info;
5140         MonoJitInfo *ji;
5141
5142         // FIXME: Add a free function
5143
5144         mono_domain_lock (domain);
5145         info = g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
5146                                                                 code);
5147         mono_domain_unlock (domain);
5148
5149         if (!info) {
5150                 ji = mono_jit_info_table_find (domain, (char*)code);
5151                 g_assert (ji);
5152
5153                 info = g_malloc0 (sizeof (SeqPointInfo) + (ji->code_size / 4) * sizeof(guint8*));
5154
5155                 info->ss_tramp_addr = &ss_trampoline;
5156
5157                 mono_domain_lock (domain);
5158                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
5159                                                          code, info);
5160                 mono_domain_unlock (domain);
5161         }
5162
5163         return info;
5164 }
5165
5166 void
5167 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
5168 {
5169         ext->lmf.previous_lmf = prev_lmf;
5170         /* Mark that this is a MonoLMFExt */
5171         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
5172         ext->lmf.gregs [MONO_ARCH_LMF_REG_SP] = (gssize)ext;
5173 }
5174
5175 #endif /* MONO_ARCH_SOFT_DEBUG_SUPPORTED */
5176
5177 gboolean
5178 mono_arch_opcode_supported (int opcode)
5179 {
5180         switch (opcode) {
5181         case OP_ATOMIC_ADD_I4:
5182         case OP_ATOMIC_ADD_I8:
5183         case OP_ATOMIC_EXCHANGE_I4:
5184         case OP_ATOMIC_EXCHANGE_I8:
5185         case OP_ATOMIC_CAS_I4:
5186         case OP_ATOMIC_CAS_I8:
5187         case OP_ATOMIC_LOAD_I1:
5188         case OP_ATOMIC_LOAD_I2:
5189         case OP_ATOMIC_LOAD_I4:
5190         case OP_ATOMIC_LOAD_I8:
5191         case OP_ATOMIC_LOAD_U1:
5192         case OP_ATOMIC_LOAD_U2:
5193         case OP_ATOMIC_LOAD_U4:
5194         case OP_ATOMIC_LOAD_U8:
5195         case OP_ATOMIC_LOAD_R4:
5196         case OP_ATOMIC_LOAD_R8:
5197         case OP_ATOMIC_STORE_I1:
5198         case OP_ATOMIC_STORE_I2:
5199         case OP_ATOMIC_STORE_I4:
5200         case OP_ATOMIC_STORE_I8:
5201         case OP_ATOMIC_STORE_U1:
5202         case OP_ATOMIC_STORE_U2:
5203         case OP_ATOMIC_STORE_U4:
5204         case OP_ATOMIC_STORE_U8:
5205         case OP_ATOMIC_STORE_R4:
5206         case OP_ATOMIC_STORE_R8:
5207                 return TRUE;
5208         default:
5209                 return FALSE;
5210         }
5211 }
5212
5213 CallInfo*
5214 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
5215 {
5216         return get_call_info (mp, sig);
5217 }
5218
5219 gpointer
5220 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
5221 {
5222         gpointer *lr_loc;
5223         char *old_value;
5224         char *bp;
5225
5226         /*Load the spvar*/
5227         bp = MONO_CONTEXT_GET_BP (ctx);
5228         lr_loc = (gpointer*)(bp + clause->exvar_offset);
5229
5230         old_value = *lr_loc;
5231         if ((char*)old_value < (char*)ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
5232                 return old_value;
5233
5234         *lr_loc = new_value;
5235
5236         return old_value;
5237 }