mono/mini/mini-arm64.c

   1 /**
   2  * \file
   3  * ARM64 backend for the Mono code generator
   4  *
   5  * Copyright 2013 Xamarin, Inc (http://www.xamarin.com)
   6  *
   7  * Based on mini-arm.c:
   8  *
   9  * Authors:
  10  *   Paolo Molaro (lupus@ximian.com)
  11  *   Dietmar Maurer (dietmar@ximian.com)
  12  *
  13  * (C) 2003 Ximian, Inc.
  14  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  15  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  16  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  17  */
  18
  19 #include "mini.h"
  20 #include "cpu-arm64.h"
  21 #include "ir-emit.h"
  22
  23 #include <mono/arch/arm64/arm64-codegen.h>
  24 #include <mono/utils/mono-mmap.h>
  25 #include <mono/utils/mono-memory-model.h>
  26 #include <mono/metadata/abi-details.h>
  27
  28 /*
  29  * Documentation:
  30  *
  31  * - ARM(R) Architecture Reference Manual, ARMv8, for ARMv8-A architecture profile (DDI0487A_a_armv8_arm.pdf)
  32  * - Procedure Call Standard for the ARM 64-bit Architecture (AArch64) (IHI0055B_aapcs64.pdf)
  33  * - ELF for the ARM 64-bit Architecture (IHI0056B_aaelf64.pdf)
  34  *
  35  * Register usage:
  36  * - ip0/ip1/lr are used as temporary registers
  37  * - r27 is used as the rgctx/imt register
  38  * - r28 is used to access arguments passed on the stack
  39  * - d15/d16 are used as fp temporary registers
  40  */
  41
  42 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  43
  44 #define FP_TEMP_REG ARMREG_D16
  45 #define FP_TEMP_REG2 ARMREG_D17
  46
  47 #define THUNK_SIZE (4 * 4)
  48
  49 /* The single step trampoline */
  50 static gpointer ss_trampoline;
  51
  52 /* The breakpoint trampoline */
  53 static gpointer bp_trampoline;
  54
  55 static gboolean ios_abi;
  56
  57 static __attribute__ ((__warn_unused_result__)) guint8* emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset);
  58
  59 const char*
  60 mono_arch_regname (int reg)
  61 {
  62         static const char * rnames[] = {
  63                 "r0", "r1", "r2", "r3", "r4", "r5", "r6", "r7", "r8", "r9",
  64                 "r10", "r11", "r12", "r13", "r14", "r15", "r16", "r17", "r18", "r19",
  65                 "r20", "r21", "r22", "r23", "r24", "r25", "r26", "r27", "r28", "fp",
  66                 "lr", "sp"
  67         };
  68         if (reg >= 0 && reg < 32)
  69                 return rnames [reg];
  70         return "unknown";
  71 }
  72
  73 const char*
  74 mono_arch_fregname (int reg)
  75 {
  76         static const char * rnames[] = {
  77                 "d0", "d1", "d2", "d3", "d4", "d5", "d6", "d7", "d8", "d9",
  78                 "d10", "d11", "d12", "d13", "d14", "d15", "d16", "d17", "d18", "d19",
  79                 "d20", "d21", "d22", "d23", "d24", "d25", "d26", "d27", "d28", "d29",
  80                 "d30", "d31"
  81         };
  82         if (reg >= 0 && reg < 32)
  83                 return rnames [reg];
  84         return "unknown fp";
  85 }
  86
  87 int
  88 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
  89 {
  90         NOT_IMPLEMENTED;
  91         return 0;
  92 }
  93
  94 #define MAX_ARCH_DELEGATE_PARAMS 7
  95
  96 static gpointer
  97 get_delegate_invoke_impl (gboolean has_target, gboolean param_count, guint32 *code_size)
  98 {
  99         guint8 *code, *start;
 100
 101         if (has_target) {
 102                 start = code = mono_global_codeman_reserve (12);
 103
 104                 /* Replace the this argument with the target */
 105                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 106                 arm_ldrx (code, ARMREG_R0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, target));
 107                 arm_brx (code, ARMREG_IP0);
 108
 109                 g_assert ((code - start) <= 12);
 110
 111                 mono_arch_flush_icache (start, 12);
 112         } else {
 113                 int size, i;
 114
 115                 size = 8 + param_count * 4;
 116                 start = code = mono_global_codeman_reserve (size);
 117
 118                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 119                 /* slide down the arguments */
 120                 for (i = 0; i < param_count; ++i)
 121                         arm_movx (code, i, i + 1);
 122                 arm_brx (code, ARMREG_IP0);
 123
 124                 g_assert ((code - start) <= size);
 125
 126                 mono_arch_flush_icache (start, size);
 127         }
 128
 129         if (code_size)
 130                 *code_size = code - start;
 131
 132         return start;
 133 }
 134
 135 /*
 136  * mono_arch_get_delegate_invoke_impls:
 137  *
 138  *   Return a list of MonoAotTrampInfo structures for the delegate invoke impl
 139  * trampolines.
 140  */
 141 GSList*
 142 mono_arch_get_delegate_invoke_impls (void)
 143 {
 144         GSList *res = NULL;
 145         guint8 *code;
 146         guint32 code_len;
 147         int i;
 148         char *tramp_name;
 149
 150         code = get_delegate_invoke_impl (TRUE, 0, &code_len);
 151         res = g_slist_prepend (res, mono_tramp_info_create ("delegate_invoke_impl_has_target", code, code_len, NULL, NULL));
 152
 153         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
 154                 code = get_delegate_invoke_impl (FALSE, i, &code_len);
 155                 tramp_name = g_strdup_printf ("delegate_invoke_impl_target_%d", i);
 156                 res = g_slist_prepend (res, mono_tramp_info_create (tramp_name, code, code_len, NULL, NULL));
 157                 g_free (tramp_name);
 158         }
 159
 160         return res;
 161 }
 162
 163 gpointer
 164 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
 165 {
 166         guint8 *code, *start;
 167
 168         /*
 169          * vtypes are returned in registers, or using the dedicated r8 register, so
 170          * they can be supported by delegate invokes.
 171          */
 172
 173         if (has_target) {
 174                 static guint8* cached = NULL;
 175
 176                 if (cached)
 177                         return cached;
 178
 179                 if (mono_aot_only)
 180                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
 181                 else
 182                         start = get_delegate_invoke_impl (TRUE, 0, NULL);
 183                 mono_memory_barrier ();
 184                 cached = start;
 185                 return cached;
 186         } else {
 187                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
 188                 int i;
 189
 190                 if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
 191                         return NULL;
 192                 for (i = 0; i < sig->param_count; ++i)
 193                         if (!mono_is_regsize_var (sig->params [i]))
 194                                 return NULL;
 195
 196                 code = cache [sig->param_count];
 197                 if (code)
 198                         return code;
 199
 200                 if (mono_aot_only) {
 201                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
 202                         start = mono_aot_get_trampoline (name);
 203                         g_free (name);
 204                 } else {
 205                         start = get_delegate_invoke_impl (FALSE, sig->param_count, NULL);
 206                 }
 207                 mono_memory_barrier ();
 208                 cache [sig->param_count] = start;
 209                 return start;
 210         }
 211
 212         return NULL;
 213 }
 214
 215 gpointer
 216 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
 217 {
 218         return NULL;
 219 }
 220
 221 gpointer
 222 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
 223 {
 224         return (gpointer)regs [ARMREG_R0];
 225 }
 226
 227 void
 228 mono_arch_cpu_init (void)
 229 {
 230 }
 231
 232 void
 233 mono_arch_init (void)
 234 {
 235         mono_aot_register_jit_icall ("mono_arm_throw_exception", mono_arm_throw_exception);
 236         mono_aot_register_jit_icall ("mono_arm_resume_unwind", mono_arm_resume_unwind);
 237         mono_aot_register_jit_icall ("mono_arm_handler_block_trampoline_helper", mono_arm_handler_block_trampoline_helper);
 238
 239         if (!mono_aot_only)
 240                 bp_trampoline = mini_get_breakpoint_trampoline ();
 241
 242         mono_arm_gsharedvt_init ();
 243
 244 #if defined(TARGET_IOS)
 245         ios_abi = TRUE;
 246 #endif
 247 }
 248
 249 void
 250 mono_arch_cleanup (void)
 251 {
 252 }
 253
 254 guint32
 255 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 256 {
 257         *exclude_mask = 0;
 258         return 0;
 259 }
 260
 261 guint32
 262 mono_arch_cpu_enumerate_simd_versions (void)
 263 {
 264         return 0;
 265 }
 266
 267 void
 268 mono_arch_register_lowlevel_calls (void)
 269 {
 270 }
 271
 272 void
 273 mono_arch_finish_init (void)
 274 {
 275 }
 276
 277 /* The maximum length is 2 instructions */
 278 static guint8*
 279 emit_imm (guint8 *code, int dreg, int imm)
 280 {
 281         // FIXME: Optimize this
 282         if (imm < 0) {
 283                 gint64 limm = imm;
 284                 arm_movnx (code, dreg, (~limm) & 0xffff, 0);
 285                 arm_movkx (code, dreg, (limm >> 16) & 0xffff, 16);
 286         } else {
 287                 arm_movzx (code, dreg, imm & 0xffff, 0);
 288                 if (imm >> 16)
 289                         arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 290         }
 291
 292         return code;
 293 }
 294
 295 /* The maximum length is 4 instructions */
 296 static guint8*
 297 emit_imm64 (guint8 *code, int dreg, guint64 imm)
 298 {
 299         // FIXME: Optimize this
 300         arm_movzx (code, dreg, imm & 0xffff, 0);
 301         if ((imm >> 16) & 0xffff)
 302                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 303         if ((imm >> 32) & 0xffff)
 304                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 305         if ((imm >> 48) & 0xffff)
 306                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 307
 308         return code;
 309 }
 310
 311 guint8*
 312 mono_arm_emit_imm64 (guint8 *code, int dreg, gint64 imm)
 313 {
 314         return emit_imm64 (code, dreg, imm);
 315 }
 316
 317 /*
 318  * emit_imm_template:
 319  *
 320  *   Emit a patchable code sequence for constructing a 64 bit immediate.
 321  */
 322 static guint8*
 323 emit_imm64_template (guint8 *code, int dreg)
 324 {
 325         arm_movzx (code, dreg, 0, 0);
 326         arm_movkx (code, dreg, 0, 16);
 327         arm_movkx (code, dreg, 0, 32);
 328         arm_movkx (code, dreg, 0, 48);
 329
 330         return code;
 331 }
 332
 333 static inline __attribute__ ((__warn_unused_result__)) guint8*
 334 emit_addw_imm (guint8 *code, int dreg, int sreg, int imm)
 335 {
 336         if (!arm_is_arith_imm (imm)) {
 337                 code = emit_imm (code, ARMREG_LR, imm);
 338                 arm_addw (code, dreg, sreg, ARMREG_LR);
 339         } else {
 340                 arm_addw_imm (code, dreg, sreg, imm);
 341         }
 342         return code;
 343 }
 344
 345 static inline __attribute__ ((__warn_unused_result__)) guint8*
 346 emit_addx_imm (guint8 *code, int dreg, int sreg, int imm)
 347 {
 348         if (!arm_is_arith_imm (imm)) {
 349                 code = emit_imm (code, ARMREG_LR, imm);
 350                 arm_addx (code, dreg, sreg, ARMREG_LR);
 351         } else {
 352                 arm_addx_imm (code, dreg, sreg, imm);
 353         }
 354         return code;
 355 }
 356
 357 static inline __attribute__ ((__warn_unused_result__)) guint8*
 358 emit_subw_imm (guint8 *code, int dreg, int sreg, int imm)
 359 {
 360         if (!arm_is_arith_imm (imm)) {
 361                 code = emit_imm (code, ARMREG_LR, imm);
 362                 arm_subw (code, dreg, sreg, ARMREG_LR);
 363         } else {
 364                 arm_subw_imm (code, dreg, sreg, imm);
 365         }
 366         return code;
 367 }
 368
 369 static inline __attribute__ ((__warn_unused_result__)) guint8*
 370 emit_subx_imm (guint8 *code, int dreg, int sreg, int imm)
 371 {
 372         if (!arm_is_arith_imm (imm)) {
 373                 code = emit_imm (code, ARMREG_LR, imm);
 374                 arm_subx (code, dreg, sreg, ARMREG_LR);
 375         } else {
 376                 arm_subx_imm (code, dreg, sreg, imm);
 377         }
 378         return code;
 379 }
 380
 381 /* Emit sp+=imm. Clobbers ip0/ip1 */
 382 static inline __attribute__ ((__warn_unused_result__)) guint8*
 383 emit_addx_sp_imm (guint8 *code, int imm)
 384 {
 385         code = emit_imm (code, ARMREG_IP0, imm);
 386         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 387         arm_addx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 388         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 389         return code;
 390 }
 391
 392 /* Emit sp-=imm. Clobbers ip0/ip1 */
 393 static inline __attribute__ ((__warn_unused_result__)) guint8*
 394 emit_subx_sp_imm (guint8 *code, int imm)
 395 {
 396         code = emit_imm (code, ARMREG_IP0, imm);
 397         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 398         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 399         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 400         return code;
 401 }
 402
 403 static inline __attribute__ ((__warn_unused_result__)) guint8*
 404 emit_andw_imm (guint8 *code, int dreg, int sreg, int imm)
 405 {
 406         // FIXME:
 407         code = emit_imm (code, ARMREG_LR, imm);
 408         arm_andw (code, dreg, sreg, ARMREG_LR);
 409
 410         return code;
 411 }
 412
 413 static inline __attribute__ ((__warn_unused_result__)) guint8*
 414 emit_andx_imm (guint8 *code, int dreg, int sreg, int imm)
 415 {
 416         // FIXME:
 417         code = emit_imm (code, ARMREG_LR, imm);
 418         arm_andx (code, dreg, sreg, ARMREG_LR);
 419
 420         return code;
 421 }
 422
 423 static inline __attribute__ ((__warn_unused_result__)) guint8*
 424 emit_orrw_imm (guint8 *code, int dreg, int sreg, int imm)
 425 {
 426         // FIXME:
 427         code = emit_imm (code, ARMREG_LR, imm);
 428         arm_orrw (code, dreg, sreg, ARMREG_LR);
 429
 430         return code;
 431 }
 432
 433 static inline __attribute__ ((__warn_unused_result__)) guint8*
 434 emit_orrx_imm (guint8 *code, int dreg, int sreg, int imm)
 435 {
 436         // FIXME:
 437         code = emit_imm (code, ARMREG_LR, imm);
 438         arm_orrx (code, dreg, sreg, ARMREG_LR);
 439
 440         return code;
 441 }
 442
 443 static inline __attribute__ ((__warn_unused_result__)) guint8*
 444 emit_eorw_imm (guint8 *code, int dreg, int sreg, int imm)
 445 {
 446         // FIXME:
 447         code = emit_imm (code, ARMREG_LR, imm);
 448         arm_eorw (code, dreg, sreg, ARMREG_LR);
 449
 450         return code;
 451 }
 452
 453 static inline __attribute__ ((__warn_unused_result__)) guint8*
 454 emit_eorx_imm (guint8 *code, int dreg, int sreg, int imm)
 455 {
 456         // FIXME:
 457         code = emit_imm (code, ARMREG_LR, imm);
 458         arm_eorx (code, dreg, sreg, ARMREG_LR);
 459
 460         return code;
 461 }
 462
 463 static inline __attribute__ ((__warn_unused_result__)) guint8*
 464 emit_cmpw_imm (guint8 *code, int sreg, int imm)
 465 {
 466         if (imm == 0) {
 467                 arm_cmpw (code, sreg, ARMREG_RZR);
 468         } else {
 469                 // FIXME:
 470                 code = emit_imm (code, ARMREG_LR, imm);
 471                 arm_cmpw (code, sreg, ARMREG_LR);
 472         }
 473
 474         return code;
 475 }
 476
 477 static inline __attribute__ ((__warn_unused_result__)) guint8*
 478 emit_cmpx_imm (guint8 *code, int sreg, int imm)
 479 {
 480         if (imm == 0) {
 481                 arm_cmpx (code, sreg, ARMREG_RZR);
 482         } else {
 483                 // FIXME:
 484                 code = emit_imm (code, ARMREG_LR, imm);
 485                 arm_cmpx (code, sreg, ARMREG_LR);
 486         }
 487
 488         return code;
 489 }
 490
 491 static inline __attribute__ ((__warn_unused_result__)) guint8*
 492 emit_strb (guint8 *code, int rt, int rn, int imm)
 493 {
 494         if (arm_is_strb_imm (imm)) {
 495                 arm_strb (code, rt, rn, imm);
 496         } else {
 497                 g_assert (rt != ARMREG_IP0);
 498                 g_assert (rn != ARMREG_IP0);
 499                 code = emit_imm (code, ARMREG_IP0, imm);
 500                 arm_strb_reg (code, rt, rn, ARMREG_IP0);
 501         }
 502         return code;
 503 }
 504
 505 static inline __attribute__ ((__warn_unused_result__)) guint8*
 506 emit_strh (guint8 *code, int rt, int rn, int imm)
 507 {
 508         if (arm_is_strh_imm (imm)) {
 509                 arm_strh (code, rt, rn, imm);
 510         } else {
 511                 g_assert (rt != ARMREG_IP0);
 512                 g_assert (rn != ARMREG_IP0);
 513                 code = emit_imm (code, ARMREG_IP0, imm);
 514                 arm_strh_reg (code, rt, rn, ARMREG_IP0);
 515         }
 516         return code;
 517 }
 518
 519 static inline __attribute__ ((__warn_unused_result__)) guint8*
 520 emit_strw (guint8 *code, int rt, int rn, int imm)
 521 {
 522         if (arm_is_strw_imm (imm)) {
 523                 arm_strw (code, rt, rn, imm);
 524         } else {
 525                 g_assert (rt != ARMREG_IP0);
 526                 g_assert (rn != ARMREG_IP0);
 527                 code = emit_imm (code, ARMREG_IP0, imm);
 528                 arm_strw_reg (code, rt, rn, ARMREG_IP0);
 529         }
 530         return code;
 531 }
 532
 533 static inline __attribute__ ((__warn_unused_result__)) guint8*
 534 emit_strfpw (guint8 *code, int rt, int rn, int imm)
 535 {
 536         if (arm_is_strw_imm (imm)) {
 537                 arm_strfpw (code, rt, rn, imm);
 538         } else {
 539                 g_assert (rn != ARMREG_IP0);
 540                 code = emit_imm (code, ARMREG_IP0, imm);
 541                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 542                 arm_strfpw (code, rt, ARMREG_IP0, 0);
 543         }
 544         return code;
 545 }
 546
 547 static inline __attribute__ ((__warn_unused_result__)) guint8*
 548 emit_strfpx (guint8 *code, int rt, int rn, int imm)
 549 {
 550         if (arm_is_strx_imm (imm)) {
 551                 arm_strfpx (code, rt, rn, imm);
 552         } else {
 553                 g_assert (rn != ARMREG_IP0);
 554                 code = emit_imm (code, ARMREG_IP0, imm);
 555                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 556                 arm_strfpx (code, rt, ARMREG_IP0, 0);
 557         }
 558         return code;
 559 }
 560
 561 static inline __attribute__ ((__warn_unused_result__)) guint8*
 562 emit_strx (guint8 *code, int rt, int rn, int imm)
 563 {
 564         if (arm_is_strx_imm (imm)) {
 565                 arm_strx (code, rt, rn, imm);
 566         } else {
 567                 g_assert (rt != ARMREG_IP0);
 568                 g_assert (rn != ARMREG_IP0);
 569                 code = emit_imm (code, ARMREG_IP0, imm);
 570                 arm_strx_reg (code, rt, rn, ARMREG_IP0);
 571         }
 572         return code;
 573 }
 574
 575 static inline __attribute__ ((__warn_unused_result__)) guint8*
 576 emit_ldrb (guint8 *code, int rt, int rn, int imm)
 577 {
 578         if (arm_is_pimm12_scaled (imm, 1)) {
 579                 arm_ldrb (code, rt, rn, imm);
 580         } else {
 581                 g_assert (rt != ARMREG_IP0);
 582                 g_assert (rn != ARMREG_IP0);
 583                 code = emit_imm (code, ARMREG_IP0, imm);
 584                 arm_ldrb_reg (code, rt, rn, ARMREG_IP0);
 585         }
 586         return code;
 587 }
 588
 589 static inline __attribute__ ((__warn_unused_result__)) guint8*
 590 emit_ldrsbx (guint8 *code, int rt, int rn, int imm)
 591 {
 592         if (arm_is_pimm12_scaled (imm, 1)) {
 593                 arm_ldrsbx (code, rt, rn, imm);
 594         } else {
 595                 g_assert (rt != ARMREG_IP0);
 596                 g_assert (rn != ARMREG_IP0);
 597                 code = emit_imm (code, ARMREG_IP0, imm);
 598                 arm_ldrsbx_reg (code, rt, rn, ARMREG_IP0);
 599         }
 600         return code;
 601 }
 602
 603 static inline __attribute__ ((__warn_unused_result__)) guint8*
 604 emit_ldrh (guint8 *code, int rt, int rn, int imm)
 605 {
 606         if (arm_is_pimm12_scaled (imm, 2)) {
 607                 arm_ldrh (code, rt, rn, imm);
 608         } else {
 609                 g_assert (rt != ARMREG_IP0);
 610                 g_assert (rn != ARMREG_IP0);
 611                 code = emit_imm (code, ARMREG_IP0, imm);
 612                 arm_ldrh_reg (code, rt, rn, ARMREG_IP0);
 613         }
 614         return code;
 615 }
 616
 617 static inline __attribute__ ((__warn_unused_result__)) guint8*
 618 emit_ldrshx (guint8 *code, int rt, int rn, int imm)
 619 {
 620         if (arm_is_pimm12_scaled (imm, 2)) {
 621                 arm_ldrshx (code, rt, rn, imm);
 622         } else {
 623                 g_assert (rt != ARMREG_IP0);
 624                 g_assert (rn != ARMREG_IP0);
 625                 code = emit_imm (code, ARMREG_IP0, imm);
 626                 arm_ldrshx_reg (code, rt, rn, ARMREG_IP0);
 627         }
 628         return code;
 629 }
 630
 631 static inline __attribute__ ((__warn_unused_result__)) guint8*
 632 emit_ldrswx (guint8 *code, int rt, int rn, int imm)
 633 {
 634         if (arm_is_pimm12_scaled (imm, 4)) {
 635                 arm_ldrswx (code, rt, rn, imm);
 636         } else {
 637                 g_assert (rt != ARMREG_IP0);
 638                 g_assert (rn != ARMREG_IP0);
 639                 code = emit_imm (code, ARMREG_IP0, imm);
 640                 arm_ldrswx_reg (code, rt, rn, ARMREG_IP0);
 641         }
 642         return code;
 643 }
 644
 645 static inline __attribute__ ((__warn_unused_result__)) guint8*
 646 emit_ldrw (guint8 *code, int rt, int rn, int imm)
 647 {
 648         if (arm_is_pimm12_scaled (imm, 4)) {
 649                 arm_ldrw (code, rt, rn, imm);
 650         } else {
 651                 g_assert (rn != ARMREG_IP0);
 652                 code = emit_imm (code, ARMREG_IP0, imm);
 653                 arm_ldrw_reg (code, rt, rn, ARMREG_IP0);
 654         }
 655         return code;
 656 }
 657
 658 static inline __attribute__ ((__warn_unused_result__)) guint8*
 659 emit_ldrx (guint8 *code, int rt, int rn, int imm)
 660 {
 661         if (arm_is_pimm12_scaled (imm, 8)) {
 662                 arm_ldrx (code, rt, rn, imm);
 663         } else {
 664                 g_assert (rn != ARMREG_IP0);
 665                 code = emit_imm (code, ARMREG_IP0, imm);
 666                 arm_ldrx_reg (code, rt, rn, ARMREG_IP0);
 667         }
 668         return code;
 669 }
 670
 671 static inline __attribute__ ((__warn_unused_result__)) guint8*
 672 emit_ldrfpw (guint8 *code, int rt, int rn, int imm)
 673 {
 674         if (arm_is_pimm12_scaled (imm, 4)) {
 675                 arm_ldrfpw (code, rt, rn, imm);
 676         } else {
 677                 g_assert (rn != ARMREG_IP0);
 678                 code = emit_imm (code, ARMREG_IP0, imm);
 679                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 680                 arm_ldrfpw (code, rt, ARMREG_IP0, 0);
 681         }
 682         return code;
 683 }
 684
 685 static inline __attribute__ ((__warn_unused_result__)) guint8*
 686 emit_ldrfpx (guint8 *code, int rt, int rn, int imm)
 687 {
 688         if (arm_is_pimm12_scaled (imm, 8)) {
 689                 arm_ldrfpx (code, rt, rn, imm);
 690         } else {
 691                 g_assert (rn != ARMREG_IP0);
 692                 code = emit_imm (code, ARMREG_IP0, imm);
 693                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 694                 arm_ldrfpx (code, rt, ARMREG_IP0, 0);
 695         }
 696         return code;
 697 }
 698
 699 guint8*
 700 mono_arm_emit_ldrx (guint8 *code, int rt, int rn, int imm)
 701 {
 702         return emit_ldrx (code, rt, rn, imm);
 703 }
 704
 705 static guint8*
 706 emit_call (MonoCompile *cfg, guint8* code, guint32 patch_type, gconstpointer data)
 707 {
 708         /*
 709         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_IMM);
 710         code = emit_imm64_template (code, ARMREG_LR);
 711         arm_blrx (code, ARMREG_LR);
 712         */
 713         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_BL);
 714         arm_bl (code, code);
 715         cfg->thunk_area += THUNK_SIZE;
 716         return code;
 717 }
 718
 719 static guint8*
 720 emit_aotconst_full (MonoCompile *cfg, MonoJumpInfo **ji, guint8 *code, guint8 *start, int dreg, guint32 patch_type, gconstpointer data)
 721 {
 722         if (cfg)
 723                 mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
 724         else
 725                 *ji = mono_patch_info_list_prepend (*ji, code - start, patch_type, data);
 726         /* See arch_emit_got_access () in aot-compiler.c */
 727         arm_ldrx_lit (code, dreg, 0);
 728         arm_nop (code);
 729         arm_nop (code);
 730         return code;
 731 }
 732
 733 static guint8*
 734 emit_aotconst (MonoCompile *cfg, guint8 *code, int dreg, guint32 patch_type, gconstpointer data)
 735 {
 736         return emit_aotconst_full (cfg, NULL, code, NULL, dreg, patch_type, data);
 737 }
 738
 739 /*
 740  * mono_arm_emit_aotconst:
 741  *
 742  *   Emit code to load an AOT constant into DREG. Usable from trampolines.
 743  */
 744 guint8*
 745 mono_arm_emit_aotconst (gpointer ji, guint8 *code, guint8 *code_start, int dreg, guint32 patch_type, gconstpointer data)
 746 {
 747         return emit_aotconst_full (NULL, (MonoJumpInfo**)ji, code, code_start, dreg, patch_type, data);
 748 }
 749
 750 gboolean
 751 mono_arch_have_fast_tls (void)
 752 {
 753 #ifdef TARGET_IOS
 754         return FALSE;
 755 #else
 756         return TRUE;
 757 #endif
 758 }
 759
 760 static guint8*
 761 emit_tls_get (guint8 *code, int dreg, int tls_offset)
 762 {
 763         arm_mrs (code, dreg, ARM_MRS_REG_TPIDR_EL0);
 764         if (tls_offset < 256) {
 765                 arm_ldrx (code, dreg, dreg, tls_offset);
 766         } else {
 767                 code = emit_addx_imm (code, dreg, dreg, tls_offset);
 768                 arm_ldrx (code, dreg, dreg, 0);
 769         }
 770         return code;
 771 }
 772
 773 static guint8*
 774 emit_tls_set (guint8 *code, int sreg, int tls_offset)
 775 {
 776         int tmpreg = ARMREG_IP0;
 777
 778         g_assert (sreg != tmpreg);
 779         arm_mrs (code, tmpreg, ARM_MRS_REG_TPIDR_EL0);
 780         if (tls_offset < 256) {
 781                 arm_strx (code, sreg, tmpreg, tls_offset);
 782         } else {
 783                 code = emit_addx_imm (code, tmpreg, tmpreg, tls_offset);
 784                 arm_strx (code, sreg, tmpreg, 0);
 785         }
 786         return code;
 787 }
 788
 789 /*
 790  * Emits
 791  * - mov sp, fp
 792  * - ldrp [fp, lr], [sp], !stack_offfset
 793  * Clobbers TEMP_REGS.
 794  */
 795 __attribute__ ((__warn_unused_result__)) guint8*
 796 mono_arm_emit_destroy_frame (guint8 *code, int stack_offset, guint64 temp_regs)
 797 {
 798         arm_movspx (code, ARMREG_SP, ARMREG_FP);
 799
 800         if (arm_is_ldpx_imm (stack_offset)) {
 801                 arm_ldpx_post (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, stack_offset);
 802         } else {
 803                 arm_ldpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
 804                 /* sp += stack_offset */
 805                 g_assert (temp_regs & (1 << ARMREG_IP0));
 806                 if (temp_regs & (1 << ARMREG_IP1)) {
 807                         code = emit_addx_sp_imm (code, stack_offset);
 808                 } else {
 809                         int imm = stack_offset;
 810
 811                         /* Can't use addx_sp_imm () since we can't clobber ip0/ip1 */
 812                         arm_addx_imm (code, ARMREG_IP0, ARMREG_SP, 0);
 813                         while (imm > 256) {
 814                                 arm_addx_imm (code, ARMREG_IP0, ARMREG_IP0, 256);
 815                                 imm -= 256;
 816                         }
 817                         arm_addx_imm (code, ARMREG_SP, ARMREG_IP0, imm);
 818                 }
 819         }
 820         return code;
 821 }
 822
 823 #define is_call_imm(diff) ((gint)(diff) >= -33554432 && (gint)(diff) <= 33554431)
 824
 825 static guint8*
 826 emit_thunk (guint8 *code, gconstpointer target)
 827 {
 828         guint8 *p = code;
 829
 830         arm_ldrx_lit (code, ARMREG_IP0, code + 8);
 831         arm_brx (code, ARMREG_IP0);
 832         *(guint64*)code = (guint64)target;
 833         code += sizeof (guint64);
 834
 835         mono_arch_flush_icache (p, code - p);
 836         return code;
 837 }
 838
 839 static gpointer
 840 create_thunk (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
 841 {
 842         MonoJitInfo *ji;
 843         MonoThunkJitInfo *info;
 844         guint8 *thunks, *p;
 845         int thunks_size;
 846         guint8 *orig_target;
 847         guint8 *target_thunk;
 848
 849         if (!domain)
 850                 domain = mono_domain_get ();
 851
 852         if (cfg) {
 853                 /*
 854                  * This can be called multiple times during JITting,
 855                  * save the current position in cfg->arch to avoid
 856                  * doing a O(n^2) search.
 857                  */
 858                 if (!cfg->arch.thunks) {
 859                         cfg->arch.thunks = cfg->thunks;
 860                         cfg->arch.thunks_size = cfg->thunk_area;
 861                 }
 862                 thunks = cfg->arch.thunks;
 863                 thunks_size = cfg->arch.thunks_size;
 864                 if (!thunks_size) {
 865                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, mono_method_full_name (cfg->method, TRUE));
 866                         g_assert_not_reached ();
 867                 }
 868
 869                 g_assert (*(guint32*)thunks == 0);
 870                 emit_thunk (thunks, target);
 871
 872                 cfg->arch.thunks += THUNK_SIZE;
 873                 cfg->arch.thunks_size -= THUNK_SIZE;
 874
 875                 return thunks;
 876         } else {
 877                 ji = mini_jit_info_table_find (domain, (char*)code, NULL);
 878                 g_assert (ji);
 879                 info = mono_jit_info_get_thunk_info (ji);
 880                 g_assert (info);
 881
 882                 thunks = (guint8*)ji->code_start + info->thunks_offset;
 883                 thunks_size = info->thunks_size;
 884
 885                 orig_target = mono_arch_get_call_target (code + 4);
 886
 887                 mono_domain_lock (domain);
 888
 889                 target_thunk = NULL;
 890                 if (orig_target >= thunks && orig_target < thunks + thunks_size) {
 891                         /* The call already points to a thunk, because of trampolines etc. */
 892                         target_thunk = orig_target;
 893                 } else {
 894                         for (p = thunks; p < thunks + thunks_size; p += THUNK_SIZE) {
 895                                 if (((guint32*)p) [0] == 0) {
 896                                         /* Free entry */
 897                                         target_thunk = p;
 898                                         break;
 899                                 } else if (((guint64*)p) [1] == (guint64)target) {
 900                                         /* Thunk already points to target */
 901                                         target_thunk = p;
 902                                         break;
 903                                 }
 904                         }
 905                 }
 906
 907                 //printf ("THUNK: %p %p %p\n", code, target, target_thunk);
 908
 909                 if (!target_thunk) {
 910                         mono_domain_unlock (domain);
 911                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, cfg ? mono_method_full_name (cfg->method, TRUE) : mono_method_full_name (jinfo_get_method (ji), TRUE));
 912                         g_assert_not_reached ();
 913                 }
 914
 915                 emit_thunk (target_thunk, target);
 916
 917                 mono_domain_unlock (domain);
 918
 919                 return target_thunk;
 920         }
 921 }
 922
 923 static void
 924 arm_patch_full (MonoCompile *cfg, MonoDomain *domain, guint8 *code, guint8 *target, int relocation)
 925 {
 926         switch (relocation) {
 927         case MONO_R_ARM64_B:
 928                 if (arm_is_bl_disp (code, target)) {
 929                         arm_b (code, target);
 930                 } else {
 931                         gpointer thunk;
 932
 933                         thunk = create_thunk (cfg, domain, code, target);
 934                         g_assert (arm_is_bl_disp (code, thunk));
 935                         arm_b (code, thunk);
 936                 }
 937                 break;
 938         case MONO_R_ARM64_BCC: {
 939                 int cond;
 940
 941                 cond = arm_get_bcc_cond (code);
 942                 arm_bcc (code, cond, target);
 943                 break;
 944         }
 945         case MONO_R_ARM64_CBZ:
 946                 arm_set_cbz_target (code, target);
 947                 break;
 948         case MONO_R_ARM64_IMM: {
 949                 guint64 imm = (guint64)target;
 950                 int dreg;
 951
 952                 /* emit_imm64_template () */
 953                 dreg = arm_get_movzx_rd (code);
 954                 arm_movzx (code, dreg, imm & 0xffff, 0);
 955                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 956                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 957                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 958                 break;
 959         }
 960         case MONO_R_ARM64_BL:
 961                 if (arm_is_bl_disp (code, target)) {
 962                         arm_bl (code, target);
 963                 } else {
 964                         gpointer thunk;
 965
 966                         thunk = create_thunk (cfg, domain, code, target);
 967                         g_assert (arm_is_bl_disp (code, thunk));
 968                         arm_bl (code, thunk);
 969                 }
 970                 break;
 971         default:
 972                 g_assert_not_reached ();
 973         }
 974 }
 975
 976 static void
 977 arm_patch_rel (guint8 *code, guint8 *target, int relocation)
 978 {
 979         arm_patch_full (NULL, NULL, code, target, relocation);
 980 }
 981
 982 void
 983 mono_arm_patch (guint8 *code, guint8 *target, int relocation)
 984 {
 985         arm_patch_rel (code, target, relocation);
 986 }
 987
 988 void
 989 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
 990 {
 991         guint8 *ip;
 992
 993         ip = ji->ip.i + code;
 994
 995         switch (ji->type) {
 996         case MONO_PATCH_INFO_METHOD_JUMP:
 997                 /* ji->relocation is not set by the caller */
 998                 arm_patch_rel (ip, (guint8*)target, MONO_R_ARM64_B);
 999                 break;
1000         default:
1001                 arm_patch_full (cfg, domain, ip, (guint8*)target, ji->relocation);
1002                 break;
1003         }
1004 }
1005
1006 void
1007 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
1008 {
1009 }
1010
1011 void
1012 mono_arch_flush_register_windows (void)
1013 {
1014 }
1015
1016 MonoMethod*
1017 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
1018 {
1019         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1020 }
1021
1022 MonoVTable*
1023 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
1024 {
1025         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1026 }
1027
1028 mgreg_t
1029 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
1030 {
1031         return ctx->regs [reg];
1032 }
1033
1034 void
1035 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
1036 {
1037         ctx->regs [reg] = val;
1038 }
1039
1040 /*
1041  * mono_arch_set_target:
1042  *
1043  *   Set the target architecture the JIT backend should generate code for, in the form
1044  * of a GNU target triplet. Only used in AOT mode.
1045  */
1046 void
1047 mono_arch_set_target (char *mtriple)
1048 {
1049         if (strstr (mtriple, "darwin") || strstr (mtriple, "ios")) {
1050                 ios_abi = TRUE;
1051         }
1052 }
1053
1054 static void
1055 add_general (CallInfo *cinfo, ArgInfo *ainfo, int size, gboolean sign)
1056 {
1057         if (cinfo->gr >= PARAM_REGS) {
1058                 ainfo->storage = ArgOnStack;
1059                 if (ios_abi) {
1060                         /* Assume size == align */
1061                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1062                         ainfo->offset = cinfo->stack_usage;
1063                         ainfo->slot_size = size;
1064                         ainfo->sign = sign;
1065                         cinfo->stack_usage += size;
1066                 } else {
1067                         ainfo->offset = cinfo->stack_usage;
1068                         ainfo->slot_size = 8;
1069                         ainfo->sign = FALSE;
1070                         /* Put arguments into 8 byte aligned stack slots */
1071                         cinfo->stack_usage += 8;
1072                 }
1073         } else {
1074                 ainfo->storage = ArgInIReg;
1075                 ainfo->reg = cinfo->gr;
1076                 cinfo->gr ++;
1077         }
1078 }
1079
1080 static void
1081 add_fp (CallInfo *cinfo, ArgInfo *ainfo, gboolean single)
1082 {
1083         int size = single ? 4 : 8;
1084
1085         if (cinfo->fr >= FP_PARAM_REGS) {
1086                 ainfo->storage = single ? ArgOnStackR4 : ArgOnStackR8;
1087                 if (ios_abi) {
1088                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1089                         ainfo->offset = cinfo->stack_usage;
1090                         ainfo->slot_size = size;
1091                         cinfo->stack_usage += size;
1092                 } else {
1093                         ainfo->offset = cinfo->stack_usage;
1094                         ainfo->slot_size = 8;
1095                         /* Put arguments into 8 byte aligned stack slots */
1096                         cinfo->stack_usage += 8;
1097                 }
1098         } else {
1099                 if (single)
1100                         ainfo->storage = ArgInFRegR4;
1101                 else
1102                         ainfo->storage = ArgInFReg;
1103                 ainfo->reg = cinfo->fr;
1104                 cinfo->fr ++;
1105         }
1106 }
1107
1108 static gboolean
1109 is_hfa (MonoType *t, int *out_nfields, int *out_esize, int *field_offsets)
1110 {
1111         MonoClass *klass;
1112         gpointer iter;
1113         MonoClassField *field;
1114         MonoType *ftype, *prev_ftype = NULL;
1115         int i, nfields = 0;
1116
1117         klass = mono_class_from_mono_type (t);
1118         iter = NULL;
1119         while ((field = mono_class_get_fields (klass, &iter))) {
1120                 if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
1121                         continue;
1122                 ftype = mono_field_get_type (field);
1123                 ftype = mini_get_underlying_type (ftype);
1124
1125                 if (MONO_TYPE_ISSTRUCT (ftype)) {
1126                         int nested_nfields, nested_esize;
1127                         int nested_field_offsets [16];
1128
1129                         if (!is_hfa (ftype, &nested_nfields, &nested_esize, nested_field_offsets))
1130                                 return FALSE;
1131                         if (nested_esize == 4)
1132                                 ftype = &mono_defaults.single_class->byval_arg;
1133                         else
1134                                 ftype = &mono_defaults.double_class->byval_arg;
1135                         if (prev_ftype && prev_ftype->type != ftype->type)
1136                                 return FALSE;
1137                         prev_ftype = ftype;
1138                         for (i = 0; i < nested_nfields; ++i) {
1139                                 if (nfields + i < 4)
1140                                         field_offsets [nfields + i] = field->offset - sizeof (MonoObject) + nested_field_offsets [i];
1141                         }
1142                         nfields += nested_nfields;
1143                 } else {
1144                         if (!(!ftype->byref && (ftype->type == MONO_TYPE_R4 || ftype->type == MONO_TYPE_R8)))
1145                                 return FALSE;
1146                         if (prev_ftype && prev_ftype->type != ftype->type)
1147                                 return FALSE;
1148                         prev_ftype = ftype;
1149                         if (nfields < 4)
1150                                 field_offsets [nfields] = field->offset - sizeof (MonoObject);
1151                         nfields ++;
1152                 }
1153         }
1154         if (nfields == 0 || nfields > 4)
1155                 return FALSE;
1156         *out_nfields = nfields;
1157         *out_esize = prev_ftype->type == MONO_TYPE_R4 ? 4 : 8;
1158         return TRUE;
1159 }
1160
1161 static void
1162 add_valuetype (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1163 {
1164         int i, size, align_size, nregs, nfields, esize;
1165         int field_offsets [16];
1166         guint32 align;
1167
1168         size = mini_type_stack_size_full (t, &align, cinfo->pinvoke);
1169         align_size = ALIGN_TO (size, 8);
1170
1171         nregs = align_size / 8;
1172         if (is_hfa (t, &nfields, &esize, field_offsets)) {
1173                 /*
1174                  * The struct might include nested float structs aligned at 8,
1175                  * so need to keep track of the offsets of the individual fields.
1176                  */
1177                 if (cinfo->fr + nfields <= FP_PARAM_REGS) {
1178                         ainfo->storage = ArgHFA;
1179                         ainfo->reg = cinfo->fr;
1180                         ainfo->nregs = nfields;
1181                         ainfo->size = size;
1182                         ainfo->esize = esize;
1183                         for (i = 0; i < nfields; ++i)
1184                                 ainfo->foffsets [i] = field_offsets [i];
1185                         cinfo->fr += ainfo->nregs;
1186                 } else {
1187                         ainfo->nfregs_to_skip = FP_PARAM_REGS > cinfo->fr ? FP_PARAM_REGS - cinfo->fr : 0;
1188                         cinfo->fr = FP_PARAM_REGS;
1189                         size = ALIGN_TO (size, 8);
1190                         ainfo->storage = ArgVtypeOnStack;
1191                         ainfo->offset = cinfo->stack_usage;
1192                         ainfo->size = size;
1193                         ainfo->hfa = TRUE;
1194                         ainfo->nregs = nfields;
1195                         ainfo->esize = esize;
1196                         cinfo->stack_usage += size;
1197                 }
1198                 return;
1199         }
1200
1201         if (align_size > 16) {
1202                 ainfo->storage = ArgVtypeByRef;
1203                 ainfo->size = size;
1204                 return;
1205         }
1206
1207         if (cinfo->gr + nregs > PARAM_REGS) {
1208                 size = ALIGN_TO (size, 8);
1209                 ainfo->storage = ArgVtypeOnStack;
1210                 ainfo->offset = cinfo->stack_usage;
1211                 ainfo->size = size;
1212                 cinfo->stack_usage += size;
1213                 cinfo->gr = PARAM_REGS;
1214         } else {
1215                 ainfo->storage = ArgVtypeInIRegs;
1216                 ainfo->reg = cinfo->gr;
1217                 ainfo->nregs = nregs;
1218                 ainfo->size = size;
1219                 cinfo->gr += nregs;
1220         }
1221 }
1222
1223 static void
1224 add_param (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1225 {
1226         MonoType *ptype;
1227
1228         ptype = mini_get_underlying_type (t);
1229         switch (ptype->type) {
1230         case MONO_TYPE_I1:
1231                 add_general (cinfo, ainfo, 1, TRUE);
1232                 break;
1233         case MONO_TYPE_BOOLEAN:
1234         case MONO_TYPE_U1:
1235                 add_general (cinfo, ainfo, 1, FALSE);
1236                 break;
1237         case MONO_TYPE_I2:
1238                 add_general (cinfo, ainfo, 2, TRUE);
1239                 break;
1240         case MONO_TYPE_U2:
1241         case MONO_TYPE_CHAR:
1242                 add_general (cinfo, ainfo, 2, FALSE);
1243                 break;
1244         case MONO_TYPE_I4:
1245                 add_general (cinfo, ainfo, 4, TRUE);
1246                 break;
1247         case MONO_TYPE_U4:
1248                 add_general (cinfo, ainfo, 4, FALSE);
1249                 break;
1250         case MONO_TYPE_I:
1251         case MONO_TYPE_U:
1252         case MONO_TYPE_PTR:
1253         case MONO_TYPE_FNPTR:
1254         case MONO_TYPE_CLASS:
1255         case MONO_TYPE_OBJECT:
1256         case MONO_TYPE_SZARRAY:
1257         case MONO_TYPE_ARRAY:
1258         case MONO_TYPE_STRING:
1259         case MONO_TYPE_U8:
1260         case MONO_TYPE_I8:
1261                 add_general (cinfo, ainfo, 8, FALSE);
1262                 break;
1263         case MONO_TYPE_R8:
1264                 add_fp (cinfo, ainfo, FALSE);
1265                 break;
1266         case MONO_TYPE_R4:
1267                 add_fp (cinfo, ainfo, TRUE);
1268                 break;
1269         case MONO_TYPE_VALUETYPE:
1270         case MONO_TYPE_TYPEDBYREF:
1271                 add_valuetype (cinfo, ainfo, ptype);
1272                 break;
1273         case MONO_TYPE_VOID:
1274                 ainfo->storage = ArgNone;
1275                 break;
1276         case MONO_TYPE_GENERICINST:
1277                 if (!mono_type_generic_inst_is_valuetype (ptype)) {
1278                         add_general (cinfo, ainfo, 8, FALSE);
1279                 } else if (mini_is_gsharedvt_variable_type (ptype)) {
1280                         /*
1281                          * Treat gsharedvt arguments as large vtypes
1282                          */
1283                         ainfo->storage = ArgVtypeByRef;
1284                         ainfo->gsharedvt = TRUE;
1285                 } else {
1286                         add_valuetype (cinfo, ainfo, ptype);
1287                 }
1288                 break;
1289         case MONO_TYPE_VAR:
1290         case MONO_TYPE_MVAR:
1291                 g_assert (mini_is_gsharedvt_type (ptype));
1292                 ainfo->storage = ArgVtypeByRef;
1293                 ainfo->gsharedvt = TRUE;
1294                 break;
1295         default:
1296                 g_assert_not_reached ();
1297                 break;
1298         }
1299 }
1300
1301 /*
1302  * get_call_info:
1303  *
1304  *  Obtain information about a call according to the calling convention.
1305  */
1306 static CallInfo*
1307 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
1308 {
1309         CallInfo *cinfo;
1310         ArgInfo *ainfo;
1311         int n, pstart, pindex;
1312
1313         n = sig->hasthis + sig->param_count;
1314
1315         if (mp)
1316                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1317         else
1318                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1319
1320         cinfo->nargs = n;
1321         cinfo->pinvoke = sig->pinvoke;
1322
1323         /* Return value */
1324         add_param (cinfo, &cinfo->ret, sig->ret);
1325         if (cinfo->ret.storage == ArgVtypeByRef)
1326                 cinfo->ret.reg = ARMREG_R8;
1327         /* Reset state */
1328         cinfo->gr = 0;
1329         cinfo->fr = 0;
1330         cinfo->stack_usage = 0;
1331
1332         /* Parameters */
1333         if (sig->hasthis)
1334                 add_general (cinfo, cinfo->args + 0, 8, FALSE);
1335         pstart = 0;
1336         for (pindex = pstart; pindex < sig->param_count; ++pindex) {
1337                 ainfo = cinfo->args + sig->hasthis + pindex;
1338
1339                 if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1340                         /* Prevent implicit arguments and sig_cookie from
1341                            being passed in registers */
1342                         cinfo->gr = PARAM_REGS;
1343                         cinfo->fr = FP_PARAM_REGS;
1344                         /* Emit the signature cookie just before the implicit arguments */
1345                         add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1346                 }
1347
1348                 add_param (cinfo, ainfo, sig->params [pindex]);
1349                 if (ainfo->storage == ArgVtypeByRef) {
1350                         /* Pass the argument address in the next register */
1351                         if (cinfo->gr >= PARAM_REGS) {
1352                                 ainfo->storage = ArgVtypeByRefOnStack;
1353                                 cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, 8);
1354                                 ainfo->offset = cinfo->stack_usage;
1355                                 cinfo->stack_usage += 8;
1356                         } else {
1357                                 ainfo->reg = cinfo->gr;
1358                                 cinfo->gr ++;
1359                         }
1360                 }
1361         }
1362
1363         /* Handle the case where there are no implicit arguments */
1364         if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1365                 /* Prevent implicit arguments and sig_cookie from
1366                    being passed in registers */
1367                 cinfo->gr = PARAM_REGS;
1368                 cinfo->fr = FP_PARAM_REGS;
1369                 /* Emit the signature cookie just before the implicit arguments */
1370                 add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1371         }
1372
1373         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, MONO_ARCH_FRAME_ALIGNMENT);
1374
1375         return cinfo;
1376 }
1377
1378 typedef struct {
1379         MonoMethodSignature *sig;
1380         CallInfo *cinfo;
1381         MonoType *rtype;
1382         MonoType **param_types;
1383         int n_fpargs, n_fpret;
1384 } ArchDynCallInfo;
1385
1386 static gboolean
1387 dyn_call_supported (CallInfo *cinfo, MonoMethodSignature *sig)
1388 {
1389         int i;
1390
1391         if (sig->hasthis + sig->param_count > PARAM_REGS + DYN_CALL_STACK_ARGS)
1392                 return FALSE;
1393
1394         // FIXME: Add more cases
1395         switch (cinfo->ret.storage) {
1396         case ArgNone:
1397         case ArgInIReg:
1398         case ArgInFReg:
1399         case ArgInFRegR4:
1400         case ArgVtypeByRef:
1401                 break;
1402         case ArgVtypeInIRegs:
1403                 if (cinfo->ret.nregs > 2)
1404                         return FALSE;
1405                 break;
1406         case ArgHFA:
1407                 break;
1408         default:
1409                 return FALSE;
1410         }
1411
1412         for (i = 0; i < cinfo->nargs; ++i) {
1413                 ArgInfo *ainfo = &cinfo->args [i];
1414
1415                 switch (ainfo->storage) {
1416                 case ArgInIReg:
1417                 case ArgVtypeInIRegs:
1418                 case ArgInFReg:
1419                 case ArgInFRegR4:
1420                 case ArgHFA:
1421                 case ArgVtypeByRef:
1422                         break;
1423                 case ArgOnStack:
1424                         if (ainfo->offset >= DYN_CALL_STACK_ARGS * sizeof (mgreg_t))
1425                                 return FALSE;
1426                         break;
1427                 default:
1428                         return FALSE;
1429                 }
1430         }
1431
1432         return TRUE;
1433 }
1434
1435 MonoDynCallInfo*
1436 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
1437 {
1438         ArchDynCallInfo *info;
1439         CallInfo *cinfo;
1440         int i;
1441
1442         cinfo = get_call_info (NULL, sig);
1443
1444         if (!dyn_call_supported (cinfo, sig)) {
1445                 g_free (cinfo);
1446                 return NULL;
1447         }
1448
1449         info = g_new0 (ArchDynCallInfo, 1);
1450         // FIXME: Preprocess the info to speed up start_dyn_call ()
1451         info->sig = sig;
1452         info->cinfo = cinfo;
1453         info->rtype = mini_get_underlying_type (sig->ret);
1454         info->param_types = g_new0 (MonoType*, sig->param_count);
1455         for (i = 0; i < sig->param_count; ++i)
1456                 info->param_types [i] = mini_get_underlying_type (sig->params [i]);
1457
1458         switch (cinfo->ret.storage) {
1459         case ArgInFReg:
1460         case ArgInFRegR4:
1461                 info->n_fpret = 1;
1462                 break;
1463         case ArgHFA:
1464                 info->n_fpret = cinfo->ret.nregs;
1465                 break;
1466         default:
1467                 break;
1468         }
1469
1470         return (MonoDynCallInfo*)info;
1471 }
1472
1473 void
1474 mono_arch_dyn_call_free (MonoDynCallInfo *info)
1475 {
1476         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1477
1478         g_free (ainfo->cinfo);
1479         g_free (ainfo->param_types);
1480         g_free (ainfo);
1481 }
1482
1483 static double
1484 bitcast_r4_to_r8 (float f)
1485 {
1486         float *p = &f;
1487
1488         return *(double*)p;
1489 }
1490
1491 static float
1492 bitcast_r8_to_r4 (double f)
1493 {
1494         double *p = &f;
1495
1496         return *(float*)p;
1497 }
1498
1499 void
1500 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
1501 {
1502         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
1503         DynCallArgs *p = (DynCallArgs*)buf;
1504         int aindex, arg_index, greg, i, pindex;
1505         MonoMethodSignature *sig = dinfo->sig;
1506         CallInfo *cinfo = dinfo->cinfo;
1507         int buffer_offset = 0;
1508
1509         g_assert (buf_len >= sizeof (DynCallArgs));
1510
1511         p->res = 0;
1512         p->ret = ret;
1513         p->n_fpargs = dinfo->n_fpargs;
1514         p->n_fpret = dinfo->n_fpret;
1515
1516         arg_index = 0;
1517         greg = 0;
1518         pindex = 0;
1519
1520         if (sig->hasthis)
1521                 p->regs [greg ++] = (mgreg_t)*(args [arg_index ++]);
1522
1523         if (cinfo->ret.storage == ArgVtypeByRef)
1524                 p->regs [ARMREG_R8] = (mgreg_t)ret;
1525
1526         for (aindex = pindex; aindex < sig->param_count; aindex++) {
1527                 MonoType *t = dinfo->param_types [aindex];
1528                 gpointer *arg = args [arg_index ++];
1529                 ArgInfo *ainfo = &cinfo->args [aindex + sig->hasthis];
1530                 int slot = -1;
1531
1532                 if (ainfo->storage == ArgOnStack) {
1533                         slot = PARAM_REGS + 1 + (ainfo->offset / sizeof (mgreg_t));
1534                 } else {
1535                         slot = ainfo->reg;
1536                 }
1537
1538                 if (t->byref) {
1539                         p->regs [slot] = (mgreg_t)*arg;
1540                         continue;
1541                 }
1542
1543                 if (ios_abi && ainfo->storage == ArgOnStack) {
1544                         guint8 *stack_arg = (guint8*)&(p->regs [PARAM_REGS + 1]) + ainfo->offset;
1545                         gboolean handled = TRUE;
1546
1547                         /* Special case arguments smaller than 1 machine word */
1548                         switch (t->type) {
1549                         case MONO_TYPE_BOOLEAN:
1550                         case MONO_TYPE_U1:
1551                                 *(guint8*)stack_arg = *(guint8*)arg;
1552                                 break;
1553                         case MONO_TYPE_I1:
1554                                 *(gint8*)stack_arg = *(gint8*)arg;
1555                                 break;
1556                         case MONO_TYPE_U2:
1557                         case MONO_TYPE_CHAR:
1558                                 *(guint16*)stack_arg = *(guint16*)arg;
1559                                 break;
1560                         case MONO_TYPE_I2:
1561                                 *(gint16*)stack_arg = *(gint16*)arg;
1562                                 break;
1563                         case MONO_TYPE_I4:
1564                                 *(gint32*)stack_arg = *(gint32*)arg;
1565                                 break;
1566                         case MONO_TYPE_U4:
1567                                 *(guint32*)stack_arg = *(guint32*)arg;
1568                                 break;
1569                         default:
1570                                 handled = FALSE;
1571                                 break;
1572                         }
1573                         if (handled)
1574                                 continue;
1575                 }
1576
1577                 switch (t->type) {
1578                 case MONO_TYPE_STRING:
1579                 case MONO_TYPE_CLASS:
1580                 case MONO_TYPE_ARRAY:
1581                 case MONO_TYPE_SZARRAY:
1582                 case MONO_TYPE_OBJECT:
1583                 case MONO_TYPE_PTR:
1584                 case MONO_TYPE_I:
1585                 case MONO_TYPE_U:
1586                 case MONO_TYPE_I8:
1587                 case MONO_TYPE_U8:
1588                         p->regs [slot] = (mgreg_t)*arg;
1589                         break;
1590                 case MONO_TYPE_BOOLEAN:
1591                 case MONO_TYPE_U1:
1592                         p->regs [slot] = *(guint8*)arg;
1593                         break;
1594                 case MONO_TYPE_I1:
1595                         p->regs [slot] = *(gint8*)arg;
1596                         break;
1597                 case MONO_TYPE_I2:
1598                         p->regs [slot] = *(gint16*)arg;
1599                         break;
1600                 case MONO_TYPE_U2:
1601                 case MONO_TYPE_CHAR:
1602                         p->regs [slot] = *(guint16*)arg;
1603                         break;
1604                 case MONO_TYPE_I4:
1605                         p->regs [slot] = *(gint32*)arg;
1606                         break;
1607                 case MONO_TYPE_U4:
1608                         p->regs [slot] = *(guint32*)arg;
1609                         break;
1610                 case MONO_TYPE_R4:
1611                         p->fpregs [ainfo->reg] = bitcast_r4_to_r8 (*(float*)arg);
1612                         p->n_fpargs ++;
1613                         break;
1614                 case MONO_TYPE_R8:
1615                         p->fpregs [ainfo->reg] = *(double*)arg;
1616                         p->n_fpargs ++;
1617                         break;
1618                 case MONO_TYPE_GENERICINST:
1619                         if (MONO_TYPE_IS_REFERENCE (t)) {
1620                                 p->regs [slot] = (mgreg_t)*arg;
1621                                 break;
1622                         } else {
1623                                 if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
1624                                         MonoClass *klass = mono_class_from_mono_type (t);
1625                                         guint8 *nullable_buf;
1626                                         int size;
1627
1628                                         /*
1629                                          * Use p->buffer as a temporary buffer since the data needs to be available after this call
1630                                          * if the nullable param is passed by ref.
1631                                          */
1632                                         size = mono_class_value_size (klass, NULL);
1633                                         nullable_buf = p->buffer + buffer_offset;
1634                                         buffer_offset += size;
1635                                         g_assert (buffer_offset <= 256);
1636
1637                                         /* The argument pointed to by arg is either a boxed vtype or null */
1638                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
1639
1640                                         arg = (gpointer*)nullable_buf;
1641                                         /* Fall though */
1642                                 } else {
1643                                         /* Fall though */
1644                                 }
1645                         }
1646                 case MONO_TYPE_VALUETYPE:
1647                         switch (ainfo->storage) {
1648                         case ArgVtypeInIRegs:
1649                                 for (i = 0; i < ainfo->nregs; ++i)
1650                                         p->regs [slot ++] = ((mgreg_t*)arg) [i];
1651                                 break;
1652                         case ArgHFA:
1653                                 if (ainfo->esize == 4) {
1654                                         for (i = 0; i < ainfo->nregs; ++i)
1655                                                 p->fpregs [ainfo->reg + i] = bitcast_r4_to_r8 (((float*)arg) [ainfo->foffsets [i] / 4]);
1656                                 } else {
1657                                         for (i = 0; i < ainfo->nregs; ++i)
1658                                                 p->fpregs [ainfo->reg + i] = ((double*)arg) [ainfo->foffsets [i] / 8];
1659                                 }
1660                                 p->n_fpargs += ainfo->nregs;
1661                                 break;
1662                         case ArgVtypeByRef:
1663                                 p->regs [slot] = (mgreg_t)arg;
1664                                 break;
1665                         default:
1666                                 g_assert_not_reached ();
1667                                 break;
1668                         }
1669                         break;
1670                 default:
1671                         g_assert_not_reached ();
1672                 }
1673         }
1674 }
1675
1676 void
1677 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
1678 {
1679         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1680         CallInfo *cinfo = ainfo->cinfo;
1681         DynCallArgs *args = (DynCallArgs*)buf;
1682         MonoType *ptype = ainfo->rtype;
1683         guint8 *ret = args->ret;
1684         mgreg_t res = args->res;
1685         mgreg_t res2 = args->res2;
1686         int i;
1687
1688         if (cinfo->ret.storage == ArgVtypeByRef)
1689                 return;
1690
1691         switch (ptype->type) {
1692         case MONO_TYPE_VOID:
1693                 *(gpointer*)ret = NULL;
1694                 break;
1695         case MONO_TYPE_STRING:
1696         case MONO_TYPE_CLASS:
1697         case MONO_TYPE_ARRAY:
1698         case MONO_TYPE_SZARRAY:
1699         case MONO_TYPE_OBJECT:
1700         case MONO_TYPE_I:
1701         case MONO_TYPE_U:
1702         case MONO_TYPE_PTR:
1703                 *(gpointer*)ret = (gpointer)res;
1704                 break;
1705         case MONO_TYPE_I1:
1706                 *(gint8*)ret = res;
1707                 break;
1708         case MONO_TYPE_U1:
1709         case MONO_TYPE_BOOLEAN:
1710                 *(guint8*)ret = res;
1711                 break;
1712         case MONO_TYPE_I2:
1713                 *(gint16*)ret = res;
1714                 break;
1715         case MONO_TYPE_U2:
1716         case MONO_TYPE_CHAR:
1717                 *(guint16*)ret = res;
1718                 break;
1719         case MONO_TYPE_I4:
1720                 *(gint32*)ret = res;
1721                 break;
1722         case MONO_TYPE_U4:
1723                 *(guint32*)ret = res;
1724                 break;
1725         case MONO_TYPE_I8:
1726         case MONO_TYPE_U8:
1727                 *(guint64*)ret = res;
1728                 break;
1729         case MONO_TYPE_R4:
1730                 *(float*)ret = bitcast_r8_to_r4 (args->fpregs [0]);
1731                 break;
1732         case MONO_TYPE_R8:
1733                 *(double*)ret = args->fpregs [0];
1734                 break;
1735         case MONO_TYPE_GENERICINST:
1736                 if (MONO_TYPE_IS_REFERENCE (ptype)) {
1737                         *(gpointer*)ret = (gpointer)res;
1738                         break;
1739                 } else {
1740                         /* Fall though */
1741                 }
1742         case MONO_TYPE_VALUETYPE:
1743                 switch (ainfo->cinfo->ret.storage) {
1744                 case ArgVtypeInIRegs:
1745                         *(mgreg_t*)ret = res;
1746                         if (ainfo->cinfo->ret.nregs > 1)
1747                                 ((mgreg_t*)ret) [1] = res2;
1748                         break;
1749                 case ArgHFA:
1750                         /* Use the same area for returning fp values */
1751                         if (cinfo->ret.esize == 4) {
1752                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1753                                         ((float*)ret) [cinfo->ret.foffsets [i] / 4] = bitcast_r8_to_r4 (args->fpregs [i]);
1754                         } else {
1755                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1756                                         ((double*)ret) [cinfo->ret.foffsets [i] / 8] = args->fpregs [i];
1757                         }
1758                         break;
1759                 default:
1760                         g_assert_not_reached ();
1761                         break;
1762                 }
1763                 break;
1764         default:
1765                 g_assert_not_reached ();
1766         }
1767 }
1768
1769 #if __APPLE__
1770 void sys_icache_invalidate (void *start, size_t len);
1771 #endif
1772
1773 void
1774 mono_arch_flush_icache (guint8 *code, gint size)
1775 {
1776 #ifndef MONO_CROSS_COMPILE
1777 #if __APPLE__
1778         sys_icache_invalidate (code, size);
1779 #else
1780         /* Don't rely on GCC's __clear_cache implementation, as it caches
1781          * icache/dcache cache line sizes, that can vary between cores on
1782          * big.LITTLE architectures. */
1783         guint64 end = (guint64) (code + size);
1784         guint64 addr;
1785         /* always go with cacheline size of 4 bytes as this code isn't perf critical
1786          * anyway. Reading the cache line size from a machine register can be racy
1787          * on a big.LITTLE architecture if the cores don't have the same cache line
1788          * sizes. */
1789         const size_t icache_line_size = 4;
1790         const size_t dcache_line_size = 4;
1791
1792         addr = (guint64) code & ~(guint64) (dcache_line_size - 1);
1793         for (; addr < end; addr += dcache_line_size)
1794                 asm volatile("dc civac, %0" : : "r" (addr) : "memory");
1795         asm volatile("dsb ish" : : : "memory");
1796
1797         addr = (guint64) code & ~(guint64) (icache_line_size - 1);
1798         for (; addr < end; addr += icache_line_size)
1799                 asm volatile("ic ivau, %0" : : "r" (addr) : "memory");
1800
1801         asm volatile ("dsb ish" : : : "memory");
1802         asm volatile ("isb" : : : "memory");
1803 #endif
1804 #endif
1805 }
1806
1807 #ifndef DISABLE_JIT
1808
1809 gboolean
1810 mono_arch_opcode_needs_emulation (MonoCompile *cfg, int opcode)
1811 {
1812         NOT_IMPLEMENTED;
1813         return FALSE;
1814 }
1815
1816 GList *
1817 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
1818 {
1819         GList *vars = NULL;
1820         int i;
1821
1822         for (i = 0; i < cfg->num_varinfo; i++) {
1823                 MonoInst *ins = cfg->varinfo [i];
1824                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
1825
1826                 /* unused vars */
1827                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1828                         continue;
1829
1830                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
1831                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1832                         continue;
1833
1834                 if (mono_is_regsize_var (ins->inst_vtype)) {
1835                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1836                         g_assert (i == vmv->idx);
1837                         vars = g_list_prepend (vars, vmv);
1838                 }
1839         }
1840
1841         vars = mono_varlist_sort (cfg, vars, 0);
1842
1843         return vars;
1844 }
1845
1846 GList *
1847 mono_arch_get_global_int_regs (MonoCompile *cfg)
1848 {
1849         GList *regs = NULL;
1850         int i;
1851
1852         /* r28 is reserved for cfg->arch.args_reg */
1853         /* r27 is reserved for the imt argument */
1854         for (i = ARMREG_R19; i <= ARMREG_R26; ++i)
1855                 regs = g_list_prepend (regs, GUINT_TO_POINTER (i));
1856
1857         return regs;
1858 }
1859
1860 guint32
1861 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1862 {
1863         MonoInst *ins = cfg->varinfo [vmv->idx];
1864
1865         if (ins->opcode == OP_ARG)
1866                 return 1;
1867         else
1868                 return 2;
1869 }
1870
1871 void
1872 mono_arch_create_vars (MonoCompile *cfg)
1873 {
1874         MonoMethodSignature *sig;
1875         CallInfo *cinfo;
1876
1877         sig = mono_method_signature (cfg->method);
1878         if (!cfg->arch.cinfo)
1879                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1880         cinfo = cfg->arch.cinfo;
1881
1882         if (cinfo->ret.storage == ArgVtypeByRef) {
1883                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1884                 cfg->vret_addr->flags |= MONO_INST_VOLATILE;
1885         }
1886
1887         if (cfg->gen_sdb_seq_points) {
1888                 MonoInst *ins;
1889
1890                 if (cfg->compile_aot) {
1891                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1892                         ins->flags |= MONO_INST_VOLATILE;
1893                         cfg->arch.seq_point_info_var = ins;
1894                 }
1895
1896                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1897                 ins->flags |= MONO_INST_VOLATILE;
1898                 cfg->arch.ss_tramp_var = ins;
1899
1900                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1901                 ins->flags |= MONO_INST_VOLATILE;
1902                 cfg->arch.bp_tramp_var = ins;
1903         }
1904
1905         if (cfg->method->save_lmf) {
1906                 cfg->create_lmf_var = TRUE;
1907                 cfg->lmf_ir = TRUE;
1908         }
1909 }
1910
1911 void
1912 mono_arch_allocate_vars (MonoCompile *cfg)
1913 {
1914         MonoMethodSignature *sig;
1915         MonoInst *ins;
1916         CallInfo *cinfo;
1917         ArgInfo *ainfo;
1918         int i, offset, size, align;
1919         guint32 locals_stack_size, locals_stack_align;
1920         gint32 *offsets;
1921
1922         /*
1923          * Allocate arguments and locals to either register (OP_REGVAR) or to a stack slot (OP_REGOFFSET).
1924          * Compute cfg->stack_offset and update cfg->used_int_regs.
1925          */
1926
1927         sig = mono_method_signature (cfg->method);
1928
1929         if (!cfg->arch.cinfo)
1930                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1931         cinfo = cfg->arch.cinfo;
1932
1933         /*
1934          * The ARM64 ABI always uses a frame pointer.
1935          * The instruction set prefers positive offsets, so fp points to the bottom of the
1936          * frame, and stack slots are at positive offsets.
1937          * If some arguments are received on the stack, their offsets relative to fp can
1938          * not be computed right now because the stack frame might grow due to spilling
1939          * done by the local register allocator. To solve this, we reserve a register
1940          * which points to them.
1941          * The stack frame looks like this:
1942          * args_reg -> <bottom of parent frame>
1943          *             <locals etc>
1944          *       fp -> <saved fp+lr>
1945      *       sp -> <localloc/params area>
1946          */
1947         cfg->frame_reg = ARMREG_FP;
1948         cfg->flags |= MONO_CFG_HAS_SPILLUP;
1949         offset = 0;
1950
1951         /* Saved fp+lr */
1952         offset += 16;
1953
1954         if (cinfo->stack_usage) {
1955                 g_assert (!(cfg->used_int_regs & (1 << ARMREG_R28)));
1956                 cfg->arch.args_reg = ARMREG_R28;
1957                 cfg->used_int_regs |= 1 << ARMREG_R28;
1958         }
1959
1960         if (cfg->method->save_lmf) {
1961                 /* The LMF var is allocated normally */
1962         } else {
1963                 /* Callee saved regs */
1964                 cfg->arch.saved_gregs_offset = offset;
1965                 for (i = 0; i < 32; ++i)
1966                         if ((MONO_ARCH_CALLEE_SAVED_REGS & (1 << i)) && (cfg->used_int_regs & (1 << i)))
1967                                 offset += 8;
1968         }
1969
1970         /* Return value */
1971         switch (cinfo->ret.storage) {
1972         case ArgNone:
1973                 break;
1974         case ArgInIReg:
1975         case ArgInFReg:
1976         case ArgInFRegR4:
1977                 cfg->ret->opcode = OP_REGVAR;
1978                 cfg->ret->dreg = cinfo->ret.reg;
1979                 break;
1980         case ArgVtypeInIRegs:
1981         case ArgHFA:
1982                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1983                 cfg->ret->opcode = OP_REGOFFSET;
1984                 cfg->ret->inst_basereg = cfg->frame_reg;
1985                 cfg->ret->inst_offset = offset;
1986                 if (cinfo->ret.storage == ArgHFA)
1987                         // FIXME:
1988                         offset += 64;
1989                 else
1990                         offset += 16;
1991                 break;
1992         case ArgVtypeByRef:
1993                 /* This variable will be initalized in the prolog from R8 */
1994                 cfg->vret_addr->opcode = OP_REGOFFSET;
1995                 cfg->vret_addr->inst_basereg = cfg->frame_reg;
1996                 cfg->vret_addr->inst_offset = offset;
1997                 offset += 8;
1998                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1999                         printf ("vret_addr =");
2000                         mono_print_ins (cfg->vret_addr);
2001                 }
2002                 break;
2003         default:
2004                 g_assert_not_reached ();
2005                 break;
2006         }
2007
2008         /* Arguments */
2009         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
2010                 ainfo = cinfo->args + i;
2011
2012                 ins = cfg->args [i];
2013                 if (ins->opcode == OP_REGVAR)
2014                         continue;
2015
2016                 ins->opcode = OP_REGOFFSET;
2017                 ins->inst_basereg = cfg->frame_reg;
2018
2019                 switch (ainfo->storage) {
2020                 case ArgInIReg:
2021                 case ArgInFReg:
2022                 case ArgInFRegR4:
2023                         // FIXME: Use nregs/size
2024                         /* These will be copied to the stack in the prolog */
2025                         ins->inst_offset = offset;
2026                         offset += 8;
2027                         break;
2028                 case ArgOnStack:
2029                 case ArgOnStackR4:
2030                 case ArgOnStackR8:
2031                 case ArgVtypeOnStack:
2032                         /* These are in the parent frame */
2033                         g_assert (cfg->arch.args_reg);
2034                         ins->inst_basereg = cfg->arch.args_reg;
2035                         ins->inst_offset = ainfo->offset;
2036                         break;
2037                 case ArgVtypeInIRegs:
2038                 case ArgHFA:
2039                         ins->opcode = OP_REGOFFSET;
2040                         ins->inst_basereg = cfg->frame_reg;
2041                         /* These arguments are saved to the stack in the prolog */
2042                         ins->inst_offset = offset;
2043                         if (cfg->verbose_level >= 2)
2044                                 printf ("arg %d allocated to %s+0x%0x.\n", i, mono_arch_regname (ins->inst_basereg), (int)ins->inst_offset);
2045                         if (ainfo->storage == ArgHFA)
2046                                 // FIXME:
2047                                 offset += 64;
2048                         else
2049                                 offset += 16;
2050                         break;
2051                 case ArgVtypeByRefOnStack: {
2052                         MonoInst *vtaddr;
2053
2054                         if (ainfo->gsharedvt) {
2055                                 ins->opcode = OP_REGOFFSET;
2056                                 ins->inst_basereg = cfg->arch.args_reg;
2057                                 ins->inst_offset = ainfo->offset;
2058                                 break;
2059                         }
2060
2061                         /* The vtype address is in the parent frame */
2062                         g_assert (cfg->arch.args_reg);
2063                         MONO_INST_NEW (cfg, vtaddr, 0);
2064                         vtaddr->opcode = OP_REGOFFSET;
2065                         vtaddr->inst_basereg = cfg->arch.args_reg;
2066                         vtaddr->inst_offset = ainfo->offset;
2067
2068                         /* Need an indirection */
2069                         ins->opcode = OP_VTARG_ADDR;
2070                         ins->inst_left = vtaddr;
2071                         break;
2072                 }
2073                 case ArgVtypeByRef: {
2074                         MonoInst *vtaddr;
2075
2076                         if (ainfo->gsharedvt) {
2077                                 ins->opcode = OP_REGOFFSET;
2078                                 ins->inst_basereg = cfg->frame_reg;
2079                                 ins->inst_offset = offset;
2080                                 offset += 8;
2081                                 break;
2082                         }
2083
2084                         /* The vtype address is in a register, will be copied to the stack in the prolog */
2085                         MONO_INST_NEW (cfg, vtaddr, 0);
2086                         vtaddr->opcode = OP_REGOFFSET;
2087                         vtaddr->inst_basereg = cfg->frame_reg;
2088                         vtaddr->inst_offset = offset;
2089                         offset += 8;
2090
2091                         /* Need an indirection */
2092                         ins->opcode = OP_VTARG_ADDR;
2093                         ins->inst_left = vtaddr;
2094                         break;
2095                 }
2096                 default:
2097                         g_assert_not_reached ();
2098                         break;
2099                 }
2100         }
2101
2102         /* Allocate these first so they have a small offset, OP_SEQ_POINT depends on this */
2103         // FIXME: Allocate these to registers
2104         ins = cfg->arch.seq_point_info_var;
2105         if (ins) {
2106                 size = 8;
2107                 align = 8;
2108                 offset += align - 1;
2109                 offset &= ~(align - 1);
2110                 ins->opcode = OP_REGOFFSET;
2111                 ins->inst_basereg = cfg->frame_reg;
2112                 ins->inst_offset = offset;
2113                 offset += size;
2114         }
2115         ins = cfg->arch.ss_tramp_var;
2116         if (ins) {
2117                 size = 8;
2118                 align = 8;
2119                 offset += align - 1;
2120                 offset &= ~(align - 1);
2121                 ins->opcode = OP_REGOFFSET;
2122                 ins->inst_basereg = cfg->frame_reg;
2123                 ins->inst_offset = offset;
2124                 offset += size;
2125         }
2126         ins = cfg->arch.bp_tramp_var;
2127         if (ins) {
2128                 size = 8;
2129                 align = 8;
2130                 offset += align - 1;
2131                 offset &= ~(align - 1);
2132                 ins->opcode = OP_REGOFFSET;
2133                 ins->inst_basereg = cfg->frame_reg;
2134                 ins->inst_offset = offset;
2135                 offset += size;
2136         }
2137
2138         /* Locals */
2139         offsets = mono_allocate_stack_slots (cfg, FALSE, &locals_stack_size, &locals_stack_align);
2140         if (locals_stack_align)
2141                 offset = ALIGN_TO (offset, locals_stack_align);
2142
2143         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
2144                 if (offsets [i] != -1) {
2145                         ins = cfg->varinfo [i];
2146                         ins->opcode = OP_REGOFFSET;
2147                         ins->inst_basereg = cfg->frame_reg;
2148                         ins->inst_offset = offset + offsets [i];
2149                         //printf ("allocated local %d to ", i); mono_print_tree_nl (ins);
2150                 }
2151         }
2152         offset += locals_stack_size;
2153
2154         offset = ALIGN_TO (offset, MONO_ARCH_FRAME_ALIGNMENT);
2155
2156         cfg->stack_offset = offset;
2157 }
2158
2159 #ifdef ENABLE_LLVM
2160 LLVMCallInfo*
2161 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
2162 {
2163         int i, n;
2164         CallInfo *cinfo;
2165         ArgInfo *ainfo;
2166         LLVMCallInfo *linfo;
2167
2168         n = sig->param_count + sig->hasthis;
2169
2170         cinfo = get_call_info (cfg->mempool, sig);
2171
2172         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
2173
2174         switch (cinfo->ret.storage) {
2175         case ArgInIReg:
2176         case ArgInFReg:
2177         case ArgInFRegR4:
2178         case ArgNone:
2179                 break;
2180         case ArgVtypeByRef:
2181                 linfo->ret.storage = LLVMArgVtypeByRef;
2182                 break;
2183                 //
2184                 // FIXME: This doesn't work yet since the llvm backend represents these types as an i8
2185                 // array which is returned in int regs
2186                 //
2187         case ArgHFA:
2188                 linfo->ret.storage = LLVMArgFpStruct;
2189                 linfo->ret.nslots = cinfo->ret.nregs;
2190                 linfo->ret.esize = cinfo->ret.esize;
2191                 break;
2192         case ArgVtypeInIRegs:
2193                 /* LLVM models this by returning an int */
2194                 linfo->ret.storage = LLVMArgVtypeAsScalar;
2195                 linfo->ret.nslots = cinfo->ret.nregs;
2196                 linfo->ret.esize = cinfo->ret.esize;
2197                 break;
2198         default:
2199                 g_assert_not_reached ();
2200                 break;
2201         }
2202
2203         for (i = 0; i < n; ++i) {
2204                 LLVMArgInfo *lainfo = &linfo->args [i];
2205
2206                 ainfo = cinfo->args + i;
2207
2208                 lainfo->storage = LLVMArgNone;
2209
2210                 switch (ainfo->storage) {
2211                 case ArgInIReg:
2212                 case ArgInFReg:
2213                 case ArgInFRegR4:
2214                 case ArgOnStack:
2215                 case ArgOnStackR4:
2216                 case ArgOnStackR8:
2217                         lainfo->storage = LLVMArgNormal;
2218                         break;
2219                 case ArgVtypeByRef:
2220                 case ArgVtypeByRefOnStack:
2221                         lainfo->storage = LLVMArgVtypeByRef;
2222                         break;
2223                 case ArgHFA: {
2224                         int j;
2225
2226                         lainfo->storage = LLVMArgAsFpArgs;
2227                         lainfo->nslots = ainfo->nregs;
2228                         lainfo->esize = ainfo->esize;
2229                         for (j = 0; j < ainfo->nregs; ++j)
2230                                 lainfo->pair_storage [j] = LLVMArgInFPReg;
2231                         break;
2232                 }
2233                 case ArgVtypeInIRegs:
2234                         lainfo->storage = LLVMArgAsIArgs;
2235                         lainfo->nslots = ainfo->nregs;
2236                         break;
2237                 case ArgVtypeOnStack:
2238                         if (ainfo->hfa) {
2239                                 int j;
2240                                 /* Same as above */
2241                                 lainfo->storage = LLVMArgAsFpArgs;
2242                                 lainfo->nslots = ainfo->nregs;
2243                                 lainfo->esize = ainfo->esize;
2244                                 lainfo->ndummy_fpargs = ainfo->nfregs_to_skip;
2245                                 for (j = 0; j < ainfo->nregs; ++j)
2246                                         lainfo->pair_storage [j] = LLVMArgInFPReg;
2247                         } else {
2248                                 lainfo->storage = LLVMArgAsIArgs;
2249                                 lainfo->nslots = ainfo->size / 8;
2250                         }
2251                         break;
2252                 default:
2253                         g_assert_not_reached ();
2254                         break;
2255                 }
2256         }
2257
2258         return linfo;
2259 }
2260 #endif
2261
2262 static void
2263 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *arg)
2264 {
2265         MonoInst *ins;
2266
2267         switch (storage) {
2268         case ArgInIReg:
2269                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2270                 ins->dreg = mono_alloc_ireg_copy (cfg, arg->dreg);
2271                 ins->sreg1 = arg->dreg;
2272                 MONO_ADD_INS (cfg->cbb, ins);
2273                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, FALSE);
2274                 break;
2275         case ArgInFReg:
2276                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2277                 ins->dreg = mono_alloc_freg (cfg);
2278                 ins->sreg1 = arg->dreg;
2279                 MONO_ADD_INS (cfg->cbb, ins);
2280                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2281                 break;
2282         case ArgInFRegR4:
2283                 if (COMPILE_LLVM (cfg))
2284                         MONO_INST_NEW (cfg, ins, OP_FMOVE);
2285                 else if (cfg->r4fp)
2286                         MONO_INST_NEW (cfg, ins, OP_RMOVE);
2287                 else
2288                         MONO_INST_NEW (cfg, ins, OP_ARM_SETFREG_R4);
2289                 ins->dreg = mono_alloc_freg (cfg);
2290                 ins->sreg1 = arg->dreg;
2291                 MONO_ADD_INS (cfg->cbb, ins);
2292                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2293                 break;
2294         default:
2295                 g_assert_not_reached ();
2296                 break;
2297         }
2298 }
2299
2300 static void
2301 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
2302 {
2303         MonoMethodSignature *tmp_sig;
2304         int sig_reg;
2305
2306         if (call->tail_call)
2307                 NOT_IMPLEMENTED;
2308
2309         g_assert (cinfo->sig_cookie.storage == ArgOnStack);
2310
2311         /*
2312          * mono_ArgIterator_Setup assumes the signature cookie is
2313          * passed first and all the arguments which were before it are
2314          * passed on the stack after the signature. So compensate by
2315          * passing a different signature.
2316          */
2317         tmp_sig = mono_metadata_signature_dup (call->signature);
2318         tmp_sig->param_count -= call->signature->sentinelpos;
2319         tmp_sig->sentinelpos = 0;
2320         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
2321
2322         sig_reg = mono_alloc_ireg (cfg);
2323         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
2324
2325         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, cinfo->sig_cookie.offset, sig_reg);
2326 }
2327
2328 void
2329 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2330 {
2331         MonoMethodSignature *sig;
2332         MonoInst *arg, *vtarg;
2333         CallInfo *cinfo;
2334         ArgInfo *ainfo;
2335         int i;
2336
2337         sig = call->signature;
2338
2339         cinfo = get_call_info (cfg->mempool, sig);
2340
2341         switch (cinfo->ret.storage) {
2342         case ArgVtypeInIRegs:
2343         case ArgHFA:
2344                 /*
2345                  * The vtype is returned in registers, save the return area address in a local, and save the vtype into
2346                  * the location pointed to by it after call in emit_move_return_value ().
2347                  */
2348                 if (!cfg->arch.vret_addr_loc) {
2349                         cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2350                         /* Prevent it from being register allocated or optimized away */
2351                         ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2352                 }
2353
2354                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2355                 break;
2356         case ArgVtypeByRef:
2357                 /* Pass the vtype return address in R8 */
2358                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2359                 vtarg->sreg1 = call->vret_var->dreg;
2360                 vtarg->dreg = mono_alloc_preg (cfg);
2361                 MONO_ADD_INS (cfg->cbb, vtarg);
2362
2363                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2364                 break;
2365         default:
2366                 break;
2367         }
2368
2369         for (i = 0; i < cinfo->nargs; ++i) {
2370                 ainfo = cinfo->args + i;
2371                 arg = call->args [i];
2372
2373                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
2374                         /* Emit the signature cookie just before the implicit arguments */
2375                         emit_sig_cookie (cfg, call, cinfo);
2376                 }
2377
2378                 switch (ainfo->storage) {
2379                 case ArgInIReg:
2380                 case ArgInFReg:
2381                 case ArgInFRegR4:
2382                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, arg);
2383                         break;
2384                 case ArgOnStack:
2385                         switch (ainfo->slot_size) {
2386                         case 8:
2387                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2388                                 break;
2389                         case 4:
2390                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2391                                 break;
2392                         case 2:
2393                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI2_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2394                                 break;
2395                         case 1:
2396                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI1_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2397                                 break;
2398                         default:
2399                                 g_assert_not_reached ();
2400                                 break;
2401                         }
2402                         break;
2403                 case ArgOnStackR8:
2404                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2405                         break;
2406                 case ArgOnStackR4:
2407                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2408                         break;
2409                 case ArgVtypeInIRegs:
2410                 case ArgVtypeByRef:
2411                 case ArgVtypeByRefOnStack:
2412                 case ArgVtypeOnStack:
2413                 case ArgHFA: {
2414                         MonoInst *ins;
2415                         guint32 align;
2416                         guint32 size;
2417
2418                         size = mono_class_value_size (arg->klass, &align);
2419
2420                         MONO_INST_NEW (cfg, ins, OP_OUTARG_VT);
2421                         ins->sreg1 = arg->dreg;
2422                         ins->klass = arg->klass;
2423                         ins->backend.size = size;
2424                         ins->inst_p0 = call;
2425                         ins->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2426                         memcpy (ins->inst_p1, ainfo, sizeof (ArgInfo));
2427                         MONO_ADD_INS (cfg->cbb, ins);
2428                         break;
2429                 }
2430                 default:
2431                         g_assert_not_reached ();
2432                         break;
2433                 }
2434         }
2435
2436         /* Handle the case where there are no implicit arguments */
2437         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (cinfo->nargs == sig->sentinelpos))
2438                 emit_sig_cookie (cfg, call, cinfo);
2439
2440         call->call_info = cinfo;
2441         call->stack_usage = cinfo->stack_usage;
2442 }
2443
2444 void
2445 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2446 {
2447         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2448         ArgInfo *ainfo = ins->inst_p1;
2449         MonoInst *load;
2450         int i;
2451
2452         if (ins->backend.size == 0 && !ainfo->gsharedvt)
2453                 return;
2454
2455         switch (ainfo->storage) {
2456         case ArgVtypeInIRegs:
2457                 for (i = 0; i < ainfo->nregs; ++i) {
2458                         // FIXME: Smaller sizes
2459                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2460                         load->dreg = mono_alloc_ireg (cfg);
2461                         load->inst_basereg = src->dreg;
2462                         load->inst_offset = i * sizeof(mgreg_t);
2463                         MONO_ADD_INS (cfg->cbb, load);
2464                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg + i, load);
2465                 }
2466                 break;
2467         case ArgHFA:
2468                 for (i = 0; i < ainfo->nregs; ++i) {
2469                         if (ainfo->esize == 4)
2470                                 MONO_INST_NEW (cfg, load, OP_LOADR4_MEMBASE);
2471                         else
2472                                 MONO_INST_NEW (cfg, load, OP_LOADR8_MEMBASE);
2473                         load->dreg = mono_alloc_freg (cfg);
2474                         load->inst_basereg = src->dreg;
2475                         load->inst_offset = ainfo->foffsets [i];
2476                         MONO_ADD_INS (cfg->cbb, load);
2477                         add_outarg_reg (cfg, call, ainfo->esize == 4 ? ArgInFRegR4 : ArgInFReg, ainfo->reg + i, load);
2478                 }
2479                 break;
2480         case ArgVtypeByRef:
2481         case ArgVtypeByRefOnStack: {
2482                 MonoInst *vtaddr, *load, *arg;
2483
2484                 /* Pass the vtype address in a reg/on the stack */
2485                 if (ainfo->gsharedvt) {
2486                         load = src;
2487                 } else {
2488                         /* Make a copy of the argument */
2489                         vtaddr = mono_compile_create_var (cfg, &ins->klass->byval_arg, OP_LOCAL);
2490
2491                         MONO_INST_NEW (cfg, load, OP_LDADDR);
2492                         load->inst_p0 = vtaddr;
2493                         vtaddr->flags |= MONO_INST_INDIRECT;
2494                         load->type = STACK_MP;
2495                         load->klass = vtaddr->klass;
2496                         load->dreg = mono_alloc_ireg (cfg);
2497                         MONO_ADD_INS (cfg->cbb, load);
2498                         mini_emit_memcpy (cfg, load->dreg, 0, src->dreg, 0, ainfo->size, 8);
2499                 }
2500
2501                 if (ainfo->storage == ArgVtypeByRef) {
2502                         MONO_INST_NEW (cfg, arg, OP_MOVE);
2503                         arg->dreg = mono_alloc_preg (cfg);
2504                         arg->sreg1 = load->dreg;
2505                         MONO_ADD_INS (cfg->cbb, arg);
2506                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg, arg);
2507                 } else {
2508                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, load->dreg);
2509                 }
2510                 break;
2511         }
2512         case ArgVtypeOnStack:
2513                 for (i = 0; i < ainfo->size / 8; ++i) {
2514                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2515                         load->dreg = mono_alloc_ireg (cfg);
2516                         load->inst_basereg = src->dreg;
2517                         load->inst_offset = i * 8;
2518                         MONO_ADD_INS (cfg->cbb, load);
2519                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI8_MEMBASE_REG, ARMREG_SP, ainfo->offset + (i * 8), load->dreg);
2520                 }
2521                 break;
2522         default:
2523                 g_assert_not_reached ();
2524                 break;
2525         }
2526 }
2527
2528 void
2529 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2530 {
2531         MonoMethodSignature *sig;
2532         CallInfo *cinfo;
2533
2534         sig = mono_method_signature (cfg->method);
2535         if (!cfg->arch.cinfo)
2536                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
2537         cinfo = cfg->arch.cinfo;
2538
2539         switch (cinfo->ret.storage) {
2540         case ArgNone:
2541                 break;
2542         case ArgInIReg:
2543                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2544                 break;
2545         case ArgInFReg:
2546                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2547                 break;
2548         case ArgInFRegR4:
2549                 if (COMPILE_LLVM (cfg))
2550                         MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2551                 else if (cfg->r4fp)
2552                         MONO_EMIT_NEW_UNALU (cfg, OP_RMOVE, cfg->ret->dreg, val->dreg);
2553                 else
2554                         MONO_EMIT_NEW_UNALU (cfg, OP_ARM_SETFREG_R4, cfg->ret->dreg, val->dreg);
2555                 break;
2556         default:
2557                 g_assert_not_reached ();
2558                 break;
2559         }
2560 }
2561
2562 gboolean
2563 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
2564 {
2565         CallInfo *c1, *c2;
2566         gboolean res;
2567
2568         if (cfg->compile_aot && !cfg->full_aot)
2569                 /* OP_TAILCALL doesn't work with AOT */
2570                 return FALSE;
2571
2572         c1 = get_call_info (NULL, caller_sig);
2573         c2 = get_call_info (NULL, callee_sig);
2574         res = TRUE;
2575         // FIXME: Relax these restrictions
2576         if (c1->stack_usage != 0)
2577                 res = FALSE;
2578         if (c1->stack_usage != c2->stack_usage)
2579                 res = FALSE;
2580         if ((c1->ret.storage != ArgNone && c1->ret.storage != ArgInIReg) || c1->ret.storage != c2->ret.storage)
2581                 res = FALSE;
2582
2583         g_free (c1);
2584         g_free (c2);
2585
2586         return res;
2587 }
2588
2589 gboolean
2590 mono_arch_is_inst_imm (gint64 imm)
2591 {
2592         return (imm >= -((gint64)1<<31) && imm <= (((gint64)1<<31)-1));
2593 }
2594
2595 void*
2596 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
2597 {
2598         NOT_IMPLEMENTED;
2599         return NULL;
2600 }
2601
2602 void*
2603 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
2604 {
2605         NOT_IMPLEMENTED;
2606         return NULL;
2607 }
2608
2609 void
2610 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2611 {
2612         //NOT_IMPLEMENTED;
2613 }
2614
2615 void
2616 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
2617 {
2618         //NOT_IMPLEMENTED;
2619 }
2620
2621 #define ADD_NEW_INS(cfg,dest,op) do {       \
2622                 MONO_INST_NEW ((cfg), (dest), (op)); \
2623         mono_bblock_insert_before_ins (bb, ins, (dest)); \
2624         } while (0)
2625
2626 void
2627 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2628 {
2629         MonoInst *ins, *temp, *last_ins = NULL;
2630
2631         MONO_BB_FOR_EACH_INS (bb, ins) {
2632                 switch (ins->opcode) {
2633                 case OP_SBB:
2634                 case OP_ISBB:
2635                 case OP_SUBCC:
2636                 case OP_ISUBCC:
2637                         if (ins->next  && (ins->next->opcode == OP_COND_EXC_C || ins->next->opcode == OP_COND_EXC_IC))
2638                                 /* ARM sets the C flag to 1 if there was _no_ overflow */
2639                                 ins->next->opcode = OP_COND_EXC_NC;
2640                         break;
2641                 case OP_IDIV_IMM:
2642                 case OP_IREM_IMM:
2643                 case OP_IDIV_UN_IMM:
2644                 case OP_IREM_UN_IMM:
2645                 case OP_LREM_IMM:
2646                         mono_decompose_op_imm (cfg, bb, ins);
2647                         break;
2648                 case OP_LOCALLOC_IMM:
2649                         if (ins->inst_imm > 32) {
2650                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
2651                                 temp->inst_c0 = ins->inst_imm;
2652                                 temp->dreg = mono_alloc_ireg (cfg);
2653                                 ins->sreg1 = temp->dreg;
2654                                 ins->opcode = mono_op_imm_to_op (ins->opcode);
2655                         }
2656                         break;
2657                 case OP_ICOMPARE_IMM:
2658                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBEQ) {
2659                                 ins->next->opcode = OP_ARM64_CBZW;
2660                                 ins->next->sreg1 = ins->sreg1;
2661                                 NULLIFY_INS (ins);
2662                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBNE_UN) {
2663                                 ins->next->opcode = OP_ARM64_CBNZW;
2664                                 ins->next->sreg1 = ins->sreg1;
2665                                 NULLIFY_INS (ins);
2666                         }
2667                         break;
2668                 case OP_LCOMPARE_IMM:
2669                 case OP_COMPARE_IMM:
2670                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBEQ) {
2671                                 ins->next->opcode = OP_ARM64_CBZX;
2672                                 ins->next->sreg1 = ins->sreg1;
2673                                 NULLIFY_INS (ins);
2674                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBNE_UN) {
2675                                 ins->next->opcode = OP_ARM64_CBNZX;
2676                                 ins->next->sreg1 = ins->sreg1;
2677                                 NULLIFY_INS (ins);
2678                         }
2679                         break;
2680                 case OP_FCOMPARE: {
2681                         gboolean swap = FALSE;
2682                         int reg;
2683
2684                         if (!ins->next) {
2685                                 /* Optimized away */
2686                                 NULLIFY_INS (ins);
2687                                 break;
2688                         }
2689
2690                         /*
2691                          * FP compares with unordered operands set the flags
2692                          * to NZCV=0011, which matches some non-unordered compares
2693                          * as well, like LE, so have to swap the operands.
2694                          */
2695                         switch (ins->next->opcode) {
2696                         case OP_FBLT:
2697                                 ins->next->opcode = OP_FBGT;
2698                                 swap = TRUE;
2699                                 break;
2700                         case OP_FBLE:
2701                                 ins->next->opcode = OP_FBGE;
2702                                 swap = TRUE;
2703                                 break;
2704                         default:
2705                                 break;
2706                         }
2707                         if (swap) {
2708                                 reg = ins->sreg1;
2709                                 ins->sreg1 = ins->sreg2;
2710                                 ins->sreg2 = reg;
2711                         }
2712                         break;
2713                 }
2714                 default:
2715                         break;
2716                 }
2717
2718                 last_ins = ins;
2719         }
2720         bb->last_ins = last_ins;
2721         bb->max_vreg = cfg->next_vreg;
2722 }
2723
2724 void
2725 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
2726 {
2727 }
2728
2729 static int
2730 opcode_to_armcond (int opcode)
2731 {
2732         switch (opcode) {
2733         case OP_IBEQ:
2734         case OP_LBEQ:
2735         case OP_FBEQ:
2736         case OP_CEQ:
2737         case OP_ICEQ:
2738         case OP_LCEQ:
2739         case OP_FCEQ:
2740         case OP_RCEQ:
2741         case OP_COND_EXC_IEQ:
2742         case OP_COND_EXC_EQ:
2743                 return ARMCOND_EQ;
2744         case OP_IBGE:
2745         case OP_LBGE:
2746         case OP_FBGE:
2747         case OP_ICGE:
2748         case OP_FCGE:
2749         case OP_RCGE:
2750                 return ARMCOND_GE;
2751         case OP_IBGT:
2752         case OP_LBGT:
2753         case OP_FBGT:
2754         case OP_CGT:
2755         case OP_ICGT:
2756         case OP_LCGT:
2757         case OP_FCGT:
2758         case OP_RCGT:
2759         case OP_COND_EXC_IGT:
2760         case OP_COND_EXC_GT:
2761                 return ARMCOND_GT;
2762         case OP_IBLE:
2763         case OP_LBLE:
2764         case OP_FBLE:
2765         case OP_ICLE:
2766         case OP_FCLE:
2767         case OP_RCLE:
2768                 return ARMCOND_LE;
2769         case OP_IBLT:
2770         case OP_LBLT:
2771         case OP_FBLT:
2772         case OP_CLT:
2773         case OP_ICLT:
2774         case OP_LCLT:
2775         case OP_COND_EXC_ILT:
2776         case OP_COND_EXC_LT:
2777                 return ARMCOND_LT;
2778         case OP_IBNE_UN:
2779         case OP_LBNE_UN:
2780         case OP_FBNE_UN:
2781         case OP_ICNEQ:
2782         case OP_FCNEQ:
2783         case OP_RCNEQ:
2784         case OP_COND_EXC_INE_UN:
2785         case OP_COND_EXC_NE_UN:
2786                 return ARMCOND_NE;
2787         case OP_IBGE_UN:
2788         case OP_LBGE_UN:
2789         case OP_FBGE_UN:
2790         case OP_ICGE_UN:
2791         case OP_COND_EXC_IGE_UN:
2792         case OP_COND_EXC_GE_UN:
2793                 return ARMCOND_HS;
2794         case OP_IBGT_UN:
2795         case OP_LBGT_UN:
2796         case OP_FBGT_UN:
2797         case OP_CGT_UN:
2798         case OP_ICGT_UN:
2799         case OP_LCGT_UN:
2800         case OP_FCGT_UN:
2801         case OP_RCGT_UN:
2802         case OP_COND_EXC_IGT_UN:
2803         case OP_COND_EXC_GT_UN:
2804                 return ARMCOND_HI;
2805         case OP_IBLE_UN:
2806         case OP_LBLE_UN:
2807         case OP_FBLE_UN:
2808         case OP_ICLE_UN:
2809         case OP_COND_EXC_ILE_UN:
2810         case OP_COND_EXC_LE_UN:
2811                 return ARMCOND_LS;
2812         case OP_IBLT_UN:
2813         case OP_LBLT_UN:
2814         case OP_FBLT_UN:
2815         case OP_CLT_UN:
2816         case OP_ICLT_UN:
2817         case OP_LCLT_UN:
2818         case OP_COND_EXC_ILT_UN:
2819         case OP_COND_EXC_LT_UN:
2820                 return ARMCOND_LO;
2821                 /*
2822                  * FCMP sets the NZCV condition bits as follows:
2823                  * eq = 0110
2824                  * < = 1000
2825                  * > = 0010
2826                  * unordered = 0011
2827                  * ARMCOND_LT is N!=V, so it matches unordered too, so
2828                  * fclt and fclt_un need to be special cased.
2829                  */
2830         case OP_FCLT:
2831         case OP_RCLT:
2832                 /* N==1 */
2833                 return ARMCOND_MI;
2834         case OP_FCLT_UN:
2835         case OP_RCLT_UN:
2836                 return ARMCOND_LT;
2837         case OP_COND_EXC_C:
2838         case OP_COND_EXC_IC:
2839                 return ARMCOND_CS;
2840         case OP_COND_EXC_OV:
2841         case OP_COND_EXC_IOV:
2842                 return ARMCOND_VS;
2843         case OP_COND_EXC_NC:
2844         case OP_COND_EXC_INC:
2845                 return ARMCOND_CC;
2846         case OP_COND_EXC_NO:
2847         case OP_COND_EXC_INO:
2848                 return ARMCOND_VC;
2849         default:
2850                 printf ("%s\n", mono_inst_name (opcode));
2851                 g_assert_not_reached ();
2852                 return -1;
2853         }
2854 }
2855
2856 /* This clobbers LR */
2857 static inline __attribute__ ((__warn_unused_result__)) guint8*
2858 emit_cond_exc (MonoCompile *cfg, guint8 *code, int opcode, const char *exc_name)
2859 {
2860         int cond;
2861
2862         cond = opcode_to_armcond (opcode);
2863         /* Capture PC */
2864         arm_adrx (code, ARMREG_IP1, code);
2865         mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, exc_name, MONO_R_ARM64_BCC);
2866         arm_bcc (code, cond, 0);
2867         return code;
2868 }
2869
2870 static guint8*
2871 emit_move_return_value (MonoCompile *cfg, guint8 * code, MonoInst *ins)
2872 {
2873         CallInfo *cinfo;
2874         MonoCallInst *call;
2875
2876         call = (MonoCallInst*)ins;
2877         cinfo = call->call_info;
2878         g_assert (cinfo);
2879         switch (cinfo->ret.storage) {
2880         case ArgNone:
2881                 break;
2882         case ArgInIReg:
2883                 /* LLVM compiled code might only set the bottom bits */
2884                 if (call->signature && mini_get_underlying_type (call->signature->ret)->type == MONO_TYPE_I4)
2885                         arm_sxtwx (code, call->inst.dreg, cinfo->ret.reg);
2886                 else if (call->inst.dreg != cinfo->ret.reg)
2887                         arm_movx (code, call->inst.dreg, cinfo->ret.reg);
2888                 break;
2889         case ArgInFReg:
2890                 if (call->inst.dreg != cinfo->ret.reg)
2891                         arm_fmovd (code, call->inst.dreg, cinfo->ret.reg);
2892                 break;
2893         case ArgInFRegR4:
2894                 if (cfg->r4fp)
2895                         arm_fmovs (code, call->inst.dreg, cinfo->ret.reg);
2896                 else
2897                         arm_fcvt_sd (code, call->inst.dreg, cinfo->ret.reg);
2898                 break;
2899         case ArgVtypeInIRegs: {
2900                 MonoInst *loc = cfg->arch.vret_addr_loc;
2901                 int i;
2902
2903                 /* Load the destination address */
2904                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2905                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2906                 for (i = 0; i < cinfo->ret.nregs; ++i)
2907                         arm_strx (code, cinfo->ret.reg + i, ARMREG_LR, i * 8);
2908                 break;
2909         }
2910         case ArgHFA: {
2911                 MonoInst *loc = cfg->arch.vret_addr_loc;
2912                 int i;
2913
2914                 /* Load the destination address */
2915                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2916                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2917                 for (i = 0; i < cinfo->ret.nregs; ++i) {
2918                         if (cinfo->ret.esize == 4)
2919                                 arm_strfpw (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2920                         else
2921                                 arm_strfpx (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2922                 }
2923                 break;
2924         }
2925         case ArgVtypeByRef:
2926                 break;
2927         default:
2928                 g_assert_not_reached ();
2929                 break;
2930         }
2931         return code;
2932 }
2933
2934 /*
2935  * emit_branch_island:
2936  *
2937  *   Emit a branch island for the conditional branches from cfg->native_code + start_offset to code.
2938  */
2939 static guint8*
2940 emit_branch_island (MonoCompile *cfg, guint8 *code, int start_offset)
2941 {
2942         MonoJumpInfo *ji;
2943         int offset, island_size;
2944
2945         /* Iterate over the patch infos added so far by this bb */
2946         island_size = 0;
2947         for (ji = cfg->patch_info; ji; ji = ji->next) {
2948                 if (ji->ip.i < start_offset)
2949                         /* The patch infos are in reverse order, so this means the end */
2950                         break;
2951                 if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ)
2952                         island_size += 4;
2953         }
2954
2955         if (island_size) {
2956                 offset = code - cfg->native_code;
2957                 if (offset > (cfg->code_size - island_size - 16)) {
2958                         cfg->code_size *= 2;
2959                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
2960                         code = cfg->native_code + offset;
2961                 }
2962
2963                 /* Branch over the island */
2964                 arm_b (code, code + 4 + island_size);
2965
2966                 for (ji = cfg->patch_info; ji; ji = ji->next) {
2967                         if (ji->ip.i < start_offset)
2968                                 break;
2969                         if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ) {
2970                                 /* Rewrite the cond branch so it branches to an uncoditional branch in the branch island */
2971                                 arm_patch_rel (cfg->native_code + ji->ip.i, code, ji->relocation);
2972                                 /* Rewrite the patch so it points to the unconditional branch */
2973                                 ji->ip.i = code - cfg->native_code;
2974                                 ji->relocation = MONO_R_ARM64_B;
2975                                 arm_b (code, code);
2976                         }
2977                 }
2978         }
2979         return code;
2980 }
2981
2982 void
2983 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2984 {
2985         MonoInst *ins;
2986         MonoCallInst *call;
2987         guint offset;
2988         guint8 *code = cfg->native_code + cfg->code_len;
2989         int start_offset, max_len, dreg, sreg1, sreg2;
2990         mgreg_t imm;
2991
2992         if (cfg->verbose_level > 2)
2993                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
2994
2995         start_offset = code - cfg->native_code;
2996
2997         MONO_BB_FOR_EACH_INS (bb, ins) {
2998                 offset = code - cfg->native_code;
2999
3000                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
3001
3002                 if (offset > (cfg->code_size - max_len - 16)) {
3003                         cfg->code_size *= 2;
3004                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
3005                         code = cfg->native_code + offset;
3006                 }
3007
3008                 if (G_UNLIKELY (cfg->arch.cond_branch_islands && offset - start_offset > 4 * 0x1ffff)) {
3009                         /* Emit a branch island for large basic blocks */
3010                         code = emit_branch_island (cfg, code, start_offset);
3011                         offset = code - cfg->native_code;
3012                         start_offset = offset;
3013                 }
3014
3015                 mono_debug_record_line_number (cfg, ins, offset);
3016
3017                 dreg = ins->dreg;
3018                 sreg1 = ins->sreg1;
3019                 sreg2 = ins->sreg2;
3020                 imm = ins->inst_imm;
3021
3022                 switch (ins->opcode) {
3023                 case OP_ICONST:
3024                         code = emit_imm (code, dreg, ins->inst_c0);
3025                         break;
3026                 case OP_I8CONST:
3027                         code = emit_imm64 (code, dreg, ins->inst_c0);
3028                         break;
3029                 case OP_MOVE:
3030                         if (dreg != sreg1)
3031                                 arm_movx (code, dreg, sreg1);
3032                         break;
3033                 case OP_NOP:
3034                 case OP_RELAXED_NOP:
3035                         break;
3036                 case OP_JUMP_TABLE:
3037                         mono_add_patch_info_rel (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0, MONO_R_ARM64_IMM);
3038                         code = emit_imm64_template (code, dreg);
3039                         break;
3040                 case OP_BREAK:
3041                         /*
3042                          * gdb does not like encountering the hw breakpoint ins in the debugged code.
3043                          * So instead of emitting a trap, we emit a call a C function and place a
3044                          * breakpoint there.
3045                          */
3046                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, (gpointer)"mono_break");
3047                         break;
3048                 case OP_LOCALLOC: {
3049                         guint8 *buf [16];
3050
3051                         arm_addx_imm (code, ARMREG_IP0, sreg1, (MONO_ARCH_FRAME_ALIGNMENT - 1));
3052                         // FIXME: andx_imm doesn't work yet
3053                         code = emit_imm (code, ARMREG_IP1, -MONO_ARCH_FRAME_ALIGNMENT);
3054                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3055                         //arm_andx_imm (code, ARMREG_IP0, sreg1, - MONO_ARCH_FRAME_ALIGNMENT);
3056                         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
3057                         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
3058                         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
3059
3060                         /* Init */
3061                         /* ip1 = pointer, ip0 = end */
3062                         arm_addx (code, ARMREG_IP0, ARMREG_IP1, ARMREG_IP0);
3063                         buf [0] = code;
3064                         arm_cmpx (code, ARMREG_IP1, ARMREG_IP0);
3065                         buf [1] = code;
3066                         arm_bcc (code, ARMCOND_EQ, 0);
3067                         arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_IP1, 0);
3068                         arm_addx_imm (code, ARMREG_IP1, ARMREG_IP1, 16);
3069                         arm_b (code, buf [0]);
3070                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3071
3072                         arm_movspx (code, dreg, ARMREG_SP);
3073                         if (cfg->param_area)
3074                                 code = emit_subx_sp_imm (code, cfg->param_area);
3075                         break;
3076                 }
3077                 case OP_LOCALLOC_IMM: {
3078                         int imm, offset;
3079
3080                         imm = ALIGN_TO (ins->inst_imm, MONO_ARCH_FRAME_ALIGNMENT);
3081                         g_assert (arm_is_arith_imm (imm));
3082                         arm_subx_imm (code, ARMREG_SP, ARMREG_SP, imm);
3083
3084                         /* Init */
3085                         g_assert (MONO_ARCH_FRAME_ALIGNMENT == 16);
3086                         offset = 0;
3087                         while (offset < imm) {
3088                                 arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_SP, offset);
3089                                 offset += 16;
3090                         }
3091                         arm_movspx (code, dreg, ARMREG_SP);
3092                         if (cfg->param_area)
3093                                 code = emit_subx_sp_imm (code, cfg->param_area);
3094                         break;
3095                 }
3096                 case OP_AOTCONST:
3097                         code = emit_aotconst (cfg, code, dreg, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3098                         break;
3099                 case OP_OBJC_GET_SELECTOR:
3100                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_OBJC_SELECTOR_REF, ins->inst_p0);
3101                         /* See arch_emit_objc_selector_ref () in aot-compiler.c */
3102                         arm_ldrx_lit (code, ins->dreg, 0);
3103                         arm_nop (code);
3104                         arm_nop (code);
3105                         break;
3106                 case OP_SEQ_POINT: {
3107                         MonoInst *info_var = cfg->arch.seq_point_info_var;
3108
3109                         /*
3110                          * For AOT, we use one got slot per method, which will point to a
3111                          * SeqPointInfo structure, containing all the information required
3112                          * by the code below.
3113                          */
3114                         if (cfg->compile_aot) {
3115                                 g_assert (info_var);
3116                                 g_assert (info_var->opcode == OP_REGOFFSET);
3117                         }
3118
3119                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
3120                                 MonoInst *var = cfg->arch.ss_tramp_var;
3121
3122                                 g_assert (var);
3123                                 g_assert (var->opcode == OP_REGOFFSET);
3124                                 /* Load ss_tramp_var */
3125                                 /* This is equal to &ss_trampoline */
3126                                 arm_ldrx (code, ARMREG_IP1, var->inst_basereg, var->inst_offset);
3127                                 /* Load the trampoline address */
3128                                 arm_ldrx (code, ARMREG_IP1, ARMREG_IP1, 0);
3129                                 /* Call it if it is non-null */
3130                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3131                                 arm_blrx (code, ARMREG_IP1);
3132                         }
3133
3134                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
3135
3136                         if (cfg->compile_aot) {
3137                                 guint32 offset = code - cfg->native_code;
3138                                 guint32 val;
3139
3140                                 arm_ldrx (code, ARMREG_IP1, info_var->inst_basereg, info_var->inst_offset);
3141                                 /* Add the offset */
3142                                 val = ((offset / 4) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
3143                                 /* Load the info->bp_addrs [offset], which is either 0 or the address of the bp trampoline */
3144                                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP1, val);
3145                                 /* Skip the load if its 0 */
3146                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3147                                 /* Call the breakpoint trampoline */
3148                                 arm_blrx (code, ARMREG_IP1);
3149                         } else {
3150                                 MonoInst *var = cfg->arch.bp_tramp_var;
3151
3152                                 g_assert (var);
3153                                 g_assert (var->opcode == OP_REGOFFSET);
3154                                 /* Load the address of the bp trampoline into IP0 */
3155                                 arm_ldrx (code, ARMREG_IP0, var->inst_basereg, var->inst_offset);
3156                                 /*
3157                                  * A placeholder for a possible breakpoint inserted by
3158                                  * mono_arch_set_breakpoint ().
3159                                  */
3160                                 arm_nop (code);
3161                         }
3162                         break;
3163                 }
3164
3165                         /* BRANCH */
3166                 case OP_BR:
3167                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_B);
3168                         arm_b (code, code);
3169                         break;
3170                 case OP_BR_REG:
3171                         arm_brx (code, sreg1);
3172                         break;
3173                 case OP_IBEQ:
3174                 case OP_IBGE:
3175                 case OP_IBGT:
3176                 case OP_IBLE:
3177                 case OP_IBLT:
3178                 case OP_IBNE_UN:
3179                 case OP_IBGE_UN:
3180                 case OP_IBGT_UN:
3181                 case OP_IBLE_UN:
3182                 case OP_IBLT_UN:
3183                 case OP_LBEQ:
3184                 case OP_LBGE:
3185                 case OP_LBGT:
3186                 case OP_LBLE:
3187                 case OP_LBLT:
3188                 case OP_LBNE_UN:
3189                 case OP_LBGE_UN:
3190                 case OP_LBGT_UN:
3191                 case OP_LBLE_UN:
3192                 case OP_LBLT_UN:
3193                 case OP_FBEQ:
3194                 case OP_FBNE_UN:
3195                 case OP_FBLT:
3196                 case OP_FBGT:
3197                 case OP_FBGT_UN:
3198                 case OP_FBLE:
3199                 case OP_FBGE:
3200                 case OP_FBGE_UN: {
3201                         int cond;
3202
3203                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3204                         cond = opcode_to_armcond (ins->opcode);
3205                         arm_bcc (code, cond, 0);
3206                         break;
3207                 }
3208                 case OP_FBLT_UN:
3209                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3210                         /* For fp compares, ARMCOND_LT is lt or unordered */
3211                         arm_bcc (code, ARMCOND_LT, 0);
3212                         break;
3213                 case OP_FBLE_UN:
3214                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3215                         arm_bcc (code, ARMCOND_EQ, 0);
3216                         offset = code - cfg->native_code;
3217                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3218                         /* For fp compares, ARMCOND_LT is lt or unordered */
3219                         arm_bcc (code, ARMCOND_LT, 0);
3220                         break;
3221                 case OP_ARM64_CBZW:
3222                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3223                         arm_cbzw (code, sreg1, 0);
3224                         break;
3225                 case OP_ARM64_CBZX:
3226                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3227                         arm_cbzx (code, sreg1, 0);
3228                         break;
3229                 case OP_ARM64_CBNZW:
3230                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3231                         arm_cbnzw (code, sreg1, 0);
3232                         break;
3233                 case OP_ARM64_CBNZX:
3234                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3235                         arm_cbnzx (code, sreg1, 0);
3236                         break;
3237                         /* ALU */
3238                 case OP_IADD:
3239                         arm_addw (code, dreg, sreg1, sreg2);
3240                         break;
3241                 case OP_LADD:
3242                         arm_addx (code, dreg, sreg1, sreg2);
3243                         break;
3244                 case OP_ISUB:
3245                         arm_subw (code, dreg, sreg1, sreg2);
3246                         break;
3247                 case OP_LSUB:
3248                         arm_subx (code, dreg, sreg1, sreg2);
3249                         break;
3250                 case OP_IAND:
3251                         arm_andw (code, dreg, sreg1, sreg2);
3252                         break;
3253                 case OP_LAND:
3254                         arm_andx (code, dreg, sreg1, sreg2);
3255                         break;
3256                 case OP_IOR:
3257                         arm_orrw (code, dreg, sreg1, sreg2);
3258                         break;
3259                 case OP_LOR:
3260                         arm_orrx (code, dreg, sreg1, sreg2);
3261                         break;
3262                 case OP_IXOR:
3263                         arm_eorw (code, dreg, sreg1, sreg2);
3264                         break;
3265                 case OP_LXOR:
3266                         arm_eorx (code, dreg, sreg1, sreg2);
3267                         break;
3268                 case OP_INEG:
3269                         arm_negw (code, dreg, sreg1);
3270                         break;
3271                 case OP_LNEG:
3272                         arm_negx (code, dreg, sreg1);
3273                         break;
3274                 case OP_INOT:
3275                         arm_mvnw (code, dreg, sreg1);
3276                         break;
3277                 case OP_LNOT:
3278                         arm_mvnx (code, dreg, sreg1);
3279                         break;
3280                 case OP_IADDCC:
3281                         arm_addsw (code, dreg, sreg1, sreg2);
3282                         break;
3283                 case OP_ADDCC:
3284                 case OP_LADDCC:
3285                         arm_addsx (code, dreg, sreg1, sreg2);
3286                         break;
3287                 case OP_ISUBCC:
3288                         arm_subsw (code, dreg, sreg1, sreg2);
3289                         break;
3290                 case OP_LSUBCC:
3291                 case OP_SUBCC:
3292                         arm_subsx (code, dreg, sreg1, sreg2);
3293                         break;
3294                 case OP_ICOMPARE:
3295                         arm_cmpw (code, sreg1, sreg2);
3296                         break;
3297                 case OP_COMPARE:
3298                 case OP_LCOMPARE:
3299                         arm_cmpx (code, sreg1, sreg2);
3300                         break;
3301                 case OP_IADD_IMM:
3302                         code = emit_addw_imm (code, dreg, sreg1, imm);
3303                         break;
3304                 case OP_LADD_IMM:
3305                 case OP_ADD_IMM:
3306                         code = emit_addx_imm (code, dreg, sreg1, imm);
3307                         break;
3308                 case OP_ISUB_IMM:
3309                         code = emit_subw_imm (code, dreg, sreg1, imm);
3310                         break;
3311                 case OP_LSUB_IMM:
3312                         code = emit_subx_imm (code, dreg, sreg1, imm);
3313                         break;
3314                 case OP_IAND_IMM:
3315                         code = emit_andw_imm (code, dreg, sreg1, imm);
3316                         break;
3317                 case OP_LAND_IMM:
3318                 case OP_AND_IMM:
3319                         code = emit_andx_imm (code, dreg, sreg1, imm);
3320                         break;
3321                 case OP_IOR_IMM:
3322                         code = emit_orrw_imm (code, dreg, sreg1, imm);
3323                         break;
3324                 case OP_LOR_IMM:
3325                         code = emit_orrx_imm (code, dreg, sreg1, imm);
3326                         break;
3327                 case OP_IXOR_IMM:
3328                         code = emit_eorw_imm (code, dreg, sreg1, imm);
3329                         break;
3330                 case OP_LXOR_IMM:
3331                         code = emit_eorx_imm (code, dreg, sreg1, imm);
3332                         break;
3333                 case OP_ICOMPARE_IMM:
3334                         code = emit_cmpw_imm (code, sreg1, imm);
3335                         break;
3336                 case OP_LCOMPARE_IMM:
3337                 case OP_COMPARE_IMM:
3338                         if (imm == 0) {
3339                                 arm_cmpx (code, sreg1, ARMREG_RZR);
3340                         } else {
3341                                 // FIXME: 32 vs 64 bit issues for 0xffffffff
3342                                 code = emit_imm64 (code, ARMREG_LR, imm);
3343                                 arm_cmpx (code, sreg1, ARMREG_LR);
3344                         }
3345                         break;
3346                 case OP_ISHL:
3347                         arm_lslvw (code, dreg, sreg1, sreg2);
3348                         break;
3349                 case OP_LSHL:
3350                         arm_lslvx (code, dreg, sreg1, sreg2);
3351                         break;
3352                 case OP_ISHR:
3353                         arm_asrvw (code, dreg, sreg1, sreg2);
3354                         break;
3355                 case OP_LSHR:
3356                         arm_asrvx (code, dreg, sreg1, sreg2);
3357                         break;
3358                 case OP_ISHR_UN:
3359                         arm_lsrvw (code, dreg, sreg1, sreg2);
3360                         break;
3361                 case OP_LSHR_UN:
3362                         arm_lsrvx (code, dreg, sreg1, sreg2);
3363                         break;
3364                 case OP_ISHL_IMM:
3365                         if (imm == 0)
3366                                 arm_movx (code, dreg, sreg1);
3367                         else
3368                                 arm_lslw (code, dreg, sreg1, imm);
3369                         break;
3370                 case OP_LSHL_IMM:
3371                         if (imm == 0)
3372                                 arm_movx (code, dreg, sreg1);
3373                         else
3374                                 arm_lslx (code, dreg, sreg1, imm);
3375                         break;
3376                 case OP_ISHR_IMM:
3377                         if (imm == 0)
3378                                 arm_movx (code, dreg, sreg1);
3379                         else
3380                                 arm_asrw (code, dreg, sreg1, imm);
3381                         break;
3382                 case OP_LSHR_IMM:
3383                 case OP_SHR_IMM:
3384                         if (imm == 0)
3385                                 arm_movx (code, dreg, sreg1);
3386                         else
3387                                 arm_asrx (code, dreg, sreg1, imm);
3388                         break;
3389                 case OP_ISHR_UN_IMM:
3390                         if (imm == 0)
3391                                 arm_movx (code, dreg, sreg1);
3392                         else
3393                                 arm_lsrw (code, dreg, sreg1, imm);
3394                         break;
3395                 case OP_SHR_UN_IMM:
3396                 case OP_LSHR_UN_IMM:
3397                         if (imm == 0)
3398                                 arm_movx (code, dreg, sreg1);
3399                         else
3400                                 arm_lsrx (code, dreg, sreg1, imm);
3401                         break;
3402
3403                         /* 64BIT ALU */
3404                 case OP_SEXT_I4:
3405                         arm_sxtwx (code, dreg, sreg1);
3406                         break;
3407                 case OP_ZEXT_I4:
3408                         /* Clean out the upper word */
3409                         arm_movw (code, dreg, sreg1);
3410                         break;
3411                 case OP_SHL_IMM:
3412                         arm_lslx (code, dreg, sreg1, imm);
3413                         break;
3414
3415                         /* MULTIPLY/DIVISION */
3416                 case OP_IDIV:
3417                 case OP_IREM:
3418                         // FIXME: Optimize this
3419                         /* Check for zero */
3420                         arm_cmpx_imm (code, sreg2, 0);
3421                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3422                         /* Check for INT_MIN/-1 */
3423                         code = emit_imm (code, ARMREG_IP0, 0x80000000);
3424                         arm_cmpx (code, sreg1, ARMREG_IP0);
3425                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3426                         code = emit_imm (code, ARMREG_IP0, 0xffffffff);
3427                         arm_cmpx (code, sreg2, ARMREG_IP0);
3428                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3429                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3430                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3431                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "OverflowException");
3432                         if (ins->opcode == OP_IREM) {
3433                                 arm_sdivw (code, ARMREG_LR, sreg1, sreg2);
3434                                 arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3435                         } else {
3436                                 arm_sdivw (code, dreg, sreg1, sreg2);
3437                         }
3438                         break;
3439                 case OP_IDIV_UN:
3440                         arm_cmpx_imm (code, sreg2, 0);
3441                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3442                         arm_udivw (code, dreg, sreg1, sreg2);
3443                         break;
3444                 case OP_IREM_UN:
3445                         arm_cmpx_imm (code, sreg2, 0);
3446                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3447                         arm_udivw (code, ARMREG_LR, sreg1, sreg2);
3448                         arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3449                         break;
3450                 case OP_LDIV:
3451                 case OP_LREM:
3452                         // FIXME: Optimize this
3453                         /* Check for zero */
3454                         arm_cmpx_imm (code, sreg2, 0);
3455                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3456                         /* Check for INT64_MIN/-1 */
3457                         code = emit_imm64 (code, ARMREG_IP0, 0x8000000000000000);
3458                         arm_cmpx (code, sreg1, ARMREG_IP0);
3459                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3460                         code = emit_imm64 (code, ARMREG_IP0, 0xffffffffffffffff);
3461                         arm_cmpx (code, sreg2, ARMREG_IP0);
3462                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3463                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3464                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3465                         /* 64 bit uses ArithmeticException */
3466                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "ArithmeticException");
3467                         if (ins->opcode == OP_LREM) {
3468                                 arm_sdivx (code, ARMREG_LR, sreg1, sreg2);
3469                                 arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3470                         } else {
3471                                 arm_sdivx (code, dreg, sreg1, sreg2);
3472                         }
3473                         break;
3474                 case OP_LDIV_UN:
3475                         arm_cmpx_imm (code, sreg2, 0);
3476                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3477                         arm_udivx (code, dreg, sreg1, sreg2);
3478                         break;
3479                 case OP_LREM_UN:
3480                         arm_cmpx_imm (code, sreg2, 0);
3481                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3482                         arm_udivx (code, ARMREG_LR, sreg1, sreg2);
3483                         arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3484                         break;
3485                 case OP_IMUL:
3486                         arm_mulw (code, dreg, sreg1, sreg2);
3487                         break;
3488                 case OP_LMUL:
3489                         arm_mulx (code, dreg, sreg1, sreg2);
3490                         break;
3491                 case OP_IMUL_IMM:
3492                         code = emit_imm (code, ARMREG_LR, imm);
3493                         arm_mulw (code, dreg, sreg1, ARMREG_LR);
3494                         break;
3495                 case OP_MUL_IMM:
3496                 case OP_LMUL_IMM:
3497                         code = emit_imm (code, ARMREG_LR, imm);
3498                         arm_mulx (code, dreg, sreg1, ARMREG_LR);
3499                         break;
3500
3501                         /* CONVERSIONS */
3502                 case OP_ICONV_TO_I1:
3503                 case OP_LCONV_TO_I1:
3504                         arm_sxtbx (code, dreg, sreg1);
3505                         break;
3506                 case OP_ICONV_TO_I2:
3507                 case OP_LCONV_TO_I2:
3508                         arm_sxthx (code, dreg, sreg1);
3509                         break;
3510                 case OP_ICONV_TO_U1:
3511                 case OP_LCONV_TO_U1:
3512                         arm_uxtbw (code, dreg, sreg1);
3513                         break;
3514                 case OP_ICONV_TO_U2:
3515                 case OP_LCONV_TO_U2:
3516                         arm_uxthw (code, dreg, sreg1);
3517                         break;
3518
3519                         /* CSET */
3520                 case OP_CEQ:
3521                 case OP_ICEQ:
3522                 case OP_LCEQ:
3523                 case OP_CLT:
3524                 case OP_ICLT:
3525                 case OP_LCLT:
3526                 case OP_CGT:
3527                 case OP_ICGT:
3528                 case OP_LCGT:
3529                 case OP_CLT_UN:
3530                 case OP_ICLT_UN:
3531                 case OP_LCLT_UN:
3532                 case OP_CGT_UN:
3533                 case OP_ICGT_UN:
3534                 case OP_LCGT_UN:
3535                 case OP_ICNEQ:
3536                 case OP_ICGE:
3537                 case OP_ICLE:
3538                 case OP_ICGE_UN:
3539                 case OP_ICLE_UN: {
3540                         int cond;
3541
3542                         cond = opcode_to_armcond (ins->opcode);
3543                         arm_cset (code, cond, dreg);
3544                         break;
3545                 }
3546                 case OP_FCEQ:
3547                 case OP_FCLT:
3548                 case OP_FCLT_UN:
3549                 case OP_FCGT:
3550                 case OP_FCGT_UN:
3551                 case OP_FCNEQ:
3552                 case OP_FCLE:
3553                 case OP_FCGE: {
3554                         int cond;
3555
3556                         cond = opcode_to_armcond (ins->opcode);
3557                         arm_fcmpd (code, sreg1, sreg2);
3558                         arm_cset (code, cond, dreg);
3559                         break;
3560                 }
3561
3562                         /* MEMORY */
3563                 case OP_LOADI1_MEMBASE:
3564                         code = emit_ldrsbx (code, dreg, ins->inst_basereg, ins->inst_offset);
3565                         break;
3566                 case OP_LOADU1_MEMBASE:
3567                         code = emit_ldrb (code, dreg, ins->inst_basereg, ins->inst_offset);
3568                         break;
3569                 case OP_LOADI2_MEMBASE:
3570                         code = emit_ldrshx (code, dreg, ins->inst_basereg, ins->inst_offset);
3571                         break;
3572                 case OP_LOADU2_MEMBASE:
3573                         code = emit_ldrh (code, dreg, ins->inst_basereg, ins->inst_offset);
3574                         break;
3575                 case OP_LOADI4_MEMBASE:
3576                         code = emit_ldrswx (code, dreg, ins->inst_basereg, ins->inst_offset);
3577                         break;
3578                 case OP_LOADU4_MEMBASE:
3579                         code = emit_ldrw (code, dreg, ins->inst_basereg, ins->inst_offset);
3580                         break;
3581                 case OP_LOAD_MEMBASE:
3582                 case OP_LOADI8_MEMBASE:
3583                         code = emit_ldrx (code, dreg, ins->inst_basereg, ins->inst_offset);
3584                         break;
3585                 case OP_STOREI1_MEMBASE_IMM:
3586                 case OP_STOREI2_MEMBASE_IMM:
3587                 case OP_STOREI4_MEMBASE_IMM:
3588                 case OP_STORE_MEMBASE_IMM:
3589                 case OP_STOREI8_MEMBASE_IMM: {
3590                         int immreg;
3591
3592                         if (imm != 0) {
3593                                 code = emit_imm (code, ARMREG_LR, imm);
3594                                 immreg = ARMREG_LR;
3595                         } else {
3596                                 immreg = ARMREG_RZR;
3597                         }
3598
3599                         switch (ins->opcode) {
3600                         case OP_STOREI1_MEMBASE_IMM:
3601                                 code = emit_strb (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3602                                 break;
3603                         case OP_STOREI2_MEMBASE_IMM:
3604                                 code = emit_strh (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3605                                 break;
3606                         case OP_STOREI4_MEMBASE_IMM:
3607                                 code = emit_strw (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3608                                 break;
3609                         case OP_STORE_MEMBASE_IMM:
3610                         case OP_STOREI8_MEMBASE_IMM:
3611                                 code = emit_strx (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3612                                 break;
3613                         default:
3614                                 g_assert_not_reached ();
3615                                 break;
3616                         }
3617                         break;
3618                 }
3619                 case OP_STOREI1_MEMBASE_REG:
3620                         code = emit_strb (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3621                         break;
3622                 case OP_STOREI2_MEMBASE_REG:
3623                         code = emit_strh (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3624                         break;
3625                 case OP_STOREI4_MEMBASE_REG:
3626                         code = emit_strw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3627                         break;
3628                 case OP_STORE_MEMBASE_REG:
3629                 case OP_STOREI8_MEMBASE_REG:
3630                         code = emit_strx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3631                         break;
3632                 case OP_TLS_GET:
3633                         code = emit_tls_get (code, dreg, ins->inst_offset);
3634                         break;
3635                 case OP_TLS_SET:
3636                         code = emit_tls_set (code, sreg1, ins->inst_offset);
3637                         break;
3638                         /* Atomic */
3639                 case OP_MEMORY_BARRIER:
3640                         arm_dmb (code, 0);
3641                         break;
3642                 case OP_ATOMIC_ADD_I4: {
3643                         guint8 *buf [16];
3644
3645                         buf [0] = code;
3646                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3647                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3648                         arm_stlxrw (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3649                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3650
3651                         arm_dmb (code, 0);
3652                         arm_movx (code, dreg, ARMREG_IP0);
3653                         break;
3654                 }
3655                 case OP_ATOMIC_ADD_I8: {
3656                         guint8 *buf [16];
3657
3658                         buf [0] = code;
3659                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3660                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3661                         arm_stlxrx (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3662                         arm_cbnzx (code, ARMREG_IP1, buf [0]);
3663
3664                         arm_dmb (code, 0);
3665                         arm_movx (code, dreg, ARMREG_IP0);
3666                         break;
3667                 }
3668                 case OP_ATOMIC_EXCHANGE_I4: {
3669                         guint8 *buf [16];
3670
3671                         buf [0] = code;
3672                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3673                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3674                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3675
3676                         arm_dmb (code, 0);
3677                         arm_movx (code, dreg, ARMREG_IP0);
3678                         break;
3679                 }
3680                 case OP_ATOMIC_EXCHANGE_I8: {
3681                         guint8 *buf [16];
3682
3683                         buf [0] = code;
3684                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3685                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3686                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3687
3688                         arm_dmb (code, 0);
3689                         arm_movx (code, dreg, ARMREG_IP0);
3690                         break;
3691                 }
3692                 case OP_ATOMIC_CAS_I4: {
3693                         guint8 *buf [16];
3694
3695                         /* sreg2 is the value, sreg3 is the comparand */
3696                         buf [0] = code;
3697                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3698                         arm_cmpw (code, ARMREG_IP0, ins->sreg3);
3699                         buf [1] = code;
3700                         arm_bcc (code, ARMCOND_NE, 0);
3701                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3702                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3703                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3704
3705                         arm_dmb (code, 0);
3706                         arm_movx (code, dreg, ARMREG_IP0);
3707                         break;
3708                 }
3709                 case OP_ATOMIC_CAS_I8: {
3710                         guint8 *buf [16];
3711
3712                         buf [0] = code;
3713                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3714                         arm_cmpx (code, ARMREG_IP0, ins->sreg3);
3715                         buf [1] = code;
3716                         arm_bcc (code, ARMCOND_NE, 0);
3717                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3718                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3719                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3720
3721                         arm_dmb (code, 0);
3722                         arm_movx (code, dreg, ARMREG_IP0);
3723                         break;
3724                 }
3725                 case OP_ATOMIC_LOAD_I1: {
3726                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3727                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3728                                 arm_dmb (code, 0);
3729                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3730                         arm_sxtbx (code, ins->dreg, ins->dreg);
3731                         break;
3732                 }
3733                 case OP_ATOMIC_LOAD_U1: {
3734                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3735                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3736                                 arm_dmb (code, 0);
3737                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3738                         arm_uxtbx (code, ins->dreg, ins->dreg);
3739                         break;
3740                 }
3741                 case OP_ATOMIC_LOAD_I2: {
3742                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3743                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3744                                 arm_dmb (code, 0);
3745                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3746                         arm_sxthx (code, ins->dreg, ins->dreg);
3747                         break;
3748                 }
3749                 case OP_ATOMIC_LOAD_U2: {
3750                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3751                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3752                                 arm_dmb (code, 0);
3753                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3754                         arm_uxthx (code, ins->dreg, ins->dreg);
3755                         break;
3756                 }
3757                 case OP_ATOMIC_LOAD_I4: {
3758                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3759                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3760                                 arm_dmb (code, 0);
3761                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3762                         arm_sxtwx (code, ins->dreg, ins->dreg);
3763                         break;
3764                 }
3765                 case OP_ATOMIC_LOAD_U4: {
3766                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3767                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3768                                 arm_dmb (code, 0);
3769                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3770                         arm_movw (code, ins->dreg, ins->dreg); /* Clear upper half of the register. */
3771                         break;
3772                 }
3773                 case OP_ATOMIC_LOAD_I8:
3774                 case OP_ATOMIC_LOAD_U8: {
3775                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3776                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3777                                 arm_dmb (code, 0);
3778                         arm_ldarx (code, ins->dreg, ARMREG_LR);
3779                         break;
3780                 }
3781                 case OP_ATOMIC_LOAD_R4: {
3782                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3783                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3784                                 arm_dmb (code, 0);
3785                         if (cfg->r4fp) {
3786                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3787                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3788                         } else {
3789                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3790                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3791                                 arm_fcvt_sd (code, ins->dreg, FP_TEMP_REG);
3792                         }
3793                         break;
3794                 }
3795                 case OP_ATOMIC_LOAD_R8: {
3796                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3797                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3798                                 arm_dmb (code, 0);
3799                         arm_ldarx (code, ARMREG_LR, ARMREG_LR);
3800                         arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3801                         break;
3802                 }
3803                 case OP_ATOMIC_STORE_I1:
3804                 case OP_ATOMIC_STORE_U1: {
3805                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3806                         arm_stlrb (code, ARMREG_LR, ins->sreg1);
3807                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3808                                 arm_dmb (code, 0);
3809                         break;
3810                 }
3811                 case OP_ATOMIC_STORE_I2:
3812                 case OP_ATOMIC_STORE_U2: {
3813                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3814                         arm_stlrh (code, ARMREG_LR, ins->sreg1);
3815                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3816                                 arm_dmb (code, 0);
3817                         break;
3818                 }
3819                 case OP_ATOMIC_STORE_I4:
3820                 case OP_ATOMIC_STORE_U4: {
3821                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3822                         arm_stlrw (code, ARMREG_LR, ins->sreg1);
3823                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3824                                 arm_dmb (code, 0);
3825                         break;
3826                 }
3827                 case OP_ATOMIC_STORE_I8:
3828                 case OP_ATOMIC_STORE_U8: {
3829                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3830                         arm_stlrx (code, ARMREG_LR, ins->sreg1);
3831                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3832                                 arm_dmb (code, 0);
3833                         break;
3834                 }
3835                 case OP_ATOMIC_STORE_R4: {
3836                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3837                         if (cfg->r4fp) {
3838                                 arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3839                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3840                         } else {
3841                                 arm_fcvt_ds (code, FP_TEMP_REG, ins->sreg1);
3842                                 arm_fmov_double_to_rx (code, ARMREG_IP0, FP_TEMP_REG);
3843                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3844                         }
3845                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3846                                 arm_dmb (code, 0);
3847                         break;
3848                 }
3849                 case OP_ATOMIC_STORE_R8: {
3850                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3851                         arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3852                         arm_stlrx (code, ARMREG_LR, ARMREG_IP0);
3853                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3854                                 arm_dmb (code, 0);
3855                         break;
3856                 }
3857
3858                         /* FP */
3859                 case OP_R8CONST: {
3860                         guint64 imm = *(guint64*)ins->inst_p0;
3861
3862                         if (imm == 0) {
3863                                 arm_fmov_rx_to_double (code, dreg, ARMREG_RZR);
3864                         } else {
3865                                 code = emit_imm64 (code, ARMREG_LR, imm);
3866                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3867                         }
3868                         break;
3869                 }
3870                 case OP_R4CONST: {
3871                         guint64 imm = *(guint32*)ins->inst_p0;
3872
3873                         code = emit_imm64 (code, ARMREG_LR, imm);
3874                         if (cfg->r4fp) {
3875                                 arm_fmov_rx_to_double (code, dreg, ARMREG_LR);
3876                         } else {
3877                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3878                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3879                         }
3880                         break;
3881                 }
3882                 case OP_LOADR8_MEMBASE:
3883                         code = emit_ldrfpx (code, dreg, ins->inst_basereg, ins->inst_offset);
3884                         break;
3885                 case OP_LOADR4_MEMBASE:
3886                         if (cfg->r4fp) {
3887                                 code = emit_ldrfpw (code, dreg, ins->inst_basereg, ins->inst_offset);
3888                         } else {
3889                                 code = emit_ldrfpw (code, FP_TEMP_REG, ins->inst_basereg, ins->inst_offset);
3890                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3891                         }
3892                         break;
3893                 case OP_STORER8_MEMBASE_REG:
3894                         code = emit_strfpx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3895                         break;
3896                 case OP_STORER4_MEMBASE_REG:
3897                         if (cfg->r4fp) {
3898                                 code = emit_strfpw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3899                         } else {
3900                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3901                                 code = emit_strfpw (code, FP_TEMP_REG, ins->inst_destbasereg, ins->inst_offset);
3902                         }
3903                         break;
3904                 case OP_FMOVE:
3905                         if (dreg != sreg1)
3906                                 arm_fmovd (code, dreg, sreg1);
3907                         break;
3908                 case OP_RMOVE:
3909                         if (dreg != sreg1)
3910                                 arm_fmovs (code, dreg, sreg1);
3911                         break;
3912                 case OP_MOVE_F_TO_I4:
3913                         if (cfg->r4fp) {
3914                                 arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3915                         } else {
3916                                 arm_fcvt_ds (code, ins->dreg, ins->sreg1);
3917                                 arm_fmov_double_to_rx (code, ins->dreg, ins->dreg);
3918                         }
3919                         break;
3920                 case OP_MOVE_I4_TO_F:
3921                         if (cfg->r4fp) {
3922                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3923                         } else {
3924                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3925                                 arm_fcvt_sd (code, ins->dreg, ins->dreg);
3926                         }
3927                         break;
3928                 case OP_MOVE_F_TO_I8:
3929                         arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3930                         break;
3931                 case OP_MOVE_I8_TO_F:
3932                         arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3933                         break;
3934                 case OP_FCOMPARE:
3935                         arm_fcmpd (code, sreg1, sreg2);
3936                         break;
3937                 case OP_RCOMPARE:
3938                         arm_fcmps (code, sreg1, sreg2);
3939                         break;
3940                 case OP_FCONV_TO_I1:
3941                         arm_fcvtzs_dx (code, dreg, sreg1);
3942                         arm_sxtbx (code, dreg, dreg);
3943                         break;
3944                 case OP_FCONV_TO_U1:
3945                         arm_fcvtzu_dx (code, dreg, sreg1);
3946                         arm_uxtbw (code, dreg, dreg);
3947                         break;
3948                 case OP_FCONV_TO_I2:
3949                         arm_fcvtzs_dx (code, dreg, sreg1);
3950                         arm_sxthx (code, dreg, dreg);
3951                         break;
3952                 case OP_FCONV_TO_U2:
3953                         arm_fcvtzu_dx (code, dreg, sreg1);
3954                         arm_uxthw (code, dreg, dreg);
3955                         break;
3956                 case OP_FCONV_TO_I4:
3957                         arm_fcvtzs_dx (code, dreg, sreg1);
3958                         arm_sxtwx (code, dreg, dreg);
3959                         break;
3960                 case OP_FCONV_TO_U4:
3961                         arm_fcvtzu_dx (code, dreg, sreg1);
3962                         break;
3963                 case OP_FCONV_TO_I8:
3964                         arm_fcvtzs_dx (code, dreg, sreg1);
3965                         break;
3966                 case OP_FCONV_TO_U8:
3967                         arm_fcvtzu_dx (code, dreg, sreg1);
3968                         break;
3969                 case OP_FCONV_TO_R4:
3970                         if (cfg->r4fp) {
3971                                 arm_fcvt_ds (code, dreg, sreg1);
3972                         } else {
3973                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3974                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3975                         }
3976                         break;
3977                 case OP_ICONV_TO_R4:
3978                         if (cfg->r4fp) {
3979                                 arm_scvtf_rw_to_s (code, dreg, sreg1);
3980                         } else {
3981                                 arm_scvtf_rw_to_s (code, FP_TEMP_REG, sreg1);
3982                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3983                         }
3984                         break;
3985                 case OP_LCONV_TO_R4:
3986                         if (cfg->r4fp) {
3987                                 arm_scvtf_rx_to_s (code, dreg, sreg1);
3988                         } else {
3989                                 arm_scvtf_rx_to_s (code, FP_TEMP_REG, sreg1);
3990                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3991                         }
3992                         break;
3993                 case OP_ICONV_TO_R8:
3994                         arm_scvtf_rw_to_d (code, dreg, sreg1);
3995                         break;
3996                 case OP_LCONV_TO_R8:
3997                         arm_scvtf_rx_to_d (code, dreg, sreg1);
3998                         break;
3999                 case OP_ICONV_TO_R_UN:
4000                         arm_ucvtf_rw_to_d (code, dreg, sreg1);
4001                         break;
4002                 case OP_LCONV_TO_R_UN:
4003                         arm_ucvtf_rx_to_d (code, dreg, sreg1);
4004                         break;
4005                 case OP_FADD:
4006                         arm_fadd_d (code, dreg, sreg1, sreg2);
4007                         break;
4008                 case OP_FSUB:
4009                         arm_fsub_d (code, dreg, sreg1, sreg2);
4010                         break;
4011                 case OP_FMUL:
4012                         arm_fmul_d (code, dreg, sreg1, sreg2);
4013                         break;
4014                 case OP_FDIV:
4015                         arm_fdiv_d (code, dreg, sreg1, sreg2);
4016                         break;
4017                 case OP_FREM:
4018                         /* Emulated */
4019                         g_assert_not_reached ();
4020                         break;
4021                 case OP_FNEG:
4022                         arm_fneg_d (code, dreg, sreg1);
4023                         break;
4024                 case OP_ARM_SETFREG_R4:
4025                         arm_fcvt_ds (code, dreg, sreg1);
4026                         break;
4027                 case OP_CKFINITE:
4028                         /* Check for infinity */
4029                         code = emit_imm64 (code, ARMREG_LR, 0x7fefffffffffffffLL);
4030                         arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
4031                         arm_fabs_d (code, FP_TEMP_REG2, sreg1);
4032                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG);
4033                         code = emit_cond_exc (cfg, code, OP_COND_EXC_GT, "ArithmeticException");
4034                         /* Check for nans */
4035                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG2);
4036                         code = emit_cond_exc (cfg, code, OP_COND_EXC_OV, "ArithmeticException");
4037                         arm_fmovd (code, dreg, sreg1);
4038                         break;
4039
4040                         /* R4 */
4041                 case OP_RADD:
4042                         arm_fadd_s (code, dreg, sreg1, sreg2);
4043                         break;
4044                 case OP_RSUB:
4045                         arm_fsub_s (code, dreg, sreg1, sreg2);
4046                         break;
4047                 case OP_RMUL:
4048                         arm_fmul_s (code, dreg, sreg1, sreg2);
4049                         break;
4050                 case OP_RDIV:
4051                         arm_fdiv_s (code, dreg, sreg1, sreg2);
4052                         break;
4053                 case OP_RNEG:
4054                         arm_fneg_s (code, dreg, sreg1);
4055                         break;
4056                 case OP_RCONV_TO_I1:
4057                         arm_fcvtzs_sx (code, dreg, sreg1);
4058                         arm_sxtbx (code, dreg, dreg);
4059                         break;
4060                 case OP_RCONV_TO_U1:
4061                         arm_fcvtzu_sx (code, dreg, sreg1);
4062                         arm_uxtbw (code, dreg, dreg);
4063                         break;
4064                 case OP_RCONV_TO_I2:
4065                         arm_fcvtzs_sx (code, dreg, sreg1);
4066                         arm_sxthx (code, dreg, dreg);
4067                         break;
4068                 case OP_RCONV_TO_U2:
4069                         arm_fcvtzu_sx (code, dreg, sreg1);
4070                         arm_uxthw (code, dreg, dreg);
4071                         break;
4072                 case OP_RCONV_TO_I4:
4073                         arm_fcvtzs_sx (code, dreg, sreg1);
4074                         arm_sxtwx (code, dreg, dreg);
4075                         break;
4076                 case OP_RCONV_TO_U4:
4077                         arm_fcvtzu_sx (code, dreg, sreg1);
4078                         break;
4079                 case OP_RCONV_TO_I8:
4080                         arm_fcvtzs_sx (code, dreg, sreg1);
4081                         break;
4082                 case OP_RCONV_TO_U8:
4083                         arm_fcvtzu_sx (code, dreg, sreg1);
4084                         break;
4085                 case OP_RCONV_TO_R8:
4086                         arm_fcvt_sd (code, dreg, sreg1);
4087                         break;
4088                 case OP_RCONV_TO_R4:
4089                         if (dreg != sreg1)
4090                                 arm_fmovs (code, dreg, sreg1);
4091                         break;
4092                 case OP_RCEQ:
4093                 case OP_RCLT:
4094                 case OP_RCLT_UN:
4095                 case OP_RCGT:
4096                 case OP_RCGT_UN:
4097                 case OP_RCNEQ:
4098                 case OP_RCLE:
4099                 case OP_RCGE: {
4100                         int cond;
4101
4102                         cond = opcode_to_armcond (ins->opcode);
4103                         arm_fcmps (code, sreg1, sreg2);
4104                         arm_cset (code, cond, dreg);
4105                         break;
4106                 }
4107
4108                         /* CALLS */
4109                 case OP_VOIDCALL:
4110                 case OP_CALL:
4111                 case OP_LCALL:
4112                 case OP_FCALL:
4113                 case OP_RCALL:
4114                 case OP_VCALL2:
4115                         call = (MonoCallInst*)ins;
4116                         if (ins->flags & MONO_INST_HAS_METHOD)
4117                                 code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
4118                         else
4119                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
4120                         code = emit_move_return_value (cfg, code, ins);
4121                         break;
4122                 case OP_VOIDCALL_REG:
4123                 case OP_CALL_REG:
4124                 case OP_LCALL_REG:
4125                 case OP_FCALL_REG:
4126                 case OP_RCALL_REG:
4127                 case OP_VCALL2_REG:
4128                         arm_blrx (code, sreg1);
4129                         code = emit_move_return_value (cfg, code, ins);
4130                         break;
4131                 case OP_VOIDCALL_MEMBASE:
4132                 case OP_CALL_MEMBASE:
4133                 case OP_LCALL_MEMBASE:
4134                 case OP_FCALL_MEMBASE:
4135                 case OP_RCALL_MEMBASE:
4136                 case OP_VCALL2_MEMBASE:
4137                         code = emit_ldrx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4138                         arm_blrx (code, ARMREG_IP0);
4139                         code = emit_move_return_value (cfg, code, ins);
4140                         break;
4141                 case OP_TAILCALL: {
4142                         MonoCallInst *call = (MonoCallInst*)ins;
4143
4144                         g_assert (!cfg->method->save_lmf);
4145
4146                         // FIXME: Copy stack arguments
4147
4148                         /* Restore registers */
4149                         code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4150
4151                         /* Destroy frame */
4152                         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4153
4154                         if (cfg->compile_aot) {
4155                                 /* This is not a PLT patch */
4156                                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4157                                 arm_brx (code, ARMREG_IP0);
4158                         } else {
4159                                 mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method, MONO_R_ARM64_B);
4160                                 arm_b (code, code);
4161                         }
4162                         ins->flags |= MONO_INST_GC_CALLSITE;
4163                         ins->backend.pc_offset = code - cfg->native_code;
4164                         break;
4165                 }
4166                 case OP_ARGLIST:
4167                         g_assert (cfg->arch.cinfo);
4168                         code = emit_addx_imm (code, ARMREG_IP0, cfg->arch.args_reg, ((CallInfo*)cfg->arch.cinfo)->sig_cookie.offset);
4169                         arm_strx (code, ARMREG_IP0, sreg1, 0);
4170                         break;
4171                 case OP_DYN_CALL: {
4172                         MonoInst *var = cfg->dyn_call_var;
4173                         guint8 *labels [16];
4174                         int i;
4175
4176                         /*
4177                          * sreg1 points to a DynCallArgs structure initialized by mono_arch_start_dyn_call ().
4178                          * sreg2 is the function to call.
4179                          */
4180
4181                         g_assert (var->opcode == OP_REGOFFSET);
4182
4183                         arm_movx (code, ARMREG_LR, sreg1);
4184                         arm_movx (code, ARMREG_IP1, sreg2);
4185
4186                         /* Save args buffer */
4187                         code = emit_strx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4188
4189                         /* Set fp argument regs */
4190                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpargs));
4191                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4192                         labels [0] = code;
4193                         arm_bcc (code, ARMCOND_EQ, 0);
4194                         for (i = 0; i < 8; ++i)
4195                                 code = emit_ldrfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4196                         arm_patch_rel (labels [0], code, MONO_R_ARM64_BCC);
4197
4198                         /* Set stack args */
4199                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
4200                                 code = emit_ldrx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, regs) + ((PARAM_REGS + 1 + i) * sizeof (mgreg_t)));
4201                                 code = emit_strx (code, ARMREG_R0, ARMREG_SP, i * sizeof (mgreg_t));
4202                         }
4203
4204                         /* Set argument registers + r8 */
4205                         code = mono_arm_emit_load_regarray (code, 0x1ff, ARMREG_LR, 0);
4206
4207                         /* Make the call */
4208                         arm_blrx (code, ARMREG_IP1);
4209
4210                         /* Save result */
4211                         code = emit_ldrx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4212                         arm_strx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res));
4213                         arm_strx (code, ARMREG_R1, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res2));
4214                         /* Save fp result */
4215                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpret));
4216                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4217                         labels [1] = code;
4218                         arm_bcc (code, ARMCOND_EQ, 0);
4219                         for (i = 0; i < 8; ++i)
4220                                 code = emit_strfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4221                         arm_patch_rel (labels [1], code, MONO_R_ARM64_BCC);
4222                         break;
4223                 }
4224
4225                 case OP_GENERIC_CLASS_INIT: {
4226                         int byte_offset;
4227                         guint8 *jump;
4228
4229                         byte_offset = MONO_STRUCT_OFFSET (MonoVTable, initialized);
4230
4231                         /* Load vtable->initialized */
4232                         arm_ldrsbx (code, ARMREG_IP0, sreg1, byte_offset);
4233                         jump = code;
4234                         arm_cbnzx (code, ARMREG_IP0, 0);
4235
4236                         /* Slowpath */
4237                         g_assert (sreg1 == ARMREG_R0);
4238                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4239                                                           (gpointer)"mono_generic_class_init");
4240
4241                         mono_arm_patch (jump, code, MONO_R_ARM64_CBZ);
4242                         break;
4243                 }
4244
4245                 case OP_CHECK_THIS:
4246                         arm_ldrx (code, ARMREG_LR, sreg1, 0);
4247                         break;
4248                 case OP_NOT_NULL:
4249                 case OP_NOT_REACHED:
4250                 case OP_DUMMY_USE:
4251                         break;
4252                 case OP_IL_SEQ_POINT:
4253                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4254                         break;
4255
4256                         /* EH */
4257                 case OP_COND_EXC_C:
4258                 case OP_COND_EXC_IC:
4259                 case OP_COND_EXC_OV:
4260                 case OP_COND_EXC_IOV:
4261                 case OP_COND_EXC_NC:
4262                 case OP_COND_EXC_INC:
4263                 case OP_COND_EXC_NO:
4264                 case OP_COND_EXC_INO:
4265                 case OP_COND_EXC_EQ:
4266                 case OP_COND_EXC_IEQ:
4267                 case OP_COND_EXC_NE_UN:
4268                 case OP_COND_EXC_INE_UN:
4269                 case OP_COND_EXC_ILT:
4270                 case OP_COND_EXC_LT:
4271                 case OP_COND_EXC_ILT_UN:
4272                 case OP_COND_EXC_LT_UN:
4273                 case OP_COND_EXC_IGT:
4274                 case OP_COND_EXC_GT:
4275                 case OP_COND_EXC_IGT_UN:
4276                 case OP_COND_EXC_GT_UN:
4277                 case OP_COND_EXC_IGE:
4278                 case OP_COND_EXC_GE:
4279                 case OP_COND_EXC_IGE_UN:
4280                 case OP_COND_EXC_GE_UN:
4281                 case OP_COND_EXC_ILE:
4282                 case OP_COND_EXC_LE:
4283                 case OP_COND_EXC_ILE_UN:
4284                 case OP_COND_EXC_LE_UN:
4285                         code = emit_cond_exc (cfg, code, ins->opcode, ins->inst_p1);
4286                         break;
4287                 case OP_THROW:
4288                         if (sreg1 != ARMREG_R0)
4289                                 arm_movx (code, ARMREG_R0, sreg1);
4290                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4291                                                           (gpointer)"mono_arch_throw_exception");
4292                         break;
4293                 case OP_RETHROW:
4294                         if (sreg1 != ARMREG_R0)
4295                                 arm_movx (code, ARMREG_R0, sreg1);
4296                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4297                                                           (gpointer)"mono_arch_rethrow_exception");
4298                         break;
4299                 case OP_CALL_HANDLER:
4300                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_BL);
4301                         arm_bl (code, 0);
4302                         cfg->thunk_area += THUNK_SIZE;
4303                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
4304                         break;
4305                 case OP_START_HANDLER: {
4306                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4307
4308                         /* Save caller address */
4309                         code = emit_strx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4310
4311                         /*
4312                          * Reserve a param area, see test_0_finally_param_area ().
4313                          * This is needed because the param area is not set up when
4314                          * we are called from EH code.
4315                          */
4316                         if (cfg->param_area)
4317                                 code = emit_subx_sp_imm (code, cfg->param_area);
4318                         break;
4319                 }
4320                 case OP_ENDFINALLY:
4321                 case OP_ENDFILTER: {
4322                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4323
4324                         if (cfg->param_area)
4325                                 code = emit_addx_sp_imm (code, cfg->param_area);
4326
4327                         if (ins->opcode == OP_ENDFILTER && sreg1 != ARMREG_R0)
4328                                 arm_movx (code, ARMREG_R0, sreg1);
4329
4330                         /* Return to either after the branch in OP_CALL_HANDLER, or to the EH code */
4331                         code = emit_ldrx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4332                         arm_brx (code, ARMREG_LR);
4333                         break;
4334                 }
4335                 case OP_GET_EX_OBJ:
4336                         if (ins->dreg != ARMREG_R0)
4337                                 arm_movx (code, ins->dreg, ARMREG_R0);
4338                         break;
4339                 case OP_GC_SAFE_POINT: {
4340 #if defined (USE_COOP_GC)
4341                         guint8 *buf [1];
4342
4343                         arm_ldrx (code, ARMREG_IP1, ins->sreg1, 0);
4344                         /* Call it if it is non-null */
4345                         buf [0] = code;
4346                         arm_cbzx (code, ARMREG_IP1, 0);
4347                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
4348                         mono_arm_patch (buf [0], code, MONO_R_ARM64_CBZ);
4349 #endif
4350                         break;
4351                 }
4352
4353                 default:
4354                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
4355                         g_assert_not_reached ();
4356                 }
4357
4358                 if ((cfg->opt & MONO_OPT_BRANCH) && ((code - cfg->native_code - offset) > max_len)) {
4359                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4360                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
4361                         g_assert_not_reached ();
4362                 }
4363         }
4364
4365         /*
4366          * If the compiled code size is larger than the bcc displacement (19 bits signed),
4367          * insert branch islands between/inside basic blocks.
4368          */
4369         if (cfg->arch.cond_branch_islands)
4370                 code = emit_branch_island (cfg, code, start_offset);
4371
4372         cfg->code_len = code - cfg->native_code;
4373 }
4374
4375 static guint8*
4376 emit_move_args (MonoCompile *cfg, guint8 *code)
4377 {
4378         MonoInst *ins;
4379         CallInfo *cinfo;
4380         ArgInfo *ainfo;
4381         int i, part;
4382
4383         cinfo = cfg->arch.cinfo;
4384         g_assert (cinfo);
4385         for (i = 0; i < cinfo->nargs; ++i) {
4386                 ainfo = cinfo->args + i;
4387                 ins = cfg->args [i];
4388
4389                 if (ins->opcode == OP_REGVAR) {
4390                         switch (ainfo->storage) {
4391                         case ArgInIReg:
4392                                 arm_movx (code, ins->dreg, ainfo->reg);
4393                                 break;
4394                         case ArgOnStack:
4395                                 switch (ainfo->slot_size) {
4396                                 case 1:
4397                                         if (ainfo->sign)
4398                                                 code = emit_ldrsbx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4399                                         else
4400                                                 code = emit_ldrb (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4401                                         break;
4402                                 case 2:
4403                                         if (ainfo->sign)
4404                                                 code = emit_ldrshx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4405                                         else
4406                                                 code = emit_ldrh (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4407                                         break;
4408                                 case 4:
4409                                         if (ainfo->sign)
4410                                                 code = emit_ldrswx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4411                                         else
4412                                                 code = emit_ldrw (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4413                                         break;
4414                                 default:
4415                                         code = emit_ldrx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4416                                         break;
4417                                 }
4418                                 break;
4419                         default:
4420                                 g_assert_not_reached ();
4421                                 break;
4422                         }
4423                 } else {
4424                         if (ainfo->storage != ArgVtypeByRef && ainfo->storage != ArgVtypeByRefOnStack)
4425                                 g_assert (ins->opcode == OP_REGOFFSET);
4426
4427                         switch (ainfo->storage) {
4428                         case ArgInIReg:
4429                                 /* Stack slots for arguments have size 8 */
4430                                 code = emit_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4431                                 break;
4432                         case ArgInFReg:
4433                                 code = emit_strfpx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4434                                 break;
4435                         case ArgInFRegR4:
4436                                 code = emit_strfpw (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4437                                 break;
4438                         case ArgOnStack:
4439                         case ArgOnStackR4:
4440                         case ArgOnStackR8:
4441                         case ArgVtypeByRefOnStack:
4442                         case ArgVtypeOnStack:
4443                                 break;
4444                         case ArgVtypeByRef: {
4445                                 MonoInst *addr_arg = ins->inst_left;
4446
4447                                 if (ainfo->gsharedvt) {
4448                                         g_assert (ins->opcode == OP_GSHAREDVT_ARG_REGOFFSET);
4449                                         arm_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4450                                 } else {
4451                                         g_assert (ins->opcode == OP_VTARG_ADDR);
4452                                         g_assert (addr_arg->opcode == OP_REGOFFSET);
4453                                         arm_strx (code, ainfo->reg, addr_arg->inst_basereg, addr_arg->inst_offset);
4454                                 }
4455                                 break;
4456                         }
4457                         case ArgVtypeInIRegs:
4458                                 for (part = 0; part < ainfo->nregs; part ++) {
4459                                         code = emit_strx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + (part * 8));
4460                                 }
4461                                 break;
4462                         case ArgHFA:
4463                                 for (part = 0; part < ainfo->nregs; part ++) {
4464                                         if (ainfo->esize == 4)
4465                                                 code = emit_strfpw (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4466                                         else
4467                                                 code = emit_strfpx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4468                                 }
4469                                 break;
4470                         default:
4471                                 g_assert_not_reached ();
4472                                 break;
4473                         }
4474                 }
4475         }
4476
4477         return code;
4478 }
4479
4480 /*
4481  * emit_store_regarray:
4482  *
4483  *   Emit code to store the registers in REGS into the appropriate elements of
4484  * the register array at BASEREG+OFFSET.
4485  */
4486 static __attribute__ ((__warn_unused_result__)) guint8*
4487 emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4488 {
4489         int i;
4490
4491         for (i = 0; i < 32; ++i) {
4492                 if (regs & (1 << i)) {
4493                         if (i + 1 < 32 && (regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4494                                 arm_stpx (code, i, i + 1, basereg, offset + (i * 8));
4495                                 i++;
4496                         } else if (i == ARMREG_SP) {
4497                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4498                                 arm_strx (code, ARMREG_IP1, basereg, offset + (i * 8));
4499                         } else {
4500                                 arm_strx (code, i, basereg, offset + (i * 8));
4501                         }
4502                 }
4503         }
4504         return code;
4505 }
4506
4507 /*
4508  * emit_load_regarray:
4509  *
4510  *   Emit code to load the registers in REGS from the appropriate elements of
4511  * the register array at BASEREG+OFFSET.
4512  */
4513 static __attribute__ ((__warn_unused_result__)) guint8*
4514 emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4515 {
4516         int i;
4517
4518         for (i = 0; i < 32; ++i) {
4519                 if (regs & (1 << i)) {
4520                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4521                                 if (offset + (i * 8) < 500)
4522                                         arm_ldpx (code, i, i + 1, basereg, offset + (i * 8));
4523                                 else {
4524                                         code = emit_ldrx (code, i, basereg, offset + (i * 8));
4525                                         code = emit_ldrx (code, i + 1, basereg, offset + ((i + 1) * 8));
4526                                 }
4527                                 i++;
4528                         } else if (i == ARMREG_SP) {
4529                                 g_assert_not_reached ();
4530                         } else {
4531                                 code = emit_ldrx (code, i, basereg, offset + (i * 8));
4532                         }
4533                 }
4534         }
4535         return code;
4536 }
4537
4538 /*
4539  * emit_store_regset:
4540  *
4541  *   Emit code to store the registers in REGS into consecutive memory locations starting
4542  * at BASEREG+OFFSET.
4543  */
4544 static __attribute__ ((__warn_unused_result__)) guint8*
4545 emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4546 {
4547         int i, pos;
4548
4549         pos = 0;
4550         for (i = 0; i < 32; ++i) {
4551                 if (regs & (1 << i)) {
4552                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4553                                 arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4554                                 i++;
4555                                 pos++;
4556                         } else if (i == ARMREG_SP) {
4557                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4558                                 arm_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4559                         } else {
4560                                 arm_strx (code, i, basereg, offset + (pos * 8));
4561                         }
4562                         pos++;
4563                 }
4564         }
4565         return code;
4566 }
4567
4568 /*
4569  * emit_load_regset:
4570  *
4571  *   Emit code to load the registers in REGS from consecutive memory locations starting
4572  * at BASEREG+OFFSET.
4573  */
4574 static __attribute__ ((__warn_unused_result__)) guint8*
4575 emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset)
4576 {
4577         int i, pos;
4578
4579         pos = 0;
4580         for (i = 0; i < 32; ++i) {
4581                 if (regs & (1 << i)) {
4582                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4583                                 arm_ldpx (code, i, i + 1, basereg, offset + (pos * 8));
4584                                 i++;
4585                                 pos++;
4586                         } else if (i == ARMREG_SP) {
4587                                 g_assert_not_reached ();
4588                         } else {
4589                                 arm_ldrx (code, i, basereg, offset + (pos * 8));
4590                         }
4591                         pos++;
4592                 }
4593         }
4594         return code;
4595 }
4596
4597 __attribute__ ((__warn_unused_result__)) guint8*
4598 mono_arm_emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4599 {
4600         return emit_load_regarray (code, regs, basereg, offset);
4601 }
4602
4603 __attribute__ ((__warn_unused_result__)) guint8*
4604 mono_arm_emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4605 {
4606         return emit_store_regarray (code, regs, basereg, offset);
4607 }
4608
4609 __attribute__ ((__warn_unused_result__)) guint8*
4610 mono_arm_emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4611 {
4612         return emit_store_regset (code, regs, basereg, offset);
4613 }
4614
4615 /* Same as emit_store_regset, but emit unwind info too */
4616 /* CFA_OFFSET is the offset between the CFA and basereg */
4617 static __attribute__ ((__warn_unused_result__)) guint8*
4618 emit_store_regset_cfa (MonoCompile *cfg, guint8 *code, guint64 regs, int basereg, int offset, int cfa_offset, guint64 no_cfa_regset)
4619 {
4620         int i, j, pos, nregs;
4621         guint32 cfa_regset = regs & ~no_cfa_regset;
4622
4623         pos = 0;
4624         for (i = 0; i < 32; ++i) {
4625                 nregs = 1;
4626                 if (regs & (1 << i)) {
4627                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4628                                 if (offset < 256) {
4629                                         arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4630                                 } else {
4631                                         code = emit_strx (code, i, basereg, offset + (pos * 8));
4632                                         code = emit_strx (code, i + 1, basereg, offset + (pos * 8) + 8);
4633                                 }
4634                                 nregs = 2;
4635                         } else if (i == ARMREG_SP) {
4636                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4637                                 code = emit_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4638                         } else {
4639                                 code = emit_strx (code, i, basereg, offset + (pos * 8));
4640                         }
4641
4642                         for (j = 0; j < nregs; ++j) {
4643                                 if (cfa_regset & (1 << (i + j)))
4644                                         mono_emit_unwind_op_offset (cfg, code, i + j, (- cfa_offset) + offset + ((pos + j) * 8));
4645                         }
4646
4647                         i += nregs - 1;
4648                         pos += nregs;
4649                 }
4650         }
4651         return code;
4652 }
4653
4654 /*
4655  * emit_setup_lmf:
4656  *
4657  *   Emit code to initialize an LMF structure at LMF_OFFSET.
4658  * Clobbers ip0/ip1.
4659  */
4660 static guint8*
4661 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
4662 {
4663         /*
4664          * The LMF should contain all the state required to be able to reconstruct the machine state
4665          * at the current point of execution. Since the LMF is only read during EH, only callee
4666          * saved etc. registers need to be saved.
4667          * FIXME: Save callee saved fp regs, JITted code doesn't use them, but native code does, and they
4668          * need to be restored during EH.
4669          */
4670
4671         /* pc */
4672         arm_adrx (code, ARMREG_LR, code);
4673         code = emit_strx (code, ARMREG_LR, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, pc));
4674         /* gregs + fp + sp */
4675         /* Don't emit unwind info for sp/fp, they are already handled in the prolog */
4676         code = emit_store_regset_cfa (cfg, code, MONO_ARCH_LMF_REGS, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs), cfa_offset, (1 << ARMREG_FP) | (1 << ARMREG_SP));
4677
4678         return code;
4679 }
4680
4681 guint8 *
4682 mono_arch_emit_prolog (MonoCompile *cfg)
4683 {
4684         MonoMethod *method = cfg->method;
4685         MonoMethodSignature *sig;
4686         MonoBasicBlock *bb;
4687         guint8 *code;
4688         int cfa_offset, max_offset;
4689
4690         sig = mono_method_signature (method);
4691         cfg->code_size = 256 + sig->param_count * 64;
4692         code = cfg->native_code = g_malloc (cfg->code_size);
4693
4694         /* This can be unaligned */
4695         cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
4696
4697         /*
4698          * - Setup frame
4699          */
4700         cfa_offset = 0;
4701         mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, 0);
4702
4703         /* Setup frame */
4704         if (arm_is_ldpx_imm (-cfg->stack_offset)) {
4705                 arm_stpx_pre (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, -cfg->stack_offset);
4706         } else {
4707                 /* sp -= cfg->stack_offset */
4708                 /* This clobbers ip0/ip1 */
4709                 code = emit_subx_sp_imm (code, cfg->stack_offset);
4710                 arm_stpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
4711         }
4712         cfa_offset += cfg->stack_offset;
4713         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
4714         mono_emit_unwind_op_offset (cfg, code, ARMREG_FP, (- cfa_offset) + 0);
4715         mono_emit_unwind_op_offset (cfg, code, ARMREG_LR, (- cfa_offset) + 8);
4716         arm_movspx (code, ARMREG_FP, ARMREG_SP);
4717         mono_emit_unwind_op_def_cfa_reg (cfg, code, ARMREG_FP);
4718         if (cfg->param_area) {
4719                 /* The param area is below the frame pointer */
4720                 code = emit_subx_sp_imm (code, cfg->param_area);
4721         }
4722
4723         if (cfg->method->save_lmf) {
4724                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
4725         } else {
4726                 /* Save gregs */
4727                 code = emit_store_regset_cfa (cfg, code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset, cfa_offset, 0);
4728         }
4729
4730         /* Setup args reg */
4731         if (cfg->arch.args_reg) {
4732                 /* The register was already saved above */
4733                 code = emit_addx_imm (code, cfg->arch.args_reg, ARMREG_FP, cfg->stack_offset);
4734         }
4735
4736         /* Save return area addr received in R8 */
4737         if (cfg->vret_addr) {
4738                 MonoInst *ins = cfg->vret_addr;
4739
4740                 g_assert (ins->opcode == OP_REGOFFSET);
4741                 code = emit_strx (code, ARMREG_R8, ins->inst_basereg, ins->inst_offset);
4742         }
4743
4744         /* Save mrgctx received in MONO_ARCH_RGCTX_REG */
4745         if (cfg->rgctx_var) {
4746                 MonoInst *ins = cfg->rgctx_var;
4747
4748                 g_assert (ins->opcode == OP_REGOFFSET);
4749
4750                 code = emit_strx (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ins->inst_offset);
4751         }
4752
4753         /*
4754          * Move arguments to their registers/stack locations.
4755          */
4756         code = emit_move_args (cfg, code);
4757
4758         /* Initialize seq_point_info_var */
4759         if (cfg->arch.seq_point_info_var) {
4760                 MonoInst *ins = cfg->arch.seq_point_info_var;
4761
4762                 /* Initialize the variable from a GOT slot */
4763                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
4764                 g_assert (ins->opcode == OP_REGOFFSET);
4765                 code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4766
4767                 /* Initialize ss_tramp_var */
4768                 ins = cfg->arch.ss_tramp_var;
4769                 g_assert (ins->opcode == OP_REGOFFSET);
4770
4771                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP0, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr));
4772                 code = emit_strx (code, ARMREG_IP1, ins->inst_basereg, ins->inst_offset);
4773         } else {
4774                 MonoInst *ins;
4775
4776                 if (cfg->arch.ss_tramp_var) {
4777                         /* Initialize ss_tramp_var */
4778                         ins = cfg->arch.ss_tramp_var;
4779                         g_assert (ins->opcode == OP_REGOFFSET);
4780
4781                         code = emit_imm64 (code, ARMREG_IP0, (guint64)&ss_trampoline);
4782                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4783                 }
4784
4785                 if (cfg->arch.bp_tramp_var) {
4786                         /* Initialize bp_tramp_var */
4787                         ins = cfg->arch.bp_tramp_var;
4788                         g_assert (ins->opcode == OP_REGOFFSET);
4789
4790                         code = emit_imm64 (code, ARMREG_IP0, (guint64)bp_trampoline);
4791                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4792                 }
4793         }
4794
4795         max_offset = 0;
4796         if (cfg->opt & MONO_OPT_BRANCH) {
4797                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
4798                         MonoInst *ins;
4799                         bb->max_offset = max_offset;
4800
4801                         MONO_BB_FOR_EACH_INS (bb, ins) {
4802                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
4803                         }
4804                 }
4805         }
4806         if (max_offset > 0x3ffff * 4)
4807                 cfg->arch.cond_branch_islands = TRUE;
4808
4809         return code;
4810 }
4811
4812 static guint8*
4813 realloc_code (MonoCompile *cfg, int size)
4814 {
4815         while (cfg->code_len + size > (cfg->code_size - 16)) {
4816                 cfg->code_size *= 2;
4817                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
4818                 cfg->stat_code_reallocs++;
4819         }
4820         return cfg->native_code + cfg->code_len;
4821 }
4822
4823 void
4824 mono_arch_emit_epilog (MonoCompile *cfg)
4825 {
4826         CallInfo *cinfo;
4827         int max_epilog_size;
4828         guint8 *code;
4829         int i;
4830
4831         max_epilog_size = 16 + 20*4;
4832         code = realloc_code (cfg, max_epilog_size);
4833
4834         if (cfg->method->save_lmf) {
4835                 code = mono_arm_emit_load_regarray (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->lmf_var->inst_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs) - (MONO_ARCH_FIRST_LMF_REG * 8));
4836         } else {
4837                 /* Restore gregs */
4838                 code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4839         }
4840
4841         /* Load returned vtypes into registers if needed */
4842         cinfo = cfg->arch.cinfo;
4843         switch (cinfo->ret.storage) {
4844         case ArgVtypeInIRegs: {
4845                 MonoInst *ins = cfg->ret;
4846
4847                 for (i = 0; i < cinfo->ret.nregs; ++i)
4848                         code = emit_ldrx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + (i * 8));
4849                 break;
4850         }
4851         case ArgHFA: {
4852                 MonoInst *ins = cfg->ret;
4853
4854                 for (i = 0; i < cinfo->ret.nregs; ++i) {
4855                         if (cinfo->ret.esize == 4)
4856                                 code = emit_ldrfpw (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4857                         else
4858                                 code = emit_ldrfpx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4859                 }
4860                 break;
4861         }
4862         default:
4863                 break;
4864         }
4865
4866         /* Destroy frame */
4867         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4868
4869         arm_retx (code, ARMREG_LR);
4870
4871         g_assert (code - (cfg->native_code + cfg->code_len) < max_epilog_size);
4872
4873         cfg->code_len = code - cfg->native_code;
4874 }
4875
4876 void
4877 mono_arch_emit_exceptions (MonoCompile *cfg)
4878 {
4879         MonoJumpInfo *ji;
4880         MonoClass *exc_class;
4881         guint8 *code, *ip;
4882         guint8* exc_throw_pos [MONO_EXC_INTRINS_NUM];
4883         guint8 exc_throw_found [MONO_EXC_INTRINS_NUM];
4884         int i, id, size = 0;
4885
4886         for (i = 0; i < MONO_EXC_INTRINS_NUM; i++) {
4887                 exc_throw_pos [i] = NULL;
4888                 exc_throw_found [i] = 0;
4889         }
4890
4891         for (ji = cfg->patch_info; ji; ji = ji->next) {
4892                 if (ji->type == MONO_PATCH_INFO_EXC) {
4893                         i = mini_exception_id_by_name (ji->data.target);
4894                         if (!exc_throw_found [i]) {
4895                                 size += 32;
4896                                 exc_throw_found [i] = TRUE;
4897                         }
4898                 }
4899         }
4900
4901         code = realloc_code (cfg, size);
4902
4903         /* Emit code to raise corlib exceptions */
4904         for (ji = cfg->patch_info; ji; ji = ji->next) {
4905                 if (ji->type != MONO_PATCH_INFO_EXC)
4906                         continue;
4907
4908                 ip = cfg->native_code + ji->ip.i;
4909
4910                 id = mini_exception_id_by_name (ji->data.target);
4911
4912                 if (exc_throw_pos [id]) {
4913                         /* ip points to the bcc () in OP_COND_EXC_... */
4914                         arm_patch_rel (ip, exc_throw_pos [id], ji->relocation);
4915                         ji->type = MONO_PATCH_INFO_NONE;
4916                         continue;
4917                 }
4918
4919                 exc_throw_pos [id] = code;
4920                 arm_patch_rel (ip, code, ji->relocation);
4921
4922                 /* We are being branched to from the code generated by emit_cond_exc (), the pc is in ip1 */
4923
4924                 /* r0 = type token */
4925                 exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", ji->data.name);
4926                 code = emit_imm (code, ARMREG_R0, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
4927                 /* r1 = throw ip */
4928                 arm_movx (code, ARMREG_R1, ARMREG_IP1);
4929                 /* Branch to the corlib exception throwing trampoline */
4930                 ji->ip.i = code - cfg->native_code;
4931                 ji->type = MONO_PATCH_INFO_INTERNAL_METHOD;
4932                 ji->data.name = "mono_arch_throw_corlib_exception";
4933                 ji->relocation = MONO_R_ARM64_BL;
4934                 arm_bl (code, 0);
4935                 cfg->thunk_area += THUNK_SIZE;
4936         }
4937
4938         cfg->code_len = code - cfg->native_code;
4939
4940         g_assert (cfg->code_len < cfg->code_size);
4941 }
4942
4943 MonoInst*
4944 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
4945 {
4946         return NULL;
4947 }
4948
4949 gboolean
4950 mono_arch_print_tree (MonoInst *tree, int arity)
4951 {
4952         return FALSE;
4953 }
4954
4955 guint32
4956 mono_arch_get_patch_offset (guint8 *code)
4957 {
4958         return 0;
4959 }
4960
4961 gpointer
4962 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
4963                                                                 gpointer fail_tramp)
4964 {
4965         int i, buf_len, imt_reg;
4966         guint8 *buf, *code;
4967
4968 #if DEBUG_IMT
4969         printf ("building IMT trampoline for class %s %s entries %d code size %d code at %p end %p vtable %p\n", vtable->klass->name_space, vtable->klass->name, count, size, start, ((guint8*)start) + size, vtable);
4970         for (i = 0; i < count; ++i) {
4971                 MonoIMTCheckItem *item = imt_entries [i];
4972                 printf ("method %d (%p) %s vtable slot %p is_equals %d chunk size %d\n", i, item->key, item->key->name, &vtable->vtable [item->value.vtable_slot], item->is_equals, item->chunk_size);
4973         }
4974 #endif
4975
4976         buf_len = 0;
4977         for (i = 0; i < count; ++i) {
4978                 MonoIMTCheckItem *item = imt_entries [i];
4979                 if (item->is_equals) {
4980                         gboolean fail_case = !item->check_target_idx && fail_tramp;
4981
4982                         if (item->check_target_idx || fail_case) {
4983                                 if (!item->compare_done || fail_case) {
4984                                         buf_len += 4 * 4 + 4;
4985                                 }
4986                                 buf_len += 4;
4987                                 if (item->has_target_code) {
4988                                         buf_len += 5 * 4;
4989                                 } else {
4990                                         buf_len += 6 * 4;
4991                                 }
4992                                 if (fail_case) {
4993                                         buf_len += 5 * 4;
4994                                 }
4995                         } else {
4996                                 buf_len += 6 * 4;
4997                         }
4998                 } else {
4999                         buf_len += 6 * 4;
5000                 }
5001         }
5002
5003         if (fail_tramp)
5004                 buf = mono_method_alloc_generic_virtual_trampoline (domain, buf_len);
5005         else
5006                 buf = mono_domain_code_reserve (domain, buf_len);
5007         code = buf;
5008
5009         /*
5010          * We are called by JITted code, which passes in the IMT argument in
5011          * MONO_ARCH_RGCTX_REG (r27). We need to preserve all caller saved regs
5012          * except ip0/ip1.
5013          */
5014         imt_reg = MONO_ARCH_RGCTX_REG;
5015         for (i = 0; i < count; ++i) {
5016                 MonoIMTCheckItem *item = imt_entries [i];
5017
5018                 item->code_target = code;
5019
5020                 if (item->is_equals) {
5021                         /*
5022                          * Check the imt argument against item->key, if equals, jump to either
5023                          * item->value.target_code or to vtable [item->value.vtable_slot].
5024                          * If fail_tramp is set, jump to it if not-equals.
5025                          */
5026                         gboolean fail_case = !item->check_target_idx && fail_tramp;
5027
5028                         if (item->check_target_idx || fail_case) {
5029                                 /* Compare imt_reg with item->key */
5030                                 if (!item->compare_done || fail_case) {
5031                                         // FIXME: Optimize this
5032                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
5033                                         arm_cmpx (code, imt_reg, ARMREG_IP0);
5034                                 }
5035                                 item->jmp_code = code;
5036                                 arm_bcc (code, ARMCOND_NE, 0);
5037                                 /* Jump to target if equals */
5038                                 if (item->has_target_code) {
5039                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->value.target_code);
5040                                         arm_brx (code, ARMREG_IP0);
5041                                 } else {
5042                                         guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
5043
5044                                         code = emit_imm64 (code, ARMREG_IP0, imm);
5045                                         arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5046                                         arm_brx (code, ARMREG_IP0);
5047                                 }
5048
5049                                 if (fail_case) {
5050                                         arm_patch_rel (item->jmp_code, code, MONO_R_ARM64_BCC);
5051                                         item->jmp_code = NULL;
5052                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)fail_tramp);
5053                                         arm_brx (code, ARMREG_IP0);
5054                                 }
5055                         } else {
5056                                 guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
5057
5058                                 code = emit_imm64 (code, ARMREG_IP0, imm);
5059                                 arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5060                                 arm_brx (code, ARMREG_IP0);
5061                         }
5062                 } else {
5063                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
5064                         arm_cmpx (code, imt_reg, ARMREG_IP0);
5065                         item->jmp_code = code;
5066                         arm_bcc (code, ARMCOND_HS, 0);
5067                 }
5068         }
5069         /* Patch the branches */
5070         for (i = 0; i < count; ++i) {
5071                 MonoIMTCheckItem *item = imt_entries [i];
5072                 if (item->jmp_code && item->check_target_idx)
5073                         arm_patch_rel (item->jmp_code, imt_entries [item->check_target_idx]->code_target, MONO_R_ARM64_BCC);
5074         }
5075
5076         g_assert ((code - buf) < buf_len);
5077
5078         mono_arch_flush_icache (buf, code - buf);
5079
5080         return buf;
5081 }
5082
5083 GSList *
5084 mono_arch_get_trampolines (gboolean aot)
5085 {
5086         return mono_arm_get_exception_trampolines (aot);
5087 }
5088
5089 #else /* DISABLE_JIT */
5090
5091 gpointer
5092 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5093                                                                 gpointer fail_tramp)
5094 {
5095         g_assert_not_reached ();
5096         return NULL;
5097 }
5098
5099 #endif /* !DISABLE_JIT */
5100
5101 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
5102
5103 void
5104 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
5105 {
5106         guint8 *code = ip;
5107         guint32 native_offset = ip - (guint8*)ji->code_start;
5108
5109         if (ji->from_aot) {
5110                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5111
5112                 g_assert (native_offset % 4 == 0);
5113                 g_assert (info->bp_addrs [native_offset / 4] == 0);
5114                 info->bp_addrs [native_offset / 4] = mini_get_breakpoint_trampoline ();
5115         } else {
5116                 /* ip points to an ldrx */
5117                 code += 4;
5118                 arm_blrx (code, ARMREG_IP0);
5119                 mono_arch_flush_icache (ip, code - ip);
5120         }
5121 }
5122
5123 void
5124 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
5125 {
5126         guint8 *code = ip;
5127
5128         if (ji->from_aot) {
5129                 guint32 native_offset = ip - (guint8*)ji->code_start;
5130                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5131
5132                 g_assert (native_offset % 4 == 0);
5133                 info->bp_addrs [native_offset / 4] = NULL;
5134         } else {
5135                 /* ip points to an ldrx */
5136                 code += 4;
5137                 arm_nop (code);
5138                 mono_arch_flush_icache (ip, code - ip);
5139         }
5140 }
5141
5142 void
5143 mono_arch_start_single_stepping (void)
5144 {
5145         ss_trampoline = mini_get_single_step_trampoline ();
5146 }
5147
5148 void
5149 mono_arch_stop_single_stepping (void)
5150 {
5151         ss_trampoline = NULL;
5152 }
5153
5154 gboolean
5155 mono_arch_is_single_step_event (void *info, void *sigctx)
5156 {
5157         /* We use soft breakpoints on arm64 */
5158         return FALSE;
5159 }
5160
5161 gboolean
5162 mono_arch_is_breakpoint_event (void *info, void *sigctx)
5163 {
5164         /* We use soft breakpoints on arm64 */
5165         return FALSE;
5166 }
5167
5168 void
5169 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
5170 {
5171         g_assert_not_reached ();
5172 }
5173
5174 void
5175 mono_arch_skip_single_step (MonoContext *ctx)
5176 {
5177         g_assert_not_reached ();
5178 }
5179
5180 gpointer
5181 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
5182 {
5183         SeqPointInfo *info;
5184         MonoJitInfo *ji;
5185
5186         // FIXME: Add a free function
5187
5188         mono_domain_lock (domain);
5189         info = g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
5190                                                                 code);
5191         mono_domain_unlock (domain);
5192
5193         if (!info) {
5194                 ji = mono_jit_info_table_find (domain, (char*)code);
5195                 g_assert (ji);
5196
5197                 info = g_malloc0 (sizeof (SeqPointInfo) + (ji->code_size / 4) * sizeof(guint8*));
5198
5199                 info->ss_tramp_addr = &ss_trampoline;
5200
5201                 mono_domain_lock (domain);
5202                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
5203                                                          code, info);
5204                 mono_domain_unlock (domain);
5205         }
5206
5207         return info;
5208 }
5209
5210 void
5211 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
5212 {
5213         ext->lmf.previous_lmf = prev_lmf;
5214         /* Mark that this is a MonoLMFExt */
5215         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
5216         ext->lmf.gregs [MONO_ARCH_LMF_REG_SP] = (gssize)ext;
5217 }
5218
5219 #endif /* MONO_ARCH_SOFT_DEBUG_SUPPORTED */
5220
5221 gboolean
5222 mono_arch_opcode_supported (int opcode)
5223 {
5224         switch (opcode) {
5225         case OP_ATOMIC_ADD_I4:
5226         case OP_ATOMIC_ADD_I8:
5227         case OP_ATOMIC_EXCHANGE_I4:
5228         case OP_ATOMIC_EXCHANGE_I8:
5229         case OP_ATOMIC_CAS_I4:
5230         case OP_ATOMIC_CAS_I8:
5231         case OP_ATOMIC_LOAD_I1:
5232         case OP_ATOMIC_LOAD_I2:
5233         case OP_ATOMIC_LOAD_I4:
5234         case OP_ATOMIC_LOAD_I8:
5235         case OP_ATOMIC_LOAD_U1:
5236         case OP_ATOMIC_LOAD_U2:
5237         case OP_ATOMIC_LOAD_U4:
5238         case OP_ATOMIC_LOAD_U8:
5239         case OP_ATOMIC_LOAD_R4:
5240         case OP_ATOMIC_LOAD_R8:
5241         case OP_ATOMIC_STORE_I1:
5242         case OP_ATOMIC_STORE_I2:
5243         case OP_ATOMIC_STORE_I4:
5244         case OP_ATOMIC_STORE_I8:
5245         case OP_ATOMIC_STORE_U1:
5246         case OP_ATOMIC_STORE_U2:
5247         case OP_ATOMIC_STORE_U4:
5248         case OP_ATOMIC_STORE_U8:
5249         case OP_ATOMIC_STORE_R4:
5250         case OP_ATOMIC_STORE_R8:
5251                 return TRUE;
5252         default:
5253                 return FALSE;
5254         }
5255 }
5256
5257 CallInfo*
5258 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
5259 {
5260         return get_call_info (mp, sig);
5261 }
5262
5263 gpointer
5264 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
5265 {
5266         gpointer *lr_loc;
5267         char *old_value;
5268         char *bp;
5269
5270         /*Load the spvar*/
5271         bp = MONO_CONTEXT_GET_BP (ctx);
5272         lr_loc = (gpointer*)(bp + clause->exvar_offset);
5273
5274         old_value = *lr_loc;
5275         if ((char*)old_value < (char*)ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
5276                 return old_value;
5277
5278         *lr_loc = new_value;
5279
5280         return old_value;
5281 }