mono/mini/mini-arm64.c

   1 /*
   2  * mini-arm64.c: ARM64 backend for the Mono code generator
   3  *
   4  * Copyright 2013 Xamarin, Inc (http://www.xamarin.com)
   5  *
   6  * Based on mini-arm.c:
   7  *
   8  * Authors:
   9  *   Paolo Molaro (lupus@ximian.com)
  10  *   Dietmar Maurer (dietmar@ximian.com)
  11  *
  12  * (C) 2003 Ximian, Inc.
  13  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  14  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  15  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  16  */
  17
  18 #include "mini.h"
  19 #include "cpu-arm64.h"
  20 #include "ir-emit.h"
  21
  22 #include <mono/arch/arm64/arm64-codegen.h>
  23 #include <mono/utils/mono-mmap.h>
  24 #include <mono/utils/mono-memory-model.h>
  25 #include <mono/metadata/abi-details.h>
  26
  27 /*
  28  * Documentation:
  29  *
  30  * - ARM(R) Architecture Reference Manual, ARMv8, for ARMv8-A architecture profile (DDI0487A_a_armv8_arm.pdf)
  31  * - Procedure Call Standard for the ARM 64-bit Architecture (AArch64) (IHI0055B_aapcs64.pdf)
  32  * - ELF for the ARM 64-bit Architecture (IHI0056B_aaelf64.pdf)
  33  *
  34  * Register usage:
  35  * - ip0/ip1/lr are used as temporary registers
  36  * - r27 is used as the rgctx/imt register
  37  * - r28 is used to access arguments passed on the stack
  38  * - d15/d16 are used as fp temporary registers
  39  */
  40
  41 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  42
  43 #define FP_TEMP_REG ARMREG_D16
  44 #define FP_TEMP_REG2 ARMREG_D17
  45
  46 #define THUNK_SIZE (4 * 4)
  47
  48 /* The single step trampoline */
  49 static gpointer ss_trampoline;
  50
  51 /* The breakpoint trampoline */
  52 static gpointer bp_trampoline;
  53
  54 static gboolean ios_abi;
  55
  56 static __attribute__((warn_unused_result)) guint8* emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset);
  57
  58 const char*
  59 mono_arch_regname (int reg)
  60 {
  61         static const char * rnames[] = {
  62                 "r0", "r1", "r2", "r3", "r4", "r5", "r6", "r7", "r8", "r9",
  63                 "r10", "r11", "r12", "r13", "r14", "r15", "r16", "r17", "r18", "r19",
  64                 "r20", "r21", "r22", "r23", "r24", "r25", "r26", "r27", "r28", "fp",
  65                 "lr", "sp"
  66         };
  67         if (reg >= 0 && reg < 32)
  68                 return rnames [reg];
  69         return "unknown";
  70 }
  71
  72 const char*
  73 mono_arch_fregname (int reg)
  74 {
  75         static const char * rnames[] = {
  76                 "d0", "d1", "d2", "d3", "d4", "d5", "d6", "d7", "d8", "d9",
  77                 "d10", "d11", "d12", "d13", "d14", "d15", "d16", "d17", "d18", "d19",
  78                 "d20", "d21", "d22", "d23", "d24", "d25", "d26", "d27", "d28", "d29",
  79                 "d30", "d31"
  80         };
  81         if (reg >= 0 && reg < 32)
  82                 return rnames [reg];
  83         return "unknown fp";
  84 }
  85
  86 int
  87 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
  88 {
  89         NOT_IMPLEMENTED;
  90         return 0;
  91 }
  92
  93 #define MAX_ARCH_DELEGATE_PARAMS 7
  94
  95 static gpointer
  96 get_delegate_invoke_impl (gboolean has_target, gboolean param_count, guint32 *code_size)
  97 {
  98         guint8 *code, *start;
  99
 100         if (has_target) {
 101                 start = code = mono_global_codeman_reserve (12);
 102
 103                 /* Replace the this argument with the target */
 104                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 105                 arm_ldrx (code, ARMREG_R0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, target));
 106                 arm_brx (code, ARMREG_IP0);
 107
 108                 g_assert ((code - start) <= 12);
 109
 110                 mono_arch_flush_icache (start, 12);
 111         } else {
 112                 int size, i;
 113
 114                 size = 8 + param_count * 4;
 115                 start = code = mono_global_codeman_reserve (size);
 116
 117                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 118                 /* slide down the arguments */
 119                 for (i = 0; i < param_count; ++i)
 120                         arm_movx (code, i, i + 1);
 121                 arm_brx (code, ARMREG_IP0);
 122
 123                 g_assert ((code - start) <= size);
 124
 125                 mono_arch_flush_icache (start, size);
 126         }
 127
 128         if (code_size)
 129                 *code_size = code - start;
 130
 131         return start;
 132 }
 133
 134 /*
 135  * mono_arch_get_delegate_invoke_impls:
 136  *
 137  *   Return a list of MonoAotTrampInfo structures for the delegate invoke impl
 138  * trampolines.
 139  */
 140 GSList*
 141 mono_arch_get_delegate_invoke_impls (void)
 142 {
 143         GSList *res = NULL;
 144         guint8 *code;
 145         guint32 code_len;
 146         int i;
 147         char *tramp_name;
 148
 149         code = get_delegate_invoke_impl (TRUE, 0, &code_len);
 150         res = g_slist_prepend (res, mono_tramp_info_create ("delegate_invoke_impl_has_target", code, code_len, NULL, NULL));
 151
 152         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
 153                 code = get_delegate_invoke_impl (FALSE, i, &code_len);
 154                 tramp_name = g_strdup_printf ("delegate_invoke_impl_target_%d", i);
 155                 res = g_slist_prepend (res, mono_tramp_info_create (tramp_name, code, code_len, NULL, NULL));
 156                 g_free (tramp_name);
 157         }
 158
 159         return res;
 160 }
 161
 162 gpointer
 163 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
 164 {
 165         guint8 *code, *start;
 166
 167         /*
 168          * vtypes are returned in registers, or using the dedicated r8 register, so
 169          * they can be supported by delegate invokes.
 170          */
 171
 172         if (has_target) {
 173                 static guint8* cached = NULL;
 174
 175                 if (cached)
 176                         return cached;
 177
 178                 if (mono_aot_only)
 179                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
 180                 else
 181                         start = get_delegate_invoke_impl (TRUE, 0, NULL);
 182                 mono_memory_barrier ();
 183                 cached = start;
 184                 return cached;
 185         } else {
 186                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
 187                 int i;
 188
 189                 if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
 190                         return NULL;
 191                 for (i = 0; i < sig->param_count; ++i)
 192                         if (!mono_is_regsize_var (sig->params [i]))
 193                                 return NULL;
 194
 195                 code = cache [sig->param_count];
 196                 if (code)
 197                         return code;
 198
 199                 if (mono_aot_only) {
 200                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
 201                         start = mono_aot_get_trampoline (name);
 202                         g_free (name);
 203                 } else {
 204                         start = get_delegate_invoke_impl (FALSE, sig->param_count, NULL);
 205                 }
 206                 mono_memory_barrier ();
 207                 cache [sig->param_count] = start;
 208                 return start;
 209         }
 210
 211         return NULL;
 212 }
 213
 214 gpointer
 215 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
 216 {
 217         return NULL;
 218 }
 219
 220 gpointer
 221 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
 222 {
 223         return (gpointer)regs [ARMREG_R0];
 224 }
 225
 226 void
 227 mono_arch_cpu_init (void)
 228 {
 229 }
 230
 231 void
 232 mono_arch_init (void)
 233 {
 234         mono_aot_register_jit_icall ("mono_arm_throw_exception", mono_arm_throw_exception);
 235         mono_aot_register_jit_icall ("mono_arm_resume_unwind", mono_arm_resume_unwind);
 236
 237         if (!mono_aot_only)
 238                 bp_trampoline = mini_get_breakpoint_trampoline ();
 239
 240         mono_arm_gsharedvt_init ();
 241
 242 #if defined(TARGET_IOS)
 243         ios_abi = TRUE;
 244 #endif
 245 }
 246
 247 void
 248 mono_arch_cleanup (void)
 249 {
 250 }
 251
 252 guint32
 253 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 254 {
 255         *exclude_mask = 0;
 256         return 0;
 257 }
 258
 259 guint32
 260 mono_arch_cpu_enumerate_simd_versions (void)
 261 {
 262         return 0;
 263 }
 264
 265 void
 266 mono_arch_register_lowlevel_calls (void)
 267 {
 268 }
 269
 270 void
 271 mono_arch_finish_init (void)
 272 {
 273 }
 274
 275 /* The maximum length is 2 instructions */
 276 static guint8*
 277 emit_imm (guint8 *code, int dreg, int imm)
 278 {
 279         // FIXME: Optimize this
 280         if (imm < 0) {
 281                 gint64 limm = imm;
 282                 arm_movnx (code, dreg, (~limm) & 0xffff, 0);
 283                 arm_movkx (code, dreg, (limm >> 16) & 0xffff, 16);
 284         } else {
 285                 arm_movzx (code, dreg, imm & 0xffff, 0);
 286                 if (imm >> 16)
 287                         arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 288         }
 289
 290         return code;
 291 }
 292
 293 /* The maximum length is 4 instructions */
 294 static guint8*
 295 emit_imm64 (guint8 *code, int dreg, guint64 imm)
 296 {
 297         // FIXME: Optimize this
 298         arm_movzx (code, dreg, imm & 0xffff, 0);
 299         if ((imm >> 16) & 0xffff)
 300                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 301         if ((imm >> 32) & 0xffff)
 302                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 303         if ((imm >> 48) & 0xffff)
 304                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 305
 306         return code;
 307 }
 308
 309 guint8*
 310 mono_arm_emit_imm64 (guint8 *code, int dreg, gint64 imm)
 311 {
 312         return emit_imm64 (code, dreg, imm);
 313 }
 314
 315 /*
 316  * emit_imm_template:
 317  *
 318  *   Emit a patchable code sequence for constructing a 64 bit immediate.
 319  */
 320 static guint8*
 321 emit_imm64_template (guint8 *code, int dreg)
 322 {
 323         arm_movzx (code, dreg, 0, 0);
 324         arm_movkx (code, dreg, 0, 16);
 325         arm_movkx (code, dreg, 0, 32);
 326         arm_movkx (code, dreg, 0, 48);
 327
 328         return code;
 329 }
 330
 331 static inline __attribute__((warn_unused_result)) guint8*
 332 emit_addw_imm (guint8 *code, int dreg, int sreg, int imm)
 333 {
 334         if (!arm_is_arith_imm (imm)) {
 335                 code = emit_imm (code, ARMREG_LR, imm);
 336                 arm_addw (code, dreg, sreg, ARMREG_LR);
 337         } else {
 338                 arm_addw_imm (code, dreg, sreg, imm);
 339         }
 340         return code;
 341 }
 342
 343 static inline __attribute__((warn_unused_result)) guint8*
 344 emit_addx_imm (guint8 *code, int dreg, int sreg, int imm)
 345 {
 346         if (!arm_is_arith_imm (imm)) {
 347                 code = emit_imm (code, ARMREG_LR, imm);
 348                 arm_addx (code, dreg, sreg, ARMREG_LR);
 349         } else {
 350                 arm_addx_imm (code, dreg, sreg, imm);
 351         }
 352         return code;
 353 }
 354
 355 static inline __attribute__((warn_unused_result)) guint8*
 356 emit_subw_imm (guint8 *code, int dreg, int sreg, int imm)
 357 {
 358         if (!arm_is_arith_imm (imm)) {
 359                 code = emit_imm (code, ARMREG_LR, imm);
 360                 arm_subw (code, dreg, sreg, ARMREG_LR);
 361         } else {
 362                 arm_subw_imm (code, dreg, sreg, imm);
 363         }
 364         return code;
 365 }
 366
 367 static inline __attribute__((warn_unused_result)) guint8*
 368 emit_subx_imm (guint8 *code, int dreg, int sreg, int imm)
 369 {
 370         if (!arm_is_arith_imm (imm)) {
 371                 code = emit_imm (code, ARMREG_LR, imm);
 372                 arm_subx (code, dreg, sreg, ARMREG_LR);
 373         } else {
 374                 arm_subx_imm (code, dreg, sreg, imm);
 375         }
 376         return code;
 377 }
 378
 379 /* Emit sp+=imm. Clobbers ip0/ip1 */
 380 static inline __attribute__((warn_unused_result)) guint8*
 381 emit_addx_sp_imm (guint8 *code, int imm)
 382 {
 383         code = emit_imm (code, ARMREG_IP0, imm);
 384         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 385         arm_addx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 386         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 387         return code;
 388 }
 389
 390 /* Emit sp-=imm. Clobbers ip0/ip1 */
 391 static inline __attribute__((warn_unused_result)) guint8*
 392 emit_subx_sp_imm (guint8 *code, int imm)
 393 {
 394         code = emit_imm (code, ARMREG_IP0, imm);
 395         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 396         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 397         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 398         return code;
 399 }
 400
 401 static inline __attribute__((warn_unused_result)) guint8*
 402 emit_andw_imm (guint8 *code, int dreg, int sreg, int imm)
 403 {
 404         // FIXME:
 405         code = emit_imm (code, ARMREG_LR, imm);
 406         arm_andw (code, dreg, sreg, ARMREG_LR);
 407
 408         return code;
 409 }
 410
 411 static inline __attribute__((warn_unused_result)) guint8*
 412 emit_andx_imm (guint8 *code, int dreg, int sreg, int imm)
 413 {
 414         // FIXME:
 415         code = emit_imm (code, ARMREG_LR, imm);
 416         arm_andx (code, dreg, sreg, ARMREG_LR);
 417
 418         return code;
 419 }
 420
 421 static inline __attribute__((warn_unused_result)) guint8*
 422 emit_orrw_imm (guint8 *code, int dreg, int sreg, int imm)
 423 {
 424         // FIXME:
 425         code = emit_imm (code, ARMREG_LR, imm);
 426         arm_orrw (code, dreg, sreg, ARMREG_LR);
 427
 428         return code;
 429 }
 430
 431 static inline __attribute__((warn_unused_result)) guint8*
 432 emit_orrx_imm (guint8 *code, int dreg, int sreg, int imm)
 433 {
 434         // FIXME:
 435         code = emit_imm (code, ARMREG_LR, imm);
 436         arm_orrx (code, dreg, sreg, ARMREG_LR);
 437
 438         return code;
 439 }
 440
 441 static inline __attribute__((warn_unused_result)) guint8*
 442 emit_eorw_imm (guint8 *code, int dreg, int sreg, int imm)
 443 {
 444         // FIXME:
 445         code = emit_imm (code, ARMREG_LR, imm);
 446         arm_eorw (code, dreg, sreg, ARMREG_LR);
 447
 448         return code;
 449 }
 450
 451 static inline __attribute__((warn_unused_result)) guint8*
 452 emit_eorx_imm (guint8 *code, int dreg, int sreg, int imm)
 453 {
 454         // FIXME:
 455         code = emit_imm (code, ARMREG_LR, imm);
 456         arm_eorx (code, dreg, sreg, ARMREG_LR);
 457
 458         return code;
 459 }
 460
 461 static inline __attribute__((warn_unused_result)) guint8*
 462 emit_cmpw_imm (guint8 *code, int sreg, int imm)
 463 {
 464         if (imm == 0) {
 465                 arm_cmpw (code, sreg, ARMREG_RZR);
 466         } else {
 467                 // FIXME:
 468                 code = emit_imm (code, ARMREG_LR, imm);
 469                 arm_cmpw (code, sreg, ARMREG_LR);
 470         }
 471
 472         return code;
 473 }
 474
 475 static inline __attribute__((warn_unused_result)) guint8*
 476 emit_cmpx_imm (guint8 *code, int sreg, int imm)
 477 {
 478         if (imm == 0) {
 479                 arm_cmpx (code, sreg, ARMREG_RZR);
 480         } else {
 481                 // FIXME:
 482                 code = emit_imm (code, ARMREG_LR, imm);
 483                 arm_cmpx (code, sreg, ARMREG_LR);
 484         }
 485
 486         return code;
 487 }
 488
 489 static inline __attribute__((warn_unused_result)) guint8*
 490 emit_strb (guint8 *code, int rt, int rn, int imm)
 491 {
 492         if (arm_is_strb_imm (imm)) {
 493                 arm_strb (code, rt, rn, imm);
 494         } else {
 495                 g_assert (rt != ARMREG_IP0);
 496                 g_assert (rn != ARMREG_IP0);
 497                 code = emit_imm (code, ARMREG_IP0, imm);
 498                 arm_strb_reg (code, rt, rn, ARMREG_IP0);
 499         }
 500         return code;
 501 }
 502
 503 static inline __attribute__((warn_unused_result)) guint8*
 504 emit_strh (guint8 *code, int rt, int rn, int imm)
 505 {
 506         if (arm_is_strh_imm (imm)) {
 507                 arm_strh (code, rt, rn, imm);
 508         } else {
 509                 g_assert (rt != ARMREG_IP0);
 510                 g_assert (rn != ARMREG_IP0);
 511                 code = emit_imm (code, ARMREG_IP0, imm);
 512                 arm_strh_reg (code, rt, rn, ARMREG_IP0);
 513         }
 514         return code;
 515 }
 516
 517 static inline __attribute__((warn_unused_result)) guint8*
 518 emit_strw (guint8 *code, int rt, int rn, int imm)
 519 {
 520         if (arm_is_strw_imm (imm)) {
 521                 arm_strw (code, rt, rn, imm);
 522         } else {
 523                 g_assert (rt != ARMREG_IP0);
 524                 g_assert (rn != ARMREG_IP0);
 525                 code = emit_imm (code, ARMREG_IP0, imm);
 526                 arm_strw_reg (code, rt, rn, ARMREG_IP0);
 527         }
 528         return code;
 529 }
 530
 531 static inline __attribute__((warn_unused_result)) guint8*
 532 emit_strfpw (guint8 *code, int rt, int rn, int imm)
 533 {
 534         if (arm_is_strw_imm (imm)) {
 535                 arm_strfpw (code, rt, rn, imm);
 536         } else {
 537                 g_assert (rn != ARMREG_IP0);
 538                 code = emit_imm (code, ARMREG_IP0, imm);
 539                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 540                 arm_strfpw (code, rt, ARMREG_IP0, 0);
 541         }
 542         return code;
 543 }
 544
 545 static inline __attribute__((warn_unused_result)) guint8*
 546 emit_strfpx (guint8 *code, int rt, int rn, int imm)
 547 {
 548         if (arm_is_strx_imm (imm)) {
 549                 arm_strfpx (code, rt, rn, imm);
 550         } else {
 551                 g_assert (rn != ARMREG_IP0);
 552                 code = emit_imm (code, ARMREG_IP0, imm);
 553                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 554                 arm_strfpx (code, rt, ARMREG_IP0, 0);
 555         }
 556         return code;
 557 }
 558
 559 static inline __attribute__((warn_unused_result)) guint8*
 560 emit_strx (guint8 *code, int rt, int rn, int imm)
 561 {
 562         if (arm_is_strx_imm (imm)) {
 563                 arm_strx (code, rt, rn, imm);
 564         } else {
 565                 g_assert (rt != ARMREG_IP0);
 566                 g_assert (rn != ARMREG_IP0);
 567                 code = emit_imm (code, ARMREG_IP0, imm);
 568                 arm_strx_reg (code, rt, rn, ARMREG_IP0);
 569         }
 570         return code;
 571 }
 572
 573 static inline __attribute__((warn_unused_result)) guint8*
 574 emit_ldrb (guint8 *code, int rt, int rn, int imm)
 575 {
 576         if (arm_is_pimm12_scaled (imm, 1)) {
 577                 arm_ldrb (code, rt, rn, imm);
 578         } else {
 579                 g_assert (rt != ARMREG_IP0);
 580                 g_assert (rn != ARMREG_IP0);
 581                 code = emit_imm (code, ARMREG_IP0, imm);
 582                 arm_ldrb_reg (code, rt, rn, ARMREG_IP0);
 583         }
 584         return code;
 585 }
 586
 587 static inline __attribute__((warn_unused_result)) guint8*
 588 emit_ldrsbx (guint8 *code, int rt, int rn, int imm)
 589 {
 590         if (arm_is_pimm12_scaled (imm, 1)) {
 591                 arm_ldrsbx (code, rt, rn, imm);
 592         } else {
 593                 g_assert (rt != ARMREG_IP0);
 594                 g_assert (rn != ARMREG_IP0);
 595                 code = emit_imm (code, ARMREG_IP0, imm);
 596                 arm_ldrsbx_reg (code, rt, rn, ARMREG_IP0);
 597         }
 598         return code;
 599 }
 600
 601 static inline __attribute__((warn_unused_result)) guint8*
 602 emit_ldrh (guint8 *code, int rt, int rn, int imm)
 603 {
 604         if (arm_is_pimm12_scaled (imm, 2)) {
 605                 arm_ldrh (code, rt, rn, imm);
 606         } else {
 607                 g_assert (rt != ARMREG_IP0);
 608                 g_assert (rn != ARMREG_IP0);
 609                 code = emit_imm (code, ARMREG_IP0, imm);
 610                 arm_ldrh_reg (code, rt, rn, ARMREG_IP0);
 611         }
 612         return code;
 613 }
 614
 615 static inline __attribute__((warn_unused_result)) guint8*
 616 emit_ldrshx (guint8 *code, int rt, int rn, int imm)
 617 {
 618         if (arm_is_pimm12_scaled (imm, 2)) {
 619                 arm_ldrshx (code, rt, rn, imm);
 620         } else {
 621                 g_assert (rt != ARMREG_IP0);
 622                 g_assert (rn != ARMREG_IP0);
 623                 code = emit_imm (code, ARMREG_IP0, imm);
 624                 arm_ldrshx_reg (code, rt, rn, ARMREG_IP0);
 625         }
 626         return code;
 627 }
 628
 629 static inline __attribute__((warn_unused_result)) guint8*
 630 emit_ldrswx (guint8 *code, int rt, int rn, int imm)
 631 {
 632         if (arm_is_pimm12_scaled (imm, 4)) {
 633                 arm_ldrswx (code, rt, rn, imm);
 634         } else {
 635                 g_assert (rt != ARMREG_IP0);
 636                 g_assert (rn != ARMREG_IP0);
 637                 code = emit_imm (code, ARMREG_IP0, imm);
 638                 arm_ldrswx_reg (code, rt, rn, ARMREG_IP0);
 639         }
 640         return code;
 641 }
 642
 643 static inline __attribute__((warn_unused_result)) guint8*
 644 emit_ldrw (guint8 *code, int rt, int rn, int imm)
 645 {
 646         if (arm_is_pimm12_scaled (imm, 4)) {
 647                 arm_ldrw (code, rt, rn, imm);
 648         } else {
 649                 g_assert (rn != ARMREG_IP0);
 650                 code = emit_imm (code, ARMREG_IP0, imm);
 651                 arm_ldrw_reg (code, rt, rn, ARMREG_IP0);
 652         }
 653         return code;
 654 }
 655
 656 static inline __attribute__((warn_unused_result)) guint8*
 657 emit_ldrx (guint8 *code, int rt, int rn, int imm)
 658 {
 659         if (arm_is_pimm12_scaled (imm, 8)) {
 660                 arm_ldrx (code, rt, rn, imm);
 661         } else {
 662                 g_assert (rn != ARMREG_IP0);
 663                 code = emit_imm (code, ARMREG_IP0, imm);
 664                 arm_ldrx_reg (code, rt, rn, ARMREG_IP0);
 665         }
 666         return code;
 667 }
 668
 669 static inline __attribute__((warn_unused_result)) guint8*
 670 emit_ldrfpw (guint8 *code, int rt, int rn, int imm)
 671 {
 672         if (arm_is_pimm12_scaled (imm, 4)) {
 673                 arm_ldrfpw (code, rt, rn, imm);
 674         } else {
 675                 g_assert (rn != ARMREG_IP0);
 676                 code = emit_imm (code, ARMREG_IP0, imm);
 677                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 678                 arm_ldrfpw (code, rt, ARMREG_IP0, 0);
 679         }
 680         return code;
 681 }
 682
 683 static inline __attribute__((warn_unused_result)) guint8*
 684 emit_ldrfpx (guint8 *code, int rt, int rn, int imm)
 685 {
 686         if (arm_is_pimm12_scaled (imm, 8)) {
 687                 arm_ldrfpx (code, rt, rn, imm);
 688         } else {
 689                 g_assert (rn != ARMREG_IP0);
 690                 code = emit_imm (code, ARMREG_IP0, imm);
 691                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 692                 arm_ldrfpx (code, rt, ARMREG_IP0, 0);
 693         }
 694         return code;
 695 }
 696
 697 guint8*
 698 mono_arm_emit_ldrx (guint8 *code, int rt, int rn, int imm)
 699 {
 700         return emit_ldrx (code, rt, rn, imm);
 701 }
 702
 703 static guint8*
 704 emit_call (MonoCompile *cfg, guint8* code, guint32 patch_type, gconstpointer data)
 705 {
 706         /*
 707         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_IMM);
 708         code = emit_imm64_template (code, ARMREG_LR);
 709         arm_blrx (code, ARMREG_LR);
 710         */
 711         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_BL);
 712         arm_bl (code, code);
 713         cfg->thunk_area += THUNK_SIZE;
 714         return code;
 715 }
 716
 717 static guint8*
 718 emit_aotconst_full (MonoCompile *cfg, MonoJumpInfo **ji, guint8 *code, guint8 *start, int dreg, guint32 patch_type, gconstpointer data)
 719 {
 720         if (cfg)
 721                 mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
 722         else
 723                 *ji = mono_patch_info_list_prepend (*ji, code - start, patch_type, data);
 724         /* See arch_emit_got_access () in aot-compiler.c */
 725         arm_ldrx_lit (code, dreg, 0);
 726         arm_nop (code);
 727         arm_nop (code);
 728         return code;
 729 }
 730
 731 static guint8*
 732 emit_aotconst (MonoCompile *cfg, guint8 *code, int dreg, guint32 patch_type, gconstpointer data)
 733 {
 734         return emit_aotconst_full (cfg, NULL, code, NULL, dreg, patch_type, data);
 735 }
 736
 737 /*
 738  * mono_arm_emit_aotconst:
 739  *
 740  *   Emit code to load an AOT constant into DREG. Usable from trampolines.
 741  */
 742 guint8*
 743 mono_arm_emit_aotconst (gpointer ji, guint8 *code, guint8 *code_start, int dreg, guint32 patch_type, gconstpointer data)
 744 {
 745         return emit_aotconst_full (NULL, (MonoJumpInfo**)ji, code, code_start, dreg, patch_type, data);
 746 }
 747
 748 static guint8*
 749 emit_tls_get (guint8 *code, int dreg, int tls_offset)
 750 {
 751         arm_mrs (code, dreg, ARM_MRS_REG_TPIDR_EL0);
 752         if (tls_offset < 256) {
 753                 arm_ldrx (code, dreg, dreg, tls_offset);
 754         } else {
 755                 code = emit_addx_imm (code, dreg, dreg, tls_offset);
 756                 arm_ldrx (code, dreg, dreg, 0);
 757         }
 758         return code;
 759 }
 760
 761 static guint8*
 762 emit_tls_get_reg (guint8 *code, int dreg, int offset_reg)
 763 {
 764         g_assert (offset_reg != ARMREG_IP0);
 765         arm_mrs (code, ARMREG_IP0, ARM_MRS_REG_TPIDR_EL0);
 766         arm_ldrx_reg (code, dreg, ARMREG_IP0, offset_reg);
 767         return code;
 768 }
 769
 770 static guint8*
 771 emit_tls_set (guint8 *code, int sreg, int tls_offset)
 772 {
 773         int tmpreg = ARMREG_IP0;
 774
 775         g_assert (sreg != tmpreg);
 776         arm_mrs (code, tmpreg, ARM_MRS_REG_TPIDR_EL0);
 777         if (tls_offset < 256) {
 778                 arm_strx (code, sreg, tmpreg, tls_offset);
 779         } else {
 780                 code = emit_addx_imm (code, tmpreg, tmpreg, tls_offset);
 781                 arm_strx (code, sreg, tmpreg, 0);
 782         }
 783         return code;
 784 }
 785
 786
 787 static guint8*
 788 emit_tls_set_reg (guint8 *code, int sreg, int offset_reg)
 789 {
 790         int tmpreg = ARMREG_IP0;
 791
 792         g_assert (sreg != tmpreg);
 793         arm_mrs (code, tmpreg, ARM_MRS_REG_TPIDR_EL0);
 794         arm_strx_reg (code, sreg, tmpreg, offset_reg);
 795         return code;
 796 }
 797
 798 /*
 799  * Emits
 800  * - mov sp, fp
 801  * - ldrp [fp, lr], [sp], !stack_offfset
 802  * Clobbers TEMP_REGS.
 803  */
 804 __attribute__((warn_unused_result)) guint8*
 805 mono_arm_emit_destroy_frame (guint8 *code, int stack_offset, guint64 temp_regs)
 806 {
 807         arm_movspx (code, ARMREG_SP, ARMREG_FP);
 808
 809         if (arm_is_ldpx_imm (stack_offset)) {
 810                 arm_ldpx_post (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, stack_offset);
 811         } else {
 812                 arm_ldpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
 813                 /* sp += stack_offset */
 814                 g_assert (temp_regs & (1 << ARMREG_IP0));
 815                 if (temp_regs & (1 << ARMREG_IP1)) {
 816                         code = emit_addx_sp_imm (code, stack_offset);
 817                 } else {
 818                         int imm = stack_offset;
 819
 820                         /* Can't use addx_sp_imm () since we can't clobber ip0/ip1 */
 821                         arm_addx_imm (code, ARMREG_IP0, ARMREG_SP, 0);
 822                         while (imm > 256) {
 823                                 arm_addx_imm (code, ARMREG_IP0, ARMREG_IP0, 256);
 824                                 imm -= 256;
 825                         }
 826                         arm_addx_imm (code, ARMREG_SP, ARMREG_IP0, imm);
 827                 }
 828         }
 829         return code;
 830 }
 831
 832 #define is_call_imm(diff) ((gint)(diff) >= -33554432 && (gint)(diff) <= 33554431)
 833
 834 static guint8*
 835 emit_thunk (guint8 *code, gconstpointer target)
 836 {
 837         guint8 *p = code;
 838
 839         arm_ldrx_lit (code, ARMREG_IP0, code + 8);
 840         arm_brx (code, ARMREG_IP0);
 841         *(guint64*)code = (guint64)target;
 842         code += sizeof (guint64);
 843
 844         mono_arch_flush_icache (p, code - p);
 845         return code;
 846 }
 847
 848 static gpointer
 849 create_thunk (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
 850 {
 851         MonoJitInfo *ji;
 852         MonoThunkJitInfo *info;
 853         guint8 *thunks, *p;
 854         int thunks_size;
 855         guint8 *orig_target;
 856         guint8 *target_thunk;
 857
 858         if (!domain)
 859                 domain = mono_domain_get ();
 860
 861         if (cfg) {
 862                 /*
 863                  * This can be called multiple times during JITting,
 864                  * save the current position in cfg->arch to avoid
 865                  * doing a O(n^2) search.
 866                  */
 867                 if (!cfg->arch.thunks) {
 868                         cfg->arch.thunks = cfg->thunks;
 869                         cfg->arch.thunks_size = cfg->thunk_area;
 870                 }
 871                 thunks = cfg->arch.thunks;
 872                 thunks_size = cfg->arch.thunks_size;
 873                 if (!thunks_size) {
 874                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, mono_method_full_name (cfg->method, TRUE));
 875                         g_assert_not_reached ();
 876                 }
 877
 878                 g_assert (*(guint32*)thunks == 0);
 879                 emit_thunk (thunks, target);
 880
 881                 cfg->arch.thunks += THUNK_SIZE;
 882                 cfg->arch.thunks_size -= THUNK_SIZE;
 883
 884                 return thunks;
 885         } else {
 886                 ji = mini_jit_info_table_find (domain, (char*)code, NULL);
 887                 g_assert (ji);
 888                 info = mono_jit_info_get_thunk_info (ji);
 889                 g_assert (info);
 890
 891                 thunks = (guint8*)ji->code_start + info->thunks_offset;
 892                 thunks_size = info->thunks_size;
 893
 894                 orig_target = mono_arch_get_call_target (code + 4);
 895
 896                 mono_domain_lock (domain);
 897
 898                 target_thunk = NULL;
 899                 if (orig_target >= thunks && orig_target < thunks + thunks_size) {
 900                         /* The call already points to a thunk, because of trampolines etc. */
 901                         target_thunk = orig_target;
 902                 } else {
 903                         for (p = thunks; p < thunks + thunks_size; p += THUNK_SIZE) {
 904                                 if (((guint32*)p) [0] == 0) {
 905                                         /* Free entry */
 906                                         target_thunk = p;
 907                                         break;
 908                                 } else if (((guint64*)p) [1] == (guint64)target) {
 909                                         /* Thunk already points to target */
 910                                         target_thunk = p;
 911                                         break;
 912                                 }
 913                         }
 914                 }
 915
 916                 //printf ("THUNK: %p %p %p\n", code, target, target_thunk);
 917
 918                 if (!target_thunk) {
 919                         mono_domain_unlock (domain);
 920                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, cfg ? mono_method_full_name (cfg->method, TRUE) : mono_method_full_name (jinfo_get_method (ji), TRUE));
 921                         g_assert_not_reached ();
 922                 }
 923
 924                 emit_thunk (target_thunk, target);
 925
 926                 mono_domain_unlock (domain);
 927
 928                 return target_thunk;
 929         }
 930 }
 931
 932 static void
 933 arm_patch_full (MonoCompile *cfg, MonoDomain *domain, guint8 *code, guint8 *target, int relocation)
 934 {
 935         switch (relocation) {
 936         case MONO_R_ARM64_B:
 937                 arm_b (code, target);
 938                 break;
 939         case MONO_R_ARM64_BCC: {
 940                 int cond;
 941
 942                 cond = arm_get_bcc_cond (code);
 943                 arm_bcc (code, cond, target);
 944                 break;
 945         }
 946         case MONO_R_ARM64_CBZ:
 947                 arm_set_cbz_target (code, target);
 948                 break;
 949         case MONO_R_ARM64_IMM: {
 950                 guint64 imm = (guint64)target;
 951                 int dreg;
 952
 953                 /* emit_imm64_template () */
 954                 dreg = arm_get_movzx_rd (code);
 955                 arm_movzx (code, dreg, imm & 0xffff, 0);
 956                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 957                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 958                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 959                 break;
 960         }
 961         case MONO_R_ARM64_BL:
 962                 if (arm_is_bl_disp (code, target)) {
 963                         arm_bl (code, target);
 964                 } else {
 965                         gpointer thunk;
 966
 967                         thunk = create_thunk (cfg, domain, code, target);
 968                         g_assert (arm_is_bl_disp (code, thunk));
 969                         arm_bl (code, thunk);
 970                 }
 971                 break;
 972         default:
 973                 g_assert_not_reached ();
 974         }
 975 }
 976
 977 static void
 978 arm_patch_rel (guint8 *code, guint8 *target, int relocation)
 979 {
 980         arm_patch_full (NULL, NULL, code, target, relocation);
 981 }
 982
 983 void
 984 mono_arm_patch (guint8 *code, guint8 *target, int relocation)
 985 {
 986         arm_patch_rel (code, target, relocation);
 987 }
 988
 989 void
 990 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
 991 {
 992         guint8 *ip;
 993
 994         ip = ji->ip.i + code;
 995
 996         switch (ji->type) {
 997         case MONO_PATCH_INFO_METHOD_JUMP:
 998                 /* ji->relocation is not set by the caller */
 999                 arm_patch_rel (ip, (guint8*)target, MONO_R_ARM64_B);
1000                 break;
1001         default:
1002                 arm_patch_full (cfg, domain, ip, (guint8*)target, ji->relocation);
1003                 break;
1004         }
1005 }
1006
1007 void
1008 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
1009 {
1010 }
1011
1012 void
1013 mono_arch_flush_register_windows (void)
1014 {
1015 }
1016
1017 MonoMethod*
1018 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
1019 {
1020         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1021 }
1022
1023 MonoVTable*
1024 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
1025 {
1026         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1027 }
1028
1029 mgreg_t
1030 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
1031 {
1032         return ctx->regs [reg];
1033 }
1034
1035 void
1036 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
1037 {
1038         ctx->regs [reg] = val;
1039 }
1040
1041 /*
1042  * mono_arch_set_target:
1043  *
1044  *   Set the target architecture the JIT backend should generate code for, in the form
1045  * of a GNU target triplet. Only used in AOT mode.
1046  */
1047 void
1048 mono_arch_set_target (char *mtriple)
1049 {
1050         if (strstr (mtriple, "darwin") || strstr (mtriple, "ios")) {
1051                 ios_abi = TRUE;
1052         }
1053 }
1054
1055 static void
1056 add_general (CallInfo *cinfo, ArgInfo *ainfo, int size, gboolean sign)
1057 {
1058         if (cinfo->gr >= PARAM_REGS) {
1059                 ainfo->storage = ArgOnStack;
1060                 if (ios_abi) {
1061                         /* Assume size == align */
1062                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1063                         ainfo->offset = cinfo->stack_usage;
1064                         ainfo->slot_size = size;
1065                         ainfo->sign = sign;
1066                         cinfo->stack_usage += size;
1067                 } else {
1068                         ainfo->offset = cinfo->stack_usage;
1069                         ainfo->slot_size = 8;
1070                         ainfo->sign = FALSE;
1071                         /* Put arguments into 8 byte aligned stack slots */
1072                         cinfo->stack_usage += 8;
1073                 }
1074         } else {
1075                 ainfo->storage = ArgInIReg;
1076                 ainfo->reg = cinfo->gr;
1077                 cinfo->gr ++;
1078         }
1079 }
1080
1081 static void
1082 add_fp (CallInfo *cinfo, ArgInfo *ainfo, gboolean single)
1083 {
1084         int size = single ? 4 : 8;
1085
1086         if (cinfo->fr >= FP_PARAM_REGS) {
1087                 ainfo->storage = single ? ArgOnStackR4 : ArgOnStackR8;
1088                 if (ios_abi) {
1089                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1090                         ainfo->offset = cinfo->stack_usage;
1091                         ainfo->slot_size = size;
1092                         cinfo->stack_usage += size;
1093                 } else {
1094                         ainfo->offset = cinfo->stack_usage;
1095                         ainfo->slot_size = 8;
1096                         /* Put arguments into 8 byte aligned stack slots */
1097                         cinfo->stack_usage += 8;
1098                 }
1099         } else {
1100                 if (single)
1101                         ainfo->storage = ArgInFRegR4;
1102                 else
1103                         ainfo->storage = ArgInFReg;
1104                 ainfo->reg = cinfo->fr;
1105                 cinfo->fr ++;
1106         }
1107 }
1108
1109 static gboolean
1110 is_hfa (MonoType *t, int *out_nfields, int *out_esize, int *field_offsets)
1111 {
1112         MonoClass *klass;
1113         gpointer iter;
1114         MonoClassField *field;
1115         MonoType *ftype, *prev_ftype = NULL;
1116         int i, nfields = 0;
1117
1118         klass = mono_class_from_mono_type (t);
1119         iter = NULL;
1120         while ((field = mono_class_get_fields (klass, &iter))) {
1121                 if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
1122                         continue;
1123                 ftype = mono_field_get_type (field);
1124                 ftype = mini_get_underlying_type (ftype);
1125
1126                 if (MONO_TYPE_ISSTRUCT (ftype)) {
1127                         int nested_nfields, nested_esize;
1128                         int nested_field_offsets [16];
1129
1130                         if (!is_hfa (ftype, &nested_nfields, &nested_esize, nested_field_offsets))
1131                                 return FALSE;
1132                         if (nested_esize == 4)
1133                                 ftype = &mono_defaults.single_class->byval_arg;
1134                         else
1135                                 ftype = &mono_defaults.double_class->byval_arg;
1136                         if (prev_ftype && prev_ftype->type != ftype->type)
1137                                 return FALSE;
1138                         prev_ftype = ftype;
1139                         for (i = 0; i < nested_nfields; ++i) {
1140                                 if (nfields + i < 4)
1141                                         field_offsets [nfields + i] = field->offset - sizeof (MonoObject) + nested_field_offsets [i];
1142                         }
1143                         nfields += nested_nfields;
1144                 } else {
1145                         if (!(!ftype->byref && (ftype->type == MONO_TYPE_R4 || ftype->type == MONO_TYPE_R8)))
1146                                 return FALSE;
1147                         if (prev_ftype && prev_ftype->type != ftype->type)
1148                                 return FALSE;
1149                         prev_ftype = ftype;
1150                         if (nfields < 4)
1151                                 field_offsets [nfields] = field->offset - sizeof (MonoObject);
1152                         nfields ++;
1153                 }
1154         }
1155         if (nfields == 0 || nfields > 4)
1156                 return FALSE;
1157         *out_nfields = nfields;
1158         *out_esize = prev_ftype->type == MONO_TYPE_R4 ? 4 : 8;
1159         return TRUE;
1160 }
1161
1162 static void
1163 add_valuetype (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1164 {
1165         int i, size, align_size, nregs, nfields, esize;
1166         int field_offsets [16];
1167         guint32 align;
1168
1169         size = mini_type_stack_size_full (t, &align, cinfo->pinvoke);
1170         align_size = ALIGN_TO (size, 8);
1171
1172         nregs = align_size / 8;
1173         if (is_hfa (t, &nfields, &esize, field_offsets)) {
1174                 /*
1175                  * The struct might include nested float structs aligned at 8,
1176                  * so need to keep track of the offsets of the individual fields.
1177                  */
1178                 if (cinfo->fr + nfields <= FP_PARAM_REGS) {
1179                         ainfo->storage = ArgHFA;
1180                         ainfo->reg = cinfo->fr;
1181                         ainfo->nregs = nfields;
1182                         ainfo->size = size;
1183                         ainfo->esize = esize;
1184                         for (i = 0; i < nfields; ++i)
1185                                 ainfo->foffsets [i] = field_offsets [i];
1186                         cinfo->fr += ainfo->nregs;
1187                 } else {
1188                         ainfo->nfregs_to_skip = FP_PARAM_REGS > cinfo->fr ? FP_PARAM_REGS - cinfo->fr : 0;
1189                         cinfo->fr = FP_PARAM_REGS;
1190                         size = ALIGN_TO (size, 8);
1191                         ainfo->storage = ArgVtypeOnStack;
1192                         ainfo->offset = cinfo->stack_usage;
1193                         ainfo->size = size;
1194                         ainfo->hfa = TRUE;
1195                         ainfo->nregs = nfields;
1196                         ainfo->esize = esize;
1197                         cinfo->stack_usage += size;
1198                 }
1199                 return;
1200         }
1201
1202         if (align_size > 16) {
1203                 ainfo->storage = ArgVtypeByRef;
1204                 ainfo->size = size;
1205                 return;
1206         }
1207
1208         if (cinfo->gr + nregs > PARAM_REGS) {
1209                 size = ALIGN_TO (size, 8);
1210                 ainfo->storage = ArgVtypeOnStack;
1211                 ainfo->offset = cinfo->stack_usage;
1212                 ainfo->size = size;
1213                 cinfo->stack_usage += size;
1214                 cinfo->gr = PARAM_REGS;
1215         } else {
1216                 ainfo->storage = ArgVtypeInIRegs;
1217                 ainfo->reg = cinfo->gr;
1218                 ainfo->nregs = nregs;
1219                 ainfo->size = size;
1220                 cinfo->gr += nregs;
1221         }
1222 }
1223
1224 static void
1225 add_param (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1226 {
1227         MonoType *ptype;
1228
1229         ptype = mini_get_underlying_type (t);
1230         switch (ptype->type) {
1231         case MONO_TYPE_I1:
1232                 add_general (cinfo, ainfo, 1, TRUE);
1233                 break;
1234         case MONO_TYPE_BOOLEAN:
1235         case MONO_TYPE_U1:
1236                 add_general (cinfo, ainfo, 1, FALSE);
1237                 break;
1238         case MONO_TYPE_I2:
1239                 add_general (cinfo, ainfo, 2, TRUE);
1240                 break;
1241         case MONO_TYPE_U2:
1242         case MONO_TYPE_CHAR:
1243                 add_general (cinfo, ainfo, 2, FALSE);
1244                 break;
1245         case MONO_TYPE_I4:
1246                 add_general (cinfo, ainfo, 4, TRUE);
1247                 break;
1248         case MONO_TYPE_U4:
1249                 add_general (cinfo, ainfo, 4, FALSE);
1250                 break;
1251         case MONO_TYPE_I:
1252         case MONO_TYPE_U:
1253         case MONO_TYPE_PTR:
1254         case MONO_TYPE_FNPTR:
1255         case MONO_TYPE_CLASS:
1256         case MONO_TYPE_OBJECT:
1257         case MONO_TYPE_SZARRAY:
1258         case MONO_TYPE_ARRAY:
1259         case MONO_TYPE_STRING:
1260         case MONO_TYPE_U8:
1261         case MONO_TYPE_I8:
1262                 add_general (cinfo, ainfo, 8, FALSE);
1263                 break;
1264         case MONO_TYPE_R8:
1265                 add_fp (cinfo, ainfo, FALSE);
1266                 break;
1267         case MONO_TYPE_R4:
1268                 add_fp (cinfo, ainfo, TRUE);
1269                 break;
1270         case MONO_TYPE_VALUETYPE:
1271         case MONO_TYPE_TYPEDBYREF:
1272                 add_valuetype (cinfo, ainfo, ptype);
1273                 break;
1274         case MONO_TYPE_VOID:
1275                 ainfo->storage = ArgNone;
1276                 break;
1277         case MONO_TYPE_GENERICINST:
1278                 if (!mono_type_generic_inst_is_valuetype (ptype)) {
1279                         add_general (cinfo, ainfo, 8, FALSE);
1280                 } else if (mini_is_gsharedvt_variable_type (ptype)) {
1281                         /*
1282                          * Treat gsharedvt arguments as large vtypes
1283                          */
1284                         ainfo->storage = ArgVtypeByRef;
1285                         ainfo->gsharedvt = TRUE;
1286                 } else {
1287                         add_valuetype (cinfo, ainfo, ptype);
1288                 }
1289                 break;
1290         case MONO_TYPE_VAR:
1291         case MONO_TYPE_MVAR:
1292                 g_assert (mini_is_gsharedvt_type (ptype));
1293                 ainfo->storage = ArgVtypeByRef;
1294                 ainfo->gsharedvt = TRUE;
1295                 break;
1296         default:
1297                 g_assert_not_reached ();
1298                 break;
1299         }
1300 }
1301
1302 /*
1303  * get_call_info:
1304  *
1305  *  Obtain information about a call according to the calling convention.
1306  */
1307 static CallInfo*
1308 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
1309 {
1310         CallInfo *cinfo;
1311         ArgInfo *ainfo;
1312         int n, pstart, pindex;
1313
1314         n = sig->hasthis + sig->param_count;
1315
1316         if (mp)
1317                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1318         else
1319                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1320
1321         cinfo->nargs = n;
1322         cinfo->pinvoke = sig->pinvoke;
1323
1324         /* Return value */
1325         add_param (cinfo, &cinfo->ret, sig->ret);
1326         if (cinfo->ret.storage == ArgVtypeByRef)
1327                 cinfo->ret.reg = ARMREG_R8;
1328         /* Reset state */
1329         cinfo->gr = 0;
1330         cinfo->fr = 0;
1331         cinfo->stack_usage = 0;
1332
1333         /* Parameters */
1334         if (sig->hasthis)
1335                 add_general (cinfo, cinfo->args + 0, 8, FALSE);
1336         pstart = 0;
1337         for (pindex = pstart; pindex < sig->param_count; ++pindex) {
1338                 ainfo = cinfo->args + sig->hasthis + pindex;
1339
1340                 if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1341                         /* Prevent implicit arguments and sig_cookie from
1342                            being passed in registers */
1343                         cinfo->gr = PARAM_REGS;
1344                         cinfo->fr = FP_PARAM_REGS;
1345                         /* Emit the signature cookie just before the implicit arguments */
1346                         add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1347                 }
1348
1349                 add_param (cinfo, ainfo, sig->params [pindex]);
1350                 if (ainfo->storage == ArgVtypeByRef) {
1351                         /* Pass the argument address in the next register */
1352                         if (cinfo->gr >= PARAM_REGS) {
1353                                 ainfo->storage = ArgVtypeByRefOnStack;
1354                                 ainfo->offset = cinfo->stack_usage;
1355                                 cinfo->stack_usage += 8;
1356                         } else {
1357                                 ainfo->reg = cinfo->gr;
1358                                 cinfo->gr ++;
1359                         }
1360                 }
1361         }
1362
1363         /* Handle the case where there are no implicit arguments */
1364         if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1365                 /* Prevent implicit arguments and sig_cookie from
1366                    being passed in registers */
1367                 cinfo->gr = PARAM_REGS;
1368                 cinfo->fr = FP_PARAM_REGS;
1369                 /* Emit the signature cookie just before the implicit arguments */
1370                 add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1371         }
1372
1373         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, MONO_ARCH_FRAME_ALIGNMENT);
1374
1375         return cinfo;
1376 }
1377
1378 typedef struct {
1379         MonoMethodSignature *sig;
1380         CallInfo *cinfo;
1381         MonoType *rtype;
1382         MonoType **param_types;
1383         int n_fpargs, n_fpret;
1384 } ArchDynCallInfo;
1385
1386 static gboolean
1387 dyn_call_supported (CallInfo *cinfo, MonoMethodSignature *sig)
1388 {
1389         int i;
1390
1391         if (sig->hasthis + sig->param_count > PARAM_REGS + DYN_CALL_STACK_ARGS)
1392                 return FALSE;
1393
1394         // FIXME: Add more cases
1395         switch (cinfo->ret.storage) {
1396         case ArgNone:
1397         case ArgInIReg:
1398         case ArgInFReg:
1399         case ArgInFRegR4:
1400         case ArgVtypeByRef:
1401                 break;
1402         case ArgVtypeInIRegs:
1403                 if (cinfo->ret.nregs > 2)
1404                         return FALSE;
1405                 break;
1406         case ArgHFA:
1407                 break;
1408         default:
1409                 return FALSE;
1410         }
1411
1412         for (i = 0; i < cinfo->nargs; ++i) {
1413                 ArgInfo *ainfo = &cinfo->args [i];
1414
1415                 switch (ainfo->storage) {
1416                 case ArgInIReg:
1417                 case ArgVtypeInIRegs:
1418                 case ArgInFReg:
1419                 case ArgInFRegR4:
1420                 case ArgHFA:
1421                 case ArgVtypeByRef:
1422                         break;
1423                 case ArgOnStack:
1424                         if (ainfo->offset >= DYN_CALL_STACK_ARGS * sizeof (mgreg_t))
1425                                 return FALSE;
1426                         break;
1427                 default:
1428                         return FALSE;
1429                 }
1430         }
1431
1432         return TRUE;
1433 }
1434
1435 MonoDynCallInfo*
1436 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
1437 {
1438         ArchDynCallInfo *info;
1439         CallInfo *cinfo;
1440         int i;
1441
1442         cinfo = get_call_info (NULL, sig);
1443
1444         if (!dyn_call_supported (cinfo, sig)) {
1445                 g_free (cinfo);
1446                 return NULL;
1447         }
1448
1449         info = g_new0 (ArchDynCallInfo, 1);
1450         // FIXME: Preprocess the info to speed up start_dyn_call ()
1451         info->sig = sig;
1452         info->cinfo = cinfo;
1453         info->rtype = mini_get_underlying_type (sig->ret);
1454         info->param_types = g_new0 (MonoType*, sig->param_count);
1455         for (i = 0; i < sig->param_count; ++i)
1456                 info->param_types [i] = mini_get_underlying_type (sig->params [i]);
1457
1458         switch (cinfo->ret.storage) {
1459         case ArgInFReg:
1460         case ArgInFRegR4:
1461                 info->n_fpret = 1;
1462                 break;
1463         case ArgHFA:
1464                 info->n_fpret = cinfo->ret.nregs;
1465                 break;
1466         default:
1467                 break;
1468         }
1469
1470         return (MonoDynCallInfo*)info;
1471 }
1472
1473 void
1474 mono_arch_dyn_call_free (MonoDynCallInfo *info)
1475 {
1476         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1477
1478         g_free (ainfo->cinfo);
1479         g_free (ainfo->param_types);
1480         g_free (ainfo);
1481 }
1482
1483 static double
1484 bitcast_r4_to_r8 (float f)
1485 {
1486         float *p = &f;
1487
1488         return *(double*)p;
1489 }
1490
1491 static float
1492 bitcast_r8_to_r4 (double f)
1493 {
1494         double *p = &f;
1495
1496         return *(float*)p;
1497 }
1498
1499 void
1500 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
1501 {
1502         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
1503         DynCallArgs *p = (DynCallArgs*)buf;
1504         int aindex, arg_index, greg, i, pindex;
1505         MonoMethodSignature *sig = dinfo->sig;
1506         CallInfo *cinfo = dinfo->cinfo;
1507         int buffer_offset = 0;
1508
1509         g_assert (buf_len >= sizeof (DynCallArgs));
1510
1511         p->res = 0;
1512         p->ret = ret;
1513         p->n_fpargs = dinfo->n_fpargs;
1514         p->n_fpret = dinfo->n_fpret;
1515
1516         arg_index = 0;
1517         greg = 0;
1518         pindex = 0;
1519
1520         if (sig->hasthis)
1521                 p->regs [greg ++] = (mgreg_t)*(args [arg_index ++]);
1522
1523         if (cinfo->ret.storage == ArgVtypeByRef)
1524                 p->regs [ARMREG_R8] = (mgreg_t)ret;
1525
1526         for (aindex = pindex; aindex < sig->param_count; aindex++) {
1527                 MonoType *t = dinfo->param_types [aindex];
1528                 gpointer *arg = args [arg_index ++];
1529                 ArgInfo *ainfo = &cinfo->args [aindex + sig->hasthis];
1530                 int slot = -1;
1531
1532                 if (ainfo->storage == ArgOnStack) {
1533                         slot = PARAM_REGS + 1 + (ainfo->offset / sizeof (mgreg_t));
1534                 } else {
1535                         slot = ainfo->reg;
1536                 }
1537
1538                 if (t->byref) {
1539                         p->regs [slot] = (mgreg_t)*arg;
1540                         continue;
1541                 }
1542
1543                 if (ios_abi && ainfo->storage == ArgOnStack) {
1544                         guint8 *stack_arg = (guint8*)&(p->regs [PARAM_REGS + 1]) + ainfo->offset;
1545                         gboolean handled = TRUE;
1546
1547                         /* Special case arguments smaller than 1 machine word */
1548                         switch (t->type) {
1549                         case MONO_TYPE_BOOLEAN:
1550                         case MONO_TYPE_U1:
1551                                 *(guint8*)stack_arg = *(guint8*)arg;
1552                                 break;
1553                         case MONO_TYPE_I1:
1554                                 *(gint8*)stack_arg = *(gint8*)arg;
1555                                 break;
1556                         case MONO_TYPE_U2:
1557                         case MONO_TYPE_CHAR:
1558                                 *(guint16*)stack_arg = *(guint16*)arg;
1559                                 break;
1560                         case MONO_TYPE_I2:
1561                                 *(gint16*)stack_arg = *(gint16*)arg;
1562                                 break;
1563                         case MONO_TYPE_I4:
1564                                 *(gint32*)stack_arg = *(gint32*)arg;
1565                                 break;
1566                         case MONO_TYPE_U4:
1567                                 *(guint32*)stack_arg = *(guint32*)arg;
1568                                 break;
1569                         default:
1570                                 handled = FALSE;
1571                                 break;
1572                         }
1573                         if (handled)
1574                                 continue;
1575                 }
1576
1577                 switch (t->type) {
1578                 case MONO_TYPE_STRING:
1579                 case MONO_TYPE_CLASS:
1580                 case MONO_TYPE_ARRAY:
1581                 case MONO_TYPE_SZARRAY:
1582                 case MONO_TYPE_OBJECT:
1583                 case MONO_TYPE_PTR:
1584                 case MONO_TYPE_I:
1585                 case MONO_TYPE_U:
1586                 case MONO_TYPE_I8:
1587                 case MONO_TYPE_U8:
1588                         p->regs [slot] = (mgreg_t)*arg;
1589                         break;
1590                 case MONO_TYPE_BOOLEAN:
1591                 case MONO_TYPE_U1:
1592                         p->regs [slot] = *(guint8*)arg;
1593                         break;
1594                 case MONO_TYPE_I1:
1595                         p->regs [slot] = *(gint8*)arg;
1596                         break;
1597                 case MONO_TYPE_I2:
1598                         p->regs [slot] = *(gint16*)arg;
1599                         break;
1600                 case MONO_TYPE_U2:
1601                 case MONO_TYPE_CHAR:
1602                         p->regs [slot] = *(guint16*)arg;
1603                         break;
1604                 case MONO_TYPE_I4:
1605                         p->regs [slot] = *(gint32*)arg;
1606                         break;
1607                 case MONO_TYPE_U4:
1608                         p->regs [slot] = *(guint32*)arg;
1609                         break;
1610                 case MONO_TYPE_R4:
1611                         p->fpregs [ainfo->reg] = bitcast_r4_to_r8 (*(float*)arg);
1612                         p->n_fpargs ++;
1613                         break;
1614                 case MONO_TYPE_R8:
1615                         p->fpregs [ainfo->reg] = *(double*)arg;
1616                         p->n_fpargs ++;
1617                         break;
1618                 case MONO_TYPE_GENERICINST:
1619                         if (MONO_TYPE_IS_REFERENCE (t)) {
1620                                 p->regs [slot] = (mgreg_t)*arg;
1621                                 break;
1622                         } else {
1623                                 if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
1624                                         MonoClass *klass = mono_class_from_mono_type (t);
1625                                         guint8 *nullable_buf;
1626                                         int size;
1627
1628                                         /*
1629                                          * Use p->buffer as a temporary buffer since the data needs to be available after this call
1630                                          * if the nullable param is passed by ref.
1631                                          */
1632                                         size = mono_class_value_size (klass, NULL);
1633                                         nullable_buf = p->buffer + buffer_offset;
1634                                         buffer_offset += size;
1635                                         g_assert (buffer_offset <= 256);
1636
1637                                         /* The argument pointed to by arg is either a boxed vtype or null */
1638                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
1639
1640                                         arg = (gpointer*)nullable_buf;
1641                                         /* Fall though */
1642                                 } else {
1643                                         /* Fall though */
1644                                 }
1645                         }
1646                 case MONO_TYPE_VALUETYPE:
1647                         switch (ainfo->storage) {
1648                         case ArgVtypeInIRegs:
1649                                 for (i = 0; i < ainfo->nregs; ++i)
1650                                         p->regs [slot ++] = ((mgreg_t*)arg) [i];
1651                                 break;
1652                         case ArgHFA:
1653                                 if (ainfo->esize == 4) {
1654                                         for (i = 0; i < ainfo->nregs; ++i)
1655                                                 p->fpregs [ainfo->reg + i] = bitcast_r4_to_r8 (((float*)arg) [ainfo->foffsets [i] / 4]);
1656                                 } else {
1657                                         for (i = 0; i < ainfo->nregs; ++i)
1658                                                 p->fpregs [ainfo->reg + i] = ((double*)arg) [ainfo->foffsets [i] / 8];
1659                                 }
1660                                 p->n_fpargs += ainfo->nregs;
1661                                 break;
1662                         case ArgVtypeByRef:
1663                                 p->regs [slot] = (mgreg_t)arg;
1664                                 break;
1665                         default:
1666                                 g_assert_not_reached ();
1667                                 break;
1668                         }
1669                         break;
1670                 default:
1671                         g_assert_not_reached ();
1672                 }
1673         }
1674 }
1675
1676 void
1677 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
1678 {
1679         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1680         CallInfo *cinfo = ainfo->cinfo;
1681         DynCallArgs *args = (DynCallArgs*)buf;
1682         MonoType *ptype = ainfo->rtype;
1683         guint8 *ret = args->ret;
1684         mgreg_t res = args->res;
1685         mgreg_t res2 = args->res2;
1686         int i;
1687
1688         if (cinfo->ret.storage == ArgVtypeByRef)
1689                 return;
1690
1691         switch (ptype->type) {
1692         case MONO_TYPE_VOID:
1693                 *(gpointer*)ret = NULL;
1694                 break;
1695         case MONO_TYPE_STRING:
1696         case MONO_TYPE_CLASS:
1697         case MONO_TYPE_ARRAY:
1698         case MONO_TYPE_SZARRAY:
1699         case MONO_TYPE_OBJECT:
1700         case MONO_TYPE_I:
1701         case MONO_TYPE_U:
1702         case MONO_TYPE_PTR:
1703                 *(gpointer*)ret = (gpointer)res;
1704                 break;
1705         case MONO_TYPE_I1:
1706                 *(gint8*)ret = res;
1707                 break;
1708         case MONO_TYPE_U1:
1709         case MONO_TYPE_BOOLEAN:
1710                 *(guint8*)ret = res;
1711                 break;
1712         case MONO_TYPE_I2:
1713                 *(gint16*)ret = res;
1714                 break;
1715         case MONO_TYPE_U2:
1716         case MONO_TYPE_CHAR:
1717                 *(guint16*)ret = res;
1718                 break;
1719         case MONO_TYPE_I4:
1720                 *(gint32*)ret = res;
1721                 break;
1722         case MONO_TYPE_U4:
1723                 *(guint32*)ret = res;
1724                 break;
1725         case MONO_TYPE_I8:
1726         case MONO_TYPE_U8:
1727                 *(guint64*)ret = res;
1728                 break;
1729         case MONO_TYPE_R4:
1730                 *(float*)ret = bitcast_r8_to_r4 (args->fpregs [0]);
1731                 break;
1732         case MONO_TYPE_R8:
1733                 *(double*)ret = args->fpregs [0];
1734                 break;
1735         case MONO_TYPE_GENERICINST:
1736                 if (MONO_TYPE_IS_REFERENCE (ptype)) {
1737                         *(gpointer*)ret = (gpointer)res;
1738                         break;
1739                 } else {
1740                         /* Fall though */
1741                 }
1742         case MONO_TYPE_VALUETYPE:
1743                 switch (ainfo->cinfo->ret.storage) {
1744                 case ArgVtypeInIRegs:
1745                         *(mgreg_t*)ret = res;
1746                         if (ainfo->cinfo->ret.nregs > 1)
1747                                 ((mgreg_t*)ret) [1] = res2;
1748                         break;
1749                 case ArgHFA:
1750                         /* Use the same area for returning fp values */
1751                         if (cinfo->ret.esize == 4) {
1752                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1753                                         ((float*)ret) [cinfo->ret.foffsets [i] / 4] = bitcast_r8_to_r4 (args->fpregs [i]);
1754                         } else {
1755                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1756                                         ((double*)ret) [cinfo->ret.foffsets [i] / 8] = args->fpregs [i];
1757                         }
1758                         break;
1759                 default:
1760                         g_assert_not_reached ();
1761                         break;
1762                 }
1763                 break;
1764         default:
1765                 g_assert_not_reached ();
1766         }
1767 }
1768
1769 #if __APPLE__
1770 void sys_icache_invalidate (void *start, size_t len);
1771 #endif
1772
1773 void
1774 mono_arch_flush_icache (guint8 *code, gint size)
1775 {
1776 #ifndef MONO_CROSS_COMPILE
1777 #if __APPLE__
1778         sys_icache_invalidate (code, size);
1779 #else
1780         /* Don't rely on GCC's __clear_cache implementation, as it caches
1781          * icache/dcache cache line sizes, that can vary between cores on
1782          * big.LITTLE architectures. */
1783         guint64 end = (guint64) (code + size);
1784         guint64 addr, ctr_el0;
1785         static size_t icache_line_size = 0xffff, dcache_line_size = 0xffff;
1786         size_t isize, dsize;
1787
1788         asm volatile ("mrs %0, ctr_el0" : "=r" (ctr_el0));
1789         isize = 4 << ((ctr_el0 >> 0 ) & 0xf);
1790         dsize = 4 << ((ctr_el0 >> 16) & 0xf);
1791
1792         /* determine the global minimum cache line size */
1793         icache_line_size = isize = MIN (icache_line_size, isize);
1794         dcache_line_size = dsize = MIN (dcache_line_size, dsize);
1795
1796         addr = (guint64) code & ~(guint64) (dsize - 1);
1797         for (; addr < end; addr += dsize)
1798                 asm volatile("dc civac, %0" : : "r" (addr) : "memory");
1799         asm volatile("dsb ish" : : : "memory");
1800
1801         addr = (guint64) code & ~(guint64) (isize - 1);
1802         for (; addr < end; addr += isize)
1803                 asm volatile("ic ivau, %0" : : "r" (addr) : "memory");
1804
1805         asm volatile ("dsb ish" : : : "memory");
1806         asm volatile ("isb" : : : "memory");
1807 #endif
1808 #endif
1809 }
1810
1811 #ifndef DISABLE_JIT
1812
1813 gboolean
1814 mono_arch_opcode_needs_emulation (MonoCompile *cfg, int opcode)
1815 {
1816         NOT_IMPLEMENTED;
1817         return FALSE;
1818 }
1819
1820 GList *
1821 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
1822 {
1823         GList *vars = NULL;
1824         int i;
1825
1826         for (i = 0; i < cfg->num_varinfo; i++) {
1827                 MonoInst *ins = cfg->varinfo [i];
1828                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
1829
1830                 /* unused vars */
1831                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1832                         continue;
1833
1834                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
1835                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1836                         continue;
1837
1838                 if (mono_is_regsize_var (ins->inst_vtype)) {
1839                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1840                         g_assert (i == vmv->idx);
1841                         vars = g_list_prepend (vars, vmv);
1842                 }
1843         }
1844
1845         vars = mono_varlist_sort (cfg, vars, 0);
1846
1847         return vars;
1848 }
1849
1850 GList *
1851 mono_arch_get_global_int_regs (MonoCompile *cfg)
1852 {
1853         GList *regs = NULL;
1854         int i;
1855
1856         /* r28 is reserved for cfg->arch.args_reg */
1857         /* r27 is reserved for the imt argument */
1858         for (i = ARMREG_R19; i <= ARMREG_R26; ++i)
1859                 regs = g_list_prepend (regs, GUINT_TO_POINTER (i));
1860
1861         return regs;
1862 }
1863
1864 guint32
1865 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1866 {
1867         MonoInst *ins = cfg->varinfo [vmv->idx];
1868
1869         if (ins->opcode == OP_ARG)
1870                 return 1;
1871         else
1872                 return 2;
1873 }
1874
1875 void
1876 mono_arch_create_vars (MonoCompile *cfg)
1877 {
1878         MonoMethodSignature *sig;
1879         CallInfo *cinfo;
1880
1881         sig = mono_method_signature (cfg->method);
1882         if (!cfg->arch.cinfo)
1883                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1884         cinfo = cfg->arch.cinfo;
1885
1886         if (cinfo->ret.storage == ArgVtypeByRef) {
1887                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1888                 cfg->vret_addr->flags |= MONO_INST_VOLATILE;
1889         }
1890
1891         if (cfg->gen_sdb_seq_points) {
1892                 MonoInst *ins;
1893
1894                 if (cfg->compile_aot) {
1895                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1896                         ins->flags |= MONO_INST_VOLATILE;
1897                         cfg->arch.seq_point_info_var = ins;
1898                 }
1899
1900                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1901                 ins->flags |= MONO_INST_VOLATILE;
1902                 cfg->arch.ss_tramp_var = ins;
1903
1904                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1905                 ins->flags |= MONO_INST_VOLATILE;
1906                 cfg->arch.bp_tramp_var = ins;
1907         }
1908
1909         if (cfg->method->save_lmf) {
1910                 cfg->create_lmf_var = TRUE;
1911                 cfg->lmf_ir = TRUE;
1912 #ifndef TARGET_MACH
1913                 cfg->lmf_ir_mono_lmf = TRUE;
1914 #endif
1915         }
1916 }
1917
1918 void
1919 mono_arch_allocate_vars (MonoCompile *cfg)
1920 {
1921         MonoMethodSignature *sig;
1922         MonoInst *ins;
1923         CallInfo *cinfo;
1924         ArgInfo *ainfo;
1925         int i, offset, size, align;
1926         guint32 locals_stack_size, locals_stack_align;
1927         gint32 *offsets;
1928
1929         /*
1930          * Allocate arguments and locals to either register (OP_REGVAR) or to a stack slot (OP_REGOFFSET).
1931          * Compute cfg->stack_offset and update cfg->used_int_regs.
1932          */
1933
1934         sig = mono_method_signature (cfg->method);
1935
1936         if (!cfg->arch.cinfo)
1937                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1938         cinfo = cfg->arch.cinfo;
1939
1940         /*
1941          * The ARM64 ABI always uses a frame pointer.
1942          * The instruction set prefers positive offsets, so fp points to the bottom of the
1943          * frame, and stack slots are at positive offsets.
1944          * If some arguments are received on the stack, their offsets relative to fp can
1945          * not be computed right now because the stack frame might grow due to spilling
1946          * done by the local register allocator. To solve this, we reserve a register
1947          * which points to them.
1948          * The stack frame looks like this:
1949          * args_reg -> <bottom of parent frame>
1950          *             <locals etc>
1951          *       fp -> <saved fp+lr>
1952      *       sp -> <localloc/params area>
1953          */
1954         cfg->frame_reg = ARMREG_FP;
1955         cfg->flags |= MONO_CFG_HAS_SPILLUP;
1956         offset = 0;
1957
1958         /* Saved fp+lr */
1959         offset += 16;
1960
1961         if (cinfo->stack_usage) {
1962                 g_assert (!(cfg->used_int_regs & (1 << ARMREG_R28)));
1963                 cfg->arch.args_reg = ARMREG_R28;
1964                 cfg->used_int_regs |= 1 << ARMREG_R28;
1965         }
1966
1967         if (cfg->method->save_lmf) {
1968                 /* The LMF var is allocated normally */
1969         } else {
1970                 /* Callee saved regs */
1971                 cfg->arch.saved_gregs_offset = offset;
1972                 for (i = 0; i < 32; ++i)
1973                         if ((MONO_ARCH_CALLEE_SAVED_REGS & (1 << i)) && (cfg->used_int_regs & (1 << i)))
1974                                 offset += 8;
1975         }
1976
1977         /* Return value */
1978         switch (cinfo->ret.storage) {
1979         case ArgNone:
1980                 break;
1981         case ArgInIReg:
1982         case ArgInFReg:
1983         case ArgInFRegR4:
1984                 cfg->ret->opcode = OP_REGVAR;
1985                 cfg->ret->dreg = cinfo->ret.reg;
1986                 break;
1987         case ArgVtypeInIRegs:
1988         case ArgHFA:
1989                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1990                 cfg->ret->opcode = OP_REGOFFSET;
1991                 cfg->ret->inst_basereg = cfg->frame_reg;
1992                 cfg->ret->inst_offset = offset;
1993                 if (cinfo->ret.storage == ArgHFA)
1994                         // FIXME:
1995                         offset += 64;
1996                 else
1997                         offset += 16;
1998                 break;
1999         case ArgVtypeByRef:
2000                 /* This variable will be initalized in the prolog from R8 */
2001                 cfg->vret_addr->opcode = OP_REGOFFSET;
2002                 cfg->vret_addr->inst_basereg = cfg->frame_reg;
2003                 cfg->vret_addr->inst_offset = offset;
2004                 offset += 8;
2005                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
2006                         printf ("vret_addr =");
2007                         mono_print_ins (cfg->vret_addr);
2008                 }
2009                 break;
2010         default:
2011                 g_assert_not_reached ();
2012                 break;
2013         }
2014
2015         /* Arguments */
2016         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
2017                 ainfo = cinfo->args + i;
2018
2019                 ins = cfg->args [i];
2020                 if (ins->opcode == OP_REGVAR)
2021                         continue;
2022
2023                 ins->opcode = OP_REGOFFSET;
2024                 ins->inst_basereg = cfg->frame_reg;
2025
2026                 switch (ainfo->storage) {
2027                 case ArgInIReg:
2028                 case ArgInFReg:
2029                 case ArgInFRegR4:
2030                         // FIXME: Use nregs/size
2031                         /* These will be copied to the stack in the prolog */
2032                         ins->inst_offset = offset;
2033                         offset += 8;
2034                         break;
2035                 case ArgOnStack:
2036                 case ArgOnStackR4:
2037                 case ArgOnStackR8:
2038                 case ArgVtypeOnStack:
2039                         /* These are in the parent frame */
2040                         g_assert (cfg->arch.args_reg);
2041                         ins->inst_basereg = cfg->arch.args_reg;
2042                         ins->inst_offset = ainfo->offset;
2043                         break;
2044                 case ArgVtypeInIRegs:
2045                 case ArgHFA:
2046                         ins->opcode = OP_REGOFFSET;
2047                         ins->inst_basereg = cfg->frame_reg;
2048                         /* These arguments are saved to the stack in the prolog */
2049                         ins->inst_offset = offset;
2050                         if (cfg->verbose_level >= 2)
2051                                 printf ("arg %d allocated to %s+0x%0x.\n", i, mono_arch_regname (ins->inst_basereg), (int)ins->inst_offset);
2052                         if (ainfo->storage == ArgHFA)
2053                                 // FIXME:
2054                                 offset += 64;
2055                         else
2056                                 offset += 16;
2057                         break;
2058                 case ArgVtypeByRefOnStack: {
2059                         MonoInst *vtaddr;
2060
2061                         if (ainfo->gsharedvt) {
2062                                 ins->opcode = OP_REGOFFSET;
2063                                 ins->inst_basereg = cfg->arch.args_reg;
2064                                 ins->inst_offset = ainfo->offset;
2065                                 break;
2066                         }
2067
2068                         /* The vtype address is in the parent frame */
2069                         g_assert (cfg->arch.args_reg);
2070                         MONO_INST_NEW (cfg, vtaddr, 0);
2071                         vtaddr->opcode = OP_REGOFFSET;
2072                         vtaddr->inst_basereg = cfg->arch.args_reg;
2073                         vtaddr->inst_offset = ainfo->offset;
2074
2075                         /* Need an indirection */
2076                         ins->opcode = OP_VTARG_ADDR;
2077                         ins->inst_left = vtaddr;
2078                         break;
2079                 }
2080                 case ArgVtypeByRef: {
2081                         MonoInst *vtaddr;
2082
2083                         if (ainfo->gsharedvt) {
2084                                 ins->opcode = OP_REGOFFSET;
2085                                 ins->inst_basereg = cfg->frame_reg;
2086                                 ins->inst_offset = offset;
2087                                 offset += 8;
2088                                 break;
2089                         }
2090
2091                         /* The vtype address is in a register, will be copied to the stack in the prolog */
2092                         MONO_INST_NEW (cfg, vtaddr, 0);
2093                         vtaddr->opcode = OP_REGOFFSET;
2094                         vtaddr->inst_basereg = cfg->frame_reg;
2095                         vtaddr->inst_offset = offset;
2096                         offset += 8;
2097
2098                         /* Need an indirection */
2099                         ins->opcode = OP_VTARG_ADDR;
2100                         ins->inst_left = vtaddr;
2101                         break;
2102                 }
2103                 default:
2104                         g_assert_not_reached ();
2105                         break;
2106                 }
2107         }
2108
2109         /* Allocate these first so they have a small offset, OP_SEQ_POINT depends on this */
2110         // FIXME: Allocate these to registers
2111         ins = cfg->arch.seq_point_info_var;
2112         if (ins) {
2113                 size = 8;
2114                 align = 8;
2115                 offset += align - 1;
2116                 offset &= ~(align - 1);
2117                 ins->opcode = OP_REGOFFSET;
2118                 ins->inst_basereg = cfg->frame_reg;
2119                 ins->inst_offset = offset;
2120                 offset += size;
2121         }
2122         ins = cfg->arch.ss_tramp_var;
2123         if (ins) {
2124                 size = 8;
2125                 align = 8;
2126                 offset += align - 1;
2127                 offset &= ~(align - 1);
2128                 ins->opcode = OP_REGOFFSET;
2129                 ins->inst_basereg = cfg->frame_reg;
2130                 ins->inst_offset = offset;
2131                 offset += size;
2132         }
2133         ins = cfg->arch.bp_tramp_var;
2134         if (ins) {
2135                 size = 8;
2136                 align = 8;
2137                 offset += align - 1;
2138                 offset &= ~(align - 1);
2139                 ins->opcode = OP_REGOFFSET;
2140                 ins->inst_basereg = cfg->frame_reg;
2141                 ins->inst_offset = offset;
2142                 offset += size;
2143         }
2144
2145         /* Locals */
2146         offsets = mono_allocate_stack_slots (cfg, FALSE, &locals_stack_size, &locals_stack_align);
2147         if (locals_stack_align)
2148                 offset = ALIGN_TO (offset, locals_stack_align);
2149
2150         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
2151                 if (offsets [i] != -1) {
2152                         ins = cfg->varinfo [i];
2153                         ins->opcode = OP_REGOFFSET;
2154                         ins->inst_basereg = cfg->frame_reg;
2155                         ins->inst_offset = offset + offsets [i];
2156                         //printf ("allocated local %d to ", i); mono_print_tree_nl (ins);
2157                 }
2158         }
2159         offset += locals_stack_size;
2160
2161         offset = ALIGN_TO (offset, MONO_ARCH_FRAME_ALIGNMENT);
2162
2163         cfg->stack_offset = offset;
2164 }
2165
2166 #ifdef ENABLE_LLVM
2167 LLVMCallInfo*
2168 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
2169 {
2170         int i, n;
2171         CallInfo *cinfo;
2172         ArgInfo *ainfo;
2173         LLVMCallInfo *linfo;
2174
2175         n = sig->param_count + sig->hasthis;
2176
2177         cinfo = get_call_info (cfg->mempool, sig);
2178
2179         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
2180
2181         switch (cinfo->ret.storage) {
2182         case ArgInIReg:
2183         case ArgInFReg:
2184         case ArgInFRegR4:
2185         case ArgNone:
2186                 break;
2187         case ArgVtypeByRef:
2188                 linfo->ret.storage = LLVMArgVtypeByRef;
2189                 break;
2190                 //
2191                 // FIXME: This doesn't work yet since the llvm backend represents these types as an i8
2192                 // array which is returned in int regs
2193                 //
2194         case ArgHFA:
2195                 linfo->ret.storage = LLVMArgFpStruct;
2196                 linfo->ret.nslots = cinfo->ret.nregs;
2197                 linfo->ret.esize = cinfo->ret.esize;
2198                 break;
2199         case ArgVtypeInIRegs:
2200                 /* LLVM models this by returning an int */
2201                 linfo->ret.storage = LLVMArgVtypeAsScalar;
2202                 linfo->ret.nslots = cinfo->ret.nregs;
2203                 linfo->ret.esize = cinfo->ret.esize;
2204                 break;
2205         default:
2206                 g_assert_not_reached ();
2207                 break;
2208         }
2209
2210         for (i = 0; i < n; ++i) {
2211                 LLVMArgInfo *lainfo = &linfo->args [i];
2212
2213                 ainfo = cinfo->args + i;
2214
2215                 lainfo->storage = LLVMArgNone;
2216
2217                 switch (ainfo->storage) {
2218                 case ArgInIReg:
2219                 case ArgInFReg:
2220                 case ArgInFRegR4:
2221                 case ArgOnStack:
2222                 case ArgOnStackR4:
2223                 case ArgOnStackR8:
2224                         lainfo->storage = LLVMArgNormal;
2225                         break;
2226                 case ArgVtypeByRef:
2227                 case ArgVtypeByRefOnStack:
2228                         lainfo->storage = LLVMArgVtypeByRef;
2229                         break;
2230                 case ArgHFA: {
2231                         int j;
2232
2233                         lainfo->storage = LLVMArgAsFpArgs;
2234                         lainfo->nslots = ainfo->nregs;
2235                         lainfo->esize = ainfo->esize;
2236                         for (j = 0; j < ainfo->nregs; ++j)
2237                                 lainfo->pair_storage [j] = LLVMArgInFPReg;
2238                         break;
2239                 }
2240                 case ArgVtypeInIRegs:
2241                         lainfo->storage = LLVMArgAsIArgs;
2242                         lainfo->nslots = ainfo->nregs;
2243                         break;
2244                 case ArgVtypeOnStack:
2245                         if (ainfo->hfa) {
2246                                 int j;
2247                                 /* Same as above */
2248                                 lainfo->storage = LLVMArgAsFpArgs;
2249                                 lainfo->nslots = ainfo->nregs;
2250                                 lainfo->esize = ainfo->esize;
2251                                 lainfo->ndummy_fpargs = ainfo->nfregs_to_skip;
2252                                 for (j = 0; j < ainfo->nregs; ++j)
2253                                         lainfo->pair_storage [j] = LLVMArgInFPReg;
2254                         } else {
2255                                 lainfo->storage = LLVMArgAsIArgs;
2256                                 lainfo->nslots = ainfo->size / 8;
2257                         }
2258                         break;
2259                 default:
2260                         g_assert_not_reached ();
2261                         break;
2262                 }
2263         }
2264
2265         return linfo;
2266 }
2267 #endif
2268
2269 static void
2270 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *arg)
2271 {
2272         MonoInst *ins;
2273
2274         switch (storage) {
2275         case ArgInIReg:
2276                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2277                 ins->dreg = mono_alloc_ireg_copy (cfg, arg->dreg);
2278                 ins->sreg1 = arg->dreg;
2279                 MONO_ADD_INS (cfg->cbb, ins);
2280                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, FALSE);
2281                 break;
2282         case ArgInFReg:
2283                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2284                 ins->dreg = mono_alloc_freg (cfg);
2285                 ins->sreg1 = arg->dreg;
2286                 MONO_ADD_INS (cfg->cbb, ins);
2287                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2288                 break;
2289         case ArgInFRegR4:
2290                 if (COMPILE_LLVM (cfg))
2291                         MONO_INST_NEW (cfg, ins, OP_FMOVE);
2292                 else if (cfg->r4fp)
2293                         MONO_INST_NEW (cfg, ins, OP_RMOVE);
2294                 else
2295                         MONO_INST_NEW (cfg, ins, OP_ARM_SETFREG_R4);
2296                 ins->dreg = mono_alloc_freg (cfg);
2297                 ins->sreg1 = arg->dreg;
2298                 MONO_ADD_INS (cfg->cbb, ins);
2299                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2300                 break;
2301         default:
2302                 g_assert_not_reached ();
2303                 break;
2304         }
2305 }
2306
2307 static void
2308 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
2309 {
2310         MonoMethodSignature *tmp_sig;
2311         int sig_reg;
2312
2313         if (call->tail_call)
2314                 NOT_IMPLEMENTED;
2315
2316         g_assert (cinfo->sig_cookie.storage == ArgOnStack);
2317
2318         /*
2319          * mono_ArgIterator_Setup assumes the signature cookie is
2320          * passed first and all the arguments which were before it are
2321          * passed on the stack after the signature. So compensate by
2322          * passing a different signature.
2323          */
2324         tmp_sig = mono_metadata_signature_dup (call->signature);
2325         tmp_sig->param_count -= call->signature->sentinelpos;
2326         tmp_sig->sentinelpos = 0;
2327         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
2328
2329         sig_reg = mono_alloc_ireg (cfg);
2330         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
2331
2332         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, cinfo->sig_cookie.offset, sig_reg);
2333 }
2334
2335 void
2336 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2337 {
2338         MonoMethodSignature *sig;
2339         MonoInst *arg, *vtarg;
2340         CallInfo *cinfo;
2341         ArgInfo *ainfo;
2342         int i;
2343
2344         sig = call->signature;
2345
2346         cinfo = get_call_info (cfg->mempool, sig);
2347
2348         switch (cinfo->ret.storage) {
2349         case ArgVtypeInIRegs:
2350         case ArgHFA:
2351                 /*
2352                  * The vtype is returned in registers, save the return area address in a local, and save the vtype into
2353                  * the location pointed to by it after call in emit_move_return_value ().
2354                  */
2355                 if (!cfg->arch.vret_addr_loc) {
2356                         cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2357                         /* Prevent it from being register allocated or optimized away */
2358                         ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2359                 }
2360
2361                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2362                 break;
2363         case ArgVtypeByRef:
2364                 /* Pass the vtype return address in R8 */
2365                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2366                 vtarg->sreg1 = call->vret_var->dreg;
2367                 vtarg->dreg = mono_alloc_preg (cfg);
2368                 MONO_ADD_INS (cfg->cbb, vtarg);
2369
2370                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2371                 break;
2372         default:
2373                 break;
2374         }
2375
2376         for (i = 0; i < cinfo->nargs; ++i) {
2377                 ainfo = cinfo->args + i;
2378                 arg = call->args [i];
2379
2380                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
2381                         /* Emit the signature cookie just before the implicit arguments */
2382                         emit_sig_cookie (cfg, call, cinfo);
2383                 }
2384
2385                 switch (ainfo->storage) {
2386                 case ArgInIReg:
2387                 case ArgInFReg:
2388                 case ArgInFRegR4:
2389                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, arg);
2390                         break;
2391                 case ArgOnStack:
2392                         switch (ainfo->slot_size) {
2393                         case 8:
2394                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2395                                 break;
2396                         case 4:
2397                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2398                                 break;
2399                         case 2:
2400                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI2_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2401                                 break;
2402                         case 1:
2403                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI1_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2404                                 break;
2405                         default:
2406                                 g_assert_not_reached ();
2407                                 break;
2408                         }
2409                         break;
2410                 case ArgOnStackR8:
2411                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2412                         break;
2413                 case ArgOnStackR4:
2414                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2415                         break;
2416                 case ArgVtypeInIRegs:
2417                 case ArgVtypeByRef:
2418                 case ArgVtypeByRefOnStack:
2419                 case ArgVtypeOnStack:
2420                 case ArgHFA: {
2421                         MonoInst *ins;
2422                         guint32 align;
2423                         guint32 size;
2424
2425                         size = mono_class_value_size (arg->klass, &align);
2426
2427                         MONO_INST_NEW (cfg, ins, OP_OUTARG_VT);
2428                         ins->sreg1 = arg->dreg;
2429                         ins->klass = arg->klass;
2430                         ins->backend.size = size;
2431                         ins->inst_p0 = call;
2432                         ins->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2433                         memcpy (ins->inst_p1, ainfo, sizeof (ArgInfo));
2434                         MONO_ADD_INS (cfg->cbb, ins);
2435                         break;
2436                 }
2437                 default:
2438                         g_assert_not_reached ();
2439                         break;
2440                 }
2441         }
2442
2443         /* Handle the case where there are no implicit arguments */
2444         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (cinfo->nargs == sig->sentinelpos))
2445                 emit_sig_cookie (cfg, call, cinfo);
2446
2447         call->call_info = cinfo;
2448         call->stack_usage = cinfo->stack_usage;
2449 }
2450
2451 void
2452 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2453 {
2454         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2455         ArgInfo *ainfo = ins->inst_p1;
2456         MonoInst *load;
2457         int i;
2458
2459         if (ins->backend.size == 0 && !ainfo->gsharedvt)
2460                 return;
2461
2462         switch (ainfo->storage) {
2463         case ArgVtypeInIRegs:
2464                 for (i = 0; i < ainfo->nregs; ++i) {
2465                         // FIXME: Smaller sizes
2466                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2467                         load->dreg = mono_alloc_ireg (cfg);
2468                         load->inst_basereg = src->dreg;
2469                         load->inst_offset = i * sizeof(mgreg_t);
2470                         MONO_ADD_INS (cfg->cbb, load);
2471                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg + i, load);
2472                 }
2473                 break;
2474         case ArgHFA:
2475                 for (i = 0; i < ainfo->nregs; ++i) {
2476                         if (ainfo->esize == 4)
2477                                 MONO_INST_NEW (cfg, load, OP_LOADR4_MEMBASE);
2478                         else
2479                                 MONO_INST_NEW (cfg, load, OP_LOADR8_MEMBASE);
2480                         load->dreg = mono_alloc_freg (cfg);
2481                         load->inst_basereg = src->dreg;
2482                         load->inst_offset = ainfo->foffsets [i];
2483                         MONO_ADD_INS (cfg->cbb, load);
2484                         add_outarg_reg (cfg, call, ainfo->esize == 4 ? ArgInFRegR4 : ArgInFReg, ainfo->reg + i, load);
2485                 }
2486                 break;
2487         case ArgVtypeByRef:
2488         case ArgVtypeByRefOnStack: {
2489                 MonoInst *vtaddr, *load, *arg;
2490
2491                 /* Pass the vtype address in a reg/on the stack */
2492                 if (ainfo->gsharedvt) {
2493                         load = src;
2494                 } else {
2495                         /* Make a copy of the argument */
2496                         vtaddr = mono_compile_create_var (cfg, &ins->klass->byval_arg, OP_LOCAL);
2497
2498                         MONO_INST_NEW (cfg, load, OP_LDADDR);
2499                         load->inst_p0 = vtaddr;
2500                         vtaddr->flags |= MONO_INST_INDIRECT;
2501                         load->type = STACK_MP;
2502                         load->klass = vtaddr->klass;
2503                         load->dreg = mono_alloc_ireg (cfg);
2504                         MONO_ADD_INS (cfg->cbb, load);
2505                         mini_emit_memcpy (cfg, load->dreg, 0, src->dreg, 0, ainfo->size, 8);
2506                 }
2507
2508                 if (ainfo->storage == ArgVtypeByRef) {
2509                         MONO_INST_NEW (cfg, arg, OP_MOVE);
2510                         arg->dreg = mono_alloc_preg (cfg);
2511                         arg->sreg1 = load->dreg;
2512                         MONO_ADD_INS (cfg->cbb, arg);
2513                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg, arg);
2514                 } else {
2515                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, load->dreg);
2516                 }
2517                 break;
2518         }
2519         case ArgVtypeOnStack:
2520                 for (i = 0; i < ainfo->size / 8; ++i) {
2521                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2522                         load->dreg = mono_alloc_ireg (cfg);
2523                         load->inst_basereg = src->dreg;
2524                         load->inst_offset = i * 8;
2525                         MONO_ADD_INS (cfg->cbb, load);
2526                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI8_MEMBASE_REG, ARMREG_SP, ainfo->offset + (i * 8), load->dreg);
2527                 }
2528                 break;
2529         default:
2530                 g_assert_not_reached ();
2531                 break;
2532         }
2533 }
2534
2535 void
2536 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2537 {
2538         MonoMethodSignature *sig;
2539         CallInfo *cinfo;
2540
2541         sig = mono_method_signature (cfg->method);
2542         if (!cfg->arch.cinfo)
2543                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
2544         cinfo = cfg->arch.cinfo;
2545
2546         switch (cinfo->ret.storage) {
2547         case ArgNone:
2548                 break;
2549         case ArgInIReg:
2550                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2551                 break;
2552         case ArgInFReg:
2553                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2554                 break;
2555         case ArgInFRegR4:
2556                 if (COMPILE_LLVM (cfg))
2557                         MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2558                 else if (cfg->r4fp)
2559                         MONO_EMIT_NEW_UNALU (cfg, OP_RMOVE, cfg->ret->dreg, val->dreg);
2560                 else
2561                         MONO_EMIT_NEW_UNALU (cfg, OP_ARM_SETFREG_R4, cfg->ret->dreg, val->dreg);
2562                 break;
2563         default:
2564                 g_assert_not_reached ();
2565                 break;
2566         }
2567 }
2568
2569 gboolean
2570 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
2571 {
2572         CallInfo *c1, *c2;
2573         gboolean res;
2574
2575         if (cfg->compile_aot && !cfg->full_aot)
2576                 /* OP_TAILCALL doesn't work with AOT */
2577                 return FALSE;
2578
2579         c1 = get_call_info (NULL, caller_sig);
2580         c2 = get_call_info (NULL, callee_sig);
2581         res = TRUE;
2582         // FIXME: Relax these restrictions
2583         if (c1->stack_usage != 0)
2584                 res = FALSE;
2585         if (c1->stack_usage != c2->stack_usage)
2586                 res = FALSE;
2587         if ((c1->ret.storage != ArgNone && c1->ret.storage != ArgInIReg) || c1->ret.storage != c2->ret.storage)
2588                 res = FALSE;
2589
2590         g_free (c1);
2591         g_free (c2);
2592
2593         return res;
2594 }
2595
2596 gboolean
2597 mono_arch_is_inst_imm (gint64 imm)
2598 {
2599         return (imm >= -((gint64)1<<31) && imm <= (((gint64)1<<31)-1));
2600 }
2601
2602 void*
2603 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
2604 {
2605         NOT_IMPLEMENTED;
2606         return NULL;
2607 }
2608
2609 void*
2610 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
2611 {
2612         NOT_IMPLEMENTED;
2613         return NULL;
2614 }
2615
2616 void
2617 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2618 {
2619         //NOT_IMPLEMENTED;
2620 }
2621
2622 void
2623 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
2624 {
2625         //NOT_IMPLEMENTED;
2626 }
2627
2628 #define ADD_NEW_INS(cfg,dest,op) do {       \
2629                 MONO_INST_NEW ((cfg), (dest), (op)); \
2630         mono_bblock_insert_before_ins (bb, ins, (dest)); \
2631         } while (0)
2632
2633 void
2634 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2635 {
2636         MonoInst *ins, *temp, *last_ins = NULL;
2637
2638         MONO_BB_FOR_EACH_INS (bb, ins) {
2639                 switch (ins->opcode) {
2640                 case OP_SBB:
2641                 case OP_ISBB:
2642                 case OP_SUBCC:
2643                 case OP_ISUBCC:
2644                         if (ins->next  && (ins->next->opcode == OP_COND_EXC_C || ins->next->opcode == OP_COND_EXC_IC))
2645                                 /* ARM sets the C flag to 1 if there was _no_ overflow */
2646                                 ins->next->opcode = OP_COND_EXC_NC;
2647                         break;
2648                 case OP_IDIV_IMM:
2649                 case OP_IREM_IMM:
2650                 case OP_IDIV_UN_IMM:
2651                 case OP_IREM_UN_IMM:
2652                 case OP_LREM_IMM:
2653                         mono_decompose_op_imm (cfg, bb, ins);
2654                         break;
2655                 case OP_LOCALLOC_IMM:
2656                         if (ins->inst_imm > 32) {
2657                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
2658                                 temp->inst_c0 = ins->inst_imm;
2659                                 temp->dreg = mono_alloc_ireg (cfg);
2660                                 ins->sreg1 = temp->dreg;
2661                                 ins->opcode = mono_op_imm_to_op (ins->opcode);
2662                         }
2663                         break;
2664                 case OP_ICOMPARE_IMM:
2665                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBEQ) {
2666                                 ins->next->opcode = OP_ARM64_CBZW;
2667                                 ins->next->sreg1 = ins->sreg1;
2668                                 NULLIFY_INS (ins);
2669                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBNE_UN) {
2670                                 ins->next->opcode = OP_ARM64_CBNZW;
2671                                 ins->next->sreg1 = ins->sreg1;
2672                                 NULLIFY_INS (ins);
2673                         }
2674                         break;
2675                 case OP_LCOMPARE_IMM:
2676                 case OP_COMPARE_IMM:
2677                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBEQ) {
2678                                 ins->next->opcode = OP_ARM64_CBZX;
2679                                 ins->next->sreg1 = ins->sreg1;
2680                                 NULLIFY_INS (ins);
2681                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBNE_UN) {
2682                                 ins->next->opcode = OP_ARM64_CBNZX;
2683                                 ins->next->sreg1 = ins->sreg1;
2684                                 NULLIFY_INS (ins);
2685                         }
2686                         break;
2687                 case OP_FCOMPARE: {
2688                         gboolean swap = FALSE;
2689                         int reg;
2690
2691                         if (!ins->next) {
2692                                 /* Optimized away */
2693                                 NULLIFY_INS (ins);
2694                                 break;
2695                         }
2696
2697                         /*
2698                          * FP compares with unordered operands set the flags
2699                          * to NZCV=0011, which matches some non-unordered compares
2700                          * as well, like LE, so have to swap the operands.
2701                          */
2702                         switch (ins->next->opcode) {
2703                         case OP_FBLT:
2704                                 ins->next->opcode = OP_FBGT;
2705                                 swap = TRUE;
2706                                 break;
2707                         case OP_FBLE:
2708                                 ins->next->opcode = OP_FBGE;
2709                                 swap = TRUE;
2710                                 break;
2711                         default:
2712                                 break;
2713                         }
2714                         if (swap) {
2715                                 reg = ins->sreg1;
2716                                 ins->sreg1 = ins->sreg2;
2717                                 ins->sreg2 = reg;
2718                         }
2719                         break;
2720                 }
2721                 default:
2722                         break;
2723                 }
2724
2725                 last_ins = ins;
2726         }
2727         bb->last_ins = last_ins;
2728         bb->max_vreg = cfg->next_vreg;
2729 }
2730
2731 void
2732 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
2733 {
2734 }
2735
2736 static int
2737 opcode_to_armcond (int opcode)
2738 {
2739         switch (opcode) {
2740         case OP_IBEQ:
2741         case OP_LBEQ:
2742         case OP_FBEQ:
2743         case OP_CEQ:
2744         case OP_ICEQ:
2745         case OP_LCEQ:
2746         case OP_FCEQ:
2747         case OP_RCEQ:
2748         case OP_COND_EXC_IEQ:
2749         case OP_COND_EXC_EQ:
2750                 return ARMCOND_EQ;
2751         case OP_IBGE:
2752         case OP_LBGE:
2753         case OP_FBGE:
2754         case OP_ICGE:
2755         case OP_FCGE:
2756         case OP_RCGE:
2757                 return ARMCOND_GE;
2758         case OP_IBGT:
2759         case OP_LBGT:
2760         case OP_FBGT:
2761         case OP_CGT:
2762         case OP_ICGT:
2763         case OP_LCGT:
2764         case OP_FCGT:
2765         case OP_RCGT:
2766         case OP_COND_EXC_IGT:
2767         case OP_COND_EXC_GT:
2768                 return ARMCOND_GT;
2769         case OP_IBLE:
2770         case OP_LBLE:
2771         case OP_FBLE:
2772         case OP_ICLE:
2773         case OP_FCLE:
2774         case OP_RCLE:
2775                 return ARMCOND_LE;
2776         case OP_IBLT:
2777         case OP_LBLT:
2778         case OP_FBLT:
2779         case OP_CLT:
2780         case OP_ICLT:
2781         case OP_LCLT:
2782         case OP_COND_EXC_ILT:
2783         case OP_COND_EXC_LT:
2784                 return ARMCOND_LT;
2785         case OP_IBNE_UN:
2786         case OP_LBNE_UN:
2787         case OP_FBNE_UN:
2788         case OP_ICNEQ:
2789         case OP_FCNEQ:
2790         case OP_RCNEQ:
2791         case OP_COND_EXC_INE_UN:
2792         case OP_COND_EXC_NE_UN:
2793                 return ARMCOND_NE;
2794         case OP_IBGE_UN:
2795         case OP_LBGE_UN:
2796         case OP_FBGE_UN:
2797         case OP_ICGE_UN:
2798         case OP_COND_EXC_IGE_UN:
2799         case OP_COND_EXC_GE_UN:
2800                 return ARMCOND_HS;
2801         case OP_IBGT_UN:
2802         case OP_LBGT_UN:
2803         case OP_FBGT_UN:
2804         case OP_CGT_UN:
2805         case OP_ICGT_UN:
2806         case OP_LCGT_UN:
2807         case OP_FCGT_UN:
2808         case OP_RCGT_UN:
2809         case OP_COND_EXC_IGT_UN:
2810         case OP_COND_EXC_GT_UN:
2811                 return ARMCOND_HI;
2812         case OP_IBLE_UN:
2813         case OP_LBLE_UN:
2814         case OP_FBLE_UN:
2815         case OP_ICLE_UN:
2816         case OP_COND_EXC_ILE_UN:
2817         case OP_COND_EXC_LE_UN:
2818                 return ARMCOND_LS;
2819         case OP_IBLT_UN:
2820         case OP_LBLT_UN:
2821         case OP_FBLT_UN:
2822         case OP_CLT_UN:
2823         case OP_ICLT_UN:
2824         case OP_LCLT_UN:
2825         case OP_COND_EXC_ILT_UN:
2826         case OP_COND_EXC_LT_UN:
2827                 return ARMCOND_LO;
2828                 /*
2829                  * FCMP sets the NZCV condition bits as follows:
2830                  * eq = 0110
2831                  * < = 1000
2832                  * > = 0010
2833                  * unordered = 0011
2834                  * ARMCOND_LT is N!=V, so it matches unordered too, so
2835                  * fclt and fclt_un need to be special cased.
2836                  */
2837         case OP_FCLT:
2838         case OP_RCLT:
2839                 /* N==1 */
2840                 return ARMCOND_MI;
2841         case OP_FCLT_UN:
2842         case OP_RCLT_UN:
2843                 return ARMCOND_LT;
2844         case OP_COND_EXC_C:
2845         case OP_COND_EXC_IC:
2846                 return ARMCOND_CS;
2847         case OP_COND_EXC_OV:
2848         case OP_COND_EXC_IOV:
2849                 return ARMCOND_VS;
2850         case OP_COND_EXC_NC:
2851         case OP_COND_EXC_INC:
2852                 return ARMCOND_CC;
2853         case OP_COND_EXC_NO:
2854         case OP_COND_EXC_INO:
2855                 return ARMCOND_VC;
2856         default:
2857                 printf ("%s\n", mono_inst_name (opcode));
2858                 g_assert_not_reached ();
2859                 return -1;
2860         }
2861 }
2862
2863 /* This clobbers LR */
2864 static inline __attribute__((warn_unused_result)) guint8*
2865 emit_cond_exc (MonoCompile *cfg, guint8 *code, int opcode, const char *exc_name)
2866 {
2867         int cond;
2868
2869         cond = opcode_to_armcond (opcode);
2870         /* Capture PC */
2871         arm_adrx (code, ARMREG_IP1, code);
2872         mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, exc_name, MONO_R_ARM64_BCC);
2873         arm_bcc (code, cond, 0);
2874         return code;
2875 }
2876
2877 static guint8*
2878 emit_move_return_value (MonoCompile *cfg, guint8 * code, MonoInst *ins)
2879 {
2880         CallInfo *cinfo;
2881         MonoCallInst *call;
2882
2883         call = (MonoCallInst*)ins;
2884         cinfo = call->call_info;
2885         g_assert (cinfo);
2886         switch (cinfo->ret.storage) {
2887         case ArgNone:
2888                 break;
2889         case ArgInIReg:
2890                 /* LLVM compiled code might only set the bottom bits */
2891                 if (call->signature && mini_get_underlying_type (call->signature->ret)->type == MONO_TYPE_I4)
2892                         arm_sxtwx (code, call->inst.dreg, cinfo->ret.reg);
2893                 else if (call->inst.dreg != cinfo->ret.reg)
2894                         arm_movx (code, call->inst.dreg, cinfo->ret.reg);
2895                 break;
2896         case ArgInFReg:
2897                 if (call->inst.dreg != cinfo->ret.reg)
2898                         arm_fmovd (code, call->inst.dreg, cinfo->ret.reg);
2899                 break;
2900         case ArgInFRegR4:
2901                 if (cfg->r4fp)
2902                         arm_fmovs (code, call->inst.dreg, cinfo->ret.reg);
2903                 else
2904                         arm_fcvt_sd (code, call->inst.dreg, cinfo->ret.reg);
2905                 break;
2906         case ArgVtypeInIRegs: {
2907                 MonoInst *loc = cfg->arch.vret_addr_loc;
2908                 int i;
2909
2910                 /* Load the destination address */
2911                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2912                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2913                 for (i = 0; i < cinfo->ret.nregs; ++i)
2914                         arm_strx (code, cinfo->ret.reg + i, ARMREG_LR, i * 8);
2915                 break;
2916         }
2917         case ArgHFA: {
2918                 MonoInst *loc = cfg->arch.vret_addr_loc;
2919                 int i;
2920
2921                 /* Load the destination address */
2922                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2923                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2924                 for (i = 0; i < cinfo->ret.nregs; ++i) {
2925                         if (cinfo->ret.esize == 4)
2926                                 arm_strfpw (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2927                         else
2928                                 arm_strfpx (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2929                 }
2930                 break;
2931         }
2932         case ArgVtypeByRef:
2933                 break;
2934         default:
2935                 g_assert_not_reached ();
2936                 break;
2937         }
2938         return code;
2939 }
2940
2941 /*
2942  * emit_branch_island:
2943  *
2944  *   Emit a branch island for the conditional branches from cfg->native_code + start_offset to code.
2945  */
2946 static guint8*
2947 emit_branch_island (MonoCompile *cfg, guint8 *code, int start_offset)
2948 {
2949         MonoJumpInfo *ji;
2950         int offset, island_size;
2951
2952         /* Iterate over the patch infos added so far by this bb */
2953         island_size = 0;
2954         for (ji = cfg->patch_info; ji; ji = ji->next) {
2955                 if (ji->ip.i < start_offset)
2956                         /* The patch infos are in reverse order, so this means the end */
2957                         break;
2958                 if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ)
2959                         island_size += 4;
2960         }
2961
2962         if (island_size) {
2963                 offset = code - cfg->native_code;
2964                 if (offset > (cfg->code_size - island_size - 16)) {
2965                         cfg->code_size *= 2;
2966                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
2967                         code = cfg->native_code + offset;
2968                 }
2969
2970                 /* Branch over the island */
2971                 arm_b (code, code + 4 + island_size);
2972
2973                 for (ji = cfg->patch_info; ji; ji = ji->next) {
2974                         if (ji->ip.i < start_offset)
2975                                 break;
2976                         if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ) {
2977                                 /* Rewrite the cond branch so it branches to an uncoditional branch in the branch island */
2978                                 arm_patch_rel (cfg->native_code + ji->ip.i, code, ji->relocation);
2979                                 /* Rewrite the patch so it points to the unconditional branch */
2980                                 ji->ip.i = code - cfg->native_code;
2981                                 ji->relocation = MONO_R_ARM64_B;
2982                                 arm_b (code, code);
2983                         }
2984                 }
2985         }
2986         return code;
2987 }
2988
2989 void
2990 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2991 {
2992         MonoInst *ins;
2993         MonoCallInst *call;
2994         guint offset;
2995         guint8 *code = cfg->native_code + cfg->code_len;
2996         int start_offset, max_len, dreg, sreg1, sreg2;
2997         mgreg_t imm;
2998
2999         if (cfg->verbose_level > 2)
3000                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
3001
3002         start_offset = code - cfg->native_code;
3003
3004         MONO_BB_FOR_EACH_INS (bb, ins) {
3005                 offset = code - cfg->native_code;
3006
3007                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
3008
3009                 if (offset > (cfg->code_size - max_len - 16)) {
3010                         cfg->code_size *= 2;
3011                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
3012                         code = cfg->native_code + offset;
3013                 }
3014
3015                 if (G_UNLIKELY (cfg->arch.cond_branch_islands && offset - start_offset > 4 * 0x1ffff)) {
3016                         /* Emit a branch island for large basic blocks */
3017                         code = emit_branch_island (cfg, code, start_offset);
3018                         offset = code - cfg->native_code;
3019                         start_offset = offset;
3020                 }
3021
3022                 mono_debug_record_line_number (cfg, ins, offset);
3023
3024                 dreg = ins->dreg;
3025                 sreg1 = ins->sreg1;
3026                 sreg2 = ins->sreg2;
3027                 imm = ins->inst_imm;
3028
3029                 switch (ins->opcode) {
3030                 case OP_ICONST:
3031                         code = emit_imm (code, dreg, ins->inst_c0);
3032                         break;
3033                 case OP_I8CONST:
3034                         code = emit_imm64 (code, dreg, ins->inst_c0);
3035                         break;
3036                 case OP_MOVE:
3037                         if (dreg != sreg1)
3038                                 arm_movx (code, dreg, sreg1);
3039                         break;
3040                 case OP_NOP:
3041                 case OP_RELAXED_NOP:
3042                         break;
3043                 case OP_JUMP_TABLE:
3044                         mono_add_patch_info_rel (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0, MONO_R_ARM64_IMM);
3045                         code = emit_imm64_template (code, dreg);
3046                         break;
3047                 case OP_BREAK:
3048                         /*
3049                          * gdb does not like encountering the hw breakpoint ins in the debugged code.
3050                          * So instead of emitting a trap, we emit a call a C function and place a
3051                          * breakpoint there.
3052                          */
3053                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, (gpointer)"mono_break");
3054                         break;
3055                 case OP_LOCALLOC: {
3056                         guint8 *buf [16];
3057
3058                         arm_addx_imm (code, ARMREG_IP0, sreg1, (MONO_ARCH_FRAME_ALIGNMENT - 1));
3059                         // FIXME: andx_imm doesn't work yet
3060                         code = emit_imm (code, ARMREG_IP1, -MONO_ARCH_FRAME_ALIGNMENT);
3061                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3062                         //arm_andx_imm (code, ARMREG_IP0, sreg1, - MONO_ARCH_FRAME_ALIGNMENT);
3063                         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
3064                         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
3065                         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
3066
3067                         /* Init */
3068                         /* ip1 = pointer, ip0 = end */
3069                         arm_addx (code, ARMREG_IP0, ARMREG_IP1, ARMREG_IP0);
3070                         buf [0] = code;
3071                         arm_cmpx (code, ARMREG_IP1, ARMREG_IP0);
3072                         buf [1] = code;
3073                         arm_bcc (code, ARMCOND_EQ, 0);
3074                         arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_IP1, 0);
3075                         arm_addx_imm (code, ARMREG_IP1, ARMREG_IP1, 16);
3076                         arm_b (code, buf [0]);
3077                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3078
3079                         arm_movspx (code, dreg, ARMREG_SP);
3080                         if (cfg->param_area)
3081                                 code = emit_subx_sp_imm (code, cfg->param_area);
3082                         break;
3083                 }
3084                 case OP_LOCALLOC_IMM: {
3085                         int imm, offset;
3086
3087                         imm = ALIGN_TO (ins->inst_imm, MONO_ARCH_FRAME_ALIGNMENT);
3088                         g_assert (arm_is_arith_imm (imm));
3089                         arm_subx_imm (code, ARMREG_SP, ARMREG_SP, imm);
3090
3091                         /* Init */
3092                         g_assert (MONO_ARCH_FRAME_ALIGNMENT == 16);
3093                         offset = 0;
3094                         while (offset < imm) {
3095                                 arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_SP, offset);
3096                                 offset += 16;
3097                         }
3098                         arm_movspx (code, dreg, ARMREG_SP);
3099                         if (cfg->param_area)
3100                                 code = emit_subx_sp_imm (code, cfg->param_area);
3101                         break;
3102                 }
3103                 case OP_AOTCONST:
3104                         code = emit_aotconst (cfg, code, dreg, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3105                         break;
3106                 case OP_OBJC_GET_SELECTOR:
3107                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_OBJC_SELECTOR_REF, ins->inst_p0);
3108                         /* See arch_emit_objc_selector_ref () in aot-compiler.c */
3109                         arm_ldrx_lit (code, ins->dreg, 0);
3110                         arm_nop (code);
3111                         arm_nop (code);
3112                         break;
3113                 case OP_SEQ_POINT: {
3114                         MonoInst *info_var = cfg->arch.seq_point_info_var;
3115
3116                         /*
3117                          * For AOT, we use one got slot per method, which will point to a
3118                          * SeqPointInfo structure, containing all the information required
3119                          * by the code below.
3120                          */
3121                         if (cfg->compile_aot) {
3122                                 g_assert (info_var);
3123                                 g_assert (info_var->opcode == OP_REGOFFSET);
3124                         }
3125
3126                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
3127                                 MonoInst *var = cfg->arch.ss_tramp_var;
3128
3129                                 g_assert (var);
3130                                 g_assert (var->opcode == OP_REGOFFSET);
3131                                 /* Load ss_tramp_var */
3132                                 /* This is equal to &ss_trampoline */
3133                                 arm_ldrx (code, ARMREG_IP1, var->inst_basereg, var->inst_offset);
3134                                 /* Load the trampoline address */
3135                                 arm_ldrx (code, ARMREG_IP1, ARMREG_IP1, 0);
3136                                 /* Call it if it is non-null */
3137                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3138                                 arm_blrx (code, ARMREG_IP1);
3139                         }
3140
3141                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
3142
3143                         if (cfg->compile_aot) {
3144                                 guint32 offset = code - cfg->native_code;
3145                                 guint32 val;
3146
3147                                 arm_ldrx (code, ARMREG_IP1, info_var->inst_basereg, info_var->inst_offset);
3148                                 /* Add the offset */
3149                                 val = ((offset / 4) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
3150                                 /* Load the info->bp_addrs [offset], which is either 0 or the address of the bp trampoline */
3151                                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP1, val);
3152                                 /* Skip the load if its 0 */
3153                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3154                                 /* Call the breakpoint trampoline */
3155                                 arm_blrx (code, ARMREG_IP1);
3156                         } else {
3157                                 MonoInst *var = cfg->arch.bp_tramp_var;
3158
3159                                 g_assert (var);
3160                                 g_assert (var->opcode == OP_REGOFFSET);
3161                                 /* Load the address of the bp trampoline into IP0 */
3162                                 arm_ldrx (code, ARMREG_IP0, var->inst_basereg, var->inst_offset);
3163                                 /*
3164                                  * A placeholder for a possible breakpoint inserted by
3165                                  * mono_arch_set_breakpoint ().
3166                                  */
3167                                 arm_nop (code);
3168                         }
3169                         break;
3170                 }
3171
3172                         /* BRANCH */
3173                 case OP_BR:
3174                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_B);
3175                         arm_b (code, code);
3176                         break;
3177                 case OP_BR_REG:
3178                         arm_brx (code, sreg1);
3179                         break;
3180                 case OP_IBEQ:
3181                 case OP_IBGE:
3182                 case OP_IBGT:
3183                 case OP_IBLE:
3184                 case OP_IBLT:
3185                 case OP_IBNE_UN:
3186                 case OP_IBGE_UN:
3187                 case OP_IBGT_UN:
3188                 case OP_IBLE_UN:
3189                 case OP_IBLT_UN:
3190                 case OP_LBEQ:
3191                 case OP_LBGE:
3192                 case OP_LBGT:
3193                 case OP_LBLE:
3194                 case OP_LBLT:
3195                 case OP_LBNE_UN:
3196                 case OP_LBGE_UN:
3197                 case OP_LBGT_UN:
3198                 case OP_LBLE_UN:
3199                 case OP_LBLT_UN:
3200                 case OP_FBEQ:
3201                 case OP_FBNE_UN:
3202                 case OP_FBLT:
3203                 case OP_FBGT:
3204                 case OP_FBGT_UN:
3205                 case OP_FBLE:
3206                 case OP_FBGE:
3207                 case OP_FBGE_UN: {
3208                         int cond;
3209
3210                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3211                         cond = opcode_to_armcond (ins->opcode);
3212                         arm_bcc (code, cond, 0);
3213                         break;
3214                 }
3215                 case OP_FBLT_UN:
3216                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3217                         /* For fp compares, ARMCOND_LT is lt or unordered */
3218                         arm_bcc (code, ARMCOND_LT, 0);
3219                         break;
3220                 case OP_FBLE_UN:
3221                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3222                         arm_bcc (code, ARMCOND_EQ, 0);
3223                         offset = code - cfg->native_code;
3224                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3225                         /* For fp compares, ARMCOND_LT is lt or unordered */
3226                         arm_bcc (code, ARMCOND_LT, 0);
3227                         break;
3228                 case OP_ARM64_CBZW:
3229                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3230                         arm_cbzw (code, sreg1, 0);
3231                         break;
3232                 case OP_ARM64_CBZX:
3233                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3234                         arm_cbzx (code, sreg1, 0);
3235                         break;
3236                 case OP_ARM64_CBNZW:
3237                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3238                         arm_cbnzw (code, sreg1, 0);
3239                         break;
3240                 case OP_ARM64_CBNZX:
3241                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3242                         arm_cbnzx (code, sreg1, 0);
3243                         break;
3244                         /* ALU */
3245                 case OP_IADD:
3246                         arm_addw (code, dreg, sreg1, sreg2);
3247                         break;
3248                 case OP_LADD:
3249                         arm_addx (code, dreg, sreg1, sreg2);
3250                         break;
3251                 case OP_ISUB:
3252                         arm_subw (code, dreg, sreg1, sreg2);
3253                         break;
3254                 case OP_LSUB:
3255                         arm_subx (code, dreg, sreg1, sreg2);
3256                         break;
3257                 case OP_IAND:
3258                         arm_andw (code, dreg, sreg1, sreg2);
3259                         break;
3260                 case OP_LAND:
3261                         arm_andx (code, dreg, sreg1, sreg2);
3262                         break;
3263                 case OP_IOR:
3264                         arm_orrw (code, dreg, sreg1, sreg2);
3265                         break;
3266                 case OP_LOR:
3267                         arm_orrx (code, dreg, sreg1, sreg2);
3268                         break;
3269                 case OP_IXOR:
3270                         arm_eorw (code, dreg, sreg1, sreg2);
3271                         break;
3272                 case OP_LXOR:
3273                         arm_eorx (code, dreg, sreg1, sreg2);
3274                         break;
3275                 case OP_INEG:
3276                         arm_negw (code, dreg, sreg1);
3277                         break;
3278                 case OP_LNEG:
3279                         arm_negx (code, dreg, sreg1);
3280                         break;
3281                 case OP_INOT:
3282                         arm_mvnw (code, dreg, sreg1);
3283                         break;
3284                 case OP_LNOT:
3285                         arm_mvnx (code, dreg, sreg1);
3286                         break;
3287                 case OP_IADDCC:
3288                         arm_addsw (code, dreg, sreg1, sreg2);
3289                         break;
3290                 case OP_ADDCC:
3291                 case OP_LADDCC:
3292                         arm_addsx (code, dreg, sreg1, sreg2);
3293                         break;
3294                 case OP_ISUBCC:
3295                         arm_subsw (code, dreg, sreg1, sreg2);
3296                         break;
3297                 case OP_LSUBCC:
3298                 case OP_SUBCC:
3299                         arm_subsx (code, dreg, sreg1, sreg2);
3300                         break;
3301                 case OP_ICOMPARE:
3302                         arm_cmpw (code, sreg1, sreg2);
3303                         break;
3304                 case OP_COMPARE:
3305                 case OP_LCOMPARE:
3306                         arm_cmpx (code, sreg1, sreg2);
3307                         break;
3308                 case OP_IADD_IMM:
3309                         code = emit_addw_imm (code, dreg, sreg1, imm);
3310                         break;
3311                 case OP_LADD_IMM:
3312                 case OP_ADD_IMM:
3313                         code = emit_addx_imm (code, dreg, sreg1, imm);
3314                         break;
3315                 case OP_ISUB_IMM:
3316                         code = emit_subw_imm (code, dreg, sreg1, imm);
3317                         break;
3318                 case OP_LSUB_IMM:
3319                         code = emit_subx_imm (code, dreg, sreg1, imm);
3320                         break;
3321                 case OP_IAND_IMM:
3322                         code = emit_andw_imm (code, dreg, sreg1, imm);
3323                         break;
3324                 case OP_LAND_IMM:
3325                 case OP_AND_IMM:
3326                         code = emit_andx_imm (code, dreg, sreg1, imm);
3327                         break;
3328                 case OP_IOR_IMM:
3329                         code = emit_orrw_imm (code, dreg, sreg1, imm);
3330                         break;
3331                 case OP_LOR_IMM:
3332                         code = emit_orrx_imm (code, dreg, sreg1, imm);
3333                         break;
3334                 case OP_IXOR_IMM:
3335                         code = emit_eorw_imm (code, dreg, sreg1, imm);
3336                         break;
3337                 case OP_LXOR_IMM:
3338                         code = emit_eorx_imm (code, dreg, sreg1, imm);
3339                         break;
3340                 case OP_ICOMPARE_IMM:
3341                         code = emit_cmpw_imm (code, sreg1, imm);
3342                         break;
3343                 case OP_LCOMPARE_IMM:
3344                 case OP_COMPARE_IMM:
3345                         if (imm == 0) {
3346                                 arm_cmpx (code, sreg1, ARMREG_RZR);
3347                         } else {
3348                                 // FIXME: 32 vs 64 bit issues for 0xffffffff
3349                                 code = emit_imm64 (code, ARMREG_LR, imm);
3350                                 arm_cmpx (code, sreg1, ARMREG_LR);
3351                         }
3352                         break;
3353                 case OP_ISHL:
3354                         arm_lslvw (code, dreg, sreg1, sreg2);
3355                         break;
3356                 case OP_LSHL:
3357                         arm_lslvx (code, dreg, sreg1, sreg2);
3358                         break;
3359                 case OP_ISHR:
3360                         arm_asrvw (code, dreg, sreg1, sreg2);
3361                         break;
3362                 case OP_LSHR:
3363                         arm_asrvx (code, dreg, sreg1, sreg2);
3364                         break;
3365                 case OP_ISHR_UN:
3366                         arm_lsrvw (code, dreg, sreg1, sreg2);
3367                         break;
3368                 case OP_LSHR_UN:
3369                         arm_lsrvx (code, dreg, sreg1, sreg2);
3370                         break;
3371                 case OP_ISHL_IMM:
3372                         if (imm == 0)
3373                                 arm_movx (code, dreg, sreg1);
3374                         else
3375                                 arm_lslw (code, dreg, sreg1, imm);
3376                         break;
3377                 case OP_LSHL_IMM:
3378                         if (imm == 0)
3379                                 arm_movx (code, dreg, sreg1);
3380                         else
3381                                 arm_lslx (code, dreg, sreg1, imm);
3382                         break;
3383                 case OP_ISHR_IMM:
3384                         if (imm == 0)
3385                                 arm_movx (code, dreg, sreg1);
3386                         else
3387                                 arm_asrw (code, dreg, sreg1, imm);
3388                         break;
3389                 case OP_LSHR_IMM:
3390                 case OP_SHR_IMM:
3391                         if (imm == 0)
3392                                 arm_movx (code, dreg, sreg1);
3393                         else
3394                                 arm_asrx (code, dreg, sreg1, imm);
3395                         break;
3396                 case OP_ISHR_UN_IMM:
3397                         if (imm == 0)
3398                                 arm_movx (code, dreg, sreg1);
3399                         else
3400                                 arm_lsrw (code, dreg, sreg1, imm);
3401                         break;
3402                 case OP_SHR_UN_IMM:
3403                 case OP_LSHR_UN_IMM:
3404                         if (imm == 0)
3405                                 arm_movx (code, dreg, sreg1);
3406                         else
3407                                 arm_lsrx (code, dreg, sreg1, imm);
3408                         break;
3409
3410                         /* 64BIT ALU */
3411                 case OP_SEXT_I4:
3412                         arm_sxtwx (code, dreg, sreg1);
3413                         break;
3414                 case OP_ZEXT_I4:
3415                         /* Clean out the upper word */
3416                         arm_movw (code, dreg, sreg1);
3417                         break;
3418                 case OP_SHL_IMM:
3419                         arm_lslx (code, dreg, sreg1, imm);
3420                         break;
3421
3422                         /* MULTIPLY/DIVISION */
3423                 case OP_IDIV:
3424                 case OP_IREM:
3425                         // FIXME: Optimize this
3426                         /* Check for zero */
3427                         arm_cmpx_imm (code, sreg2, 0);
3428                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3429                         /* Check for INT_MIN/-1 */
3430                         code = emit_imm (code, ARMREG_IP0, 0x80000000);
3431                         arm_cmpx (code, sreg1, ARMREG_IP0);
3432                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3433                         code = emit_imm (code, ARMREG_IP0, 0xffffffff);
3434                         arm_cmpx (code, sreg2, ARMREG_IP0);
3435                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3436                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3437                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3438                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "OverflowException");
3439                         if (ins->opcode == OP_IREM) {
3440                                 arm_sdivw (code, ARMREG_LR, sreg1, sreg2);
3441                                 arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3442                         } else {
3443                                 arm_sdivw (code, dreg, sreg1, sreg2);
3444                         }
3445                         break;
3446                 case OP_IDIV_UN:
3447                         arm_cmpx_imm (code, sreg2, 0);
3448                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3449                         arm_udivw (code, dreg, sreg1, sreg2);
3450                         break;
3451                 case OP_IREM_UN:
3452                         arm_cmpx_imm (code, sreg2, 0);
3453                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3454                         arm_udivw (code, ARMREG_LR, sreg1, sreg2);
3455                         arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3456                         break;
3457                 case OP_LDIV:
3458                 case OP_LREM:
3459                         // FIXME: Optimize this
3460                         /* Check for zero */
3461                         arm_cmpx_imm (code, sreg2, 0);
3462                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3463                         /* Check for INT64_MIN/-1 */
3464                         code = emit_imm64 (code, ARMREG_IP0, 0x8000000000000000);
3465                         arm_cmpx (code, sreg1, ARMREG_IP0);
3466                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3467                         code = emit_imm64 (code, ARMREG_IP0, 0xffffffffffffffff);
3468                         arm_cmpx (code, sreg2, ARMREG_IP0);
3469                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3470                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3471                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3472                         /* 64 bit uses ArithmeticException */
3473                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "ArithmeticException");
3474                         if (ins->opcode == OP_LREM) {
3475                                 arm_sdivx (code, ARMREG_LR, sreg1, sreg2);
3476                                 arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3477                         } else {
3478                                 arm_sdivx (code, dreg, sreg1, sreg2);
3479                         }
3480                         break;
3481                 case OP_LDIV_UN:
3482                         arm_cmpx_imm (code, sreg2, 0);
3483                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3484                         arm_udivx (code, dreg, sreg1, sreg2);
3485                         break;
3486                 case OP_LREM_UN:
3487                         arm_cmpx_imm (code, sreg2, 0);
3488                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3489                         arm_udivx (code, ARMREG_LR, sreg1, sreg2);
3490                         arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3491                         break;
3492                 case OP_IMUL:
3493                         arm_mulw (code, dreg, sreg1, sreg2);
3494                         break;
3495                 case OP_LMUL:
3496                         arm_mulx (code, dreg, sreg1, sreg2);
3497                         break;
3498                 case OP_IMUL_IMM:
3499                         code = emit_imm (code, ARMREG_LR, imm);
3500                         arm_mulw (code, dreg, sreg1, ARMREG_LR);
3501                         break;
3502                 case OP_MUL_IMM:
3503                 case OP_LMUL_IMM:
3504                         code = emit_imm (code, ARMREG_LR, imm);
3505                         arm_mulx (code, dreg, sreg1, ARMREG_LR);
3506                         break;
3507
3508                         /* CONVERSIONS */
3509                 case OP_ICONV_TO_I1:
3510                 case OP_LCONV_TO_I1:
3511                         arm_sxtbx (code, dreg, sreg1);
3512                         break;
3513                 case OP_ICONV_TO_I2:
3514                 case OP_LCONV_TO_I2:
3515                         arm_sxthx (code, dreg, sreg1);
3516                         break;
3517                 case OP_ICONV_TO_U1:
3518                 case OP_LCONV_TO_U1:
3519                         arm_uxtbw (code, dreg, sreg1);
3520                         break;
3521                 case OP_ICONV_TO_U2:
3522                 case OP_LCONV_TO_U2:
3523                         arm_uxthw (code, dreg, sreg1);
3524                         break;
3525
3526                         /* CSET */
3527                 case OP_CEQ:
3528                 case OP_ICEQ:
3529                 case OP_LCEQ:
3530                 case OP_CLT:
3531                 case OP_ICLT:
3532                 case OP_LCLT:
3533                 case OP_CGT:
3534                 case OP_ICGT:
3535                 case OP_LCGT:
3536                 case OP_CLT_UN:
3537                 case OP_ICLT_UN:
3538                 case OP_LCLT_UN:
3539                 case OP_CGT_UN:
3540                 case OP_ICGT_UN:
3541                 case OP_LCGT_UN:
3542                 case OP_ICNEQ:
3543                 case OP_ICGE:
3544                 case OP_ICLE:
3545                 case OP_ICGE_UN:
3546                 case OP_ICLE_UN: {
3547                         int cond;
3548
3549                         cond = opcode_to_armcond (ins->opcode);
3550                         arm_cset (code, cond, dreg);
3551                         break;
3552                 }
3553                 case OP_FCEQ:
3554                 case OP_FCLT:
3555                 case OP_FCLT_UN:
3556                 case OP_FCGT:
3557                 case OP_FCGT_UN:
3558                 case OP_FCNEQ:
3559                 case OP_FCLE:
3560                 case OP_FCGE: {
3561                         int cond;
3562
3563                         cond = opcode_to_armcond (ins->opcode);
3564                         arm_fcmpd (code, sreg1, sreg2);
3565                         arm_cset (code, cond, dreg);
3566                         break;
3567                 }
3568
3569                         /* MEMORY */
3570                 case OP_LOADI1_MEMBASE:
3571                         code = emit_ldrsbx (code, dreg, ins->inst_basereg, ins->inst_offset);
3572                         break;
3573                 case OP_LOADU1_MEMBASE:
3574                         code = emit_ldrb (code, dreg, ins->inst_basereg, ins->inst_offset);
3575                         break;
3576                 case OP_LOADI2_MEMBASE:
3577                         code = emit_ldrshx (code, dreg, ins->inst_basereg, ins->inst_offset);
3578                         break;
3579                 case OP_LOADU2_MEMBASE:
3580                         code = emit_ldrh (code, dreg, ins->inst_basereg, ins->inst_offset);
3581                         break;
3582                 case OP_LOADI4_MEMBASE:
3583                         code = emit_ldrswx (code, dreg, ins->inst_basereg, ins->inst_offset);
3584                         break;
3585                 case OP_LOADU4_MEMBASE:
3586                         code = emit_ldrw (code, dreg, ins->inst_basereg, ins->inst_offset);
3587                         break;
3588                 case OP_LOAD_MEMBASE:
3589                 case OP_LOADI8_MEMBASE:
3590                         code = emit_ldrx (code, dreg, ins->inst_basereg, ins->inst_offset);
3591                         break;
3592                 case OP_STOREI1_MEMBASE_IMM:
3593                 case OP_STOREI2_MEMBASE_IMM:
3594                 case OP_STOREI4_MEMBASE_IMM:
3595                 case OP_STORE_MEMBASE_IMM:
3596                 case OP_STOREI8_MEMBASE_IMM: {
3597                         int immreg;
3598
3599                         if (imm != 0) {
3600                                 code = emit_imm (code, ARMREG_LR, imm);
3601                                 immreg = ARMREG_LR;
3602                         } else {
3603                                 immreg = ARMREG_RZR;
3604                         }
3605
3606                         switch (ins->opcode) {
3607                         case OP_STOREI1_MEMBASE_IMM:
3608                                 code = emit_strb (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3609                                 break;
3610                         case OP_STOREI2_MEMBASE_IMM:
3611                                 code = emit_strh (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3612                                 break;
3613                         case OP_STOREI4_MEMBASE_IMM:
3614                                 code = emit_strw (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3615                                 break;
3616                         case OP_STORE_MEMBASE_IMM:
3617                         case OP_STOREI8_MEMBASE_IMM:
3618                                 code = emit_strx (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3619                                 break;
3620                         default:
3621                                 g_assert_not_reached ();
3622                                 break;
3623                         }
3624                         break;
3625                 }
3626                 case OP_STOREI1_MEMBASE_REG:
3627                         code = emit_strb (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3628                         break;
3629                 case OP_STOREI2_MEMBASE_REG:
3630                         code = emit_strh (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3631                         break;
3632                 case OP_STOREI4_MEMBASE_REG:
3633                         code = emit_strw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3634                         break;
3635                 case OP_STORE_MEMBASE_REG:
3636                 case OP_STOREI8_MEMBASE_REG:
3637                         code = emit_strx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3638                         break;
3639
3640                 case OP_TLS_GET:
3641                         code = emit_tls_get (code, dreg, ins->inst_offset);
3642                         break;
3643                 case OP_TLS_GET_REG:
3644                         code = emit_tls_get_reg (code, dreg, sreg1);
3645                         break;
3646                 case OP_TLS_SET:
3647                         code = emit_tls_set (code, sreg1, ins->inst_offset);
3648                         break;
3649                 case OP_TLS_SET_REG:
3650                         code = emit_tls_set_reg (code, sreg1, sreg2);
3651                         break;
3652
3653                         /* Atomic */
3654                 case OP_MEMORY_BARRIER:
3655                         arm_dmb (code, 0);
3656                         break;
3657                 case OP_ATOMIC_ADD_I4: {
3658                         guint8 *buf [16];
3659
3660                         buf [0] = code;
3661                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3662                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3663                         arm_stlxrw (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3664                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3665
3666                         arm_dmb (code, 0);
3667                         arm_movx (code, dreg, ARMREG_IP0);
3668                         break;
3669                 }
3670                 case OP_ATOMIC_ADD_I8: {
3671                         guint8 *buf [16];
3672
3673                         buf [0] = code;
3674                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3675                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3676                         arm_stlxrx (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3677                         arm_cbnzx (code, ARMREG_IP1, buf [0]);
3678
3679                         arm_dmb (code, 0);
3680                         arm_movx (code, dreg, ARMREG_IP0);
3681                         break;
3682                 }
3683                 case OP_ATOMIC_EXCHANGE_I4: {
3684                         guint8 *buf [16];
3685
3686                         buf [0] = code;
3687                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3688                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3689                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3690
3691                         arm_dmb (code, 0);
3692                         arm_movx (code, dreg, ARMREG_IP0);
3693                         break;
3694                 }
3695                 case OP_ATOMIC_EXCHANGE_I8: {
3696                         guint8 *buf [16];
3697
3698                         buf [0] = code;
3699                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3700                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3701                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3702
3703                         arm_dmb (code, 0);
3704                         arm_movx (code, dreg, ARMREG_IP0);
3705                         break;
3706                 }
3707                 case OP_ATOMIC_CAS_I4: {
3708                         guint8 *buf [16];
3709
3710                         /* sreg2 is the value, sreg3 is the comparand */
3711                         buf [0] = code;
3712                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3713                         arm_cmpw (code, ARMREG_IP0, ins->sreg3);
3714                         buf [1] = code;
3715                         arm_bcc (code, ARMCOND_NE, 0);
3716                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3717                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3718                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3719
3720                         arm_dmb (code, 0);
3721                         arm_movx (code, dreg, ARMREG_IP0);
3722                         break;
3723                 }
3724                 case OP_ATOMIC_CAS_I8: {
3725                         guint8 *buf [16];
3726
3727                         buf [0] = code;
3728                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3729                         arm_cmpx (code, ARMREG_IP0, ins->sreg3);
3730                         buf [1] = code;
3731                         arm_bcc (code, ARMCOND_NE, 0);
3732                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3733                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3734                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3735
3736                         arm_dmb (code, 0);
3737                         arm_movx (code, dreg, ARMREG_IP0);
3738                         break;
3739                 }
3740                 case OP_ATOMIC_LOAD_I1: {
3741                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3742                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3743                                 arm_dmb (code, 0);
3744                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3745                         arm_sxtbx (code, ins->dreg, ins->dreg);
3746                         break;
3747                 }
3748                 case OP_ATOMIC_LOAD_U1: {
3749                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3750                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3751                                 arm_dmb (code, 0);
3752                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3753                         arm_uxtbx (code, ins->dreg, ins->dreg);
3754                         break;
3755                 }
3756                 case OP_ATOMIC_LOAD_I2: {
3757                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3758                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3759                                 arm_dmb (code, 0);
3760                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3761                         arm_sxthx (code, ins->dreg, ins->dreg);
3762                         break;
3763                 }
3764                 case OP_ATOMIC_LOAD_U2: {
3765                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3766                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3767                                 arm_dmb (code, 0);
3768                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3769                         arm_uxthx (code, ins->dreg, ins->dreg);
3770                         break;
3771                 }
3772                 case OP_ATOMIC_LOAD_I4: {
3773                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3774                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3775                                 arm_dmb (code, 0);
3776                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3777                         arm_sxtwx (code, ins->dreg, ins->dreg);
3778                         break;
3779                 }
3780                 case OP_ATOMIC_LOAD_U4: {
3781                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3782                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3783                                 arm_dmb (code, 0);
3784                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3785                         arm_movw (code, ins->dreg, ins->dreg); /* Clear upper half of the register. */
3786                         break;
3787                 }
3788                 case OP_ATOMIC_LOAD_I8:
3789                 case OP_ATOMIC_LOAD_U8: {
3790                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3791                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3792                                 arm_dmb (code, 0);
3793                         arm_ldarx (code, ins->dreg, ARMREG_LR);
3794                         break;
3795                 }
3796                 case OP_ATOMIC_LOAD_R4: {
3797                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3798                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3799                                 arm_dmb (code, 0);
3800                         if (cfg->r4fp) {
3801                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3802                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3803                         } else {
3804                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3805                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3806                                 arm_fcvt_sd (code, ins->dreg, FP_TEMP_REG);
3807                         }
3808                         break;
3809                 }
3810                 case OP_ATOMIC_LOAD_R8: {
3811                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3812                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3813                                 arm_dmb (code, 0);
3814                         arm_ldarx (code, ARMREG_LR, ARMREG_LR);
3815                         arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3816                         break;
3817                 }
3818                 case OP_ATOMIC_STORE_I1:
3819                 case OP_ATOMIC_STORE_U1: {
3820                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3821                         arm_stlrb (code, ARMREG_LR, ins->sreg1);
3822                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3823                                 arm_dmb (code, 0);
3824                         break;
3825                 }
3826                 case OP_ATOMIC_STORE_I2:
3827                 case OP_ATOMIC_STORE_U2: {
3828                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3829                         arm_stlrh (code, ARMREG_LR, ins->sreg1);
3830                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3831                                 arm_dmb (code, 0);
3832                         break;
3833                 }
3834                 case OP_ATOMIC_STORE_I4:
3835                 case OP_ATOMIC_STORE_U4: {
3836                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3837                         arm_stlrw (code, ARMREG_LR, ins->sreg1);
3838                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3839                                 arm_dmb (code, 0);
3840                         break;
3841                 }
3842                 case OP_ATOMIC_STORE_I8:
3843                 case OP_ATOMIC_STORE_U8: {
3844                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3845                         arm_stlrx (code, ARMREG_LR, ins->sreg1);
3846                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3847                                 arm_dmb (code, 0);
3848                         break;
3849                 }
3850                 case OP_ATOMIC_STORE_R4: {
3851                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3852                         if (cfg->r4fp) {
3853                                 arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3854                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3855                         } else {
3856                                 arm_fcvt_ds (code, FP_TEMP_REG, ins->sreg1);
3857                                 arm_fmov_double_to_rx (code, ARMREG_IP0, FP_TEMP_REG);
3858                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3859                         }
3860                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3861                                 arm_dmb (code, 0);
3862                         break;
3863                 }
3864                 case OP_ATOMIC_STORE_R8: {
3865                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3866                         arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3867                         arm_stlrx (code, ARMREG_LR, ARMREG_IP0);
3868                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3869                                 arm_dmb (code, 0);
3870                         break;
3871                 }
3872
3873                         /* FP */
3874                 case OP_R8CONST: {
3875                         guint64 imm = *(guint64*)ins->inst_p0;
3876
3877                         if (imm == 0) {
3878                                 arm_fmov_rx_to_double (code, dreg, ARMREG_RZR);
3879                         } else {
3880                                 code = emit_imm64 (code, ARMREG_LR, imm);
3881                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3882                         }
3883                         break;
3884                 }
3885                 case OP_R4CONST: {
3886                         guint64 imm = *(guint32*)ins->inst_p0;
3887
3888                         code = emit_imm64 (code, ARMREG_LR, imm);
3889                         if (cfg->r4fp) {
3890                                 arm_fmov_rx_to_double (code, dreg, ARMREG_LR);
3891                         } else {
3892                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3893                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3894                         }
3895                         break;
3896                 }
3897                 case OP_LOADR8_MEMBASE:
3898                         code = emit_ldrfpx (code, dreg, ins->inst_basereg, ins->inst_offset);
3899                         break;
3900                 case OP_LOADR4_MEMBASE:
3901                         if (cfg->r4fp) {
3902                                 code = emit_ldrfpw (code, dreg, ins->inst_basereg, ins->inst_offset);
3903                         } else {
3904                                 code = emit_ldrfpw (code, FP_TEMP_REG, ins->inst_basereg, ins->inst_offset);
3905                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3906                         }
3907                         break;
3908                 case OP_STORER8_MEMBASE_REG:
3909                         code = emit_strfpx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3910                         break;
3911                 case OP_STORER4_MEMBASE_REG:
3912                         if (cfg->r4fp) {
3913                                 code = emit_strfpw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3914                         } else {
3915                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3916                                 code = emit_strfpw (code, FP_TEMP_REG, ins->inst_destbasereg, ins->inst_offset);
3917                         }
3918                         break;
3919                 case OP_FMOVE:
3920                         if (dreg != sreg1)
3921                                 arm_fmovd (code, dreg, sreg1);
3922                         break;
3923                 case OP_RMOVE:
3924                         if (dreg != sreg1)
3925                                 arm_fmovs (code, dreg, sreg1);
3926                         break;
3927                 case OP_MOVE_F_TO_I4:
3928                         if (cfg->r4fp) {
3929                                 arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3930                         } else {
3931                                 arm_fcvt_ds (code, ins->dreg, ins->sreg1);
3932                                 arm_fmov_double_to_rx (code, ins->dreg, ins->dreg);
3933                         }
3934                         break;
3935                 case OP_MOVE_I4_TO_F:
3936                         if (cfg->r4fp) {
3937                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3938                         } else {
3939                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3940                                 arm_fcvt_sd (code, ins->dreg, ins->dreg);
3941                         }
3942                         break;
3943                 case OP_MOVE_F_TO_I8:
3944                         arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3945                         break;
3946                 case OP_MOVE_I8_TO_F:
3947                         arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3948                         break;
3949                 case OP_FCOMPARE:
3950                         arm_fcmpd (code, sreg1, sreg2);
3951                         break;
3952                 case OP_RCOMPARE:
3953                         arm_fcmps (code, sreg1, sreg2);
3954                         break;
3955                 case OP_FCONV_TO_I1:
3956                         arm_fcvtzs_dx (code, dreg, sreg1);
3957                         arm_sxtbx (code, dreg, dreg);
3958                         break;
3959                 case OP_FCONV_TO_U1:
3960                         arm_fcvtzu_dx (code, dreg, sreg1);
3961                         arm_uxtbw (code, dreg, dreg);
3962                         break;
3963                 case OP_FCONV_TO_I2:
3964                         arm_fcvtzs_dx (code, dreg, sreg1);
3965                         arm_sxthx (code, dreg, dreg);
3966                         break;
3967                 case OP_FCONV_TO_U2:
3968                         arm_fcvtzu_dx (code, dreg, sreg1);
3969                         arm_uxthw (code, dreg, dreg);
3970                         break;
3971                 case OP_FCONV_TO_I4:
3972                         arm_fcvtzs_dx (code, dreg, sreg1);
3973                         arm_sxtwx (code, dreg, dreg);
3974                         break;
3975                 case OP_FCONV_TO_U4:
3976                         arm_fcvtzu_dx (code, dreg, sreg1);
3977                         break;
3978                 case OP_FCONV_TO_I8:
3979                         arm_fcvtzs_dx (code, dreg, sreg1);
3980                         break;
3981                 case OP_FCONV_TO_U8:
3982                         arm_fcvtzu_dx (code, dreg, sreg1);
3983                         break;
3984                 case OP_FCONV_TO_R4:
3985                         if (cfg->r4fp) {
3986                                 arm_fcvt_ds (code, dreg, sreg1);
3987                         } else {
3988                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3989                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3990                         }
3991                         break;
3992                 case OP_ICONV_TO_R4:
3993                         if (cfg->r4fp) {
3994                                 arm_scvtf_rw_to_s (code, dreg, sreg1);
3995                         } else {
3996                                 arm_scvtf_rw_to_s (code, FP_TEMP_REG, sreg1);
3997                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3998                         }
3999                         break;
4000                 case OP_LCONV_TO_R4:
4001                         if (cfg->r4fp) {
4002                                 arm_scvtf_rx_to_s (code, dreg, sreg1);
4003                         } else {
4004                                 arm_scvtf_rx_to_s (code, FP_TEMP_REG, sreg1);
4005                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
4006                         }
4007                         break;
4008                 case OP_ICONV_TO_R8:
4009                         arm_scvtf_rw_to_d (code, dreg, sreg1);
4010                         break;
4011                 case OP_LCONV_TO_R8:
4012                         arm_scvtf_rx_to_d (code, dreg, sreg1);
4013                         break;
4014                 case OP_ICONV_TO_R_UN:
4015                         arm_ucvtf_rw_to_d (code, dreg, sreg1);
4016                         break;
4017                 case OP_LCONV_TO_R_UN:
4018                         arm_ucvtf_rx_to_d (code, dreg, sreg1);
4019                         break;
4020                 case OP_FADD:
4021                         arm_fadd_d (code, dreg, sreg1, sreg2);
4022                         break;
4023                 case OP_FSUB:
4024                         arm_fsub_d (code, dreg, sreg1, sreg2);
4025                         break;
4026                 case OP_FMUL:
4027                         arm_fmul_d (code, dreg, sreg1, sreg2);
4028                         break;
4029                 case OP_FDIV:
4030                         arm_fdiv_d (code, dreg, sreg1, sreg2);
4031                         break;
4032                 case OP_FREM:
4033                         /* Emulated */
4034                         g_assert_not_reached ();
4035                         break;
4036                 case OP_FNEG:
4037                         arm_fneg_d (code, dreg, sreg1);
4038                         break;
4039                 case OP_ARM_SETFREG_R4:
4040                         arm_fcvt_ds (code, dreg, sreg1);
4041                         break;
4042                 case OP_CKFINITE:
4043                         /* Check for infinity */
4044                         code = emit_imm64 (code, ARMREG_LR, 0x7fefffffffffffffLL);
4045                         arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
4046                         arm_fabs_d (code, FP_TEMP_REG2, sreg1);
4047                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG);
4048                         code = emit_cond_exc (cfg, code, OP_COND_EXC_GT, "ArithmeticException");
4049                         /* Check for nans */
4050                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG2);
4051                         code = emit_cond_exc (cfg, code, OP_COND_EXC_OV, "ArithmeticException");
4052                         arm_fmovd (code, dreg, sreg1);
4053                         break;
4054
4055                         /* R4 */
4056                 case OP_RADD:
4057                         arm_fadd_s (code, dreg, sreg1, sreg2);
4058                         break;
4059                 case OP_RSUB:
4060                         arm_fsub_s (code, dreg, sreg1, sreg2);
4061                         break;
4062                 case OP_RMUL:
4063                         arm_fmul_s (code, dreg, sreg1, sreg2);
4064                         break;
4065                 case OP_RDIV:
4066                         arm_fdiv_s (code, dreg, sreg1, sreg2);
4067                         break;
4068                 case OP_RNEG:
4069                         arm_fneg_s (code, dreg, sreg1);
4070                         break;
4071                 case OP_RCONV_TO_I1:
4072                         arm_fcvtzs_sx (code, dreg, sreg1);
4073                         arm_sxtbx (code, dreg, dreg);
4074                         break;
4075                 case OP_RCONV_TO_U1:
4076                         arm_fcvtzu_sx (code, dreg, sreg1);
4077                         arm_uxtbw (code, dreg, dreg);
4078                         break;
4079                 case OP_RCONV_TO_I2:
4080                         arm_fcvtzs_sx (code, dreg, sreg1);
4081                         arm_sxthx (code, dreg, dreg);
4082                         break;
4083                 case OP_RCONV_TO_U2:
4084                         arm_fcvtzu_sx (code, dreg, sreg1);
4085                         arm_uxthw (code, dreg, dreg);
4086                         break;
4087                 case OP_RCONV_TO_I4:
4088                         arm_fcvtzs_sx (code, dreg, sreg1);
4089                         arm_sxtwx (code, dreg, dreg);
4090                         break;
4091                 case OP_RCONV_TO_U4:
4092                         arm_fcvtzu_sx (code, dreg, sreg1);
4093                         break;
4094                 case OP_RCONV_TO_I8:
4095                         arm_fcvtzs_sx (code, dreg, sreg1);
4096                         break;
4097                 case OP_RCONV_TO_U8:
4098                         arm_fcvtzu_sx (code, dreg, sreg1);
4099                         break;
4100                 case OP_RCONV_TO_R8:
4101                         arm_fcvt_sd (code, dreg, sreg1);
4102                         break;
4103                 case OP_RCONV_TO_R4:
4104                         if (dreg != sreg1)
4105                                 arm_fmovs (code, dreg, sreg1);
4106                         break;
4107                 case OP_RCEQ:
4108                 case OP_RCLT:
4109                 case OP_RCLT_UN:
4110                 case OP_RCGT:
4111                 case OP_RCGT_UN:
4112                 case OP_RCNEQ:
4113                 case OP_RCLE:
4114                 case OP_RCGE: {
4115                         int cond;
4116
4117                         cond = opcode_to_armcond (ins->opcode);
4118                         arm_fcmps (code, sreg1, sreg2);
4119                         arm_cset (code, cond, dreg);
4120                         break;
4121                 }
4122
4123                         /* CALLS */
4124                 case OP_VOIDCALL:
4125                 case OP_CALL:
4126                 case OP_LCALL:
4127                 case OP_FCALL:
4128                 case OP_RCALL:
4129                 case OP_VCALL2:
4130                         call = (MonoCallInst*)ins;
4131                         if (ins->flags & MONO_INST_HAS_METHOD)
4132                                 code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
4133                         else
4134                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
4135                         code = emit_move_return_value (cfg, code, ins);
4136                         break;
4137                 case OP_VOIDCALL_REG:
4138                 case OP_CALL_REG:
4139                 case OP_LCALL_REG:
4140                 case OP_FCALL_REG:
4141                 case OP_RCALL_REG:
4142                 case OP_VCALL2_REG:
4143                         arm_blrx (code, sreg1);
4144                         code = emit_move_return_value (cfg, code, ins);
4145                         break;
4146                 case OP_VOIDCALL_MEMBASE:
4147                 case OP_CALL_MEMBASE:
4148                 case OP_LCALL_MEMBASE:
4149                 case OP_FCALL_MEMBASE:
4150                 case OP_RCALL_MEMBASE:
4151                 case OP_VCALL2_MEMBASE:
4152                         code = emit_ldrx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4153                         arm_blrx (code, ARMREG_IP0);
4154                         code = emit_move_return_value (cfg, code, ins);
4155                         break;
4156                 case OP_TAILCALL: {
4157                         MonoCallInst *call = (MonoCallInst*)ins;
4158
4159                         g_assert (!cfg->method->save_lmf);
4160
4161                         // FIXME: Copy stack arguments
4162
4163                         /* Restore registers */
4164                         code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4165
4166                         /* Destroy frame */
4167                         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4168
4169                         if (cfg->compile_aot) {
4170                                 /* This is not a PLT patch */
4171                                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4172                                 arm_brx (code, ARMREG_IP0);
4173                         } else {
4174                                 mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method, MONO_R_ARM64_B);
4175                                 arm_b (code, code);
4176                         }
4177                         ins->flags |= MONO_INST_GC_CALLSITE;
4178                         ins->backend.pc_offset = code - cfg->native_code;
4179                         break;
4180                 }
4181                 case OP_ARGLIST:
4182                         g_assert (cfg->arch.cinfo);
4183                         code = emit_addx_imm (code, ARMREG_IP0, cfg->arch.args_reg, ((CallInfo*)cfg->arch.cinfo)->sig_cookie.offset);
4184                         arm_strx (code, ARMREG_IP0, sreg1, 0);
4185                         break;
4186                 case OP_DYN_CALL: {
4187                         MonoInst *var = cfg->dyn_call_var;
4188                         guint8 *labels [16];
4189                         int i;
4190
4191                         /*
4192                          * sreg1 points to a DynCallArgs structure initialized by mono_arch_start_dyn_call ().
4193                          * sreg2 is the function to call.
4194                          */
4195
4196                         g_assert (var->opcode == OP_REGOFFSET);
4197
4198                         arm_movx (code, ARMREG_LR, sreg1);
4199                         arm_movx (code, ARMREG_IP1, sreg2);
4200
4201                         /* Save args buffer */
4202                         code = emit_strx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4203
4204                         /* Set fp argument regs */
4205                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpargs));
4206                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4207                         labels [0] = code;
4208                         arm_bcc (code, ARMCOND_EQ, 0);
4209                         for (i = 0; i < 8; ++i)
4210                                 code = emit_ldrfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4211                         arm_patch_rel (labels [0], code, MONO_R_ARM64_BCC);
4212
4213                         /* Set stack args */
4214                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
4215                                 code = emit_ldrx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, regs) + ((PARAM_REGS + 1 + i) * sizeof (mgreg_t)));
4216                                 code = emit_strx (code, ARMREG_R0, ARMREG_SP, i * sizeof (mgreg_t));
4217                         }
4218
4219                         /* Set argument registers + r8 */
4220                         code = mono_arm_emit_load_regarray (code, 0x1ff, ARMREG_LR, 0);
4221
4222                         /* Make the call */
4223                         arm_blrx (code, ARMREG_IP1);
4224
4225                         /* Save result */
4226                         code = emit_ldrx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4227                         arm_strx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res));
4228                         arm_strx (code, ARMREG_R1, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res2));
4229                         /* Save fp result */
4230                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpret));
4231                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4232                         labels [1] = code;
4233                         arm_bcc (code, ARMCOND_EQ, 0);
4234                         for (i = 0; i < 8; ++i)
4235                                 code = emit_strfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4236                         arm_patch_rel (labels [1], code, MONO_R_ARM64_BCC);
4237                         break;
4238                 }
4239
4240                 case OP_GENERIC_CLASS_INIT: {
4241                         static int byte_offset = -1;
4242                         static guint8 bitmask;
4243                         guint8 *jump;
4244
4245                         if (byte_offset < 0)
4246                                 mono_marshal_find_bitfield_offset (MonoVTable, initialized, &byte_offset, &bitmask);
4247
4248                         /* Load vtable->initialized */
4249                         arm_ldrsbx (code, ARMREG_IP0, sreg1, byte_offset);
4250                         // FIXME: No andx_imm yet */
4251                         code = mono_arm_emit_imm64 (code, ARMREG_IP1, bitmask);
4252                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
4253                         jump = code;
4254                         arm_cbnzx (code, ARMREG_IP0, 0);
4255
4256                         /* Slowpath */
4257                         g_assert (sreg1 == ARMREG_R0);
4258                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4259                                                           (gpointer)"mono_generic_class_init");
4260
4261                         mono_arm_patch (jump, code, MONO_R_ARM64_CBZ);
4262                         break;
4263                 }
4264
4265                 case OP_CHECK_THIS:
4266                         arm_ldrx (code, ARMREG_LR, sreg1, 0);
4267                         break;
4268                 case OP_NOT_NULL:
4269                 case OP_NOT_REACHED:
4270                 case OP_DUMMY_USE:
4271                         break;
4272                 case OP_IL_SEQ_POINT:
4273                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4274                         break;
4275
4276                         /* EH */
4277                 case OP_COND_EXC_C:
4278                 case OP_COND_EXC_IC:
4279                 case OP_COND_EXC_OV:
4280                 case OP_COND_EXC_IOV:
4281                 case OP_COND_EXC_NC:
4282                 case OP_COND_EXC_INC:
4283                 case OP_COND_EXC_NO:
4284                 case OP_COND_EXC_INO:
4285                 case OP_COND_EXC_EQ:
4286                 case OP_COND_EXC_IEQ:
4287                 case OP_COND_EXC_NE_UN:
4288                 case OP_COND_EXC_INE_UN:
4289                 case OP_COND_EXC_ILT:
4290                 case OP_COND_EXC_LT:
4291                 case OP_COND_EXC_ILT_UN:
4292                 case OP_COND_EXC_LT_UN:
4293                 case OP_COND_EXC_IGT:
4294                 case OP_COND_EXC_GT:
4295                 case OP_COND_EXC_IGT_UN:
4296                 case OP_COND_EXC_GT_UN:
4297                 case OP_COND_EXC_IGE:
4298                 case OP_COND_EXC_GE:
4299                 case OP_COND_EXC_IGE_UN:
4300                 case OP_COND_EXC_GE_UN:
4301                 case OP_COND_EXC_ILE:
4302                 case OP_COND_EXC_LE:
4303                 case OP_COND_EXC_ILE_UN:
4304                 case OP_COND_EXC_LE_UN:
4305                         code = emit_cond_exc (cfg, code, ins->opcode, ins->inst_p1);
4306                         break;
4307                 case OP_THROW:
4308                         if (sreg1 != ARMREG_R0)
4309                                 arm_movx (code, ARMREG_R0, sreg1);
4310                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4311                                                           (gpointer)"mono_arch_throw_exception");
4312                         break;
4313                 case OP_RETHROW:
4314                         if (sreg1 != ARMREG_R0)
4315                                 arm_movx (code, ARMREG_R0, sreg1);
4316                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4317                                                           (gpointer)"mono_arch_rethrow_exception");
4318                         break;
4319                 case OP_CALL_HANDLER:
4320                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_BL);
4321                         arm_bl (code, 0);
4322                         cfg->thunk_area += THUNK_SIZE;
4323                         break;
4324                 case OP_START_HANDLER: {
4325                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4326
4327                         /* Save caller address */
4328                         code = emit_strx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4329
4330                         /*
4331                          * Reserve a param area, see test_0_finally_param_area ().
4332                          * This is needed because the param area is not set up when
4333                          * we are called from EH code.
4334                          */
4335                         if (cfg->param_area)
4336                                 code = emit_subx_sp_imm (code, cfg->param_area);
4337                         break;
4338                 }
4339                 case OP_ENDFINALLY:
4340                 case OP_ENDFILTER: {
4341                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4342
4343                         if (cfg->param_area)
4344                                 code = emit_addx_sp_imm (code, cfg->param_area);
4345
4346                         if (ins->opcode == OP_ENDFILTER && sreg1 != ARMREG_R0)
4347                                 arm_movx (code, ARMREG_R0, sreg1);
4348
4349                         /* Return to either after the branch in OP_CALL_HANDLER, or to the EH code */
4350                         code = emit_ldrx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4351                         arm_brx (code, ARMREG_LR);
4352                         break;
4353                 }
4354                 case OP_GET_EX_OBJ:
4355                         if (ins->dreg != ARMREG_R0)
4356                                 arm_movx (code, ins->dreg, ARMREG_R0);
4357                         break;
4358                 case OP_GC_SAFE_POINT: {
4359 #if defined (USE_COOP_GC)
4360                         guint8 *buf [1];
4361
4362                         arm_ldrx (code, ARMREG_IP1, ins->sreg1, 0);
4363                         /* Call it if it is non-null */
4364                         buf [0] = code;
4365                         arm_cbzx (code, ARMREG_IP1, 0);
4366                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
4367                         mono_arm_patch (buf [0], code, MONO_R_ARM64_CBZ);
4368 #endif
4369                         break;
4370                 }
4371
4372                 default:
4373                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
4374                         g_assert_not_reached ();
4375                 }
4376
4377                 if ((cfg->opt & MONO_OPT_BRANCH) && ((code - cfg->native_code - offset) > max_len)) {
4378                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4379                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
4380                         g_assert_not_reached ();
4381                 }
4382         }
4383
4384         /*
4385          * If the compiled code size is larger than the bcc displacement (19 bits signed),
4386          * insert branch islands between/inside basic blocks.
4387          */
4388         if (cfg->arch.cond_branch_islands)
4389                 code = emit_branch_island (cfg, code, start_offset);
4390
4391         cfg->code_len = code - cfg->native_code;
4392 }
4393
4394 static guint8*
4395 emit_move_args (MonoCompile *cfg, guint8 *code)
4396 {
4397         MonoInst *ins;
4398         CallInfo *cinfo;
4399         ArgInfo *ainfo;
4400         int i, part;
4401
4402         cinfo = cfg->arch.cinfo;
4403         g_assert (cinfo);
4404         for (i = 0; i < cinfo->nargs; ++i) {
4405                 ainfo = cinfo->args + i;
4406                 ins = cfg->args [i];
4407
4408                 if (ins->opcode == OP_REGVAR) {
4409                         switch (ainfo->storage) {
4410                         case ArgInIReg:
4411                                 arm_movx (code, ins->dreg, ainfo->reg);
4412                                 break;
4413                         case ArgOnStack:
4414                                 switch (ainfo->slot_size) {
4415                                 case 1:
4416                                         if (ainfo->sign)
4417                                                 code = emit_ldrsbx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4418                                         else
4419                                                 code = emit_ldrb (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4420                                         break;
4421                                 case 2:
4422                                         if (ainfo->sign)
4423                                                 code = emit_ldrshx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4424                                         else
4425                                                 code = emit_ldrh (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4426                                         break;
4427                                 case 4:
4428                                         if (ainfo->sign)
4429                                                 code = emit_ldrswx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4430                                         else
4431                                                 code = emit_ldrw (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4432                                         break;
4433                                 default:
4434                                         code = emit_ldrx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4435                                         break;
4436                                 }
4437                                 break;
4438                         default:
4439                                 g_assert_not_reached ();
4440                                 break;
4441                         }
4442                 } else {
4443                         if (ainfo->storage != ArgVtypeByRef && ainfo->storage != ArgVtypeByRefOnStack)
4444                                 g_assert (ins->opcode == OP_REGOFFSET);
4445
4446                         switch (ainfo->storage) {
4447                         case ArgInIReg:
4448                                 /* Stack slots for arguments have size 8 */
4449                                 code = emit_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4450                                 break;
4451                         case ArgInFReg:
4452                                 code = emit_strfpx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4453                                 break;
4454                         case ArgInFRegR4:
4455                                 code = emit_strfpw (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4456                                 break;
4457                         case ArgOnStack:
4458                         case ArgOnStackR4:
4459                         case ArgOnStackR8:
4460                         case ArgVtypeByRefOnStack:
4461                         case ArgVtypeOnStack:
4462                                 break;
4463                         case ArgVtypeByRef: {
4464                                 MonoInst *addr_arg = ins->inst_left;
4465
4466                                 if (ainfo->gsharedvt) {
4467                                         g_assert (ins->opcode == OP_GSHAREDVT_ARG_REGOFFSET);
4468                                         arm_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4469                                 } else {
4470                                         g_assert (ins->opcode == OP_VTARG_ADDR);
4471                                         g_assert (addr_arg->opcode == OP_REGOFFSET);
4472                                         arm_strx (code, ainfo->reg, addr_arg->inst_basereg, addr_arg->inst_offset);
4473                                 }
4474                                 break;
4475                         }
4476                         case ArgVtypeInIRegs:
4477                                 for (part = 0; part < ainfo->nregs; part ++) {
4478                                         code = emit_strx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + (part * 8));
4479                                 }
4480                                 break;
4481                         case ArgHFA:
4482                                 for (part = 0; part < ainfo->nregs; part ++) {
4483                                         if (ainfo->esize == 4)
4484                                                 code = emit_strfpw (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4485                                         else
4486                                                 code = emit_strfpx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4487                                 }
4488                                 break;
4489                         default:
4490                                 g_assert_not_reached ();
4491                                 break;
4492                         }
4493                 }
4494         }
4495
4496         return code;
4497 }
4498
4499 /*
4500  * emit_store_regarray:
4501  *
4502  *   Emit code to store the registers in REGS into the appropriate elements of
4503  * the register array at BASEREG+OFFSET.
4504  */
4505 static __attribute__((warn_unused_result)) guint8*
4506 emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4507 {
4508         int i;
4509
4510         for (i = 0; i < 32; ++i) {
4511                 if (regs & (1 << i)) {
4512                         if (i + 1 < 32 && (regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4513                                 arm_stpx (code, i, i + 1, basereg, offset + (i * 8));
4514                                 i++;
4515                         } else if (i == ARMREG_SP) {
4516                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4517                                 arm_strx (code, ARMREG_IP1, basereg, offset + (i * 8));
4518                         } else {
4519                                 arm_strx (code, i, basereg, offset + (i * 8));
4520                         }
4521                 }
4522         }
4523         return code;
4524 }
4525
4526 /*
4527  * emit_load_regarray:
4528  *
4529  *   Emit code to load the registers in REGS from the appropriate elements of
4530  * the register array at BASEREG+OFFSET.
4531  */
4532 static __attribute__((warn_unused_result)) guint8*
4533 emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4534 {
4535         int i;
4536
4537         for (i = 0; i < 32; ++i) {
4538                 if (regs & (1 << i)) {
4539                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4540                                 if (offset + (i * 8) < 500)
4541                                         arm_ldpx (code, i, i + 1, basereg, offset + (i * 8));
4542                                 else {
4543                                         code = emit_ldrx (code, i, basereg, offset + (i * 8));
4544                                         code = emit_ldrx (code, i + 1, basereg, offset + ((i + 1) * 8));
4545                                 }
4546                                 i++;
4547                         } else if (i == ARMREG_SP) {
4548                                 g_assert_not_reached ();
4549                         } else {
4550                                 code = emit_ldrx (code, i, basereg, offset + (i * 8));
4551                         }
4552                 }
4553         }
4554         return code;
4555 }
4556
4557 /*
4558  * emit_store_regset:
4559  *
4560  *   Emit code to store the registers in REGS into consecutive memory locations starting
4561  * at BASEREG+OFFSET.
4562  */
4563 static __attribute__((warn_unused_result)) guint8*
4564 emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4565 {
4566         int i, pos;
4567
4568         pos = 0;
4569         for (i = 0; i < 32; ++i) {
4570                 if (regs & (1 << i)) {
4571                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4572                                 arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4573                                 i++;
4574                                 pos++;
4575                         } else if (i == ARMREG_SP) {
4576                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4577                                 arm_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4578                         } else {
4579                                 arm_strx (code, i, basereg, offset + (pos * 8));
4580                         }
4581                         pos++;
4582                 }
4583         }
4584         return code;
4585 }
4586
4587 /*
4588  * emit_load_regset:
4589  *
4590  *   Emit code to load the registers in REGS from consecutive memory locations starting
4591  * at BASEREG+OFFSET.
4592  */
4593 static __attribute__((warn_unused_result)) guint8*
4594 emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset)
4595 {
4596         int i, pos;
4597
4598         pos = 0;
4599         for (i = 0; i < 32; ++i) {
4600                 if (regs & (1 << i)) {
4601                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4602                                 arm_ldpx (code, i, i + 1, basereg, offset + (pos * 8));
4603                                 i++;
4604                                 pos++;
4605                         } else if (i == ARMREG_SP) {
4606                                 g_assert_not_reached ();
4607                         } else {
4608                                 arm_ldrx (code, i, basereg, offset + (pos * 8));
4609                         }
4610                         pos++;
4611                 }
4612         }
4613         return code;
4614 }
4615
4616 __attribute__((warn_unused_result)) guint8*
4617 mono_arm_emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4618 {
4619         return emit_load_regarray (code, regs, basereg, offset);
4620 }
4621
4622 __attribute__((warn_unused_result)) guint8*
4623 mono_arm_emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4624 {
4625         return emit_store_regarray (code, regs, basereg, offset);
4626 }
4627
4628 __attribute__((warn_unused_result)) guint8*
4629 mono_arm_emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4630 {
4631         return emit_store_regset (code, regs, basereg, offset);
4632 }
4633
4634 /* Same as emit_store_regset, but emit unwind info too */
4635 /* CFA_OFFSET is the offset between the CFA and basereg */
4636 static __attribute__((warn_unused_result)) guint8*
4637 emit_store_regset_cfa (MonoCompile *cfg, guint8 *code, guint64 regs, int basereg, int offset, int cfa_offset, guint64 no_cfa_regset)
4638 {
4639         int i, j, pos, nregs;
4640         guint32 cfa_regset = regs & ~no_cfa_regset;
4641
4642         pos = 0;
4643         for (i = 0; i < 32; ++i) {
4644                 nregs = 1;
4645                 if (regs & (1 << i)) {
4646                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4647                                 if (offset < 256) {
4648                                         arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4649                                 } else {
4650                                         code = emit_strx (code, i, basereg, offset + (pos * 8));
4651                                         code = emit_strx (code, i + 1, basereg, offset + (pos * 8) + 8);
4652                                 }
4653                                 nregs = 2;
4654                         } else if (i == ARMREG_SP) {
4655                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4656                                 code = emit_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4657                         } else {
4658                                 code = emit_strx (code, i, basereg, offset + (pos * 8));
4659                         }
4660
4661                         for (j = 0; j < nregs; ++j) {
4662                                 if (cfa_regset & (1 << (i + j)))
4663                                         mono_emit_unwind_op_offset (cfg, code, i + j, (- cfa_offset) + offset + ((pos + j) * 8));
4664                         }
4665
4666                         i += nregs - 1;
4667                         pos += nregs;
4668                 }
4669         }
4670         return code;
4671 }
4672
4673 /*
4674  * emit_setup_lmf:
4675  *
4676  *   Emit code to initialize an LMF structure at LMF_OFFSET.
4677  * Clobbers ip0/ip1.
4678  */
4679 static guint8*
4680 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
4681 {
4682         /*
4683          * The LMF should contain all the state required to be able to reconstruct the machine state
4684          * at the current point of execution. Since the LMF is only read during EH, only callee
4685          * saved etc. registers need to be saved.
4686          * FIXME: Save callee saved fp regs, JITted code doesn't use them, but native code does, and they
4687          * need to be restored during EH.
4688          */
4689
4690         /* pc */
4691         arm_adrx (code, ARMREG_LR, code);
4692         code = emit_strx (code, ARMREG_LR, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, pc));
4693         /* gregs + fp + sp */
4694         /* Don't emit unwind info for sp/fp, they are already handled in the prolog */
4695         code = emit_store_regset_cfa (cfg, code, MONO_ARCH_LMF_REGS, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs), cfa_offset, (1 << ARMREG_FP) | (1 << ARMREG_SP));
4696
4697         return code;
4698 }
4699
4700 guint8 *
4701 mono_arch_emit_prolog (MonoCompile *cfg)
4702 {
4703         MonoMethod *method = cfg->method;
4704         MonoMethodSignature *sig;
4705         MonoBasicBlock *bb;
4706         guint8 *code;
4707         int cfa_offset, max_offset;
4708
4709         sig = mono_method_signature (method);
4710         cfg->code_size = 256 + sig->param_count * 64;
4711         code = cfg->native_code = g_malloc (cfg->code_size);
4712
4713         /* This can be unaligned */
4714         cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
4715
4716         /*
4717          * - Setup frame
4718          */
4719         cfa_offset = 0;
4720         mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, 0);
4721
4722         /* Setup frame */
4723         if (arm_is_ldpx_imm (-cfg->stack_offset)) {
4724                 arm_stpx_pre (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, -cfg->stack_offset);
4725         } else {
4726                 /* sp -= cfg->stack_offset */
4727                 /* This clobbers ip0/ip1 */
4728                 code = emit_subx_sp_imm (code, cfg->stack_offset);
4729                 arm_stpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
4730         }
4731         cfa_offset += cfg->stack_offset;
4732         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
4733         mono_emit_unwind_op_offset (cfg, code, ARMREG_FP, (- cfa_offset) + 0);
4734         mono_emit_unwind_op_offset (cfg, code, ARMREG_LR, (- cfa_offset) + 8);
4735         arm_movspx (code, ARMREG_FP, ARMREG_SP);
4736         mono_emit_unwind_op_def_cfa_reg (cfg, code, ARMREG_FP);
4737         if (cfg->param_area) {
4738                 /* The param area is below the frame pointer */
4739                 code = emit_subx_sp_imm (code, cfg->param_area);
4740         }
4741
4742         if (cfg->method->save_lmf) {
4743                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
4744         } else {
4745                 /* Save gregs */
4746                 code = emit_store_regset_cfa (cfg, code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset, cfa_offset, 0);
4747         }
4748
4749         /* Setup args reg */
4750         if (cfg->arch.args_reg) {
4751                 /* The register was already saved above */
4752                 code = emit_addx_imm (code, cfg->arch.args_reg, ARMREG_FP, cfg->stack_offset);
4753         }
4754
4755         /* Save return area addr received in R8 */
4756         if (cfg->vret_addr) {
4757                 MonoInst *ins = cfg->vret_addr;
4758
4759                 g_assert (ins->opcode == OP_REGOFFSET);
4760                 code = emit_strx (code, ARMREG_R8, ins->inst_basereg, ins->inst_offset);
4761         }
4762
4763         /* Save mrgctx received in MONO_ARCH_RGCTX_REG */
4764         if (cfg->rgctx_var) {
4765                 MonoInst *ins = cfg->rgctx_var;
4766
4767                 g_assert (ins->opcode == OP_REGOFFSET);
4768
4769                 code = emit_strx (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ins->inst_offset);
4770         }
4771
4772         /*
4773          * Move arguments to their registers/stack locations.
4774          */
4775         code = emit_move_args (cfg, code);
4776
4777         /* Initialize seq_point_info_var */
4778         if (cfg->arch.seq_point_info_var) {
4779                 MonoInst *ins = cfg->arch.seq_point_info_var;
4780
4781                 /* Initialize the variable from a GOT slot */
4782                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
4783                 g_assert (ins->opcode == OP_REGOFFSET);
4784                 code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4785
4786                 /* Initialize ss_tramp_var */
4787                 ins = cfg->arch.ss_tramp_var;
4788                 g_assert (ins->opcode == OP_REGOFFSET);
4789
4790                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP0, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr));
4791                 code = emit_strx (code, ARMREG_IP1, ins->inst_basereg, ins->inst_offset);
4792         } else {
4793                 MonoInst *ins;
4794
4795                 if (cfg->arch.ss_tramp_var) {
4796                         /* Initialize ss_tramp_var */
4797                         ins = cfg->arch.ss_tramp_var;
4798                         g_assert (ins->opcode == OP_REGOFFSET);
4799
4800                         code = emit_imm64 (code, ARMREG_IP0, (guint64)&ss_trampoline);
4801                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4802                 }
4803
4804                 if (cfg->arch.bp_tramp_var) {
4805                         /* Initialize bp_tramp_var */
4806                         ins = cfg->arch.bp_tramp_var;
4807                         g_assert (ins->opcode == OP_REGOFFSET);
4808
4809                         code = emit_imm64 (code, ARMREG_IP0, (guint64)bp_trampoline);
4810                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4811                 }
4812         }
4813
4814         max_offset = 0;
4815         if (cfg->opt & MONO_OPT_BRANCH) {
4816                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
4817                         MonoInst *ins;
4818                         bb->max_offset = max_offset;
4819
4820                         MONO_BB_FOR_EACH_INS (bb, ins) {
4821                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
4822                         }
4823                 }
4824         }
4825         if (max_offset > 0x3ffff * 4)
4826                 cfg->arch.cond_branch_islands = TRUE;
4827
4828         return code;
4829 }
4830
4831 static guint8*
4832 realloc_code (MonoCompile *cfg, int size)
4833 {
4834         while (cfg->code_len + size > (cfg->code_size - 16)) {
4835                 cfg->code_size *= 2;
4836                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
4837                 cfg->stat_code_reallocs++;
4838         }
4839         return cfg->native_code + cfg->code_len;
4840 }
4841
4842 void
4843 mono_arch_emit_epilog (MonoCompile *cfg)
4844 {
4845         CallInfo *cinfo;
4846         int max_epilog_size;
4847         guint8 *code;
4848         int i;
4849
4850         max_epilog_size = 16 + 20*4;
4851         code = realloc_code (cfg, max_epilog_size);
4852
4853         if (cfg->method->save_lmf) {
4854                 code = mono_arm_emit_load_regarray (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->lmf_var->inst_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs) - (MONO_ARCH_FIRST_LMF_REG * 8));
4855         } else {
4856                 /* Restore gregs */
4857                 code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4858         }
4859
4860         /* Load returned vtypes into registers if needed */
4861         cinfo = cfg->arch.cinfo;
4862         switch (cinfo->ret.storage) {
4863         case ArgVtypeInIRegs: {
4864                 MonoInst *ins = cfg->ret;
4865
4866                 for (i = 0; i < cinfo->ret.nregs; ++i)
4867                         code = emit_ldrx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + (i * 8));
4868                 break;
4869         }
4870         case ArgHFA: {
4871                 MonoInst *ins = cfg->ret;
4872
4873                 for (i = 0; i < cinfo->ret.nregs; ++i) {
4874                         if (cinfo->ret.esize == 4)
4875                                 code = emit_ldrfpw (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4876                         else
4877                                 code = emit_ldrfpx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4878                 }
4879                 break;
4880         }
4881         default:
4882                 break;
4883         }
4884
4885         /* Destroy frame */
4886         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4887
4888         arm_retx (code, ARMREG_LR);
4889
4890         g_assert (code - (cfg->native_code + cfg->code_len) < max_epilog_size);
4891
4892         cfg->code_len = code - cfg->native_code;
4893 }
4894
4895 void
4896 mono_arch_emit_exceptions (MonoCompile *cfg)
4897 {
4898         MonoJumpInfo *ji;
4899         MonoClass *exc_class;
4900         guint8 *code, *ip;
4901         guint8* exc_throw_pos [MONO_EXC_INTRINS_NUM];
4902         guint8 exc_throw_found [MONO_EXC_INTRINS_NUM];
4903         int i, id, size = 0;
4904
4905         for (i = 0; i < MONO_EXC_INTRINS_NUM; i++) {
4906                 exc_throw_pos [i] = NULL;
4907                 exc_throw_found [i] = 0;
4908         }
4909
4910         for (ji = cfg->patch_info; ji; ji = ji->next) {
4911                 if (ji->type == MONO_PATCH_INFO_EXC) {
4912                         i = mini_exception_id_by_name (ji->data.target);
4913                         if (!exc_throw_found [i]) {
4914                                 size += 32;
4915                                 exc_throw_found [i] = TRUE;
4916                         }
4917                 }
4918         }
4919
4920         code = realloc_code (cfg, size);
4921
4922         /* Emit code to raise corlib exceptions */
4923         for (ji = cfg->patch_info; ji; ji = ji->next) {
4924                 if (ji->type != MONO_PATCH_INFO_EXC)
4925                         continue;
4926
4927                 ip = cfg->native_code + ji->ip.i;
4928
4929                 id = mini_exception_id_by_name (ji->data.target);
4930
4931                 if (exc_throw_pos [id]) {
4932                         /* ip points to the bcc () in OP_COND_EXC_... */
4933                         arm_patch_rel (ip, exc_throw_pos [id], ji->relocation);
4934                         ji->type = MONO_PATCH_INFO_NONE;
4935                         continue;
4936                 }
4937
4938                 exc_throw_pos [id] = code;
4939                 arm_patch_rel (ip, code, ji->relocation);
4940
4941                 /* We are being branched to from the code generated by emit_cond_exc (), the pc is in ip1 */
4942
4943                 /* r0 = type token */
4944                 exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", ji->data.name);
4945                 code = emit_imm (code, ARMREG_R0, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
4946                 /* r1 = throw ip */
4947                 arm_movx (code, ARMREG_R1, ARMREG_IP1);
4948                 /* Branch to the corlib exception throwing trampoline */
4949                 ji->ip.i = code - cfg->native_code;
4950                 ji->type = MONO_PATCH_INFO_INTERNAL_METHOD;
4951                 ji->data.name = "mono_arch_throw_corlib_exception";
4952                 ji->relocation = MONO_R_ARM64_BL;
4953                 arm_bl (code, 0);
4954                 cfg->thunk_area += THUNK_SIZE;
4955         }
4956
4957         cfg->code_len = code - cfg->native_code;
4958
4959         g_assert (cfg->code_len < cfg->code_size);
4960 }
4961
4962 MonoInst*
4963 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
4964 {
4965         return NULL;
4966 }
4967
4968 gboolean
4969 mono_arch_print_tree (MonoInst *tree, int arity)
4970 {
4971         return FALSE;
4972 }
4973
4974 guint32
4975 mono_arch_get_patch_offset (guint8 *code)
4976 {
4977         return 0;
4978 }
4979
4980 gpointer
4981 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
4982                                                                 gpointer fail_tramp)
4983 {
4984         int i, buf_len, imt_reg;
4985         guint8 *buf, *code;
4986
4987 #if DEBUG_IMT
4988         printf ("building IMT trampoline for class %s %s entries %d code size %d code at %p end %p vtable %p\n", vtable->klass->name_space, vtable->klass->name, count, size, start, ((guint8*)start) + size, vtable);
4989         for (i = 0; i < count; ++i) {
4990                 MonoIMTCheckItem *item = imt_entries [i];
4991                 printf ("method %d (%p) %s vtable slot %p is_equals %d chunk size %d\n", i, item->key, item->key->name, &vtable->vtable [item->value.vtable_slot], item->is_equals, item->chunk_size);
4992         }
4993 #endif
4994
4995         buf_len = 0;
4996         for (i = 0; i < count; ++i) {
4997                 MonoIMTCheckItem *item = imt_entries [i];
4998                 if (item->is_equals) {
4999                         gboolean fail_case = !item->check_target_idx && fail_tramp;
5000
5001                         if (item->check_target_idx || fail_case) {
5002                                 if (!item->compare_done || fail_case) {
5003                                         buf_len += 4 * 4 + 4;
5004                                 }
5005                                 buf_len += 4;
5006                                 if (item->has_target_code) {
5007                                         buf_len += 5 * 4;
5008                                 } else {
5009                                         buf_len += 6 * 4;
5010                                 }
5011                                 if (fail_case) {
5012                                         buf_len += 5 * 4;
5013                                 }
5014                         } else {
5015                                 buf_len += 6 * 4;
5016                         }
5017                 } else {
5018                         buf_len += 6 * 4;
5019                 }
5020         }
5021
5022         if (fail_tramp)
5023                 buf = mono_method_alloc_generic_virtual_trampoline (domain, buf_len);
5024         else
5025                 buf = mono_domain_code_reserve (domain, buf_len);
5026         code = buf;
5027
5028         /*
5029          * We are called by JITted code, which passes in the IMT argument in
5030          * MONO_ARCH_RGCTX_REG (r27). We need to preserve all caller saved regs
5031          * except ip0/ip1.
5032          */
5033         imt_reg = MONO_ARCH_RGCTX_REG;
5034         for (i = 0; i < count; ++i) {
5035                 MonoIMTCheckItem *item = imt_entries [i];
5036
5037                 item->code_target = code;
5038
5039                 if (item->is_equals) {
5040                         /*
5041                          * Check the imt argument against item->key, if equals, jump to either
5042                          * item->value.target_code or to vtable [item->value.vtable_slot].
5043                          * If fail_tramp is set, jump to it if not-equals.
5044                          */
5045                         gboolean fail_case = !item->check_target_idx && fail_tramp;
5046
5047                         if (item->check_target_idx || fail_case) {
5048                                 /* Compare imt_reg with item->key */
5049                                 if (!item->compare_done || fail_case) {
5050                                         // FIXME: Optimize this
5051                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
5052                                         arm_cmpx (code, imt_reg, ARMREG_IP0);
5053                                 }
5054                                 item->jmp_code = code;
5055                                 arm_bcc (code, ARMCOND_NE, 0);
5056                                 /* Jump to target if equals */
5057                                 if (item->has_target_code) {
5058                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->value.target_code);
5059                                         arm_brx (code, ARMREG_IP0);
5060                                 } else {
5061                                         guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
5062
5063                                         code = emit_imm64 (code, ARMREG_IP0, imm);
5064                                         arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5065                                         arm_brx (code, ARMREG_IP0);
5066                                 }
5067
5068                                 if (fail_case) {
5069                                         arm_patch_rel (item->jmp_code, code, MONO_R_ARM64_BCC);
5070                                         item->jmp_code = NULL;
5071                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)fail_tramp);
5072                                         arm_brx (code, ARMREG_IP0);
5073                                 }
5074                         } else {
5075                                 guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
5076
5077                                 code = emit_imm64 (code, ARMREG_IP0, imm);
5078                                 arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5079                                 arm_brx (code, ARMREG_IP0);
5080                         }
5081                 } else {
5082                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
5083                         arm_cmpx (code, imt_reg, ARMREG_IP0);
5084                         item->jmp_code = code;
5085                         arm_bcc (code, ARMCOND_HS, 0);
5086                 }
5087         }
5088         /* Patch the branches */
5089         for (i = 0; i < count; ++i) {
5090                 MonoIMTCheckItem *item = imt_entries [i];
5091                 if (item->jmp_code && item->check_target_idx)
5092                         arm_patch_rel (item->jmp_code, imt_entries [item->check_target_idx]->code_target, MONO_R_ARM64_BCC);
5093         }
5094
5095         g_assert ((code - buf) < buf_len);
5096
5097         mono_arch_flush_icache (buf, code - buf);
5098
5099         return buf;
5100 }
5101
5102 GSList *
5103 mono_arch_get_trampolines (gboolean aot)
5104 {
5105         return mono_arm_get_exception_trampolines (aot);
5106 }
5107
5108 #else /* DISABLE_JIT */
5109
5110 gpointer
5111 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5112                                                                 gpointer fail_tramp)
5113 {
5114         g_assert_not_reached ();
5115         return NULL;
5116 }
5117
5118 #endif /* !DISABLE_JIT */
5119
5120 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
5121
5122 void
5123 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
5124 {
5125         guint8 *code = ip;
5126         guint32 native_offset = ip - (guint8*)ji->code_start;
5127
5128         if (ji->from_aot) {
5129                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5130
5131                 g_assert (native_offset % 4 == 0);
5132                 g_assert (info->bp_addrs [native_offset / 4] == 0);
5133                 info->bp_addrs [native_offset / 4] = mini_get_breakpoint_trampoline ();
5134         } else {
5135                 /* ip points to an ldrx */
5136                 code += 4;
5137                 arm_blrx (code, ARMREG_IP0);
5138                 mono_arch_flush_icache (ip, code - ip);
5139         }
5140 }
5141
5142 void
5143 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
5144 {
5145         guint8 *code = ip;
5146
5147         if (ji->from_aot) {
5148                 guint32 native_offset = ip - (guint8*)ji->code_start;
5149                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5150
5151                 g_assert (native_offset % 4 == 0);
5152                 info->bp_addrs [native_offset / 4] = NULL;
5153         } else {
5154                 /* ip points to an ldrx */
5155                 code += 4;
5156                 arm_nop (code);
5157                 mono_arch_flush_icache (ip, code - ip);
5158         }
5159 }
5160
5161 void
5162 mono_arch_start_single_stepping (void)
5163 {
5164         ss_trampoline = mini_get_single_step_trampoline ();
5165 }
5166
5167 void
5168 mono_arch_stop_single_stepping (void)
5169 {
5170         ss_trampoline = NULL;
5171 }
5172
5173 gboolean
5174 mono_arch_is_single_step_event (void *info, void *sigctx)
5175 {
5176         /* We use soft breakpoints on arm64 */
5177         return FALSE;
5178 }
5179
5180 gboolean
5181 mono_arch_is_breakpoint_event (void *info, void *sigctx)
5182 {
5183         /* We use soft breakpoints on arm64 */
5184         return FALSE;
5185 }
5186
5187 void
5188 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
5189 {
5190         g_assert_not_reached ();
5191 }
5192
5193 void
5194 mono_arch_skip_single_step (MonoContext *ctx)
5195 {
5196         g_assert_not_reached ();
5197 }
5198
5199 gpointer
5200 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
5201 {
5202         SeqPointInfo *info;
5203         MonoJitInfo *ji;
5204
5205         // FIXME: Add a free function
5206
5207         mono_domain_lock (domain);
5208         info = g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
5209                                                                 code);
5210         mono_domain_unlock (domain);
5211
5212         if (!info) {
5213                 ji = mono_jit_info_table_find (domain, (char*)code);
5214                 g_assert (ji);
5215
5216                 info = g_malloc0 (sizeof (SeqPointInfo) + (ji->code_size / 4) * sizeof(guint8*));
5217
5218                 info->ss_tramp_addr = &ss_trampoline;
5219
5220                 mono_domain_lock (domain);
5221                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
5222                                                          code, info);
5223                 mono_domain_unlock (domain);
5224         }
5225
5226         return info;
5227 }
5228
5229 void
5230 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
5231 {
5232         ext->lmf.previous_lmf = prev_lmf;
5233         /* Mark that this is a MonoLMFExt */
5234         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
5235         ext->lmf.gregs [MONO_ARCH_LMF_REG_SP] = (gssize)ext;
5236 }
5237
5238 #endif /* MONO_ARCH_SOFT_DEBUG_SUPPORTED */
5239
5240 gboolean
5241 mono_arch_opcode_supported (int opcode)
5242 {
5243         switch (opcode) {
5244         case OP_ATOMIC_ADD_I4:
5245         case OP_ATOMIC_ADD_I8:
5246         case OP_ATOMIC_EXCHANGE_I4:
5247         case OP_ATOMIC_EXCHANGE_I8:
5248         case OP_ATOMIC_CAS_I4:
5249         case OP_ATOMIC_CAS_I8:
5250         case OP_ATOMIC_LOAD_I1:
5251         case OP_ATOMIC_LOAD_I2:
5252         case OP_ATOMIC_LOAD_I4:
5253         case OP_ATOMIC_LOAD_I8:
5254         case OP_ATOMIC_LOAD_U1:
5255         case OP_ATOMIC_LOAD_U2:
5256         case OP_ATOMIC_LOAD_U4:
5257         case OP_ATOMIC_LOAD_U8:
5258         case OP_ATOMIC_LOAD_R4:
5259         case OP_ATOMIC_LOAD_R8:
5260         case OP_ATOMIC_STORE_I1:
5261         case OP_ATOMIC_STORE_I2:
5262         case OP_ATOMIC_STORE_I4:
5263         case OP_ATOMIC_STORE_I8:
5264         case OP_ATOMIC_STORE_U1:
5265         case OP_ATOMIC_STORE_U2:
5266         case OP_ATOMIC_STORE_U4:
5267         case OP_ATOMIC_STORE_U8:
5268         case OP_ATOMIC_STORE_R4:
5269         case OP_ATOMIC_STORE_R8:
5270                 return TRUE;
5271         default:
5272                 return FALSE;
5273         }
5274 }
5275
5276 CallInfo*
5277 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
5278 {
5279         return get_call_info (mp, sig);
5280 }
5281
5282 gpointer
5283 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
5284 {
5285         gpointer *lr_loc;
5286         char *old_value;
5287         char *bp;
5288
5289         /*Load the spvar*/
5290         bp = MONO_CONTEXT_GET_BP (ctx);
5291         lr_loc = (gpointer*)(bp + clause->exvar_offset);
5292
5293         old_value = *lr_loc;
5294         if ((char*)old_value < (char*)ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
5295                 return old_value;
5296
5297         *lr_loc = new_value;
5298
5299         return old_value;
5300 }