mono/mini/mini-arm64.c

   1 /*
   2  * mini-arm64.c: ARM64 backend for the Mono code generator
   3  *
   4  * Copyright 2013 Xamarin, Inc (http://www.xamarin.com)
   5  *
   6  * Based on mini-arm.c:
   7  *
   8  * Authors:
   9  *   Paolo Molaro (lupus@ximian.com)
  10  *   Dietmar Maurer (dietmar@ximian.com)
  11  *
  12  * (C) 2003 Ximian, Inc.
  13  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  14  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  15  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  16  */
  17
  18 #include "mini.h"
  19 #include "cpu-arm64.h"
  20 #include "ir-emit.h"
  21
  22 #include <mono/arch/arm64/arm64-codegen.h>
  23 #include <mono/utils/mono-mmap.h>
  24 #include <mono/utils/mono-memory-model.h>
  25 #include <mono/metadata/abi-details.h>
  26
  27 /*
  28  * Documentation:
  29  *
  30  * - ARM(R) Architecture Reference Manual, ARMv8, for ARMv8-A architecture profile (DDI0487A_a_armv8_arm.pdf)
  31  * - Procedure Call Standard for the ARM 64-bit Architecture (AArch64) (IHI0055B_aapcs64.pdf)
  32  * - ELF for the ARM 64-bit Architecture (IHI0056B_aaelf64.pdf)
  33  *
  34  * Register usage:
  35  * - ip0/ip1/lr are used as temporary registers
  36  * - r27 is used as the rgctx/imt register
  37  * - r28 is used to access arguments passed on the stack
  38  * - d15/d16 are used as fp temporary registers
  39  */
  40
  41 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  42
  43 #define FP_TEMP_REG ARMREG_D16
  44 #define FP_TEMP_REG2 ARMREG_D17
  45
  46 #define THUNK_SIZE (4 * 4)
  47
  48 /* The single step trampoline */
  49 static gpointer ss_trampoline;
  50
  51 /* The breakpoint trampoline */
  52 static gpointer bp_trampoline;
  53
  54 static gboolean ios_abi;
  55
  56 static __attribute__ ((__warn_unused_result__)) guint8* emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset);
  57
  58 const char*
  59 mono_arch_regname (int reg)
  60 {
  61         static const char * rnames[] = {
  62                 "r0", "r1", "r2", "r3", "r4", "r5", "r6", "r7", "r8", "r9",
  63                 "r10", "r11", "r12", "r13", "r14", "r15", "r16", "r17", "r18", "r19",
  64                 "r20", "r21", "r22", "r23", "r24", "r25", "r26", "r27", "r28", "fp",
  65                 "lr", "sp"
  66         };
  67         if (reg >= 0 && reg < 32)
  68                 return rnames [reg];
  69         return "unknown";
  70 }
  71
  72 const char*
  73 mono_arch_fregname (int reg)
  74 {
  75         static const char * rnames[] = {
  76                 "d0", "d1", "d2", "d3", "d4", "d5", "d6", "d7", "d8", "d9",
  77                 "d10", "d11", "d12", "d13", "d14", "d15", "d16", "d17", "d18", "d19",
  78                 "d20", "d21", "d22", "d23", "d24", "d25", "d26", "d27", "d28", "d29",
  79                 "d30", "d31"
  80         };
  81         if (reg >= 0 && reg < 32)
  82                 return rnames [reg];
  83         return "unknown fp";
  84 }
  85
  86 int
  87 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
  88 {
  89         NOT_IMPLEMENTED;
  90         return 0;
  91 }
  92
  93 #define MAX_ARCH_DELEGATE_PARAMS 7
  94
  95 static gpointer
  96 get_delegate_invoke_impl (gboolean has_target, gboolean param_count, guint32 *code_size)
  97 {
  98         guint8 *code, *start;
  99
 100         if (has_target) {
 101                 start = code = mono_global_codeman_reserve (12);
 102
 103                 /* Replace the this argument with the target */
 104                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 105                 arm_ldrx (code, ARMREG_R0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, target));
 106                 arm_brx (code, ARMREG_IP0);
 107
 108                 g_assert ((code - start) <= 12);
 109
 110                 mono_arch_flush_icache (start, 12);
 111         } else {
 112                 int size, i;
 113
 114                 size = 8 + param_count * 4;
 115                 start = code = mono_global_codeman_reserve (size);
 116
 117                 arm_ldrx (code, ARMREG_IP0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 118                 /* slide down the arguments */
 119                 for (i = 0; i < param_count; ++i)
 120                         arm_movx (code, i, i + 1);
 121                 arm_brx (code, ARMREG_IP0);
 122
 123                 g_assert ((code - start) <= size);
 124
 125                 mono_arch_flush_icache (start, size);
 126         }
 127
 128         if (code_size)
 129                 *code_size = code - start;
 130
 131         return start;
 132 }
 133
 134 /*
 135  * mono_arch_get_delegate_invoke_impls:
 136  *
 137  *   Return a list of MonoAotTrampInfo structures for the delegate invoke impl
 138  * trampolines.
 139  */
 140 GSList*
 141 mono_arch_get_delegate_invoke_impls (void)
 142 {
 143         GSList *res = NULL;
 144         guint8 *code;
 145         guint32 code_len;
 146         int i;
 147         char *tramp_name;
 148
 149         code = get_delegate_invoke_impl (TRUE, 0, &code_len);
 150         res = g_slist_prepend (res, mono_tramp_info_create ("delegate_invoke_impl_has_target", code, code_len, NULL, NULL));
 151
 152         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
 153                 code = get_delegate_invoke_impl (FALSE, i, &code_len);
 154                 tramp_name = g_strdup_printf ("delegate_invoke_impl_target_%d", i);
 155                 res = g_slist_prepend (res, mono_tramp_info_create (tramp_name, code, code_len, NULL, NULL));
 156                 g_free (tramp_name);
 157         }
 158
 159         return res;
 160 }
 161
 162 gpointer
 163 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
 164 {
 165         guint8 *code, *start;
 166
 167         /*
 168          * vtypes are returned in registers, or using the dedicated r8 register, so
 169          * they can be supported by delegate invokes.
 170          */
 171
 172         if (has_target) {
 173                 static guint8* cached = NULL;
 174
 175                 if (cached)
 176                         return cached;
 177
 178                 if (mono_aot_only)
 179                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
 180                 else
 181                         start = get_delegate_invoke_impl (TRUE, 0, NULL);
 182                 mono_memory_barrier ();
 183                 cached = start;
 184                 return cached;
 185         } else {
 186                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
 187                 int i;
 188
 189                 if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
 190                         return NULL;
 191                 for (i = 0; i < sig->param_count; ++i)
 192                         if (!mono_is_regsize_var (sig->params [i]))
 193                                 return NULL;
 194
 195                 code = cache [sig->param_count];
 196                 if (code)
 197                         return code;
 198
 199                 if (mono_aot_only) {
 200                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
 201                         start = mono_aot_get_trampoline (name);
 202                         g_free (name);
 203                 } else {
 204                         start = get_delegate_invoke_impl (FALSE, sig->param_count, NULL);
 205                 }
 206                 mono_memory_barrier ();
 207                 cache [sig->param_count] = start;
 208                 return start;
 209         }
 210
 211         return NULL;
 212 }
 213
 214 gpointer
 215 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
 216 {
 217         return NULL;
 218 }
 219
 220 gpointer
 221 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
 222 {
 223         return (gpointer)regs [ARMREG_R0];
 224 }
 225
 226 void
 227 mono_arch_cpu_init (void)
 228 {
 229 }
 230
 231 void
 232 mono_arch_init (void)
 233 {
 234         mono_aot_register_jit_icall ("mono_arm_throw_exception", mono_arm_throw_exception);
 235         mono_aot_register_jit_icall ("mono_arm_resume_unwind", mono_arm_resume_unwind);
 236         mono_aot_register_jit_icall ("mono_arm_handler_block_trampoline_helper", mono_arm_handler_block_trampoline_helper);
 237
 238         if (!mono_aot_only)
 239                 bp_trampoline = mini_get_breakpoint_trampoline ();
 240
 241         mono_arm_gsharedvt_init ();
 242
 243 #if defined(TARGET_IOS)
 244         ios_abi = TRUE;
 245 #endif
 246 }
 247
 248 void
 249 mono_arch_cleanup (void)
 250 {
 251 }
 252
 253 guint32
 254 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 255 {
 256         *exclude_mask = 0;
 257         return 0;
 258 }
 259
 260 guint32
 261 mono_arch_cpu_enumerate_simd_versions (void)
 262 {
 263         return 0;
 264 }
 265
 266 void
 267 mono_arch_register_lowlevel_calls (void)
 268 {
 269 }
 270
 271 void
 272 mono_arch_finish_init (void)
 273 {
 274 }
 275
 276 /* The maximum length is 2 instructions */
 277 static guint8*
 278 emit_imm (guint8 *code, int dreg, int imm)
 279 {
 280         // FIXME: Optimize this
 281         if (imm < 0) {
 282                 gint64 limm = imm;
 283                 arm_movnx (code, dreg, (~limm) & 0xffff, 0);
 284                 arm_movkx (code, dreg, (limm >> 16) & 0xffff, 16);
 285         } else {
 286                 arm_movzx (code, dreg, imm & 0xffff, 0);
 287                 if (imm >> 16)
 288                         arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 289         }
 290
 291         return code;
 292 }
 293
 294 /* The maximum length is 4 instructions */
 295 static guint8*
 296 emit_imm64 (guint8 *code, int dreg, guint64 imm)
 297 {
 298         // FIXME: Optimize this
 299         arm_movzx (code, dreg, imm & 0xffff, 0);
 300         if ((imm >> 16) & 0xffff)
 301                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 302         if ((imm >> 32) & 0xffff)
 303                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 304         if ((imm >> 48) & 0xffff)
 305                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 306
 307         return code;
 308 }
 309
 310 guint8*
 311 mono_arm_emit_imm64 (guint8 *code, int dreg, gint64 imm)
 312 {
 313         return emit_imm64 (code, dreg, imm);
 314 }
 315
 316 /*
 317  * emit_imm_template:
 318  *
 319  *   Emit a patchable code sequence for constructing a 64 bit immediate.
 320  */
 321 static guint8*
 322 emit_imm64_template (guint8 *code, int dreg)
 323 {
 324         arm_movzx (code, dreg, 0, 0);
 325         arm_movkx (code, dreg, 0, 16);
 326         arm_movkx (code, dreg, 0, 32);
 327         arm_movkx (code, dreg, 0, 48);
 328
 329         return code;
 330 }
 331
 332 static inline __attribute__ ((__warn_unused_result__)) guint8*
 333 emit_addw_imm (guint8 *code, int dreg, int sreg, int imm)
 334 {
 335         if (!arm_is_arith_imm (imm)) {
 336                 code = emit_imm (code, ARMREG_LR, imm);
 337                 arm_addw (code, dreg, sreg, ARMREG_LR);
 338         } else {
 339                 arm_addw_imm (code, dreg, sreg, imm);
 340         }
 341         return code;
 342 }
 343
 344 static inline __attribute__ ((__warn_unused_result__)) guint8*
 345 emit_addx_imm (guint8 *code, int dreg, int sreg, int imm)
 346 {
 347         if (!arm_is_arith_imm (imm)) {
 348                 code = emit_imm (code, ARMREG_LR, imm);
 349                 arm_addx (code, dreg, sreg, ARMREG_LR);
 350         } else {
 351                 arm_addx_imm (code, dreg, sreg, imm);
 352         }
 353         return code;
 354 }
 355
 356 static inline __attribute__ ((__warn_unused_result__)) guint8*
 357 emit_subw_imm (guint8 *code, int dreg, int sreg, int imm)
 358 {
 359         if (!arm_is_arith_imm (imm)) {
 360                 code = emit_imm (code, ARMREG_LR, imm);
 361                 arm_subw (code, dreg, sreg, ARMREG_LR);
 362         } else {
 363                 arm_subw_imm (code, dreg, sreg, imm);
 364         }
 365         return code;
 366 }
 367
 368 static inline __attribute__ ((__warn_unused_result__)) guint8*
 369 emit_subx_imm (guint8 *code, int dreg, int sreg, int imm)
 370 {
 371         if (!arm_is_arith_imm (imm)) {
 372                 code = emit_imm (code, ARMREG_LR, imm);
 373                 arm_subx (code, dreg, sreg, ARMREG_LR);
 374         } else {
 375                 arm_subx_imm (code, dreg, sreg, imm);
 376         }
 377         return code;
 378 }
 379
 380 /* Emit sp+=imm. Clobbers ip0/ip1 */
 381 static inline __attribute__ ((__warn_unused_result__)) guint8*
 382 emit_addx_sp_imm (guint8 *code, int imm)
 383 {
 384         code = emit_imm (code, ARMREG_IP0, imm);
 385         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 386         arm_addx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 387         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 388         return code;
 389 }
 390
 391 /* Emit sp-=imm. Clobbers ip0/ip1 */
 392 static inline __attribute__ ((__warn_unused_result__)) guint8*
 393 emit_subx_sp_imm (guint8 *code, int imm)
 394 {
 395         code = emit_imm (code, ARMREG_IP0, imm);
 396         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
 397         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
 398         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
 399         return code;
 400 }
 401
 402 static inline __attribute__ ((__warn_unused_result__)) guint8*
 403 emit_andw_imm (guint8 *code, int dreg, int sreg, int imm)
 404 {
 405         // FIXME:
 406         code = emit_imm (code, ARMREG_LR, imm);
 407         arm_andw (code, dreg, sreg, ARMREG_LR);
 408
 409         return code;
 410 }
 411
 412 static inline __attribute__ ((__warn_unused_result__)) guint8*
 413 emit_andx_imm (guint8 *code, int dreg, int sreg, int imm)
 414 {
 415         // FIXME:
 416         code = emit_imm (code, ARMREG_LR, imm);
 417         arm_andx (code, dreg, sreg, ARMREG_LR);
 418
 419         return code;
 420 }
 421
 422 static inline __attribute__ ((__warn_unused_result__)) guint8*
 423 emit_orrw_imm (guint8 *code, int dreg, int sreg, int imm)
 424 {
 425         // FIXME:
 426         code = emit_imm (code, ARMREG_LR, imm);
 427         arm_orrw (code, dreg, sreg, ARMREG_LR);
 428
 429         return code;
 430 }
 431
 432 static inline __attribute__ ((__warn_unused_result__)) guint8*
 433 emit_orrx_imm (guint8 *code, int dreg, int sreg, int imm)
 434 {
 435         // FIXME:
 436         code = emit_imm (code, ARMREG_LR, imm);
 437         arm_orrx (code, dreg, sreg, ARMREG_LR);
 438
 439         return code;
 440 }
 441
 442 static inline __attribute__ ((__warn_unused_result__)) guint8*
 443 emit_eorw_imm (guint8 *code, int dreg, int sreg, int imm)
 444 {
 445         // FIXME:
 446         code = emit_imm (code, ARMREG_LR, imm);
 447         arm_eorw (code, dreg, sreg, ARMREG_LR);
 448
 449         return code;
 450 }
 451
 452 static inline __attribute__ ((__warn_unused_result__)) guint8*
 453 emit_eorx_imm (guint8 *code, int dreg, int sreg, int imm)
 454 {
 455         // FIXME:
 456         code = emit_imm (code, ARMREG_LR, imm);
 457         arm_eorx (code, dreg, sreg, ARMREG_LR);
 458
 459         return code;
 460 }
 461
 462 static inline __attribute__ ((__warn_unused_result__)) guint8*
 463 emit_cmpw_imm (guint8 *code, int sreg, int imm)
 464 {
 465         if (imm == 0) {
 466                 arm_cmpw (code, sreg, ARMREG_RZR);
 467         } else {
 468                 // FIXME:
 469                 code = emit_imm (code, ARMREG_LR, imm);
 470                 arm_cmpw (code, sreg, ARMREG_LR);
 471         }
 472
 473         return code;
 474 }
 475
 476 static inline __attribute__ ((__warn_unused_result__)) guint8*
 477 emit_cmpx_imm (guint8 *code, int sreg, int imm)
 478 {
 479         if (imm == 0) {
 480                 arm_cmpx (code, sreg, ARMREG_RZR);
 481         } else {
 482                 // FIXME:
 483                 code = emit_imm (code, ARMREG_LR, imm);
 484                 arm_cmpx (code, sreg, ARMREG_LR);
 485         }
 486
 487         return code;
 488 }
 489
 490 static inline __attribute__ ((__warn_unused_result__)) guint8*
 491 emit_strb (guint8 *code, int rt, int rn, int imm)
 492 {
 493         if (arm_is_strb_imm (imm)) {
 494                 arm_strb (code, rt, rn, imm);
 495         } else {
 496                 g_assert (rt != ARMREG_IP0);
 497                 g_assert (rn != ARMREG_IP0);
 498                 code = emit_imm (code, ARMREG_IP0, imm);
 499                 arm_strb_reg (code, rt, rn, ARMREG_IP0);
 500         }
 501         return code;
 502 }
 503
 504 static inline __attribute__ ((__warn_unused_result__)) guint8*
 505 emit_strh (guint8 *code, int rt, int rn, int imm)
 506 {
 507         if (arm_is_strh_imm (imm)) {
 508                 arm_strh (code, rt, rn, imm);
 509         } else {
 510                 g_assert (rt != ARMREG_IP0);
 511                 g_assert (rn != ARMREG_IP0);
 512                 code = emit_imm (code, ARMREG_IP0, imm);
 513                 arm_strh_reg (code, rt, rn, ARMREG_IP0);
 514         }
 515         return code;
 516 }
 517
 518 static inline __attribute__ ((__warn_unused_result__)) guint8*
 519 emit_strw (guint8 *code, int rt, int rn, int imm)
 520 {
 521         if (arm_is_strw_imm (imm)) {
 522                 arm_strw (code, rt, rn, imm);
 523         } else {
 524                 g_assert (rt != ARMREG_IP0);
 525                 g_assert (rn != ARMREG_IP0);
 526                 code = emit_imm (code, ARMREG_IP0, imm);
 527                 arm_strw_reg (code, rt, rn, ARMREG_IP0);
 528         }
 529         return code;
 530 }
 531
 532 static inline __attribute__ ((__warn_unused_result__)) guint8*
 533 emit_strfpw (guint8 *code, int rt, int rn, int imm)
 534 {
 535         if (arm_is_strw_imm (imm)) {
 536                 arm_strfpw (code, rt, rn, imm);
 537         } else {
 538                 g_assert (rn != ARMREG_IP0);
 539                 code = emit_imm (code, ARMREG_IP0, imm);
 540                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 541                 arm_strfpw (code, rt, ARMREG_IP0, 0);
 542         }
 543         return code;
 544 }
 545
 546 static inline __attribute__ ((__warn_unused_result__)) guint8*
 547 emit_strfpx (guint8 *code, int rt, int rn, int imm)
 548 {
 549         if (arm_is_strx_imm (imm)) {
 550                 arm_strfpx (code, rt, rn, imm);
 551         } else {
 552                 g_assert (rn != ARMREG_IP0);
 553                 code = emit_imm (code, ARMREG_IP0, imm);
 554                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 555                 arm_strfpx (code, rt, ARMREG_IP0, 0);
 556         }
 557         return code;
 558 }
 559
 560 static inline __attribute__ ((__warn_unused_result__)) guint8*
 561 emit_strx (guint8 *code, int rt, int rn, int imm)
 562 {
 563         if (arm_is_strx_imm (imm)) {
 564                 arm_strx (code, rt, rn, imm);
 565         } else {
 566                 g_assert (rt != ARMREG_IP0);
 567                 g_assert (rn != ARMREG_IP0);
 568                 code = emit_imm (code, ARMREG_IP0, imm);
 569                 arm_strx_reg (code, rt, rn, ARMREG_IP0);
 570         }
 571         return code;
 572 }
 573
 574 static inline __attribute__ ((__warn_unused_result__)) guint8*
 575 emit_ldrb (guint8 *code, int rt, int rn, int imm)
 576 {
 577         if (arm_is_pimm12_scaled (imm, 1)) {
 578                 arm_ldrb (code, rt, rn, imm);
 579         } else {
 580                 g_assert (rt != ARMREG_IP0);
 581                 g_assert (rn != ARMREG_IP0);
 582                 code = emit_imm (code, ARMREG_IP0, imm);
 583                 arm_ldrb_reg (code, rt, rn, ARMREG_IP0);
 584         }
 585         return code;
 586 }
 587
 588 static inline __attribute__ ((__warn_unused_result__)) guint8*
 589 emit_ldrsbx (guint8 *code, int rt, int rn, int imm)
 590 {
 591         if (arm_is_pimm12_scaled (imm, 1)) {
 592                 arm_ldrsbx (code, rt, rn, imm);
 593         } else {
 594                 g_assert (rt != ARMREG_IP0);
 595                 g_assert (rn != ARMREG_IP0);
 596                 code = emit_imm (code, ARMREG_IP0, imm);
 597                 arm_ldrsbx_reg (code, rt, rn, ARMREG_IP0);
 598         }
 599         return code;
 600 }
 601
 602 static inline __attribute__ ((__warn_unused_result__)) guint8*
 603 emit_ldrh (guint8 *code, int rt, int rn, int imm)
 604 {
 605         if (arm_is_pimm12_scaled (imm, 2)) {
 606                 arm_ldrh (code, rt, rn, imm);
 607         } else {
 608                 g_assert (rt != ARMREG_IP0);
 609                 g_assert (rn != ARMREG_IP0);
 610                 code = emit_imm (code, ARMREG_IP0, imm);
 611                 arm_ldrh_reg (code, rt, rn, ARMREG_IP0);
 612         }
 613         return code;
 614 }
 615
 616 static inline __attribute__ ((__warn_unused_result__)) guint8*
 617 emit_ldrshx (guint8 *code, int rt, int rn, int imm)
 618 {
 619         if (arm_is_pimm12_scaled (imm, 2)) {
 620                 arm_ldrshx (code, rt, rn, imm);
 621         } else {
 622                 g_assert (rt != ARMREG_IP0);
 623                 g_assert (rn != ARMREG_IP0);
 624                 code = emit_imm (code, ARMREG_IP0, imm);
 625                 arm_ldrshx_reg (code, rt, rn, ARMREG_IP0);
 626         }
 627         return code;
 628 }
 629
 630 static inline __attribute__ ((__warn_unused_result__)) guint8*
 631 emit_ldrswx (guint8 *code, int rt, int rn, int imm)
 632 {
 633         if (arm_is_pimm12_scaled (imm, 4)) {
 634                 arm_ldrswx (code, rt, rn, imm);
 635         } else {
 636                 g_assert (rt != ARMREG_IP0);
 637                 g_assert (rn != ARMREG_IP0);
 638                 code = emit_imm (code, ARMREG_IP0, imm);
 639                 arm_ldrswx_reg (code, rt, rn, ARMREG_IP0);
 640         }
 641         return code;
 642 }
 643
 644 static inline __attribute__ ((__warn_unused_result__)) guint8*
 645 emit_ldrw (guint8 *code, int rt, int rn, int imm)
 646 {
 647         if (arm_is_pimm12_scaled (imm, 4)) {
 648                 arm_ldrw (code, rt, rn, imm);
 649         } else {
 650                 g_assert (rn != ARMREG_IP0);
 651                 code = emit_imm (code, ARMREG_IP0, imm);
 652                 arm_ldrw_reg (code, rt, rn, ARMREG_IP0);
 653         }
 654         return code;
 655 }
 656
 657 static inline __attribute__ ((__warn_unused_result__)) guint8*
 658 emit_ldrx (guint8 *code, int rt, int rn, int imm)
 659 {
 660         if (arm_is_pimm12_scaled (imm, 8)) {
 661                 arm_ldrx (code, rt, rn, imm);
 662         } else {
 663                 g_assert (rn != ARMREG_IP0);
 664                 code = emit_imm (code, ARMREG_IP0, imm);
 665                 arm_ldrx_reg (code, rt, rn, ARMREG_IP0);
 666         }
 667         return code;
 668 }
 669
 670 static inline __attribute__ ((__warn_unused_result__)) guint8*
 671 emit_ldrfpw (guint8 *code, int rt, int rn, int imm)
 672 {
 673         if (arm_is_pimm12_scaled (imm, 4)) {
 674                 arm_ldrfpw (code, rt, rn, imm);
 675         } else {
 676                 g_assert (rn != ARMREG_IP0);
 677                 code = emit_imm (code, ARMREG_IP0, imm);
 678                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 679                 arm_ldrfpw (code, rt, ARMREG_IP0, 0);
 680         }
 681         return code;
 682 }
 683
 684 static inline __attribute__ ((__warn_unused_result__)) guint8*
 685 emit_ldrfpx (guint8 *code, int rt, int rn, int imm)
 686 {
 687         if (arm_is_pimm12_scaled (imm, 8)) {
 688                 arm_ldrfpx (code, rt, rn, imm);
 689         } else {
 690                 g_assert (rn != ARMREG_IP0);
 691                 code = emit_imm (code, ARMREG_IP0, imm);
 692                 arm_addx (code, ARMREG_IP0, rn, ARMREG_IP0);
 693                 arm_ldrfpx (code, rt, ARMREG_IP0, 0);
 694         }
 695         return code;
 696 }
 697
 698 guint8*
 699 mono_arm_emit_ldrx (guint8 *code, int rt, int rn, int imm)
 700 {
 701         return emit_ldrx (code, rt, rn, imm);
 702 }
 703
 704 static guint8*
 705 emit_call (MonoCompile *cfg, guint8* code, guint32 patch_type, gconstpointer data)
 706 {
 707         /*
 708         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_IMM);
 709         code = emit_imm64_template (code, ARMREG_LR);
 710         arm_blrx (code, ARMREG_LR);
 711         */
 712         mono_add_patch_info_rel (cfg, code - cfg->native_code, patch_type, data, MONO_R_ARM64_BL);
 713         arm_bl (code, code);
 714         cfg->thunk_area += THUNK_SIZE;
 715         return code;
 716 }
 717
 718 static guint8*
 719 emit_aotconst_full (MonoCompile *cfg, MonoJumpInfo **ji, guint8 *code, guint8 *start, int dreg, guint32 patch_type, gconstpointer data)
 720 {
 721         if (cfg)
 722                 mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
 723         else
 724                 *ji = mono_patch_info_list_prepend (*ji, code - start, patch_type, data);
 725         /* See arch_emit_got_access () in aot-compiler.c */
 726         arm_ldrx_lit (code, dreg, 0);
 727         arm_nop (code);
 728         arm_nop (code);
 729         return code;
 730 }
 731
 732 static guint8*
 733 emit_aotconst (MonoCompile *cfg, guint8 *code, int dreg, guint32 patch_type, gconstpointer data)
 734 {
 735         return emit_aotconst_full (cfg, NULL, code, NULL, dreg, patch_type, data);
 736 }
 737
 738 /*
 739  * mono_arm_emit_aotconst:
 740  *
 741  *   Emit code to load an AOT constant into DREG. Usable from trampolines.
 742  */
 743 guint8*
 744 mono_arm_emit_aotconst (gpointer ji, guint8 *code, guint8 *code_start, int dreg, guint32 patch_type, gconstpointer data)
 745 {
 746         return emit_aotconst_full (NULL, (MonoJumpInfo**)ji, code, code_start, dreg, patch_type, data);
 747 }
 748
 749 gboolean
 750 mono_arch_have_fast_tls (void)
 751 {
 752 #ifdef TARGET_IOS
 753         return FALSE;
 754 #else
 755         return TRUE;
 756 #endif
 757 }
 758
 759 static guint8*
 760 emit_tls_get (guint8 *code, int dreg, int tls_offset)
 761 {
 762         arm_mrs (code, dreg, ARM_MRS_REG_TPIDR_EL0);
 763         if (tls_offset < 256) {
 764                 arm_ldrx (code, dreg, dreg, tls_offset);
 765         } else {
 766                 code = emit_addx_imm (code, dreg, dreg, tls_offset);
 767                 arm_ldrx (code, dreg, dreg, 0);
 768         }
 769         return code;
 770 }
 771
 772 static guint8*
 773 emit_tls_set (guint8 *code, int sreg, int tls_offset)
 774 {
 775         int tmpreg = ARMREG_IP0;
 776
 777         g_assert (sreg != tmpreg);
 778         arm_mrs (code, tmpreg, ARM_MRS_REG_TPIDR_EL0);
 779         if (tls_offset < 256) {
 780                 arm_strx (code, sreg, tmpreg, tls_offset);
 781         } else {
 782                 code = emit_addx_imm (code, tmpreg, tmpreg, tls_offset);
 783                 arm_strx (code, sreg, tmpreg, 0);
 784         }
 785         return code;
 786 }
 787
 788 /*
 789  * Emits
 790  * - mov sp, fp
 791  * - ldrp [fp, lr], [sp], !stack_offfset
 792  * Clobbers TEMP_REGS.
 793  */
 794 __attribute__ ((__warn_unused_result__)) guint8*
 795 mono_arm_emit_destroy_frame (guint8 *code, int stack_offset, guint64 temp_regs)
 796 {
 797         arm_movspx (code, ARMREG_SP, ARMREG_FP);
 798
 799         if (arm_is_ldpx_imm (stack_offset)) {
 800                 arm_ldpx_post (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, stack_offset);
 801         } else {
 802                 arm_ldpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
 803                 /* sp += stack_offset */
 804                 g_assert (temp_regs & (1 << ARMREG_IP0));
 805                 if (temp_regs & (1 << ARMREG_IP1)) {
 806                         code = emit_addx_sp_imm (code, stack_offset);
 807                 } else {
 808                         int imm = stack_offset;
 809
 810                         /* Can't use addx_sp_imm () since we can't clobber ip0/ip1 */
 811                         arm_addx_imm (code, ARMREG_IP0, ARMREG_SP, 0);
 812                         while (imm > 256) {
 813                                 arm_addx_imm (code, ARMREG_IP0, ARMREG_IP0, 256);
 814                                 imm -= 256;
 815                         }
 816                         arm_addx_imm (code, ARMREG_SP, ARMREG_IP0, imm);
 817                 }
 818         }
 819         return code;
 820 }
 821
 822 #define is_call_imm(diff) ((gint)(diff) >= -33554432 && (gint)(diff) <= 33554431)
 823
 824 static guint8*
 825 emit_thunk (guint8 *code, gconstpointer target)
 826 {
 827         guint8 *p = code;
 828
 829         arm_ldrx_lit (code, ARMREG_IP0, code + 8);
 830         arm_brx (code, ARMREG_IP0);
 831         *(guint64*)code = (guint64)target;
 832         code += sizeof (guint64);
 833
 834         mono_arch_flush_icache (p, code - p);
 835         return code;
 836 }
 837
 838 static gpointer
 839 create_thunk (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
 840 {
 841         MonoJitInfo *ji;
 842         MonoThunkJitInfo *info;
 843         guint8 *thunks, *p;
 844         int thunks_size;
 845         guint8 *orig_target;
 846         guint8 *target_thunk;
 847
 848         if (!domain)
 849                 domain = mono_domain_get ();
 850
 851         if (cfg) {
 852                 /*
 853                  * This can be called multiple times during JITting,
 854                  * save the current position in cfg->arch to avoid
 855                  * doing a O(n^2) search.
 856                  */
 857                 if (!cfg->arch.thunks) {
 858                         cfg->arch.thunks = cfg->thunks;
 859                         cfg->arch.thunks_size = cfg->thunk_area;
 860                 }
 861                 thunks = cfg->arch.thunks;
 862                 thunks_size = cfg->arch.thunks_size;
 863                 if (!thunks_size) {
 864                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, mono_method_full_name (cfg->method, TRUE));
 865                         g_assert_not_reached ();
 866                 }
 867
 868                 g_assert (*(guint32*)thunks == 0);
 869                 emit_thunk (thunks, target);
 870
 871                 cfg->arch.thunks += THUNK_SIZE;
 872                 cfg->arch.thunks_size -= THUNK_SIZE;
 873
 874                 return thunks;
 875         } else {
 876                 ji = mini_jit_info_table_find (domain, (char*)code, NULL);
 877                 g_assert (ji);
 878                 info = mono_jit_info_get_thunk_info (ji);
 879                 g_assert (info);
 880
 881                 thunks = (guint8*)ji->code_start + info->thunks_offset;
 882                 thunks_size = info->thunks_size;
 883
 884                 orig_target = mono_arch_get_call_target (code + 4);
 885
 886                 mono_domain_lock (domain);
 887
 888                 target_thunk = NULL;
 889                 if (orig_target >= thunks && orig_target < thunks + thunks_size) {
 890                         /* The call already points to a thunk, because of trampolines etc. */
 891                         target_thunk = orig_target;
 892                 } else {
 893                         for (p = thunks; p < thunks + thunks_size; p += THUNK_SIZE) {
 894                                 if (((guint32*)p) [0] == 0) {
 895                                         /* Free entry */
 896                                         target_thunk = p;
 897                                         break;
 898                                 } else if (((guint64*)p) [1] == (guint64)target) {
 899                                         /* Thunk already points to target */
 900                                         target_thunk = p;
 901                                         break;
 902                                 }
 903                         }
 904                 }
 905
 906                 //printf ("THUNK: %p %p %p\n", code, target, target_thunk);
 907
 908                 if (!target_thunk) {
 909                         mono_domain_unlock (domain);
 910                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, cfg ? mono_method_full_name (cfg->method, TRUE) : mono_method_full_name (jinfo_get_method (ji), TRUE));
 911                         g_assert_not_reached ();
 912                 }
 913
 914                 emit_thunk (target_thunk, target);
 915
 916                 mono_domain_unlock (domain);
 917
 918                 return target_thunk;
 919         }
 920 }
 921
 922 static void
 923 arm_patch_full (MonoCompile *cfg, MonoDomain *domain, guint8 *code, guint8 *target, int relocation)
 924 {
 925         switch (relocation) {
 926         case MONO_R_ARM64_B:
 927                 if (arm_is_bl_disp (code, target)) {
 928                         arm_b (code, target);
 929                 } else {
 930                         gpointer thunk;
 931
 932                         thunk = create_thunk (cfg, domain, code, target);
 933                         g_assert (arm_is_bl_disp (code, thunk));
 934                         arm_b (code, thunk);
 935                 }
 936                 break;
 937         case MONO_R_ARM64_BCC: {
 938                 int cond;
 939
 940                 cond = arm_get_bcc_cond (code);
 941                 arm_bcc (code, cond, target);
 942                 break;
 943         }
 944         case MONO_R_ARM64_CBZ:
 945                 arm_set_cbz_target (code, target);
 946                 break;
 947         case MONO_R_ARM64_IMM: {
 948                 guint64 imm = (guint64)target;
 949                 int dreg;
 950
 951                 /* emit_imm64_template () */
 952                 dreg = arm_get_movzx_rd (code);
 953                 arm_movzx (code, dreg, imm & 0xffff, 0);
 954                 arm_movkx (code, dreg, (imm >> 16) & 0xffff, 16);
 955                 arm_movkx (code, dreg, (imm >> 32) & 0xffff, 32);
 956                 arm_movkx (code, dreg, (imm >> 48) & 0xffff, 48);
 957                 break;
 958         }
 959         case MONO_R_ARM64_BL:
 960                 if (arm_is_bl_disp (code, target)) {
 961                         arm_bl (code, target);
 962                 } else {
 963                         gpointer thunk;
 964
 965                         thunk = create_thunk (cfg, domain, code, target);
 966                         g_assert (arm_is_bl_disp (code, thunk));
 967                         arm_bl (code, thunk);
 968                 }
 969                 break;
 970         default:
 971                 g_assert_not_reached ();
 972         }
 973 }
 974
 975 static void
 976 arm_patch_rel (guint8 *code, guint8 *target, int relocation)
 977 {
 978         arm_patch_full (NULL, NULL, code, target, relocation);
 979 }
 980
 981 void
 982 mono_arm_patch (guint8 *code, guint8 *target, int relocation)
 983 {
 984         arm_patch_rel (code, target, relocation);
 985 }
 986
 987 void
 988 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
 989 {
 990         guint8 *ip;
 991
 992         ip = ji->ip.i + code;
 993
 994         switch (ji->type) {
 995         case MONO_PATCH_INFO_METHOD_JUMP:
 996                 /* ji->relocation is not set by the caller */
 997                 arm_patch_rel (ip, (guint8*)target, MONO_R_ARM64_B);
 998                 break;
 999         default:
1000                 arm_patch_full (cfg, domain, ip, (guint8*)target, ji->relocation);
1001                 break;
1002         }
1003 }
1004
1005 void
1006 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
1007 {
1008 }
1009
1010 void
1011 mono_arch_flush_register_windows (void)
1012 {
1013 }
1014
1015 MonoMethod*
1016 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
1017 {
1018         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1019 }
1020
1021 MonoVTable*
1022 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
1023 {
1024         return (gpointer)regs [MONO_ARCH_RGCTX_REG];
1025 }
1026
1027 mgreg_t
1028 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
1029 {
1030         return ctx->regs [reg];
1031 }
1032
1033 void
1034 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
1035 {
1036         ctx->regs [reg] = val;
1037 }
1038
1039 /*
1040  * mono_arch_set_target:
1041  *
1042  *   Set the target architecture the JIT backend should generate code for, in the form
1043  * of a GNU target triplet. Only used in AOT mode.
1044  */
1045 void
1046 mono_arch_set_target (char *mtriple)
1047 {
1048         if (strstr (mtriple, "darwin") || strstr (mtriple, "ios")) {
1049                 ios_abi = TRUE;
1050         }
1051 }
1052
1053 static void
1054 add_general (CallInfo *cinfo, ArgInfo *ainfo, int size, gboolean sign)
1055 {
1056         if (cinfo->gr >= PARAM_REGS) {
1057                 ainfo->storage = ArgOnStack;
1058                 if (ios_abi) {
1059                         /* Assume size == align */
1060                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1061                         ainfo->offset = cinfo->stack_usage;
1062                         ainfo->slot_size = size;
1063                         ainfo->sign = sign;
1064                         cinfo->stack_usage += size;
1065                 } else {
1066                         ainfo->offset = cinfo->stack_usage;
1067                         ainfo->slot_size = 8;
1068                         ainfo->sign = FALSE;
1069                         /* Put arguments into 8 byte aligned stack slots */
1070                         cinfo->stack_usage += 8;
1071                 }
1072         } else {
1073                 ainfo->storage = ArgInIReg;
1074                 ainfo->reg = cinfo->gr;
1075                 cinfo->gr ++;
1076         }
1077 }
1078
1079 static void
1080 add_fp (CallInfo *cinfo, ArgInfo *ainfo, gboolean single)
1081 {
1082         int size = single ? 4 : 8;
1083
1084         if (cinfo->fr >= FP_PARAM_REGS) {
1085                 ainfo->storage = single ? ArgOnStackR4 : ArgOnStackR8;
1086                 if (ios_abi) {
1087                         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, size);
1088                         ainfo->offset = cinfo->stack_usage;
1089                         ainfo->slot_size = size;
1090                         cinfo->stack_usage += size;
1091                 } else {
1092                         ainfo->offset = cinfo->stack_usage;
1093                         ainfo->slot_size = 8;
1094                         /* Put arguments into 8 byte aligned stack slots */
1095                         cinfo->stack_usage += 8;
1096                 }
1097         } else {
1098                 if (single)
1099                         ainfo->storage = ArgInFRegR4;
1100                 else
1101                         ainfo->storage = ArgInFReg;
1102                 ainfo->reg = cinfo->fr;
1103                 cinfo->fr ++;
1104         }
1105 }
1106
1107 static gboolean
1108 is_hfa (MonoType *t, int *out_nfields, int *out_esize, int *field_offsets)
1109 {
1110         MonoClass *klass;
1111         gpointer iter;
1112         MonoClassField *field;
1113         MonoType *ftype, *prev_ftype = NULL;
1114         int i, nfields = 0;
1115
1116         klass = mono_class_from_mono_type (t);
1117         iter = NULL;
1118         while ((field = mono_class_get_fields (klass, &iter))) {
1119                 if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
1120                         continue;
1121                 ftype = mono_field_get_type (field);
1122                 ftype = mini_get_underlying_type (ftype);
1123
1124                 if (MONO_TYPE_ISSTRUCT (ftype)) {
1125                         int nested_nfields, nested_esize;
1126                         int nested_field_offsets [16];
1127
1128                         if (!is_hfa (ftype, &nested_nfields, &nested_esize, nested_field_offsets))
1129                                 return FALSE;
1130                         if (nested_esize == 4)
1131                                 ftype = &mono_defaults.single_class->byval_arg;
1132                         else
1133                                 ftype = &mono_defaults.double_class->byval_arg;
1134                         if (prev_ftype && prev_ftype->type != ftype->type)
1135                                 return FALSE;
1136                         prev_ftype = ftype;
1137                         for (i = 0; i < nested_nfields; ++i) {
1138                                 if (nfields + i < 4)
1139                                         field_offsets [nfields + i] = field->offset - sizeof (MonoObject) + nested_field_offsets [i];
1140                         }
1141                         nfields += nested_nfields;
1142                 } else {
1143                         if (!(!ftype->byref && (ftype->type == MONO_TYPE_R4 || ftype->type == MONO_TYPE_R8)))
1144                                 return FALSE;
1145                         if (prev_ftype && prev_ftype->type != ftype->type)
1146                                 return FALSE;
1147                         prev_ftype = ftype;
1148                         if (nfields < 4)
1149                                 field_offsets [nfields] = field->offset - sizeof (MonoObject);
1150                         nfields ++;
1151                 }
1152         }
1153         if (nfields == 0 || nfields > 4)
1154                 return FALSE;
1155         *out_nfields = nfields;
1156         *out_esize = prev_ftype->type == MONO_TYPE_R4 ? 4 : 8;
1157         return TRUE;
1158 }
1159
1160 static void
1161 add_valuetype (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1162 {
1163         int i, size, align_size, nregs, nfields, esize;
1164         int field_offsets [16];
1165         guint32 align;
1166
1167         size = mini_type_stack_size_full (t, &align, cinfo->pinvoke);
1168         align_size = ALIGN_TO (size, 8);
1169
1170         nregs = align_size / 8;
1171         if (is_hfa (t, &nfields, &esize, field_offsets)) {
1172                 /*
1173                  * The struct might include nested float structs aligned at 8,
1174                  * so need to keep track of the offsets of the individual fields.
1175                  */
1176                 if (cinfo->fr + nfields <= FP_PARAM_REGS) {
1177                         ainfo->storage = ArgHFA;
1178                         ainfo->reg = cinfo->fr;
1179                         ainfo->nregs = nfields;
1180                         ainfo->size = size;
1181                         ainfo->esize = esize;
1182                         for (i = 0; i < nfields; ++i)
1183                                 ainfo->foffsets [i] = field_offsets [i];
1184                         cinfo->fr += ainfo->nregs;
1185                 } else {
1186                         ainfo->nfregs_to_skip = FP_PARAM_REGS > cinfo->fr ? FP_PARAM_REGS - cinfo->fr : 0;
1187                         cinfo->fr = FP_PARAM_REGS;
1188                         size = ALIGN_TO (size, 8);
1189                         ainfo->storage = ArgVtypeOnStack;
1190                         ainfo->offset = cinfo->stack_usage;
1191                         ainfo->size = size;
1192                         ainfo->hfa = TRUE;
1193                         ainfo->nregs = nfields;
1194                         ainfo->esize = esize;
1195                         cinfo->stack_usage += size;
1196                 }
1197                 return;
1198         }
1199
1200         if (align_size > 16) {
1201                 ainfo->storage = ArgVtypeByRef;
1202                 ainfo->size = size;
1203                 return;
1204         }
1205
1206         if (cinfo->gr + nregs > PARAM_REGS) {
1207                 size = ALIGN_TO (size, 8);
1208                 ainfo->storage = ArgVtypeOnStack;
1209                 ainfo->offset = cinfo->stack_usage;
1210                 ainfo->size = size;
1211                 cinfo->stack_usage += size;
1212                 cinfo->gr = PARAM_REGS;
1213         } else {
1214                 ainfo->storage = ArgVtypeInIRegs;
1215                 ainfo->reg = cinfo->gr;
1216                 ainfo->nregs = nregs;
1217                 ainfo->size = size;
1218                 cinfo->gr += nregs;
1219         }
1220 }
1221
1222 static void
1223 add_param (CallInfo *cinfo, ArgInfo *ainfo, MonoType *t)
1224 {
1225         MonoType *ptype;
1226
1227         ptype = mini_get_underlying_type (t);
1228         switch (ptype->type) {
1229         case MONO_TYPE_I1:
1230                 add_general (cinfo, ainfo, 1, TRUE);
1231                 break;
1232         case MONO_TYPE_BOOLEAN:
1233         case MONO_TYPE_U1:
1234                 add_general (cinfo, ainfo, 1, FALSE);
1235                 break;
1236         case MONO_TYPE_I2:
1237                 add_general (cinfo, ainfo, 2, TRUE);
1238                 break;
1239         case MONO_TYPE_U2:
1240         case MONO_TYPE_CHAR:
1241                 add_general (cinfo, ainfo, 2, FALSE);
1242                 break;
1243         case MONO_TYPE_I4:
1244                 add_general (cinfo, ainfo, 4, TRUE);
1245                 break;
1246         case MONO_TYPE_U4:
1247                 add_general (cinfo, ainfo, 4, FALSE);
1248                 break;
1249         case MONO_TYPE_I:
1250         case MONO_TYPE_U:
1251         case MONO_TYPE_PTR:
1252         case MONO_TYPE_FNPTR:
1253         case MONO_TYPE_CLASS:
1254         case MONO_TYPE_OBJECT:
1255         case MONO_TYPE_SZARRAY:
1256         case MONO_TYPE_ARRAY:
1257         case MONO_TYPE_STRING:
1258         case MONO_TYPE_U8:
1259         case MONO_TYPE_I8:
1260                 add_general (cinfo, ainfo, 8, FALSE);
1261                 break;
1262         case MONO_TYPE_R8:
1263                 add_fp (cinfo, ainfo, FALSE);
1264                 break;
1265         case MONO_TYPE_R4:
1266                 add_fp (cinfo, ainfo, TRUE);
1267                 break;
1268         case MONO_TYPE_VALUETYPE:
1269         case MONO_TYPE_TYPEDBYREF:
1270                 add_valuetype (cinfo, ainfo, ptype);
1271                 break;
1272         case MONO_TYPE_VOID:
1273                 ainfo->storage = ArgNone;
1274                 break;
1275         case MONO_TYPE_GENERICINST:
1276                 if (!mono_type_generic_inst_is_valuetype (ptype)) {
1277                         add_general (cinfo, ainfo, 8, FALSE);
1278                 } else if (mini_is_gsharedvt_variable_type (ptype)) {
1279                         /*
1280                          * Treat gsharedvt arguments as large vtypes
1281                          */
1282                         ainfo->storage = ArgVtypeByRef;
1283                         ainfo->gsharedvt = TRUE;
1284                 } else {
1285                         add_valuetype (cinfo, ainfo, ptype);
1286                 }
1287                 break;
1288         case MONO_TYPE_VAR:
1289         case MONO_TYPE_MVAR:
1290                 g_assert (mini_is_gsharedvt_type (ptype));
1291                 ainfo->storage = ArgVtypeByRef;
1292                 ainfo->gsharedvt = TRUE;
1293                 break;
1294         default:
1295                 g_assert_not_reached ();
1296                 break;
1297         }
1298 }
1299
1300 /*
1301  * get_call_info:
1302  *
1303  *  Obtain information about a call according to the calling convention.
1304  */
1305 static CallInfo*
1306 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
1307 {
1308         CallInfo *cinfo;
1309         ArgInfo *ainfo;
1310         int n, pstart, pindex;
1311
1312         n = sig->hasthis + sig->param_count;
1313
1314         if (mp)
1315                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1316         else
1317                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1318
1319         cinfo->nargs = n;
1320         cinfo->pinvoke = sig->pinvoke;
1321
1322         /* Return value */
1323         add_param (cinfo, &cinfo->ret, sig->ret);
1324         if (cinfo->ret.storage == ArgVtypeByRef)
1325                 cinfo->ret.reg = ARMREG_R8;
1326         /* Reset state */
1327         cinfo->gr = 0;
1328         cinfo->fr = 0;
1329         cinfo->stack_usage = 0;
1330
1331         /* Parameters */
1332         if (sig->hasthis)
1333                 add_general (cinfo, cinfo->args + 0, 8, FALSE);
1334         pstart = 0;
1335         for (pindex = pstart; pindex < sig->param_count; ++pindex) {
1336                 ainfo = cinfo->args + sig->hasthis + pindex;
1337
1338                 if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1339                         /* Prevent implicit arguments and sig_cookie from
1340                            being passed in registers */
1341                         cinfo->gr = PARAM_REGS;
1342                         cinfo->fr = FP_PARAM_REGS;
1343                         /* Emit the signature cookie just before the implicit arguments */
1344                         add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1345                 }
1346
1347                 add_param (cinfo, ainfo, sig->params [pindex]);
1348                 if (ainfo->storage == ArgVtypeByRef) {
1349                         /* Pass the argument address in the next register */
1350                         if (cinfo->gr >= PARAM_REGS) {
1351                                 ainfo->storage = ArgVtypeByRefOnStack;
1352                                 cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, 8);
1353                                 ainfo->offset = cinfo->stack_usage;
1354                                 cinfo->stack_usage += 8;
1355                         } else {
1356                                 ainfo->reg = cinfo->gr;
1357                                 cinfo->gr ++;
1358                         }
1359                 }
1360         }
1361
1362         /* Handle the case where there are no implicit arguments */
1363         if ((sig->call_convention == MONO_CALL_VARARG) && (pindex == sig->sentinelpos)) {
1364                 /* Prevent implicit arguments and sig_cookie from
1365                    being passed in registers */
1366                 cinfo->gr = PARAM_REGS;
1367                 cinfo->fr = FP_PARAM_REGS;
1368                 /* Emit the signature cookie just before the implicit arguments */
1369                 add_param (cinfo, &cinfo->sig_cookie, &mono_defaults.int_class->byval_arg);
1370         }
1371
1372         cinfo->stack_usage = ALIGN_TO (cinfo->stack_usage, MONO_ARCH_FRAME_ALIGNMENT);
1373
1374         return cinfo;
1375 }
1376
1377 typedef struct {
1378         MonoMethodSignature *sig;
1379         CallInfo *cinfo;
1380         MonoType *rtype;
1381         MonoType **param_types;
1382         int n_fpargs, n_fpret;
1383 } ArchDynCallInfo;
1384
1385 static gboolean
1386 dyn_call_supported (CallInfo *cinfo, MonoMethodSignature *sig)
1387 {
1388         int i;
1389
1390         if (sig->hasthis + sig->param_count > PARAM_REGS + DYN_CALL_STACK_ARGS)
1391                 return FALSE;
1392
1393         // FIXME: Add more cases
1394         switch (cinfo->ret.storage) {
1395         case ArgNone:
1396         case ArgInIReg:
1397         case ArgInFReg:
1398         case ArgInFRegR4:
1399         case ArgVtypeByRef:
1400                 break;
1401         case ArgVtypeInIRegs:
1402                 if (cinfo->ret.nregs > 2)
1403                         return FALSE;
1404                 break;
1405         case ArgHFA:
1406                 break;
1407         default:
1408                 return FALSE;
1409         }
1410
1411         for (i = 0; i < cinfo->nargs; ++i) {
1412                 ArgInfo *ainfo = &cinfo->args [i];
1413
1414                 switch (ainfo->storage) {
1415                 case ArgInIReg:
1416                 case ArgVtypeInIRegs:
1417                 case ArgInFReg:
1418                 case ArgInFRegR4:
1419                 case ArgHFA:
1420                 case ArgVtypeByRef:
1421                         break;
1422                 case ArgOnStack:
1423                         if (ainfo->offset >= DYN_CALL_STACK_ARGS * sizeof (mgreg_t))
1424                                 return FALSE;
1425                         break;
1426                 default:
1427                         return FALSE;
1428                 }
1429         }
1430
1431         return TRUE;
1432 }
1433
1434 MonoDynCallInfo*
1435 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
1436 {
1437         ArchDynCallInfo *info;
1438         CallInfo *cinfo;
1439         int i;
1440
1441         cinfo = get_call_info (NULL, sig);
1442
1443         if (!dyn_call_supported (cinfo, sig)) {
1444                 g_free (cinfo);
1445                 return NULL;
1446         }
1447
1448         info = g_new0 (ArchDynCallInfo, 1);
1449         // FIXME: Preprocess the info to speed up start_dyn_call ()
1450         info->sig = sig;
1451         info->cinfo = cinfo;
1452         info->rtype = mini_get_underlying_type (sig->ret);
1453         info->param_types = g_new0 (MonoType*, sig->param_count);
1454         for (i = 0; i < sig->param_count; ++i)
1455                 info->param_types [i] = mini_get_underlying_type (sig->params [i]);
1456
1457         switch (cinfo->ret.storage) {
1458         case ArgInFReg:
1459         case ArgInFRegR4:
1460                 info->n_fpret = 1;
1461                 break;
1462         case ArgHFA:
1463                 info->n_fpret = cinfo->ret.nregs;
1464                 break;
1465         default:
1466                 break;
1467         }
1468
1469         return (MonoDynCallInfo*)info;
1470 }
1471
1472 void
1473 mono_arch_dyn_call_free (MonoDynCallInfo *info)
1474 {
1475         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1476
1477         g_free (ainfo->cinfo);
1478         g_free (ainfo->param_types);
1479         g_free (ainfo);
1480 }
1481
1482 static double
1483 bitcast_r4_to_r8 (float f)
1484 {
1485         float *p = &f;
1486
1487         return *(double*)p;
1488 }
1489
1490 static float
1491 bitcast_r8_to_r4 (double f)
1492 {
1493         double *p = &f;
1494
1495         return *(float*)p;
1496 }
1497
1498 void
1499 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
1500 {
1501         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
1502         DynCallArgs *p = (DynCallArgs*)buf;
1503         int aindex, arg_index, greg, i, pindex;
1504         MonoMethodSignature *sig = dinfo->sig;
1505         CallInfo *cinfo = dinfo->cinfo;
1506         int buffer_offset = 0;
1507
1508         g_assert (buf_len >= sizeof (DynCallArgs));
1509
1510         p->res = 0;
1511         p->ret = ret;
1512         p->n_fpargs = dinfo->n_fpargs;
1513         p->n_fpret = dinfo->n_fpret;
1514
1515         arg_index = 0;
1516         greg = 0;
1517         pindex = 0;
1518
1519         if (sig->hasthis)
1520                 p->regs [greg ++] = (mgreg_t)*(args [arg_index ++]);
1521
1522         if (cinfo->ret.storage == ArgVtypeByRef)
1523                 p->regs [ARMREG_R8] = (mgreg_t)ret;
1524
1525         for (aindex = pindex; aindex < sig->param_count; aindex++) {
1526                 MonoType *t = dinfo->param_types [aindex];
1527                 gpointer *arg = args [arg_index ++];
1528                 ArgInfo *ainfo = &cinfo->args [aindex + sig->hasthis];
1529                 int slot = -1;
1530
1531                 if (ainfo->storage == ArgOnStack) {
1532                         slot = PARAM_REGS + 1 + (ainfo->offset / sizeof (mgreg_t));
1533                 } else {
1534                         slot = ainfo->reg;
1535                 }
1536
1537                 if (t->byref) {
1538                         p->regs [slot] = (mgreg_t)*arg;
1539                         continue;
1540                 }
1541
1542                 if (ios_abi && ainfo->storage == ArgOnStack) {
1543                         guint8 *stack_arg = (guint8*)&(p->regs [PARAM_REGS + 1]) + ainfo->offset;
1544                         gboolean handled = TRUE;
1545
1546                         /* Special case arguments smaller than 1 machine word */
1547                         switch (t->type) {
1548                         case MONO_TYPE_BOOLEAN:
1549                         case MONO_TYPE_U1:
1550                                 *(guint8*)stack_arg = *(guint8*)arg;
1551                                 break;
1552                         case MONO_TYPE_I1:
1553                                 *(gint8*)stack_arg = *(gint8*)arg;
1554                                 break;
1555                         case MONO_TYPE_U2:
1556                         case MONO_TYPE_CHAR:
1557                                 *(guint16*)stack_arg = *(guint16*)arg;
1558                                 break;
1559                         case MONO_TYPE_I2:
1560                                 *(gint16*)stack_arg = *(gint16*)arg;
1561                                 break;
1562                         case MONO_TYPE_I4:
1563                                 *(gint32*)stack_arg = *(gint32*)arg;
1564                                 break;
1565                         case MONO_TYPE_U4:
1566                                 *(guint32*)stack_arg = *(guint32*)arg;
1567                                 break;
1568                         default:
1569                                 handled = FALSE;
1570                                 break;
1571                         }
1572                         if (handled)
1573                                 continue;
1574                 }
1575
1576                 switch (t->type) {
1577                 case MONO_TYPE_STRING:
1578                 case MONO_TYPE_CLASS:
1579                 case MONO_TYPE_ARRAY:
1580                 case MONO_TYPE_SZARRAY:
1581                 case MONO_TYPE_OBJECT:
1582                 case MONO_TYPE_PTR:
1583                 case MONO_TYPE_I:
1584                 case MONO_TYPE_U:
1585                 case MONO_TYPE_I8:
1586                 case MONO_TYPE_U8:
1587                         p->regs [slot] = (mgreg_t)*arg;
1588                         break;
1589                 case MONO_TYPE_BOOLEAN:
1590                 case MONO_TYPE_U1:
1591                         p->regs [slot] = *(guint8*)arg;
1592                         break;
1593                 case MONO_TYPE_I1:
1594                         p->regs [slot] = *(gint8*)arg;
1595                         break;
1596                 case MONO_TYPE_I2:
1597                         p->regs [slot] = *(gint16*)arg;
1598                         break;
1599                 case MONO_TYPE_U2:
1600                 case MONO_TYPE_CHAR:
1601                         p->regs [slot] = *(guint16*)arg;
1602                         break;
1603                 case MONO_TYPE_I4:
1604                         p->regs [slot] = *(gint32*)arg;
1605                         break;
1606                 case MONO_TYPE_U4:
1607                         p->regs [slot] = *(guint32*)arg;
1608                         break;
1609                 case MONO_TYPE_R4:
1610                         p->fpregs [ainfo->reg] = bitcast_r4_to_r8 (*(float*)arg);
1611                         p->n_fpargs ++;
1612                         break;
1613                 case MONO_TYPE_R8:
1614                         p->fpregs [ainfo->reg] = *(double*)arg;
1615                         p->n_fpargs ++;
1616                         break;
1617                 case MONO_TYPE_GENERICINST:
1618                         if (MONO_TYPE_IS_REFERENCE (t)) {
1619                                 p->regs [slot] = (mgreg_t)*arg;
1620                                 break;
1621                         } else {
1622                                 if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
1623                                         MonoClass *klass = mono_class_from_mono_type (t);
1624                                         guint8 *nullable_buf;
1625                                         int size;
1626
1627                                         /*
1628                                          * Use p->buffer as a temporary buffer since the data needs to be available after this call
1629                                          * if the nullable param is passed by ref.
1630                                          */
1631                                         size = mono_class_value_size (klass, NULL);
1632                                         nullable_buf = p->buffer + buffer_offset;
1633                                         buffer_offset += size;
1634                                         g_assert (buffer_offset <= 256);
1635
1636                                         /* The argument pointed to by arg is either a boxed vtype or null */
1637                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
1638
1639                                         arg = (gpointer*)nullable_buf;
1640                                         /* Fall though */
1641                                 } else {
1642                                         /* Fall though */
1643                                 }
1644                         }
1645                 case MONO_TYPE_VALUETYPE:
1646                         switch (ainfo->storage) {
1647                         case ArgVtypeInIRegs:
1648                                 for (i = 0; i < ainfo->nregs; ++i)
1649                                         p->regs [slot ++] = ((mgreg_t*)arg) [i];
1650                                 break;
1651                         case ArgHFA:
1652                                 if (ainfo->esize == 4) {
1653                                         for (i = 0; i < ainfo->nregs; ++i)
1654                                                 p->fpregs [ainfo->reg + i] = bitcast_r4_to_r8 (((float*)arg) [ainfo->foffsets [i] / 4]);
1655                                 } else {
1656                                         for (i = 0; i < ainfo->nregs; ++i)
1657                                                 p->fpregs [ainfo->reg + i] = ((double*)arg) [ainfo->foffsets [i] / 8];
1658                                 }
1659                                 p->n_fpargs += ainfo->nregs;
1660                                 break;
1661                         case ArgVtypeByRef:
1662                                 p->regs [slot] = (mgreg_t)arg;
1663                                 break;
1664                         default:
1665                                 g_assert_not_reached ();
1666                                 break;
1667                         }
1668                         break;
1669                 default:
1670                         g_assert_not_reached ();
1671                 }
1672         }
1673 }
1674
1675 void
1676 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
1677 {
1678         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
1679         CallInfo *cinfo = ainfo->cinfo;
1680         DynCallArgs *args = (DynCallArgs*)buf;
1681         MonoType *ptype = ainfo->rtype;
1682         guint8 *ret = args->ret;
1683         mgreg_t res = args->res;
1684         mgreg_t res2 = args->res2;
1685         int i;
1686
1687         if (cinfo->ret.storage == ArgVtypeByRef)
1688                 return;
1689
1690         switch (ptype->type) {
1691         case MONO_TYPE_VOID:
1692                 *(gpointer*)ret = NULL;
1693                 break;
1694         case MONO_TYPE_STRING:
1695         case MONO_TYPE_CLASS:
1696         case MONO_TYPE_ARRAY:
1697         case MONO_TYPE_SZARRAY:
1698         case MONO_TYPE_OBJECT:
1699         case MONO_TYPE_I:
1700         case MONO_TYPE_U:
1701         case MONO_TYPE_PTR:
1702                 *(gpointer*)ret = (gpointer)res;
1703                 break;
1704         case MONO_TYPE_I1:
1705                 *(gint8*)ret = res;
1706                 break;
1707         case MONO_TYPE_U1:
1708         case MONO_TYPE_BOOLEAN:
1709                 *(guint8*)ret = res;
1710                 break;
1711         case MONO_TYPE_I2:
1712                 *(gint16*)ret = res;
1713                 break;
1714         case MONO_TYPE_U2:
1715         case MONO_TYPE_CHAR:
1716                 *(guint16*)ret = res;
1717                 break;
1718         case MONO_TYPE_I4:
1719                 *(gint32*)ret = res;
1720                 break;
1721         case MONO_TYPE_U4:
1722                 *(guint32*)ret = res;
1723                 break;
1724         case MONO_TYPE_I8:
1725         case MONO_TYPE_U8:
1726                 *(guint64*)ret = res;
1727                 break;
1728         case MONO_TYPE_R4:
1729                 *(float*)ret = bitcast_r8_to_r4 (args->fpregs [0]);
1730                 break;
1731         case MONO_TYPE_R8:
1732                 *(double*)ret = args->fpregs [0];
1733                 break;
1734         case MONO_TYPE_GENERICINST:
1735                 if (MONO_TYPE_IS_REFERENCE (ptype)) {
1736                         *(gpointer*)ret = (gpointer)res;
1737                         break;
1738                 } else {
1739                         /* Fall though */
1740                 }
1741         case MONO_TYPE_VALUETYPE:
1742                 switch (ainfo->cinfo->ret.storage) {
1743                 case ArgVtypeInIRegs:
1744                         *(mgreg_t*)ret = res;
1745                         if (ainfo->cinfo->ret.nregs > 1)
1746                                 ((mgreg_t*)ret) [1] = res2;
1747                         break;
1748                 case ArgHFA:
1749                         /* Use the same area for returning fp values */
1750                         if (cinfo->ret.esize == 4) {
1751                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1752                                         ((float*)ret) [cinfo->ret.foffsets [i] / 4] = bitcast_r8_to_r4 (args->fpregs [i]);
1753                         } else {
1754                                 for (i = 0; i < cinfo->ret.nregs; ++i)
1755                                         ((double*)ret) [cinfo->ret.foffsets [i] / 8] = args->fpregs [i];
1756                         }
1757                         break;
1758                 default:
1759                         g_assert_not_reached ();
1760                         break;
1761                 }
1762                 break;
1763         default:
1764                 g_assert_not_reached ();
1765         }
1766 }
1767
1768 #if __APPLE__
1769 void sys_icache_invalidate (void *start, size_t len);
1770 #endif
1771
1772 void
1773 mono_arch_flush_icache (guint8 *code, gint size)
1774 {
1775 #ifndef MONO_CROSS_COMPILE
1776 #if __APPLE__
1777         sys_icache_invalidate (code, size);
1778 #else
1779         /* Don't rely on GCC's __clear_cache implementation, as it caches
1780          * icache/dcache cache line sizes, that can vary between cores on
1781          * big.LITTLE architectures. */
1782         guint64 end = (guint64) (code + size);
1783         guint64 addr;
1784         /* always go with cacheline size of 4 bytes as this code isn't perf critical
1785          * anyway. Reading the cache line size from a machine register can be racy
1786          * on a big.LITTLE architecture if the cores don't have the same cache line
1787          * sizes. */
1788         const size_t icache_line_size = 4;
1789         const size_t dcache_line_size = 4;
1790
1791         addr = (guint64) code & ~(guint64) (dcache_line_size - 1);
1792         for (; addr < end; addr += dcache_line_size)
1793                 asm volatile("dc civac, %0" : : "r" (addr) : "memory");
1794         asm volatile("dsb ish" : : : "memory");
1795
1796         addr = (guint64) code & ~(guint64) (icache_line_size - 1);
1797         for (; addr < end; addr += icache_line_size)
1798                 asm volatile("ic ivau, %0" : : "r" (addr) : "memory");
1799
1800         asm volatile ("dsb ish" : : : "memory");
1801         asm volatile ("isb" : : : "memory");
1802 #endif
1803 #endif
1804 }
1805
1806 #ifndef DISABLE_JIT
1807
1808 gboolean
1809 mono_arch_opcode_needs_emulation (MonoCompile *cfg, int opcode)
1810 {
1811         NOT_IMPLEMENTED;
1812         return FALSE;
1813 }
1814
1815 GList *
1816 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
1817 {
1818         GList *vars = NULL;
1819         int i;
1820
1821         for (i = 0; i < cfg->num_varinfo; i++) {
1822                 MonoInst *ins = cfg->varinfo [i];
1823                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
1824
1825                 /* unused vars */
1826                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1827                         continue;
1828
1829                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
1830                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1831                         continue;
1832
1833                 if (mono_is_regsize_var (ins->inst_vtype)) {
1834                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1835                         g_assert (i == vmv->idx);
1836                         vars = g_list_prepend (vars, vmv);
1837                 }
1838         }
1839
1840         vars = mono_varlist_sort (cfg, vars, 0);
1841
1842         return vars;
1843 }
1844
1845 GList *
1846 mono_arch_get_global_int_regs (MonoCompile *cfg)
1847 {
1848         GList *regs = NULL;
1849         int i;
1850
1851         /* r28 is reserved for cfg->arch.args_reg */
1852         /* r27 is reserved for the imt argument */
1853         for (i = ARMREG_R19; i <= ARMREG_R26; ++i)
1854                 regs = g_list_prepend (regs, GUINT_TO_POINTER (i));
1855
1856         return regs;
1857 }
1858
1859 guint32
1860 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1861 {
1862         MonoInst *ins = cfg->varinfo [vmv->idx];
1863
1864         if (ins->opcode == OP_ARG)
1865                 return 1;
1866         else
1867                 return 2;
1868 }
1869
1870 void
1871 mono_arch_create_vars (MonoCompile *cfg)
1872 {
1873         MonoMethodSignature *sig;
1874         CallInfo *cinfo;
1875
1876         sig = mono_method_signature (cfg->method);
1877         if (!cfg->arch.cinfo)
1878                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1879         cinfo = cfg->arch.cinfo;
1880
1881         if (cinfo->ret.storage == ArgVtypeByRef) {
1882                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1883                 cfg->vret_addr->flags |= MONO_INST_VOLATILE;
1884         }
1885
1886         if (cfg->gen_sdb_seq_points) {
1887                 MonoInst *ins;
1888
1889                 if (cfg->compile_aot) {
1890                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1891                         ins->flags |= MONO_INST_VOLATILE;
1892                         cfg->arch.seq_point_info_var = ins;
1893                 }
1894
1895                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1896                 ins->flags |= MONO_INST_VOLATILE;
1897                 cfg->arch.ss_tramp_var = ins;
1898
1899                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1900                 ins->flags |= MONO_INST_VOLATILE;
1901                 cfg->arch.bp_tramp_var = ins;
1902         }
1903
1904         if (cfg->method->save_lmf) {
1905                 cfg->create_lmf_var = TRUE;
1906                 cfg->lmf_ir = TRUE;
1907 #ifdef HAVE_GET_TLS_ADDR
1908                 cfg->lmf_ir_mono_lmf = TRUE;
1909 #endif
1910         }
1911 }
1912
1913 void
1914 mono_arch_allocate_vars (MonoCompile *cfg)
1915 {
1916         MonoMethodSignature *sig;
1917         MonoInst *ins;
1918         CallInfo *cinfo;
1919         ArgInfo *ainfo;
1920         int i, offset, size, align;
1921         guint32 locals_stack_size, locals_stack_align;
1922         gint32 *offsets;
1923
1924         /*
1925          * Allocate arguments and locals to either register (OP_REGVAR) or to a stack slot (OP_REGOFFSET).
1926          * Compute cfg->stack_offset and update cfg->used_int_regs.
1927          */
1928
1929         sig = mono_method_signature (cfg->method);
1930
1931         if (!cfg->arch.cinfo)
1932                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1933         cinfo = cfg->arch.cinfo;
1934
1935         /*
1936          * The ARM64 ABI always uses a frame pointer.
1937          * The instruction set prefers positive offsets, so fp points to the bottom of the
1938          * frame, and stack slots are at positive offsets.
1939          * If some arguments are received on the stack, their offsets relative to fp can
1940          * not be computed right now because the stack frame might grow due to spilling
1941          * done by the local register allocator. To solve this, we reserve a register
1942          * which points to them.
1943          * The stack frame looks like this:
1944          * args_reg -> <bottom of parent frame>
1945          *             <locals etc>
1946          *       fp -> <saved fp+lr>
1947      *       sp -> <localloc/params area>
1948          */
1949         cfg->frame_reg = ARMREG_FP;
1950         cfg->flags |= MONO_CFG_HAS_SPILLUP;
1951         offset = 0;
1952
1953         /* Saved fp+lr */
1954         offset += 16;
1955
1956         if (cinfo->stack_usage) {
1957                 g_assert (!(cfg->used_int_regs & (1 << ARMREG_R28)));
1958                 cfg->arch.args_reg = ARMREG_R28;
1959                 cfg->used_int_regs |= 1 << ARMREG_R28;
1960         }
1961
1962         if (cfg->method->save_lmf) {
1963                 /* The LMF var is allocated normally */
1964         } else {
1965                 /* Callee saved regs */
1966                 cfg->arch.saved_gregs_offset = offset;
1967                 for (i = 0; i < 32; ++i)
1968                         if ((MONO_ARCH_CALLEE_SAVED_REGS & (1 << i)) && (cfg->used_int_regs & (1 << i)))
1969                                 offset += 8;
1970         }
1971
1972         /* Return value */
1973         switch (cinfo->ret.storage) {
1974         case ArgNone:
1975                 break;
1976         case ArgInIReg:
1977         case ArgInFReg:
1978         case ArgInFRegR4:
1979                 cfg->ret->opcode = OP_REGVAR;
1980                 cfg->ret->dreg = cinfo->ret.reg;
1981                 break;
1982         case ArgVtypeInIRegs:
1983         case ArgHFA:
1984                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1985                 cfg->ret->opcode = OP_REGOFFSET;
1986                 cfg->ret->inst_basereg = cfg->frame_reg;
1987                 cfg->ret->inst_offset = offset;
1988                 if (cinfo->ret.storage == ArgHFA)
1989                         // FIXME:
1990                         offset += 64;
1991                 else
1992                         offset += 16;
1993                 break;
1994         case ArgVtypeByRef:
1995                 /* This variable will be initalized in the prolog from R8 */
1996                 cfg->vret_addr->opcode = OP_REGOFFSET;
1997                 cfg->vret_addr->inst_basereg = cfg->frame_reg;
1998                 cfg->vret_addr->inst_offset = offset;
1999                 offset += 8;
2000                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
2001                         printf ("vret_addr =");
2002                         mono_print_ins (cfg->vret_addr);
2003                 }
2004                 break;
2005         default:
2006                 g_assert_not_reached ();
2007                 break;
2008         }
2009
2010         /* Arguments */
2011         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
2012                 ainfo = cinfo->args + i;
2013
2014                 ins = cfg->args [i];
2015                 if (ins->opcode == OP_REGVAR)
2016                         continue;
2017
2018                 ins->opcode = OP_REGOFFSET;
2019                 ins->inst_basereg = cfg->frame_reg;
2020
2021                 switch (ainfo->storage) {
2022                 case ArgInIReg:
2023                 case ArgInFReg:
2024                 case ArgInFRegR4:
2025                         // FIXME: Use nregs/size
2026                         /* These will be copied to the stack in the prolog */
2027                         ins->inst_offset = offset;
2028                         offset += 8;
2029                         break;
2030                 case ArgOnStack:
2031                 case ArgOnStackR4:
2032                 case ArgOnStackR8:
2033                 case ArgVtypeOnStack:
2034                         /* These are in the parent frame */
2035                         g_assert (cfg->arch.args_reg);
2036                         ins->inst_basereg = cfg->arch.args_reg;
2037                         ins->inst_offset = ainfo->offset;
2038                         break;
2039                 case ArgVtypeInIRegs:
2040                 case ArgHFA:
2041                         ins->opcode = OP_REGOFFSET;
2042                         ins->inst_basereg = cfg->frame_reg;
2043                         /* These arguments are saved to the stack in the prolog */
2044                         ins->inst_offset = offset;
2045                         if (cfg->verbose_level >= 2)
2046                                 printf ("arg %d allocated to %s+0x%0x.\n", i, mono_arch_regname (ins->inst_basereg), (int)ins->inst_offset);
2047                         if (ainfo->storage == ArgHFA)
2048                                 // FIXME:
2049                                 offset += 64;
2050                         else
2051                                 offset += 16;
2052                         break;
2053                 case ArgVtypeByRefOnStack: {
2054                         MonoInst *vtaddr;
2055
2056                         if (ainfo->gsharedvt) {
2057                                 ins->opcode = OP_REGOFFSET;
2058                                 ins->inst_basereg = cfg->arch.args_reg;
2059                                 ins->inst_offset = ainfo->offset;
2060                                 break;
2061                         }
2062
2063                         /* The vtype address is in the parent frame */
2064                         g_assert (cfg->arch.args_reg);
2065                         MONO_INST_NEW (cfg, vtaddr, 0);
2066                         vtaddr->opcode = OP_REGOFFSET;
2067                         vtaddr->inst_basereg = cfg->arch.args_reg;
2068                         vtaddr->inst_offset = ainfo->offset;
2069
2070                         /* Need an indirection */
2071                         ins->opcode = OP_VTARG_ADDR;
2072                         ins->inst_left = vtaddr;
2073                         break;
2074                 }
2075                 case ArgVtypeByRef: {
2076                         MonoInst *vtaddr;
2077
2078                         if (ainfo->gsharedvt) {
2079                                 ins->opcode = OP_REGOFFSET;
2080                                 ins->inst_basereg = cfg->frame_reg;
2081                                 ins->inst_offset = offset;
2082                                 offset += 8;
2083                                 break;
2084                         }
2085
2086                         /* The vtype address is in a register, will be copied to the stack in the prolog */
2087                         MONO_INST_NEW (cfg, vtaddr, 0);
2088                         vtaddr->opcode = OP_REGOFFSET;
2089                         vtaddr->inst_basereg = cfg->frame_reg;
2090                         vtaddr->inst_offset = offset;
2091                         offset += 8;
2092
2093                         /* Need an indirection */
2094                         ins->opcode = OP_VTARG_ADDR;
2095                         ins->inst_left = vtaddr;
2096                         break;
2097                 }
2098                 default:
2099                         g_assert_not_reached ();
2100                         break;
2101                 }
2102         }
2103
2104         /* Allocate these first so they have a small offset, OP_SEQ_POINT depends on this */
2105         // FIXME: Allocate these to registers
2106         ins = cfg->arch.seq_point_info_var;
2107         if (ins) {
2108                 size = 8;
2109                 align = 8;
2110                 offset += align - 1;
2111                 offset &= ~(align - 1);
2112                 ins->opcode = OP_REGOFFSET;
2113                 ins->inst_basereg = cfg->frame_reg;
2114                 ins->inst_offset = offset;
2115                 offset += size;
2116         }
2117         ins = cfg->arch.ss_tramp_var;
2118         if (ins) {
2119                 size = 8;
2120                 align = 8;
2121                 offset += align - 1;
2122                 offset &= ~(align - 1);
2123                 ins->opcode = OP_REGOFFSET;
2124                 ins->inst_basereg = cfg->frame_reg;
2125                 ins->inst_offset = offset;
2126                 offset += size;
2127         }
2128         ins = cfg->arch.bp_tramp_var;
2129         if (ins) {
2130                 size = 8;
2131                 align = 8;
2132                 offset += align - 1;
2133                 offset &= ~(align - 1);
2134                 ins->opcode = OP_REGOFFSET;
2135                 ins->inst_basereg = cfg->frame_reg;
2136                 ins->inst_offset = offset;
2137                 offset += size;
2138         }
2139
2140         /* Locals */
2141         offsets = mono_allocate_stack_slots (cfg, FALSE, &locals_stack_size, &locals_stack_align);
2142         if (locals_stack_align)
2143                 offset = ALIGN_TO (offset, locals_stack_align);
2144
2145         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
2146                 if (offsets [i] != -1) {
2147                         ins = cfg->varinfo [i];
2148                         ins->opcode = OP_REGOFFSET;
2149                         ins->inst_basereg = cfg->frame_reg;
2150                         ins->inst_offset = offset + offsets [i];
2151                         //printf ("allocated local %d to ", i); mono_print_tree_nl (ins);
2152                 }
2153         }
2154         offset += locals_stack_size;
2155
2156         offset = ALIGN_TO (offset, MONO_ARCH_FRAME_ALIGNMENT);
2157
2158         cfg->stack_offset = offset;
2159 }
2160
2161 #ifdef ENABLE_LLVM
2162 LLVMCallInfo*
2163 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
2164 {
2165         int i, n;
2166         CallInfo *cinfo;
2167         ArgInfo *ainfo;
2168         LLVMCallInfo *linfo;
2169
2170         n = sig->param_count + sig->hasthis;
2171
2172         cinfo = get_call_info (cfg->mempool, sig);
2173
2174         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
2175
2176         switch (cinfo->ret.storage) {
2177         case ArgInIReg:
2178         case ArgInFReg:
2179         case ArgInFRegR4:
2180         case ArgNone:
2181                 break;
2182         case ArgVtypeByRef:
2183                 linfo->ret.storage = LLVMArgVtypeByRef;
2184                 break;
2185                 //
2186                 // FIXME: This doesn't work yet since the llvm backend represents these types as an i8
2187                 // array which is returned in int regs
2188                 //
2189         case ArgHFA:
2190                 linfo->ret.storage = LLVMArgFpStruct;
2191                 linfo->ret.nslots = cinfo->ret.nregs;
2192                 linfo->ret.esize = cinfo->ret.esize;
2193                 break;
2194         case ArgVtypeInIRegs:
2195                 /* LLVM models this by returning an int */
2196                 linfo->ret.storage = LLVMArgVtypeAsScalar;
2197                 linfo->ret.nslots = cinfo->ret.nregs;
2198                 linfo->ret.esize = cinfo->ret.esize;
2199                 break;
2200         default:
2201                 g_assert_not_reached ();
2202                 break;
2203         }
2204
2205         for (i = 0; i < n; ++i) {
2206                 LLVMArgInfo *lainfo = &linfo->args [i];
2207
2208                 ainfo = cinfo->args + i;
2209
2210                 lainfo->storage = LLVMArgNone;
2211
2212                 switch (ainfo->storage) {
2213                 case ArgInIReg:
2214                 case ArgInFReg:
2215                 case ArgInFRegR4:
2216                 case ArgOnStack:
2217                 case ArgOnStackR4:
2218                 case ArgOnStackR8:
2219                         lainfo->storage = LLVMArgNormal;
2220                         break;
2221                 case ArgVtypeByRef:
2222                 case ArgVtypeByRefOnStack:
2223                         lainfo->storage = LLVMArgVtypeByRef;
2224                         break;
2225                 case ArgHFA: {
2226                         int j;
2227
2228                         lainfo->storage = LLVMArgAsFpArgs;
2229                         lainfo->nslots = ainfo->nregs;
2230                         lainfo->esize = ainfo->esize;
2231                         for (j = 0; j < ainfo->nregs; ++j)
2232                                 lainfo->pair_storage [j] = LLVMArgInFPReg;
2233                         break;
2234                 }
2235                 case ArgVtypeInIRegs:
2236                         lainfo->storage = LLVMArgAsIArgs;
2237                         lainfo->nslots = ainfo->nregs;
2238                         break;
2239                 case ArgVtypeOnStack:
2240                         if (ainfo->hfa) {
2241                                 int j;
2242                                 /* Same as above */
2243                                 lainfo->storage = LLVMArgAsFpArgs;
2244                                 lainfo->nslots = ainfo->nregs;
2245                                 lainfo->esize = ainfo->esize;
2246                                 lainfo->ndummy_fpargs = ainfo->nfregs_to_skip;
2247                                 for (j = 0; j < ainfo->nregs; ++j)
2248                                         lainfo->pair_storage [j] = LLVMArgInFPReg;
2249                         } else {
2250                                 lainfo->storage = LLVMArgAsIArgs;
2251                                 lainfo->nslots = ainfo->size / 8;
2252                         }
2253                         break;
2254                 default:
2255                         g_assert_not_reached ();
2256                         break;
2257                 }
2258         }
2259
2260         return linfo;
2261 }
2262 #endif
2263
2264 static void
2265 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *arg)
2266 {
2267         MonoInst *ins;
2268
2269         switch (storage) {
2270         case ArgInIReg:
2271                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2272                 ins->dreg = mono_alloc_ireg_copy (cfg, arg->dreg);
2273                 ins->sreg1 = arg->dreg;
2274                 MONO_ADD_INS (cfg->cbb, ins);
2275                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, FALSE);
2276                 break;
2277         case ArgInFReg:
2278                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2279                 ins->dreg = mono_alloc_freg (cfg);
2280                 ins->sreg1 = arg->dreg;
2281                 MONO_ADD_INS (cfg->cbb, ins);
2282                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2283                 break;
2284         case ArgInFRegR4:
2285                 if (COMPILE_LLVM (cfg))
2286                         MONO_INST_NEW (cfg, ins, OP_FMOVE);
2287                 else if (cfg->r4fp)
2288                         MONO_INST_NEW (cfg, ins, OP_RMOVE);
2289                 else
2290                         MONO_INST_NEW (cfg, ins, OP_ARM_SETFREG_R4);
2291                 ins->dreg = mono_alloc_freg (cfg);
2292                 ins->sreg1 = arg->dreg;
2293                 MONO_ADD_INS (cfg->cbb, ins);
2294                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2295                 break;
2296         default:
2297                 g_assert_not_reached ();
2298                 break;
2299         }
2300 }
2301
2302 static void
2303 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
2304 {
2305         MonoMethodSignature *tmp_sig;
2306         int sig_reg;
2307
2308         if (call->tail_call)
2309                 NOT_IMPLEMENTED;
2310
2311         g_assert (cinfo->sig_cookie.storage == ArgOnStack);
2312
2313         /*
2314          * mono_ArgIterator_Setup assumes the signature cookie is
2315          * passed first and all the arguments which were before it are
2316          * passed on the stack after the signature. So compensate by
2317          * passing a different signature.
2318          */
2319         tmp_sig = mono_metadata_signature_dup (call->signature);
2320         tmp_sig->param_count -= call->signature->sentinelpos;
2321         tmp_sig->sentinelpos = 0;
2322         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
2323
2324         sig_reg = mono_alloc_ireg (cfg);
2325         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
2326
2327         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, cinfo->sig_cookie.offset, sig_reg);
2328 }
2329
2330 void
2331 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2332 {
2333         MonoMethodSignature *sig;
2334         MonoInst *arg, *vtarg;
2335         CallInfo *cinfo;
2336         ArgInfo *ainfo;
2337         int i;
2338
2339         sig = call->signature;
2340
2341         cinfo = get_call_info (cfg->mempool, sig);
2342
2343         switch (cinfo->ret.storage) {
2344         case ArgVtypeInIRegs:
2345         case ArgHFA:
2346                 /*
2347                  * The vtype is returned in registers, save the return area address in a local, and save the vtype into
2348                  * the location pointed to by it after call in emit_move_return_value ().
2349                  */
2350                 if (!cfg->arch.vret_addr_loc) {
2351                         cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2352                         /* Prevent it from being register allocated or optimized away */
2353                         ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2354                 }
2355
2356                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2357                 break;
2358         case ArgVtypeByRef:
2359                 /* Pass the vtype return address in R8 */
2360                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2361                 vtarg->sreg1 = call->vret_var->dreg;
2362                 vtarg->dreg = mono_alloc_preg (cfg);
2363                 MONO_ADD_INS (cfg->cbb, vtarg);
2364
2365                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2366                 break;
2367         default:
2368                 break;
2369         }
2370
2371         for (i = 0; i < cinfo->nargs; ++i) {
2372                 ainfo = cinfo->args + i;
2373                 arg = call->args [i];
2374
2375                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
2376                         /* Emit the signature cookie just before the implicit arguments */
2377                         emit_sig_cookie (cfg, call, cinfo);
2378                 }
2379
2380                 switch (ainfo->storage) {
2381                 case ArgInIReg:
2382                 case ArgInFReg:
2383                 case ArgInFRegR4:
2384                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, arg);
2385                         break;
2386                 case ArgOnStack:
2387                         switch (ainfo->slot_size) {
2388                         case 8:
2389                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2390                                 break;
2391                         case 4:
2392                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2393                                 break;
2394                         case 2:
2395                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI2_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2396                                 break;
2397                         case 1:
2398                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI1_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2399                                 break;
2400                         default:
2401                                 g_assert_not_reached ();
2402                                 break;
2403                         }
2404                         break;
2405                 case ArgOnStackR8:
2406                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2407                         break;
2408                 case ArgOnStackR4:
2409                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, ainfo->offset, arg->dreg);
2410                         break;
2411                 case ArgVtypeInIRegs:
2412                 case ArgVtypeByRef:
2413                 case ArgVtypeByRefOnStack:
2414                 case ArgVtypeOnStack:
2415                 case ArgHFA: {
2416                         MonoInst *ins;
2417                         guint32 align;
2418                         guint32 size;
2419
2420                         size = mono_class_value_size (arg->klass, &align);
2421
2422                         MONO_INST_NEW (cfg, ins, OP_OUTARG_VT);
2423                         ins->sreg1 = arg->dreg;
2424                         ins->klass = arg->klass;
2425                         ins->backend.size = size;
2426                         ins->inst_p0 = call;
2427                         ins->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2428                         memcpy (ins->inst_p1, ainfo, sizeof (ArgInfo));
2429                         MONO_ADD_INS (cfg->cbb, ins);
2430                         break;
2431                 }
2432                 default:
2433                         g_assert_not_reached ();
2434                         break;
2435                 }
2436         }
2437
2438         /* Handle the case where there are no implicit arguments */
2439         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (cinfo->nargs == sig->sentinelpos))
2440                 emit_sig_cookie (cfg, call, cinfo);
2441
2442         call->call_info = cinfo;
2443         call->stack_usage = cinfo->stack_usage;
2444 }
2445
2446 void
2447 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2448 {
2449         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2450         ArgInfo *ainfo = ins->inst_p1;
2451         MonoInst *load;
2452         int i;
2453
2454         if (ins->backend.size == 0 && !ainfo->gsharedvt)
2455                 return;
2456
2457         switch (ainfo->storage) {
2458         case ArgVtypeInIRegs:
2459                 for (i = 0; i < ainfo->nregs; ++i) {
2460                         // FIXME: Smaller sizes
2461                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2462                         load->dreg = mono_alloc_ireg (cfg);
2463                         load->inst_basereg = src->dreg;
2464                         load->inst_offset = i * sizeof(mgreg_t);
2465                         MONO_ADD_INS (cfg->cbb, load);
2466                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg + i, load);
2467                 }
2468                 break;
2469         case ArgHFA:
2470                 for (i = 0; i < ainfo->nregs; ++i) {
2471                         if (ainfo->esize == 4)
2472                                 MONO_INST_NEW (cfg, load, OP_LOADR4_MEMBASE);
2473                         else
2474                                 MONO_INST_NEW (cfg, load, OP_LOADR8_MEMBASE);
2475                         load->dreg = mono_alloc_freg (cfg);
2476                         load->inst_basereg = src->dreg;
2477                         load->inst_offset = ainfo->foffsets [i];
2478                         MONO_ADD_INS (cfg->cbb, load);
2479                         add_outarg_reg (cfg, call, ainfo->esize == 4 ? ArgInFRegR4 : ArgInFReg, ainfo->reg + i, load);
2480                 }
2481                 break;
2482         case ArgVtypeByRef:
2483         case ArgVtypeByRefOnStack: {
2484                 MonoInst *vtaddr, *load, *arg;
2485
2486                 /* Pass the vtype address in a reg/on the stack */
2487                 if (ainfo->gsharedvt) {
2488                         load = src;
2489                 } else {
2490                         /* Make a copy of the argument */
2491                         vtaddr = mono_compile_create_var (cfg, &ins->klass->byval_arg, OP_LOCAL);
2492
2493                         MONO_INST_NEW (cfg, load, OP_LDADDR);
2494                         load->inst_p0 = vtaddr;
2495                         vtaddr->flags |= MONO_INST_INDIRECT;
2496                         load->type = STACK_MP;
2497                         load->klass = vtaddr->klass;
2498                         load->dreg = mono_alloc_ireg (cfg);
2499                         MONO_ADD_INS (cfg->cbb, load);
2500                         mini_emit_memcpy (cfg, load->dreg, 0, src->dreg, 0, ainfo->size, 8);
2501                 }
2502
2503                 if (ainfo->storage == ArgVtypeByRef) {
2504                         MONO_INST_NEW (cfg, arg, OP_MOVE);
2505                         arg->dreg = mono_alloc_preg (cfg);
2506                         arg->sreg1 = load->dreg;
2507                         MONO_ADD_INS (cfg->cbb, arg);
2508                         add_outarg_reg (cfg, call, ArgInIReg, ainfo->reg, arg);
2509                 } else {
2510                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, load->dreg);
2511                 }
2512                 break;
2513         }
2514         case ArgVtypeOnStack:
2515                 for (i = 0; i < ainfo->size / 8; ++i) {
2516                         MONO_INST_NEW (cfg, load, OP_LOADI8_MEMBASE);
2517                         load->dreg = mono_alloc_ireg (cfg);
2518                         load->inst_basereg = src->dreg;
2519                         load->inst_offset = i * 8;
2520                         MONO_ADD_INS (cfg->cbb, load);
2521                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI8_MEMBASE_REG, ARMREG_SP, ainfo->offset + (i * 8), load->dreg);
2522                 }
2523                 break;
2524         default:
2525                 g_assert_not_reached ();
2526                 break;
2527         }
2528 }
2529
2530 void
2531 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2532 {
2533         MonoMethodSignature *sig;
2534         CallInfo *cinfo;
2535
2536         sig = mono_method_signature (cfg->method);
2537         if (!cfg->arch.cinfo)
2538                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
2539         cinfo = cfg->arch.cinfo;
2540
2541         switch (cinfo->ret.storage) {
2542         case ArgNone:
2543                 break;
2544         case ArgInIReg:
2545                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2546                 break;
2547         case ArgInFReg:
2548                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2549                 break;
2550         case ArgInFRegR4:
2551                 if (COMPILE_LLVM (cfg))
2552                         MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2553                 else if (cfg->r4fp)
2554                         MONO_EMIT_NEW_UNALU (cfg, OP_RMOVE, cfg->ret->dreg, val->dreg);
2555                 else
2556                         MONO_EMIT_NEW_UNALU (cfg, OP_ARM_SETFREG_R4, cfg->ret->dreg, val->dreg);
2557                 break;
2558         default:
2559                 g_assert_not_reached ();
2560                 break;
2561         }
2562 }
2563
2564 gboolean
2565 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
2566 {
2567         CallInfo *c1, *c2;
2568         gboolean res;
2569
2570         if (cfg->compile_aot && !cfg->full_aot)
2571                 /* OP_TAILCALL doesn't work with AOT */
2572                 return FALSE;
2573
2574         c1 = get_call_info (NULL, caller_sig);
2575         c2 = get_call_info (NULL, callee_sig);
2576         res = TRUE;
2577         // FIXME: Relax these restrictions
2578         if (c1->stack_usage != 0)
2579                 res = FALSE;
2580         if (c1->stack_usage != c2->stack_usage)
2581                 res = FALSE;
2582         if ((c1->ret.storage != ArgNone && c1->ret.storage != ArgInIReg) || c1->ret.storage != c2->ret.storage)
2583                 res = FALSE;
2584
2585         g_free (c1);
2586         g_free (c2);
2587
2588         return res;
2589 }
2590
2591 gboolean
2592 mono_arch_is_inst_imm (gint64 imm)
2593 {
2594         return (imm >= -((gint64)1<<31) && imm <= (((gint64)1<<31)-1));
2595 }
2596
2597 void*
2598 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
2599 {
2600         NOT_IMPLEMENTED;
2601         return NULL;
2602 }
2603
2604 void*
2605 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
2606 {
2607         NOT_IMPLEMENTED;
2608         return NULL;
2609 }
2610
2611 void
2612 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2613 {
2614         //NOT_IMPLEMENTED;
2615 }
2616
2617 void
2618 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
2619 {
2620         //NOT_IMPLEMENTED;
2621 }
2622
2623 #define ADD_NEW_INS(cfg,dest,op) do {       \
2624                 MONO_INST_NEW ((cfg), (dest), (op)); \
2625         mono_bblock_insert_before_ins (bb, ins, (dest)); \
2626         } while (0)
2627
2628 void
2629 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2630 {
2631         MonoInst *ins, *temp, *last_ins = NULL;
2632
2633         MONO_BB_FOR_EACH_INS (bb, ins) {
2634                 switch (ins->opcode) {
2635                 case OP_SBB:
2636                 case OP_ISBB:
2637                 case OP_SUBCC:
2638                 case OP_ISUBCC:
2639                         if (ins->next  && (ins->next->opcode == OP_COND_EXC_C || ins->next->opcode == OP_COND_EXC_IC))
2640                                 /* ARM sets the C flag to 1 if there was _no_ overflow */
2641                                 ins->next->opcode = OP_COND_EXC_NC;
2642                         break;
2643                 case OP_IDIV_IMM:
2644                 case OP_IREM_IMM:
2645                 case OP_IDIV_UN_IMM:
2646                 case OP_IREM_UN_IMM:
2647                 case OP_LREM_IMM:
2648                         mono_decompose_op_imm (cfg, bb, ins);
2649                         break;
2650                 case OP_LOCALLOC_IMM:
2651                         if (ins->inst_imm > 32) {
2652                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
2653                                 temp->inst_c0 = ins->inst_imm;
2654                                 temp->dreg = mono_alloc_ireg (cfg);
2655                                 ins->sreg1 = temp->dreg;
2656                                 ins->opcode = mono_op_imm_to_op (ins->opcode);
2657                         }
2658                         break;
2659                 case OP_ICOMPARE_IMM:
2660                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBEQ) {
2661                                 ins->next->opcode = OP_ARM64_CBZW;
2662                                 ins->next->sreg1 = ins->sreg1;
2663                                 NULLIFY_INS (ins);
2664                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_IBNE_UN) {
2665                                 ins->next->opcode = OP_ARM64_CBNZW;
2666                                 ins->next->sreg1 = ins->sreg1;
2667                                 NULLIFY_INS (ins);
2668                         }
2669                         break;
2670                 case OP_LCOMPARE_IMM:
2671                 case OP_COMPARE_IMM:
2672                         if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBEQ) {
2673                                 ins->next->opcode = OP_ARM64_CBZX;
2674                                 ins->next->sreg1 = ins->sreg1;
2675                                 NULLIFY_INS (ins);
2676                         } else if (ins->inst_imm == 0 && ins->next && ins->next->opcode == OP_LBNE_UN) {
2677                                 ins->next->opcode = OP_ARM64_CBNZX;
2678                                 ins->next->sreg1 = ins->sreg1;
2679                                 NULLIFY_INS (ins);
2680                         }
2681                         break;
2682                 case OP_FCOMPARE: {
2683                         gboolean swap = FALSE;
2684                         int reg;
2685
2686                         if (!ins->next) {
2687                                 /* Optimized away */
2688                                 NULLIFY_INS (ins);
2689                                 break;
2690                         }
2691
2692                         /*
2693                          * FP compares with unordered operands set the flags
2694                          * to NZCV=0011, which matches some non-unordered compares
2695                          * as well, like LE, so have to swap the operands.
2696                          */
2697                         switch (ins->next->opcode) {
2698                         case OP_FBLT:
2699                                 ins->next->opcode = OP_FBGT;
2700                                 swap = TRUE;
2701                                 break;
2702                         case OP_FBLE:
2703                                 ins->next->opcode = OP_FBGE;
2704                                 swap = TRUE;
2705                                 break;
2706                         default:
2707                                 break;
2708                         }
2709                         if (swap) {
2710                                 reg = ins->sreg1;
2711                                 ins->sreg1 = ins->sreg2;
2712                                 ins->sreg2 = reg;
2713                         }
2714                         break;
2715                 }
2716                 default:
2717                         break;
2718                 }
2719
2720                 last_ins = ins;
2721         }
2722         bb->last_ins = last_ins;
2723         bb->max_vreg = cfg->next_vreg;
2724 }
2725
2726 void
2727 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
2728 {
2729 }
2730
2731 static int
2732 opcode_to_armcond (int opcode)
2733 {
2734         switch (opcode) {
2735         case OP_IBEQ:
2736         case OP_LBEQ:
2737         case OP_FBEQ:
2738         case OP_CEQ:
2739         case OP_ICEQ:
2740         case OP_LCEQ:
2741         case OP_FCEQ:
2742         case OP_RCEQ:
2743         case OP_COND_EXC_IEQ:
2744         case OP_COND_EXC_EQ:
2745                 return ARMCOND_EQ;
2746         case OP_IBGE:
2747         case OP_LBGE:
2748         case OP_FBGE:
2749         case OP_ICGE:
2750         case OP_FCGE:
2751         case OP_RCGE:
2752                 return ARMCOND_GE;
2753         case OP_IBGT:
2754         case OP_LBGT:
2755         case OP_FBGT:
2756         case OP_CGT:
2757         case OP_ICGT:
2758         case OP_LCGT:
2759         case OP_FCGT:
2760         case OP_RCGT:
2761         case OP_COND_EXC_IGT:
2762         case OP_COND_EXC_GT:
2763                 return ARMCOND_GT;
2764         case OP_IBLE:
2765         case OP_LBLE:
2766         case OP_FBLE:
2767         case OP_ICLE:
2768         case OP_FCLE:
2769         case OP_RCLE:
2770                 return ARMCOND_LE;
2771         case OP_IBLT:
2772         case OP_LBLT:
2773         case OP_FBLT:
2774         case OP_CLT:
2775         case OP_ICLT:
2776         case OP_LCLT:
2777         case OP_COND_EXC_ILT:
2778         case OP_COND_EXC_LT:
2779                 return ARMCOND_LT;
2780         case OP_IBNE_UN:
2781         case OP_LBNE_UN:
2782         case OP_FBNE_UN:
2783         case OP_ICNEQ:
2784         case OP_FCNEQ:
2785         case OP_RCNEQ:
2786         case OP_COND_EXC_INE_UN:
2787         case OP_COND_EXC_NE_UN:
2788                 return ARMCOND_NE;
2789         case OP_IBGE_UN:
2790         case OP_LBGE_UN:
2791         case OP_FBGE_UN:
2792         case OP_ICGE_UN:
2793         case OP_COND_EXC_IGE_UN:
2794         case OP_COND_EXC_GE_UN:
2795                 return ARMCOND_HS;
2796         case OP_IBGT_UN:
2797         case OP_LBGT_UN:
2798         case OP_FBGT_UN:
2799         case OP_CGT_UN:
2800         case OP_ICGT_UN:
2801         case OP_LCGT_UN:
2802         case OP_FCGT_UN:
2803         case OP_RCGT_UN:
2804         case OP_COND_EXC_IGT_UN:
2805         case OP_COND_EXC_GT_UN:
2806                 return ARMCOND_HI;
2807         case OP_IBLE_UN:
2808         case OP_LBLE_UN:
2809         case OP_FBLE_UN:
2810         case OP_ICLE_UN:
2811         case OP_COND_EXC_ILE_UN:
2812         case OP_COND_EXC_LE_UN:
2813                 return ARMCOND_LS;
2814         case OP_IBLT_UN:
2815         case OP_LBLT_UN:
2816         case OP_FBLT_UN:
2817         case OP_CLT_UN:
2818         case OP_ICLT_UN:
2819         case OP_LCLT_UN:
2820         case OP_COND_EXC_ILT_UN:
2821         case OP_COND_EXC_LT_UN:
2822                 return ARMCOND_LO;
2823                 /*
2824                  * FCMP sets the NZCV condition bits as follows:
2825                  * eq = 0110
2826                  * < = 1000
2827                  * > = 0010
2828                  * unordered = 0011
2829                  * ARMCOND_LT is N!=V, so it matches unordered too, so
2830                  * fclt and fclt_un need to be special cased.
2831                  */
2832         case OP_FCLT:
2833         case OP_RCLT:
2834                 /* N==1 */
2835                 return ARMCOND_MI;
2836         case OP_FCLT_UN:
2837         case OP_RCLT_UN:
2838                 return ARMCOND_LT;
2839         case OP_COND_EXC_C:
2840         case OP_COND_EXC_IC:
2841                 return ARMCOND_CS;
2842         case OP_COND_EXC_OV:
2843         case OP_COND_EXC_IOV:
2844                 return ARMCOND_VS;
2845         case OP_COND_EXC_NC:
2846         case OP_COND_EXC_INC:
2847                 return ARMCOND_CC;
2848         case OP_COND_EXC_NO:
2849         case OP_COND_EXC_INO:
2850                 return ARMCOND_VC;
2851         default:
2852                 printf ("%s\n", mono_inst_name (opcode));
2853                 g_assert_not_reached ();
2854                 return -1;
2855         }
2856 }
2857
2858 /* This clobbers LR */
2859 static inline __attribute__ ((__warn_unused_result__)) guint8*
2860 emit_cond_exc (MonoCompile *cfg, guint8 *code, int opcode, const char *exc_name)
2861 {
2862         int cond;
2863
2864         cond = opcode_to_armcond (opcode);
2865         /* Capture PC */
2866         arm_adrx (code, ARMREG_IP1, code);
2867         mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_EXC, exc_name, MONO_R_ARM64_BCC);
2868         arm_bcc (code, cond, 0);
2869         return code;
2870 }
2871
2872 static guint8*
2873 emit_move_return_value (MonoCompile *cfg, guint8 * code, MonoInst *ins)
2874 {
2875         CallInfo *cinfo;
2876         MonoCallInst *call;
2877
2878         call = (MonoCallInst*)ins;
2879         cinfo = call->call_info;
2880         g_assert (cinfo);
2881         switch (cinfo->ret.storage) {
2882         case ArgNone:
2883                 break;
2884         case ArgInIReg:
2885                 /* LLVM compiled code might only set the bottom bits */
2886                 if (call->signature && mini_get_underlying_type (call->signature->ret)->type == MONO_TYPE_I4)
2887                         arm_sxtwx (code, call->inst.dreg, cinfo->ret.reg);
2888                 else if (call->inst.dreg != cinfo->ret.reg)
2889                         arm_movx (code, call->inst.dreg, cinfo->ret.reg);
2890                 break;
2891         case ArgInFReg:
2892                 if (call->inst.dreg != cinfo->ret.reg)
2893                         arm_fmovd (code, call->inst.dreg, cinfo->ret.reg);
2894                 break;
2895         case ArgInFRegR4:
2896                 if (cfg->r4fp)
2897                         arm_fmovs (code, call->inst.dreg, cinfo->ret.reg);
2898                 else
2899                         arm_fcvt_sd (code, call->inst.dreg, cinfo->ret.reg);
2900                 break;
2901         case ArgVtypeInIRegs: {
2902                 MonoInst *loc = cfg->arch.vret_addr_loc;
2903                 int i;
2904
2905                 /* Load the destination address */
2906                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2907                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2908                 for (i = 0; i < cinfo->ret.nregs; ++i)
2909                         arm_strx (code, cinfo->ret.reg + i, ARMREG_LR, i * 8);
2910                 break;
2911         }
2912         case ArgHFA: {
2913                 MonoInst *loc = cfg->arch.vret_addr_loc;
2914                 int i;
2915
2916                 /* Load the destination address */
2917                 g_assert (loc && loc->opcode == OP_REGOFFSET);
2918                 code = emit_ldrx (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
2919                 for (i = 0; i < cinfo->ret.nregs; ++i) {
2920                         if (cinfo->ret.esize == 4)
2921                                 arm_strfpw (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2922                         else
2923                                 arm_strfpx (code, cinfo->ret.reg + i, ARMREG_LR, cinfo->ret.foffsets [i]);
2924                 }
2925                 break;
2926         }
2927         case ArgVtypeByRef:
2928                 break;
2929         default:
2930                 g_assert_not_reached ();
2931                 break;
2932         }
2933         return code;
2934 }
2935
2936 /*
2937  * emit_branch_island:
2938  *
2939  *   Emit a branch island for the conditional branches from cfg->native_code + start_offset to code.
2940  */
2941 static guint8*
2942 emit_branch_island (MonoCompile *cfg, guint8 *code, int start_offset)
2943 {
2944         MonoJumpInfo *ji;
2945         int offset, island_size;
2946
2947         /* Iterate over the patch infos added so far by this bb */
2948         island_size = 0;
2949         for (ji = cfg->patch_info; ji; ji = ji->next) {
2950                 if (ji->ip.i < start_offset)
2951                         /* The patch infos are in reverse order, so this means the end */
2952                         break;
2953                 if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ)
2954                         island_size += 4;
2955         }
2956
2957         if (island_size) {
2958                 offset = code - cfg->native_code;
2959                 if (offset > (cfg->code_size - island_size - 16)) {
2960                         cfg->code_size *= 2;
2961                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
2962                         code = cfg->native_code + offset;
2963                 }
2964
2965                 /* Branch over the island */
2966                 arm_b (code, code + 4 + island_size);
2967
2968                 for (ji = cfg->patch_info; ji; ji = ji->next) {
2969                         if (ji->ip.i < start_offset)
2970                                 break;
2971                         if (ji->relocation == MONO_R_ARM64_BCC || ji->relocation == MONO_R_ARM64_CBZ) {
2972                                 /* Rewrite the cond branch so it branches to an uncoditional branch in the branch island */
2973                                 arm_patch_rel (cfg->native_code + ji->ip.i, code, ji->relocation);
2974                                 /* Rewrite the patch so it points to the unconditional branch */
2975                                 ji->ip.i = code - cfg->native_code;
2976                                 ji->relocation = MONO_R_ARM64_B;
2977                                 arm_b (code, code);
2978                         }
2979                 }
2980         }
2981         return code;
2982 }
2983
2984 void
2985 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
2986 {
2987         MonoInst *ins;
2988         MonoCallInst *call;
2989         guint offset;
2990         guint8 *code = cfg->native_code + cfg->code_len;
2991         int start_offset, max_len, dreg, sreg1, sreg2;
2992         mgreg_t imm;
2993
2994         if (cfg->verbose_level > 2)
2995                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
2996
2997         start_offset = code - cfg->native_code;
2998
2999         MONO_BB_FOR_EACH_INS (bb, ins) {
3000                 offset = code - cfg->native_code;
3001
3002                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
3003
3004                 if (offset > (cfg->code_size - max_len - 16)) {
3005                         cfg->code_size *= 2;
3006                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
3007                         code = cfg->native_code + offset;
3008                 }
3009
3010                 if (G_UNLIKELY (cfg->arch.cond_branch_islands && offset - start_offset > 4 * 0x1ffff)) {
3011                         /* Emit a branch island for large basic blocks */
3012                         code = emit_branch_island (cfg, code, start_offset);
3013                         offset = code - cfg->native_code;
3014                         start_offset = offset;
3015                 }
3016
3017                 mono_debug_record_line_number (cfg, ins, offset);
3018
3019                 dreg = ins->dreg;
3020                 sreg1 = ins->sreg1;
3021                 sreg2 = ins->sreg2;
3022                 imm = ins->inst_imm;
3023
3024                 switch (ins->opcode) {
3025                 case OP_ICONST:
3026                         code = emit_imm (code, dreg, ins->inst_c0);
3027                         break;
3028                 case OP_I8CONST:
3029                         code = emit_imm64 (code, dreg, ins->inst_c0);
3030                         break;
3031                 case OP_MOVE:
3032                         if (dreg != sreg1)
3033                                 arm_movx (code, dreg, sreg1);
3034                         break;
3035                 case OP_NOP:
3036                 case OP_RELAXED_NOP:
3037                         break;
3038                 case OP_JUMP_TABLE:
3039                         mono_add_patch_info_rel (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0, MONO_R_ARM64_IMM);
3040                         code = emit_imm64_template (code, dreg);
3041                         break;
3042                 case OP_BREAK:
3043                         /*
3044                          * gdb does not like encountering the hw breakpoint ins in the debugged code.
3045                          * So instead of emitting a trap, we emit a call a C function and place a
3046                          * breakpoint there.
3047                          */
3048                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, (gpointer)"mono_break");
3049                         break;
3050                 case OP_LOCALLOC: {
3051                         guint8 *buf [16];
3052
3053                         arm_addx_imm (code, ARMREG_IP0, sreg1, (MONO_ARCH_FRAME_ALIGNMENT - 1));
3054                         // FIXME: andx_imm doesn't work yet
3055                         code = emit_imm (code, ARMREG_IP1, -MONO_ARCH_FRAME_ALIGNMENT);
3056                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3057                         //arm_andx_imm (code, ARMREG_IP0, sreg1, - MONO_ARCH_FRAME_ALIGNMENT);
3058                         arm_movspx (code, ARMREG_IP1, ARMREG_SP);
3059                         arm_subx (code, ARMREG_IP1, ARMREG_IP1, ARMREG_IP0);
3060                         arm_movspx (code, ARMREG_SP, ARMREG_IP1);
3061
3062                         /* Init */
3063                         /* ip1 = pointer, ip0 = end */
3064                         arm_addx (code, ARMREG_IP0, ARMREG_IP1, ARMREG_IP0);
3065                         buf [0] = code;
3066                         arm_cmpx (code, ARMREG_IP1, ARMREG_IP0);
3067                         buf [1] = code;
3068                         arm_bcc (code, ARMCOND_EQ, 0);
3069                         arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_IP1, 0);
3070                         arm_addx_imm (code, ARMREG_IP1, ARMREG_IP1, 16);
3071                         arm_b (code, buf [0]);
3072                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3073
3074                         arm_movspx (code, dreg, ARMREG_SP);
3075                         if (cfg->param_area)
3076                                 code = emit_subx_sp_imm (code, cfg->param_area);
3077                         break;
3078                 }
3079                 case OP_LOCALLOC_IMM: {
3080                         int imm, offset;
3081
3082                         imm = ALIGN_TO (ins->inst_imm, MONO_ARCH_FRAME_ALIGNMENT);
3083                         g_assert (arm_is_arith_imm (imm));
3084                         arm_subx_imm (code, ARMREG_SP, ARMREG_SP, imm);
3085
3086                         /* Init */
3087                         g_assert (MONO_ARCH_FRAME_ALIGNMENT == 16);
3088                         offset = 0;
3089                         while (offset < imm) {
3090                                 arm_stpx (code, ARMREG_RZR, ARMREG_RZR, ARMREG_SP, offset);
3091                                 offset += 16;
3092                         }
3093                         arm_movspx (code, dreg, ARMREG_SP);
3094                         if (cfg->param_area)
3095                                 code = emit_subx_sp_imm (code, cfg->param_area);
3096                         break;
3097                 }
3098                 case OP_AOTCONST:
3099                         code = emit_aotconst (cfg, code, dreg, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
3100                         break;
3101                 case OP_OBJC_GET_SELECTOR:
3102                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_OBJC_SELECTOR_REF, ins->inst_p0);
3103                         /* See arch_emit_objc_selector_ref () in aot-compiler.c */
3104                         arm_ldrx_lit (code, ins->dreg, 0);
3105                         arm_nop (code);
3106                         arm_nop (code);
3107                         break;
3108                 case OP_SEQ_POINT: {
3109                         MonoInst *info_var = cfg->arch.seq_point_info_var;
3110
3111                         /*
3112                          * For AOT, we use one got slot per method, which will point to a
3113                          * SeqPointInfo structure, containing all the information required
3114                          * by the code below.
3115                          */
3116                         if (cfg->compile_aot) {
3117                                 g_assert (info_var);
3118                                 g_assert (info_var->opcode == OP_REGOFFSET);
3119                         }
3120
3121                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
3122                                 MonoInst *var = cfg->arch.ss_tramp_var;
3123
3124                                 g_assert (var);
3125                                 g_assert (var->opcode == OP_REGOFFSET);
3126                                 /* Load ss_tramp_var */
3127                                 /* This is equal to &ss_trampoline */
3128                                 arm_ldrx (code, ARMREG_IP1, var->inst_basereg, var->inst_offset);
3129                                 /* Load the trampoline address */
3130                                 arm_ldrx (code, ARMREG_IP1, ARMREG_IP1, 0);
3131                                 /* Call it if it is non-null */
3132                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3133                                 arm_blrx (code, ARMREG_IP1);
3134                         }
3135
3136                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
3137
3138                         if (cfg->compile_aot) {
3139                                 guint32 offset = code - cfg->native_code;
3140                                 guint32 val;
3141
3142                                 arm_ldrx (code, ARMREG_IP1, info_var->inst_basereg, info_var->inst_offset);
3143                                 /* Add the offset */
3144                                 val = ((offset / 4) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
3145                                 /* Load the info->bp_addrs [offset], which is either 0 or the address of the bp trampoline */
3146                                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP1, val);
3147                                 /* Skip the load if its 0 */
3148                                 arm_cbzx (code, ARMREG_IP1, code + 8);
3149                                 /* Call the breakpoint trampoline */
3150                                 arm_blrx (code, ARMREG_IP1);
3151                         } else {
3152                                 MonoInst *var = cfg->arch.bp_tramp_var;
3153
3154                                 g_assert (var);
3155                                 g_assert (var->opcode == OP_REGOFFSET);
3156                                 /* Load the address of the bp trampoline into IP0 */
3157                                 arm_ldrx (code, ARMREG_IP0, var->inst_basereg, var->inst_offset);
3158                                 /*
3159                                  * A placeholder for a possible breakpoint inserted by
3160                                  * mono_arch_set_breakpoint ().
3161                                  */
3162                                 arm_nop (code);
3163                         }
3164                         break;
3165                 }
3166
3167                         /* BRANCH */
3168                 case OP_BR:
3169                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_B);
3170                         arm_b (code, code);
3171                         break;
3172                 case OP_BR_REG:
3173                         arm_brx (code, sreg1);
3174                         break;
3175                 case OP_IBEQ:
3176                 case OP_IBGE:
3177                 case OP_IBGT:
3178                 case OP_IBLE:
3179                 case OP_IBLT:
3180                 case OP_IBNE_UN:
3181                 case OP_IBGE_UN:
3182                 case OP_IBGT_UN:
3183                 case OP_IBLE_UN:
3184                 case OP_IBLT_UN:
3185                 case OP_LBEQ:
3186                 case OP_LBGE:
3187                 case OP_LBGT:
3188                 case OP_LBLE:
3189                 case OP_LBLT:
3190                 case OP_LBNE_UN:
3191                 case OP_LBGE_UN:
3192                 case OP_LBGT_UN:
3193                 case OP_LBLE_UN:
3194                 case OP_LBLT_UN:
3195                 case OP_FBEQ:
3196                 case OP_FBNE_UN:
3197                 case OP_FBLT:
3198                 case OP_FBGT:
3199                 case OP_FBGT_UN:
3200                 case OP_FBLE:
3201                 case OP_FBGE:
3202                 case OP_FBGE_UN: {
3203                         int cond;
3204
3205                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3206                         cond = opcode_to_armcond (ins->opcode);
3207                         arm_bcc (code, cond, 0);
3208                         break;
3209                 }
3210                 case OP_FBLT_UN:
3211                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3212                         /* For fp compares, ARMCOND_LT is lt or unordered */
3213                         arm_bcc (code, ARMCOND_LT, 0);
3214                         break;
3215                 case OP_FBLE_UN:
3216                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3217                         arm_bcc (code, ARMCOND_EQ, 0);
3218                         offset = code - cfg->native_code;
3219                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_BCC);
3220                         /* For fp compares, ARMCOND_LT is lt or unordered */
3221                         arm_bcc (code, ARMCOND_LT, 0);
3222                         break;
3223                 case OP_ARM64_CBZW:
3224                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3225                         arm_cbzw (code, sreg1, 0);
3226                         break;
3227                 case OP_ARM64_CBZX:
3228                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3229                         arm_cbzx (code, sreg1, 0);
3230                         break;
3231                 case OP_ARM64_CBNZW:
3232                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3233                         arm_cbnzw (code, sreg1, 0);
3234                         break;
3235                 case OP_ARM64_CBNZX:
3236                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_true_bb, MONO_R_ARM64_CBZ);
3237                         arm_cbnzx (code, sreg1, 0);
3238                         break;
3239                         /* ALU */
3240                 case OP_IADD:
3241                         arm_addw (code, dreg, sreg1, sreg2);
3242                         break;
3243                 case OP_LADD:
3244                         arm_addx (code, dreg, sreg1, sreg2);
3245                         break;
3246                 case OP_ISUB:
3247                         arm_subw (code, dreg, sreg1, sreg2);
3248                         break;
3249                 case OP_LSUB:
3250                         arm_subx (code, dreg, sreg1, sreg2);
3251                         break;
3252                 case OP_IAND:
3253                         arm_andw (code, dreg, sreg1, sreg2);
3254                         break;
3255                 case OP_LAND:
3256                         arm_andx (code, dreg, sreg1, sreg2);
3257                         break;
3258                 case OP_IOR:
3259                         arm_orrw (code, dreg, sreg1, sreg2);
3260                         break;
3261                 case OP_LOR:
3262                         arm_orrx (code, dreg, sreg1, sreg2);
3263                         break;
3264                 case OP_IXOR:
3265                         arm_eorw (code, dreg, sreg1, sreg2);
3266                         break;
3267                 case OP_LXOR:
3268                         arm_eorx (code, dreg, sreg1, sreg2);
3269                         break;
3270                 case OP_INEG:
3271                         arm_negw (code, dreg, sreg1);
3272                         break;
3273                 case OP_LNEG:
3274                         arm_negx (code, dreg, sreg1);
3275                         break;
3276                 case OP_INOT:
3277                         arm_mvnw (code, dreg, sreg1);
3278                         break;
3279                 case OP_LNOT:
3280                         arm_mvnx (code, dreg, sreg1);
3281                         break;
3282                 case OP_IADDCC:
3283                         arm_addsw (code, dreg, sreg1, sreg2);
3284                         break;
3285                 case OP_ADDCC:
3286                 case OP_LADDCC:
3287                         arm_addsx (code, dreg, sreg1, sreg2);
3288                         break;
3289                 case OP_ISUBCC:
3290                         arm_subsw (code, dreg, sreg1, sreg2);
3291                         break;
3292                 case OP_LSUBCC:
3293                 case OP_SUBCC:
3294                         arm_subsx (code, dreg, sreg1, sreg2);
3295                         break;
3296                 case OP_ICOMPARE:
3297                         arm_cmpw (code, sreg1, sreg2);
3298                         break;
3299                 case OP_COMPARE:
3300                 case OP_LCOMPARE:
3301                         arm_cmpx (code, sreg1, sreg2);
3302                         break;
3303                 case OP_IADD_IMM:
3304                         code = emit_addw_imm (code, dreg, sreg1, imm);
3305                         break;
3306                 case OP_LADD_IMM:
3307                 case OP_ADD_IMM:
3308                         code = emit_addx_imm (code, dreg, sreg1, imm);
3309                         break;
3310                 case OP_ISUB_IMM:
3311                         code = emit_subw_imm (code, dreg, sreg1, imm);
3312                         break;
3313                 case OP_LSUB_IMM:
3314                         code = emit_subx_imm (code, dreg, sreg1, imm);
3315                         break;
3316                 case OP_IAND_IMM:
3317                         code = emit_andw_imm (code, dreg, sreg1, imm);
3318                         break;
3319                 case OP_LAND_IMM:
3320                 case OP_AND_IMM:
3321                         code = emit_andx_imm (code, dreg, sreg1, imm);
3322                         break;
3323                 case OP_IOR_IMM:
3324                         code = emit_orrw_imm (code, dreg, sreg1, imm);
3325                         break;
3326                 case OP_LOR_IMM:
3327                         code = emit_orrx_imm (code, dreg, sreg1, imm);
3328                         break;
3329                 case OP_IXOR_IMM:
3330                         code = emit_eorw_imm (code, dreg, sreg1, imm);
3331                         break;
3332                 case OP_LXOR_IMM:
3333                         code = emit_eorx_imm (code, dreg, sreg1, imm);
3334                         break;
3335                 case OP_ICOMPARE_IMM:
3336                         code = emit_cmpw_imm (code, sreg1, imm);
3337                         break;
3338                 case OP_LCOMPARE_IMM:
3339                 case OP_COMPARE_IMM:
3340                         if (imm == 0) {
3341                                 arm_cmpx (code, sreg1, ARMREG_RZR);
3342                         } else {
3343                                 // FIXME: 32 vs 64 bit issues for 0xffffffff
3344                                 code = emit_imm64 (code, ARMREG_LR, imm);
3345                                 arm_cmpx (code, sreg1, ARMREG_LR);
3346                         }
3347                         break;
3348                 case OP_ISHL:
3349                         arm_lslvw (code, dreg, sreg1, sreg2);
3350                         break;
3351                 case OP_LSHL:
3352                         arm_lslvx (code, dreg, sreg1, sreg2);
3353                         break;
3354                 case OP_ISHR:
3355                         arm_asrvw (code, dreg, sreg1, sreg2);
3356                         break;
3357                 case OP_LSHR:
3358                         arm_asrvx (code, dreg, sreg1, sreg2);
3359                         break;
3360                 case OP_ISHR_UN:
3361                         arm_lsrvw (code, dreg, sreg1, sreg2);
3362                         break;
3363                 case OP_LSHR_UN:
3364                         arm_lsrvx (code, dreg, sreg1, sreg2);
3365                         break;
3366                 case OP_ISHL_IMM:
3367                         if (imm == 0)
3368                                 arm_movx (code, dreg, sreg1);
3369                         else
3370                                 arm_lslw (code, dreg, sreg1, imm);
3371                         break;
3372                 case OP_LSHL_IMM:
3373                         if (imm == 0)
3374                                 arm_movx (code, dreg, sreg1);
3375                         else
3376                                 arm_lslx (code, dreg, sreg1, imm);
3377                         break;
3378                 case OP_ISHR_IMM:
3379                         if (imm == 0)
3380                                 arm_movx (code, dreg, sreg1);
3381                         else
3382                                 arm_asrw (code, dreg, sreg1, imm);
3383                         break;
3384                 case OP_LSHR_IMM:
3385                 case OP_SHR_IMM:
3386                         if (imm == 0)
3387                                 arm_movx (code, dreg, sreg1);
3388                         else
3389                                 arm_asrx (code, dreg, sreg1, imm);
3390                         break;
3391                 case OP_ISHR_UN_IMM:
3392                         if (imm == 0)
3393                                 arm_movx (code, dreg, sreg1);
3394                         else
3395                                 arm_lsrw (code, dreg, sreg1, imm);
3396                         break;
3397                 case OP_SHR_UN_IMM:
3398                 case OP_LSHR_UN_IMM:
3399                         if (imm == 0)
3400                                 arm_movx (code, dreg, sreg1);
3401                         else
3402                                 arm_lsrx (code, dreg, sreg1, imm);
3403                         break;
3404
3405                         /* 64BIT ALU */
3406                 case OP_SEXT_I4:
3407                         arm_sxtwx (code, dreg, sreg1);
3408                         break;
3409                 case OP_ZEXT_I4:
3410                         /* Clean out the upper word */
3411                         arm_movw (code, dreg, sreg1);
3412                         break;
3413                 case OP_SHL_IMM:
3414                         arm_lslx (code, dreg, sreg1, imm);
3415                         break;
3416
3417                         /* MULTIPLY/DIVISION */
3418                 case OP_IDIV:
3419                 case OP_IREM:
3420                         // FIXME: Optimize this
3421                         /* Check for zero */
3422                         arm_cmpx_imm (code, sreg2, 0);
3423                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3424                         /* Check for INT_MIN/-1 */
3425                         code = emit_imm (code, ARMREG_IP0, 0x80000000);
3426                         arm_cmpx (code, sreg1, ARMREG_IP0);
3427                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3428                         code = emit_imm (code, ARMREG_IP0, 0xffffffff);
3429                         arm_cmpx (code, sreg2, ARMREG_IP0);
3430                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3431                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3432                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3433                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "OverflowException");
3434                         if (ins->opcode == OP_IREM) {
3435                                 arm_sdivw (code, ARMREG_LR, sreg1, sreg2);
3436                                 arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3437                         } else {
3438                                 arm_sdivw (code, dreg, sreg1, sreg2);
3439                         }
3440                         break;
3441                 case OP_IDIV_UN:
3442                         arm_cmpx_imm (code, sreg2, 0);
3443                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3444                         arm_udivw (code, dreg, sreg1, sreg2);
3445                         break;
3446                 case OP_IREM_UN:
3447                         arm_cmpx_imm (code, sreg2, 0);
3448                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3449                         arm_udivw (code, ARMREG_LR, sreg1, sreg2);
3450                         arm_msubw (code, dreg, ARMREG_LR, sreg2, sreg1);
3451                         break;
3452                 case OP_LDIV:
3453                 case OP_LREM:
3454                         // FIXME: Optimize this
3455                         /* Check for zero */
3456                         arm_cmpx_imm (code, sreg2, 0);
3457                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3458                         /* Check for INT64_MIN/-1 */
3459                         code = emit_imm64 (code, ARMREG_IP0, 0x8000000000000000);
3460                         arm_cmpx (code, sreg1, ARMREG_IP0);
3461                         arm_cset (code, ARMCOND_EQ, ARMREG_IP1);
3462                         code = emit_imm64 (code, ARMREG_IP0, 0xffffffffffffffff);
3463                         arm_cmpx (code, sreg2, ARMREG_IP0);
3464                         arm_cset (code, ARMCOND_EQ, ARMREG_IP0);
3465                         arm_andx (code, ARMREG_IP0, ARMREG_IP0, ARMREG_IP1);
3466                         arm_cmpx_imm (code, ARMREG_IP0, 1);
3467                         /* 64 bit uses ArithmeticException */
3468                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "ArithmeticException");
3469                         if (ins->opcode == OP_LREM) {
3470                                 arm_sdivx (code, ARMREG_LR, sreg1, sreg2);
3471                                 arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3472                         } else {
3473                                 arm_sdivx (code, dreg, sreg1, sreg2);
3474                         }
3475                         break;
3476                 case OP_LDIV_UN:
3477                         arm_cmpx_imm (code, sreg2, 0);
3478                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3479                         arm_udivx (code, dreg, sreg1, sreg2);
3480                         break;
3481                 case OP_LREM_UN:
3482                         arm_cmpx_imm (code, sreg2, 0);
3483                         code = emit_cond_exc (cfg, code, OP_COND_EXC_IEQ, "DivideByZeroException");
3484                         arm_udivx (code, ARMREG_LR, sreg1, sreg2);
3485                         arm_msubx (code, dreg, ARMREG_LR, sreg2, sreg1);
3486                         break;
3487                 case OP_IMUL:
3488                         arm_mulw (code, dreg, sreg1, sreg2);
3489                         break;
3490                 case OP_LMUL:
3491                         arm_mulx (code, dreg, sreg1, sreg2);
3492                         break;
3493                 case OP_IMUL_IMM:
3494                         code = emit_imm (code, ARMREG_LR, imm);
3495                         arm_mulw (code, dreg, sreg1, ARMREG_LR);
3496                         break;
3497                 case OP_MUL_IMM:
3498                 case OP_LMUL_IMM:
3499                         code = emit_imm (code, ARMREG_LR, imm);
3500                         arm_mulx (code, dreg, sreg1, ARMREG_LR);
3501                         break;
3502
3503                         /* CONVERSIONS */
3504                 case OP_ICONV_TO_I1:
3505                 case OP_LCONV_TO_I1:
3506                         arm_sxtbx (code, dreg, sreg1);
3507                         break;
3508                 case OP_ICONV_TO_I2:
3509                 case OP_LCONV_TO_I2:
3510                         arm_sxthx (code, dreg, sreg1);
3511                         break;
3512                 case OP_ICONV_TO_U1:
3513                 case OP_LCONV_TO_U1:
3514                         arm_uxtbw (code, dreg, sreg1);
3515                         break;
3516                 case OP_ICONV_TO_U2:
3517                 case OP_LCONV_TO_U2:
3518                         arm_uxthw (code, dreg, sreg1);
3519                         break;
3520
3521                         /* CSET */
3522                 case OP_CEQ:
3523                 case OP_ICEQ:
3524                 case OP_LCEQ:
3525                 case OP_CLT:
3526                 case OP_ICLT:
3527                 case OP_LCLT:
3528                 case OP_CGT:
3529                 case OP_ICGT:
3530                 case OP_LCGT:
3531                 case OP_CLT_UN:
3532                 case OP_ICLT_UN:
3533                 case OP_LCLT_UN:
3534                 case OP_CGT_UN:
3535                 case OP_ICGT_UN:
3536                 case OP_LCGT_UN:
3537                 case OP_ICNEQ:
3538                 case OP_ICGE:
3539                 case OP_ICLE:
3540                 case OP_ICGE_UN:
3541                 case OP_ICLE_UN: {
3542                         int cond;
3543
3544                         cond = opcode_to_armcond (ins->opcode);
3545                         arm_cset (code, cond, dreg);
3546                         break;
3547                 }
3548                 case OP_FCEQ:
3549                 case OP_FCLT:
3550                 case OP_FCLT_UN:
3551                 case OP_FCGT:
3552                 case OP_FCGT_UN:
3553                 case OP_FCNEQ:
3554                 case OP_FCLE:
3555                 case OP_FCGE: {
3556                         int cond;
3557
3558                         cond = opcode_to_armcond (ins->opcode);
3559                         arm_fcmpd (code, sreg1, sreg2);
3560                         arm_cset (code, cond, dreg);
3561                         break;
3562                 }
3563
3564                         /* MEMORY */
3565                 case OP_LOADI1_MEMBASE:
3566                         code = emit_ldrsbx (code, dreg, ins->inst_basereg, ins->inst_offset);
3567                         break;
3568                 case OP_LOADU1_MEMBASE:
3569                         code = emit_ldrb (code, dreg, ins->inst_basereg, ins->inst_offset);
3570                         break;
3571                 case OP_LOADI2_MEMBASE:
3572                         code = emit_ldrshx (code, dreg, ins->inst_basereg, ins->inst_offset);
3573                         break;
3574                 case OP_LOADU2_MEMBASE:
3575                         code = emit_ldrh (code, dreg, ins->inst_basereg, ins->inst_offset);
3576                         break;
3577                 case OP_LOADI4_MEMBASE:
3578                         code = emit_ldrswx (code, dreg, ins->inst_basereg, ins->inst_offset);
3579                         break;
3580                 case OP_LOADU4_MEMBASE:
3581                         code = emit_ldrw (code, dreg, ins->inst_basereg, ins->inst_offset);
3582                         break;
3583                 case OP_LOAD_MEMBASE:
3584                 case OP_LOADI8_MEMBASE:
3585                         code = emit_ldrx (code, dreg, ins->inst_basereg, ins->inst_offset);
3586                         break;
3587                 case OP_STOREI1_MEMBASE_IMM:
3588                 case OP_STOREI2_MEMBASE_IMM:
3589                 case OP_STOREI4_MEMBASE_IMM:
3590                 case OP_STORE_MEMBASE_IMM:
3591                 case OP_STOREI8_MEMBASE_IMM: {
3592                         int immreg;
3593
3594                         if (imm != 0) {
3595                                 code = emit_imm (code, ARMREG_LR, imm);
3596                                 immreg = ARMREG_LR;
3597                         } else {
3598                                 immreg = ARMREG_RZR;
3599                         }
3600
3601                         switch (ins->opcode) {
3602                         case OP_STOREI1_MEMBASE_IMM:
3603                                 code = emit_strb (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3604                                 break;
3605                         case OP_STOREI2_MEMBASE_IMM:
3606                                 code = emit_strh (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3607                                 break;
3608                         case OP_STOREI4_MEMBASE_IMM:
3609                                 code = emit_strw (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3610                                 break;
3611                         case OP_STORE_MEMBASE_IMM:
3612                         case OP_STOREI8_MEMBASE_IMM:
3613                                 code = emit_strx (code, immreg, ins->inst_destbasereg, ins->inst_offset);
3614                                 break;
3615                         default:
3616                                 g_assert_not_reached ();
3617                                 break;
3618                         }
3619                         break;
3620                 }
3621                 case OP_STOREI1_MEMBASE_REG:
3622                         code = emit_strb (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3623                         break;
3624                 case OP_STOREI2_MEMBASE_REG:
3625                         code = emit_strh (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3626                         break;
3627                 case OP_STOREI4_MEMBASE_REG:
3628                         code = emit_strw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3629                         break;
3630                 case OP_STORE_MEMBASE_REG:
3631                 case OP_STOREI8_MEMBASE_REG:
3632                         code = emit_strx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3633                         break;
3634                 case OP_TLS_GET:
3635                         code = emit_tls_get (code, dreg, ins->inst_offset);
3636                         break;
3637                 case OP_TLS_SET:
3638                         code = emit_tls_set (code, sreg1, ins->inst_offset);
3639                         break;
3640                         /* Atomic */
3641                 case OP_MEMORY_BARRIER:
3642                         arm_dmb (code, 0);
3643                         break;
3644                 case OP_ATOMIC_ADD_I4: {
3645                         guint8 *buf [16];
3646
3647                         buf [0] = code;
3648                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3649                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3650                         arm_stlxrw (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3651                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3652
3653                         arm_dmb (code, 0);
3654                         arm_movx (code, dreg, ARMREG_IP0);
3655                         break;
3656                 }
3657                 case OP_ATOMIC_ADD_I8: {
3658                         guint8 *buf [16];
3659
3660                         buf [0] = code;
3661                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3662                         arm_addx (code, ARMREG_IP0, ARMREG_IP0, sreg2);
3663                         arm_stlxrx (code, ARMREG_IP1, ARMREG_IP0, sreg1);
3664                         arm_cbnzx (code, ARMREG_IP1, buf [0]);
3665
3666                         arm_dmb (code, 0);
3667                         arm_movx (code, dreg, ARMREG_IP0);
3668                         break;
3669                 }
3670                 case OP_ATOMIC_EXCHANGE_I4: {
3671                         guint8 *buf [16];
3672
3673                         buf [0] = code;
3674                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3675                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3676                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3677
3678                         arm_dmb (code, 0);
3679                         arm_movx (code, dreg, ARMREG_IP0);
3680                         break;
3681                 }
3682                 case OP_ATOMIC_EXCHANGE_I8: {
3683                         guint8 *buf [16];
3684
3685                         buf [0] = code;
3686                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3687                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3688                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3689
3690                         arm_dmb (code, 0);
3691                         arm_movx (code, dreg, ARMREG_IP0);
3692                         break;
3693                 }
3694                 case OP_ATOMIC_CAS_I4: {
3695                         guint8 *buf [16];
3696
3697                         /* sreg2 is the value, sreg3 is the comparand */
3698                         buf [0] = code;
3699                         arm_ldxrw (code, ARMREG_IP0, sreg1);
3700                         arm_cmpw (code, ARMREG_IP0, ins->sreg3);
3701                         buf [1] = code;
3702                         arm_bcc (code, ARMCOND_NE, 0);
3703                         arm_stlxrw (code, ARMREG_IP1, sreg2, sreg1);
3704                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3705                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3706
3707                         arm_dmb (code, 0);
3708                         arm_movx (code, dreg, ARMREG_IP0);
3709                         break;
3710                 }
3711                 case OP_ATOMIC_CAS_I8: {
3712                         guint8 *buf [16];
3713
3714                         buf [0] = code;
3715                         arm_ldxrx (code, ARMREG_IP0, sreg1);
3716                         arm_cmpx (code, ARMREG_IP0, ins->sreg3);
3717                         buf [1] = code;
3718                         arm_bcc (code, ARMCOND_NE, 0);
3719                         arm_stlxrx (code, ARMREG_IP1, sreg2, sreg1);
3720                         arm_cbnzw (code, ARMREG_IP1, buf [0]);
3721                         arm_patch_rel (buf [1], code, MONO_R_ARM64_BCC);
3722
3723                         arm_dmb (code, 0);
3724                         arm_movx (code, dreg, ARMREG_IP0);
3725                         break;
3726                 }
3727                 case OP_ATOMIC_LOAD_I1: {
3728                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3729                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3730                                 arm_dmb (code, 0);
3731                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3732                         arm_sxtbx (code, ins->dreg, ins->dreg);
3733                         break;
3734                 }
3735                 case OP_ATOMIC_LOAD_U1: {
3736                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3737                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3738                                 arm_dmb (code, 0);
3739                         arm_ldarb (code, ins->dreg, ARMREG_LR);
3740                         arm_uxtbx (code, ins->dreg, ins->dreg);
3741                         break;
3742                 }
3743                 case OP_ATOMIC_LOAD_I2: {
3744                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3745                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3746                                 arm_dmb (code, 0);
3747                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3748                         arm_sxthx (code, ins->dreg, ins->dreg);
3749                         break;
3750                 }
3751                 case OP_ATOMIC_LOAD_U2: {
3752                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3753                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3754                                 arm_dmb (code, 0);
3755                         arm_ldarh (code, ins->dreg, ARMREG_LR);
3756                         arm_uxthx (code, ins->dreg, ins->dreg);
3757                         break;
3758                 }
3759                 case OP_ATOMIC_LOAD_I4: {
3760                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3761                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3762                                 arm_dmb (code, 0);
3763                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3764                         arm_sxtwx (code, ins->dreg, ins->dreg);
3765                         break;
3766                 }
3767                 case OP_ATOMIC_LOAD_U4: {
3768                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3769                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3770                                 arm_dmb (code, 0);
3771                         arm_ldarw (code, ins->dreg, ARMREG_LR);
3772                         arm_movw (code, ins->dreg, ins->dreg); /* Clear upper half of the register. */
3773                         break;
3774                 }
3775                 case OP_ATOMIC_LOAD_I8:
3776                 case OP_ATOMIC_LOAD_U8: {
3777                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3778                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3779                                 arm_dmb (code, 0);
3780                         arm_ldarx (code, ins->dreg, ARMREG_LR);
3781                         break;
3782                 }
3783                 case OP_ATOMIC_LOAD_R4: {
3784                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3785                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3786                                 arm_dmb (code, 0);
3787                         if (cfg->r4fp) {
3788                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3789                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3790                         } else {
3791                                 arm_ldarw (code, ARMREG_LR, ARMREG_LR);
3792                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3793                                 arm_fcvt_sd (code, ins->dreg, FP_TEMP_REG);
3794                         }
3795                         break;
3796                 }
3797                 case OP_ATOMIC_LOAD_R8: {
3798                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_basereg, ins->inst_offset);
3799                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3800                                 arm_dmb (code, 0);
3801                         arm_ldarx (code, ARMREG_LR, ARMREG_LR);
3802                         arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3803                         break;
3804                 }
3805                 case OP_ATOMIC_STORE_I1:
3806                 case OP_ATOMIC_STORE_U1: {
3807                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3808                         arm_stlrb (code, ARMREG_LR, ins->sreg1);
3809                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3810                                 arm_dmb (code, 0);
3811                         break;
3812                 }
3813                 case OP_ATOMIC_STORE_I2:
3814                 case OP_ATOMIC_STORE_U2: {
3815                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3816                         arm_stlrh (code, ARMREG_LR, ins->sreg1);
3817                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3818                                 arm_dmb (code, 0);
3819                         break;
3820                 }
3821                 case OP_ATOMIC_STORE_I4:
3822                 case OP_ATOMIC_STORE_U4: {
3823                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3824                         arm_stlrw (code, ARMREG_LR, ins->sreg1);
3825                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3826                                 arm_dmb (code, 0);
3827                         break;
3828                 }
3829                 case OP_ATOMIC_STORE_I8:
3830                 case OP_ATOMIC_STORE_U8: {
3831                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3832                         arm_stlrx (code, ARMREG_LR, ins->sreg1);
3833                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3834                                 arm_dmb (code, 0);
3835                         break;
3836                 }
3837                 case OP_ATOMIC_STORE_R4: {
3838                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3839                         if (cfg->r4fp) {
3840                                 arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3841                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3842                         } else {
3843                                 arm_fcvt_ds (code, FP_TEMP_REG, ins->sreg1);
3844                                 arm_fmov_double_to_rx (code, ARMREG_IP0, FP_TEMP_REG);
3845                                 arm_stlrw (code, ARMREG_LR, ARMREG_IP0);
3846                         }
3847                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3848                                 arm_dmb (code, 0);
3849                         break;
3850                 }
3851                 case OP_ATOMIC_STORE_R8: {
3852                         code = emit_addx_imm (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3853                         arm_fmov_double_to_rx (code, ARMREG_IP0, ins->sreg1);
3854                         arm_stlrx (code, ARMREG_LR, ARMREG_IP0);
3855                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
3856                                 arm_dmb (code, 0);
3857                         break;
3858                 }
3859
3860                         /* FP */
3861                 case OP_R8CONST: {
3862                         guint64 imm = *(guint64*)ins->inst_p0;
3863
3864                         if (imm == 0) {
3865                                 arm_fmov_rx_to_double (code, dreg, ARMREG_RZR);
3866                         } else {
3867                                 code = emit_imm64 (code, ARMREG_LR, imm);
3868                                 arm_fmov_rx_to_double (code, ins->dreg, ARMREG_LR);
3869                         }
3870                         break;
3871                 }
3872                 case OP_R4CONST: {
3873                         guint64 imm = *(guint32*)ins->inst_p0;
3874
3875                         code = emit_imm64 (code, ARMREG_LR, imm);
3876                         if (cfg->r4fp) {
3877                                 arm_fmov_rx_to_double (code, dreg, ARMREG_LR);
3878                         } else {
3879                                 arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
3880                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3881                         }
3882                         break;
3883                 }
3884                 case OP_LOADR8_MEMBASE:
3885                         code = emit_ldrfpx (code, dreg, ins->inst_basereg, ins->inst_offset);
3886                         break;
3887                 case OP_LOADR4_MEMBASE:
3888                         if (cfg->r4fp) {
3889                                 code = emit_ldrfpw (code, dreg, ins->inst_basereg, ins->inst_offset);
3890                         } else {
3891                                 code = emit_ldrfpw (code, FP_TEMP_REG, ins->inst_basereg, ins->inst_offset);
3892                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3893                         }
3894                         break;
3895                 case OP_STORER8_MEMBASE_REG:
3896                         code = emit_strfpx (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3897                         break;
3898                 case OP_STORER4_MEMBASE_REG:
3899                         if (cfg->r4fp) {
3900                                 code = emit_strfpw (code, sreg1, ins->inst_destbasereg, ins->inst_offset);
3901                         } else {
3902                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3903                                 code = emit_strfpw (code, FP_TEMP_REG, ins->inst_destbasereg, ins->inst_offset);
3904                         }
3905                         break;
3906                 case OP_FMOVE:
3907                         if (dreg != sreg1)
3908                                 arm_fmovd (code, dreg, sreg1);
3909                         break;
3910                 case OP_RMOVE:
3911                         if (dreg != sreg1)
3912                                 arm_fmovs (code, dreg, sreg1);
3913                         break;
3914                 case OP_MOVE_F_TO_I4:
3915                         if (cfg->r4fp) {
3916                                 arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3917                         } else {
3918                                 arm_fcvt_ds (code, ins->dreg, ins->sreg1);
3919                                 arm_fmov_double_to_rx (code, ins->dreg, ins->dreg);
3920                         }
3921                         break;
3922                 case OP_MOVE_I4_TO_F:
3923                         if (cfg->r4fp) {
3924                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3925                         } else {
3926                                 arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3927                                 arm_fcvt_sd (code, ins->dreg, ins->dreg);
3928                         }
3929                         break;
3930                 case OP_MOVE_F_TO_I8:
3931                         arm_fmov_double_to_rx (code, ins->dreg, ins->sreg1);
3932                         break;
3933                 case OP_MOVE_I8_TO_F:
3934                         arm_fmov_rx_to_double (code, ins->dreg, ins->sreg1);
3935                         break;
3936                 case OP_FCOMPARE:
3937                         arm_fcmpd (code, sreg1, sreg2);
3938                         break;
3939                 case OP_RCOMPARE:
3940                         arm_fcmps (code, sreg1, sreg2);
3941                         break;
3942                 case OP_FCONV_TO_I1:
3943                         arm_fcvtzs_dx (code, dreg, sreg1);
3944                         arm_sxtbx (code, dreg, dreg);
3945                         break;
3946                 case OP_FCONV_TO_U1:
3947                         arm_fcvtzu_dx (code, dreg, sreg1);
3948                         arm_uxtbw (code, dreg, dreg);
3949                         break;
3950                 case OP_FCONV_TO_I2:
3951                         arm_fcvtzs_dx (code, dreg, sreg1);
3952                         arm_sxthx (code, dreg, dreg);
3953                         break;
3954                 case OP_FCONV_TO_U2:
3955                         arm_fcvtzu_dx (code, dreg, sreg1);
3956                         arm_uxthw (code, dreg, dreg);
3957                         break;
3958                 case OP_FCONV_TO_I4:
3959                         arm_fcvtzs_dx (code, dreg, sreg1);
3960                         arm_sxtwx (code, dreg, dreg);
3961                         break;
3962                 case OP_FCONV_TO_U4:
3963                         arm_fcvtzu_dx (code, dreg, sreg1);
3964                         break;
3965                 case OP_FCONV_TO_I8:
3966                         arm_fcvtzs_dx (code, dreg, sreg1);
3967                         break;
3968                 case OP_FCONV_TO_U8:
3969                         arm_fcvtzu_dx (code, dreg, sreg1);
3970                         break;
3971                 case OP_FCONV_TO_R4:
3972                         if (cfg->r4fp) {
3973                                 arm_fcvt_ds (code, dreg, sreg1);
3974                         } else {
3975                                 arm_fcvt_ds (code, FP_TEMP_REG, sreg1);
3976                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3977                         }
3978                         break;
3979                 case OP_ICONV_TO_R4:
3980                         if (cfg->r4fp) {
3981                                 arm_scvtf_rw_to_s (code, dreg, sreg1);
3982                         } else {
3983                                 arm_scvtf_rw_to_s (code, FP_TEMP_REG, sreg1);
3984                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3985                         }
3986                         break;
3987                 case OP_LCONV_TO_R4:
3988                         if (cfg->r4fp) {
3989                                 arm_scvtf_rx_to_s (code, dreg, sreg1);
3990                         } else {
3991                                 arm_scvtf_rx_to_s (code, FP_TEMP_REG, sreg1);
3992                                 arm_fcvt_sd (code, dreg, FP_TEMP_REG);
3993                         }
3994                         break;
3995                 case OP_ICONV_TO_R8:
3996                         arm_scvtf_rw_to_d (code, dreg, sreg1);
3997                         break;
3998                 case OP_LCONV_TO_R8:
3999                         arm_scvtf_rx_to_d (code, dreg, sreg1);
4000                         break;
4001                 case OP_ICONV_TO_R_UN:
4002                         arm_ucvtf_rw_to_d (code, dreg, sreg1);
4003                         break;
4004                 case OP_LCONV_TO_R_UN:
4005                         arm_ucvtf_rx_to_d (code, dreg, sreg1);
4006                         break;
4007                 case OP_FADD:
4008                         arm_fadd_d (code, dreg, sreg1, sreg2);
4009                         break;
4010                 case OP_FSUB:
4011                         arm_fsub_d (code, dreg, sreg1, sreg2);
4012                         break;
4013                 case OP_FMUL:
4014                         arm_fmul_d (code, dreg, sreg1, sreg2);
4015                         break;
4016                 case OP_FDIV:
4017                         arm_fdiv_d (code, dreg, sreg1, sreg2);
4018                         break;
4019                 case OP_FREM:
4020                         /* Emulated */
4021                         g_assert_not_reached ();
4022                         break;
4023                 case OP_FNEG:
4024                         arm_fneg_d (code, dreg, sreg1);
4025                         break;
4026                 case OP_ARM_SETFREG_R4:
4027                         arm_fcvt_ds (code, dreg, sreg1);
4028                         break;
4029                 case OP_CKFINITE:
4030                         /* Check for infinity */
4031                         code = emit_imm64 (code, ARMREG_LR, 0x7fefffffffffffffLL);
4032                         arm_fmov_rx_to_double (code, FP_TEMP_REG, ARMREG_LR);
4033                         arm_fabs_d (code, FP_TEMP_REG2, sreg1);
4034                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG);
4035                         code = emit_cond_exc (cfg, code, OP_COND_EXC_GT, "ArithmeticException");
4036                         /* Check for nans */
4037                         arm_fcmpd (code, FP_TEMP_REG2, FP_TEMP_REG2);
4038                         code = emit_cond_exc (cfg, code, OP_COND_EXC_OV, "ArithmeticException");
4039                         arm_fmovd (code, dreg, sreg1);
4040                         break;
4041
4042                         /* R4 */
4043                 case OP_RADD:
4044                         arm_fadd_s (code, dreg, sreg1, sreg2);
4045                         break;
4046                 case OP_RSUB:
4047                         arm_fsub_s (code, dreg, sreg1, sreg2);
4048                         break;
4049                 case OP_RMUL:
4050                         arm_fmul_s (code, dreg, sreg1, sreg2);
4051                         break;
4052                 case OP_RDIV:
4053                         arm_fdiv_s (code, dreg, sreg1, sreg2);
4054                         break;
4055                 case OP_RNEG:
4056                         arm_fneg_s (code, dreg, sreg1);
4057                         break;
4058                 case OP_RCONV_TO_I1:
4059                         arm_fcvtzs_sx (code, dreg, sreg1);
4060                         arm_sxtbx (code, dreg, dreg);
4061                         break;
4062                 case OP_RCONV_TO_U1:
4063                         arm_fcvtzu_sx (code, dreg, sreg1);
4064                         arm_uxtbw (code, dreg, dreg);
4065                         break;
4066                 case OP_RCONV_TO_I2:
4067                         arm_fcvtzs_sx (code, dreg, sreg1);
4068                         arm_sxthx (code, dreg, dreg);
4069                         break;
4070                 case OP_RCONV_TO_U2:
4071                         arm_fcvtzu_sx (code, dreg, sreg1);
4072                         arm_uxthw (code, dreg, dreg);
4073                         break;
4074                 case OP_RCONV_TO_I4:
4075                         arm_fcvtzs_sx (code, dreg, sreg1);
4076                         arm_sxtwx (code, dreg, dreg);
4077                         break;
4078                 case OP_RCONV_TO_U4:
4079                         arm_fcvtzu_sx (code, dreg, sreg1);
4080                         break;
4081                 case OP_RCONV_TO_I8:
4082                         arm_fcvtzs_sx (code, dreg, sreg1);
4083                         break;
4084                 case OP_RCONV_TO_U8:
4085                         arm_fcvtzu_sx (code, dreg, sreg1);
4086                         break;
4087                 case OP_RCONV_TO_R8:
4088                         arm_fcvt_sd (code, dreg, sreg1);
4089                         break;
4090                 case OP_RCONV_TO_R4:
4091                         if (dreg != sreg1)
4092                                 arm_fmovs (code, dreg, sreg1);
4093                         break;
4094                 case OP_RCEQ:
4095                 case OP_RCLT:
4096                 case OP_RCLT_UN:
4097                 case OP_RCGT:
4098                 case OP_RCGT_UN:
4099                 case OP_RCNEQ:
4100                 case OP_RCLE:
4101                 case OP_RCGE: {
4102                         int cond;
4103
4104                         cond = opcode_to_armcond (ins->opcode);
4105                         arm_fcmps (code, sreg1, sreg2);
4106                         arm_cset (code, cond, dreg);
4107                         break;
4108                 }
4109
4110                         /* CALLS */
4111                 case OP_VOIDCALL:
4112                 case OP_CALL:
4113                 case OP_LCALL:
4114                 case OP_FCALL:
4115                 case OP_RCALL:
4116                 case OP_VCALL2:
4117                         call = (MonoCallInst*)ins;
4118                         if (ins->flags & MONO_INST_HAS_METHOD)
4119                                 code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method);
4120                         else
4121                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr);
4122                         code = emit_move_return_value (cfg, code, ins);
4123                         break;
4124                 case OP_VOIDCALL_REG:
4125                 case OP_CALL_REG:
4126                 case OP_LCALL_REG:
4127                 case OP_FCALL_REG:
4128                 case OP_RCALL_REG:
4129                 case OP_VCALL2_REG:
4130                         arm_blrx (code, sreg1);
4131                         code = emit_move_return_value (cfg, code, ins);
4132                         break;
4133                 case OP_VOIDCALL_MEMBASE:
4134                 case OP_CALL_MEMBASE:
4135                 case OP_LCALL_MEMBASE:
4136                 case OP_FCALL_MEMBASE:
4137                 case OP_RCALL_MEMBASE:
4138                 case OP_VCALL2_MEMBASE:
4139                         code = emit_ldrx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4140                         arm_blrx (code, ARMREG_IP0);
4141                         code = emit_move_return_value (cfg, code, ins);
4142                         break;
4143                 case OP_TAILCALL: {
4144                         MonoCallInst *call = (MonoCallInst*)ins;
4145
4146                         g_assert (!cfg->method->save_lmf);
4147
4148                         // FIXME: Copy stack arguments
4149
4150                         /* Restore registers */
4151                         code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4152
4153                         /* Destroy frame */
4154                         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4155
4156                         if (cfg->compile_aot) {
4157                                 /* This is not a PLT patch */
4158                                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4159                                 arm_brx (code, ARMREG_IP0);
4160                         } else {
4161                                 mono_add_patch_info_rel (cfg, code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method, MONO_R_ARM64_B);
4162                                 arm_b (code, code);
4163                         }
4164                         ins->flags |= MONO_INST_GC_CALLSITE;
4165                         ins->backend.pc_offset = code - cfg->native_code;
4166                         break;
4167                 }
4168                 case OP_ARGLIST:
4169                         g_assert (cfg->arch.cinfo);
4170                         code = emit_addx_imm (code, ARMREG_IP0, cfg->arch.args_reg, ((CallInfo*)cfg->arch.cinfo)->sig_cookie.offset);
4171                         arm_strx (code, ARMREG_IP0, sreg1, 0);
4172                         break;
4173                 case OP_DYN_CALL: {
4174                         MonoInst *var = cfg->dyn_call_var;
4175                         guint8 *labels [16];
4176                         int i;
4177
4178                         /*
4179                          * sreg1 points to a DynCallArgs structure initialized by mono_arch_start_dyn_call ().
4180                          * sreg2 is the function to call.
4181                          */
4182
4183                         g_assert (var->opcode == OP_REGOFFSET);
4184
4185                         arm_movx (code, ARMREG_LR, sreg1);
4186                         arm_movx (code, ARMREG_IP1, sreg2);
4187
4188                         /* Save args buffer */
4189                         code = emit_strx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4190
4191                         /* Set fp argument regs */
4192                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpargs));
4193                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4194                         labels [0] = code;
4195                         arm_bcc (code, ARMCOND_EQ, 0);
4196                         for (i = 0; i < 8; ++i)
4197                                 code = emit_ldrfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4198                         arm_patch_rel (labels [0], code, MONO_R_ARM64_BCC);
4199
4200                         /* Set stack args */
4201                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
4202                                 code = emit_ldrx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, regs) + ((PARAM_REGS + 1 + i) * sizeof (mgreg_t)));
4203                                 code = emit_strx (code, ARMREG_R0, ARMREG_SP, i * sizeof (mgreg_t));
4204                         }
4205
4206                         /* Set argument registers + r8 */
4207                         code = mono_arm_emit_load_regarray (code, 0x1ff, ARMREG_LR, 0);
4208
4209                         /* Make the call */
4210                         arm_blrx (code, ARMREG_IP1);
4211
4212                         /* Save result */
4213                         code = emit_ldrx (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4214                         arm_strx (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res));
4215                         arm_strx (code, ARMREG_R1, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, res2));
4216                         /* Save fp result */
4217                         code = emit_ldrw (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, n_fpret));
4218                         arm_cmpw (code, ARMREG_R0, ARMREG_RZR);
4219                         labels [1] = code;
4220                         arm_bcc (code, ARMCOND_EQ, 0);
4221                         for (i = 0; i < 8; ++i)
4222                                 code = emit_strfpx (code, ARMREG_D0 + i, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * 8));
4223                         arm_patch_rel (labels [1], code, MONO_R_ARM64_BCC);
4224                         break;
4225                 }
4226
4227                 case OP_GENERIC_CLASS_INIT: {
4228                         int byte_offset;
4229                         guint8 *jump;
4230
4231                         byte_offset = MONO_STRUCT_OFFSET (MonoVTable, initialized);
4232
4233                         /* Load vtable->initialized */
4234                         arm_ldrsbx (code, ARMREG_IP0, sreg1, byte_offset);
4235                         jump = code;
4236                         arm_cbnzx (code, ARMREG_IP0, 0);
4237
4238                         /* Slowpath */
4239                         g_assert (sreg1 == ARMREG_R0);
4240                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4241                                                           (gpointer)"mono_generic_class_init");
4242
4243                         mono_arm_patch (jump, code, MONO_R_ARM64_CBZ);
4244                         break;
4245                 }
4246
4247                 case OP_CHECK_THIS:
4248                         arm_ldrx (code, ARMREG_LR, sreg1, 0);
4249                         break;
4250                 case OP_NOT_NULL:
4251                 case OP_NOT_REACHED:
4252                 case OP_DUMMY_USE:
4253                         break;
4254                 case OP_IL_SEQ_POINT:
4255                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4256                         break;
4257
4258                         /* EH */
4259                 case OP_COND_EXC_C:
4260                 case OP_COND_EXC_IC:
4261                 case OP_COND_EXC_OV:
4262                 case OP_COND_EXC_IOV:
4263                 case OP_COND_EXC_NC:
4264                 case OP_COND_EXC_INC:
4265                 case OP_COND_EXC_NO:
4266                 case OP_COND_EXC_INO:
4267                 case OP_COND_EXC_EQ:
4268                 case OP_COND_EXC_IEQ:
4269                 case OP_COND_EXC_NE_UN:
4270                 case OP_COND_EXC_INE_UN:
4271                 case OP_COND_EXC_ILT:
4272                 case OP_COND_EXC_LT:
4273                 case OP_COND_EXC_ILT_UN:
4274                 case OP_COND_EXC_LT_UN:
4275                 case OP_COND_EXC_IGT:
4276                 case OP_COND_EXC_GT:
4277                 case OP_COND_EXC_IGT_UN:
4278                 case OP_COND_EXC_GT_UN:
4279                 case OP_COND_EXC_IGE:
4280                 case OP_COND_EXC_GE:
4281                 case OP_COND_EXC_IGE_UN:
4282                 case OP_COND_EXC_GE_UN:
4283                 case OP_COND_EXC_ILE:
4284                 case OP_COND_EXC_LE:
4285                 case OP_COND_EXC_ILE_UN:
4286                 case OP_COND_EXC_LE_UN:
4287                         code = emit_cond_exc (cfg, code, ins->opcode, ins->inst_p1);
4288                         break;
4289                 case OP_THROW:
4290                         if (sreg1 != ARMREG_R0)
4291                                 arm_movx (code, ARMREG_R0, sreg1);
4292                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4293                                                           (gpointer)"mono_arch_throw_exception");
4294                         break;
4295                 case OP_RETHROW:
4296                         if (sreg1 != ARMREG_R0)
4297                                 arm_movx (code, ARMREG_R0, sreg1);
4298                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4299                                                           (gpointer)"mono_arch_rethrow_exception");
4300                         break;
4301                 case OP_CALL_HANDLER:
4302                         mono_add_patch_info_rel (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb, MONO_R_ARM64_BL);
4303                         arm_bl (code, 0);
4304                         cfg->thunk_area += THUNK_SIZE;
4305                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
4306                         break;
4307                 case OP_START_HANDLER: {
4308                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4309
4310                         /* Save caller address */
4311                         code = emit_strx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4312
4313                         /*
4314                          * Reserve a param area, see test_0_finally_param_area ().
4315                          * This is needed because the param area is not set up when
4316                          * we are called from EH code.
4317                          */
4318                         if (cfg->param_area)
4319                                 code = emit_subx_sp_imm (code, cfg->param_area);
4320                         break;
4321                 }
4322                 case OP_ENDFINALLY:
4323                 case OP_ENDFILTER: {
4324                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4325
4326                         if (cfg->param_area)
4327                                 code = emit_addx_sp_imm (code, cfg->param_area);
4328
4329                         if (ins->opcode == OP_ENDFILTER && sreg1 != ARMREG_R0)
4330                                 arm_movx (code, ARMREG_R0, sreg1);
4331
4332                         /* Return to either after the branch in OP_CALL_HANDLER, or to the EH code */
4333                         code = emit_ldrx (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4334                         arm_brx (code, ARMREG_LR);
4335                         break;
4336                 }
4337                 case OP_GET_EX_OBJ:
4338                         if (ins->dreg != ARMREG_R0)
4339                                 arm_movx (code, ins->dreg, ARMREG_R0);
4340                         break;
4341                 case OP_GC_SAFE_POINT: {
4342 #if defined (USE_COOP_GC)
4343                         guint8 *buf [1];
4344
4345                         arm_ldrx (code, ARMREG_IP1, ins->sreg1, 0);
4346                         /* Call it if it is non-null */
4347                         buf [0] = code;
4348                         arm_cbzx (code, ARMREG_IP1, 0);
4349                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
4350                         mono_arm_patch (buf [0], code, MONO_R_ARM64_CBZ);
4351 #endif
4352                         break;
4353                 }
4354
4355                 default:
4356                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
4357                         g_assert_not_reached ();
4358                 }
4359
4360                 if ((cfg->opt & MONO_OPT_BRANCH) && ((code - cfg->native_code - offset) > max_len)) {
4361                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4362                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
4363                         g_assert_not_reached ();
4364                 }
4365         }
4366
4367         /*
4368          * If the compiled code size is larger than the bcc displacement (19 bits signed),
4369          * insert branch islands between/inside basic blocks.
4370          */
4371         if (cfg->arch.cond_branch_islands)
4372                 code = emit_branch_island (cfg, code, start_offset);
4373
4374         cfg->code_len = code - cfg->native_code;
4375 }
4376
4377 static guint8*
4378 emit_move_args (MonoCompile *cfg, guint8 *code)
4379 {
4380         MonoInst *ins;
4381         CallInfo *cinfo;
4382         ArgInfo *ainfo;
4383         int i, part;
4384
4385         cinfo = cfg->arch.cinfo;
4386         g_assert (cinfo);
4387         for (i = 0; i < cinfo->nargs; ++i) {
4388                 ainfo = cinfo->args + i;
4389                 ins = cfg->args [i];
4390
4391                 if (ins->opcode == OP_REGVAR) {
4392                         switch (ainfo->storage) {
4393                         case ArgInIReg:
4394                                 arm_movx (code, ins->dreg, ainfo->reg);
4395                                 break;
4396                         case ArgOnStack:
4397                                 switch (ainfo->slot_size) {
4398                                 case 1:
4399                                         if (ainfo->sign)
4400                                                 code = emit_ldrsbx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4401                                         else
4402                                                 code = emit_ldrb (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4403                                         break;
4404                                 case 2:
4405                                         if (ainfo->sign)
4406                                                 code = emit_ldrshx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4407                                         else
4408                                                 code = emit_ldrh (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4409                                         break;
4410                                 case 4:
4411                                         if (ainfo->sign)
4412                                                 code = emit_ldrswx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4413                                         else
4414                                                 code = emit_ldrw (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4415                                         break;
4416                                 default:
4417                                         code = emit_ldrx (code, ins->dreg, cfg->arch.args_reg, ainfo->offset);
4418                                         break;
4419                                 }
4420                                 break;
4421                         default:
4422                                 g_assert_not_reached ();
4423                                 break;
4424                         }
4425                 } else {
4426                         if (ainfo->storage != ArgVtypeByRef && ainfo->storage != ArgVtypeByRefOnStack)
4427                                 g_assert (ins->opcode == OP_REGOFFSET);
4428
4429                         switch (ainfo->storage) {
4430                         case ArgInIReg:
4431                                 /* Stack slots for arguments have size 8 */
4432                                 code = emit_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4433                                 break;
4434                         case ArgInFReg:
4435                                 code = emit_strfpx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4436                                 break;
4437                         case ArgInFRegR4:
4438                                 code = emit_strfpw (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4439                                 break;
4440                         case ArgOnStack:
4441                         case ArgOnStackR4:
4442                         case ArgOnStackR8:
4443                         case ArgVtypeByRefOnStack:
4444                         case ArgVtypeOnStack:
4445                                 break;
4446                         case ArgVtypeByRef: {
4447                                 MonoInst *addr_arg = ins->inst_left;
4448
4449                                 if (ainfo->gsharedvt) {
4450                                         g_assert (ins->opcode == OP_GSHAREDVT_ARG_REGOFFSET);
4451                                         arm_strx (code, ainfo->reg, ins->inst_basereg, ins->inst_offset);
4452                                 } else {
4453                                         g_assert (ins->opcode == OP_VTARG_ADDR);
4454                                         g_assert (addr_arg->opcode == OP_REGOFFSET);
4455                                         arm_strx (code, ainfo->reg, addr_arg->inst_basereg, addr_arg->inst_offset);
4456                                 }
4457                                 break;
4458                         }
4459                         case ArgVtypeInIRegs:
4460                                 for (part = 0; part < ainfo->nregs; part ++) {
4461                                         code = emit_strx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + (part * 8));
4462                                 }
4463                                 break;
4464                         case ArgHFA:
4465                                 for (part = 0; part < ainfo->nregs; part ++) {
4466                                         if (ainfo->esize == 4)
4467                                                 code = emit_strfpw (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4468                                         else
4469                                                 code = emit_strfpx (code, ainfo->reg + part, ins->inst_basereg, ins->inst_offset + ainfo->foffsets [part]);
4470                                 }
4471                                 break;
4472                         default:
4473                                 g_assert_not_reached ();
4474                                 break;
4475                         }
4476                 }
4477         }
4478
4479         return code;
4480 }
4481
4482 /*
4483  * emit_store_regarray:
4484  *
4485  *   Emit code to store the registers in REGS into the appropriate elements of
4486  * the register array at BASEREG+OFFSET.
4487  */
4488 static __attribute__ ((__warn_unused_result__)) guint8*
4489 emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4490 {
4491         int i;
4492
4493         for (i = 0; i < 32; ++i) {
4494                 if (regs & (1 << i)) {
4495                         if (i + 1 < 32 && (regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4496                                 arm_stpx (code, i, i + 1, basereg, offset + (i * 8));
4497                                 i++;
4498                         } else if (i == ARMREG_SP) {
4499                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4500                                 arm_strx (code, ARMREG_IP1, basereg, offset + (i * 8));
4501                         } else {
4502                                 arm_strx (code, i, basereg, offset + (i * 8));
4503                         }
4504                 }
4505         }
4506         return code;
4507 }
4508
4509 /*
4510  * emit_load_regarray:
4511  *
4512  *   Emit code to load the registers in REGS from the appropriate elements of
4513  * the register array at BASEREG+OFFSET.
4514  */
4515 static __attribute__ ((__warn_unused_result__)) guint8*
4516 emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4517 {
4518         int i;
4519
4520         for (i = 0; i < 32; ++i) {
4521                 if (regs & (1 << i)) {
4522                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4523                                 if (offset + (i * 8) < 500)
4524                                         arm_ldpx (code, i, i + 1, basereg, offset + (i * 8));
4525                                 else {
4526                                         code = emit_ldrx (code, i, basereg, offset + (i * 8));
4527                                         code = emit_ldrx (code, i + 1, basereg, offset + ((i + 1) * 8));
4528                                 }
4529                                 i++;
4530                         } else if (i == ARMREG_SP) {
4531                                 g_assert_not_reached ();
4532                         } else {
4533                                 code = emit_ldrx (code, i, basereg, offset + (i * 8));
4534                         }
4535                 }
4536         }
4537         return code;
4538 }
4539
4540 /*
4541  * emit_store_regset:
4542  *
4543  *   Emit code to store the registers in REGS into consecutive memory locations starting
4544  * at BASEREG+OFFSET.
4545  */
4546 static __attribute__ ((__warn_unused_result__)) guint8*
4547 emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4548 {
4549         int i, pos;
4550
4551         pos = 0;
4552         for (i = 0; i < 32; ++i) {
4553                 if (regs & (1 << i)) {
4554                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4555                                 arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4556                                 i++;
4557                                 pos++;
4558                         } else if (i == ARMREG_SP) {
4559                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4560                                 arm_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4561                         } else {
4562                                 arm_strx (code, i, basereg, offset + (pos * 8));
4563                         }
4564                         pos++;
4565                 }
4566         }
4567         return code;
4568 }
4569
4570 /*
4571  * emit_load_regset:
4572  *
4573  *   Emit code to load the registers in REGS from consecutive memory locations starting
4574  * at BASEREG+OFFSET.
4575  */
4576 static __attribute__ ((__warn_unused_result__)) guint8*
4577 emit_load_regset (guint8 *code, guint64 regs, int basereg, int offset)
4578 {
4579         int i, pos;
4580
4581         pos = 0;
4582         for (i = 0; i < 32; ++i) {
4583                 if (regs & (1 << i)) {
4584                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4585                                 arm_ldpx (code, i, i + 1, basereg, offset + (pos * 8));
4586                                 i++;
4587                                 pos++;
4588                         } else if (i == ARMREG_SP) {
4589                                 g_assert_not_reached ();
4590                         } else {
4591                                 arm_ldrx (code, i, basereg, offset + (pos * 8));
4592                         }
4593                         pos++;
4594                 }
4595         }
4596         return code;
4597 }
4598
4599 __attribute__ ((__warn_unused_result__)) guint8*
4600 mono_arm_emit_load_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4601 {
4602         return emit_load_regarray (code, regs, basereg, offset);
4603 }
4604
4605 __attribute__ ((__warn_unused_result__)) guint8*
4606 mono_arm_emit_store_regarray (guint8 *code, guint64 regs, int basereg, int offset)
4607 {
4608         return emit_store_regarray (code, regs, basereg, offset);
4609 }
4610
4611 __attribute__ ((__warn_unused_result__)) guint8*
4612 mono_arm_emit_store_regset (guint8 *code, guint64 regs, int basereg, int offset)
4613 {
4614         return emit_store_regset (code, regs, basereg, offset);
4615 }
4616
4617 /* Same as emit_store_regset, but emit unwind info too */
4618 /* CFA_OFFSET is the offset between the CFA and basereg */
4619 static __attribute__ ((__warn_unused_result__)) guint8*
4620 emit_store_regset_cfa (MonoCompile *cfg, guint8 *code, guint64 regs, int basereg, int offset, int cfa_offset, guint64 no_cfa_regset)
4621 {
4622         int i, j, pos, nregs;
4623         guint32 cfa_regset = regs & ~no_cfa_regset;
4624
4625         pos = 0;
4626         for (i = 0; i < 32; ++i) {
4627                 nregs = 1;
4628                 if (regs & (1 << i)) {
4629                         if ((regs & (1 << (i + 1))) && (i + 1 != ARMREG_SP)) {
4630                                 if (offset < 256) {
4631                                         arm_stpx (code, i, i + 1, basereg, offset + (pos * 8));
4632                                 } else {
4633                                         code = emit_strx (code, i, basereg, offset + (pos * 8));
4634                                         code = emit_strx (code, i + 1, basereg, offset + (pos * 8) + 8);
4635                                 }
4636                                 nregs = 2;
4637                         } else if (i == ARMREG_SP) {
4638                                 arm_movspx (code, ARMREG_IP1, ARMREG_SP);
4639                                 code = emit_strx (code, ARMREG_IP1, basereg, offset + (pos * 8));
4640                         } else {
4641                                 code = emit_strx (code, i, basereg, offset + (pos * 8));
4642                         }
4643
4644                         for (j = 0; j < nregs; ++j) {
4645                                 if (cfa_regset & (1 << (i + j)))
4646                                         mono_emit_unwind_op_offset (cfg, code, i + j, (- cfa_offset) + offset + ((pos + j) * 8));
4647                         }
4648
4649                         i += nregs - 1;
4650                         pos += nregs;
4651                 }
4652         }
4653         return code;
4654 }
4655
4656 /*
4657  * emit_setup_lmf:
4658  *
4659  *   Emit code to initialize an LMF structure at LMF_OFFSET.
4660  * Clobbers ip0/ip1.
4661  */
4662 static guint8*
4663 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
4664 {
4665         /*
4666          * The LMF should contain all the state required to be able to reconstruct the machine state
4667          * at the current point of execution. Since the LMF is only read during EH, only callee
4668          * saved etc. registers need to be saved.
4669          * FIXME: Save callee saved fp regs, JITted code doesn't use them, but native code does, and they
4670          * need to be restored during EH.
4671          */
4672
4673         /* pc */
4674         arm_adrx (code, ARMREG_LR, code);
4675         code = emit_strx (code, ARMREG_LR, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, pc));
4676         /* gregs + fp + sp */
4677         /* Don't emit unwind info for sp/fp, they are already handled in the prolog */
4678         code = emit_store_regset_cfa (cfg, code, MONO_ARCH_LMF_REGS, ARMREG_FP, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs), cfa_offset, (1 << ARMREG_FP) | (1 << ARMREG_SP));
4679
4680         return code;
4681 }
4682
4683 guint8 *
4684 mono_arch_emit_prolog (MonoCompile *cfg)
4685 {
4686         MonoMethod *method = cfg->method;
4687         MonoMethodSignature *sig;
4688         MonoBasicBlock *bb;
4689         guint8 *code;
4690         int cfa_offset, max_offset;
4691
4692         sig = mono_method_signature (method);
4693         cfg->code_size = 256 + sig->param_count * 64;
4694         code = cfg->native_code = g_malloc (cfg->code_size);
4695
4696         /* This can be unaligned */
4697         cfg->stack_offset = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
4698
4699         /*
4700          * - Setup frame
4701          */
4702         cfa_offset = 0;
4703         mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, 0);
4704
4705         /* Setup frame */
4706         if (arm_is_ldpx_imm (-cfg->stack_offset)) {
4707                 arm_stpx_pre (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, -cfg->stack_offset);
4708         } else {
4709                 /* sp -= cfg->stack_offset */
4710                 /* This clobbers ip0/ip1 */
4711                 code = emit_subx_sp_imm (code, cfg->stack_offset);
4712                 arm_stpx (code, ARMREG_FP, ARMREG_LR, ARMREG_SP, 0);
4713         }
4714         cfa_offset += cfg->stack_offset;
4715         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
4716         mono_emit_unwind_op_offset (cfg, code, ARMREG_FP, (- cfa_offset) + 0);
4717         mono_emit_unwind_op_offset (cfg, code, ARMREG_LR, (- cfa_offset) + 8);
4718         arm_movspx (code, ARMREG_FP, ARMREG_SP);
4719         mono_emit_unwind_op_def_cfa_reg (cfg, code, ARMREG_FP);
4720         if (cfg->param_area) {
4721                 /* The param area is below the frame pointer */
4722                 code = emit_subx_sp_imm (code, cfg->param_area);
4723         }
4724
4725         if (cfg->method->save_lmf) {
4726                 code = emit_setup_lmf (cfg, code, cfg->lmf_var->inst_offset, cfa_offset);
4727         } else {
4728                 /* Save gregs */
4729                 code = emit_store_regset_cfa (cfg, code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset, cfa_offset, 0);
4730         }
4731
4732         /* Setup args reg */
4733         if (cfg->arch.args_reg) {
4734                 /* The register was already saved above */
4735                 code = emit_addx_imm (code, cfg->arch.args_reg, ARMREG_FP, cfg->stack_offset);
4736         }
4737
4738         /* Save return area addr received in R8 */
4739         if (cfg->vret_addr) {
4740                 MonoInst *ins = cfg->vret_addr;
4741
4742                 g_assert (ins->opcode == OP_REGOFFSET);
4743                 code = emit_strx (code, ARMREG_R8, ins->inst_basereg, ins->inst_offset);
4744         }
4745
4746         /* Save mrgctx received in MONO_ARCH_RGCTX_REG */
4747         if (cfg->rgctx_var) {
4748                 MonoInst *ins = cfg->rgctx_var;
4749
4750                 g_assert (ins->opcode == OP_REGOFFSET);
4751
4752                 code = emit_strx (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ins->inst_offset);
4753         }
4754
4755         /*
4756          * Move arguments to their registers/stack locations.
4757          */
4758         code = emit_move_args (cfg, code);
4759
4760         /* Initialize seq_point_info_var */
4761         if (cfg->arch.seq_point_info_var) {
4762                 MonoInst *ins = cfg->arch.seq_point_info_var;
4763
4764                 /* Initialize the variable from a GOT slot */
4765                 code = emit_aotconst (cfg, code, ARMREG_IP0, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
4766                 g_assert (ins->opcode == OP_REGOFFSET);
4767                 code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4768
4769                 /* Initialize ss_tramp_var */
4770                 ins = cfg->arch.ss_tramp_var;
4771                 g_assert (ins->opcode == OP_REGOFFSET);
4772
4773                 code = emit_ldrx (code, ARMREG_IP1, ARMREG_IP0, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr));
4774                 code = emit_strx (code, ARMREG_IP1, ins->inst_basereg, ins->inst_offset);
4775         } else {
4776                 MonoInst *ins;
4777
4778                 if (cfg->arch.ss_tramp_var) {
4779                         /* Initialize ss_tramp_var */
4780                         ins = cfg->arch.ss_tramp_var;
4781                         g_assert (ins->opcode == OP_REGOFFSET);
4782
4783                         code = emit_imm64 (code, ARMREG_IP0, (guint64)&ss_trampoline);
4784                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4785                 }
4786
4787                 if (cfg->arch.bp_tramp_var) {
4788                         /* Initialize bp_tramp_var */
4789                         ins = cfg->arch.bp_tramp_var;
4790                         g_assert (ins->opcode == OP_REGOFFSET);
4791
4792                         code = emit_imm64 (code, ARMREG_IP0, (guint64)bp_trampoline);
4793                         code = emit_strx (code, ARMREG_IP0, ins->inst_basereg, ins->inst_offset);
4794                 }
4795         }
4796
4797         max_offset = 0;
4798         if (cfg->opt & MONO_OPT_BRANCH) {
4799                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
4800                         MonoInst *ins;
4801                         bb->max_offset = max_offset;
4802
4803                         MONO_BB_FOR_EACH_INS (bb, ins) {
4804                                 max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
4805                         }
4806                 }
4807         }
4808         if (max_offset > 0x3ffff * 4)
4809                 cfg->arch.cond_branch_islands = TRUE;
4810
4811         return code;
4812 }
4813
4814 static guint8*
4815 realloc_code (MonoCompile *cfg, int size)
4816 {
4817         while (cfg->code_len + size > (cfg->code_size - 16)) {
4818                 cfg->code_size *= 2;
4819                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
4820                 cfg->stat_code_reallocs++;
4821         }
4822         return cfg->native_code + cfg->code_len;
4823 }
4824
4825 void
4826 mono_arch_emit_epilog (MonoCompile *cfg)
4827 {
4828         CallInfo *cinfo;
4829         int max_epilog_size;
4830         guint8 *code;
4831         int i;
4832
4833         max_epilog_size = 16 + 20*4;
4834         code = realloc_code (cfg, max_epilog_size);
4835
4836         if (cfg->method->save_lmf) {
4837                 code = mono_arm_emit_load_regarray (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->lmf_var->inst_offset + MONO_STRUCT_OFFSET (MonoLMF, gregs) - (MONO_ARCH_FIRST_LMF_REG * 8));
4838         } else {
4839                 /* Restore gregs */
4840                 code = emit_load_regset (code, MONO_ARCH_CALLEE_SAVED_REGS & cfg->used_int_regs, ARMREG_FP, cfg->arch.saved_gregs_offset);
4841         }
4842
4843         /* Load returned vtypes into registers if needed */
4844         cinfo = cfg->arch.cinfo;
4845         switch (cinfo->ret.storage) {
4846         case ArgVtypeInIRegs: {
4847                 MonoInst *ins = cfg->ret;
4848
4849                 for (i = 0; i < cinfo->ret.nregs; ++i)
4850                         code = emit_ldrx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + (i * 8));
4851                 break;
4852         }
4853         case ArgHFA: {
4854                 MonoInst *ins = cfg->ret;
4855
4856                 for (i = 0; i < cinfo->ret.nregs; ++i) {
4857                         if (cinfo->ret.esize == 4)
4858                                 code = emit_ldrfpw (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4859                         else
4860                                 code = emit_ldrfpx (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + cinfo->ret.foffsets [i]);
4861                 }
4862                 break;
4863         }
4864         default:
4865                 break;
4866         }
4867
4868         /* Destroy frame */
4869         code = mono_arm_emit_destroy_frame (code, cfg->stack_offset, ((1 << ARMREG_IP0) | (1 << ARMREG_IP1)));
4870
4871         arm_retx (code, ARMREG_LR);
4872
4873         g_assert (code - (cfg->native_code + cfg->code_len) < max_epilog_size);
4874
4875         cfg->code_len = code - cfg->native_code;
4876 }
4877
4878 void
4879 mono_arch_emit_exceptions (MonoCompile *cfg)
4880 {
4881         MonoJumpInfo *ji;
4882         MonoClass *exc_class;
4883         guint8 *code, *ip;
4884         guint8* exc_throw_pos [MONO_EXC_INTRINS_NUM];
4885         guint8 exc_throw_found [MONO_EXC_INTRINS_NUM];
4886         int i, id, size = 0;
4887
4888         for (i = 0; i < MONO_EXC_INTRINS_NUM; i++) {
4889                 exc_throw_pos [i] = NULL;
4890                 exc_throw_found [i] = 0;
4891         }
4892
4893         for (ji = cfg->patch_info; ji; ji = ji->next) {
4894                 if (ji->type == MONO_PATCH_INFO_EXC) {
4895                         i = mini_exception_id_by_name (ji->data.target);
4896                         if (!exc_throw_found [i]) {
4897                                 size += 32;
4898                                 exc_throw_found [i] = TRUE;
4899                         }
4900                 }
4901         }
4902
4903         code = realloc_code (cfg, size);
4904
4905         /* Emit code to raise corlib exceptions */
4906         for (ji = cfg->patch_info; ji; ji = ji->next) {
4907                 if (ji->type != MONO_PATCH_INFO_EXC)
4908                         continue;
4909
4910                 ip = cfg->native_code + ji->ip.i;
4911
4912                 id = mini_exception_id_by_name (ji->data.target);
4913
4914                 if (exc_throw_pos [id]) {
4915                         /* ip points to the bcc () in OP_COND_EXC_... */
4916                         arm_patch_rel (ip, exc_throw_pos [id], ji->relocation);
4917                         ji->type = MONO_PATCH_INFO_NONE;
4918                         continue;
4919                 }
4920
4921                 exc_throw_pos [id] = code;
4922                 arm_patch_rel (ip, code, ji->relocation);
4923
4924                 /* We are being branched to from the code generated by emit_cond_exc (), the pc is in ip1 */
4925
4926                 /* r0 = type token */
4927                 exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", ji->data.name);
4928                 code = emit_imm (code, ARMREG_R0, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
4929                 /* r1 = throw ip */
4930                 arm_movx (code, ARMREG_R1, ARMREG_IP1);
4931                 /* Branch to the corlib exception throwing trampoline */
4932                 ji->ip.i = code - cfg->native_code;
4933                 ji->type = MONO_PATCH_INFO_INTERNAL_METHOD;
4934                 ji->data.name = "mono_arch_throw_corlib_exception";
4935                 ji->relocation = MONO_R_ARM64_BL;
4936                 arm_bl (code, 0);
4937                 cfg->thunk_area += THUNK_SIZE;
4938         }
4939
4940         cfg->code_len = code - cfg->native_code;
4941
4942         g_assert (cfg->code_len < cfg->code_size);
4943 }
4944
4945 MonoInst*
4946 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
4947 {
4948         return NULL;
4949 }
4950
4951 gboolean
4952 mono_arch_print_tree (MonoInst *tree, int arity)
4953 {
4954         return FALSE;
4955 }
4956
4957 guint32
4958 mono_arch_get_patch_offset (guint8 *code)
4959 {
4960         return 0;
4961 }
4962
4963 gpointer
4964 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
4965                                                                 gpointer fail_tramp)
4966 {
4967         int i, buf_len, imt_reg;
4968         guint8 *buf, *code;
4969
4970 #if DEBUG_IMT
4971         printf ("building IMT trampoline for class %s %s entries %d code size %d code at %p end %p vtable %p\n", vtable->klass->name_space, vtable->klass->name, count, size, start, ((guint8*)start) + size, vtable);
4972         for (i = 0; i < count; ++i) {
4973                 MonoIMTCheckItem *item = imt_entries [i];
4974                 printf ("method %d (%p) %s vtable slot %p is_equals %d chunk size %d\n", i, item->key, item->key->name, &vtable->vtable [item->value.vtable_slot], item->is_equals, item->chunk_size);
4975         }
4976 #endif
4977
4978         buf_len = 0;
4979         for (i = 0; i < count; ++i) {
4980                 MonoIMTCheckItem *item = imt_entries [i];
4981                 if (item->is_equals) {
4982                         gboolean fail_case = !item->check_target_idx && fail_tramp;
4983
4984                         if (item->check_target_idx || fail_case) {
4985                                 if (!item->compare_done || fail_case) {
4986                                         buf_len += 4 * 4 + 4;
4987                                 }
4988                                 buf_len += 4;
4989                                 if (item->has_target_code) {
4990                                         buf_len += 5 * 4;
4991                                 } else {
4992                                         buf_len += 6 * 4;
4993                                 }
4994                                 if (fail_case) {
4995                                         buf_len += 5 * 4;
4996                                 }
4997                         } else {
4998                                 buf_len += 6 * 4;
4999                         }
5000                 } else {
5001                         buf_len += 6 * 4;
5002                 }
5003         }
5004
5005         if (fail_tramp)
5006                 buf = mono_method_alloc_generic_virtual_trampoline (domain, buf_len);
5007         else
5008                 buf = mono_domain_code_reserve (domain, buf_len);
5009         code = buf;
5010
5011         /*
5012          * We are called by JITted code, which passes in the IMT argument in
5013          * MONO_ARCH_RGCTX_REG (r27). We need to preserve all caller saved regs
5014          * except ip0/ip1.
5015          */
5016         imt_reg = MONO_ARCH_RGCTX_REG;
5017         for (i = 0; i < count; ++i) {
5018                 MonoIMTCheckItem *item = imt_entries [i];
5019
5020                 item->code_target = code;
5021
5022                 if (item->is_equals) {
5023                         /*
5024                          * Check the imt argument against item->key, if equals, jump to either
5025                          * item->value.target_code or to vtable [item->value.vtable_slot].
5026                          * If fail_tramp is set, jump to it if not-equals.
5027                          */
5028                         gboolean fail_case = !item->check_target_idx && fail_tramp;
5029
5030                         if (item->check_target_idx || fail_case) {
5031                                 /* Compare imt_reg with item->key */
5032                                 if (!item->compare_done || fail_case) {
5033                                         // FIXME: Optimize this
5034                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
5035                                         arm_cmpx (code, imt_reg, ARMREG_IP0);
5036                                 }
5037                                 item->jmp_code = code;
5038                                 arm_bcc (code, ARMCOND_NE, 0);
5039                                 /* Jump to target if equals */
5040                                 if (item->has_target_code) {
5041                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->value.target_code);
5042                                         arm_brx (code, ARMREG_IP0);
5043                                 } else {
5044                                         guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
5045
5046                                         code = emit_imm64 (code, ARMREG_IP0, imm);
5047                                         arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5048                                         arm_brx (code, ARMREG_IP0);
5049                                 }
5050
5051                                 if (fail_case) {
5052                                         arm_patch_rel (item->jmp_code, code, MONO_R_ARM64_BCC);
5053                                         item->jmp_code = NULL;
5054                                         code = emit_imm64 (code, ARMREG_IP0, (guint64)fail_tramp);
5055                                         arm_brx (code, ARMREG_IP0);
5056                                 }
5057                         } else {
5058                                 guint64 imm = (guint64)&(vtable->vtable [item->value.vtable_slot]);
5059
5060                                 code = emit_imm64 (code, ARMREG_IP0, imm);
5061                                 arm_ldrx (code, ARMREG_IP0, ARMREG_IP0, 0);
5062                                 arm_brx (code, ARMREG_IP0);
5063                         }
5064                 } else {
5065                         code = emit_imm64 (code, ARMREG_IP0, (guint64)item->key);
5066                         arm_cmpx (code, imt_reg, ARMREG_IP0);
5067                         item->jmp_code = code;
5068                         arm_bcc (code, ARMCOND_HS, 0);
5069                 }
5070         }
5071         /* Patch the branches */
5072         for (i = 0; i < count; ++i) {
5073                 MonoIMTCheckItem *item = imt_entries [i];
5074                 if (item->jmp_code && item->check_target_idx)
5075                         arm_patch_rel (item->jmp_code, imt_entries [item->check_target_idx]->code_target, MONO_R_ARM64_BCC);
5076         }
5077
5078         g_assert ((code - buf) < buf_len);
5079
5080         mono_arch_flush_icache (buf, code - buf);
5081
5082         return buf;
5083 }
5084
5085 GSList *
5086 mono_arch_get_trampolines (gboolean aot)
5087 {
5088         return mono_arm_get_exception_trampolines (aot);
5089 }
5090
5091 #else /* DISABLE_JIT */
5092
5093 gpointer
5094 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5095                                                                 gpointer fail_tramp)
5096 {
5097         g_assert_not_reached ();
5098         return NULL;
5099 }
5100
5101 #endif /* !DISABLE_JIT */
5102
5103 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
5104
5105 void
5106 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
5107 {
5108         guint8 *code = ip;
5109         guint32 native_offset = ip - (guint8*)ji->code_start;
5110
5111         if (ji->from_aot) {
5112                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5113
5114                 g_assert (native_offset % 4 == 0);
5115                 g_assert (info->bp_addrs [native_offset / 4] == 0);
5116                 info->bp_addrs [native_offset / 4] = mini_get_breakpoint_trampoline ();
5117         } else {
5118                 /* ip points to an ldrx */
5119                 code += 4;
5120                 arm_blrx (code, ARMREG_IP0);
5121                 mono_arch_flush_icache (ip, code - ip);
5122         }
5123 }
5124
5125 void
5126 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
5127 {
5128         guint8 *code = ip;
5129
5130         if (ji->from_aot) {
5131                 guint32 native_offset = ip - (guint8*)ji->code_start;
5132                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
5133
5134                 g_assert (native_offset % 4 == 0);
5135                 info->bp_addrs [native_offset / 4] = NULL;
5136         } else {
5137                 /* ip points to an ldrx */
5138                 code += 4;
5139                 arm_nop (code);
5140                 mono_arch_flush_icache (ip, code - ip);
5141         }
5142 }
5143
5144 void
5145 mono_arch_start_single_stepping (void)
5146 {
5147         ss_trampoline = mini_get_single_step_trampoline ();
5148 }
5149
5150 void
5151 mono_arch_stop_single_stepping (void)
5152 {
5153         ss_trampoline = NULL;
5154 }
5155
5156 gboolean
5157 mono_arch_is_single_step_event (void *info, void *sigctx)
5158 {
5159         /* We use soft breakpoints on arm64 */
5160         return FALSE;
5161 }
5162
5163 gboolean
5164 mono_arch_is_breakpoint_event (void *info, void *sigctx)
5165 {
5166         /* We use soft breakpoints on arm64 */
5167         return FALSE;
5168 }
5169
5170 void
5171 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
5172 {
5173         g_assert_not_reached ();
5174 }
5175
5176 void
5177 mono_arch_skip_single_step (MonoContext *ctx)
5178 {
5179         g_assert_not_reached ();
5180 }
5181
5182 gpointer
5183 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
5184 {
5185         SeqPointInfo *info;
5186         MonoJitInfo *ji;
5187
5188         // FIXME: Add a free function
5189
5190         mono_domain_lock (domain);
5191         info = g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
5192                                                                 code);
5193         mono_domain_unlock (domain);
5194
5195         if (!info) {
5196                 ji = mono_jit_info_table_find (domain, (char*)code);
5197                 g_assert (ji);
5198
5199                 info = g_malloc0 (sizeof (SeqPointInfo) + (ji->code_size / 4) * sizeof(guint8*));
5200
5201                 info->ss_tramp_addr = &ss_trampoline;
5202
5203                 mono_domain_lock (domain);
5204                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
5205                                                          code, info);
5206                 mono_domain_unlock (domain);
5207         }
5208
5209         return info;
5210 }
5211
5212 void
5213 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
5214 {
5215         ext->lmf.previous_lmf = prev_lmf;
5216         /* Mark that this is a MonoLMFExt */
5217         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
5218         ext->lmf.gregs [MONO_ARCH_LMF_REG_SP] = (gssize)ext;
5219 }
5220
5221 #endif /* MONO_ARCH_SOFT_DEBUG_SUPPORTED */
5222
5223 gboolean
5224 mono_arch_opcode_supported (int opcode)
5225 {
5226         switch (opcode) {
5227         case OP_ATOMIC_ADD_I4:
5228         case OP_ATOMIC_ADD_I8:
5229         case OP_ATOMIC_EXCHANGE_I4:
5230         case OP_ATOMIC_EXCHANGE_I8:
5231         case OP_ATOMIC_CAS_I4:
5232         case OP_ATOMIC_CAS_I8:
5233         case OP_ATOMIC_LOAD_I1:
5234         case OP_ATOMIC_LOAD_I2:
5235         case OP_ATOMIC_LOAD_I4:
5236         case OP_ATOMIC_LOAD_I8:
5237         case OP_ATOMIC_LOAD_U1:
5238         case OP_ATOMIC_LOAD_U2:
5239         case OP_ATOMIC_LOAD_U4:
5240         case OP_ATOMIC_LOAD_U8:
5241         case OP_ATOMIC_LOAD_R4:
5242         case OP_ATOMIC_LOAD_R8:
5243         case OP_ATOMIC_STORE_I1:
5244         case OP_ATOMIC_STORE_I2:
5245         case OP_ATOMIC_STORE_I4:
5246         case OP_ATOMIC_STORE_I8:
5247         case OP_ATOMIC_STORE_U1:
5248         case OP_ATOMIC_STORE_U2:
5249         case OP_ATOMIC_STORE_U4:
5250         case OP_ATOMIC_STORE_U8:
5251         case OP_ATOMIC_STORE_R4:
5252         case OP_ATOMIC_STORE_R8:
5253                 return TRUE;
5254         default:
5255                 return FALSE;
5256         }
5257 }
5258
5259 CallInfo*
5260 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
5261 {
5262         return get_call_info (mp, sig);
5263 }
5264
5265 gpointer
5266 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
5267 {
5268         gpointer *lr_loc;
5269         char *old_value;
5270         char *bp;
5271
5272         /*Load the spvar*/
5273         bp = MONO_CONTEXT_GET_BP (ctx);
5274         lr_loc = (gpointer*)(bp + clause->exvar_offset);
5275
5276         old_value = *lr_loc;
5277         if ((char*)old_value < (char*)ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
5278                 return old_value;
5279
5280         *lr_loc = new_value;
5281
5282         return old_value;
5283 }