mono/mini/mini-arm.c

   1 /*
   2  * mini-arm.c: ARM backend for the Mono code generator
   3  *
   4  * Authors:
   5  *   Paolo Molaro (lupus@ximian.com)
   6  *   Dietmar Maurer (dietmar@ximian.com)
   7  *
   8  * (C) 2003 Ximian, Inc.
   9  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  10  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  11  */
  12 #include "mini.h"
  13 #include <string.h>
  14
  15 #include <mono/metadata/appdomain.h>
  16 #include <mono/metadata/debug-helpers.h>
  17 #include <mono/utils/mono-mmap.h>
  18
  19 #include "mini-arm.h"
  20 #include "cpu-arm.h"
  21 #include "trace.h"
  22 #include "ir-emit.h"
  23 #include "debugger-agent.h"
  24 #include "mini-gc.h"
  25 #include "mono/arch/arm/arm-fpa-codegen.h"
  26 #include "mono/arch/arm/arm-vfp-codegen.h"
  27
  28 #if defined(__ARM_EABI__) && defined(__linux__) && !defined(PLATFORM_ANDROID)
  29 #define HAVE_AEABI_READ_TP 1
  30 #endif
  31
  32 #ifdef ARM_FPU_FPA
  33 #define IS_FPA 1
  34 #else
  35 #define IS_FPA 0
  36 #endif
  37
  38 #ifdef ARM_FPU_VFP
  39 #define IS_VFP 1
  40 #else
  41 #define IS_VFP 0
  42 #endif
  43
  44 #ifdef MONO_ARCH_SOFT_FLOAT
  45 #define IS_SOFT_FLOAT 1
  46 #else
  47 #define IS_SOFT_FLOAT 0
  48 #endif
  49
  50 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  51
  52 static gint lmf_tls_offset = -1;
  53 static gint lmf_addr_tls_offset = -1;
  54
  55 /* This mutex protects architecture specific caches */
  56 #define mono_mini_arch_lock() EnterCriticalSection (&mini_arch_mutex)
  57 #define mono_mini_arch_unlock() LeaveCriticalSection (&mini_arch_mutex)
  58 static CRITICAL_SECTION mini_arch_mutex;
  59
  60 static int v5_supported = 0;
  61 static int v6_supported = 0;
  62 static int v7_supported = 0;
  63 static int thumb_supported = 0;
  64 /*
  65  * Whenever to use the ARM EABI
  66  */
  67 static int eabi_supported = 0;
  68
  69 /*
  70  * Whenever we are on arm/darwin aka the iphone.
  71  */
  72 static int darwin = 0;
  73 /*
  74  * Whenever to use the iphone ABI extensions:
  75  * http://developer.apple.com/library/ios/documentation/Xcode/Conceptual/iPhoneOSABIReference/index.html
  76  * Basically, r7 is used as a frame pointer and it should point to the saved r7 + lr.
  77  * This is required for debugging/profiling tools to work, but it has some overhead so it should
  78  * only be turned on in debug builds.
  79  */
  80 static int iphone_abi = 0;
  81
  82 /*
  83  * The FPU we are generating code for. This is NOT runtime configurable right now,
  84  * since some things like MONO_ARCH_CALLEE_FREGS still depend on defines.
  85  */
  86 static MonoArmFPU arm_fpu;
  87
  88 static int i8_align;
  89
  90 static volatile int ss_trigger_var = 0;
  91
  92 static gpointer single_step_func_wrapper;
  93 static gpointer breakpoint_func_wrapper;
  94
  95 /*
  96  * The code generated for sequence points reads from this location, which is
  97  * made read-only when single stepping is enabled.
  98  */
  99 static gpointer ss_trigger_page;
 100
 101 /* Enabled breakpoints read from this trigger page */
 102 static gpointer bp_trigger_page;
 103
 104 /* Structure used by the sequence points in AOTed code */
 105 typedef struct {
 106         gpointer ss_trigger_page;
 107         gpointer bp_trigger_page;
 108         guint8* bp_addrs [MONO_ZERO_LEN_ARRAY];
 109 } SeqPointInfo;
 110
 111 /*
 112  * TODO:
 113  * floating point support: on ARM it is a mess, there are at least 3
 114  * different setups, each of which binary incompat with the other.
 115  * 1) FPA: old and ugly, but unfortunately what current distros use
 116  *    the double binary format has the two words swapped. 8 double registers.
 117  *    Implemented usually by kernel emulation.
 118  * 2) softfloat: the compiler emulates all the fp ops. Usually uses the
 119  *    ugly swapped double format (I guess a softfloat-vfp exists, too, though).
 120  * 3) VFP: the new and actually sensible and useful FP support. Implemented
 121  *    in HW or kernel-emulated, requires new tools. I think this is what symbian uses.
 122  *
 123  * The plan is to write the FPA support first. softfloat can be tested in a chroot.
 124  */
 125 int mono_exc_esp_offset = 0;
 126
 127 #define arm_is_imm12(v) ((v) > -4096 && (v) < 4096)
 128 #define arm_is_imm8(v) ((v) > -256 && (v) < 256)
 129 #define arm_is_fpimm8(v) ((v) >= -1020 && (v) <= 1020)
 130
 131 #define LDR_MASK ((0xf << ARMCOND_SHIFT) | (3 << 26) | (1 << 22) | (1 << 20) | (15 << 12))
 132 #define LDR_PC_VAL ((ARMCOND_AL << ARMCOND_SHIFT) | (1 << 26) | (0 << 22) | (1 << 20) | (15 << 12))
 133 #define IS_LDR_PC(val) (((val) & LDR_MASK) == LDR_PC_VAL)
 134
 135 #define ADD_LR_PC_4 ((ARMCOND_AL << ARMCOND_SHIFT) | (1 << 25) | (1 << 23) | (ARMREG_PC << 16) | (ARMREG_LR << 12) | 4)
 136 #define MOV_LR_PC ((ARMCOND_AL << ARMCOND_SHIFT) | (1 << 24) | (0xa << 20) |  (ARMREG_LR << 12) | ARMREG_PC)
 137 #define DEBUG_IMT 0
 138
 139 /* A variant of ARM_LDR_IMM which can handle large offsets */
 140 #define ARM_LDR_IMM_GENERAL(code, dreg, basereg, offset, scratch_reg) do { \
 141         if (arm_is_imm12 ((offset))) { \
 142                 ARM_LDR_IMM (code, (dreg), (basereg), (offset));        \
 143         } else {                                                                                                \
 144                 g_assert ((scratch_reg) != (basereg));                                     \
 145                 code = mono_arm_emit_load_imm (code, (scratch_reg), (offset));  \
 146                 ARM_LDR_REG_REG (code, (dreg), (basereg), (scratch_reg));               \
 147         }                                                                                                                                       \
 148         } while (0)
 149
 150 #define ARM_STR_IMM_GENERAL(code, dreg, basereg, offset, scratch_reg) do {      \
 151         if (arm_is_imm12 ((offset))) { \
 152                 ARM_STR_IMM (code, (dreg), (basereg), (offset));        \
 153         } else {                                                                                                \
 154                 g_assert ((scratch_reg) != (basereg));                                     \
 155                 code = mono_arm_emit_load_imm (code, (scratch_reg), (offset));  \
 156                 ARM_STR_REG_REG (code, (dreg), (basereg), (scratch_reg));               \
 157         }                                                                                                                                       \
 158         } while (0)
 159
 160 static void mono_arch_compute_omit_fp (MonoCompile *cfg);
 161
 162 const char*
 163 mono_arch_regname (int reg)
 164 {
 165         static const char * rnames[] = {
 166                 "arm_r0", "arm_r1", "arm_r2", "arm_r3", "arm_v1",
 167                 "arm_v2", "arm_v3", "arm_v4", "arm_v5", "arm_v6",
 168                 "arm_v7", "arm_fp", "arm_ip", "arm_sp", "arm_lr",
 169                 "arm_pc"
 170         };
 171         if (reg >= 0 && reg < 16)
 172                 return rnames [reg];
 173         return "unknown";
 174 }
 175
 176 const char*
 177 mono_arch_fregname (int reg)
 178 {
 179         static const char * rnames[] = {
 180                 "arm_f0", "arm_f1", "arm_f2", "arm_f3", "arm_f4",
 181                 "arm_f5", "arm_f6", "arm_f7", "arm_f8", "arm_f9",
 182                 "arm_f10", "arm_f11", "arm_f12", "arm_f13", "arm_f14",
 183                 "arm_f15", "arm_f16", "arm_f17", "arm_f18", "arm_f19",
 184                 "arm_f20", "arm_f21", "arm_f22", "arm_f23", "arm_f24",
 185                 "arm_f25", "arm_f26", "arm_f27", "arm_f28", "arm_f29",
 186                 "arm_f30", "arm_f31"
 187         };
 188         if (reg >= 0 && reg < 32)
 189                 return rnames [reg];
 190         return "unknown";
 191 }
 192
 193 #ifndef DISABLE_JIT
 194
 195 static guint8*
 196 emit_big_add (guint8 *code, int dreg, int sreg, int imm)
 197 {
 198         int imm8, rot_amount;
 199         if ((imm8 = mono_arm_is_rotated_imm8 (imm, &rot_amount)) >= 0) {
 200                 ARM_ADD_REG_IMM (code, dreg, sreg, imm8, rot_amount);
 201                 return code;
 202         }
 203         g_assert (dreg != sreg);
 204         code = mono_arm_emit_load_imm (code, dreg, imm);
 205         ARM_ADD_REG_REG (code, dreg, dreg, sreg);
 206         return code;
 207 }
 208
 209 static guint8*
 210 emit_memcpy (guint8 *code, int size, int dreg, int doffset, int sreg, int soffset)
 211 {
 212         /* we can use r0-r3, since this is called only for incoming args on the stack */
 213         if (size > sizeof (gpointer) * 4) {
 214                 guint8 *start_loop;
 215                 code = emit_big_add (code, ARMREG_R0, sreg, soffset);
 216                 code = emit_big_add (code, ARMREG_R1, dreg, doffset);
 217                 start_loop = code = mono_arm_emit_load_imm (code, ARMREG_R2, size);
 218                 ARM_LDR_IMM (code, ARMREG_R3, ARMREG_R0, 0);
 219                 ARM_STR_IMM (code, ARMREG_R3, ARMREG_R1, 0);
 220                 ARM_ADD_REG_IMM8 (code, ARMREG_R0, ARMREG_R0, 4);
 221                 ARM_ADD_REG_IMM8 (code, ARMREG_R1, ARMREG_R1, 4);
 222                 ARM_SUBS_REG_IMM8 (code, ARMREG_R2, ARMREG_R2, 4);
 223                 ARM_B_COND (code, ARMCOND_NE, 0);
 224                 arm_patch (code - 4, start_loop);
 225                 return code;
 226         }
 227         if (arm_is_imm12 (doffset) && arm_is_imm12 (doffset + size) &&
 228                         arm_is_imm12 (soffset) && arm_is_imm12 (soffset + size)) {
 229                 while (size >= 4) {
 230                         ARM_LDR_IMM (code, ARMREG_LR, sreg, soffset);
 231                         ARM_STR_IMM (code, ARMREG_LR, dreg, doffset);
 232                         doffset += 4;
 233                         soffset += 4;
 234                         size -= 4;
 235                 }
 236         } else if (size) {
 237                 code = emit_big_add (code, ARMREG_R0, sreg, soffset);
 238                 code = emit_big_add (code, ARMREG_R1, dreg, doffset);
 239                 doffset = soffset = 0;
 240                 while (size >= 4) {
 241                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_R0, soffset);
 242                         ARM_STR_IMM (code, ARMREG_LR, ARMREG_R1, doffset);
 243                         doffset += 4;
 244                         soffset += 4;
 245                         size -= 4;
 246                 }
 247         }
 248         g_assert (size == 0);
 249         return code;
 250 }
 251
 252 static guint8*
 253 emit_call_reg (guint8 *code, int reg)
 254 {
 255         if (v5_supported) {
 256                 ARM_BLX_REG (code, reg);
 257         } else {
 258                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
 259                 if (thumb_supported)
 260                         ARM_BX (code, reg);
 261                 else
 262                         ARM_MOV_REG_REG (code, ARMREG_PC, reg);
 263         }
 264         return code;
 265 }
 266
 267 static guint8*
 268 emit_call_seq (MonoCompile *cfg, guint8 *code)
 269 {
 270         if (cfg->method->dynamic) {
 271                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
 272                 ARM_B (code, 0);
 273                 *(gpointer*)code = NULL;
 274                 code += 4;
 275                 code = emit_call_reg (code, ARMREG_IP);
 276         } else {
 277                 ARM_BL (code, 0);
 278         }
 279         return code;
 280 }
 281
 282 static guint8*
 283 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
 284 {
 285         switch (ins->opcode) {
 286         case OP_FCALL:
 287         case OP_FCALL_REG:
 288         case OP_FCALL_MEMBASE:
 289                 if (IS_FPA) {
 290                         if (ins->dreg != ARM_FPA_F0)
 291                                 ARM_FPA_MVFD (code, ins->dreg, ARM_FPA_F0);
 292                 } else if (IS_VFP) {
 293                         if (((MonoCallInst*)ins)->signature->ret->type == MONO_TYPE_R4) {
 294                                 ARM_FMSR (code, ins->dreg, ARMREG_R0);
 295                                 ARM_CVTS (code, ins->dreg, ins->dreg);
 296                         } else {
 297                                 ARM_FMDRR (code, ARMREG_R0, ARMREG_R1, ins->dreg);
 298                         }
 299                 }
 300                 break;
 301         }
 302
 303         return code;
 304 }
 305
 306 /*
 307  * emit_save_lmf:
 308  *
 309  *   Emit code to push an LMF structure on the LMF stack.
 310  * On arm, this is intermixed with the initialization of other fields of the structure.
 311  */
 312 static guint8*
 313 emit_save_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset)
 314 {
 315         gboolean get_lmf_fast = FALSE;
 316         int i;
 317
 318 #ifdef HAVE_AEABI_READ_TP
 319         gint32 lmf_addr_tls_offset = mono_get_lmf_addr_tls_offset ();
 320
 321         if (lmf_addr_tls_offset != -1) {
 322                 get_lmf_fast = TRUE;
 323
 324                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
 325                                                          (gpointer)"__aeabi_read_tp");
 326                 code = emit_call_seq (cfg, code);
 327
 328                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_R0, lmf_addr_tls_offset);
 329                 get_lmf_fast = TRUE;
 330         }
 331 #endif
 332         if (!get_lmf_fast) {
 333                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
 334                                                                  (gpointer)"mono_get_lmf_addr");
 335                 code = emit_call_seq (cfg, code);
 336         }
 337         /* we build the MonoLMF structure on the stack - see mini-arm.h */
 338         /* lmf_offset is the offset from the previous stack pointer,
 339          * alloc_size is the total stack space allocated, so the offset
 340          * of MonoLMF from the current stack ptr is alloc_size - lmf_offset.
 341          * The pointer to the struct is put in r1 (new_lmf).
 342          * ip is used as scratch
 343          * The callee-saved registers are already in the MonoLMF structure
 344          */
 345         code = emit_big_add (code, ARMREG_R1, ARMREG_SP, lmf_offset);
 346         /* r0 is the result from mono_get_lmf_addr () */
 347         ARM_STR_IMM (code, ARMREG_R0, ARMREG_R1, G_STRUCT_OFFSET (MonoLMF, lmf_addr));
 348         /* new_lmf->previous_lmf = *lmf_addr */
 349         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, G_STRUCT_OFFSET (MonoLMF, previous_lmf));
 350         ARM_STR_IMM (code, ARMREG_IP, ARMREG_R1, G_STRUCT_OFFSET (MonoLMF, previous_lmf));
 351         /* *(lmf_addr) = r1 */
 352         ARM_STR_IMM (code, ARMREG_R1, ARMREG_R0, G_STRUCT_OFFSET (MonoLMF, previous_lmf));
 353         /* Skip method (only needed for trampoline LMF frames) */
 354         ARM_STR_IMM (code, ARMREG_SP, ARMREG_R1, G_STRUCT_OFFSET (MonoLMF, sp));
 355         ARM_STR_IMM (code, ARMREG_FP, ARMREG_R1, G_STRUCT_OFFSET (MonoLMF, fp));
 356         /* save the current IP */
 357         ARM_MOV_REG_REG (code, ARMREG_IP, ARMREG_PC);
 358         ARM_STR_IMM (code, ARMREG_IP, ARMREG_R1, G_STRUCT_OFFSET (MonoLMF, ip));
 359
 360         for (i = 0; i < sizeof (MonoLMF); i += sizeof (mgreg_t))
 361                 mini_gc_set_slot_type_from_fp (cfg, lmf_offset + i, SLOT_NOREF);
 362
 363         return code;
 364 }
 365
 366 /*
 367  * emit_save_lmf:
 368  *
 369  *   Emit code to pop an LMF structure from the LMF stack.
 370  */
 371 static guint8*
 372 emit_restore_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset)
 373 {
 374         int basereg, offset;
 375
 376         if (lmf_offset < 32) {
 377                 basereg = cfg->frame_reg;
 378                 offset = lmf_offset;
 379         } else {
 380                 basereg = ARMREG_R2;
 381                 offset = 0;
 382                 code = emit_big_add (code, ARMREG_R2, cfg->frame_reg, lmf_offset);
 383         }
 384
 385         /* ip = previous_lmf */
 386         ARM_LDR_IMM (code, ARMREG_IP, basereg, offset + G_STRUCT_OFFSET (MonoLMF, previous_lmf));
 387         /* lr = lmf_addr */
 388         ARM_LDR_IMM (code, ARMREG_LR, basereg, offset + G_STRUCT_OFFSET (MonoLMF, lmf_addr));
 389         /* *(lmf_addr) = previous_lmf */
 390         ARM_STR_IMM (code, ARMREG_IP, ARMREG_LR, G_STRUCT_OFFSET (MonoLMF, previous_lmf));
 391
 392         return code;
 393 }
 394
 395 #endif /* #ifndef DISABLE_JIT */
 396
 397 /*
 398  * mono_arch_get_argument_info:
 399  * @csig:  a method signature
 400  * @param_count: the number of parameters to consider
 401  * @arg_info: an array to store the result infos
 402  *
 403  * Gathers information on parameters such as size, alignment and
 404  * padding. arg_info should be large enought to hold param_count + 1 entries.
 405  *
 406  * Returns the size of the activation frame.
 407  */
 408 int
 409 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
 410 {
 411         int k, frame_size = 0;
 412         guint32 size, align, pad;
 413         int offset = 8;
 414
 415         if (MONO_TYPE_ISSTRUCT (csig->ret)) {
 416                 frame_size += sizeof (gpointer);
 417                 offset += 4;
 418         }
 419
 420         arg_info [0].offset = offset;
 421
 422         if (csig->hasthis) {
 423                 frame_size += sizeof (gpointer);
 424                 offset += 4;
 425         }
 426
 427         arg_info [0].size = frame_size;
 428
 429         for (k = 0; k < param_count; k++) {
 430                 size = mini_type_stack_size_full (NULL, csig->params [k], &align, csig->pinvoke);
 431
 432                 /* ignore alignment for now */
 433                 align = 1;
 434
 435                 frame_size += pad = (align - (frame_size & (align - 1))) & (align - 1);
 436                 arg_info [k].pad = pad;
 437                 frame_size += size;
 438                 arg_info [k + 1].pad = 0;
 439                 arg_info [k + 1].size = size;
 440                 offset += pad;
 441                 arg_info [k + 1].offset = offset;
 442                 offset += size;
 443         }
 444
 445         align = MONO_ARCH_FRAME_ALIGNMENT;
 446         frame_size += pad = (align - (frame_size & (align - 1))) & (align - 1);
 447         arg_info [k].pad = pad;
 448
 449         return frame_size;
 450 }
 451
 452 #define MAX_ARCH_DELEGATE_PARAMS 3
 453
 454 static gpointer
 455 get_delegate_invoke_impl (gboolean has_target, gboolean param_count, guint32 *code_size)
 456 {
 457         guint8 *code, *start;
 458
 459         if (has_target) {
 460                 start = code = mono_global_codeman_reserve (12);
 461
 462                 /* Replace the this argument with the target */
 463                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, G_STRUCT_OFFSET (MonoDelegate, method_ptr));
 464                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_R0, G_STRUCT_OFFSET (MonoDelegate, target));
 465                 ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
 466
 467                 g_assert ((code - start) <= 12);
 468
 469                 mono_arch_flush_icache (start, 12);
 470         } else {
 471                 int size, i;
 472
 473                 size = 8 + param_count * 4;
 474                 start = code = mono_global_codeman_reserve (size);
 475
 476                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, G_STRUCT_OFFSET (MonoDelegate, method_ptr));
 477                 /* slide down the arguments */
 478                 for (i = 0; i < param_count; ++i) {
 479                         ARM_MOV_REG_REG (code, (ARMREG_R0 + i), (ARMREG_R0 + i + 1));
 480                 }
 481                 ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
 482
 483                 g_assert ((code - start) <= size);
 484
 485                 mono_arch_flush_icache (start, size);
 486         }
 487
 488         if (code_size)
 489                 *code_size = code - start;
 490
 491         return start;
 492 }
 493
 494 /*
 495  * mono_arch_get_delegate_invoke_impls:
 496  *
 497  *   Return a list of MonoAotTrampInfo structures for the delegate invoke impl
 498  * trampolines.
 499  */
 500 GSList*
 501 mono_arch_get_delegate_invoke_impls (void)
 502 {
 503         GSList *res = NULL;
 504         guint8 *code;
 505         guint32 code_len;
 506         int i;
 507
 508         code = get_delegate_invoke_impl (TRUE, 0, &code_len);
 509         res = g_slist_prepend (res, mono_tramp_info_create (g_strdup ("delegate_invoke_impl_has_target"), code, code_len, NULL, NULL));
 510
 511         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
 512                 code = get_delegate_invoke_impl (FALSE, i, &code_len);
 513                 res = g_slist_prepend (res, mono_tramp_info_create (g_strdup_printf ("delegate_invoke_impl_target_%d", i), code, code_len, NULL, NULL));
 514         }
 515
 516         return res;
 517 }
 518
 519 gpointer
 520 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
 521 {
 522         guint8 *code, *start;
 523
 524         /* FIXME: Support more cases */
 525         if (MONO_TYPE_ISSTRUCT (sig->ret))
 526                 return NULL;
 527
 528         if (has_target) {
 529                 static guint8* cached = NULL;
 530                 mono_mini_arch_lock ();
 531                 if (cached) {
 532                         mono_mini_arch_unlock ();
 533                         return cached;
 534                 }
 535
 536                 if (mono_aot_only)
 537                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
 538                 else
 539                         start = get_delegate_invoke_impl (TRUE, 0, NULL);
 540                 cached = start;
 541                 mono_mini_arch_unlock ();
 542                 return cached;
 543         } else {
 544                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
 545                 int i;
 546
 547                 if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
 548                         return NULL;
 549                 for (i = 0; i < sig->param_count; ++i)
 550                         if (!mono_is_regsize_var (sig->params [i]))
 551                                 return NULL;
 552
 553                 mono_mini_arch_lock ();
 554                 code = cache [sig->param_count];
 555                 if (code) {
 556                         mono_mini_arch_unlock ();
 557                         return code;
 558                 }
 559
 560                 if (mono_aot_only) {
 561                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
 562                         start = mono_aot_get_trampoline (name);
 563                         g_free (name);
 564                 } else {
 565                         start = get_delegate_invoke_impl (FALSE, sig->param_count, NULL);
 566                 }
 567                 cache [sig->param_count] = start;
 568                 mono_mini_arch_unlock ();
 569                 return start;
 570         }
 571
 572         return NULL;
 573 }
 574
 575 gpointer
 576 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
 577 {
 578         return (gpointer)regs [ARMREG_R0];
 579 }
 580
 581 /*
 582  * Initialize the cpu to execute managed code.
 583  */
 584 void
 585 mono_arch_cpu_init (void)
 586 {
 587 #if defined(__ARM_EABI__)
 588         eabi_supported = TRUE;
 589 #endif
 590 #if defined(__APPLE__) && defined(MONO_CROSS_COMPILE)
 591                 i8_align = 4;
 592 #else
 593                 i8_align = __alignof__ (gint64);
 594 #endif
 595 }
 596
 597 static gpointer
 598 create_function_wrapper (gpointer function)
 599 {
 600         guint8 *start, *code;
 601
 602         start = code = mono_global_codeman_reserve (96);
 603
 604         /*
 605          * Construct the MonoContext structure on the stack.
 606          */
 607
 608         ARM_SUB_REG_IMM8 (code, ARMREG_SP, ARMREG_SP, sizeof (MonoContext));
 609
 610         /* save ip, lr and pc into their correspodings ctx.regs slots. */
 611         ARM_STR_IMM (code, ARMREG_IP, ARMREG_SP, G_STRUCT_OFFSET (MonoContext, regs) + 4 * ARMREG_IP);
 612         ARM_STR_IMM (code, ARMREG_LR, ARMREG_SP, G_STRUCT_OFFSET (MonoContext, regs) + 4 * ARMREG_LR);
 613         ARM_STR_IMM (code, ARMREG_LR, ARMREG_SP, G_STRUCT_OFFSET (MonoContext, regs) + 4 * ARMREG_PC);
 614
 615         /* save r0..r10 and fp */
 616         ARM_ADD_REG_IMM8 (code, ARMREG_IP, ARMREG_SP, G_STRUCT_OFFSET (MonoContext, regs));
 617         ARM_STM (code, ARMREG_IP, 0x0fff);
 618
 619         /* now we can update fp. */
 620         ARM_MOV_REG_REG (code, ARMREG_FP, ARMREG_SP);
 621
 622         /* make ctx.esp hold the actual value of sp at the beginning of this method. */
 623         ARM_ADD_REG_IMM8 (code, ARMREG_R0, ARMREG_FP, sizeof (MonoContext));
 624         ARM_STR_IMM (code, ARMREG_R0, ARMREG_IP, 4 * ARMREG_SP);
 625         ARM_STR_IMM (code, ARMREG_R0, ARMREG_FP, G_STRUCT_OFFSET (MonoContext, esp));
 626
 627         /* make ctx.eip hold the address of the call. */
 628         ARM_SUB_REG_IMM8 (code, ARMREG_LR, ARMREG_LR, 4);
 629         ARM_STR_IMM (code, ARMREG_LR, ARMREG_SP, G_STRUCT_OFFSET (MonoContext, eip));
 630
 631         /* r0 now points to the MonoContext */
 632         ARM_MOV_REG_REG (code, ARMREG_R0, ARMREG_FP);
 633
 634         /* call */
 635         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
 636         ARM_B (code, 0);
 637         *(gpointer*)code = function;
 638         code += 4;
 639         ARM_BLX_REG (code, ARMREG_IP);
 640
 641         /* we're back; save ctx.eip and ctx.esp into the corresponding regs slots. */
 642         ARM_LDR_IMM (code, ARMREG_R0, ARMREG_FP, G_STRUCT_OFFSET (MonoContext, eip));
 643         ARM_STR_IMM (code, ARMREG_R0, ARMREG_FP, G_STRUCT_OFFSET (MonoContext, regs) + 4 * ARMREG_LR);
 644         ARM_STR_IMM (code, ARMREG_R0, ARMREG_FP, G_STRUCT_OFFSET (MonoContext, regs) + 4 * ARMREG_PC);
 645         ARM_LDR_IMM (code, ARMREG_R0, ARMREG_FP, G_STRUCT_OFFSET (MonoContext, esp));
 646         ARM_STR_IMM (code, ARMREG_R0, ARMREG_FP, G_STRUCT_OFFSET (MonoContext, regs) + 4 * ARMREG_SP);
 647
 648         /* make ip point to the regs array, then restore everything, including pc. */
 649         ARM_ADD_REG_IMM8 (code, ARMREG_IP, ARMREG_FP, G_STRUCT_OFFSET (MonoContext, regs));
 650         ARM_LDM (code, ARMREG_IP, 0xffff);
 651
 652         mono_arch_flush_icache (start, code - start);
 653
 654         return start;
 655 }
 656
 657 /*
 658  * Initialize architecture specific code.
 659  */
 660 void
 661 mono_arch_init (void)
 662 {
 663         InitializeCriticalSection (&mini_arch_mutex);
 664
 665         if (mini_get_debug_options ()->soft_breakpoints) {
 666                 single_step_func_wrapper = create_function_wrapper (debugger_agent_single_step_from_context);
 667                 breakpoint_func_wrapper = create_function_wrapper (debugger_agent_breakpoint_from_context);
 668         } else {
 669                 ss_trigger_page = mono_valloc (NULL, mono_pagesize (), MONO_MMAP_READ|MONO_MMAP_32BIT);
 670                 bp_trigger_page = mono_valloc (NULL, mono_pagesize (), MONO_MMAP_READ|MONO_MMAP_32BIT);
 671                 mono_mprotect (bp_trigger_page, mono_pagesize (), 0);
 672         }
 673
 674         mono_aot_register_jit_icall ("mono_arm_throw_exception", mono_arm_throw_exception);
 675         mono_aot_register_jit_icall ("mono_arm_throw_exception_by_token", mono_arm_throw_exception_by_token);
 676         mono_aot_register_jit_icall ("mono_arm_resume_unwind", mono_arm_resume_unwind);
 677
 678 #ifdef ARM_FPU_FPA
 679         arm_fpu = MONO_ARM_FPU_FPA;
 680 #elif defined(ARM_FPU_VFP)
 681         arm_fpu = MONO_ARM_FPU_VFP;
 682 #else
 683         arm_fpu = MONO_ARM_FPU_NONE;
 684 #endif
 685 }
 686
 687 /*
 688  * Cleanup architecture specific code.
 689  */
 690 void
 691 mono_arch_cleanup (void)
 692 {
 693 }
 694
 695 /*
 696  * This function returns the optimizations supported on this cpu.
 697  */
 698 guint32
 699 mono_arch_cpu_optimizazions (guint32 *exclude_mask)
 700 {
 701         guint32 opts = 0;
 702         const char *cpu_arch = getenv ("MONO_CPU_ARCH");
 703         if (cpu_arch != NULL) {
 704                 thumb_supported = strstr (cpu_arch, "thumb") != NULL;
 705                 if (strncmp (cpu_arch, "armv", 4) == 0) {
 706                         v5_supported = cpu_arch [4] >= '5';
 707                         v6_supported = cpu_arch [4] >= '6';
 708                         v7_supported = cpu_arch [4] >= '7';
 709                 }
 710         } else {
 711 #if __APPLE__
 712         thumb_supported = TRUE;
 713         v5_supported = TRUE;
 714         darwin = TRUE;
 715         iphone_abi = TRUE;
 716 #else
 717         char buf [512];
 718         char *line;
 719         FILE *file = fopen ("/proc/cpuinfo", "r");
 720         if (file) {
 721                 while ((line = fgets (buf, 512, file))) {
 722                         if (strncmp (line, "Processor", 9) == 0) {
 723                                 char *ver = strstr (line, "(v");
 724                                 if (ver && (ver [2] == '5' || ver [2] == '6' || ver [2] == '7'))
 725                                         v5_supported = TRUE;
 726                                 if (ver && (ver [2] == '6' || ver [2] == '7'))
 727                                         v6_supported = TRUE;
 728                                 if (ver && (ver [2] == '7'))
 729                                         v7_supported = TRUE;
 730                                 continue;
 731                         }
 732                         if (strncmp (line, "Features", 8) == 0) {
 733                                 char *th = strstr (line, "thumb");
 734                                 if (th) {
 735                                         thumb_supported = TRUE;
 736                                         if (v5_supported)
 737                                                 break;
 738                                 }
 739                                 continue;
 740                         }
 741                 }
 742                 fclose (file);
 743                 /*printf ("features: v5: %d, thumb: %d\n", v5_supported, thumb_supported);*/
 744         }
 745 #endif
 746         }
 747
 748         /* no arm-specific optimizations yet */
 749         *exclude_mask = 0;
 750         return opts;
 751 }
 752
 753 #ifndef DISABLE_JIT
 754
 755 static gboolean
 756 is_regsize_var (MonoType *t) {
 757         if (t->byref)
 758                 return TRUE;
 759         t = mini_type_get_underlying_type (NULL, t);
 760         switch (t->type) {
 761         case MONO_TYPE_I4:
 762         case MONO_TYPE_U4:
 763         case MONO_TYPE_I:
 764         case MONO_TYPE_U:
 765         case MONO_TYPE_PTR:
 766         case MONO_TYPE_FNPTR:
 767                 return TRUE;
 768         case MONO_TYPE_OBJECT:
 769         case MONO_TYPE_STRING:
 770         case MONO_TYPE_CLASS:
 771         case MONO_TYPE_SZARRAY:
 772         case MONO_TYPE_ARRAY:
 773                 return TRUE;
 774         case MONO_TYPE_GENERICINST:
 775                 if (!mono_type_generic_inst_is_valuetype (t))
 776                         return TRUE;
 777                 return FALSE;
 778         case MONO_TYPE_VALUETYPE:
 779                 return FALSE;
 780         }
 781         return FALSE;
 782 }
 783
 784 GList *
 785 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
 786 {
 787         GList *vars = NULL;
 788         int i;
 789
 790         for (i = 0; i < cfg->num_varinfo; i++) {
 791                 MonoInst *ins = cfg->varinfo [i];
 792                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
 793
 794                 /* unused vars */
 795                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
 796                         continue;
 797
 798                 if (ins->flags & (MONO_INST_VOLATILE|MONO_INST_INDIRECT) || (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
 799                         continue;
 800
 801                 /* we can only allocate 32 bit values */
 802                 if (is_regsize_var (ins->inst_vtype)) {
 803                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
 804                         g_assert (i == vmv->idx);
 805                         vars = mono_varlist_insert_sorted (cfg, vars, vmv, FALSE);
 806                 }
 807         }
 808
 809         return vars;
 810 }
 811
 812 #define USE_EXTRA_TEMPS 0
 813
 814 GList *
 815 mono_arch_get_global_int_regs (MonoCompile *cfg)
 816 {
 817         GList *regs = NULL;
 818
 819         mono_arch_compute_omit_fp (cfg);
 820
 821         /*
 822          * FIXME: Interface calls might go through a static rgctx trampoline which
 823          * sets V5, but it doesn't save it, so we need to save it ourselves, and
 824          * avoid using it.
 825          */
 826         if (cfg->flags & MONO_CFG_HAS_CALLS)
 827                 cfg->uses_rgctx_reg = TRUE;
 828
 829         if (cfg->arch.omit_fp)
 830                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_FP));
 831         regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V1));
 832         regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V2));
 833         regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V3));
 834         if (darwin)
 835                 /* V4=R7 is used as a frame pointer, but V7=R10 is preserved */
 836                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V7));
 837         else
 838                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V4));
 839         if (!(cfg->compile_aot || cfg->uses_rgctx_reg || COMPILE_LLVM (cfg)))
 840                 /* V5 is reserved for passing the vtable/rgctx/IMT method */
 841                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V5));
 842         /*regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V6));*/
 843         /*regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V7));*/
 844
 845         return regs;
 846 }
 847
 848 /*
 849  * mono_arch_regalloc_cost:
 850  *
 851  *  Return the cost, in number of memory references, of the action of
 852  * allocating the variable VMV into a register during global register
 853  * allocation.
 854  */
 855 guint32
 856 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
 857 {
 858         /* FIXME: */
 859         return 2;
 860 }
 861
 862 #endif /* #ifndef DISABLE_JIT */
 863
 864 #ifndef __GNUC_PREREQ
 865 #define __GNUC_PREREQ(maj, min) (0)
 866 #endif
 867
 868 void
 869 mono_arch_flush_icache (guint8 *code, gint size)
 870 {
 871 #if __APPLE__
 872         sys_icache_invalidate (code, size);
 873 #elif __GNUC_PREREQ(4, 1)
 874         __clear_cache (code, code + size);
 875 #elif defined(PLATFORM_ANDROID)
 876         const int syscall = 0xf0002;
 877         __asm __volatile (
 878                 "mov     r0, %0\n"
 879                 "mov     r1, %1\n"
 880                 "mov     r7, %2\n"
 881                 "mov     r2, #0x0\n"
 882                 "svc     0x00000000\n"
 883                 :
 884                 :       "r" (code), "r" (code + size), "r" (syscall)
 885                 :       "r0", "r1", "r7", "r2"
 886                 );
 887 #else
 888         __asm __volatile ("mov r0, %0\n"
 889                         "mov r1, %1\n"
 890                         "mov r2, %2\n"
 891                         "swi 0x9f0002       @ sys_cacheflush"
 892                         : /* no outputs */
 893                         : "r" (code), "r" (code + size), "r" (0)
 894                         : "r0", "r1", "r3" );
 895 #endif
 896 }
 897
 898 typedef enum {
 899         RegTypeNone,
 900         RegTypeGeneral,
 901         RegTypeIRegPair,
 902         RegTypeBase,
 903         RegTypeBaseGen,
 904         RegTypeFP,
 905         RegTypeStructByVal,
 906         RegTypeStructByAddr
 907 } ArgStorage;
 908
 909 typedef struct {
 910         gint32  offset;
 911         guint16 vtsize; /* in param area */
 912         guint8  reg;
 913         ArgStorage  storage;
 914         gint32  struct_size;
 915         guint8  size    : 4; /* 1, 2, 4, 8, or regs used by RegTypeStructByVal */
 916 } ArgInfo;
 917
 918 typedef struct {
 919         int nargs;
 920         guint32 stack_usage;
 921         gboolean vtype_retaddr;
 922         /* The index of the vret arg in the argument list */
 923         int vret_arg_index;
 924         ArgInfo ret;
 925         ArgInfo sig_cookie;
 926         ArgInfo args [1];
 927 } CallInfo;
 928
 929 #define DEBUG(a)
 930
 931 #ifndef __GNUC__
 932 /*#define __alignof__(a) sizeof(a)*/
 933 #define __alignof__(type) G_STRUCT_OFFSET(struct { char c; type x; }, x)
 934 #endif
 935
 936 #define PARAM_REGS 4
 937
 938 static void inline
 939 add_general (guint *gr, guint *stack_size, ArgInfo *ainfo, gboolean simple)
 940 {
 941         if (simple) {
 942                 if (*gr > ARMREG_R3) {
 943                         ainfo->offset = *stack_size;
 944                         ainfo->reg = ARMREG_SP; /* in the caller */
 945                         ainfo->storage = RegTypeBase;
 946                         *stack_size += 4;
 947                 } else {
 948                         ainfo->storage = RegTypeGeneral;
 949                         ainfo->reg = *gr;
 950                 }
 951         } else {
 952                 gboolean split;
 953
 954                 if (eabi_supported)
 955                         split = i8_align == 4;
 956                 else
 957                         split = TRUE;
 958
 959                 if (*gr == ARMREG_R3 && split) {
 960                         /* first word in r3 and the second on the stack */
 961                         ainfo->offset = *stack_size;
 962                         ainfo->reg = ARMREG_SP; /* in the caller */
 963                         ainfo->storage = RegTypeBaseGen;
 964                         *stack_size += 4;
 965                 } else if (*gr >= ARMREG_R3) {
 966                         if (eabi_supported) {
 967                                 /* darwin aligns longs to 4 byte only */
 968                                 if (i8_align == 8) {
 969                                         *stack_size += 7;
 970                                         *stack_size &= ~7;
 971                                 }
 972                         }
 973                         ainfo->offset = *stack_size;
 974                         ainfo->reg = ARMREG_SP; /* in the caller */
 975                         ainfo->storage = RegTypeBase;
 976                         *stack_size += 8;
 977                 } else {
 978                         if (eabi_supported) {
 979                                 if (i8_align == 8 && ((*gr) & 1))
 980                                         (*gr) ++;
 981                         }
 982                         ainfo->storage = RegTypeIRegPair;
 983                         ainfo->reg = *gr;
 984                 }
 985                 (*gr) ++;
 986         }
 987         (*gr) ++;
 988 }
 989
 990 static CallInfo*
 991 get_call_info (MonoGenericSharingContext *gsctx, MonoMemPool *mp, MonoMethodSignature *sig)
 992 {
 993         guint i, gr, pstart;
 994         int n = sig->hasthis + sig->param_count;
 995         MonoType *simpletype;
 996         guint32 stack_size = 0;
 997         CallInfo *cinfo;
 998         gboolean is_pinvoke = sig->pinvoke;
 999
1000         if (mp)
1001                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1002         else
1003                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1004
1005         cinfo->nargs = n;
1006         gr = ARMREG_R0;
1007
1008         /* FIXME: handle returning a struct */
1009         if (MONO_TYPE_ISSTRUCT (sig->ret)) {
1010                 guint32 align;
1011
1012                 if (is_pinvoke && mono_class_native_size (mono_class_from_mono_type (sig->ret), &align) <= sizeof (gpointer)) {
1013                         cinfo->ret.storage = RegTypeStructByVal;
1014                 } else {
1015                         cinfo->vtype_retaddr = TRUE;
1016                 }
1017         }
1018
1019         pstart = 0;
1020         n = 0;
1021         /*
1022          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
1023          * the first argument, allowing 'this' to be always passed in the first arg reg.
1024          * Also do this if the first argument is a reference type, since virtual calls
1025          * are sometimes made using calli without sig->hasthis set, like in the delegate
1026          * invoke wrappers.
1027          */
1028         if (cinfo->vtype_retaddr && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_type_get_underlying_type (gsctx, sig->params [0]))))) {
1029                 if (sig->hasthis) {
1030                         add_general (&gr, &stack_size, cinfo->args + 0, TRUE);
1031                 } else {
1032                         add_general (&gr, &stack_size, &cinfo->args [sig->hasthis + 0], TRUE);
1033                         pstart = 1;
1034                 }
1035                 n ++;
1036                 add_general (&gr, &stack_size, &cinfo->ret, TRUE);
1037                 cinfo->vret_arg_index = 1;
1038         } else {
1039                 /* this */
1040                 if (sig->hasthis) {
1041                         add_general (&gr, &stack_size, cinfo->args + 0, TRUE);
1042                         n ++;
1043                 }
1044
1045                 if (cinfo->vtype_retaddr)
1046                         add_general (&gr, &stack_size, &cinfo->ret, TRUE);
1047         }
1048
1049         DEBUG(printf("params: %d\n", sig->param_count));
1050         for (i = pstart; i < sig->param_count; ++i) {
1051                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
1052                         /* Prevent implicit arguments and sig_cookie from
1053                            being passed in registers */
1054                         gr = ARMREG_R3 + 1;
1055                         /* Emit the signature cookie just before the implicit arguments */
1056                         add_general (&gr, &stack_size, &cinfo->sig_cookie, TRUE);
1057                 }
1058                 DEBUG(printf("param %d: ", i));
1059                 if (sig->params [i]->byref) {
1060                         DEBUG(printf("byref\n"));
1061                         add_general (&gr, &stack_size, cinfo->args + n, TRUE);
1062                         n++;
1063                         continue;
1064                 }
1065                 simpletype = mini_type_get_underlying_type (NULL, sig->params [i]);
1066                 switch (simpletype->type) {
1067                 case MONO_TYPE_BOOLEAN:
1068                 case MONO_TYPE_I1:
1069                 case MONO_TYPE_U1:
1070                         cinfo->args [n].size = 1;
1071                         add_general (&gr, &stack_size, cinfo->args + n, TRUE);
1072                         n++;
1073                         break;
1074                 case MONO_TYPE_CHAR:
1075                 case MONO_TYPE_I2:
1076                 case MONO_TYPE_U2:
1077                         cinfo->args [n].size = 2;
1078                         add_general (&gr, &stack_size, cinfo->args + n, TRUE);
1079                         n++;
1080                         break;
1081                 case MONO_TYPE_I4:
1082                 case MONO_TYPE_U4:
1083                         cinfo->args [n].size = 4;
1084                         add_general (&gr, &stack_size, cinfo->args + n, TRUE);
1085                         n++;
1086                         break;
1087                 case MONO_TYPE_I:
1088                 case MONO_TYPE_U:
1089                 case MONO_TYPE_PTR:
1090                 case MONO_TYPE_FNPTR:
1091                 case MONO_TYPE_CLASS:
1092                 case MONO_TYPE_OBJECT:
1093                 case MONO_TYPE_STRING:
1094                 case MONO_TYPE_SZARRAY:
1095                 case MONO_TYPE_ARRAY:
1096                 case MONO_TYPE_R4:
1097                         cinfo->args [n].size = sizeof (gpointer);
1098                         add_general (&gr, &stack_size, cinfo->args + n, TRUE);
1099                         n++;
1100                         break;
1101                 case MONO_TYPE_GENERICINST:
1102                         if (!mono_type_generic_inst_is_valuetype (simpletype)) {
1103                                 cinfo->args [n].size = sizeof (gpointer);
1104                                 add_general (&gr, &stack_size, cinfo->args + n, TRUE);
1105                                 n++;
1106                                 break;
1107                         }
1108                         /* Fall through */
1109                 case MONO_TYPE_TYPEDBYREF:
1110                 case MONO_TYPE_VALUETYPE: {
1111                         gint size;
1112                         int align_size;
1113                         int nwords;
1114                         guint32 align;
1115
1116                         if (simpletype->type == MONO_TYPE_TYPEDBYREF) {
1117                                 size = sizeof (MonoTypedRef);
1118                                 align = sizeof (gpointer);
1119                         } else {
1120                                 MonoClass *klass = mono_class_from_mono_type (sig->params [i]);
1121                                 if (is_pinvoke)
1122                                         size = mono_class_native_size (klass, &align);
1123                                 else
1124                                         size = mono_class_value_size (klass, &align);
1125                         }
1126                         DEBUG(printf ("load %d bytes struct\n",
1127                                       mono_class_native_size (sig->params [i]->data.klass, NULL)));
1128                         align_size = size;
1129                         nwords = 0;
1130                         align_size += (sizeof (gpointer) - 1);
1131                         align_size &= ~(sizeof (gpointer) - 1);
1132                         nwords = (align_size + sizeof (gpointer) -1 ) / sizeof (gpointer);
1133                         cinfo->args [n].storage = RegTypeStructByVal;
1134                         cinfo->args [n].struct_size = size;
1135                         /* FIXME: align stack_size if needed */
1136                         if (eabi_supported) {
1137                                 if (align >= 8 && (gr & 1))
1138                                         gr ++;
1139                         }
1140                         if (gr > ARMREG_R3) {
1141                                 cinfo->args [n].size = 0;
1142                                 cinfo->args [n].vtsize = nwords;
1143                         } else {
1144                                 int rest = ARMREG_R3 - gr + 1;
1145                                 int n_in_regs = rest >= nwords? nwords: rest;
1146
1147                                 cinfo->args [n].size = n_in_regs;
1148                                 cinfo->args [n].vtsize = nwords - n_in_regs;
1149                                 cinfo->args [n].reg = gr;
1150                                 gr += n_in_regs;
1151                                 nwords -= n_in_regs;
1152                         }
1153                         cinfo->args [n].offset = stack_size;
1154                         /*g_print ("offset for arg %d at %d\n", n, stack_size);*/
1155                         stack_size += nwords * sizeof (gpointer);
1156                         n++;
1157                         break;
1158                 }
1159                 case MONO_TYPE_U8:
1160                 case MONO_TYPE_I8:
1161                 case MONO_TYPE_R8:
1162                         cinfo->args [n].size = 8;
1163                         add_general (&gr, &stack_size, cinfo->args + n, FALSE);
1164                         n++;
1165                         break;
1166                 default:
1167                         g_error ("Can't trampoline 0x%x", sig->params [i]->type);
1168                 }
1169         }
1170
1171         /* Handle the case where there are no implicit arguments */
1172         if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
1173                 /* Prevent implicit arguments and sig_cookie from
1174                    being passed in registers */
1175                 gr = ARMREG_R3 + 1;
1176                 /* Emit the signature cookie just before the implicit arguments */
1177                 add_general (&gr, &stack_size, &cinfo->sig_cookie, TRUE);
1178         }
1179
1180         {
1181                 simpletype = mini_type_get_underlying_type (NULL, sig->ret);
1182                 switch (simpletype->type) {
1183                 case MONO_TYPE_BOOLEAN:
1184                 case MONO_TYPE_I1:
1185                 case MONO_TYPE_U1:
1186                 case MONO_TYPE_I2:
1187                 case MONO_TYPE_U2:
1188                 case MONO_TYPE_CHAR:
1189                 case MONO_TYPE_I4:
1190                 case MONO_TYPE_U4:
1191                 case MONO_TYPE_I:
1192                 case MONO_TYPE_U:
1193                 case MONO_TYPE_PTR:
1194                 case MONO_TYPE_FNPTR:
1195                 case MONO_TYPE_CLASS:
1196                 case MONO_TYPE_OBJECT:
1197                 case MONO_TYPE_SZARRAY:
1198                 case MONO_TYPE_ARRAY:
1199                 case MONO_TYPE_STRING:
1200                         cinfo->ret.storage = RegTypeGeneral;
1201                         cinfo->ret.reg = ARMREG_R0;
1202                         break;
1203                 case MONO_TYPE_U8:
1204                 case MONO_TYPE_I8:
1205                         cinfo->ret.storage = RegTypeIRegPair;
1206                         cinfo->ret.reg = ARMREG_R0;
1207                         break;
1208                 case MONO_TYPE_R4:
1209                 case MONO_TYPE_R8:
1210                         cinfo->ret.storage = RegTypeFP;
1211                         cinfo->ret.reg = ARMREG_R0;
1212                         /* FIXME: cinfo->ret.reg = ???;
1213                         cinfo->ret.storage = RegTypeFP;*/
1214                         break;
1215                 case MONO_TYPE_GENERICINST:
1216                         if (!mono_type_generic_inst_is_valuetype (simpletype)) {
1217                                 cinfo->ret.storage = RegTypeGeneral;
1218                                 cinfo->ret.reg = ARMREG_R0;
1219                                 break;
1220                         }
1221                         /* Fall through */
1222                 case MONO_TYPE_VALUETYPE:
1223                 case MONO_TYPE_TYPEDBYREF:
1224                         if (cinfo->ret.storage != RegTypeStructByVal)
1225                                 cinfo->ret.storage = RegTypeStructByAddr;
1226                         break;
1227                 case MONO_TYPE_VOID:
1228                         break;
1229                 default:
1230                         g_error ("Can't handle as return value 0x%x", sig->ret->type);
1231                 }
1232         }
1233
1234         /* align stack size to 8 */
1235         DEBUG (printf ("      stack size: %d (%d)\n", (stack_size + 15) & ~15, stack_size));
1236         stack_size = (stack_size + 7) & ~7;
1237
1238         cinfo->stack_usage = stack_size;
1239         return cinfo;
1240 }
1241
1242 #ifndef DISABLE_JIT
1243
1244 G_GNUC_UNUSED static void
1245 break_count (void)
1246 {
1247 }
1248
1249 G_GNUC_UNUSED static gboolean
1250 debug_count (void)
1251 {
1252         static int count = 0;
1253         count ++;
1254
1255         if (!getenv ("COUNT"))
1256                 return TRUE;
1257
1258         if (count == atoi (getenv ("COUNT"))) {
1259                 break_count ();
1260         }
1261
1262         if (count > atoi (getenv ("COUNT"))) {
1263                 return FALSE;
1264         }
1265
1266         return TRUE;
1267 }
1268
1269 static gboolean
1270 debug_omit_fp (void)
1271 {
1272 #if 0
1273         return debug_count ();
1274 #else
1275         return TRUE;
1276 #endif
1277 }
1278
1279 /**
1280  * mono_arch_compute_omit_fp:
1281  *
1282  *   Determine whenever the frame pointer can be eliminated.
1283  */
1284 static void
1285 mono_arch_compute_omit_fp (MonoCompile *cfg)
1286 {
1287         MonoMethodSignature *sig;
1288         MonoMethodHeader *header;
1289         int i, locals_size;
1290         CallInfo *cinfo;
1291
1292         if (cfg->arch.omit_fp_computed)
1293                 return;
1294
1295         header = cfg->header;
1296
1297         sig = mono_method_signature (cfg->method);
1298
1299         if (!cfg->arch.cinfo)
1300                 cfg->arch.cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
1301         cinfo = cfg->arch.cinfo;
1302
1303         /*
1304          * FIXME: Remove some of the restrictions.
1305          */
1306         cfg->arch.omit_fp = TRUE;
1307         cfg->arch.omit_fp_computed = TRUE;
1308
1309         if (cfg->disable_omit_fp)
1310                 cfg->arch.omit_fp = FALSE;
1311         if (!debug_omit_fp ())
1312                 cfg->arch.omit_fp = FALSE;
1313         /*
1314         if (cfg->method->save_lmf)
1315                 cfg->arch.omit_fp = FALSE;
1316         */
1317         if (cfg->flags & MONO_CFG_HAS_ALLOCA)
1318                 cfg->arch.omit_fp = FALSE;
1319         if (header->num_clauses)
1320                 cfg->arch.omit_fp = FALSE;
1321         if (cfg->param_area)
1322                 cfg->arch.omit_fp = FALSE;
1323         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1324                 cfg->arch.omit_fp = FALSE;
1325         if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
1326                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
1327                 cfg->arch.omit_fp = FALSE;
1328         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1329                 ArgInfo *ainfo = &cinfo->args [i];
1330
1331                 if (ainfo->storage == RegTypeBase || ainfo->storage == RegTypeBaseGen || ainfo->storage == RegTypeStructByVal) {
1332                         /*
1333                          * The stack offset can only be determined when the frame
1334                          * size is known.
1335                          */
1336                         cfg->arch.omit_fp = FALSE;
1337                 }
1338         }
1339
1340         locals_size = 0;
1341         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1342                 MonoInst *ins = cfg->varinfo [i];
1343                 int ialign;
1344
1345                 locals_size += mono_type_size (ins->inst_vtype, &ialign);
1346         }
1347 }
1348
1349 /*
1350  * Set var information according to the calling convention. arm version.
1351  * The locals var stuff should most likely be split in another method.
1352  */
1353 void
1354 mono_arch_allocate_vars (MonoCompile *cfg)
1355 {
1356         MonoMethodSignature *sig;
1357         MonoMethodHeader *header;
1358         MonoInst *ins;
1359         int i, offset, size, align, curinst;
1360         CallInfo *cinfo;
1361         guint32 ualign;
1362
1363         sig = mono_method_signature (cfg->method);
1364
1365         if (!cfg->arch.cinfo)
1366                 cfg->arch.cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
1367         cinfo = cfg->arch.cinfo;
1368
1369         mono_arch_compute_omit_fp (cfg);
1370
1371         if (cfg->arch.omit_fp)
1372                 cfg->frame_reg = ARMREG_SP;
1373         else
1374                 cfg->frame_reg = ARMREG_FP;
1375
1376         cfg->flags |= MONO_CFG_HAS_SPILLUP;
1377
1378         /* allow room for the vararg method args: void* and long/double */
1379         if (mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method))
1380                 cfg->param_area = MAX (cfg->param_area, sizeof (gpointer)*8);
1381
1382         header = cfg->header;
1383
1384         /* See mono_arch_get_global_int_regs () */
1385         if (cfg->flags & MONO_CFG_HAS_CALLS)
1386                 cfg->uses_rgctx_reg = TRUE;
1387
1388         if (cfg->frame_reg != ARMREG_SP)
1389                 cfg->used_int_regs |= 1 << cfg->frame_reg;
1390
1391         if (cfg->compile_aot || cfg->uses_rgctx_reg || COMPILE_LLVM (cfg))
1392                 /* V5 is reserved for passing the vtable/rgctx/IMT method */
1393                 cfg->used_int_regs |= (1 << ARMREG_V5);
1394
1395         offset = 0;
1396         curinst = 0;
1397         if (!MONO_TYPE_ISSTRUCT (sig->ret)) {
1398                 switch (mini_type_get_underlying_type (NULL, sig->ret)->type) {
1399                 case MONO_TYPE_VOID:
1400                         break;
1401                 default:
1402                         cfg->ret->opcode = OP_REGVAR;
1403                         cfg->ret->inst_c0 = ARMREG_R0;
1404                         break;
1405                 }
1406         }
1407         /* local vars are at a positive offset from the stack pointer */
1408         /*
1409          * also note that if the function uses alloca, we use FP
1410          * to point at the local variables.
1411          */
1412         offset = 0; /* linkage area */
1413         /* align the offset to 16 bytes: not sure this is needed here  */
1414         //offset += 8 - 1;
1415         //offset &= ~(8 - 1);
1416
1417         /* add parameter area size for called functions */
1418         offset += cfg->param_area;
1419         offset += 8 - 1;
1420         offset &= ~(8 - 1);
1421         if (cfg->flags & MONO_CFG_HAS_FPOUT)
1422                 offset += 8;
1423
1424         /* allow room to save the return value */
1425         if (mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method))
1426                 offset += 8;
1427
1428         /* the MonoLMF structure is stored just below the stack pointer */
1429         if (MONO_TYPE_ISSTRUCT (sig->ret)) {
1430                 if (cinfo->ret.storage == RegTypeStructByVal) {
1431                         cfg->ret->opcode = OP_REGOFFSET;
1432                         cfg->ret->inst_basereg = cfg->frame_reg;
1433                         offset += sizeof (gpointer) - 1;
1434                         offset &= ~(sizeof (gpointer) - 1);
1435                         cfg->ret->inst_offset = - offset;
1436                 } else {
1437                         ins = cfg->vret_addr;
1438                         offset += sizeof(gpointer) - 1;
1439                         offset &= ~(sizeof(gpointer) - 1);
1440                         ins->inst_offset = offset;
1441                         ins->opcode = OP_REGOFFSET;
1442                         ins->inst_basereg = cfg->frame_reg;
1443                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1444                                 printf ("vret_addr =");
1445                                 mono_print_ins (cfg->vret_addr);
1446                         }
1447                 }
1448                 offset += sizeof(gpointer);
1449         }
1450
1451         /* Allocate these first so they have a small offset, OP_SEQ_POINT depends on this */
1452         if (cfg->arch.seq_point_info_var) {
1453                 MonoInst *ins;
1454
1455                 ins = cfg->arch.seq_point_info_var;
1456
1457                 size = 4;
1458                 align = 4;
1459                 offset += align - 1;
1460                 offset &= ~(align - 1);
1461                 ins->opcode = OP_REGOFFSET;
1462                 ins->inst_basereg = cfg->frame_reg;
1463                 ins->inst_offset = offset;
1464                 offset += size;
1465
1466                 ins = cfg->arch.ss_trigger_page_var;
1467                 size = 4;
1468                 align = 4;
1469                 offset += align - 1;
1470                 offset &= ~(align - 1);
1471                 ins->opcode = OP_REGOFFSET;
1472                 ins->inst_basereg = cfg->frame_reg;
1473                 ins->inst_offset = offset;
1474                 offset += size;
1475         }
1476
1477         if (cfg->arch.seq_point_read_var) {
1478                 MonoInst *ins;
1479
1480                 ins = cfg->arch.seq_point_read_var;
1481
1482                 size = 4;
1483                 align = 4;
1484                 offset += align - 1;
1485                 offset &= ~(align - 1);
1486                 ins->opcode = OP_REGOFFSET;
1487                 ins->inst_basereg = cfg->frame_reg;
1488                 ins->inst_offset = offset;
1489                 offset += size;
1490
1491                 ins = cfg->arch.seq_point_ss_method_var;
1492                 size = 4;
1493                 align = 4;
1494                 offset += align - 1;
1495                 offset &= ~(align - 1);
1496                 ins->opcode = OP_REGOFFSET;
1497                 ins->inst_basereg = cfg->frame_reg;
1498                 ins->inst_offset = offset;
1499                 offset += size;
1500
1501                 ins = cfg->arch.seq_point_bp_method_var;
1502                 size = 4;
1503                 align = 4;
1504                 offset += align - 1;
1505                 offset &= ~(align - 1);
1506                 ins->opcode = OP_REGOFFSET;
1507                 ins->inst_basereg = cfg->frame_reg;
1508                 ins->inst_offset = offset;
1509                 offset += size;
1510         }
1511
1512         cfg->locals_min_stack_offset = offset;
1513
1514         curinst = cfg->locals_start;
1515         for (i = curinst; i < cfg->num_varinfo; ++i) {
1516                 ins = cfg->varinfo [i];
1517                 if ((ins->flags & MONO_INST_IS_DEAD) || ins->opcode == OP_REGVAR || ins->opcode == OP_REGOFFSET)
1518                         continue;
1519
1520                 /* inst->backend.is_pinvoke indicates native sized value types, this is used by the
1521                 * pinvoke wrappers when they call functions returning structure */
1522                 if (ins->backend.is_pinvoke && MONO_TYPE_ISSTRUCT (ins->inst_vtype) && ins->inst_vtype->type != MONO_TYPE_TYPEDBYREF) {
1523                         size = mono_class_native_size (mono_class_from_mono_type (ins->inst_vtype), &ualign);
1524                         align = ualign;
1525                 }
1526                 else
1527                         size = mono_type_size (ins->inst_vtype, &align);
1528
1529                 /* FIXME: if a structure is misaligned, our memcpy doesn't work,
1530                  * since it loads/stores misaligned words, which don't do the right thing.
1531                  */
1532                 if (align < 4 && size >= 4)
1533                         align = 4;
1534                 if (ALIGN_TO (offset, align) > ALIGN_TO (offset, 4))
1535                         mini_gc_set_slot_type_from_fp (cfg, ALIGN_TO (offset, 4), SLOT_NOREF);
1536                 offset += align - 1;
1537                 offset &= ~(align - 1);
1538                 ins->opcode = OP_REGOFFSET;
1539                 ins->inst_offset = offset;
1540                 ins->inst_basereg = cfg->frame_reg;
1541                 offset += size;
1542                 //g_print ("allocating local %d to %d\n", i, inst->inst_offset);
1543         }
1544
1545         cfg->locals_max_stack_offset = offset;
1546
1547         curinst = 0;
1548         if (sig->hasthis) {
1549                 ins = cfg->args [curinst];
1550                 if (ins->opcode != OP_REGVAR) {
1551                         ins->opcode = OP_REGOFFSET;
1552                         ins->inst_basereg = cfg->frame_reg;
1553                         offset += sizeof (gpointer) - 1;
1554                         offset &= ~(sizeof (gpointer) - 1);
1555                         ins->inst_offset = offset;
1556                         offset += sizeof (gpointer);
1557                 }
1558                 curinst++;
1559         }
1560
1561         if (sig->call_convention == MONO_CALL_VARARG) {
1562                 size = 4;
1563                 align = 4;
1564
1565                 /* Allocate a local slot to hold the sig cookie address */
1566                 offset += align - 1;
1567                 offset &= ~(align - 1);
1568                 cfg->sig_cookie = offset;
1569                 offset += size;
1570         }
1571
1572         for (i = 0; i < sig->param_count; ++i) {
1573                 ins = cfg->args [curinst];
1574
1575                 if (ins->opcode != OP_REGVAR) {
1576                         ins->opcode = OP_REGOFFSET;
1577                         ins->inst_basereg = cfg->frame_reg;
1578                         size = mini_type_stack_size_full (NULL, sig->params [i], &ualign, sig->pinvoke);
1579                         align = ualign;
1580                         /* FIXME: if a structure is misaligned, our memcpy doesn't work,
1581                          * since it loads/stores misaligned words, which don't do the right thing.
1582                          */
1583                         if (align < 4 && size >= 4)
1584                                 align = 4;
1585                         /* The code in the prolog () stores words when storing vtypes received in a register */
1586                         if (MONO_TYPE_ISSTRUCT (sig->params [i]))
1587                                 align = 4;
1588                         if (ALIGN_TO (offset, align) > ALIGN_TO (offset, 4))
1589                                 mini_gc_set_slot_type_from_fp (cfg, ALIGN_TO (offset, 4), SLOT_NOREF);
1590                         offset += align - 1;
1591                         offset &= ~(align - 1);
1592                         ins->inst_offset = offset;
1593                         offset += size;
1594                 }
1595                 curinst++;
1596         }
1597
1598         /* align the offset to 8 bytes */
1599         if (ALIGN_TO (offset, 8) > ALIGN_TO (offset, 4))
1600                 mini_gc_set_slot_type_from_fp (cfg, ALIGN_TO (offset, 4), SLOT_NOREF);
1601         offset += 8 - 1;
1602         offset &= ~(8 - 1);
1603
1604         /* change sign? */
1605         cfg->stack_offset = offset;
1606 }
1607
1608 void
1609 mono_arch_create_vars (MonoCompile *cfg)
1610 {
1611         MonoMethodSignature *sig;
1612         CallInfo *cinfo;
1613
1614         sig = mono_method_signature (cfg->method);
1615
1616         if (!cfg->arch.cinfo)
1617                 cfg->arch.cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
1618         cinfo = cfg->arch.cinfo;
1619
1620         if (cinfo->ret.storage == RegTypeStructByVal)
1621                 cfg->ret_var_is_local = TRUE;
1622
1623         if (MONO_TYPE_ISSTRUCT (sig->ret) && cinfo->ret.storage != RegTypeStructByVal) {
1624                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1625                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1626                         printf ("vret_addr = ");
1627                         mono_print_ins (cfg->vret_addr);
1628                 }
1629         }
1630
1631         if (cfg->gen_seq_points) {
1632                 if (cfg->soft_breakpoints) {
1633                         MonoInst *ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1634                         ins->flags |= MONO_INST_VOLATILE;
1635                         cfg->arch.seq_point_read_var = ins;
1636
1637                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1638                         ins->flags |= MONO_INST_VOLATILE;
1639                         cfg->arch.seq_point_ss_method_var = ins;
1640
1641                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1642                         ins->flags |= MONO_INST_VOLATILE;
1643                         cfg->arch.seq_point_bp_method_var = ins;
1644
1645                         g_assert (!cfg->compile_aot);
1646                 } else if (cfg->compile_aot) {
1647                         MonoInst *ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1648                         ins->flags |= MONO_INST_VOLATILE;
1649                         cfg->arch.seq_point_info_var = ins;
1650
1651                         /* Allocate a separate variable for this to save 1 load per seq point */
1652                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1653                         ins->flags |= MONO_INST_VOLATILE;
1654                         cfg->arch.ss_trigger_page_var = ins;
1655                 }
1656         }
1657 }
1658
1659 static void
1660 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1661 {
1662         MonoMethodSignature *tmp_sig;
1663         MonoInst *sig_arg;
1664
1665         if (call->tail_call)
1666                 NOT_IMPLEMENTED;
1667
1668         /* FIXME: Add support for signature tokens to AOT */
1669         cfg->disable_aot = TRUE;
1670
1671         g_assert (cinfo->sig_cookie.storage == RegTypeBase);
1672
1673         /*
1674          * mono_ArgIterator_Setup assumes the signature cookie is
1675          * passed first and all the arguments which were before it are
1676          * passed on the stack after the signature. So compensate by
1677          * passing a different signature.
1678          */
1679         tmp_sig = mono_metadata_signature_dup (call->signature);
1680         tmp_sig->param_count -= call->signature->sentinelpos;
1681         tmp_sig->sentinelpos = 0;
1682         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1683
1684         MONO_INST_NEW (cfg, sig_arg, OP_ICONST);
1685         sig_arg->dreg = mono_alloc_ireg (cfg);
1686         sig_arg->inst_p0 = tmp_sig;
1687         MONO_ADD_INS (cfg->cbb, sig_arg);
1688
1689         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, cinfo->sig_cookie.offset, sig_arg->dreg);
1690 }
1691
1692 #ifdef ENABLE_LLVM
1693 LLVMCallInfo*
1694 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1695 {
1696         int i, n;
1697         CallInfo *cinfo;
1698         ArgInfo *ainfo;
1699         LLVMCallInfo *linfo;
1700
1701         n = sig->param_count + sig->hasthis;
1702
1703         cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
1704
1705         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1706
1707         /*
1708          * LLVM always uses the native ABI while we use our own ABI, the
1709          * only difference is the handling of vtypes:
1710          * - we only pass/receive them in registers in some cases, and only
1711          *   in 1 or 2 integer registers.
1712          */
1713         if (cinfo->vtype_retaddr) {
1714                 /* Vtype returned using a hidden argument */
1715                 linfo->ret.storage = LLVMArgVtypeRetAddr;
1716                 linfo->vret_arg_index = cinfo->vret_arg_index;
1717         } else if (cinfo->ret.storage != RegTypeGeneral && cinfo->ret.storage != RegTypeNone && cinfo->ret.storage != RegTypeFP && cinfo->ret.storage != RegTypeIRegPair) {
1718                 cfg->exception_message = g_strdup ("unknown ret conv");
1719                 cfg->disable_llvm = TRUE;
1720                 return linfo;
1721         }
1722
1723         for (i = 0; i < n; ++i) {
1724                 ainfo = cinfo->args + i;
1725
1726                 linfo->args [i].storage = LLVMArgNone;
1727
1728                 switch (ainfo->storage) {
1729                 case RegTypeGeneral:
1730                 case RegTypeIRegPair:
1731                 case RegTypeBase:
1732                         linfo->args [i].storage = LLVMArgInIReg;
1733                         break;
1734                 case RegTypeStructByVal:
1735                         // FIXME: Passing entirely on the stack or split reg/stack
1736                         if (ainfo->vtsize == 0 && ainfo->size <= 2) {
1737                                 linfo->args [i].storage = LLVMArgVtypeInReg;
1738                                 linfo->args [i].pair_storage [0] = LLVMArgInIReg;
1739                                 if (ainfo->size == 2)
1740                                         linfo->args [i].pair_storage [1] = LLVMArgInIReg;
1741                                 else
1742                                         linfo->args [i].pair_storage [1] = LLVMArgNone;
1743                         } else {
1744                                 cfg->exception_message = g_strdup_printf ("vtype-by-val on stack");
1745                                 cfg->disable_llvm = TRUE;
1746                         }
1747                         break;
1748                 default:
1749                         cfg->exception_message = g_strdup_printf ("ainfo->storage (%d)", ainfo->storage);
1750                         cfg->disable_llvm = TRUE;
1751                         break;
1752                 }
1753         }
1754
1755         return linfo;
1756 }
1757 #endif
1758
1759 void
1760 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
1761 {
1762         MonoInst *in, *ins;
1763         MonoMethodSignature *sig;
1764         int i, n;
1765         CallInfo *cinfo;
1766
1767         sig = call->signature;
1768         n = sig->param_count + sig->hasthis;
1769
1770         cinfo = get_call_info (cfg->generic_sharing_context, NULL, sig);
1771
1772         for (i = 0; i < n; ++i) {
1773                 ArgInfo *ainfo = cinfo->args + i;
1774                 MonoType *t;
1775
1776                 if (i >= sig->hasthis)
1777                         t = sig->params [i - sig->hasthis];
1778                 else
1779                         t = &mono_defaults.int_class->byval_arg;
1780                 t = mini_type_get_underlying_type (NULL, t);
1781
1782                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
1783                         /* Emit the signature cookie just before the implicit arguments */
1784                         emit_sig_cookie (cfg, call, cinfo);
1785                 }
1786
1787                 in = call->args [i];
1788
1789                 switch (ainfo->storage) {
1790                 case RegTypeGeneral:
1791                 case RegTypeIRegPair:
1792                         if (!t->byref && ((t->type == MONO_TYPE_I8) || (t->type == MONO_TYPE_U8))) {
1793                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
1794                                 ins->dreg = mono_alloc_ireg (cfg);
1795                                 ins->sreg1 = in->dreg + 1;
1796                                 MONO_ADD_INS (cfg->cbb, ins);
1797                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
1798
1799                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
1800                                 ins->dreg = mono_alloc_ireg (cfg);
1801                                 ins->sreg1 = in->dreg + 2;
1802                                 MONO_ADD_INS (cfg->cbb, ins);
1803                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg + 1, FALSE);
1804                         } else if (!t->byref && ((t->type == MONO_TYPE_R8) || (t->type == MONO_TYPE_R4))) {
1805                                 if (ainfo->size == 4) {
1806                                         if (IS_SOFT_FLOAT) {
1807                                                 /* mono_emit_call_args () have already done the r8->r4 conversion */
1808                                                 /* The converted value is in an int vreg */
1809                                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
1810                                                 ins->dreg = mono_alloc_ireg (cfg);
1811                                                 ins->sreg1 = in->dreg;
1812                                                 MONO_ADD_INS (cfg->cbb, ins);
1813                                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
1814                                         } else {
1815                                                 int creg;
1816
1817                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, (cfg->param_area - 8), in->dreg);
1818                                                 creg = mono_alloc_ireg (cfg);
1819                                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8));
1820                                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ainfo->reg, FALSE);
1821                                         }
1822                                 } else {
1823                                         if (IS_SOFT_FLOAT) {
1824                                                 MONO_INST_NEW (cfg, ins, OP_FGETLOW32);
1825                                                 ins->dreg = mono_alloc_ireg (cfg);
1826                                                 ins->sreg1 = in->dreg;
1827                                                 MONO_ADD_INS (cfg->cbb, ins);
1828                                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
1829
1830                                                 MONO_INST_NEW (cfg, ins, OP_FGETHIGH32);
1831                                                 ins->dreg = mono_alloc_ireg (cfg);
1832                                                 ins->sreg1 = in->dreg;
1833                                                 MONO_ADD_INS (cfg->cbb, ins);
1834                                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg + 1, FALSE);
1835                                         } else {
1836                                                 int creg;
1837
1838                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, (cfg->param_area - 8), in->dreg);
1839                                                 creg = mono_alloc_ireg (cfg);
1840                                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8));
1841                                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ainfo->reg, FALSE);
1842                                                 creg = mono_alloc_ireg (cfg);
1843                                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8 + 4));
1844                                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ainfo->reg + 1, FALSE);
1845                                         }
1846                                 }
1847                                 cfg->flags |= MONO_CFG_HAS_FPOUT;
1848                         } else {
1849                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
1850                                 ins->dreg = mono_alloc_ireg (cfg);
1851                                 ins->sreg1 = in->dreg;
1852                                 MONO_ADD_INS (cfg->cbb, ins);
1853
1854                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
1855                         }
1856                         break;
1857                 case RegTypeStructByAddr:
1858                         NOT_IMPLEMENTED;
1859 #if 0
1860                         /* FIXME: where si the data allocated? */
1861                         arg->backend.reg3 = ainfo->reg;
1862                         call->used_iregs |= 1 << ainfo->reg;
1863                         g_assert_not_reached ();
1864 #endif
1865                         break;
1866                 case RegTypeStructByVal:
1867                         MONO_INST_NEW (cfg, ins, OP_OUTARG_VT);
1868                         ins->opcode = OP_OUTARG_VT;
1869                         ins->sreg1 = in->dreg;
1870                         ins->klass = in->klass;
1871                         ins->inst_p0 = call;
1872                         ins->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
1873                         memcpy (ins->inst_p1, ainfo, sizeof (ArgInfo));
1874                         mono_call_inst_add_outarg_vt (cfg, call, ins);
1875                         MONO_ADD_INS (cfg->cbb, ins);
1876                         break;
1877                 case RegTypeBase:
1878                         if (!t->byref && ((t->type == MONO_TYPE_I8) || (t->type == MONO_TYPE_U8))) {
1879                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI8_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
1880                         } else if (!t->byref && ((t->type == MONO_TYPE_R4) || (t->type == MONO_TYPE_R8))) {
1881                                 if (t->type == MONO_TYPE_R8) {
1882                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
1883                                 } else {
1884                                         if (IS_SOFT_FLOAT)
1885                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI4_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
1886                                         else
1887                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
1888                                 }
1889                         } else {
1890                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
1891                         }
1892                         break;
1893                 case RegTypeBaseGen:
1894                         if (!t->byref && ((t->type == MONO_TYPE_I8) || (t->type == MONO_TYPE_U8))) {
1895                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, (G_BYTE_ORDER == G_BIG_ENDIAN) ? in->dreg + 1 : in->dreg + 2);
1896                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
1897                                 ins->dreg = mono_alloc_ireg (cfg);
1898                                 ins->sreg1 = G_BYTE_ORDER == G_BIG_ENDIAN ? in->dreg + 2 : in->dreg + 1;
1899                                 MONO_ADD_INS (cfg->cbb, ins);
1900                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ARMREG_R3, FALSE);
1901                         } else if (!t->byref && (t->type == MONO_TYPE_R8)) {
1902                                 int creg;
1903
1904                                 /* This should work for soft-float as well */
1905
1906                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, (cfg->param_area - 8), in->dreg);
1907                                 creg = mono_alloc_ireg (cfg);
1908                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ARMREG_R3, FALSE);
1909                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8));
1910                                 creg = mono_alloc_ireg (cfg);
1911                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 4));
1912                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, creg);
1913                                 cfg->flags |= MONO_CFG_HAS_FPOUT;
1914                         } else {
1915                                 g_assert_not_reached ();
1916                         }
1917                         break;
1918                 case RegTypeFP: {
1919                         /* FIXME: */
1920                         NOT_IMPLEMENTED;
1921 #if 0
1922                         arg->backend.reg3 = ainfo->reg;
1923                         /* FP args are passed in int regs */
1924                         call->used_iregs |= 1 << ainfo->reg;
1925                         if (ainfo->size == 8) {
1926                                 arg->opcode = OP_OUTARG_R8;
1927                                 call->used_iregs |= 1 << (ainfo->reg + 1);
1928                         } else {
1929                                 arg->opcode = OP_OUTARG_R4;
1930                         }
1931 #endif
1932                         cfg->flags |= MONO_CFG_HAS_FPOUT;
1933                         break;
1934                 }
1935                 default:
1936                         g_assert_not_reached ();
1937                 }
1938         }
1939
1940         /* Handle the case where there are no implicit arguments */
1941         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sig->sentinelpos))
1942                 emit_sig_cookie (cfg, call, cinfo);
1943
1944         if (sig->ret && MONO_TYPE_ISSTRUCT (sig->ret)) {
1945                 MonoInst *vtarg;
1946
1947                 if (cinfo->ret.storage == RegTypeStructByVal) {
1948                         /* The JIT will transform this into a normal call */
1949                         call->vret_in_reg = TRUE;
1950                 } else {
1951                         MONO_INST_NEW (cfg, vtarg, OP_MOVE);
1952                         vtarg->sreg1 = call->vret_var->dreg;
1953                         vtarg->dreg = mono_alloc_preg (cfg);
1954                         MONO_ADD_INS (cfg->cbb, vtarg);
1955
1956                         mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
1957                 }
1958         }
1959
1960         call->stack_usage = cinfo->stack_usage;
1961
1962         g_free (cinfo);
1963 }
1964
1965 void
1966 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
1967 {
1968         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
1969         ArgInfo *ainfo = ins->inst_p1;
1970         int ovf_size = ainfo->vtsize;
1971         int doffset = ainfo->offset;
1972         int struct_size = ainfo->struct_size;
1973         int i, soffset, dreg, tmpreg;
1974
1975         soffset = 0;
1976         for (i = 0; i < ainfo->size; ++i) {
1977                 dreg = mono_alloc_ireg (cfg);
1978                 switch (struct_size) {
1979                 case 1:
1980                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, soffset);
1981                         break;
1982                 case 2:
1983                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU2_MEMBASE, dreg, src->dreg, soffset);
1984                         break;
1985                 case 3:
1986                         tmpreg = mono_alloc_ireg (cfg);
1987                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, soffset);
1988                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, tmpreg, src->dreg, soffset + 1);
1989                         MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SHL_IMM, tmpreg, tmpreg, 8);
1990                         MONO_EMIT_NEW_BIALU (cfg, OP_IOR, dreg, dreg, tmpreg);
1991                         MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, tmpreg, src->dreg, soffset + 2);
1992                         MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SHL_IMM, tmpreg, tmpreg, 16);
1993                         MONO_EMIT_NEW_BIALU (cfg, OP_IOR, dreg, dreg, tmpreg);
1994                         break;
1995                 default:
1996                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, soffset);
1997                         break;
1998                 }
1999                 mono_call_inst_add_outarg_reg (cfg, call, dreg, ainfo->reg + i, FALSE);
2000                 soffset += sizeof (gpointer);
2001                 struct_size -= sizeof (gpointer);
2002         }
2003         //g_print ("vt size: %d at R%d + %d\n", doffset, vt->inst_basereg, vt->inst_offset);
2004         if (ovf_size != 0)
2005                 mini_emit_memcpy (cfg, ARMREG_SP, doffset, src->dreg, soffset, MIN (ovf_size * sizeof (gpointer), struct_size), struct_size < 4 ? 1 : 4);
2006 }
2007
2008 void
2009 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2010 {
2011         MonoType *ret = mini_type_get_underlying_type (cfg->generic_sharing_context, mono_method_signature (method)->ret);
2012
2013         if (!ret->byref) {
2014                 if (ret->type == MONO_TYPE_I8 || ret->type == MONO_TYPE_U8) {
2015                         MonoInst *ins;
2016
2017                         if (COMPILE_LLVM (cfg)) {
2018                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2019                         } else {
2020                                 MONO_INST_NEW (cfg, ins, OP_SETLRET);
2021                                 ins->sreg1 = val->dreg + 1;
2022                                 ins->sreg2 = val->dreg + 2;
2023                                 MONO_ADD_INS (cfg->cbb, ins);
2024                         }
2025                         return;
2026                 }
2027                 switch (arm_fpu) {
2028                 case MONO_ARM_FPU_NONE:
2029                         if (ret->type == MONO_TYPE_R8) {
2030                                 MonoInst *ins;
2031
2032                                 MONO_INST_NEW (cfg, ins, OP_SETFRET);
2033                                 ins->dreg = cfg->ret->dreg;
2034                                 ins->sreg1 = val->dreg;
2035                                 MONO_ADD_INS (cfg->cbb, ins);
2036                                 return;
2037                         }
2038                         if (ret->type == MONO_TYPE_R4) {
2039                                 /* Already converted to an int in method_to_ir () */
2040                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2041                                 return;
2042                         }
2043                         break;
2044                 case MONO_ARM_FPU_VFP:
2045                         if (ret->type == MONO_TYPE_R8 || ret->type == MONO_TYPE_R4) {
2046                                 MonoInst *ins;
2047
2048                                 MONO_INST_NEW (cfg, ins, OP_SETFRET);
2049                                 ins->dreg = cfg->ret->dreg;
2050                                 ins->sreg1 = val->dreg;
2051                                 MONO_ADD_INS (cfg->cbb, ins);
2052                                 return;
2053                         }
2054                         break;
2055                 case MONO_ARM_FPU_FPA:
2056                         if (ret->type == MONO_TYPE_R4 || ret->type == MONO_TYPE_R8) {
2057                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2058                                 return;
2059                         }
2060                         break;
2061                 default:
2062                         g_assert_not_reached ();
2063                 }
2064         }
2065
2066         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2067 }
2068
2069 #endif /* #ifndef DISABLE_JIT */
2070
2071 gboolean
2072 mono_arch_is_inst_imm (gint64 imm)
2073 {
2074         return TRUE;
2075 }
2076
2077 #define DYN_CALL_STACK_ARGS 6
2078
2079 typedef struct {
2080         MonoMethodSignature *sig;
2081         CallInfo *cinfo;
2082 } ArchDynCallInfo;
2083
2084 typedef struct {
2085         mgreg_t regs [PARAM_REGS + DYN_CALL_STACK_ARGS];
2086         mgreg_t res, res2;
2087         guint8 *ret;
2088 } DynCallArgs;
2089
2090 static gboolean
2091 dyn_call_supported (CallInfo *cinfo, MonoMethodSignature *sig)
2092 {
2093         int i;
2094
2095         if (sig->hasthis + sig->param_count > PARAM_REGS + DYN_CALL_STACK_ARGS)
2096                 return FALSE;
2097
2098         switch (cinfo->ret.storage) {
2099         case RegTypeNone:
2100         case RegTypeGeneral:
2101         case RegTypeIRegPair:
2102         case RegTypeStructByAddr:
2103                 break;
2104         case RegTypeFP:
2105                 if (IS_FPA)
2106                         return FALSE;
2107                 else if (IS_VFP)
2108                         break;
2109                 else
2110                         return FALSE;
2111         default:
2112                 return FALSE;
2113         }
2114
2115         for (i = 0; i < cinfo->nargs; ++i) {
2116                 switch (cinfo->args [i].storage) {
2117                 case RegTypeGeneral:
2118                         break;
2119                 case RegTypeIRegPair:
2120                         break;
2121                 case RegTypeBase:
2122                         if (cinfo->args [i].offset >= (DYN_CALL_STACK_ARGS * sizeof (gpointer)))
2123                                 return FALSE;
2124                         break;
2125                 case RegTypeStructByVal:
2126                         if (cinfo->args [i].reg + cinfo->args [i].vtsize >= PARAM_REGS + DYN_CALL_STACK_ARGS)
2127                                 return FALSE;
2128                         break;
2129                 default:
2130                         return FALSE;
2131                 }
2132         }
2133
2134         // FIXME: Can't use cinfo only as it doesn't contain info about I8/float */
2135         for (i = 0; i < sig->param_count; ++i) {
2136                 MonoType *t = sig->params [i];
2137
2138                 if (t->byref)
2139                         continue;
2140
2141                 switch (t->type) {
2142                 case MONO_TYPE_R4:
2143                 case MONO_TYPE_R8:
2144                         if (IS_SOFT_FLOAT)
2145                                 return FALSE;
2146                         else
2147                                 break;
2148                         /*
2149                 case MONO_TYPE_I8:
2150                 case MONO_TYPE_U8:
2151                         return FALSE;
2152                         */
2153                 default:
2154                         break;
2155                 }
2156         }
2157
2158         return TRUE;
2159 }
2160
2161 MonoDynCallInfo*
2162 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
2163 {
2164         ArchDynCallInfo *info;
2165         CallInfo *cinfo;
2166
2167         cinfo = get_call_info (NULL, NULL, sig);
2168
2169         if (!dyn_call_supported (cinfo, sig)) {
2170                 g_free (cinfo);
2171                 return NULL;
2172         }
2173
2174         info = g_new0 (ArchDynCallInfo, 1);
2175         // FIXME: Preprocess the info to speed up start_dyn_call ()
2176         info->sig = sig;
2177         info->cinfo = cinfo;
2178
2179         return (MonoDynCallInfo*)info;
2180 }
2181
2182 void
2183 mono_arch_dyn_call_free (MonoDynCallInfo *info)
2184 {
2185         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2186
2187         g_free (ainfo->cinfo);
2188         g_free (ainfo);
2189 }
2190
2191 void
2192 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
2193 {
2194         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2195         DynCallArgs *p = (DynCallArgs*)buf;
2196         int arg_index, greg, i, j, pindex;
2197         MonoMethodSignature *sig = dinfo->sig;
2198
2199         g_assert (buf_len >= sizeof (DynCallArgs));
2200
2201         p->res = 0;
2202         p->ret = ret;
2203
2204         arg_index = 0;
2205         greg = 0;
2206         pindex = 0;
2207
2208         if (sig->hasthis || dinfo->cinfo->vret_arg_index == 1) {
2209                 p->regs [greg ++] = (mgreg_t)*(args [arg_index ++]);
2210                 if (!sig->hasthis)
2211                         pindex = 1;
2212         }
2213
2214         if (dinfo->cinfo->vtype_retaddr)
2215                 p->regs [greg ++] = (mgreg_t)ret;
2216
2217         for (i = pindex; i < sig->param_count; i++) {
2218                 MonoType *t = mono_type_get_underlying_type (sig->params [i]);
2219                 gpointer *arg = args [arg_index ++];
2220                 ArgInfo *ainfo = &dinfo->cinfo->args [i + sig->hasthis];
2221                 int slot = -1;
2222
2223                 if (ainfo->storage == RegTypeGeneral || ainfo->storage == RegTypeIRegPair || ainfo->storage == RegTypeStructByVal)
2224                         slot = ainfo->reg;
2225                 else if (ainfo->storage == RegTypeBase)
2226                         slot = PARAM_REGS + (ainfo->offset / 4);
2227                 else
2228                         g_assert_not_reached ();
2229
2230                 if (t->byref) {
2231                         p->regs [slot] = (mgreg_t)*arg;
2232                         continue;
2233                 }
2234
2235                 switch (t->type) {
2236                 case MONO_TYPE_STRING:
2237                 case MONO_TYPE_CLASS:
2238                 case MONO_TYPE_ARRAY:
2239                 case MONO_TYPE_SZARRAY:
2240                 case MONO_TYPE_OBJECT:
2241                 case MONO_TYPE_PTR:
2242                 case MONO_TYPE_I:
2243                 case MONO_TYPE_U:
2244                         p->regs [slot] = (mgreg_t)*arg;
2245                         break;
2246                 case MONO_TYPE_BOOLEAN:
2247                 case MONO_TYPE_U1:
2248                         p->regs [slot] = *(guint8*)arg;
2249                         break;
2250                 case MONO_TYPE_I1:
2251                         p->regs [slot] = *(gint8*)arg;
2252                         break;
2253                 case MONO_TYPE_I2:
2254                         p->regs [slot] = *(gint16*)arg;
2255                         break;
2256                 case MONO_TYPE_U2:
2257                 case MONO_TYPE_CHAR:
2258                         p->regs [slot] = *(guint16*)arg;
2259                         break;
2260                 case MONO_TYPE_I4:
2261                         p->regs [slot] = *(gint32*)arg;
2262                         break;
2263                 case MONO_TYPE_U4:
2264                         p->regs [slot] = *(guint32*)arg;
2265                         break;
2266                 case MONO_TYPE_I8:
2267                 case MONO_TYPE_U8:
2268                         p->regs [slot ++] = (mgreg_t)arg [0];
2269                         p->regs [slot] = (mgreg_t)arg [1];
2270                         break;
2271                 case MONO_TYPE_R4:
2272                         p->regs [slot] = *(mgreg_t*)arg;
2273                         break;
2274                 case MONO_TYPE_R8:
2275                         p->regs [slot ++] = (mgreg_t)arg [0];
2276                         p->regs [slot] = (mgreg_t)arg [1];
2277                         break;
2278                 case MONO_TYPE_GENERICINST:
2279                         if (MONO_TYPE_IS_REFERENCE (t)) {
2280                                 p->regs [slot] = (mgreg_t)*arg;
2281                                 break;
2282                         } else {
2283                                 /* Fall though */
2284                         }
2285                 case MONO_TYPE_VALUETYPE:
2286                         g_assert (ainfo->storage == RegTypeStructByVal);
2287
2288                         if (ainfo->size == 0)
2289                                 slot = PARAM_REGS + (ainfo->offset / 4);
2290                         else
2291                                 slot = ainfo->reg;
2292
2293                         for (j = 0; j < ainfo->size + ainfo->vtsize; ++j)
2294                                 p->regs [slot ++] = ((mgreg_t*)arg) [j];
2295                         break;
2296                 default:
2297                         g_assert_not_reached ();
2298                 }
2299         }
2300 }
2301
2302 void
2303 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
2304 {
2305         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2306         MonoMethodSignature *sig = ((ArchDynCallInfo*)info)->sig;
2307         guint8 *ret = ((DynCallArgs*)buf)->ret;
2308         mgreg_t res = ((DynCallArgs*)buf)->res;
2309         mgreg_t res2 = ((DynCallArgs*)buf)->res2;
2310
2311         switch (mono_type_get_underlying_type (sig->ret)->type) {
2312         case MONO_TYPE_VOID:
2313                 *(gpointer*)ret = NULL;
2314                 break;
2315         case MONO_TYPE_STRING:
2316         case MONO_TYPE_CLASS:
2317         case MONO_TYPE_ARRAY:
2318         case MONO_TYPE_SZARRAY:
2319         case MONO_TYPE_OBJECT:
2320         case MONO_TYPE_I:
2321         case MONO_TYPE_U:
2322         case MONO_TYPE_PTR:
2323                 *(gpointer*)ret = (gpointer)res;
2324                 break;
2325         case MONO_TYPE_I1:
2326                 *(gint8*)ret = res;
2327                 break;
2328         case MONO_TYPE_U1:
2329         case MONO_TYPE_BOOLEAN:
2330                 *(guint8*)ret = res;
2331                 break;
2332         case MONO_TYPE_I2:
2333                 *(gint16*)ret = res;
2334                 break;
2335         case MONO_TYPE_U2:
2336         case MONO_TYPE_CHAR:
2337                 *(guint16*)ret = res;
2338                 break;
2339         case MONO_TYPE_I4:
2340                 *(gint32*)ret = res;
2341                 break;
2342         case MONO_TYPE_U4:
2343                 *(guint32*)ret = res;
2344                 break;
2345         case MONO_TYPE_I8:
2346         case MONO_TYPE_U8:
2347                 /* This handles endianness as well */
2348                 ((gint32*)ret) [0] = res;
2349                 ((gint32*)ret) [1] = res2;
2350                 break;
2351         case MONO_TYPE_GENERICINST:
2352                 if (MONO_TYPE_IS_REFERENCE (sig->ret)) {
2353                         *(gpointer*)ret = (gpointer)res;
2354                         break;
2355                 } else {
2356                         /* Fall though */
2357                 }
2358         case MONO_TYPE_VALUETYPE:
2359                 g_assert (ainfo->cinfo->vtype_retaddr);
2360                 /* Nothing to do */
2361                 break;
2362         case MONO_TYPE_R4:
2363                 g_assert (IS_VFP);
2364                 *(float*)ret = *(float*)&res;
2365                 break;
2366         case MONO_TYPE_R8: {
2367                 mgreg_t regs [2];
2368
2369                 g_assert (IS_VFP);
2370                 regs [0] = res;
2371                 regs [1] = res2;
2372
2373                 *(double*)ret = *(double*)&regs;
2374                 break;
2375         }
2376         default:
2377                 g_assert_not_reached ();
2378         }
2379 }
2380
2381 #ifndef DISABLE_JIT
2382
2383 /*
2384  * Allow tracing to work with this interface (with an optional argument)
2385  */
2386
2387 void*
2388 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
2389 {
2390         guchar *code = p;
2391
2392         code = mono_arm_emit_load_imm (code, ARMREG_R0, (guint32)cfg->method);
2393         ARM_MOV_REG_IMM8 (code, ARMREG_R1, 0); /* NULL ebp for now */
2394         code = mono_arm_emit_load_imm (code, ARMREG_R2, (guint32)func);
2395         code = emit_call_reg (code, ARMREG_R2);
2396         return code;
2397 }
2398
2399 enum {
2400         SAVE_NONE,
2401         SAVE_STRUCT,
2402         SAVE_ONE,
2403         SAVE_TWO,
2404         SAVE_FP
2405 };
2406
2407 void*
2408 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
2409 {
2410         guchar *code = p;
2411         int save_mode = SAVE_NONE;
2412         int offset;
2413         MonoMethod *method = cfg->method;
2414         int rtype = mini_type_get_underlying_type (cfg->generic_sharing_context, mono_method_signature (method)->ret)->type;
2415         int save_offset = cfg->param_area;
2416         save_offset += 7;
2417         save_offset &= ~7;
2418
2419         offset = code - cfg->native_code;
2420         /* we need about 16 instructions */
2421         if (offset > (cfg->code_size - 16 * 4)) {
2422                 cfg->code_size *= 2;
2423                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
2424                 code = cfg->native_code + offset;
2425         }
2426         switch (rtype) {
2427         case MONO_TYPE_VOID:
2428                 /* special case string .ctor icall */
2429                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class)
2430                         save_mode = SAVE_ONE;
2431                 else
2432                         save_mode = SAVE_NONE;
2433                 break;
2434         case MONO_TYPE_I8:
2435         case MONO_TYPE_U8:
2436                 save_mode = SAVE_TWO;
2437                 break;
2438         case MONO_TYPE_R4:
2439         case MONO_TYPE_R8:
2440                 save_mode = SAVE_FP;
2441                 break;
2442         case MONO_TYPE_VALUETYPE:
2443                 save_mode = SAVE_STRUCT;
2444                 break;
2445         default:
2446                 save_mode = SAVE_ONE;
2447                 break;
2448         }
2449
2450         switch (save_mode) {
2451         case SAVE_TWO:
2452                 ARM_STR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
2453                 ARM_STR_IMM (code, ARMREG_R1, cfg->frame_reg, save_offset + 4);
2454                 if (enable_arguments) {
2455                         ARM_MOV_REG_REG (code, ARMREG_R2, ARMREG_R1);
2456                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_R0);
2457                 }
2458                 break;
2459         case SAVE_ONE:
2460                 ARM_STR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
2461                 if (enable_arguments) {
2462                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_R0);
2463                 }
2464                 break;
2465         case SAVE_FP:
2466                 /* FIXME: what reg?  */
2467                 if (enable_arguments) {
2468                         /* FIXME: what reg?  */
2469                 }
2470                 break;
2471         case SAVE_STRUCT:
2472                 if (enable_arguments) {
2473                         /* FIXME: get the actual address  */
2474                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_R0);
2475                 }
2476                 break;
2477         case SAVE_NONE:
2478         default:
2479                 break;
2480         }
2481
2482         code = mono_arm_emit_load_imm (code, ARMREG_R0, (guint32)cfg->method);
2483         code = mono_arm_emit_load_imm (code, ARMREG_IP, (guint32)func);
2484         code = emit_call_reg (code, ARMREG_IP);
2485
2486         switch (save_mode) {
2487         case SAVE_TWO:
2488                 ARM_LDR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
2489                 ARM_LDR_IMM (code, ARMREG_R1, cfg->frame_reg, save_offset + 4);
2490                 break;
2491         case SAVE_ONE:
2492                 ARM_LDR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
2493                 break;
2494         case SAVE_FP:
2495                 /* FIXME */
2496                 break;
2497         case SAVE_NONE:
2498         default:
2499                 break;
2500         }
2501
2502         return code;
2503 }
2504
2505 /*
2506  * The immediate field for cond branches is big enough for all reasonable methods
2507  */
2508 #define EMIT_COND_BRANCH_FLAGS(ins,condcode) \
2509 if (0 && ins->inst_true_bb->native_offset) { \
2510         ARM_B_COND (code, (condcode), (code - cfg->native_code + ins->inst_true_bb->native_offset) & 0xffffff); \
2511 } else { \
2512         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
2513         ARM_B_COND (code, (condcode), 0);       \
2514 }
2515
2516 #define EMIT_COND_BRANCH(ins,cond) EMIT_COND_BRANCH_FLAGS(ins, branch_cc_table [(cond)])
2517
2518 /* emit an exception if condition is fail
2519  *
2520  * We assign the extra code used to throw the implicit exceptions
2521  * to cfg->bb_exit as far as the big branch handling is concerned
2522  */
2523 #define EMIT_COND_SYSTEM_EXCEPTION_FLAGS(condcode,exc_name)            \
2524         do {                                                        \
2525                 mono_add_patch_info (cfg, code - cfg->native_code,   \
2526                                     MONO_PATCH_INFO_EXC, exc_name);  \
2527                 ARM_BL_COND (code, (condcode), 0);      \
2528         } while (0);
2529
2530 #define EMIT_COND_SYSTEM_EXCEPTION(cond,exc_name) EMIT_COND_SYSTEM_EXCEPTION_FLAGS(branch_cc_table [(cond)], (exc_name))
2531
2532 void
2533 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2534 {
2535 }
2536
2537 void
2538 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
2539 {
2540         MonoInst *ins, *n, *last_ins = NULL;
2541
2542         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
2543                 switch (ins->opcode) {
2544                 case OP_MUL_IMM:
2545                 case OP_IMUL_IMM:
2546                         /* Already done by an arch-independent pass */
2547                         break;
2548                 case OP_LOAD_MEMBASE:
2549                 case OP_LOADI4_MEMBASE:
2550                         /*
2551                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
2552                          * OP_LOAD_MEMBASE offset(basereg), reg
2553                          */
2554                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG
2555                                          || last_ins->opcode == OP_STORE_MEMBASE_REG) &&
2556                             ins->inst_basereg == last_ins->inst_destbasereg &&
2557                             ins->inst_offset == last_ins->inst_offset) {
2558                                 if (ins->dreg == last_ins->sreg1) {
2559                                         MONO_DELETE_INS (bb, ins);
2560                                         continue;
2561                                 } else {
2562                                         //static int c = 0; printf ("MATCHX %s %d\n", cfg->method->name,c++);
2563                                         ins->opcode = OP_MOVE;
2564                                         ins->sreg1 = last_ins->sreg1;
2565                                 }
2566
2567                         /*
2568                          * Note: reg1 must be different from the basereg in the second load
2569                          * OP_LOAD_MEMBASE offset(basereg), reg1
2570                          * OP_LOAD_MEMBASE offset(basereg), reg2
2571                          * -->
2572                          * OP_LOAD_MEMBASE offset(basereg), reg1
2573                          * OP_MOVE reg1, reg2
2574                          */
2575                         } if (last_ins && (last_ins->opcode == OP_LOADI4_MEMBASE
2576                                            || last_ins->opcode == OP_LOAD_MEMBASE) &&
2577                               ins->inst_basereg != last_ins->dreg &&
2578                               ins->inst_basereg == last_ins->inst_basereg &&
2579                               ins->inst_offset == last_ins->inst_offset) {
2580
2581                                 if (ins->dreg == last_ins->dreg) {
2582                                         MONO_DELETE_INS (bb, ins);
2583                                         continue;
2584                                 } else {
2585                                         ins->opcode = OP_MOVE;
2586                                         ins->sreg1 = last_ins->dreg;
2587                                 }
2588
2589                                 //g_assert_not_reached ();
2590
2591 #if 0
2592                         /*
2593                          * OP_STORE_MEMBASE_IMM imm, offset(basereg)
2594                          * OP_LOAD_MEMBASE offset(basereg), reg
2595                          * -->
2596                          * OP_STORE_MEMBASE_IMM imm, offset(basereg)
2597                          * OP_ICONST reg, imm
2598                          */
2599                         } else if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_IMM
2600                                                 || last_ins->opcode == OP_STORE_MEMBASE_IMM) &&
2601                                    ins->inst_basereg == last_ins->inst_destbasereg &&
2602                                    ins->inst_offset == last_ins->inst_offset) {
2603                                 //static int c = 0; printf ("MATCHX %s %d\n", cfg->method->name,c++);
2604                                 ins->opcode = OP_ICONST;
2605                                 ins->inst_c0 = last_ins->inst_imm;
2606                                 g_assert_not_reached (); // check this rule
2607 #endif
2608                         }
2609                         break;
2610                 case OP_LOADU1_MEMBASE:
2611                 case OP_LOADI1_MEMBASE:
2612                         if (last_ins && (last_ins->opcode == OP_STOREI1_MEMBASE_REG) &&
2613                                         ins->inst_basereg == last_ins->inst_destbasereg &&
2614                                         ins->inst_offset == last_ins->inst_offset) {
2615                                 ins->opcode = (ins->opcode == OP_LOADI1_MEMBASE) ? OP_ICONV_TO_I1 : OP_ICONV_TO_U1;
2616                                 ins->sreg1 = last_ins->sreg1;
2617                         }
2618                         break;
2619                 case OP_LOADU2_MEMBASE:
2620                 case OP_LOADI2_MEMBASE:
2621                         if (last_ins && (last_ins->opcode == OP_STOREI2_MEMBASE_REG) &&
2622                                         ins->inst_basereg == last_ins->inst_destbasereg &&
2623                                         ins->inst_offset == last_ins->inst_offset) {
2624                                 ins->opcode = (ins->opcode == OP_LOADI2_MEMBASE) ? OP_ICONV_TO_I2 : OP_ICONV_TO_U2;
2625                                 ins->sreg1 = last_ins->sreg1;
2626                         }
2627                         break;
2628                 case OP_MOVE:
2629                         ins->opcode = OP_MOVE;
2630                         /*
2631                          * OP_MOVE reg, reg
2632                          */
2633                         if (ins->dreg == ins->sreg1) {
2634                                 MONO_DELETE_INS (bb, ins);
2635                                 continue;
2636                         }
2637                         /*
2638                          * OP_MOVE sreg, dreg
2639                          * OP_MOVE dreg, sreg
2640                          */
2641                         if (last_ins && last_ins->opcode == OP_MOVE &&
2642                             ins->sreg1 == last_ins->dreg &&
2643                             ins->dreg == last_ins->sreg1) {
2644                                 MONO_DELETE_INS (bb, ins);
2645                                 continue;
2646                         }
2647                         break;
2648                 }
2649                 last_ins = ins;
2650                 ins = ins->next;
2651         }
2652         bb->last_ins = last_ins;
2653 }
2654
2655 /*
2656  * the branch_cc_table should maintain the order of these
2657  * opcodes.
2658 case CEE_BEQ:
2659 case CEE_BGE:
2660 case CEE_BGT:
2661 case CEE_BLE:
2662 case CEE_BLT:
2663 case CEE_BNE_UN:
2664 case CEE_BGE_UN:
2665 case CEE_BGT_UN:
2666 case CEE_BLE_UN:
2667 case CEE_BLT_UN:
2668  */
2669 static const guchar
2670 branch_cc_table [] = {
2671         ARMCOND_EQ,
2672         ARMCOND_GE,
2673         ARMCOND_GT,
2674         ARMCOND_LE,
2675         ARMCOND_LT,
2676
2677         ARMCOND_NE,
2678         ARMCOND_HS,
2679         ARMCOND_HI,
2680         ARMCOND_LS,
2681         ARMCOND_LO
2682 };
2683
2684 #define NEW_INS(cfg,dest,op) do {       \
2685                 MONO_INST_NEW ((cfg), (dest), (op)); \
2686         mono_bblock_insert_before_ins (bb, ins, (dest)); \
2687         } while (0)
2688
2689 static int
2690 map_to_reg_reg_op (int op)
2691 {
2692         switch (op) {
2693         case OP_ADD_IMM:
2694                 return OP_IADD;
2695         case OP_SUB_IMM:
2696                 return OP_ISUB;
2697         case OP_AND_IMM:
2698                 return OP_IAND;
2699         case OP_COMPARE_IMM:
2700                 return OP_COMPARE;
2701         case OP_ICOMPARE_IMM:
2702                 return OP_ICOMPARE;
2703         case OP_ADDCC_IMM:
2704                 return OP_ADDCC;
2705         case OP_ADC_IMM:
2706                 return OP_ADC;
2707         case OP_SUBCC_IMM:
2708                 return OP_SUBCC;
2709         case OP_SBB_IMM:
2710                 return OP_SBB;
2711         case OP_OR_IMM:
2712                 return OP_IOR;
2713         case OP_XOR_IMM:
2714                 return OP_IXOR;
2715         case OP_LOAD_MEMBASE:
2716                 return OP_LOAD_MEMINDEX;
2717         case OP_LOADI4_MEMBASE:
2718                 return OP_LOADI4_MEMINDEX;
2719         case OP_LOADU4_MEMBASE:
2720                 return OP_LOADU4_MEMINDEX;
2721         case OP_LOADU1_MEMBASE:
2722                 return OP_LOADU1_MEMINDEX;
2723         case OP_LOADI2_MEMBASE:
2724                 return OP_LOADI2_MEMINDEX;
2725         case OP_LOADU2_MEMBASE:
2726                 return OP_LOADU2_MEMINDEX;
2727         case OP_LOADI1_MEMBASE:
2728                 return OP_LOADI1_MEMINDEX;
2729         case OP_STOREI1_MEMBASE_REG:
2730                 return OP_STOREI1_MEMINDEX;
2731         case OP_STOREI2_MEMBASE_REG:
2732                 return OP_STOREI2_MEMINDEX;
2733         case OP_STOREI4_MEMBASE_REG:
2734                 return OP_STOREI4_MEMINDEX;
2735         case OP_STORE_MEMBASE_REG:
2736                 return OP_STORE_MEMINDEX;
2737         case OP_STORER4_MEMBASE_REG:
2738                 return OP_STORER4_MEMINDEX;
2739         case OP_STORER8_MEMBASE_REG:
2740                 return OP_STORER8_MEMINDEX;
2741         case OP_STORE_MEMBASE_IMM:
2742                 return OP_STORE_MEMBASE_REG;
2743         case OP_STOREI1_MEMBASE_IMM:
2744                 return OP_STOREI1_MEMBASE_REG;
2745         case OP_STOREI2_MEMBASE_IMM:
2746                 return OP_STOREI2_MEMBASE_REG;
2747         case OP_STOREI4_MEMBASE_IMM:
2748                 return OP_STOREI4_MEMBASE_REG;
2749         }
2750         g_assert_not_reached ();
2751 }
2752
2753 /*
2754  * Remove from the instruction list the instructions that can't be
2755  * represented with very simple instructions with no register
2756  * requirements.
2757  */
2758 void
2759 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
2760 {
2761         MonoInst *ins, *temp, *last_ins = NULL;
2762         int rot_amount, imm8, low_imm;
2763
2764         MONO_BB_FOR_EACH_INS (bb, ins) {
2765 loop_start:
2766                 switch (ins->opcode) {
2767                 case OP_ADD_IMM:
2768                 case OP_SUB_IMM:
2769                 case OP_AND_IMM:
2770                 case OP_COMPARE_IMM:
2771                 case OP_ICOMPARE_IMM:
2772                 case OP_ADDCC_IMM:
2773                 case OP_ADC_IMM:
2774                 case OP_SUBCC_IMM:
2775                 case OP_SBB_IMM:
2776                 case OP_OR_IMM:
2777                 case OP_XOR_IMM:
2778                 case OP_IADD_IMM:
2779                 case OP_ISUB_IMM:
2780                 case OP_IAND_IMM:
2781                 case OP_IADC_IMM:
2782                 case OP_ISBB_IMM:
2783                 case OP_IOR_IMM:
2784                 case OP_IXOR_IMM:
2785                         if ((imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount)) < 0) {
2786                                 NEW_INS (cfg, temp, OP_ICONST);
2787                                 temp->inst_c0 = ins->inst_imm;
2788                                 temp->dreg = mono_alloc_ireg (cfg);
2789                                 ins->sreg2 = temp->dreg;
2790                                 ins->opcode = mono_op_imm_to_op (ins->opcode);
2791                         }
2792                         if (ins->opcode == OP_SBB || ins->opcode == OP_ISBB || ins->opcode == OP_SUBCC)
2793                                 goto loop_start;
2794                         else
2795                                 break;
2796                 case OP_MUL_IMM:
2797                 case OP_IMUL_IMM:
2798                         if (ins->inst_imm == 1) {
2799                                 ins->opcode = OP_MOVE;
2800                                 break;
2801                         }
2802                         if (ins->inst_imm == 0) {
2803                                 ins->opcode = OP_ICONST;
2804                                 ins->inst_c0 = 0;
2805                                 break;
2806                         }
2807                         imm8 = mono_is_power_of_two (ins->inst_imm);
2808                         if (imm8 > 0) {
2809                                 ins->opcode = OP_SHL_IMM;
2810                                 ins->inst_imm = imm8;
2811                                 break;
2812                         }
2813                         NEW_INS (cfg, temp, OP_ICONST);
2814                         temp->inst_c0 = ins->inst_imm;
2815                         temp->dreg = mono_alloc_ireg (cfg);
2816                         ins->sreg2 = temp->dreg;
2817                         ins->opcode = OP_IMUL;
2818                         break;
2819                 case OP_SBB:
2820                 case OP_ISBB:
2821                 case OP_SUBCC:
2822                 case OP_ISUBCC:
2823                         if (ins->next  && (ins->next->opcode == OP_COND_EXC_C || ins->next->opcode == OP_COND_EXC_IC))
2824                                 /* ARM sets the C flag to 1 if there was _no_ overflow */
2825                                 ins->next->opcode = OP_COND_EXC_NC;
2826                         break;
2827                 case OP_LOCALLOC_IMM:
2828                         NEW_INS (cfg, temp, OP_ICONST);
2829                         temp->inst_c0 = ins->inst_imm;
2830                         temp->dreg = mono_alloc_ireg (cfg);
2831                         ins->sreg1 = temp->dreg;
2832                         ins->opcode = OP_LOCALLOC;
2833                         break;
2834                 case OP_LOAD_MEMBASE:
2835                 case OP_LOADI4_MEMBASE:
2836                 case OP_LOADU4_MEMBASE:
2837                 case OP_LOADU1_MEMBASE:
2838                         /* we can do two things: load the immed in a register
2839                          * and use an indexed load, or see if the immed can be
2840                          * represented as an ad_imm + a load with a smaller offset
2841                          * that fits. We just do the first for now, optimize later.
2842                          */
2843                         if (arm_is_imm12 (ins->inst_offset))
2844                                 break;
2845                         NEW_INS (cfg, temp, OP_ICONST);
2846                         temp->inst_c0 = ins->inst_offset;
2847                         temp->dreg = mono_alloc_ireg (cfg);
2848                         ins->sreg2 = temp->dreg;
2849                         ins->opcode = map_to_reg_reg_op (ins->opcode);
2850                         break;
2851                 case OP_LOADI2_MEMBASE:
2852                 case OP_LOADU2_MEMBASE:
2853                 case OP_LOADI1_MEMBASE:
2854                         if (arm_is_imm8 (ins->inst_offset))
2855                                 break;
2856                         NEW_INS (cfg, temp, OP_ICONST);
2857                         temp->inst_c0 = ins->inst_offset;
2858                         temp->dreg = mono_alloc_ireg (cfg);
2859                         ins->sreg2 = temp->dreg;
2860                         ins->opcode = map_to_reg_reg_op (ins->opcode);
2861                         break;
2862                 case OP_LOADR4_MEMBASE:
2863                 case OP_LOADR8_MEMBASE:
2864                         if (arm_is_fpimm8 (ins->inst_offset))
2865                                 break;
2866                         low_imm = ins->inst_offset & 0x1ff;
2867                         if ((imm8 = mono_arm_is_rotated_imm8 (ins->inst_offset & ~0x1ff, &rot_amount)) >= 0) {
2868                                 NEW_INS (cfg, temp, OP_ADD_IMM);
2869                                 temp->inst_imm = ins->inst_offset & ~0x1ff;
2870                                 temp->sreg1 = ins->inst_basereg;
2871                                 temp->dreg = mono_alloc_ireg (cfg);
2872                                 ins->inst_basereg = temp->dreg;
2873                                 ins->inst_offset = low_imm;
2874                                 break;
2875                         }
2876                         /* VFP/FPA doesn't have indexed load instructions */
2877                         g_assert_not_reached ();
2878                         break;
2879                 case OP_STORE_MEMBASE_REG:
2880                 case OP_STOREI4_MEMBASE_REG:
2881                 case OP_STOREI1_MEMBASE_REG:
2882                         if (arm_is_imm12 (ins->inst_offset))
2883                                 break;
2884                         NEW_INS (cfg, temp, OP_ICONST);
2885                         temp->inst_c0 = ins->inst_offset;
2886                         temp->dreg = mono_alloc_ireg (cfg);
2887                         ins->sreg2 = temp->dreg;
2888                         ins->opcode = map_to_reg_reg_op (ins->opcode);
2889                         break;
2890                 case OP_STOREI2_MEMBASE_REG:
2891                         if (arm_is_imm8 (ins->inst_offset))
2892                                 break;
2893                         NEW_INS (cfg, temp, OP_ICONST);
2894                         temp->inst_c0 = ins->inst_offset;
2895                         temp->dreg = mono_alloc_ireg (cfg);
2896                         ins->sreg2 = temp->dreg;
2897                         ins->opcode = map_to_reg_reg_op (ins->opcode);
2898                         break;
2899                 case OP_STORER4_MEMBASE_REG:
2900                 case OP_STORER8_MEMBASE_REG:
2901                         if (arm_is_fpimm8 (ins->inst_offset))
2902                                 break;
2903                         low_imm = ins->inst_offset & 0x1ff;
2904                         if ((imm8 = mono_arm_is_rotated_imm8 (ins->inst_offset & ~ 0x1ff, &rot_amount)) >= 0 && arm_is_fpimm8 (low_imm)) {
2905                                 NEW_INS (cfg, temp, OP_ADD_IMM);
2906                                 temp->inst_imm = ins->inst_offset & ~0x1ff;
2907                                 temp->sreg1 = ins->inst_destbasereg;
2908                                 temp->dreg = mono_alloc_ireg (cfg);
2909                                 ins->inst_destbasereg = temp->dreg;
2910                                 ins->inst_offset = low_imm;
2911                                 break;
2912                         }
2913                         /*g_print ("fail with: %d (%d, %d)\n", ins->inst_offset, ins->inst_offset & ~0x1ff, low_imm);*/
2914                         /* VFP/FPA doesn't have indexed store instructions */
2915                         g_assert_not_reached ();
2916                         break;
2917                 case OP_STORE_MEMBASE_IMM:
2918                 case OP_STOREI1_MEMBASE_IMM:
2919                 case OP_STOREI2_MEMBASE_IMM:
2920                 case OP_STOREI4_MEMBASE_IMM:
2921                         NEW_INS (cfg, temp, OP_ICONST);
2922                         temp->inst_c0 = ins->inst_imm;
2923                         temp->dreg = mono_alloc_ireg (cfg);
2924                         ins->sreg1 = temp->dreg;
2925                         ins->opcode = map_to_reg_reg_op (ins->opcode);
2926                         last_ins = temp;
2927                         goto loop_start; /* make it handle the possibly big ins->inst_offset */
2928                 case OP_FCOMPARE: {
2929                         gboolean swap = FALSE;
2930                         int reg;
2931
2932                         if (!ins->next) {
2933                                 /* Optimized away */
2934                                 NULLIFY_INS (ins);
2935                                 break;
2936                         }
2937
2938                         /* Some fp compares require swapped operands */
2939                         switch (ins->next->opcode) {
2940                         case OP_FBGT:
2941                                 ins->next->opcode = OP_FBLT;
2942                                 swap = TRUE;
2943                                 break;
2944                         case OP_FBGT_UN:
2945                                 ins->next->opcode = OP_FBLT_UN;
2946                                 swap = TRUE;
2947                                 break;
2948                         case OP_FBLE:
2949                                 ins->next->opcode = OP_FBGE;
2950                                 swap = TRUE;
2951                                 break;
2952                         case OP_FBLE_UN:
2953                                 ins->next->opcode = OP_FBGE_UN;
2954                                 swap = TRUE;
2955                                 break;
2956                         default:
2957                                 break;
2958                         }
2959                         if (swap) {
2960                                 reg = ins->sreg1;
2961                                 ins->sreg1 = ins->sreg2;
2962                                 ins->sreg2 = reg;
2963                         }
2964                         break;
2965                 }
2966                 }
2967
2968                 last_ins = ins;
2969         }
2970         bb->last_ins = last_ins;
2971         bb->max_vreg = cfg->next_vreg;
2972 }
2973
2974 void
2975 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
2976 {
2977         MonoInst *ins;
2978
2979         if (long_ins->opcode == OP_LNEG) {
2980                 ins = long_ins;
2981                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ARM_RSBS_IMM, ins->dreg + 1, ins->sreg1 + 1, 0);
2982                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ARM_RSC_IMM, ins->dreg + 2, ins->sreg1 + 2, 0);
2983                 NULLIFY_INS (ins);
2984         }
2985 }
2986
2987 static guchar*
2988 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int sreg, int size, gboolean is_signed)
2989 {
2990         /* sreg is a float, dreg is an integer reg  */
2991         if (IS_FPA)
2992                 ARM_FPA_FIXZ (code, dreg, sreg);
2993         else if (IS_VFP) {
2994                 if (is_signed)
2995                         ARM_TOSIZD (code, ARM_VFP_F0, sreg);
2996                 else
2997                         ARM_TOUIZD (code, ARM_VFP_F0, sreg);
2998                 ARM_FMRS (code, dreg, ARM_VFP_F0);
2999         }
3000         if (!is_signed) {
3001                 if (size == 1)
3002                         ARM_AND_REG_IMM8 (code, dreg, dreg, 0xff);
3003                 else if (size == 2) {
3004                         ARM_SHL_IMM (code, dreg, dreg, 16);
3005                         ARM_SHR_IMM (code, dreg, dreg, 16);
3006                 }
3007         } else {
3008                 if (size == 1) {
3009                         ARM_SHL_IMM (code, dreg, dreg, 24);
3010                         ARM_SAR_IMM (code, dreg, dreg, 24);
3011                 } else if (size == 2) {
3012                         ARM_SHL_IMM (code, dreg, dreg, 16);
3013                         ARM_SAR_IMM (code, dreg, dreg, 16);
3014                 }
3015         }
3016         return code;
3017 }
3018
3019 #endif /* #ifndef DISABLE_JIT */
3020
3021 typedef struct {
3022         guchar *code;
3023         const guchar *target;
3024         int absolute;
3025         int found;
3026 } PatchData;
3027
3028 #define is_call_imm(diff) ((gint)(diff) >= -33554432 && (gint)(diff) <= 33554431)
3029
3030 static int
3031 search_thunk_slot (void *data, int csize, int bsize, void *user_data) {
3032         PatchData *pdata = (PatchData*)user_data;
3033         guchar *code = data;
3034         guint32 *thunks = data;
3035         guint32 *endthunks = (guint32*)(code + bsize);
3036         int count = 0;
3037         int difflow, diffhigh;
3038
3039         /* always ensure a call from pdata->code can reach to the thunks without further thunks */
3040         difflow = (char*)pdata->code - (char*)thunks;
3041         diffhigh = (char*)pdata->code - (char*)endthunks;
3042         if (!((is_call_imm (thunks) && is_call_imm (endthunks)) || (is_call_imm (difflow) && is_call_imm (diffhigh))))
3043                 return 0;
3044
3045         /*
3046          * The thunk is composed of 3 words:
3047          * load constant from thunks [2] into ARM_IP
3048          * bx to ARM_IP
3049          * address constant
3050          * Note that the LR register is already setup
3051          */
3052         //g_print ("thunk nentries: %d\n", ((char*)endthunks - (char*)thunks)/16);
3053         if ((pdata->found == 2) || (pdata->code >= code && pdata->code <= code + csize)) {
3054                 while (thunks < endthunks) {
3055                         //g_print ("looking for target: %p at %p (%08x-%08x)\n", pdata->target, thunks, thunks [0], thunks [1]);
3056                         if (thunks [2] == (guint32)pdata->target) {
3057                                 arm_patch (pdata->code, (guchar*)thunks);
3058                                 mono_arch_flush_icache (pdata->code, 4);
3059                                 pdata->found = 1;
3060                                 return 1;
3061                         } else if ((thunks [0] == 0) && (thunks [1] == 0) && (thunks [2] == 0)) {
3062                                 /* found a free slot instead: emit thunk */
3063                                 /* ARMREG_IP is fine to use since this can't be an IMT call
3064                                  * which is indirect
3065                                  */
3066                                 code = (guchar*)thunks;
3067                                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
3068                                 if (thumb_supported)
3069                                         ARM_BX (code, ARMREG_IP);
3070                                 else
3071                                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
3072                                 thunks [2] = (guint32)pdata->target;
3073                                 mono_arch_flush_icache ((guchar*)thunks, 12);
3074
3075                                 arm_patch (pdata->code, (guchar*)thunks);
3076                                 mono_arch_flush_icache (pdata->code, 4);
3077                                 pdata->found = 1;
3078                                 return 1;
3079                         }
3080                         /* skip 12 bytes, the size of the thunk */
3081                         thunks += 3;
3082                         count++;
3083                 }
3084                 //g_print ("failed thunk lookup for %p from %p at %p (%d entries)\n", pdata->target, pdata->code, data, count);
3085         }
3086         return 0;
3087 }
3088
3089 static void
3090 handle_thunk (MonoDomain *domain, int absolute, guchar *code, const guchar *target, MonoCodeManager *dyn_code_mp)
3091 {
3092         PatchData pdata;
3093
3094         if (!domain)
3095                 domain = mono_domain_get ();
3096
3097         pdata.code = code;
3098         pdata.target = target;
3099         pdata.absolute = absolute;
3100         pdata.found = 0;
3101
3102         if (dyn_code_mp) {
3103                 mono_code_manager_foreach (dyn_code_mp, search_thunk_slot, &pdata);
3104         }
3105
3106         if (pdata.found != 1) {
3107                 mono_domain_lock (domain);
3108                 mono_domain_code_foreach (domain, search_thunk_slot, &pdata);
3109
3110                 if (!pdata.found) {
3111                         /* this uses the first available slot */
3112                         pdata.found = 2;
3113                         mono_domain_code_foreach (domain, search_thunk_slot, &pdata);
3114                 }
3115                 mono_domain_unlock (domain);
3116         }
3117
3118         if (pdata.found != 1) {
3119                 GHashTable *hash;
3120                 GHashTableIter iter;
3121                 MonoJitDynamicMethodInfo *ji;
3122
3123                 /*
3124                  * This might be a dynamic method, search its code manager. We can only
3125                  * use the dynamic method containing CODE, since the others might be freed later.
3126                  */
3127                 pdata.found = 0;
3128
3129                 mono_domain_lock (domain);
3130                 hash = domain_jit_info (domain)->dynamic_code_hash;
3131                 if (hash) {
3132                         /* FIXME: Speed this up */
3133                         g_hash_table_iter_init (&iter, hash);
3134                         while (g_hash_table_iter_next (&iter, NULL, (gpointer*)&ji)) {
3135                                 mono_code_manager_foreach (ji->code_mp, search_thunk_slot, &pdata);
3136                                 if (pdata.found == 1)
3137                                         break;
3138                         }
3139                 }
3140                 mono_domain_unlock (domain);
3141         }
3142         if (pdata.found != 1)
3143                 g_print ("thunk failed for %p from %p\n", target, code);
3144         g_assert (pdata.found == 1);
3145 }
3146
3147 static void
3148 arm_patch_general (MonoDomain *domain, guchar *code, const guchar *target, MonoCodeManager *dyn_code_mp)
3149 {
3150         guint32 *code32 = (void*)code;
3151         guint32 ins = *code32;
3152         guint32 prim = (ins >> 25) & 7;
3153         guint32 tval = GPOINTER_TO_UINT (target);
3154
3155         //g_print ("patching 0x%08x (0x%08x) to point to 0x%08x\n", code, ins, target);
3156         if (prim == 5) { /* 101b */
3157                 /* the diff starts 8 bytes from the branch opcode */
3158                 gint diff = target - code - 8;
3159                 gint tbits;
3160                 gint tmask = 0xffffffff;
3161                 if (tval & 1) { /* entering thumb mode */
3162                         diff = target - 1 - code - 8;
3163                         g_assert (thumb_supported);
3164                         tbits = 0xf << 28; /* bl->blx bit pattern */
3165                         g_assert ((ins & (1 << 24))); /* it must be a bl, not b instruction */
3166                         /* this low bit of the displacement is moved to bit 24 in the instruction encoding */
3167                         if (diff & 2) {
3168                                 tbits |= 1 << 24;
3169                         }
3170                         tmask = ~(1 << 24); /* clear the link bit */
3171                         /*g_print ("blx to thumb: target: %p, code: %p, diff: %d, mask: %x\n", target, code, diff, tmask);*/
3172                 } else {
3173                         tbits = 0;
3174                 }
3175                 if (diff >= 0) {
3176                         if (diff <= 33554431) {
3177                                 diff >>= 2;
3178                                 ins = (ins & 0xff000000) | diff;
3179                                 ins &= tmask;
3180                                 *code32 = ins | tbits;
3181                                 return;
3182                         }
3183                 } else {
3184                         /* diff between 0 and -33554432 */
3185                         if (diff >= -33554432) {
3186                                 diff >>= 2;
3187                                 ins = (ins & 0xff000000) | (diff & ~0xff000000);
3188                                 ins &= tmask;
3189                                 *code32 = ins | tbits;
3190                                 return;
3191                         }
3192                 }
3193
3194                 handle_thunk (domain, TRUE, code, target, dyn_code_mp);
3195                 return;
3196         }
3197
3198         /*
3199          * The alternative call sequences looks like this:
3200          *
3201          *      ldr ip, [pc] // loads the address constant
3202          *      b 1f         // jumps around the constant
3203          *      address constant embedded in the code
3204          *   1f:
3205          *      mov lr, pc
3206          *      mov pc, ip
3207          *
3208          * There are two cases for patching:
3209          * a) at the end of method emission: in this case code points to the start
3210          *    of the call sequence
3211          * b) during runtime patching of the call site: in this case code points
3212          *    to the mov pc, ip instruction
3213          *
3214          * We have to handle also the thunk jump code sequence:
3215          *
3216          *      ldr ip, [pc]
3217          *      mov pc, ip
3218          *      address constant // execution never reaches here
3219          */
3220         if ((ins & 0x0ffffff0) == 0x12fff10) {
3221                 /* Branch and exchange: the address is constructed in a reg
3222                  * We can patch BX when the code sequence is the following:
3223                  *  ldr     ip, [pc, #0]    ; 0x8
3224                  *  b       0xc
3225                  *  .word code_ptr
3226                  *  mov     lr, pc
3227                  *  bx      ips
3228                  * */
3229                 guint32 ccode [4];
3230                 guint8 *emit = (guint8*)ccode;
3231                 ARM_LDR_IMM (emit, ARMREG_IP, ARMREG_PC, 0);
3232                 ARM_B (emit, 0);
3233                 ARM_MOV_REG_REG (emit, ARMREG_LR, ARMREG_PC);
3234                 ARM_BX (emit, ARMREG_IP);
3235
3236                 /*patching from magic trampoline*/
3237                 if (ins == ccode [3]) {
3238                         g_assert (code32 [-4] == ccode [0]);
3239                         g_assert (code32 [-3] == ccode [1]);
3240                         g_assert (code32 [-1] == ccode [2]);
3241                         code32 [-2] = (guint32)target;
3242                         return;
3243                 }
3244                 /*patching from JIT*/
3245                 if (ins == ccode [0]) {
3246                         g_assert (code32 [1] == ccode [1]);
3247                         g_assert (code32 [3] == ccode [2]);
3248                         g_assert (code32 [4] == ccode [3]);
3249                         code32 [2] = (guint32)target;
3250                         return;
3251                 }
3252                 g_assert_not_reached ();
3253         } else if ((ins & 0x0ffffff0) == 0x12fff30) {
3254                 /*
3255                  * ldr ip, [pc, #0]
3256                  * b 0xc
3257                  * .word code_ptr
3258                  * blx ip
3259                  */
3260                 guint32 ccode [4];
3261                 guint8 *emit = (guint8*)ccode;
3262                 ARM_LDR_IMM (emit, ARMREG_IP, ARMREG_PC, 0);
3263                 ARM_B (emit, 0);
3264                 ARM_BLX_REG (emit, ARMREG_IP);
3265
3266                 g_assert (code32 [-3] == ccode [0]);
3267                 g_assert (code32 [-2] == ccode [1]);
3268                 g_assert (code32 [0] == ccode [2]);
3269
3270                 code32 [-1] = (guint32)target;
3271         } else {
3272                 guint32 ccode [4];
3273                 guint32 *tmp = ccode;
3274                 guint8 *emit = (guint8*)tmp;
3275                 ARM_LDR_IMM (emit, ARMREG_IP, ARMREG_PC, 0);
3276                 ARM_MOV_REG_REG (emit, ARMREG_LR, ARMREG_PC);
3277                 ARM_MOV_REG_REG (emit, ARMREG_PC, ARMREG_IP);
3278                 ARM_BX (emit, ARMREG_IP);
3279                 if (ins == ccode [2]) {
3280                         g_assert_not_reached (); // should be -2 ...
3281                         code32 [-1] = (guint32)target;
3282                         return;
3283                 }
3284                 if (ins == ccode [0]) {
3285                         /* handles both thunk jump code and the far call sequence */
3286                         code32 [2] = (guint32)target;
3287                         return;
3288                 }
3289                 g_assert_not_reached ();
3290         }
3291 //      g_print ("patched with 0x%08x\n", ins);
3292 }
3293
3294 void
3295 arm_patch (guchar *code, const guchar *target)
3296 {
3297         arm_patch_general (NULL, code, target, NULL);
3298 }
3299
3300 /*
3301  * Return the >= 0 uimm8 value if val can be represented with a byte + rotation
3302  * (with the rotation amount in *rot_amount. rot_amount is already adjusted
3303  * to be used with the emit macros.
3304  * Return -1 otherwise.
3305  */
3306 int
3307 mono_arm_is_rotated_imm8 (guint32 val, gint *rot_amount)
3308 {
3309         guint32 res, i;
3310         for (i = 0; i < 31; i+= 2) {
3311                 res = (val << (32 - i)) | (val >> i);
3312                 if (res & ~0xff)
3313                         continue;
3314                 *rot_amount = i? 32 - i: 0;
3315                 return res;
3316         }
3317         return -1;
3318 }
3319
3320 /*
3321  * Emits in code a sequence of instructions that load the value 'val'
3322  * into the dreg register. Uses at most 4 instructions.
3323  */
3324 guint8*
3325 mono_arm_emit_load_imm (guint8 *code, int dreg, guint32 val)
3326 {
3327         int imm8, rot_amount;
3328 #if 0
3329         ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
3330         /* skip the constant pool */
3331         ARM_B (code, 0);
3332         *(int*)code = val;
3333         code += 4;
3334         return code;
3335 #endif
3336         if ((imm8 = mono_arm_is_rotated_imm8 (val, &rot_amount)) >= 0) {
3337                 ARM_MOV_REG_IMM (code, dreg, imm8, rot_amount);
3338         } else if ((imm8 = mono_arm_is_rotated_imm8 (~val, &rot_amount)) >= 0) {
3339                 ARM_MVN_REG_IMM (code, dreg, imm8, rot_amount);
3340         } else {
3341                 if (v7_supported) {
3342                         ARM_MOVW_REG_IMM (code, dreg, val & 0xffff);
3343                         if (val >> 16)
3344                                 ARM_MOVT_REG_IMM (code, dreg, (val >> 16) & 0xffff);
3345                         return code;
3346                 }
3347                 if (val & 0xFF) {
3348                         ARM_MOV_REG_IMM8 (code, dreg, (val & 0xFF));
3349                         if (val & 0xFF00) {
3350                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF00) >> 8, 24);
3351                         }
3352                         if (val & 0xFF0000) {
3353                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF0000) >> 16, 16);
3354                         }
3355                         if (val & 0xFF000000) {
3356                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF000000) >> 24, 8);
3357                         }
3358                 } else if (val & 0xFF00) {
3359                         ARM_MOV_REG_IMM (code, dreg, (val & 0xFF00) >> 8, 24);
3360                         if (val & 0xFF0000) {
3361                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF0000) >> 16, 16);
3362                         }
3363                         if (val & 0xFF000000) {
3364                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF000000) >> 24, 8);
3365                         }
3366                 } else if (val & 0xFF0000) {
3367                         ARM_MOV_REG_IMM (code, dreg, (val & 0xFF0000) >> 16, 16);
3368                         if (val & 0xFF000000) {
3369                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF000000) >> 24, 8);
3370                         }
3371                 }
3372                 //g_assert_not_reached ();
3373         }
3374         return code;
3375 }
3376
3377 gboolean
3378 mono_arm_thumb_supported (void)
3379 {
3380         return thumb_supported;
3381 }
3382
3383 #ifndef DISABLE_JIT
3384
3385 /*
3386  * emit_load_volatile_arguments:
3387  *
3388  *  Load volatile arguments from the stack to the original input registers.
3389  * Required before a tail call.
3390  */
3391 static guint8*
3392 emit_load_volatile_arguments (MonoCompile *cfg, guint8 *code)
3393 {
3394         MonoMethod *method = cfg->method;
3395         MonoMethodSignature *sig;
3396         MonoInst *inst;
3397         CallInfo *cinfo;
3398         guint32 i, pos;
3399
3400         /* FIXME: Generate intermediate code instead */
3401
3402         sig = mono_method_signature (method);
3403
3404         /* This is the opposite of the code in emit_prolog */
3405
3406         pos = 0;
3407
3408         cinfo = get_call_info (cfg->generic_sharing_context, NULL, sig);
3409
3410         if (MONO_TYPE_ISSTRUCT (sig->ret)) {
3411                 ArgInfo *ainfo = &cinfo->ret;
3412                 inst = cfg->vret_addr;
3413                 g_assert (arm_is_imm12 (inst->inst_offset));
3414                 ARM_LDR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
3415         }
3416         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
3417                 ArgInfo *ainfo = cinfo->args + i;
3418                 inst = cfg->args [pos];
3419
3420                 if (cfg->verbose_level > 2)
3421                         g_print ("Loading argument %d (type: %d)\n", i, ainfo->storage);
3422                 if (inst->opcode == OP_REGVAR) {
3423                         if (ainfo->storage == RegTypeGeneral)
3424                                 ARM_MOV_REG_REG (code, inst->dreg, ainfo->reg);
3425                         else if (ainfo->storage == RegTypeFP) {
3426                                 g_assert_not_reached ();
3427                         } else if (ainfo->storage == RegTypeBase) {
3428                                 // FIXME:
3429                                 NOT_IMPLEMENTED;
3430                                 /*
3431                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
3432                                         ARM_LDR_IMM (code, inst->dreg, ARMREG_SP, (prev_sp_offset + ainfo->offset));
3433                                 } else {
3434                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
3435                                         ARM_LDR_REG_REG (code, inst->dreg, ARMREG_SP, ARMREG_IP);
3436                                 }
3437                                 */
3438                         } else
3439                                 g_assert_not_reached ();
3440                 } else {
3441                         if (ainfo->storage == RegTypeGeneral || ainfo->storage == RegTypeIRegPair) {
3442                                 switch (ainfo->size) {
3443                                 case 1:
3444                                 case 2:
3445                                         // FIXME:
3446                                         NOT_IMPLEMENTED;
3447                                         break;
3448                                 case 8:
3449                                         g_assert (arm_is_imm12 (inst->inst_offset));
3450                                         ARM_LDR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
3451                                         g_assert (arm_is_imm12 (inst->inst_offset + 4));
3452                                         ARM_LDR_IMM (code, ainfo->reg + 1, inst->inst_basereg, inst->inst_offset + 4);
3453                                         break;
3454                                 default:
3455                                         if (arm_is_imm12 (inst->inst_offset)) {
3456                                                 ARM_LDR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
3457                                         } else {
3458                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
3459                                                 ARM_LDR_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
3460                                         }
3461                                         break;
3462                                 }
3463                         } else if (ainfo->storage == RegTypeBaseGen) {
3464                                 // FIXME:
3465                                 NOT_IMPLEMENTED;
3466                         } else if (ainfo->storage == RegTypeBase) {
3467                                 /* Nothing to do */
3468                         } else if (ainfo->storage == RegTypeFP) {
3469                                 g_assert_not_reached ();
3470                         } else if (ainfo->storage == RegTypeStructByVal) {
3471                                 int doffset = inst->inst_offset;
3472                                 int soffset = 0;
3473                                 int cur_reg;
3474                                 int size = 0;
3475                                 if (mono_class_from_mono_type (inst->inst_vtype))
3476                                         size = mono_class_native_size (mono_class_from_mono_type (inst->inst_vtype), NULL);
3477                                 for (cur_reg = 0; cur_reg < ainfo->size; ++cur_reg) {
3478                                         if (arm_is_imm12 (doffset)) {
3479                                                 ARM_LDR_IMM (code, ainfo->reg + cur_reg, inst->inst_basereg, doffset);
3480                                         } else {
3481                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, doffset);
3482                                                 ARM_LDR_REG_REG (code, ainfo->reg + cur_reg, inst->inst_basereg, ARMREG_IP);
3483                                         }
3484                                         soffset += sizeof (gpointer);
3485                                         doffset += sizeof (gpointer);
3486                                 }
3487                                 if (ainfo->vtsize)
3488                                         // FIXME:
3489                                         NOT_IMPLEMENTED;
3490                         } else if (ainfo->storage == RegTypeStructByAddr) {
3491                         } else {
3492                                 // FIXME:
3493                                 NOT_IMPLEMENTED;
3494                         }
3495                 }
3496                 pos ++;
3497         }
3498
3499         g_free (cinfo);
3500
3501         return code;
3502 }
3503
3504 void
3505 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
3506 {
3507         MonoInst *ins;
3508         MonoCallInst *call;
3509         guint offset;
3510         guint8 *code = cfg->native_code + cfg->code_len;
3511         MonoInst *last_ins = NULL;
3512         guint last_offset = 0;
3513         int max_len, cpos;
3514         int imm8, rot_amount;
3515
3516         /* we don't align basic blocks of loops on arm */
3517
3518         if (cfg->verbose_level > 2)
3519                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
3520
3521         cpos = bb->max_offset;
3522
3523         if (cfg->prof_options & MONO_PROFILE_COVERAGE) {
3524                 //MonoCoverageInfo *cov = mono_get_coverage_info (cfg->method);
3525                 //g_assert (!mono_compile_aot);
3526                 //cpos += 6;
3527                 //if (bb->cil_code)
3528                 //      cov->data [bb->dfn].iloffset = bb->cil_code - cfg->cil_code;
3529                 /* this is not thread save, but good enough */
3530                 /* fixme: howto handle overflows? */
3531                 //x86_inc_mem (code, &cov->data [bb->dfn].count);
3532         }
3533
3534     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num) {
3535                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
3536                                                          (gpointer)"mono_break");
3537                 code = emit_call_seq (cfg, code);
3538         }
3539
3540         MONO_BB_FOR_EACH_INS (bb, ins) {
3541                 offset = code - cfg->native_code;
3542
3543                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
3544
3545                 if (offset > (cfg->code_size - max_len - 16)) {
3546                         cfg->code_size *= 2;
3547                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
3548                         code = cfg->native_code + offset;
3549                 }
3550         //      if (ins->cil_code)
3551         //              g_print ("cil code\n");
3552                 mono_debug_record_line_number (cfg, ins, offset);
3553
3554                 switch (ins->opcode) {
3555                 case OP_MEMORY_BARRIER:
3556                         if (v6_supported) {
3557                                 ARM_MOV_REG_IMM8 (code, ARMREG_R0, 0);
3558                                 ARM_MCR (code, 15, 0, ARMREG_R0, 7, 10, 5);
3559                         }
3560                         break;
3561                 case OP_TLS_GET:
3562 #ifdef HAVE_AEABI_READ_TP
3563                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
3564                                                                  (gpointer)"__aeabi_read_tp");
3565                         code = emit_call_seq (cfg, code);
3566
3567                         ARM_LDR_IMM (code, ins->dreg, ARMREG_R0, ins->inst_offset);
3568 #else
3569                         g_assert_not_reached ();
3570 #endif
3571                         break;
3572                 /*case OP_BIGMUL:
3573                         ppc_mullw (code, ppc_r4, ins->sreg1, ins->sreg2);
3574                         ppc_mulhw (code, ppc_r3, ins->sreg1, ins->sreg2);
3575                         break;
3576                 case OP_BIGMUL_UN:
3577                         ppc_mullw (code, ppc_r4, ins->sreg1, ins->sreg2);
3578                         ppc_mulhwu (code, ppc_r3, ins->sreg1, ins->sreg2);
3579                         break;*/
3580                 case OP_STOREI1_MEMBASE_IMM:
3581                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_imm & 0xFF);
3582                         g_assert (arm_is_imm12 (ins->inst_offset));
3583                         ARM_STRB_IMM (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3584                         break;
3585                 case OP_STOREI2_MEMBASE_IMM:
3586                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_imm & 0xFFFF);
3587                         g_assert (arm_is_imm8 (ins->inst_offset));
3588                         ARM_STRH_IMM (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3589                         break;
3590                 case OP_STORE_MEMBASE_IMM:
3591                 case OP_STOREI4_MEMBASE_IMM:
3592                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_imm);
3593                         g_assert (arm_is_imm12 (ins->inst_offset));
3594                         ARM_STR_IMM (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
3595                         break;
3596                 case OP_STOREI1_MEMBASE_REG:
3597                         g_assert (arm_is_imm12 (ins->inst_offset));
3598                         ARM_STRB_IMM (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
3599                         break;
3600                 case OP_STOREI2_MEMBASE_REG:
3601                         g_assert (arm_is_imm8 (ins->inst_offset));
3602                         ARM_STRH_IMM (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
3603                         break;
3604                 case OP_STORE_MEMBASE_REG:
3605                 case OP_STOREI4_MEMBASE_REG:
3606                         /* this case is special, since it happens for spill code after lowering has been called */
3607                         if (arm_is_imm12 (ins->inst_offset)) {
3608                                 ARM_STR_IMM (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
3609                         } else {
3610                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
3611                                 ARM_STR_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
3612                         }
3613                         break;
3614                 case OP_STOREI1_MEMINDEX:
3615                         ARM_STRB_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ins->sreg2);
3616                         break;
3617                 case OP_STOREI2_MEMINDEX:
3618                         ARM_STRH_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ins->sreg2);
3619                         break;
3620                 case OP_STORE_MEMINDEX:
3621                 case OP_STOREI4_MEMINDEX:
3622                         ARM_STR_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ins->sreg2);
3623                         break;
3624                 case OP_LOADU4_MEM:
3625                         g_assert_not_reached ();
3626                         break;
3627                 case OP_LOAD_MEMINDEX:
3628                 case OP_LOADI4_MEMINDEX:
3629                 case OP_LOADU4_MEMINDEX:
3630                         ARM_LDR_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
3631                         break;
3632                 case OP_LOADI1_MEMINDEX:
3633                         ARM_LDRSB_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
3634                         break;
3635                 case OP_LOADU1_MEMINDEX:
3636                         ARM_LDRB_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
3637                         break;
3638                 case OP_LOADI2_MEMINDEX:
3639                         ARM_LDRSH_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
3640                         break;
3641                 case OP_LOADU2_MEMINDEX:
3642                         ARM_LDRH_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
3643                         break;
3644                 case OP_LOAD_MEMBASE:
3645                 case OP_LOADI4_MEMBASE:
3646                 case OP_LOADU4_MEMBASE:
3647                         /* this case is special, since it happens for spill code after lowering has been called */
3648                         if (arm_is_imm12 (ins->inst_offset)) {
3649                                 ARM_LDR_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
3650                         } else {
3651                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
3652                                 ARM_LDR_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
3653                         }
3654                         break;
3655                 case OP_LOADI1_MEMBASE:
3656                         g_assert (arm_is_imm8 (ins->inst_offset));
3657                         ARM_LDRSB_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
3658                         break;
3659                 case OP_LOADU1_MEMBASE:
3660                         g_assert (arm_is_imm12 (ins->inst_offset));
3661                         ARM_LDRB_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
3662                         break;
3663                 case OP_LOADU2_MEMBASE:
3664                         g_assert (arm_is_imm8 (ins->inst_offset));
3665                         ARM_LDRH_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
3666                         break;
3667                 case OP_LOADI2_MEMBASE:
3668                         g_assert (arm_is_imm8 (ins->inst_offset));
3669                         ARM_LDRSH_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
3670                         break;
3671                 case OP_ICONV_TO_I1:
3672                         ARM_SHL_IMM (code, ins->dreg, ins->sreg1, 24);
3673                         ARM_SAR_IMM (code, ins->dreg, ins->dreg, 24);
3674                         break;
3675                 case OP_ICONV_TO_I2:
3676                         ARM_SHL_IMM (code, ins->dreg, ins->sreg1, 16);
3677                         ARM_SAR_IMM (code, ins->dreg, ins->dreg, 16);
3678                         break;
3679                 case OP_ICONV_TO_U1:
3680                         ARM_AND_REG_IMM8 (code, ins->dreg, ins->sreg1, 0xff);
3681                         break;
3682                 case OP_ICONV_TO_U2:
3683                         ARM_SHL_IMM (code, ins->dreg, ins->sreg1, 16);
3684                         ARM_SHR_IMM (code, ins->dreg, ins->dreg, 16);
3685                         break;
3686                 case OP_COMPARE:
3687                 case OP_ICOMPARE:
3688                         ARM_CMP_REG_REG (code, ins->sreg1, ins->sreg2);
3689                         break;
3690                 case OP_COMPARE_IMM:
3691                 case OP_ICOMPARE_IMM:
3692                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
3693                         g_assert (imm8 >= 0);
3694                         ARM_CMP_REG_IMM (code, ins->sreg1, imm8, rot_amount);
3695                         break;
3696                 case OP_BREAK:
3697                         /*
3698                          * gdb does not like encountering the hw breakpoint ins in the debugged code.
3699                          * So instead of emitting a trap, we emit a call a C function and place a
3700                          * breakpoint there.
3701                          */
3702                         //*(int*)code = 0xef9f0001;
3703                         //code += 4;
3704                         //ARM_DBRK (code);
3705                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
3706                                                                  (gpointer)"mono_break");
3707                         code = emit_call_seq (cfg, code);
3708                         break;
3709                 case OP_RELAXED_NOP:
3710                         ARM_NOP (code);
3711                         break;
3712                 case OP_NOP:
3713                 case OP_DUMMY_USE:
3714                 case OP_DUMMY_STORE:
3715                 case OP_NOT_REACHED:
3716                 case OP_NOT_NULL:
3717                         break;
3718                 case OP_SEQ_POINT: {
3719                         int i;
3720                         MonoInst *info_var = cfg->arch.seq_point_info_var;
3721                         MonoInst *ss_trigger_page_var = cfg->arch.ss_trigger_page_var;
3722                         MonoInst *ss_read_var = cfg->arch.seq_point_read_var;
3723                         MonoInst *ss_method_var = cfg->arch.seq_point_ss_method_var;
3724                         MonoInst *bp_method_var = cfg->arch.seq_point_bp_method_var;
3725                         MonoInst *var;
3726                         int dreg = ARMREG_LR;
3727
3728                         if (cfg->soft_breakpoints) {
3729                                 g_assert (!cfg->compile_aot);
3730                         }
3731
3732                         /*
3733                          * For AOT, we use one got slot per method, which will point to a
3734                          * SeqPointInfo structure, containing all the information required
3735                          * by the code below.
3736                          */
3737                         if (cfg->compile_aot) {
3738                                 g_assert (info_var);
3739                                 g_assert (info_var->opcode == OP_REGOFFSET);
3740                                 g_assert (arm_is_imm12 (info_var->inst_offset));
3741                         }
3742
3743                         if (!cfg->soft_breakpoints) {
3744                                 /*
3745                                  * Read from the single stepping trigger page. This will cause a
3746                                  * SIGSEGV when single stepping is enabled.
3747                                  * We do this _before_ the breakpoint, so single stepping after
3748                                  * a breakpoint is hit will step to the next IL offset.
3749                                  */
3750                                 g_assert (((guint64)(gsize)ss_trigger_page >> 32) == 0);
3751                         }
3752
3753                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
3754                                 if (cfg->soft_breakpoints) {
3755                                         /* Load the address of the sequence point trigger variable. */
3756                                         var = ss_read_var;
3757                                         g_assert (var);
3758                                         g_assert (var->opcode == OP_REGOFFSET);
3759                                         g_assert (arm_is_imm12 (var->inst_offset));
3760                                         ARM_LDR_IMM (code, dreg, var->inst_basereg, var->inst_offset);
3761
3762                                         /* Read the value and check whether it is non-zero. */
3763                                         ARM_LDR_IMM (code, dreg, dreg, 0);
3764                                         ARM_CMP_REG_IMM (code, dreg, 0, 0);
3765
3766                                         /* Load the address of the sequence point method. */
3767                                         var = ss_method_var;
3768                                         g_assert (var);
3769                                         g_assert (var->opcode == OP_REGOFFSET);
3770                                         g_assert (arm_is_imm12 (var->inst_offset));
3771                                         ARM_LDR_IMM (code, dreg, var->inst_basereg, var->inst_offset);
3772
3773                                         /* Call it conditionally. */
3774                                         ARM_BLX_REG_COND (code, ARMCOND_NE, dreg);
3775                                 } else {
3776                                         if (cfg->compile_aot) {
3777                                                 /* Load the trigger page addr from the variable initialized in the prolog */
3778                                                 var = ss_trigger_page_var;
3779                                                 g_assert (var);
3780                                                 g_assert (var->opcode == OP_REGOFFSET);
3781                                                 g_assert (arm_is_imm12 (var->inst_offset));
3782                                                 ARM_LDR_IMM (code, dreg, var->inst_basereg, var->inst_offset);
3783                                         } else {
3784                                                 ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
3785                                                 ARM_B (code, 0);
3786                                                 *(int*)code = (int)ss_trigger_page;
3787                                                 code += 4;
3788                                         }
3789                                         ARM_LDR_IMM (code, dreg, dreg, 0);
3790                                 }
3791                         }
3792
3793                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
3794
3795                         if (cfg->soft_breakpoints) {
3796                                 /* Load the address of the breakpoint method into ip. */
3797                                 var = bp_method_var;
3798                                 g_assert (var);
3799                                 g_assert (var->opcode == OP_REGOFFSET);
3800                                 g_assert (arm_is_imm12 (var->inst_offset));
3801                                 ARM_LDR_IMM (code, dreg, var->inst_basereg, var->inst_offset);
3802
3803                                 /*
3804                                  * A placeholder for a possible breakpoint inserted by
3805                                  * mono_arch_set_breakpoint ().
3806                                  */
3807                                 ARM_NOP (code);
3808                         } else if (cfg->compile_aot) {
3809                                 guint32 offset = code - cfg->native_code;
3810                                 guint32 val;
3811
3812                                 ARM_LDR_IMM (code, dreg, info_var->inst_basereg, info_var->inst_offset);
3813                                 /* Add the offset */
3814                                 val = ((offset / 4) * sizeof (guint8*)) + G_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
3815                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF), 0);
3816                                 if (val & 0xFF00)
3817                                         ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF00) >> 8, 24);
3818                                 if (val & 0xFF0000)
3819                                         ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF0000) >> 16, 16);
3820                                 g_assert (!(val & 0xFF000000));
3821                                 /* Load the info->bp_addrs [offset], which is either 0 or the address of a trigger page */
3822                                 ARM_LDR_IMM (code, dreg, dreg, 0);
3823
3824                                 /* What is faster, a branch or a load ? */
3825                                 ARM_CMP_REG_IMM (code, dreg, 0, 0);
3826                                 /* The breakpoint instruction */
3827                                 ARM_LDR_IMM_COND (code, dreg, dreg, 0, ARMCOND_NE);
3828                         } else {
3829                                 /*
3830                                  * A placeholder for a possible breakpoint inserted by
3831                                  * mono_arch_set_breakpoint ().
3832                                  */
3833                                 for (i = 0; i < 4; ++i)
3834                                         ARM_NOP (code);
3835                         }
3836                         break;
3837                 }
3838                 case OP_ADDCC:
3839                 case OP_IADDCC:
3840                         ARM_ADDS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3841                         break;
3842                 case OP_IADD:
3843                         ARM_ADD_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3844                         break;
3845                 case OP_ADC:
3846                 case OP_IADC:
3847                         ARM_ADCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3848                         break;
3849                 case OP_ADDCC_IMM:
3850                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
3851                         g_assert (imm8 >= 0);
3852                         ARM_ADDS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
3853                         break;
3854                 case OP_ADD_IMM:
3855                 case OP_IADD_IMM:
3856                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
3857                         g_assert (imm8 >= 0);
3858                         ARM_ADD_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
3859                         break;
3860                 case OP_ADC_IMM:
3861                 case OP_IADC_IMM:
3862                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
3863                         g_assert (imm8 >= 0);
3864                         ARM_ADCS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
3865                         break;
3866                 case OP_IADD_OVF:
3867                         ARM_ADD_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3868                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
3869                         break;
3870                 case OP_IADD_OVF_UN:
3871                         ARM_ADD_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3872                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
3873                         break;
3874                 case OP_ISUB_OVF:
3875                         ARM_SUB_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3876                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
3877                         break;
3878                 case OP_ISUB_OVF_UN:
3879                         ARM_SUB_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3880                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_TRUE, PPC_BR_EQ, "OverflowException");
3881                         break;
3882                 case OP_ADD_OVF_CARRY:
3883                         ARM_ADCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3884                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
3885                         break;
3886                 case OP_ADD_OVF_UN_CARRY:
3887                         ARM_ADCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3888                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
3889                         break;
3890                 case OP_SUB_OVF_CARRY:
3891                         ARM_SBCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3892                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
3893                         break;
3894                 case OP_SUB_OVF_UN_CARRY:
3895                         ARM_SBCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3896                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_TRUE, PPC_BR_EQ, "OverflowException");
3897                         break;
3898                 case OP_SUBCC:
3899                 case OP_ISUBCC:
3900                         ARM_SUBS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3901                         break;
3902                 case OP_SUBCC_IMM:
3903                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
3904                         g_assert (imm8 >= 0);
3905                         ARM_SUBS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
3906                         break;
3907                 case OP_ISUB:
3908                         ARM_SUB_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3909                         break;
3910                 case OP_SBB:
3911                 case OP_ISBB:
3912                         ARM_SBCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3913                         break;
3914                 case OP_SUB_IMM:
3915                 case OP_ISUB_IMM:
3916                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
3917                         g_assert (imm8 >= 0);
3918                         ARM_SUB_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
3919                         break;
3920                 case OP_SBB_IMM:
3921                 case OP_ISBB_IMM:
3922                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
3923                         g_assert (imm8 >= 0);
3924                         ARM_SBCS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
3925                         break;
3926                 case OP_ARM_RSBS_IMM:
3927                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
3928                         g_assert (imm8 >= 0);
3929                         ARM_RSBS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
3930                         break;
3931                 case OP_ARM_RSC_IMM:
3932                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
3933                         g_assert (imm8 >= 0);
3934                         ARM_RSC_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
3935                         break;
3936                 case OP_IAND:
3937                         ARM_AND_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3938                         break;
3939                 case OP_AND_IMM:
3940                 case OP_IAND_IMM:
3941                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
3942                         g_assert (imm8 >= 0);
3943                         ARM_AND_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
3944                         break;
3945                 case OP_IDIV:
3946                 case OP_IDIV_UN:
3947                 case OP_DIV_IMM:
3948                 case OP_IREM:
3949                 case OP_IREM_UN:
3950                 case OP_REM_IMM:
3951                         /* crappy ARM arch doesn't have a DIV instruction */
3952                         g_assert_not_reached ();
3953                 case OP_IOR:
3954                         ARM_ORR_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3955                         break;
3956                 case OP_OR_IMM:
3957                 case OP_IOR_IMM:
3958                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
3959                         g_assert (imm8 >= 0);
3960                         ARM_ORR_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
3961                         break;
3962                 case OP_IXOR:
3963                         ARM_EOR_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3964                         break;
3965                 case OP_XOR_IMM:
3966                 case OP_IXOR_IMM:
3967                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
3968                         g_assert (imm8 >= 0);
3969                         ARM_EOR_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
3970                         break;
3971                 case OP_ISHL:
3972                         ARM_SHL_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3973                         break;
3974                 case OP_SHL_IMM:
3975                 case OP_ISHL_IMM:
3976                         if (ins->inst_imm)
3977                                 ARM_SHL_IMM (code, ins->dreg, ins->sreg1, (ins->inst_imm & 0x1f));
3978                         else if (ins->dreg != ins->sreg1)
3979                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
3980                         break;
3981                 case OP_ISHR:
3982                         ARM_SAR_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
3983                         break;
3984                 case OP_SHR_IMM:
3985                 case OP_ISHR_IMM:
3986                         if (ins->inst_imm)
3987                                 ARM_SAR_IMM (code, ins->dreg, ins->sreg1, (ins->inst_imm & 0x1f));
3988                         else if (ins->dreg != ins->sreg1)
3989                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
3990                         break;
3991                 case OP_SHR_UN_IMM:
3992                 case OP_ISHR_UN_IMM:
3993                         if (ins->inst_imm)
3994                                 ARM_SHR_IMM (code, ins->dreg, ins->sreg1, (ins->inst_imm & 0x1f));
3995                         else if (ins->dreg != ins->sreg1)
3996                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
3997                         break;
3998                 case OP_ISHR_UN:
3999                         ARM_SHR_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4000                         break;
4001                 case OP_INOT:
4002                         ARM_MVN_REG_REG (code, ins->dreg, ins->sreg1);
4003                         break;
4004                 case OP_INEG:
4005                         ARM_RSB_REG_IMM8 (code, ins->dreg, ins->sreg1, 0);
4006                         break;
4007                 case OP_IMUL:
4008                         if (ins->dreg == ins->sreg2)
4009                                 ARM_MUL_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4010                         else
4011                                 ARM_MUL_REG_REG (code, ins->dreg, ins->sreg2, ins->sreg1);
4012                         break;
4013                 case OP_MUL_IMM:
4014                         g_assert_not_reached ();
4015                         break;
4016                 case OP_IMUL_OVF:
4017                         /* FIXME: handle ovf/ sreg2 != dreg */
4018                         ARM_MUL_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4019                         /* FIXME: MUL doesn't set the C/O flags on ARM */
4020                         break;
4021                 case OP_IMUL_OVF_UN:
4022                         /* FIXME: handle ovf/ sreg2 != dreg */
4023                         ARM_MUL_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4024                         /* FIXME: MUL doesn't set the C/O flags on ARM */
4025                         break;
4026                 case OP_ICONST:
4027                         code = mono_arm_emit_load_imm (code, ins->dreg, ins->inst_c0);
4028                         break;
4029                 case OP_AOTCONST:
4030                         /* Load the GOT offset */
4031                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4032                         ARM_LDR_IMM (code, ins->dreg, ARMREG_PC, 0);
4033                         ARM_B (code, 0);
4034                         *(gpointer*)code = NULL;
4035                         code += 4;
4036                         /* Load the value from the GOT */
4037                         ARM_LDR_REG_REG (code, ins->dreg, ARMREG_PC, ins->dreg);
4038                         break;
4039                 case OP_ICONV_TO_I4:
4040                 case OP_ICONV_TO_U4:
4041                 case OP_MOVE:
4042                         if (ins->dreg != ins->sreg1)
4043                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4044                         break;
4045                 case OP_SETLRET: {
4046                         int saved = ins->sreg2;
4047                         if (ins->sreg2 == ARM_LSW_REG) {
4048                                 ARM_MOV_REG_REG (code, ARMREG_LR, ins->sreg2);
4049                                 saved = ARMREG_LR;
4050                         }
4051                         if (ins->sreg1 != ARM_LSW_REG)
4052                                 ARM_MOV_REG_REG (code, ARM_LSW_REG, ins->sreg1);
4053                         if (saved != ARM_MSW_REG)
4054                                 ARM_MOV_REG_REG (code, ARM_MSW_REG, saved);
4055                         break;
4056                 }
4057                 case OP_FMOVE:
4058                         if (IS_FPA)
4059                                 ARM_FPA_MVFD (code, ins->dreg, ins->sreg1);
4060                         else if (IS_VFP)
4061                                 ARM_CPYD (code, ins->dreg, ins->sreg1);
4062                         break;
4063                 case OP_FCONV_TO_R4:
4064                         if (IS_FPA)
4065                                 ARM_FPA_MVFS (code, ins->dreg, ins->sreg1);
4066                         else if (IS_VFP) {
4067                                 ARM_CVTD (code, ins->dreg, ins->sreg1);
4068                                 ARM_CVTS (code, ins->dreg, ins->dreg);
4069                         }
4070                         break;
4071                 case OP_JMP:
4072                         /*
4073                          * Keep in sync with mono_arch_emit_epilog
4074                          */
4075                         g_assert (!cfg->method->save_lmf);
4076
4077                         code = emit_load_volatile_arguments (cfg, code);
4078
4079                         code = emit_big_add (code, ARMREG_SP, cfg->frame_reg, cfg->stack_usage);
4080                         if (iphone_abi) {
4081                                 if (cfg->used_int_regs)
4082                                         ARM_POP (code, cfg->used_int_regs);
4083                                 ARM_POP (code, (1 << ARMREG_R7) | (1 << ARMREG_LR));
4084                         } else {
4085                                 ARM_POP (code, cfg->used_int_regs | (1 << ARMREG_LR));
4086                         }
4087                         mono_add_patch_info (cfg, (guint8*) code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, ins->inst_p0);
4088                         if (cfg->compile_aot) {
4089                                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
4090                                 ARM_B (code, 0);
4091                                 *(gpointer*)code = NULL;
4092                                 code += 4;
4093                                 ARM_LDR_REG_REG (code, ARMREG_PC, ARMREG_PC, ARMREG_IP);
4094                         } else {
4095                                 ARM_B (code, 0);
4096                         }
4097                         break;
4098                 case OP_CHECK_THIS:
4099                         /* ensure ins->sreg1 is not NULL */
4100                         ARM_LDRB_IMM (code, ARMREG_LR, ins->sreg1, 0);
4101                         break;
4102                 case OP_ARGLIST: {
4103                         g_assert (cfg->sig_cookie < 128);
4104                         ARM_LDR_IMM (code, ARMREG_IP, cfg->frame_reg, cfg->sig_cookie);
4105                         ARM_STR_IMM (code, ARMREG_IP, ins->sreg1, 0);
4106                         break;
4107                 }
4108                 case OP_FCALL:
4109                 case OP_LCALL:
4110                 case OP_VCALL:
4111                 case OP_VCALL2:
4112                 case OP_VOIDCALL:
4113                 case OP_CALL:
4114                         call = (MonoCallInst*)ins;
4115                         if (ins->flags & MONO_INST_HAS_METHOD)
4116                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_METHOD, call->method);
4117                         else
4118                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_ABS, call->fptr);
4119                         code = emit_call_seq (cfg, code);
4120                         ins->flags |= MONO_INST_GC_CALLSITE;
4121                         ins->backend.pc_offset = code - cfg->native_code;
4122                         code = emit_move_return_value (cfg, ins, code);
4123                         break;
4124                 case OP_FCALL_REG:
4125                 case OP_LCALL_REG:
4126                 case OP_VCALL_REG:
4127                 case OP_VCALL2_REG:
4128                 case OP_VOIDCALL_REG:
4129                 case OP_CALL_REG:
4130                         code = emit_call_reg (code, ins->sreg1);
4131                         ins->flags |= MONO_INST_GC_CALLSITE;
4132                         ins->backend.pc_offset = code - cfg->native_code;
4133                         code = emit_move_return_value (cfg, ins, code);
4134                         break;
4135                 case OP_FCALL_MEMBASE:
4136                 case OP_LCALL_MEMBASE:
4137                 case OP_VCALL_MEMBASE:
4138                 case OP_VCALL2_MEMBASE:
4139                 case OP_VOIDCALL_MEMBASE:
4140                 case OP_CALL_MEMBASE:
4141                         g_assert (arm_is_imm12 (ins->inst_offset));
4142                         g_assert (ins->sreg1 != ARMREG_LR);
4143                         call = (MonoCallInst*)ins;
4144                         if (call->dynamic_imt_arg || call->method->klass->flags & TYPE_ATTRIBUTE_INTERFACE) {
4145                                 ARM_ADD_REG_IMM8 (code, ARMREG_LR, ARMREG_PC, 4);
4146                                 ARM_LDR_IMM (code, ARMREG_PC, ins->sreg1, ins->inst_offset);
4147                                 /*
4148                                  * We can't embed the method in the code stream in PIC code, or
4149                                  * in gshared code.
4150                                  * Instead, we put it in V5 in code emitted by
4151                                  * mono_arch_emit_imt_argument (), and embed NULL here to
4152                                  * signal the IMT thunk that the value is in V5.
4153                                  */
4154                                 if (call->dynamic_imt_arg)
4155                                         *((gpointer*)code) = NULL;
4156                                 else
4157                                         *((gpointer*)code) = (gpointer)call->method;
4158                                 code += 4;
4159                         } else {
4160                                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
4161                                 ARM_LDR_IMM (code, ARMREG_PC, ins->sreg1, ins->inst_offset);
4162                         }
4163                         ins->flags |= MONO_INST_GC_CALLSITE;
4164                         ins->backend.pc_offset = code - cfg->native_code;
4165                         code = emit_move_return_value (cfg, ins, code);
4166                         break;
4167                 case OP_LOCALLOC: {
4168                         /* keep alignment */
4169                         int alloca_waste = cfg->param_area;
4170                         alloca_waste += 7;
4171                         alloca_waste &= ~7;
4172                         /* round the size to 8 bytes */
4173                         ARM_ADD_REG_IMM8 (code, ins->dreg, ins->sreg1, 7);
4174                         ARM_BIC_REG_IMM8 (code, ins->dreg, ins->dreg, 7);
4175                         if (alloca_waste)
4176                                 ARM_ADD_REG_IMM8 (code, ins->dreg, ins->dreg, alloca_waste);
4177                         ARM_SUB_REG_REG (code, ARMREG_SP, ARMREG_SP, ins->dreg);
4178                         /* memzero the area: dreg holds the size, sp is the pointer */
4179                         if (ins->flags & MONO_INST_INIT) {
4180                                 guint8 *start_loop, *branch_to_cond;
4181                                 ARM_MOV_REG_IMM8 (code, ARMREG_LR, 0);
4182                                 branch_to_cond = code;
4183                                 ARM_B (code, 0);
4184                                 start_loop = code;
4185                                 ARM_STR_REG_REG (code, ARMREG_LR, ARMREG_SP, ins->dreg);
4186                                 arm_patch (branch_to_cond, code);
4187                                 /* decrement by 4 and set flags */
4188                                 ARM_SUBS_REG_IMM8 (code, ins->dreg, ins->dreg, sizeof (mgreg_t));
4189                                 ARM_B_COND (code, ARMCOND_GE, 0);
4190                                 arm_patch (code - 4, start_loop);
4191                         }
4192                         ARM_ADD_REG_IMM8 (code, ins->dreg, ARMREG_SP, alloca_waste);
4193                         break;
4194                 }
4195                 case OP_DYN_CALL: {
4196                         int i;
4197                         MonoInst *var = cfg->dyn_call_var;
4198
4199                         g_assert (var->opcode == OP_REGOFFSET);
4200                         g_assert (arm_is_imm12 (var->inst_offset));
4201
4202                         /* lr = args buffer filled by mono_arch_get_dyn_call_args () */
4203                         ARM_MOV_REG_REG( code, ARMREG_LR, ins->sreg1);
4204                         /* ip = ftn */
4205                         ARM_MOV_REG_REG( code, ARMREG_IP, ins->sreg2);
4206
4207                         /* Save args buffer */
4208                         ARM_STR_IMM (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
4209
4210                         /* Set stack slots using R0 as scratch reg */
4211                         /* MONO_ARCH_DYN_CALL_PARAM_AREA gives the size of stack space available */
4212                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
4213                                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_LR, (PARAM_REGS + i) * sizeof (mgreg_t));
4214                                 ARM_STR_IMM (code, ARMREG_R0, ARMREG_SP, i * sizeof (mgreg_t));
4215                         }
4216
4217                         /* Set argument registers */
4218                         for (i = 0; i < PARAM_REGS; ++i)
4219                                 ARM_LDR_IMM (code, i, ARMREG_LR, i * sizeof (mgreg_t));
4220
4221                         /* Make the call */
4222                         ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
4223                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
4224
4225                         /* Save result */
4226                         ARM_LDR_IMM (code, ARMREG_IP, var->inst_basereg, var->inst_offset);
4227                         ARM_STR_IMM (code, ARMREG_R0, ARMREG_IP, G_STRUCT_OFFSET (DynCallArgs, res));
4228                         ARM_STR_IMM (code, ARMREG_R1, ARMREG_IP, G_STRUCT_OFFSET (DynCallArgs, res2));
4229                         break;
4230                 }
4231                 case OP_THROW: {
4232                         if (ins->sreg1 != ARMREG_R0)
4233                                 ARM_MOV_REG_REG (code, ARMREG_R0, ins->sreg1);
4234                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
4235                                              (gpointer)"mono_arch_throw_exception");
4236                         code = emit_call_seq (cfg, code);
4237                         break;
4238                 }
4239                 case OP_RETHROW: {
4240                         if (ins->sreg1 != ARMREG_R0)
4241                                 ARM_MOV_REG_REG (code, ARMREG_R0, ins->sreg1);
4242                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
4243                                              (gpointer)"mono_arch_rethrow_exception");
4244                         code = emit_call_seq (cfg, code);
4245                         break;
4246                 }
4247                 case OP_START_HANDLER: {
4248                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4249                         int i, rot_amount;
4250
4251                         /* Reserve a param area, see filter-stack.exe */
4252                         if (cfg->param_area) {
4253                                 if ((i = mono_arm_is_rotated_imm8 (cfg->param_area, &rot_amount)) >= 0) {
4254                                         ARM_SUB_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
4255                                 } else {
4256                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, cfg->param_area);
4257                                         ARM_SUB_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
4258                                 }
4259                         }
4260
4261                         if (arm_is_imm12 (spvar->inst_offset)) {
4262                                 ARM_STR_IMM (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
4263                         } else {
4264                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, spvar->inst_offset);
4265                                 ARM_STR_REG_REG (code, ARMREG_LR, spvar->inst_basereg, ARMREG_IP);
4266                         }
4267                         break;
4268                 }
4269                 case OP_ENDFILTER: {
4270                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4271                         int i, rot_amount;
4272
4273                         /* Free the param area */
4274                         if (cfg->param_area) {
4275                                 if ((i = mono_arm_is_rotated_imm8 (cfg->param_area, &rot_amount)) >= 0) {
4276                                         ARM_ADD_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
4277                                 } else {
4278                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, cfg->param_area);
4279                                         ARM_ADD_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
4280                                 }
4281                         }
4282
4283                         if (ins->sreg1 != ARMREG_R0)
4284                                 ARM_MOV_REG_REG (code, ARMREG_R0, ins->sreg1);
4285                         if (arm_is_imm12 (spvar->inst_offset)) {
4286                                 ARM_LDR_IMM (code, ARMREG_IP, spvar->inst_basereg, spvar->inst_offset);
4287                         } else {
4288                                 g_assert (ARMREG_IP != spvar->inst_basereg);
4289                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, spvar->inst_offset);
4290                                 ARM_LDR_REG_REG (code, ARMREG_IP, spvar->inst_basereg, ARMREG_IP);
4291                         }
4292                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
4293                         break;
4294                 }
4295                 case OP_ENDFINALLY: {
4296                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4297                         int i, rot_amount;
4298
4299                         /* Free the param area */
4300                         if (cfg->param_area) {
4301                                 if ((i = mono_arm_is_rotated_imm8 (cfg->param_area, &rot_amount)) >= 0) {
4302                                         ARM_ADD_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
4303                                 } else {
4304                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, cfg->param_area);
4305                                         ARM_ADD_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
4306                                 }
4307                         }
4308
4309                         if (arm_is_imm12 (spvar->inst_offset)) {
4310                                 ARM_LDR_IMM (code, ARMREG_IP, spvar->inst_basereg, spvar->inst_offset);
4311                         } else {
4312                                 g_assert (ARMREG_IP != spvar->inst_basereg);
4313                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, spvar->inst_offset);
4314                                 ARM_LDR_REG_REG (code, ARMREG_IP, spvar->inst_basereg, ARMREG_IP);
4315                         }
4316                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
4317                         break;
4318                 }
4319                 case OP_CALL_HANDLER:
4320                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
4321                         ARM_BL (code, 0);
4322                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
4323                         break;
4324                 case OP_LABEL:
4325                         ins->inst_c0 = code - cfg->native_code;
4326                         break;
4327                 case OP_BR:
4328                         /*if (ins->inst_target_bb->native_offset) {
4329                                 ARM_B (code, 0);
4330                                 //x86_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
4331                         } else*/ {
4332                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
4333                                 ARM_B (code, 0);
4334                         }
4335                         break;
4336                 case OP_BR_REG:
4337                         ARM_MOV_REG_REG (code, ARMREG_PC, ins->sreg1);
4338                         break;
4339                 case OP_SWITCH:
4340                         /*
4341                          * In the normal case we have:
4342                          *      ldr pc, [pc, ins->sreg1 << 2]
4343                          *      nop
4344                          * If aot, we have:
4345                          *      ldr lr, [pc, ins->sreg1 << 2]
4346                          *      add pc, pc, lr
4347                          * After follows the data.
4348                          * FIXME: add aot support.
4349                          */
4350                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_SWITCH, ins->inst_p0);
4351                         max_len += 4 * GPOINTER_TO_INT (ins->klass);
4352                         if (offset + max_len > (cfg->code_size - 16)) {
4353                                 cfg->code_size += max_len;
4354                                 cfg->code_size *= 2;
4355                                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
4356                                 code = cfg->native_code + offset;
4357                         }
4358                         ARM_LDR_REG_REG_SHIFT (code, ARMREG_PC, ARMREG_PC, ins->sreg1, ARMSHIFT_LSL, 2);
4359                         ARM_NOP (code);
4360                         code += 4 * GPOINTER_TO_INT (ins->klass);
4361                         break;
4362                 case OP_CEQ:
4363                 case OP_ICEQ:
4364                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_NE);
4365                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_EQ);
4366                         break;
4367                 case OP_CLT:
4368                 case OP_ICLT:
4369                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
4370                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_LT);
4371                         break;
4372                 case OP_CLT_UN:
4373                 case OP_ICLT_UN:
4374                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
4375                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_LO);
4376                         break;
4377                 case OP_CGT:
4378                 case OP_ICGT:
4379                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
4380                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_GT);
4381                         break;
4382                 case OP_CGT_UN:
4383                 case OP_ICGT_UN:
4384                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
4385                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_HI);
4386                         break;
4387                 case OP_COND_EXC_EQ:
4388                 case OP_COND_EXC_NE_UN:
4389                 case OP_COND_EXC_LT:
4390                 case OP_COND_EXC_LT_UN:
4391                 case OP_COND_EXC_GT:
4392                 case OP_COND_EXC_GT_UN:
4393                 case OP_COND_EXC_GE:
4394                 case OP_COND_EXC_GE_UN:
4395                 case OP_COND_EXC_LE:
4396                 case OP_COND_EXC_LE_UN:
4397                         EMIT_COND_SYSTEM_EXCEPTION (ins->opcode - OP_COND_EXC_EQ, ins->inst_p1);
4398                         break;
4399                 case OP_COND_EXC_IEQ:
4400                 case OP_COND_EXC_INE_UN:
4401                 case OP_COND_EXC_ILT:
4402                 case OP_COND_EXC_ILT_UN:
4403                 case OP_COND_EXC_IGT:
4404                 case OP_COND_EXC_IGT_UN:
4405                 case OP_COND_EXC_IGE:
4406                 case OP_COND_EXC_IGE_UN:
4407                 case OP_COND_EXC_ILE:
4408                 case OP_COND_EXC_ILE_UN:
4409                         EMIT_COND_SYSTEM_EXCEPTION (ins->opcode - OP_COND_EXC_IEQ, ins->inst_p1);
4410                         break;
4411                 case OP_COND_EXC_C:
4412                 case OP_COND_EXC_IC:
4413                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_CS, ins->inst_p1);
4414                         break;
4415                 case OP_COND_EXC_OV:
4416                 case OP_COND_EXC_IOV:
4417                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_VS, ins->inst_p1);
4418                         break;
4419                 case OP_COND_EXC_NC:
4420                 case OP_COND_EXC_INC:
4421                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_CC, ins->inst_p1);
4422                         break;
4423                 case OP_COND_EXC_NO:
4424                 case OP_COND_EXC_INO:
4425                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_VC, ins->inst_p1);
4426                         break;
4427                 case OP_IBEQ:
4428                 case OP_IBNE_UN:
4429                 case OP_IBLT:
4430                 case OP_IBLT_UN:
4431                 case OP_IBGT:
4432                 case OP_IBGT_UN:
4433                 case OP_IBGE:
4434                 case OP_IBGE_UN:
4435                 case OP_IBLE:
4436                 case OP_IBLE_UN:
4437                         EMIT_COND_BRANCH (ins, ins->opcode - OP_IBEQ);
4438                         break;
4439
4440                 /* floating point opcodes */
4441 #ifdef ARM_FPU_FPA
4442                 case OP_R8CONST:
4443                         if (cfg->compile_aot) {
4444                                 ARM_FPA_LDFD (code, ins->dreg, ARMREG_PC, 0);
4445                                 ARM_B (code, 1);
4446                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[0];
4447                                 code += 4;
4448                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[1];
4449                                 code += 4;
4450                         } else {
4451                                 /* FIXME: we can optimize the imm load by dealing with part of
4452                                  * the displacement in LDFD (aligning to 512).
4453                                  */
4454                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, (guint32)ins->inst_p0);
4455                                 ARM_FPA_LDFD (code, ins->dreg, ARMREG_LR, 0);
4456                         }
4457                         break;
4458                 case OP_R4CONST:
4459                         if (cfg->compile_aot) {
4460                                 ARM_FPA_LDFS (code, ins->dreg, ARMREG_PC, 0);
4461                                 ARM_B (code, 0);
4462                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[0];
4463                                 code += 4;
4464                         } else {
4465                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, (guint32)ins->inst_p0);
4466                                 ARM_FPA_LDFS (code, ins->dreg, ARMREG_LR, 0);
4467                         }
4468                         break;
4469                 case OP_STORER8_MEMBASE_REG:
4470                         /* This is generated by the local regalloc pass which runs after the lowering pass */
4471                         if (!arm_is_fpimm8 (ins->inst_offset)) {
4472                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4473                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->inst_destbasereg);
4474                                 ARM_FPA_STFD (code, ins->sreg1, ARMREG_LR, 0);
4475                         } else {
4476                                 ARM_FPA_STFD (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
4477                         }
4478                         break;
4479                 case OP_LOADR8_MEMBASE:
4480                         /* This is generated by the local regalloc pass which runs after the lowering pass */
4481                         if (!arm_is_fpimm8 (ins->inst_offset)) {
4482                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4483                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->inst_basereg);
4484                                 ARM_FPA_LDFD (code, ins->dreg, ARMREG_LR, 0);
4485                         } else {
4486                                 ARM_FPA_LDFD (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4487                         }
4488                         break;
4489                 case OP_STORER4_MEMBASE_REG:
4490                         g_assert (arm_is_fpimm8 (ins->inst_offset));
4491                         ARM_FPA_STFS (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
4492                         break;
4493                 case OP_LOADR4_MEMBASE:
4494                         g_assert (arm_is_fpimm8 (ins->inst_offset));
4495                         ARM_FPA_LDFS (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4496                         break;
4497                 case OP_ICONV_TO_R_UN: {
4498                         int tmpreg;
4499                         tmpreg = ins->dreg == 0? 1: 0;
4500                         ARM_CMP_REG_IMM8 (code, ins->sreg1, 0);
4501                         ARM_FPA_FLTD (code, ins->dreg, ins->sreg1);
4502                         ARM_B_COND (code, ARMCOND_GE, 8);
4503                         /* save the temp register */
4504                         ARM_SUB_REG_IMM8 (code, ARMREG_SP, ARMREG_SP, 8);
4505                         ARM_FPA_STFD (code, tmpreg, ARMREG_SP, 0);
4506                         ARM_FPA_LDFD (code, tmpreg, ARMREG_PC, 12);
4507                         ARM_FPA_ADFD (code, ins->dreg, ins->dreg, tmpreg);
4508                         ARM_FPA_LDFD (code, tmpreg, ARMREG_SP, 0);
4509                         ARM_ADD_REG_IMM8 (code, ARMREG_SP, ARMREG_SP, 8);
4510                         /* skip the constant pool */
4511                         ARM_B (code, 8);
4512                         code += 4;
4513                         *(int*)code = 0x41f00000;
4514                         code += 4;
4515                         *(int*)code = 0;
4516                         code += 4;
4517                         /* FIXME: adjust:
4518                          * ldfltd  ftemp, [pc, #8] 0x41f00000 0x00000000
4519                          * adfltd  fdest, fdest, ftemp
4520                          */
4521                         break;
4522                 }
4523                 case OP_ICONV_TO_R4:
4524                         ARM_FPA_FLTS (code, ins->dreg, ins->sreg1);
4525                         break;
4526                 case OP_ICONV_TO_R8:
4527                         ARM_FPA_FLTD (code, ins->dreg, ins->sreg1);
4528                         break;
4529
4530 #elif defined(ARM_FPU_VFP)
4531
4532                 case OP_R8CONST:
4533                         if (cfg->compile_aot) {
4534                                 ARM_FLDD (code, ins->dreg, ARMREG_PC, 0);
4535                                 ARM_B (code, 1);
4536                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[0];
4537                                 code += 4;
4538                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[1];
4539                                 code += 4;
4540                         } else {
4541                                 /* FIXME: we can optimize the imm load by dealing with part of
4542                                  * the displacement in LDFD (aligning to 512).
4543                                  */
4544                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, (guint32)ins->inst_p0);
4545                                 ARM_FLDD (code, ins->dreg, ARMREG_LR, 0);
4546                         }
4547                         break;
4548                 case OP_R4CONST:
4549                         if (cfg->compile_aot) {
4550                                 ARM_FLDS (code, ins->dreg, ARMREG_PC, 0);
4551                                 ARM_B (code, 0);
4552                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[0];
4553                                 code += 4;
4554                                 ARM_CVTS (code, ins->dreg, ins->dreg);
4555                         } else {
4556                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, (guint32)ins->inst_p0);
4557                                 ARM_FLDS (code, ins->dreg, ARMREG_LR, 0);
4558                                 ARM_CVTS (code, ins->dreg, ins->dreg);
4559                         }
4560                         break;
4561                 case OP_STORER8_MEMBASE_REG:
4562                         /* This is generated by the local regalloc pass which runs after the lowering pass */
4563                         if (!arm_is_fpimm8 (ins->inst_offset)) {
4564                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4565                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->inst_destbasereg);
4566                                 ARM_FSTD (code, ins->sreg1, ARMREG_LR, 0);
4567                         } else {
4568                                 ARM_FSTD (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
4569                         }
4570                         break;
4571                 case OP_LOADR8_MEMBASE:
4572                         /* This is generated by the local regalloc pass which runs after the lowering pass */
4573                         if (!arm_is_fpimm8 (ins->inst_offset)) {
4574                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4575                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->inst_basereg);
4576                                 ARM_FLDD (code, ins->dreg, ARMREG_LR, 0);
4577                         } else {
4578                                 ARM_FLDD (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4579                         }
4580                         break;
4581                 case OP_STORER4_MEMBASE_REG:
4582                         g_assert (arm_is_fpimm8 (ins->inst_offset));
4583                         ARM_CVTD (code, ARM_VFP_F0, ins->sreg1);
4584                         ARM_FSTS (code, ARM_VFP_F0, ins->inst_destbasereg, ins->inst_offset);
4585                         break;
4586                 case OP_LOADR4_MEMBASE:
4587                         g_assert (arm_is_fpimm8 (ins->inst_offset));
4588                         ARM_FLDS (code, ARM_VFP_F0, ins->inst_basereg, ins->inst_offset);
4589                         ARM_CVTS (code, ins->dreg, ARM_VFP_F0);
4590                         break;
4591                 case OP_ICONV_TO_R_UN: {
4592                         g_assert_not_reached ();
4593                         break;
4594                 }
4595                 case OP_ICONV_TO_R4:
4596                         ARM_FMSR (code, ARM_VFP_F0, ins->sreg1);
4597                         ARM_FSITOS (code, ARM_VFP_F0, ARM_VFP_F0);
4598                         ARM_CVTS (code, ins->dreg, ARM_VFP_F0);
4599                         break;
4600                 case OP_ICONV_TO_R8:
4601                         ARM_FMSR (code, ARM_VFP_F0, ins->sreg1);
4602                         ARM_FSITOD (code, ins->dreg, ARM_VFP_F0);
4603                         break;
4604
4605                 case OP_SETFRET:
4606                         if (mono_method_signature (cfg->method)->ret->type == MONO_TYPE_R4) {
4607                                 ARM_CVTD (code, ARM_VFP_F0, ins->sreg1);
4608                                 ARM_FMRS (code, ARMREG_R0, ARM_VFP_F0);
4609                         } else {
4610                                 ARM_FMRRD (code, ARMREG_R0, ARMREG_R1, ins->sreg1);
4611                         }
4612                         break;
4613
4614 #endif
4615
4616                 case OP_FCONV_TO_I1:
4617                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, TRUE);
4618                         break;
4619                 case OP_FCONV_TO_U1:
4620                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, FALSE);
4621                         break;
4622                 case OP_FCONV_TO_I2:
4623                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, TRUE);
4624                         break;
4625                 case OP_FCONV_TO_U2:
4626                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, FALSE);
4627                         break;
4628                 case OP_FCONV_TO_I4:
4629                 case OP_FCONV_TO_I:
4630                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, TRUE);
4631                         break;
4632                 case OP_FCONV_TO_U4:
4633                 case OP_FCONV_TO_U:
4634                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, FALSE);
4635                         break;
4636                 case OP_FCONV_TO_I8:
4637                 case OP_FCONV_TO_U8:
4638                         g_assert_not_reached ();
4639                         /* Implemented as helper calls */
4640                         break;
4641                 case OP_LCONV_TO_R_UN:
4642                         g_assert_not_reached ();
4643                         /* Implemented as helper calls */
4644                         break;
4645                 case OP_LCONV_TO_OVF_I4_2: {
4646                         guint8 *high_bit_not_set, *valid_negative, *invalid_negative, *valid_positive;
4647                         /*
4648                          * Valid ints: 0xffffffff:8000000 to 00000000:0x7f000000
4649                          */
4650
4651                         ARM_CMP_REG_IMM8 (code, ins->sreg1, 0);
4652                         high_bit_not_set = code;
4653                         ARM_B_COND (code, ARMCOND_GE, 0); /*branch if bit 31 of the lower part is not set*/
4654
4655                         ARM_CMN_REG_IMM8 (code, ins->sreg2, 1); /*This have the same effect as CMP reg, 0xFFFFFFFF */
4656                         valid_negative = code;
4657                         ARM_B_COND (code, ARMCOND_EQ, 0); /*branch if upper part == 0xFFFFFFFF (lower part has bit 31 set) */
4658                         invalid_negative = code;
4659                         ARM_B_COND (code, ARMCOND_AL, 0);
4660
4661                         arm_patch (high_bit_not_set, code);
4662
4663                         ARM_CMP_REG_IMM8 (code, ins->sreg2, 0);
4664                         valid_positive = code;
4665                         ARM_B_COND (code, ARMCOND_EQ, 0); /*branch if upper part == 0 (lower part has bit 31 clear)*/
4666
4667                         arm_patch (invalid_negative, code);
4668                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_AL, "OverflowException");
4669
4670                         arm_patch (valid_negative, code);
4671                         arm_patch (valid_positive, code);
4672
4673                         if (ins->dreg != ins->sreg1)
4674                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4675                         break;
4676                 }
4677 #ifdef ARM_FPU_FPA
4678                 case OP_FADD:
4679                         ARM_FPA_ADFD (code, ins->dreg, ins->sreg1, ins->sreg2);
4680                         break;
4681                 case OP_FSUB:
4682                         ARM_FPA_SUFD (code, ins->dreg, ins->sreg1, ins->sreg2);
4683                         break;
4684                 case OP_FMUL:
4685                         ARM_FPA_MUFD (code, ins->dreg, ins->sreg1, ins->sreg2);
4686                         break;
4687                 case OP_FDIV:
4688                         ARM_FPA_DVFD (code, ins->dreg, ins->sreg1, ins->sreg2);
4689                         break;
4690                 case OP_FNEG:
4691                         ARM_FPA_MNFD (code, ins->dreg, ins->sreg1);
4692                         break;
4693 #elif defined(ARM_FPU_VFP)
4694                 case OP_FADD:
4695                         ARM_VFP_ADDD (code, ins->dreg, ins->sreg1, ins->sreg2);
4696                         break;
4697                 case OP_FSUB:
4698                         ARM_VFP_SUBD (code, ins->dreg, ins->sreg1, ins->sreg2);
4699                         break;
4700                 case OP_FMUL:
4701                         ARM_VFP_MULD (code, ins->dreg, ins->sreg1, ins->sreg2);
4702                         break;
4703                 case OP_FDIV:
4704                         ARM_VFP_DIVD (code, ins->dreg, ins->sreg1, ins->sreg2);
4705                         break;
4706                 case OP_FNEG:
4707                         ARM_NEGD (code, ins->dreg, ins->sreg1);
4708                         break;
4709 #endif
4710                 case OP_FREM:
4711                         /* emulated */
4712                         g_assert_not_reached ();
4713                         break;
4714                 case OP_FCOMPARE:
4715                         if (IS_FPA) {
4716                                 ARM_FPA_FCMP (code, ARM_FPA_CMF, ins->sreg1, ins->sreg2);
4717                         } else if (IS_VFP) {
4718                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
4719                                 ARM_FMSTAT (code);
4720                         }
4721                         break;
4722                 case OP_FCEQ:
4723                         if (IS_FPA) {
4724                                 ARM_FPA_FCMP (code, ARM_FPA_CMF, ins->sreg1, ins->sreg2);
4725                         } else if (IS_VFP) {
4726                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
4727                                 ARM_FMSTAT (code);
4728                         }
4729                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_NE);
4730                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_EQ);
4731                         break;
4732                 case OP_FCLT:
4733                         if (IS_FPA) {
4734                                 ARM_FPA_FCMP (code, ARM_FPA_CMF, ins->sreg1, ins->sreg2);
4735                         } else {
4736                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
4737                                 ARM_FMSTAT (code);
4738                         }
4739                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
4740                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
4741                         break;
4742                 case OP_FCLT_UN:
4743                         if (IS_FPA) {
4744                                 ARM_FPA_FCMP (code, ARM_FPA_CMF, ins->sreg1, ins->sreg2);
4745                         } else if (IS_VFP) {
4746                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
4747                                 ARM_FMSTAT (code);
4748                         }
4749                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
4750                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
4751                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
4752                         break;
4753                 case OP_FCGT:
4754                         /* swapped */
4755                         if (IS_FPA) {
4756                                 ARM_FPA_FCMP (code, ARM_FPA_CMF, ins->sreg2, ins->sreg1);
4757                         } else if (IS_VFP) {
4758                                 ARM_CMPD (code, ins->sreg2, ins->sreg1);
4759                                 ARM_FMSTAT (code);
4760                         }
4761                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
4762                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
4763                         break;
4764                 case OP_FCGT_UN:
4765                         /* swapped */
4766                         if (IS_FPA) {
4767                                 ARM_FPA_FCMP (code, ARM_FPA_CMF, ins->sreg2, ins->sreg1);
4768                         } else if (IS_VFP) {
4769                                 ARM_CMPD (code, ins->sreg2, ins->sreg1);
4770                                 ARM_FMSTAT (code);
4771                         }
4772                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
4773                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
4774                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
4775                         break;
4776                 /* ARM FPA flags table:
4777                  * N        Less than               ARMCOND_MI
4778                  * Z        Equal                   ARMCOND_EQ
4779                  * C        Greater Than or Equal   ARMCOND_CS
4780                  * V        Unordered               ARMCOND_VS
4781                  */
4782                 case OP_FBEQ:
4783                         EMIT_COND_BRANCH (ins, OP_IBEQ - OP_IBEQ);
4784                         break;
4785                 case OP_FBNE_UN:
4786                         EMIT_COND_BRANCH (ins, OP_IBNE_UN - OP_IBEQ);
4787                         break;
4788                 case OP_FBLT:
4789                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_MI); /* N set */
4790                         break;
4791                 case OP_FBLT_UN:
4792                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_VS); /* V set */
4793                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_MI); /* N set */
4794                         break;
4795                 case OP_FBGT:
4796                 case OP_FBGT_UN:
4797                 case OP_FBLE:
4798                 case OP_FBLE_UN:
4799                         g_assert_not_reached ();
4800                         break;
4801                 case OP_FBGE:
4802                         if (IS_VFP) {
4803                                 EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_GE);
4804                         } else {
4805                                 /* FPA requires EQ even thou the docs suggests that just CS is enough */
4806                                 EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_EQ);
4807                                 EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_CS);
4808                         }
4809                         break;
4810                 case OP_FBGE_UN:
4811                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_VS); /* V set */
4812                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_GE);
4813                         break;
4814
4815                 case OP_CKFINITE: {
4816                         if (IS_FPA) {
4817                                 if (ins->dreg != ins->sreg1)
4818                                         ARM_FPA_MVFD (code, ins->dreg, ins->sreg1);
4819                         } else if (IS_VFP) {
4820                                 ARM_ABSD (code, ARM_VFP_D1, ins->sreg1);
4821                                 ARM_FLDD (code, ARM_VFP_D0, ARMREG_PC, 0);
4822                                 ARM_B (code, 1);
4823                                 *(guint32*)code = 0xffffffff;
4824                                 code += 4;
4825                                 *(guint32*)code = 0x7fefffff;
4826                                 code += 4;
4827                                 ARM_CMPD (code, ARM_VFP_D1, ARM_VFP_D0);
4828                                 ARM_FMSTAT (code);
4829                                 EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_GT, "ArithmeticException");
4830                                 ARM_CMPD (code, ins->sreg1, ins->sreg1);
4831                                 ARM_FMSTAT (code);
4832                                 EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_VS, "ArithmeticException");
4833                                 ARM_CPYD (code, ins->dreg, ins->sreg1);
4834                         }
4835                         break;
4836                 }
4837
4838                 case OP_GC_LIVENESS_DEF:
4839                 case OP_GC_LIVENESS_USE:
4840                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
4841                         ins->backend.pc_offset = code - cfg->native_code;
4842                         break;
4843                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
4844                         ins->backend.pc_offset = code - cfg->native_code;
4845                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
4846                         break;
4847
4848                 default:
4849                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
4850                         g_assert_not_reached ();
4851                 }
4852
4853                 if ((cfg->opt & MONO_OPT_BRANCH) && ((code - cfg->native_code - offset) > max_len)) {
4854                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
4855                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
4856                         g_assert_not_reached ();
4857                 }
4858
4859                 cpos += max_len;
4860
4861                 last_ins = ins;
4862                 last_offset = offset;
4863         }
4864
4865         cfg->code_len = code - cfg->native_code;
4866 }
4867
4868 #endif /* DISABLE_JIT */
4869
4870 #ifdef HAVE_AEABI_READ_TP
4871 void __aeabi_read_tp (void);
4872 #endif
4873
4874 void
4875 mono_arch_register_lowlevel_calls (void)
4876 {
4877         /* The signature doesn't matter */
4878         mono_register_jit_icall (mono_arm_throw_exception, "mono_arm_throw_exception", mono_create_icall_signature ("void"), TRUE);
4879         mono_register_jit_icall (mono_arm_throw_exception_by_token, "mono_arm_throw_exception_by_token", mono_create_icall_signature ("void"), TRUE);
4880
4881 #ifndef MONO_CROSS_COMPILE
4882 #ifdef HAVE_AEABI_READ_TP
4883         mono_register_jit_icall (__aeabi_read_tp, "__aeabi_read_tp", mono_create_icall_signature ("void"), TRUE);
4884 #endif
4885 #endif
4886 }
4887
4888 #define patch_lis_ori(ip,val) do {\
4889                 guint16 *__lis_ori = (guint16*)(ip);    \
4890                 __lis_ori [1] = (((guint32)(val)) >> 16) & 0xffff;      \
4891                 __lis_ori [3] = ((guint32)(val)) & 0xffff;      \
4892         } while (0)
4893
4894 void
4895 mono_arch_patch_code (MonoMethod *method, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, MonoCodeManager *dyn_code_mp, gboolean run_cctors)
4896 {
4897         MonoJumpInfo *patch_info;
4898         gboolean compile_aot = !run_cctors;
4899
4900         for (patch_info = ji; patch_info; patch_info = patch_info->next) {
4901                 unsigned char *ip = patch_info->ip.i + code;
4902                 const unsigned char *target;
4903
4904                 if (patch_info->type == MONO_PATCH_INFO_SWITCH && !compile_aot) {
4905                         gpointer *jt = (gpointer*)(ip + 8);
4906                         int i;
4907                         /* jt is the inlined jump table, 2 instructions after ip
4908                          * In the normal case we store the absolute addresses,
4909                          * otherwise the displacements.
4910                          */
4911                         for (i = 0; i < patch_info->data.table->table_size; i++)
4912                                 jt [i] = code + (int)patch_info->data.table->table [i];
4913                         continue;
4914                 }
4915                 target = mono_resolve_patch_target (method, domain, code, patch_info, run_cctors);
4916
4917                 if (compile_aot) {
4918                         switch (patch_info->type) {
4919                         case MONO_PATCH_INFO_BB:
4920                         case MONO_PATCH_INFO_LABEL:
4921                                 break;
4922                         default:
4923                                 /* No need to patch these */
4924                                 continue;
4925                         }
4926                 }
4927
4928                 switch (patch_info->type) {
4929                 case MONO_PATCH_INFO_IP:
4930                         g_assert_not_reached ();
4931                         patch_lis_ori (ip, ip);
4932                         continue;
4933                 case MONO_PATCH_INFO_METHOD_REL:
4934                         g_assert_not_reached ();
4935                         *((gpointer *)(ip)) = code + patch_info->data.offset;
4936                         continue;
4937                 case MONO_PATCH_INFO_METHODCONST:
4938                 case MONO_PATCH_INFO_CLASS:
4939                 case MONO_PATCH_INFO_IMAGE:
4940                 case MONO_PATCH_INFO_FIELD:
4941                 case MONO_PATCH_INFO_VTABLE:
4942                 case MONO_PATCH_INFO_IID:
4943                 case MONO_PATCH_INFO_SFLDA:
4944                 case MONO_PATCH_INFO_LDSTR:
4945                 case MONO_PATCH_INFO_TYPE_FROM_HANDLE:
4946                 case MONO_PATCH_INFO_LDTOKEN:
4947                         g_assert_not_reached ();
4948                         /* from OP_AOTCONST : lis + ori */
4949                         patch_lis_ori (ip, target);
4950                         continue;
4951                 case MONO_PATCH_INFO_R4:
4952                 case MONO_PATCH_INFO_R8:
4953                         g_assert_not_reached ();
4954                         *((gconstpointer *)(ip + 2)) = patch_info->data.target;
4955                         continue;
4956                 case MONO_PATCH_INFO_EXC_NAME:
4957                         g_assert_not_reached ();
4958                         *((gconstpointer *)(ip + 1)) = patch_info->data.name;
4959                         continue;
4960                 case MONO_PATCH_INFO_NONE:
4961                 case MONO_PATCH_INFO_BB_OVF:
4962                 case MONO_PATCH_INFO_EXC_OVF:
4963                         /* everything is dealt with at epilog output time */
4964                         continue;
4965                 default:
4966                         break;
4967                 }
4968                 arm_patch_general (domain, ip, target, dyn_code_mp);
4969         }
4970 }
4971
4972 #ifndef DISABLE_JIT
4973
4974 /*
4975  * Stack frame layout:
4976  *
4977  *   ------------------- fp
4978  *      MonoLMF structure or saved registers
4979  *   -------------------
4980  *      locals
4981  *   -------------------
4982  *      spilled regs
4983  *   -------------------
4984  *      optional 8 bytes for tracing
4985  *   -------------------
4986  *      param area             size is cfg->param_area
4987  *   ------------------- sp
4988  */
4989 guint8 *
4990 mono_arch_emit_prolog (MonoCompile *cfg)
4991 {
4992         MonoMethod *method = cfg->method;
4993         MonoBasicBlock *bb;
4994         MonoMethodSignature *sig;
4995         MonoInst *inst;
4996         int alloc_size, orig_alloc_size, pos, max_offset, i, rot_amount;
4997         guint8 *code;
4998         CallInfo *cinfo;
4999         int tracing = 0;
5000         int lmf_offset = 0;
5001         int prev_sp_offset, reg_offset;
5002
5003         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
5004                 tracing = 1;
5005
5006         sig = mono_method_signature (method);
5007         cfg->code_size = 256 + sig->param_count * 64;
5008         code = cfg->native_code = g_malloc (cfg->code_size);
5009
5010         mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, 0);
5011
5012         alloc_size = cfg->stack_offset;
5013         pos = 0;
5014         prev_sp_offset = 0;
5015
5016         if (!method->save_lmf) {
5017                 if (iphone_abi) {
5018                         /*
5019                          * The iphone uses R7 as the frame pointer, and it points at the saved
5020                          * r7+lr:
5021                          *         <lr>
5022                          * r7 ->   <r7>
5023                          *         <rest of frame>
5024                          * We can't use r7 as a frame pointer since it points into the middle of
5025                          * the frame, so we keep using our own frame pointer.
5026                          * FIXME: Optimize this.
5027                          */
5028                         g_assert (darwin);
5029                         ARM_PUSH (code, (1 << ARMREG_R7) | (1 << ARMREG_LR));
5030                         ARM_MOV_REG_REG (code, ARMREG_R7, ARMREG_SP);
5031                         prev_sp_offset += 8; /* r7 and lr */
5032                         mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset);
5033                         mono_emit_unwind_op_offset (cfg, code, ARMREG_R7, (- prev_sp_offset) + 0);
5034
5035                         /* No need to push LR again */
5036                         if (cfg->used_int_regs)
5037                                 ARM_PUSH (code, cfg->used_int_regs);
5038                 } else {
5039                         ARM_PUSH (code, cfg->used_int_regs | (1 << ARMREG_LR));
5040                         prev_sp_offset += 4;
5041                 }
5042                 for (i = 0; i < 16; ++i) {
5043                         if (cfg->used_int_regs & (1 << i))
5044                                 prev_sp_offset += 4;
5045                 }
5046                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset);
5047                 reg_offset = 0;
5048                 for (i = 0; i < 16; ++i) {
5049                         if ((cfg->used_int_regs & (1 << i))) {
5050                                 mono_emit_unwind_op_offset (cfg, code, i, (- prev_sp_offset) + reg_offset);
5051                                 mini_gc_set_slot_type_from_cfa (cfg, (- prev_sp_offset) + reg_offset, SLOT_NOREF);
5052                                 reg_offset += 4;
5053                         }
5054                 }
5055                 if (iphone_abi) {
5056                         mono_emit_unwind_op_offset (cfg, code, ARMREG_LR, -4);
5057                         mini_gc_set_slot_type_from_cfa (cfg, -4, SLOT_NOREF);
5058                 } else {
5059                         mono_emit_unwind_op_offset (cfg, code, ARMREG_LR, -4);
5060                         mini_gc_set_slot_type_from_cfa (cfg, -4, SLOT_NOREF);
5061                 }
5062         } else {
5063                 ARM_MOV_REG_REG (code, ARMREG_IP, ARMREG_SP);
5064                 ARM_PUSH (code, 0x5ff0);
5065                 prev_sp_offset += 4 * 10; /* all but r0-r3, sp and pc */
5066                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset);
5067                 reg_offset = 0;
5068                 for (i = 0; i < 16; ++i) {
5069                         if ((i > ARMREG_R3) && (i != ARMREG_SP) && (i != ARMREG_PC)) {
5070                                 mono_emit_unwind_op_offset (cfg, code, i, (- prev_sp_offset) + reg_offset);
5071                                 reg_offset += 4;
5072                         }
5073                 }
5074                 pos += sizeof (MonoLMF) - prev_sp_offset;
5075                 lmf_offset = pos;
5076         }
5077         alloc_size += pos;
5078         orig_alloc_size = alloc_size;
5079         // align to MONO_ARCH_FRAME_ALIGNMENT bytes
5080         if (alloc_size & (MONO_ARCH_FRAME_ALIGNMENT - 1)) {
5081                 alloc_size += MONO_ARCH_FRAME_ALIGNMENT - 1;
5082                 alloc_size &= ~(MONO_ARCH_FRAME_ALIGNMENT - 1);
5083         }
5084
5085         /* the stack used in the pushed regs */
5086         if (prev_sp_offset & 4)
5087                 alloc_size += 4;
5088         cfg->stack_usage = alloc_size;
5089         if (alloc_size) {
5090                 if ((i = mono_arm_is_rotated_imm8 (alloc_size, &rot_amount)) >= 0) {
5091                         ARM_SUB_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
5092                 } else {
5093                         code = mono_arm_emit_load_imm (code, ARMREG_IP, alloc_size);
5094                         ARM_SUB_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
5095                 }
5096                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset + alloc_size);
5097         }
5098         if (cfg->frame_reg != ARMREG_SP) {
5099                 ARM_MOV_REG_REG (code, cfg->frame_reg, ARMREG_SP);
5100                 mono_emit_unwind_op_def_cfa_reg (cfg, code, cfg->frame_reg);
5101         }
5102         //g_print ("prev_sp_offset: %d, alloc_size:%d\n", prev_sp_offset, alloc_size);
5103         prev_sp_offset += alloc_size;
5104
5105         for (i = 0; i < alloc_size - orig_alloc_size; i += 4)
5106                 mini_gc_set_slot_type_from_cfa (cfg, (- prev_sp_offset) + orig_alloc_size + i, SLOT_NOREF);
5107
5108         /* compute max_offset in order to use short forward jumps
5109          * we could skip do it on arm because the immediate displacement
5110          * for jumps is large enough, it may be useful later for constant pools
5111          */
5112         max_offset = 0;
5113         for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
5114                 MonoInst *ins = bb->code;
5115                 bb->max_offset = max_offset;
5116
5117                 if (cfg->prof_options & MONO_PROFILE_COVERAGE)
5118                         max_offset += 6;
5119
5120                 MONO_BB_FOR_EACH_INS (bb, ins)
5121                         max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
5122         }
5123
5124         /* store runtime generic context */
5125         if (cfg->rgctx_var) {
5126                 MonoInst *ins = cfg->rgctx_var;
5127
5128                 g_assert (ins->opcode == OP_REGOFFSET);
5129
5130                 if (arm_is_imm12 (ins->inst_offset)) {
5131                         ARM_STR_IMM (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ins->inst_offset);
5132                 } else {
5133                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
5134                         ARM_STR_REG_REG (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ARMREG_LR);
5135                 }
5136         }
5137
5138         /* load arguments allocated to register from the stack */
5139         pos = 0;
5140
5141         cinfo = get_call_info (cfg->generic_sharing_context, NULL, sig);
5142
5143         if (MONO_TYPE_ISSTRUCT (sig->ret) && cinfo->ret.storage != RegTypeStructByVal) {
5144                 ArgInfo *ainfo = &cinfo->ret;
5145                 inst = cfg->vret_addr;
5146                 g_assert (arm_is_imm12 (inst->inst_offset));
5147                 ARM_STR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
5148         }
5149
5150         if (sig->call_convention == MONO_CALL_VARARG) {
5151                 ArgInfo *cookie = &cinfo->sig_cookie;
5152
5153                 /* Save the sig cookie address */
5154                 g_assert (cookie->storage == RegTypeBase);
5155
5156                 g_assert (arm_is_imm12 (prev_sp_offset + cookie->offset));
5157                 g_assert (arm_is_imm12 (cfg->sig_cookie));
5158                 ARM_ADD_REG_IMM8 (code, ARMREG_IP, cfg->frame_reg, prev_sp_offset + cookie->offset);
5159                 ARM_STR_IMM (code, ARMREG_IP, cfg->frame_reg, cfg->sig_cookie);
5160         }
5161
5162         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
5163                 ArgInfo *ainfo = cinfo->args + i;
5164                 inst = cfg->args [pos];
5165
5166                 if (cfg->verbose_level > 2)
5167                         g_print ("Saving argument %d (type: %d)\n", i, ainfo->storage);
5168                 if (inst->opcode == OP_REGVAR) {
5169                         if (ainfo->storage == RegTypeGeneral)
5170                                 ARM_MOV_REG_REG (code, inst->dreg, ainfo->reg);
5171                         else if (ainfo->storage == RegTypeFP) {
5172                                 g_assert_not_reached ();
5173                         } else if (ainfo->storage == RegTypeBase) {
5174                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
5175                                         ARM_LDR_IMM (code, inst->dreg, ARMREG_SP, (prev_sp_offset + ainfo->offset));
5176                                 } else {
5177                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
5178                                         ARM_LDR_REG_REG (code, inst->dreg, ARMREG_SP, ARMREG_IP);
5179                                 }
5180                         } else
5181                                 g_assert_not_reached ();
5182
5183                         if (cfg->verbose_level > 2)
5184                                 g_print ("Argument %d assigned to register %s\n", pos, mono_arch_regname (inst->dreg));
5185                 } else {
5186                         /* the argument should be put on the stack: FIXME handle size != word  */
5187                         if (ainfo->storage == RegTypeGeneral || ainfo->storage == RegTypeIRegPair) {
5188                                 switch (ainfo->size) {
5189                                 case 1:
5190                                         if (arm_is_imm12 (inst->inst_offset))
5191                                                 ARM_STRB_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
5192                                         else {
5193                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
5194                                                 ARM_STRB_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
5195                                         }
5196                                         break;
5197                                 case 2:
5198                                         if (arm_is_imm8 (inst->inst_offset)) {
5199                                                 ARM_STRH_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
5200                                         } else {
5201                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
5202                                                 ARM_STRH_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
5203                                         }
5204                                         break;
5205                                 case 8:
5206                                         g_assert (arm_is_imm12 (inst->inst_offset));
5207                                         ARM_STR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
5208                                         g_assert (arm_is_imm12 (inst->inst_offset + 4));
5209                                         ARM_STR_IMM (code, ainfo->reg + 1, inst->inst_basereg, inst->inst_offset + 4);
5210                                         break;
5211                                 default:
5212                                         if (arm_is_imm12 (inst->inst_offset)) {
5213                                                 ARM_STR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
5214                                         } else {
5215                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
5216                                                 ARM_STR_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
5217                                         }
5218                                         break;
5219                                 }
5220                         } else if (ainfo->storage == RegTypeBaseGen) {
5221                                 g_assert (arm_is_imm12 (prev_sp_offset + ainfo->offset));
5222                                 g_assert (arm_is_imm12 (inst->inst_offset));
5223                                 ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, (prev_sp_offset + ainfo->offset));
5224                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset + 4);
5225                                 ARM_STR_IMM (code, ARMREG_R3, inst->inst_basereg, inst->inst_offset);
5226                         } else if (ainfo->storage == RegTypeBase) {
5227                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
5228                                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, (prev_sp_offset + ainfo->offset));
5229                                 } else {
5230                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset);
5231                                         ARM_LDR_REG_REG (code, ARMREG_LR, ARMREG_SP, ARMREG_IP);
5232                                 }
5233
5234                                 switch (ainfo->size) {
5235                                 case 1:
5236                                         if (arm_is_imm8 (inst->inst_offset)) {
5237                                                 ARM_STRB_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
5238                                         } else {
5239                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
5240                                                 ARM_STRB_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
5241                                         }
5242                                         break;
5243                                 case 2:
5244                                         if (arm_is_imm8 (inst->inst_offset)) {
5245                                                 ARM_STRH_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
5246                                         } else {
5247                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
5248                                                 ARM_STRH_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
5249                                         }
5250                                         break;
5251                                 case 8:
5252                                         if (arm_is_imm12 (inst->inst_offset)) {
5253                                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
5254                                         } else {
5255                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
5256                                                 ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
5257                                         }
5258                                         if (arm_is_imm12 (prev_sp_offset + ainfo->offset + 4)) {
5259                                                 ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, (prev_sp_offset + ainfo->offset + 4));
5260                                         } else {
5261                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset + 4);
5262                                                 ARM_LDR_REG_REG (code, ARMREG_LR, ARMREG_SP, ARMREG_IP);
5263                                         }
5264                                         if (arm_is_imm12 (inst->inst_offset + 4)) {
5265                                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset + 4);
5266                                         } else {
5267                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset + 4);
5268                                                 ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
5269                                         }
5270                                         break;
5271                                 default:
5272                                         if (arm_is_imm12 (inst->inst_offset)) {
5273                                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
5274                                         } else {
5275                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
5276                                                 ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
5277                                         }
5278                                         break;
5279                                 }
5280                         } else if (ainfo->storage == RegTypeFP) {
5281                                 g_assert_not_reached ();
5282                         } else if (ainfo->storage == RegTypeStructByVal) {
5283                                 int doffset = inst->inst_offset;
5284                                 int soffset = 0;
5285                                 int cur_reg;
5286                                 int size = 0;
5287                                 size = mini_type_stack_size_full (cfg->generic_sharing_context, inst->inst_vtype, NULL, sig->pinvoke);
5288                                 for (cur_reg = 0; cur_reg < ainfo->size; ++cur_reg) {
5289                                         if (arm_is_imm12 (doffset)) {
5290                                                 ARM_STR_IMM (code, ainfo->reg + cur_reg, inst->inst_basereg, doffset);
5291                                         } else {
5292                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, doffset);
5293                                                 ARM_STR_REG_REG (code, ainfo->reg + cur_reg, inst->inst_basereg, ARMREG_IP);
5294                                         }
5295                                         soffset += sizeof (gpointer);
5296                                         doffset += sizeof (gpointer);
5297                                 }
5298                                 if (ainfo->vtsize) {
5299                                         /* FIXME: handle overrun! with struct sizes not multiple of 4 */
5300                                         //g_print ("emit_memcpy (prev_sp_ofs: %d, ainfo->offset: %d, soffset: %d)\n", prev_sp_offset, ainfo->offset, soffset);
5301                                         code = emit_memcpy (code, ainfo->vtsize * sizeof (gpointer), inst->inst_basereg, doffset, ARMREG_SP, prev_sp_offset + ainfo->offset);
5302                                 }
5303                         } else if (ainfo->storage == RegTypeStructByAddr) {
5304                                 g_assert_not_reached ();
5305                                 /* FIXME: handle overrun! with struct sizes not multiple of 4 */
5306                                 code = emit_memcpy (code, ainfo->vtsize * sizeof (gpointer), inst->inst_basereg, inst->inst_offset, ainfo->reg, 0);
5307                         } else
5308                                 g_assert_not_reached ();
5309                 }
5310                 pos++;
5311         }
5312
5313         if (method->wrapper_type == MONO_WRAPPER_NATIVE_TO_MANAGED) {
5314                 if (cfg->compile_aot)
5315                         /* AOT code is only used in the root domain */
5316                         code = mono_arm_emit_load_imm (code, ARMREG_R0, 0);
5317                 else
5318                         code = mono_arm_emit_load_imm (code, ARMREG_R0, (guint32)cfg->domain);
5319                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
5320                              (gpointer)"mono_jit_thread_attach");
5321                 code = emit_call_seq (cfg, code);
5322         }
5323
5324         if (method->save_lmf)
5325                 code = emit_save_lmf (cfg, code, alloc_size - lmf_offset);
5326
5327         if (tracing)
5328                 code = mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
5329
5330         if (cfg->arch.seq_point_info_var) {
5331                 MonoInst *ins = cfg->arch.seq_point_info_var;
5332
5333                 /* Initialize the variable from a GOT slot */
5334                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
5335                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_PC, 0);
5336                 ARM_B (code, 0);
5337                 *(gpointer*)code = NULL;
5338                 code += 4;
5339                 ARM_LDR_REG_REG (code, ARMREG_R0, ARMREG_PC, ARMREG_R0);
5340
5341                 g_assert (ins->opcode == OP_REGOFFSET);
5342
5343                 if (arm_is_imm12 (ins->inst_offset)) {
5344                         ARM_STR_IMM (code, ARMREG_R0, ins->inst_basereg, ins->inst_offset);
5345                 } else {
5346                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
5347                         ARM_STR_REG_REG (code, ARMREG_R0, ins->inst_basereg, ARMREG_LR);
5348                 }
5349         }
5350
5351         /* Initialize ss_trigger_page_var */
5352         if (!cfg->soft_breakpoints) {
5353                 MonoInst *info_var = cfg->arch.seq_point_info_var;
5354                 MonoInst *ss_trigger_page_var = cfg->arch.ss_trigger_page_var;
5355                 int dreg = ARMREG_LR;
5356
5357                 if (info_var) {
5358                         g_assert (info_var->opcode == OP_REGOFFSET);
5359                         g_assert (arm_is_imm12 (info_var->inst_offset));
5360
5361                         ARM_LDR_IMM (code, dreg, info_var->inst_basereg, info_var->inst_offset);
5362                         /* Load the trigger page addr */
5363                         ARM_LDR_IMM (code, dreg, dreg, G_STRUCT_OFFSET (SeqPointInfo, ss_trigger_page));
5364                         ARM_STR_IMM (code, dreg, ss_trigger_page_var->inst_basereg, ss_trigger_page_var->inst_offset);
5365                 }
5366         }
5367
5368         if (cfg->arch.seq_point_read_var) {
5369                 MonoInst *read_ins = cfg->arch.seq_point_read_var;
5370                 MonoInst *ss_method_ins = cfg->arch.seq_point_ss_method_var;
5371                 MonoInst *bp_method_ins = cfg->arch.seq_point_bp_method_var;
5372
5373                 g_assert (read_ins->opcode == OP_REGOFFSET);
5374                 g_assert (arm_is_imm12 (read_ins->inst_offset));
5375                 g_assert (ss_method_ins->opcode == OP_REGOFFSET);
5376                 g_assert (arm_is_imm12 (ss_method_ins->inst_offset));
5377                 g_assert (bp_method_ins->opcode == OP_REGOFFSET);
5378                 g_assert (arm_is_imm12 (bp_method_ins->inst_offset));
5379
5380                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
5381                 ARM_B (code, 2);
5382                 *(volatile int **)code = &ss_trigger_var;
5383                 code += 4;
5384                 *(gpointer*)code = single_step_func_wrapper;
5385                 code += 4;
5386                 *(gpointer*)code = breakpoint_func_wrapper;
5387                 code += 4;
5388
5389                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_LR, 0);
5390                 ARM_STR_IMM (code, ARMREG_IP, read_ins->inst_basereg, read_ins->inst_offset);
5391                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_LR, 4);
5392                 ARM_STR_IMM (code, ARMREG_IP, ss_method_ins->inst_basereg, ss_method_ins->inst_offset);
5393                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_LR, 8);
5394                 ARM_STR_IMM (code, ARMREG_IP, bp_method_ins->inst_basereg, bp_method_ins->inst_offset);
5395         }
5396
5397         cfg->code_len = code - cfg->native_code;
5398         g_assert (cfg->code_len < cfg->code_size);
5399         g_free (cinfo);
5400
5401         return code;
5402 }
5403
5404 void
5405 mono_arch_emit_epilog (MonoCompile *cfg)
5406 {
5407         MonoMethod *method = cfg->method;
5408         int pos, i, rot_amount;
5409         int max_epilog_size = 16 + 20*4;
5410         guint8 *code;
5411         CallInfo *cinfo;
5412
5413         if (cfg->method->save_lmf)
5414                 max_epilog_size += 128;
5415
5416         if (mono_jit_trace_calls != NULL)
5417                 max_epilog_size += 50;
5418
5419         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
5420                 max_epilog_size += 50;
5421
5422         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
5423                 cfg->code_size *= 2;
5424                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
5425                 cfg->stat_code_reallocs++;
5426         }
5427
5428         /*
5429          * Keep in sync with OP_JMP
5430          */
5431         code = cfg->native_code + cfg->code_len;
5432
5433         if (mono_jit_trace_calls != NULL && mono_trace_eval (method)) {
5434                 code = mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
5435         }
5436         pos = 0;
5437
5438         /* Load returned vtypes into registers if needed */
5439         cinfo = cfg->arch.cinfo;
5440         if (cinfo->ret.storage == RegTypeStructByVal) {
5441                 MonoInst *ins = cfg->ret;
5442
5443                 if (arm_is_imm12 (ins->inst_offset)) {
5444                         ARM_LDR_IMM (code, ARMREG_R0, ins->inst_basereg, ins->inst_offset);
5445                 } else {
5446                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
5447                         ARM_LDR_REG_REG (code, ARMREG_R0, ins->inst_basereg, ARMREG_LR);
5448                 }
5449         }
5450
5451         if (method->save_lmf) {
5452                 int lmf_offset, reg, sp_adj, regmask;
5453                 /* all but r0-r3, sp and pc */
5454                 pos += sizeof (MonoLMF) - (MONO_ARM_NUM_SAVED_REGS * sizeof (mgreg_t));
5455                 lmf_offset = pos;
5456
5457                 code = emit_restore_lmf (cfg, code, cfg->stack_usage - lmf_offset);
5458
5459                 /* This points to r4 inside MonoLMF->iregs */
5460                 sp_adj = (sizeof (MonoLMF) - MONO_ARM_NUM_SAVED_REGS * sizeof (mgreg_t));
5461                 reg = ARMREG_R4;
5462                 regmask = 0x9ff0; /* restore lr to pc */
5463                 /* Skip caller saved registers not used by the method */
5464                 while (!(cfg->used_int_regs & (1 << reg)) && reg < ARMREG_FP) {
5465                         regmask &= ~(1 << reg);
5466                         sp_adj += 4;
5467                         reg ++;
5468                 }
5469                 /* point sp at the registers to restore: 10 is 14 -4, because we skip r0-r3 */
5470                 code = emit_big_add (code, ARMREG_SP, cfg->frame_reg, cfg->stack_usage - lmf_offset + sp_adj);
5471                 /* restore iregs */
5472                 ARM_POP (code, regmask);
5473         } else {
5474                 if ((i = mono_arm_is_rotated_imm8 (cfg->stack_usage, &rot_amount)) >= 0) {
5475                         ARM_ADD_REG_IMM (code, ARMREG_SP, cfg->frame_reg, i, rot_amount);
5476                 } else {
5477                         code = mono_arm_emit_load_imm (code, ARMREG_IP, cfg->stack_usage);
5478                         ARM_ADD_REG_REG (code, ARMREG_SP, cfg->frame_reg, ARMREG_IP);
5479                 }
5480
5481                 if (iphone_abi) {
5482                         /* Restore saved gregs */
5483                         if (cfg->used_int_regs)
5484                                 ARM_POP (code, cfg->used_int_regs);
5485                         /* Restore saved r7, restore LR to PC */
5486                         ARM_POP (code, (1 << ARMREG_R7) | (1 << ARMREG_PC));
5487                 } else {
5488                         ARM_POP (code, cfg->used_int_regs | (1 << ARMREG_PC));
5489                 }
5490         }
5491
5492         cfg->code_len = code - cfg->native_code;
5493
5494         g_assert (cfg->code_len < cfg->code_size);
5495
5496 }
5497
5498 /* remove once throw_exception_by_name is eliminated */
5499 static int
5500 exception_id_by_name (const char *name)
5501 {
5502         if (strcmp (name, "IndexOutOfRangeException") == 0)
5503                 return MONO_EXC_INDEX_OUT_OF_RANGE;
5504         if (strcmp (name, "OverflowException") == 0)
5505                 return MONO_EXC_OVERFLOW;
5506         if (strcmp (name, "ArithmeticException") == 0)
5507                 return MONO_EXC_ARITHMETIC;
5508         if (strcmp (name, "DivideByZeroException") == 0)
5509                 return MONO_EXC_DIVIDE_BY_ZERO;
5510         if (strcmp (name, "InvalidCastException") == 0)
5511                 return MONO_EXC_INVALID_CAST;
5512         if (strcmp (name, "NullReferenceException") == 0)
5513                 return MONO_EXC_NULL_REF;
5514         if (strcmp (name, "ArrayTypeMismatchException") == 0)
5515                 return MONO_EXC_ARRAY_TYPE_MISMATCH;
5516         if (strcmp (name, "ArgumentException") == 0)
5517                 return MONO_EXC_ARGUMENT;
5518         g_error ("Unknown intrinsic exception %s\n", name);
5519         return -1;
5520 }
5521
5522 void
5523 mono_arch_emit_exceptions (MonoCompile *cfg)
5524 {
5525         MonoJumpInfo *patch_info;
5526         int i;
5527         guint8 *code;
5528         guint8* exc_throw_pos [MONO_EXC_INTRINS_NUM];
5529         guint8 exc_throw_found [MONO_EXC_INTRINS_NUM];
5530         int max_epilog_size = 50;
5531
5532         for (i = 0; i < MONO_EXC_INTRINS_NUM; i++) {
5533                 exc_throw_pos [i] = NULL;
5534                 exc_throw_found [i] = 0;
5535         }
5536
5537         /* count the number of exception infos */
5538
5539         /*
5540          * make sure we have enough space for exceptions
5541          */
5542         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5543                 if (patch_info->type == MONO_PATCH_INFO_EXC) {
5544                         i = exception_id_by_name (patch_info->data.target);
5545                         if (!exc_throw_found [i]) {
5546                                 max_epilog_size += 32;
5547                                 exc_throw_found [i] = TRUE;
5548                         }
5549                 }
5550         }
5551
5552         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
5553                 cfg->code_size *= 2;
5554                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
5555                 cfg->stat_code_reallocs++;
5556         }
5557
5558         code = cfg->native_code + cfg->code_len;
5559
5560         /* add code to raise exceptions */
5561         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
5562                 switch (patch_info->type) {
5563                 case MONO_PATCH_INFO_EXC: {
5564                         MonoClass *exc_class;
5565                         unsigned char *ip = patch_info->ip.i + cfg->native_code;
5566
5567                         i = exception_id_by_name (patch_info->data.target);
5568                         if (exc_throw_pos [i]) {
5569                                 arm_patch (ip, exc_throw_pos [i]);
5570                                 patch_info->type = MONO_PATCH_INFO_NONE;
5571                                 break;
5572                         } else {
5573                                 exc_throw_pos [i] = code;
5574                         }
5575                         arm_patch (ip, code);
5576
5577                         exc_class = mono_class_from_name (mono_defaults.corlib, "System", patch_info->data.name);
5578                         g_assert (exc_class);
5579
5580                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_LR);
5581                         ARM_LDR_IMM (code, ARMREG_R0, ARMREG_PC, 0);
5582                         patch_info->type = MONO_PATCH_INFO_INTERNAL_METHOD;
5583                         patch_info->data.name = "mono_arch_throw_corlib_exception";
5584                         patch_info->ip.i = code - cfg->native_code;
5585                         ARM_BL (code, 0);
5586                         *(guint32*)(gpointer)code = exc_class->type_token;
5587                         code += 4;
5588                         break;
5589                 }
5590                 default:
5591                         /* do nothing */
5592                         break;
5593                 }
5594         }
5595
5596         cfg->code_len = code - cfg->native_code;
5597
5598         g_assert (cfg->code_len < cfg->code_size);
5599
5600 }
5601
5602 #endif /* #ifndef DISABLE_JIT */
5603
5604 static gboolean tls_offset_inited = FALSE;
5605
5606 void
5607 mono_arch_setup_jit_tls_data (MonoJitTlsData *tls)
5608 {
5609         if (!tls_offset_inited) {
5610                 tls_offset_inited = TRUE;
5611
5612                 lmf_tls_offset = mono_get_lmf_tls_offset ();
5613                 lmf_addr_tls_offset = mono_get_lmf_addr_tls_offset ();
5614         }
5615 }
5616
5617 void
5618 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
5619 {
5620 }
5621
5622 MonoInst*
5623 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
5624 {
5625         /* FIXME: */
5626         return NULL;
5627 }
5628
5629 gboolean
5630 mono_arch_print_tree (MonoInst *tree, int arity)
5631 {
5632         return 0;
5633 }
5634
5635 MonoInst*
5636 mono_arch_get_domain_intrinsic (MonoCompile* cfg)
5637 {
5638         return mono_get_domain_intrinsic (cfg);
5639 }
5640
5641 guint32
5642 mono_arch_get_patch_offset (guint8 *code)
5643 {
5644         /* OP_AOTCONST */
5645         return 8;
5646 }
5647
5648 void
5649 mono_arch_flush_register_windows (void)
5650 {
5651 }
5652
5653 #ifdef MONO_ARCH_HAVE_IMT
5654
5655 #ifndef DISABLE_JIT
5656
5657 void
5658 mono_arch_emit_imt_argument (MonoCompile *cfg, MonoCallInst *call, MonoInst *imt_arg)
5659 {
5660         if (cfg->compile_aot) {
5661                 int method_reg = mono_alloc_ireg (cfg);
5662                 MonoInst *ins;
5663
5664                 call->dynamic_imt_arg = TRUE;
5665
5666                 if (imt_arg) {
5667                         mono_call_inst_add_outarg_reg (cfg, call, imt_arg->dreg, ARMREG_V5, FALSE);
5668                 } else {
5669                         MONO_INST_NEW (cfg, ins, OP_AOTCONST);
5670                         ins->dreg = method_reg;
5671                         ins->inst_p0 = call->method;
5672                         ins->inst_c1 = MONO_PATCH_INFO_METHODCONST;
5673                         MONO_ADD_INS (cfg->cbb, ins);
5674
5675                         mono_call_inst_add_outarg_reg (cfg, call, method_reg, ARMREG_V5, FALSE);
5676                 }
5677         } else if (cfg->generic_context || imt_arg || mono_use_llvm) {
5678
5679                 /* Always pass in a register for simplicity */
5680                 call->dynamic_imt_arg = TRUE;
5681
5682                 cfg->uses_rgctx_reg = TRUE;
5683
5684                 if (imt_arg) {
5685                         mono_call_inst_add_outarg_reg (cfg, call, imt_arg->dreg, ARMREG_V5, FALSE);
5686                 } else {
5687                         MonoInst *ins;
5688                         int method_reg = mono_alloc_preg (cfg);
5689
5690                         MONO_INST_NEW (cfg, ins, OP_PCONST);
5691                         ins->inst_p0 = call->method;
5692                         ins->dreg = method_reg;
5693                         MONO_ADD_INS (cfg->cbb, ins);
5694
5695                         mono_call_inst_add_outarg_reg (cfg, call, method_reg, ARMREG_V5, FALSE);
5696                 }
5697         }
5698 }
5699
5700 #endif /* DISABLE_JIT */
5701
5702 MonoMethod*
5703 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
5704 {
5705         guint32 *code_ptr = (guint32*)code;
5706         code_ptr -= 2;
5707
5708         if (mono_use_llvm)
5709                 /* Passed in V5 */
5710                 return (MonoMethod*)regs [ARMREG_V5];
5711
5712         /* The IMT value is stored in the code stream right after the LDC instruction. */
5713         if (!IS_LDR_PC (code_ptr [0])) {
5714                 g_warning ("invalid code stream, instruction before IMT value is not a LDC in %s() (code %p value 0: 0x%x -1: 0x%x -2: 0x%x)", __FUNCTION__, code, code_ptr [2], code_ptr [1], code_ptr [0]);
5715                 g_assert (IS_LDR_PC (code_ptr [0]));
5716         }
5717         if (code_ptr [1] == 0)
5718                 /* This is AOTed code, the IMT method is in V5 */
5719                 return (MonoMethod*)regs [ARMREG_V5];
5720         else
5721                 return (MonoMethod*) code_ptr [1];
5722 }
5723
5724 MonoVTable*
5725 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
5726 {
5727         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
5728 }
5729
5730 #define ENABLE_WRONG_METHOD_CHECK 0
5731 #define BASE_SIZE (6 * 4)
5732 #define BSEARCH_ENTRY_SIZE (4 * 4)
5733 #define CMP_SIZE (3 * 4)
5734 #define BRANCH_SIZE (1 * 4)
5735 #define CALL_SIZE (2 * 4)
5736 #define WMC_SIZE (5 * 4)
5737 #define DISTANCE(A, B) (((gint32)(B)) - ((gint32)(A)))
5738
5739 static arminstr_t *
5740 arm_emit_value_and_patch_ldr (arminstr_t *code, arminstr_t *target, guint32 value)
5741 {
5742         guint32 delta = DISTANCE (target, code);
5743         delta -= 8;
5744         g_assert (delta >= 0 && delta <= 0xFFF);
5745         *target = *target | delta;
5746         *code = value;
5747         return code + 1;
5748 }
5749
5750 gpointer
5751 mono_arch_build_imt_thunk (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
5752         gpointer fail_tramp)
5753 {
5754         int size, i, extra_space = 0;
5755         arminstr_t *code, *start, *vtable_target = NULL;
5756         gboolean large_offsets = FALSE;
5757         guint32 **constant_pool_starts;
5758
5759         size = BASE_SIZE;
5760         constant_pool_starts = g_new0 (guint32*, count);
5761
5762         for (i = 0; i < count; ++i) {
5763                 MonoIMTCheckItem *item = imt_entries [i];
5764                 if (item->is_equals) {
5765                         gboolean fail_case = !item->check_target_idx && fail_tramp;
5766
5767                         if (item->has_target_code || !arm_is_imm12 (DISTANCE (vtable, &vtable->vtable[item->value.vtable_slot]))) {
5768                                 item->chunk_size += 32;
5769                                 large_offsets = TRUE;
5770                         }
5771
5772                         if (item->check_target_idx || fail_case) {
5773                                 if (!item->compare_done || fail_case)
5774                                         item->chunk_size += CMP_SIZE;
5775                                 item->chunk_size += BRANCH_SIZE;
5776                         } else {
5777 #if ENABLE_WRONG_METHOD_CHECK
5778                                 item->chunk_size += WMC_SIZE;
5779 #endif
5780                         }
5781                         if (fail_case) {
5782                                 item->chunk_size += 16;
5783                                 large_offsets = TRUE;
5784                         }
5785                         item->chunk_size += CALL_SIZE;
5786                 } else {
5787                         item->chunk_size += BSEARCH_ENTRY_SIZE;
5788                         imt_entries [item->check_target_idx]->compare_done = TRUE;
5789                 }
5790                 size += item->chunk_size;
5791         }
5792
5793         if (large_offsets)
5794                 size += 4 * count; /* The ARM_ADD_REG_IMM to pop the stack */
5795
5796         if (fail_tramp)
5797                 code = mono_method_alloc_generic_virtual_thunk (domain, size);
5798         else
5799                 code = mono_domain_code_reserve (domain, size);
5800         start = code;
5801
5802 #if DEBUG_IMT
5803         printf ("building IMT thunk for class %s %s entries %d code size %d code at %p end %p vtable %p\n", vtable->klass->name_space, vtable->klass->name, count, size, start, ((guint8*)start) + size, vtable);
5804         for (i = 0; i < count; ++i) {
5805                 MonoIMTCheckItem *item = imt_entries [i];
5806                 printf ("method %d (%p) %s vtable slot %p is_equals %d chunk size %d\n", i, item->key, item->key->name, &vtable->vtable [item->value.vtable_slot], item->is_equals, item->chunk_size);
5807         }
5808 #endif
5809
5810         if (large_offsets)
5811                 ARM_PUSH4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
5812         else
5813                 ARM_PUSH2 (code, ARMREG_R0, ARMREG_R1);
5814         ARM_LDR_IMM (code, ARMREG_R0, ARMREG_LR, -4);
5815         vtable_target = code;
5816         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
5817
5818         if (mono_use_llvm) {
5819                 /* LLVM always passes the IMT method in R5 */
5820                 ARM_MOV_REG_REG (code, ARMREG_R0, ARMREG_V5);
5821         } else {
5822                 /* R0 == 0 means we are called from AOT code. In this case, V5 contains the IMT method */
5823                 ARM_CMP_REG_IMM8 (code, ARMREG_R0, 0);
5824                 ARM_MOV_REG_REG_COND (code, ARMREG_R0, ARMREG_V5, ARMCOND_EQ);
5825         }
5826
5827         for (i = 0; i < count; ++i) {
5828                 MonoIMTCheckItem *item = imt_entries [i];
5829                 arminstr_t *imt_method = NULL, *vtable_offset_ins = NULL, *target_code_ins = NULL;
5830                 gint32 vtable_offset;
5831
5832                 item->code_target = (guint8*)code;
5833
5834                 if (item->is_equals) {
5835                         gboolean fail_case = !item->check_target_idx && fail_tramp;
5836
5837                         if (item->check_target_idx || fail_case) {
5838                                 if (!item->compare_done || fail_case) {
5839                                         imt_method = code;
5840                                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
5841                                         ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
5842                                 }
5843                                 item->jmp_code = (guint8*)code;
5844                                 ARM_B_COND (code, ARMCOND_NE, 0);
5845                         } else {
5846                                 /*Enable the commented code to assert on wrong method*/
5847 #if ENABLE_WRONG_METHOD_CHECK
5848                                 imt_method = code;
5849                                 ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
5850                                 ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
5851                                 ARM_B_COND (code, ARMCOND_NE, 1);
5852
5853                                 ARM_DBRK (code);
5854 #endif
5855                         }
5856
5857                         if (item->has_target_code) {
5858                                 target_code_ins = code;
5859                                 /* Load target address */
5860                                 ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
5861                                 /* Save it to the fourth slot */
5862                                 ARM_STR_IMM (code, ARMREG_R1, ARMREG_SP, 3 * sizeof (gpointer));
5863                                 /* Restore registers and branch */
5864                                 ARM_POP4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
5865
5866                                 code = arm_emit_value_and_patch_ldr (code, target_code_ins, (gsize)item->value.target_code);
5867                         } else {
5868                                 vtable_offset = DISTANCE (vtable, &vtable->vtable[item->value.vtable_slot]);
5869                                 if (!arm_is_imm12 (vtable_offset)) {
5870                                         /*
5871                                          * We need to branch to a computed address but we don't have
5872                                          * a free register to store it, since IP must contain the
5873                                          * vtable address. So we push the two values to the stack, and
5874                                          * load them both using LDM.
5875                                          */
5876                                         /* Compute target address */
5877                                         vtable_offset_ins = code;
5878                                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
5879                                         ARM_LDR_REG_REG (code, ARMREG_R1, ARMREG_IP, ARMREG_R1);
5880                                         /* Save it to the fourth slot */
5881                                         ARM_STR_IMM (code, ARMREG_R1, ARMREG_SP, 3 * sizeof (gpointer));
5882                                         /* Restore registers and branch */
5883                                         ARM_POP4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
5884
5885                                         code = arm_emit_value_and_patch_ldr (code, vtable_offset_ins, vtable_offset);
5886                                 } else {
5887                                         ARM_POP2 (code, ARMREG_R0, ARMREG_R1);
5888                                         if (large_offsets)
5889                                                 ARM_ADD_REG_IMM8 (code, ARMREG_SP, ARMREG_SP, 2 * sizeof (gpointer));
5890                                         ARM_LDR_IMM (code, ARMREG_PC, ARMREG_IP, vtable_offset);
5891                                 }
5892                         }
5893
5894                         if (fail_case) {
5895                                 arm_patch (item->jmp_code, (guchar*)code);
5896
5897                                 target_code_ins = code;
5898                                 /* Load target address */
5899                                 ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
5900                                 /* Save it to the fourth slot */
5901                                 ARM_STR_IMM (code, ARMREG_R1, ARMREG_SP, 3 * sizeof (gpointer));
5902                                 /* Restore registers and branch */
5903                                 ARM_POP4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
5904
5905                                 code = arm_emit_value_and_patch_ldr (code, target_code_ins, (gsize)fail_tramp);
5906                                 item->jmp_code = NULL;
5907                         }
5908
5909                         if (imt_method)
5910                                 code = arm_emit_value_and_patch_ldr (code, imt_method, (guint32)item->key);
5911
5912                         /*must emit after unconditional branch*/
5913                         if (vtable_target) {
5914                                 code = arm_emit_value_and_patch_ldr (code, vtable_target, (guint32)vtable);
5915                                 item->chunk_size += 4;
5916                                 vtable_target = NULL;
5917                         }
5918
5919                         /*We reserve the space for bsearch IMT values after the first entry with an absolute jump*/
5920                         constant_pool_starts [i] = code;
5921                         if (extra_space) {
5922                                 code += extra_space;
5923                                 extra_space = 0;
5924                         }
5925                 } else {
5926                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
5927                         ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
5928
5929                         item->jmp_code = (guint8*)code;
5930                         ARM_B_COND (code, ARMCOND_GE, 0);
5931                         ++extra_space;
5932                 }
5933         }
5934
5935         for (i = 0; i < count; ++i) {
5936                 MonoIMTCheckItem *item = imt_entries [i];
5937                 if (item->jmp_code) {
5938                         if (item->check_target_idx)
5939                                 arm_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
5940                 }
5941                 if (i > 0 && item->is_equals) {
5942                         int j;
5943                         arminstr_t *space_start = constant_pool_starts [i];
5944                         for (j = i - 1; j >= 0 && !imt_entries [j]->is_equals; --j) {
5945                                 space_start = arm_emit_value_and_patch_ldr (space_start, (arminstr_t*)imt_entries [j]->code_target, (guint32)imt_entries [j]->key);
5946                         }
5947                 }
5948         }
5949
5950 #if DEBUG_IMT
5951         {
5952                 char *buff = g_strdup_printf ("thunk_for_class_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
5953                 mono_disassemble_code (NULL, (guint8*)start, size, buff);
5954                 g_free (buff);
5955         }
5956 #endif
5957
5958         g_free (constant_pool_starts);
5959
5960         mono_arch_flush_icache ((guint8*)start, size);
5961         mono_stats.imt_thunks_size += code - start;
5962
5963         g_assert (DISTANCE (start, code) <= size);
5964         return start;
5965 }
5966
5967 #endif
5968
5969 mgreg_t
5970 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
5971 {
5972         if (reg == ARMREG_SP)
5973                 return ctx->esp;
5974         else
5975                 return ctx->regs [reg];
5976 }
5977
5978 void
5979 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
5980 {
5981         if (reg == ARMREG_SP)
5982                 ctx->esp = val;
5983         else
5984                 ctx->regs [reg] = val;
5985 }
5986
5987 /*
5988  * mono_arch_get_trampolines:
5989  *
5990  *   Return a list of MonoTrampInfo structures describing arch specific trampolines
5991  * for AOT.
5992  */
5993 GSList *
5994 mono_arch_get_trampolines (gboolean aot)
5995 {
5996         return mono_arm_get_exception_trampolines (aot);
5997 }
5998
5999 /*
6000  * mono_arch_set_breakpoint:
6001  *
6002  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
6003  * The location should contain code emitted by OP_SEQ_POINT.
6004  */
6005 void
6006 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
6007 {
6008         guint8 *code = ip;
6009         guint32 native_offset = ip - (guint8*)ji->code_start;
6010         MonoDebugOptions *opt = mini_get_debug_options ();
6011
6012         if (opt->soft_breakpoints) {
6013                 g_assert (!ji->from_aot);
6014                 code += 4;
6015                 ARM_BLX_REG (code, ARMREG_LR);
6016                 mono_arch_flush_icache (code - 4, 4);
6017         } else if (ji->from_aot) {
6018                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
6019
6020                 g_assert (native_offset % 4 == 0);
6021                 g_assert (info->bp_addrs [native_offset / 4] == 0);
6022                 info->bp_addrs [native_offset / 4] = bp_trigger_page;
6023         } else {
6024                 int dreg = ARMREG_LR;
6025
6026                 /* Read from another trigger page */
6027                 ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
6028                 ARM_B (code, 0);
6029                 *(int*)code = (int)bp_trigger_page;
6030                 code += 4;
6031                 ARM_LDR_IMM (code, dreg, dreg, 0);
6032
6033                 mono_arch_flush_icache (code - 16, 16);
6034
6035 #if 0
6036                 /* This is currently implemented by emitting an SWI instruction, which
6037                  * qemu/linux seems to convert to a SIGILL.
6038                  */
6039                 *(int*)code = (0xef << 24) | 8;
6040                 code += 4;
6041                 mono_arch_flush_icache (code - 4, 4);
6042 #endif
6043         }
6044 }
6045
6046 /*
6047  * mono_arch_clear_breakpoint:
6048  *
6049  *   Clear the breakpoint at IP.
6050  */
6051 void
6052 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
6053 {
6054         MonoDebugOptions *opt = mini_get_debug_options ();
6055         guint8 *code = ip;
6056         int i;
6057
6058         if (opt->soft_breakpoints) {
6059                 g_assert (!ji->from_aot);
6060                 code += 4;
6061                 ARM_NOP (code);
6062                 mono_arch_flush_icache (code - 4, 4);
6063         } else if (ji->from_aot) {
6064                 guint32 native_offset = ip - (guint8*)ji->code_start;
6065                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
6066
6067                 g_assert (native_offset % 4 == 0);
6068                 g_assert (info->bp_addrs [native_offset / 4] == bp_trigger_page);
6069                 info->bp_addrs [native_offset / 4] = 0;
6070         } else {
6071                 for (i = 0; i < 4; ++i)
6072                         ARM_NOP (code);
6073
6074                 mono_arch_flush_icache (ip, code - ip);
6075         }
6076 }
6077
6078 /*
6079  * mono_arch_start_single_stepping:
6080  *
6081  *   Start single stepping.
6082  */
6083 void
6084 mono_arch_start_single_stepping (void)
6085 {
6086         if (ss_trigger_page)
6087                 mono_mprotect (ss_trigger_page, mono_pagesize (), 0);
6088         else
6089                 ss_trigger_var = 1;
6090 }
6091
6092 /*
6093  * mono_arch_stop_single_stepping:
6094  *
6095  *   Stop single stepping.
6096  */
6097 void
6098 mono_arch_stop_single_stepping (void)
6099 {
6100         if (ss_trigger_page)
6101                 mono_mprotect (ss_trigger_page, mono_pagesize (), MONO_MMAP_READ);
6102         else
6103                 ss_trigger_var = 0;
6104 }
6105
6106 #if __APPLE__
6107 #define DBG_SIGNAL SIGBUS
6108 #else
6109 #define DBG_SIGNAL SIGSEGV
6110 #endif
6111
6112 /*
6113  * mono_arch_is_single_step_event:
6114  *
6115  *   Return whenever the machine state in SIGCTX corresponds to a single
6116  * step event.
6117  */
6118 gboolean
6119 mono_arch_is_single_step_event (void *info, void *sigctx)
6120 {
6121         siginfo_t *sinfo = info;
6122
6123         if (!ss_trigger_page)
6124                 return FALSE;
6125
6126         /* Sometimes the address is off by 4 */
6127         if (sinfo->si_addr >= ss_trigger_page && (guint8*)sinfo->si_addr <= (guint8*)ss_trigger_page + 128)
6128                 return TRUE;
6129         else
6130                 return FALSE;
6131 }
6132
6133 /*
6134  * mono_arch_is_breakpoint_event:
6135  *
6136  *   Return whenever the machine state in SIGCTX corresponds to a breakpoint event.
6137  */
6138 gboolean
6139 mono_arch_is_breakpoint_event (void *info, void *sigctx)
6140 {
6141         siginfo_t *sinfo = info;
6142
6143         if (!ss_trigger_page)
6144                 return FALSE;
6145
6146         if (sinfo->si_signo == DBG_SIGNAL) {
6147                 /* Sometimes the address is off by 4 */
6148                 if (sinfo->si_addr >= bp_trigger_page && (guint8*)sinfo->si_addr <= (guint8*)bp_trigger_page + 128)
6149                         return TRUE;
6150                 else
6151                         return FALSE;
6152         } else {
6153                 return FALSE;
6154         }
6155 }
6156
6157 /*
6158  * mono_arch_skip_breakpoint:
6159  *
6160  *   See mini-amd64.c for docs.
6161  */
6162 void
6163 mono_arch_skip_breakpoint (MonoContext *ctx)
6164 {
6165         MONO_CONTEXT_SET_IP (ctx, (guint8*)MONO_CONTEXT_GET_IP (ctx) + 4);
6166 }
6167
6168 /*
6169  * mono_arch_skip_single_step:
6170  *
6171  *   See mini-amd64.c for docs.
6172  */
6173 void
6174 mono_arch_skip_single_step (MonoContext *ctx)
6175 {
6176         MONO_CONTEXT_SET_IP (ctx, (guint8*)MONO_CONTEXT_GET_IP (ctx) + 4);
6177 }
6178
6179 /*
6180  * mono_arch_get_seq_point_info:
6181  *
6182  *   See mini-amd64.c for docs.
6183  */
6184 gpointer
6185 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
6186 {
6187         SeqPointInfo *info;
6188         MonoJitInfo *ji;
6189
6190         // FIXME: Add a free function
6191
6192         mono_domain_lock (domain);
6193         info = g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
6194                                                                 code);
6195         mono_domain_unlock (domain);
6196
6197         if (!info) {
6198                 ji = mono_jit_info_table_find (domain, (char*)code);
6199                 g_assert (ji);
6200
6201                 info = g_malloc0 (sizeof (SeqPointInfo) + ji->code_size);
6202
6203                 info->ss_trigger_page = ss_trigger_page;
6204                 info->bp_trigger_page = bp_trigger_page;
6205
6206                 mono_domain_lock (domain);
6207                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
6208                                                          code, info);
6209                 mono_domain_unlock (domain);
6210         }
6211
6212         return info;
6213 }
6214
6215 /*
6216  * mono_arch_set_target:
6217  *
6218  *   Set the target architecture the JIT backend should generate code for, in the form
6219  * of a GNU target triplet. Only used in AOT mode.
6220  */
6221 void
6222 mono_arch_set_target (char *mtriple)
6223 {
6224         /* The GNU target triple format is not very well documented */
6225         if (strstr (mtriple, "armv7")) {
6226                 v6_supported = TRUE;
6227                 v7_supported = TRUE;
6228         }
6229         if (strstr (mtriple, "armv6")) {
6230                 v6_supported = TRUE;
6231         }
6232         if (strstr (mtriple, "darwin")) {
6233                 v5_supported = TRUE;
6234                 thumb_supported = TRUE;
6235                 darwin = TRUE;
6236                 iphone_abi = TRUE;
6237         }
6238         if (strstr (mtriple, "gnueabi"))
6239                 eabi_supported = TRUE;
6240 }