mono/mini/mini-arm.c

   1 /*
   2  * mini-arm.c: ARM backend for the Mono code generator
   3  *
   4  * Authors:
   5  *   Paolo Molaro (lupus@ximian.com)
   6  *   Dietmar Maurer (dietmar@ximian.com)
   7  *
   8  * (C) 2003 Ximian, Inc.
   9  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  10  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  11  */
  12 #include "mini.h"
  13 #include <string.h>
  14
  15 #include <mono/metadata/abi-details.h>
  16 #include <mono/metadata/appdomain.h>
  17 #include <mono/metadata/profiler-private.h>
  18 #include <mono/metadata/debug-helpers.h>
  19 #include <mono/utils/mono-mmap.h>
  20 #include <mono/utils/mono-hwcap-arm.h>
  21 #include <mono/utils/mono-memory-model.h>
  22
  23 #include "mini-arm.h"
  24 #include "cpu-arm.h"
  25 #include "trace.h"
  26 #include "ir-emit.h"
  27 #include "debugger-agent.h"
  28 #include "mini-gc.h"
  29 #include "mono/arch/arm/arm-vfp-codegen.h"
  30
  31 /* Sanity check: This makes no sense */
  32 #if defined(ARM_FPU_NONE) && (defined(ARM_FPU_VFP) || defined(ARM_FPU_VFP_HARD))
  33 #error "ARM_FPU_NONE is defined while one of ARM_FPU_VFP/ARM_FPU_VFP_HARD is defined"
  34 #endif
  35
  36 /*
  37  * IS_SOFT_FLOAT: Is full software floating point used?
  38  * IS_HARD_FLOAT: Is full hardware floating point used?
  39  * IS_VFP: Is hardware floating point with software ABI used?
  40  *
  41  * These are not necessarily constants, e.g. IS_SOFT_FLOAT and
  42  * IS_VFP may delegate to mono_arch_is_soft_float ().
  43  */
  44
  45 #if defined(ARM_FPU_VFP_HARD)
  46 #define IS_SOFT_FLOAT (FALSE)
  47 #define IS_HARD_FLOAT (TRUE)
  48 #define IS_VFP (TRUE)
  49 #elif defined(ARM_FPU_NONE)
  50 #define IS_SOFT_FLOAT (mono_arch_is_soft_float ())
  51 #define IS_HARD_FLOAT (FALSE)
  52 #define IS_VFP (!mono_arch_is_soft_float ())
  53 #else
  54 #define IS_SOFT_FLOAT (FALSE)
  55 #define IS_HARD_FLOAT (FALSE)
  56 #define IS_VFP (TRUE)
  57 #endif
  58
  59 #if defined(__ARM_EABI__) && defined(__linux__) && !defined(PLATFORM_ANDROID) && !defined(__native_client__)
  60 #define HAVE_AEABI_READ_TP 1
  61 #endif
  62
  63 #define THUNK_SIZE (3 * 4)
  64
  65 #ifdef __native_client_codegen__
  66 const guint kNaClAlignment = kNaClAlignmentARM;
  67 const guint kNaClAlignmentMask = kNaClAlignmentMaskARM;
  68 gint8 nacl_align_byte = -1; /* 0xff */
  69
  70 guint8 *
  71 mono_arch_nacl_pad (guint8 *code, int pad)
  72 {
  73   /* Not yet properly implemented. */
  74   g_assert_not_reached ();
  75   return code;
  76 }
  77
  78 guint8 *
  79 mono_arch_nacl_skip_nops (guint8 *code)
  80 {
  81   /* Not yet properly implemented. */
  82   g_assert_not_reached ();
  83   return code;
  84 }
  85
  86 #endif /* __native_client_codegen__ */
  87
  88 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  89
  90 #if __APPLE__
  91 void sys_icache_invalidate (void *start, size_t len);
  92 #endif
  93
  94 /* This mutex protects architecture specific caches */
  95 #define mono_mini_arch_lock() mono_mutex_lock (&mini_arch_mutex)
  96 #define mono_mini_arch_unlock() mono_mutex_unlock (&mini_arch_mutex)
  97 static mono_mutex_t mini_arch_mutex;
  98
  99 static gboolean v5_supported = FALSE;
 100 static gboolean v6_supported = FALSE;
 101 static gboolean v7_supported = FALSE;
 102 static gboolean v7s_supported = FALSE;
 103 static gboolean thumb_supported = FALSE;
 104 static gboolean thumb2_supported = FALSE;
 105 /*
 106  * Whenever to use the ARM EABI
 107  */
 108 static gboolean eabi_supported = FALSE;
 109
 110 /*
 111  * Whenever to use the iphone ABI extensions:
 112  * http://developer.apple.com/library/ios/documentation/Xcode/Conceptual/iPhoneOSABIReference/index.html
 113  * Basically, r7 is used as a frame pointer and it should point to the saved r7 + lr.
 114  * This is required for debugging/profiling tools to work, but it has some overhead so it should
 115  * only be turned on in debug builds.
 116  */
 117 static gboolean iphone_abi = FALSE;
 118
 119 /*
 120  * The FPU we are generating code for. This is NOT runtime configurable right now,
 121  * since some things like MONO_ARCH_CALLEE_FREGS still depend on defines.
 122  */
 123 static MonoArmFPU arm_fpu;
 124
 125 #if defined(ARM_FPU_VFP_HARD)
 126 /*
 127  * On armhf, d0-d7 are used for argument passing and d8-d15
 128  * must be preserved across calls, which leaves us no room
 129  * for scratch registers. So we use d14-d15 but back up their
 130  * previous contents to a stack slot before using them - see
 131  * mono_arm_emit_vfp_scratch_save/_restore ().
 132  */
 133 static int vfp_scratch1 = ARM_VFP_D14;
 134 static int vfp_scratch2 = ARM_VFP_D15;
 135 #else
 136 /*
 137  * On armel, d0-d7 do not need to be preserved, so we can
 138  * freely make use of them as scratch registers.
 139  */
 140 static int vfp_scratch1 = ARM_VFP_D0;
 141 static int vfp_scratch2 = ARM_VFP_D1;
 142 #endif
 143
 144 static int i8_align;
 145
 146 static volatile int ss_trigger_var = 0;
 147
 148 static gpointer single_step_tramp, breakpoint_tramp;
 149
 150 /*
 151  * The code generated for sequence points reads from this location, which is
 152  * made read-only when single stepping is enabled.
 153  */
 154 static gpointer ss_trigger_page;
 155
 156 /* Enabled breakpoints read from this trigger page */
 157 static gpointer bp_trigger_page;
 158
 159 /*
 160  * TODO:
 161  * floating point support: on ARM it is a mess, there are at least 3
 162  * different setups, each of which binary incompat with the other.
 163  * 1) FPA: old and ugly, but unfortunately what current distros use
 164  *    the double binary format has the two words swapped. 8 double registers.
 165  *    Implemented usually by kernel emulation.
 166  * 2) softfloat: the compiler emulates all the fp ops. Usually uses the
 167  *    ugly swapped double format (I guess a softfloat-vfp exists, too, though).
 168  * 3) VFP: the new and actually sensible and useful FP support. Implemented
 169  *    in HW or kernel-emulated, requires new tools. I think this is what symbian uses.
 170  *
 171  * We do not care about FPA. We will support soft float and VFP.
 172  */
 173 int mono_exc_esp_offset = 0;
 174
 175 #define arm_is_imm12(v) ((v) > -4096 && (v) < 4096)
 176 #define arm_is_imm8(v) ((v) > -256 && (v) < 256)
 177 #define arm_is_fpimm8(v) ((v) >= -1020 && (v) <= 1020)
 178
 179 #define LDR_MASK ((0xf << ARMCOND_SHIFT) | (3 << 26) | (1 << 22) | (1 << 20) | (15 << 12))
 180 #define LDR_PC_VAL ((ARMCOND_AL << ARMCOND_SHIFT) | (1 << 26) | (0 << 22) | (1 << 20) | (15 << 12))
 181 #define IS_LDR_PC(val) (((val) & LDR_MASK) == LDR_PC_VAL)
 182
 183 //#define DEBUG_IMT 0
 184
 185 #ifndef DISABLE_JIT
 186 static void mono_arch_compute_omit_fp (MonoCompile *cfg);
 187 #endif
 188
 189 const char*
 190 mono_arch_regname (int reg)
 191 {
 192         static const char * rnames[] = {
 193                 "arm_r0", "arm_r1", "arm_r2", "arm_r3", "arm_v1",
 194                 "arm_v2", "arm_v3", "arm_v4", "arm_v5", "arm_v6",
 195                 "arm_v7", "arm_fp", "arm_ip", "arm_sp", "arm_lr",
 196                 "arm_pc"
 197         };
 198         if (reg >= 0 && reg < 16)
 199                 return rnames [reg];
 200         return "unknown";
 201 }
 202
 203 const char*
 204 mono_arch_fregname (int reg)
 205 {
 206         static const char * rnames[] = {
 207                 "arm_f0", "arm_f1", "arm_f2", "arm_f3", "arm_f4",
 208                 "arm_f5", "arm_f6", "arm_f7", "arm_f8", "arm_f9",
 209                 "arm_f10", "arm_f11", "arm_f12", "arm_f13", "arm_f14",
 210                 "arm_f15", "arm_f16", "arm_f17", "arm_f18", "arm_f19",
 211                 "arm_f20", "arm_f21", "arm_f22", "arm_f23", "arm_f24",
 212                 "arm_f25", "arm_f26", "arm_f27", "arm_f28", "arm_f29",
 213                 "arm_f30", "arm_f31"
 214         };
 215         if (reg >= 0 && reg < 32)
 216                 return rnames [reg];
 217         return "unknown";
 218 }
 219
 220
 221 #ifndef DISABLE_JIT
 222 static guint8*
 223 emit_big_add (guint8 *code, int dreg, int sreg, int imm)
 224 {
 225         int imm8, rot_amount;
 226         if ((imm8 = mono_arm_is_rotated_imm8 (imm, &rot_amount)) >= 0) {
 227                 ARM_ADD_REG_IMM (code, dreg, sreg, imm8, rot_amount);
 228                 return code;
 229         }
 230         if (dreg == sreg) {
 231                 code = mono_arm_emit_load_imm (code, ARMREG_IP, imm);
 232                 ARM_ADD_REG_REG (code, dreg, sreg, ARMREG_IP);
 233         } else {
 234                 code = mono_arm_emit_load_imm (code, dreg, imm);
 235                 ARM_ADD_REG_REG (code, dreg, dreg, sreg);
 236         }
 237         return code;
 238 }
 239
 240 /* If dreg == sreg, this clobbers IP */
 241 static guint8*
 242 emit_sub_imm (guint8 *code, int dreg, int sreg, int imm)
 243 {
 244         int imm8, rot_amount;
 245         if ((imm8 = mono_arm_is_rotated_imm8 (imm, &rot_amount)) >= 0) {
 246                 ARM_SUB_REG_IMM (code, dreg, sreg, imm8, rot_amount);
 247                 return code;
 248         }
 249         if (dreg == sreg) {
 250                 code = mono_arm_emit_load_imm (code, ARMREG_IP, imm);
 251                 ARM_SUB_REG_REG (code, dreg, sreg, ARMREG_IP);
 252         } else {
 253                 code = mono_arm_emit_load_imm (code, dreg, imm);
 254                 ARM_SUB_REG_REG (code, dreg, dreg, sreg);
 255         }
 256         return code;
 257 }
 258
 259 static guint8*
 260 emit_memcpy (guint8 *code, int size, int dreg, int doffset, int sreg, int soffset)
 261 {
 262         /* we can use r0-r3, since this is called only for incoming args on the stack */
 263         if (size > sizeof (gpointer) * 4) {
 264                 guint8 *start_loop;
 265                 code = emit_big_add (code, ARMREG_R0, sreg, soffset);
 266                 code = emit_big_add (code, ARMREG_R1, dreg, doffset);
 267                 start_loop = code = mono_arm_emit_load_imm (code, ARMREG_R2, size);
 268                 ARM_LDR_IMM (code, ARMREG_R3, ARMREG_R0, 0);
 269                 ARM_STR_IMM (code, ARMREG_R3, ARMREG_R1, 0);
 270                 ARM_ADD_REG_IMM8 (code, ARMREG_R0, ARMREG_R0, 4);
 271                 ARM_ADD_REG_IMM8 (code, ARMREG_R1, ARMREG_R1, 4);
 272                 ARM_SUBS_REG_IMM8 (code, ARMREG_R2, ARMREG_R2, 4);
 273                 ARM_B_COND (code, ARMCOND_NE, 0);
 274                 arm_patch (code - 4, start_loop);
 275                 return code;
 276         }
 277         if (arm_is_imm12 (doffset) && arm_is_imm12 (doffset + size) &&
 278                         arm_is_imm12 (soffset) && arm_is_imm12 (soffset + size)) {
 279                 while (size >= 4) {
 280                         ARM_LDR_IMM (code, ARMREG_LR, sreg, soffset);
 281                         ARM_STR_IMM (code, ARMREG_LR, dreg, doffset);
 282                         doffset += 4;
 283                         soffset += 4;
 284                         size -= 4;
 285                 }
 286         } else if (size) {
 287                 code = emit_big_add (code, ARMREG_R0, sreg, soffset);
 288                 code = emit_big_add (code, ARMREG_R1, dreg, doffset);
 289                 doffset = soffset = 0;
 290                 while (size >= 4) {
 291                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_R0, soffset);
 292                         ARM_STR_IMM (code, ARMREG_LR, ARMREG_R1, doffset);
 293                         doffset += 4;
 294                         soffset += 4;
 295                         size -= 4;
 296                 }
 297         }
 298         g_assert (size == 0);
 299         return code;
 300 }
 301
 302 static guint8*
 303 emit_call_reg (guint8 *code, int reg)
 304 {
 305         if (v5_supported) {
 306                 ARM_BLX_REG (code, reg);
 307         } else {
 308 #ifdef USE_JUMP_TABLES
 309                 g_assert_not_reached ();
 310 #endif
 311                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
 312                 if (thumb_supported)
 313                         ARM_BX (code, reg);
 314                 else
 315                         ARM_MOV_REG_REG (code, ARMREG_PC, reg);
 316         }
 317         return code;
 318 }
 319
 320 static guint8*
 321 emit_call_seq (MonoCompile *cfg, guint8 *code)
 322 {
 323 #ifdef USE_JUMP_TABLES
 324         code = mono_arm_patchable_bl (code, ARMCOND_AL);
 325 #else
 326         if (cfg->method->dynamic) {
 327                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
 328                 ARM_B (code, 0);
 329                 *(gpointer*)code = NULL;
 330                 code += 4;
 331                 code = emit_call_reg (code, ARMREG_IP);
 332         } else {
 333                 ARM_BL (code, 0);
 334         }
 335         cfg->thunk_area += THUNK_SIZE;
 336 #endif
 337         return code;
 338 }
 339
 340 guint8*
 341 mono_arm_patchable_b (guint8 *code, int cond)
 342 {
 343 #ifdef USE_JUMP_TABLES
 344         gpointer *jte;
 345
 346         jte = mono_jumptable_add_entry ();
 347         code = mono_arm_load_jumptable_entry (code, jte, ARMREG_IP);
 348         ARM_BX_COND (code, cond, ARMREG_IP);
 349 #else
 350         ARM_B_COND (code, cond, 0);
 351 #endif
 352         return code;
 353 }
 354
 355 guint8*
 356 mono_arm_patchable_bl (guint8 *code, int cond)
 357 {
 358 #ifdef USE_JUMP_TABLES
 359         gpointer *jte;
 360
 361         jte = mono_jumptable_add_entry ();
 362         code = mono_arm_load_jumptable_entry (code, jte,  ARMREG_IP);
 363         ARM_BLX_REG_COND (code, cond, ARMREG_IP);
 364 #else
 365         ARM_BL_COND (code, cond, 0);
 366 #endif
 367         return code;
 368 }
 369
 370 #ifdef USE_JUMP_TABLES
 371 guint8*
 372 mono_arm_load_jumptable_entry_addr (guint8 *code, gpointer *jte, ARMReg reg)
 373 {
 374         ARM_MOVW_REG_IMM (code, reg, GPOINTER_TO_UINT(jte) & 0xffff);
 375         ARM_MOVT_REG_IMM (code, reg, (GPOINTER_TO_UINT(jte) >> 16) & 0xffff);
 376         return code;
 377 }
 378
 379 guint8*
 380 mono_arm_load_jumptable_entry (guint8 *code, gpointer* jte, ARMReg reg)
 381 {
 382         code = mono_arm_load_jumptable_entry_addr (code, jte, reg);
 383         ARM_LDR_IMM (code, reg, reg, 0);
 384         return code;
 385 }
 386 #endif
 387
 388 /*
 389  * emit_save_lmf:
 390  *
 391  *   Emit code to push an LMF structure on the LMF stack.
 392  * On arm, this is intermixed with the initialization of other fields of the structure.
 393  */
 394 static guint8*
 395 emit_save_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset)
 396 {
 397         gboolean get_lmf_fast = FALSE;
 398         int i;
 399
 400 #ifdef HAVE_AEABI_READ_TP
 401         gint32 lmf_addr_tls_offset = mono_get_lmf_addr_tls_offset ();
 402
 403         if (lmf_addr_tls_offset != -1) {
 404                 get_lmf_fast = TRUE;
 405
 406                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
 407                                                          (gpointer)"__aeabi_read_tp");
 408                 code = emit_call_seq (cfg, code);
 409
 410                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_R0, lmf_addr_tls_offset);
 411                 get_lmf_fast = TRUE;
 412         }
 413 #endif
 414
 415 #ifdef TARGET_IOS
 416         if (cfg->method->wrapper_type == MONO_WRAPPER_MANAGED_TO_NATIVE) {
 417                 int lmf_offset;
 418
 419                 /* Inline mono_get_lmf_addr () */
 420                 /* jit_tls = pthread_getspecific (mono_jit_tls_id); lmf_addr = &jit_tls->lmf; */
 421
 422                 /* Load mono_jit_tls_id */
 423                 /* OP_AOTCONST */
 424                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_JIT_TLS_ID, NULL);
 425                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_PC, 0);
 426                 ARM_B (code, 0);
 427                 *(gpointer*)code = NULL;
 428                 code += 4;
 429                 ARM_LDR_REG_REG (code, ARMREG_R0, ARMREG_PC, ARMREG_R0);
 430                 /* call pthread_getspecific () */
 431                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
 432                                                          (gpointer)"pthread_getspecific");
 433                 code = emit_call_seq (cfg, code);
 434                 /* lmf_addr = &jit_tls->lmf */
 435                 lmf_offset = MONO_STRUCT_OFFSET (MonoJitTlsData, lmf);
 436                 g_assert (arm_is_imm8 (lmf_offset));
 437                 ARM_ADD_REG_IMM (code, ARMREG_R0, ARMREG_R0, lmf_offset, 0);
 438
 439                 get_lmf_fast = TRUE;
 440         }
 441 #endif
 442
 443         if (!get_lmf_fast) {
 444                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
 445                                                          (gpointer)"mono_get_lmf_addr");
 446                 code = emit_call_seq (cfg, code);
 447         }
 448         /* we build the MonoLMF structure on the stack - see mini-arm.h */
 449         /* lmf_offset is the offset from the previous stack pointer,
 450          * alloc_size is the total stack space allocated, so the offset
 451          * of MonoLMF from the current stack ptr is alloc_size - lmf_offset.
 452          * The pointer to the struct is put in r1 (new_lmf).
 453          * ip is used as scratch
 454          * The callee-saved registers are already in the MonoLMF structure
 455          */
 456         code = emit_big_add (code, ARMREG_R1, ARMREG_SP, lmf_offset);
 457         /* r0 is the result from mono_get_lmf_addr () */
 458         ARM_STR_IMM (code, ARMREG_R0, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, lmf_addr));
 459         /* new_lmf->previous_lmf = *lmf_addr */
 460         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 461         ARM_STR_IMM (code, ARMREG_IP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 462         /* *(lmf_addr) = r1 */
 463         ARM_STR_IMM (code, ARMREG_R1, ARMREG_R0, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 464         /* Skip method (only needed for trampoline LMF frames) */
 465         ARM_STR_IMM (code, ARMREG_SP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, sp));
 466         ARM_STR_IMM (code, ARMREG_FP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, fp));
 467         /* save the current IP */
 468         ARM_MOV_REG_REG (code, ARMREG_IP, ARMREG_PC);
 469         ARM_STR_IMM (code, ARMREG_IP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, ip));
 470
 471         for (i = 0; i < sizeof (MonoLMF); i += sizeof (mgreg_t))
 472                 mini_gc_set_slot_type_from_fp (cfg, lmf_offset + i, SLOT_NOREF);
 473
 474         return code;
 475 }
 476
 477 typedef struct {
 478         gint32 vreg;
 479         gint32 hreg;
 480 } FloatArgData;
 481
 482 static guint8 *
 483 emit_float_args (MonoCompile *cfg, MonoCallInst *inst, guint8 *code, int *max_len, guint *offset)
 484 {
 485         GSList *list;
 486
 487         g_assert (!cfg->r4fp);
 488
 489         for (list = inst->float_args; list; list = list->next) {
 490                 FloatArgData *fad = list->data;
 491                 MonoInst *var = get_vreg_to_inst (cfg, fad->vreg);
 492                 gboolean imm = arm_is_fpimm8 (var->inst_offset);
 493
 494                 /* 4+1 insns for emit_big_add () and 1 for FLDS. */
 495                 if (!imm)
 496                         *max_len += 20 + 4;
 497
 498                 *max_len += 4;
 499
 500                 if (*offset + *max_len > cfg->code_size) {
 501                         cfg->code_size += *max_len;
 502                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
 503
 504                         code = cfg->native_code + *offset;
 505                 }
 506
 507                 if (!imm) {
 508                         code = emit_big_add (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
 509                         ARM_FLDS (code, fad->hreg, ARMREG_LR, 0);
 510                 } else
 511                         ARM_FLDS (code, fad->hreg, var->inst_basereg, var->inst_offset);
 512
 513                 *offset = code - cfg->native_code;
 514         }
 515
 516         return code;
 517 }
 518
 519 static guint8 *
 520 mono_arm_emit_vfp_scratch_save (MonoCompile *cfg, guint8 *code, int reg)
 521 {
 522         MonoInst *inst;
 523
 524         g_assert (reg == vfp_scratch1 || reg == vfp_scratch2);
 525
 526         inst = (MonoInst *) cfg->arch.vfp_scratch_slots [reg == vfp_scratch1 ? 0 : 1];
 527
 528         if (IS_HARD_FLOAT) {
 529                 if (!arm_is_fpimm8 (inst->inst_offset)) {
 530                         code = emit_big_add (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
 531                         ARM_FSTD (code, reg, ARMREG_LR, 0);
 532                 } else
 533                         ARM_FSTD (code, reg, inst->inst_basereg, inst->inst_offset);
 534         }
 535
 536         return code;
 537 }
 538
 539 static guint8 *
 540 mono_arm_emit_vfp_scratch_restore (MonoCompile *cfg, guint8 *code, int reg)
 541 {
 542         MonoInst *inst;
 543
 544         g_assert (reg == vfp_scratch1 || reg == vfp_scratch2);
 545
 546         inst = (MonoInst *) cfg->arch.vfp_scratch_slots [reg == vfp_scratch1 ? 0 : 1];
 547
 548         if (IS_HARD_FLOAT) {
 549                 if (!arm_is_fpimm8 (inst->inst_offset)) {
 550                         code = emit_big_add (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
 551                         ARM_FLDD (code, reg, ARMREG_LR, 0);
 552                 } else
 553                         ARM_FLDD (code, reg, inst->inst_basereg, inst->inst_offset);
 554         }
 555
 556         return code;
 557 }
 558
 559 /*
 560  * emit_restore_lmf:
 561  *
 562  *   Emit code to pop an LMF structure from the LMF stack.
 563  */
 564 static guint8*
 565 emit_restore_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset)
 566 {
 567         int basereg, offset;
 568
 569         if (lmf_offset < 32) {
 570                 basereg = cfg->frame_reg;
 571                 offset = lmf_offset;
 572         } else {
 573                 basereg = ARMREG_R2;
 574                 offset = 0;
 575                 code = emit_big_add (code, ARMREG_R2, cfg->frame_reg, lmf_offset);
 576         }
 577
 578         /* ip = previous_lmf */
 579         ARM_LDR_IMM (code, ARMREG_IP, basereg, offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 580         /* lr = lmf_addr */
 581         ARM_LDR_IMM (code, ARMREG_LR, basereg, offset + MONO_STRUCT_OFFSET (MonoLMF, lmf_addr));
 582         /* *(lmf_addr) = previous_lmf */
 583         ARM_STR_IMM (code, ARMREG_IP, ARMREG_LR, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 584
 585         return code;
 586 }
 587
 588 #endif /* #ifndef DISABLE_JIT */
 589
 590 /*
 591  * mono_arch_get_argument_info:
 592  * @csig:  a method signature
 593  * @param_count: the number of parameters to consider
 594  * @arg_info: an array to store the result infos
 595  *
 596  * Gathers information on parameters such as size, alignment and
 597  * padding. arg_info should be large enought to hold param_count + 1 entries.
 598  *
 599  * Returns the size of the activation frame.
 600  */
 601 int
 602 mono_arch_get_argument_info (MonoGenericSharingContext *gsctx, MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
 603 {
 604         int k, frame_size = 0;
 605         guint32 size, align, pad;
 606         int offset = 8;
 607         MonoType *t;
 608
 609         t = mini_type_get_underlying_type (gsctx, csig->ret);
 610         if (MONO_TYPE_ISSTRUCT (t)) {
 611                 frame_size += sizeof (gpointer);
 612                 offset += 4;
 613         }
 614
 615         arg_info [0].offset = offset;
 616
 617         if (csig->hasthis) {
 618                 frame_size += sizeof (gpointer);
 619                 offset += 4;
 620         }
 621
 622         arg_info [0].size = frame_size;
 623
 624         for (k = 0; k < param_count; k++) {
 625                 size = mini_type_stack_size_full (NULL, csig->params [k], &align, csig->pinvoke);
 626
 627                 /* ignore alignment for now */
 628                 align = 1;
 629
 630                 frame_size += pad = (align - (frame_size & (align - 1))) & (align - 1);
 631                 arg_info [k].pad = pad;
 632                 frame_size += size;
 633                 arg_info [k + 1].pad = 0;
 634                 arg_info [k + 1].size = size;
 635                 offset += pad;
 636                 arg_info [k + 1].offset = offset;
 637                 offset += size;
 638         }
 639
 640         align = MONO_ARCH_FRAME_ALIGNMENT;
 641         frame_size += pad = (align - (frame_size & (align - 1))) & (align - 1);
 642         arg_info [k].pad = pad;
 643
 644         return frame_size;
 645 }
 646
 647 #define MAX_ARCH_DELEGATE_PARAMS 3
 648
 649 static gpointer
 650 get_delegate_invoke_impl (gboolean has_target, gboolean param_count, guint32 *code_size)
 651 {
 652         guint8 *code, *start;
 653
 654         if (has_target) {
 655                 start = code = mono_global_codeman_reserve (12);
 656
 657                 /* Replace the this argument with the target */
 658                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 659                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, target));
 660                 ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
 661
 662                 g_assert ((code - start) <= 12);
 663
 664                 mono_arch_flush_icache (start, 12);
 665         } else {
 666                 int size, i;
 667
 668                 size = 8 + param_count * 4;
 669                 start = code = mono_global_codeman_reserve (size);
 670
 671                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 672                 /* slide down the arguments */
 673                 for (i = 0; i < param_count; ++i) {
 674                         ARM_MOV_REG_REG (code, (ARMREG_R0 + i), (ARMREG_R0 + i + 1));
 675                 }
 676                 ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
 677
 678                 g_assert ((code - start) <= size);
 679
 680                 mono_arch_flush_icache (start, size);
 681         }
 682
 683         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
 684         if (code_size)
 685                 *code_size = code - start;
 686
 687         return start;
 688 }
 689
 690 /*
 691  * mono_arch_get_delegate_invoke_impls:
 692  *
 693  *   Return a list of MonoAotTrampInfo structures for the delegate invoke impl
 694  * trampolines.
 695  */
 696 GSList*
 697 mono_arch_get_delegate_invoke_impls (void)
 698 {
 699         GSList *res = NULL;
 700         guint8 *code;
 701         guint32 code_len;
 702         int i;
 703         char *tramp_name;
 704
 705         code = get_delegate_invoke_impl (TRUE, 0, &code_len);
 706         res = g_slist_prepend (res, mono_tramp_info_create ("delegate_invoke_impl_has_target", code, code_len, NULL, NULL));
 707
 708         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
 709                 code = get_delegate_invoke_impl (FALSE, i, &code_len);
 710                 tramp_name = g_strdup_printf ("delegate_invoke_impl_target_%d", i);
 711                 res = g_slist_prepend (res, mono_tramp_info_create (tramp_name, code, code_len, NULL, NULL));
 712                 g_free (tramp_name);
 713         }
 714
 715         return res;
 716 }
 717
 718 gpointer
 719 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
 720 {
 721         guint8 *code, *start;
 722         MonoType *sig_ret;
 723
 724         /* FIXME: Support more cases */
 725         sig_ret = mini_type_get_underlying_type (NULL, sig->ret);
 726         if (MONO_TYPE_ISSTRUCT (sig_ret))
 727                 return NULL;
 728
 729         if (has_target) {
 730                 static guint8* cached = NULL;
 731                 mono_mini_arch_lock ();
 732                 if (cached) {
 733                         mono_mini_arch_unlock ();
 734                         return cached;
 735                 }
 736
 737                 if (mono_aot_only)
 738                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
 739                 else
 740                         start = get_delegate_invoke_impl (TRUE, 0, NULL);
 741                 cached = start;
 742                 mono_mini_arch_unlock ();
 743                 return cached;
 744         } else {
 745                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
 746                 int i;
 747
 748                 if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
 749                         return NULL;
 750                 for (i = 0; i < sig->param_count; ++i)
 751                         if (!mono_is_regsize_var (sig->params [i]))
 752                                 return NULL;
 753
 754                 mono_mini_arch_lock ();
 755                 code = cache [sig->param_count];
 756                 if (code) {
 757                         mono_mini_arch_unlock ();
 758                         return code;
 759                 }
 760
 761                 if (mono_aot_only) {
 762                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
 763                         start = mono_aot_get_trampoline (name);
 764                         g_free (name);
 765                 } else {
 766                         start = get_delegate_invoke_impl (FALSE, sig->param_count, NULL);
 767                 }
 768                 cache [sig->param_count] = start;
 769                 mono_mini_arch_unlock ();
 770                 return start;
 771         }
 772
 773         return NULL;
 774 }
 775
 776 gpointer
 777 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
 778 {
 779         return NULL;
 780 }
 781
 782 gpointer
 783 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
 784 {
 785         return (gpointer)regs [ARMREG_R0];
 786 }
 787
 788 /*
 789  * Initialize the cpu to execute managed code.
 790  */
 791 void
 792 mono_arch_cpu_init (void)
 793 {
 794         i8_align = MONO_ABI_ALIGNOF (gint64);
 795 #ifdef MONO_CROSS_COMPILE
 796         /* Need to set the alignment of i8 since it can different on the target */
 797 #ifdef TARGET_ANDROID
 798         /* linux gnueabi */
 799         mono_type_set_alignment (MONO_TYPE_I8, i8_align);
 800 #endif
 801 #endif
 802 }
 803
 804 /*
 805  * Initialize architecture specific code.
 806  */
 807 void
 808 mono_arch_init (void)
 809 {
 810         const char *cpu_arch;
 811
 812         mono_mutex_init_recursive (&mini_arch_mutex);
 813         if (mini_get_debug_options ()->soft_breakpoints) {
 814                 single_step_tramp = mini_get_single_step_trampoline ();
 815                 breakpoint_tramp = mini_get_breakpoint_trampoline ();
 816         } else {
 817                 ss_trigger_page = mono_valloc (NULL, mono_pagesize (), MONO_MMAP_READ|MONO_MMAP_32BIT);
 818                 bp_trigger_page = mono_valloc (NULL, mono_pagesize (), MONO_MMAP_READ|MONO_MMAP_32BIT);
 819                 mono_mprotect (bp_trigger_page, mono_pagesize (), 0);
 820         }
 821
 822         mono_aot_register_jit_icall ("mono_arm_throw_exception", mono_arm_throw_exception);
 823         mono_aot_register_jit_icall ("mono_arm_throw_exception_by_token", mono_arm_throw_exception_by_token);
 824         mono_aot_register_jit_icall ("mono_arm_resume_unwind", mono_arm_resume_unwind);
 825 #if defined(ENABLE_GSHAREDVT)
 826         mono_aot_register_jit_icall ("mono_arm_start_gsharedvt_call", mono_arm_start_gsharedvt_call);
 827 #endif
 828
 829 #if defined(__ARM_EABI__)
 830         eabi_supported = TRUE;
 831 #endif
 832
 833 #if defined(ARM_FPU_VFP_HARD)
 834         arm_fpu = MONO_ARM_FPU_VFP_HARD;
 835 #else
 836         arm_fpu = MONO_ARM_FPU_VFP;
 837
 838 #if defined(ARM_FPU_NONE) && !defined(__APPLE__)
 839         /*
 840          * If we're compiling with a soft float fallback and it
 841          * turns out that no VFP unit is available, we need to
 842          * switch to soft float. We don't do this for iOS, since
 843          * iOS devices always have a VFP unit.
 844          */
 845         if (!mono_hwcap_arm_has_vfp)
 846                 arm_fpu = MONO_ARM_FPU_NONE;
 847
 848         /*
 849          * This environment variable can be useful in testing
 850          * environments to make sure the soft float fallback
 851          * works. Most ARM devices have VFP units these days, so
 852          * normally soft float code would not be exercised much.
 853          */
 854         const char *soft = g_getenv ("MONO_ARM_FORCE_SOFT_FLOAT");
 855
 856         if (soft && !strncmp (soft, "1", 1))
 857                 arm_fpu = MONO_ARM_FPU_NONE;
 858 #endif
 859 #endif
 860
 861         v5_supported = mono_hwcap_arm_is_v5;
 862         v6_supported = mono_hwcap_arm_is_v6;
 863         v7_supported = mono_hwcap_arm_is_v7;
 864         v7s_supported = mono_hwcap_arm_is_v7s;
 865
 866 #if defined(__APPLE__)
 867         /* iOS is special-cased here because we don't yet
 868            have a way to properly detect CPU features on it. */
 869         thumb_supported = TRUE;
 870         iphone_abi = TRUE;
 871 #else
 872         thumb_supported = mono_hwcap_arm_has_thumb;
 873         thumb2_supported = mono_hwcap_arm_has_thumb2;
 874 #endif
 875
 876         /* Format: armv(5|6|7[s])[-thumb[2]] */
 877         cpu_arch = g_getenv ("MONO_CPU_ARCH");
 878
 879         /* Do this here so it overrides any detection. */
 880         if (cpu_arch) {
 881                 if (strncmp (cpu_arch, "armv", 4) == 0) {
 882                         v5_supported = cpu_arch [4] >= '5';
 883                         v6_supported = cpu_arch [4] >= '6';
 884                         v7_supported = cpu_arch [4] >= '7';
 885                         v7s_supported = strncmp (cpu_arch, "armv7s", 6) == 0;
 886                 }
 887
 888                 thumb_supported = strstr (cpu_arch, "thumb") != NULL;
 889                 thumb2_supported = strstr (cpu_arch, "thumb2") != NULL;
 890         }
 891 }
 892
 893 /*
 894  * Cleanup architecture specific code.
 895  */
 896 void
 897 mono_arch_cleanup (void)
 898 {
 899 }
 900
 901 /*
 902  * This function returns the optimizations supported on this cpu.
 903  */
 904 guint32
 905 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 906 {
 907         /* no arm-specific optimizations yet */
 908         *exclude_mask = 0;
 909         return 0;
 910 }
 911
 912 /*
 913  * This function test for all SIMD functions supported.
 914  *
 915  * Returns a bitmask corresponding to all supported versions.
 916  *
 917  */
 918 guint32
 919 mono_arch_cpu_enumerate_simd_versions (void)
 920 {
 921         /* SIMD is currently unimplemented */
 922         return 0;
 923 }
 924
 925
 926 #ifndef DISABLE_JIT
 927
 928 gboolean
 929 mono_arch_opcode_needs_emulation (MonoCompile *cfg, int opcode)
 930 {
 931         if (v7s_supported) {
 932                 switch (opcode) {
 933                 case OP_IDIV:
 934                 case OP_IREM:
 935                 case OP_IDIV_UN:
 936                 case OP_IREM_UN:
 937                         return FALSE;
 938                 default:
 939                         break;
 940                 }
 941         }
 942         return TRUE;
 943 }
 944
 945 #ifdef MONO_ARCH_SOFT_FLOAT_FALLBACK
 946 gboolean
 947 mono_arch_is_soft_float (void)
 948 {
 949         return arm_fpu == MONO_ARM_FPU_NONE;
 950 }
 951 #endif
 952
 953 gboolean
 954 mono_arm_is_hard_float (void)
 955 {
 956         return arm_fpu == MONO_ARM_FPU_VFP_HARD;
 957 }
 958
 959 static gboolean
 960 is_regsize_var (MonoGenericSharingContext *gsctx, MonoType *t) {
 961         if (t->byref)
 962                 return TRUE;
 963         t = mini_type_get_underlying_type (gsctx, t);
 964         switch (t->type) {
 965         case MONO_TYPE_I4:
 966         case MONO_TYPE_U4:
 967         case MONO_TYPE_I:
 968         case MONO_TYPE_U:
 969         case MONO_TYPE_PTR:
 970         case MONO_TYPE_FNPTR:
 971                 return TRUE;
 972         case MONO_TYPE_OBJECT:
 973         case MONO_TYPE_STRING:
 974         case MONO_TYPE_CLASS:
 975         case MONO_TYPE_SZARRAY:
 976         case MONO_TYPE_ARRAY:
 977                 return TRUE;
 978         case MONO_TYPE_GENERICINST:
 979                 if (!mono_type_generic_inst_is_valuetype (t))
 980                         return TRUE;
 981                 return FALSE;
 982         case MONO_TYPE_VALUETYPE:
 983                 return FALSE;
 984         }
 985         return FALSE;
 986 }
 987
 988 GList *
 989 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
 990 {
 991         GList *vars = NULL;
 992         int i;
 993
 994         for (i = 0; i < cfg->num_varinfo; i++) {
 995                 MonoInst *ins = cfg->varinfo [i];
 996                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
 997
 998                 /* unused vars */
 999                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1000                         continue;
1001
1002                 if (ins->flags & (MONO_INST_VOLATILE|MONO_INST_INDIRECT) || (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1003                         continue;
1004
1005                 /* we can only allocate 32 bit values */
1006                 if (is_regsize_var (cfg->generic_sharing_context, ins->inst_vtype)) {
1007                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1008                         g_assert (i == vmv->idx);
1009                         vars = mono_varlist_insert_sorted (cfg, vars, vmv, FALSE);
1010                 }
1011         }
1012
1013         return vars;
1014 }
1015
1016 GList *
1017 mono_arch_get_global_int_regs (MonoCompile *cfg)
1018 {
1019         GList *regs = NULL;
1020
1021         mono_arch_compute_omit_fp (cfg);
1022
1023         /*
1024          * FIXME: Interface calls might go through a static rgctx trampoline which
1025          * sets V5, but it doesn't save it, so we need to save it ourselves, and
1026          * avoid using it.
1027          */
1028         if (cfg->flags & MONO_CFG_HAS_CALLS)
1029                 cfg->uses_rgctx_reg = TRUE;
1030
1031         if (cfg->arch.omit_fp)
1032                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_FP));
1033         regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V1));
1034         regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V2));
1035         regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V3));
1036         if (iphone_abi)
1037                 /* V4=R7 is used as a frame pointer, but V7=R10 is preserved */
1038                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V7));
1039         else
1040                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V4));
1041         if (!(cfg->compile_aot || cfg->uses_rgctx_reg || COMPILE_LLVM (cfg)))
1042                 /* V5 is reserved for passing the vtable/rgctx/IMT method */
1043                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V5));
1044         /*regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V6));*/
1045         /*regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V7));*/
1046
1047         return regs;
1048 }
1049
1050 /*
1051  * mono_arch_regalloc_cost:
1052  *
1053  *  Return the cost, in number of memory references, of the action of
1054  * allocating the variable VMV into a register during global register
1055  * allocation.
1056  */
1057 guint32
1058 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1059 {
1060         /* FIXME: */
1061         return 2;
1062 }
1063
1064 #endif /* #ifndef DISABLE_JIT */
1065
1066 #ifndef __GNUC_PREREQ
1067 #define __GNUC_PREREQ(maj, min) (0)
1068 #endif
1069
1070 void
1071 mono_arch_flush_icache (guint8 *code, gint size)
1072 {
1073 #if defined(__native_client__)
1074   // For Native Client we don't have to flush i-cache here,
1075   // as it's being done by dyncode interface.
1076 #else
1077
1078 #ifdef MONO_CROSS_COMPILE
1079 #elif __APPLE__
1080         sys_icache_invalidate (code, size);
1081 #elif __GNUC_PREREQ(4, 3)
1082     __builtin___clear_cache (code, code + size);
1083 #elif __GNUC_PREREQ(4, 1)
1084         __clear_cache (code, code + size);
1085 #elif defined(PLATFORM_ANDROID)
1086         const int syscall = 0xf0002;
1087         __asm __volatile (
1088                 "mov     r0, %0\n"
1089                 "mov     r1, %1\n"
1090                 "mov     r7, %2\n"
1091                 "mov     r2, #0x0\n"
1092                 "svc     0x00000000\n"
1093                 :
1094                 :       "r" (code), "r" (code + size), "r" (syscall)
1095                 :       "r0", "r1", "r7", "r2"
1096                 );
1097 #else
1098         __asm __volatile ("mov r0, %0\n"
1099                         "mov r1, %1\n"
1100                         "mov r2, %2\n"
1101                         "swi 0x9f0002       @ sys_cacheflush"
1102                         : /* no outputs */
1103                         : "r" (code), "r" (code + size), "r" (0)
1104                         : "r0", "r1", "r3" );
1105 #endif
1106 #endif /* !__native_client__ */
1107 }
1108
1109 typedef enum {
1110         RegTypeNone,
1111         RegTypeGeneral,
1112         RegTypeIRegPair,
1113         RegTypeBase,
1114         RegTypeBaseGen,
1115         RegTypeFP,
1116         RegTypeStructByVal,
1117         RegTypeStructByAddr,
1118         /* gsharedvt argument passed by addr in greg */
1119         RegTypeGSharedVtInReg,
1120         /* gsharedvt argument passed by addr on stack */
1121         RegTypeGSharedVtOnStack,
1122         RegTypeHFA
1123 } ArgStorage;
1124
1125 typedef struct {
1126         gint32  offset;
1127         guint16 vtsize; /* in param area */
1128         /* RegTypeHFA */
1129         int esize;
1130         /* RegTypeHFA */
1131         int nregs;
1132         guint8  reg;
1133         ArgStorage  storage;
1134         gint32  struct_size;
1135         guint8  size    : 4; /* 1, 2, 4, 8, or regs used by RegTypeStructByVal */
1136 } ArgInfo;
1137
1138 typedef struct {
1139         int nargs;
1140         guint32 stack_usage;
1141         /* The index of the vret arg in the argument list for RegTypeStructByAddr */
1142         int vret_arg_index;
1143         ArgInfo ret;
1144         ArgInfo sig_cookie;
1145         ArgInfo args [1];
1146 } CallInfo;
1147
1148 #define DEBUG(a)
1149
1150 static void inline
1151 add_general (guint *gr, guint *stack_size, ArgInfo *ainfo, gboolean simple)
1152 {
1153         if (simple) {
1154                 if (*gr > ARMREG_R3) {
1155                         ainfo->size = 4;
1156                         ainfo->offset = *stack_size;
1157                         ainfo->reg = ARMREG_SP; /* in the caller */
1158                         ainfo->storage = RegTypeBase;
1159                         *stack_size += 4;
1160                 } else {
1161                         ainfo->storage = RegTypeGeneral;
1162                         ainfo->reg = *gr;
1163                 }
1164         } else {
1165                 gboolean split;
1166
1167                 if (eabi_supported)
1168                         split = i8_align == 4;
1169                 else
1170                         split = TRUE;
1171
1172                 ainfo->size = 8;
1173                 if (*gr == ARMREG_R3 && split) {
1174                         /* first word in r3 and the second on the stack */
1175                         ainfo->offset = *stack_size;
1176                         ainfo->reg = ARMREG_SP; /* in the caller */
1177                         ainfo->storage = RegTypeBaseGen;
1178                         *stack_size += 4;
1179                 } else if (*gr >= ARMREG_R3) {
1180                         if (eabi_supported) {
1181                                 /* darwin aligns longs to 4 byte only */
1182                                 if (i8_align == 8) {
1183                                         *stack_size += 7;
1184                                         *stack_size &= ~7;
1185                                 }
1186                         }
1187                         ainfo->offset = *stack_size;
1188                         ainfo->reg = ARMREG_SP; /* in the caller */
1189                         ainfo->storage = RegTypeBase;
1190                         *stack_size += 8;
1191                 } else {
1192                         if (eabi_supported) {
1193                                 if (i8_align == 8 && ((*gr) & 1))
1194                                         (*gr) ++;
1195                         }
1196                         ainfo->storage = RegTypeIRegPair;
1197                         ainfo->reg = *gr;
1198                 }
1199                 (*gr) ++;
1200         }
1201         (*gr) ++;
1202 }
1203
1204 static void inline
1205 add_float (guint *fpr, guint *stack_size, ArgInfo *ainfo, gboolean is_double, gint *float_spare)
1206 {
1207         /*
1208          * If we're calling a function like this:
1209          *
1210          * void foo(float a, double b, float c)
1211          *
1212          * We pass a in s0 and b in d1. That leaves us
1213          * with s1 being unused. The armhf ABI recognizes
1214          * this and requires register assignment to then
1215          * use that for the next single-precision arg,
1216          * i.e. c in this example. So float_spare either
1217          * tells us which reg to use for the next single-
1218          * precision arg, or it's -1, meaning use *fpr.
1219          *
1220          * Note that even though most of the JIT speaks
1221          * double-precision, fpr represents single-
1222          * precision registers.
1223          *
1224          * See parts 5.5 and 6.1.2 of the AAPCS for how
1225          * this all works.
1226          */
1227
1228         if (*fpr < ARM_VFP_F16 || (!is_double && *float_spare >= 0)) {
1229                 ainfo->storage = RegTypeFP;
1230
1231                 if (is_double) {
1232                         /*
1233                          * If we're passing a double-precision value
1234                          * and *fpr is odd (e.g. it's s1, s3, ...)
1235                          * we need to use the next even register. So
1236                          * we mark the current *fpr as a spare that
1237                          * can be used for the next single-precision
1238                          * value.
1239                          */
1240                         if (*fpr % 2) {
1241                                 *float_spare = *fpr;
1242                                 (*fpr)++;
1243                         }
1244
1245                         /*
1246                          * At this point, we have an even register
1247                          * so we assign that and move along.
1248                          */
1249                         ainfo->reg = *fpr;
1250                         *fpr += 2;
1251                 } else if (*float_spare >= 0) {
1252                         /*
1253                          * We're passing a single-precision value
1254                          * and it looks like a spare single-
1255                          * precision register is available. Let's
1256                          * use it.
1257                          */
1258
1259                         ainfo->reg = *float_spare;
1260                         *float_spare = -1;
1261                 } else {
1262                         /*
1263                          * If we hit this branch, we're passing a
1264                          * single-precision value and we can simply
1265                          * use the next available register.
1266                          */
1267
1268                         ainfo->reg = *fpr;
1269                         (*fpr)++;
1270                 }
1271         } else {
1272                 /*
1273                  * We've exhausted available floating point
1274                  * regs, so pass the rest on the stack.
1275                  */
1276
1277                 if (is_double) {
1278                         *stack_size += 7;
1279                         *stack_size &= ~7;
1280                 }
1281
1282                 ainfo->offset = *stack_size;
1283                 ainfo->reg = ARMREG_SP;
1284                 ainfo->storage = RegTypeBase;
1285
1286                 *stack_size += 8;
1287         }
1288 }
1289
1290 static gboolean
1291 is_hfa (MonoType *t, int *out_nfields, int *out_esize)
1292 {
1293         MonoClass *klass;
1294         gpointer iter;
1295         MonoClassField *field;
1296         MonoType *ftype, *prev_ftype = NULL;
1297         int nfields = 0;
1298
1299         klass = mono_class_from_mono_type (t);
1300         iter = NULL;
1301         while ((field = mono_class_get_fields (klass, &iter))) {
1302                 if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
1303                         continue;
1304                 ftype = mono_field_get_type (field);
1305                 ftype = mini_type_get_underlying_type (NULL, ftype);
1306
1307                 if (MONO_TYPE_ISSTRUCT (ftype)) {
1308                         int nested_nfields, nested_esize;
1309
1310                         if (!is_hfa (ftype, &nested_nfields, &nested_esize))
1311                                 return FALSE;
1312                         if (nested_esize == 4)
1313                                 ftype = &mono_defaults.single_class->byval_arg;
1314                         else
1315                                 ftype = &mono_defaults.double_class->byval_arg;
1316                         if (prev_ftype && prev_ftype->type != ftype->type)
1317                                 return FALSE;
1318                         prev_ftype = ftype;
1319                         nfields += nested_nfields;
1320                 } else {
1321                         if (!(!ftype->byref && (ftype->type == MONO_TYPE_R4 || ftype->type == MONO_TYPE_R8)))
1322                                 return FALSE;
1323                         if (prev_ftype && prev_ftype->type != ftype->type)
1324                                 return FALSE;
1325                         prev_ftype = ftype;
1326                         nfields ++;
1327                 }
1328         }
1329         if (nfields == 0 || nfields > 4)
1330                 return FALSE;
1331         *out_nfields = nfields;
1332         *out_esize = prev_ftype->type == MONO_TYPE_R4 ? 4 : 8;
1333         return TRUE;
1334 }
1335
1336 static CallInfo*
1337 get_call_info (MonoGenericSharingContext *gsctx, MonoMemPool *mp, MonoMethodSignature *sig)
1338 {
1339         guint i, gr, fpr, pstart;
1340         gint float_spare;
1341         int n = sig->hasthis + sig->param_count;
1342         int nfields, esize;
1343         guint32 align;
1344         MonoType *t;
1345         guint32 stack_size = 0;
1346         CallInfo *cinfo;
1347         gboolean is_pinvoke = sig->pinvoke;
1348         gboolean vtype_retaddr = FALSE;
1349
1350         if (mp)
1351                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1352         else
1353                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1354
1355         cinfo->nargs = n;
1356         gr = ARMREG_R0;
1357         fpr = ARM_VFP_F0;
1358         float_spare = -1;
1359
1360         t = mini_type_get_underlying_type (gsctx, sig->ret);
1361         switch (t->type) {
1362         case MONO_TYPE_I1:
1363         case MONO_TYPE_U1:
1364         case MONO_TYPE_I2:
1365         case MONO_TYPE_U2:
1366         case MONO_TYPE_I4:
1367         case MONO_TYPE_U4:
1368         case MONO_TYPE_I:
1369         case MONO_TYPE_U:
1370         case MONO_TYPE_PTR:
1371         case MONO_TYPE_FNPTR:
1372         case MONO_TYPE_CLASS:
1373         case MONO_TYPE_OBJECT:
1374         case MONO_TYPE_SZARRAY:
1375         case MONO_TYPE_ARRAY:
1376         case MONO_TYPE_STRING:
1377                 cinfo->ret.storage = RegTypeGeneral;
1378                 cinfo->ret.reg = ARMREG_R0;
1379                 break;
1380         case MONO_TYPE_U8:
1381         case MONO_TYPE_I8:
1382                 cinfo->ret.storage = RegTypeIRegPair;
1383                 cinfo->ret.reg = ARMREG_R0;
1384                 break;
1385         case MONO_TYPE_R4:
1386         case MONO_TYPE_R8:
1387                 cinfo->ret.storage = RegTypeFP;
1388
1389                 if (IS_HARD_FLOAT) {
1390                         cinfo->ret.reg = ARM_VFP_F0;
1391                 } else {
1392                         cinfo->ret.reg = ARMREG_R0;
1393                 }
1394                 break;
1395         case MONO_TYPE_GENERICINST:
1396                 if (!mono_type_generic_inst_is_valuetype (t)) {
1397                         cinfo->ret.storage = RegTypeGeneral;
1398                         cinfo->ret.reg = ARMREG_R0;
1399                         break;
1400                 }
1401                 // FIXME: Only for variable types
1402                 if (mini_is_gsharedvt_type_gsctx (gsctx, t)) {
1403                         cinfo->ret.storage = RegTypeStructByAddr;
1404                         break;
1405                 }
1406                 /* Fall through */
1407         case MONO_TYPE_VALUETYPE:
1408         case MONO_TYPE_TYPEDBYREF:
1409                 if (IS_HARD_FLOAT && sig->pinvoke && is_hfa (t, &nfields, &esize)) {
1410                         cinfo->ret.storage = RegTypeHFA;
1411                         cinfo->ret.reg = 0;
1412                         cinfo->ret.nregs = nfields;
1413                         cinfo->ret.esize = esize;
1414                 } else {
1415                         if (is_pinvoke && mono_class_native_size (mono_class_from_mono_type (t), &align) <= sizeof (gpointer))
1416                                 cinfo->ret.storage = RegTypeStructByVal;
1417                         else
1418                                 cinfo->ret.storage = RegTypeStructByAddr;
1419                 }
1420                 break;
1421         case MONO_TYPE_VAR:
1422         case MONO_TYPE_MVAR:
1423                 g_assert (mini_is_gsharedvt_type_gsctx (gsctx, t));
1424                 cinfo->ret.storage = RegTypeStructByAddr;
1425                 break;
1426         case MONO_TYPE_VOID:
1427                 break;
1428         default:
1429                 g_error ("Can't handle as return value 0x%x", sig->ret->type);
1430         }
1431
1432         vtype_retaddr = cinfo->ret.storage == RegTypeStructByAddr;
1433
1434         pstart = 0;
1435         n = 0;
1436         /*
1437          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
1438          * the first argument, allowing 'this' to be always passed in the first arg reg.
1439          * Also do this if the first argument is a reference type, since virtual calls
1440          * are sometimes made using calli without sig->hasthis set, like in the delegate
1441          * invoke wrappers.
1442          */
1443         if (vtype_retaddr && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_type_get_underlying_type (gsctx, sig->params [0]))))) {
1444                 if (sig->hasthis) {
1445                         add_general (&gr, &stack_size, cinfo->args + 0, TRUE);
1446                 } else {
1447                         add_general (&gr, &stack_size, &cinfo->args [sig->hasthis + 0], TRUE);
1448                         pstart = 1;
1449                 }
1450                 n ++;
1451                 cinfo->ret.reg = gr;
1452                 gr ++;
1453                 cinfo->vret_arg_index = 1;
1454         } else {
1455                 /* this */
1456                 if (sig->hasthis) {
1457                         add_general (&gr, &stack_size, cinfo->args + 0, TRUE);
1458                         n ++;
1459                 }
1460                 if (vtype_retaddr) {
1461                         cinfo->ret.reg = gr;
1462                         gr ++;
1463                 }
1464         }
1465
1466         DEBUG(printf("params: %d\n", sig->param_count));
1467         for (i = pstart; i < sig->param_count; ++i) {
1468                 ArgInfo *ainfo = &cinfo->args [n];
1469
1470                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
1471                         /* Prevent implicit arguments and sig_cookie from
1472                            being passed in registers */
1473                         gr = ARMREG_R3 + 1;
1474                         fpr = ARM_VFP_F16;
1475                         /* Emit the signature cookie just before the implicit arguments */
1476                         add_general (&gr, &stack_size, &cinfo->sig_cookie, TRUE);
1477                 }
1478                 DEBUG(printf("param %d: ", i));
1479                 if (sig->params [i]->byref) {
1480                         DEBUG(printf("byref\n"));
1481                         add_general (&gr, &stack_size, ainfo, TRUE);
1482                         n++;
1483                         continue;
1484                 }
1485                 t = mini_type_get_underlying_type (gsctx, sig->params [i]);
1486                 switch (t->type) {
1487                 case MONO_TYPE_I1:
1488                 case MONO_TYPE_U1:
1489                         cinfo->args [n].size = 1;
1490                         add_general (&gr, &stack_size, ainfo, TRUE);
1491                         break;
1492                 case MONO_TYPE_I2:
1493                 case MONO_TYPE_U2:
1494                         cinfo->args [n].size = 2;
1495                         add_general (&gr, &stack_size, ainfo, TRUE);
1496                         break;
1497                 case MONO_TYPE_I4:
1498                 case MONO_TYPE_U4:
1499                         cinfo->args [n].size = 4;
1500                         add_general (&gr, &stack_size, ainfo, TRUE);
1501                         break;
1502                 case MONO_TYPE_I:
1503                 case MONO_TYPE_U:
1504                 case MONO_TYPE_PTR:
1505                 case MONO_TYPE_FNPTR:
1506                 case MONO_TYPE_CLASS:
1507                 case MONO_TYPE_OBJECT:
1508                 case MONO_TYPE_STRING:
1509                 case MONO_TYPE_SZARRAY:
1510                 case MONO_TYPE_ARRAY:
1511                         cinfo->args [n].size = sizeof (gpointer);
1512                         add_general (&gr, &stack_size, ainfo, TRUE);
1513                         break;
1514                 case MONO_TYPE_GENERICINST:
1515                         if (!mono_type_generic_inst_is_valuetype (t)) {
1516                                 cinfo->args [n].size = sizeof (gpointer);
1517                                 add_general (&gr, &stack_size, ainfo, TRUE);
1518                                 break;
1519                         }
1520                         if (mini_is_gsharedvt_type_gsctx (gsctx, t)) {
1521                                 /* gsharedvt arguments are passed by ref */
1522                                 g_assert (mini_is_gsharedvt_type_gsctx (gsctx, t));
1523                                 add_general (&gr, &stack_size, ainfo, TRUE);
1524                                 switch (ainfo->storage) {
1525                                 case RegTypeGeneral:
1526                                         ainfo->storage = RegTypeGSharedVtInReg;
1527                                         break;
1528                                 case RegTypeBase:
1529                                         ainfo->storage = RegTypeGSharedVtOnStack;
1530                                         break;
1531                                 default:
1532                                         g_assert_not_reached ();
1533                                 }
1534                                 break;
1535                         }
1536                         /* Fall through */
1537                 case MONO_TYPE_TYPEDBYREF:
1538                 case MONO_TYPE_VALUETYPE: {
1539                         gint size;
1540                         int align_size;
1541                         int nwords, nfields, esize;
1542                         guint32 align;
1543
1544                         if (IS_HARD_FLOAT && sig->pinvoke && is_hfa (t, &nfields, &esize)) {
1545                                 if (fpr + nfields < ARM_VFP_F16) {
1546                                         ainfo->storage = RegTypeHFA;
1547                                         ainfo->reg = fpr;
1548                                         ainfo->nregs = nfields;
1549                                         ainfo->esize = esize;
1550                                         fpr += nfields;
1551                                         break;
1552                                 } else {
1553                                         fpr = ARM_VFP_F16;
1554                                 }
1555                         }
1556
1557                         if (t->type == MONO_TYPE_TYPEDBYREF) {
1558                                 size = sizeof (MonoTypedRef);
1559                                 align = sizeof (gpointer);
1560                         } else {
1561                                 MonoClass *klass = mono_class_from_mono_type (sig->params [i]);
1562                                 if (is_pinvoke)
1563                                         size = mono_class_native_size (klass, &align);
1564                                 else
1565                                         size = mini_type_stack_size_full (gsctx, t, &align, FALSE);
1566                         }
1567                         DEBUG(printf ("load %d bytes struct\n", size));
1568                         align_size = size;
1569                         nwords = 0;
1570                         align_size += (sizeof (gpointer) - 1);
1571                         align_size &= ~(sizeof (gpointer) - 1);
1572                         nwords = (align_size + sizeof (gpointer) -1 ) / sizeof (gpointer);
1573                         ainfo->storage = RegTypeStructByVal;
1574                         ainfo->struct_size = size;
1575                         /* FIXME: align stack_size if needed */
1576                         if (eabi_supported) {
1577                                 if (align >= 8 && (gr & 1))
1578                                         gr ++;
1579                         }
1580                         if (gr > ARMREG_R3) {
1581                                 ainfo->size = 0;
1582                                 ainfo->vtsize = nwords;
1583                         } else {
1584                                 int rest = ARMREG_R3 - gr + 1;
1585                                 int n_in_regs = rest >= nwords? nwords: rest;
1586
1587                                 ainfo->size = n_in_regs;
1588                                 ainfo->vtsize = nwords - n_in_regs;
1589                                 ainfo->reg = gr;
1590                                 gr += n_in_regs;
1591                                 nwords -= n_in_regs;
1592                         }
1593                         if (sig->call_convention == MONO_CALL_VARARG)
1594                                 /* This matches the alignment in mono_ArgIterator_IntGetNextArg () */
1595                                 stack_size = ALIGN_TO (stack_size, align);
1596                         ainfo->offset = stack_size;
1597                         /*g_print ("offset for arg %d at %d\n", n, stack_size);*/
1598                         stack_size += nwords * sizeof (gpointer);
1599                         break;
1600                 }
1601                 case MONO_TYPE_U8:
1602                 case MONO_TYPE_I8:
1603                         ainfo->size = 8;
1604                         add_general (&gr, &stack_size, ainfo, FALSE);
1605                         break;
1606                 case MONO_TYPE_R4:
1607                         ainfo->size = 4;
1608
1609                         if (IS_HARD_FLOAT)
1610                                 add_float (&fpr, &stack_size, ainfo, FALSE, &float_spare);
1611                         else
1612                                 add_general (&gr, &stack_size, ainfo, TRUE);
1613                         break;
1614                 case MONO_TYPE_R8:
1615                         ainfo->size = 8;
1616
1617                         if (IS_HARD_FLOAT)
1618                                 add_float (&fpr, &stack_size, ainfo, TRUE, &float_spare);
1619                         else
1620                                 add_general (&gr, &stack_size, ainfo, FALSE);
1621                         break;
1622                 case MONO_TYPE_VAR:
1623                 case MONO_TYPE_MVAR:
1624                         /* gsharedvt arguments are passed by ref */
1625                         g_assert (mini_is_gsharedvt_type_gsctx (gsctx, t));
1626                         add_general (&gr, &stack_size, ainfo, TRUE);
1627                         switch (ainfo->storage) {
1628                         case RegTypeGeneral:
1629                                 ainfo->storage = RegTypeGSharedVtInReg;
1630                                 break;
1631                         case RegTypeBase:
1632                                 ainfo->storage = RegTypeGSharedVtOnStack;
1633                                 break;
1634                         default:
1635                                 g_assert_not_reached ();
1636                         }
1637                         break;
1638                 default:
1639                         g_error ("Can't handle 0x%x", sig->params [i]->type);
1640                 }
1641                 n ++;
1642         }
1643
1644         /* Handle the case where there are no implicit arguments */
1645         if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
1646                 /* Prevent implicit arguments and sig_cookie from
1647                    being passed in registers */
1648                 gr = ARMREG_R3 + 1;
1649                 fpr = ARM_VFP_F16;
1650                 /* Emit the signature cookie just before the implicit arguments */
1651                 add_general (&gr, &stack_size, &cinfo->sig_cookie, TRUE);
1652         }
1653
1654         /* align stack size to 8 */
1655         DEBUG (printf ("      stack size: %d (%d)\n", (stack_size + 15) & ~15, stack_size));
1656         stack_size = (stack_size + 7) & ~7;
1657
1658         cinfo->stack_usage = stack_size;
1659         return cinfo;
1660 }
1661
1662
1663 gboolean
1664 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
1665 {
1666         MonoType *callee_ret;
1667         CallInfo *c1, *c2;
1668         gboolean res;
1669
1670         if (cfg->compile_aot && !cfg->full_aot)
1671                 /* OP_TAILCALL doesn't work with AOT */
1672                 return FALSE;
1673
1674         c1 = get_call_info (NULL, NULL, caller_sig);
1675         c2 = get_call_info (NULL, NULL, callee_sig);
1676
1677         /*
1678          * Tail calls with more callee stack usage than the caller cannot be supported, since
1679          * the extra stack space would be left on the stack after the tail call.
1680          */
1681         res = c1->stack_usage >= c2->stack_usage;
1682         callee_ret = mini_get_underlying_type (cfg, callee_sig->ret);
1683         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != RegTypeStructByVal)
1684                 /* An address on the callee's stack is passed as the first argument */
1685                 res = FALSE;
1686
1687         if (c2->stack_usage > 16 * 4)
1688                 res = FALSE;
1689
1690         g_free (c1);
1691         g_free (c2);
1692
1693         return res;
1694 }
1695
1696 #ifndef DISABLE_JIT
1697
1698 static gboolean
1699 debug_omit_fp (void)
1700 {
1701 #if 0
1702         return mono_debug_count ();
1703 #else
1704         return TRUE;
1705 #endif
1706 }
1707
1708 /**
1709  * mono_arch_compute_omit_fp:
1710  *
1711  *   Determine whenever the frame pointer can be eliminated.
1712  */
1713 static void
1714 mono_arch_compute_omit_fp (MonoCompile *cfg)
1715 {
1716         MonoMethodSignature *sig;
1717         MonoMethodHeader *header;
1718         int i, locals_size;
1719         CallInfo *cinfo;
1720
1721         if (cfg->arch.omit_fp_computed)
1722                 return;
1723
1724         header = cfg->header;
1725
1726         sig = mono_method_signature (cfg->method);
1727
1728         if (!cfg->arch.cinfo)
1729                 cfg->arch.cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
1730         cinfo = cfg->arch.cinfo;
1731
1732         /*
1733          * FIXME: Remove some of the restrictions.
1734          */
1735         cfg->arch.omit_fp = TRUE;
1736         cfg->arch.omit_fp_computed = TRUE;
1737
1738         if (cfg->disable_omit_fp)
1739                 cfg->arch.omit_fp = FALSE;
1740         if (!debug_omit_fp ())
1741                 cfg->arch.omit_fp = FALSE;
1742         /*
1743         if (cfg->method->save_lmf)
1744                 cfg->arch.omit_fp = FALSE;
1745         */
1746         if (cfg->flags & MONO_CFG_HAS_ALLOCA)
1747                 cfg->arch.omit_fp = FALSE;
1748         if (header->num_clauses)
1749                 cfg->arch.omit_fp = FALSE;
1750         if (cfg->param_area)
1751                 cfg->arch.omit_fp = FALSE;
1752         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1753                 cfg->arch.omit_fp = FALSE;
1754         if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
1755                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
1756                 cfg->arch.omit_fp = FALSE;
1757         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1758                 ArgInfo *ainfo = &cinfo->args [i];
1759
1760                 if (ainfo->storage == RegTypeBase || ainfo->storage == RegTypeBaseGen || ainfo->storage == RegTypeStructByVal) {
1761                         /*
1762                          * The stack offset can only be determined when the frame
1763                          * size is known.
1764                          */
1765                         cfg->arch.omit_fp = FALSE;
1766                 }
1767         }
1768
1769         locals_size = 0;
1770         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1771                 MonoInst *ins = cfg->varinfo [i];
1772                 int ialign;
1773
1774                 locals_size += mono_type_size (ins->inst_vtype, &ialign);
1775         }
1776 }
1777
1778 /*
1779  * Set var information according to the calling convention. arm version.
1780  * The locals var stuff should most likely be split in another method.
1781  */
1782 void
1783 mono_arch_allocate_vars (MonoCompile *cfg)
1784 {
1785         MonoMethodSignature *sig;
1786         MonoMethodHeader *header;
1787         MonoInst *ins;
1788         MonoType *sig_ret;
1789         int i, offset, size, align, curinst;
1790         CallInfo *cinfo;
1791         ArgInfo *ainfo;
1792         guint32 ualign;
1793
1794         sig = mono_method_signature (cfg->method);
1795
1796         if (!cfg->arch.cinfo)
1797                 cfg->arch.cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
1798         cinfo = cfg->arch.cinfo;
1799         sig_ret = mini_get_underlying_type (cfg, sig->ret);
1800
1801         mono_arch_compute_omit_fp (cfg);
1802
1803         if (cfg->arch.omit_fp)
1804                 cfg->frame_reg = ARMREG_SP;
1805         else
1806                 cfg->frame_reg = ARMREG_FP;
1807
1808         cfg->flags |= MONO_CFG_HAS_SPILLUP;
1809
1810         /* allow room for the vararg method args: void* and long/double */
1811         if (mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method))
1812                 cfg->param_area = MAX (cfg->param_area, sizeof (gpointer)*8);
1813
1814         header = cfg->header;
1815
1816         /* See mono_arch_get_global_int_regs () */
1817         if (cfg->flags & MONO_CFG_HAS_CALLS)
1818                 cfg->uses_rgctx_reg = TRUE;
1819
1820         if (cfg->frame_reg != ARMREG_SP)
1821                 cfg->used_int_regs |= 1 << cfg->frame_reg;
1822
1823         if (cfg->compile_aot || cfg->uses_rgctx_reg || COMPILE_LLVM (cfg))
1824                 /* V5 is reserved for passing the vtable/rgctx/IMT method */
1825                 cfg->used_int_regs |= (1 << MONO_ARCH_IMT_REG);
1826
1827         offset = 0;
1828         curinst = 0;
1829         if (!MONO_TYPE_ISSTRUCT (sig_ret) && cinfo->ret.storage != RegTypeStructByAddr) {
1830                 if (sig_ret->type != MONO_TYPE_VOID) {
1831                         cfg->ret->opcode = OP_REGVAR;
1832                         cfg->ret->inst_c0 = ARMREG_R0;
1833                 }
1834         }
1835         /* local vars are at a positive offset from the stack pointer */
1836         /*
1837          * also note that if the function uses alloca, we use FP
1838          * to point at the local variables.
1839          */
1840         offset = 0; /* linkage area */
1841         /* align the offset to 16 bytes: not sure this is needed here  */
1842         //offset += 8 - 1;
1843         //offset &= ~(8 - 1);
1844
1845         /* add parameter area size for called functions */
1846         offset += cfg->param_area;
1847         offset += 8 - 1;
1848         offset &= ~(8 - 1);
1849         if (cfg->flags & MONO_CFG_HAS_FPOUT)
1850                 offset += 8;
1851
1852         /* allow room to save the return value */
1853         if (mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method))
1854                 offset += 8;
1855
1856         switch (cinfo->ret.storage) {
1857         case RegTypeStructByVal:
1858                 cfg->ret->opcode = OP_REGOFFSET;
1859                 cfg->ret->inst_basereg = cfg->frame_reg;
1860                 offset += sizeof (gpointer) - 1;
1861                 offset &= ~(sizeof (gpointer) - 1);
1862                 cfg->ret->inst_offset = - offset;
1863                 offset += sizeof(gpointer);
1864                 break;
1865         case RegTypeHFA:
1866                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1867                 offset = ALIGN_TO (offset, 8);
1868                 cfg->ret->opcode = OP_REGOFFSET;
1869                 cfg->ret->inst_basereg = cfg->frame_reg;
1870                 cfg->ret->inst_offset = offset;
1871                 // FIXME:
1872                 offset += 32;
1873                 break;
1874         case RegTypeStructByAddr:
1875                 ins = cfg->vret_addr;
1876                 offset += sizeof(gpointer) - 1;
1877                 offset &= ~(sizeof(gpointer) - 1);
1878                 ins->inst_offset = offset;
1879                 ins->opcode = OP_REGOFFSET;
1880                 ins->inst_basereg = cfg->frame_reg;
1881                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1882                         printf ("vret_addr =");
1883                         mono_print_ins (cfg->vret_addr);
1884                 }
1885                 offset += sizeof(gpointer);
1886                 break;
1887         default:
1888                 break;
1889         }
1890
1891         /* Allocate these first so they have a small offset, OP_SEQ_POINT depends on this */
1892         if (cfg->arch.seq_point_info_var) {
1893                 MonoInst *ins;
1894
1895                 ins = cfg->arch.seq_point_info_var;
1896
1897                 size = 4;
1898                 align = 4;
1899                 offset += align - 1;
1900                 offset &= ~(align - 1);
1901                 ins->opcode = OP_REGOFFSET;
1902                 ins->inst_basereg = cfg->frame_reg;
1903                 ins->inst_offset = offset;
1904                 offset += size;
1905
1906                 ins = cfg->arch.ss_trigger_page_var;
1907                 size = 4;
1908                 align = 4;
1909                 offset += align - 1;
1910                 offset &= ~(align - 1);
1911                 ins->opcode = OP_REGOFFSET;
1912                 ins->inst_basereg = cfg->frame_reg;
1913                 ins->inst_offset = offset;
1914                 offset += size;
1915         }
1916
1917         if (cfg->arch.seq_point_read_var) {
1918                 MonoInst *ins;
1919
1920                 ins = cfg->arch.seq_point_read_var;
1921
1922                 size = 4;
1923                 align = 4;
1924                 offset += align - 1;
1925                 offset &= ~(align - 1);
1926                 ins->opcode = OP_REGOFFSET;
1927                 ins->inst_basereg = cfg->frame_reg;
1928                 ins->inst_offset = offset;
1929                 offset += size;
1930
1931                 ins = cfg->arch.seq_point_ss_method_var;
1932                 size = 4;
1933                 align = 4;
1934                 offset += align - 1;
1935                 offset &= ~(align - 1);
1936                 ins->opcode = OP_REGOFFSET;
1937                 ins->inst_basereg = cfg->frame_reg;
1938                 ins->inst_offset = offset;
1939                 offset += size;
1940
1941                 ins = cfg->arch.seq_point_bp_method_var;
1942                 size = 4;
1943                 align = 4;
1944                 offset += align - 1;
1945                 offset &= ~(align - 1);
1946                 ins->opcode = OP_REGOFFSET;
1947                 ins->inst_basereg = cfg->frame_reg;
1948                 ins->inst_offset = offset;
1949                 offset += size;
1950         }
1951
1952         if (cfg->has_atomic_exchange_i4 || cfg->has_atomic_cas_i4 || cfg->has_atomic_add_i4) {
1953                 /* Allocate a temporary used by the atomic ops */
1954                 size = 4;
1955                 align = 4;
1956
1957                 /* Allocate a local slot to hold the sig cookie address */
1958                 offset += align - 1;
1959                 offset &= ~(align - 1);
1960                 cfg->arch.atomic_tmp_offset = offset;
1961                 offset += size;
1962         } else {
1963                 cfg->arch.atomic_tmp_offset = -1;
1964         }
1965
1966         cfg->locals_min_stack_offset = offset;
1967
1968         curinst = cfg->locals_start;
1969         for (i = curinst; i < cfg->num_varinfo; ++i) {
1970                 MonoType *t;
1971
1972                 ins = cfg->varinfo [i];
1973                 if ((ins->flags & MONO_INST_IS_DEAD) || ins->opcode == OP_REGVAR || ins->opcode == OP_REGOFFSET)
1974                         continue;
1975
1976                 t = ins->inst_vtype;
1977                 if (cfg->gsharedvt && mini_is_gsharedvt_variable_type (cfg, t))
1978                         continue;
1979
1980                 /* inst->backend.is_pinvoke indicates native sized value types, this is used by the
1981                 * pinvoke wrappers when they call functions returning structure */
1982                 if (ins->backend.is_pinvoke && MONO_TYPE_ISSTRUCT (t) && t->type != MONO_TYPE_TYPEDBYREF) {
1983                         size = mono_class_native_size (mono_class_from_mono_type (t), &ualign);
1984                         align = ualign;
1985                 }
1986                 else
1987                         size = mono_type_size (t, &align);
1988
1989                 /* FIXME: if a structure is misaligned, our memcpy doesn't work,
1990                  * since it loads/stores misaligned words, which don't do the right thing.
1991                  */
1992                 if (align < 4 && size >= 4)
1993                         align = 4;
1994                 if (ALIGN_TO (offset, align) > ALIGN_TO (offset, 4))
1995                         mini_gc_set_slot_type_from_fp (cfg, ALIGN_TO (offset, 4), SLOT_NOREF);
1996                 offset += align - 1;
1997                 offset &= ~(align - 1);
1998                 ins->opcode = OP_REGOFFSET;
1999                 ins->inst_offset = offset;
2000                 ins->inst_basereg = cfg->frame_reg;
2001                 offset += size;
2002                 //g_print ("allocating local %d to %d\n", i, inst->inst_offset);
2003         }
2004
2005         cfg->locals_max_stack_offset = offset;
2006
2007         curinst = 0;
2008         if (sig->hasthis) {
2009                 ins = cfg->args [curinst];
2010                 if (ins->opcode != OP_REGVAR) {
2011                         ins->opcode = OP_REGOFFSET;
2012                         ins->inst_basereg = cfg->frame_reg;
2013                         offset += sizeof (gpointer) - 1;
2014                         offset &= ~(sizeof (gpointer) - 1);
2015                         ins->inst_offset = offset;
2016                         offset += sizeof (gpointer);
2017                 }
2018                 curinst++;
2019         }
2020
2021         if (sig->call_convention == MONO_CALL_VARARG) {
2022                 size = 4;
2023                 align = 4;
2024
2025                 /* Allocate a local slot to hold the sig cookie address */
2026                 offset += align - 1;
2027                 offset &= ~(align - 1);
2028                 cfg->sig_cookie = offset;
2029                 offset += size;
2030         }
2031
2032         for (i = 0; i < sig->param_count; ++i) {
2033                 ainfo = cinfo->args + i;
2034
2035                 ins = cfg->args [curinst];
2036
2037                 switch (ainfo->storage) {
2038                 case RegTypeHFA:
2039                         offset = ALIGN_TO (offset, 8);
2040                         ins->opcode = OP_REGOFFSET;
2041                         ins->inst_basereg = cfg->frame_reg;
2042                         /* These arguments are saved to the stack in the prolog */
2043                         ins->inst_offset = offset;
2044                         if (cfg->verbose_level >= 2)
2045                                 printf ("arg %d allocated to %s+0x%0x.\n", i, mono_arch_regname (ins->inst_basereg), (int)ins->inst_offset);
2046                         // FIXME:
2047                         offset += 32;
2048                         break;
2049                 default:
2050                         break;
2051                 }
2052
2053                 if (ins->opcode != OP_REGVAR) {
2054                         ins->opcode = OP_REGOFFSET;
2055                         ins->inst_basereg = cfg->frame_reg;
2056                         size = mini_type_stack_size_full (cfg->generic_sharing_context, sig->params [i], &ualign, sig->pinvoke);
2057                         align = ualign;
2058                         /* FIXME: if a structure is misaligned, our memcpy doesn't work,
2059                          * since it loads/stores misaligned words, which don't do the right thing.
2060                          */
2061                         if (align < 4 && size >= 4)
2062                                 align = 4;
2063                         /* The code in the prolog () stores words when storing vtypes received in a register */
2064                         if (MONO_TYPE_ISSTRUCT (sig->params [i]))
2065                                 align = 4;
2066                         if (ALIGN_TO (offset, align) > ALIGN_TO (offset, 4))
2067                                 mini_gc_set_slot_type_from_fp (cfg, ALIGN_TO (offset, 4), SLOT_NOREF);
2068                         offset += align - 1;
2069                         offset &= ~(align - 1);
2070                         ins->inst_offset = offset;
2071                         offset += size;
2072                 }
2073                 curinst++;
2074         }
2075
2076         /* align the offset to 8 bytes */
2077         if (ALIGN_TO (offset, 8) > ALIGN_TO (offset, 4))
2078                 mini_gc_set_slot_type_from_fp (cfg, ALIGN_TO (offset, 4), SLOT_NOREF);
2079         offset += 8 - 1;
2080         offset &= ~(8 - 1);
2081
2082         /* change sign? */
2083         cfg->stack_offset = offset;
2084 }
2085
2086 void
2087 mono_arch_create_vars (MonoCompile *cfg)
2088 {
2089         MonoMethodSignature *sig;
2090         CallInfo *cinfo;
2091         int i;
2092
2093         sig = mono_method_signature (cfg->method);
2094
2095         if (!cfg->arch.cinfo)
2096                 cfg->arch.cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
2097         cinfo = cfg->arch.cinfo;
2098
2099         if (IS_HARD_FLOAT) {
2100                 for (i = 0; i < 2; i++) {
2101                         MonoInst *inst = mono_compile_create_var (cfg, &mono_defaults.double_class->byval_arg, OP_LOCAL);
2102                         inst->flags |= MONO_INST_VOLATILE;
2103
2104                         cfg->arch.vfp_scratch_slots [i] = (gpointer) inst;
2105                 }
2106         }
2107
2108         if (cinfo->ret.storage == RegTypeStructByVal)
2109                 cfg->ret_var_is_local = TRUE;
2110
2111         if (cinfo->ret.storage == RegTypeStructByAddr) {
2112                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
2113                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
2114                         printf ("vret_addr = ");
2115                         mono_print_ins (cfg->vret_addr);
2116                 }
2117         }
2118
2119         if (cfg->gen_sdb_seq_points) {
2120                 if (cfg->soft_breakpoints) {
2121                         MonoInst *ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2122                         ins->flags |= MONO_INST_VOLATILE;
2123                         cfg->arch.seq_point_read_var = ins;
2124
2125                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2126                         ins->flags |= MONO_INST_VOLATILE;
2127                         cfg->arch.seq_point_ss_method_var = ins;
2128
2129                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2130                         ins->flags |= MONO_INST_VOLATILE;
2131                         cfg->arch.seq_point_bp_method_var = ins;
2132
2133                         g_assert (!cfg->compile_aot);
2134                 } else if (cfg->compile_aot) {
2135                         MonoInst *ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2136                         ins->flags |= MONO_INST_VOLATILE;
2137                         cfg->arch.seq_point_info_var = ins;
2138
2139                         /* Allocate a separate variable for this to save 1 load per seq point */
2140                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2141                         ins->flags |= MONO_INST_VOLATILE;
2142                         cfg->arch.ss_trigger_page_var = ins;
2143                 }
2144         }
2145 }
2146
2147 static void
2148 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
2149 {
2150         MonoMethodSignature *tmp_sig;
2151         int sig_reg;
2152
2153         if (call->tail_call)
2154                 NOT_IMPLEMENTED;
2155
2156         g_assert (cinfo->sig_cookie.storage == RegTypeBase);
2157
2158         /*
2159          * mono_ArgIterator_Setup assumes the signature cookie is
2160          * passed first and all the arguments which were before it are
2161          * passed on the stack after the signature. So compensate by
2162          * passing a different signature.
2163          */
2164         tmp_sig = mono_metadata_signature_dup (call->signature);
2165         tmp_sig->param_count -= call->signature->sentinelpos;
2166         tmp_sig->sentinelpos = 0;
2167         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
2168
2169         sig_reg = mono_alloc_ireg (cfg);
2170         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
2171
2172         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, cinfo->sig_cookie.offset, sig_reg);
2173 }
2174
2175 #ifdef ENABLE_LLVM
2176 LLVMCallInfo*
2177 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
2178 {
2179         int i, n;
2180         CallInfo *cinfo;
2181         ArgInfo *ainfo;
2182         LLVMCallInfo *linfo;
2183
2184         n = sig->param_count + sig->hasthis;
2185
2186         cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
2187
2188         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
2189
2190         /*
2191          * LLVM always uses the native ABI while we use our own ABI, the
2192          * only difference is the handling of vtypes:
2193          * - we only pass/receive them in registers in some cases, and only
2194          *   in 1 or 2 integer registers.
2195          */
2196         if (cinfo->ret.storage == RegTypeStructByAddr) {
2197                 /* Vtype returned using a hidden argument */
2198                 linfo->ret.storage = LLVMArgVtypeRetAddr;
2199                 linfo->vret_arg_index = cinfo->vret_arg_index;
2200         } else if (cinfo->ret.storage != RegTypeGeneral && cinfo->ret.storage != RegTypeNone && cinfo->ret.storage != RegTypeFP && cinfo->ret.storage != RegTypeIRegPair) {
2201                 cfg->exception_message = g_strdup ("unknown ret conv");
2202                 cfg->disable_llvm = TRUE;
2203                 return linfo;
2204         }
2205
2206         for (i = 0; i < n; ++i) {
2207                 ainfo = cinfo->args + i;
2208
2209                 linfo->args [i].storage = LLVMArgNone;
2210
2211                 switch (ainfo->storage) {
2212                 case RegTypeGeneral:
2213                 case RegTypeIRegPair:
2214                 case RegTypeBase:
2215                         linfo->args [i].storage = LLVMArgInIReg;
2216                         break;
2217                 case RegTypeStructByVal:
2218                         linfo->args [i].storage = LLVMArgAsIArgs;
2219                         linfo->args [i].nslots = ainfo->struct_size / sizeof (gpointer);
2220                         break;
2221                 default:
2222                         cfg->exception_message = g_strdup_printf ("ainfo->storage (%d)", ainfo->storage);
2223                         cfg->disable_llvm = TRUE;
2224                         break;
2225                 }
2226         }
2227
2228         return linfo;
2229 }
2230 #endif
2231
2232 void
2233 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2234 {
2235         MonoInst *in, *ins;
2236         MonoMethodSignature *sig;
2237         int i, n;
2238         CallInfo *cinfo;
2239
2240         sig = call->signature;
2241         n = sig->param_count + sig->hasthis;
2242
2243         cinfo = get_call_info (cfg->generic_sharing_context, cfg->mempool, sig);
2244
2245         switch (cinfo->ret.storage) {
2246         case RegTypeStructByVal:
2247                 /* The JIT will transform this into a normal call */
2248                 call->vret_in_reg = TRUE;
2249                 break;
2250         case RegTypeHFA:
2251                 /*
2252                  * The vtype is returned in registers, save the return area address in a local, and save the vtype into
2253                  * the location pointed to by it after call in emit_move_return_value ().
2254                  */
2255                 if (!cfg->arch.vret_addr_loc) {
2256                         cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2257                         /* Prevent it from being register allocated or optimized away */
2258                         ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2259                 }
2260
2261                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2262                 break;
2263         case RegTypeStructByAddr: {
2264                 MonoInst *vtarg;
2265                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2266                 vtarg->sreg1 = call->vret_var->dreg;
2267                 vtarg->dreg = mono_alloc_preg (cfg);
2268                 MONO_ADD_INS (cfg->cbb, vtarg);
2269
2270                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2271                 break;
2272         }
2273         default:
2274                 break;
2275         }
2276
2277         for (i = 0; i < n; ++i) {
2278                 ArgInfo *ainfo = cinfo->args + i;
2279                 MonoType *t;
2280
2281                 if (i >= sig->hasthis)
2282                         t = sig->params [i - sig->hasthis];
2283                 else
2284                         t = &mono_defaults.int_class->byval_arg;
2285                 t = mini_type_get_underlying_type (cfg->generic_sharing_context, t);
2286
2287                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
2288                         /* Emit the signature cookie just before the implicit arguments */
2289                         emit_sig_cookie (cfg, call, cinfo);
2290                 }
2291
2292                 in = call->args [i];
2293
2294                 switch (ainfo->storage) {
2295                 case RegTypeGeneral:
2296                 case RegTypeIRegPair:
2297                         if (!t->byref && ((t->type == MONO_TYPE_I8) || (t->type == MONO_TYPE_U8))) {
2298                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2299                                 ins->dreg = mono_alloc_ireg (cfg);
2300                                 ins->sreg1 = in->dreg + 1;
2301                                 MONO_ADD_INS (cfg->cbb, ins);
2302                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2303
2304                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2305                                 ins->dreg = mono_alloc_ireg (cfg);
2306                                 ins->sreg1 = in->dreg + 2;
2307                                 MONO_ADD_INS (cfg->cbb, ins);
2308                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg + 1, FALSE);
2309                         } else if (!t->byref && ((t->type == MONO_TYPE_R8) || (t->type == MONO_TYPE_R4))) {
2310                                 if (ainfo->size == 4) {
2311                                         if (IS_SOFT_FLOAT) {
2312                                                 /* mono_emit_call_args () have already done the r8->r4 conversion */
2313                                                 /* The converted value is in an int vreg */
2314                                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2315                                                 ins->dreg = mono_alloc_ireg (cfg);
2316                                                 ins->sreg1 = in->dreg;
2317                                                 MONO_ADD_INS (cfg->cbb, ins);
2318                                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2319                                         } else {
2320                                                 int creg;
2321
2322                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, (cfg->param_area - 8), in->dreg);
2323                                                 creg = mono_alloc_ireg (cfg);
2324                                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8));
2325                                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ainfo->reg, FALSE);
2326                                         }
2327                                 } else {
2328                                         if (IS_SOFT_FLOAT) {
2329                                                 MONO_INST_NEW (cfg, ins, OP_FGETLOW32);
2330                                                 ins->dreg = mono_alloc_ireg (cfg);
2331                                                 ins->sreg1 = in->dreg;
2332                                                 MONO_ADD_INS (cfg->cbb, ins);
2333                                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2334
2335                                                 MONO_INST_NEW (cfg, ins, OP_FGETHIGH32);
2336                                                 ins->dreg = mono_alloc_ireg (cfg);
2337                                                 ins->sreg1 = in->dreg;
2338                                                 MONO_ADD_INS (cfg->cbb, ins);
2339                                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg + 1, FALSE);
2340                                         } else {
2341                                                 int creg;
2342
2343                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, (cfg->param_area - 8), in->dreg);
2344                                                 creg = mono_alloc_ireg (cfg);
2345                                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8));
2346                                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ainfo->reg, FALSE);
2347                                                 creg = mono_alloc_ireg (cfg);
2348                                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8 + 4));
2349                                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ainfo->reg + 1, FALSE);
2350                                         }
2351                                 }
2352                                 cfg->flags |= MONO_CFG_HAS_FPOUT;
2353                         } else {
2354                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2355                                 ins->dreg = mono_alloc_ireg (cfg);
2356                                 ins->sreg1 = in->dreg;
2357                                 MONO_ADD_INS (cfg->cbb, ins);
2358
2359                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2360                         }
2361                         break;
2362                 case RegTypeStructByAddr:
2363                         NOT_IMPLEMENTED;
2364 #if 0
2365                         /* FIXME: where si the data allocated? */
2366                         arg->backend.reg3 = ainfo->reg;
2367                         call->used_iregs |= 1 << ainfo->reg;
2368                         g_assert_not_reached ();
2369 #endif
2370                         break;
2371                 case RegTypeStructByVal:
2372                 case RegTypeGSharedVtInReg:
2373                 case RegTypeGSharedVtOnStack:
2374                 case RegTypeHFA:
2375                         MONO_INST_NEW (cfg, ins, OP_OUTARG_VT);
2376                         ins->opcode = OP_OUTARG_VT;
2377                         ins->sreg1 = in->dreg;
2378                         ins->klass = in->klass;
2379                         ins->inst_p0 = call;
2380                         ins->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2381                         memcpy (ins->inst_p1, ainfo, sizeof (ArgInfo));
2382                         mono_call_inst_add_outarg_vt (cfg, call, ins);
2383                         MONO_ADD_INS (cfg->cbb, ins);
2384                         break;
2385                 case RegTypeBase:
2386                         if (!t->byref && ((t->type == MONO_TYPE_I8) || (t->type == MONO_TYPE_U8))) {
2387                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI8_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2388                         } else if (!t->byref && ((t->type == MONO_TYPE_R4) || (t->type == MONO_TYPE_R8))) {
2389                                 if (t->type == MONO_TYPE_R8) {
2390                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2391                                 } else {
2392                                         if (IS_SOFT_FLOAT)
2393                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI4_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2394                                         else
2395                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2396                                 }
2397                         } else {
2398                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2399                         }
2400                         break;
2401                 case RegTypeBaseGen:
2402                         if (!t->byref && ((t->type == MONO_TYPE_I8) || (t->type == MONO_TYPE_U8))) {
2403                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, (G_BYTE_ORDER == G_BIG_ENDIAN) ? in->dreg + 1 : in->dreg + 2);
2404                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2405                                 ins->dreg = mono_alloc_ireg (cfg);
2406                                 ins->sreg1 = G_BYTE_ORDER == G_BIG_ENDIAN ? in->dreg + 2 : in->dreg + 1;
2407                                 MONO_ADD_INS (cfg->cbb, ins);
2408                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ARMREG_R3, FALSE);
2409                         } else if (!t->byref && (t->type == MONO_TYPE_R8)) {
2410                                 int creg;
2411
2412                                 /* This should work for soft-float as well */
2413
2414                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, (cfg->param_area - 8), in->dreg);
2415                                 creg = mono_alloc_ireg (cfg);
2416                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ARMREG_R3, FALSE);
2417                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8));
2418                                 creg = mono_alloc_ireg (cfg);
2419                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 4));
2420                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, creg);
2421                                 cfg->flags |= MONO_CFG_HAS_FPOUT;
2422                         } else {
2423                                 g_assert_not_reached ();
2424                         }
2425                         break;
2426                 case RegTypeFP: {
2427                         int fdreg = mono_alloc_freg (cfg);
2428
2429                         if (ainfo->size == 8) {
2430                                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2431                                 ins->sreg1 = in->dreg;
2432                                 ins->dreg = fdreg;
2433                                 MONO_ADD_INS (cfg->cbb, ins);
2434
2435                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, TRUE);
2436                         } else {
2437                                 FloatArgData *fad;
2438
2439                                 /*
2440                                  * Mono's register allocator doesn't speak single-precision registers that
2441                                  * overlap double-precision registers (i.e. armhf). So we have to work around
2442                                  * the register allocator and load the value from memory manually.
2443                                  *
2444                                  * So we create a variable for the float argument and an instruction to store
2445                                  * the argument into the variable. We then store the list of these arguments
2446                                  * in cfg->float_args. This list is then used by emit_float_args later to
2447                                  * pass the arguments in the various call opcodes.
2448                                  *
2449                                  * This is not very nice, and we should really try to fix the allocator.
2450                                  */
2451
2452                                 MonoInst *float_arg = mono_compile_create_var (cfg, &mono_defaults.single_class->byval_arg, OP_LOCAL);
2453
2454                                 /* Make sure the instruction isn't seen as pointless and removed.
2455                                  */
2456                                 float_arg->flags |= MONO_INST_VOLATILE;
2457
2458                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, float_arg->dreg, in->dreg);
2459
2460                                 /* We use the dreg to look up the instruction later. The hreg is used to
2461                                  * emit the instruction that loads the value into the FP reg.
2462                                  */
2463                                 fad = mono_mempool_alloc0 (cfg->mempool, sizeof (FloatArgData));
2464                                 fad->vreg = float_arg->dreg;
2465                                 fad->hreg = ainfo->reg;
2466
2467                                 call->float_args = g_slist_append_mempool (cfg->mempool, call->float_args, fad);
2468                         }
2469
2470                         call->used_iregs |= 1 << ainfo->reg;
2471                         cfg->flags |= MONO_CFG_HAS_FPOUT;
2472                         break;
2473                 }
2474                 default:
2475                         g_assert_not_reached ();
2476                 }
2477         }
2478
2479         /* Handle the case where there are no implicit arguments */
2480         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sig->sentinelpos))
2481                 emit_sig_cookie (cfg, call, cinfo);
2482
2483         call->call_info = cinfo;
2484         call->stack_usage = cinfo->stack_usage;
2485 }
2486
2487 static void
2488 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *arg)
2489 {
2490         MonoInst *ins;
2491
2492         switch (storage) {
2493         case RegTypeFP:
2494                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2495                 ins->dreg = mono_alloc_freg (cfg);
2496                 ins->sreg1 = arg->dreg;
2497                 MONO_ADD_INS (cfg->cbb, ins);
2498                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2499                 break;
2500         default:
2501                 g_assert_not_reached ();
2502                 break;
2503         }
2504 }
2505
2506 void
2507 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2508 {
2509         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2510         MonoInst *load;
2511         ArgInfo *ainfo = ins->inst_p1;
2512         int ovf_size = ainfo->vtsize;
2513         int doffset = ainfo->offset;
2514         int struct_size = ainfo->struct_size;
2515         int i, soffset, dreg, tmpreg;
2516
2517         switch (ainfo->storage) {
2518         case RegTypeGSharedVtInReg:
2519                 /* Pass by addr */
2520                 mono_call_inst_add_outarg_reg (cfg, call, src->dreg, ainfo->reg, FALSE);
2521                 break;
2522         case RegTypeGSharedVtOnStack:
2523                 /* Pass by addr on stack */
2524                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, src->dreg);
2525                 break;
2526         case RegTypeHFA:
2527                 for (i = 0; i < ainfo->nregs; ++i) {
2528                         if (ainfo->esize == 4)
2529                                 MONO_INST_NEW (cfg, load, OP_LOADR4_MEMBASE);
2530                         else
2531                                 MONO_INST_NEW (cfg, load, OP_LOADR8_MEMBASE);
2532                         load->dreg = mono_alloc_freg (cfg);
2533                         load->inst_basereg = src->dreg;
2534                         load->inst_offset = i * ainfo->esize;
2535                         MONO_ADD_INS (cfg->cbb, load);
2536
2537                         if (ainfo->esize == 4) {
2538                                 FloatArgData *fad;
2539
2540                                 /* See RegTypeFP in mono_arch_emit_call () */
2541                                 MonoInst *float_arg = mono_compile_create_var (cfg, &mono_defaults.single_class->byval_arg, OP_LOCAL);
2542                                 float_arg->flags |= MONO_INST_VOLATILE;
2543                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, float_arg->dreg, load->dreg);
2544
2545                                 fad = mono_mempool_alloc0 (cfg->mempool, sizeof (FloatArgData));
2546                                 fad->vreg = float_arg->dreg;
2547                                 fad->hreg = ainfo->reg + i;
2548
2549                                 call->float_args = g_slist_append_mempool (cfg->mempool, call->float_args, fad);
2550                         } else {
2551                                 add_outarg_reg (cfg, call, RegTypeFP, ainfo->reg + i, load);
2552                         }
2553                 }
2554                 break;
2555         default:
2556                 soffset = 0;
2557                 for (i = 0; i < ainfo->size; ++i) {
2558                         dreg = mono_alloc_ireg (cfg);
2559                         switch (struct_size) {
2560                         case 1:
2561                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, soffset);
2562                                 break;
2563                         case 2:
2564                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU2_MEMBASE, dreg, src->dreg, soffset);
2565                                 break;
2566                         case 3:
2567                                 tmpreg = mono_alloc_ireg (cfg);
2568                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, soffset);
2569                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, tmpreg, src->dreg, soffset + 1);
2570                                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SHL_IMM, tmpreg, tmpreg, 8);
2571                                 MONO_EMIT_NEW_BIALU (cfg, OP_IOR, dreg, dreg, tmpreg);
2572                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, tmpreg, src->dreg, soffset + 2);
2573                                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SHL_IMM, tmpreg, tmpreg, 16);
2574                                 MONO_EMIT_NEW_BIALU (cfg, OP_IOR, dreg, dreg, tmpreg);
2575                                 break;
2576                         default:
2577                                 MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, soffset);
2578                                 break;
2579                         }
2580                         mono_call_inst_add_outarg_reg (cfg, call, dreg, ainfo->reg + i, FALSE);
2581                         soffset += sizeof (gpointer);
2582                         struct_size -= sizeof (gpointer);
2583                 }
2584                 //g_print ("vt size: %d at R%d + %d\n", doffset, vt->inst_basereg, vt->inst_offset);
2585                 if (ovf_size != 0)
2586                         mini_emit_memcpy (cfg, ARMREG_SP, doffset, src->dreg, soffset, MIN (ovf_size * sizeof (gpointer), struct_size), struct_size < 4 ? 1 : 4);
2587                 break;
2588         }
2589 }
2590
2591 void
2592 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2593 {
2594         MonoType *ret = mini_type_get_underlying_type (cfg->generic_sharing_context, mono_method_signature (method)->ret);
2595
2596         if (!ret->byref) {
2597                 if (ret->type == MONO_TYPE_I8 || ret->type == MONO_TYPE_U8) {
2598                         MonoInst *ins;
2599
2600                         if (COMPILE_LLVM (cfg)) {
2601                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2602                         } else {
2603                                 MONO_INST_NEW (cfg, ins, OP_SETLRET);
2604                                 ins->sreg1 = val->dreg + 1;
2605                                 ins->sreg2 = val->dreg + 2;
2606                                 MONO_ADD_INS (cfg->cbb, ins);
2607                         }
2608                         return;
2609                 }
2610                 switch (arm_fpu) {
2611                 case MONO_ARM_FPU_NONE:
2612                         if (ret->type == MONO_TYPE_R8) {
2613                                 MonoInst *ins;
2614
2615                                 MONO_INST_NEW (cfg, ins, OP_SETFRET);
2616                                 ins->dreg = cfg->ret->dreg;
2617                                 ins->sreg1 = val->dreg;
2618                                 MONO_ADD_INS (cfg->cbb, ins);
2619                                 return;
2620                         }
2621                         if (ret->type == MONO_TYPE_R4) {
2622                                 /* Already converted to an int in method_to_ir () */
2623                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2624                                 return;
2625                         }
2626                         break;
2627                 case MONO_ARM_FPU_VFP:
2628                 case MONO_ARM_FPU_VFP_HARD:
2629                         if (ret->type == MONO_TYPE_R8 || ret->type == MONO_TYPE_R4) {
2630                                 MonoInst *ins;
2631
2632                                 MONO_INST_NEW (cfg, ins, OP_SETFRET);
2633                                 ins->dreg = cfg->ret->dreg;
2634                                 ins->sreg1 = val->dreg;
2635                                 MONO_ADD_INS (cfg->cbb, ins);
2636                                 return;
2637                         }
2638                         break;
2639                 default:
2640                         g_assert_not_reached ();
2641                 }
2642         }
2643
2644         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2645 }
2646
2647 #endif /* #ifndef DISABLE_JIT */
2648
2649 gboolean
2650 mono_arch_is_inst_imm (gint64 imm)
2651 {
2652         return TRUE;
2653 }
2654
2655 typedef struct {
2656         MonoMethodSignature *sig;
2657         CallInfo *cinfo;
2658         MonoType *rtype;
2659         MonoType **param_types;
2660 } ArchDynCallInfo;
2661
2662 static gboolean
2663 dyn_call_supported (CallInfo *cinfo, MonoMethodSignature *sig)
2664 {
2665         int i;
2666
2667         if (sig->hasthis + sig->param_count > PARAM_REGS + DYN_CALL_STACK_ARGS)
2668                 return FALSE;
2669
2670         switch (cinfo->ret.storage) {
2671         case RegTypeNone:
2672         case RegTypeGeneral:
2673         case RegTypeIRegPair:
2674         case RegTypeStructByAddr:
2675                 break;
2676         case RegTypeFP:
2677                 if (IS_VFP)
2678                         break;
2679                 else
2680                         return FALSE;
2681         default:
2682                 return FALSE;
2683         }
2684
2685         for (i = 0; i < cinfo->nargs; ++i) {
2686                 ArgInfo *ainfo = &cinfo->args [i];
2687                 int last_slot;
2688
2689                 switch (ainfo->storage) {
2690                 case RegTypeGeneral:
2691                         break;
2692                 case RegTypeIRegPair:
2693                         break;
2694                 case RegTypeBase:
2695                         if (ainfo->offset >= (DYN_CALL_STACK_ARGS * sizeof (gpointer)))
2696                                 return FALSE;
2697                         break;
2698                 case RegTypeStructByVal:
2699                         if (ainfo->size == 0)
2700                                 last_slot = PARAM_REGS + (ainfo->offset / 4) + ainfo->vtsize;
2701                         else
2702                                 last_slot = ainfo->reg + ainfo->size + ainfo->vtsize;
2703                         if (last_slot >= PARAM_REGS + DYN_CALL_STACK_ARGS)
2704                                 return FALSE;
2705                         break;
2706                 default:
2707                         return FALSE;
2708                 }
2709         }
2710
2711         // FIXME: Can't use cinfo only as it doesn't contain info about I8/float */
2712         for (i = 0; i < sig->param_count; ++i) {
2713                 MonoType *t = sig->params [i];
2714
2715                 if (t->byref)
2716                         continue;
2717
2718                 t = mini_replace_type (t);
2719
2720                 switch (t->type) {
2721                 case MONO_TYPE_R4:
2722                 case MONO_TYPE_R8:
2723                         if (IS_SOFT_FLOAT)
2724                                 return FALSE;
2725                         else
2726                                 break;
2727                         /*
2728                 case MONO_TYPE_I8:
2729                 case MONO_TYPE_U8:
2730                         return FALSE;
2731                         */
2732                 default:
2733                         break;
2734                 }
2735         }
2736
2737         return TRUE;
2738 }
2739
2740 MonoDynCallInfo*
2741 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
2742 {
2743         ArchDynCallInfo *info;
2744         CallInfo *cinfo;
2745         int i;
2746
2747         cinfo = get_call_info (NULL, NULL, sig);
2748
2749         if (!dyn_call_supported (cinfo, sig)) {
2750                 g_free (cinfo);
2751                 return NULL;
2752         }
2753
2754         info = g_new0 (ArchDynCallInfo, 1);
2755         // FIXME: Preprocess the info to speed up start_dyn_call ()
2756         info->sig = sig;
2757         info->cinfo = cinfo;
2758         info->rtype = mini_type_get_underlying_type (NULL, sig->ret);
2759         info->param_types = g_new0 (MonoType*, sig->param_count);
2760         for (i = 0; i < sig->param_count; ++i)
2761                 info->param_types [i] = mini_type_get_underlying_type (NULL, sig->params [i]);
2762
2763         return (MonoDynCallInfo*)info;
2764 }
2765
2766 void
2767 mono_arch_dyn_call_free (MonoDynCallInfo *info)
2768 {
2769         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2770
2771         g_free (ainfo->cinfo);
2772         g_free (ainfo);
2773 }
2774
2775 void
2776 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
2777 {
2778         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2779         DynCallArgs *p = (DynCallArgs*)buf;
2780         int arg_index, greg, i, j, pindex;
2781         MonoMethodSignature *sig = dinfo->sig;
2782
2783         g_assert (buf_len >= sizeof (DynCallArgs));
2784
2785         p->res = 0;
2786         p->ret = ret;
2787
2788         arg_index = 0;
2789         greg = 0;
2790         pindex = 0;
2791
2792         if (sig->hasthis || dinfo->cinfo->vret_arg_index == 1) {
2793                 p->regs [greg ++] = (mgreg_t)*(args [arg_index ++]);
2794                 if (!sig->hasthis)
2795                         pindex = 1;
2796         }
2797
2798         if (dinfo->cinfo->ret.storage == RegTypeStructByAddr)
2799                 p->regs [greg ++] = (mgreg_t)ret;
2800
2801         for (i = pindex; i < sig->param_count; i++) {
2802                 MonoType *t = dinfo->param_types [i];
2803                 gpointer *arg = args [arg_index ++];
2804                 ArgInfo *ainfo = &dinfo->cinfo->args [i + sig->hasthis];
2805                 int slot = -1;
2806
2807                 if (ainfo->storage == RegTypeGeneral || ainfo->storage == RegTypeIRegPair || ainfo->storage == RegTypeStructByVal)
2808                         slot = ainfo->reg;
2809                 else if (ainfo->storage == RegTypeBase)
2810                         slot = PARAM_REGS + (ainfo->offset / 4);
2811                 else
2812                         g_assert_not_reached ();
2813
2814                 if (t->byref) {
2815                         p->regs [slot] = (mgreg_t)*arg;
2816                         continue;
2817                 }
2818
2819                 switch (t->type) {
2820                 case MONO_TYPE_STRING:
2821                 case MONO_TYPE_CLASS:
2822                 case MONO_TYPE_ARRAY:
2823                 case MONO_TYPE_SZARRAY:
2824                 case MONO_TYPE_OBJECT:
2825                 case MONO_TYPE_PTR:
2826                 case MONO_TYPE_I:
2827                 case MONO_TYPE_U:
2828                         p->regs [slot] = (mgreg_t)*arg;
2829                         break;
2830                 case MONO_TYPE_U1:
2831                         p->regs [slot] = *(guint8*)arg;
2832                         break;
2833                 case MONO_TYPE_I1:
2834                         p->regs [slot] = *(gint8*)arg;
2835                         break;
2836                 case MONO_TYPE_I2:
2837                         p->regs [slot] = *(gint16*)arg;
2838                         break;
2839                 case MONO_TYPE_U2:
2840                         p->regs [slot] = *(guint16*)arg;
2841                         break;
2842                 case MONO_TYPE_I4:
2843                         p->regs [slot] = *(gint32*)arg;
2844                         break;
2845                 case MONO_TYPE_U4:
2846                         p->regs [slot] = *(guint32*)arg;
2847                         break;
2848                 case MONO_TYPE_I8:
2849                 case MONO_TYPE_U8:
2850                         p->regs [slot ++] = (mgreg_t)arg [0];
2851                         p->regs [slot] = (mgreg_t)arg [1];
2852                         break;
2853                 case MONO_TYPE_R4:
2854                         p->regs [slot] = *(mgreg_t*)arg;
2855                         break;
2856                 case MONO_TYPE_R8:
2857                         p->regs [slot ++] = (mgreg_t)arg [0];
2858                         p->regs [slot] = (mgreg_t)arg [1];
2859                         break;
2860                 case MONO_TYPE_GENERICINST:
2861                         if (MONO_TYPE_IS_REFERENCE (t)) {
2862                                 p->regs [slot] = (mgreg_t)*arg;
2863                                 break;
2864                         } else {
2865                                 /* Fall though */
2866                         }
2867                 case MONO_TYPE_VALUETYPE:
2868                         g_assert (ainfo->storage == RegTypeStructByVal);
2869
2870                         if (ainfo->size == 0)
2871                                 slot = PARAM_REGS + (ainfo->offset / 4);
2872                         else
2873                                 slot = ainfo->reg;
2874
2875                         for (j = 0; j < ainfo->size + ainfo->vtsize; ++j)
2876                                 p->regs [slot ++] = ((mgreg_t*)arg) [j];
2877                         break;
2878                 default:
2879                         g_assert_not_reached ();
2880                 }
2881         }
2882 }
2883
2884 void
2885 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
2886 {
2887         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2888         MonoType *ptype = ainfo->rtype;
2889         guint8 *ret = ((DynCallArgs*)buf)->ret;
2890         mgreg_t res = ((DynCallArgs*)buf)->res;
2891         mgreg_t res2 = ((DynCallArgs*)buf)->res2;
2892
2893         switch (ptype->type) {
2894         case MONO_TYPE_VOID:
2895                 *(gpointer*)ret = NULL;
2896                 break;
2897         case MONO_TYPE_STRING:
2898         case MONO_TYPE_CLASS:
2899         case MONO_TYPE_ARRAY:
2900         case MONO_TYPE_SZARRAY:
2901         case MONO_TYPE_OBJECT:
2902         case MONO_TYPE_I:
2903         case MONO_TYPE_U:
2904         case MONO_TYPE_PTR:
2905                 *(gpointer*)ret = (gpointer)res;
2906                 break;
2907         case MONO_TYPE_I1:
2908                 *(gint8*)ret = res;
2909                 break;
2910         case MONO_TYPE_U1:
2911                 *(guint8*)ret = res;
2912                 break;
2913         case MONO_TYPE_I2:
2914                 *(gint16*)ret = res;
2915                 break;
2916         case MONO_TYPE_U2:
2917                 *(guint16*)ret = res;
2918                 break;
2919         case MONO_TYPE_I4:
2920                 *(gint32*)ret = res;
2921                 break;
2922         case MONO_TYPE_U4:
2923                 *(guint32*)ret = res;
2924                 break;
2925         case MONO_TYPE_I8:
2926         case MONO_TYPE_U8:
2927                 /* This handles endianness as well */
2928                 ((gint32*)ret) [0] = res;
2929                 ((gint32*)ret) [1] = res2;
2930                 break;
2931         case MONO_TYPE_GENERICINST:
2932                 if (MONO_TYPE_IS_REFERENCE (ptype)) {
2933                         *(gpointer*)ret = (gpointer)res;
2934                         break;
2935                 } else {
2936                         /* Fall though */
2937                 }
2938         case MONO_TYPE_VALUETYPE:
2939                 g_assert (ainfo->cinfo->ret.storage == RegTypeStructByAddr);
2940                 /* Nothing to do */
2941                 break;
2942         case MONO_TYPE_R4:
2943                 g_assert (IS_VFP);
2944                 *(float*)ret = *(float*)&res;
2945                 break;
2946         case MONO_TYPE_R8: {
2947                 mgreg_t regs [2];
2948
2949                 g_assert (IS_VFP);
2950                 regs [0] = res;
2951                 regs [1] = res2;
2952
2953                 *(double*)ret = *(double*)&regs;
2954                 break;
2955         }
2956         default:
2957                 g_assert_not_reached ();
2958         }
2959 }
2960
2961 #ifndef DISABLE_JIT
2962
2963 /*
2964  * Allow tracing to work with this interface (with an optional argument)
2965  */
2966
2967 void*
2968 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
2969 {
2970         guchar *code = p;
2971
2972         code = mono_arm_emit_load_imm (code, ARMREG_R0, (guint32)cfg->method);
2973         ARM_MOV_REG_IMM8 (code, ARMREG_R1, 0); /* NULL ebp for now */
2974         code = mono_arm_emit_load_imm (code, ARMREG_R2, (guint32)func);
2975         code = emit_call_reg (code, ARMREG_R2);
2976         return code;
2977 }
2978
2979 enum {
2980         SAVE_NONE,
2981         SAVE_STRUCT,
2982         SAVE_ONE,
2983         SAVE_TWO,
2984         SAVE_ONE_FP,
2985         SAVE_TWO_FP
2986 };
2987
2988 void*
2989 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
2990 {
2991         guchar *code = p;
2992         int save_mode = SAVE_NONE;
2993         int offset;
2994         MonoMethod *method = cfg->method;
2995         MonoType *ret_type = mini_type_get_underlying_type (cfg->generic_sharing_context, mono_method_signature (method)->ret);
2996         int rtype = ret_type->type;
2997         int save_offset = cfg->param_area;
2998         save_offset += 7;
2999         save_offset &= ~7;
3000
3001         offset = code - cfg->native_code;
3002         /* we need about 16 instructions */
3003         if (offset > (cfg->code_size - 16 * 4)) {
3004                 cfg->code_size *= 2;
3005                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
3006                 code = cfg->native_code + offset;
3007         }
3008         switch (rtype) {
3009         case MONO_TYPE_VOID:
3010                 /* special case string .ctor icall */
3011                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class)
3012                         save_mode = SAVE_ONE;
3013                 else
3014                         save_mode = SAVE_NONE;
3015                 break;
3016         case MONO_TYPE_I8:
3017         case MONO_TYPE_U8:
3018                 save_mode = SAVE_TWO;
3019                 break;
3020         case MONO_TYPE_R4:
3021                 if (IS_HARD_FLOAT)
3022                         save_mode = SAVE_ONE_FP;
3023                 else
3024                         save_mode = SAVE_ONE;
3025                 break;
3026         case MONO_TYPE_R8:
3027                 if (IS_HARD_FLOAT)
3028                         save_mode = SAVE_TWO_FP;
3029                 else
3030                         save_mode = SAVE_TWO;
3031                 break;
3032         case MONO_TYPE_GENERICINST:
3033                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
3034                         save_mode = SAVE_ONE;
3035                         break;
3036                 }
3037                 /* Fall through */
3038         case MONO_TYPE_VALUETYPE:
3039                 save_mode = SAVE_STRUCT;
3040                 break;
3041         default:
3042                 save_mode = SAVE_ONE;
3043                 break;
3044         }
3045
3046         switch (save_mode) {
3047         case SAVE_TWO:
3048                 ARM_STR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3049                 ARM_STR_IMM (code, ARMREG_R1, cfg->frame_reg, save_offset + 4);
3050                 if (enable_arguments) {
3051                         ARM_MOV_REG_REG (code, ARMREG_R2, ARMREG_R1);
3052                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_R0);
3053                 }
3054                 break;
3055         case SAVE_ONE:
3056                 ARM_STR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3057                 if (enable_arguments) {
3058                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_R0);
3059                 }
3060                 break;
3061         case SAVE_ONE_FP:
3062                 ARM_FSTS (code, ARM_VFP_F0, cfg->frame_reg, save_offset);
3063                 if (enable_arguments) {
3064                         ARM_FMRS (code, ARMREG_R1, ARM_VFP_F0);
3065                 }
3066                 break;
3067         case SAVE_TWO_FP:
3068                 ARM_FSTD (code, ARM_VFP_D0, cfg->frame_reg, save_offset);
3069                 if (enable_arguments) {
3070                         ARM_FMDRR (code, ARMREG_R1, ARMREG_R2, ARM_VFP_D0);
3071                 }
3072                 break;
3073         case SAVE_STRUCT:
3074                 if (enable_arguments) {
3075                         /* FIXME: get the actual address  */
3076                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_R0);
3077                 }
3078                 break;
3079         case SAVE_NONE:
3080         default:
3081                 break;
3082         }
3083
3084         code = mono_arm_emit_load_imm (code, ARMREG_R0, (guint32)cfg->method);
3085         code = mono_arm_emit_load_imm (code, ARMREG_IP, (guint32)func);
3086         code = emit_call_reg (code, ARMREG_IP);
3087
3088         switch (save_mode) {
3089         case SAVE_TWO:
3090                 ARM_LDR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3091                 ARM_LDR_IMM (code, ARMREG_R1, cfg->frame_reg, save_offset + 4);
3092                 break;
3093         case SAVE_ONE:
3094                 ARM_LDR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3095                 break;
3096         case SAVE_ONE_FP:
3097                 ARM_FLDS (code, ARM_VFP_F0, cfg->frame_reg, save_offset);
3098                 break;
3099         case SAVE_TWO_FP:
3100                 ARM_FLDD (code, ARM_VFP_D0, cfg->frame_reg, save_offset);
3101                 break;
3102         case SAVE_NONE:
3103         default:
3104                 break;
3105         }
3106
3107         return code;
3108 }
3109
3110 /*
3111  * The immediate field for cond branches is big enough for all reasonable methods
3112  */
3113 #define EMIT_COND_BRANCH_FLAGS(ins,condcode) \
3114 if (0 && ins->inst_true_bb->native_offset) { \
3115         ARM_B_COND (code, (condcode), (code - cfg->native_code + ins->inst_true_bb->native_offset) & 0xffffff); \
3116 } else { \
3117         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
3118         ARM_B_COND (code, (condcode), 0); \
3119 }
3120
3121 #define EMIT_COND_BRANCH(ins,cond) EMIT_COND_BRANCH_FLAGS(ins, branch_cc_table [(cond)])
3122
3123 /* emit an exception if condition is fail
3124  *
3125  * We assign the extra code used to throw the implicit exceptions
3126  * to cfg->bb_exit as far as the big branch handling is concerned
3127  */
3128 #define EMIT_COND_SYSTEM_EXCEPTION_FLAGS(condcode,exc_name)            \
3129         do {                                                        \
3130                 mono_add_patch_info (cfg, code - cfg->native_code,   \
3131                                     MONO_PATCH_INFO_EXC, exc_name); \
3132                 ARM_BL_COND (code, (condcode), 0); \
3133         } while (0);
3134
3135 #define EMIT_COND_SYSTEM_EXCEPTION(cond,exc_name) EMIT_COND_SYSTEM_EXCEPTION_FLAGS(branch_cc_table [(cond)], (exc_name))
3136
3137 void
3138 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
3139 {
3140 }
3141
3142 void
3143 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
3144 {
3145         MonoInst *ins, *n;
3146
3147         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3148                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
3149
3150                 switch (ins->opcode) {
3151                 case OP_MUL_IMM:
3152                 case OP_IMUL_IMM:
3153                         /* Already done by an arch-independent pass */
3154                         break;
3155                 case OP_LOAD_MEMBASE:
3156                 case OP_LOADI4_MEMBASE:
3157                         /*
3158                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3159                          * OP_LOAD_MEMBASE offset(basereg), reg
3160                          */
3161                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG
3162                                          || last_ins->opcode == OP_STORE_MEMBASE_REG) &&
3163                             ins->inst_basereg == last_ins->inst_destbasereg &&
3164                             ins->inst_offset == last_ins->inst_offset) {
3165                                 if (ins->dreg == last_ins->sreg1) {
3166                                         MONO_DELETE_INS (bb, ins);
3167                                         continue;
3168                                 } else {
3169                                         //static int c = 0; printf ("MATCHX %s %d\n", cfg->method->name,c++);
3170                                         ins->opcode = OP_MOVE;
3171                                         ins->sreg1 = last_ins->sreg1;
3172                                 }
3173
3174                         /*
3175                          * Note: reg1 must be different from the basereg in the second load
3176                          * OP_LOAD_MEMBASE offset(basereg), reg1
3177                          * OP_LOAD_MEMBASE offset(basereg), reg2
3178                          * -->
3179                          * OP_LOAD_MEMBASE offset(basereg), reg1
3180                          * OP_MOVE reg1, reg2
3181                          */
3182                         } if (last_ins && (last_ins->opcode == OP_LOADI4_MEMBASE
3183                                            || last_ins->opcode == OP_LOAD_MEMBASE) &&
3184                               ins->inst_basereg != last_ins->dreg &&
3185                               ins->inst_basereg == last_ins->inst_basereg &&
3186                               ins->inst_offset == last_ins->inst_offset) {
3187
3188                                 if (ins->dreg == last_ins->dreg) {
3189                                         MONO_DELETE_INS (bb, ins);
3190                                         continue;
3191                                 } else {
3192                                         ins->opcode = OP_MOVE;
3193                                         ins->sreg1 = last_ins->dreg;
3194                                 }
3195
3196                                 //g_assert_not_reached ();
3197
3198 #if 0
3199                         /*
3200                          * OP_STORE_MEMBASE_IMM imm, offset(basereg)
3201                          * OP_LOAD_MEMBASE offset(basereg), reg
3202                          * -->
3203                          * OP_STORE_MEMBASE_IMM imm, offset(basereg)
3204                          * OP_ICONST reg, imm
3205                          */
3206                         } else if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_IMM
3207                                                 || last_ins->opcode == OP_STORE_MEMBASE_IMM) &&
3208                                    ins->inst_basereg == last_ins->inst_destbasereg &&
3209                                    ins->inst_offset == last_ins->inst_offset) {
3210                                 //static int c = 0; printf ("MATCHX %s %d\n", cfg->method->name,c++);
3211                                 ins->opcode = OP_ICONST;
3212                                 ins->inst_c0 = last_ins->inst_imm;
3213                                 g_assert_not_reached (); // check this rule
3214 #endif
3215                         }
3216                         break;
3217                 case OP_LOADU1_MEMBASE:
3218                 case OP_LOADI1_MEMBASE:
3219                         if (last_ins && (last_ins->opcode == OP_STOREI1_MEMBASE_REG) &&
3220                                         ins->inst_basereg == last_ins->inst_destbasereg &&
3221                                         ins->inst_offset == last_ins->inst_offset) {
3222                                 ins->opcode = (ins->opcode == OP_LOADI1_MEMBASE) ? OP_ICONV_TO_I1 : OP_ICONV_TO_U1;
3223                                 ins->sreg1 = last_ins->sreg1;
3224                         }
3225                         break;
3226                 case OP_LOADU2_MEMBASE:
3227                 case OP_LOADI2_MEMBASE:
3228                         if (last_ins && (last_ins->opcode == OP_STOREI2_MEMBASE_REG) &&
3229                                         ins->inst_basereg == last_ins->inst_destbasereg &&
3230                                         ins->inst_offset == last_ins->inst_offset) {
3231                                 ins->opcode = (ins->opcode == OP_LOADI2_MEMBASE) ? OP_ICONV_TO_I2 : OP_ICONV_TO_U2;
3232                                 ins->sreg1 = last_ins->sreg1;
3233                         }
3234                         break;
3235                 case OP_MOVE:
3236                         ins->opcode = OP_MOVE;
3237                         /*
3238                          * OP_MOVE reg, reg
3239                          */
3240                         if (ins->dreg == ins->sreg1) {
3241                                 MONO_DELETE_INS (bb, ins);
3242                                 continue;
3243                         }
3244                         /*
3245                          * OP_MOVE sreg, dreg
3246                          * OP_MOVE dreg, sreg
3247                          */
3248                         if (last_ins && last_ins->opcode == OP_MOVE &&
3249                             ins->sreg1 == last_ins->dreg &&
3250                             ins->dreg == last_ins->sreg1) {
3251                                 MONO_DELETE_INS (bb, ins);
3252                                 continue;
3253                         }
3254                         break;
3255                 }
3256         }
3257 }
3258
3259 /*
3260  * the branch_cc_table should maintain the order of these
3261  * opcodes.
3262 case CEE_BEQ:
3263 case CEE_BGE:
3264 case CEE_BGT:
3265 case CEE_BLE:
3266 case CEE_BLT:
3267 case CEE_BNE_UN:
3268 case CEE_BGE_UN:
3269 case CEE_BGT_UN:
3270 case CEE_BLE_UN:
3271 case CEE_BLT_UN:
3272  */
3273 static const guchar
3274 branch_cc_table [] = {
3275         ARMCOND_EQ,
3276         ARMCOND_GE,
3277         ARMCOND_GT,
3278         ARMCOND_LE,
3279         ARMCOND_LT,
3280
3281         ARMCOND_NE,
3282         ARMCOND_HS,
3283         ARMCOND_HI,
3284         ARMCOND_LS,
3285         ARMCOND_LO
3286 };
3287
3288 #define ADD_NEW_INS(cfg,dest,op) do {       \
3289                 MONO_INST_NEW ((cfg), (dest), (op)); \
3290         mono_bblock_insert_before_ins (bb, ins, (dest)); \
3291         } while (0)
3292
3293 static int
3294 map_to_reg_reg_op (int op)
3295 {
3296         switch (op) {
3297         case OP_ADD_IMM:
3298                 return OP_IADD;
3299         case OP_SUB_IMM:
3300                 return OP_ISUB;
3301         case OP_AND_IMM:
3302                 return OP_IAND;
3303         case OP_COMPARE_IMM:
3304                 return OP_COMPARE;
3305         case OP_ICOMPARE_IMM:
3306                 return OP_ICOMPARE;
3307         case OP_ADDCC_IMM:
3308                 return OP_ADDCC;
3309         case OP_ADC_IMM:
3310                 return OP_ADC;
3311         case OP_SUBCC_IMM:
3312                 return OP_SUBCC;
3313         case OP_SBB_IMM:
3314                 return OP_SBB;
3315         case OP_OR_IMM:
3316                 return OP_IOR;
3317         case OP_XOR_IMM:
3318                 return OP_IXOR;
3319         case OP_LOAD_MEMBASE:
3320                 return OP_LOAD_MEMINDEX;
3321         case OP_LOADI4_MEMBASE:
3322                 return OP_LOADI4_MEMINDEX;
3323         case OP_LOADU4_MEMBASE:
3324                 return OP_LOADU4_MEMINDEX;
3325         case OP_LOADU1_MEMBASE:
3326                 return OP_LOADU1_MEMINDEX;
3327         case OP_LOADI2_MEMBASE:
3328                 return OP_LOADI2_MEMINDEX;
3329         case OP_LOADU2_MEMBASE:
3330                 return OP_LOADU2_MEMINDEX;
3331         case OP_LOADI1_MEMBASE:
3332                 return OP_LOADI1_MEMINDEX;
3333         case OP_STOREI1_MEMBASE_REG:
3334                 return OP_STOREI1_MEMINDEX;
3335         case OP_STOREI2_MEMBASE_REG:
3336                 return OP_STOREI2_MEMINDEX;
3337         case OP_STOREI4_MEMBASE_REG:
3338                 return OP_STOREI4_MEMINDEX;
3339         case OP_STORE_MEMBASE_REG:
3340                 return OP_STORE_MEMINDEX;
3341         case OP_STORER4_MEMBASE_REG:
3342                 return OP_STORER4_MEMINDEX;
3343         case OP_STORER8_MEMBASE_REG:
3344                 return OP_STORER8_MEMINDEX;
3345         case OP_STORE_MEMBASE_IMM:
3346                 return OP_STORE_MEMBASE_REG;
3347         case OP_STOREI1_MEMBASE_IMM:
3348                 return OP_STOREI1_MEMBASE_REG;
3349         case OP_STOREI2_MEMBASE_IMM:
3350                 return OP_STOREI2_MEMBASE_REG;
3351         case OP_STOREI4_MEMBASE_IMM:
3352                 return OP_STOREI4_MEMBASE_REG;
3353         }
3354         g_assert_not_reached ();
3355 }
3356
3357 /*
3358  * Remove from the instruction list the instructions that can't be
3359  * represented with very simple instructions with no register
3360  * requirements.
3361  */
3362 void
3363 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
3364 {
3365         MonoInst *ins, *temp, *last_ins = NULL;
3366         int rot_amount, imm8, low_imm;
3367
3368         MONO_BB_FOR_EACH_INS (bb, ins) {
3369 loop_start:
3370                 switch (ins->opcode) {
3371                 case OP_ADD_IMM:
3372                 case OP_SUB_IMM:
3373                 case OP_AND_IMM:
3374                 case OP_COMPARE_IMM:
3375                 case OP_ICOMPARE_IMM:
3376                 case OP_ADDCC_IMM:
3377                 case OP_ADC_IMM:
3378                 case OP_SUBCC_IMM:
3379                 case OP_SBB_IMM:
3380                 case OP_OR_IMM:
3381                 case OP_XOR_IMM:
3382                 case OP_IADD_IMM:
3383                 case OP_ISUB_IMM:
3384                 case OP_IAND_IMM:
3385                 case OP_IADC_IMM:
3386                 case OP_ISBB_IMM:
3387                 case OP_IOR_IMM:
3388                 case OP_IXOR_IMM:
3389                         if ((imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount)) < 0) {
3390                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
3391                                 temp->inst_c0 = ins->inst_imm;
3392                                 temp->dreg = mono_alloc_ireg (cfg);
3393                                 ins->sreg2 = temp->dreg;
3394                                 ins->opcode = mono_op_imm_to_op (ins->opcode);
3395                         }
3396                         if (ins->opcode == OP_SBB || ins->opcode == OP_ISBB || ins->opcode == OP_SUBCC)
3397                                 goto loop_start;
3398                         else
3399                                 break;
3400                 case OP_MUL_IMM:
3401                 case OP_IMUL_IMM:
3402                         if (ins->inst_imm == 1) {
3403                                 ins->opcode = OP_MOVE;
3404                                 break;
3405                         }
3406                         if (ins->inst_imm == 0) {
3407                                 ins->opcode = OP_ICONST;
3408                                 ins->inst_c0 = 0;
3409                                 break;
3410                         }
3411                         imm8 = mono_is_power_of_two (ins->inst_imm);
3412                         if (imm8 > 0) {
3413                                 ins->opcode = OP_SHL_IMM;
3414                                 ins->inst_imm = imm8;
3415                                 break;
3416                         }
3417                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3418                         temp->inst_c0 = ins->inst_imm;
3419                         temp->dreg = mono_alloc_ireg (cfg);
3420                         ins->sreg2 = temp->dreg;
3421                         ins->opcode = OP_IMUL;
3422                         break;
3423                 case OP_SBB:
3424                 case OP_ISBB:
3425                 case OP_SUBCC:
3426                 case OP_ISUBCC:
3427                         if (ins->next  && (ins->next->opcode == OP_COND_EXC_C || ins->next->opcode == OP_COND_EXC_IC))
3428                                 /* ARM sets the C flag to 1 if there was _no_ overflow */
3429                                 ins->next->opcode = OP_COND_EXC_NC;
3430                         break;
3431                 case OP_IDIV_IMM:
3432                 case OP_IDIV_UN_IMM:
3433                 case OP_IREM_IMM:
3434                 case OP_IREM_UN_IMM:
3435                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3436                         temp->inst_c0 = ins->inst_imm;
3437                         temp->dreg = mono_alloc_ireg (cfg);
3438                         ins->sreg2 = temp->dreg;
3439                         ins->opcode = mono_op_imm_to_op (ins->opcode);
3440                         break;
3441                 case OP_LOCALLOC_IMM:
3442                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3443                         temp->inst_c0 = ins->inst_imm;
3444                         temp->dreg = mono_alloc_ireg (cfg);
3445                         ins->sreg1 = temp->dreg;
3446                         ins->opcode = OP_LOCALLOC;
3447                         break;
3448                 case OP_LOAD_MEMBASE:
3449                 case OP_LOADI4_MEMBASE:
3450                 case OP_LOADU4_MEMBASE:
3451                 case OP_LOADU1_MEMBASE:
3452                         /* we can do two things: load the immed in a register
3453                          * and use an indexed load, or see if the immed can be
3454                          * represented as an ad_imm + a load with a smaller offset
3455                          * that fits. We just do the first for now, optimize later.
3456                          */
3457                         if (arm_is_imm12 (ins->inst_offset))
3458                                 break;
3459                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3460                         temp->inst_c0 = ins->inst_offset;
3461                         temp->dreg = mono_alloc_ireg (cfg);
3462                         ins->sreg2 = temp->dreg;
3463                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3464                         break;
3465                 case OP_LOADI2_MEMBASE:
3466                 case OP_LOADU2_MEMBASE:
3467                 case OP_LOADI1_MEMBASE:
3468                         if (arm_is_imm8 (ins->inst_offset))
3469                                 break;
3470                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3471                         temp->inst_c0 = ins->inst_offset;
3472                         temp->dreg = mono_alloc_ireg (cfg);
3473                         ins->sreg2 = temp->dreg;
3474                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3475                         break;
3476                 case OP_LOADR4_MEMBASE:
3477                 case OP_LOADR8_MEMBASE:
3478                         if (arm_is_fpimm8 (ins->inst_offset))
3479                                 break;
3480                         low_imm = ins->inst_offset & 0x1ff;
3481                         if ((imm8 = mono_arm_is_rotated_imm8 (ins->inst_offset & ~0x1ff, &rot_amount)) >= 0) {
3482                                 ADD_NEW_INS (cfg, temp, OP_ADD_IMM);
3483                                 temp->inst_imm = ins->inst_offset & ~0x1ff;
3484                                 temp->sreg1 = ins->inst_basereg;
3485                                 temp->dreg = mono_alloc_ireg (cfg);
3486                                 ins->inst_basereg = temp->dreg;
3487                                 ins->inst_offset = low_imm;
3488                         } else {
3489                                 MonoInst *add_ins;
3490
3491                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
3492                                 temp->inst_c0 = ins->inst_offset;
3493                                 temp->dreg = mono_alloc_ireg (cfg);
3494
3495                                 ADD_NEW_INS (cfg, add_ins, OP_IADD);
3496                                 add_ins->sreg1 = ins->inst_basereg;
3497                                 add_ins->sreg2 = temp->dreg;
3498                                 add_ins->dreg = mono_alloc_ireg (cfg);
3499
3500                                 ins->inst_basereg = add_ins->dreg;
3501                                 ins->inst_offset = 0;
3502                         }
3503                         break;
3504                 case OP_STORE_MEMBASE_REG:
3505                 case OP_STOREI4_MEMBASE_REG:
3506                 case OP_STOREI1_MEMBASE_REG:
3507                         if (arm_is_imm12 (ins->inst_offset))
3508                                 break;
3509                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3510                         temp->inst_c0 = ins->inst_offset;
3511                         temp->dreg = mono_alloc_ireg (cfg);
3512                         ins->sreg2 = temp->dreg;
3513                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3514                         break;
3515                 case OP_STOREI2_MEMBASE_REG:
3516                         if (arm_is_imm8 (ins->inst_offset))
3517                                 break;
3518                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3519                         temp->inst_c0 = ins->inst_offset;
3520                         temp->dreg = mono_alloc_ireg (cfg);
3521                         ins->sreg2 = temp->dreg;
3522                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3523                         break;
3524                 case OP_STORER4_MEMBASE_REG:
3525                 case OP_STORER8_MEMBASE_REG:
3526                         if (arm_is_fpimm8 (ins->inst_offset))
3527                                 break;
3528                         low_imm = ins->inst_offset & 0x1ff;
3529                         if ((imm8 = mono_arm_is_rotated_imm8 (ins->inst_offset & ~ 0x1ff, &rot_amount)) >= 0 && arm_is_fpimm8 (low_imm)) {
3530                                 ADD_NEW_INS (cfg, temp, OP_ADD_IMM);
3531                                 temp->inst_imm = ins->inst_offset & ~0x1ff;
3532                                 temp->sreg1 = ins->inst_destbasereg;
3533                                 temp->dreg = mono_alloc_ireg (cfg);
3534                                 ins->inst_destbasereg = temp->dreg;
3535                                 ins->inst_offset = low_imm;
3536                         } else {
3537                                 MonoInst *add_ins;
3538
3539                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
3540                                 temp->inst_c0 = ins->inst_offset;
3541                                 temp->dreg = mono_alloc_ireg (cfg);
3542
3543                                 ADD_NEW_INS (cfg, add_ins, OP_IADD);
3544                                 add_ins->sreg1 = ins->inst_destbasereg;
3545                                 add_ins->sreg2 = temp->dreg;
3546                                 add_ins->dreg = mono_alloc_ireg (cfg);
3547
3548                                 ins->inst_destbasereg = add_ins->dreg;
3549                                 ins->inst_offset = 0;
3550                         }
3551                         break;
3552                 case OP_STORE_MEMBASE_IMM:
3553                 case OP_STOREI1_MEMBASE_IMM:
3554                 case OP_STOREI2_MEMBASE_IMM:
3555                 case OP_STOREI4_MEMBASE_IMM:
3556                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3557                         temp->inst_c0 = ins->inst_imm;
3558                         temp->dreg = mono_alloc_ireg (cfg);
3559                         ins->sreg1 = temp->dreg;
3560                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3561                         last_ins = temp;
3562                         goto loop_start; /* make it handle the possibly big ins->inst_offset */
3563                 case OP_FCOMPARE:
3564                 case OP_RCOMPARE: {
3565                         gboolean swap = FALSE;
3566                         int reg;
3567
3568                         if (!ins->next) {
3569                                 /* Optimized away */
3570                                 NULLIFY_INS (ins);
3571                                 break;
3572                         }
3573
3574                         /* Some fp compares require swapped operands */
3575                         switch (ins->next->opcode) {
3576                         case OP_FBGT:
3577                                 ins->next->opcode = OP_FBLT;
3578                                 swap = TRUE;
3579                                 break;
3580                         case OP_FBGT_UN:
3581                                 ins->next->opcode = OP_FBLT_UN;
3582                                 swap = TRUE;
3583                                 break;
3584                         case OP_FBLE:
3585                                 ins->next->opcode = OP_FBGE;
3586                                 swap = TRUE;
3587                                 break;
3588                         case OP_FBLE_UN:
3589                                 ins->next->opcode = OP_FBGE_UN;
3590                                 swap = TRUE;
3591                                 break;
3592                         default:
3593                                 break;
3594                         }
3595                         if (swap) {
3596                                 reg = ins->sreg1;
3597                                 ins->sreg1 = ins->sreg2;
3598                                 ins->sreg2 = reg;
3599                         }
3600                         break;
3601                 }
3602                 }
3603
3604                 last_ins = ins;
3605         }
3606         bb->last_ins = last_ins;
3607         bb->max_vreg = cfg->next_vreg;
3608 }
3609
3610 void
3611 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
3612 {
3613         MonoInst *ins;
3614
3615         if (long_ins->opcode == OP_LNEG) {
3616                 ins = long_ins;
3617                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ARM_RSBS_IMM, ins->dreg + 1, ins->sreg1 + 1, 0);
3618                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ARM_RSC_IMM, ins->dreg + 2, ins->sreg1 + 2, 0);
3619                 NULLIFY_INS (ins);
3620         }
3621 }
3622
3623 static guchar*
3624 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int sreg, int size, gboolean is_signed)
3625 {
3626         /* sreg is a float, dreg is an integer reg  */
3627         if (IS_VFP) {
3628                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
3629                 if (is_signed)
3630                         ARM_TOSIZD (code, vfp_scratch1, sreg);
3631                 else
3632                         ARM_TOUIZD (code, vfp_scratch1, sreg);
3633                 ARM_FMRS (code, dreg, vfp_scratch1);
3634                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
3635         }
3636         if (!is_signed) {
3637                 if (size == 1)
3638                         ARM_AND_REG_IMM8 (code, dreg, dreg, 0xff);
3639                 else if (size == 2) {
3640                         ARM_SHL_IMM (code, dreg, dreg, 16);
3641                         ARM_SHR_IMM (code, dreg, dreg, 16);
3642                 }
3643         } else {
3644                 if (size == 1) {
3645                         ARM_SHL_IMM (code, dreg, dreg, 24);
3646                         ARM_SAR_IMM (code, dreg, dreg, 24);
3647                 } else if (size == 2) {
3648                         ARM_SHL_IMM (code, dreg, dreg, 16);
3649                         ARM_SAR_IMM (code, dreg, dreg, 16);
3650                 }
3651         }
3652         return code;
3653 }
3654
3655 static guchar*
3656 emit_r4_to_int (MonoCompile *cfg, guchar *code, int dreg, int sreg, int size, gboolean is_signed)
3657 {
3658         /* sreg is a float, dreg is an integer reg  */
3659         g_assert (IS_VFP);
3660         code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
3661         if (is_signed)
3662                 ARM_TOSIZS (code, vfp_scratch1, sreg);
3663         else
3664                 ARM_TOUIZS (code, vfp_scratch1, sreg);
3665         ARM_FMRS (code, dreg, vfp_scratch1);
3666         code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
3667
3668         if (!is_signed) {
3669                 if (size == 1)
3670                         ARM_AND_REG_IMM8 (code, dreg, dreg, 0xff);
3671                 else if (size == 2) {
3672                         ARM_SHL_IMM (code, dreg, dreg, 16);
3673                         ARM_SHR_IMM (code, dreg, dreg, 16);
3674                 }
3675         } else {
3676                 if (size == 1) {
3677                         ARM_SHL_IMM (code, dreg, dreg, 24);
3678                         ARM_SAR_IMM (code, dreg, dreg, 24);
3679                 } else if (size == 2) {
3680                         ARM_SHL_IMM (code, dreg, dreg, 16);
3681                         ARM_SAR_IMM (code, dreg, dreg, 16);
3682                 }
3683         }
3684         return code;
3685 }
3686
3687 #endif /* #ifndef DISABLE_JIT */
3688
3689 #define is_call_imm(diff) ((gint)(diff) >= -33554432 && (gint)(diff) <= 33554431)
3690
3691 static void
3692 emit_thunk (guint8 *code, gconstpointer target)
3693 {
3694         guint8 *p = code;
3695
3696         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
3697         if (thumb_supported)
3698                 ARM_BX (code, ARMREG_IP);
3699         else
3700                 ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
3701         *(guint32*)code = (guint32)target;
3702         code += 4;
3703         mono_arch_flush_icache (p, code - p);
3704 }
3705
3706 static void
3707 handle_thunk (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
3708 {
3709         MonoJitInfo *ji = NULL;
3710         MonoThunkJitInfo *info;
3711         guint8 *thunks, *p;
3712         int thunks_size;
3713         guint8 *orig_target;
3714         guint8 *target_thunk;
3715
3716         if (!domain)
3717                 domain = mono_domain_get ();
3718
3719         if (cfg) {
3720                 /*
3721                  * This can be called multiple times during JITting,
3722                  * save the current position in cfg->arch to avoid
3723                  * doing a O(n^2) search.
3724                  */
3725                 if (!cfg->arch.thunks) {
3726                         cfg->arch.thunks = cfg->thunks;
3727                         cfg->arch.thunks_size = cfg->thunk_area;
3728                 }
3729                 thunks = cfg->arch.thunks;
3730                 thunks_size = cfg->arch.thunks_size;
3731                 if (!thunks_size) {
3732                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, mono_method_full_name (cfg->method, TRUE));
3733                         g_assert_not_reached ();
3734                 }
3735
3736                 g_assert (*(guint32*)thunks == 0);
3737                 emit_thunk (thunks, target);
3738                 arm_patch (code, thunks);
3739
3740                 cfg->arch.thunks += THUNK_SIZE;
3741                 cfg->arch.thunks_size -= THUNK_SIZE;
3742         } else {
3743                 ji = mini_jit_info_table_find (domain, (char*)code, NULL);
3744                 g_assert (ji);
3745                 info = mono_jit_info_get_thunk_info (ji);
3746                 g_assert (info);
3747
3748                 thunks = (guint8*)ji->code_start + info->thunks_offset;
3749                 thunks_size = info->thunks_size;
3750
3751                 orig_target = mono_arch_get_call_target (code + 4);
3752
3753                 mono_mini_arch_lock ();
3754
3755                 target_thunk = NULL;
3756                 if (orig_target >= thunks && orig_target < thunks + thunks_size) {
3757                         /* The call already points to a thunk, because of trampolines etc. */
3758                         target_thunk = orig_target;
3759                 } else {
3760                         for (p = thunks; p < thunks + thunks_size; p += THUNK_SIZE) {
3761                                 if (((guint32*)p) [0] == 0) {
3762                                         /* Free entry */
3763                                         target_thunk = p;
3764                                         break;
3765                                 }
3766                         }
3767                 }
3768
3769                 //printf ("THUNK: %p %p %p\n", code, target, target_thunk);
3770
3771                 if (!target_thunk) {
3772                         mono_mini_arch_unlock ();
3773                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, cfg ? mono_method_full_name (cfg->method, TRUE) : mono_method_full_name (jinfo_get_method (ji), TRUE));
3774                         g_assert_not_reached ();
3775                 }
3776
3777                 emit_thunk (target_thunk, target);
3778                 arm_patch (code, target_thunk);
3779                 mono_arch_flush_icache (code, 4);
3780
3781                 mono_mini_arch_unlock ();
3782         }
3783 }
3784
3785 static void
3786 arm_patch_general (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
3787 {
3788         guint32 *code32 = (void*)code;
3789         guint32 ins = *code32;
3790         guint32 prim = (ins >> 25) & 7;
3791         guint32 tval = GPOINTER_TO_UINT (target);
3792
3793         //g_print ("patching 0x%08x (0x%08x) to point to 0x%08x\n", code, ins, target);
3794         if (prim == 5) { /* 101b */
3795                 /* the diff starts 8 bytes from the branch opcode */
3796                 gint diff = target - code - 8;
3797                 gint tbits;
3798                 gint tmask = 0xffffffff;
3799                 if (tval & 1) { /* entering thumb mode */
3800                         diff = target - 1 - code - 8;
3801                         g_assert (thumb_supported);
3802                         tbits = 0xf << 28; /* bl->blx bit pattern */
3803                         g_assert ((ins & (1 << 24))); /* it must be a bl, not b instruction */
3804                         /* this low bit of the displacement is moved to bit 24 in the instruction encoding */
3805                         if (diff & 2) {
3806                                 tbits |= 1 << 24;
3807                         }
3808                         tmask = ~(1 << 24); /* clear the link bit */
3809                         /*g_print ("blx to thumb: target: %p, code: %p, diff: %d, mask: %x\n", target, code, diff, tmask);*/
3810                 } else {
3811                         tbits = 0;
3812                 }
3813                 if (diff >= 0) {
3814                         if (diff <= 33554431) {
3815                                 diff >>= 2;
3816                                 ins = (ins & 0xff000000) | diff;
3817                                 ins &= tmask;
3818                                 *code32 = ins | tbits;
3819                                 return;
3820                         }
3821                 } else {
3822                         /* diff between 0 and -33554432 */
3823                         if (diff >= -33554432) {
3824                                 diff >>= 2;
3825                                 ins = (ins & 0xff000000) | (diff & ~0xff000000);
3826                                 ins &= tmask;
3827                                 *code32 = ins | tbits;
3828                                 return;
3829                         }
3830                 }
3831
3832                 handle_thunk (cfg, domain, code, target);
3833                 return;
3834         }
3835
3836 #ifdef USE_JUMP_TABLES
3837         {
3838                 gpointer *jte = mono_jumptable_get_entry (code);
3839                 g_assert (jte);
3840                 jte [0] = (gpointer) target;
3841         }
3842 #else
3843         /*
3844          * The alternative call sequences looks like this:
3845          *
3846          *      ldr ip, [pc] // loads the address constant
3847          *      b 1f         // jumps around the constant
3848          *      address constant embedded in the code
3849          *   1f:
3850          *      mov lr, pc
3851          *      mov pc, ip
3852          *
3853          * There are two cases for patching:
3854          * a) at the end of method emission: in this case code points to the start
3855          *    of the call sequence
3856          * b) during runtime patching of the call site: in this case code points
3857          *    to the mov pc, ip instruction
3858          *
3859          * We have to handle also the thunk jump code sequence:
3860          *
3861          *      ldr ip, [pc]
3862          *      mov pc, ip
3863          *      address constant // execution never reaches here
3864          */
3865         if ((ins & 0x0ffffff0) == 0x12fff10) {
3866                 /* Branch and exchange: the address is constructed in a reg
3867                  * We can patch BX when the code sequence is the following:
3868                  *  ldr     ip, [pc, #0]    ; 0x8
3869                  *  b       0xc
3870                  *  .word code_ptr
3871                  *  mov     lr, pc
3872                  *  bx      ips
3873                  * */
3874                 guint32 ccode [4];
3875                 guint8 *emit = (guint8*)ccode;
3876                 ARM_LDR_IMM (emit, ARMREG_IP, ARMREG_PC, 0);
3877                 ARM_B (emit, 0);
3878                 ARM_MOV_REG_REG (emit, ARMREG_LR, ARMREG_PC);
3879                 ARM_BX (emit, ARMREG_IP);
3880
3881                 /*patching from magic trampoline*/
3882                 if (ins == ccode [3]) {
3883                         g_assert (code32 [-4] == ccode [0]);
3884                         g_assert (code32 [-3] == ccode [1]);
3885                         g_assert (code32 [-1] == ccode [2]);
3886                         code32 [-2] = (guint32)target;
3887                         return;
3888                 }
3889                 /*patching from JIT*/
3890                 if (ins == ccode [0]) {
3891                         g_assert (code32 [1] == ccode [1]);
3892                         g_assert (code32 [3] == ccode [2]);
3893                         g_assert (code32 [4] == ccode [3]);
3894                         code32 [2] = (guint32)target;
3895                         return;
3896                 }
3897                 g_assert_not_reached ();
3898         } else if ((ins & 0x0ffffff0) == 0x12fff30) {
3899                 /*
3900                  * ldr ip, [pc, #0]
3901                  * b 0xc
3902                  * .word code_ptr
3903                  * blx ip
3904                  */
3905                 guint32 ccode [4];
3906                 guint8 *emit = (guint8*)ccode;
3907                 ARM_LDR_IMM (emit, ARMREG_IP, ARMREG_PC, 0);
3908                 ARM_B (emit, 0);
3909                 ARM_BLX_REG (emit, ARMREG_IP);
3910
3911                 g_assert (code32 [-3] == ccode [0]);
3912                 g_assert (code32 [-2] == ccode [1]);
3913                 g_assert (code32 [0] == ccode [2]);
3914
3915                 code32 [-1] = (guint32)target;
3916         } else {
3917                 guint32 ccode [4];
3918                 guint32 *tmp = ccode;
3919                 guint8 *emit = (guint8*)tmp;
3920                 ARM_LDR_IMM (emit, ARMREG_IP, ARMREG_PC, 0);
3921                 ARM_MOV_REG_REG (emit, ARMREG_LR, ARMREG_PC);
3922                 ARM_MOV_REG_REG (emit, ARMREG_PC, ARMREG_IP);
3923                 ARM_BX (emit, ARMREG_IP);
3924                 if (ins == ccode [2]) {
3925                         g_assert_not_reached (); // should be -2 ...
3926                         code32 [-1] = (guint32)target;
3927                         return;
3928                 }
3929                 if (ins == ccode [0]) {
3930                         /* handles both thunk jump code and the far call sequence */
3931                         code32 [2] = (guint32)target;
3932                         return;
3933                 }
3934                 g_assert_not_reached ();
3935         }
3936 //      g_print ("patched with 0x%08x\n", ins);
3937 #endif
3938 }
3939
3940 void
3941 arm_patch (guchar *code, const guchar *target)
3942 {
3943         arm_patch_general (NULL, NULL, code, target);
3944 }
3945
3946 /*
3947  * Return the >= 0 uimm8 value if val can be represented with a byte + rotation
3948  * (with the rotation amount in *rot_amount. rot_amount is already adjusted
3949  * to be used with the emit macros.
3950  * Return -1 otherwise.
3951  */
3952 int
3953 mono_arm_is_rotated_imm8 (guint32 val, gint *rot_amount)
3954 {
3955         guint32 res, i;
3956         for (i = 0; i < 31; i+= 2) {
3957                 res = (val << (32 - i)) | (val >> i);
3958                 if (res & ~0xff)
3959                         continue;
3960                 *rot_amount = i? 32 - i: 0;
3961                 return res;
3962         }
3963         return -1;
3964 }
3965
3966 /*
3967  * Emits in code a sequence of instructions that load the value 'val'
3968  * into the dreg register. Uses at most 4 instructions.
3969  */
3970 guint8*
3971 mono_arm_emit_load_imm (guint8 *code, int dreg, guint32 val)
3972 {
3973         int imm8, rot_amount;
3974 #if 0
3975         ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
3976         /* skip the constant pool */
3977         ARM_B (code, 0);
3978         *(int*)code = val;
3979         code += 4;
3980         return code;
3981 #endif
3982         if ((imm8 = mono_arm_is_rotated_imm8 (val, &rot_amount)) >= 0) {
3983                 ARM_MOV_REG_IMM (code, dreg, imm8, rot_amount);
3984         } else if ((imm8 = mono_arm_is_rotated_imm8 (~val, &rot_amount)) >= 0) {
3985                 ARM_MVN_REG_IMM (code, dreg, imm8, rot_amount);
3986         } else {
3987                 if (v7_supported) {
3988                         ARM_MOVW_REG_IMM (code, dreg, val & 0xffff);
3989                         if (val >> 16)
3990                                 ARM_MOVT_REG_IMM (code, dreg, (val >> 16) & 0xffff);
3991                         return code;
3992                 }
3993                 if (val & 0xFF) {
3994                         ARM_MOV_REG_IMM8 (code, dreg, (val & 0xFF));
3995                         if (val & 0xFF00) {
3996                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF00) >> 8, 24);
3997                         }
3998                         if (val & 0xFF0000) {
3999                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF0000) >> 16, 16);
4000                         }
4001                         if (val & 0xFF000000) {
4002                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF000000) >> 24, 8);
4003                         }
4004                 } else if (val & 0xFF00) {
4005                         ARM_MOV_REG_IMM (code, dreg, (val & 0xFF00) >> 8, 24);
4006                         if (val & 0xFF0000) {
4007                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF0000) >> 16, 16);
4008                         }
4009                         if (val & 0xFF000000) {
4010                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF000000) >> 24, 8);
4011                         }
4012                 } else if (val & 0xFF0000) {
4013                         ARM_MOV_REG_IMM (code, dreg, (val & 0xFF0000) >> 16, 16);
4014                         if (val & 0xFF000000) {
4015                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF000000) >> 24, 8);
4016                         }
4017                 }
4018                 //g_assert_not_reached ();
4019         }
4020         return code;
4021 }
4022
4023 gboolean
4024 mono_arm_thumb_supported (void)
4025 {
4026         return thumb_supported;
4027 }
4028
4029 #ifndef DISABLE_JIT
4030
4031 /*
4032  * emit_load_volatile_arguments:
4033  *
4034  *  Load volatile arguments from the stack to the original input registers.
4035  * Required before a tail call.
4036  */
4037 static guint8*
4038 emit_load_volatile_arguments (MonoCompile *cfg, guint8 *code)
4039 {
4040         MonoMethod *method = cfg->method;
4041         MonoMethodSignature *sig;
4042         MonoInst *inst;
4043         CallInfo *cinfo;
4044         guint32 i, pos;
4045
4046         /* FIXME: Generate intermediate code instead */
4047
4048         sig = mono_method_signature (method);
4049
4050         /* This is the opposite of the code in emit_prolog */
4051
4052         pos = 0;
4053
4054         cinfo = get_call_info (cfg->generic_sharing_context, NULL, sig);
4055
4056         if (cinfo->ret.storage == RegTypeStructByAddr) {
4057                 ArgInfo *ainfo = &cinfo->ret;
4058                 inst = cfg->vret_addr;
4059                 g_assert (arm_is_imm12 (inst->inst_offset));
4060                 ARM_LDR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
4061         }
4062         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
4063                 ArgInfo *ainfo = cinfo->args + i;
4064                 inst = cfg->args [pos];
4065
4066                 if (cfg->verbose_level > 2)
4067                         g_print ("Loading argument %d (type: %d)\n", i, ainfo->storage);
4068                 if (inst->opcode == OP_REGVAR) {
4069                         if (ainfo->storage == RegTypeGeneral)
4070                                 ARM_MOV_REG_REG (code, inst->dreg, ainfo->reg);
4071                         else if (ainfo->storage == RegTypeFP) {
4072                                 g_assert_not_reached ();
4073                         } else if (ainfo->storage == RegTypeBase) {
4074                                 // FIXME:
4075                                 NOT_IMPLEMENTED;
4076                                 /*
4077                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
4078                                         ARM_LDR_IMM (code, inst->dreg, ARMREG_SP, (prev_sp_offset + ainfo->offset));
4079                                 } else {
4080                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
4081                                         ARM_LDR_REG_REG (code, inst->dreg, ARMREG_SP, ARMREG_IP);
4082                                 }
4083                                 */
4084                         } else
4085                                 g_assert_not_reached ();
4086                 } else {
4087                         if (ainfo->storage == RegTypeGeneral || ainfo->storage == RegTypeIRegPair) {
4088                                 switch (ainfo->size) {
4089                                 case 1:
4090                                 case 2:
4091                                         // FIXME:
4092                                         NOT_IMPLEMENTED;
4093                                         break;
4094                                 case 8:
4095                                         g_assert (arm_is_imm12 (inst->inst_offset));
4096                                         ARM_LDR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
4097                                         g_assert (arm_is_imm12 (inst->inst_offset + 4));
4098                                         ARM_LDR_IMM (code, ainfo->reg + 1, inst->inst_basereg, inst->inst_offset + 4);
4099                                         break;
4100                                 default:
4101                                         if (arm_is_imm12 (inst->inst_offset)) {
4102                                                 ARM_LDR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
4103                                         } else {
4104                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
4105                                                 ARM_LDR_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
4106                                         }
4107                                         break;
4108                                 }
4109                         } else if (ainfo->storage == RegTypeBaseGen) {
4110                                 // FIXME:
4111                                 NOT_IMPLEMENTED;
4112                         } else if (ainfo->storage == RegTypeBase) {
4113                                 /* Nothing to do */
4114                         } else if (ainfo->storage == RegTypeFP) {
4115                                 g_assert_not_reached ();
4116                         } else if (ainfo->storage == RegTypeStructByVal) {
4117                                 int doffset = inst->inst_offset;
4118                                 int soffset = 0;
4119                                 int cur_reg;
4120                                 int size = 0;
4121                                 if (mono_class_from_mono_type (inst->inst_vtype))
4122                                         size = mono_class_native_size (mono_class_from_mono_type (inst->inst_vtype), NULL);
4123                                 for (cur_reg = 0; cur_reg < ainfo->size; ++cur_reg) {
4124                                         if (arm_is_imm12 (doffset)) {
4125                                                 ARM_LDR_IMM (code, ainfo->reg + cur_reg, inst->inst_basereg, doffset);
4126                                         } else {
4127                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, doffset);
4128                                                 ARM_LDR_REG_REG (code, ainfo->reg + cur_reg, inst->inst_basereg, ARMREG_IP);
4129                                         }
4130                                         soffset += sizeof (gpointer);
4131                                         doffset += sizeof (gpointer);
4132                                 }
4133                                 if (ainfo->vtsize)
4134                                         // FIXME:
4135                                         NOT_IMPLEMENTED;
4136                         } else if (ainfo->storage == RegTypeStructByAddr) {
4137                         } else {
4138                                 // FIXME:
4139                                 NOT_IMPLEMENTED;
4140                         }
4141                 }
4142                 pos ++;
4143         }
4144
4145         g_free (cinfo);
4146
4147         return code;
4148 }
4149
4150 static guint8*
4151 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
4152 {
4153         CallInfo *cinfo;
4154         MonoCallInst *call;
4155
4156         call = (MonoCallInst*)ins;
4157         cinfo = call->call_info;
4158
4159         switch (cinfo->ret.storage) {
4160         case RegTypeHFA: {
4161                 MonoInst *loc = cfg->arch.vret_addr_loc;
4162                 int i;
4163
4164                 /* Load the destination address */
4165                 g_assert (loc && loc->opcode == OP_REGOFFSET);
4166
4167                 if (arm_is_imm12 (loc->inst_offset)) {
4168                         ARM_LDR_IMM (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
4169                 } else {
4170                         code = mono_arm_emit_load_imm (code, ARMREG_LR, loc->inst_offset);
4171                         ARM_LDR_REG_REG (code, ARMREG_LR, loc->inst_basereg, ARMREG_LR);
4172                 }
4173                 for (i = 0; i < cinfo->ret.nregs; ++i) {
4174                         if (cinfo->ret.esize == 4)
4175                                 ARM_FSTS (code, cinfo->ret.reg + i, ARMREG_LR, i * 4);
4176                         else
4177                                 ARM_FSTD (code, cinfo->ret.reg + (i * 2), ARMREG_LR, i * 8);
4178                 }
4179                 break;
4180         }
4181         default:
4182                 break;
4183         }
4184
4185         switch (ins->opcode) {
4186         case OP_FCALL:
4187         case OP_FCALL_REG:
4188         case OP_FCALL_MEMBASE:
4189                 if (IS_VFP) {
4190                         MonoType *sig_ret = mini_type_get_underlying_type (NULL, ((MonoCallInst*)ins)->signature->ret);
4191                         if (sig_ret->type == MONO_TYPE_R4) {
4192                                 if (IS_HARD_FLOAT) {
4193                                         ARM_CVTS (code, ins->dreg, ARM_VFP_F0);
4194                                 } else {
4195                                         ARM_FMSR (code, ins->dreg, ARMREG_R0);
4196                                         ARM_CVTS (code, ins->dreg, ins->dreg);
4197                                 }
4198                         } else {
4199                                 if (IS_HARD_FLOAT) {
4200                                         ARM_CPYD (code, ins->dreg, ARM_VFP_D0);
4201                                 } else {
4202                                         ARM_FMDRR (code, ARMREG_R0, ARMREG_R1, ins->dreg);
4203                                 }
4204                         }
4205                 }
4206                 break;
4207         case OP_RCALL:
4208         case OP_RCALL_REG:
4209         case OP_RCALL_MEMBASE: {
4210                 MonoType *sig_ret;
4211
4212                 g_assert (IS_VFP);
4213
4214                 sig_ret = mini_type_get_underlying_type (NULL, ((MonoCallInst*)ins)->signature->ret);
4215                 g_assert (sig_ret->type == MONO_TYPE_R4);
4216                 if (IS_HARD_FLOAT) {
4217                         ARM_CPYS (code, ins->dreg, ARM_VFP_F0);
4218                 } else {
4219                         ARM_FMSR (code, ins->dreg, ARMREG_R0);
4220                         ARM_CPYS (code, ins->dreg, ins->dreg);
4221                 }
4222                 break;
4223         }
4224         default:
4225                 break;
4226         }
4227
4228         return code;
4229 }
4230
4231 void
4232 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
4233 {
4234         MonoInst *ins;
4235         MonoCallInst *call;
4236         guint offset;
4237         guint8 *code = cfg->native_code + cfg->code_len;
4238         MonoInst *last_ins = NULL;
4239         guint last_offset = 0;
4240         int max_len, cpos;
4241         int imm8, rot_amount;
4242
4243         /* we don't align basic blocks of loops on arm */
4244
4245         if (cfg->verbose_level > 2)
4246                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
4247
4248         cpos = bb->max_offset;
4249
4250         if (cfg->prof_options & MONO_PROFILE_COVERAGE) {
4251                 //MonoCoverageInfo *cov = mono_get_coverage_info (cfg->method);
4252                 //g_assert (!mono_compile_aot);
4253                 //cpos += 6;
4254                 //if (bb->cil_code)
4255                 //      cov->data [bb->dfn].iloffset = bb->cil_code - cfg->cil_code;
4256                 /* this is not thread save, but good enough */
4257                 /* fixme: howto handle overflows? */
4258                 //x86_inc_mem (code, &cov->data [bb->dfn].count);
4259         }
4260
4261     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num) {
4262                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
4263                                                          (gpointer)"mono_break");
4264                 code = emit_call_seq (cfg, code);
4265         }
4266
4267         MONO_BB_FOR_EACH_INS (bb, ins) {
4268                 offset = code - cfg->native_code;
4269
4270                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
4271
4272                 if (offset > (cfg->code_size - max_len - 16)) {
4273                         cfg->code_size *= 2;
4274                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
4275                         code = cfg->native_code + offset;
4276                 }
4277         //      if (ins->cil_code)
4278         //              g_print ("cil code\n");
4279                 mono_debug_record_line_number (cfg, ins, offset);
4280
4281                 switch (ins->opcode) {
4282                 case OP_MEMORY_BARRIER:
4283                         if (v6_supported) {
4284                                 ARM_MOV_REG_IMM8 (code, ARMREG_R0, 0);
4285                                 ARM_MCR (code, 15, 0, ARMREG_R0, 7, 10, 5);
4286                         }
4287                         break;
4288                 case OP_TLS_GET:
4289 #ifdef HAVE_AEABI_READ_TP
4290                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
4291                                                                  (gpointer)"__aeabi_read_tp");
4292                         code = emit_call_seq (cfg, code);
4293
4294                         ARM_LDR_IMM (code, ins->dreg, ARMREG_R0, ins->inst_offset);
4295 #else
4296                         g_assert_not_reached ();
4297 #endif
4298                         break;
4299                 case OP_ATOMIC_EXCHANGE_I4:
4300                 case OP_ATOMIC_CAS_I4:
4301                 case OP_ATOMIC_ADD_I4: {
4302                         int tmpreg;
4303                         guint8 *buf [16];
4304
4305                         g_assert (v7_supported);
4306
4307                         /* Free up a reg */
4308                         if (ins->sreg1 != ARMREG_IP && ins->sreg2 != ARMREG_IP && ins->sreg3 != ARMREG_IP)
4309                                 tmpreg = ARMREG_IP;
4310                         else if (ins->sreg1 != ARMREG_R0 && ins->sreg2 != ARMREG_R0 && ins->sreg3 != ARMREG_R0)
4311                                 tmpreg = ARMREG_R0;
4312                         else if (ins->sreg1 != ARMREG_R1 && ins->sreg2 != ARMREG_R1 && ins->sreg3 != ARMREG_R1)
4313                                 tmpreg = ARMREG_R1;
4314                         else
4315                                 tmpreg = ARMREG_R2;
4316                         g_assert (cfg->arch.atomic_tmp_offset != -1);
4317                         ARM_STR_IMM (code, tmpreg, cfg->frame_reg, cfg->arch.atomic_tmp_offset);
4318
4319                         switch (ins->opcode) {
4320                         case OP_ATOMIC_EXCHANGE_I4:
4321                                 buf [0] = code;
4322                                 ARM_DMB (code, ARM_DMB_SY);
4323                                 ARM_LDREX_REG (code, ARMREG_LR, ins->sreg1);
4324                                 ARM_STREX_REG (code, tmpreg, ins->sreg2, ins->sreg1);
4325                                 ARM_CMP_REG_IMM (code, tmpreg, 0, 0);
4326                                 buf [1] = code;
4327                                 ARM_B_COND (code, ARMCOND_NE, 0);
4328                                 arm_patch (buf [1], buf [0]);
4329                                 break;
4330                         case OP_ATOMIC_CAS_I4:
4331                                 ARM_DMB (code, ARM_DMB_SY);
4332                                 buf [0] = code;
4333                                 ARM_LDREX_REG (code, ARMREG_LR, ins->sreg1);
4334                                 ARM_CMP_REG_REG (code, ARMREG_LR, ins->sreg3);
4335                                 buf [1] = code;
4336                                 ARM_B_COND (code, ARMCOND_NE, 0);
4337                                 ARM_STREX_REG (code, tmpreg, ins->sreg2, ins->sreg1);
4338                                 ARM_CMP_REG_IMM (code, tmpreg, 0, 0);
4339                                 buf [2] = code;
4340                                 ARM_B_COND (code, ARMCOND_NE, 0);
4341                                 arm_patch (buf [2], buf [0]);
4342                                 arm_patch (buf [1], code);
4343                                 break;
4344                         case OP_ATOMIC_ADD_I4:
4345                                 buf [0] = code;
4346                                 ARM_DMB (code, ARM_DMB_SY);
4347                                 ARM_LDREX_REG (code, ARMREG_LR, ins->sreg1);
4348                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->sreg2);
4349                                 ARM_STREX_REG (code, tmpreg, ARMREG_LR, ins->sreg1);
4350                                 ARM_CMP_REG_IMM (code, tmpreg, 0, 0);
4351                                 buf [1] = code;
4352                                 ARM_B_COND (code, ARMCOND_NE, 0);
4353                                 arm_patch (buf [1], buf [0]);
4354                                 break;
4355                         default:
4356                                 g_assert_not_reached ();
4357                         }
4358
4359                         ARM_DMB (code, ARM_DMB_SY);
4360                         if (tmpreg != ins->dreg)
4361                                 ARM_LDR_IMM (code, tmpreg, cfg->frame_reg, cfg->arch.atomic_tmp_offset);
4362                         ARM_MOV_REG_REG (code, ins->dreg, ARMREG_LR);
4363                         break;
4364                 }
4365                 case OP_ATOMIC_LOAD_I1:
4366                 case OP_ATOMIC_LOAD_U1:
4367                 case OP_ATOMIC_LOAD_I2:
4368                 case OP_ATOMIC_LOAD_U2:
4369                 case OP_ATOMIC_LOAD_I4:
4370                 case OP_ATOMIC_LOAD_U4:
4371                 case OP_ATOMIC_LOAD_R4:
4372                 case OP_ATOMIC_LOAD_R8: {
4373                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4374                                 ARM_DMB (code, ARM_DMB_SY);
4375
4376                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4377
4378                         switch (ins->opcode) {
4379                         case OP_ATOMIC_LOAD_I1:
4380                                 ARM_LDRSB_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4381                                 break;
4382                         case OP_ATOMIC_LOAD_U1:
4383                                 ARM_LDRB_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4384                                 break;
4385                         case OP_ATOMIC_LOAD_I2:
4386                                 ARM_LDRSH_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4387                                 break;
4388                         case OP_ATOMIC_LOAD_U2:
4389                                 ARM_LDRH_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4390                                 break;
4391                         case OP_ATOMIC_LOAD_I4:
4392                         case OP_ATOMIC_LOAD_U4:
4393                                 ARM_LDR_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4394                                 break;
4395                         case OP_ATOMIC_LOAD_R4:
4396                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
4397                                 ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_basereg, ARMREG_LR);
4398                                 ARM_FLDS (code, vfp_scratch1, ARMREG_LR, 0);
4399                                 ARM_CVTS (code, ins->dreg, vfp_scratch1);
4400                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
4401                                 break;
4402                         case OP_ATOMIC_LOAD_R8:
4403                                 ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_basereg, ARMREG_LR);
4404                                 ARM_FLDD (code, ins->dreg, ARMREG_LR, 0);
4405                                 break;
4406                         }
4407
4408                         ARM_DMB (code, ARM_DMB_SY);
4409                         break;
4410                 }
4411                 case OP_ATOMIC_STORE_I1:
4412                 case OP_ATOMIC_STORE_U1:
4413                 case OP_ATOMIC_STORE_I2:
4414                 case OP_ATOMIC_STORE_U2:
4415                 case OP_ATOMIC_STORE_I4:
4416                 case OP_ATOMIC_STORE_U4:
4417                 case OP_ATOMIC_STORE_R4:
4418                 case OP_ATOMIC_STORE_R8: {
4419                         ARM_DMB (code, ARM_DMB_SY);
4420
4421                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4422
4423                         switch (ins->opcode) {
4424                         case OP_ATOMIC_STORE_I1:
4425                         case OP_ATOMIC_STORE_U1:
4426                                 ARM_STRB_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4427                                 break;
4428                         case OP_ATOMIC_STORE_I2:
4429                         case OP_ATOMIC_STORE_U2:
4430                                 ARM_STRH_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4431                                 break;
4432                         case OP_ATOMIC_STORE_I4:
4433                         case OP_ATOMIC_STORE_U4:
4434                                 ARM_STR_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4435                                 break;
4436                         case OP_ATOMIC_STORE_R4:
4437                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
4438                                 ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_destbasereg, ARMREG_LR);
4439                                 ARM_CVTD (code, vfp_scratch1, ins->sreg1);
4440                                 ARM_FSTS (code, vfp_scratch1, ARMREG_LR, 0);
4441                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
4442                                 break;
4443                         case OP_ATOMIC_STORE_R8:
4444                                 ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_destbasereg, ARMREG_LR);
4445                                 ARM_FSTD (code, ins->sreg1, ARMREG_LR, 0);
4446                                 break;
4447                         }
4448
4449                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4450                                 ARM_DMB (code, ARM_DMB_SY);
4451                         break;
4452                 }
4453                 /*case OP_BIGMUL:
4454                         ppc_mullw (code, ppc_r4, ins->sreg1, ins->sreg2);
4455                         ppc_mulhw (code, ppc_r3, ins->sreg1, ins->sreg2);
4456                         break;
4457                 case OP_BIGMUL_UN:
4458                         ppc_mullw (code, ppc_r4, ins->sreg1, ins->sreg2);
4459                         ppc_mulhwu (code, ppc_r3, ins->sreg1, ins->sreg2);
4460                         break;*/
4461                 case OP_STOREI1_MEMBASE_IMM:
4462                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_imm & 0xFF);
4463                         g_assert (arm_is_imm12 (ins->inst_offset));
4464                         ARM_STRB_IMM (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
4465                         break;
4466                 case OP_STOREI2_MEMBASE_IMM:
4467                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_imm & 0xFFFF);
4468                         g_assert (arm_is_imm8 (ins->inst_offset));
4469                         ARM_STRH_IMM (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
4470                         break;
4471                 case OP_STORE_MEMBASE_IMM:
4472                 case OP_STOREI4_MEMBASE_IMM:
4473                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_imm);
4474                         g_assert (arm_is_imm12 (ins->inst_offset));
4475                         ARM_STR_IMM (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
4476                         break;
4477                 case OP_STOREI1_MEMBASE_REG:
4478                         g_assert (arm_is_imm12 (ins->inst_offset));
4479                         ARM_STRB_IMM (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
4480                         break;
4481                 case OP_STOREI2_MEMBASE_REG:
4482                         g_assert (arm_is_imm8 (ins->inst_offset));
4483                         ARM_STRH_IMM (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
4484                         break;
4485                 case OP_STORE_MEMBASE_REG:
4486                 case OP_STOREI4_MEMBASE_REG:
4487                         /* this case is special, since it happens for spill code after lowering has been called */
4488                         if (arm_is_imm12 (ins->inst_offset)) {
4489                                 ARM_STR_IMM (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
4490                         } else {
4491                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4492                                 ARM_STR_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4493                         }
4494                         break;
4495                 case OP_STOREI1_MEMINDEX:
4496                         ARM_STRB_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ins->sreg2);
4497                         break;
4498                 case OP_STOREI2_MEMINDEX:
4499                         ARM_STRH_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ins->sreg2);
4500                         break;
4501                 case OP_STORE_MEMINDEX:
4502                 case OP_STOREI4_MEMINDEX:
4503                         ARM_STR_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ins->sreg2);
4504                         break;
4505                 case OP_LOADU4_MEM:
4506                         g_assert_not_reached ();
4507                         break;
4508                 case OP_LOAD_MEMINDEX:
4509                 case OP_LOADI4_MEMINDEX:
4510                 case OP_LOADU4_MEMINDEX:
4511                         ARM_LDR_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4512                         break;
4513                 case OP_LOADI1_MEMINDEX:
4514                         ARM_LDRSB_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4515                         break;
4516                 case OP_LOADU1_MEMINDEX:
4517                         ARM_LDRB_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4518                         break;
4519                 case OP_LOADI2_MEMINDEX:
4520                         ARM_LDRSH_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4521                         break;
4522                 case OP_LOADU2_MEMINDEX:
4523                         ARM_LDRH_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4524                         break;
4525                 case OP_LOAD_MEMBASE:
4526                 case OP_LOADI4_MEMBASE:
4527                 case OP_LOADU4_MEMBASE:
4528                         /* this case is special, since it happens for spill code after lowering has been called */
4529                         if (arm_is_imm12 (ins->inst_offset)) {
4530                                 ARM_LDR_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4531                         } else {
4532                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4533                                 ARM_LDR_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4534                         }
4535                         break;
4536                 case OP_LOADI1_MEMBASE:
4537                         g_assert (arm_is_imm8 (ins->inst_offset));
4538                         ARM_LDRSB_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4539                         break;
4540                 case OP_LOADU1_MEMBASE:
4541                         g_assert (arm_is_imm12 (ins->inst_offset));
4542                         ARM_LDRB_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4543                         break;
4544                 case OP_LOADU2_MEMBASE:
4545                         g_assert (arm_is_imm8 (ins->inst_offset));
4546                         ARM_LDRH_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4547                         break;
4548                 case OP_LOADI2_MEMBASE:
4549                         g_assert (arm_is_imm8 (ins->inst_offset));
4550                         ARM_LDRSH_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4551                         break;
4552                 case OP_ICONV_TO_I1:
4553                         ARM_SHL_IMM (code, ins->dreg, ins->sreg1, 24);
4554                         ARM_SAR_IMM (code, ins->dreg, ins->dreg, 24);
4555                         break;
4556                 case OP_ICONV_TO_I2:
4557                         ARM_SHL_IMM (code, ins->dreg, ins->sreg1, 16);
4558                         ARM_SAR_IMM (code, ins->dreg, ins->dreg, 16);
4559                         break;
4560                 case OP_ICONV_TO_U1:
4561                         ARM_AND_REG_IMM8 (code, ins->dreg, ins->sreg1, 0xff);
4562                         break;
4563                 case OP_ICONV_TO_U2:
4564                         ARM_SHL_IMM (code, ins->dreg, ins->sreg1, 16);
4565                         ARM_SHR_IMM (code, ins->dreg, ins->dreg, 16);
4566                         break;
4567                 case OP_COMPARE:
4568                 case OP_ICOMPARE:
4569                         ARM_CMP_REG_REG (code, ins->sreg1, ins->sreg2);
4570                         break;
4571                 case OP_COMPARE_IMM:
4572                 case OP_ICOMPARE_IMM:
4573                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4574                         g_assert (imm8 >= 0);
4575                         ARM_CMP_REG_IMM (code, ins->sreg1, imm8, rot_amount);
4576                         break;
4577                 case OP_BREAK:
4578                         /*
4579                          * gdb does not like encountering the hw breakpoint ins in the debugged code.
4580                          * So instead of emitting a trap, we emit a call a C function and place a
4581                          * breakpoint there.
4582                          */
4583                         //*(int*)code = 0xef9f0001;
4584                         //code += 4;
4585                         //ARM_DBRK (code);
4586                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
4587                                                                  (gpointer)"mono_break");
4588                         code = emit_call_seq (cfg, code);
4589                         break;
4590                 case OP_RELAXED_NOP:
4591                         ARM_NOP (code);
4592                         break;
4593                 case OP_NOP:
4594                 case OP_DUMMY_USE:
4595                 case OP_DUMMY_STORE:
4596                 case OP_DUMMY_ICONST:
4597                 case OP_DUMMY_R8CONST:
4598                 case OP_NOT_REACHED:
4599                 case OP_NOT_NULL:
4600                         break;
4601                 case OP_IL_SEQ_POINT:
4602                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4603                         break;
4604                 case OP_SEQ_POINT: {
4605                         int i;
4606                         MonoInst *info_var = cfg->arch.seq_point_info_var;
4607                         MonoInst *ss_trigger_page_var = cfg->arch.ss_trigger_page_var;
4608                         MonoInst *ss_read_var = cfg->arch.seq_point_read_var;
4609                         MonoInst *ss_method_var = cfg->arch.seq_point_ss_method_var;
4610                         MonoInst *bp_method_var = cfg->arch.seq_point_bp_method_var;
4611                         MonoInst *var;
4612                         int dreg = ARMREG_LR;
4613
4614                         if (cfg->soft_breakpoints) {
4615                                 g_assert (!cfg->compile_aot);
4616                         }
4617
4618                         /*
4619                          * For AOT, we use one got slot per method, which will point to a
4620                          * SeqPointInfo structure, containing all the information required
4621                          * by the code below.
4622                          */
4623                         if (cfg->compile_aot) {
4624                                 g_assert (info_var);
4625                                 g_assert (info_var->opcode == OP_REGOFFSET);
4626                                 g_assert (arm_is_imm12 (info_var->inst_offset));
4627                         }
4628
4629                         if (!cfg->soft_breakpoints) {
4630                                 /*
4631                                  * Read from the single stepping trigger page. This will cause a
4632                                  * SIGSEGV when single stepping is enabled.
4633                                  * We do this _before_ the breakpoint, so single stepping after
4634                                  * a breakpoint is hit will step to the next IL offset.
4635                                  */
4636                                 g_assert (((guint64)(gsize)ss_trigger_page >> 32) == 0);
4637                         }
4638
4639                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
4640                                 if (cfg->soft_breakpoints) {
4641                                         /* Load the address of the sequence point trigger variable. */
4642                                         var = ss_read_var;
4643                                         g_assert (var);
4644                                         g_assert (var->opcode == OP_REGOFFSET);
4645                                         g_assert (arm_is_imm12 (var->inst_offset));
4646                                         ARM_LDR_IMM (code, dreg, var->inst_basereg, var->inst_offset);
4647
4648                                         /* Read the value and check whether it is non-zero. */
4649                                         ARM_LDR_IMM (code, dreg, dreg, 0);
4650                                         ARM_CMP_REG_IMM (code, dreg, 0, 0);
4651
4652                                         /* Load the address of the sequence point method. */
4653                                         var = ss_method_var;
4654                                         g_assert (var);
4655                                         g_assert (var->opcode == OP_REGOFFSET);
4656                                         g_assert (arm_is_imm12 (var->inst_offset));
4657                                         ARM_LDR_IMM (code, dreg, var->inst_basereg, var->inst_offset);
4658
4659                                         /* Call it conditionally. */
4660                                         ARM_BLX_REG_COND (code, ARMCOND_NE, dreg);
4661                                 } else {
4662                                         if (cfg->compile_aot) {
4663                                                 /* Load the trigger page addr from the variable initialized in the prolog */
4664                                                 var = ss_trigger_page_var;
4665                                                 g_assert (var);
4666                                                 g_assert (var->opcode == OP_REGOFFSET);
4667                                                 g_assert (arm_is_imm12 (var->inst_offset));
4668                                                 ARM_LDR_IMM (code, dreg, var->inst_basereg, var->inst_offset);
4669                                         } else {
4670 #ifdef USE_JUMP_TABLES
4671                                                 gpointer *jte = mono_jumptable_add_entry ();
4672                                                 code = mono_arm_load_jumptable_entry (code, jte, dreg);
4673                                                 jte [0] = ss_trigger_page;
4674 #else
4675                                                 ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
4676                                                 ARM_B (code, 0);
4677                                                 *(int*)code = (int)ss_trigger_page;
4678                                                 code += 4;
4679 #endif
4680                                         }
4681                                         ARM_LDR_IMM (code, dreg, dreg, 0);
4682                                 }
4683                         }
4684
4685                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4686
4687                         if (cfg->soft_breakpoints) {
4688                                 /* Load the address of the breakpoint method into ip. */
4689                                 var = bp_method_var;
4690                                 g_assert (var);
4691                                 g_assert (var->opcode == OP_REGOFFSET);
4692                                 g_assert (arm_is_imm12 (var->inst_offset));
4693                                 ARM_LDR_IMM (code, dreg, var->inst_basereg, var->inst_offset);
4694
4695                                 /*
4696                                  * A placeholder for a possible breakpoint inserted by
4697                                  * mono_arch_set_breakpoint ().
4698                                  */
4699                                 ARM_NOP (code);
4700                         } else if (cfg->compile_aot) {
4701                                 guint32 offset = code - cfg->native_code;
4702                                 guint32 val;
4703
4704                                 ARM_LDR_IMM (code, dreg, info_var->inst_basereg, info_var->inst_offset);
4705                                 /* Add the offset */
4706                                 val = ((offset / 4) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
4707                                 /* Load the info->bp_addrs [offset], which is either 0 or the address of a trigger page */
4708                                 if (arm_is_imm12 ((int)val)) {
4709                                         ARM_LDR_IMM (code, dreg, dreg, val);
4710                                 } else {
4711                                         ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF), 0);
4712                                         if (val & 0xFF00)
4713                                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF00) >> 8, 24);
4714                                         if (val & 0xFF0000)
4715                                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF0000) >> 16, 16);
4716                                         g_assert (!(val & 0xFF000000));
4717
4718                                         ARM_LDR_IMM (code, dreg, dreg, 0);
4719                                 }
4720                                 /* What is faster, a branch or a load ? */
4721                                 ARM_CMP_REG_IMM (code, dreg, 0, 0);
4722                                 /* The breakpoint instruction */
4723                                 ARM_LDR_IMM_COND (code, dreg, dreg, 0, ARMCOND_NE);
4724                         } else {
4725                                 /*
4726                                  * A placeholder for a possible breakpoint inserted by
4727                                  * mono_arch_set_breakpoint ().
4728                                  */
4729                                 for (i = 0; i < 4; ++i)
4730                                         ARM_NOP (code);
4731                         }
4732                         break;
4733                 }
4734                 case OP_ADDCC:
4735                 case OP_IADDCC:
4736                         ARM_ADDS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4737                         break;
4738                 case OP_IADD:
4739                         ARM_ADD_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4740                         break;
4741                 case OP_ADC:
4742                 case OP_IADC:
4743                         ARM_ADCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4744                         break;
4745                 case OP_ADDCC_IMM:
4746                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4747                         g_assert (imm8 >= 0);
4748                         ARM_ADDS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4749                         break;
4750                 case OP_ADD_IMM:
4751                 case OP_IADD_IMM:
4752                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4753                         g_assert (imm8 >= 0);
4754                         ARM_ADD_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4755                         break;
4756                 case OP_ADC_IMM:
4757                 case OP_IADC_IMM:
4758                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4759                         g_assert (imm8 >= 0);
4760                         ARM_ADCS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4761                         break;
4762                 case OP_IADD_OVF:
4763                         ARM_ADD_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4764                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4765                         break;
4766                 case OP_IADD_OVF_UN:
4767                         ARM_ADD_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4768                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4769                         break;
4770                 case OP_ISUB_OVF:
4771                         ARM_SUB_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4772                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4773                         break;
4774                 case OP_ISUB_OVF_UN:
4775                         ARM_SUB_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4776                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_TRUE, PPC_BR_EQ, "OverflowException");
4777                         break;
4778                 case OP_ADD_OVF_CARRY:
4779                         ARM_ADCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4780                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4781                         break;
4782                 case OP_ADD_OVF_UN_CARRY:
4783                         ARM_ADCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4784                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4785                         break;
4786                 case OP_SUB_OVF_CARRY:
4787                         ARM_SBCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4788                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4789                         break;
4790                 case OP_SUB_OVF_UN_CARRY:
4791                         ARM_SBCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4792                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_TRUE, PPC_BR_EQ, "OverflowException");
4793                         break;
4794                 case OP_SUBCC:
4795                 case OP_ISUBCC:
4796                         ARM_SUBS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4797                         break;
4798                 case OP_SUBCC_IMM:
4799                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4800                         g_assert (imm8 >= 0);
4801                         ARM_SUBS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4802                         break;
4803                 case OP_ISUB:
4804                         ARM_SUB_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4805                         break;
4806                 case OP_SBB:
4807                 case OP_ISBB:
4808                         ARM_SBCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4809                         break;
4810                 case OP_SUB_IMM:
4811                 case OP_ISUB_IMM:
4812                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4813                         g_assert (imm8 >= 0);
4814                         ARM_SUB_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4815                         break;
4816                 case OP_SBB_IMM:
4817                 case OP_ISBB_IMM:
4818                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4819                         g_assert (imm8 >= 0);
4820                         ARM_SBCS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4821                         break;
4822                 case OP_ARM_RSBS_IMM:
4823                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4824                         g_assert (imm8 >= 0);
4825                         ARM_RSBS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4826                         break;
4827                 case OP_ARM_RSC_IMM:
4828                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4829                         g_assert (imm8 >= 0);
4830                         ARM_RSC_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4831                         break;
4832                 case OP_IAND:
4833                         ARM_AND_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4834                         break;
4835                 case OP_AND_IMM:
4836                 case OP_IAND_IMM:
4837                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4838                         g_assert (imm8 >= 0);
4839                         ARM_AND_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4840                         break;
4841                 case OP_IDIV:
4842                         g_assert (v7s_supported);
4843                         ARM_SDIV (code, ins->dreg, ins->sreg1, ins->sreg2);
4844                         break;
4845                 case OP_IDIV_UN:
4846                         g_assert (v7s_supported);
4847                         ARM_UDIV (code, ins->dreg, ins->sreg1, ins->sreg2);
4848                         break;
4849                 case OP_IREM:
4850                         g_assert (v7s_supported);
4851                         ARM_SDIV (code, ARMREG_LR, ins->sreg1, ins->sreg2);
4852                         ARM_MLS (code, ins->dreg, ARMREG_LR, ins->sreg2, ins->sreg1);
4853                         break;
4854                 case OP_IREM_UN:
4855                         g_assert (v7s_supported);
4856                         ARM_UDIV (code, ARMREG_LR, ins->sreg1, ins->sreg2);
4857                         ARM_MLS (code, ins->dreg, ARMREG_LR, ins->sreg2, ins->sreg1);
4858                         break;
4859                 case OP_DIV_IMM:
4860                 case OP_REM_IMM:
4861                         g_assert_not_reached ();
4862                 case OP_IOR:
4863                         ARM_ORR_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4864                         break;
4865                 case OP_OR_IMM:
4866                 case OP_IOR_IMM:
4867                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4868                         g_assert (imm8 >= 0);
4869                         ARM_ORR_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4870                         break;
4871                 case OP_IXOR:
4872                         ARM_EOR_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4873                         break;
4874                 case OP_XOR_IMM:
4875                 case OP_IXOR_IMM:
4876                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4877                         g_assert (imm8 >= 0);
4878                         ARM_EOR_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4879                         break;
4880                 case OP_ISHL:
4881                         ARM_SHL_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4882                         break;
4883                 case OP_SHL_IMM:
4884                 case OP_ISHL_IMM:
4885                         if (ins->inst_imm)
4886                                 ARM_SHL_IMM (code, ins->dreg, ins->sreg1, (ins->inst_imm & 0x1f));
4887                         else if (ins->dreg != ins->sreg1)
4888                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4889                         break;
4890                 case OP_ISHR:
4891                         ARM_SAR_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4892                         break;
4893                 case OP_SHR_IMM:
4894                 case OP_ISHR_IMM:
4895                         if (ins->inst_imm)
4896                                 ARM_SAR_IMM (code, ins->dreg, ins->sreg1, (ins->inst_imm & 0x1f));
4897                         else if (ins->dreg != ins->sreg1)
4898                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4899                         break;
4900                 case OP_SHR_UN_IMM:
4901                 case OP_ISHR_UN_IMM:
4902                         if (ins->inst_imm)
4903                                 ARM_SHR_IMM (code, ins->dreg, ins->sreg1, (ins->inst_imm & 0x1f));
4904                         else if (ins->dreg != ins->sreg1)
4905                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4906                         break;
4907                 case OP_ISHR_UN:
4908                         ARM_SHR_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4909                         break;
4910                 case OP_INOT:
4911                         ARM_MVN_REG_REG (code, ins->dreg, ins->sreg1);
4912                         break;
4913                 case OP_INEG:
4914                         ARM_RSB_REG_IMM8 (code, ins->dreg, ins->sreg1, 0);
4915                         break;
4916                 case OP_IMUL:
4917                         if (ins->dreg == ins->sreg2)
4918                                 ARM_MUL_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4919                         else
4920                                 ARM_MUL_REG_REG (code, ins->dreg, ins->sreg2, ins->sreg1);
4921                         break;
4922                 case OP_MUL_IMM:
4923                         g_assert_not_reached ();
4924                         break;
4925                 case OP_IMUL_OVF:
4926                         /* FIXME: handle ovf/ sreg2 != dreg */
4927                         ARM_MUL_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4928                         /* FIXME: MUL doesn't set the C/O flags on ARM */
4929                         break;
4930                 case OP_IMUL_OVF_UN:
4931                         /* FIXME: handle ovf/ sreg2 != dreg */
4932                         ARM_MUL_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4933                         /* FIXME: MUL doesn't set the C/O flags on ARM */
4934                         break;
4935                 case OP_ICONST:
4936                         code = mono_arm_emit_load_imm (code, ins->dreg, ins->inst_c0);
4937                         break;
4938                 case OP_AOTCONST:
4939                         /* Load the GOT offset */
4940                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4941                         ARM_LDR_IMM (code, ins->dreg, ARMREG_PC, 0);
4942                         ARM_B (code, 0);
4943                         *(gpointer*)code = NULL;
4944                         code += 4;
4945                         /* Load the value from the GOT */
4946                         ARM_LDR_REG_REG (code, ins->dreg, ARMREG_PC, ins->dreg);
4947                         break;
4948                 case OP_OBJC_GET_SELECTOR:
4949                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_OBJC_SELECTOR_REF, ins->inst_p0);
4950                         ARM_LDR_IMM (code, ins->dreg, ARMREG_PC, 0);
4951                         ARM_B (code, 0);
4952                         *(gpointer*)code = NULL;
4953                         code += 4;
4954                         ARM_LDR_REG_REG (code, ins->dreg, ARMREG_PC, ins->dreg);
4955                         break;
4956                 case OP_ICONV_TO_I4:
4957                 case OP_ICONV_TO_U4:
4958                 case OP_MOVE:
4959                         if (ins->dreg != ins->sreg1)
4960                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4961                         break;
4962                 case OP_SETLRET: {
4963                         int saved = ins->sreg2;
4964                         if (ins->sreg2 == ARM_LSW_REG) {
4965                                 ARM_MOV_REG_REG (code, ARMREG_LR, ins->sreg2);
4966                                 saved = ARMREG_LR;
4967                         }
4968                         if (ins->sreg1 != ARM_LSW_REG)
4969                                 ARM_MOV_REG_REG (code, ARM_LSW_REG, ins->sreg1);
4970                         if (saved != ARM_MSW_REG)
4971                                 ARM_MOV_REG_REG (code, ARM_MSW_REG, saved);
4972                         break;
4973                 }
4974                 case OP_FMOVE:
4975                         if (IS_VFP && ins->dreg != ins->sreg1)
4976                                 ARM_CPYD (code, ins->dreg, ins->sreg1);
4977                         break;
4978                 case OP_MOVE_F_TO_I4:
4979                         code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
4980                         ARM_CVTD (code, vfp_scratch1, ins->sreg1);
4981                         ARM_FMRS (code, ins->dreg, vfp_scratch1);
4982                         code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
4983                         break;
4984                 case OP_MOVE_I4_TO_F:
4985                         ARM_FMSR (code, ins->dreg, ins->sreg1);
4986                         ARM_CVTS (code, ins->dreg, ins->dreg);
4987                         break;
4988                 case OP_FCONV_TO_R4:
4989                         if (IS_VFP) {
4990                                 if (cfg->r4fp) {
4991                                         ARM_CVTD (code, ins->dreg, ins->sreg1);
4992                                 } else {
4993                                         ARM_CVTD (code, ins->dreg, ins->sreg1);
4994                                         ARM_CVTS (code, ins->dreg, ins->dreg);
4995                                 }
4996                         }
4997                         break;
4998                 case OP_JMP:
4999                         /*
5000                          * Keep in sync with mono_arch_emit_epilog
5001                          */
5002                         g_assert (!cfg->method->save_lmf);
5003
5004                         code = emit_load_volatile_arguments (cfg, code);
5005
5006                         code = emit_big_add (code, ARMREG_SP, cfg->frame_reg, cfg->stack_usage);
5007                         if (iphone_abi) {
5008                                 if (cfg->used_int_regs)
5009                                         ARM_POP (code, cfg->used_int_regs);
5010                                 ARM_POP (code, (1 << ARMREG_R7) | (1 << ARMREG_LR));
5011                         } else {
5012                                 ARM_POP (code, cfg->used_int_regs | (1 << ARMREG_LR));
5013                         }
5014                         mono_add_patch_info (cfg, (guint8*) code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, ins->inst_p0);
5015                         if (cfg->compile_aot) {
5016                                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
5017                                 ARM_B (code, 0);
5018                                 *(gpointer*)code = NULL;
5019                                 code += 4;
5020                                 ARM_LDR_REG_REG (code, ARMREG_PC, ARMREG_PC, ARMREG_IP);
5021                         } else {
5022                                 code = mono_arm_patchable_b (code, ARMCOND_AL);
5023                         }
5024                         break;
5025                 case OP_TAILCALL: {
5026                         MonoCallInst *call = (MonoCallInst*)ins;
5027
5028                         /*
5029                          * The stack looks like the following:
5030                          * <caller argument area>
5031                          * <saved regs etc>
5032                          * <rest of frame>
5033                          * <callee argument area>
5034                          * Need to copy the arguments from the callee argument area to
5035                          * the caller argument area, and pop the frame.
5036                          */
5037                         if (call->stack_usage) {
5038                                 int i, prev_sp_offset = 0;
5039
5040                                 /* Compute size of saved registers restored below */
5041                                 if (iphone_abi)
5042                                         prev_sp_offset = 2 * 4;
5043                                 else
5044                                         prev_sp_offset = 1 * 4;
5045                                 for (i = 0; i < 16; ++i) {
5046                                         if (cfg->used_int_regs & (1 << i))
5047                                                 prev_sp_offset += 4;
5048                                 }
5049
5050                                 code = emit_big_add (code, ARMREG_IP, cfg->frame_reg, cfg->stack_usage + prev_sp_offset);
5051
5052                                 /* Copy arguments on the stack to our argument area */
5053                                 for (i = 0; i < call->stack_usage; i += sizeof (mgreg_t)) {
5054                                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, i);
5055                                         ARM_STR_IMM (code, ARMREG_LR, ARMREG_IP, i);
5056                                 }
5057                         }
5058
5059                         /*
5060                          * Keep in sync with mono_arch_emit_epilog
5061                          */
5062                         g_assert (!cfg->method->save_lmf);
5063
5064                         code = emit_big_add (code, ARMREG_SP, cfg->frame_reg, cfg->stack_usage);
5065                         if (iphone_abi) {
5066                                 if (cfg->used_int_regs)
5067                                         ARM_POP (code, cfg->used_int_regs);
5068                                 ARM_POP (code, (1 << ARMREG_R7) | (1 << ARMREG_LR));
5069                         } else {
5070                                 ARM_POP (code, cfg->used_int_regs | (1 << ARMREG_LR));
5071                         }
5072
5073                         mono_add_patch_info (cfg, (guint8*) code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method);
5074                         if (cfg->compile_aot) {
5075                                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
5076                                 ARM_B (code, 0);
5077                                 *(gpointer*)code = NULL;
5078                                 code += 4;
5079                                 ARM_LDR_REG_REG (code, ARMREG_PC, ARMREG_PC, ARMREG_IP);
5080                         } else {
5081                                 code = mono_arm_patchable_b (code, ARMCOND_AL);
5082                         }
5083                         break;
5084                 }
5085                 case OP_CHECK_THIS:
5086                         /* ensure ins->sreg1 is not NULL */
5087                         ARM_LDRB_IMM (code, ARMREG_LR, ins->sreg1, 0);
5088                         break;
5089                 case OP_ARGLIST: {
5090                         g_assert (cfg->sig_cookie < 128);
5091                         ARM_LDR_IMM (code, ARMREG_IP, cfg->frame_reg, cfg->sig_cookie);
5092                         ARM_STR_IMM (code, ARMREG_IP, ins->sreg1, 0);
5093                         break;
5094                 }
5095                 case OP_FCALL:
5096                 case OP_RCALL:
5097                 case OP_LCALL:
5098                 case OP_VCALL:
5099                 case OP_VCALL2:
5100                 case OP_VOIDCALL:
5101                 case OP_CALL:
5102                         call = (MonoCallInst*)ins;
5103
5104                         if (IS_HARD_FLOAT)
5105                                 code = emit_float_args (cfg, call, code, &max_len, &offset);
5106
5107                         if (ins->flags & MONO_INST_HAS_METHOD)
5108                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_METHOD, call->method);
5109                         else
5110                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_ABS, call->fptr);
5111                         code = emit_call_seq (cfg, code);
5112                         ins->flags |= MONO_INST_GC_CALLSITE;
5113                         ins->backend.pc_offset = code - cfg->native_code;
5114                         code = emit_move_return_value (cfg, ins, code);
5115                         break;
5116                 case OP_FCALL_REG:
5117                 case OP_RCALL_REG:
5118                 case OP_LCALL_REG:
5119                 case OP_VCALL_REG:
5120                 case OP_VCALL2_REG:
5121                 case OP_VOIDCALL_REG:
5122                 case OP_CALL_REG:
5123                         if (IS_HARD_FLOAT)
5124                                 code = emit_float_args (cfg, (MonoCallInst *)ins, code, &max_len, &offset);
5125
5126                         code = emit_call_reg (code, ins->sreg1);
5127                         ins->flags |= MONO_INST_GC_CALLSITE;
5128                         ins->backend.pc_offset = code - cfg->native_code;
5129                         code = emit_move_return_value (cfg, ins, code);
5130                         break;
5131                 case OP_FCALL_MEMBASE:
5132                 case OP_RCALL_MEMBASE:
5133                 case OP_LCALL_MEMBASE:
5134                 case OP_VCALL_MEMBASE:
5135                 case OP_VCALL2_MEMBASE:
5136                 case OP_VOIDCALL_MEMBASE:
5137                 case OP_CALL_MEMBASE: {
5138                         g_assert (ins->sreg1 != ARMREG_LR);
5139                         call = (MonoCallInst*)ins;
5140
5141                         if (IS_HARD_FLOAT)
5142                                 code = emit_float_args (cfg, call, code, &max_len, &offset);
5143                         if (!arm_is_imm12 (ins->inst_offset))
5144                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, ins->inst_offset);
5145                         ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
5146                         if (!arm_is_imm12 (ins->inst_offset))
5147                                 ARM_LDR_REG_REG (code, ARMREG_PC, ins->sreg1, ARMREG_IP);
5148                         else
5149                                 ARM_LDR_IMM (code, ARMREG_PC, ins->sreg1, ins->inst_offset);
5150                         ins->flags |= MONO_INST_GC_CALLSITE;
5151                         ins->backend.pc_offset = code - cfg->native_code;
5152                         code = emit_move_return_value (cfg, ins, code);
5153                         break;
5154                 }
5155                 case OP_LOCALLOC: {
5156                         /* round the size to 8 bytes */
5157                         ARM_ADD_REG_IMM8 (code, ins->dreg, ins->sreg1, 7);
5158                         ARM_BIC_REG_IMM8 (code, ins->dreg, ins->dreg, 7);
5159                         ARM_SUB_REG_REG (code, ARMREG_SP, ARMREG_SP, ins->dreg);
5160                         /* memzero the area: dreg holds the size, sp is the pointer */
5161                         if (ins->flags & MONO_INST_INIT) {
5162                                 guint8 *start_loop, *branch_to_cond;
5163                                 ARM_MOV_REG_IMM8 (code, ARMREG_LR, 0);
5164                                 branch_to_cond = code;
5165                                 ARM_B (code, 0);
5166                                 start_loop = code;
5167                                 ARM_STR_REG_REG (code, ARMREG_LR, ARMREG_SP, ins->dreg);
5168                                 arm_patch (branch_to_cond, code);
5169                                 /* decrement by 4 and set flags */
5170                                 ARM_SUBS_REG_IMM8 (code, ins->dreg, ins->dreg, sizeof (mgreg_t));
5171                                 ARM_B_COND (code, ARMCOND_GE, 0);
5172                                 arm_patch (code - 4, start_loop);
5173                         }
5174                         ARM_MOV_REG_REG (code, ins->dreg, ARMREG_SP);
5175                         if (cfg->param_area)
5176                                 code = emit_sub_imm (code, ARMREG_SP, ARMREG_SP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
5177                         break;
5178                 }
5179                 case OP_DYN_CALL: {
5180                         int i;
5181                         MonoInst *var = cfg->dyn_call_var;
5182
5183                         g_assert (var->opcode == OP_REGOFFSET);
5184                         g_assert (arm_is_imm12 (var->inst_offset));
5185
5186                         /* lr = args buffer filled by mono_arch_get_dyn_call_args () */
5187                         ARM_MOV_REG_REG( code, ARMREG_LR, ins->sreg1);
5188                         /* ip = ftn */
5189                         ARM_MOV_REG_REG( code, ARMREG_IP, ins->sreg2);
5190
5191                         /* Save args buffer */
5192                         ARM_STR_IMM (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
5193
5194                         /* Set stack slots using R0 as scratch reg */
5195                         /* MONO_ARCH_DYN_CALL_PARAM_AREA gives the size of stack space available */
5196                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
5197                                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_LR, (PARAM_REGS + i) * sizeof (mgreg_t));
5198                                 ARM_STR_IMM (code, ARMREG_R0, ARMREG_SP, i * sizeof (mgreg_t));
5199                         }
5200
5201                         /* Set argument registers */
5202                         for (i = 0; i < PARAM_REGS; ++i)
5203                                 ARM_LDR_IMM (code, i, ARMREG_LR, i * sizeof (mgreg_t));
5204
5205                         /* Make the call */
5206                         ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
5207                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
5208
5209                         /* Save result */
5210                         ARM_LDR_IMM (code, ARMREG_IP, var->inst_basereg, var->inst_offset);
5211                         ARM_STR_IMM (code, ARMREG_R0, ARMREG_IP, MONO_STRUCT_OFFSET (DynCallArgs, res));
5212                         ARM_STR_IMM (code, ARMREG_R1, ARMREG_IP, MONO_STRUCT_OFFSET (DynCallArgs, res2));
5213                         break;
5214                 }
5215                 case OP_THROW: {
5216                         if (ins->sreg1 != ARMREG_R0)
5217                                 ARM_MOV_REG_REG (code, ARMREG_R0, ins->sreg1);
5218                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
5219                                              (gpointer)"mono_arch_throw_exception");
5220                         code = emit_call_seq (cfg, code);
5221                         break;
5222                 }
5223                 case OP_RETHROW: {
5224                         if (ins->sreg1 != ARMREG_R0)
5225                                 ARM_MOV_REG_REG (code, ARMREG_R0, ins->sreg1);
5226                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
5227                                              (gpointer)"mono_arch_rethrow_exception");
5228                         code = emit_call_seq (cfg, code);
5229                         break;
5230                 }
5231                 case OP_START_HANDLER: {
5232                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5233                         int i, rot_amount;
5234
5235                         /* Reserve a param area, see filter-stack.exe */
5236                         if (cfg->param_area) {
5237                                 if ((i = mono_arm_is_rotated_imm8 (cfg->param_area, &rot_amount)) >= 0) {
5238                                         ARM_SUB_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
5239                                 } else {
5240                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, cfg->param_area);
5241                                         ARM_SUB_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
5242                                 }
5243                         }
5244
5245                         if (arm_is_imm12 (spvar->inst_offset)) {
5246                                 ARM_STR_IMM (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
5247                         } else {
5248                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, spvar->inst_offset);
5249                                 ARM_STR_REG_REG (code, ARMREG_LR, spvar->inst_basereg, ARMREG_IP);
5250                         }
5251                         break;
5252                 }
5253                 case OP_ENDFILTER: {
5254                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5255                         int i, rot_amount;
5256
5257                         /* Free the param area */
5258                         if (cfg->param_area) {
5259                                 if ((i = mono_arm_is_rotated_imm8 (cfg->param_area, &rot_amount)) >= 0) {
5260                                         ARM_ADD_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
5261                                 } else {
5262                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, cfg->param_area);
5263                                         ARM_ADD_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
5264                                 }
5265                         }
5266
5267                         if (ins->sreg1 != ARMREG_R0)
5268                                 ARM_MOV_REG_REG (code, ARMREG_R0, ins->sreg1);
5269                         if (arm_is_imm12 (spvar->inst_offset)) {
5270                                 ARM_LDR_IMM (code, ARMREG_IP, spvar->inst_basereg, spvar->inst_offset);
5271                         } else {
5272                                 g_assert (ARMREG_IP != spvar->inst_basereg);
5273                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, spvar->inst_offset);
5274                                 ARM_LDR_REG_REG (code, ARMREG_IP, spvar->inst_basereg, ARMREG_IP);
5275                         }
5276                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
5277                         break;
5278                 }
5279                 case OP_ENDFINALLY: {
5280                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5281                         int i, rot_amount;
5282
5283                         /* Free the param area */
5284                         if (cfg->param_area) {
5285                                 if ((i = mono_arm_is_rotated_imm8 (cfg->param_area, &rot_amount)) >= 0) {
5286                                         ARM_ADD_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
5287                                 } else {
5288                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, cfg->param_area);
5289                                         ARM_ADD_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
5290                                 }
5291                         }
5292
5293                         if (arm_is_imm12 (spvar->inst_offset)) {
5294                                 ARM_LDR_IMM (code, ARMREG_IP, spvar->inst_basereg, spvar->inst_offset);
5295                         } else {
5296                                 g_assert (ARMREG_IP != spvar->inst_basereg);
5297                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, spvar->inst_offset);
5298                                 ARM_LDR_REG_REG (code, ARMREG_IP, spvar->inst_basereg, ARMREG_IP);
5299                         }
5300                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
5301                         break;
5302                 }
5303                 case OP_CALL_HANDLER:
5304                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
5305                         code = mono_arm_patchable_bl (code, ARMCOND_AL);
5306                         cfg->thunk_area += THUNK_SIZE;
5307                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
5308                         break;
5309                 case OP_GET_EX_OBJ:
5310                         if (ins->dreg != ARMREG_R0)
5311                                 ARM_MOV_REG_REG (code, ins->dreg, ARMREG_R0);
5312                         break;
5313
5314                 case OP_LABEL:
5315                         ins->inst_c0 = code - cfg->native_code;
5316                         break;
5317                 case OP_BR:
5318                         /*if (ins->inst_target_bb->native_offset) {
5319                                 ARM_B (code, 0);
5320                                 //x86_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
5321                         } else*/ {
5322                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
5323                                 code = mono_arm_patchable_b (code, ARMCOND_AL);
5324                         }
5325                         break;
5326                 case OP_BR_REG:
5327                         ARM_MOV_REG_REG (code, ARMREG_PC, ins->sreg1);
5328                         break;
5329                 case OP_SWITCH:
5330                         /*
5331                          * In the normal case we have:
5332                          *      ldr pc, [pc, ins->sreg1 << 2]
5333                          *      nop
5334                          * If aot, we have:
5335                          *      ldr lr, [pc, ins->sreg1 << 2]
5336                          *      add pc, pc, lr
5337                          * After follows the data.
5338                          * FIXME: add aot support.
5339                          */
5340                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_SWITCH, ins->inst_p0);
5341 #ifdef USE_JUMP_TABLES
5342                         {
5343                                 gpointer *jte = mono_jumptable_add_entries (GPOINTER_TO_INT (ins->klass));
5344                                 code = mono_arm_load_jumptable_entry_addr (code, jte, ARMREG_IP);
5345                                 ARM_LDR_REG_REG_SHIFT (code, ARMREG_PC, ARMREG_IP, ins->sreg1, ARMSHIFT_LSL, 2);
5346                         }
5347 #else
5348
5349                         max_len += 4 * GPOINTER_TO_INT (ins->klass);
5350                         if (offset + max_len > (cfg->code_size - 16)) {
5351                                 cfg->code_size += max_len;
5352                                 cfg->code_size *= 2;
5353                                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
5354                                 code = cfg->native_code + offset;
5355                         }
5356                         ARM_LDR_REG_REG_SHIFT (code, ARMREG_PC, ARMREG_PC, ins->sreg1, ARMSHIFT_LSL, 2);
5357                         ARM_NOP (code);
5358                         code += 4 * GPOINTER_TO_INT (ins->klass);
5359 #endif
5360                         break;
5361                 case OP_CEQ:
5362                 case OP_ICEQ:
5363                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_NE);
5364                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_EQ);
5365                         break;
5366                 case OP_CLT:
5367                 case OP_ICLT:
5368                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5369                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_LT);
5370                         break;
5371                 case OP_CLT_UN:
5372                 case OP_ICLT_UN:
5373                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5374                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_LO);
5375                         break;
5376                 case OP_CGT:
5377                 case OP_ICGT:
5378                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5379                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_GT);
5380                         break;
5381                 case OP_CGT_UN:
5382                 case OP_ICGT_UN:
5383                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5384                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_HI);
5385                         break;
5386                 case OP_ICNEQ:
5387                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_NE);
5388                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_EQ);
5389                         break;
5390                 case OP_ICGE:
5391                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5392                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_LT);
5393                         break;
5394                 case OP_ICLE:
5395                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5396                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_GT);
5397                         break;
5398                 case OP_ICGE_UN:
5399                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5400                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_LO);
5401                         break;
5402                 case OP_ICLE_UN:
5403                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5404                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_HI);
5405                         break;
5406                 case OP_COND_EXC_EQ:
5407                 case OP_COND_EXC_NE_UN:
5408                 case OP_COND_EXC_LT:
5409                 case OP_COND_EXC_LT_UN:
5410                 case OP_COND_EXC_GT:
5411                 case OP_COND_EXC_GT_UN:
5412                 case OP_COND_EXC_GE:
5413                 case OP_COND_EXC_GE_UN:
5414                 case OP_COND_EXC_LE:
5415                 case OP_COND_EXC_LE_UN:
5416                         EMIT_COND_SYSTEM_EXCEPTION (ins->opcode - OP_COND_EXC_EQ, ins->inst_p1);
5417                         break;
5418                 case OP_COND_EXC_IEQ:
5419                 case OP_COND_EXC_INE_UN:
5420                 case OP_COND_EXC_ILT:
5421                 case OP_COND_EXC_ILT_UN:
5422                 case OP_COND_EXC_IGT:
5423                 case OP_COND_EXC_IGT_UN:
5424                 case OP_COND_EXC_IGE:
5425                 case OP_COND_EXC_IGE_UN:
5426                 case OP_COND_EXC_ILE:
5427                 case OP_COND_EXC_ILE_UN:
5428                         EMIT_COND_SYSTEM_EXCEPTION (ins->opcode - OP_COND_EXC_IEQ, ins->inst_p1);
5429                         break;
5430                 case OP_COND_EXC_C:
5431                 case OP_COND_EXC_IC:
5432                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_CS, ins->inst_p1);
5433                         break;
5434                 case OP_COND_EXC_OV:
5435                 case OP_COND_EXC_IOV:
5436                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_VS, ins->inst_p1);
5437                         break;
5438                 case OP_COND_EXC_NC:
5439                 case OP_COND_EXC_INC:
5440                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_CC, ins->inst_p1);
5441                         break;
5442                 case OP_COND_EXC_NO:
5443                 case OP_COND_EXC_INO:
5444                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_VC, ins->inst_p1);
5445                         break;
5446                 case OP_IBEQ:
5447                 case OP_IBNE_UN:
5448                 case OP_IBLT:
5449                 case OP_IBLT_UN:
5450                 case OP_IBGT:
5451                 case OP_IBGT_UN:
5452                 case OP_IBGE:
5453                 case OP_IBGE_UN:
5454                 case OP_IBLE:
5455                 case OP_IBLE_UN:
5456                         EMIT_COND_BRANCH (ins, ins->opcode - OP_IBEQ);
5457                         break;
5458
5459                 /* floating point opcodes */
5460                 case OP_R8CONST:
5461                         if (cfg->compile_aot) {
5462                                 ARM_FLDD (code, ins->dreg, ARMREG_PC, 0);
5463                                 ARM_B (code, 1);
5464                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[0];
5465                                 code += 4;
5466                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[1];
5467                                 code += 4;
5468                         } else {
5469                                 /* FIXME: we can optimize the imm load by dealing with part of
5470                                  * the displacement in LDFD (aligning to 512).
5471                                  */
5472                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, (guint32)ins->inst_p0);
5473                                 ARM_FLDD (code, ins->dreg, ARMREG_LR, 0);
5474                         }
5475                         break;
5476                 case OP_R4CONST:
5477                         if (cfg->compile_aot) {
5478                                 ARM_FLDS (code, ins->dreg, ARMREG_PC, 0);
5479                                 ARM_B (code, 0);
5480                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[0];
5481                                 code += 4;
5482                                 if (!cfg->r4fp)
5483                                         ARM_CVTS (code, ins->dreg, ins->dreg);
5484                         } else {
5485                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, (guint32)ins->inst_p0);
5486                                 ARM_FLDS (code, ins->dreg, ARMREG_LR, 0);
5487                                 if (!cfg->r4fp)
5488                                         ARM_CVTS (code, ins->dreg, ins->dreg);
5489                         }
5490                         break;
5491                 case OP_STORER8_MEMBASE_REG:
5492                         /* This is generated by the local regalloc pass which runs after the lowering pass */
5493                         if (!arm_is_fpimm8 (ins->inst_offset)) {
5494                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
5495                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->inst_destbasereg);
5496                                 ARM_FSTD (code, ins->sreg1, ARMREG_LR, 0);
5497                         } else {
5498                                 ARM_FSTD (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
5499                         }
5500                         break;
5501                 case OP_LOADR8_MEMBASE:
5502                         /* This is generated by the local regalloc pass which runs after the lowering pass */
5503                         if (!arm_is_fpimm8 (ins->inst_offset)) {
5504                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
5505                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->inst_basereg);
5506                                 ARM_FLDD (code, ins->dreg, ARMREG_LR, 0);
5507                         } else {
5508                                 ARM_FLDD (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5509                         }
5510                         break;
5511                 case OP_STORER4_MEMBASE_REG:
5512                         g_assert (arm_is_fpimm8 (ins->inst_offset));
5513                         if (cfg->r4fp) {
5514                                 ARM_FSTS (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
5515                         } else {
5516                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5517                                 ARM_CVTD (code, vfp_scratch1, ins->sreg1);
5518                                 ARM_FSTS (code, vfp_scratch1, ins->inst_destbasereg, ins->inst_offset);
5519                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5520                         }
5521                         break;
5522                 case OP_LOADR4_MEMBASE:
5523                         if (cfg->r4fp) {
5524                                 ARM_FLDS (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5525                         } else {
5526                                 g_assert (arm_is_fpimm8 (ins->inst_offset));
5527                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5528                                 ARM_FLDS (code, vfp_scratch1, ins->inst_basereg, ins->inst_offset);
5529                                 ARM_CVTS (code, ins->dreg, vfp_scratch1);
5530                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5531                         }
5532                         break;
5533                 case OP_ICONV_TO_R_UN: {
5534                         g_assert_not_reached ();
5535                         break;
5536                 }
5537                 case OP_ICONV_TO_R4:
5538                         if (cfg->r4fp) {
5539                                 ARM_FMSR (code, ins->dreg, ins->sreg1);
5540                                 ARM_FSITOS (code, ins->dreg, ins->dreg);
5541                         } else {
5542                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5543                                 ARM_FMSR (code, vfp_scratch1, ins->sreg1);
5544                                 ARM_FSITOS (code, vfp_scratch1, vfp_scratch1);
5545                                 ARM_CVTS (code, ins->dreg, vfp_scratch1);
5546                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5547                         }
5548                         break;
5549                 case OP_ICONV_TO_R8:
5550                         code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5551                         ARM_FMSR (code, vfp_scratch1, ins->sreg1);
5552                         ARM_FSITOD (code, ins->dreg, vfp_scratch1);
5553                         code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5554                         break;
5555
5556                 case OP_SETFRET: {
5557                         MonoType *sig_ret = mini_type_get_underlying_type (NULL, mono_method_signature (cfg->method)->ret);
5558                         if (sig_ret->type == MONO_TYPE_R4) {
5559                                 if (cfg->r4fp) {
5560                                         g_assert (!IS_HARD_FLOAT);
5561                                         ARM_FMRS (code, ARMREG_R0, ins->sreg1);
5562                                 } else {
5563                                         ARM_CVTD (code, ARM_VFP_F0, ins->sreg1);
5564
5565                                         if (!IS_HARD_FLOAT)
5566                                                 ARM_FMRS (code, ARMREG_R0, ARM_VFP_F0);
5567                                 }
5568                         } else {
5569                                 if (IS_HARD_FLOAT)
5570                                         ARM_CPYD (code, ARM_VFP_D0, ins->sreg1);
5571                                 else
5572                                         ARM_FMRRD (code, ARMREG_R0, ARMREG_R1, ins->sreg1);
5573                         }
5574                         break;
5575                 }
5576                 case OP_FCONV_TO_I1:
5577                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, TRUE);
5578                         break;
5579                 case OP_FCONV_TO_U1:
5580                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, FALSE);
5581                         break;
5582                 case OP_FCONV_TO_I2:
5583                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, TRUE);
5584                         break;
5585                 case OP_FCONV_TO_U2:
5586                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, FALSE);
5587                         break;
5588                 case OP_FCONV_TO_I4:
5589                 case OP_FCONV_TO_I:
5590                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, TRUE);
5591                         break;
5592                 case OP_FCONV_TO_U4:
5593                 case OP_FCONV_TO_U:
5594                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, FALSE);
5595                         break;
5596                 case OP_FCONV_TO_I8:
5597                 case OP_FCONV_TO_U8:
5598                         g_assert_not_reached ();
5599                         /* Implemented as helper calls */
5600                         break;
5601                 case OP_LCONV_TO_R_UN:
5602                         g_assert_not_reached ();
5603                         /* Implemented as helper calls */
5604                         break;
5605                 case OP_LCONV_TO_OVF_I4_2: {
5606                         guint8 *high_bit_not_set, *valid_negative, *invalid_negative, *valid_positive;
5607                         /*
5608                          * Valid ints: 0xffffffff:8000000 to 00000000:0x7f000000
5609                          */
5610
5611                         ARM_CMP_REG_IMM8 (code, ins->sreg1, 0);
5612                         high_bit_not_set = code;
5613                         ARM_B_COND (code, ARMCOND_GE, 0); /*branch if bit 31 of the lower part is not set*/
5614
5615                         ARM_CMN_REG_IMM8 (code, ins->sreg2, 1); /*This have the same effect as CMP reg, 0xFFFFFFFF */
5616                         valid_negative = code;
5617                         ARM_B_COND (code, ARMCOND_EQ, 0); /*branch if upper part == 0xFFFFFFFF (lower part has bit 31 set) */
5618                         invalid_negative = code;
5619                         ARM_B_COND (code, ARMCOND_AL, 0);
5620
5621                         arm_patch (high_bit_not_set, code);
5622
5623                         ARM_CMP_REG_IMM8 (code, ins->sreg2, 0);
5624                         valid_positive = code;
5625                         ARM_B_COND (code, ARMCOND_EQ, 0); /*branch if upper part == 0 (lower part has bit 31 clear)*/
5626
5627                         arm_patch (invalid_negative, code);
5628                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_AL, "OverflowException");
5629
5630                         arm_patch (valid_negative, code);
5631                         arm_patch (valid_positive, code);
5632
5633                         if (ins->dreg != ins->sreg1)
5634                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
5635                         break;
5636                 }
5637                 case OP_FADD:
5638                         ARM_VFP_ADDD (code, ins->dreg, ins->sreg1, ins->sreg2);
5639                         break;
5640                 case OP_FSUB:
5641                         ARM_VFP_SUBD (code, ins->dreg, ins->sreg1, ins->sreg2);
5642                         break;
5643                 case OP_FMUL:
5644                         ARM_VFP_MULD (code, ins->dreg, ins->sreg1, ins->sreg2);
5645                         break;
5646                 case OP_FDIV:
5647                         ARM_VFP_DIVD (code, ins->dreg, ins->sreg1, ins->sreg2);
5648                         break;
5649                 case OP_FNEG:
5650                         ARM_NEGD (code, ins->dreg, ins->sreg1);
5651                         break;
5652                 case OP_FREM:
5653                         /* emulated */
5654                         g_assert_not_reached ();
5655                         break;
5656                 case OP_FCOMPARE:
5657                         if (IS_VFP) {
5658                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5659                                 ARM_FMSTAT (code);
5660                         }
5661                         break;
5662                 case OP_RCOMPARE:
5663                         g_assert (IS_VFP);
5664                         ARM_CMPS (code, ins->sreg1, ins->sreg2);
5665                         ARM_FMSTAT (code);
5666                         break;
5667                 case OP_FCEQ:
5668                         if (IS_VFP) {
5669                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5670                                 ARM_FMSTAT (code);
5671                         }
5672                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_NE);
5673                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_EQ);
5674                         break;
5675                 case OP_FCLT:
5676                         if (IS_VFP) {
5677                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5678                                 ARM_FMSTAT (code);
5679                         }
5680                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5681                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5682                         break;
5683                 case OP_FCLT_UN:
5684                         if (IS_VFP) {
5685                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5686                                 ARM_FMSTAT (code);
5687                         }
5688                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5689                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5690                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5691                         break;
5692                 case OP_FCGT:
5693                         if (IS_VFP) {
5694                                 ARM_CMPD (code, ins->sreg2, ins->sreg1);
5695                                 ARM_FMSTAT (code);
5696                         }
5697                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5698                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5699                         break;
5700                 case OP_FCGT_UN:
5701                         if (IS_VFP) {
5702                                 ARM_CMPD (code, ins->sreg2, ins->sreg1);
5703                                 ARM_FMSTAT (code);
5704                         }
5705                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5706                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5707                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5708                         break;
5709                 case OP_FCNEQ:
5710                         if (IS_VFP) {
5711                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5712                                 ARM_FMSTAT (code);
5713                         }
5714                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_NE);
5715                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_EQ);
5716                         break;
5717                 case OP_FCGE:
5718                         if (IS_VFP) {
5719                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5720                                 ARM_FMSTAT (code);
5721                         }
5722                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5723                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5724                         break;
5725                 case OP_FCLE:
5726                         if (IS_VFP) {
5727                                 ARM_CMPD (code, ins->sreg2, ins->sreg1);
5728                                 ARM_FMSTAT (code);
5729                         }
5730                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5731                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5732                         break;
5733
5734                 /* ARM FPA flags table:
5735                  * N        Less than               ARMCOND_MI
5736                  * Z        Equal                   ARMCOND_EQ
5737                  * C        Greater Than or Equal   ARMCOND_CS
5738                  * V        Unordered               ARMCOND_VS
5739                  */
5740                 case OP_FBEQ:
5741                         EMIT_COND_BRANCH (ins, OP_IBEQ - OP_IBEQ);
5742                         break;
5743                 case OP_FBNE_UN:
5744                         EMIT_COND_BRANCH (ins, OP_IBNE_UN - OP_IBEQ);
5745                         break;
5746                 case OP_FBLT:
5747                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_MI); /* N set */
5748                         break;
5749                 case OP_FBLT_UN:
5750                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_VS); /* V set */
5751                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_MI); /* N set */
5752                         break;
5753                 case OP_FBGT:
5754                 case OP_FBGT_UN:
5755                 case OP_FBLE:
5756                 case OP_FBLE_UN:
5757                         g_assert_not_reached ();
5758                         break;
5759                 case OP_FBGE:
5760                         if (IS_VFP) {
5761                                 EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_GE);
5762                         } else {
5763                                 /* FPA requires EQ even thou the docs suggests that just CS is enough */
5764                                 EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_EQ);
5765                                 EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_CS);
5766                         }
5767                         break;
5768                 case OP_FBGE_UN:
5769                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_VS); /* V set */
5770                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_GE);
5771                         break;
5772
5773                 case OP_CKFINITE: {
5774                         if (IS_VFP) {
5775                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5776                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch2);
5777
5778 #ifdef USE_JUMP_TABLES
5779                                 {
5780                                         gpointer *jte = mono_jumptable_add_entries (2);
5781                                         jte [0] = GUINT_TO_POINTER (0xffffffff);
5782                                         jte [1] = GUINT_TO_POINTER (0x7fefffff);
5783                                         code = mono_arm_load_jumptable_entry_addr (code, jte, ARMREG_IP);
5784                                         ARM_FLDD (code, vfp_scratch1, ARMREG_IP, 0);
5785                                 }
5786 #else
5787                                 ARM_ABSD (code, vfp_scratch2, ins->sreg1);
5788                                 ARM_FLDD (code, vfp_scratch1, ARMREG_PC, 0);
5789                                 ARM_B (code, 1);
5790                                 *(guint32*)code = 0xffffffff;
5791                                 code += 4;
5792                                 *(guint32*)code = 0x7fefffff;
5793                                 code += 4;
5794 #endif
5795                                 ARM_CMPD (code, vfp_scratch2, vfp_scratch1);
5796                                 ARM_FMSTAT (code);
5797                                 EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_GT, "ArithmeticException");
5798                                 ARM_CMPD (code, ins->sreg1, ins->sreg1);
5799                                 ARM_FMSTAT (code);
5800                                 EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_VS, "ArithmeticException");
5801                                 ARM_CPYD (code, ins->dreg, ins->sreg1);
5802
5803                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5804                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch2);
5805                         }
5806                         break;
5807                 }
5808
5809                 case OP_RCONV_TO_I1:
5810                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 1, TRUE);
5811                         break;
5812                 case OP_RCONV_TO_U1:
5813                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 1, FALSE);
5814                         break;
5815                 case OP_RCONV_TO_I2:
5816                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 2, TRUE);
5817                         break;
5818                 case OP_RCONV_TO_U2:
5819                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 2, FALSE);
5820                         break;
5821                 case OP_RCONV_TO_I4:
5822                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 4, TRUE);
5823                         break;
5824                 case OP_RCONV_TO_U4:
5825                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 4, FALSE);
5826                         break;
5827                 case OP_RCONV_TO_R4:
5828                         g_assert (IS_VFP);
5829                         if (ins->dreg != ins->sreg1)
5830                                 ARM_CPYS (code, ins->dreg, ins->sreg1);
5831                         break;
5832                 case OP_RCONV_TO_R8:
5833                         g_assert (IS_VFP);
5834                         ARM_CVTS (code, ins->dreg, ins->sreg1);
5835                         break;
5836                 case OP_RADD:
5837                         ARM_VFP_ADDS (code, ins->dreg, ins->sreg1, ins->sreg2);
5838                         break;
5839                 case OP_RSUB:
5840                         ARM_VFP_SUBS (code, ins->dreg, ins->sreg1, ins->sreg2);
5841                         break;
5842                 case OP_RMUL:
5843                         ARM_VFP_MULS (code, ins->dreg, ins->sreg1, ins->sreg2);
5844                         break;
5845                 case OP_RDIV:
5846                         ARM_VFP_DIVS (code, ins->dreg, ins->sreg1, ins->sreg2);
5847                         break;
5848                 case OP_RNEG:
5849                         ARM_NEGS (code, ins->dreg, ins->sreg1);
5850                         break;
5851                 case OP_RCEQ:
5852                         if (IS_VFP) {
5853                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5854                                 ARM_FMSTAT (code);
5855                         }
5856                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_NE);
5857                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_EQ);
5858                         break;
5859                 case OP_RCLT:
5860                         if (IS_VFP) {
5861                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5862                                 ARM_FMSTAT (code);
5863                         }
5864                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5865                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5866                         break;
5867                 case OP_RCLT_UN:
5868                         if (IS_VFP) {
5869                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5870                                 ARM_FMSTAT (code);
5871                         }
5872                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5873                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5874                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5875                         break;
5876                 case OP_RCGT:
5877                         if (IS_VFP) {
5878                                 ARM_CMPS (code, ins->sreg2, ins->sreg1);
5879                                 ARM_FMSTAT (code);
5880                         }
5881                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5882                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5883                         break;
5884                 case OP_RCGT_UN:
5885                         if (IS_VFP) {
5886                                 ARM_CMPS (code, ins->sreg2, ins->sreg1);
5887                                 ARM_FMSTAT (code);
5888                         }
5889                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5890                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5891                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5892                         break;
5893                 case OP_RCNEQ:
5894                         if (IS_VFP) {
5895                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5896                                 ARM_FMSTAT (code);
5897                         }
5898                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_NE);
5899                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_EQ);
5900                         break;
5901                 case OP_RCGE:
5902                         if (IS_VFP) {
5903                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5904                                 ARM_FMSTAT (code);
5905                         }
5906                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5907                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5908                         break;
5909                 case OP_RCLE:
5910                         if (IS_VFP) {
5911                                 ARM_CMPS (code, ins->sreg2, ins->sreg1);
5912                                 ARM_FMSTAT (code);
5913                         }
5914                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5915                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5916                         break;
5917
5918                 case OP_GC_LIVENESS_DEF:
5919                 case OP_GC_LIVENESS_USE:
5920                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
5921                         ins->backend.pc_offset = code - cfg->native_code;
5922                         break;
5923                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
5924                         ins->backend.pc_offset = code - cfg->native_code;
5925                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
5926                         break;
5927
5928                 default:
5929                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
5930                         g_assert_not_reached ();
5931                 }
5932
5933                 if ((cfg->opt & MONO_OPT_BRANCH) && ((code - cfg->native_code - offset) > max_len)) {
5934                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
5935                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
5936                         g_assert_not_reached ();
5937                 }
5938
5939                 cpos += max_len;
5940
5941                 last_ins = ins;
5942                 last_offset = offset;
5943         }
5944
5945         cfg->code_len = code - cfg->native_code;
5946 }
5947
5948 #endif /* DISABLE_JIT */
5949
5950 #ifdef HAVE_AEABI_READ_TP
5951 void __aeabi_read_tp (void);
5952 #endif
5953
5954 void
5955 mono_arch_register_lowlevel_calls (void)
5956 {
5957         /* The signature doesn't matter */
5958         mono_register_jit_icall (mono_arm_throw_exception, "mono_arm_throw_exception", mono_create_icall_signature ("void"), TRUE);
5959         mono_register_jit_icall (mono_arm_throw_exception_by_token, "mono_arm_throw_exception_by_token", mono_create_icall_signature ("void"), TRUE);
5960
5961 #ifndef MONO_CROSS_COMPILE
5962 #ifdef HAVE_AEABI_READ_TP
5963         mono_register_jit_icall (__aeabi_read_tp, "__aeabi_read_tp", mono_create_icall_signature ("void"), TRUE);
5964 #endif
5965 #endif
5966 }
5967
5968 #define patch_lis_ori(ip,val) do {\
5969                 guint16 *__lis_ori = (guint16*)(ip);    \
5970                 __lis_ori [1] = (((guint32)(val)) >> 16) & 0xffff;      \
5971                 __lis_ori [3] = ((guint32)(val)) & 0xffff;      \
5972         } while (0)
5973
5974 void
5975 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
5976 {
5977         unsigned char *ip = ji->ip.i + code;
5978
5979         if (ji->type == MONO_PATCH_INFO_SWITCH) {
5980         }
5981
5982         switch (ji->type) {
5983         case MONO_PATCH_INFO_SWITCH: {
5984 #ifdef USE_JUMP_TABLES
5985                 gpointer *jt = mono_jumptable_get_entry (ip);
5986 #else
5987                 gpointer *jt = (gpointer*)(ip + 8);
5988 #endif
5989                 int i;
5990                 /* jt is the inlined jump table, 2 instructions after ip
5991                  * In the normal case we store the absolute addresses,
5992                  * otherwise the displacements.
5993                  */
5994                 for (i = 0; i < ji->data.table->table_size; i++)
5995                         jt [i] = code + (int)ji->data.table->table [i];
5996                 break;
5997         }
5998         case MONO_PATCH_INFO_IP:
5999                 g_assert_not_reached ();
6000                 patch_lis_ori (ip, ip);
6001                 break;
6002         case MONO_PATCH_INFO_METHOD_REL:
6003                 g_assert_not_reached ();
6004                 *((gpointer *)(ip)) = target;
6005                 break;
6006         case MONO_PATCH_INFO_METHODCONST:
6007         case MONO_PATCH_INFO_CLASS:
6008         case MONO_PATCH_INFO_IMAGE:
6009         case MONO_PATCH_INFO_FIELD:
6010         case MONO_PATCH_INFO_VTABLE:
6011         case MONO_PATCH_INFO_IID:
6012         case MONO_PATCH_INFO_SFLDA:
6013         case MONO_PATCH_INFO_LDSTR:
6014         case MONO_PATCH_INFO_TYPE_FROM_HANDLE:
6015         case MONO_PATCH_INFO_LDTOKEN:
6016                 g_assert_not_reached ();
6017                 /* from OP_AOTCONST : lis + ori */
6018                 patch_lis_ori (ip, target);
6019                 break;
6020         case MONO_PATCH_INFO_R4:
6021         case MONO_PATCH_INFO_R8:
6022                 g_assert_not_reached ();
6023                 *((gconstpointer *)(ip + 2)) = target;
6024                 break;
6025         case MONO_PATCH_INFO_EXC_NAME:
6026                 g_assert_not_reached ();
6027                 *((gconstpointer *)(ip + 1)) = target;
6028                 break;
6029         case MONO_PATCH_INFO_NONE:
6030         case MONO_PATCH_INFO_BB_OVF:
6031         case MONO_PATCH_INFO_EXC_OVF:
6032                 /* everything is dealt with at epilog output time */
6033                 break;
6034         default:
6035                 arm_patch_general (cfg, domain, ip, target);
6036                 break;
6037         }
6038 }
6039
6040 #ifndef DISABLE_JIT
6041
6042 /*
6043  * Stack frame layout:
6044  *
6045  *   ------------------- fp
6046  *      MonoLMF structure or saved registers
6047  *   -------------------
6048  *      locals
6049  *   -------------------
6050  *      spilled regs
6051  *   -------------------
6052  *      optional 8 bytes for tracing
6053  *   -------------------
6054  *      param area             size is cfg->param_area
6055  *   ------------------- sp
6056  */
6057 guint8 *
6058 mono_arch_emit_prolog (MonoCompile *cfg)
6059 {
6060         MonoMethod *method = cfg->method;
6061         MonoBasicBlock *bb;
6062         MonoMethodSignature *sig;
6063         MonoInst *inst;
6064         int alloc_size, orig_alloc_size, pos, max_offset, i, rot_amount, part;
6065         guint8 *code;
6066         CallInfo *cinfo;
6067         int tracing = 0;
6068         int lmf_offset = 0;
6069         int prev_sp_offset, reg_offset;
6070
6071         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
6072                 tracing = 1;
6073
6074         sig = mono_method_signature (method);
6075         cfg->code_size = 256 + sig->param_count * 64;
6076         code = cfg->native_code = g_malloc (cfg->code_size);
6077
6078         mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, 0);
6079
6080         alloc_size = cfg->stack_offset;
6081         pos = 0;
6082         prev_sp_offset = 0;
6083
6084         if (iphone_abi) {
6085                 /*
6086                  * The iphone uses R7 as the frame pointer, and it points at the saved
6087                  * r7+lr:
6088                  *         <lr>
6089                  * r7 ->   <r7>
6090                  *         <rest of frame>
6091                  * We can't use r7 as a frame pointer since it points into the middle of
6092                  * the frame, so we keep using our own frame pointer.
6093                  * FIXME: Optimize this.
6094                  */
6095                 ARM_PUSH (code, (1 << ARMREG_R7) | (1 << ARMREG_LR));
6096                 ARM_MOV_REG_REG (code, ARMREG_R7, ARMREG_SP);
6097                 prev_sp_offset += 8; /* r7 and lr */
6098                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset);
6099                 mono_emit_unwind_op_offset (cfg, code, ARMREG_R7, (- prev_sp_offset) + 0);
6100         }
6101
6102         if (!method->save_lmf) {
6103                 if (iphone_abi) {
6104                         /* No need to push LR again */
6105                         if (cfg->used_int_regs)
6106                                 ARM_PUSH (code, cfg->used_int_regs);
6107                 } else {
6108                         ARM_PUSH (code, cfg->used_int_regs | (1 << ARMREG_LR));
6109                         prev_sp_offset += 4;
6110                 }
6111                 for (i = 0; i < 16; ++i) {
6112                         if (cfg->used_int_regs & (1 << i))
6113                                 prev_sp_offset += 4;
6114                 }
6115                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset);
6116                 reg_offset = 0;
6117                 for (i = 0; i < 16; ++i) {
6118                         if ((cfg->used_int_regs & (1 << i))) {
6119                                 mono_emit_unwind_op_offset (cfg, code, i, (- prev_sp_offset) + reg_offset);
6120                                 mini_gc_set_slot_type_from_cfa (cfg, (- prev_sp_offset) + reg_offset, SLOT_NOREF);
6121                                 reg_offset += 4;
6122                         }
6123                 }
6124                 if (iphone_abi) {
6125                         mono_emit_unwind_op_offset (cfg, code, ARMREG_LR, -4);
6126                         mini_gc_set_slot_type_from_cfa (cfg, -4, SLOT_NOREF);
6127                 } else {
6128                         mono_emit_unwind_op_offset (cfg, code, ARMREG_LR, -4);
6129                         mini_gc_set_slot_type_from_cfa (cfg, -4, SLOT_NOREF);
6130                 }
6131         } else {
6132                 ARM_MOV_REG_REG (code, ARMREG_IP, ARMREG_SP);
6133                 ARM_PUSH (code, 0x5ff0);
6134                 prev_sp_offset += 4 * 10; /* all but r0-r3, sp and pc */
6135                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset);
6136                 reg_offset = 0;
6137                 for (i = 0; i < 16; ++i) {
6138                         if ((i > ARMREG_R3) && (i != ARMREG_SP) && (i != ARMREG_PC)) {
6139                                 /* The original r7 is saved at the start */
6140                                 if (!(iphone_abi && i == ARMREG_R7))
6141                                         mono_emit_unwind_op_offset (cfg, code, i, (- prev_sp_offset) + reg_offset);
6142                                 reg_offset += 4;
6143                         }
6144                 }
6145                 g_assert (reg_offset == 4 * 10);
6146                 pos += sizeof (MonoLMF) - (4 * 10);
6147                 lmf_offset = pos;
6148         }
6149         alloc_size += pos;
6150         orig_alloc_size = alloc_size;
6151         // align to MONO_ARCH_FRAME_ALIGNMENT bytes
6152         if (alloc_size & (MONO_ARCH_FRAME_ALIGNMENT - 1)) {
6153                 alloc_size += MONO_ARCH_FRAME_ALIGNMENT - 1;
6154                 alloc_size &= ~(MONO_ARCH_FRAME_ALIGNMENT - 1);
6155         }
6156
6157         /* the stack used in the pushed regs */
6158         if (prev_sp_offset & 4)
6159                 alloc_size += 4;
6160         cfg->stack_usage = alloc_size;
6161         if (alloc_size) {
6162                 if ((i = mono_arm_is_rotated_imm8 (alloc_size, &rot_amount)) >= 0) {
6163                         ARM_SUB_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
6164                 } else {
6165                         code = mono_arm_emit_load_imm (code, ARMREG_IP, alloc_size);
6166                         ARM_SUB_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
6167                 }
6168                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset + alloc_size);
6169         }
6170         if (cfg->frame_reg != ARMREG_SP) {
6171                 ARM_MOV_REG_REG (code, cfg->frame_reg, ARMREG_SP);
6172                 mono_emit_unwind_op_def_cfa_reg (cfg, code, cfg->frame_reg);
6173         }
6174         //g_print ("prev_sp_offset: %d, alloc_size:%d\n", prev_sp_offset, alloc_size);
6175         prev_sp_offset += alloc_size;
6176
6177         for (i = 0; i < alloc_size - orig_alloc_size; i += 4)
6178                 mini_gc_set_slot_type_from_cfa (cfg, (- prev_sp_offset) + orig_alloc_size + i, SLOT_NOREF);
6179
6180         /* compute max_offset in order to use short forward jumps
6181          * we could skip do it on arm because the immediate displacement
6182          * for jumps is large enough, it may be useful later for constant pools
6183          */
6184         max_offset = 0;
6185         for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
6186                 MonoInst *ins = bb->code;
6187                 bb->max_offset = max_offset;
6188
6189                 if (cfg->prof_options & MONO_PROFILE_COVERAGE)
6190                         max_offset += 6;
6191
6192                 MONO_BB_FOR_EACH_INS (bb, ins)
6193                         max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
6194         }
6195
6196         /* store runtime generic context */
6197         if (cfg->rgctx_var) {
6198                 MonoInst *ins = cfg->rgctx_var;
6199
6200                 g_assert (ins->opcode == OP_REGOFFSET);
6201
6202                 if (arm_is_imm12 (ins->inst_offset)) {
6203                         ARM_STR_IMM (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ins->inst_offset);
6204                 } else {
6205                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
6206                         ARM_STR_REG_REG (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ARMREG_LR);
6207                 }
6208         }
6209
6210         /* load arguments allocated to register from the stack */
6211         pos = 0;
6212
6213         cinfo = get_call_info (cfg->generic_sharing_context, NULL, sig);
6214
6215         if (cinfo->ret.storage == RegTypeStructByAddr) {
6216                 ArgInfo *ainfo = &cinfo->ret;
6217                 inst = cfg->vret_addr;
6218                 g_assert (arm_is_imm12 (inst->inst_offset));
6219                 ARM_STR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6220         }
6221
6222         if (sig->call_convention == MONO_CALL_VARARG) {
6223                 ArgInfo *cookie = &cinfo->sig_cookie;
6224
6225                 /* Save the sig cookie address */
6226                 g_assert (cookie->storage == RegTypeBase);
6227
6228                 g_assert (arm_is_imm12 (prev_sp_offset + cookie->offset));
6229                 g_assert (arm_is_imm12 (cfg->sig_cookie));
6230                 ARM_ADD_REG_IMM8 (code, ARMREG_IP, cfg->frame_reg, prev_sp_offset + cookie->offset);
6231                 ARM_STR_IMM (code, ARMREG_IP, cfg->frame_reg, cfg->sig_cookie);
6232         }
6233
6234         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
6235                 ArgInfo *ainfo = cinfo->args + i;
6236                 inst = cfg->args [pos];
6237
6238                 if (cfg->verbose_level > 2)
6239                         g_print ("Saving argument %d (type: %d)\n", i, ainfo->storage);
6240
6241                 if (inst->opcode == OP_REGVAR) {
6242                         if (ainfo->storage == RegTypeGeneral)
6243                                 ARM_MOV_REG_REG (code, inst->dreg, ainfo->reg);
6244                         else if (ainfo->storage == RegTypeFP) {
6245                                 g_assert_not_reached ();
6246                         } else if (ainfo->storage == RegTypeBase) {
6247                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
6248                                         ARM_LDR_IMM (code, inst->dreg, ARMREG_SP, (prev_sp_offset + ainfo->offset));
6249                                 } else {
6250                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset);
6251                                         ARM_LDR_REG_REG (code, inst->dreg, ARMREG_SP, ARMREG_IP);
6252                                 }
6253                         } else
6254                                 g_assert_not_reached ();
6255
6256                         if (cfg->verbose_level > 2)
6257                                 g_print ("Argument %d assigned to register %s\n", pos, mono_arch_regname (inst->dreg));
6258                 } else {
6259                         switch (ainfo->storage) {
6260                         case RegTypeHFA:
6261                                 for (part = 0; part < ainfo->nregs; part ++) {
6262                                         if (ainfo->esize == 4)
6263                                                 ARM_FSTS (code, ainfo->reg + part, inst->inst_basereg, inst->inst_offset + (part * ainfo->esize));
6264                                         else
6265                                                 ARM_FSTD (code, ainfo->reg + (part * 2), inst->inst_basereg, inst->inst_offset + (part * ainfo->esize));
6266                                 }
6267                                 break;
6268                         case RegTypeGeneral:
6269                         case RegTypeIRegPair:
6270                         case RegTypeGSharedVtInReg:
6271                                 switch (ainfo->size) {
6272                                 case 1:
6273                                         if (arm_is_imm12 (inst->inst_offset))
6274                                                 ARM_STRB_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6275                                         else {
6276                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6277                                                 ARM_STRB_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6278                                         }
6279                                         break;
6280                                 case 2:
6281                                         if (arm_is_imm8 (inst->inst_offset)) {
6282                                                 ARM_STRH_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6283                                         } else {
6284                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6285                                                 ARM_STRH_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6286                                         }
6287                                         break;
6288                                 case 8:
6289                                         if (arm_is_imm12 (inst->inst_offset)) {
6290                                                 ARM_STR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6291                                         } else {
6292                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6293                                                 ARM_STR_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6294                                         }
6295                                         if (arm_is_imm12 (inst->inst_offset + 4)) {
6296                                                 ARM_STR_IMM (code, ainfo->reg + 1, inst->inst_basereg, inst->inst_offset + 4);
6297                                         } else {
6298                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset + 4);
6299                                                 ARM_STR_REG_REG (code, ainfo->reg + 1, inst->inst_basereg, ARMREG_IP);
6300                                         }
6301                                         break;
6302                                 default:
6303                                         if (arm_is_imm12 (inst->inst_offset)) {
6304                                                 ARM_STR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6305                                         } else {
6306                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6307                                                 ARM_STR_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6308                                         }
6309                                         break;
6310                                 }
6311                                 break;
6312                         case RegTypeBaseGen:
6313                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
6314                                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, (prev_sp_offset + ainfo->offset));
6315                                 } else {
6316                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset);
6317                                         ARM_LDR_REG_REG (code, ARMREG_LR, ARMREG_SP, ARMREG_IP);
6318                                 }
6319                                 if (arm_is_imm12 (inst->inst_offset + 4)) {
6320                                         ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset + 4);
6321                                         ARM_STR_IMM (code, ARMREG_R3, inst->inst_basereg, inst->inst_offset);
6322                                 } else {
6323                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset + 4);
6324                                         ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6325                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6326                                         ARM_STR_REG_REG (code, ARMREG_R3, inst->inst_basereg, ARMREG_IP);
6327                                 }
6328                                 break;
6329                         case RegTypeBase:
6330                         case RegTypeGSharedVtOnStack:
6331                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
6332                                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, (prev_sp_offset + ainfo->offset));
6333                                 } else {
6334                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset);
6335                                         ARM_LDR_REG_REG (code, ARMREG_LR, ARMREG_SP, ARMREG_IP);
6336                                 }
6337
6338                                 switch (ainfo->size) {
6339                                 case 1:
6340                                         if (arm_is_imm8 (inst->inst_offset)) {
6341                                                 ARM_STRB_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6342                                         } else {
6343                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6344                                                 ARM_STRB_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6345                                         }
6346                                         break;
6347                                 case 2:
6348                                         if (arm_is_imm8 (inst->inst_offset)) {
6349                                                 ARM_STRH_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6350                                         } else {
6351                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6352                                                 ARM_STRH_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6353                                         }
6354                                         break;
6355                                 case 8:
6356                                         if (arm_is_imm12 (inst->inst_offset)) {
6357                                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6358                                         } else {
6359                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6360                                                 ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6361                                         }
6362                                         if (arm_is_imm12 (prev_sp_offset + ainfo->offset + 4)) {
6363                                                 ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, (prev_sp_offset + ainfo->offset + 4));
6364                                         } else {
6365                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset + 4);
6366                                                 ARM_LDR_REG_REG (code, ARMREG_LR, ARMREG_SP, ARMREG_IP);
6367                                         }
6368                                         if (arm_is_imm12 (inst->inst_offset + 4)) {
6369                                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset + 4);
6370                                         } else {
6371                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset + 4);
6372                                                 ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6373                                         }
6374                                         break;
6375                                 default:
6376                                         if (arm_is_imm12 (inst->inst_offset)) {
6377                                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6378                                         } else {
6379                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6380                                                 ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6381                                         }
6382                                         break;
6383                                 }
6384                                 break;
6385                         case RegTypeFP: {
6386                                 int imm8, rot_amount;
6387
6388                                 if ((imm8 = mono_arm_is_rotated_imm8 (inst->inst_offset, &rot_amount)) == -1) {
6389                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6390                                         ARM_ADD_REG_REG (code, ARMREG_IP, ARMREG_IP, inst->inst_basereg);
6391                                 } else
6392                                         ARM_ADD_REG_IMM (code, ARMREG_IP, inst->inst_basereg, imm8, rot_amount);
6393
6394                                 if (ainfo->size == 8)
6395                                         ARM_FSTD (code, ainfo->reg, ARMREG_IP, 0);
6396                                 else
6397                                         ARM_FSTS (code, ainfo->reg, ARMREG_IP, 0);
6398                                 break;
6399                         }
6400                         case RegTypeStructByVal: {
6401                                 int doffset = inst->inst_offset;
6402                                 int soffset = 0;
6403                                 int cur_reg;
6404                                 int size = 0;
6405                                 size = mini_type_stack_size_full (cfg->generic_sharing_context, inst->inst_vtype, NULL, sig->pinvoke);
6406                                 for (cur_reg = 0; cur_reg < ainfo->size; ++cur_reg) {
6407                                         if (arm_is_imm12 (doffset)) {
6408                                                 ARM_STR_IMM (code, ainfo->reg + cur_reg, inst->inst_basereg, doffset);
6409                                         } else {
6410                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, doffset);
6411                                                 ARM_STR_REG_REG (code, ainfo->reg + cur_reg, inst->inst_basereg, ARMREG_IP);
6412                                         }
6413                                         soffset += sizeof (gpointer);
6414                                         doffset += sizeof (gpointer);
6415                                 }
6416                                 if (ainfo->vtsize) {
6417                                         /* FIXME: handle overrun! with struct sizes not multiple of 4 */
6418                                         //g_print ("emit_memcpy (prev_sp_ofs: %d, ainfo->offset: %d, soffset: %d)\n", prev_sp_offset, ainfo->offset, soffset);
6419                                         code = emit_memcpy (code, ainfo->vtsize * sizeof (gpointer), inst->inst_basereg, doffset, ARMREG_SP, prev_sp_offset + ainfo->offset);
6420                                 }
6421                                 break;
6422                         }
6423                         case RegTypeStructByAddr:
6424                                 g_assert_not_reached ();
6425                                 /* FIXME: handle overrun! with struct sizes not multiple of 4 */
6426                                 code = emit_memcpy (code, ainfo->vtsize * sizeof (gpointer), inst->inst_basereg, inst->inst_offset, ainfo->reg, 0);
6427                         default:
6428                                 g_assert_not_reached ();
6429                                 break;
6430                         }
6431                 }
6432                 pos++;
6433         }
6434
6435         if (method->save_lmf)
6436                 code = emit_save_lmf (cfg, code, alloc_size - lmf_offset);
6437
6438         if (tracing)
6439                 code = mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
6440
6441         if (cfg->arch.seq_point_info_var) {
6442                 MonoInst *ins = cfg->arch.seq_point_info_var;
6443
6444                 /* Initialize the variable from a GOT slot */
6445                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
6446 #ifdef USE_JUMP_TABLES
6447                 {
6448                         gpointer *jte = mono_jumptable_add_entry ();
6449                         code = mono_arm_load_jumptable_entry (code, jte, ARMREG_IP);
6450                         ARM_LDR_IMM (code, ARMREG_R0, ARMREG_IP, 0);
6451                 }
6452                 /** XXX: is it correct? */
6453 #else
6454                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_PC, 0);
6455                 ARM_B (code, 0);
6456                 *(gpointer*)code = NULL;
6457                 code += 4;
6458 #endif
6459                 ARM_LDR_REG_REG (code, ARMREG_R0, ARMREG_PC, ARMREG_R0);
6460
6461                 g_assert (ins->opcode == OP_REGOFFSET);
6462
6463                 if (arm_is_imm12 (ins->inst_offset)) {
6464                         ARM_STR_IMM (code, ARMREG_R0, ins->inst_basereg, ins->inst_offset);
6465                 } else {
6466                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
6467                         ARM_STR_REG_REG (code, ARMREG_R0, ins->inst_basereg, ARMREG_LR);
6468                 }
6469         }
6470
6471         /* Initialize ss_trigger_page_var */
6472         if (!cfg->soft_breakpoints) {
6473                 MonoInst *info_var = cfg->arch.seq_point_info_var;
6474                 MonoInst *ss_trigger_page_var = cfg->arch.ss_trigger_page_var;
6475                 int dreg = ARMREG_LR;
6476
6477                 if (info_var) {
6478                         g_assert (info_var->opcode == OP_REGOFFSET);
6479                         g_assert (arm_is_imm12 (info_var->inst_offset));
6480
6481                         ARM_LDR_IMM (code, dreg, info_var->inst_basereg, info_var->inst_offset);
6482                         /* Load the trigger page addr */
6483                         ARM_LDR_IMM (code, dreg, dreg, MONO_STRUCT_OFFSET (SeqPointInfo, ss_trigger_page));
6484                         ARM_STR_IMM (code, dreg, ss_trigger_page_var->inst_basereg, ss_trigger_page_var->inst_offset);
6485                 }
6486         }
6487
6488         if (cfg->arch.seq_point_read_var) {
6489                 MonoInst *read_ins = cfg->arch.seq_point_read_var;
6490                 MonoInst *ss_method_ins = cfg->arch.seq_point_ss_method_var;
6491                 MonoInst *bp_method_ins = cfg->arch.seq_point_bp_method_var;
6492 #ifdef USE_JUMP_TABLES
6493                 gpointer *jte;
6494 #endif
6495                 g_assert (read_ins->opcode == OP_REGOFFSET);
6496                 g_assert (arm_is_imm12 (read_ins->inst_offset));
6497                 g_assert (ss_method_ins->opcode == OP_REGOFFSET);
6498                 g_assert (arm_is_imm12 (ss_method_ins->inst_offset));
6499                 g_assert (bp_method_ins->opcode == OP_REGOFFSET);
6500                 g_assert (arm_is_imm12 (bp_method_ins->inst_offset));
6501
6502 #ifdef USE_JUMP_TABLES
6503                 jte = mono_jumptable_add_entries (3);
6504                 jte [0] = (gpointer)&ss_trigger_var;
6505                 jte [1] = single_step_tramp;
6506                 jte [2] = breakpoint_tramp;
6507                 code = mono_arm_load_jumptable_entry_addr (code, jte, ARMREG_LR);
6508 #else
6509                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
6510                 ARM_B (code, 2);
6511                 *(volatile int **)code = &ss_trigger_var;
6512                 code += 4;
6513                 *(gpointer*)code = single_step_tramp;
6514                 code += 4;
6515                 *(gpointer*)code = breakpoint_tramp;
6516                 code += 4;
6517 #endif
6518
6519                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_LR, 0);
6520                 ARM_STR_IMM (code, ARMREG_IP, read_ins->inst_basereg, read_ins->inst_offset);
6521                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_LR, 4);
6522                 ARM_STR_IMM (code, ARMREG_IP, ss_method_ins->inst_basereg, ss_method_ins->inst_offset);
6523                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_LR, 8);
6524                 ARM_STR_IMM (code, ARMREG_IP, bp_method_ins->inst_basereg, bp_method_ins->inst_offset);
6525         }
6526
6527         cfg->code_len = code - cfg->native_code;
6528         g_assert (cfg->code_len < cfg->code_size);
6529         g_free (cinfo);
6530
6531         return code;
6532 }
6533
6534 void
6535 mono_arch_emit_epilog (MonoCompile *cfg)
6536 {
6537         MonoMethod *method = cfg->method;
6538         int pos, i, rot_amount;
6539         int max_epilog_size = 16 + 20*4;
6540         guint8 *code;
6541         CallInfo *cinfo;
6542
6543         if (cfg->method->save_lmf)
6544                 max_epilog_size += 128;
6545
6546         if (mono_jit_trace_calls != NULL)
6547                 max_epilog_size += 50;
6548
6549         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
6550                 max_epilog_size += 50;
6551
6552         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
6553                 cfg->code_size *= 2;
6554                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
6555                 cfg->stat_code_reallocs++;
6556         }
6557
6558         /*
6559          * Keep in sync with OP_JMP
6560          */
6561         code = cfg->native_code + cfg->code_len;
6562
6563         if (mono_jit_trace_calls != NULL && mono_trace_eval (method)) {
6564                 code = mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
6565         }
6566         pos = 0;
6567
6568         /* Load returned vtypes into registers if needed */
6569         cinfo = cfg->arch.cinfo;
6570         switch (cinfo->ret.storage) {
6571         case RegTypeStructByVal: {
6572                 MonoInst *ins = cfg->ret;
6573
6574                 if (arm_is_imm12 (ins->inst_offset)) {
6575                         ARM_LDR_IMM (code, ARMREG_R0, ins->inst_basereg, ins->inst_offset);
6576                 } else {
6577                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
6578                         ARM_LDR_REG_REG (code, ARMREG_R0, ins->inst_basereg, ARMREG_LR);
6579                 }
6580                 break;
6581         }
6582         case RegTypeHFA: {
6583                 MonoInst *ins = cfg->ret;
6584
6585                 for (i = 0; i < cinfo->ret.nregs; ++i) {
6586                         if (cinfo->ret.esize == 4)
6587                                 ARM_FLDS (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + (i * cinfo->ret.esize));
6588                         else
6589                                 ARM_FLDD (code, cinfo->ret.reg + (i * 2), ins->inst_basereg, ins->inst_offset + (i * cinfo->ret.esize));
6590                 }
6591                 break;
6592         }
6593         default:
6594                 break;
6595         }
6596
6597         if (method->save_lmf) {
6598                 int lmf_offset, reg, sp_adj, regmask;
6599                 /* all but r0-r3, sp and pc */
6600                 pos += sizeof (MonoLMF) - (MONO_ARM_NUM_SAVED_REGS * sizeof (mgreg_t));
6601                 lmf_offset = pos;
6602
6603                 code = emit_restore_lmf (cfg, code, cfg->stack_usage - lmf_offset);
6604
6605                 /* This points to r4 inside MonoLMF->iregs */
6606                 sp_adj = (sizeof (MonoLMF) - MONO_ARM_NUM_SAVED_REGS * sizeof (mgreg_t));
6607                 reg = ARMREG_R4;
6608                 regmask = 0x9ff0; /* restore lr to pc */
6609                 /* Skip caller saved registers not used by the method */
6610                 while (!(cfg->used_int_regs & (1 << reg)) && reg < ARMREG_FP) {
6611                         regmask &= ~(1 << reg);
6612                         sp_adj += 4;
6613                         reg ++;
6614                 }
6615                 if (iphone_abi)
6616                         /* Restored later */
6617                         regmask &= ~(1 << ARMREG_PC);
6618                 /* point sp at the registers to restore: 10 is 14 -4, because we skip r0-r3 */
6619                 code = emit_big_add (code, ARMREG_SP, cfg->frame_reg, cfg->stack_usage - lmf_offset + sp_adj);
6620                 /* restore iregs */
6621                 ARM_POP (code, regmask);
6622                 if (iphone_abi) {
6623                         /* Restore saved r7, restore LR to PC */
6624                         /* Skip lr from the lmf */
6625                         ARM_ADD_REG_IMM (code, ARMREG_SP, ARMREG_SP, sizeof (gpointer), 0);
6626                         ARM_POP (code, (1 << ARMREG_R7) | (1 << ARMREG_PC));
6627                 }
6628         } else {
6629                 if ((i = mono_arm_is_rotated_imm8 (cfg->stack_usage, &rot_amount)) >= 0) {
6630                         ARM_ADD_REG_IMM (code, ARMREG_SP, cfg->frame_reg, i, rot_amount);
6631                 } else {
6632                         code = mono_arm_emit_load_imm (code, ARMREG_IP, cfg->stack_usage);
6633                         ARM_ADD_REG_REG (code, ARMREG_SP, cfg->frame_reg, ARMREG_IP);
6634                 }
6635
6636                 if (iphone_abi) {
6637                         /* Restore saved gregs */
6638                         if (cfg->used_int_regs)
6639                                 ARM_POP (code, cfg->used_int_regs);
6640                         /* Restore saved r7, restore LR to PC */
6641                         ARM_POP (code, (1 << ARMREG_R7) | (1 << ARMREG_PC));
6642                 } else {
6643                         ARM_POP (code, cfg->used_int_regs | (1 << ARMREG_PC));
6644                 }
6645         }
6646
6647         cfg->code_len = code - cfg->native_code;
6648
6649         g_assert (cfg->code_len < cfg->code_size);
6650
6651 }
6652
6653 void
6654 mono_arch_emit_exceptions (MonoCompile *cfg)
6655 {
6656         MonoJumpInfo *patch_info;
6657         int i;
6658         guint8 *code;
6659         guint8* exc_throw_pos [MONO_EXC_INTRINS_NUM];
6660         guint8 exc_throw_found [MONO_EXC_INTRINS_NUM];
6661         int max_epilog_size = 50;
6662
6663         for (i = 0; i < MONO_EXC_INTRINS_NUM; i++) {
6664                 exc_throw_pos [i] = NULL;
6665                 exc_throw_found [i] = 0;
6666         }
6667
6668         /* count the number of exception infos */
6669
6670         /*
6671          * make sure we have enough space for exceptions
6672          */
6673         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
6674                 if (patch_info->type == MONO_PATCH_INFO_EXC) {
6675                         i = mini_exception_id_by_name (patch_info->data.target);
6676                         if (!exc_throw_found [i]) {
6677                                 max_epilog_size += 32;
6678                                 exc_throw_found [i] = TRUE;
6679                         }
6680                 }
6681         }
6682
6683         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
6684                 cfg->code_size *= 2;
6685                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
6686                 cfg->stat_code_reallocs++;
6687         }
6688
6689         code = cfg->native_code + cfg->code_len;
6690
6691         /* add code to raise exceptions */
6692         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
6693                 switch (patch_info->type) {
6694                 case MONO_PATCH_INFO_EXC: {
6695                         MonoClass *exc_class;
6696                         unsigned char *ip = patch_info->ip.i + cfg->native_code;
6697
6698                         i = mini_exception_id_by_name (patch_info->data.target);
6699                         if (exc_throw_pos [i]) {
6700                                 arm_patch (ip, exc_throw_pos [i]);
6701                                 patch_info->type = MONO_PATCH_INFO_NONE;
6702                                 break;
6703                         } else {
6704                                 exc_throw_pos [i] = code;
6705                         }
6706                         arm_patch (ip, code);
6707
6708                         exc_class = mono_class_from_name (mono_defaults.corlib, "System", patch_info->data.name);
6709                         g_assert (exc_class);
6710
6711                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_LR);
6712 #ifdef USE_JUMP_TABLES
6713                         {
6714                                 gpointer *jte = mono_jumptable_add_entries (2);
6715                                 patch_info->type = MONO_PATCH_INFO_INTERNAL_METHOD;
6716                                 patch_info->data.name = "mono_arch_throw_corlib_exception";
6717                                 patch_info->ip.i = code - cfg->native_code;
6718                                 code = mono_arm_load_jumptable_entry_addr (code, jte, ARMREG_R0);
6719                                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, 0);
6720                                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_R0, 4);
6721                                 ARM_BLX_REG (code, ARMREG_IP);
6722                                 jte [1] = GUINT_TO_POINTER (exc_class->type_token);
6723                         }
6724 #else
6725                         ARM_LDR_IMM (code, ARMREG_R0, ARMREG_PC, 0);
6726                         patch_info->type = MONO_PATCH_INFO_INTERNAL_METHOD;
6727                         patch_info->data.name = "mono_arch_throw_corlib_exception";
6728                         patch_info->ip.i = code - cfg->native_code;
6729                         ARM_BL (code, 0);
6730                         cfg->thunk_area += THUNK_SIZE;
6731                         *(guint32*)(gpointer)code = exc_class->type_token;
6732                         code += 4;
6733 #endif
6734                         break;
6735                 }
6736                 default:
6737                         /* do nothing */
6738                         break;
6739                 }
6740         }
6741
6742         cfg->code_len = code - cfg->native_code;
6743
6744         g_assert (cfg->code_len < cfg->code_size);
6745
6746 }
6747
6748 #endif /* #ifndef DISABLE_JIT */
6749
6750 void
6751 mono_arch_finish_init (void)
6752 {
6753 }
6754
6755 void
6756 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
6757 {
6758 }
6759
6760 MonoInst*
6761 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
6762 {
6763         /* FIXME: */
6764         return NULL;
6765 }
6766
6767 gboolean
6768 mono_arch_print_tree (MonoInst *tree, int arity)
6769 {
6770         return 0;
6771 }
6772
6773 #ifndef DISABLE_JIT
6774
6775 #endif
6776
6777 guint32
6778 mono_arch_get_patch_offset (guint8 *code)
6779 {
6780         /* OP_AOTCONST */
6781         return 8;
6782 }
6783
6784 void
6785 mono_arch_flush_register_windows (void)
6786 {
6787 }
6788
6789 MonoMethod*
6790 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
6791 {
6792         return (MonoMethod*)regs [MONO_ARCH_IMT_REG];
6793 }
6794
6795 MonoVTable*
6796 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
6797 {
6798         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
6799 }
6800
6801 /* #define ENABLE_WRONG_METHOD_CHECK 1 */
6802 #define BASE_SIZE (6 * 4)
6803 #define BSEARCH_ENTRY_SIZE (4 * 4)
6804 #define CMP_SIZE (3 * 4)
6805 #define BRANCH_SIZE (1 * 4)
6806 #define CALL_SIZE (2 * 4)
6807 #define WMC_SIZE (8 * 4)
6808 #define DISTANCE(A, B) (((gint32)(B)) - ((gint32)(A)))
6809
6810 #ifdef USE_JUMP_TABLES
6811 static void
6812 set_jumptable_element (gpointer *base, guint32 index, gpointer value)
6813 {
6814         g_assert (base [index] == NULL);
6815         base [index] = value;
6816 }
6817 static arminstr_t *
6818 load_element_with_regbase_cond (arminstr_t *code, ARMReg dreg, ARMReg base, guint32 jti, int cond)
6819 {
6820         if (arm_is_imm12 (jti * 4)) {
6821                 ARM_LDR_IMM_COND (code, dreg, base, jti * 4, cond);
6822         } else {
6823                 ARM_MOVW_REG_IMM_COND (code, dreg, (jti * 4) & 0xffff, cond);
6824                 if ((jti * 4) >> 16)
6825                         ARM_MOVT_REG_IMM_COND (code, dreg, ((jti * 4) >> 16) & 0xffff, cond);
6826                 ARM_LDR_REG_REG_SHIFT_COND (code, dreg, base, dreg, ARMSHIFT_LSL, 0, cond);
6827         }
6828         return code;
6829 }
6830 #else
6831 static arminstr_t *
6832 arm_emit_value_and_patch_ldr (arminstr_t *code, arminstr_t *target, guint32 value)
6833 {
6834         guint32 delta = DISTANCE (target, code);
6835         delta -= 8;
6836         g_assert (delta >= 0 && delta <= 0xFFF);
6837         *target = *target | delta;
6838         *code = value;
6839         return code + 1;
6840 }
6841 #endif
6842
6843 #ifdef ENABLE_WRONG_METHOD_CHECK
6844 static void
6845 mini_dump_bad_imt (int input_imt, int compared_imt, int pc)
6846 {
6847         g_print ("BAD IMT comparing %x with expected %x at ip %x", input_imt, compared_imt, pc);
6848         g_assert (0);
6849 }
6850 #endif
6851
6852 gpointer
6853 mono_arch_build_imt_thunk (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
6854         gpointer fail_tramp)
6855 {
6856         int size, i;
6857         arminstr_t *code, *start;
6858 #ifdef USE_JUMP_TABLES
6859         gpointer *jte;
6860 #else
6861         gboolean large_offsets = FALSE;
6862         guint32 **constant_pool_starts;
6863         arminstr_t *vtable_target = NULL;
6864         int extra_space = 0;
6865 #endif
6866 #ifdef ENABLE_WRONG_METHOD_CHECK
6867         char * cond;
6868 #endif
6869
6870         size = BASE_SIZE;
6871 #ifdef USE_JUMP_TABLES
6872         for (i = 0; i < count; ++i) {
6873                 MonoIMTCheckItem *item = imt_entries [i];
6874                 item->chunk_size += 4 * 16;
6875                 if (!item->is_equals)
6876                         imt_entries [item->check_target_idx]->compare_done = TRUE;
6877                 size += item->chunk_size;
6878         }
6879 #else
6880         constant_pool_starts = g_new0 (guint32*, count);
6881
6882         for (i = 0; i < count; ++i) {
6883                 MonoIMTCheckItem *item = imt_entries [i];
6884                 if (item->is_equals) {
6885                         gboolean fail_case = !item->check_target_idx && fail_tramp;
6886
6887                         if (item->has_target_code || !arm_is_imm12 (DISTANCE (vtable, &vtable->vtable[item->value.vtable_slot]))) {
6888                                 item->chunk_size += 32;
6889                                 large_offsets = TRUE;
6890                         }
6891
6892                         if (item->check_target_idx || fail_case) {
6893                                 if (!item->compare_done || fail_case)
6894                                         item->chunk_size += CMP_SIZE;
6895                                 item->chunk_size += BRANCH_SIZE;
6896                         } else {
6897 #ifdef ENABLE_WRONG_METHOD_CHECK
6898                                 item->chunk_size += WMC_SIZE;
6899 #endif
6900                         }
6901                         if (fail_case) {
6902                                 item->chunk_size += 16;
6903                                 large_offsets = TRUE;
6904                         }
6905                         item->chunk_size += CALL_SIZE;
6906                 } else {
6907                         item->chunk_size += BSEARCH_ENTRY_SIZE;
6908                         imt_entries [item->check_target_idx]->compare_done = TRUE;
6909                 }
6910                 size += item->chunk_size;
6911         }
6912
6913         if (large_offsets)
6914                 size += 4 * count; /* The ARM_ADD_REG_IMM to pop the stack */
6915 #endif
6916
6917         if (fail_tramp)
6918                 code = mono_method_alloc_generic_virtual_thunk (domain, size);
6919         else
6920                 code = mono_domain_code_reserve (domain, size);
6921         start = code;
6922
6923 #ifdef DEBUG_IMT
6924         g_print ("Building IMT thunk for class %s %s entries %d code size %d code at %p end %p vtable %p fail_tramp %p\n", vtable->klass->name_space, vtable->klass->name, count, size, start, ((guint8*)start) + size, vtable, fail_tramp);
6925         for (i = 0; i < count; ++i) {
6926                 MonoIMTCheckItem *item = imt_entries [i];
6927                 g_print ("method %d (%p) %s vtable slot %p is_equals %d chunk size %d\n", i, item->key, ((MonoMethod*)item->key)->name, &vtable->vtable [item->value.vtable_slot], item->is_equals, item->chunk_size);
6928         }
6929 #endif
6930
6931 #ifdef USE_JUMP_TABLES
6932         ARM_PUSH3 (code, ARMREG_R0, ARMREG_R1, ARMREG_R2);
6933 #define VTABLE_JTI 0
6934 #define IMT_METHOD_OFFSET 0
6935 #define TARGET_CODE_OFFSET 1
6936 #define JUMP_CODE_OFFSET 2
6937 #define RECORDS_PER_ENTRY 3
6938 #define IMT_METHOD_JTI(idx) (1 + idx * RECORDS_PER_ENTRY + IMT_METHOD_OFFSET)
6939 #define TARGET_CODE_JTI(idx) (1 + idx * RECORDS_PER_ENTRY + TARGET_CODE_OFFSET)
6940 #define JUMP_CODE_JTI(idx) (1 + idx * RECORDS_PER_ENTRY + JUMP_CODE_OFFSET)
6941
6942         jte = mono_jumptable_add_entries (RECORDS_PER_ENTRY * count + 1 /* vtable */);
6943         code = (arminstr_t *) mono_arm_load_jumptable_entry_addr ((guint8 *) code, jte, ARMREG_R2);
6944         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R2, VTABLE_JTI);
6945         set_jumptable_element (jte, VTABLE_JTI, vtable);
6946 #else
6947         if (large_offsets)
6948                 ARM_PUSH4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
6949         else
6950                 ARM_PUSH2 (code, ARMREG_R0, ARMREG_R1);
6951         ARM_LDR_IMM (code, ARMREG_R0, ARMREG_LR, -4);
6952         vtable_target = code;
6953         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
6954 #endif
6955         ARM_MOV_REG_REG (code, ARMREG_R0, ARMREG_V5);
6956
6957         for (i = 0; i < count; ++i) {
6958                 MonoIMTCheckItem *item = imt_entries [i];
6959 #ifdef USE_JUMP_TABLES
6960                 guint32 imt_method_jti = 0, target_code_jti = 0;
6961 #else
6962                 arminstr_t *imt_method = NULL, *vtable_offset_ins = NULL, *target_code_ins = NULL;
6963 #endif
6964                 gint32 vtable_offset;
6965
6966                 item->code_target = (guint8*)code;
6967
6968                 if (item->is_equals) {
6969                         gboolean fail_case = !item->check_target_idx && fail_tramp;
6970
6971                         if (item->check_target_idx || fail_case) {
6972                                 if (!item->compare_done || fail_case) {
6973 #ifdef USE_JUMP_TABLES
6974                                         imt_method_jti = IMT_METHOD_JTI (i);
6975                                         code = load_element_with_regbase_cond (code, ARMREG_R1, ARMREG_R2, imt_method_jti, ARMCOND_AL);
6976 #else
6977                                         imt_method = code;
6978                                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
6979 #endif
6980                                         ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
6981                                 }
6982 #ifdef USE_JUMP_TABLES
6983                                 code = load_element_with_regbase_cond (code, ARMREG_R1, ARMREG_R2, JUMP_CODE_JTI (i), ARMCOND_NE);
6984                                 ARM_BX_COND (code, ARMCOND_NE, ARMREG_R1);
6985                                 item->jmp_code = GUINT_TO_POINTER (JUMP_CODE_JTI (i));
6986 #else
6987                                 item->jmp_code = (guint8*)code;
6988                                 ARM_B_COND (code, ARMCOND_NE, 0);
6989 #endif
6990                         } else {
6991                                 /*Enable the commented code to assert on wrong method*/
6992 #ifdef ENABLE_WRONG_METHOD_CHECK
6993 #ifdef USE_JUMP_TABLES
6994                                 imt_method_jti = IMT_METHOD_JTI (i);
6995                                 code = load_element_with_regbase_cond (code, ARMREG_R1, ARMREG_R2, imt_method_jti, ARMCOND_AL);
6996 #else
6997                                 imt_method = code;
6998                                 ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
6999 #endif
7000                                 ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
7001                                 cond = code;
7002                                 ARM_B_COND (code, ARMCOND_EQ, 0);
7003
7004 /* Define this if your system is so bad that gdb is failing. */
7005 #ifdef BROKEN_DEV_ENV
7006                                 ARM_MOV_REG_REG (code, ARMREG_R2, ARMREG_PC);
7007                                 ARM_BL (code, 0);
7008                                 arm_patch (code - 1, mini_dump_bad_imt);
7009 #else
7010                                 ARM_DBRK (code);
7011 #endif
7012                                 arm_patch (cond, code);
7013 #endif
7014                         }
7015
7016                         if (item->has_target_code) {
7017                                 /* Load target address */
7018 #ifdef USE_JUMP_TABLES
7019                                 target_code_jti = TARGET_CODE_JTI (i);
7020                                 code = load_element_with_regbase_cond (code, ARMREG_R1, ARMREG_R2, target_code_jti, ARMCOND_AL);
7021                                 /* Restore registers */
7022                                 ARM_POP3 (code, ARMREG_R0, ARMREG_R1, ARMREG_R2);
7023                                 /*  And branch */
7024                                 ARM_BX (code, ARMREG_R1);
7025                                 set_jumptable_element (jte, target_code_jti, item->value.target_code);
7026 #else
7027                                 target_code_ins = code;
7028                                 ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
7029                                 /* Save it to the fourth slot */
7030                                 ARM_STR_IMM (code, ARMREG_R1, ARMREG_SP, 3 * sizeof (gpointer));
7031                                 /* Restore registers and branch */
7032                                 ARM_POP4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
7033
7034                                 code = arm_emit_value_and_patch_ldr (code, target_code_ins, (gsize)item->value.target_code);
7035 #endif
7036                         } else {
7037                                 vtable_offset = DISTANCE (vtable, &vtable->vtable[item->value.vtable_slot]);
7038                                 if (!arm_is_imm12 (vtable_offset)) {
7039                                         /*
7040                                          * We need to branch to a computed address but we don't have
7041                                          * a free register to store it, since IP must contain the
7042                                          * vtable address. So we push the two values to the stack, and
7043                                          * load them both using LDM.
7044                                          */
7045                                         /* Compute target address */
7046 #ifdef USE_JUMP_TABLES
7047                                         ARM_MOVW_REG_IMM (code, ARMREG_R1, vtable_offset & 0xffff);
7048                                         if (vtable_offset >> 16)
7049                                                 ARM_MOVT_REG_IMM (code, ARMREG_R1, (vtable_offset >> 16) & 0xffff);
7050                                         /* IP had vtable base. */
7051                                         ARM_LDR_REG_REG (code, ARMREG_IP, ARMREG_IP, ARMREG_R1);
7052                                         /* Restore registers and branch */
7053                                         ARM_POP3 (code, ARMREG_R0, ARMREG_R1, ARMREG_R2);
7054                                         ARM_BX (code, ARMREG_IP);
7055 #else
7056                                         vtable_offset_ins = code;
7057                                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
7058                                         ARM_LDR_REG_REG (code, ARMREG_R1, ARMREG_IP, ARMREG_R1);
7059                                         /* Save it to the fourth slot */
7060                                         ARM_STR_IMM (code, ARMREG_R1, ARMREG_SP, 3 * sizeof (gpointer));
7061                                         /* Restore registers and branch */
7062                                         ARM_POP4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
7063
7064                                         code = arm_emit_value_and_patch_ldr (code, vtable_offset_ins, vtable_offset);
7065 #endif
7066                                 } else {
7067 #ifdef USE_JUMP_TABLES
7068                                         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_IP, vtable_offset);
7069                                         ARM_POP3 (code, ARMREG_R0, ARMREG_R1, ARMREG_R2);
7070                                         ARM_BX (code, ARMREG_IP);
7071 #else
7072                                         ARM_POP2 (code, ARMREG_R0, ARMREG_R1);
7073                                         if (large_offsets)
7074                                                 ARM_ADD_REG_IMM8 (code, ARMREG_SP, ARMREG_SP, 2 * sizeof (gpointer));
7075                                         ARM_LDR_IMM (code, ARMREG_PC, ARMREG_IP, vtable_offset);
7076 #endif
7077                                 }
7078                         }
7079
7080                         if (fail_case) {
7081 #ifdef USE_JUMP_TABLES
7082                                 set_jumptable_element (jte, GPOINTER_TO_UINT (item->jmp_code), code);
7083                                 target_code_jti = TARGET_CODE_JTI (i);
7084                                 /* Load target address */
7085                                 code = load_element_with_regbase_cond (code, ARMREG_R1, ARMREG_R2, target_code_jti, ARMCOND_AL);
7086                                 /* Restore registers */
7087                                 ARM_POP3 (code, ARMREG_R0, ARMREG_R1, ARMREG_R2);
7088                                 /* And branch */
7089                                 ARM_BX (code, ARMREG_R1);
7090                                 set_jumptable_element (jte, target_code_jti, fail_tramp);
7091 #else
7092                                 arm_patch (item->jmp_code, (guchar*)code);
7093
7094                                 target_code_ins = code;
7095                                 /* Load target address */
7096                                 ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
7097                                 /* Save it to the fourth slot */
7098                                 ARM_STR_IMM (code, ARMREG_R1, ARMREG_SP, 3 * sizeof (gpointer));
7099                                 /* Restore registers and branch */
7100                                 ARM_POP4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
7101
7102                                 code = arm_emit_value_and_patch_ldr (code, target_code_ins, (gsize)fail_tramp);
7103 #endif
7104                                 item->jmp_code = NULL;
7105                         }
7106
7107 #ifdef USE_JUMP_TABLES
7108                         if (imt_method_jti)
7109                                 set_jumptable_element (jte, imt_method_jti, item->key);
7110 #else
7111                         if (imt_method)
7112                                 code = arm_emit_value_and_patch_ldr (code, imt_method, (guint32)item->key);
7113
7114                         /*must emit after unconditional branch*/
7115                         if (vtable_target) {
7116                                 code = arm_emit_value_and_patch_ldr (code, vtable_target, (guint32)vtable);
7117                                 item->chunk_size += 4;
7118                                 vtable_target = NULL;
7119                         }
7120
7121                         /*We reserve the space for bsearch IMT values after the first entry with an absolute jump*/
7122                         constant_pool_starts [i] = code;
7123                         if (extra_space) {
7124                                 code += extra_space;
7125                                 extra_space = 0;
7126                         }
7127 #endif
7128                 } else {
7129 #ifdef USE_JUMP_TABLES
7130                         code = load_element_with_regbase_cond (code, ARMREG_R1, ARMREG_R2, IMT_METHOD_JTI (i), ARMCOND_AL);
7131                         ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
7132                         code = load_element_with_regbase_cond (code, ARMREG_R1, ARMREG_R2, JUMP_CODE_JTI (i), ARMCOND_HS);
7133                         ARM_BX_COND (code, ARMCOND_HS, ARMREG_R1);
7134                         item->jmp_code = GUINT_TO_POINTER (JUMP_CODE_JTI (i));
7135 #else
7136                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
7137                         ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
7138
7139                         item->jmp_code = (guint8*)code;
7140                         ARM_B_COND (code, ARMCOND_HS, 0);
7141                         ++extra_space;
7142 #endif
7143                 }
7144         }
7145
7146         for (i = 0; i < count; ++i) {
7147                 MonoIMTCheckItem *item = imt_entries [i];
7148                 if (item->jmp_code) {
7149                         if (item->check_target_idx)
7150 #ifdef USE_JUMP_TABLES
7151                                 set_jumptable_element (jte, GPOINTER_TO_UINT (item->jmp_code), imt_entries [item->check_target_idx]->code_target);
7152 #else
7153                                 arm_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
7154 #endif
7155                 }
7156                 if (i > 0 && item->is_equals) {
7157                         int j;
7158 #ifdef USE_JUMP_TABLES
7159                         for (j = i - 1; j >= 0 && !imt_entries [j]->is_equals; --j)
7160                                 set_jumptable_element (jte, IMT_METHOD_JTI (j), imt_entries [j]->key);
7161 #else
7162                         arminstr_t *space_start = constant_pool_starts [i];
7163                         for (j = i - 1; j >= 0 && !imt_entries [j]->is_equals; --j) {
7164                                 space_start = arm_emit_value_and_patch_ldr (space_start, (arminstr_t*)imt_entries [j]->code_target, (guint32)imt_entries [j]->key);
7165                         }
7166 #endif
7167                 }
7168         }
7169
7170 #ifdef DEBUG_IMT
7171         {
7172                 char *buff = g_strdup_printf ("thunk_for_class_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
7173                 mono_disassemble_code (NULL, (guint8*)start, size, buff);
7174                 g_free (buff);
7175         }
7176 #endif
7177
7178 #ifndef USE_JUMP_TABLES
7179         g_free (constant_pool_starts);
7180 #endif
7181
7182         mono_arch_flush_icache ((guint8*)start, size);
7183         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL);
7184         mono_stats.imt_thunks_size += code - start;
7185
7186         g_assert (DISTANCE (start, code) <= size);
7187         return start;
7188 }
7189
7190 mgreg_t
7191 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
7192 {
7193         return ctx->regs [reg];
7194 }
7195
7196 void
7197 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
7198 {
7199         ctx->regs [reg] = val;
7200 }
7201
7202 /*
7203  * mono_arch_get_trampolines:
7204  *
7205  *   Return a list of MonoTrampInfo structures describing arch specific trampolines
7206  * for AOT.
7207  */
7208 GSList *
7209 mono_arch_get_trampolines (gboolean aot)
7210 {
7211         return mono_arm_get_exception_trampolines (aot);
7212 }
7213
7214 gpointer
7215 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
7216 {
7217         gpointer *lr_loc;
7218         char *old_value;
7219         char *bp;
7220
7221         /*Load the spvar*/
7222         bp = MONO_CONTEXT_GET_BP (ctx);
7223         lr_loc = (gpointer*)(bp + clause->exvar_offset);
7224
7225         old_value = *lr_loc;
7226         if ((char*)old_value < (char*)ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
7227                 return old_value;
7228
7229         *lr_loc = new_value;
7230
7231         return old_value;
7232 }
7233
7234 #if defined(MONO_ARCH_SOFT_DEBUG_SUPPORTED)
7235 /*
7236  * mono_arch_set_breakpoint:
7237  *
7238  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
7239  * The location should contain code emitted by OP_SEQ_POINT.
7240  */
7241 void
7242 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
7243 {
7244         guint8 *code = ip;
7245         guint32 native_offset = ip - (guint8*)ji->code_start;
7246         MonoDebugOptions *opt = mini_get_debug_options ();
7247
7248         if (opt->soft_breakpoints) {
7249                 g_assert (!ji->from_aot);
7250                 code += 4;
7251                 ARM_BLX_REG (code, ARMREG_LR);
7252                 mono_arch_flush_icache (code - 4, 4);
7253         } else if (ji->from_aot) {
7254                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
7255
7256                 g_assert (native_offset % 4 == 0);
7257                 g_assert (info->bp_addrs [native_offset / 4] == 0);
7258                 info->bp_addrs [native_offset / 4] = bp_trigger_page;
7259         } else {
7260                 int dreg = ARMREG_LR;
7261
7262                 /* Read from another trigger page */
7263 #ifdef USE_JUMP_TABLES
7264                 gpointer *jte = mono_jumptable_add_entry ();
7265                 code = mono_arm_load_jumptable_entry (code, jte, dreg);
7266                 jte [0] = bp_trigger_page;
7267 #else
7268                 ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
7269                 ARM_B (code, 0);
7270                 *(int*)code = (int)bp_trigger_page;
7271                 code += 4;
7272 #endif
7273                 ARM_LDR_IMM (code, dreg, dreg, 0);
7274
7275                 mono_arch_flush_icache (code - 16, 16);
7276
7277 #if 0
7278                 /* This is currently implemented by emitting an SWI instruction, which
7279                  * qemu/linux seems to convert to a SIGILL.
7280                  */
7281                 *(int*)code = (0xef << 24) | 8;
7282                 code += 4;
7283                 mono_arch_flush_icache (code - 4, 4);
7284 #endif
7285         }
7286 }
7287
7288 /*
7289  * mono_arch_clear_breakpoint:
7290  *
7291  *   Clear the breakpoint at IP.
7292  */
7293 void
7294 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
7295 {
7296         MonoDebugOptions *opt = mini_get_debug_options ();
7297         guint8 *code = ip;
7298         int i;
7299
7300         if (opt->soft_breakpoints) {
7301                 g_assert (!ji->from_aot);
7302                 code += 4;
7303                 ARM_NOP (code);
7304                 mono_arch_flush_icache (code - 4, 4);
7305         } else if (ji->from_aot) {
7306                 guint32 native_offset = ip - (guint8*)ji->code_start;
7307                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
7308
7309                 g_assert (native_offset % 4 == 0);
7310                 g_assert (info->bp_addrs [native_offset / 4] == bp_trigger_page);
7311                 info->bp_addrs [native_offset / 4] = 0;
7312         } else {
7313                 for (i = 0; i < 4; ++i)
7314                         ARM_NOP (code);
7315
7316                 mono_arch_flush_icache (ip, code - ip);
7317         }
7318 }
7319
7320 /*
7321  * mono_arch_start_single_stepping:
7322  *
7323  *   Start single stepping.
7324  */
7325 void
7326 mono_arch_start_single_stepping (void)
7327 {
7328         if (ss_trigger_page)
7329                 mono_mprotect (ss_trigger_page, mono_pagesize (), 0);
7330         else
7331                 ss_trigger_var = 1;
7332 }
7333
7334 /*
7335  * mono_arch_stop_single_stepping:
7336  *
7337  *   Stop single stepping.
7338  */
7339 void
7340 mono_arch_stop_single_stepping (void)
7341 {
7342         if (ss_trigger_page)
7343                 mono_mprotect (ss_trigger_page, mono_pagesize (), MONO_MMAP_READ);
7344         else
7345                 ss_trigger_var = 0;
7346 }
7347
7348 #if __APPLE__
7349 #define DBG_SIGNAL SIGBUS
7350 #else
7351 #define DBG_SIGNAL SIGSEGV
7352 #endif
7353
7354 /*
7355  * mono_arch_is_single_step_event:
7356  *
7357  *   Return whenever the machine state in SIGCTX corresponds to a single
7358  * step event.
7359  */
7360 gboolean
7361 mono_arch_is_single_step_event (void *info, void *sigctx)
7362 {
7363         siginfo_t *sinfo = info;
7364
7365         if (!ss_trigger_page)
7366                 return FALSE;
7367
7368         /* Sometimes the address is off by 4 */
7369         if (sinfo->si_addr >= ss_trigger_page && (guint8*)sinfo->si_addr <= (guint8*)ss_trigger_page + 128)
7370                 return TRUE;
7371         else
7372                 return FALSE;
7373 }
7374
7375 /*
7376  * mono_arch_is_breakpoint_event:
7377  *
7378  *   Return whenever the machine state in SIGCTX corresponds to a breakpoint event.
7379  */
7380 gboolean
7381 mono_arch_is_breakpoint_event (void *info, void *sigctx)
7382 {
7383         siginfo_t *sinfo = info;
7384
7385         if (!ss_trigger_page)
7386                 return FALSE;
7387
7388         if (sinfo->si_signo == DBG_SIGNAL) {
7389                 /* Sometimes the address is off by 4 */
7390                 if (sinfo->si_addr >= bp_trigger_page && (guint8*)sinfo->si_addr <= (guint8*)bp_trigger_page + 128)
7391                         return TRUE;
7392                 else
7393                         return FALSE;
7394         } else {
7395                 return FALSE;
7396         }
7397 }
7398
7399 /*
7400  * mono_arch_skip_breakpoint:
7401  *
7402  *   See mini-amd64.c for docs.
7403  */
7404 void
7405 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
7406 {
7407         MONO_CONTEXT_SET_IP (ctx, (guint8*)MONO_CONTEXT_GET_IP (ctx) + 4);
7408 }
7409
7410 /*
7411  * mono_arch_skip_single_step:
7412  *
7413  *   See mini-amd64.c for docs.
7414  */
7415 void
7416 mono_arch_skip_single_step (MonoContext *ctx)
7417 {
7418         MONO_CONTEXT_SET_IP (ctx, (guint8*)MONO_CONTEXT_GET_IP (ctx) + 4);
7419 }
7420
7421 #endif /* MONO_ARCH_SOFT_DEBUG_SUPPORTED */
7422
7423 /*
7424  * mono_arch_get_seq_point_info:
7425  *
7426  *   See mini-amd64.c for docs.
7427  */
7428 gpointer
7429 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
7430 {
7431         SeqPointInfo *info;
7432         MonoJitInfo *ji;
7433
7434         // FIXME: Add a free function
7435
7436         mono_domain_lock (domain);
7437         info = g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
7438                                                                 code);
7439         mono_domain_unlock (domain);
7440
7441         if (!info) {
7442                 ji = mono_jit_info_table_find (domain, (char*)code);
7443                 g_assert (ji);
7444
7445                 info = g_malloc0 (sizeof (SeqPointInfo) + ji->code_size);
7446
7447                 info->ss_trigger_page = ss_trigger_page;
7448                 info->bp_trigger_page = bp_trigger_page;
7449
7450                 mono_domain_lock (domain);
7451                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
7452                                                          code, info);
7453                 mono_domain_unlock (domain);
7454         }
7455
7456         return info;
7457 }
7458
7459 void
7460 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
7461 {
7462         ext->lmf.previous_lmf = prev_lmf;
7463         /* Mark that this is a MonoLMFExt */
7464         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
7465         ext->lmf.sp = (gssize)ext;
7466 }
7467
7468 /*
7469  * mono_arch_set_target:
7470  *
7471  *   Set the target architecture the JIT backend should generate code for, in the form
7472  * of a GNU target triplet. Only used in AOT mode.
7473  */
7474 void
7475 mono_arch_set_target (char *mtriple)
7476 {
7477         /* The GNU target triple format is not very well documented */
7478         if (strstr (mtriple, "armv7")) {
7479                 v5_supported = TRUE;
7480                 v6_supported = TRUE;
7481                 v7_supported = TRUE;
7482         }
7483         if (strstr (mtriple, "armv6")) {
7484                 v5_supported = TRUE;
7485                 v6_supported = TRUE;
7486         }
7487         if (strstr (mtriple, "armv7s")) {
7488                 v7s_supported = TRUE;
7489         }
7490         if (strstr (mtriple, "thumbv7s")) {
7491                 v5_supported = TRUE;
7492                 v6_supported = TRUE;
7493                 v7_supported = TRUE;
7494                 v7s_supported = TRUE;
7495                 thumb_supported = TRUE;
7496                 thumb2_supported = TRUE;
7497         }
7498         if (strstr (mtriple, "darwin") || strstr (mtriple, "ios")) {
7499                 v5_supported = TRUE;
7500                 v6_supported = TRUE;
7501                 thumb_supported = TRUE;
7502                 iphone_abi = TRUE;
7503         }
7504         if (strstr (mtriple, "gnueabi"))
7505                 eabi_supported = TRUE;
7506 }
7507
7508 gboolean
7509 mono_arch_opcode_supported (int opcode)
7510 {
7511         switch (opcode) {
7512         case OP_ATOMIC_ADD_I4:
7513         case OP_ATOMIC_EXCHANGE_I4:
7514         case OP_ATOMIC_CAS_I4:
7515         case OP_ATOMIC_LOAD_I1:
7516         case OP_ATOMIC_LOAD_I2:
7517         case OP_ATOMIC_LOAD_I4:
7518         case OP_ATOMIC_LOAD_U1:
7519         case OP_ATOMIC_LOAD_U2:
7520         case OP_ATOMIC_LOAD_U4:
7521         case OP_ATOMIC_STORE_I1:
7522         case OP_ATOMIC_STORE_I2:
7523         case OP_ATOMIC_STORE_I4:
7524         case OP_ATOMIC_STORE_U1:
7525         case OP_ATOMIC_STORE_U2:
7526         case OP_ATOMIC_STORE_U4:
7527                 return v7_supported;
7528         case OP_ATOMIC_LOAD_R4:
7529         case OP_ATOMIC_LOAD_R8:
7530         case OP_ATOMIC_STORE_R4:
7531         case OP_ATOMIC_STORE_R8:
7532                 return v7_supported && IS_VFP;
7533         default:
7534                 return FALSE;
7535         }
7536 }
7537
7538 #if defined(ENABLE_GSHAREDVT)
7539
7540 #include "../../../mono-extensions/mono/mini/mini-arm-gsharedvt.c"
7541
7542 #endif /* !MONOTOUCH */