mono/mini/mini-arm.c

   1 /*
   2  * mini-arm.c: ARM backend for the Mono code generator
   3  *
   4  * Authors:
   5  *   Paolo Molaro (lupus@ximian.com)
   6  *   Dietmar Maurer (dietmar@ximian.com)
   7  *
   8  * (C) 2003 Ximian, Inc.
   9  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  10  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  11  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  12  */
  13 #include "mini.h"
  14 #include <string.h>
  15
  16 #include <mono/metadata/abi-details.h>
  17 #include <mono/metadata/appdomain.h>
  18 #include <mono/metadata/profiler-private.h>
  19 #include <mono/metadata/debug-helpers.h>
  20 #include <mono/utils/mono-mmap.h>
  21 #include <mono/utils/mono-hwcap-arm.h>
  22 #include <mono/utils/mono-memory-model.h>
  23
  24 #include "mini-arm.h"
  25 #include "mini-arm-tls.h"
  26 #include "cpu-arm.h"
  27 #include "trace.h"
  28 #include "ir-emit.h"
  29 #include "debugger-agent.h"
  30 #include "mini-gc.h"
  31 #include "mono/arch/arm/arm-vfp-codegen.h"
  32
  33 #if (defined(HAVE_KW_THREAD) && defined(__linux__) && defined(__ARM_EABI__)) \
  34         || defined(TARGET_ANDROID) \
  35         || (defined(TARGET_IOS) && !defined(TARGET_WATCHOS))
  36 #define HAVE_FAST_TLS
  37 #endif
  38
  39 /* Sanity check: This makes no sense */
  40 #if defined(ARM_FPU_NONE) && (defined(ARM_FPU_VFP) || defined(ARM_FPU_VFP_HARD))
  41 #error "ARM_FPU_NONE is defined while one of ARM_FPU_VFP/ARM_FPU_VFP_HARD is defined"
  42 #endif
  43
  44 /*
  45  * IS_SOFT_FLOAT: Is full software floating point used?
  46  * IS_HARD_FLOAT: Is full hardware floating point used?
  47  * IS_VFP: Is hardware floating point with software ABI used?
  48  *
  49  * These are not necessarily constants, e.g. IS_SOFT_FLOAT and
  50  * IS_VFP may delegate to mono_arch_is_soft_float ().
  51  */
  52
  53 #if defined(ARM_FPU_VFP_HARD)
  54 #define IS_SOFT_FLOAT (FALSE)
  55 #define IS_HARD_FLOAT (TRUE)
  56 #define IS_VFP (TRUE)
  57 #elif defined(ARM_FPU_NONE)
  58 #define IS_SOFT_FLOAT (mono_arch_is_soft_float ())
  59 #define IS_HARD_FLOAT (FALSE)
  60 #define IS_VFP (!mono_arch_is_soft_float ())
  61 #else
  62 #define IS_SOFT_FLOAT (FALSE)
  63 #define IS_HARD_FLOAT (FALSE)
  64 #define IS_VFP (TRUE)
  65 #endif
  66
  67 #define THUNK_SIZE (3 * 4)
  68
  69 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  70
  71 #if __APPLE__
  72 void sys_icache_invalidate (void *start, size_t len);
  73 #endif
  74
  75 /* This mutex protects architecture specific caches */
  76 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  77 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  78 static mono_mutex_t mini_arch_mutex;
  79
  80 static gboolean v5_supported = FALSE;
  81 static gboolean v6_supported = FALSE;
  82 static gboolean v7_supported = FALSE;
  83 static gboolean v7s_supported = FALSE;
  84 static gboolean v7k_supported = FALSE;
  85 static gboolean thumb_supported = FALSE;
  86 static gboolean thumb2_supported = FALSE;
  87 /*
  88  * Whenever to use the ARM EABI
  89  */
  90 static gboolean eabi_supported = FALSE;
  91
  92 /*
  93  * Whenever to use the iphone ABI extensions:
  94  * http://developer.apple.com/library/ios/documentation/Xcode/Conceptual/iPhoneOSABIReference/index.html
  95  * Basically, r7 is used as a frame pointer and it should point to the saved r7 + lr.
  96  * This is required for debugging/profiling tools to work, but it has some overhead so it should
  97  * only be turned on in debug builds.
  98  */
  99 static gboolean iphone_abi = FALSE;
 100
 101 /*
 102  * The FPU we are generating code for. This is NOT runtime configurable right now,
 103  * since some things like MONO_ARCH_CALLEE_FREGS still depend on defines.
 104  */
 105 static MonoArmFPU arm_fpu;
 106
 107 #if defined(ARM_FPU_VFP_HARD)
 108 /*
 109  * On armhf, d0-d7 are used for argument passing and d8-d15
 110  * must be preserved across calls, which leaves us no room
 111  * for scratch registers. So we use d14-d15 but back up their
 112  * previous contents to a stack slot before using them - see
 113  * mono_arm_emit_vfp_scratch_save/_restore ().
 114  */
 115 static int vfp_scratch1 = ARM_VFP_D14;
 116 static int vfp_scratch2 = ARM_VFP_D15;
 117 #else
 118 /*
 119  * On armel, d0-d7 do not need to be preserved, so we can
 120  * freely make use of them as scratch registers.
 121  */
 122 static int vfp_scratch1 = ARM_VFP_D0;
 123 static int vfp_scratch2 = ARM_VFP_D1;
 124 #endif
 125
 126 static int i8_align;
 127
 128 static gpointer single_step_tramp, breakpoint_tramp;
 129
 130 /*
 131  * The code generated for sequence points reads from this location, which is
 132  * made read-only when single stepping is enabled.
 133  */
 134 static gpointer ss_trigger_page;
 135
 136 /* Enabled breakpoints read from this trigger page */
 137 static gpointer bp_trigger_page;
 138
 139 /*
 140  * TODO:
 141  * floating point support: on ARM it is a mess, there are at least 3
 142  * different setups, each of which binary incompat with the other.
 143  * 1) FPA: old and ugly, but unfortunately what current distros use
 144  *    the double binary format has the two words swapped. 8 double registers.
 145  *    Implemented usually by kernel emulation.
 146  * 2) softfloat: the compiler emulates all the fp ops. Usually uses the
 147  *    ugly swapped double format (I guess a softfloat-vfp exists, too, though).
 148  * 3) VFP: the new and actually sensible and useful FP support. Implemented
 149  *    in HW or kernel-emulated, requires new tools. I think this is what symbian uses.
 150  *
 151  * We do not care about FPA. We will support soft float and VFP.
 152  */
 153 int mono_exc_esp_offset = 0;
 154
 155 #define arm_is_imm12(v) ((v) > -4096 && (v) < 4096)
 156 #define arm_is_imm8(v) ((v) > -256 && (v) < 256)
 157 #define arm_is_fpimm8(v) ((v) >= -1020 && (v) <= 1020)
 158
 159 #define LDR_MASK ((0xf << ARMCOND_SHIFT) | (3 << 26) | (1 << 22) | (1 << 20) | (15 << 12))
 160 #define LDR_PC_VAL ((ARMCOND_AL << ARMCOND_SHIFT) | (1 << 26) | (0 << 22) | (1 << 20) | (15 << 12))
 161 #define IS_LDR_PC(val) (((val) & LDR_MASK) == LDR_PC_VAL)
 162
 163 //#define DEBUG_IMT 0
 164
 165 #ifndef DISABLE_JIT
 166 static void mono_arch_compute_omit_fp (MonoCompile *cfg);
 167 #endif
 168
 169 const char*
 170 mono_arch_regname (int reg)
 171 {
 172         static const char * rnames[] = {
 173                 "arm_r0", "arm_r1", "arm_r2", "arm_r3", "arm_v1",
 174                 "arm_v2", "arm_v3", "arm_v4", "arm_v5", "arm_v6",
 175                 "arm_v7", "arm_fp", "arm_ip", "arm_sp", "arm_lr",
 176                 "arm_pc"
 177         };
 178         if (reg >= 0 && reg < 16)
 179                 return rnames [reg];
 180         return "unknown";
 181 }
 182
 183 const char*
 184 mono_arch_fregname (int reg)
 185 {
 186         static const char * rnames[] = {
 187                 "arm_f0", "arm_f1", "arm_f2", "arm_f3", "arm_f4",
 188                 "arm_f5", "arm_f6", "arm_f7", "arm_f8", "arm_f9",
 189                 "arm_f10", "arm_f11", "arm_f12", "arm_f13", "arm_f14",
 190                 "arm_f15", "arm_f16", "arm_f17", "arm_f18", "arm_f19",
 191                 "arm_f20", "arm_f21", "arm_f22", "arm_f23", "arm_f24",
 192                 "arm_f25", "arm_f26", "arm_f27", "arm_f28", "arm_f29",
 193                 "arm_f30", "arm_f31"
 194         };
 195         if (reg >= 0 && reg < 32)
 196                 return rnames [reg];
 197         return "unknown";
 198 }
 199
 200
 201 #ifndef DISABLE_JIT
 202 static guint8*
 203 emit_big_add (guint8 *code, int dreg, int sreg, int imm)
 204 {
 205         int imm8, rot_amount;
 206         if ((imm8 = mono_arm_is_rotated_imm8 (imm, &rot_amount)) >= 0) {
 207                 ARM_ADD_REG_IMM (code, dreg, sreg, imm8, rot_amount);
 208                 return code;
 209         }
 210         if (dreg == sreg) {
 211                 code = mono_arm_emit_load_imm (code, ARMREG_IP, imm);
 212                 ARM_ADD_REG_REG (code, dreg, sreg, ARMREG_IP);
 213         } else {
 214                 code = mono_arm_emit_load_imm (code, dreg, imm);
 215                 ARM_ADD_REG_REG (code, dreg, dreg, sreg);
 216         }
 217         return code;
 218 }
 219
 220 /* If dreg == sreg, this clobbers IP */
 221 static guint8*
 222 emit_sub_imm (guint8 *code, int dreg, int sreg, int imm)
 223 {
 224         int imm8, rot_amount;
 225         if ((imm8 = mono_arm_is_rotated_imm8 (imm, &rot_amount)) >= 0) {
 226                 ARM_SUB_REG_IMM (code, dreg, sreg, imm8, rot_amount);
 227                 return code;
 228         }
 229         if (dreg == sreg) {
 230                 code = mono_arm_emit_load_imm (code, ARMREG_IP, imm);
 231                 ARM_SUB_REG_REG (code, dreg, sreg, ARMREG_IP);
 232         } else {
 233                 code = mono_arm_emit_load_imm (code, dreg, imm);
 234                 ARM_SUB_REG_REG (code, dreg, dreg, sreg);
 235         }
 236         return code;
 237 }
 238
 239 static guint8*
 240 emit_memcpy (guint8 *code, int size, int dreg, int doffset, int sreg, int soffset)
 241 {
 242         /* we can use r0-r3, since this is called only for incoming args on the stack */
 243         if (size > sizeof (gpointer) * 4) {
 244                 guint8 *start_loop;
 245                 code = emit_big_add (code, ARMREG_R0, sreg, soffset);
 246                 code = emit_big_add (code, ARMREG_R1, dreg, doffset);
 247                 start_loop = code = mono_arm_emit_load_imm (code, ARMREG_R2, size);
 248                 ARM_LDR_IMM (code, ARMREG_R3, ARMREG_R0, 0);
 249                 ARM_STR_IMM (code, ARMREG_R3, ARMREG_R1, 0);
 250                 ARM_ADD_REG_IMM8 (code, ARMREG_R0, ARMREG_R0, 4);
 251                 ARM_ADD_REG_IMM8 (code, ARMREG_R1, ARMREG_R1, 4);
 252                 ARM_SUBS_REG_IMM8 (code, ARMREG_R2, ARMREG_R2, 4);
 253                 ARM_B_COND (code, ARMCOND_NE, 0);
 254                 arm_patch (code - 4, start_loop);
 255                 return code;
 256         }
 257         if (arm_is_imm12 (doffset) && arm_is_imm12 (doffset + size) &&
 258                         arm_is_imm12 (soffset) && arm_is_imm12 (soffset + size)) {
 259                 while (size >= 4) {
 260                         ARM_LDR_IMM (code, ARMREG_LR, sreg, soffset);
 261                         ARM_STR_IMM (code, ARMREG_LR, dreg, doffset);
 262                         doffset += 4;
 263                         soffset += 4;
 264                         size -= 4;
 265                 }
 266         } else if (size) {
 267                 code = emit_big_add (code, ARMREG_R0, sreg, soffset);
 268                 code = emit_big_add (code, ARMREG_R1, dreg, doffset);
 269                 doffset = soffset = 0;
 270                 while (size >= 4) {
 271                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_R0, soffset);
 272                         ARM_STR_IMM (code, ARMREG_LR, ARMREG_R1, doffset);
 273                         doffset += 4;
 274                         soffset += 4;
 275                         size -= 4;
 276                 }
 277         }
 278         g_assert (size == 0);
 279         return code;
 280 }
 281
 282 static guint8*
 283 emit_call_reg (guint8 *code, int reg)
 284 {
 285         if (v5_supported) {
 286                 ARM_BLX_REG (code, reg);
 287         } else {
 288                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
 289                 if (thumb_supported)
 290                         ARM_BX (code, reg);
 291                 else
 292                         ARM_MOV_REG_REG (code, ARMREG_PC, reg);
 293         }
 294         return code;
 295 }
 296
 297 static guint8*
 298 emit_call_seq (MonoCompile *cfg, guint8 *code)
 299 {
 300         if (cfg->method->dynamic) {
 301                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
 302                 ARM_B (code, 0);
 303                 *(gpointer*)code = NULL;
 304                 code += 4;
 305                 code = emit_call_reg (code, ARMREG_IP);
 306         } else {
 307                 ARM_BL (code, 0);
 308         }
 309         cfg->thunk_area += THUNK_SIZE;
 310         return code;
 311 }
 312
 313 guint8*
 314 mono_arm_patchable_b (guint8 *code, int cond)
 315 {
 316         ARM_B_COND (code, cond, 0);
 317         return code;
 318 }
 319
 320 guint8*
 321 mono_arm_patchable_bl (guint8 *code, int cond)
 322 {
 323         ARM_BL_COND (code, cond, 0);
 324         return code;
 325 }
 326
 327 static guint8*
 328 mono_arm_emit_tls_get (MonoCompile *cfg, guint8* code, int dreg, int tls_offset)
 329 {
 330 #ifdef HAVE_FAST_TLS
 331         code = mono_arm_emit_load_imm (code, ARMREG_R0, tls_offset);
 332         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
 333                         "mono_get_tls_key");
 334         code = emit_call_seq (cfg, code);
 335         if (dreg != ARMREG_R0)
 336                 ARM_MOV_REG_REG (code, dreg, ARMREG_R0);
 337 #else
 338         g_assert_not_reached ();
 339 #endif
 340         return code;
 341 }
 342
 343 static guint8*
 344 mono_arm_emit_tls_get_reg (MonoCompile *cfg, guint8* code, int dreg, int tls_offset_reg)
 345 {
 346 #ifdef HAVE_FAST_TLS
 347         if (tls_offset_reg != ARMREG_R0)
 348                 ARM_MOV_REG_REG (code, ARMREG_R0, tls_offset_reg);
 349         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
 350                         "mono_get_tls_key");
 351         code = emit_call_seq (cfg, code);
 352         if (dreg != ARMREG_R0)
 353                 ARM_MOV_REG_REG (code, dreg, ARMREG_R0);
 354 #else
 355         g_assert_not_reached ();
 356 #endif
 357         return code;
 358 }
 359
 360 static guint8*
 361 mono_arm_emit_tls_set (MonoCompile *cfg, guint8* code, int sreg, int tls_offset)
 362 {
 363 #ifdef HAVE_FAST_TLS
 364         if (sreg != ARMREG_R1)
 365                 ARM_MOV_REG_REG (code, ARMREG_R1, sreg);
 366         code = mono_arm_emit_load_imm (code, ARMREG_R0, tls_offset);
 367         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
 368                         "mono_set_tls_key");
 369         code = emit_call_seq (cfg, code);
 370 #else
 371         g_assert_not_reached ();
 372 #endif
 373         return code;
 374 }
 375
 376 static guint8*
 377 mono_arm_emit_tls_set_reg (MonoCompile *cfg, guint8* code, int sreg, int tls_offset_reg)
 378 {
 379 #ifdef HAVE_FAST_TLS
 380         /* Get sreg in R1 and tls_offset_reg in R0 */
 381         if (tls_offset_reg == ARMREG_R1) {
 382                 if (sreg == ARMREG_R0) {
 383                         /* swap sreg and tls_offset_reg */
 384                         ARM_EOR_REG_REG (code, sreg, sreg, tls_offset_reg);
 385                         ARM_EOR_REG_REG (code, tls_offset_reg, sreg, tls_offset_reg);
 386                         ARM_EOR_REG_REG (code, sreg, sreg, tls_offset_reg);
 387                 } else {
 388                         ARM_MOV_REG_REG (code, ARMREG_R0, tls_offset_reg);
 389                         if (sreg != ARMREG_R1)
 390                                 ARM_MOV_REG_REG (code, ARMREG_R1, sreg);
 391                 }
 392         } else {
 393                 if (sreg != ARMREG_R1)
 394                         ARM_MOV_REG_REG (code, ARMREG_R1, sreg);
 395                 if (tls_offset_reg != ARMREG_R0)
 396                         ARM_MOV_REG_REG (code, ARMREG_R0, tls_offset_reg);
 397         }
 398         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
 399                         "mono_set_tls_key");
 400         code = emit_call_seq (cfg, code);
 401 #else
 402         g_assert_not_reached ();
 403 #endif
 404         return code;
 405 }
 406
 407 /*
 408  * emit_save_lmf:
 409  *
 410  *   Emit code to push an LMF structure on the LMF stack.
 411  * On arm, this is intermixed with the initialization of other fields of the structure.
 412  */
 413 static guint8*
 414 emit_save_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset)
 415 {
 416         gboolean get_lmf_fast = FALSE;
 417         int i;
 418
 419         if (mono_arm_have_tls_get ()) {
 420                 get_lmf_fast = TRUE;
 421                 if (cfg->compile_aot) {
 422                         /* OP_AOTCONST */
 423                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_TLS_OFFSET, (gpointer)TLS_KEY_LMF_ADDR);
 424                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
 425                         ARM_B (code, 0);
 426                         *(gpointer*)code = NULL;
 427                         code += 4;
 428                         /* Load the value from the GOT */
 429                         ARM_LDR_REG_REG (code, ARMREG_R1, ARMREG_PC, ARMREG_R1);
 430                         code = mono_arm_emit_tls_get_reg (cfg, code, ARMREG_R0, ARMREG_R1);
 431                 } else {
 432                         gint32 lmf_addr_tls_offset = mono_get_lmf_addr_tls_offset ();
 433                         g_assert (lmf_addr_tls_offset != -1);
 434                         code = mono_arm_emit_tls_get (cfg, code, ARMREG_R0, lmf_addr_tls_offset);
 435                 }
 436         }
 437
 438         if (!get_lmf_fast) {
 439                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
 440                                                          (gpointer)"mono_get_lmf_addr");
 441                 code = emit_call_seq (cfg, code);
 442         }
 443         /* we build the MonoLMF structure on the stack - see mini-arm.h */
 444         /* lmf_offset is the offset from the previous stack pointer,
 445          * alloc_size is the total stack space allocated, so the offset
 446          * of MonoLMF from the current stack ptr is alloc_size - lmf_offset.
 447          * The pointer to the struct is put in r1 (new_lmf).
 448          * ip is used as scratch
 449          * The callee-saved registers are already in the MonoLMF structure
 450          */
 451         code = emit_big_add (code, ARMREG_R1, ARMREG_SP, lmf_offset);
 452         /* r0 is the result from mono_get_lmf_addr () */
 453         ARM_STR_IMM (code, ARMREG_R0, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, lmf_addr));
 454         /* new_lmf->previous_lmf = *lmf_addr */
 455         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 456         ARM_STR_IMM (code, ARMREG_IP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 457         /* *(lmf_addr) = r1 */
 458         ARM_STR_IMM (code, ARMREG_R1, ARMREG_R0, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 459         /* Skip method (only needed for trampoline LMF frames) */
 460         ARM_STR_IMM (code, ARMREG_SP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, sp));
 461         ARM_STR_IMM (code, ARMREG_FP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, fp));
 462         /* save the current IP */
 463         ARM_MOV_REG_REG (code, ARMREG_IP, ARMREG_PC);
 464         ARM_STR_IMM (code, ARMREG_IP, ARMREG_R1, MONO_STRUCT_OFFSET (MonoLMF, ip));
 465
 466         for (i = 0; i < sizeof (MonoLMF); i += sizeof (mgreg_t))
 467                 mini_gc_set_slot_type_from_fp (cfg, lmf_offset + i, SLOT_NOREF);
 468
 469         return code;
 470 }
 471
 472 typedef struct {
 473         gint32 vreg;
 474         gint32 hreg;
 475 } FloatArgData;
 476
 477 static guint8 *
 478 emit_float_args (MonoCompile *cfg, MonoCallInst *inst, guint8 *code, int *max_len, guint *offset)
 479 {
 480         GSList *list;
 481
 482         for (list = inst->float_args; list; list = list->next) {
 483                 FloatArgData *fad = list->data;
 484                 MonoInst *var = get_vreg_to_inst (cfg, fad->vreg);
 485                 gboolean imm = arm_is_fpimm8 (var->inst_offset);
 486
 487                 /* 4+1 insns for emit_big_add () and 1 for FLDS. */
 488                 if (!imm)
 489                         *max_len += 20 + 4;
 490
 491                 *max_len += 4;
 492
 493                 if (*offset + *max_len > cfg->code_size) {
 494                         cfg->code_size += *max_len;
 495                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
 496
 497                         code = cfg->native_code + *offset;
 498                 }
 499
 500                 if (!imm) {
 501                         code = emit_big_add (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
 502                         ARM_FLDS (code, fad->hreg, ARMREG_LR, 0);
 503                 } else
 504                         ARM_FLDS (code, fad->hreg, var->inst_basereg, var->inst_offset);
 505
 506                 *offset = code - cfg->native_code;
 507         }
 508
 509         return code;
 510 }
 511
 512 static guint8 *
 513 mono_arm_emit_vfp_scratch_save (MonoCompile *cfg, guint8 *code, int reg)
 514 {
 515         MonoInst *inst;
 516
 517         g_assert (reg == vfp_scratch1 || reg == vfp_scratch2);
 518
 519         inst = (MonoInst *) cfg->arch.vfp_scratch_slots [reg == vfp_scratch1 ? 0 : 1];
 520
 521         if (IS_HARD_FLOAT) {
 522                 if (!arm_is_fpimm8 (inst->inst_offset)) {
 523                         code = emit_big_add (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
 524                         ARM_FSTD (code, reg, ARMREG_LR, 0);
 525                 } else
 526                         ARM_FSTD (code, reg, inst->inst_basereg, inst->inst_offset);
 527         }
 528
 529         return code;
 530 }
 531
 532 static guint8 *
 533 mono_arm_emit_vfp_scratch_restore (MonoCompile *cfg, guint8 *code, int reg)
 534 {
 535         MonoInst *inst;
 536
 537         g_assert (reg == vfp_scratch1 || reg == vfp_scratch2);
 538
 539         inst = (MonoInst *) cfg->arch.vfp_scratch_slots [reg == vfp_scratch1 ? 0 : 1];
 540
 541         if (IS_HARD_FLOAT) {
 542                 if (!arm_is_fpimm8 (inst->inst_offset)) {
 543                         code = emit_big_add (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
 544                         ARM_FLDD (code, reg, ARMREG_LR, 0);
 545                 } else
 546                         ARM_FLDD (code, reg, inst->inst_basereg, inst->inst_offset);
 547         }
 548
 549         return code;
 550 }
 551
 552 /*
 553  * emit_restore_lmf:
 554  *
 555  *   Emit code to pop an LMF structure from the LMF stack.
 556  */
 557 static guint8*
 558 emit_restore_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset)
 559 {
 560         int basereg, offset;
 561
 562         if (lmf_offset < 32) {
 563                 basereg = cfg->frame_reg;
 564                 offset = lmf_offset;
 565         } else {
 566                 basereg = ARMREG_R2;
 567                 offset = 0;
 568                 code = emit_big_add (code, ARMREG_R2, cfg->frame_reg, lmf_offset);
 569         }
 570
 571         /* ip = previous_lmf */
 572         ARM_LDR_IMM (code, ARMREG_IP, basereg, offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 573         /* lr = lmf_addr */
 574         ARM_LDR_IMM (code, ARMREG_LR, basereg, offset + MONO_STRUCT_OFFSET (MonoLMF, lmf_addr));
 575         /* *(lmf_addr) = previous_lmf */
 576         ARM_STR_IMM (code, ARMREG_IP, ARMREG_LR, MONO_STRUCT_OFFSET (MonoLMF, previous_lmf));
 577
 578         return code;
 579 }
 580
 581 #endif /* #ifndef DISABLE_JIT */
 582
 583 /*
 584  * mono_arm_have_tls_get:
 585  *
 586  * Returns whether we have tls access implemented on the current
 587  * platform
 588  */
 589 gboolean
 590 mono_arm_have_tls_get (void)
 591 {
 592 #ifdef HAVE_FAST_TLS
 593         return TRUE;
 594 #else
 595         return FALSE;
 596 #endif
 597 }
 598
 599 /*
 600  * mono_arch_get_argument_info:
 601  * @csig:  a method signature
 602  * @param_count: the number of parameters to consider
 603  * @arg_info: an array to store the result infos
 604  *
 605  * Gathers information on parameters such as size, alignment and
 606  * padding. arg_info should be large enought to hold param_count + 1 entries.
 607  *
 608  * Returns the size of the activation frame.
 609  */
 610 int
 611 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
 612 {
 613         int k, frame_size = 0;
 614         guint32 size, align, pad;
 615         int offset = 8;
 616         MonoType *t;
 617
 618         t = mini_get_underlying_type (csig->ret);
 619         if (MONO_TYPE_ISSTRUCT (t)) {
 620                 frame_size += sizeof (gpointer);
 621                 offset += 4;
 622         }
 623
 624         arg_info [0].offset = offset;
 625
 626         if (csig->hasthis) {
 627                 frame_size += sizeof (gpointer);
 628                 offset += 4;
 629         }
 630
 631         arg_info [0].size = frame_size;
 632
 633         for (k = 0; k < param_count; k++) {
 634                 size = mini_type_stack_size_full (csig->params [k], &align, csig->pinvoke);
 635
 636                 /* ignore alignment for now */
 637                 align = 1;
 638
 639                 frame_size += pad = (align - (frame_size & (align - 1))) & (align - 1);
 640                 arg_info [k].pad = pad;
 641                 frame_size += size;
 642                 arg_info [k + 1].pad = 0;
 643                 arg_info [k + 1].size = size;
 644                 offset += pad;
 645                 arg_info [k + 1].offset = offset;
 646                 offset += size;
 647         }
 648
 649         align = MONO_ARCH_FRAME_ALIGNMENT;
 650         frame_size += pad = (align - (frame_size & (align - 1))) & (align - 1);
 651         arg_info [k].pad = pad;
 652
 653         return frame_size;
 654 }
 655
 656 #define MAX_ARCH_DELEGATE_PARAMS 3
 657
 658 static gpointer
 659 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, gboolean param_count)
 660 {
 661         guint8 *code, *start;
 662         GSList *unwind_ops = mono_arch_get_cie_program ();
 663
 664         if (has_target) {
 665                 start = code = mono_global_codeman_reserve (12);
 666
 667                 /* Replace the this argument with the target */
 668                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 669                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, target));
 670                 ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
 671
 672                 g_assert ((code - start) <= 12);
 673
 674                 mono_arch_flush_icache (start, 12);
 675         } else {
 676                 int size, i;
 677
 678                 size = 8 + param_count * 4;
 679                 start = code = mono_global_codeman_reserve (size);
 680
 681                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_R0, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
 682                 /* slide down the arguments */
 683                 for (i = 0; i < param_count; ++i) {
 684                         ARM_MOV_REG_REG (code, (ARMREG_R0 + i), (ARMREG_R0 + i + 1));
 685                 }
 686                 ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
 687
 688                 g_assert ((code - start) <= size);
 689
 690                 mono_arch_flush_icache (start, size);
 691         }
 692
 693         if (has_target) {
 694                  *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
 695         } else {
 696                  char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
 697                  *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
 698                  g_free (name);
 699         }
 700
 701         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
 702
 703         return start;
 704 }
 705
 706 /*
 707  * mono_arch_get_delegate_invoke_impls:
 708  *
 709  *   Return a list of MonoAotTrampInfo structures for the delegate invoke impl
 710  * trampolines.
 711  */
 712 GSList*
 713 mono_arch_get_delegate_invoke_impls (void)
 714 {
 715         GSList *res = NULL;
 716         MonoTrampInfo *info;
 717         int i;
 718
 719         get_delegate_invoke_impl (&info, TRUE, 0);
 720         res = g_slist_prepend (res, info);
 721
 722         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
 723                 get_delegate_invoke_impl (&info, FALSE, i);
 724                 res = g_slist_prepend (res, info);
 725         }
 726
 727         return res;
 728 }
 729
 730 gpointer
 731 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
 732 {
 733         guint8 *code, *start;
 734         MonoType *sig_ret;
 735
 736         /* FIXME: Support more cases */
 737         sig_ret = mini_get_underlying_type (sig->ret);
 738         if (MONO_TYPE_ISSTRUCT (sig_ret))
 739                 return NULL;
 740
 741         if (has_target) {
 742                 static guint8* cached = NULL;
 743                 mono_mini_arch_lock ();
 744                 if (cached) {
 745                         mono_mini_arch_unlock ();
 746                         return cached;
 747                 }
 748
 749                 if (mono_aot_only) {
 750                         start = mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
 751                 } else {
 752                         MonoTrampInfo *info;
 753                         start = get_delegate_invoke_impl (&info, TRUE, 0);
 754                         mono_tramp_info_register (info, NULL);
 755                 }
 756                 cached = start;
 757                 mono_mini_arch_unlock ();
 758                 return cached;
 759         } else {
 760                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
 761                 int i;
 762
 763                 if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
 764                         return NULL;
 765                 for (i = 0; i < sig->param_count; ++i)
 766                         if (!mono_is_regsize_var (sig->params [i]))
 767                                 return NULL;
 768
 769                 mono_mini_arch_lock ();
 770                 code = cache [sig->param_count];
 771                 if (code) {
 772                         mono_mini_arch_unlock ();
 773                         return code;
 774                 }
 775
 776                 if (mono_aot_only) {
 777                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
 778                         start = mono_aot_get_trampoline (name);
 779                         g_free (name);
 780                 } else {
 781                         MonoTrampInfo *info;
 782                         start = get_delegate_invoke_impl (&info, FALSE, sig->param_count);
 783                         mono_tramp_info_register (info, NULL);
 784                 }
 785                 cache [sig->param_count] = start;
 786                 mono_mini_arch_unlock ();
 787                 return start;
 788         }
 789
 790         return NULL;
 791 }
 792
 793 gpointer
 794 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
 795 {
 796         return NULL;
 797 }
 798
 799 gpointer
 800 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
 801 {
 802         return (gpointer)regs [ARMREG_R0];
 803 }
 804
 805 /*
 806  * Initialize the cpu to execute managed code.
 807  */
 808 void
 809 mono_arch_cpu_init (void)
 810 {
 811         i8_align = MONO_ABI_ALIGNOF (gint64);
 812 #ifdef MONO_CROSS_COMPILE
 813         /* Need to set the alignment of i8 since it can different on the target */
 814 #ifdef TARGET_ANDROID
 815         /* linux gnueabi */
 816         mono_type_set_alignment (MONO_TYPE_I8, i8_align);
 817 #endif
 818 #endif
 819 }
 820
 821 /*
 822  * Initialize architecture specific code.
 823  */
 824 void
 825 mono_arch_init (void)
 826 {
 827         const char *cpu_arch;
 828
 829         mono_os_mutex_init_recursive (&mini_arch_mutex);
 830         if (mini_get_debug_options ()->soft_breakpoints) {
 831                 breakpoint_tramp = mini_get_breakpoint_trampoline ();
 832         } else {
 833                 ss_trigger_page = mono_valloc (NULL, mono_pagesize (), MONO_MMAP_READ|MONO_MMAP_32BIT);
 834                 bp_trigger_page = mono_valloc (NULL, mono_pagesize (), MONO_MMAP_READ|MONO_MMAP_32BIT);
 835                 mono_mprotect (bp_trigger_page, mono_pagesize (), 0);
 836         }
 837
 838         mono_aot_register_jit_icall ("mono_arm_throw_exception", mono_arm_throw_exception);
 839         mono_aot_register_jit_icall ("mono_arm_throw_exception_by_token", mono_arm_throw_exception_by_token);
 840         mono_aot_register_jit_icall ("mono_arm_resume_unwind", mono_arm_resume_unwind);
 841 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
 842         mono_aot_register_jit_icall ("mono_arm_start_gsharedvt_call", mono_arm_start_gsharedvt_call);
 843 #endif
 844         mono_aot_register_jit_icall ("mono_arm_unaligned_stack", mono_arm_unaligned_stack);
 845
 846 #if defined(__ARM_EABI__)
 847         eabi_supported = TRUE;
 848 #endif
 849
 850 #if defined(ARM_FPU_VFP_HARD)
 851         arm_fpu = MONO_ARM_FPU_VFP_HARD;
 852 #else
 853         arm_fpu = MONO_ARM_FPU_VFP;
 854
 855 #if defined(ARM_FPU_NONE) && !defined(__APPLE__)
 856         /*
 857          * If we're compiling with a soft float fallback and it
 858          * turns out that no VFP unit is available, we need to
 859          * switch to soft float. We don't do this for iOS, since
 860          * iOS devices always have a VFP unit.
 861          */
 862         if (!mono_hwcap_arm_has_vfp)
 863                 arm_fpu = MONO_ARM_FPU_NONE;
 864
 865         /*
 866          * This environment variable can be useful in testing
 867          * environments to make sure the soft float fallback
 868          * works. Most ARM devices have VFP units these days, so
 869          * normally soft float code would not be exercised much.
 870          */
 871         const char *soft = g_getenv ("MONO_ARM_FORCE_SOFT_FLOAT");
 872
 873         if (soft && !strncmp (soft, "1", 1))
 874                 arm_fpu = MONO_ARM_FPU_NONE;
 875 #endif
 876 #endif
 877
 878         v5_supported = mono_hwcap_arm_is_v5;
 879         v6_supported = mono_hwcap_arm_is_v6;
 880         v7_supported = mono_hwcap_arm_is_v7;
 881
 882 #if defined(__APPLE__)
 883         /* iOS is special-cased here because we don't yet
 884            have a way to properly detect CPU features on it. */
 885         thumb_supported = TRUE;
 886         iphone_abi = TRUE;
 887 #else
 888         thumb_supported = mono_hwcap_arm_has_thumb;
 889         thumb2_supported = mono_hwcap_arm_has_thumb2;
 890 #endif
 891
 892         /* Format: armv(5|6|7[s])[-thumb[2]] */
 893         cpu_arch = g_getenv ("MONO_CPU_ARCH");
 894
 895         /* Do this here so it overrides any detection. */
 896         if (cpu_arch) {
 897                 if (strncmp (cpu_arch, "armv", 4) == 0) {
 898                         v5_supported = cpu_arch [4] >= '5';
 899                         v6_supported = cpu_arch [4] >= '6';
 900                         v7_supported = cpu_arch [4] >= '7';
 901                         v7s_supported = strncmp (cpu_arch, "armv7s", 6) == 0;
 902                         v7k_supported = strncmp (cpu_arch, "armv7k", 6) == 0;
 903                 }
 904
 905                 thumb_supported = strstr (cpu_arch, "thumb") != NULL;
 906                 thumb2_supported = strstr (cpu_arch, "thumb2") != NULL;
 907         }
 908 }
 909
 910 /*
 911  * Cleanup architecture specific code.
 912  */
 913 void
 914 mono_arch_cleanup (void)
 915 {
 916 }
 917
 918 /*
 919  * This function returns the optimizations supported on this cpu.
 920  */
 921 guint32
 922 mono_arch_cpu_optimizations (guint32 *exclude_mask)
 923 {
 924         /* no arm-specific optimizations yet */
 925         *exclude_mask = 0;
 926         return 0;
 927 }
 928
 929 /*
 930  * This function test for all SIMD functions supported.
 931  *
 932  * Returns a bitmask corresponding to all supported versions.
 933  *
 934  */
 935 guint32
 936 mono_arch_cpu_enumerate_simd_versions (void)
 937 {
 938         /* SIMD is currently unimplemented */
 939         return 0;
 940 }
 941
 942 gboolean
 943 mono_arm_is_hard_float (void)
 944 {
 945         return arm_fpu == MONO_ARM_FPU_VFP_HARD;
 946 }
 947
 948 #ifndef DISABLE_JIT
 949
 950 gboolean
 951 mono_arch_opcode_needs_emulation (MonoCompile *cfg, int opcode)
 952 {
 953         if (v7s_supported || v7k_supported) {
 954                 switch (opcode) {
 955                 case OP_IDIV:
 956                 case OP_IREM:
 957                 case OP_IDIV_UN:
 958                 case OP_IREM_UN:
 959                         return FALSE;
 960                 default:
 961                         break;
 962                 }
 963         }
 964         return TRUE;
 965 }
 966
 967 #ifdef MONO_ARCH_SOFT_FLOAT_FALLBACK
 968 gboolean
 969 mono_arch_is_soft_float (void)
 970 {
 971         return arm_fpu == MONO_ARM_FPU_NONE;
 972 }
 973 #endif
 974
 975 static gboolean
 976 is_regsize_var (MonoType *t)
 977 {
 978         if (t->byref)
 979                 return TRUE;
 980         t = mini_get_underlying_type (t);
 981         switch (t->type) {
 982         case MONO_TYPE_I4:
 983         case MONO_TYPE_U4:
 984         case MONO_TYPE_I:
 985         case MONO_TYPE_U:
 986         case MONO_TYPE_PTR:
 987         case MONO_TYPE_FNPTR:
 988                 return TRUE;
 989         case MONO_TYPE_OBJECT:
 990         case MONO_TYPE_STRING:
 991         case MONO_TYPE_CLASS:
 992         case MONO_TYPE_SZARRAY:
 993         case MONO_TYPE_ARRAY:
 994                 return TRUE;
 995         case MONO_TYPE_GENERICINST:
 996                 if (!mono_type_generic_inst_is_valuetype (t))
 997                         return TRUE;
 998                 return FALSE;
 999         case MONO_TYPE_VALUETYPE:
1000                 return FALSE;
1001         }
1002         return FALSE;
1003 }
1004
1005 GList *
1006 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
1007 {
1008         GList *vars = NULL;
1009         int i;
1010
1011         for (i = 0; i < cfg->num_varinfo; i++) {
1012                 MonoInst *ins = cfg->varinfo [i];
1013                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
1014
1015                 /* unused vars */
1016                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1017                         continue;
1018
1019                 if (ins->flags & (MONO_INST_VOLATILE|MONO_INST_INDIRECT) || (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1020                         continue;
1021
1022                 /* we can only allocate 32 bit values */
1023                 if (is_regsize_var (ins->inst_vtype)) {
1024                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1025                         g_assert (i == vmv->idx);
1026                         vars = mono_varlist_insert_sorted (cfg, vars, vmv, FALSE);
1027                 }
1028         }
1029
1030         return vars;
1031 }
1032
1033 GList *
1034 mono_arch_get_global_int_regs (MonoCompile *cfg)
1035 {
1036         GList *regs = NULL;
1037
1038         mono_arch_compute_omit_fp (cfg);
1039
1040         /*
1041          * FIXME: Interface calls might go through a static rgctx trampoline which
1042          * sets V5, but it doesn't save it, so we need to save it ourselves, and
1043          * avoid using it.
1044          */
1045         if (cfg->flags & MONO_CFG_HAS_CALLS)
1046                 cfg->uses_rgctx_reg = TRUE;
1047
1048         if (cfg->arch.omit_fp)
1049                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_FP));
1050         regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V1));
1051         regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V2));
1052         regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V3));
1053         if (iphone_abi)
1054                 /* V4=R7 is used as a frame pointer, but V7=R10 is preserved */
1055                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V7));
1056         else
1057                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V4));
1058         if (!(cfg->compile_aot || cfg->uses_rgctx_reg || COMPILE_LLVM (cfg)))
1059                 /* V5 is reserved for passing the vtable/rgctx/IMT method */
1060                 regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V5));
1061         /*regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V6));*/
1062         /*regs = g_list_prepend (regs, GUINT_TO_POINTER (ARMREG_V7));*/
1063
1064         return regs;
1065 }
1066
1067 /*
1068  * mono_arch_regalloc_cost:
1069  *
1070  *  Return the cost, in number of memory references, of the action of
1071  * allocating the variable VMV into a register during global register
1072  * allocation.
1073  */
1074 guint32
1075 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1076 {
1077         /* FIXME: */
1078         return 2;
1079 }
1080
1081 #endif /* #ifndef DISABLE_JIT */
1082
1083 void
1084 mono_arch_flush_icache (guint8 *code, gint size)
1085 {
1086 #if defined(MONO_CROSS_COMPILE)
1087 #elif __APPLE__
1088         sys_icache_invalidate (code, size);
1089 #else
1090     __builtin___clear_cache (code, code + size);
1091 #endif
1092 }
1093
1094 #define DEBUG(a)
1095
1096 static void inline
1097 add_general (guint *gr, guint *stack_size, ArgInfo *ainfo, gboolean simple)
1098 {
1099         if (simple) {
1100                 if (*gr > ARMREG_R3) {
1101                         ainfo->size = 4;
1102                         ainfo->offset = *stack_size;
1103                         ainfo->reg = ARMREG_SP; /* in the caller */
1104                         ainfo->storage = RegTypeBase;
1105                         *stack_size += 4;
1106                 } else {
1107                         ainfo->storage = RegTypeGeneral;
1108                         ainfo->reg = *gr;
1109                 }
1110         } else {
1111                 gboolean split;
1112
1113                 if (eabi_supported)
1114                         split = i8_align == 4;
1115                 else
1116                         split = TRUE;
1117
1118                 ainfo->size = 8;
1119                 if (*gr == ARMREG_R3 && split) {
1120                         /* first word in r3 and the second on the stack */
1121                         ainfo->offset = *stack_size;
1122                         ainfo->reg = ARMREG_SP; /* in the caller */
1123                         ainfo->storage = RegTypeBaseGen;
1124                         *stack_size += 4;
1125                 } else if (*gr >= ARMREG_R3) {
1126                         if (eabi_supported) {
1127                                 /* darwin aligns longs to 4 byte only */
1128                                 if (i8_align == 8) {
1129                                         *stack_size += 7;
1130                                         *stack_size &= ~7;
1131                                 }
1132                         }
1133                         ainfo->offset = *stack_size;
1134                         ainfo->reg = ARMREG_SP; /* in the caller */
1135                         ainfo->storage = RegTypeBase;
1136                         *stack_size += 8;
1137                 } else {
1138                         if (eabi_supported) {
1139                                 if (i8_align == 8 && ((*gr) & 1))
1140                                         (*gr) ++;
1141                         }
1142                         ainfo->storage = RegTypeIRegPair;
1143                         ainfo->reg = *gr;
1144                 }
1145                 (*gr) ++;
1146         }
1147         (*gr) ++;
1148 }
1149
1150 static void inline
1151 add_float (guint *fpr, guint *stack_size, ArgInfo *ainfo, gboolean is_double, gint *float_spare)
1152 {
1153         /*
1154          * If we're calling a function like this:
1155          *
1156          * void foo(float a, double b, float c)
1157          *
1158          * We pass a in s0 and b in d1. That leaves us
1159          * with s1 being unused. The armhf ABI recognizes
1160          * this and requires register assignment to then
1161          * use that for the next single-precision arg,
1162          * i.e. c in this example. So float_spare either
1163          * tells us which reg to use for the next single-
1164          * precision arg, or it's -1, meaning use *fpr.
1165          *
1166          * Note that even though most of the JIT speaks
1167          * double-precision, fpr represents single-
1168          * precision registers.
1169          *
1170          * See parts 5.5 and 6.1.2 of the AAPCS for how
1171          * this all works.
1172          */
1173
1174         if (*fpr < ARM_VFP_F16 || (!is_double && *float_spare >= 0)) {
1175                 ainfo->storage = RegTypeFP;
1176
1177                 if (is_double) {
1178                         /*
1179                          * If we're passing a double-precision value
1180                          * and *fpr is odd (e.g. it's s1, s3, ...)
1181                          * we need to use the next even register. So
1182                          * we mark the current *fpr as a spare that
1183                          * can be used for the next single-precision
1184                          * value.
1185                          */
1186                         if (*fpr % 2) {
1187                                 *float_spare = *fpr;
1188                                 (*fpr)++;
1189                         }
1190
1191                         /*
1192                          * At this point, we have an even register
1193                          * so we assign that and move along.
1194                          */
1195                         ainfo->reg = *fpr;
1196                         *fpr += 2;
1197                 } else if (*float_spare >= 0) {
1198                         /*
1199                          * We're passing a single-precision value
1200                          * and it looks like a spare single-
1201                          * precision register is available. Let's
1202                          * use it.
1203                          */
1204
1205                         ainfo->reg = *float_spare;
1206                         *float_spare = -1;
1207                 } else {
1208                         /*
1209                          * If we hit this branch, we're passing a
1210                          * single-precision value and we can simply
1211                          * use the next available register.
1212                          */
1213
1214                         ainfo->reg = *fpr;
1215                         (*fpr)++;
1216                 }
1217         } else {
1218                 /*
1219                  * We've exhausted available floating point
1220                  * regs, so pass the rest on the stack.
1221                  */
1222
1223                 if (is_double) {
1224                         *stack_size += 7;
1225                         *stack_size &= ~7;
1226                 }
1227
1228                 ainfo->offset = *stack_size;
1229                 ainfo->reg = ARMREG_SP;
1230                 ainfo->storage = RegTypeBase;
1231
1232                 *stack_size += 8;
1233         }
1234 }
1235
1236 static gboolean
1237 is_hfa (MonoType *t, int *out_nfields, int *out_esize)
1238 {
1239         MonoClass *klass;
1240         gpointer iter;
1241         MonoClassField *field;
1242         MonoType *ftype, *prev_ftype = NULL;
1243         int nfields = 0;
1244
1245         klass = mono_class_from_mono_type (t);
1246         iter = NULL;
1247         while ((field = mono_class_get_fields (klass, &iter))) {
1248                 if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
1249                         continue;
1250                 ftype = mono_field_get_type (field);
1251                 ftype = mini_get_underlying_type (ftype);
1252
1253                 if (MONO_TYPE_ISSTRUCT (ftype)) {
1254                         int nested_nfields, nested_esize;
1255
1256                         if (!is_hfa (ftype, &nested_nfields, &nested_esize))
1257                                 return FALSE;
1258                         if (nested_esize == 4)
1259                                 ftype = &mono_defaults.single_class->byval_arg;
1260                         else
1261                                 ftype = &mono_defaults.double_class->byval_arg;
1262                         if (prev_ftype && prev_ftype->type != ftype->type)
1263                                 return FALSE;
1264                         prev_ftype = ftype;
1265                         nfields += nested_nfields;
1266                 } else {
1267                         if (!(!ftype->byref && (ftype->type == MONO_TYPE_R4 || ftype->type == MONO_TYPE_R8)))
1268                                 return FALSE;
1269                         if (prev_ftype && prev_ftype->type != ftype->type)
1270                                 return FALSE;
1271                         prev_ftype = ftype;
1272                         nfields ++;
1273                 }
1274         }
1275         if (nfields == 0 || nfields > 4)
1276                 return FALSE;
1277         *out_nfields = nfields;
1278         *out_esize = prev_ftype->type == MONO_TYPE_R4 ? 4 : 8;
1279         return TRUE;
1280 }
1281
1282 static CallInfo*
1283 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
1284 {
1285         guint i, gr, fpr, pstart;
1286         gint float_spare;
1287         int n = sig->hasthis + sig->param_count;
1288         int nfields, esize;
1289         guint32 align;
1290         MonoType *t;
1291         guint32 stack_size = 0;
1292         CallInfo *cinfo;
1293         gboolean is_pinvoke = sig->pinvoke;
1294         gboolean vtype_retaddr = FALSE;
1295
1296         if (mp)
1297                 cinfo = mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1298         else
1299                 cinfo = g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
1300
1301         cinfo->nargs = n;
1302         gr = ARMREG_R0;
1303         fpr = ARM_VFP_F0;
1304         float_spare = -1;
1305
1306         t = mini_get_underlying_type (sig->ret);
1307         switch (t->type) {
1308         case MONO_TYPE_I1:
1309         case MONO_TYPE_U1:
1310         case MONO_TYPE_I2:
1311         case MONO_TYPE_U2:
1312         case MONO_TYPE_I4:
1313         case MONO_TYPE_U4:
1314         case MONO_TYPE_I:
1315         case MONO_TYPE_U:
1316         case MONO_TYPE_PTR:
1317         case MONO_TYPE_FNPTR:
1318         case MONO_TYPE_CLASS:
1319         case MONO_TYPE_OBJECT:
1320         case MONO_TYPE_SZARRAY:
1321         case MONO_TYPE_ARRAY:
1322         case MONO_TYPE_STRING:
1323                 cinfo->ret.storage = RegTypeGeneral;
1324                 cinfo->ret.reg = ARMREG_R0;
1325                 break;
1326         case MONO_TYPE_U8:
1327         case MONO_TYPE_I8:
1328                 cinfo->ret.storage = RegTypeIRegPair;
1329                 cinfo->ret.reg = ARMREG_R0;
1330                 break;
1331         case MONO_TYPE_R4:
1332         case MONO_TYPE_R8:
1333                 cinfo->ret.storage = RegTypeFP;
1334
1335                 if (t->type == MONO_TYPE_R4)
1336                         cinfo->ret.size = 4;
1337                 else
1338                         cinfo->ret.size = 8;
1339
1340                 if (IS_HARD_FLOAT) {
1341                         cinfo->ret.reg = ARM_VFP_F0;
1342                 } else {
1343                         cinfo->ret.reg = ARMREG_R0;
1344                 }
1345                 break;
1346         case MONO_TYPE_GENERICINST:
1347                 if (!mono_type_generic_inst_is_valuetype (t)) {
1348                         cinfo->ret.storage = RegTypeGeneral;
1349                         cinfo->ret.reg = ARMREG_R0;
1350                         break;
1351                 }
1352                 if (mini_is_gsharedvt_variable_type (t)) {
1353                         cinfo->ret.storage = RegTypeStructByAddr;
1354                         break;
1355                 }
1356                 /* Fall through */
1357         case MONO_TYPE_VALUETYPE:
1358         case MONO_TYPE_TYPEDBYREF:
1359                 if (IS_HARD_FLOAT && sig->pinvoke && is_hfa (t, &nfields, &esize)) {
1360                         cinfo->ret.storage = RegTypeHFA;
1361                         cinfo->ret.reg = 0;
1362                         cinfo->ret.nregs = nfields;
1363                         cinfo->ret.esize = esize;
1364                 } else {
1365                         if (is_pinvoke) {
1366                                 int native_size = mono_class_native_size (mono_class_from_mono_type (t), &align);
1367                                 int max_size;
1368
1369 #ifdef TARGET_WATCHOS
1370                                 max_size = 16;
1371 #else
1372                                 max_size = 4;
1373 #endif
1374                                 if (native_size <= max_size) {
1375                                         cinfo->ret.storage = RegTypeStructByVal;
1376                                         cinfo->ret.struct_size = native_size;
1377                                         cinfo->ret.nregs = ALIGN_TO (native_size, 4) / 4;
1378                                 } else {
1379                                         cinfo->ret.storage = RegTypeStructByAddr;
1380                                 }
1381                         } else {
1382                                 cinfo->ret.storage = RegTypeStructByAddr;
1383                         }
1384                 }
1385                 break;
1386         case MONO_TYPE_VAR:
1387         case MONO_TYPE_MVAR:
1388                 g_assert (mini_is_gsharedvt_type (t));
1389                 cinfo->ret.storage = RegTypeStructByAddr;
1390                 break;
1391         case MONO_TYPE_VOID:
1392                 break;
1393         default:
1394                 g_error ("Can't handle as return value 0x%x", sig->ret->type);
1395         }
1396
1397         vtype_retaddr = cinfo->ret.storage == RegTypeStructByAddr;
1398
1399         pstart = 0;
1400         n = 0;
1401         /*
1402          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
1403          * the first argument, allowing 'this' to be always passed in the first arg reg.
1404          * Also do this if the first argument is a reference type, since virtual calls
1405          * are sometimes made using calli without sig->hasthis set, like in the delegate
1406          * invoke wrappers.
1407          */
1408         if (vtype_retaddr && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
1409                 if (sig->hasthis) {
1410                         add_general (&gr, &stack_size, cinfo->args + 0, TRUE);
1411                 } else {
1412                         add_general (&gr, &stack_size, &cinfo->args [sig->hasthis + 0], TRUE);
1413                         pstart = 1;
1414                 }
1415                 n ++;
1416                 cinfo->ret.reg = gr;
1417                 gr ++;
1418                 cinfo->vret_arg_index = 1;
1419         } else {
1420                 /* this */
1421                 if (sig->hasthis) {
1422                         add_general (&gr, &stack_size, cinfo->args + 0, TRUE);
1423                         n ++;
1424                 }
1425                 if (vtype_retaddr) {
1426                         cinfo->ret.reg = gr;
1427                         gr ++;
1428                 }
1429         }
1430
1431         DEBUG(g_print("params: %d\n", sig->param_count));
1432         for (i = pstart; i < sig->param_count; ++i) {
1433                 ArgInfo *ainfo = &cinfo->args [n];
1434
1435                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
1436                         /* Prevent implicit arguments and sig_cookie from
1437                            being passed in registers */
1438                         gr = ARMREG_R3 + 1;
1439                         fpr = ARM_VFP_F16;
1440                         /* Emit the signature cookie just before the implicit arguments */
1441                         add_general (&gr, &stack_size, &cinfo->sig_cookie, TRUE);
1442                 }
1443                 DEBUG(g_print("param %d: ", i));
1444                 if (sig->params [i]->byref) {
1445                         DEBUG(g_print("byref\n"));
1446                         add_general (&gr, &stack_size, ainfo, TRUE);
1447                         n++;
1448                         continue;
1449                 }
1450                 t = mini_get_underlying_type (sig->params [i]);
1451                 switch (t->type) {
1452                 case MONO_TYPE_I1:
1453                 case MONO_TYPE_U1:
1454                         cinfo->args [n].size = 1;
1455                         add_general (&gr, &stack_size, ainfo, TRUE);
1456                         break;
1457                 case MONO_TYPE_I2:
1458                 case MONO_TYPE_U2:
1459                         cinfo->args [n].size = 2;
1460                         add_general (&gr, &stack_size, ainfo, TRUE);
1461                         break;
1462                 case MONO_TYPE_I4:
1463                 case MONO_TYPE_U4:
1464                         cinfo->args [n].size = 4;
1465                         add_general (&gr, &stack_size, ainfo, TRUE);
1466                         break;
1467                 case MONO_TYPE_I:
1468                 case MONO_TYPE_U:
1469                 case MONO_TYPE_PTR:
1470                 case MONO_TYPE_FNPTR:
1471                 case MONO_TYPE_CLASS:
1472                 case MONO_TYPE_OBJECT:
1473                 case MONO_TYPE_STRING:
1474                 case MONO_TYPE_SZARRAY:
1475                 case MONO_TYPE_ARRAY:
1476                         cinfo->args [n].size = sizeof (gpointer);
1477                         add_general (&gr, &stack_size, ainfo, TRUE);
1478                         break;
1479                 case MONO_TYPE_GENERICINST:
1480                         if (!mono_type_generic_inst_is_valuetype (t)) {
1481                                 cinfo->args [n].size = sizeof (gpointer);
1482                                 add_general (&gr, &stack_size, ainfo, TRUE);
1483                                 break;
1484                         }
1485                         if (mini_is_gsharedvt_variable_type (t)) {
1486                                 /* gsharedvt arguments are passed by ref */
1487                                 g_assert (mini_is_gsharedvt_type (t));
1488                                 add_general (&gr, &stack_size, ainfo, TRUE);
1489                                 switch (ainfo->storage) {
1490                                 case RegTypeGeneral:
1491                                         ainfo->storage = RegTypeGSharedVtInReg;
1492                                         break;
1493                                 case RegTypeBase:
1494                                         ainfo->storage = RegTypeGSharedVtOnStack;
1495                                         break;
1496                                 default:
1497                                         g_assert_not_reached ();
1498                                 }
1499                                 break;
1500                         }
1501                         /* Fall through */
1502                 case MONO_TYPE_TYPEDBYREF:
1503                 case MONO_TYPE_VALUETYPE: {
1504                         gint size;
1505                         int align_size;
1506                         int nwords, nfields, esize;
1507                         guint32 align;
1508
1509                         if (IS_HARD_FLOAT && sig->pinvoke && is_hfa (t, &nfields, &esize)) {
1510                                 if (fpr + nfields < ARM_VFP_F16) {
1511                                         ainfo->storage = RegTypeHFA;
1512                                         ainfo->reg = fpr;
1513                                         ainfo->nregs = nfields;
1514                                         ainfo->esize = esize;
1515                                         if (esize == 4)
1516                                                 fpr += nfields;
1517                                         else
1518                                                 fpr += nfields * 2;
1519                                         break;
1520                                 } else {
1521                                         fpr = ARM_VFP_F16;
1522                                 }
1523                         }
1524
1525                         if (t->type == MONO_TYPE_TYPEDBYREF) {
1526                                 size = sizeof (MonoTypedRef);
1527                                 align = sizeof (gpointer);
1528                         } else {
1529                                 MonoClass *klass = mono_class_from_mono_type (sig->params [i]);
1530                                 if (is_pinvoke)
1531                                         size = mono_class_native_size (klass, &align);
1532                                 else
1533                                         size = mini_type_stack_size_full (t, &align, FALSE);
1534                         }
1535                         DEBUG(g_print ("load %d bytes struct\n", size));
1536
1537 #ifdef TARGET_WATCHOS
1538                         /* Watchos pass large structures by ref */
1539                         /* We only do this for pinvoke to make gsharedvt/dyncall simpler */
1540                         if (sig->pinvoke && size > 16) {
1541                                 add_general (&gr, &stack_size, ainfo, TRUE);
1542                                 switch (ainfo->storage) {
1543                                 case RegTypeGeneral:
1544                                         ainfo->storage = RegTypeStructByAddr;
1545                                         break;
1546                                 case RegTypeBase:
1547                                         ainfo->storage = RegTypeStructByAddrOnStack;
1548                                         break;
1549                                 default:
1550                                         g_assert_not_reached ();
1551                                         break;
1552                                 }
1553                                 break;
1554                         }
1555 #endif
1556
1557                         align_size = size;
1558                         nwords = 0;
1559                         align_size += (sizeof (gpointer) - 1);
1560                         align_size &= ~(sizeof (gpointer) - 1);
1561                         nwords = (align_size + sizeof (gpointer) -1 ) / sizeof (gpointer);
1562                         ainfo->storage = RegTypeStructByVal;
1563                         ainfo->struct_size = size;
1564                         /* FIXME: align stack_size if needed */
1565                         if (eabi_supported) {
1566                                 if (align >= 8 && (gr & 1))
1567                                         gr ++;
1568                         }
1569                         if (gr > ARMREG_R3) {
1570                                 ainfo->size = 0;
1571                                 ainfo->vtsize = nwords;
1572                         } else {
1573                                 int rest = ARMREG_R3 - gr + 1;
1574                                 int n_in_regs = rest >= nwords? nwords: rest;
1575
1576                                 ainfo->size = n_in_regs;
1577                                 ainfo->vtsize = nwords - n_in_regs;
1578                                 ainfo->reg = gr;
1579                                 gr += n_in_regs;
1580                                 nwords -= n_in_regs;
1581                         }
1582                         if (sig->call_convention == MONO_CALL_VARARG)
1583                                 /* This matches the alignment in mono_ArgIterator_IntGetNextArg () */
1584                                 stack_size = ALIGN_TO (stack_size, align);
1585                         ainfo->offset = stack_size;
1586                         /*g_print ("offset for arg %d at %d\n", n, stack_size);*/
1587                         stack_size += nwords * sizeof (gpointer);
1588                         break;
1589                 }
1590                 case MONO_TYPE_U8:
1591                 case MONO_TYPE_I8:
1592                         ainfo->size = 8;
1593                         add_general (&gr, &stack_size, ainfo, FALSE);
1594                         break;
1595                 case MONO_TYPE_R4:
1596                         ainfo->size = 4;
1597
1598                         if (IS_HARD_FLOAT)
1599                                 add_float (&fpr, &stack_size, ainfo, FALSE, &float_spare);
1600                         else
1601                                 add_general (&gr, &stack_size, ainfo, TRUE);
1602                         break;
1603                 case MONO_TYPE_R8:
1604                         ainfo->size = 8;
1605
1606                         if (IS_HARD_FLOAT)
1607                                 add_float (&fpr, &stack_size, ainfo, TRUE, &float_spare);
1608                         else
1609                                 add_general (&gr, &stack_size, ainfo, FALSE);
1610                         break;
1611                 case MONO_TYPE_VAR:
1612                 case MONO_TYPE_MVAR:
1613                         /* gsharedvt arguments are passed by ref */
1614                         g_assert (mini_is_gsharedvt_type (t));
1615                         add_general (&gr, &stack_size, ainfo, TRUE);
1616                         switch (ainfo->storage) {
1617                         case RegTypeGeneral:
1618                                 ainfo->storage = RegTypeGSharedVtInReg;
1619                                 break;
1620                         case RegTypeBase:
1621                                 ainfo->storage = RegTypeGSharedVtOnStack;
1622                                 break;
1623                         default:
1624                                 g_assert_not_reached ();
1625                         }
1626                         break;
1627                 default:
1628                         g_error ("Can't handle 0x%x", sig->params [i]->type);
1629                 }
1630                 n ++;
1631         }
1632
1633         /* Handle the case where there are no implicit arguments */
1634         if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
1635                 /* Prevent implicit arguments and sig_cookie from
1636                    being passed in registers */
1637                 gr = ARMREG_R3 + 1;
1638                 fpr = ARM_VFP_F16;
1639                 /* Emit the signature cookie just before the implicit arguments */
1640                 add_general (&gr, &stack_size, &cinfo->sig_cookie, TRUE);
1641         }
1642
1643         /* align stack size to 8 */
1644         DEBUG (g_print ("      stack size: %d (%d)\n", (stack_size + 15) & ~15, stack_size));
1645         stack_size = (stack_size + 7) & ~7;
1646
1647         cinfo->stack_usage = stack_size;
1648         return cinfo;
1649 }
1650
1651
1652 gboolean
1653 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
1654 {
1655         MonoType *callee_ret;
1656         CallInfo *c1, *c2;
1657         gboolean res;
1658
1659         c1 = get_call_info (NULL, caller_sig);
1660         c2 = get_call_info (NULL, callee_sig);
1661
1662         /*
1663          * Tail calls with more callee stack usage than the caller cannot be supported, since
1664          * the extra stack space would be left on the stack after the tail call.
1665          */
1666         res = c1->stack_usage >= c2->stack_usage;
1667         callee_ret = mini_get_underlying_type (callee_sig->ret);
1668         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != RegTypeStructByVal)
1669                 /* An address on the callee's stack is passed as the first argument */
1670                 res = FALSE;
1671
1672         if (c2->stack_usage > 16 * 4)
1673                 res = FALSE;
1674
1675         g_free (c1);
1676         g_free (c2);
1677
1678         return res;
1679 }
1680
1681 #ifndef DISABLE_JIT
1682
1683 static gboolean
1684 debug_omit_fp (void)
1685 {
1686 #if 0
1687         return mono_debug_count ();
1688 #else
1689         return TRUE;
1690 #endif
1691 }
1692
1693 /**
1694  * mono_arch_compute_omit_fp:
1695  *
1696  *   Determine whenever the frame pointer can be eliminated.
1697  */
1698 static void
1699 mono_arch_compute_omit_fp (MonoCompile *cfg)
1700 {
1701         MonoMethodSignature *sig;
1702         MonoMethodHeader *header;
1703         int i, locals_size;
1704         CallInfo *cinfo;
1705
1706         if (cfg->arch.omit_fp_computed)
1707                 return;
1708
1709         header = cfg->header;
1710
1711         sig = mono_method_signature (cfg->method);
1712
1713         if (!cfg->arch.cinfo)
1714                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1715         cinfo = cfg->arch.cinfo;
1716
1717         /*
1718          * FIXME: Remove some of the restrictions.
1719          */
1720         cfg->arch.omit_fp = TRUE;
1721         cfg->arch.omit_fp_computed = TRUE;
1722
1723         if (cfg->disable_omit_fp)
1724                 cfg->arch.omit_fp = FALSE;
1725         if (!debug_omit_fp ())
1726                 cfg->arch.omit_fp = FALSE;
1727         /*
1728         if (cfg->method->save_lmf)
1729                 cfg->arch.omit_fp = FALSE;
1730         */
1731         if (cfg->flags & MONO_CFG_HAS_ALLOCA)
1732                 cfg->arch.omit_fp = FALSE;
1733         if (header->num_clauses)
1734                 cfg->arch.omit_fp = FALSE;
1735         if (cfg->param_area)
1736                 cfg->arch.omit_fp = FALSE;
1737         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1738                 cfg->arch.omit_fp = FALSE;
1739         if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
1740                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
1741                 cfg->arch.omit_fp = FALSE;
1742         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1743                 ArgInfo *ainfo = &cinfo->args [i];
1744
1745                 if (ainfo->storage == RegTypeBase || ainfo->storage == RegTypeBaseGen || ainfo->storage == RegTypeStructByVal) {
1746                         /*
1747                          * The stack offset can only be determined when the frame
1748                          * size is known.
1749                          */
1750                         cfg->arch.omit_fp = FALSE;
1751                 }
1752         }
1753
1754         locals_size = 0;
1755         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1756                 MonoInst *ins = cfg->varinfo [i];
1757                 int ialign;
1758
1759                 locals_size += mono_type_size (ins->inst_vtype, &ialign);
1760         }
1761 }
1762
1763 /*
1764  * Set var information according to the calling convention. arm version.
1765  * The locals var stuff should most likely be split in another method.
1766  */
1767 void
1768 mono_arch_allocate_vars (MonoCompile *cfg)
1769 {
1770         MonoMethodSignature *sig;
1771         MonoMethodHeader *header;
1772         MonoInst *ins;
1773         MonoType *sig_ret;
1774         int i, offset, size, align, curinst;
1775         CallInfo *cinfo;
1776         ArgInfo *ainfo;
1777         guint32 ualign;
1778
1779         sig = mono_method_signature (cfg->method);
1780
1781         if (!cfg->arch.cinfo)
1782                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1783         cinfo = cfg->arch.cinfo;
1784         sig_ret = mini_get_underlying_type (sig->ret);
1785
1786         mono_arch_compute_omit_fp (cfg);
1787
1788         if (cfg->arch.omit_fp)
1789                 cfg->frame_reg = ARMREG_SP;
1790         else
1791                 cfg->frame_reg = ARMREG_FP;
1792
1793         cfg->flags |= MONO_CFG_HAS_SPILLUP;
1794
1795         /* allow room for the vararg method args: void* and long/double */
1796         if (mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method))
1797                 cfg->param_area = MAX (cfg->param_area, sizeof (gpointer)*8);
1798
1799         header = cfg->header;
1800
1801         /* See mono_arch_get_global_int_regs () */
1802         if (cfg->flags & MONO_CFG_HAS_CALLS)
1803                 cfg->uses_rgctx_reg = TRUE;
1804
1805         if (cfg->frame_reg != ARMREG_SP)
1806                 cfg->used_int_regs |= 1 << cfg->frame_reg;
1807
1808         if (cfg->compile_aot || cfg->uses_rgctx_reg || COMPILE_LLVM (cfg))
1809                 /* V5 is reserved for passing the vtable/rgctx/IMT method */
1810                 cfg->used_int_regs |= (1 << MONO_ARCH_IMT_REG);
1811
1812         offset = 0;
1813         curinst = 0;
1814         if (!MONO_TYPE_ISSTRUCT (sig_ret) && cinfo->ret.storage != RegTypeStructByAddr) {
1815                 if (sig_ret->type != MONO_TYPE_VOID) {
1816                         cfg->ret->opcode = OP_REGVAR;
1817                         cfg->ret->inst_c0 = ARMREG_R0;
1818                 }
1819         }
1820         /* local vars are at a positive offset from the stack pointer */
1821         /*
1822          * also note that if the function uses alloca, we use FP
1823          * to point at the local variables.
1824          */
1825         offset = 0; /* linkage area */
1826         /* align the offset to 16 bytes: not sure this is needed here  */
1827         //offset += 8 - 1;
1828         //offset &= ~(8 - 1);
1829
1830         /* add parameter area size for called functions */
1831         offset += cfg->param_area;
1832         offset += 8 - 1;
1833         offset &= ~(8 - 1);
1834         if (cfg->flags & MONO_CFG_HAS_FPOUT)
1835                 offset += 8;
1836
1837         /* allow room to save the return value */
1838         if (mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method))
1839                 offset += 8;
1840
1841         switch (cinfo->ret.storage) {
1842         case RegTypeStructByVal:
1843         case RegTypeHFA:
1844                 /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1845                 offset = ALIGN_TO (offset, 8);
1846                 cfg->ret->opcode = OP_REGOFFSET;
1847                 cfg->ret->inst_basereg = cfg->frame_reg;
1848                 cfg->ret->inst_offset = offset;
1849                 if (cinfo->ret.storage == RegTypeStructByVal)
1850                         offset += cinfo->ret.nregs * sizeof (gpointer);
1851                 else
1852                         offset += 32;
1853                 break;
1854         case RegTypeStructByAddr:
1855                 ins = cfg->vret_addr;
1856                 offset += sizeof(gpointer) - 1;
1857                 offset &= ~(sizeof(gpointer) - 1);
1858                 ins->inst_offset = offset;
1859                 ins->opcode = OP_REGOFFSET;
1860                 ins->inst_basereg = cfg->frame_reg;
1861                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1862                         g_print ("vret_addr =");
1863                         mono_print_ins (cfg->vret_addr);
1864                 }
1865                 offset += sizeof(gpointer);
1866                 break;
1867         default:
1868                 break;
1869         }
1870
1871         /* Allocate these first so they have a small offset, OP_SEQ_POINT depends on this */
1872         if (cfg->arch.seq_point_info_var) {
1873                 MonoInst *ins;
1874
1875                 ins = cfg->arch.seq_point_info_var;
1876
1877                 size = 4;
1878                 align = 4;
1879                 offset += align - 1;
1880                 offset &= ~(align - 1);
1881                 ins->opcode = OP_REGOFFSET;
1882                 ins->inst_basereg = cfg->frame_reg;
1883                 ins->inst_offset = offset;
1884                 offset += size;
1885
1886                 ins = cfg->arch.ss_trigger_page_var;
1887                 size = 4;
1888                 align = 4;
1889                 offset += align - 1;
1890                 offset &= ~(align - 1);
1891                 ins->opcode = OP_REGOFFSET;
1892                 ins->inst_basereg = cfg->frame_reg;
1893                 ins->inst_offset = offset;
1894                 offset += size;
1895         }
1896
1897         if (cfg->arch.seq_point_ss_method_var) {
1898                 MonoInst *ins;
1899
1900                 ins = cfg->arch.seq_point_ss_method_var;
1901                 size = 4;
1902                 align = 4;
1903                 offset += align - 1;
1904                 offset &= ~(align - 1);
1905                 ins->opcode = OP_REGOFFSET;
1906                 ins->inst_basereg = cfg->frame_reg;
1907                 ins->inst_offset = offset;
1908                 offset += size;
1909
1910                 ins = cfg->arch.seq_point_bp_method_var;
1911                 size = 4;
1912                 align = 4;
1913                 offset += align - 1;
1914                 offset &= ~(align - 1);
1915                 ins->opcode = OP_REGOFFSET;
1916                 ins->inst_basereg = cfg->frame_reg;
1917                 ins->inst_offset = offset;
1918                 offset += size;
1919         }
1920
1921         if (cfg->has_atomic_exchange_i4 || cfg->has_atomic_cas_i4 || cfg->has_atomic_add_i4) {
1922                 /* Allocate a temporary used by the atomic ops */
1923                 size = 4;
1924                 align = 4;
1925
1926                 /* Allocate a local slot to hold the sig cookie address */
1927                 offset += align - 1;
1928                 offset &= ~(align - 1);
1929                 cfg->arch.atomic_tmp_offset = offset;
1930                 offset += size;
1931         } else {
1932                 cfg->arch.atomic_tmp_offset = -1;
1933         }
1934
1935         cfg->locals_min_stack_offset = offset;
1936
1937         curinst = cfg->locals_start;
1938         for (i = curinst; i < cfg->num_varinfo; ++i) {
1939                 MonoType *t;
1940
1941                 ins = cfg->varinfo [i];
1942                 if ((ins->flags & MONO_INST_IS_DEAD) || ins->opcode == OP_REGVAR || ins->opcode == OP_REGOFFSET)
1943                         continue;
1944
1945                 t = ins->inst_vtype;
1946                 if (cfg->gsharedvt && mini_is_gsharedvt_variable_type (t))
1947                         continue;
1948
1949                 /* inst->backend.is_pinvoke indicates native sized value types, this is used by the
1950                 * pinvoke wrappers when they call functions returning structure */
1951                 if (ins->backend.is_pinvoke && MONO_TYPE_ISSTRUCT (t) && t->type != MONO_TYPE_TYPEDBYREF) {
1952                         size = mono_class_native_size (mono_class_from_mono_type (t), &ualign);
1953                         align = ualign;
1954                 }
1955                 else
1956                         size = mono_type_size (t, &align);
1957
1958                 /* FIXME: if a structure is misaligned, our memcpy doesn't work,
1959                  * since it loads/stores misaligned words, which don't do the right thing.
1960                  */
1961                 if (align < 4 && size >= 4)
1962                         align = 4;
1963                 if (ALIGN_TO (offset, align) > ALIGN_TO (offset, 4))
1964                         mini_gc_set_slot_type_from_fp (cfg, ALIGN_TO (offset, 4), SLOT_NOREF);
1965                 offset += align - 1;
1966                 offset &= ~(align - 1);
1967                 ins->opcode = OP_REGOFFSET;
1968                 ins->inst_offset = offset;
1969                 ins->inst_basereg = cfg->frame_reg;
1970                 offset += size;
1971                 //g_print ("allocating local %d to %d\n", i, inst->inst_offset);
1972         }
1973
1974         cfg->locals_max_stack_offset = offset;
1975
1976         curinst = 0;
1977         if (sig->hasthis) {
1978                 ins = cfg->args [curinst];
1979                 if (ins->opcode != OP_REGVAR) {
1980                         ins->opcode = OP_REGOFFSET;
1981                         ins->inst_basereg = cfg->frame_reg;
1982                         offset += sizeof (gpointer) - 1;
1983                         offset &= ~(sizeof (gpointer) - 1);
1984                         ins->inst_offset = offset;
1985                         offset += sizeof (gpointer);
1986                 }
1987                 curinst++;
1988         }
1989
1990         if (sig->call_convention == MONO_CALL_VARARG) {
1991                 size = 4;
1992                 align = 4;
1993
1994                 /* Allocate a local slot to hold the sig cookie address */
1995                 offset += align - 1;
1996                 offset &= ~(align - 1);
1997                 cfg->sig_cookie = offset;
1998                 offset += size;
1999         }
2000
2001         for (i = 0; i < sig->param_count; ++i) {
2002                 ainfo = cinfo->args + i;
2003
2004                 ins = cfg->args [curinst];
2005
2006                 switch (ainfo->storage) {
2007                 case RegTypeHFA:
2008                         offset = ALIGN_TO (offset, 8);
2009                         ins->opcode = OP_REGOFFSET;
2010                         ins->inst_basereg = cfg->frame_reg;
2011                         /* These arguments are saved to the stack in the prolog */
2012                         ins->inst_offset = offset;
2013                         if (cfg->verbose_level >= 2)
2014                                 g_print ("arg %d allocated to %s+0x%0x.\n", i, mono_arch_regname (ins->inst_basereg), (int)ins->inst_offset);
2015                         // FIXME:
2016                         offset += 32;
2017                         break;
2018                 default:
2019                         break;
2020                 }
2021
2022                 if (ins->opcode != OP_REGVAR) {
2023                         ins->opcode = OP_REGOFFSET;
2024                         ins->inst_basereg = cfg->frame_reg;
2025                         size = mini_type_stack_size_full (sig->params [i], &ualign, sig->pinvoke);
2026                         align = ualign;
2027                         /* FIXME: if a structure is misaligned, our memcpy doesn't work,
2028                          * since it loads/stores misaligned words, which don't do the right thing.
2029                          */
2030                         if (align < 4 && size >= 4)
2031                                 align = 4;
2032                         /* The code in the prolog () stores words when storing vtypes received in a register */
2033                         if (MONO_TYPE_ISSTRUCT (sig->params [i]))
2034                                 align = 4;
2035                         if (ALIGN_TO (offset, align) > ALIGN_TO (offset, 4))
2036                                 mini_gc_set_slot_type_from_fp (cfg, ALIGN_TO (offset, 4), SLOT_NOREF);
2037                         offset += align - 1;
2038                         offset &= ~(align - 1);
2039                         ins->inst_offset = offset;
2040                         offset += size;
2041                 }
2042                 curinst++;
2043         }
2044
2045         /* align the offset to 8 bytes */
2046         if (ALIGN_TO (offset, 8) > ALIGN_TO (offset, 4))
2047                 mini_gc_set_slot_type_from_fp (cfg, ALIGN_TO (offset, 4), SLOT_NOREF);
2048         offset += 8 - 1;
2049         offset &= ~(8 - 1);
2050
2051         /* change sign? */
2052         cfg->stack_offset = offset;
2053 }
2054
2055 void
2056 mono_arch_create_vars (MonoCompile *cfg)
2057 {
2058         MonoMethodSignature *sig;
2059         CallInfo *cinfo;
2060         int i;
2061
2062         sig = mono_method_signature (cfg->method);
2063
2064         if (!cfg->arch.cinfo)
2065                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
2066         cinfo = cfg->arch.cinfo;
2067
2068         if (IS_HARD_FLOAT) {
2069                 for (i = 0; i < 2; i++) {
2070                         MonoInst *inst = mono_compile_create_var (cfg, &mono_defaults.double_class->byval_arg, OP_LOCAL);
2071                         inst->flags |= MONO_INST_VOLATILE;
2072
2073                         cfg->arch.vfp_scratch_slots [i] = (gpointer) inst;
2074                 }
2075         }
2076
2077         if (cinfo->ret.storage == RegTypeStructByVal)
2078                 cfg->ret_var_is_local = TRUE;
2079
2080         if (cinfo->ret.storage == RegTypeStructByAddr) {
2081                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
2082                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
2083                         g_print ("vret_addr = ");
2084                         mono_print_ins (cfg->vret_addr);
2085                 }
2086         }
2087
2088         if (cfg->gen_sdb_seq_points) {
2089                 if (cfg->soft_breakpoints) {
2090                         MonoInst *ins;
2091
2092                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2093                         ins->flags |= MONO_INST_VOLATILE;
2094                         cfg->arch.seq_point_ss_method_var = ins;
2095
2096                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2097                         ins->flags |= MONO_INST_VOLATILE;
2098                         cfg->arch.seq_point_bp_method_var = ins;
2099
2100                         g_assert (!cfg->compile_aot);
2101                 } else if (cfg->compile_aot) {
2102                         MonoInst *ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2103                         ins->flags |= MONO_INST_VOLATILE;
2104                         cfg->arch.seq_point_info_var = ins;
2105
2106                         /* Allocate a separate variable for this to save 1 load per seq point */
2107                         ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2108                         ins->flags |= MONO_INST_VOLATILE;
2109                         cfg->arch.ss_trigger_page_var = ins;
2110                 }
2111         }
2112 }
2113
2114 static void
2115 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
2116 {
2117         MonoMethodSignature *tmp_sig;
2118         int sig_reg;
2119
2120         if (call->tail_call)
2121                 NOT_IMPLEMENTED;
2122
2123         g_assert (cinfo->sig_cookie.storage == RegTypeBase);
2124
2125         /*
2126          * mono_ArgIterator_Setup assumes the signature cookie is
2127          * passed first and all the arguments which were before it are
2128          * passed on the stack after the signature. So compensate by
2129          * passing a different signature.
2130          */
2131         tmp_sig = mono_metadata_signature_dup (call->signature);
2132         tmp_sig->param_count -= call->signature->sentinelpos;
2133         tmp_sig->sentinelpos = 0;
2134         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
2135
2136         sig_reg = mono_alloc_ireg (cfg);
2137         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
2138
2139         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, cinfo->sig_cookie.offset, sig_reg);
2140 }
2141
2142 #ifdef ENABLE_LLVM
2143 LLVMCallInfo*
2144 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
2145 {
2146         int i, n;
2147         CallInfo *cinfo;
2148         ArgInfo *ainfo;
2149         LLVMCallInfo *linfo;
2150
2151         n = sig->param_count + sig->hasthis;
2152
2153         cinfo = get_call_info (cfg->mempool, sig);
2154
2155         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
2156
2157         /*
2158          * LLVM always uses the native ABI while we use our own ABI, the
2159          * only difference is the handling of vtypes:
2160          * - we only pass/receive them in registers in some cases, and only
2161          *   in 1 or 2 integer registers.
2162          */
2163         switch (cinfo->ret.storage) {
2164         case RegTypeGeneral:
2165         case RegTypeNone:
2166         case RegTypeFP:
2167         case RegTypeIRegPair:
2168                 break;
2169         case RegTypeStructByAddr:
2170                 /* Vtype returned using a hidden argument */
2171                 linfo->ret.storage = LLVMArgVtypeRetAddr;
2172                 linfo->vret_arg_index = cinfo->vret_arg_index;
2173                 break;
2174 #if TARGET_WATCHOS
2175         case RegTypeStructByVal:
2176                 /* LLVM models this by returning an int array */
2177                 linfo->ret.storage = LLVMArgAsIArgs;
2178                 linfo->ret.nslots = cinfo->ret.nregs;
2179                 break;
2180 #endif
2181         default:
2182                 cfg->exception_message = g_strdup_printf ("unknown ret conv (%d)", cinfo->ret.storage);
2183                 cfg->disable_llvm = TRUE;
2184                 return linfo;
2185         }
2186
2187         for (i = 0; i < n; ++i) {
2188                 LLVMArgInfo *lainfo = &linfo->args [i];
2189                 ainfo = cinfo->args + i;
2190
2191                 lainfo->storage = LLVMArgNone;
2192
2193                 switch (ainfo->storage) {
2194                 case RegTypeGeneral:
2195                 case RegTypeIRegPair:
2196                 case RegTypeBase:
2197                 case RegTypeBaseGen:
2198                 case RegTypeFP:
2199                         lainfo->storage = LLVMArgNormal;
2200                         break;
2201                 case RegTypeStructByVal:
2202                         lainfo->storage = LLVMArgAsIArgs;
2203                         lainfo->nslots = ainfo->struct_size / sizeof (gpointer);
2204                         break;
2205                 case RegTypeStructByAddr:
2206                 case RegTypeStructByAddrOnStack:
2207                         lainfo->storage = LLVMArgVtypeByRef;
2208                         break;
2209                 default:
2210                         cfg->exception_message = g_strdup_printf ("ainfo->storage (%d)", ainfo->storage);
2211                         cfg->disable_llvm = TRUE;
2212                         break;
2213                 }
2214         }
2215
2216         return linfo;
2217 }
2218 #endif
2219
2220 void
2221 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2222 {
2223         MonoInst *in, *ins;
2224         MonoMethodSignature *sig;
2225         int i, n;
2226         CallInfo *cinfo;
2227
2228         sig = call->signature;
2229         n = sig->param_count + sig->hasthis;
2230
2231         cinfo = get_call_info (cfg->mempool, sig);
2232
2233         switch (cinfo->ret.storage) {
2234         case RegTypeStructByVal:
2235         case RegTypeHFA:
2236                 if (cinfo->ret.storage == RegTypeStructByVal && cinfo->ret.nregs == 1) {
2237                         /* The JIT will transform this into a normal call */
2238                         call->vret_in_reg = TRUE;
2239                         break;
2240                 }
2241                 if (call->inst.opcode == OP_TAILCALL)
2242                         break;
2243                 /*
2244                  * The vtype is returned in registers, save the return area address in a local, and save the vtype into
2245                  * the location pointed to by it after call in emit_move_return_value ().
2246                  */
2247                 if (!cfg->arch.vret_addr_loc) {
2248                         cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2249                         /* Prevent it from being register allocated or optimized away */
2250                         ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2251                 }
2252
2253                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2254                 break;
2255         case RegTypeStructByAddr: {
2256                 MonoInst *vtarg;
2257                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2258                 vtarg->sreg1 = call->vret_var->dreg;
2259                 vtarg->dreg = mono_alloc_preg (cfg);
2260                 MONO_ADD_INS (cfg->cbb, vtarg);
2261
2262                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2263                 break;
2264         }
2265         default:
2266                 break;
2267         }
2268
2269         for (i = 0; i < n; ++i) {
2270                 ArgInfo *ainfo = cinfo->args + i;
2271                 MonoType *t;
2272
2273                 if (i >= sig->hasthis)
2274                         t = sig->params [i - sig->hasthis];
2275                 else
2276                         t = &mono_defaults.int_class->byval_arg;
2277                 t = mini_get_underlying_type (t);
2278
2279                 if ((sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
2280                         /* Emit the signature cookie just before the implicit arguments */
2281                         emit_sig_cookie (cfg, call, cinfo);
2282                 }
2283
2284                 in = call->args [i];
2285
2286                 switch (ainfo->storage) {
2287                 case RegTypeGeneral:
2288                 case RegTypeIRegPair:
2289                         if (!t->byref && ((t->type == MONO_TYPE_I8) || (t->type == MONO_TYPE_U8))) {
2290                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2291                                 ins->dreg = mono_alloc_ireg (cfg);
2292                                 ins->sreg1 = MONO_LVREG_LS (in->dreg);
2293                                 MONO_ADD_INS (cfg->cbb, ins);
2294                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2295
2296                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2297                                 ins->dreg = mono_alloc_ireg (cfg);
2298                                 ins->sreg1 = MONO_LVREG_MS (in->dreg);
2299                                 MONO_ADD_INS (cfg->cbb, ins);
2300                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg + 1, FALSE);
2301                         } else if (!t->byref && ((t->type == MONO_TYPE_R8) || (t->type == MONO_TYPE_R4))) {
2302                                 if (ainfo->size == 4) {
2303                                         if (IS_SOFT_FLOAT) {
2304                                                 /* mono_emit_call_args () have already done the r8->r4 conversion */
2305                                                 /* The converted value is in an int vreg */
2306                                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2307                                                 ins->dreg = mono_alloc_ireg (cfg);
2308                                                 ins->sreg1 = in->dreg;
2309                                                 MONO_ADD_INS (cfg->cbb, ins);
2310                                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2311                                         } else {
2312                                                 int creg;
2313
2314                                                 cfg->param_area = MAX (cfg->param_area, 8);
2315                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, (cfg->param_area - 8), in->dreg);
2316                                                 creg = mono_alloc_ireg (cfg);
2317                                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8));
2318                                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ainfo->reg, FALSE);
2319                                         }
2320                                 } else {
2321                                         if (IS_SOFT_FLOAT) {
2322                                                 MONO_INST_NEW (cfg, ins, OP_FGETLOW32);
2323                                                 ins->dreg = mono_alloc_ireg (cfg);
2324                                                 ins->sreg1 = in->dreg;
2325                                                 MONO_ADD_INS (cfg->cbb, ins);
2326                                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2327
2328                                                 MONO_INST_NEW (cfg, ins, OP_FGETHIGH32);
2329                                                 ins->dreg = mono_alloc_ireg (cfg);
2330                                                 ins->sreg1 = in->dreg;
2331                                                 MONO_ADD_INS (cfg->cbb, ins);
2332                                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg + 1, FALSE);
2333                                         } else {
2334                                                 int creg;
2335
2336                                                 cfg->param_area = MAX (cfg->param_area, 8);
2337                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, (cfg->param_area - 8), in->dreg);
2338                                                 creg = mono_alloc_ireg (cfg);
2339                                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8));
2340                                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ainfo->reg, FALSE);
2341                                                 creg = mono_alloc_ireg (cfg);
2342                                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8 + 4));
2343                                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ainfo->reg + 1, FALSE);
2344                                         }
2345                                 }
2346                                 cfg->flags |= MONO_CFG_HAS_FPOUT;
2347                         } else {
2348                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2349                                 ins->dreg = mono_alloc_ireg (cfg);
2350                                 ins->sreg1 = in->dreg;
2351                                 MONO_ADD_INS (cfg->cbb, ins);
2352
2353                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, FALSE);
2354                         }
2355                         break;
2356                 case RegTypeStructByVal:
2357                 case RegTypeGSharedVtInReg:
2358                 case RegTypeGSharedVtOnStack:
2359                 case RegTypeHFA:
2360                 case RegTypeStructByAddr:
2361                 case RegTypeStructByAddrOnStack:
2362                         MONO_INST_NEW (cfg, ins, OP_OUTARG_VT);
2363                         ins->opcode = OP_OUTARG_VT;
2364                         ins->sreg1 = in->dreg;
2365                         ins->klass = in->klass;
2366                         ins->inst_p0 = call;
2367                         ins->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2368                         memcpy (ins->inst_p1, ainfo, sizeof (ArgInfo));
2369                         mono_call_inst_add_outarg_vt (cfg, call, ins);
2370                         MONO_ADD_INS (cfg->cbb, ins);
2371                         break;
2372                 case RegTypeBase:
2373                         if (!t->byref && ((t->type == MONO_TYPE_I8) || (t->type == MONO_TYPE_U8))) {
2374                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI8_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2375                         } else if (!t->byref && ((t->type == MONO_TYPE_R4) || (t->type == MONO_TYPE_R8))) {
2376                                 if (t->type == MONO_TYPE_R8) {
2377                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2378                                 } else {
2379                                         if (IS_SOFT_FLOAT)
2380                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STOREI4_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2381                                         else
2382                                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2383                                 }
2384                         } else {
2385                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, in->dreg);
2386                         }
2387                         break;
2388                 case RegTypeBaseGen:
2389                         if (!t->byref && ((t->type == MONO_TYPE_I8) || (t->type == MONO_TYPE_U8))) {
2390                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, (G_BYTE_ORDER == G_BIG_ENDIAN) ? MONO_LVREG_LS (in->dreg) : MONO_LVREG_MS (in->dreg));
2391                                 MONO_INST_NEW (cfg, ins, OP_MOVE);
2392                                 ins->dreg = mono_alloc_ireg (cfg);
2393                                 ins->sreg1 = G_BYTE_ORDER == G_BIG_ENDIAN ? MONO_LVREG_MS (in->dreg) : MONO_LVREG_LS (in->dreg);
2394                                 MONO_ADD_INS (cfg->cbb, ins);
2395                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ARMREG_R3, FALSE);
2396                         } else if (!t->byref && (t->type == MONO_TYPE_R8)) {
2397                                 int creg;
2398
2399                                 /* This should work for soft-float as well */
2400
2401                                 cfg->param_area = MAX (cfg->param_area, 8);
2402                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, ARMREG_SP, (cfg->param_area - 8), in->dreg);
2403                                 creg = mono_alloc_ireg (cfg);
2404                                 mono_call_inst_add_outarg_reg (cfg, call, creg, ARMREG_R3, FALSE);
2405                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 8));
2406                                 creg = mono_alloc_ireg (cfg);
2407                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOAD_MEMBASE, creg, ARMREG_SP, (cfg->param_area - 4));
2408                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, creg);
2409                                 cfg->flags |= MONO_CFG_HAS_FPOUT;
2410                         } else {
2411                                 g_assert_not_reached ();
2412                         }
2413                         break;
2414                 case RegTypeFP: {
2415                         int fdreg = mono_alloc_freg (cfg);
2416
2417                         if (ainfo->size == 8) {
2418                                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2419                                 ins->sreg1 = in->dreg;
2420                                 ins->dreg = fdreg;
2421                                 MONO_ADD_INS (cfg->cbb, ins);
2422
2423                                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, ainfo->reg, TRUE);
2424                         } else {
2425                                 FloatArgData *fad;
2426
2427                                 /*
2428                                  * Mono's register allocator doesn't speak single-precision registers that
2429                                  * overlap double-precision registers (i.e. armhf). So we have to work around
2430                                  * the register allocator and load the value from memory manually.
2431                                  *
2432                                  * So we create a variable for the float argument and an instruction to store
2433                                  * the argument into the variable. We then store the list of these arguments
2434                                  * in call->float_args. This list is then used by emit_float_args later to
2435                                  * pass the arguments in the various call opcodes.
2436                                  *
2437                                  * This is not very nice, and we should really try to fix the allocator.
2438                                  */
2439
2440                                 MonoInst *float_arg = mono_compile_create_var (cfg, &mono_defaults.single_class->byval_arg, OP_LOCAL);
2441
2442                                 /* Make sure the instruction isn't seen as pointless and removed.
2443                                  */
2444                                 float_arg->flags |= MONO_INST_VOLATILE;
2445
2446                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, float_arg->dreg, in->dreg);
2447
2448                                 /* We use the dreg to look up the instruction later. The hreg is used to
2449                                  * emit the instruction that loads the value into the FP reg.
2450                                  */
2451                                 fad = mono_mempool_alloc0 (cfg->mempool, sizeof (FloatArgData));
2452                                 fad->vreg = float_arg->dreg;
2453                                 fad->hreg = ainfo->reg;
2454
2455                                 call->float_args = g_slist_append_mempool (cfg->mempool, call->float_args, fad);
2456                         }
2457
2458                         call->used_iregs |= 1 << ainfo->reg;
2459                         cfg->flags |= MONO_CFG_HAS_FPOUT;
2460                         break;
2461                 }
2462                 default:
2463                         g_assert_not_reached ();
2464                 }
2465         }
2466
2467         /* Handle the case where there are no implicit arguments */
2468         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sig->sentinelpos))
2469                 emit_sig_cookie (cfg, call, cinfo);
2470
2471         call->call_info = cinfo;
2472         call->stack_usage = cinfo->stack_usage;
2473 }
2474
2475 static void
2476 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *arg)
2477 {
2478         MonoInst *ins;
2479
2480         switch (storage) {
2481         case RegTypeFP:
2482                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
2483                 ins->dreg = mono_alloc_freg (cfg);
2484                 ins->sreg1 = arg->dreg;
2485                 MONO_ADD_INS (cfg->cbb, ins);
2486                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
2487                 break;
2488         default:
2489                 g_assert_not_reached ();
2490                 break;
2491         }
2492 }
2493
2494 void
2495 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2496 {
2497         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2498         MonoInst *load;
2499         ArgInfo *ainfo = ins->inst_p1;
2500         int ovf_size = ainfo->vtsize;
2501         int doffset = ainfo->offset;
2502         int struct_size = ainfo->struct_size;
2503         int i, soffset, dreg, tmpreg;
2504
2505         switch (ainfo->storage) {
2506         case RegTypeGSharedVtInReg:
2507         case RegTypeStructByAddr:
2508                 /* Pass by addr */
2509                 mono_call_inst_add_outarg_reg (cfg, call, src->dreg, ainfo->reg, FALSE);
2510                 break;
2511         case RegTypeGSharedVtOnStack:
2512         case RegTypeStructByAddrOnStack:
2513                 /* Pass by addr on stack */
2514                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, ARMREG_SP, ainfo->offset, src->dreg);
2515                 break;
2516         case RegTypeHFA:
2517                 for (i = 0; i < ainfo->nregs; ++i) {
2518                         if (ainfo->esize == 4)
2519                                 MONO_INST_NEW (cfg, load, OP_LOADR4_MEMBASE);
2520                         else
2521                                 MONO_INST_NEW (cfg, load, OP_LOADR8_MEMBASE);
2522                         load->dreg = mono_alloc_freg (cfg);
2523                         load->inst_basereg = src->dreg;
2524                         load->inst_offset = i * ainfo->esize;
2525                         MONO_ADD_INS (cfg->cbb, load);
2526
2527                         if (ainfo->esize == 4) {
2528                                 FloatArgData *fad;
2529
2530                                 /* See RegTypeFP in mono_arch_emit_call () */
2531                                 MonoInst *float_arg = mono_compile_create_var (cfg, &mono_defaults.single_class->byval_arg, OP_LOCAL);
2532                                 float_arg->flags |= MONO_INST_VOLATILE;
2533                                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, float_arg->dreg, load->dreg);
2534
2535                                 fad = mono_mempool_alloc0 (cfg->mempool, sizeof (FloatArgData));
2536                                 fad->vreg = float_arg->dreg;
2537                                 fad->hreg = ainfo->reg + i;
2538
2539                                 call->float_args = g_slist_append_mempool (cfg->mempool, call->float_args, fad);
2540                         } else {
2541                                 add_outarg_reg (cfg, call, RegTypeFP, ainfo->reg + (i * 2), load);
2542                         }
2543                 }
2544                 break;
2545         default:
2546                 soffset = 0;
2547                 for (i = 0; i < ainfo->size; ++i) {
2548                         dreg = mono_alloc_ireg (cfg);
2549                         switch (struct_size) {
2550                         case 1:
2551                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, soffset);
2552                                 break;
2553                         case 2:
2554                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU2_MEMBASE, dreg, src->dreg, soffset);
2555                                 break;
2556                         case 3:
2557                                 tmpreg = mono_alloc_ireg (cfg);
2558                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, dreg, src->dreg, soffset);
2559                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, tmpreg, src->dreg, soffset + 1);
2560                                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SHL_IMM, tmpreg, tmpreg, 8);
2561                                 MONO_EMIT_NEW_BIALU (cfg, OP_IOR, dreg, dreg, tmpreg);
2562                                 MONO_EMIT_NEW_LOAD_MEMBASE_OP (cfg, OP_LOADU1_MEMBASE, tmpreg, src->dreg, soffset + 2);
2563                                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_SHL_IMM, tmpreg, tmpreg, 16);
2564                                 MONO_EMIT_NEW_BIALU (cfg, OP_IOR, dreg, dreg, tmpreg);
2565                                 break;
2566                         default:
2567                                 MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, soffset);
2568                                 break;
2569                         }
2570                         mono_call_inst_add_outarg_reg (cfg, call, dreg, ainfo->reg + i, FALSE);
2571                         soffset += sizeof (gpointer);
2572                         struct_size -= sizeof (gpointer);
2573                 }
2574                 //g_print ("vt size: %d at R%d + %d\n", doffset, vt->inst_basereg, vt->inst_offset);
2575                 if (ovf_size != 0)
2576                         mini_emit_memcpy (cfg, ARMREG_SP, doffset, src->dreg, soffset, MIN (ovf_size * sizeof (gpointer), struct_size), struct_size < 4 ? 1 : 4);
2577                 break;
2578         }
2579 }
2580
2581 void
2582 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2583 {
2584         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
2585
2586         if (!ret->byref) {
2587                 if (ret->type == MONO_TYPE_I8 || ret->type == MONO_TYPE_U8) {
2588                         MonoInst *ins;
2589
2590                         if (COMPILE_LLVM (cfg)) {
2591                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2592                         } else {
2593                                 MONO_INST_NEW (cfg, ins, OP_SETLRET);
2594                                 ins->sreg1 = MONO_LVREG_LS (val->dreg);
2595                                 ins->sreg2 = MONO_LVREG_MS (val->dreg);
2596                                 MONO_ADD_INS (cfg->cbb, ins);
2597                         }
2598                         return;
2599                 }
2600                 switch (arm_fpu) {
2601                 case MONO_ARM_FPU_NONE:
2602                         if (ret->type == MONO_TYPE_R8) {
2603                                 MonoInst *ins;
2604
2605                                 MONO_INST_NEW (cfg, ins, OP_SETFRET);
2606                                 ins->dreg = cfg->ret->dreg;
2607                                 ins->sreg1 = val->dreg;
2608                                 MONO_ADD_INS (cfg->cbb, ins);
2609                                 return;
2610                         }
2611                         if (ret->type == MONO_TYPE_R4) {
2612                                 /* Already converted to an int in method_to_ir () */
2613                                 MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2614                                 return;
2615                         }
2616                         break;
2617                 case MONO_ARM_FPU_VFP:
2618                 case MONO_ARM_FPU_VFP_HARD:
2619                         if (ret->type == MONO_TYPE_R8 || ret->type == MONO_TYPE_R4) {
2620                                 MonoInst *ins;
2621
2622                                 MONO_INST_NEW (cfg, ins, OP_SETFRET);
2623                                 ins->dreg = cfg->ret->dreg;
2624                                 ins->sreg1 = val->dreg;
2625                                 MONO_ADD_INS (cfg->cbb, ins);
2626                                 return;
2627                         }
2628                         break;
2629                 default:
2630                         g_assert_not_reached ();
2631                 }
2632         }
2633
2634         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2635 }
2636
2637 #endif /* #ifndef DISABLE_JIT */
2638
2639 gboolean
2640 mono_arch_is_inst_imm (gint64 imm)
2641 {
2642         return TRUE;
2643 }
2644
2645 typedef struct {
2646         MonoMethodSignature *sig;
2647         CallInfo *cinfo;
2648         MonoType *rtype;
2649         MonoType **param_types;
2650 } ArchDynCallInfo;
2651
2652 static gboolean
2653 dyn_call_supported (CallInfo *cinfo, MonoMethodSignature *sig)
2654 {
2655         int i;
2656
2657         if (sig->hasthis + sig->param_count > PARAM_REGS + DYN_CALL_STACK_ARGS)
2658                 return FALSE;
2659
2660         switch (cinfo->ret.storage) {
2661         case RegTypeNone:
2662         case RegTypeGeneral:
2663         case RegTypeIRegPair:
2664         case RegTypeStructByAddr:
2665                 break;
2666         case RegTypeFP:
2667                 if (IS_VFP)
2668                         break;
2669                 else
2670                         return FALSE;
2671         default:
2672                 return FALSE;
2673         }
2674
2675         for (i = 0; i < cinfo->nargs; ++i) {
2676                 ArgInfo *ainfo = &cinfo->args [i];
2677                 int last_slot;
2678
2679                 switch (ainfo->storage) {
2680                 case RegTypeGeneral:
2681                 case RegTypeIRegPair:
2682                 case RegTypeBaseGen:
2683                 case RegTypeFP:
2684                         break;
2685                 case RegTypeBase:
2686                         if (ainfo->offset >= (DYN_CALL_STACK_ARGS * sizeof (gpointer)))
2687                                 return FALSE;
2688                         break;
2689                 case RegTypeStructByVal:
2690                         if (ainfo->size == 0)
2691                                 last_slot = PARAM_REGS + (ainfo->offset / 4) + ainfo->vtsize;
2692                         else
2693                                 last_slot = ainfo->reg + ainfo->size + ainfo->vtsize;
2694                         if (last_slot >= PARAM_REGS + DYN_CALL_STACK_ARGS)
2695                                 return FALSE;
2696                         break;
2697                 default:
2698                         return FALSE;
2699                 }
2700         }
2701
2702         // FIXME: Can't use cinfo only as it doesn't contain info about I8/float */
2703         for (i = 0; i < sig->param_count; ++i) {
2704                 MonoType *t = sig->params [i];
2705
2706                 if (t->byref)
2707                         continue;
2708
2709                 t = mini_get_underlying_type (t);
2710
2711                 switch (t->type) {
2712                 case MONO_TYPE_R4:
2713                 case MONO_TYPE_R8:
2714                         if (IS_SOFT_FLOAT)
2715                                 return FALSE;
2716                         else
2717                                 break;
2718                         /*
2719                 case MONO_TYPE_I8:
2720                 case MONO_TYPE_U8:
2721                         return FALSE;
2722                         */
2723                 default:
2724                         break;
2725                 }
2726         }
2727
2728         return TRUE;
2729 }
2730
2731 MonoDynCallInfo*
2732 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
2733 {
2734         ArchDynCallInfo *info;
2735         CallInfo *cinfo;
2736         int i;
2737
2738         cinfo = get_call_info (NULL, sig);
2739
2740         if (!dyn_call_supported (cinfo, sig)) {
2741                 g_free (cinfo);
2742                 return NULL;
2743         }
2744
2745         info = g_new0 (ArchDynCallInfo, 1);
2746         // FIXME: Preprocess the info to speed up start_dyn_call ()
2747         info->sig = sig;
2748         info->cinfo = cinfo;
2749         info->rtype = mini_get_underlying_type (sig->ret);
2750         info->param_types = g_new0 (MonoType*, sig->param_count);
2751         for (i = 0; i < sig->param_count; ++i)
2752                 info->param_types [i] = mini_get_underlying_type (sig->params [i]);
2753
2754         return (MonoDynCallInfo*)info;
2755 }
2756
2757 void
2758 mono_arch_dyn_call_free (MonoDynCallInfo *info)
2759 {
2760         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2761
2762         g_free (ainfo->cinfo);
2763         g_free (ainfo);
2764 }
2765
2766 void
2767 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
2768 {
2769         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2770         DynCallArgs *p = (DynCallArgs*)buf;
2771         int arg_index, greg, i, j, pindex;
2772         MonoMethodSignature *sig = dinfo->sig;
2773
2774         g_assert (buf_len >= sizeof (DynCallArgs));
2775
2776         p->res = 0;
2777         p->ret = ret;
2778         p->has_fpregs = 0;
2779
2780         arg_index = 0;
2781         greg = 0;
2782         pindex = 0;
2783
2784         if (sig->hasthis || dinfo->cinfo->vret_arg_index == 1) {
2785                 p->regs [greg ++] = (mgreg_t)*(args [arg_index ++]);
2786                 if (!sig->hasthis)
2787                         pindex = 1;
2788         }
2789
2790         if (dinfo->cinfo->ret.storage == RegTypeStructByAddr)
2791                 p->regs [greg ++] = (mgreg_t)ret;
2792
2793         for (i = pindex; i < sig->param_count; i++) {
2794                 MonoType *t = dinfo->param_types [i];
2795                 gpointer *arg = args [arg_index ++];
2796                 ArgInfo *ainfo = &dinfo->cinfo->args [i + sig->hasthis];
2797                 int slot = -1;
2798
2799                 if (ainfo->storage == RegTypeGeneral || ainfo->storage == RegTypeIRegPair || ainfo->storage == RegTypeStructByVal) {
2800                         slot = ainfo->reg;
2801                 } else if (ainfo->storage == RegTypeFP) {
2802                 } else if (ainfo->storage == RegTypeBase) {
2803                         slot = PARAM_REGS + (ainfo->offset / 4);
2804                 } else if (ainfo->storage == RegTypeBaseGen) {
2805                         /* slot + 1 is the first stack slot, so the code below will work */
2806                         slot = 3;
2807                 } else {
2808                         g_assert_not_reached ();
2809                 }
2810
2811                 if (t->byref) {
2812                         p->regs [slot] = (mgreg_t)*arg;
2813                         continue;
2814                 }
2815
2816                 switch (t->type) {
2817                 case MONO_TYPE_STRING:
2818                 case MONO_TYPE_CLASS:
2819                 case MONO_TYPE_ARRAY:
2820                 case MONO_TYPE_SZARRAY:
2821                 case MONO_TYPE_OBJECT:
2822                 case MONO_TYPE_PTR:
2823                 case MONO_TYPE_I:
2824                 case MONO_TYPE_U:
2825                         p->regs [slot] = (mgreg_t)*arg;
2826                         break;
2827                 case MONO_TYPE_U1:
2828                         p->regs [slot] = *(guint8*)arg;
2829                         break;
2830                 case MONO_TYPE_I1:
2831                         p->regs [slot] = *(gint8*)arg;
2832                         break;
2833                 case MONO_TYPE_I2:
2834                         p->regs [slot] = *(gint16*)arg;
2835                         break;
2836                 case MONO_TYPE_U2:
2837                         p->regs [slot] = *(guint16*)arg;
2838                         break;
2839                 case MONO_TYPE_I4:
2840                         p->regs [slot] = *(gint32*)arg;
2841                         break;
2842                 case MONO_TYPE_U4:
2843                         p->regs [slot] = *(guint32*)arg;
2844                         break;
2845                 case MONO_TYPE_I8:
2846                 case MONO_TYPE_U8:
2847                         p->regs [slot ++] = (mgreg_t)arg [0];
2848                         p->regs [slot] = (mgreg_t)arg [1];
2849                         break;
2850                 case MONO_TYPE_R4:
2851                         if (ainfo->storage == RegTypeFP) {
2852                                 float f = *(float*)arg;
2853                                 p->fpregs [ainfo->reg / 2] = *(double*)&f;
2854                                 p->has_fpregs = 1;
2855                         } else {
2856                                 p->regs [slot] = *(mgreg_t*)arg;
2857                         }
2858                         break;
2859                 case MONO_TYPE_R8:
2860                         if (ainfo->storage == RegTypeFP) {
2861                                 p->fpregs [ainfo->reg / 2] = *(double*)arg;
2862                                 p->has_fpregs = 1;
2863                         } else {
2864                                 p->regs [slot ++] = (mgreg_t)arg [0];
2865                                 p->regs [slot] = (mgreg_t)arg [1];
2866                         }
2867                         break;
2868                 case MONO_TYPE_GENERICINST:
2869                         if (MONO_TYPE_IS_REFERENCE (t)) {
2870                                 p->regs [slot] = (mgreg_t)*arg;
2871                                 break;
2872                         } else {
2873                                 if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
2874                                         MonoClass *klass = mono_class_from_mono_type (t);
2875                                         guint8 *nullable_buf;
2876                                         int size;
2877
2878                                         size = mono_class_value_size (klass, NULL);
2879                                         nullable_buf = g_alloca (size);
2880                                         g_assert (nullable_buf);
2881
2882                                         /* The argument pointed to by arg is either a boxed vtype or null */
2883                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
2884
2885                                         arg = (gpointer*)nullable_buf;
2886                                         /* Fall though */
2887                                 } else {
2888                                         /* Fall though */
2889                                 }
2890                         }
2891                 case MONO_TYPE_VALUETYPE:
2892                         g_assert (ainfo->storage == RegTypeStructByVal);
2893
2894                         if (ainfo->size == 0)
2895                                 slot = PARAM_REGS + (ainfo->offset / 4);
2896                         else
2897                                 slot = ainfo->reg;
2898
2899                         for (j = 0; j < ainfo->size + ainfo->vtsize; ++j)
2900                                 p->regs [slot ++] = ((mgreg_t*)arg) [j];
2901                         break;
2902                 default:
2903                         g_assert_not_reached ();
2904                 }
2905         }
2906 }
2907
2908 void
2909 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
2910 {
2911         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2912         DynCallArgs *p = (DynCallArgs*)buf;
2913         MonoType *ptype = ainfo->rtype;
2914         guint8 *ret = p->ret;
2915         mgreg_t res = p->res;
2916         mgreg_t res2 = p->res2;
2917
2918         switch (ptype->type) {
2919         case MONO_TYPE_VOID:
2920                 *(gpointer*)ret = NULL;
2921                 break;
2922         case MONO_TYPE_STRING:
2923         case MONO_TYPE_CLASS:
2924         case MONO_TYPE_ARRAY:
2925         case MONO_TYPE_SZARRAY:
2926         case MONO_TYPE_OBJECT:
2927         case MONO_TYPE_I:
2928         case MONO_TYPE_U:
2929         case MONO_TYPE_PTR:
2930                 *(gpointer*)ret = (gpointer)res;
2931                 break;
2932         case MONO_TYPE_I1:
2933                 *(gint8*)ret = res;
2934                 break;
2935         case MONO_TYPE_U1:
2936                 *(guint8*)ret = res;
2937                 break;
2938         case MONO_TYPE_I2:
2939                 *(gint16*)ret = res;
2940                 break;
2941         case MONO_TYPE_U2:
2942                 *(guint16*)ret = res;
2943                 break;
2944         case MONO_TYPE_I4:
2945                 *(gint32*)ret = res;
2946                 break;
2947         case MONO_TYPE_U4:
2948                 *(guint32*)ret = res;
2949                 break;
2950         case MONO_TYPE_I8:
2951         case MONO_TYPE_U8:
2952                 /* This handles endianness as well */
2953                 ((gint32*)ret) [0] = res;
2954                 ((gint32*)ret) [1] = res2;
2955                 break;
2956         case MONO_TYPE_GENERICINST:
2957                 if (MONO_TYPE_IS_REFERENCE (ptype)) {
2958                         *(gpointer*)ret = (gpointer)res;
2959                         break;
2960                 } else {
2961                         /* Fall though */
2962                 }
2963         case MONO_TYPE_VALUETYPE:
2964                 g_assert (ainfo->cinfo->ret.storage == RegTypeStructByAddr);
2965                 /* Nothing to do */
2966                 break;
2967         case MONO_TYPE_R4:
2968                 g_assert (IS_VFP);
2969                 if (IS_HARD_FLOAT)
2970                         *(float*)ret = *(float*)&p->fpregs [0];
2971                 else
2972                         *(float*)ret = *(float*)&res;
2973                 break;
2974         case MONO_TYPE_R8: {
2975                 mgreg_t regs [2];
2976
2977                 g_assert (IS_VFP);
2978                 if (IS_HARD_FLOAT) {
2979                         *(double*)ret = p->fpregs [0];
2980                 } else {
2981                         regs [0] = res;
2982                         regs [1] = res2;
2983
2984                         *(double*)ret = *(double*)&regs;
2985                 }
2986                 break;
2987         }
2988         default:
2989                 g_assert_not_reached ();
2990         }
2991 }
2992
2993 #ifndef DISABLE_JIT
2994
2995 /*
2996  * Allow tracing to work with this interface (with an optional argument)
2997  */
2998
2999 void*
3000 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
3001 {
3002         guchar *code = p;
3003
3004         code = mono_arm_emit_load_imm (code, ARMREG_R0, (guint32)cfg->method);
3005         ARM_MOV_REG_IMM8 (code, ARMREG_R1, 0); /* NULL ebp for now */
3006         code = mono_arm_emit_load_imm (code, ARMREG_R2, (guint32)func);
3007         code = emit_call_reg (code, ARMREG_R2);
3008         return code;
3009 }
3010
3011 enum {
3012         SAVE_NONE,
3013         SAVE_STRUCT,
3014         SAVE_ONE,
3015         SAVE_TWO,
3016         SAVE_ONE_FP,
3017         SAVE_TWO_FP
3018 };
3019
3020 void*
3021 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
3022 {
3023         guchar *code = p;
3024         int save_mode = SAVE_NONE;
3025         int offset;
3026         MonoMethod *method = cfg->method;
3027         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
3028         int rtype = ret_type->type;
3029         int save_offset = cfg->param_area;
3030         save_offset += 7;
3031         save_offset &= ~7;
3032
3033         offset = code - cfg->native_code;
3034         /* we need about 16 instructions */
3035         if (offset > (cfg->code_size - 16 * 4)) {
3036                 cfg->code_size *= 2;
3037                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
3038                 code = cfg->native_code + offset;
3039         }
3040         switch (rtype) {
3041         case MONO_TYPE_VOID:
3042                 /* special case string .ctor icall */
3043                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class)
3044                         save_mode = SAVE_ONE;
3045                 else
3046                         save_mode = SAVE_NONE;
3047                 break;
3048         case MONO_TYPE_I8:
3049         case MONO_TYPE_U8:
3050                 save_mode = SAVE_TWO;
3051                 break;
3052         case MONO_TYPE_R4:
3053                 if (IS_HARD_FLOAT)
3054                         save_mode = SAVE_ONE_FP;
3055                 else
3056                         save_mode = SAVE_ONE;
3057                 break;
3058         case MONO_TYPE_R8:
3059                 if (IS_HARD_FLOAT)
3060                         save_mode = SAVE_TWO_FP;
3061                 else
3062                         save_mode = SAVE_TWO;
3063                 break;
3064         case MONO_TYPE_GENERICINST:
3065                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
3066                         save_mode = SAVE_ONE;
3067                         break;
3068                 }
3069                 /* Fall through */
3070         case MONO_TYPE_VALUETYPE:
3071                 save_mode = SAVE_STRUCT;
3072                 break;
3073         default:
3074                 save_mode = SAVE_ONE;
3075                 break;
3076         }
3077
3078         switch (save_mode) {
3079         case SAVE_TWO:
3080                 ARM_STR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3081                 ARM_STR_IMM (code, ARMREG_R1, cfg->frame_reg, save_offset + 4);
3082                 if (enable_arguments) {
3083                         ARM_MOV_REG_REG (code, ARMREG_R2, ARMREG_R1);
3084                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_R0);
3085                 }
3086                 break;
3087         case SAVE_ONE:
3088                 ARM_STR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3089                 if (enable_arguments) {
3090                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_R0);
3091                 }
3092                 break;
3093         case SAVE_ONE_FP:
3094                 ARM_FSTS (code, ARM_VFP_F0, cfg->frame_reg, save_offset);
3095                 if (enable_arguments) {
3096                         ARM_FMRS (code, ARMREG_R1, ARM_VFP_F0);
3097                 }
3098                 break;
3099         case SAVE_TWO_FP:
3100                 ARM_FSTD (code, ARM_VFP_D0, cfg->frame_reg, save_offset);
3101                 if (enable_arguments) {
3102                         ARM_FMDRR (code, ARMREG_R1, ARMREG_R2, ARM_VFP_D0);
3103                 }
3104                 break;
3105         case SAVE_STRUCT:
3106                 if (enable_arguments) {
3107                         /* FIXME: get the actual address  */
3108                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_R0);
3109                 }
3110                 break;
3111         case SAVE_NONE:
3112         default:
3113                 break;
3114         }
3115
3116         code = mono_arm_emit_load_imm (code, ARMREG_R0, (guint32)cfg->method);
3117         code = mono_arm_emit_load_imm (code, ARMREG_IP, (guint32)func);
3118         code = emit_call_reg (code, ARMREG_IP);
3119
3120         switch (save_mode) {
3121         case SAVE_TWO:
3122                 ARM_LDR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3123                 ARM_LDR_IMM (code, ARMREG_R1, cfg->frame_reg, save_offset + 4);
3124                 break;
3125         case SAVE_ONE:
3126                 ARM_LDR_IMM (code, ARMREG_R0, cfg->frame_reg, save_offset);
3127                 break;
3128         case SAVE_ONE_FP:
3129                 ARM_FLDS (code, ARM_VFP_F0, cfg->frame_reg, save_offset);
3130                 break;
3131         case SAVE_TWO_FP:
3132                 ARM_FLDD (code, ARM_VFP_D0, cfg->frame_reg, save_offset);
3133                 break;
3134         case SAVE_NONE:
3135         default:
3136                 break;
3137         }
3138
3139         return code;
3140 }
3141
3142 /*
3143  * The immediate field for cond branches is big enough for all reasonable methods
3144  */
3145 #define EMIT_COND_BRANCH_FLAGS(ins,condcode) \
3146 if (0 && ins->inst_true_bb->native_offset) { \
3147         ARM_B_COND (code, (condcode), (code - cfg->native_code + ins->inst_true_bb->native_offset) & 0xffffff); \
3148 } else { \
3149         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
3150         ARM_B_COND (code, (condcode), 0); \
3151 }
3152
3153 #define EMIT_COND_BRANCH(ins,cond) EMIT_COND_BRANCH_FLAGS(ins, branch_cc_table [(cond)])
3154
3155 /* emit an exception if condition is fail
3156  *
3157  * We assign the extra code used to throw the implicit exceptions
3158  * to cfg->bb_exit as far as the big branch handling is concerned
3159  */
3160 #define EMIT_COND_SYSTEM_EXCEPTION_FLAGS(condcode,exc_name)            \
3161         do {                                                        \
3162                 mono_add_patch_info (cfg, code - cfg->native_code,   \
3163                                     MONO_PATCH_INFO_EXC, exc_name); \
3164                 ARM_BL_COND (code, (condcode), 0); \
3165         } while (0);
3166
3167 #define EMIT_COND_SYSTEM_EXCEPTION(cond,exc_name) EMIT_COND_SYSTEM_EXCEPTION_FLAGS(branch_cc_table [(cond)], (exc_name))
3168
3169 void
3170 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
3171 {
3172 }
3173
3174 void
3175 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
3176 {
3177         MonoInst *ins, *n;
3178
3179         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3180                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
3181
3182                 switch (ins->opcode) {
3183                 case OP_MUL_IMM:
3184                 case OP_IMUL_IMM:
3185                         /* Already done by an arch-independent pass */
3186                         break;
3187                 case OP_LOAD_MEMBASE:
3188                 case OP_LOADI4_MEMBASE:
3189                         /*
3190                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3191                          * OP_LOAD_MEMBASE offset(basereg), reg
3192                          */
3193                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG
3194                                          || last_ins->opcode == OP_STORE_MEMBASE_REG) &&
3195                             ins->inst_basereg == last_ins->inst_destbasereg &&
3196                             ins->inst_offset == last_ins->inst_offset) {
3197                                 if (ins->dreg == last_ins->sreg1) {
3198                                         MONO_DELETE_INS (bb, ins);
3199                                         continue;
3200                                 } else {
3201                                         //static int c = 0; g_print ("MATCHX %s %d\n", cfg->method->name,c++);
3202                                         ins->opcode = OP_MOVE;
3203                                         ins->sreg1 = last_ins->sreg1;
3204                                 }
3205
3206                         /*
3207                          * Note: reg1 must be different from the basereg in the second load
3208                          * OP_LOAD_MEMBASE offset(basereg), reg1
3209                          * OP_LOAD_MEMBASE offset(basereg), reg2
3210                          * -->
3211                          * OP_LOAD_MEMBASE offset(basereg), reg1
3212                          * OP_MOVE reg1, reg2
3213                          */
3214                         } if (last_ins && (last_ins->opcode == OP_LOADI4_MEMBASE
3215                                            || last_ins->opcode == OP_LOAD_MEMBASE) &&
3216                               ins->inst_basereg != last_ins->dreg &&
3217                               ins->inst_basereg == last_ins->inst_basereg &&
3218                               ins->inst_offset == last_ins->inst_offset) {
3219
3220                                 if (ins->dreg == last_ins->dreg) {
3221                                         MONO_DELETE_INS (bb, ins);
3222                                         continue;
3223                                 } else {
3224                                         ins->opcode = OP_MOVE;
3225                                         ins->sreg1 = last_ins->dreg;
3226                                 }
3227
3228                                 //g_assert_not_reached ();
3229
3230 #if 0
3231                         /*
3232                          * OP_STORE_MEMBASE_IMM imm, offset(basereg)
3233                          * OP_LOAD_MEMBASE offset(basereg), reg
3234                          * -->
3235                          * OP_STORE_MEMBASE_IMM imm, offset(basereg)
3236                          * OP_ICONST reg, imm
3237                          */
3238                         } else if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_IMM
3239                                                 || last_ins->opcode == OP_STORE_MEMBASE_IMM) &&
3240                                    ins->inst_basereg == last_ins->inst_destbasereg &&
3241                                    ins->inst_offset == last_ins->inst_offset) {
3242                                 //static int c = 0; g_print ("MATCHX %s %d\n", cfg->method->name,c++);
3243                                 ins->opcode = OP_ICONST;
3244                                 ins->inst_c0 = last_ins->inst_imm;
3245                                 g_assert_not_reached (); // check this rule
3246 #endif
3247                         }
3248                         break;
3249                 case OP_LOADU1_MEMBASE:
3250                 case OP_LOADI1_MEMBASE:
3251                         if (last_ins && (last_ins->opcode == OP_STOREI1_MEMBASE_REG) &&
3252                                         ins->inst_basereg == last_ins->inst_destbasereg &&
3253                                         ins->inst_offset == last_ins->inst_offset) {
3254                                 ins->opcode = (ins->opcode == OP_LOADI1_MEMBASE) ? OP_ICONV_TO_I1 : OP_ICONV_TO_U1;
3255                                 ins->sreg1 = last_ins->sreg1;
3256                         }
3257                         break;
3258                 case OP_LOADU2_MEMBASE:
3259                 case OP_LOADI2_MEMBASE:
3260                         if (last_ins && (last_ins->opcode == OP_STOREI2_MEMBASE_REG) &&
3261                                         ins->inst_basereg == last_ins->inst_destbasereg &&
3262                                         ins->inst_offset == last_ins->inst_offset) {
3263                                 ins->opcode = (ins->opcode == OP_LOADI2_MEMBASE) ? OP_ICONV_TO_I2 : OP_ICONV_TO_U2;
3264                                 ins->sreg1 = last_ins->sreg1;
3265                         }
3266                         break;
3267                 case OP_MOVE:
3268                         ins->opcode = OP_MOVE;
3269                         /*
3270                          * OP_MOVE reg, reg
3271                          */
3272                         if (ins->dreg == ins->sreg1) {
3273                                 MONO_DELETE_INS (bb, ins);
3274                                 continue;
3275                         }
3276                         /*
3277                          * OP_MOVE sreg, dreg
3278                          * OP_MOVE dreg, sreg
3279                          */
3280                         if (last_ins && last_ins->opcode == OP_MOVE &&
3281                             ins->sreg1 == last_ins->dreg &&
3282                             ins->dreg == last_ins->sreg1) {
3283                                 MONO_DELETE_INS (bb, ins);
3284                                 continue;
3285                         }
3286                         break;
3287                 }
3288         }
3289 }
3290
3291 /*
3292  * the branch_cc_table should maintain the order of these
3293  * opcodes.
3294 case CEE_BEQ:
3295 case CEE_BGE:
3296 case CEE_BGT:
3297 case CEE_BLE:
3298 case CEE_BLT:
3299 case CEE_BNE_UN:
3300 case CEE_BGE_UN:
3301 case CEE_BGT_UN:
3302 case CEE_BLE_UN:
3303 case CEE_BLT_UN:
3304  */
3305 static const guchar
3306 branch_cc_table [] = {
3307         ARMCOND_EQ,
3308         ARMCOND_GE,
3309         ARMCOND_GT,
3310         ARMCOND_LE,
3311         ARMCOND_LT,
3312
3313         ARMCOND_NE,
3314         ARMCOND_HS,
3315         ARMCOND_HI,
3316         ARMCOND_LS,
3317         ARMCOND_LO
3318 };
3319
3320 #define ADD_NEW_INS(cfg,dest,op) do {       \
3321                 MONO_INST_NEW ((cfg), (dest), (op)); \
3322         mono_bblock_insert_before_ins (bb, ins, (dest)); \
3323         } while (0)
3324
3325 static int
3326 map_to_reg_reg_op (int op)
3327 {
3328         switch (op) {
3329         case OP_ADD_IMM:
3330                 return OP_IADD;
3331         case OP_SUB_IMM:
3332                 return OP_ISUB;
3333         case OP_AND_IMM:
3334                 return OP_IAND;
3335         case OP_COMPARE_IMM:
3336                 return OP_COMPARE;
3337         case OP_ICOMPARE_IMM:
3338                 return OP_ICOMPARE;
3339         case OP_ADDCC_IMM:
3340                 return OP_ADDCC;
3341         case OP_ADC_IMM:
3342                 return OP_ADC;
3343         case OP_SUBCC_IMM:
3344                 return OP_SUBCC;
3345         case OP_SBB_IMM:
3346                 return OP_SBB;
3347         case OP_OR_IMM:
3348                 return OP_IOR;
3349         case OP_XOR_IMM:
3350                 return OP_IXOR;
3351         case OP_LOAD_MEMBASE:
3352                 return OP_LOAD_MEMINDEX;
3353         case OP_LOADI4_MEMBASE:
3354                 return OP_LOADI4_MEMINDEX;
3355         case OP_LOADU4_MEMBASE:
3356                 return OP_LOADU4_MEMINDEX;
3357         case OP_LOADU1_MEMBASE:
3358                 return OP_LOADU1_MEMINDEX;
3359         case OP_LOADI2_MEMBASE:
3360                 return OP_LOADI2_MEMINDEX;
3361         case OP_LOADU2_MEMBASE:
3362                 return OP_LOADU2_MEMINDEX;
3363         case OP_LOADI1_MEMBASE:
3364                 return OP_LOADI1_MEMINDEX;
3365         case OP_STOREI1_MEMBASE_REG:
3366                 return OP_STOREI1_MEMINDEX;
3367         case OP_STOREI2_MEMBASE_REG:
3368                 return OP_STOREI2_MEMINDEX;
3369         case OP_STOREI4_MEMBASE_REG:
3370                 return OP_STOREI4_MEMINDEX;
3371         case OP_STORE_MEMBASE_REG:
3372                 return OP_STORE_MEMINDEX;
3373         case OP_STORER4_MEMBASE_REG:
3374                 return OP_STORER4_MEMINDEX;
3375         case OP_STORER8_MEMBASE_REG:
3376                 return OP_STORER8_MEMINDEX;
3377         case OP_STORE_MEMBASE_IMM:
3378                 return OP_STORE_MEMBASE_REG;
3379         case OP_STOREI1_MEMBASE_IMM:
3380                 return OP_STOREI1_MEMBASE_REG;
3381         case OP_STOREI2_MEMBASE_IMM:
3382                 return OP_STOREI2_MEMBASE_REG;
3383         case OP_STOREI4_MEMBASE_IMM:
3384                 return OP_STOREI4_MEMBASE_REG;
3385         }
3386         g_assert_not_reached ();
3387 }
3388
3389 /*
3390  * Remove from the instruction list the instructions that can't be
3391  * represented with very simple instructions with no register
3392  * requirements.
3393  */
3394 void
3395 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
3396 {
3397         MonoInst *ins, *temp, *last_ins = NULL;
3398         int rot_amount, imm8, low_imm;
3399
3400         MONO_BB_FOR_EACH_INS (bb, ins) {
3401 loop_start:
3402                 switch (ins->opcode) {
3403                 case OP_ADD_IMM:
3404                 case OP_SUB_IMM:
3405                 case OP_AND_IMM:
3406                 case OP_COMPARE_IMM:
3407                 case OP_ICOMPARE_IMM:
3408                 case OP_ADDCC_IMM:
3409                 case OP_ADC_IMM:
3410                 case OP_SUBCC_IMM:
3411                 case OP_SBB_IMM:
3412                 case OP_OR_IMM:
3413                 case OP_XOR_IMM:
3414                 case OP_IADD_IMM:
3415                 case OP_ISUB_IMM:
3416                 case OP_IAND_IMM:
3417                 case OP_IADC_IMM:
3418                 case OP_ISBB_IMM:
3419                 case OP_IOR_IMM:
3420                 case OP_IXOR_IMM:
3421                         if ((imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount)) < 0) {
3422                                 int opcode2 = mono_op_imm_to_op (ins->opcode);
3423                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
3424                                 temp->inst_c0 = ins->inst_imm;
3425                                 temp->dreg = mono_alloc_ireg (cfg);
3426                                 ins->sreg2 = temp->dreg;
3427                                 if (opcode2 == -1)
3428                                         g_error ("mono_op_imm_to_op failed for %s\n", mono_inst_name (ins->opcode));
3429                                 ins->opcode = opcode2;
3430                         }
3431                         if (ins->opcode == OP_SBB || ins->opcode == OP_ISBB || ins->opcode == OP_SUBCC)
3432                                 goto loop_start;
3433                         else
3434                                 break;
3435                 case OP_MUL_IMM:
3436                 case OP_IMUL_IMM:
3437                         if (ins->inst_imm == 1) {
3438                                 ins->opcode = OP_MOVE;
3439                                 break;
3440                         }
3441                         if (ins->inst_imm == 0) {
3442                                 ins->opcode = OP_ICONST;
3443                                 ins->inst_c0 = 0;
3444                                 break;
3445                         }
3446                         imm8 = mono_is_power_of_two (ins->inst_imm);
3447                         if (imm8 > 0) {
3448                                 ins->opcode = OP_SHL_IMM;
3449                                 ins->inst_imm = imm8;
3450                                 break;
3451                         }
3452                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3453                         temp->inst_c0 = ins->inst_imm;
3454                         temp->dreg = mono_alloc_ireg (cfg);
3455                         ins->sreg2 = temp->dreg;
3456                         ins->opcode = OP_IMUL;
3457                         break;
3458                 case OP_SBB:
3459                 case OP_ISBB:
3460                 case OP_SUBCC:
3461                 case OP_ISUBCC:
3462                         if (ins->next  && (ins->next->opcode == OP_COND_EXC_C || ins->next->opcode == OP_COND_EXC_IC))
3463                                 /* ARM sets the C flag to 1 if there was _no_ overflow */
3464                                 ins->next->opcode = OP_COND_EXC_NC;
3465                         break;
3466                 case OP_IDIV_IMM:
3467                 case OP_IDIV_UN_IMM:
3468                 case OP_IREM_IMM:
3469                 case OP_IREM_UN_IMM: {
3470                         int opcode2 = mono_op_imm_to_op (ins->opcode);
3471                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3472                         temp->inst_c0 = ins->inst_imm;
3473                         temp->dreg = mono_alloc_ireg (cfg);
3474                         ins->sreg2 = temp->dreg;
3475                         if (opcode2 == -1)
3476                                 g_error ("mono_op_imm_to_op failed for %s\n", mono_inst_name (ins->opcode));
3477                         ins->opcode = opcode2;
3478                         break;
3479                 }
3480                 case OP_LOCALLOC_IMM:
3481                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3482                         temp->inst_c0 = ins->inst_imm;
3483                         temp->dreg = mono_alloc_ireg (cfg);
3484                         ins->sreg1 = temp->dreg;
3485                         ins->opcode = OP_LOCALLOC;
3486                         break;
3487                 case OP_LOAD_MEMBASE:
3488                 case OP_LOADI4_MEMBASE:
3489                 case OP_LOADU4_MEMBASE:
3490                 case OP_LOADU1_MEMBASE:
3491                         /* we can do two things: load the immed in a register
3492                          * and use an indexed load, or see if the immed can be
3493                          * represented as an ad_imm + a load with a smaller offset
3494                          * that fits. We just do the first for now, optimize later.
3495                          */
3496                         if (arm_is_imm12 (ins->inst_offset))
3497                                 break;
3498                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3499                         temp->inst_c0 = ins->inst_offset;
3500                         temp->dreg = mono_alloc_ireg (cfg);
3501                         ins->sreg2 = temp->dreg;
3502                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3503                         break;
3504                 case OP_LOADI2_MEMBASE:
3505                 case OP_LOADU2_MEMBASE:
3506                 case OP_LOADI1_MEMBASE:
3507                         if (arm_is_imm8 (ins->inst_offset))
3508                                 break;
3509                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3510                         temp->inst_c0 = ins->inst_offset;
3511                         temp->dreg = mono_alloc_ireg (cfg);
3512                         ins->sreg2 = temp->dreg;
3513                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3514                         break;
3515                 case OP_LOADR4_MEMBASE:
3516                 case OP_LOADR8_MEMBASE:
3517                         if (arm_is_fpimm8 (ins->inst_offset))
3518                                 break;
3519                         low_imm = ins->inst_offset & 0x1ff;
3520                         if ((imm8 = mono_arm_is_rotated_imm8 (ins->inst_offset & ~0x1ff, &rot_amount)) >= 0) {
3521                                 ADD_NEW_INS (cfg, temp, OP_ADD_IMM);
3522                                 temp->inst_imm = ins->inst_offset & ~0x1ff;
3523                                 temp->sreg1 = ins->inst_basereg;
3524                                 temp->dreg = mono_alloc_ireg (cfg);
3525                                 ins->inst_basereg = temp->dreg;
3526                                 ins->inst_offset = low_imm;
3527                         } else {
3528                                 MonoInst *add_ins;
3529
3530                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
3531                                 temp->inst_c0 = ins->inst_offset;
3532                                 temp->dreg = mono_alloc_ireg (cfg);
3533
3534                                 ADD_NEW_INS (cfg, add_ins, OP_IADD);
3535                                 add_ins->sreg1 = ins->inst_basereg;
3536                                 add_ins->sreg2 = temp->dreg;
3537                                 add_ins->dreg = mono_alloc_ireg (cfg);
3538
3539                                 ins->inst_basereg = add_ins->dreg;
3540                                 ins->inst_offset = 0;
3541                         }
3542                         break;
3543                 case OP_STORE_MEMBASE_REG:
3544                 case OP_STOREI4_MEMBASE_REG:
3545                 case OP_STOREI1_MEMBASE_REG:
3546                         if (arm_is_imm12 (ins->inst_offset))
3547                                 break;
3548                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3549                         temp->inst_c0 = ins->inst_offset;
3550                         temp->dreg = mono_alloc_ireg (cfg);
3551                         ins->sreg2 = temp->dreg;
3552                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3553                         break;
3554                 case OP_STOREI2_MEMBASE_REG:
3555                         if (arm_is_imm8 (ins->inst_offset))
3556                                 break;
3557                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3558                         temp->inst_c0 = ins->inst_offset;
3559                         temp->dreg = mono_alloc_ireg (cfg);
3560                         ins->sreg2 = temp->dreg;
3561                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3562                         break;
3563                 case OP_STORER4_MEMBASE_REG:
3564                 case OP_STORER8_MEMBASE_REG:
3565                         if (arm_is_fpimm8 (ins->inst_offset))
3566                                 break;
3567                         low_imm = ins->inst_offset & 0x1ff;
3568                         if ((imm8 = mono_arm_is_rotated_imm8 (ins->inst_offset & ~ 0x1ff, &rot_amount)) >= 0 && arm_is_fpimm8 (low_imm)) {
3569                                 ADD_NEW_INS (cfg, temp, OP_ADD_IMM);
3570                                 temp->inst_imm = ins->inst_offset & ~0x1ff;
3571                                 temp->sreg1 = ins->inst_destbasereg;
3572                                 temp->dreg = mono_alloc_ireg (cfg);
3573                                 ins->inst_destbasereg = temp->dreg;
3574                                 ins->inst_offset = low_imm;
3575                         } else {
3576                                 MonoInst *add_ins;
3577
3578                                 ADD_NEW_INS (cfg, temp, OP_ICONST);
3579                                 temp->inst_c0 = ins->inst_offset;
3580                                 temp->dreg = mono_alloc_ireg (cfg);
3581
3582                                 ADD_NEW_INS (cfg, add_ins, OP_IADD);
3583                                 add_ins->sreg1 = ins->inst_destbasereg;
3584                                 add_ins->sreg2 = temp->dreg;
3585                                 add_ins->dreg = mono_alloc_ireg (cfg);
3586
3587                                 ins->inst_destbasereg = add_ins->dreg;
3588                                 ins->inst_offset = 0;
3589                         }
3590                         break;
3591                 case OP_STORE_MEMBASE_IMM:
3592                 case OP_STOREI1_MEMBASE_IMM:
3593                 case OP_STOREI2_MEMBASE_IMM:
3594                 case OP_STOREI4_MEMBASE_IMM:
3595                         ADD_NEW_INS (cfg, temp, OP_ICONST);
3596                         temp->inst_c0 = ins->inst_imm;
3597                         temp->dreg = mono_alloc_ireg (cfg);
3598                         ins->sreg1 = temp->dreg;
3599                         ins->opcode = map_to_reg_reg_op (ins->opcode);
3600                         last_ins = temp;
3601                         goto loop_start; /* make it handle the possibly big ins->inst_offset */
3602                 case OP_FCOMPARE:
3603                 case OP_RCOMPARE: {
3604                         gboolean swap = FALSE;
3605                         int reg;
3606
3607                         if (!ins->next) {
3608                                 /* Optimized away */
3609                                 NULLIFY_INS (ins);
3610                                 break;
3611                         }
3612
3613                         /* Some fp compares require swapped operands */
3614                         switch (ins->next->opcode) {
3615                         case OP_FBGT:
3616                                 ins->next->opcode = OP_FBLT;
3617                                 swap = TRUE;
3618                                 break;
3619                         case OP_FBGT_UN:
3620                                 ins->next->opcode = OP_FBLT_UN;
3621                                 swap = TRUE;
3622                                 break;
3623                         case OP_FBLE:
3624                                 ins->next->opcode = OP_FBGE;
3625                                 swap = TRUE;
3626                                 break;
3627                         case OP_FBLE_UN:
3628                                 ins->next->opcode = OP_FBGE_UN;
3629                                 swap = TRUE;
3630                                 break;
3631                         default:
3632                                 break;
3633                         }
3634                         if (swap) {
3635                                 reg = ins->sreg1;
3636                                 ins->sreg1 = ins->sreg2;
3637                                 ins->sreg2 = reg;
3638                         }
3639                         break;
3640                 }
3641                 }
3642
3643                 last_ins = ins;
3644         }
3645         bb->last_ins = last_ins;
3646         bb->max_vreg = cfg->next_vreg;
3647 }
3648
3649 void
3650 mono_arch_decompose_long_opts (MonoCompile *cfg, MonoInst *long_ins)
3651 {
3652         MonoInst *ins;
3653
3654         if (long_ins->opcode == OP_LNEG) {
3655                 ins = long_ins;
3656                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ARM_RSBS_IMM, MONO_LVREG_LS (ins->dreg), MONO_LVREG_LS (ins->sreg1), 0);
3657                 MONO_EMIT_NEW_BIALU_IMM (cfg, OP_ARM_RSC_IMM, MONO_LVREG_MS (ins->dreg), MONO_LVREG_MS (ins->sreg1), 0);
3658                 NULLIFY_INS (ins);
3659         }
3660 }
3661
3662 static guchar*
3663 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int sreg, int size, gboolean is_signed)
3664 {
3665         /* sreg is a float, dreg is an integer reg  */
3666         if (IS_VFP) {
3667                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
3668                 if (is_signed)
3669                         ARM_TOSIZD (code, vfp_scratch1, sreg);
3670                 else
3671                         ARM_TOUIZD (code, vfp_scratch1, sreg);
3672                 ARM_FMRS (code, dreg, vfp_scratch1);
3673                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
3674         }
3675         if (!is_signed) {
3676                 if (size == 1)
3677                         ARM_AND_REG_IMM8 (code, dreg, dreg, 0xff);
3678                 else if (size == 2) {
3679                         ARM_SHL_IMM (code, dreg, dreg, 16);
3680                         ARM_SHR_IMM (code, dreg, dreg, 16);
3681                 }
3682         } else {
3683                 if (size == 1) {
3684                         ARM_SHL_IMM (code, dreg, dreg, 24);
3685                         ARM_SAR_IMM (code, dreg, dreg, 24);
3686                 } else if (size == 2) {
3687                         ARM_SHL_IMM (code, dreg, dreg, 16);
3688                         ARM_SAR_IMM (code, dreg, dreg, 16);
3689                 }
3690         }
3691         return code;
3692 }
3693
3694 static guchar*
3695 emit_r4_to_int (MonoCompile *cfg, guchar *code, int dreg, int sreg, int size, gboolean is_signed)
3696 {
3697         /* sreg is a float, dreg is an integer reg  */
3698         g_assert (IS_VFP);
3699         code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
3700         if (is_signed)
3701                 ARM_TOSIZS (code, vfp_scratch1, sreg);
3702         else
3703                 ARM_TOUIZS (code, vfp_scratch1, sreg);
3704         ARM_FMRS (code, dreg, vfp_scratch1);
3705         code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
3706
3707         if (!is_signed) {
3708                 if (size == 1)
3709                         ARM_AND_REG_IMM8 (code, dreg, dreg, 0xff);
3710                 else if (size == 2) {
3711                         ARM_SHL_IMM (code, dreg, dreg, 16);
3712                         ARM_SHR_IMM (code, dreg, dreg, 16);
3713                 }
3714         } else {
3715                 if (size == 1) {
3716                         ARM_SHL_IMM (code, dreg, dreg, 24);
3717                         ARM_SAR_IMM (code, dreg, dreg, 24);
3718                 } else if (size == 2) {
3719                         ARM_SHL_IMM (code, dreg, dreg, 16);
3720                         ARM_SAR_IMM (code, dreg, dreg, 16);
3721                 }
3722         }
3723         return code;
3724 }
3725
3726 #endif /* #ifndef DISABLE_JIT */
3727
3728 #define is_call_imm(diff) ((gint)(diff) >= -33554432 && (gint)(diff) <= 33554431)
3729
3730 static void
3731 emit_thunk (guint8 *code, gconstpointer target)
3732 {
3733         guint8 *p = code;
3734
3735         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
3736         if (thumb_supported)
3737                 ARM_BX (code, ARMREG_IP);
3738         else
3739                 ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
3740         *(guint32*)code = (guint32)target;
3741         code += 4;
3742         mono_arch_flush_icache (p, code - p);
3743 }
3744
3745 static void
3746 handle_thunk (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
3747 {
3748         MonoJitInfo *ji = NULL;
3749         MonoThunkJitInfo *info;
3750         guint8 *thunks, *p;
3751         int thunks_size;
3752         guint8 *orig_target;
3753         guint8 *target_thunk;
3754
3755         if (!domain)
3756                 domain = mono_domain_get ();
3757
3758         if (cfg) {
3759                 /*
3760                  * This can be called multiple times during JITting,
3761                  * save the current position in cfg->arch to avoid
3762                  * doing a O(n^2) search.
3763                  */
3764                 if (!cfg->arch.thunks) {
3765                         cfg->arch.thunks = cfg->thunks;
3766                         cfg->arch.thunks_size = cfg->thunk_area;
3767                 }
3768                 thunks = cfg->arch.thunks;
3769                 thunks_size = cfg->arch.thunks_size;
3770                 if (!thunks_size) {
3771                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, mono_method_full_name (cfg->method, TRUE));
3772                         g_assert_not_reached ();
3773                 }
3774
3775                 g_assert (*(guint32*)thunks == 0);
3776                 emit_thunk (thunks, target);
3777                 arm_patch (code, thunks);
3778
3779                 cfg->arch.thunks += THUNK_SIZE;
3780                 cfg->arch.thunks_size -= THUNK_SIZE;
3781         } else {
3782                 ji = mini_jit_info_table_find (domain, (char*)code, NULL);
3783                 g_assert (ji);
3784                 info = mono_jit_info_get_thunk_info (ji);
3785                 g_assert (info);
3786
3787                 thunks = (guint8*)ji->code_start + info->thunks_offset;
3788                 thunks_size = info->thunks_size;
3789
3790                 orig_target = mono_arch_get_call_target (code + 4);
3791
3792                 mono_mini_arch_lock ();
3793
3794                 target_thunk = NULL;
3795                 if (orig_target >= thunks && orig_target < thunks + thunks_size) {
3796                         /* The call already points to a thunk, because of trampolines etc. */
3797                         target_thunk = orig_target;
3798                 } else {
3799                         for (p = thunks; p < thunks + thunks_size; p += THUNK_SIZE) {
3800                                 if (((guint32*)p) [0] == 0) {
3801                                         /* Free entry */
3802                                         target_thunk = p;
3803                                         break;
3804                                 } else if (((guint32*)p) [2] == (guint32)target) {
3805                                         /* Thunk already points to target */
3806                                         target_thunk = p;
3807                                         break;
3808                                 }
3809                         }
3810                 }
3811
3812                 //g_print ("THUNK: %p %p %p\n", code, target, target_thunk);
3813
3814                 if (!target_thunk) {
3815                         mono_mini_arch_unlock ();
3816                         g_print ("thunk failed %p->%p, thunk space=%d method %s", code, target, thunks_size, cfg ? mono_method_full_name (cfg->method, TRUE) : mono_method_full_name (jinfo_get_method (ji), TRUE));
3817                         g_assert_not_reached ();
3818                 }
3819
3820                 emit_thunk (target_thunk, target);
3821                 arm_patch (code, target_thunk);
3822                 mono_arch_flush_icache (code, 4);
3823
3824                 mono_mini_arch_unlock ();
3825         }
3826 }
3827
3828 static void
3829 arm_patch_general (MonoCompile *cfg, MonoDomain *domain, guchar *code, const guchar *target)
3830 {
3831         guint32 *code32 = (void*)code;
3832         guint32 ins = *code32;
3833         guint32 prim = (ins >> 25) & 7;
3834         guint32 tval = GPOINTER_TO_UINT (target);
3835
3836         //g_print ("patching 0x%08x (0x%08x) to point to 0x%08x\n", code, ins, target);
3837         if (prim == 5) { /* 101b */
3838                 /* the diff starts 8 bytes from the branch opcode */
3839                 gint diff = target - code - 8;
3840                 gint tbits;
3841                 gint tmask = 0xffffffff;
3842                 if (tval & 1) { /* entering thumb mode */
3843                         diff = target - 1 - code - 8;
3844                         g_assert (thumb_supported);
3845                         tbits = 0xf << 28; /* bl->blx bit pattern */
3846                         g_assert ((ins & (1 << 24))); /* it must be a bl, not b instruction */
3847                         /* this low bit of the displacement is moved to bit 24 in the instruction encoding */
3848                         if (diff & 2) {
3849                                 tbits |= 1 << 24;
3850                         }
3851                         tmask = ~(1 << 24); /* clear the link bit */
3852                         /*g_print ("blx to thumb: target: %p, code: %p, diff: %d, mask: %x\n", target, code, diff, tmask);*/
3853                 } else {
3854                         tbits = 0;
3855                 }
3856                 if (diff >= 0) {
3857                         if (diff <= 33554431) {
3858                                 diff >>= 2;
3859                                 ins = (ins & 0xff000000) | diff;
3860                                 ins &= tmask;
3861                                 *code32 = ins | tbits;
3862                                 return;
3863                         }
3864                 } else {
3865                         /* diff between 0 and -33554432 */
3866                         if (diff >= -33554432) {
3867                                 diff >>= 2;
3868                                 ins = (ins & 0xff000000) | (diff & ~0xff000000);
3869                                 ins &= tmask;
3870                                 *code32 = ins | tbits;
3871                                 return;
3872                         }
3873                 }
3874
3875                 handle_thunk (cfg, domain, code, target);
3876                 return;
3877         }
3878
3879         /*
3880          * The alternative call sequences looks like this:
3881          *
3882          *      ldr ip, [pc] // loads the address constant
3883          *      b 1f         // jumps around the constant
3884          *      address constant embedded in the code
3885          *   1f:
3886          *      mov lr, pc
3887          *      mov pc, ip
3888          *
3889          * There are two cases for patching:
3890          * a) at the end of method emission: in this case code points to the start
3891          *    of the call sequence
3892          * b) during runtime patching of the call site: in this case code points
3893          *    to the mov pc, ip instruction
3894          *
3895          * We have to handle also the thunk jump code sequence:
3896          *
3897          *      ldr ip, [pc]
3898          *      mov pc, ip
3899          *      address constant // execution never reaches here
3900          */
3901         if ((ins & 0x0ffffff0) == 0x12fff10) {
3902                 /* Branch and exchange: the address is constructed in a reg
3903                  * We can patch BX when the code sequence is the following:
3904                  *  ldr     ip, [pc, #0]    ; 0x8
3905                  *  b       0xc
3906                  *  .word code_ptr
3907                  *  mov     lr, pc
3908                  *  bx      ips
3909                  * */
3910                 guint32 ccode [4];
3911                 guint8 *emit = (guint8*)ccode;
3912                 ARM_LDR_IMM (emit, ARMREG_IP, ARMREG_PC, 0);
3913                 ARM_B (emit, 0);
3914                 ARM_MOV_REG_REG (emit, ARMREG_LR, ARMREG_PC);
3915                 ARM_BX (emit, ARMREG_IP);
3916
3917                 /*patching from magic trampoline*/
3918                 if (ins == ccode [3]) {
3919                         g_assert (code32 [-4] == ccode [0]);
3920                         g_assert (code32 [-3] == ccode [1]);
3921                         g_assert (code32 [-1] == ccode [2]);
3922                         code32 [-2] = (guint32)target;
3923                         return;
3924                 }
3925                 /*patching from JIT*/
3926                 if (ins == ccode [0]) {
3927                         g_assert (code32 [1] == ccode [1]);
3928                         g_assert (code32 [3] == ccode [2]);
3929                         g_assert (code32 [4] == ccode [3]);
3930                         code32 [2] = (guint32)target;
3931                         return;
3932                 }
3933                 g_assert_not_reached ();
3934         } else if ((ins & 0x0ffffff0) == 0x12fff30) {
3935                 /*
3936                  * ldr ip, [pc, #0]
3937                  * b 0xc
3938                  * .word code_ptr
3939                  * blx ip
3940                  */
3941                 guint32 ccode [4];
3942                 guint8 *emit = (guint8*)ccode;
3943                 ARM_LDR_IMM (emit, ARMREG_IP, ARMREG_PC, 0);
3944                 ARM_B (emit, 0);
3945                 ARM_BLX_REG (emit, ARMREG_IP);
3946
3947                 g_assert (code32 [-3] == ccode [0]);
3948                 g_assert (code32 [-2] == ccode [1]);
3949                 g_assert (code32 [0] == ccode [2]);
3950
3951                 code32 [-1] = (guint32)target;
3952         } else {
3953                 guint32 ccode [4];
3954                 guint32 *tmp = ccode;
3955                 guint8 *emit = (guint8*)tmp;
3956                 ARM_LDR_IMM (emit, ARMREG_IP, ARMREG_PC, 0);
3957                 ARM_MOV_REG_REG (emit, ARMREG_LR, ARMREG_PC);
3958                 ARM_MOV_REG_REG (emit, ARMREG_PC, ARMREG_IP);
3959                 ARM_BX (emit, ARMREG_IP);
3960                 if (ins == ccode [2]) {
3961                         g_assert_not_reached (); // should be -2 ...
3962                         code32 [-1] = (guint32)target;
3963                         return;
3964                 }
3965                 if (ins == ccode [0]) {
3966                         /* handles both thunk jump code and the far call sequence */
3967                         code32 [2] = (guint32)target;
3968                         return;
3969                 }
3970                 g_assert_not_reached ();
3971         }
3972 //      g_print ("patched with 0x%08x\n", ins);
3973 }
3974
3975 void
3976 arm_patch (guchar *code, const guchar *target)
3977 {
3978         arm_patch_general (NULL, NULL, code, target);
3979 }
3980
3981 /*
3982  * Return the >= 0 uimm8 value if val can be represented with a byte + rotation
3983  * (with the rotation amount in *rot_amount. rot_amount is already adjusted
3984  * to be used with the emit macros.
3985  * Return -1 otherwise.
3986  */
3987 int
3988 mono_arm_is_rotated_imm8 (guint32 val, gint *rot_amount)
3989 {
3990         guint32 res, i;
3991         for (i = 0; i < 31; i+= 2) {
3992                 res = (val << (32 - i)) | (val >> i);
3993                 if (res & ~0xff)
3994                         continue;
3995                 *rot_amount = i? 32 - i: 0;
3996                 return res;
3997         }
3998         return -1;
3999 }
4000
4001 /*
4002  * Emits in code a sequence of instructions that load the value 'val'
4003  * into the dreg register. Uses at most 4 instructions.
4004  */
4005 guint8*
4006 mono_arm_emit_load_imm (guint8 *code, int dreg, guint32 val)
4007 {
4008         int imm8, rot_amount;
4009 #if 0
4010         ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
4011         /* skip the constant pool */
4012         ARM_B (code, 0);
4013         *(int*)code = val;
4014         code += 4;
4015         return code;
4016 #endif
4017         if (mini_get_debug_options()->single_imm_size && v7_supported) {
4018                 ARM_MOVW_REG_IMM (code, dreg, val & 0xffff);
4019                 ARM_MOVT_REG_IMM (code, dreg, (val >> 16) & 0xffff);
4020                 return code;
4021         }
4022
4023         if ((imm8 = mono_arm_is_rotated_imm8 (val, &rot_amount)) >= 0) {
4024                 ARM_MOV_REG_IMM (code, dreg, imm8, rot_amount);
4025         } else if ((imm8 = mono_arm_is_rotated_imm8 (~val, &rot_amount)) >= 0) {
4026                 ARM_MVN_REG_IMM (code, dreg, imm8, rot_amount);
4027         } else {
4028                 if (v7_supported) {
4029                         ARM_MOVW_REG_IMM (code, dreg, val & 0xffff);
4030                         if (val >> 16)
4031                                 ARM_MOVT_REG_IMM (code, dreg, (val >> 16) & 0xffff);
4032                         return code;
4033                 }
4034                 if (val & 0xFF) {
4035                         ARM_MOV_REG_IMM8 (code, dreg, (val & 0xFF));
4036                         if (val & 0xFF00) {
4037                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF00) >> 8, 24);
4038                         }
4039                         if (val & 0xFF0000) {
4040                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF0000) >> 16, 16);
4041                         }
4042                         if (val & 0xFF000000) {
4043                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF000000) >> 24, 8);
4044                         }
4045                 } else if (val & 0xFF00) {
4046                         ARM_MOV_REG_IMM (code, dreg, (val & 0xFF00) >> 8, 24);
4047                         if (val & 0xFF0000) {
4048                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF0000) >> 16, 16);
4049                         }
4050                         if (val & 0xFF000000) {
4051                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF000000) >> 24, 8);
4052                         }
4053                 } else if (val & 0xFF0000) {
4054                         ARM_MOV_REG_IMM (code, dreg, (val & 0xFF0000) >> 16, 16);
4055                         if (val & 0xFF000000) {
4056                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF000000) >> 24, 8);
4057                         }
4058                 }
4059                 //g_assert_not_reached ();
4060         }
4061         return code;
4062 }
4063
4064 gboolean
4065 mono_arm_thumb_supported (void)
4066 {
4067         return thumb_supported;
4068 }
4069
4070 #ifndef DISABLE_JIT
4071
4072 static guint8*
4073 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
4074 {
4075         CallInfo *cinfo;
4076         MonoCallInst *call;
4077
4078         call = (MonoCallInst*)ins;
4079         cinfo = call->call_info;
4080
4081         switch (cinfo->ret.storage) {
4082         case RegTypeStructByVal:
4083         case RegTypeHFA: {
4084                 MonoInst *loc = cfg->arch.vret_addr_loc;
4085                 int i;
4086
4087                 if (cinfo->ret.storage == RegTypeStructByVal && cinfo->ret.nregs == 1) {
4088                         /* The JIT treats this as a normal call */
4089                         break;
4090                 }
4091
4092                 /* Load the destination address */
4093                 g_assert (loc && loc->opcode == OP_REGOFFSET);
4094
4095                 if (arm_is_imm12 (loc->inst_offset)) {
4096                         ARM_LDR_IMM (code, ARMREG_LR, loc->inst_basereg, loc->inst_offset);
4097                 } else {
4098                         code = mono_arm_emit_load_imm (code, ARMREG_LR, loc->inst_offset);
4099                         ARM_LDR_REG_REG (code, ARMREG_LR, loc->inst_basereg, ARMREG_LR);
4100                 }
4101
4102                 if (cinfo->ret.storage == RegTypeStructByVal) {
4103                         int rsize = cinfo->ret.struct_size;
4104
4105                         for (i = 0; i < cinfo->ret.nregs; ++i) {
4106                                 g_assert (rsize >= 0);
4107                                 switch (rsize) {
4108                                 case 0:
4109                                         break;
4110                                 case 1:
4111                                         ARM_STRB_IMM (code, i, ARMREG_LR, i * 4);
4112                                         break;
4113                                 case 2:
4114                                         ARM_STRH_IMM (code, i, ARMREG_LR, i * 4);
4115                                         break;
4116                                 default:
4117                                         ARM_STR_IMM (code, i, ARMREG_LR, i * 4);
4118                                         break;
4119                                 }
4120                                 rsize -= 4;
4121                         }
4122                 } else {
4123                         for (i = 0; i < cinfo->ret.nregs; ++i) {
4124                                 if (cinfo->ret.esize == 4)
4125                                         ARM_FSTS (code, cinfo->ret.reg + i, ARMREG_LR, i * 4);
4126                                 else
4127                                         ARM_FSTD (code, cinfo->ret.reg + (i * 2), ARMREG_LR, i * 8);
4128                         }
4129                 }
4130                 return code;
4131         }
4132         default:
4133                 break;
4134         }
4135
4136         switch (ins->opcode) {
4137         case OP_FCALL:
4138         case OP_FCALL_REG:
4139         case OP_FCALL_MEMBASE:
4140                 if (IS_VFP) {
4141                         MonoType *sig_ret = mini_get_underlying_type (((MonoCallInst*)ins)->signature->ret);
4142                         if (sig_ret->type == MONO_TYPE_R4) {
4143                                 if (IS_HARD_FLOAT) {
4144                                         ARM_CVTS (code, ins->dreg, ARM_VFP_F0);
4145                                 } else {
4146                                         ARM_FMSR (code, ins->dreg, ARMREG_R0);
4147                                         ARM_CVTS (code, ins->dreg, ins->dreg);
4148                                 }
4149                         } else {
4150                                 if (IS_HARD_FLOAT) {
4151                                         ARM_CPYD (code, ins->dreg, ARM_VFP_D0);
4152                                 } else {
4153                                         ARM_FMDRR (code, ARMREG_R0, ARMREG_R1, ins->dreg);
4154                                 }
4155                         }
4156                 }
4157                 break;
4158         case OP_RCALL:
4159         case OP_RCALL_REG:
4160         case OP_RCALL_MEMBASE: {
4161                 MonoType *sig_ret;
4162
4163                 g_assert (IS_VFP);
4164
4165                 sig_ret = mini_get_underlying_type (((MonoCallInst*)ins)->signature->ret);
4166                 g_assert (sig_ret->type == MONO_TYPE_R4);
4167                 if (IS_HARD_FLOAT) {
4168                         ARM_CPYS (code, ins->dreg, ARM_VFP_F0);
4169                 } else {
4170                         ARM_FMSR (code, ins->dreg, ARMREG_R0);
4171                         ARM_CPYS (code, ins->dreg, ins->dreg);
4172                 }
4173                 break;
4174         }
4175         default:
4176                 break;
4177         }
4178
4179         return code;
4180 }
4181
4182 void
4183 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
4184 {
4185         MonoInst *ins;
4186         MonoCallInst *call;
4187         guint offset;
4188         guint8 *code = cfg->native_code + cfg->code_len;
4189         MonoInst *last_ins = NULL;
4190         guint last_offset = 0;
4191         int max_len, cpos;
4192         int imm8, rot_amount;
4193
4194         /* we don't align basic blocks of loops on arm */
4195
4196         if (cfg->verbose_level > 2)
4197                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
4198
4199         cpos = bb->max_offset;
4200
4201         if (cfg->prof_options & MONO_PROFILE_COVERAGE) {
4202                 //MonoCoverageInfo *cov = mono_get_coverage_info (cfg->method);
4203                 //g_assert (!mono_compile_aot);
4204                 //cpos += 6;
4205                 //if (bb->cil_code)
4206                 //      cov->data [bb->dfn].iloffset = bb->cil_code - cfg->cil_code;
4207                 /* this is not thread save, but good enough */
4208                 /* fixme: howto handle overflows? */
4209                 //x86_inc_mem (code, &cov->data [bb->dfn].count);
4210         }
4211
4212     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num) {
4213                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
4214                                                          (gpointer)"mono_break");
4215                 code = emit_call_seq (cfg, code);
4216         }
4217
4218         MONO_BB_FOR_EACH_INS (bb, ins) {
4219                 offset = code - cfg->native_code;
4220
4221                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
4222
4223                 if (offset > (cfg->code_size - max_len - 16)) {
4224                         cfg->code_size *= 2;
4225                         cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
4226                         code = cfg->native_code + offset;
4227                 }
4228         //      if (ins->cil_code)
4229         //              g_print ("cil code\n");
4230                 mono_debug_record_line_number (cfg, ins, offset);
4231
4232                 switch (ins->opcode) {
4233                 case OP_MEMORY_BARRIER:
4234                         if (v6_supported) {
4235                                 ARM_MOV_REG_IMM8 (code, ARMREG_R0, 0);
4236                                 ARM_MCR (code, 15, 0, ARMREG_R0, 7, 10, 5);
4237                         }
4238                         break;
4239                 case OP_TLS_GET:
4240                         code = mono_arm_emit_tls_get (cfg, code, ins->dreg, ins->inst_offset);
4241                         break;
4242                 case OP_TLS_GET_REG:
4243                         code = mono_arm_emit_tls_get_reg (cfg, code, ins->dreg, ins->sreg1);
4244                         break;
4245                 case OP_TLS_SET:
4246                         code = mono_arm_emit_tls_set (cfg, code, ins->sreg1, ins->inst_offset);
4247                         break;
4248                 case OP_TLS_SET_REG:
4249                         code = mono_arm_emit_tls_set_reg (cfg, code, ins->sreg1, ins->sreg2);
4250                         break;
4251                 case OP_ATOMIC_EXCHANGE_I4:
4252                 case OP_ATOMIC_CAS_I4:
4253                 case OP_ATOMIC_ADD_I4: {
4254                         int tmpreg;
4255                         guint8 *buf [16];
4256
4257                         g_assert (v7_supported);
4258
4259                         /* Free up a reg */
4260                         if (ins->sreg1 != ARMREG_IP && ins->sreg2 != ARMREG_IP && ins->sreg3 != ARMREG_IP)
4261                                 tmpreg = ARMREG_IP;
4262                         else if (ins->sreg1 != ARMREG_R0 && ins->sreg2 != ARMREG_R0 && ins->sreg3 != ARMREG_R0)
4263                                 tmpreg = ARMREG_R0;
4264                         else if (ins->sreg1 != ARMREG_R1 && ins->sreg2 != ARMREG_R1 && ins->sreg3 != ARMREG_R1)
4265                                 tmpreg = ARMREG_R1;
4266                         else
4267                                 tmpreg = ARMREG_R2;
4268                         g_assert (cfg->arch.atomic_tmp_offset != -1);
4269                         ARM_STR_IMM (code, tmpreg, cfg->frame_reg, cfg->arch.atomic_tmp_offset);
4270
4271                         switch (ins->opcode) {
4272                         case OP_ATOMIC_EXCHANGE_I4:
4273                                 buf [0] = code;
4274                                 ARM_DMB (code, ARM_DMB_SY);
4275                                 ARM_LDREX_REG (code, ARMREG_LR, ins->sreg1);
4276                                 ARM_STREX_REG (code, tmpreg, ins->sreg2, ins->sreg1);
4277                                 ARM_CMP_REG_IMM (code, tmpreg, 0, 0);
4278                                 buf [1] = code;
4279                                 ARM_B_COND (code, ARMCOND_NE, 0);
4280                                 arm_patch (buf [1], buf [0]);
4281                                 break;
4282                         case OP_ATOMIC_CAS_I4:
4283                                 ARM_DMB (code, ARM_DMB_SY);
4284                                 buf [0] = code;
4285                                 ARM_LDREX_REG (code, ARMREG_LR, ins->sreg1);
4286                                 ARM_CMP_REG_REG (code, ARMREG_LR, ins->sreg3);
4287                                 buf [1] = code;
4288                                 ARM_B_COND (code, ARMCOND_NE, 0);
4289                                 ARM_STREX_REG (code, tmpreg, ins->sreg2, ins->sreg1);
4290                                 ARM_CMP_REG_IMM (code, tmpreg, 0, 0);
4291                                 buf [2] = code;
4292                                 ARM_B_COND (code, ARMCOND_NE, 0);
4293                                 arm_patch (buf [2], buf [0]);
4294                                 arm_patch (buf [1], code);
4295                                 break;
4296                         case OP_ATOMIC_ADD_I4:
4297                                 buf [0] = code;
4298                                 ARM_DMB (code, ARM_DMB_SY);
4299                                 ARM_LDREX_REG (code, ARMREG_LR, ins->sreg1);
4300                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->sreg2);
4301                                 ARM_STREX_REG (code, tmpreg, ARMREG_LR, ins->sreg1);
4302                                 ARM_CMP_REG_IMM (code, tmpreg, 0, 0);
4303                                 buf [1] = code;
4304                                 ARM_B_COND (code, ARMCOND_NE, 0);
4305                                 arm_patch (buf [1], buf [0]);
4306                                 break;
4307                         default:
4308                                 g_assert_not_reached ();
4309                         }
4310
4311                         ARM_DMB (code, ARM_DMB_SY);
4312                         if (tmpreg != ins->dreg)
4313                                 ARM_LDR_IMM (code, tmpreg, cfg->frame_reg, cfg->arch.atomic_tmp_offset);
4314                         ARM_MOV_REG_REG (code, ins->dreg, ARMREG_LR);
4315                         break;
4316                 }
4317                 case OP_ATOMIC_LOAD_I1:
4318                 case OP_ATOMIC_LOAD_U1:
4319                 case OP_ATOMIC_LOAD_I2:
4320                 case OP_ATOMIC_LOAD_U2:
4321                 case OP_ATOMIC_LOAD_I4:
4322                 case OP_ATOMIC_LOAD_U4:
4323                 case OP_ATOMIC_LOAD_R4:
4324                 case OP_ATOMIC_LOAD_R8: {
4325                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4326                                 ARM_DMB (code, ARM_DMB_SY);
4327
4328                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4329
4330                         switch (ins->opcode) {
4331                         case OP_ATOMIC_LOAD_I1:
4332                                 ARM_LDRSB_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4333                                 break;
4334                         case OP_ATOMIC_LOAD_U1:
4335                                 ARM_LDRB_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4336                                 break;
4337                         case OP_ATOMIC_LOAD_I2:
4338                                 ARM_LDRSH_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4339                                 break;
4340                         case OP_ATOMIC_LOAD_U2:
4341                                 ARM_LDRH_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4342                                 break;
4343                         case OP_ATOMIC_LOAD_I4:
4344                         case OP_ATOMIC_LOAD_U4:
4345                                 ARM_LDR_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4346                                 break;
4347                         case OP_ATOMIC_LOAD_R4:
4348                                 if (cfg->r4fp) {
4349                                         ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_basereg, ARMREG_LR);
4350                                         ARM_FLDS (code, ins->dreg, ARMREG_LR, 0);
4351                                 } else {
4352                                         code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
4353                                         ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_basereg, ARMREG_LR);
4354                                         ARM_FLDS (code, vfp_scratch1, ARMREG_LR, 0);
4355                                         ARM_CVTS (code, ins->dreg, vfp_scratch1);
4356                                         code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
4357                                 }
4358                                 break;
4359                         case OP_ATOMIC_LOAD_R8:
4360                                 ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_basereg, ARMREG_LR);
4361                                 ARM_FLDD (code, ins->dreg, ARMREG_LR, 0);
4362                                 break;
4363                         }
4364
4365                         if (ins->backend.memory_barrier_kind != MONO_MEMORY_BARRIER_NONE)
4366                                 ARM_DMB (code, ARM_DMB_SY);
4367                         break;
4368                 }
4369                 case OP_ATOMIC_STORE_I1:
4370                 case OP_ATOMIC_STORE_U1:
4371                 case OP_ATOMIC_STORE_I2:
4372                 case OP_ATOMIC_STORE_U2:
4373                 case OP_ATOMIC_STORE_I4:
4374                 case OP_ATOMIC_STORE_U4:
4375                 case OP_ATOMIC_STORE_R4:
4376                 case OP_ATOMIC_STORE_R8: {
4377                         if (ins->backend.memory_barrier_kind != MONO_MEMORY_BARRIER_NONE)
4378                                 ARM_DMB (code, ARM_DMB_SY);
4379
4380                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4381
4382                         switch (ins->opcode) {
4383                         case OP_ATOMIC_STORE_I1:
4384                         case OP_ATOMIC_STORE_U1:
4385                                 ARM_STRB_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4386                                 break;
4387                         case OP_ATOMIC_STORE_I2:
4388                         case OP_ATOMIC_STORE_U2:
4389                                 ARM_STRH_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4390                                 break;
4391                         case OP_ATOMIC_STORE_I4:
4392                         case OP_ATOMIC_STORE_U4:
4393                                 ARM_STR_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4394                                 break;
4395                         case OP_ATOMIC_STORE_R4:
4396                                 if (cfg->r4fp) {
4397                                         ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_destbasereg, ARMREG_LR);
4398                                         ARM_FSTS (code, ins->sreg1, ARMREG_LR, 0);
4399                                 } else {
4400                                         code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
4401                                         ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_destbasereg, ARMREG_LR);
4402                                         ARM_CVTD (code, vfp_scratch1, ins->sreg1);
4403                                         ARM_FSTS (code, vfp_scratch1, ARMREG_LR, 0);
4404                                         code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
4405                                 }
4406                                 break;
4407                         case OP_ATOMIC_STORE_R8:
4408                                 ARM_ADD_REG_REG (code, ARMREG_LR, ins->inst_destbasereg, ARMREG_LR);
4409                                 ARM_FSTD (code, ins->sreg1, ARMREG_LR, 0);
4410                                 break;
4411                         }
4412
4413                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
4414                                 ARM_DMB (code, ARM_DMB_SY);
4415                         break;
4416                 }
4417                 /*case OP_BIGMUL:
4418                         ppc_mullw (code, ppc_r4, ins->sreg1, ins->sreg2);
4419                         ppc_mulhw (code, ppc_r3, ins->sreg1, ins->sreg2);
4420                         break;
4421                 case OP_BIGMUL_UN:
4422                         ppc_mullw (code, ppc_r4, ins->sreg1, ins->sreg2);
4423                         ppc_mulhwu (code, ppc_r3, ins->sreg1, ins->sreg2);
4424                         break;*/
4425                 case OP_STOREI1_MEMBASE_IMM:
4426                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_imm & 0xFF);
4427                         g_assert (arm_is_imm12 (ins->inst_offset));
4428                         ARM_STRB_IMM (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
4429                         break;
4430                 case OP_STOREI2_MEMBASE_IMM:
4431                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_imm & 0xFFFF);
4432                         g_assert (arm_is_imm8 (ins->inst_offset));
4433                         ARM_STRH_IMM (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
4434                         break;
4435                 case OP_STORE_MEMBASE_IMM:
4436                 case OP_STOREI4_MEMBASE_IMM:
4437                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_imm);
4438                         g_assert (arm_is_imm12 (ins->inst_offset));
4439                         ARM_STR_IMM (code, ARMREG_LR, ins->inst_destbasereg, ins->inst_offset);
4440                         break;
4441                 case OP_STOREI1_MEMBASE_REG:
4442                         g_assert (arm_is_imm12 (ins->inst_offset));
4443                         ARM_STRB_IMM (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
4444                         break;
4445                 case OP_STOREI2_MEMBASE_REG:
4446                         g_assert (arm_is_imm8 (ins->inst_offset));
4447                         ARM_STRH_IMM (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
4448                         break;
4449                 case OP_STORE_MEMBASE_REG:
4450                 case OP_STOREI4_MEMBASE_REG:
4451                         /* this case is special, since it happens for spill code after lowering has been called */
4452                         if (arm_is_imm12 (ins->inst_offset)) {
4453                                 ARM_STR_IMM (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
4454                         } else {
4455                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4456                                 ARM_STR_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ARMREG_LR);
4457                         }
4458                         break;
4459                 case OP_STOREI1_MEMINDEX:
4460                         ARM_STRB_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ins->sreg2);
4461                         break;
4462                 case OP_STOREI2_MEMINDEX:
4463                         ARM_STRH_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ins->sreg2);
4464                         break;
4465                 case OP_STORE_MEMINDEX:
4466                 case OP_STOREI4_MEMINDEX:
4467                         ARM_STR_REG_REG (code, ins->sreg1, ins->inst_destbasereg, ins->sreg2);
4468                         break;
4469                 case OP_LOADU4_MEM:
4470                         g_assert_not_reached ();
4471                         break;
4472                 case OP_LOAD_MEMINDEX:
4473                 case OP_LOADI4_MEMINDEX:
4474                 case OP_LOADU4_MEMINDEX:
4475                         ARM_LDR_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4476                         break;
4477                 case OP_LOADI1_MEMINDEX:
4478                         ARM_LDRSB_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4479                         break;
4480                 case OP_LOADU1_MEMINDEX:
4481                         ARM_LDRB_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4482                         break;
4483                 case OP_LOADI2_MEMINDEX:
4484                         ARM_LDRSH_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4485                         break;
4486                 case OP_LOADU2_MEMINDEX:
4487                         ARM_LDRH_REG_REG (code, ins->dreg, ins->inst_basereg, ins->sreg2);
4488                         break;
4489                 case OP_LOAD_MEMBASE:
4490                 case OP_LOADI4_MEMBASE:
4491                 case OP_LOADU4_MEMBASE:
4492                         /* this case is special, since it happens for spill code after lowering has been called */
4493                         if (arm_is_imm12 (ins->inst_offset)) {
4494                                 ARM_LDR_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4495                         } else {
4496                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
4497                                 ARM_LDR_REG_REG (code, ins->dreg, ins->inst_basereg, ARMREG_LR);
4498                         }
4499                         break;
4500                 case OP_LOADI1_MEMBASE:
4501                         g_assert (arm_is_imm8 (ins->inst_offset));
4502                         ARM_LDRSB_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4503                         break;
4504                 case OP_LOADU1_MEMBASE:
4505                         g_assert (arm_is_imm12 (ins->inst_offset));
4506                         ARM_LDRB_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4507                         break;
4508                 case OP_LOADU2_MEMBASE:
4509                         g_assert (arm_is_imm8 (ins->inst_offset));
4510                         ARM_LDRH_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4511                         break;
4512                 case OP_LOADI2_MEMBASE:
4513                         g_assert (arm_is_imm8 (ins->inst_offset));
4514                         ARM_LDRSH_IMM (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4515                         break;
4516                 case OP_ICONV_TO_I1:
4517                         ARM_SHL_IMM (code, ins->dreg, ins->sreg1, 24);
4518                         ARM_SAR_IMM (code, ins->dreg, ins->dreg, 24);
4519                         break;
4520                 case OP_ICONV_TO_I2:
4521                         ARM_SHL_IMM (code, ins->dreg, ins->sreg1, 16);
4522                         ARM_SAR_IMM (code, ins->dreg, ins->dreg, 16);
4523                         break;
4524                 case OP_ICONV_TO_U1:
4525                         ARM_AND_REG_IMM8 (code, ins->dreg, ins->sreg1, 0xff);
4526                         break;
4527                 case OP_ICONV_TO_U2:
4528                         ARM_SHL_IMM (code, ins->dreg, ins->sreg1, 16);
4529                         ARM_SHR_IMM (code, ins->dreg, ins->dreg, 16);
4530                         break;
4531                 case OP_COMPARE:
4532                 case OP_ICOMPARE:
4533                         ARM_CMP_REG_REG (code, ins->sreg1, ins->sreg2);
4534                         break;
4535                 case OP_COMPARE_IMM:
4536                 case OP_ICOMPARE_IMM:
4537                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4538                         g_assert (imm8 >= 0);
4539                         ARM_CMP_REG_IMM (code, ins->sreg1, imm8, rot_amount);
4540                         break;
4541                 case OP_BREAK:
4542                         /*
4543                          * gdb does not like encountering the hw breakpoint ins in the debugged code.
4544                          * So instead of emitting a trap, we emit a call a C function and place a
4545                          * breakpoint there.
4546                          */
4547                         //*(int*)code = 0xef9f0001;
4548                         //code += 4;
4549                         //ARM_DBRK (code);
4550                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
4551                                                                  (gpointer)"mono_break");
4552                         code = emit_call_seq (cfg, code);
4553                         break;
4554                 case OP_RELAXED_NOP:
4555                         ARM_NOP (code);
4556                         break;
4557                 case OP_NOP:
4558                 case OP_DUMMY_USE:
4559                 case OP_DUMMY_STORE:
4560                 case OP_DUMMY_ICONST:
4561                 case OP_DUMMY_R8CONST:
4562                 case OP_NOT_REACHED:
4563                 case OP_NOT_NULL:
4564                         break;
4565                 case OP_IL_SEQ_POINT:
4566                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4567                         break;
4568                 case OP_SEQ_POINT: {
4569                         int i;
4570                         MonoInst *info_var = cfg->arch.seq_point_info_var;
4571                         MonoInst *ss_trigger_page_var = cfg->arch.ss_trigger_page_var;
4572                         MonoInst *ss_method_var = cfg->arch.seq_point_ss_method_var;
4573                         MonoInst *bp_method_var = cfg->arch.seq_point_bp_method_var;
4574                         MonoInst *var;
4575                         int dreg = ARMREG_LR;
4576
4577                         if (cfg->soft_breakpoints) {
4578                                 g_assert (!cfg->compile_aot);
4579                         }
4580
4581                         /*
4582                          * For AOT, we use one got slot per method, which will point to a
4583                          * SeqPointInfo structure, containing all the information required
4584                          * by the code below.
4585                          */
4586                         if (cfg->compile_aot) {
4587                                 g_assert (info_var);
4588                                 g_assert (info_var->opcode == OP_REGOFFSET);
4589                                 g_assert (arm_is_imm12 (info_var->inst_offset));
4590                         }
4591
4592                         if (!cfg->soft_breakpoints && !cfg->compile_aot) {
4593                                 /*
4594                                  * Read from the single stepping trigger page. This will cause a
4595                                  * SIGSEGV when single stepping is enabled.
4596                                  * We do this _before_ the breakpoint, so single stepping after
4597                                  * a breakpoint is hit will step to the next IL offset.
4598                                  */
4599                                 g_assert (((guint64)(gsize)ss_trigger_page >> 32) == 0);
4600                         }
4601
4602                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
4603                                 if (cfg->soft_breakpoints) {
4604                                         /* Load the address of the sequence point method variable. */
4605                                         var = ss_method_var;
4606                                         g_assert (var);
4607                                         g_assert (var->opcode == OP_REGOFFSET);
4608                                         g_assert (arm_is_imm12 (var->inst_offset));
4609                                         ARM_LDR_IMM (code, dreg, var->inst_basereg, var->inst_offset);
4610
4611                                         /* Read the value and check whether it is non-zero. */
4612                                         ARM_LDR_IMM (code, dreg, dreg, 0);
4613                                         ARM_CMP_REG_IMM (code, dreg, 0, 0);
4614                                         /* Call it conditionally. */
4615                                         ARM_BLX_REG_COND (code, ARMCOND_NE, dreg);
4616                                 } else {
4617                                         if (cfg->compile_aot) {
4618                                                 /* Load the trigger page addr from the variable initialized in the prolog */
4619                                                 var = ss_trigger_page_var;
4620                                                 g_assert (var);
4621                                                 g_assert (var->opcode == OP_REGOFFSET);
4622                                                 g_assert (arm_is_imm12 (var->inst_offset));
4623                                                 ARM_LDR_IMM (code, dreg, var->inst_basereg, var->inst_offset);
4624                                         } else {
4625                                                 ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
4626                                                 ARM_B (code, 0);
4627                                                 *(int*)code = (int)ss_trigger_page;
4628                                                 code += 4;
4629                                         }
4630                                         ARM_LDR_IMM (code, dreg, dreg, 0);
4631                                 }
4632                         }
4633
4634                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4635
4636                         if (cfg->soft_breakpoints) {
4637                                 /* Load the address of the breakpoint method into ip. */
4638                                 var = bp_method_var;
4639                                 g_assert (var);
4640                                 g_assert (var->opcode == OP_REGOFFSET);
4641                                 g_assert (arm_is_imm12 (var->inst_offset));
4642                                 ARM_LDR_IMM (code, dreg, var->inst_basereg, var->inst_offset);
4643
4644                                 /*
4645                                  * A placeholder for a possible breakpoint inserted by
4646                                  * mono_arch_set_breakpoint ().
4647                                  */
4648                                 ARM_NOP (code);
4649                         } else if (cfg->compile_aot) {
4650                                 guint32 offset = code - cfg->native_code;
4651                                 guint32 val;
4652
4653                                 ARM_LDR_IMM (code, dreg, info_var->inst_basereg, info_var->inst_offset);
4654                                 /* Add the offset */
4655                                 val = ((offset / 4) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
4656                                 /* Load the info->bp_addrs [offset], which is either 0 or the address of a trigger page */
4657                                 if (arm_is_imm12 ((int)val)) {
4658                                         ARM_LDR_IMM (code, dreg, dreg, val);
4659                                 } else {
4660                                         ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF), 0);
4661                                         if (val & 0xFF00)
4662                                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF00) >> 8, 24);
4663                                         if (val & 0xFF0000)
4664                                                 ARM_ADD_REG_IMM (code, dreg, dreg, (val & 0xFF0000) >> 16, 16);
4665                                         g_assert (!(val & 0xFF000000));
4666
4667                                         ARM_LDR_IMM (code, dreg, dreg, 0);
4668                                 }
4669                                 /* What is faster, a branch or a load ? */
4670                                 ARM_CMP_REG_IMM (code, dreg, 0, 0);
4671                                 /* The breakpoint instruction */
4672                                 ARM_LDR_IMM_COND (code, dreg, dreg, 0, ARMCOND_NE);
4673                         } else {
4674                                 /*
4675                                  * A placeholder for a possible breakpoint inserted by
4676                                  * mono_arch_set_breakpoint ().
4677                                  */
4678                                 for (i = 0; i < 4; ++i)
4679                                         ARM_NOP (code);
4680                         }
4681
4682                         /*
4683                          * Add an additional nop so skipping the bp doesn't cause the ip to point
4684                          * to another IL offset.
4685                          */
4686
4687                         ARM_NOP (code);
4688                         break;
4689                 }
4690                 case OP_ADDCC:
4691                 case OP_IADDCC:
4692                         ARM_ADDS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4693                         break;
4694                 case OP_IADD:
4695                         ARM_ADD_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4696                         break;
4697                 case OP_ADC:
4698                 case OP_IADC:
4699                         ARM_ADCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4700                         break;
4701                 case OP_ADDCC_IMM:
4702                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4703                         g_assert (imm8 >= 0);
4704                         ARM_ADDS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4705                         break;
4706                 case OP_ADD_IMM:
4707                 case OP_IADD_IMM:
4708                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4709                         g_assert (imm8 >= 0);
4710                         ARM_ADD_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4711                         break;
4712                 case OP_ADC_IMM:
4713                 case OP_IADC_IMM:
4714                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4715                         g_assert (imm8 >= 0);
4716                         ARM_ADCS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4717                         break;
4718                 case OP_IADD_OVF:
4719                         ARM_ADD_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4720                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4721                         break;
4722                 case OP_IADD_OVF_UN:
4723                         ARM_ADD_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4724                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4725                         break;
4726                 case OP_ISUB_OVF:
4727                         ARM_SUB_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4728                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4729                         break;
4730                 case OP_ISUB_OVF_UN:
4731                         ARM_SUB_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4732                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_TRUE, PPC_BR_EQ, "OverflowException");
4733                         break;
4734                 case OP_ADD_OVF_CARRY:
4735                         ARM_ADCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4736                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4737                         break;
4738                 case OP_ADD_OVF_UN_CARRY:
4739                         ARM_ADCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4740                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4741                         break;
4742                 case OP_SUB_OVF_CARRY:
4743                         ARM_SBCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4744                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_FALSE, PPC_BR_EQ, "OverflowException");
4745                         break;
4746                 case OP_SUB_OVF_UN_CARRY:
4747                         ARM_SBCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4748                         //EMIT_COND_SYSTEM_EXCEPTION_FLAGS (PPC_BR_TRUE, PPC_BR_EQ, "OverflowException");
4749                         break;
4750                 case OP_SUBCC:
4751                 case OP_ISUBCC:
4752                         ARM_SUBS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4753                         break;
4754                 case OP_SUBCC_IMM:
4755                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4756                         g_assert (imm8 >= 0);
4757                         ARM_SUBS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4758                         break;
4759                 case OP_ISUB:
4760                         ARM_SUB_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4761                         break;
4762                 case OP_SBB:
4763                 case OP_ISBB:
4764                         ARM_SBCS_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4765                         break;
4766                 case OP_SUB_IMM:
4767                 case OP_ISUB_IMM:
4768                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4769                         g_assert (imm8 >= 0);
4770                         ARM_SUB_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4771                         break;
4772                 case OP_SBB_IMM:
4773                 case OP_ISBB_IMM:
4774                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4775                         g_assert (imm8 >= 0);
4776                         ARM_SBCS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4777                         break;
4778                 case OP_ARM_RSBS_IMM:
4779                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4780                         g_assert (imm8 >= 0);
4781                         ARM_RSBS_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4782                         break;
4783                 case OP_ARM_RSC_IMM:
4784                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4785                         g_assert (imm8 >= 0);
4786                         ARM_RSC_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4787                         break;
4788                 case OP_IAND:
4789                         ARM_AND_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4790                         break;
4791                 case OP_AND_IMM:
4792                 case OP_IAND_IMM:
4793                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4794                         g_assert (imm8 >= 0);
4795                         ARM_AND_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4796                         break;
4797                 case OP_IDIV:
4798                         g_assert (v7s_supported || v7k_supported);
4799                         ARM_SDIV (code, ins->dreg, ins->sreg1, ins->sreg2);
4800                         break;
4801                 case OP_IDIV_UN:
4802                         g_assert (v7s_supported || v7k_supported);
4803                         ARM_UDIV (code, ins->dreg, ins->sreg1, ins->sreg2);
4804                         break;
4805                 case OP_IREM:
4806                         g_assert (v7s_supported || v7k_supported);
4807                         ARM_SDIV (code, ARMREG_LR, ins->sreg1, ins->sreg2);
4808                         ARM_MLS (code, ins->dreg, ARMREG_LR, ins->sreg2, ins->sreg1);
4809                         break;
4810                 case OP_IREM_UN:
4811                         g_assert (v7s_supported || v7k_supported);
4812                         ARM_UDIV (code, ARMREG_LR, ins->sreg1, ins->sreg2);
4813                         ARM_MLS (code, ins->dreg, ARMREG_LR, ins->sreg2, ins->sreg1);
4814                         break;
4815                 case OP_DIV_IMM:
4816                 case OP_REM_IMM:
4817                         g_assert_not_reached ();
4818                 case OP_IOR:
4819                         ARM_ORR_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4820                         break;
4821                 case OP_OR_IMM:
4822                 case OP_IOR_IMM:
4823                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4824                         g_assert (imm8 >= 0);
4825                         ARM_ORR_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4826                         break;
4827                 case OP_IXOR:
4828                         ARM_EOR_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4829                         break;
4830                 case OP_XOR_IMM:
4831                 case OP_IXOR_IMM:
4832                         imm8 = mono_arm_is_rotated_imm8 (ins->inst_imm, &rot_amount);
4833                         g_assert (imm8 >= 0);
4834                         ARM_EOR_REG_IMM (code, ins->dreg, ins->sreg1, imm8, rot_amount);
4835                         break;
4836                 case OP_ISHL:
4837                         ARM_SHL_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4838                         break;
4839                 case OP_SHL_IMM:
4840                 case OP_ISHL_IMM:
4841                         if (ins->inst_imm)
4842                                 ARM_SHL_IMM (code, ins->dreg, ins->sreg1, (ins->inst_imm & 0x1f));
4843                         else if (ins->dreg != ins->sreg1)
4844                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4845                         break;
4846                 case OP_ISHR:
4847                         ARM_SAR_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4848                         break;
4849                 case OP_SHR_IMM:
4850                 case OP_ISHR_IMM:
4851                         if (ins->inst_imm)
4852                                 ARM_SAR_IMM (code, ins->dreg, ins->sreg1, (ins->inst_imm & 0x1f));
4853                         else if (ins->dreg != ins->sreg1)
4854                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4855                         break;
4856                 case OP_SHR_UN_IMM:
4857                 case OP_ISHR_UN_IMM:
4858                         if (ins->inst_imm)
4859                                 ARM_SHR_IMM (code, ins->dreg, ins->sreg1, (ins->inst_imm & 0x1f));
4860                         else if (ins->dreg != ins->sreg1)
4861                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4862                         break;
4863                 case OP_ISHR_UN:
4864                         ARM_SHR_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4865                         break;
4866                 case OP_INOT:
4867                         ARM_MVN_REG_REG (code, ins->dreg, ins->sreg1);
4868                         break;
4869                 case OP_INEG:
4870                         ARM_RSB_REG_IMM8 (code, ins->dreg, ins->sreg1, 0);
4871                         break;
4872                 case OP_IMUL:
4873                         if (ins->dreg == ins->sreg2)
4874                                 ARM_MUL_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4875                         else
4876                                 ARM_MUL_REG_REG (code, ins->dreg, ins->sreg2, ins->sreg1);
4877                         break;
4878                 case OP_MUL_IMM:
4879                         g_assert_not_reached ();
4880                         break;
4881                 case OP_IMUL_OVF:
4882                         /* FIXME: handle ovf/ sreg2 != dreg */
4883                         ARM_MUL_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4884                         /* FIXME: MUL doesn't set the C/O flags on ARM */
4885                         break;
4886                 case OP_IMUL_OVF_UN:
4887                         /* FIXME: handle ovf/ sreg2 != dreg */
4888                         ARM_MUL_REG_REG (code, ins->dreg, ins->sreg1, ins->sreg2);
4889                         /* FIXME: MUL doesn't set the C/O flags on ARM */
4890                         break;
4891                 case OP_ICONST:
4892                         code = mono_arm_emit_load_imm (code, ins->dreg, ins->inst_c0);
4893                         break;
4894                 case OP_AOTCONST:
4895                         /* Load the GOT offset */
4896                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4897                         ARM_LDR_IMM (code, ins->dreg, ARMREG_PC, 0);
4898                         ARM_B (code, 0);
4899                         *(gpointer*)code = NULL;
4900                         code += 4;
4901                         /* Load the value from the GOT */
4902                         ARM_LDR_REG_REG (code, ins->dreg, ARMREG_PC, ins->dreg);
4903                         break;
4904                 case OP_OBJC_GET_SELECTOR:
4905                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_OBJC_SELECTOR_REF, ins->inst_p0);
4906                         ARM_LDR_IMM (code, ins->dreg, ARMREG_PC, 0);
4907                         ARM_B (code, 0);
4908                         *(gpointer*)code = NULL;
4909                         code += 4;
4910                         ARM_LDR_REG_REG (code, ins->dreg, ARMREG_PC, ins->dreg);
4911                         break;
4912                 case OP_ICONV_TO_I4:
4913                 case OP_ICONV_TO_U4:
4914                 case OP_MOVE:
4915                         if (ins->dreg != ins->sreg1)
4916                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
4917                         break;
4918                 case OP_SETLRET: {
4919                         int saved = ins->sreg2;
4920                         if (ins->sreg2 == ARM_LSW_REG) {
4921                                 ARM_MOV_REG_REG (code, ARMREG_LR, ins->sreg2);
4922                                 saved = ARMREG_LR;
4923                         }
4924                         if (ins->sreg1 != ARM_LSW_REG)
4925                                 ARM_MOV_REG_REG (code, ARM_LSW_REG, ins->sreg1);
4926                         if (saved != ARM_MSW_REG)
4927                                 ARM_MOV_REG_REG (code, ARM_MSW_REG, saved);
4928                         break;
4929                 }
4930                 case OP_FMOVE:
4931                         if (IS_VFP && ins->dreg != ins->sreg1)
4932                                 ARM_CPYD (code, ins->dreg, ins->sreg1);
4933                         break;
4934                 case OP_RMOVE:
4935                         if (IS_VFP && ins->dreg != ins->sreg1)
4936                                 ARM_CPYS (code, ins->dreg, ins->sreg1);
4937                         break;
4938                 case OP_MOVE_F_TO_I4:
4939                         if (cfg->r4fp) {
4940                                 ARM_FMRS (code, ins->dreg, ins->sreg1);
4941                         } else {
4942                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
4943                                 ARM_CVTD (code, vfp_scratch1, ins->sreg1);
4944                                 ARM_FMRS (code, ins->dreg, vfp_scratch1);
4945                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
4946                         }
4947                         break;
4948                 case OP_MOVE_I4_TO_F:
4949                         if (cfg->r4fp) {
4950                                 ARM_FMSR (code, ins->dreg, ins->sreg1);
4951                         } else {
4952                                 ARM_FMSR (code, ins->dreg, ins->sreg1);
4953                                 ARM_CVTS (code, ins->dreg, ins->dreg);
4954                         }
4955                         break;
4956                 case OP_FCONV_TO_R4:
4957                         if (IS_VFP) {
4958                                 if (cfg->r4fp) {
4959                                         ARM_CVTD (code, ins->dreg, ins->sreg1);
4960                                 } else {
4961                                         ARM_CVTD (code, ins->dreg, ins->sreg1);
4962                                         ARM_CVTS (code, ins->dreg, ins->dreg);
4963                                 }
4964                         }
4965                         break;
4966                 case OP_TAILCALL: {
4967                         MonoCallInst *call = (MonoCallInst*)ins;
4968
4969                         /*
4970                          * The stack looks like the following:
4971                          * <caller argument area>
4972                          * <saved regs etc>
4973                          * <rest of frame>
4974                          * <callee argument area>
4975                          * Need to copy the arguments from the callee argument area to
4976                          * the caller argument area, and pop the frame.
4977                          */
4978                         if (call->stack_usage) {
4979                                 int i, prev_sp_offset = 0;
4980
4981                                 /* Compute size of saved registers restored below */
4982                                 if (iphone_abi)
4983                                         prev_sp_offset = 2 * 4;
4984                                 else
4985                                         prev_sp_offset = 1 * 4;
4986                                 for (i = 0; i < 16; ++i) {
4987                                         if (cfg->used_int_regs & (1 << i))
4988                                                 prev_sp_offset += 4;
4989                                 }
4990
4991                                 code = emit_big_add (code, ARMREG_IP, cfg->frame_reg, cfg->stack_usage + prev_sp_offset);
4992
4993                                 /* Copy arguments on the stack to our argument area */
4994                                 for (i = 0; i < call->stack_usage; i += sizeof (mgreg_t)) {
4995                                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, i);
4996                                         ARM_STR_IMM (code, ARMREG_LR, ARMREG_IP, i);
4997                                 }
4998                         }
4999
5000                         /*
5001                          * Keep in sync with mono_arch_emit_epilog
5002                          */
5003                         g_assert (!cfg->method->save_lmf);
5004
5005                         code = emit_big_add (code, ARMREG_SP, cfg->frame_reg, cfg->stack_usage);
5006                         if (iphone_abi) {
5007                                 if (cfg->used_int_regs)
5008                                         ARM_POP (code, cfg->used_int_regs);
5009                                 ARM_POP (code, (1 << ARMREG_R7) | (1 << ARMREG_LR));
5010                         } else {
5011                                 ARM_POP (code, cfg->used_int_regs | (1 << ARMREG_LR));
5012                         }
5013
5014                         mono_add_patch_info (cfg, (guint8*) code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method);
5015                         if (cfg->compile_aot) {
5016                                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
5017                                 ARM_B (code, 0);
5018                                 *(gpointer*)code = NULL;
5019                                 code += 4;
5020                                 ARM_LDR_REG_REG (code, ARMREG_PC, ARMREG_PC, ARMREG_IP);
5021                         } else {
5022                                 code = mono_arm_patchable_b (code, ARMCOND_AL);
5023                                 cfg->thunk_area += THUNK_SIZE;
5024                         }
5025                         break;
5026                 }
5027                 case OP_CHECK_THIS:
5028                         /* ensure ins->sreg1 is not NULL */
5029                         ARM_LDRB_IMM (code, ARMREG_LR, ins->sreg1, 0);
5030                         break;
5031                 case OP_ARGLIST: {
5032                         g_assert (cfg->sig_cookie < 128);
5033                         ARM_LDR_IMM (code, ARMREG_IP, cfg->frame_reg, cfg->sig_cookie);
5034                         ARM_STR_IMM (code, ARMREG_IP, ins->sreg1, 0);
5035                         break;
5036                 }
5037                 case OP_FCALL:
5038                 case OP_RCALL:
5039                 case OP_LCALL:
5040                 case OP_VCALL:
5041                 case OP_VCALL2:
5042                 case OP_VOIDCALL:
5043                 case OP_CALL:
5044                         call = (MonoCallInst*)ins;
5045
5046                         if (IS_HARD_FLOAT)
5047                                 code = emit_float_args (cfg, call, code, &max_len, &offset);
5048
5049                         if (ins->flags & MONO_INST_HAS_METHOD)
5050                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_METHOD, call->method);
5051                         else
5052                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_ABS, call->fptr);
5053                         code = emit_call_seq (cfg, code);
5054                         ins->flags |= MONO_INST_GC_CALLSITE;
5055                         ins->backend.pc_offset = code - cfg->native_code;
5056                         code = emit_move_return_value (cfg, ins, code);
5057                         break;
5058                 case OP_FCALL_REG:
5059                 case OP_RCALL_REG:
5060                 case OP_LCALL_REG:
5061                 case OP_VCALL_REG:
5062                 case OP_VCALL2_REG:
5063                 case OP_VOIDCALL_REG:
5064                 case OP_CALL_REG:
5065                         if (IS_HARD_FLOAT)
5066                                 code = emit_float_args (cfg, (MonoCallInst *)ins, code, &max_len, &offset);
5067
5068                         code = emit_call_reg (code, ins->sreg1);
5069                         ins->flags |= MONO_INST_GC_CALLSITE;
5070                         ins->backend.pc_offset = code - cfg->native_code;
5071                         code = emit_move_return_value (cfg, ins, code);
5072                         break;
5073                 case OP_FCALL_MEMBASE:
5074                 case OP_RCALL_MEMBASE:
5075                 case OP_LCALL_MEMBASE:
5076                 case OP_VCALL_MEMBASE:
5077                 case OP_VCALL2_MEMBASE:
5078                 case OP_VOIDCALL_MEMBASE:
5079                 case OP_CALL_MEMBASE: {
5080                         g_assert (ins->sreg1 != ARMREG_LR);
5081                         call = (MonoCallInst*)ins;
5082
5083                         if (IS_HARD_FLOAT)
5084                                 code = emit_float_args (cfg, call, code, &max_len, &offset);
5085                         if (!arm_is_imm12 (ins->inst_offset)) {
5086                                 /* sreg1 might be IP */
5087                                 ARM_MOV_REG_REG (code, ARMREG_LR, ins->sreg1);
5088                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, ins->inst_offset);
5089                                 ARM_ADD_REG_REG (code, ARMREG_IP, ARMREG_IP, ARMREG_LR);
5090                                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
5091                                 ARM_LDR_IMM (code, ARMREG_PC, ARMREG_IP, 0);
5092                         } else {
5093                                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
5094                                 ARM_LDR_IMM (code, ARMREG_PC, ins->sreg1, ins->inst_offset);
5095                         }
5096                         ins->flags |= MONO_INST_GC_CALLSITE;
5097                         ins->backend.pc_offset = code - cfg->native_code;
5098                         code = emit_move_return_value (cfg, ins, code);
5099                         break;
5100                 }
5101                 case OP_GENERIC_CLASS_INIT: {
5102                         static int byte_offset = -1;
5103                         static guint8 bitmask;
5104                         guint32 imm8;
5105                         guint8 *jump;
5106
5107                         if (byte_offset < 0)
5108                                 mono_marshal_find_bitfield_offset (MonoVTable, initialized, &byte_offset, &bitmask);
5109
5110                         g_assert (arm_is_imm8 (byte_offset));
5111                         ARM_LDRSB_IMM (code, ARMREG_IP, ins->sreg1, byte_offset);
5112                         imm8 = mono_arm_is_rotated_imm8 (bitmask, &rot_amount);
5113                         g_assert (imm8 >= 0);
5114                         ARM_AND_REG_IMM (code, ARMREG_IP, ARMREG_IP, imm8, rot_amount);
5115                         ARM_CMP_REG_IMM (code, ARMREG_IP, 0, 0);
5116                         jump = code;
5117                         ARM_B_COND (code, ARMCOND_NE, 0);
5118
5119                         /* Uninitialized case */
5120                         g_assert (ins->sreg1 == ARMREG_R0);
5121
5122                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
5123                                                                  (gpointer)"mono_generic_class_init");
5124                         code = emit_call_seq (cfg, code);
5125
5126                         /* Initialized case */
5127                         arm_patch (jump, code);
5128                         break;
5129                 }
5130                 case OP_LOCALLOC: {
5131                         /* round the size to 8 bytes */
5132                         ARM_ADD_REG_IMM8 (code, ins->dreg, ins->sreg1, (MONO_ARCH_FRAME_ALIGNMENT - 1));
5133                         ARM_BIC_REG_IMM8 (code, ins->dreg, ins->dreg, (MONO_ARCH_FRAME_ALIGNMENT - 1));
5134                         ARM_SUB_REG_REG (code, ARMREG_SP, ARMREG_SP, ins->dreg);
5135                         /* memzero the area: dreg holds the size, sp is the pointer */
5136                         if (ins->flags & MONO_INST_INIT) {
5137                                 guint8 *start_loop, *branch_to_cond;
5138                                 ARM_MOV_REG_IMM8 (code, ARMREG_LR, 0);
5139                                 branch_to_cond = code;
5140                                 ARM_B (code, 0);
5141                                 start_loop = code;
5142                                 ARM_STR_REG_REG (code, ARMREG_LR, ARMREG_SP, ins->dreg);
5143                                 arm_patch (branch_to_cond, code);
5144                                 /* decrement by 4 and set flags */
5145                                 ARM_SUBS_REG_IMM8 (code, ins->dreg, ins->dreg, sizeof (mgreg_t));
5146                                 ARM_B_COND (code, ARMCOND_GE, 0);
5147                                 arm_patch (code - 4, start_loop);
5148                         }
5149                         ARM_MOV_REG_REG (code, ins->dreg, ARMREG_SP);
5150                         if (cfg->param_area)
5151                                 code = emit_sub_imm (code, ARMREG_SP, ARMREG_SP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
5152                         break;
5153                 }
5154                 case OP_DYN_CALL: {
5155                         int i;
5156                         MonoInst *var = cfg->dyn_call_var;
5157                         guint8 *buf [16];
5158
5159                         g_assert (var->opcode == OP_REGOFFSET);
5160                         g_assert (arm_is_imm12 (var->inst_offset));
5161
5162                         /* lr = args buffer filled by mono_arch_get_dyn_call_args () */
5163                         ARM_MOV_REG_REG (code, ARMREG_LR, ins->sreg1);
5164                         /* ip = ftn */
5165                         ARM_MOV_REG_REG (code, ARMREG_IP, ins->sreg2);
5166
5167                         /* Save args buffer */
5168                         ARM_STR_IMM (code, ARMREG_LR, var->inst_basereg, var->inst_offset);
5169
5170                         /* Set stack slots using R0 as scratch reg */
5171                         /* MONO_ARCH_DYN_CALL_PARAM_AREA gives the size of stack space available */
5172                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
5173                                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_LR, (PARAM_REGS + i) * sizeof (mgreg_t));
5174                                 ARM_STR_IMM (code, ARMREG_R0, ARMREG_SP, i * sizeof (mgreg_t));
5175                         }
5176
5177                         /* Set fp argument registers */
5178                         if (IS_HARD_FLOAT) {
5179                                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_LR, MONO_STRUCT_OFFSET (DynCallArgs, has_fpregs));
5180                                 ARM_CMP_REG_IMM (code, ARMREG_R0, 0, 0);
5181                                 buf [0] = code;
5182                                 ARM_B_COND (code, ARMCOND_EQ, 0);
5183                                 for (i = 0; i < FP_PARAM_REGS; ++i) {
5184                                         int offset = MONO_STRUCT_OFFSET (DynCallArgs, fpregs) + (i * sizeof (double));
5185                                         g_assert (arm_is_fpimm8 (offset));
5186                                         ARM_FLDD (code, i * 2, ARMREG_LR, offset);
5187                                 }
5188                                 arm_patch (buf [0], code);
5189                         }
5190
5191                         /* Set argument registers */
5192                         for (i = 0; i < PARAM_REGS; ++i)
5193                                 ARM_LDR_IMM (code, i, ARMREG_LR, i * sizeof (mgreg_t));
5194
5195                         /* Make the call */
5196                         ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
5197                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
5198
5199                         /* Save result */
5200                         ARM_LDR_IMM (code, ARMREG_IP, var->inst_basereg, var->inst_offset);
5201                         ARM_STR_IMM (code, ARMREG_R0, ARMREG_IP, MONO_STRUCT_OFFSET (DynCallArgs, res));
5202                         ARM_STR_IMM (code, ARMREG_R1, ARMREG_IP, MONO_STRUCT_OFFSET (DynCallArgs, res2));
5203                         if (IS_HARD_FLOAT)
5204                                 ARM_FSTD (code, ARM_VFP_D0, ARMREG_IP, MONO_STRUCT_OFFSET (DynCallArgs, fpregs));
5205                         break;
5206                 }
5207                 case OP_THROW: {
5208                         if (ins->sreg1 != ARMREG_R0)
5209                                 ARM_MOV_REG_REG (code, ARMREG_R0, ins->sreg1);
5210                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
5211                                              (gpointer)"mono_arch_throw_exception");
5212                         code = emit_call_seq (cfg, code);
5213                         break;
5214                 }
5215                 case OP_RETHROW: {
5216                         if (ins->sreg1 != ARMREG_R0)
5217                                 ARM_MOV_REG_REG (code, ARMREG_R0, ins->sreg1);
5218                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD,
5219                                              (gpointer)"mono_arch_rethrow_exception");
5220                         code = emit_call_seq (cfg, code);
5221                         break;
5222                 }
5223                 case OP_START_HANDLER: {
5224                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5225                         int param_area = ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT);
5226                         int i, rot_amount;
5227
5228                         /* Reserve a param area, see filter-stack.exe */
5229                         if (param_area) {
5230                                 if ((i = mono_arm_is_rotated_imm8 (param_area, &rot_amount)) >= 0) {
5231                                         ARM_SUB_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
5232                                 } else {
5233                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, param_area);
5234                                         ARM_SUB_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
5235                                 }
5236                         }
5237
5238                         if (arm_is_imm12 (spvar->inst_offset)) {
5239                                 ARM_STR_IMM (code, ARMREG_LR, spvar->inst_basereg, spvar->inst_offset);
5240                         } else {
5241                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, spvar->inst_offset);
5242                                 ARM_STR_REG_REG (code, ARMREG_LR, spvar->inst_basereg, ARMREG_IP);
5243                         }
5244                         break;
5245                 }
5246                 case OP_ENDFILTER: {
5247                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5248                         int param_area = ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT);
5249                         int i, rot_amount;
5250
5251                         /* Free the param area */
5252                         if (param_area) {
5253                                 if ((i = mono_arm_is_rotated_imm8 (param_area, &rot_amount)) >= 0) {
5254                                         ARM_ADD_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
5255                                 } else {
5256                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, param_area);
5257                                         ARM_ADD_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
5258                                 }
5259                         }
5260
5261                         if (ins->sreg1 != ARMREG_R0)
5262                                 ARM_MOV_REG_REG (code, ARMREG_R0, ins->sreg1);
5263                         if (arm_is_imm12 (spvar->inst_offset)) {
5264                                 ARM_LDR_IMM (code, ARMREG_IP, spvar->inst_basereg, spvar->inst_offset);
5265                         } else {
5266                                 g_assert (ARMREG_IP != spvar->inst_basereg);
5267                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, spvar->inst_offset);
5268                                 ARM_LDR_REG_REG (code, ARMREG_IP, spvar->inst_basereg, ARMREG_IP);
5269                         }
5270                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
5271                         break;
5272                 }
5273                 case OP_ENDFINALLY: {
5274                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
5275                         int param_area = ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT);
5276                         int i, rot_amount;
5277
5278                         /* Free the param area */
5279                         if (param_area) {
5280                                 if ((i = mono_arm_is_rotated_imm8 (param_area, &rot_amount)) >= 0) {
5281                                         ARM_ADD_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
5282                                 } else {
5283                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, param_area);
5284                                         ARM_ADD_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
5285                                 }
5286                         }
5287
5288                         if (arm_is_imm12 (spvar->inst_offset)) {
5289                                 ARM_LDR_IMM (code, ARMREG_IP, spvar->inst_basereg, spvar->inst_offset);
5290                         } else {
5291                                 g_assert (ARMREG_IP != spvar->inst_basereg);
5292                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, spvar->inst_offset);
5293                                 ARM_LDR_REG_REG (code, ARMREG_IP, spvar->inst_basereg, ARMREG_IP);
5294                         }
5295                         ARM_MOV_REG_REG (code, ARMREG_PC, ARMREG_IP);
5296                         break;
5297                 }
5298                 case OP_CALL_HANDLER:
5299                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
5300                         code = mono_arm_patchable_bl (code, ARMCOND_AL);
5301                         cfg->thunk_area += THUNK_SIZE;
5302                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
5303                         break;
5304                 case OP_GET_EX_OBJ:
5305                         if (ins->dreg != ARMREG_R0)
5306                                 ARM_MOV_REG_REG (code, ins->dreg, ARMREG_R0);
5307                         break;
5308
5309                 case OP_LABEL:
5310                         ins->inst_c0 = code - cfg->native_code;
5311                         break;
5312                 case OP_BR:
5313                         /*if (ins->inst_target_bb->native_offset) {
5314                                 ARM_B (code, 0);
5315                                 //x86_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
5316                         } else*/ {
5317                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
5318                                 code = mono_arm_patchable_b (code, ARMCOND_AL);
5319                         }
5320                         break;
5321                 case OP_BR_REG:
5322                         ARM_MOV_REG_REG (code, ARMREG_PC, ins->sreg1);
5323                         break;
5324                 case OP_SWITCH:
5325                         /*
5326                          * In the normal case we have:
5327                          *      ldr pc, [pc, ins->sreg1 << 2]
5328                          *      nop
5329                          * If aot, we have:
5330                          *      ldr lr, [pc, ins->sreg1 << 2]
5331                          *      add pc, pc, lr
5332                          * After follows the data.
5333                          * FIXME: add aot support.
5334                          */
5335                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_SWITCH, ins->inst_p0);
5336                         max_len += 4 * GPOINTER_TO_INT (ins->klass);
5337                         if (offset + max_len > (cfg->code_size - 16)) {
5338                                 cfg->code_size += max_len;
5339                                 cfg->code_size *= 2;
5340                                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
5341                                 code = cfg->native_code + offset;
5342                         }
5343                         ARM_LDR_REG_REG_SHIFT (code, ARMREG_PC, ARMREG_PC, ins->sreg1, ARMSHIFT_LSL, 2);
5344                         ARM_NOP (code);
5345                         code += 4 * GPOINTER_TO_INT (ins->klass);
5346                         break;
5347                 case OP_CEQ:
5348                 case OP_ICEQ:
5349                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_NE);
5350                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_EQ);
5351                         break;
5352                 case OP_CLT:
5353                 case OP_ICLT:
5354                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5355                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_LT);
5356                         break;
5357                 case OP_CLT_UN:
5358                 case OP_ICLT_UN:
5359                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5360                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_LO);
5361                         break;
5362                 case OP_CGT:
5363                 case OP_ICGT:
5364                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5365                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_GT);
5366                         break;
5367                 case OP_CGT_UN:
5368                 case OP_ICGT_UN:
5369                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5370                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_HI);
5371                         break;
5372                 case OP_ICNEQ:
5373                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_NE);
5374                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_EQ);
5375                         break;
5376                 case OP_ICGE:
5377                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5378                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_LT);
5379                         break;
5380                 case OP_ICLE:
5381                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5382                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_GT);
5383                         break;
5384                 case OP_ICGE_UN:
5385                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5386                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_LO);
5387                         break;
5388                 case OP_ICLE_UN:
5389                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5390                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_HI);
5391                         break;
5392                 case OP_COND_EXC_EQ:
5393                 case OP_COND_EXC_NE_UN:
5394                 case OP_COND_EXC_LT:
5395                 case OP_COND_EXC_LT_UN:
5396                 case OP_COND_EXC_GT:
5397                 case OP_COND_EXC_GT_UN:
5398                 case OP_COND_EXC_GE:
5399                 case OP_COND_EXC_GE_UN:
5400                 case OP_COND_EXC_LE:
5401                 case OP_COND_EXC_LE_UN:
5402                         EMIT_COND_SYSTEM_EXCEPTION (ins->opcode - OP_COND_EXC_EQ, ins->inst_p1);
5403                         break;
5404                 case OP_COND_EXC_IEQ:
5405                 case OP_COND_EXC_INE_UN:
5406                 case OP_COND_EXC_ILT:
5407                 case OP_COND_EXC_ILT_UN:
5408                 case OP_COND_EXC_IGT:
5409                 case OP_COND_EXC_IGT_UN:
5410                 case OP_COND_EXC_IGE:
5411                 case OP_COND_EXC_IGE_UN:
5412                 case OP_COND_EXC_ILE:
5413                 case OP_COND_EXC_ILE_UN:
5414                         EMIT_COND_SYSTEM_EXCEPTION (ins->opcode - OP_COND_EXC_IEQ, ins->inst_p1);
5415                         break;
5416                 case OP_COND_EXC_C:
5417                 case OP_COND_EXC_IC:
5418                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_CS, ins->inst_p1);
5419                         break;
5420                 case OP_COND_EXC_OV:
5421                 case OP_COND_EXC_IOV:
5422                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_VS, ins->inst_p1);
5423                         break;
5424                 case OP_COND_EXC_NC:
5425                 case OP_COND_EXC_INC:
5426                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_CC, ins->inst_p1);
5427                         break;
5428                 case OP_COND_EXC_NO:
5429                 case OP_COND_EXC_INO:
5430                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_VC, ins->inst_p1);
5431                         break;
5432                 case OP_IBEQ:
5433                 case OP_IBNE_UN:
5434                 case OP_IBLT:
5435                 case OP_IBLT_UN:
5436                 case OP_IBGT:
5437                 case OP_IBGT_UN:
5438                 case OP_IBGE:
5439                 case OP_IBGE_UN:
5440                 case OP_IBLE:
5441                 case OP_IBLE_UN:
5442                         EMIT_COND_BRANCH (ins, ins->opcode - OP_IBEQ);
5443                         break;
5444
5445                 /* floating point opcodes */
5446                 case OP_R8CONST:
5447                         if (cfg->compile_aot) {
5448                                 ARM_FLDD (code, ins->dreg, ARMREG_PC, 0);
5449                                 ARM_B (code, 1);
5450                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[0];
5451                                 code += 4;
5452                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[1];
5453                                 code += 4;
5454                         } else {
5455                                 /* FIXME: we can optimize the imm load by dealing with part of
5456                                  * the displacement in LDFD (aligning to 512).
5457                                  */
5458                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, (guint32)ins->inst_p0);
5459                                 ARM_FLDD (code, ins->dreg, ARMREG_LR, 0);
5460                         }
5461                         break;
5462                 case OP_R4CONST:
5463                         if (cfg->compile_aot) {
5464                                 ARM_FLDS (code, ins->dreg, ARMREG_PC, 0);
5465                                 ARM_B (code, 0);
5466                                 *(guint32*)code = ((guint32*)(ins->inst_p0))[0];
5467                                 code += 4;
5468                                 if (!cfg->r4fp)
5469                                         ARM_CVTS (code, ins->dreg, ins->dreg);
5470                         } else {
5471                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, (guint32)ins->inst_p0);
5472                                 ARM_FLDS (code, ins->dreg, ARMREG_LR, 0);
5473                                 if (!cfg->r4fp)
5474                                         ARM_CVTS (code, ins->dreg, ins->dreg);
5475                         }
5476                         break;
5477                 case OP_STORER8_MEMBASE_REG:
5478                         /* This is generated by the local regalloc pass which runs after the lowering pass */
5479                         if (!arm_is_fpimm8 (ins->inst_offset)) {
5480                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
5481                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->inst_destbasereg);
5482                                 ARM_FSTD (code, ins->sreg1, ARMREG_LR, 0);
5483                         } else {
5484                                 ARM_FSTD (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
5485                         }
5486                         break;
5487                 case OP_LOADR8_MEMBASE:
5488                         /* This is generated by the local regalloc pass which runs after the lowering pass */
5489                         if (!arm_is_fpimm8 (ins->inst_offset)) {
5490                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
5491                                 ARM_ADD_REG_REG (code, ARMREG_LR, ARMREG_LR, ins->inst_basereg);
5492                                 ARM_FLDD (code, ins->dreg, ARMREG_LR, 0);
5493                         } else {
5494                                 ARM_FLDD (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5495                         }
5496                         break;
5497                 case OP_STORER4_MEMBASE_REG:
5498                         g_assert (arm_is_fpimm8 (ins->inst_offset));
5499                         if (cfg->r4fp) {
5500                                 ARM_FSTS (code, ins->sreg1, ins->inst_destbasereg, ins->inst_offset);
5501                         } else {
5502                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5503                                 ARM_CVTD (code, vfp_scratch1, ins->sreg1);
5504                                 ARM_FSTS (code, vfp_scratch1, ins->inst_destbasereg, ins->inst_offset);
5505                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5506                         }
5507                         break;
5508                 case OP_LOADR4_MEMBASE:
5509                         if (cfg->r4fp) {
5510                                 ARM_FLDS (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5511                         } else {
5512                                 g_assert (arm_is_fpimm8 (ins->inst_offset));
5513                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5514                                 ARM_FLDS (code, vfp_scratch1, ins->inst_basereg, ins->inst_offset);
5515                                 ARM_CVTS (code, ins->dreg, vfp_scratch1);
5516                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5517                         }
5518                         break;
5519                 case OP_ICONV_TO_R_UN: {
5520                         g_assert_not_reached ();
5521                         break;
5522                 }
5523                 case OP_ICONV_TO_R4:
5524                         if (cfg->r4fp) {
5525                                 ARM_FMSR (code, ins->dreg, ins->sreg1);
5526                                 ARM_FSITOS (code, ins->dreg, ins->dreg);
5527                         } else {
5528                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5529                                 ARM_FMSR (code, vfp_scratch1, ins->sreg1);
5530                                 ARM_FSITOS (code, vfp_scratch1, vfp_scratch1);
5531                                 ARM_CVTS (code, ins->dreg, vfp_scratch1);
5532                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5533                         }
5534                         break;
5535                 case OP_ICONV_TO_R8:
5536                         code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5537                         ARM_FMSR (code, vfp_scratch1, ins->sreg1);
5538                         ARM_FSITOD (code, ins->dreg, vfp_scratch1);
5539                         code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5540                         break;
5541
5542                 case OP_SETFRET: {
5543                         MonoType *sig_ret = mini_get_underlying_type (mono_method_signature (cfg->method)->ret);
5544                         if (sig_ret->type == MONO_TYPE_R4) {
5545                                 if (cfg->r4fp) {
5546                                         if (IS_HARD_FLOAT) {
5547                                                 if (ins->sreg1 != ARM_VFP_D0)
5548                                                         ARM_CPYS (code, ARM_VFP_D0, ins->sreg1);
5549                                         } else {
5550                                                 ARM_FMRS (code, ARMREG_R0, ins->sreg1);
5551                                         }
5552                                 } else {
5553                                         ARM_CVTD (code, ARM_VFP_F0, ins->sreg1);
5554
5555                                         if (!IS_HARD_FLOAT)
5556                                                 ARM_FMRS (code, ARMREG_R0, ARM_VFP_F0);
5557                                 }
5558                         } else {
5559                                 if (IS_HARD_FLOAT)
5560                                         ARM_CPYD (code, ARM_VFP_D0, ins->sreg1);
5561                                 else
5562                                         ARM_FMRRD (code, ARMREG_R0, ARMREG_R1, ins->sreg1);
5563                         }
5564                         break;
5565                 }
5566                 case OP_FCONV_TO_I1:
5567                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, TRUE);
5568                         break;
5569                 case OP_FCONV_TO_U1:
5570                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, FALSE);
5571                         break;
5572                 case OP_FCONV_TO_I2:
5573                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, TRUE);
5574                         break;
5575                 case OP_FCONV_TO_U2:
5576                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, FALSE);
5577                         break;
5578                 case OP_FCONV_TO_I4:
5579                 case OP_FCONV_TO_I:
5580                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, TRUE);
5581                         break;
5582                 case OP_FCONV_TO_U4:
5583                 case OP_FCONV_TO_U:
5584                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, FALSE);
5585                         break;
5586                 case OP_FCONV_TO_I8:
5587                 case OP_FCONV_TO_U8:
5588                         g_assert_not_reached ();
5589                         /* Implemented as helper calls */
5590                         break;
5591                 case OP_LCONV_TO_R_UN:
5592                         g_assert_not_reached ();
5593                         /* Implemented as helper calls */
5594                         break;
5595                 case OP_LCONV_TO_OVF_I4_2: {
5596                         guint8 *high_bit_not_set, *valid_negative, *invalid_negative, *valid_positive;
5597                         /*
5598                          * Valid ints: 0xffffffff:8000000 to 00000000:0x7f000000
5599                          */
5600
5601                         ARM_CMP_REG_IMM8 (code, ins->sreg1, 0);
5602                         high_bit_not_set = code;
5603                         ARM_B_COND (code, ARMCOND_GE, 0); /*branch if bit 31 of the lower part is not set*/
5604
5605                         ARM_CMN_REG_IMM8 (code, ins->sreg2, 1); /*This have the same effect as CMP reg, 0xFFFFFFFF */
5606                         valid_negative = code;
5607                         ARM_B_COND (code, ARMCOND_EQ, 0); /*branch if upper part == 0xFFFFFFFF (lower part has bit 31 set) */
5608                         invalid_negative = code;
5609                         ARM_B_COND (code, ARMCOND_AL, 0);
5610
5611                         arm_patch (high_bit_not_set, code);
5612
5613                         ARM_CMP_REG_IMM8 (code, ins->sreg2, 0);
5614                         valid_positive = code;
5615                         ARM_B_COND (code, ARMCOND_EQ, 0); /*branch if upper part == 0 (lower part has bit 31 clear)*/
5616
5617                         arm_patch (invalid_negative, code);
5618                         EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_AL, "OverflowException");
5619
5620                         arm_patch (valid_negative, code);
5621                         arm_patch (valid_positive, code);
5622
5623                         if (ins->dreg != ins->sreg1)
5624                                 ARM_MOV_REG_REG (code, ins->dreg, ins->sreg1);
5625                         break;
5626                 }
5627                 case OP_FADD:
5628                         ARM_VFP_ADDD (code, ins->dreg, ins->sreg1, ins->sreg2);
5629                         break;
5630                 case OP_FSUB:
5631                         ARM_VFP_SUBD (code, ins->dreg, ins->sreg1, ins->sreg2);
5632                         break;
5633                 case OP_FMUL:
5634                         ARM_VFP_MULD (code, ins->dreg, ins->sreg1, ins->sreg2);
5635                         break;
5636                 case OP_FDIV:
5637                         ARM_VFP_DIVD (code, ins->dreg, ins->sreg1, ins->sreg2);
5638                         break;
5639                 case OP_FNEG:
5640                         ARM_NEGD (code, ins->dreg, ins->sreg1);
5641                         break;
5642                 case OP_FREM:
5643                         /* emulated */
5644                         g_assert_not_reached ();
5645                         break;
5646                 case OP_FCOMPARE:
5647                         if (IS_VFP) {
5648                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5649                                 ARM_FMSTAT (code);
5650                         }
5651                         break;
5652                 case OP_RCOMPARE:
5653                         g_assert (IS_VFP);
5654                         ARM_CMPS (code, ins->sreg1, ins->sreg2);
5655                         ARM_FMSTAT (code);
5656                         break;
5657                 case OP_FCEQ:
5658                         if (IS_VFP) {
5659                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5660                                 ARM_FMSTAT (code);
5661                         }
5662                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_NE);
5663                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_EQ);
5664                         break;
5665                 case OP_FCLT:
5666                         if (IS_VFP) {
5667                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5668                                 ARM_FMSTAT (code);
5669                         }
5670                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5671                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5672                         break;
5673                 case OP_FCLT_UN:
5674                         if (IS_VFP) {
5675                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5676                                 ARM_FMSTAT (code);
5677                         }
5678                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5679                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5680                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5681                         break;
5682                 case OP_FCGT:
5683                         if (IS_VFP) {
5684                                 ARM_CMPD (code, ins->sreg2, ins->sreg1);
5685                                 ARM_FMSTAT (code);
5686                         }
5687                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5688                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5689                         break;
5690                 case OP_FCGT_UN:
5691                         if (IS_VFP) {
5692                                 ARM_CMPD (code, ins->sreg2, ins->sreg1);
5693                                 ARM_FMSTAT (code);
5694                         }
5695                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5696                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5697                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5698                         break;
5699                 case OP_FCNEQ:
5700                         if (IS_VFP) {
5701                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5702                                 ARM_FMSTAT (code);
5703                         }
5704                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_NE);
5705                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_EQ);
5706                         break;
5707                 case OP_FCGE:
5708                         if (IS_VFP) {
5709                                 ARM_CMPD (code, ins->sreg1, ins->sreg2);
5710                                 ARM_FMSTAT (code);
5711                         }
5712                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5713                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5714                         break;
5715                 case OP_FCLE:
5716                         if (IS_VFP) {
5717                                 ARM_CMPD (code, ins->sreg2, ins->sreg1);
5718                                 ARM_FMSTAT (code);
5719                         }
5720                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5721                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5722                         break;
5723
5724                 /* ARM FPA flags table:
5725                  * N        Less than               ARMCOND_MI
5726                  * Z        Equal                   ARMCOND_EQ
5727                  * C        Greater Than or Equal   ARMCOND_CS
5728                  * V        Unordered               ARMCOND_VS
5729                  */
5730                 case OP_FBEQ:
5731                         EMIT_COND_BRANCH (ins, OP_IBEQ - OP_IBEQ);
5732                         break;
5733                 case OP_FBNE_UN:
5734                         EMIT_COND_BRANCH (ins, OP_IBNE_UN - OP_IBEQ);
5735                         break;
5736                 case OP_FBLT:
5737                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_MI); /* N set */
5738                         break;
5739                 case OP_FBLT_UN:
5740                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_VS); /* V set */
5741                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_MI); /* N set */
5742                         break;
5743                 case OP_FBGT:
5744                 case OP_FBGT_UN:
5745                 case OP_FBLE:
5746                 case OP_FBLE_UN:
5747                         g_assert_not_reached ();
5748                         break;
5749                 case OP_FBGE:
5750                         if (IS_VFP) {
5751                                 EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_GE);
5752                         } else {
5753                                 /* FPA requires EQ even thou the docs suggests that just CS is enough */
5754                                 EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_EQ);
5755                                 EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_CS);
5756                         }
5757                         break;
5758                 case OP_FBGE_UN:
5759                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_VS); /* V set */
5760                         EMIT_COND_BRANCH_FLAGS (ins, ARMCOND_GE);
5761                         break;
5762
5763                 case OP_CKFINITE: {
5764                         if (IS_VFP) {
5765                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch1);
5766                                 code = mono_arm_emit_vfp_scratch_save (cfg, code, vfp_scratch2);
5767
5768                                 ARM_ABSD (code, vfp_scratch2, ins->sreg1);
5769                                 ARM_FLDD (code, vfp_scratch1, ARMREG_PC, 0);
5770                                 ARM_B (code, 1);
5771                                 *(guint32*)code = 0xffffffff;
5772                                 code += 4;
5773                                 *(guint32*)code = 0x7fefffff;
5774                                 code += 4;
5775                                 ARM_CMPD (code, vfp_scratch2, vfp_scratch1);
5776                                 ARM_FMSTAT (code);
5777                                 EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_GT, "OverflowException");
5778                                 ARM_CMPD (code, ins->sreg1, ins->sreg1);
5779                                 ARM_FMSTAT (code);
5780                                 EMIT_COND_SYSTEM_EXCEPTION_FLAGS (ARMCOND_VS, "OverflowException");
5781                                 ARM_CPYD (code, ins->dreg, ins->sreg1);
5782
5783                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch1);
5784                                 code = mono_arm_emit_vfp_scratch_restore (cfg, code, vfp_scratch2);
5785                         }
5786                         break;
5787                 }
5788
5789                 case OP_RCONV_TO_I1:
5790                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 1, TRUE);
5791                         break;
5792                 case OP_RCONV_TO_U1:
5793                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 1, FALSE);
5794                         break;
5795                 case OP_RCONV_TO_I2:
5796                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 2, TRUE);
5797                         break;
5798                 case OP_RCONV_TO_U2:
5799                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 2, FALSE);
5800                         break;
5801                 case OP_RCONV_TO_I4:
5802                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 4, TRUE);
5803                         break;
5804                 case OP_RCONV_TO_U4:
5805                         code = emit_r4_to_int (cfg, code, ins->dreg, ins->sreg1, 4, FALSE);
5806                         break;
5807                 case OP_RCONV_TO_R4:
5808                         g_assert (IS_VFP);
5809                         if (ins->dreg != ins->sreg1)
5810                                 ARM_CPYS (code, ins->dreg, ins->sreg1);
5811                         break;
5812                 case OP_RCONV_TO_R8:
5813                         g_assert (IS_VFP);
5814                         ARM_CVTS (code, ins->dreg, ins->sreg1);
5815                         break;
5816                 case OP_RADD:
5817                         ARM_VFP_ADDS (code, ins->dreg, ins->sreg1, ins->sreg2);
5818                         break;
5819                 case OP_RSUB:
5820                         ARM_VFP_SUBS (code, ins->dreg, ins->sreg1, ins->sreg2);
5821                         break;
5822                 case OP_RMUL:
5823                         ARM_VFP_MULS (code, ins->dreg, ins->sreg1, ins->sreg2);
5824                         break;
5825                 case OP_RDIV:
5826                         ARM_VFP_DIVS (code, ins->dreg, ins->sreg1, ins->sreg2);
5827                         break;
5828                 case OP_RNEG:
5829                         ARM_NEGS (code, ins->dreg, ins->sreg1);
5830                         break;
5831                 case OP_RCEQ:
5832                         if (IS_VFP) {
5833                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5834                                 ARM_FMSTAT (code);
5835                         }
5836                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_NE);
5837                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_EQ);
5838                         break;
5839                 case OP_RCLT:
5840                         if (IS_VFP) {
5841                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5842                                 ARM_FMSTAT (code);
5843                         }
5844                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5845                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5846                         break;
5847                 case OP_RCLT_UN:
5848                         if (IS_VFP) {
5849                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5850                                 ARM_FMSTAT (code);
5851                         }
5852                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5853                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5854                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5855                         break;
5856                 case OP_RCGT:
5857                         if (IS_VFP) {
5858                                 ARM_CMPS (code, ins->sreg2, ins->sreg1);
5859                                 ARM_FMSTAT (code);
5860                         }
5861                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5862                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5863                         break;
5864                 case OP_RCGT_UN:
5865                         if (IS_VFP) {
5866                                 ARM_CMPS (code, ins->sreg2, ins->sreg1);
5867                                 ARM_FMSTAT (code);
5868                         }
5869                         ARM_MOV_REG_IMM8 (code, ins->dreg, 0);
5870                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_MI);
5871                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_VS);
5872                         break;
5873                 case OP_RCNEQ:
5874                         if (IS_VFP) {
5875                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5876                                 ARM_FMSTAT (code);
5877                         }
5878                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 1, ARMCOND_NE);
5879                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_EQ);
5880                         break;
5881                 case OP_RCGE:
5882                         if (IS_VFP) {
5883                                 ARM_CMPS (code, ins->sreg1, ins->sreg2);
5884                                 ARM_FMSTAT (code);
5885                         }
5886                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5887                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5888                         break;
5889                 case OP_RCLE:
5890                         if (IS_VFP) {
5891                                 ARM_CMPS (code, ins->sreg2, ins->sreg1);
5892                                 ARM_FMSTAT (code);
5893                         }
5894                         ARM_MOV_REG_IMM8 (code, ins->dreg, 1);
5895                         ARM_MOV_REG_IMM8_COND (code, ins->dreg, 0, ARMCOND_MI);
5896                         break;
5897
5898                 case OP_GC_LIVENESS_DEF:
5899                 case OP_GC_LIVENESS_USE:
5900                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
5901                         ins->backend.pc_offset = code - cfg->native_code;
5902                         break;
5903                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
5904                         ins->backend.pc_offset = code - cfg->native_code;
5905                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
5906                         break;
5907                 case OP_GC_SAFE_POINT: {
5908                         guint8 *buf [1];
5909
5910                         g_assert (mono_threads_is_coop_enabled ());
5911
5912                         ARM_LDR_IMM (code, ARMREG_IP, ins->sreg1, 0);
5913                         ARM_CMP_REG_IMM (code, ARMREG_IP, 0, 0);
5914                         buf [0] = code;
5915                         ARM_B_COND (code, ARMCOND_EQ, 0);
5916                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll");
5917                         code = emit_call_seq (cfg, code);
5918                         arm_patch (buf [0], code);
5919                         break;
5920                 }
5921
5922                 default:
5923                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
5924                         g_assert_not_reached ();
5925                 }
5926
5927                 if ((cfg->opt & MONO_OPT_BRANCH) && ((code - cfg->native_code - offset) > max_len)) {
5928                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %d)",
5929                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
5930                         g_assert_not_reached ();
5931                 }
5932
5933                 cpos += max_len;
5934
5935                 last_ins = ins;
5936                 last_offset = offset;
5937         }
5938
5939         cfg->code_len = code - cfg->native_code;
5940 }
5941
5942 #endif /* DISABLE_JIT */
5943
5944 void
5945 mono_arch_register_lowlevel_calls (void)
5946 {
5947         /* The signature doesn't matter */
5948         mono_register_jit_icall (mono_arm_throw_exception, "mono_arm_throw_exception", mono_create_icall_signature ("void"), TRUE);
5949         mono_register_jit_icall (mono_arm_throw_exception_by_token, "mono_arm_throw_exception_by_token", mono_create_icall_signature ("void"), TRUE);
5950         mono_register_jit_icall (mono_arm_unaligned_stack, "mono_arm_unaligned_stack", mono_create_icall_signature ("void"), TRUE);
5951
5952 #ifndef MONO_CROSS_COMPILE
5953         if (mono_arm_have_tls_get ()) {
5954                 MonoTlsImplementation tls_imp = mono_arm_get_tls_implementation ();
5955
5956                 mono_register_jit_icall (tls_imp.get_tls_thunk, "mono_get_tls_key", mono_create_icall_signature ("ptr ptr"), TRUE);
5957                 mono_register_jit_icall (tls_imp.set_tls_thunk, "mono_set_tls_key", mono_create_icall_signature ("void ptr ptr"), TRUE);
5958
5959                 if (tls_imp.get_tls_thunk_end) {
5960                         mono_tramp_info_register (
5961                                 mono_tramp_info_create (
5962                                         "mono_get_tls_key",
5963                                         (guint8*)tls_imp.get_tls_thunk,
5964                                         (guint8*)tls_imp.get_tls_thunk_end - (guint8*)tls_imp.get_tls_thunk,
5965                                         NULL,
5966                                         mono_arch_get_cie_program ()
5967                                         ),
5968                                 NULL
5969                                 );
5970                         mono_tramp_info_register (
5971                                 mono_tramp_info_create (
5972                                         "mono_set_tls_key",
5973                                         (guint8*)tls_imp.set_tls_thunk,
5974                                         (guint8*)tls_imp.set_tls_thunk_end - (guint8*)tls_imp.set_tls_thunk,
5975                                         NULL,
5976                                         mono_arch_get_cie_program ()
5977                                         ),
5978                                 NULL
5979                                 );
5980                 }
5981         }
5982 #endif
5983 }
5984
5985 #define patch_lis_ori(ip,val) do {\
5986                 guint16 *__lis_ori = (guint16*)(ip);    \
5987                 __lis_ori [1] = (((guint32)(val)) >> 16) & 0xffff;      \
5988                 __lis_ori [3] = ((guint32)(val)) & 0xffff;      \
5989         } while (0)
5990
5991 void
5992 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
5993 {
5994         unsigned char *ip = ji->ip.i + code;
5995
5996         if (ji->type == MONO_PATCH_INFO_SWITCH) {
5997         }
5998
5999         switch (ji->type) {
6000         case MONO_PATCH_INFO_SWITCH: {
6001                 gpointer *jt = (gpointer*)(ip + 8);
6002                 int i;
6003                 /* jt is the inlined jump table, 2 instructions after ip
6004                  * In the normal case we store the absolute addresses,
6005                  * otherwise the displacements.
6006                  */
6007                 for (i = 0; i < ji->data.table->table_size; i++)
6008                         jt [i] = code + (int)ji->data.table->table [i];
6009                 break;
6010         }
6011         case MONO_PATCH_INFO_IP:
6012                 g_assert_not_reached ();
6013                 patch_lis_ori (ip, ip);
6014                 break;
6015         case MONO_PATCH_INFO_METHOD_REL:
6016                 g_assert_not_reached ();
6017                 *((gpointer *)(ip)) = target;
6018                 break;
6019         case MONO_PATCH_INFO_METHODCONST:
6020         case MONO_PATCH_INFO_CLASS:
6021         case MONO_PATCH_INFO_IMAGE:
6022         case MONO_PATCH_INFO_FIELD:
6023         case MONO_PATCH_INFO_VTABLE:
6024         case MONO_PATCH_INFO_IID:
6025         case MONO_PATCH_INFO_SFLDA:
6026         case MONO_PATCH_INFO_LDSTR:
6027         case MONO_PATCH_INFO_TYPE_FROM_HANDLE:
6028         case MONO_PATCH_INFO_LDTOKEN:
6029                 g_assert_not_reached ();
6030                 /* from OP_AOTCONST : lis + ori */
6031                 patch_lis_ori (ip, target);
6032                 break;
6033         case MONO_PATCH_INFO_R4:
6034         case MONO_PATCH_INFO_R8:
6035                 g_assert_not_reached ();
6036                 *((gconstpointer *)(ip + 2)) = target;
6037                 break;
6038         case MONO_PATCH_INFO_EXC_NAME:
6039                 g_assert_not_reached ();
6040                 *((gconstpointer *)(ip + 1)) = target;
6041                 break;
6042         case MONO_PATCH_INFO_NONE:
6043         case MONO_PATCH_INFO_BB_OVF:
6044         case MONO_PATCH_INFO_EXC_OVF:
6045                 /* everything is dealt with at epilog output time */
6046                 break;
6047         default:
6048                 arm_patch_general (cfg, domain, ip, target);
6049                 break;
6050         }
6051 }
6052
6053 void
6054 mono_arm_unaligned_stack (MonoMethod *method)
6055 {
6056         g_assert_not_reached ();
6057 }
6058
6059 #ifndef DISABLE_JIT
6060
6061 /*
6062  * Stack frame layout:
6063  *
6064  *   ------------------- fp
6065  *      MonoLMF structure or saved registers
6066  *   -------------------
6067  *      locals
6068  *   -------------------
6069  *      spilled regs
6070  *   -------------------
6071  *      optional 8 bytes for tracing
6072  *   -------------------
6073  *      param area             size is cfg->param_area
6074  *   ------------------- sp
6075  */
6076 guint8 *
6077 mono_arch_emit_prolog (MonoCompile *cfg)
6078 {
6079         MonoMethod *method = cfg->method;
6080         MonoBasicBlock *bb;
6081         MonoMethodSignature *sig;
6082         MonoInst *inst;
6083         int alloc_size, orig_alloc_size, pos, max_offset, i, rot_amount, part;
6084         guint8 *code;
6085         CallInfo *cinfo;
6086         int tracing = 0;
6087         int lmf_offset = 0;
6088         int prev_sp_offset, reg_offset;
6089
6090         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
6091                 tracing = 1;
6092
6093         sig = mono_method_signature (method);
6094         cfg->code_size = 256 + sig->param_count * 64;
6095         code = cfg->native_code = g_malloc (cfg->code_size);
6096
6097         mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, 0);
6098
6099         alloc_size = cfg->stack_offset;
6100         pos = 0;
6101         prev_sp_offset = 0;
6102
6103         if (iphone_abi) {
6104                 /*
6105                  * The iphone uses R7 as the frame pointer, and it points at the saved
6106                  * r7+lr:
6107                  *         <lr>
6108                  * r7 ->   <r7>
6109                  *         <rest of frame>
6110                  * We can't use r7 as a frame pointer since it points into the middle of
6111                  * the frame, so we keep using our own frame pointer.
6112                  * FIXME: Optimize this.
6113                  */
6114                 ARM_PUSH (code, (1 << ARMREG_R7) | (1 << ARMREG_LR));
6115                 prev_sp_offset += 8; /* r7 and lr */
6116                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset);
6117                 mono_emit_unwind_op_offset (cfg, code, ARMREG_R7, (- prev_sp_offset) + 0);
6118                 ARM_MOV_REG_REG (code, ARMREG_R7, ARMREG_SP);
6119         }
6120
6121         if (!method->save_lmf) {
6122                 if (iphone_abi) {
6123                         /* No need to push LR again */
6124                         if (cfg->used_int_regs)
6125                                 ARM_PUSH (code, cfg->used_int_regs);
6126                 } else {
6127                         ARM_PUSH (code, cfg->used_int_regs | (1 << ARMREG_LR));
6128                         prev_sp_offset += 4;
6129                 }
6130                 for (i = 0; i < 16; ++i) {
6131                         if (cfg->used_int_regs & (1 << i))
6132                                 prev_sp_offset += 4;
6133                 }
6134                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset);
6135                 reg_offset = 0;
6136                 for (i = 0; i < 16; ++i) {
6137                         if ((cfg->used_int_regs & (1 << i))) {
6138                                 mono_emit_unwind_op_offset (cfg, code, i, (- prev_sp_offset) + reg_offset);
6139                                 mini_gc_set_slot_type_from_cfa (cfg, (- prev_sp_offset) + reg_offset, SLOT_NOREF);
6140                                 reg_offset += 4;
6141                         }
6142                 }
6143                 mono_emit_unwind_op_offset (cfg, code, ARMREG_LR, -4);
6144                 mini_gc_set_slot_type_from_cfa (cfg, -4, SLOT_NOREF);
6145         } else {
6146                 ARM_MOV_REG_REG (code, ARMREG_IP, ARMREG_SP);
6147                 ARM_PUSH (code, 0x5ff0);
6148                 prev_sp_offset += 4 * 10; /* all but r0-r3, sp and pc */
6149                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset);
6150                 reg_offset = 0;
6151                 for (i = 0; i < 16; ++i) {
6152                         if ((i > ARMREG_R3) && (i != ARMREG_SP) && (i != ARMREG_PC)) {
6153                                 /* The original r7 is saved at the start */
6154                                 if (!(iphone_abi && i == ARMREG_R7))
6155                                         mono_emit_unwind_op_offset (cfg, code, i, (- prev_sp_offset) + reg_offset);
6156                                 reg_offset += 4;
6157                         }
6158                 }
6159                 g_assert (reg_offset == 4 * 10);
6160                 pos += sizeof (MonoLMF) - (4 * 10);
6161                 lmf_offset = pos;
6162         }
6163         alloc_size += pos;
6164         orig_alloc_size = alloc_size;
6165         // align to MONO_ARCH_FRAME_ALIGNMENT bytes
6166         if (alloc_size & (MONO_ARCH_FRAME_ALIGNMENT - 1)) {
6167                 alloc_size += MONO_ARCH_FRAME_ALIGNMENT - 1;
6168                 alloc_size &= ~(MONO_ARCH_FRAME_ALIGNMENT - 1);
6169         }
6170
6171         /* the stack used in the pushed regs */
6172         alloc_size += ALIGN_TO (prev_sp_offset, MONO_ARCH_FRAME_ALIGNMENT) - prev_sp_offset;
6173         cfg->stack_usage = alloc_size;
6174         if (alloc_size) {
6175                 if ((i = mono_arm_is_rotated_imm8 (alloc_size, &rot_amount)) >= 0) {
6176                         ARM_SUB_REG_IMM (code, ARMREG_SP, ARMREG_SP, i, rot_amount);
6177                 } else {
6178                         code = mono_arm_emit_load_imm (code, ARMREG_IP, alloc_size);
6179                         ARM_SUB_REG_REG (code, ARMREG_SP, ARMREG_SP, ARMREG_IP);
6180                 }
6181                 mono_emit_unwind_op_def_cfa_offset (cfg, code, prev_sp_offset + alloc_size);
6182         }
6183         if (cfg->frame_reg != ARMREG_SP) {
6184                 ARM_MOV_REG_REG (code, cfg->frame_reg, ARMREG_SP);
6185                 mono_emit_unwind_op_def_cfa_reg (cfg, code, cfg->frame_reg);
6186         }
6187         //g_print ("prev_sp_offset: %d, alloc_size:%d\n", prev_sp_offset, alloc_size);
6188         prev_sp_offset += alloc_size;
6189
6190         for (i = 0; i < alloc_size - orig_alloc_size; i += 4)
6191                 mini_gc_set_slot_type_from_cfa (cfg, (- prev_sp_offset) + orig_alloc_size + i, SLOT_NOREF);
6192
6193         /* compute max_offset in order to use short forward jumps
6194          * we could skip do it on arm because the immediate displacement
6195          * for jumps is large enough, it may be useful later for constant pools
6196          */
6197         max_offset = 0;
6198         for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
6199                 MonoInst *ins = bb->code;
6200                 bb->max_offset = max_offset;
6201
6202                 if (cfg->prof_options & MONO_PROFILE_COVERAGE)
6203                         max_offset += 6;
6204
6205                 MONO_BB_FOR_EACH_INS (bb, ins)
6206                         max_offset += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
6207         }
6208
6209         /* stack alignment check */
6210         /*
6211         {
6212                 guint8 *buf [16];
6213                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_SP);
6214                 code = mono_arm_emit_load_imm (code, ARMREG_IP, MONO_ARCH_FRAME_ALIGNMENT -1);
6215                 ARM_AND_REG_REG (code, ARMREG_LR, ARMREG_LR, ARMREG_IP);
6216                 ARM_CMP_REG_IMM (code, ARMREG_LR, 0, 0);
6217                 buf [0] = code;
6218                 ARM_B_COND (code, ARMCOND_EQ, 0);
6219                 if (cfg->compile_aot)
6220                         ARM_MOV_REG_IMM8 (code, ARMREG_R0, 0);
6221                 else
6222                         code = mono_arm_emit_load_imm (code, ARMREG_R0, (guint32)cfg->method);
6223                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_arm_unaligned_stack");
6224                 code = emit_call_seq (cfg, code);
6225                 arm_patch (buf [0], code);
6226         }
6227         */
6228
6229         /* store runtime generic context */
6230         if (cfg->rgctx_var) {
6231                 MonoInst *ins = cfg->rgctx_var;
6232
6233                 g_assert (ins->opcode == OP_REGOFFSET);
6234
6235                 if (arm_is_imm12 (ins->inst_offset)) {
6236                         ARM_STR_IMM (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ins->inst_offset);
6237                 } else {
6238                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
6239                         ARM_STR_REG_REG (code, MONO_ARCH_RGCTX_REG, ins->inst_basereg, ARMREG_LR);
6240                 }
6241         }
6242
6243         /* load arguments allocated to register from the stack */
6244         pos = 0;
6245
6246         cinfo = get_call_info (NULL, sig);
6247
6248         if (cinfo->ret.storage == RegTypeStructByAddr) {
6249                 ArgInfo *ainfo = &cinfo->ret;
6250                 inst = cfg->vret_addr;
6251                 g_assert (arm_is_imm12 (inst->inst_offset));
6252                 ARM_STR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6253         }
6254
6255         if (sig->call_convention == MONO_CALL_VARARG) {
6256                 ArgInfo *cookie = &cinfo->sig_cookie;
6257
6258                 /* Save the sig cookie address */
6259                 g_assert (cookie->storage == RegTypeBase);
6260
6261                 g_assert (arm_is_imm12 (prev_sp_offset + cookie->offset));
6262                 g_assert (arm_is_imm12 (cfg->sig_cookie));
6263                 ARM_ADD_REG_IMM8 (code, ARMREG_IP, cfg->frame_reg, prev_sp_offset + cookie->offset);
6264                 ARM_STR_IMM (code, ARMREG_IP, cfg->frame_reg, cfg->sig_cookie);
6265         }
6266
6267         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
6268                 ArgInfo *ainfo = cinfo->args + i;
6269                 inst = cfg->args [pos];
6270
6271                 if (cfg->verbose_level > 2)
6272                         g_print ("Saving argument %d (type: %d)\n", i, ainfo->storage);
6273
6274                 if (inst->opcode == OP_REGVAR) {
6275                         if (ainfo->storage == RegTypeGeneral)
6276                                 ARM_MOV_REG_REG (code, inst->dreg, ainfo->reg);
6277                         else if (ainfo->storage == RegTypeFP) {
6278                                 g_assert_not_reached ();
6279                         } else if (ainfo->storage == RegTypeBase) {
6280                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
6281                                         ARM_LDR_IMM (code, inst->dreg, ARMREG_SP, (prev_sp_offset + ainfo->offset));
6282                                 } else {
6283                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset);
6284                                         ARM_LDR_REG_REG (code, inst->dreg, ARMREG_SP, ARMREG_IP);
6285                                 }
6286                         } else
6287                                 g_assert_not_reached ();
6288
6289                         if (cfg->verbose_level > 2)
6290                                 g_print ("Argument %d assigned to register %s\n", pos, mono_arch_regname (inst->dreg));
6291                 } else {
6292                         switch (ainfo->storage) {
6293                         case RegTypeHFA:
6294                                 for (part = 0; part < ainfo->nregs; part ++) {
6295                                         if (ainfo->esize == 4)
6296                                                 ARM_FSTS (code, ainfo->reg + part, inst->inst_basereg, inst->inst_offset + (part * ainfo->esize));
6297                                         else
6298                                                 ARM_FSTD (code, ainfo->reg + (part * 2), inst->inst_basereg, inst->inst_offset + (part * ainfo->esize));
6299                                 }
6300                                 break;
6301                         case RegTypeGeneral:
6302                         case RegTypeIRegPair:
6303                         case RegTypeGSharedVtInReg:
6304                         case RegTypeStructByAddr:
6305                                 switch (ainfo->size) {
6306                                 case 1:
6307                                         if (arm_is_imm12 (inst->inst_offset))
6308                                                 ARM_STRB_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6309                                         else {
6310                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6311                                                 ARM_STRB_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6312                                         }
6313                                         break;
6314                                 case 2:
6315                                         if (arm_is_imm8 (inst->inst_offset)) {
6316                                                 ARM_STRH_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6317                                         } else {
6318                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6319                                                 ARM_STRH_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6320                                         }
6321                                         break;
6322                                 case 8:
6323                                         if (arm_is_imm12 (inst->inst_offset)) {
6324                                                 ARM_STR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6325                                         } else {
6326                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6327                                                 ARM_STR_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6328                                         }
6329                                         if (arm_is_imm12 (inst->inst_offset + 4)) {
6330                                                 ARM_STR_IMM (code, ainfo->reg + 1, inst->inst_basereg, inst->inst_offset + 4);
6331                                         } else {
6332                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset + 4);
6333                                                 ARM_STR_REG_REG (code, ainfo->reg + 1, inst->inst_basereg, ARMREG_IP);
6334                                         }
6335                                         break;
6336                                 default:
6337                                         if (arm_is_imm12 (inst->inst_offset)) {
6338                                                 ARM_STR_IMM (code, ainfo->reg, inst->inst_basereg, inst->inst_offset);
6339                                         } else {
6340                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6341                                                 ARM_STR_REG_REG (code, ainfo->reg, inst->inst_basereg, ARMREG_IP);
6342                                         }
6343                                         break;
6344                                 }
6345                                 break;
6346                         case RegTypeBaseGen:
6347                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
6348                                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, (prev_sp_offset + ainfo->offset));
6349                                 } else {
6350                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset);
6351                                         ARM_LDR_REG_REG (code, ARMREG_LR, ARMREG_SP, ARMREG_IP);
6352                                 }
6353                                 if (arm_is_imm12 (inst->inst_offset + 4)) {
6354                                         ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset + 4);
6355                                         ARM_STR_IMM (code, ARMREG_R3, inst->inst_basereg, inst->inst_offset);
6356                                 } else {
6357                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset + 4);
6358                                         ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6359                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6360                                         ARM_STR_REG_REG (code, ARMREG_R3, inst->inst_basereg, ARMREG_IP);
6361                                 }
6362                                 break;
6363                         case RegTypeBase:
6364                         case RegTypeGSharedVtOnStack:
6365                         case RegTypeStructByAddrOnStack:
6366                                 if (arm_is_imm12 (prev_sp_offset + ainfo->offset)) {
6367                                         ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, (prev_sp_offset + ainfo->offset));
6368                                 } else {
6369                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset);
6370                                         ARM_LDR_REG_REG (code, ARMREG_LR, ARMREG_SP, ARMREG_IP);
6371                                 }
6372
6373                                 switch (ainfo->size) {
6374                                 case 1:
6375                                         if (arm_is_imm8 (inst->inst_offset)) {
6376                                                 ARM_STRB_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6377                                         } else {
6378                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6379                                                 ARM_STRB_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6380                                         }
6381                                         break;
6382                                 case 2:
6383                                         if (arm_is_imm8 (inst->inst_offset)) {
6384                                                 ARM_STRH_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6385                                         } else {
6386                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6387                                                 ARM_STRH_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6388                                         }
6389                                         break;
6390                                 case 8:
6391                                         if (arm_is_imm12 (inst->inst_offset)) {
6392                                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6393                                         } else {
6394                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6395                                                 ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6396                                         }
6397                                         if (arm_is_imm12 (prev_sp_offset + ainfo->offset + 4)) {
6398                                                 ARM_LDR_IMM (code, ARMREG_LR, ARMREG_SP, (prev_sp_offset + ainfo->offset + 4));
6399                                         } else {
6400                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, prev_sp_offset + ainfo->offset + 4);
6401                                                 ARM_LDR_REG_REG (code, ARMREG_LR, ARMREG_SP, ARMREG_IP);
6402                                         }
6403                                         if (arm_is_imm12 (inst->inst_offset + 4)) {
6404                                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset + 4);
6405                                         } else {
6406                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset + 4);
6407                                                 ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6408                                         }
6409                                         break;
6410                                 default:
6411                                         if (arm_is_imm12 (inst->inst_offset)) {
6412                                                 ARM_STR_IMM (code, ARMREG_LR, inst->inst_basereg, inst->inst_offset);
6413                                         } else {
6414                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6415                                                 ARM_STR_REG_REG (code, ARMREG_LR, inst->inst_basereg, ARMREG_IP);
6416                                         }
6417                                         break;
6418                                 }
6419                                 break;
6420                         case RegTypeFP: {
6421                                 int imm8, rot_amount;
6422
6423                                 if ((imm8 = mono_arm_is_rotated_imm8 (inst->inst_offset, &rot_amount)) == -1) {
6424                                         code = mono_arm_emit_load_imm (code, ARMREG_IP, inst->inst_offset);
6425                                         ARM_ADD_REG_REG (code, ARMREG_IP, ARMREG_IP, inst->inst_basereg);
6426                                 } else
6427                                         ARM_ADD_REG_IMM (code, ARMREG_IP, inst->inst_basereg, imm8, rot_amount);
6428
6429                                 if (ainfo->size == 8)
6430                                         ARM_FSTD (code, ainfo->reg, ARMREG_IP, 0);
6431                                 else
6432                                         ARM_FSTS (code, ainfo->reg, ARMREG_IP, 0);
6433                                 break;
6434                         }
6435                         case RegTypeStructByVal: {
6436                                 int doffset = inst->inst_offset;
6437                                 int soffset = 0;
6438                                 int cur_reg;
6439                                 int size = 0;
6440                                 size = mini_type_stack_size_full (inst->inst_vtype, NULL, sig->pinvoke);
6441                                 for (cur_reg = 0; cur_reg < ainfo->size; ++cur_reg) {
6442                                         if (arm_is_imm12 (doffset)) {
6443                                                 ARM_STR_IMM (code, ainfo->reg + cur_reg, inst->inst_basereg, doffset);
6444                                         } else {
6445                                                 code = mono_arm_emit_load_imm (code, ARMREG_IP, doffset);
6446                                                 ARM_STR_REG_REG (code, ainfo->reg + cur_reg, inst->inst_basereg, ARMREG_IP);
6447                                         }
6448                                         soffset += sizeof (gpointer);
6449                                         doffset += sizeof (gpointer);
6450                                 }
6451                                 if (ainfo->vtsize) {
6452                                         /* FIXME: handle overrun! with struct sizes not multiple of 4 */
6453                                         //g_print ("emit_memcpy (prev_sp_ofs: %d, ainfo->offset: %d, soffset: %d)\n", prev_sp_offset, ainfo->offset, soffset);
6454                                         code = emit_memcpy (code, ainfo->vtsize * sizeof (gpointer), inst->inst_basereg, doffset, ARMREG_SP, prev_sp_offset + ainfo->offset);
6455                                 }
6456                                 break;
6457                         }
6458                         default:
6459                                 g_assert_not_reached ();
6460                                 break;
6461                         }
6462                 }
6463                 pos++;
6464         }
6465
6466         if (method->save_lmf)
6467                 code = emit_save_lmf (cfg, code, alloc_size - lmf_offset);
6468
6469         if (tracing)
6470                 code = mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
6471
6472         if (cfg->arch.seq_point_info_var) {
6473                 MonoInst *ins = cfg->arch.seq_point_info_var;
6474
6475                 /* Initialize the variable from a GOT slot */
6476                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
6477                 ARM_LDR_IMM (code, ARMREG_R0, ARMREG_PC, 0);
6478                 ARM_B (code, 0);
6479                 *(gpointer*)code = NULL;
6480                 code += 4;
6481                 ARM_LDR_REG_REG (code, ARMREG_R0, ARMREG_PC, ARMREG_R0);
6482
6483                 g_assert (ins->opcode == OP_REGOFFSET);
6484
6485                 if (arm_is_imm12 (ins->inst_offset)) {
6486                         ARM_STR_IMM (code, ARMREG_R0, ins->inst_basereg, ins->inst_offset);
6487                 } else {
6488                         code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
6489                         ARM_STR_REG_REG (code, ARMREG_R0, ins->inst_basereg, ARMREG_LR);
6490                 }
6491         }
6492
6493         /* Initialize ss_trigger_page_var */
6494         if (!cfg->soft_breakpoints) {
6495                 MonoInst *info_var = cfg->arch.seq_point_info_var;
6496                 MonoInst *ss_trigger_page_var = cfg->arch.ss_trigger_page_var;
6497                 int dreg = ARMREG_LR;
6498
6499                 if (info_var) {
6500                         g_assert (info_var->opcode == OP_REGOFFSET);
6501                         g_assert (arm_is_imm12 (info_var->inst_offset));
6502
6503                         ARM_LDR_IMM (code, dreg, info_var->inst_basereg, info_var->inst_offset);
6504                         /* Load the trigger page addr */
6505                         ARM_LDR_IMM (code, dreg, dreg, MONO_STRUCT_OFFSET (SeqPointInfo, ss_trigger_page));
6506                         ARM_STR_IMM (code, dreg, ss_trigger_page_var->inst_basereg, ss_trigger_page_var->inst_offset);
6507                 }
6508         }
6509
6510         if (cfg->arch.seq_point_ss_method_var) {
6511                 MonoInst *ss_method_ins = cfg->arch.seq_point_ss_method_var;
6512                 MonoInst *bp_method_ins = cfg->arch.seq_point_bp_method_var;
6513                 g_assert (ss_method_ins->opcode == OP_REGOFFSET);
6514                 g_assert (arm_is_imm12 (ss_method_ins->inst_offset));
6515                 g_assert (bp_method_ins->opcode == OP_REGOFFSET);
6516                 g_assert (arm_is_imm12 (bp_method_ins->inst_offset));
6517
6518                 ARM_MOV_REG_REG (code, ARMREG_LR, ARMREG_PC);
6519                 ARM_B (code, 1);
6520                 *(gpointer*)code = &single_step_tramp;
6521                 code += 4;
6522                 *(gpointer*)code = breakpoint_tramp;
6523                 code += 4;
6524
6525                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_LR, 0);
6526                 ARM_STR_IMM (code, ARMREG_IP, ss_method_ins->inst_basereg, ss_method_ins->inst_offset);
6527                 ARM_LDR_IMM (code, ARMREG_IP, ARMREG_LR, 4);
6528                 ARM_STR_IMM (code, ARMREG_IP, bp_method_ins->inst_basereg, bp_method_ins->inst_offset);
6529         }
6530
6531         cfg->code_len = code - cfg->native_code;
6532         g_assert (cfg->code_len < cfg->code_size);
6533         g_free (cinfo);
6534
6535         return code;
6536 }
6537
6538 void
6539 mono_arch_emit_epilog (MonoCompile *cfg)
6540 {
6541         MonoMethod *method = cfg->method;
6542         int pos, i, rot_amount;
6543         int max_epilog_size = 16 + 20*4;
6544         guint8 *code;
6545         CallInfo *cinfo;
6546
6547         if (cfg->method->save_lmf)
6548                 max_epilog_size += 128;
6549
6550         if (mono_jit_trace_calls != NULL)
6551                 max_epilog_size += 50;
6552
6553         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
6554                 max_epilog_size += 50;
6555
6556         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
6557                 cfg->code_size *= 2;
6558                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
6559                 cfg->stat_code_reallocs++;
6560         }
6561
6562         /*
6563          * Keep in sync with OP_JMP
6564          */
6565         code = cfg->native_code + cfg->code_len;
6566
6567         /* Save the uwind state which is needed by the out-of-line code */
6568         mono_emit_unwind_op_remember_state (cfg, code);
6569
6570         if (mono_jit_trace_calls != NULL && mono_trace_eval (method)) {
6571                 code = mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
6572         }
6573         pos = 0;
6574
6575         /* Load returned vtypes into registers if needed */
6576         cinfo = cfg->arch.cinfo;
6577         switch (cinfo->ret.storage) {
6578         case RegTypeStructByVal: {
6579                 MonoInst *ins = cfg->ret;
6580
6581                 if (cinfo->ret.nregs == 1) {
6582                         if (arm_is_imm12 (ins->inst_offset)) {
6583                                 ARM_LDR_IMM (code, ARMREG_R0, ins->inst_basereg, ins->inst_offset);
6584                         } else {
6585                                 code = mono_arm_emit_load_imm (code, ARMREG_LR, ins->inst_offset);
6586                                 ARM_LDR_REG_REG (code, ARMREG_R0, ins->inst_basereg, ARMREG_LR);
6587                         }
6588                 } else {
6589                         for (i = 0; i < cinfo->ret.nregs; ++i) {
6590                                 int offset = ins->inst_offset + (i * 4);
6591                                 if (arm_is_imm12 (offset)) {
6592                                         ARM_LDR_IMM (code, i, ins->inst_basereg, offset);
6593                                 } else {
6594                                         code = mono_arm_emit_load_imm (code, ARMREG_LR, offset);
6595                                         ARM_LDR_REG_REG (code, i, ins->inst_basereg, ARMREG_LR);
6596                                 }
6597                         }
6598                 }
6599                 break;
6600         }
6601         case RegTypeHFA: {
6602                 MonoInst *ins = cfg->ret;
6603
6604                 for (i = 0; i < cinfo->ret.nregs; ++i) {
6605                         if (cinfo->ret.esize == 4)
6606                                 ARM_FLDS (code, cinfo->ret.reg + i, ins->inst_basereg, ins->inst_offset + (i * cinfo->ret.esize));
6607                         else
6608                                 ARM_FLDD (code, cinfo->ret.reg + (i * 2), ins->inst_basereg, ins->inst_offset + (i * cinfo->ret.esize));
6609                 }
6610                 break;
6611         }
6612         default:
6613                 break;
6614         }
6615
6616         if (method->save_lmf) {
6617                 int lmf_offset, reg, sp_adj, regmask, nused_int_regs = 0;
6618                 /* all but r0-r3, sp and pc */
6619                 pos += sizeof (MonoLMF) - (MONO_ARM_NUM_SAVED_REGS * sizeof (mgreg_t));
6620                 lmf_offset = pos;
6621
6622                 code = emit_restore_lmf (cfg, code, cfg->stack_usage - lmf_offset);
6623
6624                 /* This points to r4 inside MonoLMF->iregs */
6625                 sp_adj = (sizeof (MonoLMF) - MONO_ARM_NUM_SAVED_REGS * sizeof (mgreg_t));
6626                 reg = ARMREG_R4;
6627                 regmask = 0x9ff0; /* restore lr to pc */
6628                 /* Skip caller saved registers not used by the method */
6629                 while (!(cfg->used_int_regs & (1 << reg)) && reg < ARMREG_FP) {
6630                         regmask &= ~(1 << reg);
6631                         sp_adj += 4;
6632                         reg ++;
6633                 }
6634                 if (iphone_abi)
6635                         /* Restored later */
6636                         regmask &= ~(1 << ARMREG_PC);
6637                 /* point sp at the registers to restore: 10 is 14 -4, because we skip r0-r3 */
6638                 code = emit_big_add (code, ARMREG_SP, cfg->frame_reg, cfg->stack_usage - lmf_offset + sp_adj);
6639                 for (i = 0; i < 16; i++) {
6640                         if (regmask & (1 << i))
6641                                 nused_int_regs ++;
6642                 }
6643                 mono_emit_unwind_op_def_cfa (cfg, code, ARMREG_SP, ((iphone_abi ? 3 : 0) + nused_int_regs) * 4);
6644                 /* restore iregs */
6645                 ARM_POP (code, regmask);
6646                 if (iphone_abi) {
6647                         for (i = 0; i < 16; i++) {
6648                                 if (regmask & (1 << i))
6649                                         mono_emit_unwind_op_same_value (cfg, code, i);
6650                         }
6651                         /* Restore saved r7, restore LR to PC */
6652                         /* Skip lr from the lmf */
6653                         mono_emit_unwind_op_def_cfa_offset (cfg, code, 3 * 4);
6654                         ARM_ADD_REG_IMM (code, ARMREG_SP, ARMREG_SP, sizeof (gpointer), 0);
6655                         mono_emit_unwind_op_def_cfa_offset (cfg, code, 2 * 4);
6656                         ARM_POP (code, (1 << ARMREG_R7) | (1 << ARMREG_PC));
6657                 }
6658         } else {
6659                 int i, nused_int_regs = 0;
6660
6661                 for (i = 0; i < 16; i++) {
6662                         if (cfg->used_int_regs & (1 << i))
6663                                 nused_int_regs ++;
6664                 }
6665
6666                 if ((i = mono_arm_is_rotated_imm8 (cfg->stack_usage, &rot_amount)) >= 0) {
6667                         ARM_ADD_REG_IMM (code, ARMREG_SP, cfg->frame_reg, i, rot_amount);
6668                 } else {
6669                         code = mono_arm_emit_load_imm (code, ARMREG_IP, cfg->stack_usage);
6670                         ARM_ADD_REG_REG (code, ARMREG_SP, cfg->frame_reg, ARMREG_IP);
6671                 }
6672
6673                 if (cfg->frame_reg != ARMREG_SP) {
6674                         mono_emit_unwind_op_def_cfa_reg (cfg, code, ARMREG_SP);
6675                 }
6676
6677                 if (iphone_abi) {
6678                         /* Restore saved gregs */
6679                         if (cfg->used_int_regs) {
6680                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, (2 + nused_int_regs) * 4);
6681                                 ARM_POP (code, cfg->used_int_regs);
6682                                 for (i = 0; i < 16; i++) {
6683                                         if (cfg->used_int_regs & (1 << i))
6684                                                 mono_emit_unwind_op_same_value (cfg, code, i);
6685                                 }
6686                         }
6687                         mono_emit_unwind_op_def_cfa_offset (cfg, code, 2 * 4);
6688                         /* Restore saved r7, restore LR to PC */
6689                         ARM_POP (code, (1 << ARMREG_R7) | (1 << ARMREG_PC));
6690                 } else {
6691                         mono_emit_unwind_op_def_cfa_offset (cfg, code, (nused_int_regs + 1) * 4);
6692                         ARM_POP (code, cfg->used_int_regs | (1 << ARMREG_PC));
6693                 }
6694         }
6695
6696         /* Restore the unwind state to be the same as before the epilog */
6697         mono_emit_unwind_op_restore_state (cfg, code);
6698
6699         cfg->code_len = code - cfg->native_code;
6700
6701         g_assert (cfg->code_len < cfg->code_size);
6702
6703 }
6704
6705 void
6706 mono_arch_emit_exceptions (MonoCompile *cfg)
6707 {
6708         MonoJumpInfo *patch_info;
6709         int i;
6710         guint8 *code;
6711         guint8* exc_throw_pos [MONO_EXC_INTRINS_NUM];
6712         guint8 exc_throw_found [MONO_EXC_INTRINS_NUM];
6713         int max_epilog_size = 50;
6714
6715         for (i = 0; i < MONO_EXC_INTRINS_NUM; i++) {
6716                 exc_throw_pos [i] = NULL;
6717                 exc_throw_found [i] = 0;
6718         }
6719
6720         /* count the number of exception infos */
6721
6722         /*
6723          * make sure we have enough space for exceptions
6724          */
6725         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
6726                 if (patch_info->type == MONO_PATCH_INFO_EXC) {
6727                         i = mini_exception_id_by_name (patch_info->data.target);
6728                         if (!exc_throw_found [i]) {
6729                                 max_epilog_size += 32;
6730                                 exc_throw_found [i] = TRUE;
6731                         }
6732                 }
6733         }
6734
6735         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
6736                 cfg->code_size *= 2;
6737                 cfg->native_code = g_realloc (cfg->native_code, cfg->code_size);
6738                 cfg->stat_code_reallocs++;
6739         }
6740
6741         code = cfg->native_code + cfg->code_len;
6742
6743         /* add code to raise exceptions */
6744         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
6745                 switch (patch_info->type) {
6746                 case MONO_PATCH_INFO_EXC: {
6747                         MonoClass *exc_class;
6748                         unsigned char *ip = patch_info->ip.i + cfg->native_code;
6749
6750                         i = mini_exception_id_by_name (patch_info->data.target);
6751                         if (exc_throw_pos [i]) {
6752                                 arm_patch (ip, exc_throw_pos [i]);
6753                                 patch_info->type = MONO_PATCH_INFO_NONE;
6754                                 break;
6755                         } else {
6756                                 exc_throw_pos [i] = code;
6757                         }
6758                         arm_patch (ip, code);
6759
6760                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
6761
6762                         ARM_MOV_REG_REG (code, ARMREG_R1, ARMREG_LR);
6763                         ARM_LDR_IMM (code, ARMREG_R0, ARMREG_PC, 0);
6764                         patch_info->type = MONO_PATCH_INFO_INTERNAL_METHOD;
6765                         patch_info->data.name = "mono_arch_throw_corlib_exception";
6766                         patch_info->ip.i = code - cfg->native_code;
6767                         ARM_BL (code, 0);
6768                         cfg->thunk_area += THUNK_SIZE;
6769                         *(guint32*)(gpointer)code = exc_class->type_token - MONO_TOKEN_TYPE_DEF;
6770                         code += 4;
6771                         break;
6772                 }
6773                 default:
6774                         /* do nothing */
6775                         break;
6776                 }
6777         }
6778
6779         cfg->code_len = code - cfg->native_code;
6780
6781         g_assert (cfg->code_len < cfg->code_size);
6782
6783 }
6784
6785 #endif /* #ifndef DISABLE_JIT */
6786
6787 void
6788 mono_arch_finish_init (void)
6789 {
6790 }
6791
6792 void
6793 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
6794 {
6795 }
6796
6797 MonoInst*
6798 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
6799 {
6800         /* FIXME: */
6801         return NULL;
6802 }
6803
6804 gboolean
6805 mono_arch_print_tree (MonoInst *tree, int arity)
6806 {
6807         return 0;
6808 }
6809
6810 #ifndef DISABLE_JIT
6811
6812 #endif
6813
6814 guint32
6815 mono_arch_get_patch_offset (guint8 *code)
6816 {
6817         /* OP_AOTCONST */
6818         return 8;
6819 }
6820
6821 void
6822 mono_arch_flush_register_windows (void)
6823 {
6824 }
6825
6826 MonoMethod*
6827 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
6828 {
6829         return (MonoMethod*)regs [MONO_ARCH_IMT_REG];
6830 }
6831
6832 MonoVTable*
6833 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
6834 {
6835         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
6836 }
6837
6838 GSList*
6839 mono_arch_get_cie_program (void)
6840 {
6841         GSList *l = NULL;
6842
6843         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, ARMREG_SP, 0);
6844
6845         return l;
6846 }
6847
6848 /* #define ENABLE_WRONG_METHOD_CHECK 1 */
6849 #define BASE_SIZE (6 * 4)
6850 #define BSEARCH_ENTRY_SIZE (4 * 4)
6851 #define CMP_SIZE (3 * 4)
6852 #define BRANCH_SIZE (1 * 4)
6853 #define CALL_SIZE (2 * 4)
6854 #define WMC_SIZE (8 * 4)
6855 #define DISTANCE(A, B) (((gint32)(B)) - ((gint32)(A)))
6856
6857 static arminstr_t *
6858 arm_emit_value_and_patch_ldr (arminstr_t *code, arminstr_t *target, guint32 value)
6859 {
6860         guint32 delta = DISTANCE (target, code);
6861         delta -= 8;
6862         g_assert (delta >= 0 && delta <= 0xFFF);
6863         *target = *target | delta;
6864         *code = value;
6865         return code + 1;
6866 }
6867
6868 #ifdef ENABLE_WRONG_METHOD_CHECK
6869 static void
6870 mini_dump_bad_imt (int input_imt, int compared_imt, int pc)
6871 {
6872         g_print ("BAD IMT comparing %x with expected %x at ip %x", input_imt, compared_imt, pc);
6873         g_assert (0);
6874 }
6875 #endif
6876
6877 gpointer
6878 mono_arch_build_imt_thunk (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
6879         gpointer fail_tramp)
6880 {
6881         int size, i;
6882         arminstr_t *code, *start;
6883         gboolean large_offsets = FALSE;
6884         guint32 **constant_pool_starts;
6885         arminstr_t *vtable_target = NULL;
6886         int extra_space = 0;
6887 #ifdef ENABLE_WRONG_METHOD_CHECK
6888         char * cond;
6889 #endif
6890         GSList *unwind_ops;
6891
6892         size = BASE_SIZE;
6893         constant_pool_starts = g_new0 (guint32*, count);
6894
6895         for (i = 0; i < count; ++i) {
6896                 MonoIMTCheckItem *item = imt_entries [i];
6897                 if (item->is_equals) {
6898                         gboolean fail_case = !item->check_target_idx && fail_tramp;
6899
6900                         if (item->has_target_code || !arm_is_imm12 (DISTANCE (vtable, &vtable->vtable[item->value.vtable_slot]))) {
6901                                 item->chunk_size += 32;
6902                                 large_offsets = TRUE;
6903                         }
6904
6905                         if (item->check_target_idx || fail_case) {
6906                                 if (!item->compare_done || fail_case)
6907                                         item->chunk_size += CMP_SIZE;
6908                                 item->chunk_size += BRANCH_SIZE;
6909                         } else {
6910 #ifdef ENABLE_WRONG_METHOD_CHECK
6911                                 item->chunk_size += WMC_SIZE;
6912 #endif
6913                         }
6914                         if (fail_case) {
6915                                 item->chunk_size += 16;
6916                                 large_offsets = TRUE;
6917                         }
6918                         item->chunk_size += CALL_SIZE;
6919                 } else {
6920                         item->chunk_size += BSEARCH_ENTRY_SIZE;
6921                         imt_entries [item->check_target_idx]->compare_done = TRUE;
6922                 }
6923                 size += item->chunk_size;
6924         }
6925
6926         if (large_offsets)
6927                 size += 4 * count; /* The ARM_ADD_REG_IMM to pop the stack */
6928
6929         if (fail_tramp)
6930                 code = mono_method_alloc_generic_virtual_thunk (domain, size);
6931         else
6932                 code = mono_domain_code_reserve (domain, size);
6933         start = code;
6934
6935         unwind_ops = mono_arch_get_cie_program ();
6936
6937 #ifdef DEBUG_IMT
6938         g_print ("Building IMT thunk for class %s %s entries %d code size %d code at %p end %p vtable %p fail_tramp %p\n", vtable->klass->name_space, vtable->klass->name, count, size, start, ((guint8*)start) + size, vtable, fail_tramp);
6939         for (i = 0; i < count; ++i) {
6940                 MonoIMTCheckItem *item = imt_entries [i];
6941                 g_print ("method %d (%p) %s vtable slot %p is_equals %d chunk size %d\n", i, item->key, ((MonoMethod*)item->key)->name, &vtable->vtable [item->value.vtable_slot], item->is_equals, item->chunk_size);
6942         }
6943 #endif
6944
6945         if (large_offsets) {
6946                 ARM_PUSH4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
6947                 mono_add_unwind_op_def_cfa_offset (unwind_ops, code, start, 4 * sizeof (mgreg_t));
6948         } else {
6949                 ARM_PUSH2 (code, ARMREG_R0, ARMREG_R1);
6950                 mono_add_unwind_op_def_cfa_offset (unwind_ops, code, start, 2 * sizeof (mgreg_t));
6951         }
6952         ARM_LDR_IMM (code, ARMREG_R0, ARMREG_LR, -4);
6953         vtable_target = code;
6954         ARM_LDR_IMM (code, ARMREG_IP, ARMREG_PC, 0);
6955         ARM_MOV_REG_REG (code, ARMREG_R0, ARMREG_V5);
6956
6957         for (i = 0; i < count; ++i) {
6958                 MonoIMTCheckItem *item = imt_entries [i];
6959                 arminstr_t *imt_method = NULL, *vtable_offset_ins = NULL, *target_code_ins = NULL;
6960                 gint32 vtable_offset;
6961
6962                 item->code_target = (guint8*)code;
6963
6964                 if (item->is_equals) {
6965                         gboolean fail_case = !item->check_target_idx && fail_tramp;
6966
6967                         if (item->check_target_idx || fail_case) {
6968                                 if (!item->compare_done || fail_case) {
6969                                         imt_method = code;
6970                                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
6971                                         ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
6972                                 }
6973                                 item->jmp_code = (guint8*)code;
6974                                 ARM_B_COND (code, ARMCOND_NE, 0);
6975                         } else {
6976                                 /*Enable the commented code to assert on wrong method*/
6977 #ifdef ENABLE_WRONG_METHOD_CHECK
6978                                 imt_method = code;
6979                                 ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
6980                                 ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
6981                                 cond = code;
6982                                 ARM_B_COND (code, ARMCOND_EQ, 0);
6983
6984 /* Define this if your system is so bad that gdb is failing. */
6985 #ifdef BROKEN_DEV_ENV
6986                                 ARM_MOV_REG_REG (code, ARMREG_R2, ARMREG_PC);
6987                                 ARM_BL (code, 0);
6988                                 arm_patch (code - 1, mini_dump_bad_imt);
6989 #else
6990                                 ARM_DBRK (code);
6991 #endif
6992                                 arm_patch (cond, code);
6993 #endif
6994                         }
6995
6996                         if (item->has_target_code) {
6997                                 /* Load target address */
6998                                 target_code_ins = code;
6999                                 ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
7000                                 /* Save it to the fourth slot */
7001                                 ARM_STR_IMM (code, ARMREG_R1, ARMREG_SP, 3 * sizeof (gpointer));
7002                                 /* Restore registers and branch */
7003                                 ARM_POP4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
7004
7005                                 code = arm_emit_value_and_patch_ldr (code, target_code_ins, (gsize)item->value.target_code);
7006                         } else {
7007                                 vtable_offset = DISTANCE (vtable, &vtable->vtable[item->value.vtable_slot]);
7008                                 if (!arm_is_imm12 (vtable_offset)) {
7009                                         /*
7010                                          * We need to branch to a computed address but we don't have
7011                                          * a free register to store it, since IP must contain the
7012                                          * vtable address. So we push the two values to the stack, and
7013                                          * load them both using LDM.
7014                                          */
7015                                         /* Compute target address */
7016                                         vtable_offset_ins = code;
7017                                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
7018                                         ARM_LDR_REG_REG (code, ARMREG_R1, ARMREG_IP, ARMREG_R1);
7019                                         /* Save it to the fourth slot */
7020                                         ARM_STR_IMM (code, ARMREG_R1, ARMREG_SP, 3 * sizeof (gpointer));
7021                                         /* Restore registers and branch */
7022                                         ARM_POP4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
7023
7024                                         code = arm_emit_value_and_patch_ldr (code, vtable_offset_ins, vtable_offset);
7025                                 } else {
7026                                         ARM_POP2 (code, ARMREG_R0, ARMREG_R1);
7027                                         if (large_offsets) {
7028                                                 mono_add_unwind_op_def_cfa_offset (unwind_ops, code, start, 2 * sizeof (mgreg_t));
7029                                                 ARM_ADD_REG_IMM8 (code, ARMREG_SP, ARMREG_SP, 2 * sizeof (gpointer));
7030                                         }
7031                                         mono_add_unwind_op_def_cfa_offset (unwind_ops, code, start, 0);
7032                                         ARM_LDR_IMM (code, ARMREG_PC, ARMREG_IP, vtable_offset);
7033                                 }
7034                         }
7035
7036                         if (fail_case) {
7037                                 arm_patch (item->jmp_code, (guchar*)code);
7038
7039                                 target_code_ins = code;
7040                                 /* Load target address */
7041                                 ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
7042                                 /* Save it to the fourth slot */
7043                                 ARM_STR_IMM (code, ARMREG_R1, ARMREG_SP, 3 * sizeof (gpointer));
7044                                 /* Restore registers and branch */
7045                                 ARM_POP4 (code, ARMREG_R0, ARMREG_R1, ARMREG_IP, ARMREG_PC);
7046
7047                                 code = arm_emit_value_and_patch_ldr (code, target_code_ins, (gsize)fail_tramp);
7048                                 item->jmp_code = NULL;
7049                         }
7050
7051                         if (imt_method)
7052                                 code = arm_emit_value_and_patch_ldr (code, imt_method, (guint32)item->key);
7053
7054                         /*must emit after unconditional branch*/
7055                         if (vtable_target) {
7056                                 code = arm_emit_value_and_patch_ldr (code, vtable_target, (guint32)vtable);
7057                                 item->chunk_size += 4;
7058                                 vtable_target = NULL;
7059                         }
7060
7061                         /*We reserve the space for bsearch IMT values after the first entry with an absolute jump*/
7062                         constant_pool_starts [i] = code;
7063                         if (extra_space) {
7064                                 code += extra_space;
7065                                 extra_space = 0;
7066                         }
7067                 } else {
7068                         ARM_LDR_IMM (code, ARMREG_R1, ARMREG_PC, 0);
7069                         ARM_CMP_REG_REG (code, ARMREG_R0, ARMREG_R1);
7070
7071                         item->jmp_code = (guint8*)code;
7072                         ARM_B_COND (code, ARMCOND_HS, 0);
7073                         ++extra_space;
7074                 }
7075         }
7076
7077         for (i = 0; i < count; ++i) {
7078                 MonoIMTCheckItem *item = imt_entries [i];
7079                 if (item->jmp_code) {
7080                         if (item->check_target_idx)
7081                                 arm_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
7082                 }
7083                 if (i > 0 && item->is_equals) {
7084                         int j;
7085                         arminstr_t *space_start = constant_pool_starts [i];
7086                         for (j = i - 1; j >= 0 && !imt_entries [j]->is_equals; --j) {
7087                                 space_start = arm_emit_value_and_patch_ldr (space_start, (arminstr_t*)imt_entries [j]->code_target, (guint32)imt_entries [j]->key);
7088                         }
7089                 }
7090         }
7091
7092 #ifdef DEBUG_IMT
7093         {
7094                 char *buff = g_strdup_printf ("thunk_for_class_%s_%s_entries_%d", vtable->klass->name_space, vtable->klass->name, count);
7095                 mono_disassemble_code (NULL, (guint8*)start, size, buff);
7096                 g_free (buff);
7097         }
7098 #endif
7099
7100         g_free (constant_pool_starts);
7101
7102         mono_arch_flush_icache ((guint8*)start, size);
7103         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL);
7104         mono_stats.imt_thunks_size += code - start;
7105
7106         g_assert (DISTANCE (start, code) <= size);
7107
7108         mono_tramp_info_register (mono_tramp_info_create (NULL, (guint8*)start, DISTANCE (start, code), NULL, unwind_ops), domain);
7109
7110         return start;
7111 }
7112
7113 mgreg_t
7114 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
7115 {
7116         return ctx->regs [reg];
7117 }
7118
7119 void
7120 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
7121 {
7122         ctx->regs [reg] = val;
7123 }
7124
7125 /*
7126  * mono_arch_get_trampolines:
7127  *
7128  *   Return a list of MonoTrampInfo structures describing arch specific trampolines
7129  * for AOT.
7130  */
7131 GSList *
7132 mono_arch_get_trampolines (gboolean aot)
7133 {
7134         return mono_arm_get_exception_trampolines (aot);
7135 }
7136
7137 gpointer
7138 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
7139 {
7140         gpointer *lr_loc;
7141         char *old_value;
7142         char *bp;
7143
7144         /*Load the spvar*/
7145         bp = MONO_CONTEXT_GET_BP (ctx);
7146         lr_loc = (gpointer*)(bp + clause->exvar_offset);
7147
7148         old_value = *lr_loc;
7149         if ((char*)old_value < (char*)ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
7150                 return old_value;
7151
7152         *lr_loc = new_value;
7153
7154         return old_value;
7155 }
7156
7157 #if defined(MONO_ARCH_SOFT_DEBUG_SUPPORTED)
7158 /*
7159  * mono_arch_set_breakpoint:
7160  *
7161  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
7162  * The location should contain code emitted by OP_SEQ_POINT.
7163  */
7164 void
7165 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
7166 {
7167         guint8 *code = ip;
7168         guint32 native_offset = ip - (guint8*)ji->code_start;
7169         MonoDebugOptions *opt = mini_get_debug_options ();
7170
7171         if (opt->soft_breakpoints) {
7172                 g_assert (!ji->from_aot);
7173                 code += 4;
7174                 ARM_BLX_REG (code, ARMREG_LR);
7175                 mono_arch_flush_icache (code - 4, 4);
7176         } else if (ji->from_aot) {
7177                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
7178
7179                 g_assert (native_offset % 4 == 0);
7180                 g_assert (info->bp_addrs [native_offset / 4] == 0);
7181                 info->bp_addrs [native_offset / 4] = bp_trigger_page;
7182         } else {
7183                 int dreg = ARMREG_LR;
7184
7185                 /* Read from another trigger page */
7186                 ARM_LDR_IMM (code, dreg, ARMREG_PC, 0);
7187                 ARM_B (code, 0);
7188                 *(int*)code = (int)bp_trigger_page;
7189                 code += 4;
7190                 ARM_LDR_IMM (code, dreg, dreg, 0);
7191
7192                 mono_arch_flush_icache (code - 16, 16);
7193
7194 #if 0
7195                 /* This is currently implemented by emitting an SWI instruction, which
7196                  * qemu/linux seems to convert to a SIGILL.
7197                  */
7198                 *(int*)code = (0xef << 24) | 8;
7199                 code += 4;
7200                 mono_arch_flush_icache (code - 4, 4);
7201 #endif
7202         }
7203 }
7204
7205 /*
7206  * mono_arch_clear_breakpoint:
7207  *
7208  *   Clear the breakpoint at IP.
7209  */
7210 void
7211 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
7212 {
7213         MonoDebugOptions *opt = mini_get_debug_options ();
7214         guint8 *code = ip;
7215         int i;
7216
7217         if (opt->soft_breakpoints) {
7218                 g_assert (!ji->from_aot);
7219                 code += 4;
7220                 ARM_NOP (code);
7221                 mono_arch_flush_icache (code - 4, 4);
7222         } else if (ji->from_aot) {
7223                 guint32 native_offset = ip - (guint8*)ji->code_start;
7224                 SeqPointInfo *info = mono_arch_get_seq_point_info (mono_domain_get (), ji->code_start);
7225
7226                 g_assert (native_offset % 4 == 0);
7227                 g_assert (info->bp_addrs [native_offset / 4] == bp_trigger_page);
7228                 info->bp_addrs [native_offset / 4] = 0;
7229         } else {
7230                 for (i = 0; i < 4; ++i)
7231                         ARM_NOP (code);
7232
7233                 mono_arch_flush_icache (ip, code - ip);
7234         }
7235 }
7236
7237 /*
7238  * mono_arch_start_single_stepping:
7239  *
7240  *   Start single stepping.
7241  */
7242 void
7243 mono_arch_start_single_stepping (void)
7244 {
7245         if (ss_trigger_page)
7246                 mono_mprotect (ss_trigger_page, mono_pagesize (), 0);
7247         else
7248                 single_step_tramp = mini_get_single_step_trampoline ();
7249 }
7250
7251 /*
7252  * mono_arch_stop_single_stepping:
7253  *
7254  *   Stop single stepping.
7255  */
7256 void
7257 mono_arch_stop_single_stepping (void)
7258 {
7259         if (ss_trigger_page)
7260                 mono_mprotect (ss_trigger_page, mono_pagesize (), MONO_MMAP_READ);
7261         else
7262                 single_step_tramp = NULL;
7263 }
7264
7265 #if __APPLE__
7266 #define DBG_SIGNAL SIGBUS
7267 #else
7268 #define DBG_SIGNAL SIGSEGV
7269 #endif
7270
7271 /*
7272  * mono_arch_is_single_step_event:
7273  *
7274  *   Return whenever the machine state in SIGCTX corresponds to a single
7275  * step event.
7276  */
7277 gboolean
7278 mono_arch_is_single_step_event (void *info, void *sigctx)
7279 {
7280         siginfo_t *sinfo = info;
7281
7282         if (!ss_trigger_page)
7283                 return FALSE;
7284
7285         /* Sometimes the address is off by 4 */
7286         if (sinfo->si_addr >= ss_trigger_page && (guint8*)sinfo->si_addr <= (guint8*)ss_trigger_page + 128)
7287                 return TRUE;
7288         else
7289                 return FALSE;
7290 }
7291
7292 /*
7293  * mono_arch_is_breakpoint_event:
7294  *
7295  *   Return whenever the machine state in SIGCTX corresponds to a breakpoint event.
7296  */
7297 gboolean
7298 mono_arch_is_breakpoint_event (void *info, void *sigctx)
7299 {
7300         siginfo_t *sinfo = info;
7301
7302         if (!ss_trigger_page)
7303                 return FALSE;
7304
7305         if (sinfo->si_signo == DBG_SIGNAL) {
7306                 /* Sometimes the address is off by 4 */
7307                 if (sinfo->si_addr >= bp_trigger_page && (guint8*)sinfo->si_addr <= (guint8*)bp_trigger_page + 128)
7308                         return TRUE;
7309                 else
7310                         return FALSE;
7311         } else {
7312                 return FALSE;
7313         }
7314 }
7315
7316 /*
7317  * mono_arch_skip_breakpoint:
7318  *
7319  *   See mini-amd64.c for docs.
7320  */
7321 void
7322 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
7323 {
7324         MONO_CONTEXT_SET_IP (ctx, (guint8*)MONO_CONTEXT_GET_IP (ctx) + 4);
7325 }
7326
7327 /*
7328  * mono_arch_skip_single_step:
7329  *
7330  *   See mini-amd64.c for docs.
7331  */
7332 void
7333 mono_arch_skip_single_step (MonoContext *ctx)
7334 {
7335         MONO_CONTEXT_SET_IP (ctx, (guint8*)MONO_CONTEXT_GET_IP (ctx) + 4);
7336 }
7337
7338 #endif /* MONO_ARCH_SOFT_DEBUG_SUPPORTED */
7339
7340 /*
7341  * mono_arch_get_seq_point_info:
7342  *
7343  *   See mini-amd64.c for docs.
7344  */
7345 gpointer
7346 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
7347 {
7348         SeqPointInfo *info;
7349         MonoJitInfo *ji;
7350
7351         // FIXME: Add a free function
7352
7353         mono_domain_lock (domain);
7354         info = g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
7355                                                                 code);
7356         mono_domain_unlock (domain);
7357
7358         if (!info) {
7359                 ji = mono_jit_info_table_find (domain, (char*)code);
7360                 g_assert (ji);
7361
7362                 info = g_malloc0 (sizeof (SeqPointInfo) + ji->code_size);
7363
7364                 info->ss_trigger_page = ss_trigger_page;
7365                 info->bp_trigger_page = bp_trigger_page;
7366
7367                 mono_domain_lock (domain);
7368                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
7369                                                          code, info);
7370                 mono_domain_unlock (domain);
7371         }
7372
7373         return info;
7374 }
7375
7376 void
7377 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
7378 {
7379         ext->lmf.previous_lmf = prev_lmf;
7380         /* Mark that this is a MonoLMFExt */
7381         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
7382         ext->lmf.sp = (gssize)ext;
7383 }
7384
7385 /*
7386  * mono_arch_set_target:
7387  *
7388  *   Set the target architecture the JIT backend should generate code for, in the form
7389  * of a GNU target triplet. Only used in AOT mode.
7390  */
7391 void
7392 mono_arch_set_target (char *mtriple)
7393 {
7394         /* The GNU target triple format is not very well documented */
7395         if (strstr (mtriple, "armv7")) {
7396                 v5_supported = TRUE;
7397                 v6_supported = TRUE;
7398                 v7_supported = TRUE;
7399         }
7400         if (strstr (mtriple, "armv6")) {
7401                 v5_supported = TRUE;
7402                 v6_supported = TRUE;
7403         }
7404         if (strstr (mtriple, "armv7s")) {
7405                 v7s_supported = TRUE;
7406         }
7407         if (strstr (mtriple, "armv7k")) {
7408                 v7k_supported = TRUE;
7409         }
7410         if (strstr (mtriple, "thumbv7s")) {
7411                 v5_supported = TRUE;
7412                 v6_supported = TRUE;
7413                 v7_supported = TRUE;
7414                 v7s_supported = TRUE;
7415                 thumb_supported = TRUE;
7416                 thumb2_supported = TRUE;
7417         }
7418         if (strstr (mtriple, "darwin") || strstr (mtriple, "ios")) {
7419                 v5_supported = TRUE;
7420                 v6_supported = TRUE;
7421                 thumb_supported = TRUE;
7422                 iphone_abi = TRUE;
7423         }
7424         if (strstr (mtriple, "gnueabi"))
7425                 eabi_supported = TRUE;
7426 }
7427
7428 gboolean
7429 mono_arch_opcode_supported (int opcode)
7430 {
7431         switch (opcode) {
7432         case OP_ATOMIC_ADD_I4:
7433         case OP_ATOMIC_EXCHANGE_I4:
7434         case OP_ATOMIC_CAS_I4:
7435         case OP_ATOMIC_LOAD_I1:
7436         case OP_ATOMIC_LOAD_I2:
7437         case OP_ATOMIC_LOAD_I4:
7438         case OP_ATOMIC_LOAD_U1:
7439         case OP_ATOMIC_LOAD_U2:
7440         case OP_ATOMIC_LOAD_U4:
7441         case OP_ATOMIC_STORE_I1:
7442         case OP_ATOMIC_STORE_I2:
7443         case OP_ATOMIC_STORE_I4:
7444         case OP_ATOMIC_STORE_U1:
7445         case OP_ATOMIC_STORE_U2:
7446         case OP_ATOMIC_STORE_U4:
7447                 return v7_supported;
7448         case OP_ATOMIC_LOAD_R4:
7449         case OP_ATOMIC_LOAD_R8:
7450         case OP_ATOMIC_STORE_R4:
7451         case OP_ATOMIC_STORE_R8:
7452                 return v7_supported && IS_VFP;
7453         default:
7454                 return FALSE;
7455         }
7456 }
7457
7458 CallInfo*
7459 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
7460 {
7461         return get_call_info (mp, sig);
7462 }