mono/mini/mini-amd64.c

   1 /*
   2  * mini-amd64.c: AMD64 backend for the Mono code generator
   3  *
   4  * Based on mini-x86.c.
   5  *
   6  * Authors:
   7  *   Paolo Molaro (lupus@ximian.com)
   8  *   Dietmar Maurer (dietmar@ximian.com)
   9  *   Patrik Torstensson
  10  *   Zoltan Varga (vargaz@gmail.com)
  11  *   Johan Lorensson (lateralusx.github@gmail.com)
  12  *
  13  * (C) 2003 Ximian, Inc.
  14  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  15  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  16  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  17  */
  18 #include "mini.h"
  19 #include <string.h>
  20 #include <math.h>
  21 #include <assert.h>
  22 #ifdef HAVE_UNISTD_H
  23 #include <unistd.h>
  24 #endif
  25
  26 #include <mono/metadata/abi-details.h>
  27 #include <mono/metadata/appdomain.h>
  28 #include <mono/metadata/debug-helpers.h>
  29 #include <mono/metadata/threads.h>
  30 #include <mono/metadata/profiler-private.h>
  31 #include <mono/metadata/mono-debug.h>
  32 #include <mono/metadata/gc-internals.h>
  33 #include <mono/utils/mono-math.h>
  34 #include <mono/utils/mono-mmap.h>
  35 #include <mono/utils/mono-memory-model.h>
  36 #include <mono/utils/mono-tls.h>
  37 #include <mono/utils/mono-hwcap.h>
  38 #include <mono/utils/mono-threads.h>
  39
  40 #include "trace.h"
  41 #include "ir-emit.h"
  42 #include "mini-amd64.h"
  43 #include "cpu-amd64.h"
  44 #include "debugger-agent.h"
  45 #include "mini-gc.h"
  46
  47 #ifdef MONO_XEN_OPT
  48 static gboolean optimize_for_xen = TRUE;
  49 #else
  50 #define optimize_for_xen 0
  51 #endif
  52
  53 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  54
  55 #define IS_IMM32(val) ((((guint64)val) >> 32) == 0)
  56
  57 #define IS_REX(inst) (((inst) >= 0x40) && ((inst) <= 0x4f))
  58
  59 #ifdef TARGET_WIN32
  60 /* Under windows, the calling convention is never stdcall */
  61 #define CALLCONV_IS_STDCALL(call_conv) (FALSE)
  62 #else
  63 #define CALLCONV_IS_STDCALL(call_conv) ((call_conv) == MONO_CALL_STDCALL)
  64 #endif
  65
  66 /* This mutex protects architecture specific caches */
  67 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  68 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  69 static mono_mutex_t mini_arch_mutex;
  70
  71 /* The single step trampoline */
  72 static gpointer ss_trampoline;
  73
  74 /* The breakpoint trampoline */
  75 static gpointer bp_trampoline;
  76
  77 /* Offset between fp and the first argument in the callee */
  78 #define ARGS_OFFSET 16
  79 #define GP_SCRATCH_REG AMD64_R11
  80
  81 /*
  82  * AMD64 register usage:
  83  * - callee saved registers are used for global register allocation
  84  * - %r11 is used for materializing 64 bit constants in opcodes
  85  * - the rest is used for local allocation
  86  */
  87
  88 /*
  89  * Floating point comparison results:
  90  *                  ZF PF CF
  91  * A > B            0  0  0
  92  * A < B            0  0  1
  93  * A = B            1  0  0
  94  * A > B            0  0  0
  95  * UNORDERED        1  1  1
  96  */
  97
  98 const char*
  99 mono_arch_regname (int reg)
 100 {
 101         switch (reg) {
 102         case AMD64_RAX: return "%rax";
 103         case AMD64_RBX: return "%rbx";
 104         case AMD64_RCX: return "%rcx";
 105         case AMD64_RDX: return "%rdx";
 106         case AMD64_RSP: return "%rsp";
 107         case AMD64_RBP: return "%rbp";
 108         case AMD64_RDI: return "%rdi";
 109         case AMD64_RSI: return "%rsi";
 110         case AMD64_R8: return "%r8";
 111         case AMD64_R9: return "%r9";
 112         case AMD64_R10: return "%r10";
 113         case AMD64_R11: return "%r11";
 114         case AMD64_R12: return "%r12";
 115         case AMD64_R13: return "%r13";
 116         case AMD64_R14: return "%r14";
 117         case AMD64_R15: return "%r15";
 118         }
 119         return "unknown";
 120 }
 121
 122 static const char * packed_xmmregs [] = {
 123         "p:xmm0", "p:xmm1", "p:xmm2", "p:xmm3", "p:xmm4", "p:xmm5", "p:xmm6", "p:xmm7", "p:xmm8",
 124         "p:xmm9", "p:xmm10", "p:xmm11", "p:xmm12", "p:xmm13", "p:xmm14", "p:xmm15"
 125 };
 126
 127 static const char * single_xmmregs [] = {
 128         "s:xmm0", "s:xmm1", "s:xmm2", "s:xmm3", "s:xmm4", "s:xmm5", "s:xmm6", "s:xmm7", "s:xmm8",
 129         "s:xmm9", "s:xmm10", "s:xmm11", "s:xmm12", "s:xmm13", "s:xmm14", "s:xmm15"
 130 };
 131
 132 const char*
 133 mono_arch_fregname (int reg)
 134 {
 135         if (reg < AMD64_XMM_NREG)
 136                 return single_xmmregs [reg];
 137         else
 138                 return "unknown";
 139 }
 140
 141 const char *
 142 mono_arch_xregname (int reg)
 143 {
 144         if (reg < AMD64_XMM_NREG)
 145                 return packed_xmmregs [reg];
 146         else
 147                 return "unknown";
 148 }
 149
 150 static gboolean
 151 debug_omit_fp (void)
 152 {
 153 #if 0
 154         return mono_debug_count ();
 155 #else
 156         return TRUE;
 157 #endif
 158 }
 159
 160 static inline gboolean
 161 amd64_is_near_call (guint8 *code)
 162 {
 163         /* Skip REX */
 164         if ((code [0] >= 0x40) && (code [0] <= 0x4f))
 165                 code += 1;
 166
 167         return code [0] == 0xe8;
 168 }
 169
 170 static inline gboolean
 171 amd64_use_imm32 (gint64 val)
 172 {
 173         if (mini_get_debug_options()->single_imm_size)
 174                 return FALSE;
 175
 176         return amd64_is_imm32 (val);
 177 }
 178
 179 static void
 180 amd64_patch (unsigned char* code, gpointer target)
 181 {
 182         guint8 rex = 0;
 183
 184         /* Skip REX */
 185         if ((code [0] >= 0x40) && (code [0] <= 0x4f)) {
 186                 rex = code [0];
 187                 code += 1;
 188         }
 189
 190         if ((code [0] & 0xf8) == 0xb8) {
 191                 /* amd64_set_reg_template */
 192                 *(guint64*)(code + 1) = (guint64)target;
 193         }
 194         else if ((code [0] == 0x8b) && rex && x86_modrm_mod (code [1]) == 0 && x86_modrm_rm (code [1]) == 5) {
 195                 /* mov 0(%rip), %dreg */
 196                 *(guint32*)(code + 2) = (guint32)(guint64)target - 7;
 197         }
 198         else if ((code [0] == 0xff) && (code [1] == 0x15)) {
 199                 /* call *<OFFSET>(%rip) */
 200                 *(guint32*)(code + 2) = ((guint32)(guint64)target) - 7;
 201         }
 202         else if (code [0] == 0xe8) {
 203                 /* call <DISP> */
 204                 gint64 disp = (guint8*)target - (guint8*)code;
 205                 g_assert (amd64_is_imm32 (disp));
 206                 x86_patch (code, (unsigned char*)target);
 207         }
 208         else
 209                 x86_patch (code, (unsigned char*)target);
 210 }
 211
 212 void
 213 mono_amd64_patch (unsigned char* code, gpointer target)
 214 {
 215         amd64_patch (code, target);
 216 }
 217
 218 #define DEBUG(a) if (cfg->verbose_level > 1) a
 219
 220 static void inline
 221 add_general (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo)
 222 {
 223     ainfo->offset = *stack_size;
 224
 225     if (*gr >= PARAM_REGS) {
 226                 ainfo->storage = ArgOnStack;
 227                 ainfo->arg_size = sizeof (mgreg_t);
 228                 /* Since the same stack slot size is used for all arg */
 229                 /*  types, it needs to be big enough to hold them all */
 230                 (*stack_size) += sizeof(mgreg_t);
 231     }
 232     else {
 233                 ainfo->storage = ArgInIReg;
 234                 ainfo->reg = param_regs [*gr];
 235                 (*gr) ++;
 236     }
 237 }
 238
 239 static void inline
 240 add_float (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo, gboolean is_double)
 241 {
 242     ainfo->offset = *stack_size;
 243
 244     if (*gr >= FLOAT_PARAM_REGS) {
 245                 ainfo->storage = ArgOnStack;
 246                 ainfo->arg_size = sizeof (mgreg_t);
 247                 /* Since the same stack slot size is used for both float */
 248                 /*  types, it needs to be big enough to hold them both */
 249                 (*stack_size) += sizeof(mgreg_t);
 250     }
 251     else {
 252                 /* A double register */
 253                 if (is_double)
 254                         ainfo->storage = ArgInDoubleSSEReg;
 255                 else
 256                         ainfo->storage = ArgInFloatSSEReg;
 257                 ainfo->reg = *gr;
 258                 (*gr) += 1;
 259     }
 260 }
 261
 262 typedef enum ArgumentClass {
 263         ARG_CLASS_NO_CLASS,
 264         ARG_CLASS_MEMORY,
 265         ARG_CLASS_INTEGER,
 266         ARG_CLASS_SSE
 267 } ArgumentClass;
 268
 269 static ArgumentClass
 270 merge_argument_class_from_type (MonoType *type, ArgumentClass class1)
 271 {
 272         ArgumentClass class2 = ARG_CLASS_NO_CLASS;
 273         MonoType *ptype;
 274
 275         ptype = mini_get_underlying_type (type);
 276         switch (ptype->type) {
 277         case MONO_TYPE_I1:
 278         case MONO_TYPE_U1:
 279         case MONO_TYPE_I2:
 280         case MONO_TYPE_U2:
 281         case MONO_TYPE_I4:
 282         case MONO_TYPE_U4:
 283         case MONO_TYPE_I:
 284         case MONO_TYPE_U:
 285         case MONO_TYPE_STRING:
 286         case MONO_TYPE_OBJECT:
 287         case MONO_TYPE_CLASS:
 288         case MONO_TYPE_SZARRAY:
 289         case MONO_TYPE_PTR:
 290         case MONO_TYPE_FNPTR:
 291         case MONO_TYPE_ARRAY:
 292         case MONO_TYPE_I8:
 293         case MONO_TYPE_U8:
 294                 class2 = ARG_CLASS_INTEGER;
 295                 break;
 296         case MONO_TYPE_R4:
 297         case MONO_TYPE_R8:
 298 #ifdef TARGET_WIN32
 299                 class2 = ARG_CLASS_INTEGER;
 300 #else
 301                 class2 = ARG_CLASS_SSE;
 302 #endif
 303                 break;
 304
 305         case MONO_TYPE_TYPEDBYREF:
 306                 g_assert_not_reached ();
 307
 308         case MONO_TYPE_GENERICINST:
 309                 if (!mono_type_generic_inst_is_valuetype (ptype)) {
 310                         class2 = ARG_CLASS_INTEGER;
 311                         break;
 312                 }
 313                 /* fall through */
 314         case MONO_TYPE_VALUETYPE: {
 315                 MonoMarshalType *info = mono_marshal_load_type_info (ptype->data.klass);
 316                 int i;
 317
 318                 for (i = 0; i < info->num_fields; ++i) {
 319                         class2 = class1;
 320                         class2 = merge_argument_class_from_type (info->fields [i].field->type, class2);
 321                 }
 322                 break;
 323         }
 324         default:
 325                 g_assert_not_reached ();
 326         }
 327
 328         /* Merge */
 329         if (class1 == class2)
 330                 ;
 331         else if (class1 == ARG_CLASS_NO_CLASS)
 332                 class1 = class2;
 333         else if ((class1 == ARG_CLASS_MEMORY) || (class2 == ARG_CLASS_MEMORY))
 334                 class1 = ARG_CLASS_MEMORY;
 335         else if ((class1 == ARG_CLASS_INTEGER) || (class2 == ARG_CLASS_INTEGER))
 336                 class1 = ARG_CLASS_INTEGER;
 337         else
 338                 class1 = ARG_CLASS_SSE;
 339
 340         return class1;
 341 }
 342
 343 typedef struct {
 344         MonoType *type;
 345         int size, offset;
 346 } StructFieldInfo;
 347
 348 /*
 349  * collect_field_info_nested:
 350  *
 351  *   Collect field info from KLASS recursively into FIELDS.
 352  */
 353 static void
 354 collect_field_info_nested (MonoClass *klass, GArray *fields_array, int offset, gboolean pinvoke, gboolean unicode)
 355 {
 356         MonoMarshalType *info;
 357         int i;
 358
 359         if (pinvoke) {
 360                 info = mono_marshal_load_type_info (klass);
 361                 g_assert(info);
 362                 for (i = 0; i < info->num_fields; ++i) {
 363                         if (MONO_TYPE_ISSTRUCT (info->fields [i].field->type)) {
 364                                 collect_field_info_nested (mono_class_from_mono_type (info->fields [i].field->type), fields_array, info->fields [i].offset, pinvoke, unicode);
 365                         } else {
 366                                 guint32 align;
 367                                 StructFieldInfo f;
 368
 369                                 f.type = info->fields [i].field->type;
 370                                 f.size = mono_marshal_type_size (info->fields [i].field->type,
 371                                                                                                                            info->fields [i].mspec,
 372                                                                                                                            &align, TRUE, unicode);
 373                                 f.offset = offset + info->fields [i].offset;
 374                                 if (i == info->num_fields - 1 && f.size + f.offset < info->native_size) {
 375                                         /* This can happen with .pack directives eg. 'fixed' arrays */
 376                                         if (MONO_TYPE_IS_PRIMITIVE (f.type)) {
 377                                                 /* Replicate the last field to fill out the remaining place, since the code in add_valuetype () needs type information */
 378                                                 g_array_append_val (fields_array, f);
 379                                                 while (f.size + f.offset < info->native_size) {
 380                                                         f.offset += f.size;
 381                                                         g_array_append_val (fields_array, f);
 382                                                 }
 383                                         } else {
 384                                                 f.size = info->native_size - f.offset;
 385                                                 g_array_append_val (fields_array, f);
 386                                         }
 387                                 } else {
 388                                         g_array_append_val (fields_array, f);
 389                                 }
 390                         }
 391                 }
 392         } else {
 393                 gpointer iter;
 394                 MonoClassField *field;
 395
 396                 iter = NULL;
 397                 while ((field = mono_class_get_fields (klass, &iter))) {
 398                         if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
 399                                 continue;
 400                         if (MONO_TYPE_ISSTRUCT (field->type)) {
 401                                 collect_field_info_nested (mono_class_from_mono_type (field->type), fields_array, field->offset - sizeof (MonoObject), pinvoke, unicode);
 402                         } else {
 403                                 int align;
 404                                 StructFieldInfo f;
 405
 406                                 f.type = field->type;
 407                                 f.size = mono_type_size (field->type, &align);
 408                                 f.offset = field->offset - sizeof (MonoObject) + offset;
 409
 410                                 g_array_append_val (fields_array, f);
 411                         }
 412                 }
 413         }
 414 }
 415
 416 #ifdef TARGET_WIN32
 417
 418 /* Windows x64 ABI can pass/return value types in register of size 1,2,4,8 bytes. */
 419 #define MONO_WIN64_VALUE_TYPE_FITS_REG(arg_size) (arg_size <= SIZEOF_REGISTER && (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8))
 420
 421 static gboolean
 422 allocate_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, AMD64_Reg_No int_regs [], int int_reg_count, AMD64_XMM_Reg_No float_regs [], int float_reg_count, guint32 *current_int_reg, guint32 *current_float_reg)
 423 {
 424         gboolean result = FALSE;
 425
 426         assert (arg_info != NULL && int_regs != NULL && float_regs != NULL && current_int_reg != NULL && current_float_reg != NULL);
 427         assert (arg_info->storage == ArgValuetypeInReg || arg_info->storage == ArgValuetypeAddrInIReg);
 428
 429         arg_info->pair_storage [0] = arg_info->pair_storage [1] = ArgNone;
 430         arg_info->pair_regs [0] = arg_info->pair_regs [1] = ArgNone;
 431         arg_info->pair_size [0] = 0;
 432         arg_info->pair_size [1] = 0;
 433         arg_info->nregs = 0;
 434
 435         if (arg_class == ARG_CLASS_INTEGER && *current_int_reg < int_reg_count) {
 436                 /* Pass parameter in integer register. */
 437                 arg_info->pair_storage [0] = ArgInIReg;
 438                 arg_info->pair_regs [0] = int_regs [*current_int_reg];
 439                 (*current_int_reg) ++;
 440                 result = TRUE;
 441         } else if (arg_class == ARG_CLASS_SSE && *current_float_reg < float_reg_count) {
 442                 /* Pass parameter in float register. */
 443                 arg_info->pair_storage [0] = (arg_size <= sizeof (gfloat)) ? ArgInFloatSSEReg : ArgInDoubleSSEReg;
 444                 arg_info->pair_regs [0] = float_regs [*current_float_reg];
 445                 (*current_float_reg) ++;
 446                 result = TRUE;
 447         }
 448
 449         if (result == TRUE) {
 450                 arg_info->pair_size [0] = arg_size;
 451                 arg_info->nregs = 1;
 452         }
 453
 454         return result;
 455 }
 456
 457 static inline gboolean
 458 allocate_parameter_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg)
 459 {
 460         return allocate_register_for_valuetype_win64 (arg_info, arg_class, arg_size, param_regs, PARAM_REGS, float_param_regs, FLOAT_PARAM_REGS, current_int_reg, current_float_reg);
 461 }
 462
 463 static inline gboolean
 464 allocate_return_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg)
 465 {
 466         return allocate_register_for_valuetype_win64 (arg_info, arg_class, arg_size, return_regs, RETURN_REGS, float_return_regs, FLOAT_RETURN_REGS, current_int_reg, current_float_reg);
 467 }
 468
 469 static void
 470 allocate_storage_for_valuetype_win64 (ArgInfo *arg_info, MonoType *type, gboolean is_return, ArgumentClass arg_class,
 471                                                                           guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg, guint32 *stack_size)
 472 {
 473         /* Windows x64 value type ABI.
 474         *
 475         * Parameters: https://msdn.microsoft.com/en-us/library/zthk2dkh.aspx
 476         *
 477         * Integer/Float types smaller than or equals to 8 bytes or porperly sized struct/union (1,2,4,8)
 478         *    Try pass in register using ArgValuetypeInReg/(ArgInIReg|ArgInFloatSSEReg|ArgInDoubleSSEReg) as storage and size of parameter(1,2,4,8), if no more registers, pass on stack using ArgOnStack as storage and size of parameter(1,2,4,8).
 479         * Integer/Float types bigger than 8 bytes or struct/unions larger than 8 bytes or (3,5,6,7).
 480         *    Try to pass pointer in register using ArgValuetypeAddrInIReg, if no more registers, pass pointer on stack using ArgValuetypeAddrOnStack as storage and parameter size of register (8 bytes).
 481         *
 482         * Return values:  https://msdn.microsoft.com/en-us/library/7572ztz4.aspx.
 483         *
 484         * Integers/Float types smaller than or equal to 8 bytes
 485         *    Return in corresponding register RAX/XMM0 using ArgValuetypeInReg/(ArgInIReg|ArgInFloatSSEReg|ArgInDoubleSSEReg) as storage and size of parameter(1,2,4,8).
 486         * Properly sized struct/unions (1,2,4,8)
 487         *    Return in register RAX using ArgValuetypeInReg as storage and size of parameter(1,2,4,8).
 488         * Types bigger than 8 bytes or struct/unions larger than 8 bytes or (3,5,6,7).
 489         *    Return pointer to allocated stack space (allocated by caller) using ArgValuetypeAddrInIReg as storage and parameter size.
 490         */
 491
 492         assert (arg_info != NULL && type != NULL && current_int_reg != NULL && current_float_reg != NULL && stack_size != NULL);
 493
 494         if (!is_return) {
 495
 496                 /* Parameter cases. */
 497                 if (arg_class != ARG_CLASS_MEMORY && MONO_WIN64_VALUE_TYPE_FITS_REG (arg_size)) {
 498                         assert (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8);
 499
 500                         /* First, try to use registers for parameter. If type is struct it can only be passed by value in integer register. */
 501                         arg_info->storage = ArgValuetypeInReg;
 502                         if (!allocate_parameter_register_for_valuetype_win64 (arg_info, !MONO_TYPE_ISSTRUCT (type) ? arg_class : ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg)) {
 503                                 /* No more registers, fallback passing parameter on stack as value. */
 504                                 assert (arg_info->pair_storage [0] == ArgNone && arg_info->pair_storage [1] == ArgNone && arg_info->pair_size [0] == 0 && arg_info->pair_size [1] == 0 && arg_info->nregs == 0);
 505
 506                                 /* Passing value directly on stack, so use size of value. */
 507                                 arg_info->storage = ArgOnStack;
 508                                 arg_size = ALIGN_TO (arg_size, sizeof (mgreg_t));
 509                                 arg_info->offset = *stack_size;
 510                                 arg_info->arg_size = arg_size;
 511                                 *stack_size += arg_size;
 512                         }
 513                 } else {
 514                         /* Fallback to stack, try to pass address to parameter in register. Always use integer register to represent stack address. */
 515                         arg_info->storage = ArgValuetypeAddrInIReg;
 516                         if (!allocate_parameter_register_for_valuetype_win64 (arg_info, ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg)) {
 517                                 /* No more registers, fallback passing address to parameter on stack. */
 518                                 assert (arg_info->pair_storage [0] == ArgNone && arg_info->pair_storage [1] == ArgNone && arg_info->pair_size [0] == 0 && arg_info->pair_size [1] == 0 && arg_info->nregs == 0);
 519
 520                                 /* Passing an address to value on stack, so use size of register as argument size. */
 521                                 arg_info->storage = ArgValuetypeAddrOnStack;
 522                                 arg_size = sizeof (mgreg_t);
 523                                 arg_info->offset = *stack_size;
 524                                 arg_info->arg_size = arg_size;
 525                                 *stack_size += arg_size;
 526                         }
 527                 }
 528         } else {
 529                 /* Return value cases. */
 530                 if (arg_class != ARG_CLASS_MEMORY && MONO_WIN64_VALUE_TYPE_FITS_REG (arg_size)) {
 531                         assert (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8);
 532
 533                         /* Return value fits into return registers. If type is struct it can only be returned by value in integer register. */
 534                         arg_info->storage = ArgValuetypeInReg;
 535                         allocate_return_register_for_valuetype_win64 (arg_info, !MONO_TYPE_ISSTRUCT (type) ? arg_class : ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg);
 536
 537                         /* Only RAX/XMM0 should be used to return valuetype. */
 538                         assert ((arg_info->pair_regs[0] == AMD64_RAX && arg_info->pair_regs[1] == ArgNone) || (arg_info->pair_regs[0] == AMD64_XMM0 && arg_info->pair_regs[1] == ArgNone));
 539                 } else {
 540                         /* Return value doesn't fit into return register, return address to allocated stack space (allocated by caller and passed as input). */
 541                         arg_info->storage = ArgValuetypeAddrInIReg;
 542                         allocate_return_register_for_valuetype_win64 (arg_info, ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg);
 543
 544                         /* Only RAX should be used to return valuetype address. */
 545                         assert (arg_info->pair_regs[0] == AMD64_RAX && arg_info->pair_regs[1] == ArgNone);
 546
 547                         arg_size = ALIGN_TO (arg_size, sizeof (mgreg_t));
 548                         arg_info->offset = *stack_size;
 549                         *stack_size += arg_size;
 550                 }
 551         }
 552 }
 553
 554 static void
 555 get_valuetype_size_win64 (MonoClass *klass, gboolean pinvoke, ArgInfo *arg_info, MonoType *type, ArgumentClass *arg_class, guint32 *arg_size)
 556 {
 557         *arg_size = 0;
 558         *arg_class = ARG_CLASS_NO_CLASS;
 559
 560         assert (klass != NULL && arg_info != NULL && type != NULL && arg_class != NULL && arg_size != NULL);
 561
 562         if (pinvoke) {
 563                 /* Calculate argument class type and size of marshalled type. */
 564                 MonoMarshalType *info = mono_marshal_load_type_info (klass);
 565                 *arg_size = info->native_size;
 566         } else {
 567                 /* Calculate argument class type and size of managed type. */
 568                 *arg_size = mono_class_value_size (klass, NULL);
 569         }
 570
 571         /* Windows ABI only handle value types on stack or passed in integer register (if it fits register size). */
 572         *arg_class = MONO_WIN64_VALUE_TYPE_FITS_REG (*arg_size) ? ARG_CLASS_INTEGER : ARG_CLASS_MEMORY;
 573
 574         if (*arg_class == ARG_CLASS_MEMORY) {
 575                 /* Value type has a size that doesn't seem to fit register according to ABI. Try to used full stack size of type. */
 576                 *arg_size = mini_type_stack_size_full (&klass->byval_arg, NULL, pinvoke);
 577         }
 578
 579         /*
 580         * Standard C and C++ doesn't allow empty structs, empty structs will always have a size of 1 byte.
 581         * GCC have an extension to allow empty structs, https://gcc.gnu.org/onlinedocs/gcc/Empty-Structures.html.
 582         * This cause a little dilemma since runtime build using none GCC compiler will not be compatible with
 583         * GCC build C libraries and the other way around. On platforms where empty structs has size of 1 byte
 584         * it must be represented in call and cannot be dropped.
 585         */
 586         if (*arg_size == 0 && MONO_TYPE_ISSTRUCT (type)) {
 587                 arg_info->pass_empty_struct = TRUE;
 588                 *arg_size = SIZEOF_REGISTER;
 589                 *arg_class = ARG_CLASS_INTEGER;
 590         }
 591
 592         assert (*arg_class != ARG_CLASS_NO_CLASS);
 593 }
 594
 595 static void
 596 add_valuetype_win64 (MonoMethodSignature *signature, ArgInfo *arg_info, MonoType *type,
 597                                                 gboolean is_return, guint32 *current_int_reg, guint32 *current_float_reg, guint32 *stack_size)
 598 {
 599         guint32 arg_size = SIZEOF_REGISTER;
 600         MonoClass *klass = NULL;
 601         ArgumentClass arg_class;
 602
 603         assert (signature != NULL && arg_info != NULL && type != NULL && current_int_reg != NULL && current_float_reg != NULL && stack_size != NULL);
 604
 605         klass = mono_class_from_mono_type (type);
 606         get_valuetype_size_win64 (klass, signature->pinvoke, arg_info, type, &arg_class, &arg_size);
 607
 608         /* Only drop value type if its not an empty struct as input that must be represented in call */
 609         if ((arg_size == 0 && !arg_info->pass_empty_struct) || (arg_size == 0 && arg_info->pass_empty_struct && is_return)) {
 610                 arg_info->storage = ArgValuetypeInReg;
 611                 arg_info->pair_storage [0] = arg_info->pair_storage [1] = ArgNone;
 612         } else {
 613                 /* Alocate storage for value type. */
 614                 allocate_storage_for_valuetype_win64 (arg_info, type, is_return, arg_class, arg_size, current_int_reg, current_float_reg, stack_size);
 615         }
 616 }
 617
 618 #endif /* TARGET_WIN32 */
 619
 620 static void
 621 add_valuetype (MonoMethodSignature *sig, ArgInfo *ainfo, MonoType *type,
 622                            gboolean is_return,
 623                            guint32 *gr, guint32 *fr, guint32 *stack_size)
 624 {
 625 #ifdef TARGET_WIN32
 626         add_valuetype_win64 (sig, ainfo, type, is_return, gr, fr, stack_size);
 627 #else
 628         guint32 size, quad, nquads, i, nfields;
 629         /* Keep track of the size used in each quad so we can */
 630         /* use the right size when copying args/return vars.  */
 631         guint32 quadsize [2] = {8, 8};
 632         ArgumentClass args [2];
 633         StructFieldInfo *fields = NULL;
 634         GArray *fields_array;
 635         MonoClass *klass;
 636         gboolean pass_on_stack = FALSE;
 637         int struct_size;
 638
 639         klass = mono_class_from_mono_type (type);
 640         size = mini_type_stack_size_full (&klass->byval_arg, NULL, sig->pinvoke);
 641
 642         if (!sig->pinvoke && ((is_return && (size == 8)) || (!is_return && (size <= 16)))) {
 643                 /* We pass and return vtypes of size 8 in a register */
 644         } else if (!sig->pinvoke || (size == 0) || (size > 16)) {
 645                 pass_on_stack = TRUE;
 646         }
 647
 648         /* If this struct can't be split up naturally into 8-byte */
 649         /* chunks (registers), pass it on the stack.              */
 650         if (sig->pinvoke) {
 651                 MonoMarshalType *info = mono_marshal_load_type_info (klass);
 652                 g_assert (info);
 653                 struct_size = info->native_size;
 654         } else {
 655                 struct_size = mono_class_value_size (klass, NULL);
 656         }
 657         /*
 658          * Collect field information recursively to be able to
 659          * handle nested structures.
 660          */
 661         fields_array = g_array_new (FALSE, TRUE, sizeof (StructFieldInfo));
 662         collect_field_info_nested (klass, fields_array, 0, sig->pinvoke, klass->unicode);
 663         fields = (StructFieldInfo*)fields_array->data;
 664         nfields = fields_array->len;
 665
 666         for (i = 0; i < nfields; ++i) {
 667                 if ((fields [i].offset < 8) && (fields [i].offset + fields [i].size) > 8) {
 668                         pass_on_stack = TRUE;
 669                         break;
 670                 }
 671         }
 672
 673         if (size == 0) {
 674                 ainfo->storage = ArgValuetypeInReg;
 675                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 676                 return;
 677         }
 678
 679         if (pass_on_stack) {
 680                 /* Allways pass in memory */
 681                 ainfo->offset = *stack_size;
 682                 *stack_size += ALIGN_TO (size, 8);
 683                 ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 684                 if (!is_return)
 685                         ainfo->arg_size = ALIGN_TO (size, 8);
 686
 687                 g_array_free (fields_array, TRUE);
 688                 return;
 689         }
 690
 691         if (size > 8)
 692                 nquads = 2;
 693         else
 694                 nquads = 1;
 695
 696         if (!sig->pinvoke) {
 697                 int n = mono_class_value_size (klass, NULL);
 698
 699                 quadsize [0] = n >= 8 ? 8 : n;
 700                 quadsize [1] = n >= 8 ? MAX (n - 8, 8) : 0;
 701
 702                 /* Always pass in 1 or 2 integer registers */
 703                 args [0] = ARG_CLASS_INTEGER;
 704                 args [1] = ARG_CLASS_INTEGER;
 705                 /* Only the simplest cases are supported */
 706                 if (is_return && nquads != 1) {
 707                         args [0] = ARG_CLASS_MEMORY;
 708                         args [1] = ARG_CLASS_MEMORY;
 709                 }
 710         } else {
 711                 /*
 712                  * Implement the algorithm from section 3.2.3 of the X86_64 ABI.
 713                  * The X87 and SSEUP stuff is left out since there are no such types in
 714                  * the CLR.
 715                  */
 716                 if (!nfields) {
 717                         ainfo->storage = ArgValuetypeInReg;
 718                         ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 719                         return;
 720                 }
 721
 722                 if (struct_size > 16) {
 723                         ainfo->offset = *stack_size;
 724                         *stack_size += ALIGN_TO (struct_size, 8);
 725                         ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 726                         if (!is_return)
 727                                 ainfo->arg_size = ALIGN_TO (struct_size, 8);
 728
 729                         g_array_free (fields_array, TRUE);
 730                         return;
 731                 }
 732
 733                 args [0] = ARG_CLASS_NO_CLASS;
 734                 args [1] = ARG_CLASS_NO_CLASS;
 735                 for (quad = 0; quad < nquads; ++quad) {
 736                         ArgumentClass class1;
 737
 738                         if (nfields == 0)
 739                                 class1 = ARG_CLASS_MEMORY;
 740                         else
 741                                 class1 = ARG_CLASS_NO_CLASS;
 742                         for (i = 0; i < nfields; ++i) {
 743                                 if ((fields [i].offset < 8) && (fields [i].offset + fields [i].size) > 8) {
 744                                         /* Unaligned field */
 745                                         NOT_IMPLEMENTED;
 746                                 }
 747
 748                                 /* Skip fields in other quad */
 749                                 if ((quad == 0) && (fields [i].offset >= 8))
 750                                         continue;
 751                                 if ((quad == 1) && (fields [i].offset < 8))
 752                                         continue;
 753
 754                                 /* How far into this quad this data extends.*/
 755                                 /* (8 is size of quad) */
 756                                 quadsize [quad] = fields [i].offset + fields [i].size - (quad * 8);
 757
 758                                 class1 = merge_argument_class_from_type (fields [i].type, class1);
 759                         }
 760                         /* Empty structs have a nonzero size, causing this assert to be hit */
 761                         if (sig->pinvoke)
 762                                 g_assert (class1 != ARG_CLASS_NO_CLASS);
 763                         args [quad] = class1;
 764                 }
 765         }
 766
 767         g_array_free (fields_array, TRUE);
 768
 769         /* Post merger cleanup */
 770         if ((args [0] == ARG_CLASS_MEMORY) || (args [1] == ARG_CLASS_MEMORY))
 771                 args [0] = args [1] = ARG_CLASS_MEMORY;
 772
 773         /* Allocate registers */
 774         {
 775                 int orig_gr = *gr;
 776                 int orig_fr = *fr;
 777
 778                 while (quadsize [0] != 1 && quadsize [0] != 2 && quadsize [0] != 4 && quadsize [0] != 8)
 779                         quadsize [0] ++;
 780                 while (quadsize [1] != 0 && quadsize [1] != 1 && quadsize [1] != 2 && quadsize [1] != 4 && quadsize [1] != 8)
 781                         quadsize [1] ++;
 782
 783                 ainfo->storage = ArgValuetypeInReg;
 784                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 785                 g_assert (quadsize [0] <= 8);
 786                 g_assert (quadsize [1] <= 8);
 787                 ainfo->pair_size [0] = quadsize [0];
 788                 ainfo->pair_size [1] = quadsize [1];
 789                 ainfo->nregs = nquads;
 790                 for (quad = 0; quad < nquads; ++quad) {
 791                         switch (args [quad]) {
 792                         case ARG_CLASS_INTEGER:
 793                                 if (*gr >= PARAM_REGS)
 794                                         args [quad] = ARG_CLASS_MEMORY;
 795                                 else {
 796                                         ainfo->pair_storage [quad] = ArgInIReg;
 797                                         if (is_return)
 798                                                 ainfo->pair_regs [quad] = return_regs [*gr];
 799                                         else
 800                                                 ainfo->pair_regs [quad] = param_regs [*gr];
 801                                         (*gr) ++;
 802                                 }
 803                                 break;
 804                         case ARG_CLASS_SSE:
 805                                 if (*fr >= FLOAT_PARAM_REGS)
 806                                         args [quad] = ARG_CLASS_MEMORY;
 807                                 else {
 808                                         if (quadsize[quad] <= 4)
 809                                                 ainfo->pair_storage [quad] = ArgInFloatSSEReg;
 810                                         else ainfo->pair_storage [quad] = ArgInDoubleSSEReg;
 811                                         ainfo->pair_regs [quad] = *fr;
 812                                         (*fr) ++;
 813                                 }
 814                                 break;
 815                         case ARG_CLASS_MEMORY:
 816                                 break;
 817                         case ARG_CLASS_NO_CLASS:
 818                                 break;
 819                         default:
 820                                 g_assert_not_reached ();
 821                         }
 822                 }
 823
 824                 if ((args [0] == ARG_CLASS_MEMORY) || (args [1] == ARG_CLASS_MEMORY)) {
 825                         int arg_size;
 826                         /* Revert possible register assignments */
 827                         *gr = orig_gr;
 828                         *fr = orig_fr;
 829
 830                         ainfo->offset = *stack_size;
 831                         if (sig->pinvoke)
 832                                 arg_size = ALIGN_TO (struct_size, 8);
 833                         else
 834                                 arg_size = nquads * sizeof(mgreg_t);
 835                         *stack_size += arg_size;
 836                         ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 837                         if (!is_return)
 838                                 ainfo->arg_size = arg_size;
 839                 }
 840         }
 841 #endif /* !TARGET_WIN32 */
 842 }
 843
 844 /*
 845  * get_call_info:
 846  *
 847  * Obtain information about a call according to the calling convention.
 848  * For AMD64 System V, see the "System V ABI, x86-64 Architecture Processor Supplement
 849  * Draft Version 0.23" document for more information.
 850  * For AMD64 Windows, see "Overview of x64 Calling Conventions",
 851  * https://msdn.microsoft.com/en-us/library/ms235286.aspx
 852  */
 853 static CallInfo*
 854 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
 855 {
 856         guint32 i, gr, fr, pstart;
 857         MonoType *ret_type;
 858         int n = sig->hasthis + sig->param_count;
 859         guint32 stack_size = 0;
 860         CallInfo *cinfo;
 861         gboolean is_pinvoke = sig->pinvoke;
 862
 863         if (mp)
 864                 cinfo = (CallInfo *)mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 865         else
 866                 cinfo = (CallInfo *)g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 867
 868         cinfo->nargs = n;
 869         cinfo->gsharedvt = mini_is_gsharedvt_variable_signature (sig);
 870
 871         gr = 0;
 872         fr = 0;
 873
 874 #ifdef TARGET_WIN32
 875         /* Reserve space where the callee can save the argument registers */
 876         stack_size = 4 * sizeof (mgreg_t);
 877 #endif
 878
 879         /* return value */
 880         ret_type = mini_get_underlying_type (sig->ret);
 881         switch (ret_type->type) {
 882         case MONO_TYPE_I1:
 883         case MONO_TYPE_U1:
 884         case MONO_TYPE_I2:
 885         case MONO_TYPE_U2:
 886         case MONO_TYPE_I4:
 887         case MONO_TYPE_U4:
 888         case MONO_TYPE_I:
 889         case MONO_TYPE_U:
 890         case MONO_TYPE_PTR:
 891         case MONO_TYPE_FNPTR:
 892         case MONO_TYPE_CLASS:
 893         case MONO_TYPE_OBJECT:
 894         case MONO_TYPE_SZARRAY:
 895         case MONO_TYPE_ARRAY:
 896         case MONO_TYPE_STRING:
 897                 cinfo->ret.storage = ArgInIReg;
 898                 cinfo->ret.reg = AMD64_RAX;
 899                 break;
 900         case MONO_TYPE_U8:
 901         case MONO_TYPE_I8:
 902                 cinfo->ret.storage = ArgInIReg;
 903                 cinfo->ret.reg = AMD64_RAX;
 904                 break;
 905         case MONO_TYPE_R4:
 906                 cinfo->ret.storage = ArgInFloatSSEReg;
 907                 cinfo->ret.reg = AMD64_XMM0;
 908                 break;
 909         case MONO_TYPE_R8:
 910                 cinfo->ret.storage = ArgInDoubleSSEReg;
 911                 cinfo->ret.reg = AMD64_XMM0;
 912                 break;
 913         case MONO_TYPE_GENERICINST:
 914                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
 915                         cinfo->ret.storage = ArgInIReg;
 916                         cinfo->ret.reg = AMD64_RAX;
 917                         break;
 918                 }
 919                 if (mini_is_gsharedvt_type (ret_type)) {
 920                         cinfo->ret.storage = ArgGsharedvtVariableInReg;
 921                         break;
 922                 }
 923                 /* fall through */
 924         case MONO_TYPE_VALUETYPE:
 925         case MONO_TYPE_TYPEDBYREF: {
 926                 guint32 tmp_gr = 0, tmp_fr = 0, tmp_stacksize = 0;
 927
 928                 add_valuetype (sig, &cinfo->ret, ret_type, TRUE, &tmp_gr, &tmp_fr, &tmp_stacksize);
 929                 g_assert (cinfo->ret.storage != ArgInIReg);
 930                 break;
 931         }
 932         case MONO_TYPE_VAR:
 933         case MONO_TYPE_MVAR:
 934                 g_assert (mini_is_gsharedvt_type (ret_type));
 935                 cinfo->ret.storage = ArgGsharedvtVariableInReg;
 936                 break;
 937         case MONO_TYPE_VOID:
 938                 break;
 939         default:
 940                 g_error ("Can't handle as return value 0x%x", ret_type->type);
 941         }
 942
 943         pstart = 0;
 944         /*
 945          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
 946          * the first argument, allowing 'this' to be always passed in the first arg reg.
 947          * Also do this if the first argument is a reference type, since virtual calls
 948          * are sometimes made using calli without sig->hasthis set, like in the delegate
 949          * invoke wrappers.
 950          */
 951         ArgStorage ret_storage = cinfo->ret.storage;
 952         if ((ret_storage == ArgValuetypeAddrInIReg || ret_storage == ArgGsharedvtVariableInReg) && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
 953                 if (sig->hasthis) {
 954                         add_general (&gr, &stack_size, cinfo->args + 0);
 955                 } else {
 956                         add_general (&gr, &stack_size, &cinfo->args [sig->hasthis + 0]);
 957                         pstart = 1;
 958                 }
 959                 add_general (&gr, &stack_size, &cinfo->ret);
 960                 cinfo->ret.storage = ret_storage;
 961                 cinfo->vret_arg_index = 1;
 962         } else {
 963                 /* this */
 964                 if (sig->hasthis)
 965                         add_general (&gr, &stack_size, cinfo->args + 0);
 966
 967                 if (ret_storage == ArgValuetypeAddrInIReg || ret_storage == ArgGsharedvtVariableInReg) {
 968                         add_general (&gr, &stack_size, &cinfo->ret);
 969                         cinfo->ret.storage = ret_storage;
 970                 }
 971         }
 972
 973         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == 0)) {
 974                 gr = PARAM_REGS;
 975                 fr = FLOAT_PARAM_REGS;
 976
 977                 /* Emit the signature cookie just before the implicit arguments */
 978                 add_general (&gr, &stack_size, &cinfo->sig_cookie);
 979         }
 980
 981         for (i = pstart; i < sig->param_count; ++i) {
 982                 ArgInfo *ainfo = &cinfo->args [sig->hasthis + i];
 983                 MonoType *ptype;
 984
 985 #ifdef TARGET_WIN32
 986                 /* The float param registers and other param registers must be the same index on Windows x64.*/
 987                 if (gr > fr)
 988                         fr = gr;
 989                 else if (fr > gr)
 990                         gr = fr;
 991 #endif
 992
 993                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
 994                         /* We allways pass the sig cookie on the stack for simplicity */
 995                         /*
 996                          * Prevent implicit arguments + the sig cookie from being passed
 997                          * in registers.
 998                          */
 999                         gr = PARAM_REGS;
1000                         fr = FLOAT_PARAM_REGS;
1001
1002                         /* Emit the signature cookie just before the implicit arguments */
1003                         add_general (&gr, &stack_size, &cinfo->sig_cookie);
1004                 }
1005
1006                 ptype = mini_get_underlying_type (sig->params [i]);
1007                 switch (ptype->type) {
1008                 case MONO_TYPE_I1:
1009                 case MONO_TYPE_U1:
1010                         add_general (&gr, &stack_size, ainfo);
1011                         break;
1012                 case MONO_TYPE_I2:
1013                 case MONO_TYPE_U2:
1014                         add_general (&gr, &stack_size, ainfo);
1015                         break;
1016                 case MONO_TYPE_I4:
1017                 case MONO_TYPE_U4:
1018                         add_general (&gr, &stack_size, ainfo);
1019                         break;
1020                 case MONO_TYPE_I:
1021                 case MONO_TYPE_U:
1022                 case MONO_TYPE_PTR:
1023                 case MONO_TYPE_FNPTR:
1024                 case MONO_TYPE_CLASS:
1025                 case MONO_TYPE_OBJECT:
1026                 case MONO_TYPE_STRING:
1027                 case MONO_TYPE_SZARRAY:
1028                 case MONO_TYPE_ARRAY:
1029                         add_general (&gr, &stack_size, ainfo);
1030                         break;
1031                 case MONO_TYPE_GENERICINST:
1032                         if (!mono_type_generic_inst_is_valuetype (ptype)) {
1033                                 add_general (&gr, &stack_size, ainfo);
1034                                 break;
1035                         }
1036                         if (mini_is_gsharedvt_variable_type (ptype)) {
1037                                 /* gsharedvt arguments are passed by ref */
1038                                 add_general (&gr, &stack_size, ainfo);
1039                                 if (ainfo->storage == ArgInIReg)
1040                                         ainfo->storage = ArgGSharedVtInReg;
1041                                 else
1042                                         ainfo->storage = ArgGSharedVtOnStack;
1043                                 break;
1044                         }
1045                         /* fall through */
1046                 case MONO_TYPE_VALUETYPE:
1047                 case MONO_TYPE_TYPEDBYREF:
1048                         add_valuetype (sig, ainfo, ptype, FALSE, &gr, &fr, &stack_size);
1049                         break;
1050                 case MONO_TYPE_U8:
1051
1052                 case MONO_TYPE_I8:
1053                         add_general (&gr, &stack_size, ainfo);
1054                         break;
1055                 case MONO_TYPE_R4:
1056                         add_float (&fr, &stack_size, ainfo, FALSE);
1057                         break;
1058                 case MONO_TYPE_R8:
1059                         add_float (&fr, &stack_size, ainfo, TRUE);
1060                         break;
1061                 case MONO_TYPE_VAR:
1062                 case MONO_TYPE_MVAR:
1063                         /* gsharedvt arguments are passed by ref */
1064                         g_assert (mini_is_gsharedvt_type (ptype));
1065                         add_general (&gr, &stack_size, ainfo);
1066                         if (ainfo->storage == ArgInIReg)
1067                                 ainfo->storage = ArgGSharedVtInReg;
1068                         else
1069                                 ainfo->storage = ArgGSharedVtOnStack;
1070                         break;
1071                 default:
1072                         g_assert_not_reached ();
1073                 }
1074         }
1075
1076         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n > 0) && (sig->sentinelpos == sig->param_count)) {
1077                 gr = PARAM_REGS;
1078                 fr = FLOAT_PARAM_REGS;
1079
1080                 /* Emit the signature cookie just before the implicit arguments */
1081                 add_general (&gr, &stack_size, &cinfo->sig_cookie);
1082         }
1083
1084         cinfo->stack_usage = stack_size;
1085         cinfo->reg_usage = gr;
1086         cinfo->freg_usage = fr;
1087         return cinfo;
1088 }
1089
1090 /*
1091  * mono_arch_get_argument_info:
1092  * @csig:  a method signature
1093  * @param_count: the number of parameters to consider
1094  * @arg_info: an array to store the result infos
1095  *
1096  * Gathers information on parameters such as size, alignment and
1097  * padding. arg_info should be large enought to hold param_count + 1 entries.
1098  *
1099  * Returns the size of the argument area on the stack.
1100  */
1101 int
1102 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
1103 {
1104         int k;
1105         CallInfo *cinfo = get_call_info (NULL, csig);
1106         guint32 args_size = cinfo->stack_usage;
1107
1108         /* The arguments are saved to a stack area in mono_arch_instrument_prolog */
1109         if (csig->hasthis) {
1110                 arg_info [0].offset = 0;
1111         }
1112
1113         for (k = 0; k < param_count; k++) {
1114                 arg_info [k + 1].offset = ((k + csig->hasthis) * 8);
1115                 /* FIXME: */
1116                 arg_info [k + 1].size = 0;
1117         }
1118
1119         g_free (cinfo);
1120
1121         return args_size;
1122 }
1123
1124 gboolean
1125 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
1126 {
1127         CallInfo *c1, *c2;
1128         gboolean res;
1129         MonoType *callee_ret;
1130
1131         c1 = get_call_info (NULL, caller_sig);
1132         c2 = get_call_info (NULL, callee_sig);
1133         res = c1->stack_usage >= c2->stack_usage;
1134         callee_ret = mini_get_underlying_type (callee_sig->ret);
1135         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != ArgValuetypeInReg)
1136                 /* An address on the callee's stack is passed as the first argument */
1137                 res = FALSE;
1138
1139         g_free (c1);
1140         g_free (c2);
1141
1142         return res;
1143 }
1144
1145 /*
1146  * Initialize the cpu to execute managed code.
1147  */
1148 void
1149 mono_arch_cpu_init (void)
1150 {
1151 #ifndef _MSC_VER
1152         guint16 fpcw;
1153
1154         /* spec compliance requires running with double precision */
1155         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
1156         fpcw &= ~X86_FPCW_PRECC_MASK;
1157         fpcw |= X86_FPCW_PREC_DOUBLE;
1158         __asm__  __volatile__ ("fldcw %0\n": : "m" (fpcw));
1159         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
1160 #else
1161         /* TODO: This is crashing on Win64 right now.
1162         * _control87 (_PC_53, MCW_PC);
1163         */
1164 #endif
1165 }
1166
1167 /*
1168  * Initialize architecture specific code.
1169  */
1170 void
1171 mono_arch_init (void)
1172 {
1173         mono_os_mutex_init_recursive (&mini_arch_mutex);
1174
1175         mono_aot_register_jit_icall ("mono_amd64_throw_exception", mono_amd64_throw_exception);
1176         mono_aot_register_jit_icall ("mono_amd64_throw_corlib_exception", mono_amd64_throw_corlib_exception);
1177         mono_aot_register_jit_icall ("mono_amd64_resume_unwind", mono_amd64_resume_unwind);
1178         mono_aot_register_jit_icall ("mono_amd64_get_original_ip", mono_amd64_get_original_ip);
1179         mono_aot_register_jit_icall ("mono_amd64_handler_block_trampoline_helper", mono_amd64_handler_block_trampoline_helper);
1180
1181 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
1182         mono_aot_register_jit_icall ("mono_amd64_start_gsharedvt_call", mono_amd64_start_gsharedvt_call);
1183 #endif
1184
1185         if (!mono_aot_only)
1186                 bp_trampoline = mini_get_breakpoint_trampoline ();
1187 }
1188
1189 /*
1190  * Cleanup architecture specific code.
1191  */
1192 void
1193 mono_arch_cleanup (void)
1194 {
1195         mono_os_mutex_destroy (&mini_arch_mutex);
1196 }
1197
1198 /*
1199  * This function returns the optimizations supported on this cpu.
1200  */
1201 guint32
1202 mono_arch_cpu_optimizations (guint32 *exclude_mask)
1203 {
1204         guint32 opts = 0;
1205
1206         *exclude_mask = 0;
1207
1208         if (mono_hwcap_x86_has_cmov) {
1209                 opts |= MONO_OPT_CMOV;
1210
1211                 if (mono_hwcap_x86_has_fcmov)
1212                         opts |= MONO_OPT_FCMOV;
1213                 else
1214                         *exclude_mask |= MONO_OPT_FCMOV;
1215         } else {
1216                 *exclude_mask |= MONO_OPT_CMOV;
1217         }
1218
1219 #ifdef TARGET_WIN32
1220         /* The current SIMD doesn't support the argument used by a LD_ADDR to be of type OP_VTARG_ADDR. */
1221         /* This will now be used for value types > 8 or of size 3,5,6,7 as dictated by windows x64 value type ABI. */
1222         /* Since OP_VTARG_ADDR needs to be resolved in mono_spill_global_vars and the SIMD implementation optimize */
1223         /* away the LD_ADDR in load_simd_vreg, that will cause an error in mono_spill_global_vars since incorrect opcode */
1224         /* will now have a reference to an argument that won't be fully decomposed. */
1225         *exclude_mask |= MONO_OPT_SIMD;
1226 #endif
1227
1228         return opts;
1229 }
1230
1231 /*
1232  * This function test for all SSE functions supported.
1233  *
1234  * Returns a bitmask corresponding to all supported versions.
1235  *
1236  */
1237 guint32
1238 mono_arch_cpu_enumerate_simd_versions (void)
1239 {
1240         guint32 sse_opts = 0;
1241
1242         if (mono_hwcap_x86_has_sse1)
1243                 sse_opts |= SIMD_VERSION_SSE1;
1244
1245         if (mono_hwcap_x86_has_sse2)
1246                 sse_opts |= SIMD_VERSION_SSE2;
1247
1248         if (mono_hwcap_x86_has_sse3)
1249                 sse_opts |= SIMD_VERSION_SSE3;
1250
1251         if (mono_hwcap_x86_has_ssse3)
1252                 sse_opts |= SIMD_VERSION_SSSE3;
1253
1254         if (mono_hwcap_x86_has_sse41)
1255                 sse_opts |= SIMD_VERSION_SSE41;
1256
1257         if (mono_hwcap_x86_has_sse42)
1258                 sse_opts |= SIMD_VERSION_SSE42;
1259
1260         if (mono_hwcap_x86_has_sse4a)
1261                 sse_opts |= SIMD_VERSION_SSE4a;
1262
1263         return sse_opts;
1264 }
1265
1266 #ifndef DISABLE_JIT
1267
1268 GList *
1269 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
1270 {
1271         GList *vars = NULL;
1272         int i;
1273
1274         for (i = 0; i < cfg->num_varinfo; i++) {
1275                 MonoInst *ins = cfg->varinfo [i];
1276                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
1277
1278                 /* unused vars */
1279                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1280                         continue;
1281
1282                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
1283                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1284                         continue;
1285
1286                 if (mono_is_regsize_var (ins->inst_vtype)) {
1287                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1288                         g_assert (i == vmv->idx);
1289                         vars = g_list_prepend (vars, vmv);
1290                 }
1291         }
1292
1293         vars = mono_varlist_sort (cfg, vars, 0);
1294
1295         return vars;
1296 }
1297
1298 /**
1299  * mono_arch_compute_omit_fp:
1300  *
1301  *   Determine whenever the frame pointer can be eliminated.
1302  */
1303 static void
1304 mono_arch_compute_omit_fp (MonoCompile *cfg)
1305 {
1306         MonoMethodSignature *sig;
1307         MonoMethodHeader *header;
1308         int i, locals_size;
1309         CallInfo *cinfo;
1310
1311         if (cfg->arch.omit_fp_computed)
1312                 return;
1313
1314         header = cfg->header;
1315
1316         sig = mono_method_signature (cfg->method);
1317
1318         if (!cfg->arch.cinfo)
1319                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1320         cinfo = (CallInfo *)cfg->arch.cinfo;
1321
1322         /*
1323          * FIXME: Remove some of the restrictions.
1324          */
1325         cfg->arch.omit_fp = TRUE;
1326         cfg->arch.omit_fp_computed = TRUE;
1327
1328         if (cfg->disable_omit_fp)
1329                 cfg->arch.omit_fp = FALSE;
1330
1331         if (!debug_omit_fp ())
1332                 cfg->arch.omit_fp = FALSE;
1333         /*
1334         if (cfg->method->save_lmf)
1335                 cfg->arch.omit_fp = FALSE;
1336         */
1337         if (cfg->flags & MONO_CFG_HAS_ALLOCA)
1338                 cfg->arch.omit_fp = FALSE;
1339         if (header->num_clauses)
1340                 cfg->arch.omit_fp = FALSE;
1341         if (cfg->param_area)
1342                 cfg->arch.omit_fp = FALSE;
1343         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1344                 cfg->arch.omit_fp = FALSE;
1345         if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
1346                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
1347                 cfg->arch.omit_fp = FALSE;
1348         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1349                 ArgInfo *ainfo = &cinfo->args [i];
1350
1351                 if (ainfo->storage == ArgOnStack || ainfo->storage == ArgValuetypeAddrInIReg || ainfo->storage == ArgValuetypeAddrOnStack) {
1352                         /*
1353                          * The stack offset can only be determined when the frame
1354                          * size is known.
1355                          */
1356                         cfg->arch.omit_fp = FALSE;
1357                 }
1358         }
1359
1360         locals_size = 0;
1361         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1362                 MonoInst *ins = cfg->varinfo [i];
1363                 int ialign;
1364
1365                 locals_size += mono_type_size (ins->inst_vtype, &ialign);
1366         }
1367 }
1368
1369 GList *
1370 mono_arch_get_global_int_regs (MonoCompile *cfg)
1371 {
1372         GList *regs = NULL;
1373
1374         mono_arch_compute_omit_fp (cfg);
1375
1376         if (cfg->arch.omit_fp)
1377                 regs = g_list_prepend (regs, (gpointer)AMD64_RBP);
1378
1379         /* We use the callee saved registers for global allocation */
1380         regs = g_list_prepend (regs, (gpointer)AMD64_RBX);
1381         regs = g_list_prepend (regs, (gpointer)AMD64_R12);
1382         regs = g_list_prepend (regs, (gpointer)AMD64_R13);
1383         regs = g_list_prepend (regs, (gpointer)AMD64_R14);
1384         regs = g_list_prepend (regs, (gpointer)AMD64_R15);
1385 #ifdef TARGET_WIN32
1386         regs = g_list_prepend (regs, (gpointer)AMD64_RDI);
1387         regs = g_list_prepend (regs, (gpointer)AMD64_RSI);
1388 #endif
1389
1390         return regs;
1391 }
1392
1393 GList*
1394 mono_arch_get_global_fp_regs (MonoCompile *cfg)
1395 {
1396         GList *regs = NULL;
1397         int i;
1398
1399         /* All XMM registers */
1400         for (i = 0; i < 16; ++i)
1401                 regs = g_list_prepend (regs, GINT_TO_POINTER (i));
1402
1403         return regs;
1404 }
1405
1406 GList*
1407 mono_arch_get_iregs_clobbered_by_call (MonoCallInst *call)
1408 {
1409         static GList *r = NULL;
1410
1411         if (r == NULL) {
1412                 GList *regs = NULL;
1413
1414                 regs = g_list_prepend (regs, (gpointer)AMD64_RBP);
1415                 regs = g_list_prepend (regs, (gpointer)AMD64_RBX);
1416                 regs = g_list_prepend (regs, (gpointer)AMD64_R12);
1417                 regs = g_list_prepend (regs, (gpointer)AMD64_R13);
1418                 regs = g_list_prepend (regs, (gpointer)AMD64_R14);
1419                 regs = g_list_prepend (regs, (gpointer)AMD64_R15);
1420
1421                 regs = g_list_prepend (regs, (gpointer)AMD64_R10);
1422                 regs = g_list_prepend (regs, (gpointer)AMD64_R9);
1423                 regs = g_list_prepend (regs, (gpointer)AMD64_R8);
1424                 regs = g_list_prepend (regs, (gpointer)AMD64_RDI);
1425                 regs = g_list_prepend (regs, (gpointer)AMD64_RSI);
1426                 regs = g_list_prepend (regs, (gpointer)AMD64_RDX);
1427                 regs = g_list_prepend (regs, (gpointer)AMD64_RCX);
1428                 regs = g_list_prepend (regs, (gpointer)AMD64_RAX);
1429
1430                 InterlockedCompareExchangePointer ((gpointer*)&r, regs, NULL);
1431         }
1432
1433         return r;
1434 }
1435
1436 GList*
1437 mono_arch_get_fregs_clobbered_by_call (MonoCallInst *call)
1438 {
1439         int i;
1440         static GList *r = NULL;
1441
1442         if (r == NULL) {
1443                 GList *regs = NULL;
1444
1445                 for (i = 0; i < AMD64_XMM_NREG; ++i)
1446                         regs = g_list_prepend (regs, GINT_TO_POINTER (MONO_MAX_IREGS + i));
1447
1448                 InterlockedCompareExchangePointer ((gpointer*)&r, regs, NULL);
1449         }
1450
1451         return r;
1452 }
1453
1454 /*
1455  * mono_arch_regalloc_cost:
1456  *
1457  *  Return the cost, in number of memory references, of the action of
1458  * allocating the variable VMV into a register during global register
1459  * allocation.
1460  */
1461 guint32
1462 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1463 {
1464         MonoInst *ins = cfg->varinfo [vmv->idx];
1465
1466         if (cfg->method->save_lmf)
1467                 /* The register is already saved */
1468                 /* substract 1 for the invisible store in the prolog */
1469                 return (ins->opcode == OP_ARG) ? 0 : 1;
1470         else
1471                 /* push+pop */
1472                 return (ins->opcode == OP_ARG) ? 1 : 2;
1473 }
1474
1475 /*
1476  * mono_arch_fill_argument_info:
1477  *
1478  *   Populate cfg->args, cfg->ret and cfg->vret_addr with information about the arguments
1479  * of the method.
1480  */
1481 void
1482 mono_arch_fill_argument_info (MonoCompile *cfg)
1483 {
1484         MonoType *sig_ret;
1485         MonoMethodSignature *sig;
1486         MonoInst *ins;
1487         int i;
1488         CallInfo *cinfo;
1489
1490         sig = mono_method_signature (cfg->method);
1491
1492         cinfo = (CallInfo *)cfg->arch.cinfo;
1493         sig_ret = mini_get_underlying_type (sig->ret);
1494
1495         /*
1496          * Contrary to mono_arch_allocate_vars (), the information should describe
1497          * where the arguments are at the beginning of the method, not where they can be
1498          * accessed during the execution of the method. The later makes no sense for the
1499          * global register allocator, since a variable can be in more than one location.
1500          */
1501         switch (cinfo->ret.storage) {
1502         case ArgInIReg:
1503         case ArgInFloatSSEReg:
1504         case ArgInDoubleSSEReg:
1505                 cfg->ret->opcode = OP_REGVAR;
1506                 cfg->ret->inst_c0 = cinfo->ret.reg;
1507                 break;
1508         case ArgValuetypeInReg:
1509                 cfg->ret->opcode = OP_REGOFFSET;
1510                 cfg->ret->inst_basereg = -1;
1511                 cfg->ret->inst_offset = -1;
1512                 break;
1513         case ArgNone:
1514                 break;
1515         default:
1516                 g_assert_not_reached ();
1517         }
1518
1519         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1520                 ArgInfo *ainfo = &cinfo->args [i];
1521
1522                 ins = cfg->args [i];
1523
1524                 switch (ainfo->storage) {
1525                 case ArgInIReg:
1526                 case ArgInFloatSSEReg:
1527                 case ArgInDoubleSSEReg:
1528                         ins->opcode = OP_REGVAR;
1529                         ins->inst_c0 = ainfo->reg;
1530                         break;
1531                 case ArgOnStack:
1532                         ins->opcode = OP_REGOFFSET;
1533                         ins->inst_basereg = -1;
1534                         ins->inst_offset = -1;
1535                         break;
1536                 case ArgValuetypeInReg:
1537                         /* Dummy */
1538                         ins->opcode = OP_NOP;
1539                         break;
1540                 default:
1541                         g_assert_not_reached ();
1542                 }
1543         }
1544 }
1545
1546 void
1547 mono_arch_allocate_vars (MonoCompile *cfg)
1548 {
1549         MonoType *sig_ret;
1550         MonoMethodSignature *sig;
1551         MonoInst *ins;
1552         int i, offset;
1553         guint32 locals_stack_size, locals_stack_align;
1554         gint32 *offsets;
1555         CallInfo *cinfo;
1556
1557         sig = mono_method_signature (cfg->method);
1558
1559         cinfo = (CallInfo *)cfg->arch.cinfo;
1560         sig_ret = mini_get_underlying_type (sig->ret);
1561
1562         mono_arch_compute_omit_fp (cfg);
1563
1564         /*
1565          * We use the ABI calling conventions for managed code as well.
1566          * Exception: valuetypes are only sometimes passed or returned in registers.
1567          */
1568
1569         /*
1570          * The stack looks like this:
1571          * <incoming arguments passed on the stack>
1572          * <return value>
1573          * <lmf/caller saved registers>
1574          * <locals>
1575          * <spill area>
1576          * <localloc area>  -> grows dynamically
1577          * <params area>
1578          */
1579
1580         if (cfg->arch.omit_fp) {
1581                 cfg->flags |= MONO_CFG_HAS_SPILLUP;
1582                 cfg->frame_reg = AMD64_RSP;
1583                 offset = 0;
1584         } else {
1585                 /* Locals are allocated backwards from %fp */
1586                 cfg->frame_reg = AMD64_RBP;
1587                 offset = 0;
1588         }
1589
1590         cfg->arch.saved_iregs = cfg->used_int_regs;
1591         if (cfg->method->save_lmf) {
1592                 /* Save all callee-saved registers normally (except RBP, if not already used), and restore them when unwinding through an LMF */
1593                 guint32 iregs_to_save = AMD64_CALLEE_SAVED_REGS & ~(1<<AMD64_RBP);
1594                 cfg->arch.saved_iregs |= iregs_to_save;
1595         }
1596
1597         if (cfg->arch.omit_fp)
1598                 cfg->arch.reg_save_area_offset = offset;
1599         /* Reserve space for callee saved registers */
1600         for (i = 0; i < AMD64_NREG; ++i)
1601                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
1602                         offset += sizeof(mgreg_t);
1603                 }
1604         if (!cfg->arch.omit_fp)
1605                 cfg->arch.reg_save_area_offset = -offset;
1606
1607         if (sig_ret->type != MONO_TYPE_VOID) {
1608                 switch (cinfo->ret.storage) {
1609                 case ArgInIReg:
1610                 case ArgInFloatSSEReg:
1611                 case ArgInDoubleSSEReg:
1612                         cfg->ret->opcode = OP_REGVAR;
1613                         cfg->ret->inst_c0 = cinfo->ret.reg;
1614                         cfg->ret->dreg = cinfo->ret.reg;
1615                         break;
1616                 case ArgValuetypeAddrInIReg:
1617                 case ArgGsharedvtVariableInReg:
1618                         /* The register is volatile */
1619                         cfg->vret_addr->opcode = OP_REGOFFSET;
1620                         cfg->vret_addr->inst_basereg = cfg->frame_reg;
1621                         if (cfg->arch.omit_fp) {
1622                                 cfg->vret_addr->inst_offset = offset;
1623                                 offset += 8;
1624                         } else {
1625                                 offset += 8;
1626                                 cfg->vret_addr->inst_offset = -offset;
1627                         }
1628                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1629                                 printf ("vret_addr =");
1630                                 mono_print_ins (cfg->vret_addr);
1631                         }
1632                         break;
1633                 case ArgValuetypeInReg:
1634                         /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1635                         cfg->ret->opcode = OP_REGOFFSET;
1636                         cfg->ret->inst_basereg = cfg->frame_reg;
1637                         if (cfg->arch.omit_fp) {
1638                                 cfg->ret->inst_offset = offset;
1639                                 offset += cinfo->ret.pair_storage [1] == ArgNone ? 8 : 16;
1640                         } else {
1641                                 offset += cinfo->ret.pair_storage [1] == ArgNone ? 8 : 16;
1642                                 cfg->ret->inst_offset = - offset;
1643                         }
1644                         break;
1645                 default:
1646                         g_assert_not_reached ();
1647                 }
1648         }
1649
1650         /* Allocate locals */
1651         offsets = mono_allocate_stack_slots (cfg, cfg->arch.omit_fp ? FALSE: TRUE, &locals_stack_size, &locals_stack_align);
1652         if (locals_stack_size > MONO_ARCH_MAX_FRAME_SIZE) {
1653                 char *mname = mono_method_full_name (cfg->method, TRUE);
1654                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Method %s stack is too big.", mname));
1655                 g_free (mname);
1656                 return;
1657         }
1658
1659         if (locals_stack_align) {
1660                 offset += (locals_stack_align - 1);
1661                 offset &= ~(locals_stack_align - 1);
1662         }
1663         if (cfg->arch.omit_fp) {
1664                 cfg->locals_min_stack_offset = offset;
1665                 cfg->locals_max_stack_offset = offset + locals_stack_size;
1666         } else {
1667                 cfg->locals_min_stack_offset = - (offset + locals_stack_size);
1668                 cfg->locals_max_stack_offset = - offset;
1669         }
1670
1671         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1672                 if (offsets [i] != -1) {
1673                         MonoInst *ins = cfg->varinfo [i];
1674                         ins->opcode = OP_REGOFFSET;
1675                         ins->inst_basereg = cfg->frame_reg;
1676                         if (cfg->arch.omit_fp)
1677                                 ins->inst_offset = (offset + offsets [i]);
1678                         else
1679                                 ins->inst_offset = - (offset + offsets [i]);
1680                         //printf ("allocated local %d to ", i); mono_print_tree_nl (ins);
1681                 }
1682         }
1683         offset += locals_stack_size;
1684
1685         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG)) {
1686                 g_assert (!cfg->arch.omit_fp);
1687                 g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1688                 cfg->sig_cookie = cinfo->sig_cookie.offset + ARGS_OFFSET;
1689         }
1690
1691         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1692                 ins = cfg->args [i];
1693                 if (ins->opcode != OP_REGVAR) {
1694                         ArgInfo *ainfo = &cinfo->args [i];
1695                         gboolean inreg = TRUE;
1696
1697                         /* FIXME: Allocate volatile arguments to registers */
1698                         if (ins->flags & (MONO_INST_VOLATILE|MONO_INST_INDIRECT))
1699                                 inreg = FALSE;
1700
1701                         /*
1702                          * Under AMD64, all registers used to pass arguments to functions
1703                          * are volatile across calls.
1704                          * FIXME: Optimize this.
1705                          */
1706                         if ((ainfo->storage == ArgInIReg) || (ainfo->storage == ArgInFloatSSEReg) || (ainfo->storage == ArgInDoubleSSEReg) || (ainfo->storage == ArgValuetypeInReg) || (ainfo->storage == ArgGSharedVtInReg))
1707                                 inreg = FALSE;
1708
1709                         ins->opcode = OP_REGOFFSET;
1710
1711                         switch (ainfo->storage) {
1712                         case ArgInIReg:
1713                         case ArgInFloatSSEReg:
1714                         case ArgInDoubleSSEReg:
1715                         case ArgGSharedVtInReg:
1716                                 if (inreg) {
1717                                         ins->opcode = OP_REGVAR;
1718                                         ins->dreg = ainfo->reg;
1719                                 }
1720                                 break;
1721                         case ArgOnStack:
1722                         case ArgGSharedVtOnStack:
1723                                 g_assert (!cfg->arch.omit_fp);
1724                                 ins->opcode = OP_REGOFFSET;
1725                                 ins->inst_basereg = cfg->frame_reg;
1726                                 ins->inst_offset = ainfo->offset + ARGS_OFFSET;
1727                                 break;
1728                         case ArgValuetypeInReg:
1729                                 break;
1730                         case ArgValuetypeAddrInIReg:
1731                         case ArgValuetypeAddrOnStack: {
1732                                 MonoInst *indir;
1733                                 g_assert (!cfg->arch.omit_fp);
1734                                 g_assert (ainfo->storage == ArgValuetypeAddrInIReg || (ainfo->storage == ArgValuetypeAddrOnStack && ainfo->pair_storage [0] == ArgNone));
1735                                 MONO_INST_NEW (cfg, indir, 0);
1736
1737                                 indir->opcode = OP_REGOFFSET;
1738                                 if (ainfo->pair_storage [0] == ArgInIReg) {
1739                                         indir->inst_basereg = cfg->frame_reg;
1740                                         offset = ALIGN_TO (offset, sizeof (gpointer));
1741                                         offset += (sizeof (gpointer));
1742                                         indir->inst_offset = - offset;
1743                                 }
1744                                 else {
1745                                         indir->inst_basereg = cfg->frame_reg;
1746                                         indir->inst_offset = ainfo->offset + ARGS_OFFSET;
1747                                 }
1748
1749                                 ins->opcode = OP_VTARG_ADDR;
1750                                 ins->inst_left = indir;
1751
1752                                 break;
1753                         }
1754                         default:
1755                                 NOT_IMPLEMENTED;
1756                         }
1757
1758                         if (!inreg && (ainfo->storage != ArgOnStack) && (ainfo->storage != ArgValuetypeAddrInIReg) && (ainfo->storage != ArgValuetypeAddrOnStack) && (ainfo->storage != ArgGSharedVtOnStack)) {
1759                                 ins->opcode = OP_REGOFFSET;
1760                                 ins->inst_basereg = cfg->frame_reg;
1761                                 /* These arguments are saved to the stack in the prolog */
1762                                 offset = ALIGN_TO (offset, sizeof(mgreg_t));
1763                                 if (cfg->arch.omit_fp) {
1764                                         ins->inst_offset = offset;
1765                                         offset += (ainfo->storage == ArgValuetypeInReg) ? ainfo->nregs * sizeof (mgreg_t) : sizeof (mgreg_t);
1766                                         // Arguments are yet supported by the stack map creation code
1767                                         //cfg->locals_max_stack_offset = MAX (cfg->locals_max_stack_offset, offset);
1768                                 } else {
1769                                         offset += (ainfo->storage == ArgValuetypeInReg) ? ainfo->nregs * sizeof (mgreg_t) : sizeof (mgreg_t);
1770                                         ins->inst_offset = - offset;
1771                                         //cfg->locals_min_stack_offset = MIN (cfg->locals_min_stack_offset, offset);
1772                                 }
1773                         }
1774                 }
1775         }
1776
1777         cfg->stack_offset = offset;
1778 }
1779
1780 void
1781 mono_arch_create_vars (MonoCompile *cfg)
1782 {
1783         MonoMethodSignature *sig;
1784         CallInfo *cinfo;
1785         MonoType *sig_ret;
1786
1787         sig = mono_method_signature (cfg->method);
1788
1789         if (!cfg->arch.cinfo)
1790                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1791         cinfo = (CallInfo *)cfg->arch.cinfo;
1792
1793         if (cinfo->ret.storage == ArgValuetypeInReg)
1794                 cfg->ret_var_is_local = TRUE;
1795
1796         sig_ret = mini_get_underlying_type (sig->ret);
1797         if (cinfo->ret.storage == ArgValuetypeAddrInIReg || cinfo->ret.storage == ArgGsharedvtVariableInReg) {
1798                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1799                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1800                         printf ("vret_addr = ");
1801                         mono_print_ins (cfg->vret_addr);
1802                 }
1803         }
1804
1805         if (cfg->gen_sdb_seq_points) {
1806                 MonoInst *ins;
1807
1808                 if (cfg->compile_aot) {
1809                         MonoInst *ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1810                         ins->flags |= MONO_INST_VOLATILE;
1811                         cfg->arch.seq_point_info_var = ins;
1812                 }
1813                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1814                 ins->flags |= MONO_INST_VOLATILE;
1815                 cfg->arch.ss_tramp_var = ins;
1816
1817                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1818                 ins->flags |= MONO_INST_VOLATILE;
1819                 cfg->arch.bp_tramp_var = ins;
1820         }
1821
1822         if (cfg->method->save_lmf)
1823                 cfg->create_lmf_var = TRUE;
1824
1825         if (cfg->method->save_lmf) {
1826                 cfg->lmf_ir = TRUE;
1827 #if !defined(TARGET_WIN32)
1828                 if (!optimize_for_xen)
1829                         cfg->lmf_ir_mono_lmf = TRUE;
1830 #endif
1831         }
1832 }
1833
1834 static void
1835 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *tree)
1836 {
1837         MonoInst *ins;
1838
1839         switch (storage) {
1840         case ArgInIReg:
1841                 MONO_INST_NEW (cfg, ins, OP_MOVE);
1842                 ins->dreg = mono_alloc_ireg_copy (cfg, tree->dreg);
1843                 ins->sreg1 = tree->dreg;
1844                 MONO_ADD_INS (cfg->cbb, ins);
1845                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, FALSE);
1846                 break;
1847         case ArgInFloatSSEReg:
1848                 MONO_INST_NEW (cfg, ins, OP_AMD64_SET_XMMREG_R4);
1849                 ins->dreg = mono_alloc_freg (cfg);
1850                 ins->sreg1 = tree->dreg;
1851                 MONO_ADD_INS (cfg->cbb, ins);
1852
1853                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
1854                 break;
1855         case ArgInDoubleSSEReg:
1856                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
1857                 ins->dreg = mono_alloc_freg (cfg);
1858                 ins->sreg1 = tree->dreg;
1859                 MONO_ADD_INS (cfg->cbb, ins);
1860
1861                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
1862
1863                 break;
1864         default:
1865                 g_assert_not_reached ();
1866         }
1867 }
1868
1869 static int
1870 arg_storage_to_load_membase (ArgStorage storage)
1871 {
1872         switch (storage) {
1873         case ArgInIReg:
1874 #if defined(__mono_ilp32__)
1875                 return OP_LOADI8_MEMBASE;
1876 #else
1877                 return OP_LOAD_MEMBASE;
1878 #endif
1879         case ArgInDoubleSSEReg:
1880                 return OP_LOADR8_MEMBASE;
1881         case ArgInFloatSSEReg:
1882                 return OP_LOADR4_MEMBASE;
1883         default:
1884                 g_assert_not_reached ();
1885         }
1886
1887         return -1;
1888 }
1889
1890 static void
1891 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1892 {
1893         MonoMethodSignature *tmp_sig;
1894         int sig_reg;
1895
1896         if (call->tail_call)
1897                 NOT_IMPLEMENTED;
1898
1899         g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1900
1901         /*
1902          * mono_ArgIterator_Setup assumes the signature cookie is
1903          * passed first and all the arguments which were before it are
1904          * passed on the stack after the signature. So compensate by
1905          * passing a different signature.
1906          */
1907         tmp_sig = mono_metadata_signature_dup_full (cfg->method->klass->image, call->signature);
1908         tmp_sig->param_count -= call->signature->sentinelpos;
1909         tmp_sig->sentinelpos = 0;
1910         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1911
1912         sig_reg = mono_alloc_ireg (cfg);
1913         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
1914
1915         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, cinfo->sig_cookie.offset, sig_reg);
1916 }
1917
1918 #ifdef ENABLE_LLVM
1919 static inline LLVMArgStorage
1920 arg_storage_to_llvm_arg_storage (MonoCompile *cfg, ArgStorage storage)
1921 {
1922         switch (storage) {
1923         case ArgInIReg:
1924                 return LLVMArgInIReg;
1925         case ArgNone:
1926                 return LLVMArgNone;
1927         case ArgGSharedVtInReg:
1928         case ArgGSharedVtOnStack:
1929                 return LLVMArgGSharedVt;
1930         default:
1931                 g_assert_not_reached ();
1932                 return LLVMArgNone;
1933         }
1934 }
1935
1936 LLVMCallInfo*
1937 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1938 {
1939         int i, n;
1940         CallInfo *cinfo;
1941         ArgInfo *ainfo;
1942         int j;
1943         LLVMCallInfo *linfo;
1944         MonoType *t, *sig_ret;
1945
1946         n = sig->param_count + sig->hasthis;
1947         sig_ret = mini_get_underlying_type (sig->ret);
1948
1949         cinfo = get_call_info (cfg->mempool, sig);
1950
1951         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1952
1953         /*
1954          * LLVM always uses the native ABI while we use our own ABI, the
1955          * only difference is the handling of vtypes:
1956          * - we only pass/receive them in registers in some cases, and only
1957          *   in 1 or 2 integer registers.
1958          */
1959         switch (cinfo->ret.storage) {
1960         case ArgNone:
1961                 linfo->ret.storage = LLVMArgNone;
1962                 break;
1963         case ArgInIReg:
1964         case ArgInFloatSSEReg:
1965         case ArgInDoubleSSEReg:
1966                 linfo->ret.storage = LLVMArgNormal;
1967                 break;
1968         case ArgValuetypeInReg: {
1969                 ainfo = &cinfo->ret;
1970
1971                 if (sig->pinvoke &&
1972                         (ainfo->pair_storage [0] == ArgInFloatSSEReg || ainfo->pair_storage [0] == ArgInDoubleSSEReg ||
1973                          ainfo->pair_storage [1] == ArgInFloatSSEReg || ainfo->pair_storage [1] == ArgInDoubleSSEReg)) {
1974                         cfg->exception_message = g_strdup ("pinvoke + vtype ret");
1975                         cfg->disable_llvm = TRUE;
1976                         return linfo;
1977                 }
1978
1979                 linfo->ret.storage = LLVMArgVtypeInReg;
1980                 for (j = 0; j < 2; ++j)
1981                         linfo->ret.pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
1982                 break;
1983         }
1984         case ArgValuetypeAddrInIReg:
1985         case ArgGsharedvtVariableInReg:
1986                 /* Vtype returned using a hidden argument */
1987                 linfo->ret.storage = LLVMArgVtypeRetAddr;
1988                 linfo->vret_arg_index = cinfo->vret_arg_index;
1989                 break;
1990         default:
1991                 g_assert_not_reached ();
1992                 break;
1993         }
1994
1995         for (i = 0; i < n; ++i) {
1996                 ainfo = cinfo->args + i;
1997
1998                 if (i >= sig->hasthis)
1999                         t = sig->params [i - sig->hasthis];
2000                 else
2001                         t = &mono_defaults.int_class->byval_arg;
2002                 t = mini_type_get_underlying_type (t);
2003
2004                 linfo->args [i].storage = LLVMArgNone;
2005
2006                 switch (ainfo->storage) {
2007                 case ArgInIReg:
2008                         linfo->args [i].storage = LLVMArgNormal;
2009                         break;
2010                 case ArgInDoubleSSEReg:
2011                 case ArgInFloatSSEReg:
2012                         linfo->args [i].storage = LLVMArgNormal;
2013                         break;
2014                 case ArgOnStack:
2015                         if (MONO_TYPE_ISSTRUCT (t))
2016                                 linfo->args [i].storage = LLVMArgVtypeByVal;
2017                         else
2018                                 linfo->args [i].storage = LLVMArgNormal;
2019                         break;
2020                 case ArgValuetypeInReg:
2021                         if (sig->pinvoke &&
2022                                 (ainfo->pair_storage [0] == ArgInFloatSSEReg || ainfo->pair_storage [0] == ArgInDoubleSSEReg ||
2023                                  ainfo->pair_storage [1] == ArgInFloatSSEReg || ainfo->pair_storage [1] == ArgInDoubleSSEReg)) {
2024                                 cfg->exception_message = g_strdup ("pinvoke + vtypes");
2025                                 cfg->disable_llvm = TRUE;
2026                                 return linfo;
2027                         }
2028
2029                         linfo->args [i].storage = LLVMArgVtypeInReg;
2030                         for (j = 0; j < 2; ++j)
2031                                 linfo->args [i].pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
2032                         break;
2033                 case ArgGSharedVtInReg:
2034                 case ArgGSharedVtOnStack:
2035                         linfo->args [i].storage = LLVMArgGSharedVt;
2036                         break;
2037                 default:
2038                         cfg->exception_message = g_strdup ("ainfo->storage");
2039                         cfg->disable_llvm = TRUE;
2040                         break;
2041                 }
2042         }
2043
2044         return linfo;
2045 }
2046 #endif
2047
2048 void
2049 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2050 {
2051         MonoInst *arg, *in;
2052         MonoMethodSignature *sig;
2053         MonoType *sig_ret;
2054         int i, n;
2055         CallInfo *cinfo;
2056         ArgInfo *ainfo;
2057
2058         sig = call->signature;
2059         n = sig->param_count + sig->hasthis;
2060
2061         cinfo = get_call_info (cfg->mempool, sig);
2062
2063         sig_ret = sig->ret;
2064
2065         if (COMPILE_LLVM (cfg)) {
2066                 /* We shouldn't be called in the llvm case */
2067                 cfg->disable_llvm = TRUE;
2068                 return;
2069         }
2070
2071         /*
2072          * Emit all arguments which are passed on the stack to prevent register
2073          * allocation problems.
2074          */
2075         for (i = 0; i < n; ++i) {
2076                 MonoType *t;
2077                 ainfo = cinfo->args + i;
2078
2079                 in = call->args [i];
2080
2081                 if (sig->hasthis && i == 0)
2082                         t = &mono_defaults.object_class->byval_arg;
2083                 else
2084                         t = sig->params [i - sig->hasthis];
2085
2086                 t = mini_get_underlying_type (t);
2087                 //XXX what about ArgGSharedVtOnStack here?
2088                 if (ainfo->storage == ArgOnStack && !MONO_TYPE_ISSTRUCT (t) && !call->tail_call) {
2089                         if (!t->byref) {
2090                                 if (t->type == MONO_TYPE_R4)
2091                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2092                                 else if (t->type == MONO_TYPE_R8)
2093                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2094                                 else
2095                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2096                         } else {
2097                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2098                         }
2099                         if (cfg->compute_gc_maps) {
2100                                 MonoInst *def;
2101
2102                                 EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, ainfo->offset, t);
2103                         }
2104                 }
2105         }
2106
2107         /*
2108          * Emit all parameters passed in registers in non-reverse order for better readability
2109          * and to help the optimization in emit_prolog ().
2110          */
2111         for (i = 0; i < n; ++i) {
2112                 ainfo = cinfo->args + i;
2113
2114                 in = call->args [i];
2115
2116                 if (ainfo->storage == ArgInIReg)
2117                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, in);
2118         }
2119
2120         for (i = n - 1; i >= 0; --i) {
2121                 MonoType *t;
2122
2123                 ainfo = cinfo->args + i;
2124
2125                 in = call->args [i];
2126
2127                 if (sig->hasthis && i == 0)
2128                         t = &mono_defaults.object_class->byval_arg;
2129                 else
2130                         t = sig->params [i - sig->hasthis];
2131                 t = mini_get_underlying_type (t);
2132
2133                 switch (ainfo->storage) {
2134                 case ArgInIReg:
2135                         /* Already done */
2136                         break;
2137                 case ArgInFloatSSEReg:
2138                 case ArgInDoubleSSEReg:
2139                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, in);
2140                         break;
2141                 case ArgOnStack:
2142                 case ArgValuetypeInReg:
2143                 case ArgValuetypeAddrInIReg:
2144                 case ArgValuetypeAddrOnStack:
2145                 case ArgGSharedVtInReg:
2146                 case ArgGSharedVtOnStack: {
2147                         if (ainfo->storage == ArgOnStack && !MONO_TYPE_ISSTRUCT (t) && !call->tail_call)
2148                                 /* Already emitted above */
2149                                 break;
2150                         //FIXME what about ArgGSharedVtOnStack ?
2151                         if (ainfo->storage == ArgOnStack && call->tail_call) {
2152                                 MonoInst *call_inst = (MonoInst*)call;
2153                                 cfg->args [i]->flags |= MONO_INST_VOLATILE;
2154                                 EMIT_NEW_ARGSTORE (cfg, call_inst, i, in);
2155                                 break;
2156                         }
2157
2158                         guint32 align;
2159                         guint32 size;
2160
2161                         if (sig->pinvoke)
2162                                 size = mono_type_native_stack_size (t, &align);
2163                         else {
2164                                 /*
2165                                  * Other backends use mono_type_stack_size (), but that
2166                                  * aligns the size to 8, which is larger than the size of
2167                                  * the source, leading to reads of invalid memory if the
2168                                  * source is at the end of address space.
2169                                  */
2170                                 size = mono_class_value_size (mono_class_from_mono_type (t), &align);
2171                         }
2172
2173                         if (size >= 10000) {
2174                                 /* Avoid asserts in emit_memcpy () */
2175                                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Passing an argument of size '%d'.", size));
2176                                 /* Continue normally */
2177                         }
2178
2179                         if (size > 0 || ainfo->pass_empty_struct) {
2180                                 MONO_INST_NEW (cfg, arg, OP_OUTARG_VT);
2181                                 arg->sreg1 = in->dreg;
2182                                 arg->klass = mono_class_from_mono_type (t);
2183                                 arg->backend.size = size;
2184                                 arg->inst_p0 = call;
2185                                 arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2186                                 memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
2187
2188                                 MONO_ADD_INS (cfg->cbb, arg);
2189                         }
2190                         break;
2191                 }
2192                 default:
2193                         g_assert_not_reached ();
2194                 }
2195
2196                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos))
2197                         /* Emit the signature cookie just before the implicit arguments */
2198                         emit_sig_cookie (cfg, call, cinfo);
2199         }
2200
2201         /* Handle the case where there are no implicit arguments */
2202         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sig->sentinelpos))
2203                 emit_sig_cookie (cfg, call, cinfo);
2204
2205         switch (cinfo->ret.storage) {
2206         case ArgValuetypeInReg:
2207                 if (cinfo->ret.pair_storage [0] == ArgInIReg && cinfo->ret.pair_storage [1] == ArgNone) {
2208                         /*
2209                          * Tell the JIT to use a more efficient calling convention: call using
2210                          * OP_CALL, compute the result location after the call, and save the
2211                          * result there.
2212                          */
2213                         call->vret_in_reg = TRUE;
2214                         /*
2215                          * Nullify the instruction computing the vret addr to enable
2216                          * future optimizations.
2217                          */
2218                         if (call->vret_var)
2219                                 NULLIFY_INS (call->vret_var);
2220                 } else {
2221                         if (call->tail_call)
2222                                 NOT_IMPLEMENTED;
2223                         /*
2224                          * The valuetype is in RAX:RDX after the call, need to be copied to
2225                          * the stack. Push the address here, so the call instruction can
2226                          * access it.
2227                          */
2228                         if (!cfg->arch.vret_addr_loc) {
2229                                 cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2230                                 /* Prevent it from being register allocated or optimized away */
2231                                 ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2232                         }
2233
2234                         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2235                 }
2236                 break;
2237         case ArgValuetypeAddrInIReg:
2238         case ArgGsharedvtVariableInReg: {
2239                 MonoInst *vtarg;
2240                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2241                 vtarg->sreg1 = call->vret_var->dreg;
2242                 vtarg->dreg = mono_alloc_preg (cfg);
2243                 MONO_ADD_INS (cfg->cbb, vtarg);
2244
2245                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2246                 break;
2247         }
2248         default:
2249                 break;
2250         }
2251
2252         if (cfg->method->save_lmf) {
2253                 MONO_INST_NEW (cfg, arg, OP_AMD64_SAVE_SP_TO_LMF);
2254                 MONO_ADD_INS (cfg->cbb, arg);
2255         }
2256
2257         call->stack_usage = cinfo->stack_usage;
2258 }
2259
2260 void
2261 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2262 {
2263         MonoInst *arg;
2264         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2265         ArgInfo *ainfo = (ArgInfo*)ins->inst_p1;
2266         int size = ins->backend.size;
2267
2268         switch (ainfo->storage) {
2269         case ArgValuetypeInReg: {
2270                 MonoInst *load;
2271                 int part;
2272
2273                 for (part = 0; part < 2; ++part) {
2274                         if (ainfo->pair_storage [part] == ArgNone)
2275                                 continue;
2276
2277                         if (ainfo->pass_empty_struct) {
2278                                 //Pass empty struct value as 0 on platforms representing empty structs as 1 byte.
2279                                 NEW_ICONST (cfg, load, 0);
2280                         }
2281                         else {
2282                                 MONO_INST_NEW (cfg, load, arg_storage_to_load_membase (ainfo->pair_storage [part]));
2283                                 load->inst_basereg = src->dreg;
2284                                 load->inst_offset = part * sizeof(mgreg_t);
2285
2286                                 switch (ainfo->pair_storage [part]) {
2287                                 case ArgInIReg:
2288                                         load->dreg = mono_alloc_ireg (cfg);
2289                                         break;
2290                                 case ArgInDoubleSSEReg:
2291                                 case ArgInFloatSSEReg:
2292                                         load->dreg = mono_alloc_freg (cfg);
2293                                         break;
2294                                 default:
2295                                         g_assert_not_reached ();
2296                                 }
2297                         }
2298
2299                         MONO_ADD_INS (cfg->cbb, load);
2300
2301                         add_outarg_reg (cfg, call, ainfo->pair_storage [part], ainfo->pair_regs [part], load);
2302                 }
2303                 break;
2304         }
2305         case ArgValuetypeAddrInIReg:
2306         case ArgValuetypeAddrOnStack: {
2307                 MonoInst *vtaddr, *load;
2308
2309                 g_assert (ainfo->storage == ArgValuetypeAddrInIReg || (ainfo->storage == ArgValuetypeAddrOnStack && ainfo->pair_storage [0] == ArgNone));
2310
2311                 vtaddr = mono_compile_create_var (cfg, &ins->klass->byval_arg, OP_LOCAL);
2312
2313                 MONO_INST_NEW (cfg, load, OP_LDADDR);
2314                 cfg->has_indirection = TRUE;
2315                 load->inst_p0 = vtaddr;
2316                 vtaddr->flags |= MONO_INST_INDIRECT;
2317                 load->type = STACK_MP;
2318                 load->klass = vtaddr->klass;
2319                 load->dreg = mono_alloc_ireg (cfg);
2320                 MONO_ADD_INS (cfg->cbb, load);
2321                 mini_emit_memcpy (cfg, load->dreg, 0, src->dreg, 0, size, 4);
2322
2323                 if (ainfo->pair_storage [0] == ArgInIReg) {
2324                         MONO_INST_NEW (cfg, arg, OP_X86_LEA_MEMBASE);
2325                         arg->dreg = mono_alloc_ireg (cfg);
2326                         arg->sreg1 = load->dreg;
2327                         arg->inst_imm = 0;
2328                         MONO_ADD_INS (cfg->cbb, arg);
2329                         mono_call_inst_add_outarg_reg (cfg, call, arg->dreg, ainfo->pair_regs [0], FALSE);
2330                 } else {
2331                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, load->dreg);
2332                 }
2333                 break;
2334         }
2335         case ArgGSharedVtInReg:
2336                 /* Pass by addr */
2337                 mono_call_inst_add_outarg_reg (cfg, call, src->dreg, ainfo->reg, FALSE);
2338                 break;
2339         case ArgGSharedVtOnStack:
2340                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, src->dreg);
2341                 break;
2342         default:
2343                 if (size == 8) {
2344                         int dreg = mono_alloc_ireg (cfg);
2345
2346                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
2347                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, dreg);
2348                 } else if (size <= 40) {
2349                         mini_emit_memcpy (cfg, AMD64_RSP, ainfo->offset, src->dreg, 0, size, 4);
2350                 } else {
2351                         // FIXME: Code growth
2352                         mini_emit_memcpy (cfg, AMD64_RSP, ainfo->offset, src->dreg, 0, size, 4);
2353                 }
2354
2355                 if (cfg->compute_gc_maps) {
2356                         MonoInst *def;
2357                         EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, ainfo->offset, &ins->klass->byval_arg);
2358                 }
2359         }
2360 }
2361
2362 void
2363 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2364 {
2365         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
2366
2367         if (ret->type == MONO_TYPE_R4) {
2368                 if (COMPILE_LLVM (cfg))
2369                         MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2370                 else
2371                         MONO_EMIT_NEW_UNALU (cfg, OP_AMD64_SET_XMMREG_R4, cfg->ret->dreg, val->dreg);
2372                 return;
2373         } else if (ret->type == MONO_TYPE_R8) {
2374                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2375                 return;
2376         }
2377
2378         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2379 }
2380
2381 #endif /* DISABLE_JIT */
2382
2383 #define EMIT_COND_BRANCH(ins,cond,sign) \
2384         if (ins->inst_true_bb->native_offset) { \
2385                 x86_branch (code, cond, cfg->native_code + ins->inst_true_bb->native_offset, sign); \
2386         } else { \
2387                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
2388                 if ((cfg->opt & MONO_OPT_BRANCH) && \
2389             x86_is_imm8 (ins->inst_true_bb->max_offset - offset)) \
2390                         x86_branch8 (code, cond, 0, sign); \
2391                 else \
2392                         x86_branch32 (code, cond, 0, sign); \
2393 }
2394
2395 typedef struct {
2396         MonoMethodSignature *sig;
2397         CallInfo *cinfo;
2398 } ArchDynCallInfo;
2399
2400 static gboolean
2401 dyn_call_supported (MonoMethodSignature *sig, CallInfo *cinfo)
2402 {
2403         int i;
2404
2405         switch (cinfo->ret.storage) {
2406         case ArgNone:
2407         case ArgInIReg:
2408         case ArgInFloatSSEReg:
2409         case ArgInDoubleSSEReg:
2410         case ArgValuetypeAddrInIReg:
2411         case ArgValuetypeInReg:
2412                 break;
2413         default:
2414                 return FALSE;
2415         }
2416
2417         for (i = 0; i < cinfo->nargs; ++i) {
2418                 ArgInfo *ainfo = &cinfo->args [i];
2419                 switch (ainfo->storage) {
2420                 case ArgInIReg:
2421                 case ArgInFloatSSEReg:
2422                 case ArgInDoubleSSEReg:
2423                 case ArgValuetypeInReg:
2424                         break;
2425                 case ArgOnStack:
2426                         if (!(ainfo->offset + (ainfo->arg_size / 8) <= DYN_CALL_STACK_ARGS))
2427                                 return FALSE;
2428                         break;
2429                 default:
2430                         return FALSE;
2431                 }
2432         }
2433
2434         return TRUE;
2435 }
2436
2437 /*
2438  * mono_arch_dyn_call_prepare:
2439  *
2440  *   Return a pointer to an arch-specific structure which contains information
2441  * needed by mono_arch_get_dyn_call_args (). Return NULL if OP_DYN_CALL is not
2442  * supported for SIG.
2443  * This function is equivalent to ffi_prep_cif in libffi.
2444  */
2445 MonoDynCallInfo*
2446 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
2447 {
2448         ArchDynCallInfo *info;
2449         CallInfo *cinfo;
2450
2451         cinfo = get_call_info (NULL, sig);
2452
2453         if (!dyn_call_supported (sig, cinfo)) {
2454                 g_free (cinfo);
2455                 return NULL;
2456         }
2457
2458         info = g_new0 (ArchDynCallInfo, 1);
2459         // FIXME: Preprocess the info to speed up get_dyn_call_args ().
2460         info->sig = sig;
2461         info->cinfo = cinfo;
2462
2463         return (MonoDynCallInfo*)info;
2464 }
2465
2466 /*
2467  * mono_arch_dyn_call_free:
2468  *
2469  *   Free a MonoDynCallInfo structure.
2470  */
2471 void
2472 mono_arch_dyn_call_free (MonoDynCallInfo *info)
2473 {
2474         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2475
2476         g_free (ainfo->cinfo);
2477         g_free (ainfo);
2478 }
2479
2480 #define PTR_TO_GREG(ptr) (mgreg_t)(ptr)
2481 #define GREG_TO_PTR(greg) (gpointer)(greg)
2482
2483 /*
2484  * mono_arch_get_start_dyn_call:
2485  *
2486  *   Convert the arguments ARGS to a format which can be passed to OP_DYN_CALL, and
2487  * store the result into BUF.
2488  * ARGS should be an array of pointers pointing to the arguments.
2489  * RET should point to a memory buffer large enought to hold the result of the
2490  * call.
2491  * This function should be as fast as possible, any work which does not depend
2492  * on the actual values of the arguments should be done in
2493  * mono_arch_dyn_call_prepare ().
2494  * start_dyn_call + OP_DYN_CALL + finish_dyn_call is equivalent to ffi_call in
2495  * libffi.
2496  */
2497 void
2498 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
2499 {
2500         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2501         DynCallArgs *p = (DynCallArgs*)buf;
2502         int arg_index, greg, freg, i, pindex;
2503         MonoMethodSignature *sig = dinfo->sig;
2504         int buffer_offset = 0;
2505         static int param_reg_to_index [16];
2506         static gboolean param_reg_to_index_inited;
2507
2508         if (!param_reg_to_index_inited) {
2509                 for (i = 0; i < PARAM_REGS; ++i)
2510                         param_reg_to_index [param_regs [i]] = i;
2511                 mono_memory_barrier ();
2512                 param_reg_to_index_inited = 1;
2513         }
2514
2515         g_assert (buf_len >= sizeof (DynCallArgs));
2516
2517         p->res = 0;
2518         p->ret = ret;
2519
2520         arg_index = 0;
2521         greg = 0;
2522         freg = 0;
2523         pindex = 0;
2524
2525         if (sig->hasthis || dinfo->cinfo->vret_arg_index == 1) {
2526                 p->regs [greg ++] = PTR_TO_GREG(*(args [arg_index ++]));
2527                 if (!sig->hasthis)
2528                         pindex = 1;
2529         }
2530
2531         if (dinfo->cinfo->ret.storage == ArgValuetypeAddrInIReg || dinfo->cinfo->ret.storage == ArgGsharedvtVariableInReg)
2532                 p->regs [greg ++] = PTR_TO_GREG(ret);
2533
2534         for (; pindex < sig->param_count; pindex++) {
2535                 MonoType *t = mini_get_underlying_type (sig->params [pindex]);
2536                 gpointer *arg = args [arg_index ++];
2537                 ArgInfo *ainfo = &dinfo->cinfo->args [pindex + sig->hasthis];
2538                 int slot;
2539
2540                 if (ainfo->storage == ArgOnStack) {
2541                         slot = PARAM_REGS + (ainfo->offset / sizeof (mgreg_t));
2542                 } else {
2543                         slot = param_reg_to_index [ainfo->reg];
2544                 }
2545
2546                 if (t->byref) {
2547                         p->regs [slot] = PTR_TO_GREG(*(arg));
2548                         greg ++;
2549                         continue;
2550                 }
2551
2552                 switch (t->type) {
2553                 case MONO_TYPE_STRING:
2554                 case MONO_TYPE_CLASS:
2555                 case MONO_TYPE_ARRAY:
2556                 case MONO_TYPE_SZARRAY:
2557                 case MONO_TYPE_OBJECT:
2558                 case MONO_TYPE_PTR:
2559                 case MONO_TYPE_I:
2560                 case MONO_TYPE_U:
2561 #if !defined(__mono_ilp32__)
2562                 case MONO_TYPE_I8:
2563                 case MONO_TYPE_U8:
2564 #endif
2565                         p->regs [slot] = PTR_TO_GREG(*(arg));
2566                         break;
2567 #if defined(__mono_ilp32__)
2568                 case MONO_TYPE_I8:
2569                 case MONO_TYPE_U8:
2570                         p->regs [slot] = *(guint64*)(arg);
2571                         break;
2572 #endif
2573                 case MONO_TYPE_U1:
2574                         p->regs [slot] = *(guint8*)(arg);
2575                         break;
2576                 case MONO_TYPE_I1:
2577                         p->regs [slot] = *(gint8*)(arg);
2578                         break;
2579                 case MONO_TYPE_I2:
2580                         p->regs [slot] = *(gint16*)(arg);
2581                         break;
2582                 case MONO_TYPE_U2:
2583                         p->regs [slot] = *(guint16*)(arg);
2584                         break;
2585                 case MONO_TYPE_I4:
2586                         p->regs [slot] = *(gint32*)(arg);
2587                         break;
2588                 case MONO_TYPE_U4:
2589                         p->regs [slot] = *(guint32*)(arg);
2590                         break;
2591                 case MONO_TYPE_R4: {
2592                         double d;
2593
2594                         *(float*)&d = *(float*)(arg);
2595                         p->has_fp = 1;
2596                         p->fregs [freg ++] = d;
2597                         break;
2598                 }
2599                 case MONO_TYPE_R8:
2600                         p->has_fp = 1;
2601                         p->fregs [freg ++] = *(double*)(arg);
2602                         break;
2603                 case MONO_TYPE_GENERICINST:
2604                     if (MONO_TYPE_IS_REFERENCE (t)) {
2605                                 p->regs [slot] = PTR_TO_GREG(*(arg));
2606                                 break;
2607                         } else if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
2608                                         MonoClass *klass = mono_class_from_mono_type (t);
2609                                         guint8 *nullable_buf;
2610                                         int size;
2611
2612                                         size = mono_class_value_size (klass, NULL);
2613                                         nullable_buf = p->buffer + buffer_offset;
2614                                         buffer_offset += size;
2615                                         g_assert (buffer_offset <= 256);
2616
2617                                         /* The argument pointed to by arg is either a boxed vtype or null */
2618                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
2619
2620                                         arg = (gpointer*)nullable_buf;
2621                                         /* Fall though */
2622
2623                         } else {
2624                                 /* Fall through */
2625                         }
2626                 case MONO_TYPE_VALUETYPE: {
2627                         switch (ainfo->storage) {
2628                         case ArgValuetypeInReg:
2629                                 for (i = 0; i < 2; ++i) {
2630                                         switch (ainfo->pair_storage [i]) {
2631                                         case ArgNone:
2632                                                 break;
2633                                         case ArgInIReg:
2634                                                 slot = param_reg_to_index [ainfo->pair_regs [i]];
2635                                                 p->regs [slot] = ((mgreg_t*)(arg))[i];
2636                                                 break;
2637                                         case ArgInDoubleSSEReg:
2638                                                 p->has_fp = 1;
2639                                                 p->fregs [ainfo->pair_regs [i]] = ((double*)(arg))[i];
2640                                                 break;
2641                                         default:
2642                                                 g_assert_not_reached ();
2643                                                 break;
2644                                         }
2645                                 }
2646                                 break;
2647                         case ArgOnStack:
2648                                 for (i = 0; i < ainfo->arg_size / 8; ++i)
2649                                         p->regs [slot + i] = ((mgreg_t*)(arg))[i];
2650                                 break;
2651                         default:
2652                                 g_assert_not_reached ();
2653                                 break;
2654                         }
2655                         break;
2656                 }
2657                 default:
2658                         g_assert_not_reached ();
2659                 }
2660         }
2661 }
2662
2663 /*
2664  * mono_arch_finish_dyn_call:
2665  *
2666  *   Store the result of a dyn call into the return value buffer passed to
2667  * start_dyn_call ().
2668  * This function should be as fast as possible, any work which does not depend
2669  * on the actual values of the arguments should be done in
2670  * mono_arch_dyn_call_prepare ().
2671  */
2672 void
2673 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
2674 {
2675         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2676         MonoMethodSignature *sig = dinfo->sig;
2677         DynCallArgs *dargs = (DynCallArgs*)buf;
2678         guint8 *ret = dargs->ret;
2679         mgreg_t res = dargs->res;
2680         MonoType *sig_ret = mini_get_underlying_type (sig->ret);
2681         int i;
2682
2683         switch (sig_ret->type) {
2684         case MONO_TYPE_VOID:
2685                 *(gpointer*)ret = NULL;
2686                 break;
2687         case MONO_TYPE_STRING:
2688         case MONO_TYPE_CLASS:
2689         case MONO_TYPE_ARRAY:
2690         case MONO_TYPE_SZARRAY:
2691         case MONO_TYPE_OBJECT:
2692         case MONO_TYPE_I:
2693         case MONO_TYPE_U:
2694         case MONO_TYPE_PTR:
2695                 *(gpointer*)ret = GREG_TO_PTR(res);
2696                 break;
2697         case MONO_TYPE_I1:
2698                 *(gint8*)ret = res;
2699                 break;
2700         case MONO_TYPE_U1:
2701                 *(guint8*)ret = res;
2702                 break;
2703         case MONO_TYPE_I2:
2704                 *(gint16*)ret = res;
2705                 break;
2706         case MONO_TYPE_U2:
2707                 *(guint16*)ret = res;
2708                 break;
2709         case MONO_TYPE_I4:
2710                 *(gint32*)ret = res;
2711                 break;
2712         case MONO_TYPE_U4:
2713                 *(guint32*)ret = res;
2714                 break;
2715         case MONO_TYPE_I8:
2716                 *(gint64*)ret = res;
2717                 break;
2718         case MONO_TYPE_U8:
2719                 *(guint64*)ret = res;
2720                 break;
2721         case MONO_TYPE_R4:
2722                 *(float*)ret = *(float*)&(dargs->fregs [0]);
2723                 break;
2724         case MONO_TYPE_R8:
2725                 *(double*)ret = dargs->fregs [0];
2726                 break;
2727         case MONO_TYPE_GENERICINST:
2728                 if (MONO_TYPE_IS_REFERENCE (sig_ret)) {
2729                         *(gpointer*)ret = GREG_TO_PTR(res);
2730                         break;
2731                 } else {
2732                         /* Fall through */
2733                 }
2734         case MONO_TYPE_VALUETYPE:
2735                 if (dinfo->cinfo->ret.storage == ArgValuetypeAddrInIReg || dinfo->cinfo->ret.storage == ArgGsharedvtVariableInReg) {
2736                         /* Nothing to do */
2737                 } else {
2738                         ArgInfo *ainfo = &dinfo->cinfo->ret;
2739
2740                         g_assert (ainfo->storage == ArgValuetypeInReg);
2741
2742                         for (i = 0; i < 2; ++i) {
2743                                 switch (ainfo->pair_storage [0]) {
2744                                 case ArgInIReg:
2745                                         ((mgreg_t*)ret)[i] = res;
2746                                         break;
2747                                 case ArgInDoubleSSEReg:
2748                                         ((double*)ret)[i] = dargs->fregs [i];
2749                                         break;
2750                                 case ArgNone:
2751                                         break;
2752                                 default:
2753                                         g_assert_not_reached ();
2754                                         break;
2755                                 }
2756                         }
2757                 }
2758                 break;
2759         default:
2760                 g_assert_not_reached ();
2761         }
2762 }
2763
2764 /* emit an exception if condition is fail */
2765 #define EMIT_COND_SYSTEM_EXCEPTION(cond,signed,exc_name)            \
2766         do {                                                        \
2767                 MonoInst *tins = mono_branch_optimize_exception_target (cfg, bb, exc_name); \
2768                 if (tins == NULL) {                                                                             \
2769                         mono_add_patch_info (cfg, code - cfg->native_code,   \
2770                                         MONO_PATCH_INFO_EXC, exc_name);  \
2771                         x86_branch32 (code, cond, 0, signed);               \
2772                 } else {        \
2773                         EMIT_COND_BRANCH (tins, cond, signed);  \
2774                 }                       \
2775         } while (0);
2776
2777 #define EMIT_FPCOMPARE(code) do { \
2778         amd64_fcompp (code); \
2779         amd64_fnstsw (code); \
2780 } while (0);
2781
2782 #define EMIT_SSE2_FPFUNC(code, op, dreg, sreg1) do { \
2783     amd64_movsd_membase_reg (code, AMD64_RSP, -8, (sreg1)); \
2784         amd64_fld_membase (code, AMD64_RSP, -8, TRUE); \
2785         amd64_ ##op (code); \
2786         amd64_fst_membase (code, AMD64_RSP, -8, TRUE, TRUE); \
2787         amd64_movsd_reg_membase (code, (dreg), AMD64_RSP, -8); \
2788 } while (0);
2789
2790 static guint8*
2791 emit_call_body (MonoCompile *cfg, guint8 *code, MonoJumpInfoType patch_type, gconstpointer data)
2792 {
2793         gboolean no_patch = FALSE;
2794
2795         /*
2796          * FIXME: Add support for thunks
2797          */
2798         {
2799                 gboolean near_call = FALSE;
2800
2801                 /*
2802                  * Indirect calls are expensive so try to make a near call if possible.
2803                  * The caller memory is allocated by the code manager so it is
2804                  * guaranteed to be at a 32 bit offset.
2805                  */
2806
2807                 if (patch_type != MONO_PATCH_INFO_ABS) {
2808                         /* The target is in memory allocated using the code manager */
2809                         near_call = TRUE;
2810
2811                         if ((patch_type == MONO_PATCH_INFO_METHOD) || (patch_type == MONO_PATCH_INFO_METHOD_JUMP)) {
2812                                 if (((MonoMethod*)data)->klass->image->aot_module)
2813                                         /* The callee might be an AOT method */
2814                                         near_call = FALSE;
2815                                 if (((MonoMethod*)data)->dynamic)
2816                                         /* The target is in malloc-ed memory */
2817                                         near_call = FALSE;
2818                         }
2819
2820                         if (patch_type == MONO_PATCH_INFO_INTERNAL_METHOD) {
2821                                 /*
2822                                  * The call might go directly to a native function without
2823                                  * the wrapper.
2824                                  */
2825                                 MonoJitICallInfo *mi = mono_find_jit_icall_by_name ((const char *)data);
2826                                 if (mi) {
2827                                         gconstpointer target = mono_icall_get_wrapper (mi);
2828                                         if ((((guint64)target) >> 32) != 0)
2829                                                 near_call = FALSE;
2830                                 }
2831                         }
2832                 }
2833                 else {
2834                         MonoJumpInfo *jinfo = NULL;
2835
2836                         if (cfg->abs_patches)
2837                                 jinfo = (MonoJumpInfo *)g_hash_table_lookup (cfg->abs_patches, data);
2838                         if (jinfo) {
2839                                 if (jinfo->type == MONO_PATCH_INFO_JIT_ICALL_ADDR) {
2840                                         MonoJitICallInfo *mi = mono_find_jit_icall_by_name (jinfo->data.name);
2841                                         if (mi && (((guint64)mi->func) >> 32) == 0)
2842                                                 near_call = TRUE;
2843                                         no_patch = TRUE;
2844                                 } else {
2845                                         /*
2846                                          * This is not really an optimization, but required because the
2847                                          * generic class init trampolines use R11 to pass the vtable.
2848                                          */
2849                                         near_call = TRUE;
2850                                 }
2851                         } else {
2852                                 MonoJitICallInfo *info = mono_find_jit_icall_by_addr (data);
2853                                 if (info) {
2854                                         if (info->func == info->wrapper) {
2855                                                 /* No wrapper */
2856                                                 if ((((guint64)info->func) >> 32) == 0)
2857                                                         near_call = TRUE;
2858                                         }
2859                                         else {
2860                                                 /* See the comment in mono_codegen () */
2861                                                 if ((info->name [0] != 'v') || (strstr (info->name, "ves_array_new_va_") == NULL && strstr (info->name, "ves_array_element_address_") == NULL))
2862                                                         near_call = TRUE;
2863                                         }
2864                                 }
2865                                 else if ((((guint64)data) >> 32) == 0) {
2866                                         near_call = TRUE;
2867                                         no_patch = TRUE;
2868                                 }
2869                         }
2870                 }
2871
2872                 if (cfg->method->dynamic)
2873                         /* These methods are allocated using malloc */
2874                         near_call = FALSE;
2875
2876 #ifdef MONO_ARCH_NOMAP32BIT
2877                 near_call = FALSE;
2878 #endif
2879                 /* The 64bit XEN kernel does not honour the MAP_32BIT flag. (#522894) */
2880                 if (optimize_for_xen)
2881                         near_call = FALSE;
2882
2883                 if (cfg->compile_aot) {
2884                         near_call = TRUE;
2885                         no_patch = TRUE;
2886                 }
2887
2888                 if (near_call) {
2889                         /*
2890                          * Align the call displacement to an address divisible by 4 so it does
2891                          * not span cache lines. This is required for code patching to work on SMP
2892                          * systems.
2893                          */
2894                         if (!no_patch && ((guint32)(code + 1 - cfg->native_code) % 4) != 0) {
2895                                 guint32 pad_size = 4 - ((guint32)(code + 1 - cfg->native_code) % 4);
2896                                 amd64_padding (code, pad_size);
2897                         }
2898                         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
2899                         amd64_call_code (code, 0);
2900                 }
2901                 else {
2902                         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
2903                         amd64_set_reg_template (code, GP_SCRATCH_REG);
2904                         amd64_call_reg (code, GP_SCRATCH_REG);
2905                 }
2906         }
2907
2908         return code;
2909 }
2910
2911 static inline guint8*
2912 emit_call (MonoCompile *cfg, guint8 *code, MonoJumpInfoType patch_type, gconstpointer data, gboolean win64_adjust_stack)
2913 {
2914 #ifdef TARGET_WIN32
2915         if (win64_adjust_stack)
2916                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 32);
2917 #endif
2918         code = emit_call_body (cfg, code, patch_type, data);
2919 #ifdef TARGET_WIN32
2920         if (win64_adjust_stack)
2921                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 32);
2922 #endif
2923
2924         return code;
2925 }
2926
2927 static inline int
2928 store_membase_imm_to_store_membase_reg (int opcode)
2929 {
2930         switch (opcode) {
2931         case OP_STORE_MEMBASE_IMM:
2932                 return OP_STORE_MEMBASE_REG;
2933         case OP_STOREI4_MEMBASE_IMM:
2934                 return OP_STOREI4_MEMBASE_REG;
2935         case OP_STOREI8_MEMBASE_IMM:
2936                 return OP_STOREI8_MEMBASE_REG;
2937         }
2938
2939         return -1;
2940 }
2941
2942 #ifndef DISABLE_JIT
2943
2944 #define INST_IGNORES_CFLAGS(opcode) (!(((opcode) == OP_ADC) || ((opcode) == OP_ADC_IMM) || ((opcode) == OP_IADC) || ((opcode) == OP_IADC_IMM) || ((opcode) == OP_SBB) || ((opcode) == OP_SBB_IMM) || ((opcode) == OP_ISBB) || ((opcode) == OP_ISBB_IMM)))
2945
2946 /*
2947  * mono_arch_peephole_pass_1:
2948  *
2949  *   Perform peephole opts which should/can be performed before local regalloc
2950  */
2951 void
2952 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2953 {
2954         MonoInst *ins, *n;
2955
2956         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
2957                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
2958
2959                 switch (ins->opcode) {
2960                 case OP_ADD_IMM:
2961                 case OP_IADD_IMM:
2962                 case OP_LADD_IMM:
2963                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS) && (ins->inst_imm > 0)) {
2964                                 /*
2965                                  * X86_LEA is like ADD, but doesn't have the
2966                                  * sreg1==dreg restriction. inst_imm > 0 is needed since LEA sign-extends
2967                                  * its operand to 64 bit.
2968                                  */
2969                                 ins->opcode = OP_X86_LEA_MEMBASE;
2970                                 ins->inst_basereg = ins->sreg1;
2971                         }
2972                         break;
2973                 case OP_LXOR:
2974                 case OP_IXOR:
2975                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
2976                                 MonoInst *ins2;
2977
2978                                 /*
2979                                  * Replace STORE_MEMBASE_IMM 0 with STORE_MEMBASE_REG since
2980                                  * the latter has length 2-3 instead of 6 (reverse constant
2981                                  * propagation). These instruction sequences are very common
2982                                  * in the initlocals bblock.
2983                                  */
2984                                 for (ins2 = ins->next; ins2; ins2 = ins2->next) {
2985                                         if (((ins2->opcode == OP_STORE_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_IMM) || (ins2->opcode == OP_STORE_MEMBASE_IMM)) && (ins2->inst_imm == 0)) {
2986                                                 ins2->opcode = store_membase_imm_to_store_membase_reg (ins2->opcode);
2987                                                 ins2->sreg1 = ins->dreg;
2988                                         } else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_REG) || (ins2->opcode == OP_STORE_MEMBASE_REG)) {
2989                                                 /* Continue */
2990                                         } else if (((ins2->opcode == OP_ICONST) || (ins2->opcode == OP_I8CONST)) && (ins2->dreg == ins->dreg) && (ins2->inst_c0 == 0)) {
2991                                                 NULLIFY_INS (ins2);
2992                                                 /* Continue */
2993                                         } else if (ins2->opcode == OP_IL_SEQ_POINT) {
2994                                                 /* Continue */
2995                                         } else {
2996                                                 break;
2997                                         }
2998                                 }
2999                         }
3000                         break;
3001                 case OP_COMPARE_IMM:
3002                 case OP_LCOMPARE_IMM:
3003                         /* OP_COMPARE_IMM (reg, 0)
3004                          * -->
3005                          * OP_AMD64_TEST_NULL (reg)
3006                          */
3007                         if (!ins->inst_imm)
3008                                 ins->opcode = OP_AMD64_TEST_NULL;
3009                         break;
3010                 case OP_ICOMPARE_IMM:
3011                         if (!ins->inst_imm)
3012                                 ins->opcode = OP_X86_TEST_NULL;
3013                         break;
3014                 case OP_AMD64_ICOMPARE_MEMBASE_IMM:
3015                         /*
3016                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3017                          * OP_X86_COMPARE_MEMBASE_IMM offset(basereg), imm
3018                          * -->
3019                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3020                          * OP_COMPARE_IMM reg, imm
3021                          *
3022                          * Note: if imm = 0 then OP_COMPARE_IMM replaced with OP_X86_TEST_NULL
3023                          */
3024                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG) &&
3025                             ins->inst_basereg == last_ins->inst_destbasereg &&
3026                             ins->inst_offset == last_ins->inst_offset) {
3027                                         ins->opcode = OP_ICOMPARE_IMM;
3028                                         ins->sreg1 = last_ins->sreg1;
3029
3030                                         /* check if we can remove cmp reg,0 with test null */
3031                                         if (!ins->inst_imm)
3032                                                 ins->opcode = OP_X86_TEST_NULL;
3033                                 }
3034
3035                         break;
3036                 }
3037
3038                 mono_peephole_ins (bb, ins);
3039         }
3040 }
3041
3042 void
3043 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
3044 {
3045         MonoInst *ins, *n;
3046
3047         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3048                 switch (ins->opcode) {
3049                 case OP_ICONST:
3050                 case OP_I8CONST: {
3051                         MonoInst *next = mono_inst_next (ins, FILTER_IL_SEQ_POINT);
3052                         /* reg = 0 -> XOR (reg, reg) */
3053                         /* XOR sets cflags on x86, so we cant do it always */
3054                         if (ins->inst_c0 == 0 && (!next || (next && INST_IGNORES_CFLAGS (next->opcode)))) {
3055                                 ins->opcode = OP_LXOR;
3056                                 ins->sreg1 = ins->dreg;
3057                                 ins->sreg2 = ins->dreg;
3058                                 /* Fall through */
3059                         } else {
3060                                 break;
3061                         }
3062                 }
3063                 case OP_LXOR:
3064                         /*
3065                          * Use IXOR to avoid a rex prefix if possible. The cpu will sign extend the
3066                          * 0 result into 64 bits.
3067                          */
3068                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
3069                                 ins->opcode = OP_IXOR;
3070                         }
3071                         /* Fall through */
3072                 case OP_IXOR:
3073                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
3074                                 MonoInst *ins2;
3075
3076                                 /*
3077                                  * Replace STORE_MEMBASE_IMM 0 with STORE_MEMBASE_REG since
3078                                  * the latter has length 2-3 instead of 6 (reverse constant
3079                                  * propagation). These instruction sequences are very common
3080                                  * in the initlocals bblock.
3081                                  */
3082                                 for (ins2 = ins->next; ins2; ins2 = ins2->next) {
3083                                         if (((ins2->opcode == OP_STORE_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_IMM) || (ins2->opcode == OP_STORE_MEMBASE_IMM)) && (ins2->inst_imm == 0)) {
3084                                                 ins2->opcode = store_membase_imm_to_store_membase_reg (ins2->opcode);
3085                                                 ins2->sreg1 = ins->dreg;
3086                                         } else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_REG) || (ins2->opcode == OP_STOREI8_MEMBASE_REG) || (ins2->opcode == OP_STORE_MEMBASE_REG) || (ins2->opcode == OP_LIVERANGE_START) || (ins2->opcode == OP_GC_LIVENESS_DEF) || (ins2->opcode == OP_GC_LIVENESS_USE)) {
3087                                                 /* Continue */
3088                                         } else if (((ins2->opcode == OP_ICONST) || (ins2->opcode == OP_I8CONST)) && (ins2->dreg == ins->dreg) && (ins2->inst_c0 == 0)) {
3089                                                 NULLIFY_INS (ins2);
3090                                                 /* Continue */
3091                                         } else if (ins2->opcode == OP_IL_SEQ_POINT) {
3092                                                 /* Continue */
3093                                         } else {
3094                                                 break;
3095                                         }
3096                                 }
3097                         }
3098                         break;
3099                 case OP_IADD_IMM:
3100                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
3101                                 ins->opcode = OP_X86_INC_REG;
3102                         break;
3103                 case OP_ISUB_IMM:
3104                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
3105                                 ins->opcode = OP_X86_DEC_REG;
3106                         break;
3107                 }
3108
3109                 mono_peephole_ins (bb, ins);
3110         }
3111 }
3112
3113 #define NEW_INS(cfg,ins,dest,op) do {   \
3114                 MONO_INST_NEW ((cfg), (dest), (op)); \
3115         (dest)->cil_code = (ins)->cil_code; \
3116         mono_bblock_insert_before_ins (bb, ins, (dest)); \
3117         } while (0)
3118
3119 /*
3120  * mono_arch_lowering_pass:
3121  *
3122  *  Converts complex opcodes into simpler ones so that each IR instruction
3123  * corresponds to one machine instruction.
3124  */
3125 void
3126 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
3127 {
3128         MonoInst *ins, *n, *temp;
3129
3130         /*
3131          * FIXME: Need to add more instructions, but the current machine
3132          * description can't model some parts of the composite instructions like
3133          * cdq.
3134          */
3135         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3136                 switch (ins->opcode) {
3137                 case OP_DIV_IMM:
3138                 case OP_REM_IMM:
3139                 case OP_IDIV_IMM:
3140                 case OP_IDIV_UN_IMM:
3141                 case OP_IREM_UN_IMM:
3142                 case OP_LREM_IMM:
3143                 case OP_IREM_IMM:
3144                         mono_decompose_op_imm (cfg, bb, ins);
3145                         break;
3146                 case OP_COMPARE_IMM:
3147                 case OP_LCOMPARE_IMM:
3148                         if (!amd64_use_imm32 (ins->inst_imm)) {
3149                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3150                                 temp->inst_c0 = ins->inst_imm;
3151                                 temp->dreg = mono_alloc_ireg (cfg);
3152                                 ins->opcode = OP_COMPARE;
3153                                 ins->sreg2 = temp->dreg;
3154                         }
3155                         break;
3156 #ifndef __mono_ilp32__
3157                 case OP_LOAD_MEMBASE:
3158 #endif
3159                 case OP_LOADI8_MEMBASE:
3160                 /*  Don't generate memindex opcodes (to simplify */
3161                 /*  read sandboxing) */
3162                         if (!amd64_use_imm32 (ins->inst_offset)) {
3163                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3164                                 temp->inst_c0 = ins->inst_offset;
3165                                 temp->dreg = mono_alloc_ireg (cfg);
3166                                 ins->opcode = OP_AMD64_LOADI8_MEMINDEX;
3167                                 ins->inst_indexreg = temp->dreg;
3168                         }
3169                         break;
3170 #ifndef __mono_ilp32__
3171                 case OP_STORE_MEMBASE_IMM:
3172 #endif
3173                 case OP_STOREI8_MEMBASE_IMM:
3174                         if (!amd64_use_imm32 (ins->inst_imm)) {
3175                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3176                                 temp->inst_c0 = ins->inst_imm;
3177                                 temp->dreg = mono_alloc_ireg (cfg);
3178                                 ins->opcode = OP_STOREI8_MEMBASE_REG;
3179                                 ins->sreg1 = temp->dreg;
3180                         }
3181                         break;
3182 #ifdef MONO_ARCH_SIMD_INTRINSICS
3183                 case OP_EXPAND_I1: {
3184                                 int temp_reg1 = mono_alloc_ireg (cfg);
3185                                 int temp_reg2 = mono_alloc_ireg (cfg);
3186                                 int original_reg = ins->sreg1;
3187
3188                                 NEW_INS (cfg, ins, temp, OP_ICONV_TO_U1);
3189                                 temp->sreg1 = original_reg;
3190                                 temp->dreg = temp_reg1;
3191
3192                                 NEW_INS (cfg, ins, temp, OP_SHL_IMM);
3193                                 temp->sreg1 = temp_reg1;
3194                                 temp->dreg = temp_reg2;
3195                                 temp->inst_imm = 8;
3196
3197                                 NEW_INS (cfg, ins, temp, OP_LOR);
3198                                 temp->sreg1 = temp->dreg = temp_reg2;
3199                                 temp->sreg2 = temp_reg1;
3200
3201                                 ins->opcode = OP_EXPAND_I2;
3202                                 ins->sreg1 = temp_reg2;
3203                         }
3204                         break;
3205 #endif
3206                 default:
3207                         break;
3208                 }
3209         }
3210
3211         bb->max_vreg = cfg->next_vreg;
3212 }
3213
3214 static const int
3215 branch_cc_table [] = {
3216         X86_CC_EQ, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
3217         X86_CC_NE, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
3218         X86_CC_O, X86_CC_NO, X86_CC_C, X86_CC_NC
3219 };
3220
3221 /* Maps CMP_... constants to X86_CC_... constants */
3222 static const int
3223 cc_table [] = {
3224         X86_CC_EQ, X86_CC_NE, X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT,
3225         X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT
3226 };
3227
3228 static const int
3229 cc_signed_table [] = {
3230         TRUE, TRUE, TRUE, TRUE, TRUE, TRUE,
3231         FALSE, FALSE, FALSE, FALSE
3232 };
3233
3234 /*#include "cprop.c"*/
3235
3236 static unsigned char*
3237 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int sreg, int size, gboolean is_signed)
3238 {
3239         if (size == 8)
3240                 amd64_sse_cvttsd2si_reg_reg (code, dreg, sreg);
3241         else
3242                 amd64_sse_cvttsd2si_reg_reg_size (code, dreg, sreg, 4);
3243
3244         if (size == 1)
3245                 amd64_widen_reg (code, dreg, dreg, is_signed, FALSE);
3246         else if (size == 2)
3247                 amd64_widen_reg (code, dreg, dreg, is_signed, TRUE);
3248         return code;
3249 }
3250
3251 static unsigned char*
3252 mono_emit_stack_alloc (MonoCompile *cfg, guchar *code, MonoInst* tree)
3253 {
3254         int sreg = tree->sreg1;
3255         int need_touch = FALSE;
3256
3257 #if defined(TARGET_WIN32)
3258         need_touch = TRUE;
3259 #elif defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
3260         if (!tree->flags & MONO_INST_INIT)
3261                 need_touch = TRUE;
3262 #endif
3263
3264         if (need_touch) {
3265                 guint8* br[5];
3266
3267                 /*
3268                  * Under Windows:
3269                  * If requested stack size is larger than one page,
3270                  * perform stack-touch operation
3271                  */
3272                 /*
3273                  * Generate stack probe code.
3274                  * Under Windows, it is necessary to allocate one page at a time,
3275                  * "touching" stack after each successful sub-allocation. This is
3276                  * because of the way stack growth is implemented - there is a
3277                  * guard page before the lowest stack page that is currently commited.
3278                  * Stack normally grows sequentially so OS traps access to the
3279                  * guard page and commits more pages when needed.
3280                  */
3281                 amd64_test_reg_imm (code, sreg, ~0xFFF);
3282                 br[0] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
3283
3284                 br[2] = code; /* loop */
3285                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 0x1000);
3286                 amd64_test_membase_reg (code, AMD64_RSP, 0, AMD64_RSP);
3287                 amd64_alu_reg_imm (code, X86_SUB, sreg, 0x1000);
3288                 amd64_alu_reg_imm (code, X86_CMP, sreg, 0x1000);
3289                 br[3] = code; x86_branch8 (code, X86_CC_AE, 0, FALSE);
3290                 amd64_patch (br[3], br[2]);
3291                 amd64_test_reg_reg (code, sreg, sreg);
3292                 br[4] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
3293                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, sreg);
3294
3295                 br[1] = code; x86_jump8 (code, 0);
3296
3297                 amd64_patch (br[0], code);
3298                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, sreg);
3299                 amd64_patch (br[1], code);
3300                 amd64_patch (br[4], code);
3301         }
3302         else
3303                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, tree->sreg1);
3304
3305         if (tree->flags & MONO_INST_INIT) {
3306                 int offset = 0;
3307                 if (tree->dreg != AMD64_RAX && sreg != AMD64_RAX) {
3308                         amd64_push_reg (code, AMD64_RAX);
3309                         offset += 8;
3310                 }
3311                 if (tree->dreg != AMD64_RCX && sreg != AMD64_RCX) {
3312                         amd64_push_reg (code, AMD64_RCX);
3313                         offset += 8;
3314                 }
3315                 if (tree->dreg != AMD64_RDI && sreg != AMD64_RDI) {
3316                         amd64_push_reg (code, AMD64_RDI);
3317                         offset += 8;
3318                 }
3319
3320                 amd64_shift_reg_imm (code, X86_SHR, sreg, 3);
3321                 if (sreg != AMD64_RCX)
3322                         amd64_mov_reg_reg (code, AMD64_RCX, sreg, 8);
3323                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
3324
3325                 amd64_lea_membase (code, AMD64_RDI, AMD64_RSP, offset);
3326                 if (cfg->param_area)
3327                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RDI, cfg->param_area);
3328                 amd64_cld (code);
3329                 amd64_prefix (code, X86_REP_PREFIX);
3330                 amd64_stosl (code);
3331
3332                 if (tree->dreg != AMD64_RDI && sreg != AMD64_RDI)
3333                         amd64_pop_reg (code, AMD64_RDI);
3334                 if (tree->dreg != AMD64_RCX && sreg != AMD64_RCX)
3335                         amd64_pop_reg (code, AMD64_RCX);
3336                 if (tree->dreg != AMD64_RAX && sreg != AMD64_RAX)
3337                         amd64_pop_reg (code, AMD64_RAX);
3338         }
3339         return code;
3340 }
3341
3342 static guint8*
3343 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
3344 {
3345         CallInfo *cinfo;
3346         guint32 quad;
3347
3348         /* Move return value to the target register */
3349         /* FIXME: do this in the local reg allocator */
3350         switch (ins->opcode) {
3351         case OP_CALL:
3352         case OP_CALL_REG:
3353         case OP_CALL_MEMBASE:
3354         case OP_LCALL:
3355         case OP_LCALL_REG:
3356         case OP_LCALL_MEMBASE:
3357                 g_assert (ins->dreg == AMD64_RAX);
3358                 break;
3359         case OP_FCALL:
3360         case OP_FCALL_REG:
3361         case OP_FCALL_MEMBASE: {
3362                 MonoType *rtype = mini_get_underlying_type (((MonoCallInst*)ins)->signature->ret);
3363                 if (rtype->type == MONO_TYPE_R4) {
3364                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, AMD64_XMM0);
3365                 }
3366                 else {
3367                         if (ins->dreg != AMD64_XMM0)
3368                                 amd64_sse_movsd_reg_reg (code, ins->dreg, AMD64_XMM0);
3369                 }
3370                 break;
3371         }
3372         case OP_RCALL:
3373         case OP_RCALL_REG:
3374         case OP_RCALL_MEMBASE:
3375                 if (ins->dreg != AMD64_XMM0)
3376                         amd64_sse_movss_reg_reg (code, ins->dreg, AMD64_XMM0);
3377                 break;
3378         case OP_VCALL:
3379         case OP_VCALL_REG:
3380         case OP_VCALL_MEMBASE:
3381         case OP_VCALL2:
3382         case OP_VCALL2_REG:
3383         case OP_VCALL2_MEMBASE:
3384                 cinfo = get_call_info (cfg->mempool, ((MonoCallInst*)ins)->signature);
3385                 if (cinfo->ret.storage == ArgValuetypeInReg) {
3386                         MonoInst *loc = (MonoInst *)cfg->arch.vret_addr_loc;
3387
3388                         /* Load the destination address */
3389                         g_assert (loc->opcode == OP_REGOFFSET);
3390                         amd64_mov_reg_membase (code, AMD64_RCX, loc->inst_basereg, loc->inst_offset, sizeof(gpointer));
3391
3392                         for (quad = 0; quad < 2; quad ++) {
3393                                 switch (cinfo->ret.pair_storage [quad]) {
3394                                 case ArgInIReg:
3395                                         amd64_mov_membase_reg (code, AMD64_RCX, (quad * sizeof(mgreg_t)), cinfo->ret.pair_regs [quad], sizeof(mgreg_t));
3396                                         break;
3397                                 case ArgInFloatSSEReg:
3398                                         amd64_movss_membase_reg (code, AMD64_RCX, (quad * 8), cinfo->ret.pair_regs [quad]);
3399                                         break;
3400                                 case ArgInDoubleSSEReg:
3401                                         amd64_movsd_membase_reg (code, AMD64_RCX, (quad * 8), cinfo->ret.pair_regs [quad]);
3402                                         break;
3403                                 case ArgNone:
3404                                         break;
3405                                 default:
3406                                         NOT_IMPLEMENTED;
3407                                 }
3408                         }
3409                 }
3410                 break;
3411         }
3412
3413         return code;
3414 }
3415
3416 #endif /* DISABLE_JIT */
3417
3418 #ifdef TARGET_MACH
3419 static int tls_gs_offset;
3420 #endif
3421
3422 gboolean
3423 mono_arch_have_fast_tls (void)
3424 {
3425 #ifdef TARGET_MACH
3426         static gboolean have_fast_tls = FALSE;
3427         static gboolean inited = FALSE;
3428         guint8 *ins;
3429
3430         if (mini_get_debug_options ()->use_fallback_tls)
3431                 return FALSE;
3432
3433         if (inited)
3434                 return have_fast_tls;
3435
3436         ins = (guint8*)pthread_getspecific;
3437
3438         /*
3439          * We're looking for these two instructions:
3440          *
3441          * mov    %gs:[offset](,%rdi,8),%rax
3442          * retq
3443          */
3444         have_fast_tls = ins [0] == 0x65 &&
3445                        ins [1] == 0x48 &&
3446                        ins [2] == 0x8b &&
3447                        ins [3] == 0x04 &&
3448                        ins [4] == 0xfd &&
3449                        ins [6] == 0x00 &&
3450                        ins [7] == 0x00 &&
3451                        ins [8] == 0x00 &&
3452                        ins [9] == 0xc3;
3453
3454         tls_gs_offset = ins[5];
3455
3456         /*
3457          * Apple now loads a different version of pthread_getspecific when launched from Xcode
3458          * For that version we're looking for these instructions:
3459          *
3460          * pushq  %rbp
3461          * movq   %rsp, %rbp
3462          * mov    %gs:[offset](,%rdi,8),%rax
3463          * popq   %rbp
3464          * retq
3465          */
3466         if (!have_fast_tls) {
3467                 have_fast_tls = ins [0] == 0x55 &&
3468                                ins [1] == 0x48 &&
3469                                ins [2] == 0x89 &&
3470                                ins [3] == 0xe5 &&
3471                                ins [4] == 0x65 &&
3472                                ins [5] == 0x48 &&
3473                                ins [6] == 0x8b &&
3474                                ins [7] == 0x04 &&
3475                                ins [8] == 0xfd &&
3476                                ins [10] == 0x00 &&
3477                                ins [11] == 0x00 &&
3478                                ins [12] == 0x00 &&
3479                                ins [13] == 0x5d &&
3480                                ins [14] == 0xc3;
3481
3482                 tls_gs_offset = ins[9];
3483         }
3484         inited = TRUE;
3485
3486         return have_fast_tls;
3487 #elif defined(TARGET_ANDROID)
3488         return FALSE;
3489 #else
3490         if (mini_get_debug_options ()->use_fallback_tls)
3491                 return FALSE;
3492         return TRUE;
3493 #endif
3494 }
3495
3496 int
3497 mono_amd64_get_tls_gs_offset (void)
3498 {
3499 #ifdef TARGET_OSX
3500         return tls_gs_offset;
3501 #else
3502         g_assert_not_reached ();
3503         return -1;
3504 #endif
3505 }
3506
3507 /*
3508  * mono_amd64_emit_tls_get:
3509  * @code: buffer to store code to
3510  * @dreg: hard register where to place the result
3511  * @tls_offset: offset info
3512  *
3513  * mono_amd64_emit_tls_get emits in @code the native code that puts in
3514  * the dreg register the item in the thread local storage identified
3515  * by tls_offset.
3516  *
3517  * Returns: a pointer to the end of the stored code
3518  */
3519 static guint8*
3520 mono_amd64_emit_tls_get (guint8* code, int dreg, int tls_offset)
3521 {
3522 #ifdef TARGET_WIN32
3523         if (tls_offset < 64) {
3524                 x86_prefix (code, X86_GS_PREFIX);
3525                 amd64_mov_reg_mem (code, dreg, (tls_offset * 8) + 0x1480, 8);
3526         } else {
3527                 guint8 *buf [16];
3528
3529                 g_assert (tls_offset < 0x440);
3530                 /* Load TEB->TlsExpansionSlots */
3531                 x86_prefix (code, X86_GS_PREFIX);
3532                 amd64_mov_reg_mem (code, dreg, 0x1780, 8);
3533                 amd64_test_reg_reg (code, dreg, dreg);
3534                 buf [0] = code;
3535                 amd64_branch (code, X86_CC_EQ, code, TRUE);
3536                 amd64_mov_reg_membase (code, dreg, dreg, (tls_offset * 8) - 0x200, 8);
3537                 amd64_patch (buf [0], code);
3538         }
3539 #elif defined(TARGET_MACH)
3540         x86_prefix (code, X86_GS_PREFIX);
3541         amd64_mov_reg_mem (code, dreg, tls_gs_offset + (tls_offset * 8), 8);
3542 #else
3543         if (optimize_for_xen) {
3544                 x86_prefix (code, X86_FS_PREFIX);
3545                 amd64_mov_reg_mem (code, dreg, 0, 8);
3546                 amd64_mov_reg_membase (code, dreg, dreg, tls_offset, 8);
3547         } else {
3548                 x86_prefix (code, X86_FS_PREFIX);
3549                 amd64_mov_reg_mem (code, dreg, tls_offset, 8);
3550         }
3551 #endif
3552         return code;
3553 }
3554
3555 static guint8*
3556 mono_amd64_emit_tls_set (guint8 *code, int sreg, int tls_offset)
3557 {
3558 #ifdef TARGET_WIN32
3559         g_assert_not_reached ();
3560 #elif defined(TARGET_MACH)
3561         x86_prefix (code, X86_GS_PREFIX);
3562         amd64_mov_mem_reg (code, tls_gs_offset + (tls_offset * 8), sreg, 8);
3563 #else
3564         g_assert (!optimize_for_xen);
3565         x86_prefix (code, X86_FS_PREFIX);
3566         amd64_mov_mem_reg (code, tls_offset, sreg, 8);
3567 #endif
3568         return code;
3569 }
3570
3571 /*
3572  * emit_setup_lmf:
3573  *
3574  *   Emit code to initialize an LMF structure at LMF_OFFSET.
3575  */
3576 static guint8*
3577 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
3578 {
3579         /*
3580          * The ip field is not set, the exception handling code will obtain it from the stack location pointed to by the sp field.
3581          */
3582         /*
3583          * sp is saved right before calls but we need to save it here too so
3584          * async stack walks would work.
3585          */
3586         amd64_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), AMD64_RSP, 8);
3587         /* Save rbp */
3588         amd64_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), AMD64_RBP, 8);
3589         if (cfg->arch.omit_fp && cfa_offset != -1)
3590                 mono_emit_unwind_op_offset (cfg, code, AMD64_RBP, - (cfa_offset - (lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp))));
3591
3592         /* These can't contain refs */
3593         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf), SLOT_NOREF);
3594         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rip), SLOT_NOREF);
3595         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), SLOT_NOREF);
3596         /* These are handled automatically by the stack marking code */
3597         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), SLOT_NOREF);
3598
3599         return code;
3600 }
3601
3602 #ifdef TARGET_WIN32
3603
3604 #define TEB_LAST_ERROR_OFFSET 0x068
3605
3606 static guint8*
3607 emit_get_last_error (guint8* code, int dreg)
3608 {
3609         /* Threads last error value is located in TEB_LAST_ERROR_OFFSET. */
3610         x86_prefix (code, X86_GS_PREFIX);
3611         amd64_mov_reg_membase (code, dreg, TEB_LAST_ERROR_OFFSET, 0, sizeof (guint32));
3612
3613         return code;
3614 }
3615
3616 #else
3617
3618 static guint8*
3619 emit_get_last_error (guint8* code, int dreg)
3620 {
3621         g_assert_not_reached ();
3622 }
3623
3624 #endif
3625
3626 /* benchmark and set based on cpu */
3627 #define LOOP_ALIGNMENT 8
3628 #define bb_is_loop_start(bb) ((bb)->loop_body_start && (bb)->nesting)
3629
3630 #ifndef DISABLE_JIT
3631 void
3632 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
3633 {
3634         MonoInst *ins;
3635         MonoCallInst *call;
3636         guint offset;
3637         guint8 *code = cfg->native_code + cfg->code_len;
3638         int max_len;
3639
3640         /* Fix max_offset estimate for each successor bb */
3641         if (cfg->opt & MONO_OPT_BRANCH) {
3642                 int current_offset = cfg->code_len;
3643                 MonoBasicBlock *current_bb;
3644                 for (current_bb = bb; current_bb != NULL; current_bb = current_bb->next_bb) {
3645                         current_bb->max_offset = current_offset;
3646                         current_offset += current_bb->max_length;
3647                 }
3648         }
3649
3650         if (cfg->opt & MONO_OPT_LOOP) {
3651                 int pad, align = LOOP_ALIGNMENT;
3652                 /* set alignment depending on cpu */
3653                 if (bb_is_loop_start (bb) && (pad = (cfg->code_len & (align - 1)))) {
3654                         pad = align - pad;
3655                         /*g_print ("adding %d pad at %x to loop in %s\n", pad, cfg->code_len, cfg->method->name);*/
3656                         amd64_padding (code, pad);
3657                         cfg->code_len += pad;
3658                         bb->native_offset = cfg->code_len;
3659                 }
3660         }
3661
3662         if (cfg->verbose_level > 2)
3663                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
3664
3665         if ((cfg->prof_options & MONO_PROFILE_COVERAGE) && cfg->coverage_info) {
3666                 MonoProfileCoverageInfo *cov = cfg->coverage_info;
3667                 g_assert (!cfg->compile_aot);
3668
3669                 cov->data [bb->dfn].cil_code = bb->cil_code;
3670                 amd64_mov_reg_imm (code, AMD64_R11, (guint64)&cov->data [bb->dfn].count);
3671                 /* this is not thread save, but good enough */
3672                 amd64_inc_membase (code, AMD64_R11, 0);
3673         }
3674
3675         offset = code - cfg->native_code;
3676
3677         mono_debug_open_block (cfg, bb, offset);
3678
3679     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num)
3680                 x86_breakpoint (code);
3681
3682         MONO_BB_FOR_EACH_INS (bb, ins) {
3683                 offset = code - cfg->native_code;
3684
3685                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
3686
3687 #define EXTRA_CODE_SPACE (16)
3688
3689                 if (G_UNLIKELY (offset > (cfg->code_size - max_len - EXTRA_CODE_SPACE))) {
3690                         cfg->code_size *= 2;
3691                         cfg->native_code = (unsigned char *)mono_realloc_native_code(cfg);
3692                         code = cfg->native_code + offset;
3693                         cfg->stat_code_reallocs++;
3694                 }
3695
3696                 if (cfg->debug_info)
3697                         mono_debug_record_line_number (cfg, ins, offset);
3698
3699                 switch (ins->opcode) {
3700                 case OP_BIGMUL:
3701                         amd64_mul_reg (code, ins->sreg2, TRUE);
3702                         break;
3703                 case OP_BIGMUL_UN:
3704                         amd64_mul_reg (code, ins->sreg2, FALSE);
3705                         break;
3706                 case OP_X86_SETEQ_MEMBASE:
3707                         amd64_set_membase (code, X86_CC_EQ, ins->inst_basereg, ins->inst_offset, TRUE);
3708                         break;
3709                 case OP_STOREI1_MEMBASE_IMM:
3710                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 1);
3711                         break;
3712                 case OP_STOREI2_MEMBASE_IMM:
3713                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 2);
3714                         break;
3715                 case OP_STOREI4_MEMBASE_IMM:
3716                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 4);
3717                         break;
3718                 case OP_STOREI1_MEMBASE_REG:
3719                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 1);
3720                         break;
3721                 case OP_STOREI2_MEMBASE_REG:
3722                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 2);
3723                         break;
3724                 /* In AMD64 NaCl, pointers are 4 bytes, */
3725                 /*  so STORE_* != STOREI8_*. Likewise below. */
3726                 case OP_STORE_MEMBASE_REG:
3727                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, sizeof(gpointer));
3728                         break;
3729                 case OP_STOREI8_MEMBASE_REG:
3730                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 8);
3731                         break;
3732                 case OP_STOREI4_MEMBASE_REG:
3733                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 4);
3734                         break;
3735                 case OP_STORE_MEMBASE_IMM:
3736                         /* In NaCl, this could be a PCONST type, which could */
3737                         /* mean a pointer type was copied directly into the  */
3738                         /* lower 32-bits of inst_imm, so for InvalidPtr==-1  */
3739                         /* the value would be 0x00000000FFFFFFFF which is    */
3740                         /* not proper for an imm32 unless you cast it.       */
3741                         g_assert (amd64_is_imm32 (ins->inst_imm));
3742                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, (gint32)ins->inst_imm, sizeof(gpointer));
3743                         break;
3744                 case OP_STOREI8_MEMBASE_IMM:
3745                         g_assert (amd64_is_imm32 (ins->inst_imm));
3746                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 8);
3747                         break;
3748                 case OP_LOAD_MEM:
3749 #ifdef __mono_ilp32__
3750                         /* In ILP32, pointers are 4 bytes, so separate these */
3751                         /* cases, use literal 8 below where we really want 8 */
3752                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3753                         amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, sizeof(gpointer));
3754                         break;
3755 #endif
3756                 case OP_LOADI8_MEM:
3757                         // FIXME: Decompose this earlier
3758                         if (amd64_use_imm32 (ins->inst_imm))
3759                                 amd64_mov_reg_mem (code, ins->dreg, ins->inst_imm, 8);
3760                         else {
3761                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_imm, sizeof(gpointer));
3762                                 amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, 8);
3763                         }
3764                         break;
3765                 case OP_LOADI4_MEM:
3766                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3767                         amd64_movsxd_reg_membase (code, ins->dreg, ins->dreg, 0);
3768                         break;
3769                 case OP_LOADU4_MEM:
3770                         // FIXME: Decompose this earlier
3771                         if (amd64_use_imm32 (ins->inst_imm))
3772                                 amd64_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
3773                         else {
3774                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_imm, sizeof(gpointer));
3775                                 amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, 4);
3776                         }
3777                         break;
3778                 case OP_LOADU1_MEM:
3779                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3780                         amd64_widen_membase (code, ins->dreg, ins->dreg, 0, FALSE, FALSE);
3781                         break;
3782                 case OP_LOADU2_MEM:
3783                         /* For NaCl, pointers are 4 bytes, so separate these */
3784                         /* cases, use literal 8 below where we really want 8 */
3785                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3786                         amd64_widen_membase (code, ins->dreg, ins->dreg, 0, FALSE, TRUE);
3787                         break;
3788                 case OP_LOAD_MEMBASE:
3789                         g_assert (amd64_is_imm32 (ins->inst_offset));
3790                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, sizeof(gpointer));
3791                         break;
3792                 case OP_LOADI8_MEMBASE:
3793                         /* Use literal 8 instead of sizeof pointer or */
3794                         /* register, we really want 8 for this opcode */
3795                         g_assert (amd64_is_imm32 (ins->inst_offset));
3796                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 8);
3797                         break;
3798                 case OP_LOADI4_MEMBASE:
3799                         amd64_movsxd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
3800                         break;
3801                 case OP_LOADU4_MEMBASE:
3802                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
3803                         break;
3804                 case OP_LOADU1_MEMBASE:
3805                         /* The cpu zero extends the result into 64 bits */
3806                         amd64_widen_membase_size (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE, 4);
3807                         break;
3808                 case OP_LOADI1_MEMBASE:
3809                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
3810                         break;
3811                 case OP_LOADU2_MEMBASE:
3812                         /* The cpu zero extends the result into 64 bits */
3813                         amd64_widen_membase_size (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE, 4);
3814                         break;
3815                 case OP_LOADI2_MEMBASE:
3816                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
3817                         break;
3818                 case OP_AMD64_LOADI8_MEMINDEX:
3819                         amd64_mov_reg_memindex_size (code, ins->dreg, ins->inst_basereg, 0, ins->inst_indexreg, 0, 8);
3820                         break;
3821                 case OP_LCONV_TO_I1:
3822                 case OP_ICONV_TO_I1:
3823                 case OP_SEXT_I1:
3824                         amd64_widen_reg (code, ins->dreg, ins->sreg1, TRUE, FALSE);
3825                         break;
3826                 case OP_LCONV_TO_I2:
3827                 case OP_ICONV_TO_I2:
3828                 case OP_SEXT_I2:
3829                         amd64_widen_reg (code, ins->dreg, ins->sreg1, TRUE, TRUE);
3830                         break;
3831                 case OP_LCONV_TO_U1:
3832                 case OP_ICONV_TO_U1:
3833                         amd64_widen_reg (code, ins->dreg, ins->sreg1, FALSE, FALSE);
3834                         break;
3835                 case OP_LCONV_TO_U2:
3836                 case OP_ICONV_TO_U2:
3837                         amd64_widen_reg (code, ins->dreg, ins->sreg1, FALSE, TRUE);
3838                         break;
3839                 case OP_ZEXT_I4:
3840                         /* Clean out the upper word */
3841                         amd64_mov_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
3842                         break;
3843                 case OP_SEXT_I4:
3844                         amd64_movsxd_reg_reg (code, ins->dreg, ins->sreg1);
3845                         break;
3846                 case OP_COMPARE:
3847                 case OP_LCOMPARE:
3848                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3849                         break;
3850                 case OP_COMPARE_IMM:
3851 #if defined(__mono_ilp32__)
3852                         /* Comparison of pointer immediates should be 4 bytes to avoid sign-extend problems */
3853                         g_assert (amd64_is_imm32 (ins->inst_imm));
3854                         amd64_alu_reg_imm_size (code, X86_CMP, ins->sreg1, ins->inst_imm, 4);
3855                         break;
3856 #endif
3857                 case OP_LCOMPARE_IMM:
3858                         g_assert (amd64_is_imm32 (ins->inst_imm));
3859                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
3860                         break;
3861                 case OP_X86_COMPARE_REG_MEMBASE:
3862                         amd64_alu_reg_membase (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset);
3863                         break;
3864                 case OP_X86_TEST_NULL:
3865                         amd64_test_reg_reg_size (code, ins->sreg1, ins->sreg1, 4);
3866                         break;
3867                 case OP_AMD64_TEST_NULL:
3868                         amd64_test_reg_reg (code, ins->sreg1, ins->sreg1);
3869                         break;
3870
3871                 case OP_X86_ADD_REG_MEMBASE:
3872                         amd64_alu_reg_membase_size (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3873                         break;
3874                 case OP_X86_SUB_REG_MEMBASE:
3875                         amd64_alu_reg_membase_size (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3876                         break;
3877                 case OP_X86_AND_REG_MEMBASE:
3878                         amd64_alu_reg_membase_size (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3879                         break;
3880                 case OP_X86_OR_REG_MEMBASE:
3881                         amd64_alu_reg_membase_size (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3882                         break;
3883                 case OP_X86_XOR_REG_MEMBASE:
3884                         amd64_alu_reg_membase_size (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3885                         break;
3886
3887                 case OP_X86_ADD_MEMBASE_IMM:
3888                         /* FIXME: Make a 64 version too */
3889                         amd64_alu_membase_imm_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3890                         break;
3891                 case OP_X86_SUB_MEMBASE_IMM:
3892                         g_assert (amd64_is_imm32 (ins->inst_imm));
3893                         amd64_alu_membase_imm_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3894                         break;
3895                 case OP_X86_AND_MEMBASE_IMM:
3896                         g_assert (amd64_is_imm32 (ins->inst_imm));
3897                         amd64_alu_membase_imm_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3898                         break;
3899                 case OP_X86_OR_MEMBASE_IMM:
3900                         g_assert (amd64_is_imm32 (ins->inst_imm));
3901                         amd64_alu_membase_imm_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3902                         break;
3903                 case OP_X86_XOR_MEMBASE_IMM:
3904                         g_assert (amd64_is_imm32 (ins->inst_imm));
3905                         amd64_alu_membase_imm_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3906                         break;
3907                 case OP_X86_ADD_MEMBASE_REG:
3908                         amd64_alu_membase_reg_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3909                         break;
3910                 case OP_X86_SUB_MEMBASE_REG:
3911                         amd64_alu_membase_reg_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3912                         break;
3913                 case OP_X86_AND_MEMBASE_REG:
3914                         amd64_alu_membase_reg_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3915                         break;
3916                 case OP_X86_OR_MEMBASE_REG:
3917                         amd64_alu_membase_reg_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3918                         break;
3919                 case OP_X86_XOR_MEMBASE_REG:
3920                         amd64_alu_membase_reg_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3921                         break;
3922                 case OP_X86_INC_MEMBASE:
3923                         amd64_inc_membase_size (code, ins->inst_basereg, ins->inst_offset, 4);
3924                         break;
3925                 case OP_X86_INC_REG:
3926                         amd64_inc_reg_size (code, ins->dreg, 4);
3927                         break;
3928                 case OP_X86_DEC_MEMBASE:
3929                         amd64_dec_membase_size (code, ins->inst_basereg, ins->inst_offset, 4);
3930                         break;
3931                 case OP_X86_DEC_REG:
3932                         amd64_dec_reg_size (code, ins->dreg, 4);
3933                         break;
3934                 case OP_X86_MUL_REG_MEMBASE:
3935                 case OP_X86_MUL_MEMBASE_REG:
3936                         amd64_imul_reg_membase_size (code, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3937                         break;
3938                 case OP_AMD64_ICOMPARE_MEMBASE_REG:
3939                         amd64_alu_membase_reg_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3940                         break;
3941                 case OP_AMD64_ICOMPARE_MEMBASE_IMM:
3942                         amd64_alu_membase_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3943                         break;
3944                 case OP_AMD64_COMPARE_MEMBASE_REG:
3945                         amd64_alu_membase_reg_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3946                         break;
3947                 case OP_AMD64_COMPARE_MEMBASE_IMM:
3948                         g_assert (amd64_is_imm32 (ins->inst_imm));
3949                         amd64_alu_membase_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
3950                         break;
3951                 case OP_X86_COMPARE_MEMBASE8_IMM:
3952                         amd64_alu_membase8_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3953                         break;
3954                 case OP_AMD64_ICOMPARE_REG_MEMBASE:
3955                         amd64_alu_reg_membase_size (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3956                         break;
3957                 case OP_AMD64_COMPARE_REG_MEMBASE:
3958                         amd64_alu_reg_membase_size (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3959                         break;
3960
3961                 case OP_AMD64_ADD_REG_MEMBASE:
3962                         amd64_alu_reg_membase_size (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3963                         break;
3964                 case OP_AMD64_SUB_REG_MEMBASE:
3965                         amd64_alu_reg_membase_size (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3966                         break;
3967                 case OP_AMD64_AND_REG_MEMBASE:
3968                         amd64_alu_reg_membase_size (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3969                         break;
3970                 case OP_AMD64_OR_REG_MEMBASE:
3971                         amd64_alu_reg_membase_size (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3972                         break;
3973                 case OP_AMD64_XOR_REG_MEMBASE:
3974                         amd64_alu_reg_membase_size (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3975                         break;
3976
3977                 case OP_AMD64_ADD_MEMBASE_REG:
3978                         amd64_alu_membase_reg_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3979                         break;
3980                 case OP_AMD64_SUB_MEMBASE_REG:
3981                         amd64_alu_membase_reg_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3982                         break;
3983                 case OP_AMD64_AND_MEMBASE_REG:
3984                         amd64_alu_membase_reg_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3985                         break;
3986                 case OP_AMD64_OR_MEMBASE_REG:
3987                         amd64_alu_membase_reg_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3988                         break;
3989                 case OP_AMD64_XOR_MEMBASE_REG:
3990                         amd64_alu_membase_reg_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3991                         break;
3992
3993                 case OP_AMD64_ADD_MEMBASE_IMM:
3994                         g_assert (amd64_is_imm32 (ins->inst_imm));
3995                         amd64_alu_membase_imm_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
3996                         break;
3997                 case OP_AMD64_SUB_MEMBASE_IMM:
3998                         g_assert (amd64_is_imm32 (ins->inst_imm));
3999                         amd64_alu_membase_imm_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4000                         break;
4001                 case OP_AMD64_AND_MEMBASE_IMM:
4002                         g_assert (amd64_is_imm32 (ins->inst_imm));
4003                         amd64_alu_membase_imm_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4004                         break;
4005                 case OP_AMD64_OR_MEMBASE_IMM:
4006                         g_assert (amd64_is_imm32 (ins->inst_imm));
4007                         amd64_alu_membase_imm_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4008                         break;
4009                 case OP_AMD64_XOR_MEMBASE_IMM:
4010                         g_assert (amd64_is_imm32 (ins->inst_imm));
4011                         amd64_alu_membase_imm_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4012                         break;
4013
4014                 case OP_BREAK:
4015                         amd64_breakpoint (code);
4016                         break;
4017                 case OP_RELAXED_NOP:
4018                         x86_prefix (code, X86_REP_PREFIX);
4019                         x86_nop (code);
4020                         break;
4021                 case OP_HARD_NOP:
4022                         x86_nop (code);
4023                         break;
4024                 case OP_NOP:
4025                 case OP_DUMMY_USE:
4026                 case OP_DUMMY_STORE:
4027                 case OP_DUMMY_ICONST:
4028                 case OP_DUMMY_R8CONST:
4029                 case OP_NOT_REACHED:
4030                 case OP_NOT_NULL:
4031                         break;
4032                 case OP_IL_SEQ_POINT:
4033                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4034                         break;
4035                 case OP_SEQ_POINT: {
4036                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
4037                                 MonoInst *var = (MonoInst *)cfg->arch.ss_tramp_var;
4038                                 guint8 *label;
4039
4040                                 /* Load ss_tramp_var */
4041                                 /* This is equal to &ss_trampoline */
4042                                 amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4043                                 /* Load the trampoline address */
4044                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, 0, 8);
4045                                 /* Call it if it is non-null */
4046                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4047                                 label = code;
4048                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4049                                 amd64_call_reg (code, AMD64_R11);
4050                                 amd64_patch (label, code);
4051                         }
4052
4053                         /*
4054                          * This is the address which is saved in seq points,
4055                          */
4056                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4057
4058                         if (cfg->compile_aot) {
4059                                 guint32 offset = code - cfg->native_code;
4060                                 guint32 val;
4061                                 MonoInst *info_var = (MonoInst *)cfg->arch.seq_point_info_var;
4062                                 guint8 *label;
4063
4064                                 /* Load info var */
4065                                 amd64_mov_reg_membase (code, AMD64_R11, info_var->inst_basereg, info_var->inst_offset, 8);
4066                                 val = ((offset) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
4067                                 /* Load the info->bp_addrs [offset], which is either NULL or the address of the breakpoint trampoline */
4068                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, val, 8);
4069                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4070                                 label = code;
4071                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4072                                 /* Call the trampoline */
4073                                 amd64_call_reg (code, AMD64_R11);
4074                                 amd64_patch (label, code);
4075                         } else {
4076                                 MonoInst *var = (MonoInst *)cfg->arch.bp_tramp_var;
4077                                 guint8 *label;
4078
4079                                 /*
4080                                  * Emit a test+branch against a constant, the constant will be overwritten
4081                                  * by mono_arch_set_breakpoint () to cause the test to fail.
4082                                  */
4083                                 amd64_mov_reg_imm (code, AMD64_R11, 0);
4084                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4085                                 label = code;
4086                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4087
4088                                 g_assert (var);
4089                                 g_assert (var->opcode == OP_REGOFFSET);
4090                                 /* Load bp_tramp_var */
4091                                 /* This is equal to &bp_trampoline */
4092                                 amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4093                                 /* Call the trampoline */
4094                                 amd64_call_membase (code, AMD64_R11, 0);
4095                                 amd64_patch (label, code);
4096                         }
4097                         /*
4098                          * Add an additional nop so skipping the bp doesn't cause the ip to point
4099                          * to another IL offset.
4100                          */
4101                         x86_nop (code);
4102                         break;
4103                 }
4104                 case OP_ADDCC:
4105                 case OP_LADDCC:
4106                 case OP_LADD:
4107                         amd64_alu_reg_reg (code, X86_ADD, ins->sreg1, ins->sreg2);
4108                         break;
4109                 case OP_ADC:
4110                         amd64_alu_reg_reg (code, X86_ADC, ins->sreg1, ins->sreg2);
4111                         break;
4112                 case OP_ADD_IMM:
4113                 case OP_LADD_IMM:
4114                         g_assert (amd64_is_imm32 (ins->inst_imm));
4115                         amd64_alu_reg_imm (code, X86_ADD, ins->dreg, ins->inst_imm);
4116                         break;
4117                 case OP_ADC_IMM:
4118                         g_assert (amd64_is_imm32 (ins->inst_imm));
4119                         amd64_alu_reg_imm (code, X86_ADC, ins->dreg, ins->inst_imm);
4120                         break;
4121                 case OP_SUBCC:
4122                 case OP_LSUBCC:
4123                 case OP_LSUB:
4124                         amd64_alu_reg_reg (code, X86_SUB, ins->sreg1, ins->sreg2);
4125                         break;
4126                 case OP_SBB:
4127                         amd64_alu_reg_reg (code, X86_SBB, ins->sreg1, ins->sreg2);
4128                         break;
4129                 case OP_SUB_IMM:
4130                 case OP_LSUB_IMM:
4131                         g_assert (amd64_is_imm32 (ins->inst_imm));
4132                         amd64_alu_reg_imm (code, X86_SUB, ins->dreg, ins->inst_imm);
4133                         break;
4134                 case OP_SBB_IMM:
4135                         g_assert (amd64_is_imm32 (ins->inst_imm));
4136                         amd64_alu_reg_imm (code, X86_SBB, ins->dreg, ins->inst_imm);
4137                         break;
4138                 case OP_LAND:
4139                         amd64_alu_reg_reg (code, X86_AND, ins->sreg1, ins->sreg2);
4140                         break;
4141                 case OP_AND_IMM:
4142                 case OP_LAND_IMM:
4143                         g_assert (amd64_is_imm32 (ins->inst_imm));
4144                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_imm);
4145                         break;
4146                 case OP_LMUL:
4147                         amd64_imul_reg_reg (code, ins->sreg1, ins->sreg2);
4148                         break;
4149                 case OP_MUL_IMM:
4150                 case OP_LMUL_IMM:
4151                 case OP_IMUL_IMM: {
4152                         guint32 size = (ins->opcode == OP_IMUL_IMM) ? 4 : 8;
4153
4154                         switch (ins->inst_imm) {
4155                         case 2:
4156                                 /* MOV r1, r2 */
4157                                 /* ADD r1, r1 */
4158                                 if (ins->dreg != ins->sreg1)
4159                                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, size);
4160                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4161                                 break;
4162                         case 3:
4163                                 /* LEA r1, [r2 + r2*2] */
4164                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4165                                 break;
4166                         case 5:
4167                                 /* LEA r1, [r2 + r2*4] */
4168                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4169                                 break;
4170                         case 6:
4171                                 /* LEA r1, [r2 + r2*2] */
4172                                 /* ADD r1, r1          */
4173                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4174                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4175                                 break;
4176                         case 9:
4177                                 /* LEA r1, [r2 + r2*8] */
4178                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 3);
4179                                 break;
4180                         case 10:
4181                                 /* LEA r1, [r2 + r2*4] */
4182                                 /* ADD r1, r1          */
4183                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4184                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4185                                 break;
4186                         case 12:
4187                                 /* LEA r1, [r2 + r2*2] */
4188                                 /* SHL r1, 2           */
4189                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4190                                 amd64_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
4191                                 break;
4192                         case 25:
4193                                 /* LEA r1, [r2 + r2*4] */
4194                                 /* LEA r1, [r1 + r1*4] */
4195                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4196                                 amd64_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
4197                                 break;
4198                         case 100:
4199                                 /* LEA r1, [r2 + r2*4] */
4200                                 /* SHL r1, 2           */
4201                                 /* LEA r1, [r1 + r1*4] */
4202                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4203                                 amd64_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
4204                                 amd64_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
4205                                 break;
4206                         default:
4207                                 amd64_imul_reg_reg_imm_size (code, ins->dreg, ins->sreg1, ins->inst_imm, size);
4208                                 break;
4209                         }
4210                         break;
4211                 }
4212                 case OP_LDIV:
4213                 case OP_LREM:
4214                         /* Regalloc magic makes the div/rem cases the same */
4215                         if (ins->sreg2 == AMD64_RDX) {
4216                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4217                                 amd64_cdq (code);
4218                                 amd64_div_membase (code, AMD64_RSP, -8, TRUE);
4219                         } else {
4220                                 amd64_cdq (code);
4221                                 amd64_div_reg (code, ins->sreg2, TRUE);
4222                         }
4223                         break;
4224                 case OP_LDIV_UN:
4225                 case OP_LREM_UN:
4226                         if (ins->sreg2 == AMD64_RDX) {
4227                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4228                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4229                                 amd64_div_membase (code, AMD64_RSP, -8, FALSE);
4230                         } else {
4231                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4232                                 amd64_div_reg (code, ins->sreg2, FALSE);
4233                         }
4234                         break;
4235                 case OP_IDIV:
4236                 case OP_IREM:
4237                         if (ins->sreg2 == AMD64_RDX) {
4238                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4239                                 amd64_cdq_size (code, 4);
4240                                 amd64_div_membase_size (code, AMD64_RSP, -8, TRUE, 4);
4241                         } else {
4242                                 amd64_cdq_size (code, 4);
4243                                 amd64_div_reg_size (code, ins->sreg2, TRUE, 4);
4244                         }
4245                         break;
4246                 case OP_IDIV_UN:
4247                 case OP_IREM_UN:
4248                         if (ins->sreg2 == AMD64_RDX) {
4249                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4250                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4251                                 amd64_div_membase_size (code, AMD64_RSP, -8, FALSE, 4);
4252                         } else {
4253                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4254                                 amd64_div_reg_size (code, ins->sreg2, FALSE, 4);
4255                         }
4256                         break;
4257                 case OP_LMUL_OVF:
4258                         amd64_imul_reg_reg (code, ins->sreg1, ins->sreg2);
4259                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4260                         break;
4261                 case OP_LOR:
4262                         amd64_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
4263                         break;
4264                 case OP_OR_IMM:
4265                 case OP_LOR_IMM:
4266                         g_assert (amd64_is_imm32 (ins->inst_imm));
4267                         amd64_alu_reg_imm (code, X86_OR, ins->sreg1, ins->inst_imm);
4268                         break;
4269                 case OP_LXOR:
4270                         amd64_alu_reg_reg (code, X86_XOR, ins->sreg1, ins->sreg2);
4271                         break;
4272                 case OP_XOR_IMM:
4273                 case OP_LXOR_IMM:
4274                         g_assert (amd64_is_imm32 (ins->inst_imm));
4275                         amd64_alu_reg_imm (code, X86_XOR, ins->sreg1, ins->inst_imm);
4276                         break;
4277                 case OP_LSHL:
4278                         g_assert (ins->sreg2 == AMD64_RCX);
4279                         amd64_shift_reg (code, X86_SHL, ins->dreg);
4280                         break;
4281                 case OP_LSHR:
4282                         g_assert (ins->sreg2 == AMD64_RCX);
4283                         amd64_shift_reg (code, X86_SAR, ins->dreg);
4284                         break;
4285                 case OP_SHR_IMM:
4286                 case OP_LSHR_IMM:
4287                         g_assert (amd64_is_imm32 (ins->inst_imm));
4288                         amd64_shift_reg_imm (code, X86_SAR, ins->dreg, ins->inst_imm);
4289                         break;
4290                 case OP_SHR_UN_IMM:
4291                         g_assert (amd64_is_imm32 (ins->inst_imm));
4292                         amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, ins->inst_imm, 4);
4293                         break;
4294                 case OP_LSHR_UN_IMM:
4295                         g_assert (amd64_is_imm32 (ins->inst_imm));
4296                         amd64_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_imm);
4297                         break;
4298                 case OP_LSHR_UN:
4299                         g_assert (ins->sreg2 == AMD64_RCX);
4300                         amd64_shift_reg (code, X86_SHR, ins->dreg);
4301                         break;
4302                 case OP_SHL_IMM:
4303                 case OP_LSHL_IMM:
4304                         g_assert (amd64_is_imm32 (ins->inst_imm));
4305                         amd64_shift_reg_imm (code, X86_SHL, ins->dreg, ins->inst_imm);
4306                         break;
4307
4308                 case OP_IADDCC:
4309                 case OP_IADD:
4310                         amd64_alu_reg_reg_size (code, X86_ADD, ins->sreg1, ins->sreg2, 4);
4311                         break;
4312                 case OP_IADC:
4313                         amd64_alu_reg_reg_size (code, X86_ADC, ins->sreg1, ins->sreg2, 4);
4314                         break;
4315                 case OP_IADD_IMM:
4316                         amd64_alu_reg_imm_size (code, X86_ADD, ins->dreg, ins->inst_imm, 4);
4317                         break;
4318                 case OP_IADC_IMM:
4319                         amd64_alu_reg_imm_size (code, X86_ADC, ins->dreg, ins->inst_imm, 4);
4320                         break;
4321                 case OP_ISUBCC:
4322                 case OP_ISUB:
4323                         amd64_alu_reg_reg_size (code, X86_SUB, ins->sreg1, ins->sreg2, 4);
4324                         break;
4325                 case OP_ISBB:
4326                         amd64_alu_reg_reg_size (code, X86_SBB, ins->sreg1, ins->sreg2, 4);
4327                         break;
4328                 case OP_ISUB_IMM:
4329                         amd64_alu_reg_imm_size (code, X86_SUB, ins->dreg, ins->inst_imm, 4);
4330                         break;
4331                 case OP_ISBB_IMM:
4332                         amd64_alu_reg_imm_size (code, X86_SBB, ins->dreg, ins->inst_imm, 4);
4333                         break;
4334                 case OP_IAND:
4335                         amd64_alu_reg_reg_size (code, X86_AND, ins->sreg1, ins->sreg2, 4);
4336                         break;
4337                 case OP_IAND_IMM:
4338                         amd64_alu_reg_imm_size (code, X86_AND, ins->sreg1, ins->inst_imm, 4);
4339                         break;
4340                 case OP_IOR:
4341                         amd64_alu_reg_reg_size (code, X86_OR, ins->sreg1, ins->sreg2, 4);
4342                         break;
4343                 case OP_IOR_IMM:
4344                         amd64_alu_reg_imm_size (code, X86_OR, ins->sreg1, ins->inst_imm, 4);
4345                         break;
4346                 case OP_IXOR:
4347                         amd64_alu_reg_reg_size (code, X86_XOR, ins->sreg1, ins->sreg2, 4);
4348                         break;
4349                 case OP_IXOR_IMM:
4350                         amd64_alu_reg_imm_size (code, X86_XOR, ins->sreg1, ins->inst_imm, 4);
4351                         break;
4352                 case OP_INEG:
4353                         amd64_neg_reg_size (code, ins->sreg1, 4);
4354                         break;
4355                 case OP_INOT:
4356                         amd64_not_reg_size (code, ins->sreg1, 4);
4357                         break;
4358                 case OP_ISHL:
4359                         g_assert (ins->sreg2 == AMD64_RCX);
4360                         amd64_shift_reg_size (code, X86_SHL, ins->dreg, 4);
4361                         break;
4362                 case OP_ISHR:
4363                         g_assert (ins->sreg2 == AMD64_RCX);
4364                         amd64_shift_reg_size (code, X86_SAR, ins->dreg, 4);
4365                         break;
4366                 case OP_ISHR_IMM:
4367                         amd64_shift_reg_imm_size (code, X86_SAR, ins->dreg, ins->inst_imm, 4);
4368                         break;
4369                 case OP_ISHR_UN_IMM:
4370                         amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, ins->inst_imm, 4);
4371                         break;
4372                 case OP_ISHR_UN:
4373                         g_assert (ins->sreg2 == AMD64_RCX);
4374                         amd64_shift_reg_size (code, X86_SHR, ins->dreg, 4);
4375                         break;
4376                 case OP_ISHL_IMM:
4377                         amd64_shift_reg_imm_size (code, X86_SHL, ins->dreg, ins->inst_imm, 4);
4378                         break;
4379                 case OP_IMUL:
4380                         amd64_imul_reg_reg_size (code, ins->sreg1, ins->sreg2, 4);
4381                         break;
4382                 case OP_IMUL_OVF:
4383                         amd64_imul_reg_reg_size (code, ins->sreg1, ins->sreg2, 4);
4384                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4385                         break;
4386                 case OP_IMUL_OVF_UN:
4387                 case OP_LMUL_OVF_UN: {
4388                         /* the mul operation and the exception check should most likely be split */
4389                         int non_eax_reg, saved_eax = FALSE, saved_edx = FALSE;
4390                         int size = (ins->opcode == OP_IMUL_OVF_UN) ? 4 : 8;
4391                         /*g_assert (ins->sreg2 == X86_EAX);
4392                         g_assert (ins->dreg == X86_EAX);*/
4393                         if (ins->sreg2 == X86_EAX) {
4394                                 non_eax_reg = ins->sreg1;
4395                         } else if (ins->sreg1 == X86_EAX) {
4396                                 non_eax_reg = ins->sreg2;
4397                         } else {
4398                                 /* no need to save since we're going to store to it anyway */
4399                                 if (ins->dreg != X86_EAX) {
4400                                         saved_eax = TRUE;
4401                                         amd64_push_reg (code, X86_EAX);
4402                                 }
4403                                 amd64_mov_reg_reg (code, X86_EAX, ins->sreg1, size);
4404                                 non_eax_reg = ins->sreg2;
4405                         }
4406                         if (ins->dreg == X86_EDX) {
4407                                 if (!saved_eax) {
4408                                         saved_eax = TRUE;
4409                                         amd64_push_reg (code, X86_EAX);
4410                                 }
4411                         } else {
4412                                 saved_edx = TRUE;
4413                                 amd64_push_reg (code, X86_EDX);
4414                         }
4415                         amd64_mul_reg_size (code, non_eax_reg, FALSE, size);
4416                         /* save before the check since pop and mov don't change the flags */
4417                         if (ins->dreg != X86_EAX)
4418                                 amd64_mov_reg_reg (code, ins->dreg, X86_EAX, size);
4419                         if (saved_edx)
4420                                 amd64_pop_reg (code, X86_EDX);
4421                         if (saved_eax)
4422                                 amd64_pop_reg (code, X86_EAX);
4423                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4424                         break;
4425                 }
4426                 case OP_ICOMPARE:
4427                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
4428                         break;
4429                 case OP_ICOMPARE_IMM:
4430                         amd64_alu_reg_imm_size (code, X86_CMP, ins->sreg1, ins->inst_imm, 4);
4431                         break;
4432                 case OP_IBEQ:
4433                 case OP_IBLT:
4434                 case OP_IBGT:
4435                 case OP_IBGE:
4436                 case OP_IBLE:
4437                 case OP_LBEQ:
4438                 case OP_LBLT:
4439                 case OP_LBGT:
4440                 case OP_LBGE:
4441                 case OP_LBLE:
4442                 case OP_IBNE_UN:
4443                 case OP_IBLT_UN:
4444                 case OP_IBGT_UN:
4445                 case OP_IBGE_UN:
4446                 case OP_IBLE_UN:
4447                 case OP_LBNE_UN:
4448                 case OP_LBLT_UN:
4449                 case OP_LBGT_UN:
4450                 case OP_LBGE_UN:
4451                 case OP_LBLE_UN:
4452                         EMIT_COND_BRANCH (ins, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
4453                         break;
4454
4455                 case OP_CMOV_IEQ:
4456                 case OP_CMOV_IGE:
4457                 case OP_CMOV_IGT:
4458                 case OP_CMOV_ILE:
4459                 case OP_CMOV_ILT:
4460                 case OP_CMOV_INE_UN:
4461                 case OP_CMOV_IGE_UN:
4462                 case OP_CMOV_IGT_UN:
4463                 case OP_CMOV_ILE_UN:
4464                 case OP_CMOV_ILT_UN:
4465                 case OP_CMOV_LEQ:
4466                 case OP_CMOV_LGE:
4467                 case OP_CMOV_LGT:
4468                 case OP_CMOV_LLE:
4469                 case OP_CMOV_LLT:
4470                 case OP_CMOV_LNE_UN:
4471                 case OP_CMOV_LGE_UN:
4472                 case OP_CMOV_LGT_UN:
4473                 case OP_CMOV_LLE_UN:
4474                 case OP_CMOV_LLT_UN:
4475                         g_assert (ins->dreg == ins->sreg1);
4476                         /* This needs to operate on 64 bit values */
4477                         amd64_cmov_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, ins->sreg2);
4478                         break;
4479
4480                 case OP_LNOT:
4481                         amd64_not_reg (code, ins->sreg1);
4482                         break;
4483                 case OP_LNEG:
4484                         amd64_neg_reg (code, ins->sreg1);
4485                         break;
4486
4487                 case OP_ICONST:
4488                 case OP_I8CONST:
4489                         if ((((guint64)ins->inst_c0) >> 32) == 0 && !mini_get_debug_options()->single_imm_size)
4490                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_c0, 4);
4491                         else
4492                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_c0, 8);
4493                         break;
4494                 case OP_AOTCONST:
4495                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4496                         amd64_mov_reg_membase (code, ins->dreg, AMD64_RIP, 0, sizeof(gpointer));
4497                         break;
4498                 case OP_JUMP_TABLE:
4499                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4500                         amd64_mov_reg_imm_size (code, ins->dreg, 0, 8);
4501                         break;
4502                 case OP_MOVE:
4503                         if (ins->dreg != ins->sreg1)
4504                                 amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, sizeof(mgreg_t));
4505                         break;
4506                 case OP_AMD64_SET_XMMREG_R4: {
4507                         if (cfg->r4fp) {
4508                                 if (ins->dreg != ins->sreg1)
4509                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
4510                         } else {
4511                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
4512                         }
4513                         break;
4514                 }
4515                 case OP_AMD64_SET_XMMREG_R8: {
4516                         if (ins->dreg != ins->sreg1)
4517                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
4518                         break;
4519                 }
4520                 case OP_TAILCALL: {
4521                         MonoCallInst *call = (MonoCallInst*)ins;
4522                         int i, save_area_offset;
4523
4524                         g_assert (!cfg->method->save_lmf);
4525
4526                         /* Restore callee saved registers */
4527                         save_area_offset = cfg->arch.reg_save_area_offset;
4528                         for (i = 0; i < AMD64_NREG; ++i)
4529                                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->used_int_regs & (1 << i))) {
4530                                         amd64_mov_reg_membase (code, i, cfg->frame_reg, save_area_offset, 8);
4531                                         save_area_offset += 8;
4532                                 }
4533
4534                         if (cfg->arch.omit_fp) {
4535                                 if (cfg->arch.stack_alloc_size)
4536                                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, cfg->arch.stack_alloc_size);
4537                                 // FIXME:
4538                                 if (call->stack_usage)
4539                                         NOT_IMPLEMENTED;
4540                         } else {
4541                                 /* Copy arguments on the stack to our argument area */
4542                                 for (i = 0; i < call->stack_usage; i += sizeof(mgreg_t)) {
4543                                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_RSP, i, sizeof(mgreg_t));
4544                                         amd64_mov_membase_reg (code, AMD64_RBP, ARGS_OFFSET + i, AMD64_RAX, sizeof(mgreg_t));
4545                                 }
4546
4547 #ifdef TARGET_WIN32
4548                                 amd64_lea_membase (code, AMD64_RSP, AMD64_RBP, 0);
4549                                 amd64_pop_reg (code, AMD64_RBP);
4550                                 mono_emit_unwind_op_same_value (cfg, code, AMD64_RBP);
4551 #else
4552                                 amd64_leave (code);
4553 #endif
4554                         }
4555
4556                         offset = code - cfg->native_code;
4557                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4558                         if (cfg->compile_aot)
4559                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, 8);
4560                         else
4561                                 amd64_set_reg_template (code, AMD64_R11);
4562                         amd64_jump_reg (code, AMD64_R11);
4563                         ins->flags |= MONO_INST_GC_CALLSITE;
4564                         ins->backend.pc_offset = code - cfg->native_code;
4565                         break;
4566                 }
4567                 case OP_CHECK_THIS:
4568                         /* ensure ins->sreg1 is not NULL */
4569                         amd64_alu_membase_imm_size (code, X86_CMP, ins->sreg1, 0, 0, 4);
4570                         break;
4571                 case OP_ARGLIST: {
4572                         amd64_lea_membase (code, AMD64_R11, cfg->frame_reg, cfg->sig_cookie);
4573                         amd64_mov_membase_reg (code, ins->sreg1, 0, AMD64_R11, sizeof(gpointer));
4574                         break;
4575                 }
4576                 case OP_CALL:
4577                 case OP_FCALL:
4578                 case OP_RCALL:
4579                 case OP_LCALL:
4580                 case OP_VCALL:
4581                 case OP_VCALL2:
4582                 case OP_VOIDCALL:
4583                         call = (MonoCallInst*)ins;
4584                         /*
4585                          * The AMD64 ABI forces callers to know about varargs.
4586                          */
4587                         if ((call->signature->call_convention == MONO_CALL_VARARG) && (call->signature->pinvoke))
4588                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4589                         else if ((cfg->method->wrapper_type == MONO_WRAPPER_MANAGED_TO_NATIVE) && (cfg->method->klass->image != mono_defaults.corlib)) {
4590                                 /*
4591                                  * Since the unmanaged calling convention doesn't contain a
4592                                  * 'vararg' entry, we have to treat every pinvoke call as a
4593                                  * potential vararg call.
4594                                  */
4595                                 guint32 nregs, i;
4596                                 nregs = 0;
4597                                 for (i = 0; i < AMD64_XMM_NREG; ++i)
4598                                         if (call->used_fregs & (1 << i))
4599                                                 nregs ++;
4600                                 if (!nregs)
4601                                         amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4602                                 else
4603                                         amd64_mov_reg_imm (code, AMD64_RAX, nregs);
4604                         }
4605
4606                         if (ins->flags & MONO_INST_HAS_METHOD)
4607                                 code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method, FALSE);
4608                         else
4609                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr, FALSE);
4610                         ins->flags |= MONO_INST_GC_CALLSITE;
4611                         ins->backend.pc_offset = code - cfg->native_code;
4612                         code = emit_move_return_value (cfg, ins, code);
4613                         break;
4614                 case OP_FCALL_REG:
4615                 case OP_RCALL_REG:
4616                 case OP_LCALL_REG:
4617                 case OP_VCALL_REG:
4618                 case OP_VCALL2_REG:
4619                 case OP_VOIDCALL_REG:
4620                 case OP_CALL_REG:
4621                         call = (MonoCallInst*)ins;
4622
4623                         if (AMD64_IS_ARGUMENT_REG (ins->sreg1)) {
4624                                 amd64_mov_reg_reg (code, AMD64_R11, ins->sreg1, 8);
4625                                 ins->sreg1 = AMD64_R11;
4626                         }
4627
4628                         /*
4629                          * The AMD64 ABI forces callers to know about varargs.
4630                          */
4631                         if ((call->signature->call_convention == MONO_CALL_VARARG) && (call->signature->pinvoke)) {
4632                                 if (ins->sreg1 == AMD64_RAX) {
4633                                         amd64_mov_reg_reg (code, AMD64_R11, AMD64_RAX, 8);
4634                                         ins->sreg1 = AMD64_R11;
4635                                 }
4636                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4637                         } else if ((cfg->method->wrapper_type == MONO_WRAPPER_MANAGED_TO_NATIVE) && (cfg->method->klass->image != mono_defaults.corlib)) {
4638                                 /*
4639                                  * Since the unmanaged calling convention doesn't contain a
4640                                  * 'vararg' entry, we have to treat every pinvoke call as a
4641                                  * potential vararg call.
4642                                  */
4643                                 guint32 nregs, i;
4644                                 nregs = 0;
4645                                 for (i = 0; i < AMD64_XMM_NREG; ++i)
4646                                         if (call->used_fregs & (1 << i))
4647                                                 nregs ++;
4648                                 if (ins->sreg1 == AMD64_RAX) {
4649                                         amd64_mov_reg_reg (code, AMD64_R11, AMD64_RAX, 8);
4650                                         ins->sreg1 = AMD64_R11;
4651                                 }
4652                                 if (!nregs)
4653                                         amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4654                                 else
4655                                         amd64_mov_reg_imm (code, AMD64_RAX, nregs);
4656                         }
4657
4658                         amd64_call_reg (code, ins->sreg1);
4659                         ins->flags |= MONO_INST_GC_CALLSITE;
4660                         ins->backend.pc_offset = code - cfg->native_code;
4661                         code = emit_move_return_value (cfg, ins, code);
4662                         break;
4663                 case OP_FCALL_MEMBASE:
4664                 case OP_RCALL_MEMBASE:
4665                 case OP_LCALL_MEMBASE:
4666                 case OP_VCALL_MEMBASE:
4667                 case OP_VCALL2_MEMBASE:
4668                 case OP_VOIDCALL_MEMBASE:
4669                 case OP_CALL_MEMBASE:
4670                         call = (MonoCallInst*)ins;
4671
4672                         amd64_call_membase (code, ins->sreg1, ins->inst_offset);
4673                         ins->flags |= MONO_INST_GC_CALLSITE;
4674                         ins->backend.pc_offset = code - cfg->native_code;
4675                         code = emit_move_return_value (cfg, ins, code);
4676                         break;
4677                 case OP_DYN_CALL: {
4678                         int i;
4679                         MonoInst *var = cfg->dyn_call_var;
4680                         guint8 *label;
4681
4682                         g_assert (var->opcode == OP_REGOFFSET);
4683
4684                         /* r11 = args buffer filled by mono_arch_get_dyn_call_args () */
4685                         amd64_mov_reg_reg (code, AMD64_R11, ins->sreg1, 8);
4686                         /* r10 = ftn */
4687                         amd64_mov_reg_reg (code, AMD64_R10, ins->sreg2, 8);
4688
4689                         /* Save args buffer */
4690                         amd64_mov_membase_reg (code, var->inst_basereg, var->inst_offset, AMD64_R11, 8);
4691
4692                         /* Set fp arg regs */
4693                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, has_fp), sizeof (mgreg_t));
4694                         amd64_test_reg_reg (code, AMD64_RAX, AMD64_RAX);
4695                         label = code;
4696                         amd64_branch8 (code, X86_CC_Z, -1, 1);
4697                         for (i = 0; i < FLOAT_PARAM_REGS; ++i)
4698                                 amd64_sse_movsd_reg_membase (code, i, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs) + (i * sizeof (double)));
4699                         amd64_patch (label, code);
4700
4701                         /* Set stack args */
4702                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
4703                                 amd64_mov_reg_membase (code, AMD64_RAX, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, regs) + ((PARAM_REGS + i) * sizeof(mgreg_t)), sizeof(mgreg_t));
4704                                 amd64_mov_membase_reg (code, AMD64_RSP, i * sizeof (mgreg_t), AMD64_RAX, sizeof (mgreg_t));
4705                         }
4706
4707                         /* Set argument registers */
4708                         for (i = 0; i < PARAM_REGS; ++i)
4709                                 amd64_mov_reg_membase (code, param_regs [i], AMD64_R11, i * sizeof(mgreg_t), sizeof(mgreg_t));
4710
4711                         /* Make the call */
4712                         amd64_call_reg (code, AMD64_R10);
4713
4714                         ins->flags |= MONO_INST_GC_CALLSITE;
4715                         ins->backend.pc_offset = code - cfg->native_code;
4716
4717                         /* Save result */
4718                         amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4719                         amd64_mov_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, res), AMD64_RAX, 8);
4720                         amd64_sse_movsd_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs), AMD64_XMM0);
4721                         amd64_sse_movsd_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs) + sizeof (double), AMD64_XMM1);
4722                         break;
4723                 }
4724                 case OP_AMD64_SAVE_SP_TO_LMF: {
4725                         MonoInst *lmf_var = cfg->lmf_var;
4726                         amd64_mov_membase_reg (code, lmf_var->inst_basereg, lmf_var->inst_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), AMD64_RSP, 8);
4727                         break;
4728                 }
4729                 case OP_X86_PUSH:
4730                         g_assert_not_reached ();
4731                         amd64_push_reg (code, ins->sreg1);
4732                         break;
4733                 case OP_X86_PUSH_IMM:
4734                         g_assert_not_reached ();
4735                         g_assert (amd64_is_imm32 (ins->inst_imm));
4736                         amd64_push_imm (code, ins->inst_imm);
4737                         break;
4738                 case OP_X86_PUSH_MEMBASE:
4739                         g_assert_not_reached ();
4740                         amd64_push_membase (code, ins->inst_basereg, ins->inst_offset);
4741                         break;
4742                 case OP_X86_PUSH_OBJ: {
4743                         int size = ALIGN_TO (ins->inst_imm, 8);
4744
4745                         g_assert_not_reached ();
4746
4747                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4748                         amd64_push_reg (code, AMD64_RDI);
4749                         amd64_push_reg (code, AMD64_RSI);
4750                         amd64_push_reg (code, AMD64_RCX);
4751                         if (ins->inst_offset)
4752                                 amd64_lea_membase (code, AMD64_RSI, ins->inst_basereg, ins->inst_offset);
4753                         else
4754                                 amd64_mov_reg_reg (code, AMD64_RSI, ins->inst_basereg, 8);
4755                         amd64_lea_membase (code, AMD64_RDI, AMD64_RSP, (3 * 8));
4756                         amd64_mov_reg_imm (code, AMD64_RCX, (size >> 3));
4757                         amd64_cld (code);
4758                         amd64_prefix (code, X86_REP_PREFIX);
4759                         amd64_movsd (code);
4760                         amd64_pop_reg (code, AMD64_RCX);
4761                         amd64_pop_reg (code, AMD64_RSI);
4762                         amd64_pop_reg (code, AMD64_RDI);
4763                         break;
4764                 }
4765                 case OP_GENERIC_CLASS_INIT: {
4766                         guint8 *jump;
4767
4768                         g_assert (ins->sreg1 == MONO_AMD64_ARG_REG1);
4769
4770                         amd64_test_membase_imm_size (code, ins->sreg1, MONO_STRUCT_OFFSET (MonoVTable, initialized), 1, 1);
4771                         jump = code;
4772                         amd64_branch8 (code, X86_CC_NZ, -1, 1);
4773
4774                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_generic_class_init", FALSE);
4775                         ins->flags |= MONO_INST_GC_CALLSITE;
4776                         ins->backend.pc_offset = code - cfg->native_code;
4777
4778                         x86_patch (jump, code);
4779                         break;
4780                 }
4781
4782                 case OP_X86_LEA:
4783                         amd64_lea_memindex (code, ins->dreg, ins->sreg1, ins->inst_imm, ins->sreg2, ins->backend.shift_amount);
4784                         break;
4785                 case OP_X86_LEA_MEMBASE:
4786                         amd64_lea_membase (code, ins->dreg, ins->sreg1, ins->inst_imm);
4787                         break;
4788                 case OP_X86_XCHG:
4789                         amd64_xchg_reg_reg (code, ins->sreg1, ins->sreg2, 4);
4790                         break;
4791                 case OP_LOCALLOC:
4792                         /* keep alignment */
4793                         amd64_alu_reg_imm (code, X86_ADD, ins->sreg1, MONO_ARCH_FRAME_ALIGNMENT - 1);
4794                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ~(MONO_ARCH_FRAME_ALIGNMENT - 1));
4795                         code = mono_emit_stack_alloc (cfg, code, ins);
4796                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4797                         if (cfg->param_area)
4798                                 amd64_alu_reg_imm (code, X86_ADD, ins->dreg, cfg->param_area);
4799                         break;
4800                 case OP_LOCALLOC_IMM: {
4801                         guint32 size = ins->inst_imm;
4802                         size = (size + (MONO_ARCH_FRAME_ALIGNMENT - 1)) & ~ (MONO_ARCH_FRAME_ALIGNMENT - 1);
4803
4804                         if (ins->flags & MONO_INST_INIT) {
4805                                 if (size < 64) {
4806                                         int i;
4807
4808                                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4809                                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4810
4811                                         for (i = 0; i < size; i += 8)
4812                                                 amd64_mov_membase_reg (code, AMD64_RSP, i, ins->dreg, 8);
4813                                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4814                                 } else {
4815                                         amd64_mov_reg_imm (code, ins->dreg, size);
4816                                         ins->sreg1 = ins->dreg;
4817
4818                                         code = mono_emit_stack_alloc (cfg, code, ins);
4819                                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4820                                 }
4821                         } else {
4822                                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4823                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4824                         }
4825                         if (cfg->param_area)
4826                                 amd64_alu_reg_imm (code, X86_ADD, ins->dreg, cfg->param_area);
4827                         break;
4828                 }
4829                 case OP_THROW: {
4830                         amd64_mov_reg_reg (code, AMD64_ARG_REG1, ins->sreg1, 8);
4831                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4832                                              (gpointer)"mono_arch_throw_exception", FALSE);
4833                         ins->flags |= MONO_INST_GC_CALLSITE;
4834                         ins->backend.pc_offset = code - cfg->native_code;
4835                         break;
4836                 }
4837                 case OP_RETHROW: {
4838                         amd64_mov_reg_reg (code, AMD64_ARG_REG1, ins->sreg1, 8);
4839                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4840                                              (gpointer)"mono_arch_rethrow_exception", FALSE);
4841                         ins->flags |= MONO_INST_GC_CALLSITE;
4842                         ins->backend.pc_offset = code - cfg->native_code;
4843                         break;
4844                 }
4845                 case OP_CALL_HANDLER:
4846                         /* Align stack */
4847                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
4848                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
4849                         amd64_call_imm (code, 0);
4850                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
4851                         /* Restore stack alignment */
4852                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
4853                         break;
4854                 case OP_START_HANDLER: {
4855                         /* Even though we're saving RSP, use sizeof */
4856                         /* gpointer because spvar is of type IntPtr */
4857                         /* see: mono_create_spvar_for_region */
4858                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4859                         amd64_mov_membase_reg (code, spvar->inst_basereg, spvar->inst_offset, AMD64_RSP, sizeof(gpointer));
4860
4861                         if ((MONO_BBLOCK_IS_IN_REGION (bb, MONO_REGION_FINALLY) ||
4862                                  MONO_BBLOCK_IS_IN_REGION (bb, MONO_REGION_FINALLY)) &&
4863                                 cfg->param_area) {
4864                                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
4865                         }
4866                         break;
4867                 }
4868                 case OP_ENDFINALLY: {
4869                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4870                         amd64_mov_reg_membase (code, AMD64_RSP, spvar->inst_basereg, spvar->inst_offset, sizeof(gpointer));
4871                         amd64_ret (code);
4872                         break;
4873                 }
4874                 case OP_ENDFILTER: {
4875                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4876                         amd64_mov_reg_membase (code, AMD64_RSP, spvar->inst_basereg, spvar->inst_offset, sizeof(gpointer));
4877                         /* The local allocator will put the result into RAX */
4878                         amd64_ret (code);
4879                         break;
4880                 }
4881                 case OP_GET_EX_OBJ:
4882                         if (ins->dreg != AMD64_RAX)
4883                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RAX, sizeof (gpointer));
4884                         break;
4885                 case OP_LABEL:
4886                         ins->inst_c0 = code - cfg->native_code;
4887                         break;
4888                 case OP_BR:
4889                         //g_print ("target: %p, next: %p, curr: %p, last: %p\n", ins->inst_target_bb, bb->next_bb, ins, bb->last_ins);
4890                         //if ((ins->inst_target_bb == bb->next_bb) && ins == bb->last_ins)
4891                         //break;
4892                                 if (ins->inst_target_bb->native_offset) {
4893                                         amd64_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
4894                                 } else {
4895                                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
4896                                         if ((cfg->opt & MONO_OPT_BRANCH) &&
4897                                             x86_is_imm8 (ins->inst_target_bb->max_offset - offset))
4898                                                 x86_jump8 (code, 0);
4899                                         else
4900                                                 x86_jump32 (code, 0);
4901                         }
4902                         break;
4903                 case OP_BR_REG:
4904                         amd64_jump_reg (code, ins->sreg1);
4905                         break;
4906                 case OP_ICNEQ:
4907                 case OP_ICGE:
4908                 case OP_ICLE:
4909                 case OP_ICGE_UN:
4910                 case OP_ICLE_UN:
4911
4912                 case OP_CEQ:
4913                 case OP_LCEQ:
4914                 case OP_ICEQ:
4915                 case OP_CLT:
4916                 case OP_LCLT:
4917                 case OP_ICLT:
4918                 case OP_CGT:
4919                 case OP_ICGT:
4920                 case OP_LCGT:
4921                 case OP_CLT_UN:
4922                 case OP_LCLT_UN:
4923                 case OP_ICLT_UN:
4924                 case OP_CGT_UN:
4925                 case OP_LCGT_UN:
4926                 case OP_ICGT_UN:
4927                         amd64_set_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
4928                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4929                         break;
4930                 case OP_COND_EXC_EQ:
4931                 case OP_COND_EXC_NE_UN:
4932                 case OP_COND_EXC_LT:
4933                 case OP_COND_EXC_LT_UN:
4934                 case OP_COND_EXC_GT:
4935                 case OP_COND_EXC_GT_UN:
4936                 case OP_COND_EXC_GE:
4937                 case OP_COND_EXC_GE_UN:
4938                 case OP_COND_EXC_LE:
4939                 case OP_COND_EXC_LE_UN:
4940                 case OP_COND_EXC_IEQ:
4941                 case OP_COND_EXC_INE_UN:
4942                 case OP_COND_EXC_ILT:
4943                 case OP_COND_EXC_ILT_UN:
4944                 case OP_COND_EXC_IGT:
4945                 case OP_COND_EXC_IGT_UN:
4946                 case OP_COND_EXC_IGE:
4947                 case OP_COND_EXC_IGE_UN:
4948                 case OP_COND_EXC_ILE:
4949                 case OP_COND_EXC_ILE_UN:
4950                         EMIT_COND_SYSTEM_EXCEPTION (cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], (const char *)ins->inst_p1);
4951                         break;
4952                 case OP_COND_EXC_OV:
4953                 case OP_COND_EXC_NO:
4954                 case OP_COND_EXC_C:
4955                 case OP_COND_EXC_NC:
4956                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_EQ],
4957                                                     (ins->opcode < OP_COND_EXC_NE_UN), (const char *)ins->inst_p1);
4958                         break;
4959                 case OP_COND_EXC_IOV:
4960                 case OP_COND_EXC_INO:
4961                 case OP_COND_EXC_IC:
4962                 case OP_COND_EXC_INC:
4963                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_IEQ],
4964                                                     (ins->opcode < OP_COND_EXC_INE_UN), (const char *)ins->inst_p1);
4965                         break;
4966
4967                 /* floating point opcodes */
4968                 case OP_R8CONST: {
4969                         double d = *(double *)ins->inst_p0;
4970
4971                         if ((d == 0.0) && (mono_signbit (d) == 0)) {
4972                                 amd64_sse_xorpd_reg_reg (code, ins->dreg, ins->dreg);
4973                         }
4974                         else {
4975                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, ins->inst_p0);
4976                                 amd64_sse_movsd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
4977                         }
4978                         break;
4979                 }
4980                 case OP_R4CONST: {
4981                         float f = *(float *)ins->inst_p0;
4982
4983                         if ((f == 0.0) && (mono_signbit (f) == 0)) {
4984                                 if (cfg->r4fp)
4985                                         amd64_sse_xorps_reg_reg (code, ins->dreg, ins->dreg);
4986                                 else
4987                                         amd64_sse_xorpd_reg_reg (code, ins->dreg, ins->dreg);
4988                         }
4989                         else {
4990                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R4, ins->inst_p0);
4991                                 amd64_sse_movss_reg_membase (code, ins->dreg, AMD64_RIP, 0);
4992                                 if (!cfg->r4fp)
4993                                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
4994                         }
4995                         break;
4996                 }
4997                 case OP_STORER8_MEMBASE_REG:
4998                         amd64_sse_movsd_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
4999                         break;
5000                 case OP_LOADR8_MEMBASE:
5001                         amd64_sse_movsd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5002                         break;
5003                 case OP_STORER4_MEMBASE_REG:
5004                         if (cfg->r4fp) {
5005                                 amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
5006                         } else {
5007                                 /* This requires a double->single conversion */
5008                                 amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5009                                 amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, MONO_ARCH_FP_SCRATCH_REG);
5010                         }
5011                         break;
5012                 case OP_LOADR4_MEMBASE:
5013                         if (cfg->r4fp) {
5014                                 amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5015                         } else {
5016                                 amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5017                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5018                         }
5019                         break;
5020                 case OP_ICONV_TO_R4:
5021                         if (cfg->r4fp) {
5022                                 amd64_sse_cvtsi2ss_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5023                         } else {
5024                                 amd64_sse_cvtsi2ss_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5025                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5026                         }
5027                         break;
5028                 case OP_ICONV_TO_R8:
5029                         amd64_sse_cvtsi2sd_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5030                         break;
5031                 case OP_LCONV_TO_R4:
5032                         if (cfg->r4fp) {
5033                                 amd64_sse_cvtsi2ss_reg_reg (code, ins->dreg, ins->sreg1);
5034                         } else {
5035                                 amd64_sse_cvtsi2ss_reg_reg (code, ins->dreg, ins->sreg1);
5036                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5037                         }
5038                         break;
5039                 case OP_LCONV_TO_R8:
5040                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, ins->sreg1);
5041                         break;
5042                 case OP_FCONV_TO_R4:
5043                         if (cfg->r4fp) {
5044                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
5045                         } else {
5046                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
5047                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5048                         }
5049                         break;
5050                 case OP_FCONV_TO_I1:
5051                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, TRUE);
5052                         break;
5053                 case OP_FCONV_TO_U1:
5054                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, FALSE);
5055                         break;
5056                 case OP_FCONV_TO_I2:
5057                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, TRUE);
5058                         break;
5059                 case OP_FCONV_TO_U2:
5060                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, FALSE);
5061                         break;
5062                 case OP_FCONV_TO_U4:
5063                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, FALSE);
5064                         break;
5065                 case OP_FCONV_TO_I4:
5066                 case OP_FCONV_TO_I:
5067                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, TRUE);
5068                         break;
5069                 case OP_FCONV_TO_I8:
5070                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 8, TRUE);
5071                         break;
5072
5073                 case OP_RCONV_TO_I1:
5074                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5075                         amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
5076                         break;
5077                 case OP_RCONV_TO_U1:
5078                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5079                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
5080                         break;
5081                 case OP_RCONV_TO_I2:
5082                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5083                         amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
5084                         break;
5085                 case OP_RCONV_TO_U2:
5086                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5087                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
5088                         break;
5089                 case OP_RCONV_TO_I4:
5090                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5091                         break;
5092                 case OP_RCONV_TO_U4:
5093                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5094                         break;
5095                 case OP_RCONV_TO_I8:
5096                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 8);
5097                         break;
5098                 case OP_RCONV_TO_R8:
5099                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->sreg1);
5100                         break;
5101                 case OP_RCONV_TO_R4:
5102                         if (ins->dreg != ins->sreg1)
5103                                 amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
5104                         break;
5105
5106                 case OP_LCONV_TO_R_UN: {
5107                         guint8 *br [2];
5108
5109                         /* Based on gcc code */
5110                         amd64_test_reg_reg (code, ins->sreg1, ins->sreg1);
5111                         br [0] = code; x86_branch8 (code, X86_CC_S, 0, TRUE);
5112
5113                         /* Positive case */
5114                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, ins->sreg1);
5115                         br [1] = code; x86_jump8 (code, 0);
5116                         amd64_patch (br [0], code);
5117
5118                         /* Negative case */
5119                         /* Save to the red zone */
5120                         amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RAX, 8);
5121                         amd64_mov_membase_reg (code, AMD64_RSP, -16, AMD64_RCX, 8);
5122                         amd64_mov_reg_reg (code, AMD64_RCX, ins->sreg1, 8);
5123                         amd64_mov_reg_reg (code, AMD64_RAX, ins->sreg1, 8);
5124                         amd64_alu_reg_imm (code, X86_AND, AMD64_RCX, 1);
5125                         amd64_shift_reg_imm (code, X86_SHR, AMD64_RAX, 1);
5126                         amd64_alu_reg_imm (code, X86_OR, AMD64_RAX, AMD64_RCX);
5127                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, AMD64_RAX);
5128                         amd64_sse_addsd_reg_reg (code, ins->dreg, ins->dreg);
5129                         /* Restore */
5130                         amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RSP, -16, 8);
5131                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_RSP, -8, 8);
5132                         amd64_patch (br [1], code);
5133                         break;
5134                 }
5135                 case OP_LCONV_TO_OVF_U4:
5136                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, 0);
5137                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_LT, TRUE, "OverflowException");
5138                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, 8);
5139                         break;
5140                 case OP_LCONV_TO_OVF_I4_UN:
5141                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, 0x7fffffff);
5142                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_GT, FALSE, "OverflowException");
5143                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, 8);
5144                         break;
5145                 case OP_FMOVE:
5146                         if (ins->dreg != ins->sreg1)
5147                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
5148                         break;
5149                 case OP_RMOVE:
5150                         if (ins->dreg != ins->sreg1)
5151                                 amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
5152                         break;
5153                 case OP_MOVE_F_TO_I4:
5154                         if (cfg->r4fp) {
5155                                 amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
5156                         } else {
5157                                 amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5158                                 amd64_movd_reg_xreg_size (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG, 8);
5159                         }
5160                         break;
5161                 case OP_MOVE_I4_TO_F:
5162                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
5163                         if (!cfg->r4fp)
5164                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5165                         break;
5166                 case OP_MOVE_F_TO_I8:
5167                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
5168                         break;
5169                 case OP_MOVE_I8_TO_F:
5170                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
5171                         break;
5172                 case OP_FADD:
5173                         amd64_sse_addsd_reg_reg (code, ins->dreg, ins->sreg2);
5174                         break;
5175                 case OP_FSUB:
5176                         amd64_sse_subsd_reg_reg (code, ins->dreg, ins->sreg2);
5177                         break;
5178                 case OP_FMUL:
5179                         amd64_sse_mulsd_reg_reg (code, ins->dreg, ins->sreg2);
5180                         break;
5181                 case OP_FDIV:
5182                         amd64_sse_divsd_reg_reg (code, ins->dreg, ins->sreg2);
5183                         break;
5184                 case OP_FNEG: {
5185                         static double r8_0 = -0.0;
5186
5187                         g_assert (ins->sreg1 == ins->dreg);
5188
5189                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, &r8_0);
5190                         amd64_sse_xorpd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5191                         break;
5192                 }
5193                 case OP_SIN:
5194                         EMIT_SSE2_FPFUNC (code, fsin, ins->dreg, ins->sreg1);
5195                         break;
5196                 case OP_COS:
5197                         EMIT_SSE2_FPFUNC (code, fcos, ins->dreg, ins->sreg1);
5198                         break;
5199                 case OP_ABS: {
5200                         static guint64 d = 0x7fffffffffffffffUL;
5201
5202                         g_assert (ins->sreg1 == ins->dreg);
5203
5204                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, &d);
5205                         amd64_sse_andpd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5206                         break;
5207                 }
5208                 case OP_SQRT:
5209                         EMIT_SSE2_FPFUNC (code, fsqrt, ins->dreg, ins->sreg1);
5210                         break;
5211
5212                 case OP_RADD:
5213                         amd64_sse_addss_reg_reg (code, ins->dreg, ins->sreg2);
5214                         break;
5215                 case OP_RSUB:
5216                         amd64_sse_subss_reg_reg (code, ins->dreg, ins->sreg2);
5217                         break;
5218                 case OP_RMUL:
5219                         amd64_sse_mulss_reg_reg (code, ins->dreg, ins->sreg2);
5220                         break;
5221                 case OP_RDIV:
5222                         amd64_sse_divss_reg_reg (code, ins->dreg, ins->sreg2);
5223                         break;
5224                 case OP_RNEG: {
5225                         static float r4_0 = -0.0;
5226
5227                         g_assert (ins->sreg1 == ins->dreg);
5228
5229                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R4, &r4_0);
5230                         amd64_sse_movss_reg_membase (code, MONO_ARCH_FP_SCRATCH_REG, AMD64_RIP, 0);
5231                         amd64_sse_xorps_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
5232                         break;
5233                 }
5234
5235                 case OP_IMIN:
5236                         g_assert (cfg->opt & MONO_OPT_CMOV);
5237                         g_assert (ins->dreg == ins->sreg1);
5238                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5239                         amd64_cmov_reg_size (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2, 4);
5240                         break;
5241                 case OP_IMIN_UN:
5242                         g_assert (cfg->opt & MONO_OPT_CMOV);
5243                         g_assert (ins->dreg == ins->sreg1);
5244                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5245                         amd64_cmov_reg_size (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2, 4);
5246                         break;
5247                 case OP_IMAX:
5248                         g_assert (cfg->opt & MONO_OPT_CMOV);
5249                         g_assert (ins->dreg == ins->sreg1);
5250                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5251                         amd64_cmov_reg_size (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2, 4);
5252                         break;
5253                 case OP_IMAX_UN:
5254                         g_assert (cfg->opt & MONO_OPT_CMOV);
5255                         g_assert (ins->dreg == ins->sreg1);
5256                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5257                         amd64_cmov_reg_size (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2, 4);
5258                         break;
5259                 case OP_LMIN:
5260                         g_assert (cfg->opt & MONO_OPT_CMOV);
5261                         g_assert (ins->dreg == ins->sreg1);
5262                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5263                         amd64_cmov_reg (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2);
5264                         break;
5265                 case OP_LMIN_UN:
5266                         g_assert (cfg->opt & MONO_OPT_CMOV);
5267                         g_assert (ins->dreg == ins->sreg1);
5268                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5269                         amd64_cmov_reg (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2);
5270                         break;
5271                 case OP_LMAX:
5272                         g_assert (cfg->opt & MONO_OPT_CMOV);
5273                         g_assert (ins->dreg == ins->sreg1);
5274                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5275                         amd64_cmov_reg (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2);
5276                         break;
5277                 case OP_LMAX_UN:
5278                         g_assert (cfg->opt & MONO_OPT_CMOV);
5279                         g_assert (ins->dreg == ins->sreg1);
5280                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5281                         amd64_cmov_reg (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2);
5282                         break;
5283                 case OP_X86_FPOP:
5284                         break;
5285                 case OP_FCOMPARE:
5286                         /*
5287                          * The two arguments are swapped because the fbranch instructions
5288                          * depend on this for the non-sse case to work.
5289                          */
5290                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5291                         break;
5292                 case OP_RCOMPARE:
5293                         /*
5294                          * FIXME: Get rid of this.
5295                          * The two arguments are swapped because the fbranch instructions
5296                          * depend on this for the non-sse case to work.
5297                          */
5298                         amd64_sse_comiss_reg_reg (code, ins->sreg2, ins->sreg1);
5299                         break;
5300                 case OP_FCNEQ:
5301                 case OP_FCEQ: {
5302                         /* zeroing the register at the start results in
5303                          * shorter and faster code (we can also remove the widening op)
5304                          */
5305                         guchar *unordered_check;
5306
5307                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5308                         amd64_sse_comisd_reg_reg (code, ins->sreg1, ins->sreg2);
5309                         unordered_check = code;
5310                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5311
5312                         if (ins->opcode == OP_FCEQ) {
5313                                 amd64_set_reg (code, X86_CC_EQ, ins->dreg, FALSE);
5314                                 amd64_patch (unordered_check, code);
5315                         } else {
5316                                 guchar *jump_to_end;
5317                                 amd64_set_reg (code, X86_CC_NE, ins->dreg, FALSE);
5318                                 jump_to_end = code;
5319                                 x86_jump8 (code, 0);
5320                                 amd64_patch (unordered_check, code);
5321                                 amd64_inc_reg (code, ins->dreg);
5322                                 amd64_patch (jump_to_end, code);
5323                         }
5324                         break;
5325                 }
5326                 case OP_FCLT:
5327                 case OP_FCLT_UN: {
5328                         /* zeroing the register at the start results in
5329                          * shorter and faster code (we can also remove the widening op)
5330                          */
5331                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5332                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5333                         if (ins->opcode == OP_FCLT_UN) {
5334                                 guchar *unordered_check = code;
5335                                 guchar *jump_to_end;
5336                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5337                                 amd64_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
5338                                 jump_to_end = code;
5339                                 x86_jump8 (code, 0);
5340                                 amd64_patch (unordered_check, code);
5341                                 amd64_inc_reg (code, ins->dreg);
5342                                 amd64_patch (jump_to_end, code);
5343                         } else {
5344                                 amd64_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
5345                         }
5346                         break;
5347                 }
5348                 case OP_FCLE: {
5349                         guchar *unordered_check;
5350                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5351                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5352                         unordered_check = code;
5353                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5354                         amd64_set_reg (code, X86_CC_NB, ins->dreg, FALSE);
5355                         amd64_patch (unordered_check, code);
5356                         break;
5357                 }
5358                 case OP_FCGT:
5359                 case OP_FCGT_UN: {
5360                         /* zeroing the register at the start results in
5361                          * shorter and faster code (we can also remove the widening op)
5362                          */
5363                         guchar *unordered_check;
5364
5365                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5366                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5367                         if (ins->opcode == OP_FCGT) {
5368                                 unordered_check = code;
5369                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5370                                 amd64_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
5371                                 amd64_patch (unordered_check, code);
5372                         } else {
5373                                 amd64_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
5374                         }
5375                         break;
5376                 }
5377                 case OP_FCGE: {
5378                         guchar *unordered_check;
5379                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5380                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5381                         unordered_check = code;
5382                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5383                         amd64_set_reg (code, X86_CC_NA, ins->dreg, FALSE);
5384                         amd64_patch (unordered_check, code);
5385                         break;
5386                 }
5387
5388                 case OP_RCEQ:
5389                 case OP_RCGT:
5390                 case OP_RCLT:
5391                 case OP_RCLT_UN:
5392                 case OP_RCGT_UN: {
5393                         int x86_cond;
5394                         gboolean unordered = FALSE;
5395
5396                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5397                         amd64_sse_comiss_reg_reg (code, ins->sreg2, ins->sreg1);
5398
5399                         switch (ins->opcode) {
5400                         case OP_RCEQ:
5401                                 x86_cond = X86_CC_EQ;
5402                                 break;
5403                         case OP_RCGT:
5404                                 x86_cond = X86_CC_LT;
5405                                 break;
5406                         case OP_RCLT:
5407                                 x86_cond = X86_CC_GT;
5408                                 break;
5409                         case OP_RCLT_UN:
5410                                 x86_cond = X86_CC_GT;
5411                                 unordered = TRUE;
5412                                 break;
5413                         case OP_RCGT_UN:
5414                                 x86_cond = X86_CC_LT;
5415                                 unordered = TRUE;
5416                                 break;
5417                         default:
5418                                 g_assert_not_reached ();
5419                                 break;
5420                         }
5421
5422                         if (unordered) {
5423                                 guchar *unordered_check;
5424                                 guchar *jump_to_end;
5425
5426                                 unordered_check = code;
5427                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5428                                 amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5429                                 jump_to_end = code;
5430                                 x86_jump8 (code, 0);
5431                                 amd64_patch (unordered_check, code);
5432                                 amd64_inc_reg (code, ins->dreg);
5433                                 amd64_patch (jump_to_end, code);
5434                         } else {
5435                                 amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5436                         }
5437                         break;
5438                 }
5439                 case OP_FCLT_MEMBASE:
5440                 case OP_FCGT_MEMBASE:
5441                 case OP_FCLT_UN_MEMBASE:
5442                 case OP_FCGT_UN_MEMBASE:
5443                 case OP_FCEQ_MEMBASE: {
5444                         guchar *unordered_check, *jump_to_end;
5445                         int x86_cond;
5446
5447                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5448                         amd64_sse_comisd_reg_membase (code, ins->sreg1, ins->sreg2, ins->inst_offset);
5449
5450                         switch (ins->opcode) {
5451                         case OP_FCEQ_MEMBASE:
5452                                 x86_cond = X86_CC_EQ;
5453                                 break;
5454                         case OP_FCLT_MEMBASE:
5455                         case OP_FCLT_UN_MEMBASE:
5456                                 x86_cond = X86_CC_LT;
5457                                 break;
5458                         case OP_FCGT_MEMBASE:
5459                         case OP_FCGT_UN_MEMBASE:
5460                                 x86_cond = X86_CC_GT;
5461                                 break;
5462                         default:
5463                                 g_assert_not_reached ();
5464                         }
5465
5466                         unordered_check = code;
5467                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5468                         amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5469
5470                         switch (ins->opcode) {
5471                         case OP_FCEQ_MEMBASE:
5472                         case OP_FCLT_MEMBASE:
5473                         case OP_FCGT_MEMBASE:
5474                                 amd64_patch (unordered_check, code);
5475                                 break;
5476                         case OP_FCLT_UN_MEMBASE:
5477                         case OP_FCGT_UN_MEMBASE:
5478                                 jump_to_end = code;
5479                                 x86_jump8 (code, 0);
5480                                 amd64_patch (unordered_check, code);
5481                                 amd64_inc_reg (code, ins->dreg);
5482                                 amd64_patch (jump_to_end, code);
5483                                 break;
5484                         default:
5485                                 break;
5486                         }
5487                         break;
5488                 }
5489                 case OP_FBEQ: {
5490                         guchar *jump = code;
5491                         x86_branch8 (code, X86_CC_P, 0, TRUE);
5492                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
5493                         amd64_patch (jump, code);
5494                         break;
5495                 }
5496                 case OP_FBNE_UN:
5497                         /* Branch if C013 != 100 */
5498                         /* branch if !ZF or (PF|CF) */
5499                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
5500                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5501                         EMIT_COND_BRANCH (ins, X86_CC_B, FALSE);
5502                         break;
5503                 case OP_FBLT:
5504                         EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
5505                         break;
5506                 case OP_FBLT_UN:
5507                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5508                         EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
5509                         break;
5510                 case OP_FBGT:
5511                 case OP_FBGT_UN:
5512                         if (ins->opcode == OP_FBGT) {
5513                                 guchar *br1;
5514
5515                                 /* skip branch if C1=1 */
5516                                 br1 = code;
5517                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5518                                 /* branch if (C0 | C3) = 1 */
5519                                 EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
5520                                 amd64_patch (br1, code);
5521                                 break;
5522                         } else {
5523                                 EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
5524                         }
5525                         break;
5526                 case OP_FBGE: {
5527                         /* Branch if C013 == 100 or 001 */
5528                         guchar *br1;
5529
5530                         /* skip branch if C1=1 */
5531                         br1 = code;
5532                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5533                         /* branch if (C0 | C3) = 1 */
5534                         EMIT_COND_BRANCH (ins, X86_CC_BE, FALSE);
5535                         amd64_patch (br1, code);
5536                         break;
5537                 }
5538                 case OP_FBGE_UN:
5539                         /* Branch if C013 == 000 */
5540                         EMIT_COND_BRANCH (ins, X86_CC_LE, FALSE);
5541                         break;
5542                 case OP_FBLE: {
5543                         /* Branch if C013=000 or 100 */
5544                         guchar *br1;
5545
5546                         /* skip branch if C1=1 */
5547                         br1 = code;
5548                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5549                         /* branch if C0=0 */
5550                         EMIT_COND_BRANCH (ins, X86_CC_NB, FALSE);
5551                         amd64_patch (br1, code);
5552                         break;
5553                 }
5554                 case OP_FBLE_UN:
5555                         /* Branch if C013 != 001 */
5556                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5557                         EMIT_COND_BRANCH (ins, X86_CC_GE, FALSE);
5558                         break;
5559                 case OP_CKFINITE:
5560                         /* Transfer value to the fp stack */
5561                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 16);
5562                         amd64_movsd_membase_reg (code, AMD64_RSP, 0, ins->sreg1);
5563                         amd64_fld_membase (code, AMD64_RSP, 0, TRUE);
5564
5565                         amd64_push_reg (code, AMD64_RAX);
5566                         amd64_fxam (code);
5567                         amd64_fnstsw (code);
5568                         amd64_alu_reg_imm (code, X86_AND, AMD64_RAX, 0x4100);
5569                         amd64_alu_reg_imm (code, X86_CMP, AMD64_RAX, X86_FP_C0);
5570                         amd64_pop_reg (code, AMD64_RAX);
5571                         amd64_fstp (code, 0);
5572                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, FALSE, "OverflowException");
5573                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 16);
5574                         break;
5575                 case OP_TLS_GET: {
5576                         code = mono_amd64_emit_tls_get (code, ins->dreg, ins->inst_offset);
5577                         break;
5578                 }
5579                 case OP_TLS_SET: {
5580                         code = mono_amd64_emit_tls_set (code, ins->sreg1, ins->inst_offset);
5581                         break;
5582                 }
5583                 case OP_MEMORY_BARRIER: {
5584                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5585                                 x86_mfence (code);
5586                         break;
5587                 }
5588                 case OP_ATOMIC_ADD_I4:
5589                 case OP_ATOMIC_ADD_I8: {
5590                         int dreg = ins->dreg;
5591                         guint32 size = (ins->opcode == OP_ATOMIC_ADD_I4) ? 4 : 8;
5592
5593                         if ((dreg == ins->sreg2) || (dreg == ins->inst_basereg))
5594                                 dreg = AMD64_R11;
5595
5596                         amd64_mov_reg_reg (code, dreg, ins->sreg2, size);
5597                         amd64_prefix (code, X86_LOCK_PREFIX);
5598                         amd64_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, size);
5599                         /* dreg contains the old value, add with sreg2 value */
5600                         amd64_alu_reg_reg_size (code, X86_ADD, dreg, ins->sreg2, size);
5601
5602                         if (ins->dreg != dreg)
5603                                 amd64_mov_reg_reg (code, ins->dreg, dreg, size);
5604
5605                         break;
5606                 }
5607                 case OP_ATOMIC_EXCHANGE_I4:
5608                 case OP_ATOMIC_EXCHANGE_I8: {
5609                         guint32 size = ins->opcode == OP_ATOMIC_EXCHANGE_I4 ? 4 : 8;
5610
5611                         /* LOCK prefix is implied. */
5612                         amd64_mov_reg_reg (code, GP_SCRATCH_REG, ins->sreg2, size);
5613                         amd64_xchg_membase_reg_size (code, ins->sreg1, ins->inst_offset, GP_SCRATCH_REG, size);
5614                         amd64_mov_reg_reg (code, ins->dreg, GP_SCRATCH_REG, size);
5615                         break;
5616                 }
5617                 case OP_ATOMIC_CAS_I4:
5618                 case OP_ATOMIC_CAS_I8: {
5619                         guint32 size;
5620
5621                         if (ins->opcode == OP_ATOMIC_CAS_I8)
5622                                 size = 8;
5623                         else
5624                                 size = 4;
5625
5626                         /*
5627                          * See http://msdn.microsoft.com/en-us/magazine/cc302329.aspx for
5628                          * an explanation of how this works.
5629                          */
5630                         g_assert (ins->sreg3 == AMD64_RAX);
5631                         g_assert (ins->sreg1 != AMD64_RAX);
5632                         g_assert (ins->sreg1 != ins->sreg2);
5633
5634                         amd64_prefix (code, X86_LOCK_PREFIX);
5635                         amd64_cmpxchg_membase_reg_size (code, ins->sreg1, ins->inst_offset, ins->sreg2, size);
5636
5637                         if (ins->dreg != AMD64_RAX)
5638                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RAX, size);
5639                         break;
5640                 }
5641                 case OP_ATOMIC_LOAD_I1: {
5642                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
5643                         break;
5644                 }
5645                 case OP_ATOMIC_LOAD_U1: {
5646                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
5647                         break;
5648                 }
5649                 case OP_ATOMIC_LOAD_I2: {
5650                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
5651                         break;
5652                 }
5653                 case OP_ATOMIC_LOAD_U2: {
5654                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
5655                         break;
5656                 }
5657                 case OP_ATOMIC_LOAD_I4: {
5658                         amd64_movsxd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5659                         break;
5660                 }
5661                 case OP_ATOMIC_LOAD_U4:
5662                 case OP_ATOMIC_LOAD_I8:
5663                 case OP_ATOMIC_LOAD_U8: {
5664                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, ins->opcode == OP_ATOMIC_LOAD_U4 ? 4 : 8);
5665                         break;
5666                 }
5667                 case OP_ATOMIC_LOAD_R4: {
5668                         amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5669                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5670                         break;
5671                 }
5672                 case OP_ATOMIC_LOAD_R8: {
5673                         amd64_sse_movsd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5674                         break;
5675                 }
5676                 case OP_ATOMIC_STORE_I1:
5677                 case OP_ATOMIC_STORE_U1:
5678                 case OP_ATOMIC_STORE_I2:
5679                 case OP_ATOMIC_STORE_U2:
5680                 case OP_ATOMIC_STORE_I4:
5681                 case OP_ATOMIC_STORE_U4:
5682                 case OP_ATOMIC_STORE_I8:
5683                 case OP_ATOMIC_STORE_U8: {
5684                         int size;
5685
5686                         switch (ins->opcode) {
5687                         case OP_ATOMIC_STORE_I1:
5688                         case OP_ATOMIC_STORE_U1:
5689                                 size = 1;
5690                                 break;
5691                         case OP_ATOMIC_STORE_I2:
5692                         case OP_ATOMIC_STORE_U2:
5693                                 size = 2;
5694                                 break;
5695                         case OP_ATOMIC_STORE_I4:
5696                         case OP_ATOMIC_STORE_U4:
5697                                 size = 4;
5698                                 break;
5699                         case OP_ATOMIC_STORE_I8:
5700                         case OP_ATOMIC_STORE_U8:
5701                                 size = 8;
5702                                 break;
5703                         }
5704
5705                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, size);
5706
5707                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5708                                 x86_mfence (code);
5709                         break;
5710                 }
5711                 case OP_ATOMIC_STORE_R4: {
5712                         amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5713                         amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, MONO_ARCH_FP_SCRATCH_REG);
5714
5715                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5716                                 x86_mfence (code);
5717                         break;
5718                 }
5719                 case OP_ATOMIC_STORE_R8: {
5720                         x86_nop (code);
5721                         x86_nop (code);
5722                         amd64_sse_movsd_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
5723                         x86_nop (code);
5724                         x86_nop (code);
5725
5726                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5727                                 x86_mfence (code);
5728                         break;
5729                 }
5730                 case OP_CARD_TABLE_WBARRIER: {
5731                         int ptr = ins->sreg1;
5732                         int value = ins->sreg2;
5733                         guchar *br = 0;
5734                         int nursery_shift, card_table_shift;
5735                         gpointer card_table_mask;
5736                         size_t nursery_size;
5737
5738                         gpointer card_table = mono_gc_get_card_table (&card_table_shift, &card_table_mask);
5739                         guint64 nursery_start = (guint64)mono_gc_get_nursery (&nursery_shift, &nursery_size);
5740                         guint64 shifted_nursery_start = nursery_start >> nursery_shift;
5741
5742                         /*If either point to the stack we can simply avoid the WB. This happens due to
5743                          * optimizations revealing a stack store that was not visible when op_cardtable was emited.
5744                          */
5745                         if (ins->sreg1 == AMD64_RSP || ins->sreg2 == AMD64_RSP)
5746                                 continue;
5747
5748                         /*
5749                          * We need one register we can clobber, we choose EDX and make sreg1
5750                          * fixed EAX to work around limitations in the local register allocator.
5751                          * sreg2 might get allocated to EDX, but that is not a problem since
5752                          * we use it before clobbering EDX.
5753                          */
5754                         g_assert (ins->sreg1 == AMD64_RAX);
5755
5756                         /*
5757                          * This is the code we produce:
5758                          *
5759                          *   edx = value
5760                          *   edx >>= nursery_shift
5761                          *   cmp edx, (nursery_start >> nursery_shift)
5762                          *   jne done
5763                          *   edx = ptr
5764                          *   edx >>= card_table_shift
5765                          *   edx += cardtable
5766                          *   [edx] = 1
5767                          * done:
5768                          */
5769
5770                         if (mono_gc_card_table_nursery_check ()) {
5771                                 if (value != AMD64_RDX)
5772                                         amd64_mov_reg_reg (code, AMD64_RDX, value, 8);
5773                                 amd64_shift_reg_imm (code, X86_SHR, AMD64_RDX, nursery_shift);
5774                                 if (shifted_nursery_start >> 31) {
5775                                         /*
5776                                          * The value we need to compare against is 64 bits, so we need
5777                                          * another spare register.  We use RBX, which we save and
5778                                          * restore.
5779                                          */
5780                                         amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RBX, 8);
5781                                         amd64_mov_reg_imm (code, AMD64_RBX, shifted_nursery_start);
5782                                         amd64_alu_reg_reg (code, X86_CMP, AMD64_RDX, AMD64_RBX);
5783                                         amd64_mov_reg_membase (code, AMD64_RBX, AMD64_RSP, -8, 8);
5784                                 } else {
5785                                         amd64_alu_reg_imm (code, X86_CMP, AMD64_RDX, shifted_nursery_start);
5786                                 }
5787                                 br = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
5788                         }
5789                         amd64_mov_reg_reg (code, AMD64_RDX, ptr, 8);
5790                         amd64_shift_reg_imm (code, X86_SHR, AMD64_RDX, card_table_shift);
5791                         if (card_table_mask)
5792                                 amd64_alu_reg_imm (code, X86_AND, AMD64_RDX, (guint32)(guint64)card_table_mask);
5793
5794                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_GC_CARD_TABLE_ADDR, card_table);
5795                         amd64_alu_reg_membase (code, X86_ADD, AMD64_RDX, AMD64_RIP, 0);
5796
5797                         amd64_mov_membase_imm (code, AMD64_RDX, 0, 1, 1);
5798
5799                         if (mono_gc_card_table_nursery_check ())
5800                                 x86_patch (br, code);
5801                         break;
5802                 }
5803 #ifdef MONO_ARCH_SIMD_INTRINSICS
5804                 /* TODO: Some of these IR opcodes are marked as no clobber when they indeed do. */
5805                 case OP_ADDPS:
5806                         amd64_sse_addps_reg_reg (code, ins->sreg1, ins->sreg2);
5807                         break;
5808                 case OP_DIVPS:
5809                         amd64_sse_divps_reg_reg (code, ins->sreg1, ins->sreg2);
5810                         break;
5811                 case OP_MULPS:
5812                         amd64_sse_mulps_reg_reg (code, ins->sreg1, ins->sreg2);
5813                         break;
5814                 case OP_SUBPS:
5815                         amd64_sse_subps_reg_reg (code, ins->sreg1, ins->sreg2);
5816                         break;
5817                 case OP_MAXPS:
5818                         amd64_sse_maxps_reg_reg (code, ins->sreg1, ins->sreg2);
5819                         break;
5820                 case OP_MINPS:
5821                         amd64_sse_minps_reg_reg (code, ins->sreg1, ins->sreg2);
5822                         break;
5823                 case OP_COMPPS:
5824                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
5825                         amd64_sse_cmpps_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5826                         break;
5827                 case OP_ANDPS:
5828                         amd64_sse_andps_reg_reg (code, ins->sreg1, ins->sreg2);
5829                         break;
5830                 case OP_ANDNPS:
5831                         amd64_sse_andnps_reg_reg (code, ins->sreg1, ins->sreg2);
5832                         break;
5833                 case OP_ORPS:
5834                         amd64_sse_orps_reg_reg (code, ins->sreg1, ins->sreg2);
5835                         break;
5836                 case OP_XORPS:
5837                         amd64_sse_xorps_reg_reg (code, ins->sreg1, ins->sreg2);
5838                         break;
5839                 case OP_SQRTPS:
5840                         amd64_sse_sqrtps_reg_reg (code, ins->dreg, ins->sreg1);
5841                         break;
5842                 case OP_RSQRTPS:
5843                         amd64_sse_rsqrtps_reg_reg (code, ins->dreg, ins->sreg1);
5844                         break;
5845                 case OP_RCPPS:
5846                         amd64_sse_rcpps_reg_reg (code, ins->dreg, ins->sreg1);
5847                         break;
5848                 case OP_ADDSUBPS:
5849                         amd64_sse_addsubps_reg_reg (code, ins->sreg1, ins->sreg2);
5850                         break;
5851                 case OP_HADDPS:
5852                         amd64_sse_haddps_reg_reg (code, ins->sreg1, ins->sreg2);
5853                         break;
5854                 case OP_HSUBPS:
5855                         amd64_sse_hsubps_reg_reg (code, ins->sreg1, ins->sreg2);
5856                         break;
5857                 case OP_DUPPS_HIGH:
5858                         amd64_sse_movshdup_reg_reg (code, ins->dreg, ins->sreg1);
5859                         break;
5860                 case OP_DUPPS_LOW:
5861                         amd64_sse_movsldup_reg_reg (code, ins->dreg, ins->sreg1);
5862                         break;
5863
5864                 case OP_PSHUFLEW_HIGH:
5865                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5866                         amd64_sse_pshufhw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
5867                         break;
5868                 case OP_PSHUFLEW_LOW:
5869                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5870                         amd64_sse_pshuflw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
5871                         break;
5872                 case OP_PSHUFLED:
5873                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5874                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
5875                         break;
5876                 case OP_SHUFPS:
5877                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5878                         amd64_sse_shufps_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5879                         break;
5880                 case OP_SHUFPD:
5881                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0x3);
5882                         amd64_sse_shufpd_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5883                         break;
5884
5885                 case OP_ADDPD:
5886                         amd64_sse_addpd_reg_reg (code, ins->sreg1, ins->sreg2);
5887                         break;
5888                 case OP_DIVPD:
5889                         amd64_sse_divpd_reg_reg (code, ins->sreg1, ins->sreg2);
5890                         break;
5891                 case OP_MULPD:
5892                         amd64_sse_mulpd_reg_reg (code, ins->sreg1, ins->sreg2);
5893                         break;
5894                 case OP_SUBPD:
5895                         amd64_sse_subpd_reg_reg (code, ins->sreg1, ins->sreg2);
5896                         break;
5897                 case OP_MAXPD:
5898                         amd64_sse_maxpd_reg_reg (code, ins->sreg1, ins->sreg2);
5899                         break;
5900                 case OP_MINPD:
5901                         amd64_sse_minpd_reg_reg (code, ins->sreg1, ins->sreg2);
5902                         break;
5903                 case OP_COMPPD:
5904                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
5905                         amd64_sse_cmppd_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5906                         break;
5907                 case OP_ANDPD:
5908                         amd64_sse_andpd_reg_reg (code, ins->sreg1, ins->sreg2);
5909                         break;
5910                 case OP_ANDNPD:
5911                         amd64_sse_andnpd_reg_reg (code, ins->sreg1, ins->sreg2);
5912                         break;
5913                 case OP_ORPD:
5914                         amd64_sse_orpd_reg_reg (code, ins->sreg1, ins->sreg2);
5915                         break;
5916                 case OP_XORPD:
5917                         amd64_sse_xorpd_reg_reg (code, ins->sreg1, ins->sreg2);
5918                         break;
5919                 case OP_SQRTPD:
5920                         amd64_sse_sqrtpd_reg_reg (code, ins->dreg, ins->sreg1);
5921                         break;
5922                 case OP_ADDSUBPD:
5923                         amd64_sse_addsubpd_reg_reg (code, ins->sreg1, ins->sreg2);
5924                         break;
5925                 case OP_HADDPD:
5926                         amd64_sse_haddpd_reg_reg (code, ins->sreg1, ins->sreg2);
5927                         break;
5928                 case OP_HSUBPD:
5929                         amd64_sse_hsubpd_reg_reg (code, ins->sreg1, ins->sreg2);
5930                         break;
5931                 case OP_DUPPD:
5932                         amd64_sse_movddup_reg_reg (code, ins->dreg, ins->sreg1);
5933                         break;
5934
5935                 case OP_EXTRACT_MASK:
5936                         amd64_sse_pmovmskb_reg_reg (code, ins->dreg, ins->sreg1);
5937                         break;
5938
5939                 case OP_PAND:
5940                         amd64_sse_pand_reg_reg (code, ins->sreg1, ins->sreg2);
5941                         break;
5942                 case OP_POR:
5943                         amd64_sse_por_reg_reg (code, ins->sreg1, ins->sreg2);
5944                         break;
5945                 case OP_PXOR:
5946                         amd64_sse_pxor_reg_reg (code, ins->sreg1, ins->sreg2);
5947                         break;
5948
5949                 case OP_PADDB:
5950                         amd64_sse_paddb_reg_reg (code, ins->sreg1, ins->sreg2);
5951                         break;
5952                 case OP_PADDW:
5953                         amd64_sse_paddw_reg_reg (code, ins->sreg1, ins->sreg2);
5954                         break;
5955                 case OP_PADDD:
5956                         amd64_sse_paddd_reg_reg (code, ins->sreg1, ins->sreg2);
5957                         break;
5958                 case OP_PADDQ:
5959                         amd64_sse_paddq_reg_reg (code, ins->sreg1, ins->sreg2);
5960                         break;
5961
5962                 case OP_PSUBB:
5963                         amd64_sse_psubb_reg_reg (code, ins->sreg1, ins->sreg2);
5964                         break;
5965                 case OP_PSUBW:
5966                         amd64_sse_psubw_reg_reg (code, ins->sreg1, ins->sreg2);
5967                         break;
5968                 case OP_PSUBD:
5969                         amd64_sse_psubd_reg_reg (code, ins->sreg1, ins->sreg2);
5970                         break;
5971                 case OP_PSUBQ:
5972                         amd64_sse_psubq_reg_reg (code, ins->sreg1, ins->sreg2);
5973                         break;
5974
5975                 case OP_PMAXB_UN:
5976                         amd64_sse_pmaxub_reg_reg (code, ins->sreg1, ins->sreg2);
5977                         break;
5978                 case OP_PMAXW_UN:
5979                         amd64_sse_pmaxuw_reg_reg (code, ins->sreg1, ins->sreg2);
5980                         break;
5981                 case OP_PMAXD_UN:
5982                         amd64_sse_pmaxud_reg_reg (code, ins->sreg1, ins->sreg2);
5983                         break;
5984
5985                 case OP_PMAXB:
5986                         amd64_sse_pmaxsb_reg_reg (code, ins->sreg1, ins->sreg2);
5987                         break;
5988                 case OP_PMAXW:
5989                         amd64_sse_pmaxsw_reg_reg (code, ins->sreg1, ins->sreg2);
5990                         break;
5991                 case OP_PMAXD:
5992                         amd64_sse_pmaxsd_reg_reg (code, ins->sreg1, ins->sreg2);
5993                         break;
5994
5995                 case OP_PAVGB_UN:
5996                         amd64_sse_pavgb_reg_reg (code, ins->sreg1, ins->sreg2);
5997                         break;
5998                 case OP_PAVGW_UN:
5999                         amd64_sse_pavgw_reg_reg (code, ins->sreg1, ins->sreg2);
6000                         break;
6001
6002                 case OP_PMINB_UN:
6003                         amd64_sse_pminub_reg_reg (code, ins->sreg1, ins->sreg2);
6004                         break;
6005                 case OP_PMINW_UN:
6006                         amd64_sse_pminuw_reg_reg (code, ins->sreg1, ins->sreg2);
6007                         break;
6008                 case OP_PMIND_UN:
6009                         amd64_sse_pminud_reg_reg (code, ins->sreg1, ins->sreg2);
6010                         break;
6011
6012                 case OP_PMINB:
6013                         amd64_sse_pminsb_reg_reg (code, ins->sreg1, ins->sreg2);
6014                         break;
6015                 case OP_PMINW:
6016                         amd64_sse_pminsw_reg_reg (code, ins->sreg1, ins->sreg2);
6017                         break;
6018                 case OP_PMIND:
6019                         amd64_sse_pminsd_reg_reg (code, ins->sreg1, ins->sreg2);
6020                         break;
6021
6022                 case OP_PCMPEQB:
6023                         amd64_sse_pcmpeqb_reg_reg (code, ins->sreg1, ins->sreg2);
6024                         break;
6025                 case OP_PCMPEQW:
6026                         amd64_sse_pcmpeqw_reg_reg (code, ins->sreg1, ins->sreg2);
6027                         break;
6028                 case OP_PCMPEQD:
6029                         amd64_sse_pcmpeqd_reg_reg (code, ins->sreg1, ins->sreg2);
6030                         break;
6031                 case OP_PCMPEQQ:
6032                         amd64_sse_pcmpeqq_reg_reg (code, ins->sreg1, ins->sreg2);
6033                         break;
6034
6035                 case OP_PCMPGTB:
6036                         amd64_sse_pcmpgtb_reg_reg (code, ins->sreg1, ins->sreg2);
6037                         break;
6038                 case OP_PCMPGTW:
6039                         amd64_sse_pcmpgtw_reg_reg (code, ins->sreg1, ins->sreg2);
6040                         break;
6041                 case OP_PCMPGTD:
6042                         amd64_sse_pcmpgtd_reg_reg (code, ins->sreg1, ins->sreg2);
6043                         break;
6044                 case OP_PCMPGTQ:
6045                         amd64_sse_pcmpgtq_reg_reg (code, ins->sreg1, ins->sreg2);
6046                         break;
6047
6048                 case OP_PSUM_ABS_DIFF:
6049                         amd64_sse_psadbw_reg_reg (code, ins->sreg1, ins->sreg2);
6050                         break;
6051
6052                 case OP_UNPACK_LOWB:
6053                         amd64_sse_punpcklbw_reg_reg (code, ins->sreg1, ins->sreg2);
6054                         break;
6055                 case OP_UNPACK_LOWW:
6056                         amd64_sse_punpcklwd_reg_reg (code, ins->sreg1, ins->sreg2);
6057                         break;
6058                 case OP_UNPACK_LOWD:
6059                         amd64_sse_punpckldq_reg_reg (code, ins->sreg1, ins->sreg2);
6060                         break;
6061                 case OP_UNPACK_LOWQ:
6062                         amd64_sse_punpcklqdq_reg_reg (code, ins->sreg1, ins->sreg2);
6063                         break;
6064                 case OP_UNPACK_LOWPS:
6065                         amd64_sse_unpcklps_reg_reg (code, ins->sreg1, ins->sreg2);
6066                         break;
6067                 case OP_UNPACK_LOWPD:
6068                         amd64_sse_unpcklpd_reg_reg (code, ins->sreg1, ins->sreg2);
6069                         break;
6070
6071                 case OP_UNPACK_HIGHB:
6072                         amd64_sse_punpckhbw_reg_reg (code, ins->sreg1, ins->sreg2);
6073                         break;
6074                 case OP_UNPACK_HIGHW:
6075                         amd64_sse_punpckhwd_reg_reg (code, ins->sreg1, ins->sreg2);
6076                         break;
6077                 case OP_UNPACK_HIGHD:
6078                         amd64_sse_punpckhdq_reg_reg (code, ins->sreg1, ins->sreg2);
6079                         break;
6080                 case OP_UNPACK_HIGHQ:
6081                         amd64_sse_punpckhqdq_reg_reg (code, ins->sreg1, ins->sreg2);
6082                         break;
6083                 case OP_UNPACK_HIGHPS:
6084                         amd64_sse_unpckhps_reg_reg (code, ins->sreg1, ins->sreg2);
6085                         break;
6086                 case OP_UNPACK_HIGHPD:
6087                         amd64_sse_unpckhpd_reg_reg (code, ins->sreg1, ins->sreg2);
6088                         break;
6089
6090                 case OP_PACKW:
6091                         amd64_sse_packsswb_reg_reg (code, ins->sreg1, ins->sreg2);
6092                         break;
6093                 case OP_PACKD:
6094                         amd64_sse_packssdw_reg_reg (code, ins->sreg1, ins->sreg2);
6095                         break;
6096                 case OP_PACKW_UN:
6097                         amd64_sse_packuswb_reg_reg (code, ins->sreg1, ins->sreg2);
6098                         break;
6099                 case OP_PACKD_UN:
6100                         amd64_sse_packusdw_reg_reg (code, ins->sreg1, ins->sreg2);
6101                         break;
6102
6103                 case OP_PADDB_SAT_UN:
6104                         amd64_sse_paddusb_reg_reg (code, ins->sreg1, ins->sreg2);
6105                         break;
6106                 case OP_PSUBB_SAT_UN:
6107                         amd64_sse_psubusb_reg_reg (code, ins->sreg1, ins->sreg2);
6108                         break;
6109                 case OP_PADDW_SAT_UN:
6110                         amd64_sse_paddusw_reg_reg (code, ins->sreg1, ins->sreg2);
6111                         break;
6112                 case OP_PSUBW_SAT_UN:
6113                         amd64_sse_psubusw_reg_reg (code, ins->sreg1, ins->sreg2);
6114                         break;
6115
6116                 case OP_PADDB_SAT:
6117                         amd64_sse_paddsb_reg_reg (code, ins->sreg1, ins->sreg2);
6118                         break;
6119                 case OP_PSUBB_SAT:
6120                         amd64_sse_psubsb_reg_reg (code, ins->sreg1, ins->sreg2);
6121                         break;
6122                 case OP_PADDW_SAT:
6123                         amd64_sse_paddsw_reg_reg (code, ins->sreg1, ins->sreg2);
6124                         break;
6125                 case OP_PSUBW_SAT:
6126                         amd64_sse_psubsw_reg_reg (code, ins->sreg1, ins->sreg2);
6127                         break;
6128
6129                 case OP_PMULW:
6130                         amd64_sse_pmullw_reg_reg (code, ins->sreg1, ins->sreg2);
6131                         break;
6132                 case OP_PMULD:
6133                         amd64_sse_pmulld_reg_reg (code, ins->sreg1, ins->sreg2);
6134                         break;
6135                 case OP_PMULQ:
6136                         amd64_sse_pmuludq_reg_reg (code, ins->sreg1, ins->sreg2);
6137                         break;
6138                 case OP_PMULW_HIGH_UN:
6139                         amd64_sse_pmulhuw_reg_reg (code, ins->sreg1, ins->sreg2);
6140                         break;
6141                 case OP_PMULW_HIGH:
6142                         amd64_sse_pmulhw_reg_reg (code, ins->sreg1, ins->sreg2);
6143                         break;
6144
6145                 case OP_PSHRW:
6146                         amd64_sse_psrlw_reg_imm (code, ins->dreg, ins->inst_imm);
6147                         break;
6148                 case OP_PSHRW_REG:
6149                         amd64_sse_psrlw_reg_reg (code, ins->dreg, ins->sreg2);
6150                         break;
6151
6152                 case OP_PSARW:
6153                         amd64_sse_psraw_reg_imm (code, ins->dreg, ins->inst_imm);
6154                         break;
6155                 case OP_PSARW_REG:
6156                         amd64_sse_psraw_reg_reg (code, ins->dreg, ins->sreg2);
6157                         break;
6158
6159                 case OP_PSHLW:
6160                         amd64_sse_psllw_reg_imm (code, ins->dreg, ins->inst_imm);
6161                         break;
6162                 case OP_PSHLW_REG:
6163                         amd64_sse_psllw_reg_reg (code, ins->dreg, ins->sreg2);
6164                         break;
6165
6166                 case OP_PSHRD:
6167                         amd64_sse_psrld_reg_imm (code, ins->dreg, ins->inst_imm);
6168                         break;
6169                 case OP_PSHRD_REG:
6170                         amd64_sse_psrld_reg_reg (code, ins->dreg, ins->sreg2);
6171                         break;
6172
6173                 case OP_PSARD:
6174                         amd64_sse_psrad_reg_imm (code, ins->dreg, ins->inst_imm);
6175                         break;
6176                 case OP_PSARD_REG:
6177                         amd64_sse_psrad_reg_reg (code, ins->dreg, ins->sreg2);
6178                         break;
6179
6180                 case OP_PSHLD:
6181                         amd64_sse_pslld_reg_imm (code, ins->dreg, ins->inst_imm);
6182                         break;
6183                 case OP_PSHLD_REG:
6184                         amd64_sse_pslld_reg_reg (code, ins->dreg, ins->sreg2);
6185                         break;
6186
6187                 case OP_PSHRQ:
6188                         amd64_sse_psrlq_reg_imm (code, ins->dreg, ins->inst_imm);
6189                         break;
6190                 case OP_PSHRQ_REG:
6191                         amd64_sse_psrlq_reg_reg (code, ins->dreg, ins->sreg2);
6192                         break;
6193
6194                 /*TODO: This is appart of the sse spec but not added
6195                 case OP_PSARQ:
6196                         amd64_sse_psraq_reg_imm (code, ins->dreg, ins->inst_imm);
6197                         break;
6198                 case OP_PSARQ_REG:
6199                         amd64_sse_psraq_reg_reg (code, ins->dreg, ins->sreg2);
6200                         break;
6201                 */
6202
6203                 case OP_PSHLQ:
6204                         amd64_sse_psllq_reg_imm (code, ins->dreg, ins->inst_imm);
6205                         break;
6206                 case OP_PSHLQ_REG:
6207                         amd64_sse_psllq_reg_reg (code, ins->dreg, ins->sreg2);
6208                         break;
6209                 case OP_CVTDQ2PD:
6210                         amd64_sse_cvtdq2pd_reg_reg (code, ins->dreg, ins->sreg1);
6211                         break;
6212                 case OP_CVTDQ2PS:
6213                         amd64_sse_cvtdq2ps_reg_reg (code, ins->dreg, ins->sreg1);
6214                         break;
6215                 case OP_CVTPD2DQ:
6216                         amd64_sse_cvtpd2dq_reg_reg (code, ins->dreg, ins->sreg1);
6217                         break;
6218                 case OP_CVTPD2PS:
6219                         amd64_sse_cvtpd2ps_reg_reg (code, ins->dreg, ins->sreg1);
6220                         break;
6221                 case OP_CVTPS2DQ:
6222                         amd64_sse_cvtps2dq_reg_reg (code, ins->dreg, ins->sreg1);
6223                         break;
6224                 case OP_CVTPS2PD:
6225                         amd64_sse_cvtps2pd_reg_reg (code, ins->dreg, ins->sreg1);
6226                         break;
6227                 case OP_CVTTPD2DQ:
6228                         amd64_sse_cvttpd2dq_reg_reg (code, ins->dreg, ins->sreg1);
6229                         break;
6230                 case OP_CVTTPS2DQ:
6231                         amd64_sse_cvttps2dq_reg_reg (code, ins->dreg, ins->sreg1);
6232                         break;
6233
6234                 case OP_ICONV_TO_X:
6235                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6236                         break;
6237                 case OP_EXTRACT_I4:
6238                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6239                         break;
6240                 case OP_EXTRACT_I8:
6241                         if (ins->inst_c0) {
6242                                 amd64_movhlps_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
6243                                 amd64_movd_reg_xreg_size (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG, 8);
6244                         } else {
6245                                 amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
6246                         }
6247                         break;
6248                 case OP_EXTRACT_I1:
6249                 case OP_EXTRACT_U1:
6250                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6251                         if (ins->inst_c0)
6252                                 amd64_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_c0 * 8);
6253                         amd64_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I1, FALSE);
6254                         break;
6255                 case OP_EXTRACT_I2:
6256                 case OP_EXTRACT_U2:
6257                         /*amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6258                         if (ins->inst_c0)
6259                                 amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, 16, 4);*/
6260                         amd64_sse_pextrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6261                         amd64_widen_reg_size (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I2, TRUE, 4);
6262                         break;
6263                 case OP_EXTRACT_R8:
6264                         if (ins->inst_c0)
6265                                 amd64_movhlps_reg_reg (code, ins->dreg, ins->sreg1);
6266                         else
6267                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6268                         break;
6269                 case OP_INSERT_I2:
6270                         amd64_sse_pinsrw_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
6271                         break;
6272                 case OP_EXTRACTX_U2:
6273                         amd64_sse_pextrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6274                         break;
6275                 case OP_INSERTX_U1_SLOW:
6276                         /*sreg1 is the extracted ireg (scratch)
6277                         /sreg2 is the to be inserted ireg (scratch)
6278                         /dreg is the xreg to receive the value*/
6279
6280                         /*clear the bits from the extracted word*/
6281                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_c0 & 1 ? 0x00FF : 0xFF00);
6282                         /*shift the value to insert if needed*/
6283                         if (ins->inst_c0 & 1)
6284                                 amd64_shift_reg_imm_size (code, X86_SHL, ins->sreg2, 8, 4);
6285                         /*join them together*/
6286                         amd64_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
6287                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0 / 2);
6288                         break;
6289                 case OP_INSERTX_I4_SLOW:
6290                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg2, ins->inst_c0 * 2);
6291                         amd64_shift_reg_imm (code, X86_SHR, ins->sreg2, 16);
6292                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg2, ins->inst_c0 * 2 + 1);
6293                         break;
6294                 case OP_INSERTX_I8_SLOW:
6295                         amd64_movd_xreg_reg_size(code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg2, 8);
6296                         if (ins->inst_c0)
6297                                 amd64_movlhps_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
6298                         else
6299                                 amd64_sse_movsd_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
6300                         break;
6301
6302                 case OP_INSERTX_R4_SLOW:
6303                         switch (ins->inst_c0) {
6304                         case 0:
6305                                 if (cfg->r4fp)
6306                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6307                                 else
6308                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6309                                 break;
6310                         case 1:
6311                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(1, 0, 2, 3));
6312                                 if (cfg->r4fp)
6313                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6314                                 else
6315                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6316                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(1, 0, 2, 3));
6317                                 break;
6318                         case 2:
6319                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(2, 1, 0, 3));
6320                                 if (cfg->r4fp)
6321                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6322                                 else
6323                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6324                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(2, 1, 0, 3));
6325                                 break;
6326                         case 3:
6327                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(3, 1, 2, 0));
6328                                 if (cfg->r4fp)
6329                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6330                                 else
6331                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6332                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(3, 1, 2, 0));
6333                                 break;
6334                         }
6335                         break;
6336                 case OP_INSERTX_R8_SLOW:
6337                         if (ins->inst_c0)
6338                                 amd64_movlhps_reg_reg (code, ins->dreg, ins->sreg2);
6339                         else
6340                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg2);
6341                         break;
6342                 case OP_STOREX_MEMBASE_REG:
6343                 case OP_STOREX_MEMBASE:
6344                         amd64_sse_movups_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
6345                         break;
6346                 case OP_LOADX_MEMBASE:
6347                         amd64_sse_movups_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6348                         break;
6349                 case OP_LOADX_ALIGNED_MEMBASE:
6350                         amd64_sse_movaps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6351                         break;
6352                 case OP_STOREX_ALIGNED_MEMBASE_REG:
6353                         amd64_sse_movaps_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
6354                         break;
6355                 case OP_STOREX_NTA_MEMBASE_REG:
6356                         amd64_sse_movntps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6357                         break;
6358                 case OP_PREFETCH_MEMBASE:
6359                         amd64_sse_prefetch_reg_membase (code, ins->backend.arg_info, ins->sreg1, ins->inst_offset);
6360                         break;
6361
6362                 case OP_XMOVE:
6363                         /*FIXME the peephole pass should have killed this*/
6364                         if (ins->dreg != ins->sreg1)
6365                                 amd64_sse_movaps_reg_reg (code, ins->dreg, ins->sreg1);
6366                         break;
6367                 case OP_XZERO:
6368                         amd64_sse_pxor_reg_reg (code, ins->dreg, ins->dreg);
6369                         break;
6370                 case OP_XONES:
6371                         amd64_sse_pcmpeqb_reg_reg (code, ins->dreg, ins->dreg);
6372                         break;
6373                 case OP_ICONV_TO_R4_RAW:
6374                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6375                         if (!cfg->r4fp)
6376                           amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
6377                         break;
6378
6379                 case OP_FCONV_TO_R8_X:
6380                         amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6381                         break;
6382
6383                 case OP_XCONV_R8_TO_I4:
6384                         amd64_sse_cvttsd2si_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6385                         switch (ins->backend.source_opcode) {
6386                         case OP_FCONV_TO_I1:
6387                                 amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
6388                                 break;
6389                         case OP_FCONV_TO_U1:
6390                                 amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
6391                                 break;
6392                         case OP_FCONV_TO_I2:
6393                                 amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
6394                                 break;
6395                         case OP_FCONV_TO_U2:
6396                                 amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
6397                                 break;
6398                         }
6399                         break;
6400
6401                 case OP_EXPAND_I2:
6402                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, 0);
6403                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, 1);
6404                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6405                         break;
6406                 case OP_EXPAND_I4:
6407                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6408                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6409                         break;
6410                 case OP_EXPAND_I8:
6411                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
6412                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0x44);
6413                         break;
6414                 case OP_EXPAND_R4:
6415                         if (cfg->r4fp) {
6416                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6417                         } else {
6418                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6419                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->dreg);
6420                         }
6421                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6422                         break;
6423                 case OP_EXPAND_R8:
6424                         amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6425                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0x44);
6426                         break;
6427 #endif
6428                 case OP_LIVERANGE_START: {
6429                         if (cfg->verbose_level > 1)
6430                                 printf ("R%d START=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
6431                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_start = code - cfg->native_code;
6432                         break;
6433                 }
6434                 case OP_LIVERANGE_END: {
6435                         if (cfg->verbose_level > 1)
6436                                 printf ("R%d END=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
6437                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_end = code - cfg->native_code;
6438                         break;
6439                 }
6440                 case OP_GC_SAFE_POINT: {
6441                         guint8 *br [1];
6442
6443                         g_assert (mono_threads_is_coop_enabled ());
6444
6445                         amd64_test_membase_imm_size (code, ins->sreg1, 0, 1, 4);
6446                         br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
6447                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll", FALSE);
6448                         amd64_patch (br[0], code);
6449                         break;
6450                 }
6451
6452                 case OP_GC_LIVENESS_DEF:
6453                 case OP_GC_LIVENESS_USE:
6454                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
6455                         ins->backend.pc_offset = code - cfg->native_code;
6456                         break;
6457                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
6458                         ins->backend.pc_offset = code - cfg->native_code;
6459                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
6460                         break;
6461                 case OP_GET_LAST_ERROR:
6462                         emit_get_last_error(code, ins->dreg);
6463                         break;
6464                 default:
6465                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
6466                         g_assert_not_reached ();
6467                 }
6468
6469                 if ((code - cfg->native_code - offset) > max_len) {
6470                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %ld)",
6471                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
6472                         g_assert_not_reached ();
6473                 }
6474         }
6475
6476         cfg->code_len = code - cfg->native_code;
6477 }
6478
6479 #endif /* DISABLE_JIT */
6480
6481 void
6482 mono_arch_register_lowlevel_calls (void)
6483 {
6484         /* The signature doesn't matter */
6485         mono_register_jit_icall (mono_amd64_throw_exception, "mono_amd64_throw_exception", mono_create_icall_signature ("void"), TRUE);
6486
6487 #if defined(TARGET_WIN32) || defined(HOST_WIN32)
6488 #if _MSC_VER
6489         extern void __chkstk (void);
6490         mono_register_jit_icall_full (__chkstk, "mono_chkstk_win64", NULL, TRUE, FALSE, "__chkstk");
6491 #else
6492         extern void ___chkstk_ms (void);
6493         mono_register_jit_icall_full (___chkstk_ms, "mono_chkstk_win64", NULL, TRUE, FALSE, "___chkstk_ms");
6494 #endif
6495 #endif
6496 }
6497
6498 void
6499 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
6500 {
6501         unsigned char *ip = ji->ip.i + code;
6502
6503         /*
6504          * Debug code to help track down problems where the target of a near call is
6505          * is not valid.
6506          */
6507         if (amd64_is_near_call (ip)) {
6508                 gint64 disp = (guint8*)target - (guint8*)ip;
6509
6510                 if (!amd64_is_imm32 (disp)) {
6511                         printf ("TYPE: %d\n", ji->type);
6512                         switch (ji->type) {
6513                         case MONO_PATCH_INFO_INTERNAL_METHOD:
6514                                 printf ("V: %s\n", ji->data.name);
6515                                 break;
6516                         case MONO_PATCH_INFO_METHOD_JUMP:
6517                         case MONO_PATCH_INFO_METHOD:
6518                                 printf ("V: %s\n", ji->data.method->name);
6519                                 break;
6520                         default:
6521                                 break;
6522                         }
6523                 }
6524         }
6525
6526         amd64_patch (ip, (gpointer)target);
6527 }
6528
6529 #ifndef DISABLE_JIT
6530
6531 static int
6532 get_max_epilog_size (MonoCompile *cfg)
6533 {
6534         int max_epilog_size = 16;
6535
6536         if (cfg->method->save_lmf)
6537                 max_epilog_size += 256;
6538
6539         if (mono_jit_trace_calls != NULL)
6540                 max_epilog_size += 50;
6541
6542         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
6543                 max_epilog_size += 50;
6544
6545         max_epilog_size += (AMD64_NREG * 2);
6546
6547         return max_epilog_size;
6548 }
6549
6550 /*
6551  * This macro is used for testing whenever the unwinder works correctly at every point
6552  * where an async exception can happen.
6553  */
6554 /* This will generate a SIGSEGV at the given point in the code */
6555 #define async_exc_point(code) do { \
6556     if (mono_inject_async_exc_method && mono_method_desc_full_match (mono_inject_async_exc_method, cfg->method)) { \
6557          if (cfg->arch.async_point_count == mono_inject_async_exc_pos) \
6558              amd64_mov_reg_mem (code, AMD64_RAX, 0, 4); \
6559          cfg->arch.async_point_count ++; \
6560     } \
6561 } while (0)
6562
6563 #ifdef TARGET_WIN32
6564 static guint8 *
6565 emit_prolog_setup_sp_win64 (MonoCompile *cfg, guint8 *code, int alloc_size, int *cfa_offset_input)
6566 {
6567         int cfa_offset = *cfa_offset_input;
6568
6569         /* Allocate windows stack frame using stack probing method */
6570         if (alloc_size) {
6571
6572                 if (alloc_size >= 0x1000) {
6573                         amd64_mov_reg_imm (code, AMD64_RAX, alloc_size);
6574                         code = emit_call_body (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_chkstk_win64");
6575                 }
6576
6577                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, alloc_size);
6578                 if (cfg->arch.omit_fp) {
6579                         cfa_offset += alloc_size;
6580                         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6581                         async_exc_point (code);
6582                 }
6583
6584                 // NOTE, in a standard win64 prolog the alloc unwind info is always emitted, but since mono
6585                 // uses a frame pointer with negative offsets and a standard win64 prolog assumes positive offsets, we can't
6586                 // emit sp alloc unwind metadata since the native OS unwinder will incorrectly restore sp. Excluding the alloc
6587                 // metadata on the other hand won't give the OS the information so it can just restore the frame pointer to sp and
6588                 // that will retrieve the expected results.
6589                 if (cfg->arch.omit_fp)
6590                         mono_emit_unwind_op_sp_alloc (cfg, code, alloc_size);
6591         }
6592
6593         *cfa_offset_input = cfa_offset;
6594         return code;
6595 }
6596 #endif /* TARGET_WIN32 */
6597
6598 guint8 *
6599 mono_arch_emit_prolog (MonoCompile *cfg)
6600 {
6601         MonoMethod *method = cfg->method;
6602         MonoBasicBlock *bb;
6603         MonoMethodSignature *sig;
6604         MonoInst *ins;
6605         int alloc_size, pos, i, cfa_offset, quad, max_epilog_size, save_area_offset;
6606         guint8 *code;
6607         CallInfo *cinfo;
6608         MonoInst *lmf_var = cfg->lmf_var;
6609         gboolean args_clobbered = FALSE;
6610         gboolean trace = FALSE;
6611
6612         cfg->code_size = MAX (cfg->header->code_size * 4, 1024);
6613
6614         code = cfg->native_code = (unsigned char *)g_malloc (cfg->code_size);
6615
6616         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
6617                 trace = TRUE;
6618
6619         /* Amount of stack space allocated by register saving code */
6620         pos = 0;
6621
6622         /* Offset between RSP and the CFA */
6623         cfa_offset = 0;
6624
6625         /*
6626          * The prolog consists of the following parts:
6627          * FP present:
6628          * - push rbp
6629          * - mov rbp, rsp
6630          * - save callee saved regs using moves
6631          * - allocate frame
6632          * - save rgctx if needed
6633          * - save lmf if needed
6634          * FP not present:
6635          * - allocate frame
6636          * - save rgctx if needed
6637          * - save lmf if needed
6638          * - save callee saved regs using moves
6639          */
6640
6641         // CFA = sp + 8
6642         cfa_offset = 8;
6643         mono_emit_unwind_op_def_cfa (cfg, code, AMD64_RSP, 8);
6644         // IP saved at CFA - 8
6645         mono_emit_unwind_op_offset (cfg, code, AMD64_RIP, -cfa_offset);
6646         async_exc_point (code);
6647         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
6648
6649         if (!cfg->arch.omit_fp) {
6650                 amd64_push_reg (code, AMD64_RBP);
6651                 cfa_offset += 8;
6652                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6653                 mono_emit_unwind_op_offset (cfg, code, AMD64_RBP, - cfa_offset);
6654                 async_exc_point (code);
6655                 /* These are handled automatically by the stack marking code */
6656                 mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
6657
6658                 amd64_mov_reg_reg (code, AMD64_RBP, AMD64_RSP, sizeof(mgreg_t));
6659                 mono_emit_unwind_op_def_cfa_reg (cfg, code, AMD64_RBP);
6660                 mono_emit_unwind_op_fp_alloc (cfg, code, AMD64_RBP, 0);
6661                 async_exc_point (code);
6662         }
6663
6664         /* The param area is always at offset 0 from sp */
6665         /* This needs to be allocated here, since it has to come after the spill area */
6666         if (cfg->param_area) {
6667                 if (cfg->arch.omit_fp)
6668                         // FIXME:
6669                         g_assert_not_reached ();
6670                 cfg->stack_offset += ALIGN_TO (cfg->param_area, sizeof(mgreg_t));
6671         }
6672
6673         if (cfg->arch.omit_fp) {
6674                 /*
6675                  * On enter, the stack is misaligned by the pushing of the return
6676                  * address. It is either made aligned by the pushing of %rbp, or by
6677                  * this.
6678                  */
6679                 alloc_size = ALIGN_TO (cfg->stack_offset, 8);
6680                 if ((alloc_size % 16) == 0) {
6681                         alloc_size += 8;
6682                         /* Mark the padding slot as NOREF */
6683                         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset - sizeof (mgreg_t), SLOT_NOREF);
6684                 }
6685         } else {
6686                 alloc_size = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
6687                 if (cfg->stack_offset != alloc_size) {
6688                         /* Mark the padding slot as NOREF */
6689                         mini_gc_set_slot_type_from_fp (cfg, -alloc_size + cfg->param_area, SLOT_NOREF);
6690                 }
6691                 cfg->arch.sp_fp_offset = alloc_size;
6692                 alloc_size -= pos;
6693         }
6694
6695         cfg->arch.stack_alloc_size = alloc_size;
6696
6697         /* Allocate stack frame */
6698 #ifdef TARGET_WIN32
6699         code = emit_prolog_setup_sp_win64 (cfg, code, alloc_size, &cfa_offset);
6700 #else
6701         if (alloc_size) {
6702                 /* See mono_emit_stack_alloc */
6703 #if defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
6704                 guint32 remaining_size = alloc_size;
6705                 /*FIXME handle unbounded code expansion, we should use a loop in case of more than X interactions*/
6706                 guint32 required_code_size = ((remaining_size / 0x1000) + 1) * 11; /*11 is the max size of amd64_alu_reg_imm + amd64_test_membase_reg*/
6707                 guint32 offset = code - cfg->native_code;
6708                 if (G_UNLIKELY (required_code_size >= (cfg->code_size - offset))) {
6709                         while (required_code_size >= (cfg->code_size - offset))
6710                                 cfg->code_size *= 2;
6711                         cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
6712                         code = cfg->native_code + offset;
6713                         cfg->stat_code_reallocs++;
6714                 }
6715
6716                 while (remaining_size >= 0x1000) {
6717                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 0x1000);
6718                         if (cfg->arch.omit_fp) {
6719                                 cfa_offset += 0x1000;
6720                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6721                         }
6722                         async_exc_point (code);
6723
6724                         amd64_test_membase_reg (code, AMD64_RSP, 0, AMD64_RSP);
6725                         remaining_size -= 0x1000;
6726                 }
6727                 if (remaining_size) {
6728                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, remaining_size);
6729                         if (cfg->arch.omit_fp) {
6730                                 cfa_offset += remaining_size;
6731                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6732                                 async_exc_point (code);
6733                         }
6734                 }
6735 #else
6736                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, alloc_size);
6737                 if (cfg->arch.omit_fp) {
6738                         cfa_offset += alloc_size;
6739                         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6740                         async_exc_point (code);
6741                 }
6742 #endif
6743         }
6744 #endif
6745
6746         /* Stack alignment check */
6747 #if 0
6748         {
6749                 guint8 *buf;
6750
6751                 amd64_mov_reg_reg (code, AMD64_RAX, AMD64_RSP, 8);
6752                 amd64_alu_reg_imm (code, X86_AND, AMD64_RAX, 0xf);
6753                 amd64_alu_reg_imm (code, X86_CMP, AMD64_RAX, 0);
6754                 buf = code;
6755                 x86_branch8 (code, X86_CC_EQ, 1, FALSE);
6756                 amd64_breakpoint (code);
6757                 amd64_patch (buf, code);
6758         }
6759 #endif
6760
6761         if (mini_get_debug_options ()->init_stacks) {
6762                 /* Fill the stack frame with a dummy value to force deterministic behavior */
6763
6764                 /* Save registers to the red zone */
6765                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDI, 8);
6766                 amd64_mov_membase_reg (code, AMD64_RSP, -16, AMD64_RCX, 8);
6767
6768                 amd64_mov_reg_imm (code, AMD64_RAX, 0x2a2a2a2a2a2a2a2a);
6769                 amd64_mov_reg_imm (code, AMD64_RCX, alloc_size / 8);
6770                 amd64_mov_reg_reg (code, AMD64_RDI, AMD64_RSP, 8);
6771
6772                 amd64_cld (code);
6773                 amd64_prefix (code, X86_REP_PREFIX);
6774                 amd64_stosl (code);
6775
6776                 amd64_mov_reg_membase (code, AMD64_RDI, AMD64_RSP, -8, 8);
6777                 amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RSP, -16, 8);
6778         }
6779
6780         /* Save LMF */
6781         if (method->save_lmf)
6782                 code = emit_setup_lmf (cfg, code, lmf_var->inst_offset, cfa_offset);
6783
6784         /* Save callee saved registers */
6785         if (cfg->arch.omit_fp) {
6786                 save_area_offset = cfg->arch.reg_save_area_offset;
6787                 /* Save caller saved registers after sp is adjusted */
6788                 /* The registers are saved at the bottom of the frame */
6789                 /* FIXME: Optimize this so the regs are saved at the end of the frame in increasing order */
6790         } else {
6791                 /* The registers are saved just below the saved rbp */
6792                 save_area_offset = cfg->arch.reg_save_area_offset;
6793         }
6794
6795         for (i = 0; i < AMD64_NREG; ++i) {
6796                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
6797                         amd64_mov_membase_reg (code, cfg->frame_reg, save_area_offset, i, 8);
6798
6799                         if (cfg->arch.omit_fp) {
6800                                 mono_emit_unwind_op_offset (cfg, code, i, - (cfa_offset - save_area_offset));
6801                                 /* These are handled automatically by the stack marking code */
6802                                 mini_gc_set_slot_type_from_cfa (cfg, - (cfa_offset - save_area_offset), SLOT_NOREF);
6803                         } else {
6804                                 mono_emit_unwind_op_offset (cfg, code, i, - (-save_area_offset + (2 * 8)));
6805                                 // FIXME: GC
6806                         }
6807
6808                         save_area_offset += 8;
6809                         async_exc_point (code);
6810                 }
6811         }
6812
6813         /* store runtime generic context */
6814         if (cfg->rgctx_var) {
6815                 g_assert (cfg->rgctx_var->opcode == OP_REGOFFSET &&
6816                                 (cfg->rgctx_var->inst_basereg == AMD64_RBP || cfg->rgctx_var->inst_basereg == AMD64_RSP));
6817
6818                 amd64_mov_membase_reg (code, cfg->rgctx_var->inst_basereg, cfg->rgctx_var->inst_offset, MONO_ARCH_RGCTX_REG, sizeof(gpointer));
6819
6820                 mono_add_var_location (cfg, cfg->rgctx_var, TRUE, MONO_ARCH_RGCTX_REG, 0, 0, code - cfg->native_code);
6821                 mono_add_var_location (cfg, cfg->rgctx_var, FALSE, cfg->rgctx_var->inst_basereg, cfg->rgctx_var->inst_offset, code - cfg->native_code, 0);
6822         }
6823
6824         /* compute max_length in order to use short forward jumps */
6825         max_epilog_size = get_max_epilog_size (cfg);
6826         if (cfg->opt & MONO_OPT_BRANCH) {
6827                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
6828                         MonoInst *ins;
6829                         int max_length = 0;
6830
6831                         if (cfg->prof_options & MONO_PROFILE_COVERAGE)
6832                                 max_length += 6;
6833                         /* max alignment for loops */
6834                         if ((cfg->opt & MONO_OPT_LOOP) && bb_is_loop_start (bb))
6835                                 max_length += LOOP_ALIGNMENT;
6836
6837                         MONO_BB_FOR_EACH_INS (bb, ins) {
6838                                 max_length += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
6839                         }
6840
6841                         /* Take prolog and epilog instrumentation into account */
6842                         if (bb == cfg->bb_entry || bb == cfg->bb_exit)
6843                                 max_length += max_epilog_size;
6844
6845                         bb->max_length = max_length;
6846                 }
6847         }
6848
6849         sig = mono_method_signature (method);
6850         pos = 0;
6851
6852         cinfo = (CallInfo *)cfg->arch.cinfo;
6853
6854         if (sig->ret->type != MONO_TYPE_VOID) {
6855                 /* Save volatile arguments to the stack */
6856                 if (cfg->vret_addr && (cfg->vret_addr->opcode != OP_REGVAR))
6857                         amd64_mov_membase_reg (code, cfg->vret_addr->inst_basereg, cfg->vret_addr->inst_offset, cinfo->ret.reg, 8);
6858         }
6859
6860         /* Keep this in sync with emit_load_volatile_arguments */
6861         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
6862                 ArgInfo *ainfo = cinfo->args + i;
6863
6864                 ins = cfg->args [i];
6865
6866                 if ((ins->flags & MONO_INST_IS_DEAD) && !trace)
6867                         /* Unused arguments */
6868                         continue;
6869
6870                 /* Save volatile arguments to the stack */
6871                 if (ins->opcode != OP_REGVAR) {
6872                         switch (ainfo->storage) {
6873                         case ArgInIReg: {
6874                                 guint32 size = 8;
6875
6876                                 /* FIXME: I1 etc */
6877                                 /*
6878                                 if (stack_offset & 0x1)
6879                                         size = 1;
6880                                 else if (stack_offset & 0x2)
6881                                         size = 2;
6882                                 else if (stack_offset & 0x4)
6883                                         size = 4;
6884                                 else
6885                                         size = 8;
6886                                 */
6887                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg, size);
6888
6889                                 /*
6890                                  * Save the original location of 'this',
6891                                  * get_generic_info_from_stack_frame () needs this to properly look up
6892                                  * the argument value during the handling of async exceptions.
6893                                  */
6894                                 if (ins == cfg->args [0]) {
6895                                         mono_add_var_location (cfg, ins, TRUE, ainfo->reg, 0, 0, code - cfg->native_code);
6896                                         mono_add_var_location (cfg, ins, FALSE, ins->inst_basereg, ins->inst_offset, code - cfg->native_code, 0);
6897                                 }
6898                                 break;
6899                         }
6900                         case ArgInFloatSSEReg:
6901                                 amd64_movss_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg);
6902                                 break;
6903                         case ArgInDoubleSSEReg:
6904                                 amd64_movsd_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg);
6905                                 break;
6906                         case ArgValuetypeInReg:
6907                                 for (quad = 0; quad < 2; quad ++) {
6908                                         switch (ainfo->pair_storage [quad]) {
6909                                         case ArgInIReg:
6910                                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad], sizeof(mgreg_t));
6911                                                 break;
6912                                         case ArgInFloatSSEReg:
6913                                                 amd64_movss_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad]);
6914                                                 break;
6915                                         case ArgInDoubleSSEReg:
6916                                                 amd64_movsd_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad]);
6917                                                 break;
6918                                         case ArgNone:
6919                                                 break;
6920                                         default:
6921                                                 g_assert_not_reached ();
6922                                         }
6923                                 }
6924                                 break;
6925                         case ArgValuetypeAddrInIReg:
6926                                 if (ainfo->pair_storage [0] == ArgInIReg)
6927                                         amd64_mov_membase_reg (code, ins->inst_left->inst_basereg, ins->inst_left->inst_offset, ainfo->pair_regs [0],  sizeof (gpointer));
6928                                 break;
6929                         case ArgValuetypeAddrOnStack:
6930                                 break;
6931                         case ArgGSharedVtInReg:
6932                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg, 8);
6933                                 break;
6934                         default:
6935                                 break;
6936                         }
6937                 } else {
6938                         /* Argument allocated to (non-volatile) register */
6939                         switch (ainfo->storage) {
6940                         case ArgInIReg:
6941                                 amd64_mov_reg_reg (code, ins->dreg, ainfo->reg, 8);
6942                                 break;
6943                         case ArgOnStack:
6944                                 amd64_mov_reg_membase (code, ins->dreg, AMD64_RBP, ARGS_OFFSET + ainfo->offset, 8);
6945                                 break;
6946                         default:
6947                                 g_assert_not_reached ();
6948                         }
6949
6950                         if (ins == cfg->args [0]) {
6951                                 mono_add_var_location (cfg, ins, TRUE, ainfo->reg, 0, 0, code - cfg->native_code);
6952                                 mono_add_var_location (cfg, ins, TRUE, ins->dreg, 0, code - cfg->native_code, 0);
6953                         }
6954                 }
6955         }
6956
6957         if (cfg->method->save_lmf)
6958                 args_clobbered = TRUE;
6959
6960         if (trace) {
6961                 args_clobbered = TRUE;
6962                 code = (guint8 *)mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
6963         }
6964
6965         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
6966                 args_clobbered = TRUE;
6967
6968         /*
6969          * Optimize the common case of the first bblock making a call with the same
6970          * arguments as the method. This works because the arguments are still in their
6971          * original argument registers.
6972          * FIXME: Generalize this
6973          */
6974         if (!args_clobbered) {
6975                 MonoBasicBlock *first_bb = cfg->bb_entry;
6976                 MonoInst *next;
6977                 int filter = FILTER_IL_SEQ_POINT;
6978
6979                 next = mono_bb_first_inst (first_bb, filter);
6980                 if (!next && first_bb->next_bb) {
6981                         first_bb = first_bb->next_bb;
6982                         next = mono_bb_first_inst (first_bb, filter);
6983                 }
6984
6985                 if (first_bb->in_count > 1)
6986                         next = NULL;
6987
6988                 for (i = 0; next && i < sig->param_count + sig->hasthis; ++i) {
6989                         ArgInfo *ainfo = cinfo->args + i;
6990                         gboolean match = FALSE;
6991
6992                         ins = cfg->args [i];
6993                         if (ins->opcode != OP_REGVAR) {
6994                                 switch (ainfo->storage) {
6995                                 case ArgInIReg: {
6996                                         if (((next->opcode == OP_LOAD_MEMBASE) || (next->opcode == OP_LOADI4_MEMBASE)) && next->inst_basereg == ins->inst_basereg && next->inst_offset == ins->inst_offset) {
6997                                                 if (next->dreg == ainfo->reg) {
6998                                                         NULLIFY_INS (next);
6999                                                         match = TRUE;
7000                                                 } else {
7001                                                         next->opcode = OP_MOVE;
7002                                                         next->sreg1 = ainfo->reg;
7003                                                         /* Only continue if the instruction doesn't change argument regs */
7004                                                         if (next->dreg == ainfo->reg || next->dreg == AMD64_RAX)
7005                                                                 match = TRUE;
7006                                                 }
7007                                         }
7008                                         break;
7009                                 }
7010                                 default:
7011                                         break;
7012                                 }
7013                         } else {
7014                                 /* Argument allocated to (non-volatile) register */
7015                                 switch (ainfo->storage) {
7016                                 case ArgInIReg:
7017                                         if (next->opcode == OP_MOVE && next->sreg1 == ins->dreg && next->dreg == ainfo->reg) {
7018                                                 NULLIFY_INS (next);
7019                                                 match = TRUE;
7020                                         }
7021                                         break;
7022                                 default:
7023                                         break;
7024                                 }
7025                         }
7026
7027                         if (match) {
7028                                 next = mono_inst_next (next, filter);
7029                                 //next = mono_inst_list_next (&next->node, &first_bb->ins_list);
7030                                 if (!next)
7031                                         break;
7032                         }
7033                 }
7034         }
7035
7036         if (cfg->gen_sdb_seq_points) {
7037                 MonoInst *info_var = (MonoInst *)cfg->arch.seq_point_info_var;
7038
7039                 /* Initialize seq_point_info_var */
7040                 if (cfg->compile_aot) {
7041                         /* Initialize the variable from a GOT slot */
7042                         /* Same as OP_AOTCONST */
7043                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
7044                         amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, sizeof(gpointer));
7045                         g_assert (info_var->opcode == OP_REGOFFSET);
7046                         amd64_mov_membase_reg (code, info_var->inst_basereg, info_var->inst_offset, AMD64_R11, 8);
7047                 }
7048
7049                 if (cfg->compile_aot) {
7050                         /* Initialize ss_tramp_var */
7051                         ins = (MonoInst *)cfg->arch.ss_tramp_var;
7052                         g_assert (ins->opcode == OP_REGOFFSET);
7053
7054                         amd64_mov_reg_membase (code, AMD64_R11, info_var->inst_basereg, info_var->inst_offset, 8);
7055                         amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr), 8);
7056                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7057                 } else {
7058                         /* Initialize ss_tramp_var */
7059                         ins = (MonoInst *)cfg->arch.ss_tramp_var;
7060                         g_assert (ins->opcode == OP_REGOFFSET);
7061
7062                         amd64_mov_reg_imm (code, AMD64_R11, (guint64)&ss_trampoline);
7063                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7064
7065                         /* Initialize bp_tramp_var */
7066                         ins = (MonoInst *)cfg->arch.bp_tramp_var;
7067                         g_assert (ins->opcode == OP_REGOFFSET);
7068
7069                         amd64_mov_reg_imm (code, AMD64_R11, (guint64)&bp_trampoline);
7070                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7071                 }
7072         }
7073
7074         cfg->code_len = code - cfg->native_code;
7075
7076         g_assert (cfg->code_len < cfg->code_size);
7077
7078         return code;
7079 }
7080
7081 void
7082 mono_arch_emit_epilog (MonoCompile *cfg)
7083 {
7084         MonoMethod *method = cfg->method;
7085         int quad, i;
7086         guint8 *code;
7087         int max_epilog_size;
7088         CallInfo *cinfo;
7089         gint32 lmf_offset = cfg->lmf_var ? ((MonoInst*)cfg->lmf_var)->inst_offset : -1;
7090         gint32 save_area_offset = cfg->arch.reg_save_area_offset;
7091
7092         max_epilog_size = get_max_epilog_size (cfg);
7093
7094         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
7095                 cfg->code_size *= 2;
7096                 cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
7097                 cfg->stat_code_reallocs++;
7098         }
7099         code = cfg->native_code + cfg->code_len;
7100
7101         cfg->has_unwind_info_for_epilog = TRUE;
7102
7103         /* Mark the start of the epilog */
7104         mono_emit_unwind_op_mark_loc (cfg, code, 0);
7105
7106         /* Save the uwind state which is needed by the out-of-line code */
7107         mono_emit_unwind_op_remember_state (cfg, code);
7108
7109         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
7110                 code = (guint8 *)mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
7111
7112         /* the code restoring the registers must be kept in sync with OP_TAILCALL */
7113
7114         if (method->save_lmf) {
7115                 /* check if we need to restore protection of the stack after a stack overflow */
7116                 if (!cfg->compile_aot && mono_arch_have_fast_tls () && mono_tls_get_tls_offset (TLS_KEY_JIT_TLS) != -1) {
7117                         guint8 *patch;
7118                         code = mono_amd64_emit_tls_get (code, AMD64_RCX, mono_tls_get_tls_offset (TLS_KEY_JIT_TLS));
7119                         /* we load the value in a separate instruction: this mechanism may be
7120                          * used later as a safer way to do thread interruption
7121                          */
7122                         amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RCX, MONO_STRUCT_OFFSET (MonoJitTlsData, restore_stack_prot), 8);
7123                         x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
7124                         patch = code;
7125                         x86_branch8 (code, X86_CC_Z, 0, FALSE);
7126                         /* note that the call trampoline will preserve eax/edx */
7127                         x86_call_reg (code, X86_ECX);
7128                         x86_patch (patch, code);
7129                 } else {
7130                         /* FIXME: maybe save the jit tls in the prolog */
7131                 }
7132                 if (cfg->used_int_regs & (1 << AMD64_RBP)) {
7133                         amd64_mov_reg_membase (code, AMD64_RBP, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), 8);
7134                 }
7135         }
7136
7137         /* Restore callee saved regs */
7138         for (i = 0; i < AMD64_NREG; ++i) {
7139                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
7140                         /* Restore only used_int_regs, not arch.saved_iregs */
7141 #if defined(MONO_SUPPORT_TASKLETS)
7142                         int restore_reg=1;
7143 #else
7144                         int restore_reg=(cfg->used_int_regs & (1 << i));
7145 #endif
7146                         if (restore_reg) {
7147                                 amd64_mov_reg_membase (code, i, cfg->frame_reg, save_area_offset, 8);
7148                                 mono_emit_unwind_op_same_value (cfg, code, i);
7149                                 async_exc_point (code);
7150                         }
7151                         save_area_offset += 8;
7152                 }
7153         }
7154
7155         /* Load returned vtypes into registers if needed */
7156         cinfo = (CallInfo *)cfg->arch.cinfo;
7157         if (cinfo->ret.storage == ArgValuetypeInReg) {
7158                 ArgInfo *ainfo = &cinfo->ret;
7159                 MonoInst *inst = cfg->ret;
7160
7161                 for (quad = 0; quad < 2; quad ++) {
7162                         switch (ainfo->pair_storage [quad]) {
7163                         case ArgInIReg:
7164                                 amd64_mov_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_size [quad]);
7165                                 break;
7166                         case ArgInFloatSSEReg:
7167                                 amd64_movss_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)));
7168                                 break;
7169                         case ArgInDoubleSSEReg:
7170                                 amd64_movsd_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)));
7171                                 break;
7172                         case ArgNone:
7173                                 break;
7174                         default:
7175                                 g_assert_not_reached ();
7176                         }
7177                 }
7178         }
7179
7180         if (cfg->arch.omit_fp) {
7181                 if (cfg->arch.stack_alloc_size) {
7182                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, cfg->arch.stack_alloc_size);
7183                 }
7184         } else {
7185 #ifdef TARGET_WIN32
7186                 amd64_lea_membase (code, AMD64_RSP, AMD64_RBP, 0);
7187                 amd64_pop_reg (code, AMD64_RBP);
7188                 mono_emit_unwind_op_same_value (cfg, code, AMD64_RBP);
7189 #else
7190                 amd64_leave (code);
7191                 mono_emit_unwind_op_same_value (cfg, code, AMD64_RBP);
7192 #endif
7193         }
7194         mono_emit_unwind_op_def_cfa (cfg, code, AMD64_RSP, 8);
7195         async_exc_point (code);
7196         amd64_ret (code);
7197
7198         /* Restore the unwind state to be the same as before the epilog */
7199         mono_emit_unwind_op_restore_state (cfg, code);
7200
7201         cfg->code_len = code - cfg->native_code;
7202
7203         g_assert (cfg->code_len < cfg->code_size);
7204 }
7205
7206 void
7207 mono_arch_emit_exceptions (MonoCompile *cfg)
7208 {
7209         MonoJumpInfo *patch_info;
7210         int nthrows, i;
7211         guint8 *code;
7212         MonoClass *exc_classes [16];
7213         guint8 *exc_throw_start [16], *exc_throw_end [16];
7214         guint32 code_size = 0;
7215
7216         /* Compute needed space */
7217         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7218                 if (patch_info->type == MONO_PATCH_INFO_EXC)
7219                         code_size += 40;
7220                 if (patch_info->type == MONO_PATCH_INFO_R8)
7221                         code_size += 8 + 15; /* sizeof (double) + alignment */
7222                 if (patch_info->type == MONO_PATCH_INFO_R4)
7223                         code_size += 4 + 15; /* sizeof (float) + alignment */
7224                 if (patch_info->type == MONO_PATCH_INFO_GC_CARD_TABLE_ADDR)
7225                         code_size += 8 + 7; /*sizeof (void*) + alignment */
7226         }
7227
7228         while (cfg->code_len + code_size > (cfg->code_size - 16)) {
7229                 cfg->code_size *= 2;
7230                 cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
7231                 cfg->stat_code_reallocs++;
7232         }
7233
7234         code = cfg->native_code + cfg->code_len;
7235
7236         /* add code to raise exceptions */
7237         nthrows = 0;
7238         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7239                 switch (patch_info->type) {
7240                 case MONO_PATCH_INFO_EXC: {
7241                         MonoClass *exc_class;
7242                         guint8 *buf, *buf2;
7243                         guint32 throw_ip;
7244
7245                         amd64_patch (patch_info->ip.i + cfg->native_code, code);
7246
7247                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
7248                         throw_ip = patch_info->ip.i;
7249
7250                         //x86_breakpoint (code);
7251                         /* Find a throw sequence for the same exception class */
7252                         for (i = 0; i < nthrows; ++i)
7253                                 if (exc_classes [i] == exc_class)
7254                                         break;
7255                         if (i < nthrows) {
7256                                 amd64_mov_reg_imm (code, AMD64_ARG_REG2, (exc_throw_end [i] - cfg->native_code) - throw_ip);
7257                                 x86_jump_code (code, exc_throw_start [i]);
7258                                 patch_info->type = MONO_PATCH_INFO_NONE;
7259                         }
7260                         else {
7261                                 buf = code;
7262                                 amd64_mov_reg_imm_size (code, AMD64_ARG_REG2, 0xf0f0f0f0, 4);
7263                                 buf2 = code;
7264
7265                                 if (nthrows < 16) {
7266                                         exc_classes [nthrows] = exc_class;
7267                                         exc_throw_start [nthrows] = code;
7268                                 }
7269                                 amd64_mov_reg_imm (code, AMD64_ARG_REG1, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
7270
7271                                 patch_info->type = MONO_PATCH_INFO_NONE;
7272
7273                                 code = emit_call_body (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_arch_throw_corlib_exception");
7274
7275                                 amd64_mov_reg_imm (buf, AMD64_ARG_REG2, (code - cfg->native_code) - throw_ip);
7276                                 while (buf < buf2)
7277                                         x86_nop (buf);
7278
7279                                 if (nthrows < 16) {
7280                                         exc_throw_end [nthrows] = code;
7281                                         nthrows ++;
7282                                 }
7283                         }
7284                         break;
7285                 }
7286                 default:
7287                         /* do nothing */
7288                         break;
7289                 }
7290                 g_assert(code < cfg->native_code + cfg->code_size);
7291         }
7292
7293         /* Handle relocations with RIP relative addressing */
7294         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7295                 gboolean remove = FALSE;
7296                 guint8 *orig_code = code;
7297
7298                 switch (patch_info->type) {
7299                 case MONO_PATCH_INFO_R8:
7300                 case MONO_PATCH_INFO_R4: {
7301                         guint8 *pos, *patch_pos;
7302                         guint32 target_pos;
7303
7304                         /* The SSE opcodes require a 16 byte alignment */
7305                         code = (guint8*)ALIGN_TO (code, 16);
7306
7307                         pos = cfg->native_code + patch_info->ip.i;
7308                         if (IS_REX (pos [1])) {
7309                                 patch_pos = pos + 5;
7310                                 target_pos = code - pos - 9;
7311                         }
7312                         else {
7313                                 patch_pos = pos + 4;
7314                                 target_pos = code - pos - 8;
7315                         }
7316
7317                         if (patch_info->type == MONO_PATCH_INFO_R8) {
7318                                 *(double*)code = *(double*)patch_info->data.target;
7319                                 code += sizeof (double);
7320                         } else {
7321                                 *(float*)code = *(float*)patch_info->data.target;
7322                                 code += sizeof (float);
7323                         }
7324
7325                         *(guint32*)(patch_pos) = target_pos;
7326
7327                         remove = TRUE;
7328                         break;
7329                 }
7330                 case MONO_PATCH_INFO_GC_CARD_TABLE_ADDR: {
7331                         guint8 *pos;
7332
7333                         if (cfg->compile_aot)
7334                                 continue;
7335
7336                         /*loading is faster against aligned addresses.*/
7337                         code = (guint8*)ALIGN_TO (code, 8);
7338                         memset (orig_code, 0, code - orig_code);
7339
7340                         pos = cfg->native_code + patch_info->ip.i;
7341
7342                         /*alu_op [rex] modr/m imm32 - 7 or 8 bytes */
7343                         if (IS_REX (pos [1]))
7344                                 *(guint32*)(pos + 4) = (guint8*)code - pos - 8;
7345                         else
7346                                 *(guint32*)(pos + 3) = (guint8*)code - pos - 7;
7347
7348                         *(gpointer*)code = (gpointer)patch_info->data.target;
7349                         code += sizeof (gpointer);
7350
7351                         remove = TRUE;
7352                         break;
7353                 }
7354                 default:
7355                         break;
7356                 }
7357
7358                 if (remove) {
7359                         if (patch_info == cfg->patch_info)
7360                                 cfg->patch_info = patch_info->next;
7361                         else {
7362                                 MonoJumpInfo *tmp;
7363
7364                                 for (tmp = cfg->patch_info; tmp->next != patch_info; tmp = tmp->next)
7365                                         ;
7366                                 tmp->next = patch_info->next;
7367                         }
7368                 }
7369                 g_assert (code < cfg->native_code + cfg->code_size);
7370         }
7371
7372         cfg->code_len = code - cfg->native_code;
7373
7374         g_assert (cfg->code_len < cfg->code_size);
7375
7376 }
7377
7378 #endif /* DISABLE_JIT */
7379
7380 void*
7381 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
7382 {
7383         guchar *code = (guchar *)p;
7384         MonoMethodSignature *sig;
7385         MonoInst *inst;
7386         int i, n, stack_area = 0;
7387
7388         /* Keep this in sync with mono_arch_get_argument_info */
7389
7390         if (enable_arguments) {
7391                 /* Allocate a new area on the stack and save arguments there */
7392                 sig = mono_method_signature (cfg->method);
7393
7394                 n = sig->param_count + sig->hasthis;
7395
7396                 stack_area = ALIGN_TO (n * 8, 16);
7397
7398                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, stack_area);
7399
7400                 for (i = 0; i < n; ++i) {
7401                         inst = cfg->args [i];
7402
7403                         if (inst->opcode == OP_REGVAR)
7404                                 amd64_mov_membase_reg (code, AMD64_RSP, (i * 8), inst->dreg, 8);
7405                         else {
7406                                 amd64_mov_reg_membase (code, AMD64_R11, inst->inst_basereg, inst->inst_offset, 8);
7407                                 amd64_mov_membase_reg (code, AMD64_RSP, (i * 8), AMD64_R11, 8);
7408                         }
7409                 }
7410         }
7411
7412         mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, cfg->method);
7413         amd64_set_reg_template (code, AMD64_ARG_REG1);
7414         amd64_mov_reg_reg (code, AMD64_ARG_REG2, AMD64_RSP, 8);
7415         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)func, TRUE);
7416
7417         if (enable_arguments)
7418                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, stack_area);
7419
7420         return code;
7421 }
7422
7423 enum {
7424         SAVE_NONE,
7425         SAVE_STRUCT,
7426         SAVE_EAX,
7427         SAVE_EAX_EDX,
7428         SAVE_XMM
7429 };
7430
7431 void*
7432 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
7433 {
7434         guchar *code = (guchar *)p;
7435         int save_mode = SAVE_NONE;
7436         MonoMethod *method = cfg->method;
7437         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
7438         int i;
7439
7440         switch (ret_type->type) {
7441         case MONO_TYPE_VOID:
7442                 /* special case string .ctor icall */
7443                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class)
7444                         save_mode = SAVE_EAX;
7445                 else
7446                         save_mode = SAVE_NONE;
7447                 break;
7448         case MONO_TYPE_I8:
7449         case MONO_TYPE_U8:
7450                 save_mode = SAVE_EAX;
7451                 break;
7452         case MONO_TYPE_R4:
7453         case MONO_TYPE_R8:
7454                 save_mode = SAVE_XMM;
7455                 break;
7456         case MONO_TYPE_GENERICINST:
7457                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
7458                         save_mode = SAVE_EAX;
7459                         break;
7460                 }
7461                 /* Fall through */
7462         case MONO_TYPE_VALUETYPE:
7463                 save_mode = SAVE_STRUCT;
7464                 break;
7465         default:
7466                 save_mode = SAVE_EAX;
7467                 break;
7468         }
7469
7470         /* Save the result and copy it into the proper argument register */
7471         switch (save_mode) {
7472         case SAVE_EAX:
7473                 amd64_push_reg (code, AMD64_RAX);
7474                 /* Align stack */
7475                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7476                 if (enable_arguments)
7477                         amd64_mov_reg_reg (code, AMD64_ARG_REG2, AMD64_RAX, 8);
7478                 break;
7479         case SAVE_STRUCT:
7480                 /* FIXME: */
7481                 if (enable_arguments)
7482                         amd64_mov_reg_imm (code, AMD64_ARG_REG2, 0);
7483                 break;
7484         case SAVE_XMM:
7485                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7486                 amd64_movsd_membase_reg (code, AMD64_RSP, 0, AMD64_XMM0);
7487                 /* Align stack */
7488                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7489                 /*
7490                  * The result is already in the proper argument register so no copying
7491                  * needed.
7492                  */
7493                 break;
7494         case SAVE_NONE:
7495                 break;
7496         default:
7497                 g_assert_not_reached ();
7498         }
7499
7500         /* Set %al since this is a varargs call */
7501         if (save_mode == SAVE_XMM)
7502                 amd64_mov_reg_imm (code, AMD64_RAX, 1);
7503         else
7504                 amd64_mov_reg_imm (code, AMD64_RAX, 0);
7505
7506         if (preserve_argument_registers) {
7507                 for (i = 0; i < PARAM_REGS; ++i)
7508                         amd64_push_reg (code, param_regs [i]);
7509         }
7510
7511         mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, method);
7512         amd64_set_reg_template (code, AMD64_ARG_REG1);
7513         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)func, TRUE);
7514
7515         if (preserve_argument_registers) {
7516                 for (i = PARAM_REGS - 1; i >= 0; --i)
7517                         amd64_pop_reg (code, param_regs [i]);
7518         }
7519
7520         /* Restore result */
7521         switch (save_mode) {
7522         case SAVE_EAX:
7523                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7524                 amd64_pop_reg (code, AMD64_RAX);
7525                 break;
7526         case SAVE_STRUCT:
7527                 /* FIXME: */
7528                 break;
7529         case SAVE_XMM:
7530                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7531                 amd64_movsd_reg_membase (code, AMD64_XMM0, AMD64_RSP, 0);
7532                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7533                 break;
7534         case SAVE_NONE:
7535                 break;
7536         default:
7537                 g_assert_not_reached ();
7538         }
7539
7540         return code;
7541 }
7542
7543 void
7544 mono_arch_flush_icache (guint8 *code, gint size)
7545 {
7546         /* Not needed */
7547 }
7548
7549 void
7550 mono_arch_flush_register_windows (void)
7551 {
7552 }
7553
7554 gboolean
7555 mono_arch_is_inst_imm (gint64 imm)
7556 {
7557         return amd64_use_imm32 (imm);
7558 }
7559
7560 /*
7561  * Determine whenever the trap whose info is in SIGINFO is caused by
7562  * integer overflow.
7563  */
7564 gboolean
7565 mono_arch_is_int_overflow (void *sigctx, void *info)
7566 {
7567         MonoContext ctx;
7568         guint8* rip;
7569         int reg;
7570         gint64 value;
7571
7572         mono_sigctx_to_monoctx (sigctx, &ctx);
7573
7574         rip = (guint8*)ctx.gregs [AMD64_RIP];
7575
7576         if (IS_REX (rip [0])) {
7577                 reg = amd64_rex_b (rip [0]);
7578                 rip ++;
7579         }
7580         else
7581                 reg = 0;
7582
7583         if ((rip [0] == 0xf7) && (x86_modrm_mod (rip [1]) == 0x3) && (x86_modrm_reg (rip [1]) == 0x7)) {
7584                 /* idiv REG */
7585                 reg += x86_modrm_rm (rip [1]);
7586
7587                 value = ctx.gregs [reg];
7588
7589                 if (value == -1)
7590                         return TRUE;
7591         }
7592
7593         return FALSE;
7594 }
7595
7596 guint32
7597 mono_arch_get_patch_offset (guint8 *code)
7598 {
7599         return 3;
7600 }
7601
7602 /**
7603  * mono_breakpoint_clean_code:
7604  *
7605  * Copy @size bytes from @code - @offset to the buffer @buf. If the debugger inserted software
7606  * breakpoints in the original code, they are removed in the copy.
7607  *
7608  * Returns TRUE if no sw breakpoint was present.
7609  */
7610 gboolean
7611 mono_breakpoint_clean_code (guint8 *method_start, guint8 *code, int offset, guint8 *buf, int size)
7612 {
7613         /*
7614          * If method_start is non-NULL we need to perform bound checks, since we access memory
7615          * at code - offset we could go before the start of the method and end up in a different
7616          * page of memory that is not mapped or read incorrect data anyway. We zero-fill the bytes
7617          * instead.
7618          */
7619         if (!method_start || code - offset >= method_start) {
7620                 memcpy (buf, code - offset, size);
7621         } else {
7622                 int diff = code - method_start;
7623                 memset (buf, 0, size);
7624                 memcpy (buf + offset - diff, method_start, diff + size - offset);
7625         }
7626         return TRUE;
7627 }
7628
7629 int
7630 mono_arch_get_this_arg_reg (guint8 *code)
7631 {
7632         return AMD64_ARG_REG1;
7633 }
7634
7635 gpointer
7636 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
7637 {
7638         return (gpointer)regs [mono_arch_get_this_arg_reg (code)];
7639 }
7640
7641 #define MAX_ARCH_DELEGATE_PARAMS 10
7642
7643 static gpointer
7644 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, guint32 param_count)
7645 {
7646         guint8 *code, *start;
7647         GSList *unwind_ops = NULL;
7648         int i;
7649
7650         unwind_ops = mono_arch_get_cie_program ();
7651
7652         if (has_target) {
7653                 start = code = (guint8 *)mono_global_codeman_reserve (64 + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7654
7655                 /* Replace the this argument with the target */
7656                 amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7657                 amd64_mov_reg_membase (code, AMD64_ARG_REG1, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 8);
7658                 amd64_jump_membase (code, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7659
7660                 g_assert ((code - start) < 64);
7661                 g_assert_checked (mono_arch_unwindinfo_validate_size (unwind_ops, MONO_TRAMPOLINE_UNWINDINFO_SIZE(0)));
7662         } else {
7663                 start = code = (guint8 *)mono_global_codeman_reserve (64 + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7664
7665                 if (param_count == 0) {
7666                         amd64_jump_membase (code, AMD64_ARG_REG1, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7667                 } else {
7668                         /* We have to shift the arguments left */
7669                         amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7670                         for (i = 0; i < param_count; ++i) {
7671 #ifdef TARGET_WIN32
7672                                 if (i < 3)
7673                                         amd64_mov_reg_reg (code, param_regs [i], param_regs [i + 1], 8);
7674                                 else
7675                                         amd64_mov_reg_membase (code, param_regs [i], AMD64_RSP, 0x28, 8);
7676 #else
7677                                 amd64_mov_reg_reg (code, param_regs [i], param_regs [i + 1], 8);
7678 #endif
7679                         }
7680
7681                         amd64_jump_membase (code, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7682                 }
7683                 g_assert ((code - start) < 64);
7684                 g_assert_checked (mono_arch_unwindinfo_validate_size (unwind_ops, MONO_TRAMPOLINE_UNWINDINFO_SIZE(0)));
7685         }
7686
7687         mono_arch_flush_icache (start, code - start);
7688
7689         if (has_target) {
7690                 *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
7691         } else {
7692                 char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
7693                 *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
7694                 g_free (name);
7695         }
7696
7697         if (mono_jit_map_is_enabled ()) {
7698                 char *buff;
7699                 if (has_target)
7700                         buff = (char*)"delegate_invoke_has_target";
7701                 else
7702                         buff = g_strdup_printf ("delegate_invoke_no_target_%d", param_count);
7703                 mono_emit_jit_tramp (start, code - start, buff);
7704                 if (!has_target)
7705                         g_free (buff);
7706         }
7707         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
7708
7709         return start;
7710 }
7711
7712 #define MAX_VIRTUAL_DELEGATE_OFFSET 32
7713
7714 static gpointer
7715 get_delegate_virtual_invoke_impl (MonoTrampInfo **info, gboolean load_imt_reg, int offset)
7716 {
7717         guint8 *code, *start;
7718         int size = 20;
7719         char *tramp_name;
7720         GSList *unwind_ops;
7721
7722         if (offset / (int)sizeof (gpointer) > MAX_VIRTUAL_DELEGATE_OFFSET)
7723                 return NULL;
7724
7725         start = code = (guint8 *)mono_global_codeman_reserve (size + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7726
7727         unwind_ops = mono_arch_get_cie_program ();
7728
7729         /* Replace the this argument with the target */
7730         amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7731         amd64_mov_reg_membase (code, AMD64_ARG_REG1, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 8);
7732
7733         if (load_imt_reg) {
7734                 /* Load the IMT reg */
7735                 amd64_mov_reg_membase (code, MONO_ARCH_IMT_REG, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method), 8);
7736         }
7737
7738         /* Load the vtable */
7739         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_ARG_REG1, MONO_STRUCT_OFFSET (MonoObject, vtable), 8);
7740         amd64_jump_membase (code, AMD64_RAX, offset);
7741         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
7742
7743         tramp_name = mono_get_delegate_virtual_invoke_impl_name (load_imt_reg, offset);
7744         *info = mono_tramp_info_create (tramp_name, start, code - start, NULL, unwind_ops);
7745         g_free (tramp_name);
7746
7747         return start;
7748 }
7749
7750 /*
7751  * mono_arch_get_delegate_invoke_impls:
7752  *
7753  *   Return a list of MonoTrampInfo structures for the delegate invoke impl
7754  * trampolines.
7755  */
7756 GSList*
7757 mono_arch_get_delegate_invoke_impls (void)
7758 {
7759         GSList *res = NULL;
7760         MonoTrampInfo *info;
7761         int i;
7762
7763         get_delegate_invoke_impl (&info, TRUE, 0);
7764         res = g_slist_prepend (res, info);
7765
7766         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
7767                 get_delegate_invoke_impl (&info, FALSE, i);
7768                 res = g_slist_prepend (res, info);
7769         }
7770
7771         for (i = 1; i <= MONO_IMT_SIZE; ++i) {
7772                 get_delegate_virtual_invoke_impl (&info, TRUE, - i * SIZEOF_VOID_P);
7773                 res = g_slist_prepend (res, info);
7774         }
7775
7776         for (i = 0; i <= MAX_VIRTUAL_DELEGATE_OFFSET; ++i) {
7777                 get_delegate_virtual_invoke_impl (&info, FALSE, i * SIZEOF_VOID_P);
7778                 res = g_slist_prepend (res, info);
7779                 get_delegate_virtual_invoke_impl (&info, TRUE, i * SIZEOF_VOID_P);
7780                 res = g_slist_prepend (res, info);
7781         }
7782
7783         return res;
7784 }
7785
7786 gpointer
7787 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
7788 {
7789         guint8 *code, *start;
7790         int i;
7791
7792         if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
7793                 return NULL;
7794
7795         /* FIXME: Support more cases */
7796         if (MONO_TYPE_ISSTRUCT (mini_get_underlying_type (sig->ret)))
7797                 return NULL;
7798
7799         if (has_target) {
7800                 static guint8* cached = NULL;
7801
7802                 if (cached)
7803                         return cached;
7804
7805                 if (mono_aot_only) {
7806                         start = (guint8 *)mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
7807                 } else {
7808                         MonoTrampInfo *info;
7809                         start = (guint8 *)get_delegate_invoke_impl (&info, TRUE, 0);
7810                         mono_tramp_info_register (info, NULL);
7811                 }
7812
7813                 mono_memory_barrier ();
7814
7815                 cached = start;
7816         } else {
7817                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
7818                 for (i = 0; i < sig->param_count; ++i)
7819                         if (!mono_is_regsize_var (sig->params [i]))
7820                                 return NULL;
7821                 if (sig->param_count > 4)
7822                         return NULL;
7823
7824                 code = cache [sig->param_count];
7825                 if (code)
7826                         return code;
7827
7828                 if (mono_aot_only) {
7829                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
7830                         start = (guint8 *)mono_aot_get_trampoline (name);
7831                         g_free (name);
7832                 } else {
7833                         MonoTrampInfo *info;
7834                         start = (guint8 *)get_delegate_invoke_impl (&info, FALSE, sig->param_count);
7835                         mono_tramp_info_register (info, NULL);
7836                 }
7837
7838                 mono_memory_barrier ();
7839
7840                 cache [sig->param_count] = start;
7841         }
7842
7843         return start;
7844 }
7845
7846 gpointer
7847 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
7848 {
7849         MonoTrampInfo *info;
7850         gpointer code;
7851
7852         code = get_delegate_virtual_invoke_impl (&info, load_imt_reg, offset);
7853         if (code)
7854                 mono_tramp_info_register (info, NULL);
7855         return code;
7856 }
7857
7858 void
7859 mono_arch_finish_init (void)
7860 {
7861 #if !defined(HOST_WIN32) && defined(MONO_XEN_OPT)
7862         optimize_for_xen = access ("/proc/xen", F_OK) == 0;
7863 #endif
7864 }
7865
7866 void
7867 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
7868 {
7869 }
7870
7871 #define CMP_SIZE (6 + 1)
7872 #define CMP_REG_REG_SIZE (4 + 1)
7873 #define BR_SMALL_SIZE 2
7874 #define BR_LARGE_SIZE 6
7875 #define MOV_REG_IMM_SIZE 10
7876 #define MOV_REG_IMM_32BIT_SIZE 6
7877 #define JUMP_REG_SIZE (2 + 1)
7878
7879 static int
7880 imt_branch_distance (MonoIMTCheckItem **imt_entries, int start, int target)
7881 {
7882         int i, distance = 0;
7883         for (i = start; i < target; ++i)
7884                 distance += imt_entries [i]->chunk_size;
7885         return distance;
7886 }
7887
7888 /*
7889  * LOCKING: called with the domain lock held
7890  */
7891 gpointer
7892 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
7893         gpointer fail_tramp)
7894 {
7895         int i;
7896         int size = 0;
7897         guint8 *code, *start;
7898         gboolean vtable_is_32bit = ((gsize)(vtable) == (gsize)(int)(gsize)(vtable));
7899         GSList *unwind_ops;
7900
7901         for (i = 0; i < count; ++i) {
7902                 MonoIMTCheckItem *item = imt_entries [i];
7903                 if (item->is_equals) {
7904                         if (item->check_target_idx) {
7905                                 if (!item->compare_done) {
7906                                         if (amd64_use_imm32 ((gint64)item->key))
7907                                                 item->chunk_size += CMP_SIZE;
7908                                         else
7909                                                 item->chunk_size += MOV_REG_IMM_SIZE + CMP_REG_REG_SIZE;
7910                                 }
7911                                 if (item->has_target_code) {
7912                                         item->chunk_size += MOV_REG_IMM_SIZE;
7913                                 } else {
7914                                         if (vtable_is_32bit)
7915                                                 item->chunk_size += MOV_REG_IMM_32BIT_SIZE;
7916                                         else
7917                                                 item->chunk_size += MOV_REG_IMM_SIZE;
7918                                 }
7919                                 item->chunk_size += BR_SMALL_SIZE + JUMP_REG_SIZE;
7920                         } else {
7921                                 if (fail_tramp) {
7922                                         item->chunk_size += MOV_REG_IMM_SIZE * 3 + CMP_REG_REG_SIZE +
7923                                                 BR_SMALL_SIZE + JUMP_REG_SIZE * 2;
7924                                 } else {
7925                                         if (vtable_is_32bit)
7926                                                 item->chunk_size += MOV_REG_IMM_32BIT_SIZE;
7927                                         else
7928                                                 item->chunk_size += MOV_REG_IMM_SIZE;
7929                                         item->chunk_size += JUMP_REG_SIZE;
7930                                         /* with assert below:
7931                                          * item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + 1;
7932                                          */
7933                                 }
7934                         }
7935                 } else {
7936                         if (amd64_use_imm32 ((gint64)item->key))
7937                                 item->chunk_size += CMP_SIZE;
7938                         else
7939                                 item->chunk_size += MOV_REG_IMM_SIZE + CMP_REG_REG_SIZE;
7940                         item->chunk_size += BR_LARGE_SIZE;
7941                         imt_entries [item->check_target_idx]->compare_done = TRUE;
7942                 }
7943                 size += item->chunk_size;
7944         }
7945         if (fail_tramp)
7946                 code = (guint8 *)mono_method_alloc_generic_virtual_trampoline (domain, size + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7947         else
7948                 code = (guint8 *)mono_domain_code_reserve (domain, size + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7949         start = code;
7950
7951         unwind_ops = mono_arch_get_cie_program ();
7952
7953         for (i = 0; i < count; ++i) {
7954                 MonoIMTCheckItem *item = imt_entries [i];
7955                 item->code_target = code;
7956                 if (item->is_equals) {
7957                         gboolean fail_case = !item->check_target_idx && fail_tramp;
7958
7959                         if (item->check_target_idx || fail_case) {
7960                                 if (!item->compare_done || fail_case) {
7961                                         if (amd64_use_imm32 ((gint64)item->key))
7962                                                 amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof(gpointer));
7963                                         else {
7964                                                 amd64_mov_reg_imm_size (code, MONO_ARCH_IMT_SCRATCH_REG, item->key, sizeof(gpointer));
7965                                                 amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
7966                                         }
7967                                 }
7968                                 item->jmp_code = code;
7969                                 amd64_branch8 (code, X86_CC_NE, 0, FALSE);
7970                                 if (item->has_target_code) {
7971                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, item->value.target_code);
7972                                         amd64_jump_reg (code, MONO_ARCH_IMT_SCRATCH_REG);
7973                                 } else {
7974                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
7975                                         amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
7976                                 }
7977
7978                                 if (fail_case) {
7979                                         amd64_patch (item->jmp_code, code);
7980                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, fail_tramp);
7981                                         amd64_jump_reg (code, MONO_ARCH_IMT_SCRATCH_REG);
7982                                         item->jmp_code = NULL;
7983                                 }
7984                         } else {
7985                                 /* enable the commented code to assert on wrong method */
7986 #if 0
7987                                 if (amd64_is_imm32 (item->key))
7988                                         amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof(gpointer));
7989                                 else {
7990                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, item->key);
7991                                         amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
7992                                 }
7993                                 item->jmp_code = code;
7994                                 amd64_branch8 (code, X86_CC_NE, 0, FALSE);
7995                                 /* See the comment below about R10 */
7996                                 amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
7997                                 amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
7998                                 amd64_patch (item->jmp_code, code);
7999                                 amd64_breakpoint (code);
8000                                 item->jmp_code = NULL;
8001 #else
8002                                 /* We're using R10 (MONO_ARCH_IMT_SCRATCH_REG) here because R11 (MONO_ARCH_IMT_REG)
8003                                    needs to be preserved.  R10 needs
8004                                    to be preserved for calls which
8005                                    require a runtime generic context,
8006                                    but interface calls don't. */
8007                                 amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
8008                                 amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
8009 #endif
8010                         }
8011                 } else {
8012                         if (amd64_use_imm32 ((gint64)item->key))
8013                                 amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof (gpointer));
8014                         else {
8015                                 amd64_mov_reg_imm_size (code, MONO_ARCH_IMT_SCRATCH_REG, item->key, sizeof (gpointer));
8016                                 amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
8017                         }
8018                         item->jmp_code = code;
8019                         if (x86_is_imm8 (imt_branch_distance (imt_entries, i, item->check_target_idx)))
8020                                 x86_branch8 (code, X86_CC_GE, 0, FALSE);
8021                         else
8022                                 x86_branch32 (code, X86_CC_GE, 0, FALSE);
8023                 }
8024                 g_assert (code - item->code_target <= item->chunk_size);
8025         }
8026         /* patch the branches to get to the target items */
8027         for (i = 0; i < count; ++i) {
8028                 MonoIMTCheckItem *item = imt_entries [i];
8029                 if (item->jmp_code) {
8030                         if (item->check_target_idx) {
8031                                 amd64_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
8032                         }
8033                 }
8034         }
8035
8036         if (!fail_tramp)
8037                 mono_stats.imt_trampolines_size += code - start;
8038         g_assert (code - start <= size);
8039         g_assert_checked (mono_arch_unwindinfo_validate_size (unwind_ops, MONO_TRAMPOLINE_UNWINDINFO_SIZE(0)));
8040
8041         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL);
8042
8043         mono_tramp_info_register (mono_tramp_info_create (NULL, start, code - start, NULL, unwind_ops), domain);
8044
8045         return start;
8046 }
8047
8048 MonoMethod*
8049 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
8050 {
8051         return (MonoMethod*)regs [MONO_ARCH_IMT_REG];
8052 }
8053
8054 MonoVTable*
8055 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
8056 {
8057         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
8058 }
8059
8060 GSList*
8061 mono_arch_get_cie_program (void)
8062 {
8063         GSList *l = NULL;
8064
8065         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, AMD64_RSP, 8);
8066         mono_add_unwind_op_offset (l, (guint8*)NULL, (guint8*)NULL, AMD64_RIP, -8);
8067
8068         return l;
8069 }
8070
8071 #ifndef DISABLE_JIT
8072
8073 MonoInst*
8074 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
8075 {
8076         MonoInst *ins = NULL;
8077         int opcode = 0;
8078
8079         if (cmethod->klass == mono_defaults.math_class) {
8080                 if (strcmp (cmethod->name, "Sin") == 0) {
8081                         opcode = OP_SIN;
8082                 } else if (strcmp (cmethod->name, "Cos") == 0) {
8083                         opcode = OP_COS;
8084                 } else if (strcmp (cmethod->name, "Sqrt") == 0) {
8085                         opcode = OP_SQRT;
8086                 } else if (strcmp (cmethod->name, "Abs") == 0 && fsig->params [0]->type == MONO_TYPE_R8) {
8087                         opcode = OP_ABS;
8088                 }
8089
8090                 if (opcode && fsig->param_count == 1) {
8091                         MONO_INST_NEW (cfg, ins, opcode);
8092                         ins->type = STACK_R8;
8093                         ins->dreg = mono_alloc_freg (cfg);
8094                         ins->sreg1 = args [0]->dreg;
8095                         MONO_ADD_INS (cfg->cbb, ins);
8096                 }
8097
8098                 opcode = 0;
8099                 if (cfg->opt & MONO_OPT_CMOV) {
8100                         if (strcmp (cmethod->name, "Min") == 0) {
8101                                 if (fsig->params [0]->type == MONO_TYPE_I4)
8102                                         opcode = OP_IMIN;
8103                                 if (fsig->params [0]->type == MONO_TYPE_U4)
8104                                         opcode = OP_IMIN_UN;
8105                                 else if (fsig->params [0]->type == MONO_TYPE_I8)
8106                                         opcode = OP_LMIN;
8107                                 else if (fsig->params [0]->type == MONO_TYPE_U8)
8108                                         opcode = OP_LMIN_UN;
8109                         } else if (strcmp (cmethod->name, "Max") == 0) {
8110                                 if (fsig->params [0]->type == MONO_TYPE_I4)
8111                                         opcode = OP_IMAX;
8112                                 if (fsig->params [0]->type == MONO_TYPE_U4)
8113                                         opcode = OP_IMAX_UN;
8114                                 else if (fsig->params [0]->type == MONO_TYPE_I8)
8115                                         opcode = OP_LMAX;
8116                                 else if (fsig->params [0]->type == MONO_TYPE_U8)
8117                                         opcode = OP_LMAX_UN;
8118                         }
8119                 }
8120
8121                 if (opcode && fsig->param_count == 2) {
8122                         MONO_INST_NEW (cfg, ins, opcode);
8123                         ins->type = fsig->params [0]->type == MONO_TYPE_I4 ? STACK_I4 : STACK_I8;
8124                         ins->dreg = mono_alloc_ireg (cfg);
8125                         ins->sreg1 = args [0]->dreg;
8126                         ins->sreg2 = args [1]->dreg;
8127                         MONO_ADD_INS (cfg->cbb, ins);
8128                 }
8129
8130 #if 0
8131                 /* OP_FREM is not IEEE compatible */
8132                 else if (strcmp (cmethod->name, "IEEERemainder") == 0 && fsig->param_count == 2) {
8133                         MONO_INST_NEW (cfg, ins, OP_FREM);
8134                         ins->inst_i0 = args [0];
8135                         ins->inst_i1 = args [1];
8136                 }
8137 #endif
8138         }
8139
8140         return ins;
8141 }
8142 #endif
8143
8144 gboolean
8145 mono_arch_print_tree (MonoInst *tree, int arity)
8146 {
8147         return 0;
8148 }
8149
8150 mgreg_t
8151 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
8152 {
8153         return ctx->gregs [reg];
8154 }
8155
8156 void
8157 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
8158 {
8159         ctx->gregs [reg] = val;
8160 }
8161
8162 gpointer
8163 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
8164 {
8165         gpointer *sp, old_value;
8166         char *bp;
8167
8168         /*Load the spvar*/
8169         bp = (char *)MONO_CONTEXT_GET_BP (ctx);
8170         sp = (gpointer *)*(gpointer*)(bp + clause->exvar_offset);
8171
8172         old_value = *sp;
8173         if (old_value < ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
8174                 return old_value;
8175
8176         *sp = new_value;
8177
8178         return old_value;
8179 }
8180
8181 /*
8182  * mono_arch_emit_load_aotconst:
8183  *
8184  *   Emit code to load the contents of the GOT slot identified by TRAMP_TYPE and
8185  * TARGET from the mscorlib GOT in full-aot code.
8186  * On AMD64, the result is placed into R11.
8187  */
8188 guint8*
8189 mono_arch_emit_load_aotconst (guint8 *start, guint8 *code, MonoJumpInfo **ji, MonoJumpInfoType tramp_type, gconstpointer target)
8190 {
8191         *ji = mono_patch_info_list_prepend (*ji, code - start, tramp_type, target);
8192         amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, 8);
8193
8194         return code;
8195 }
8196
8197 /*
8198  * mono_arch_get_trampolines:
8199  *
8200  *   Return a list of MonoTrampInfo structures describing arch specific trampolines
8201  * for AOT.
8202  */
8203 GSList *
8204 mono_arch_get_trampolines (gboolean aot)
8205 {
8206         return mono_amd64_get_exception_trampolines (aot);
8207 }
8208
8209 /* Soft Debug support */
8210 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
8211
8212 /*
8213  * mono_arch_set_breakpoint:
8214  *
8215  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
8216  * The location should contain code emitted by OP_SEQ_POINT.
8217  */
8218 void
8219 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
8220 {
8221         guint8 *code = ip;
8222
8223         if (ji->from_aot) {
8224                 guint32 native_offset = ip - (guint8*)ji->code_start;
8225                 SeqPointInfo *info = (SeqPointInfo *)mono_arch_get_seq_point_info (mono_domain_get (), (guint8 *)ji->code_start);
8226
8227                 g_assert (info->bp_addrs [native_offset] == 0);
8228                 info->bp_addrs [native_offset] = mini_get_breakpoint_trampoline ();
8229         } else {
8230                 /* ip points to a mov r11, 0 */
8231                 g_assert (code [0] == 0x41);
8232                 g_assert (code [1] == 0xbb);
8233                 amd64_mov_reg_imm (code, AMD64_R11, 1);
8234         }
8235 }
8236
8237 /*
8238  * mono_arch_clear_breakpoint:
8239  *
8240  *   Clear the breakpoint at IP.
8241  */
8242 void
8243 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
8244 {
8245         guint8 *code = ip;
8246
8247         if (ji->from_aot) {
8248                 guint32 native_offset = ip - (guint8*)ji->code_start;
8249                 SeqPointInfo *info = (SeqPointInfo *)mono_arch_get_seq_point_info (mono_domain_get (), (guint8 *)ji->code_start);
8250
8251                 info->bp_addrs [native_offset] = NULL;
8252         } else {
8253                 amd64_mov_reg_imm (code, AMD64_R11, 0);
8254         }
8255 }
8256
8257 gboolean
8258 mono_arch_is_breakpoint_event (void *info, void *sigctx)
8259 {
8260         /* We use soft breakpoints on amd64 */
8261         return FALSE;
8262 }
8263
8264 /*
8265  * mono_arch_skip_breakpoint:
8266  *
8267  *   Modify CTX so the ip is placed after the breakpoint instruction, so when
8268  * we resume, the instruction is not executed again.
8269  */
8270 void
8271 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
8272 {
8273         g_assert_not_reached ();
8274 }
8275
8276 /*
8277  * mono_arch_start_single_stepping:
8278  *
8279  *   Start single stepping.
8280  */
8281 void
8282 mono_arch_start_single_stepping (void)
8283 {
8284         ss_trampoline = mini_get_single_step_trampoline ();
8285 }
8286
8287 /*
8288  * mono_arch_stop_single_stepping:
8289  *
8290  *   Stop single stepping.
8291  */
8292 void
8293 mono_arch_stop_single_stepping (void)
8294 {
8295         ss_trampoline = NULL;
8296 }
8297
8298 /*
8299  * mono_arch_is_single_step_event:
8300  *
8301  *   Return whenever the machine state in SIGCTX corresponds to a single
8302  * step event.
8303  */
8304 gboolean
8305 mono_arch_is_single_step_event (void *info, void *sigctx)
8306 {
8307         /* We use soft breakpoints on amd64 */
8308         return FALSE;
8309 }
8310
8311 /*
8312  * mono_arch_skip_single_step:
8313  *
8314  *   Modify CTX so the ip is placed after the single step trigger instruction,
8315  * we resume, the instruction is not executed again.
8316  */
8317 void
8318 mono_arch_skip_single_step (MonoContext *ctx)
8319 {
8320         g_assert_not_reached ();
8321 }
8322
8323 /*
8324  * mono_arch_create_seq_point_info:
8325  *
8326  *   Return a pointer to a data structure which is used by the sequence
8327  * point implementation in AOTed code.
8328  */
8329 gpointer
8330 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
8331 {
8332         SeqPointInfo *info;
8333         MonoJitInfo *ji;
8334
8335         // FIXME: Add a free function
8336
8337         mono_domain_lock (domain);
8338         info = (SeqPointInfo *)g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
8339                                                                 code);
8340         mono_domain_unlock (domain);
8341
8342         if (!info) {
8343                 ji = mono_jit_info_table_find (domain, (char*)code);
8344                 g_assert (ji);
8345
8346                 // FIXME: Optimize the size
8347                 info = (SeqPointInfo *)g_malloc0 (sizeof (SeqPointInfo) + (ji->code_size * sizeof (gpointer)));
8348
8349                 info->ss_tramp_addr = &ss_trampoline;
8350
8351                 mono_domain_lock (domain);
8352                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
8353                                                          code, info);
8354                 mono_domain_unlock (domain);
8355         }
8356
8357         return info;
8358 }
8359
8360 void
8361 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
8362 {
8363         ext->lmf.previous_lmf = prev_lmf;
8364         /* Mark that this is a MonoLMFExt */
8365         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
8366         ext->lmf.rsp = (gssize)ext;
8367 }
8368
8369 #endif
8370
8371 gboolean
8372 mono_arch_opcode_supported (int opcode)
8373 {
8374         switch (opcode) {
8375         case OP_ATOMIC_ADD_I4:
8376         case OP_ATOMIC_ADD_I8:
8377         case OP_ATOMIC_EXCHANGE_I4:
8378         case OP_ATOMIC_EXCHANGE_I8:
8379         case OP_ATOMIC_CAS_I4:
8380         case OP_ATOMIC_CAS_I8:
8381         case OP_ATOMIC_LOAD_I1:
8382         case OP_ATOMIC_LOAD_I2:
8383         case OP_ATOMIC_LOAD_I4:
8384         case OP_ATOMIC_LOAD_I8:
8385         case OP_ATOMIC_LOAD_U1:
8386         case OP_ATOMIC_LOAD_U2:
8387         case OP_ATOMIC_LOAD_U4:
8388         case OP_ATOMIC_LOAD_U8:
8389         case OP_ATOMIC_LOAD_R4:
8390         case OP_ATOMIC_LOAD_R8:
8391         case OP_ATOMIC_STORE_I1:
8392         case OP_ATOMIC_STORE_I2:
8393         case OP_ATOMIC_STORE_I4:
8394         case OP_ATOMIC_STORE_I8:
8395         case OP_ATOMIC_STORE_U1:
8396         case OP_ATOMIC_STORE_U2:
8397         case OP_ATOMIC_STORE_U4:
8398         case OP_ATOMIC_STORE_U8:
8399         case OP_ATOMIC_STORE_R4:
8400         case OP_ATOMIC_STORE_R8:
8401                 return TRUE;
8402         default:
8403                 return FALSE;
8404         }
8405 }
8406
8407 CallInfo*
8408 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
8409 {
8410         return get_call_info (mp, sig);
8411 }