mono/mini/mini-amd64.c

   1 /*
   2  * mini-amd64.c: AMD64 backend for the Mono code generator
   3  *
   4  * Based on mini-x86.c.
   5  *
   6  * Authors:
   7  *   Paolo Molaro (lupus@ximian.com)
   8  *   Dietmar Maurer (dietmar@ximian.com)
   9  *   Patrik Torstensson
  10  *   Zoltan Varga (vargaz@gmail.com)
  11  *   Johan Lorensson (lateralusx.github@gmail.com)
  12  *
  13  * (C) 2003 Ximian, Inc.
  14  * Copyright 2003-2011 Novell, Inc (http://www.novell.com)
  15  * Copyright 2011 Xamarin, Inc (http://www.xamarin.com)
  16  * Licensed under the MIT license. See LICENSE file in the project root for full license information.
  17  */
  18 #include "mini.h"
  19 #include <string.h>
  20 #include <math.h>
  21 #include <assert.h>
  22 #ifdef HAVE_UNISTD_H
  23 #include <unistd.h>
  24 #endif
  25
  26 #include <mono/metadata/abi-details.h>
  27 #include <mono/metadata/appdomain.h>
  28 #include <mono/metadata/debug-helpers.h>
  29 #include <mono/metadata/threads.h>
  30 #include <mono/metadata/profiler-private.h>
  31 #include <mono/metadata/mono-debug.h>
  32 #include <mono/metadata/gc-internals.h>
  33 #include <mono/utils/mono-math.h>
  34 #include <mono/utils/mono-mmap.h>
  35 #include <mono/utils/mono-memory-model.h>
  36 #include <mono/utils/mono-tls.h>
  37 #include <mono/utils/mono-hwcap.h>
  38 #include <mono/utils/mono-threads.h>
  39
  40 #include "trace.h"
  41 #include "ir-emit.h"
  42 #include "mini-amd64.h"
  43 #include "cpu-amd64.h"
  44 #include "debugger-agent.h"
  45 #include "mini-gc.h"
  46
  47 #ifdef MONO_XEN_OPT
  48 static gboolean optimize_for_xen = TRUE;
  49 #else
  50 #define optimize_for_xen 0
  51 #endif
  52
  53 #define ALIGN_TO(val,align) ((((guint64)val) + ((align) - 1)) & ~((align) - 1))
  54
  55 #define IS_IMM32(val) ((((guint64)val) >> 32) == 0)
  56
  57 #define IS_REX(inst) (((inst) >= 0x40) && ((inst) <= 0x4f))
  58
  59 #ifdef TARGET_WIN32
  60 /* Under windows, the calling convention is never stdcall */
  61 #define CALLCONV_IS_STDCALL(call_conv) (FALSE)
  62 #else
  63 #define CALLCONV_IS_STDCALL(call_conv) ((call_conv) == MONO_CALL_STDCALL)
  64 #endif
  65
  66 /* This mutex protects architecture specific caches */
  67 #define mono_mini_arch_lock() mono_os_mutex_lock (&mini_arch_mutex)
  68 #define mono_mini_arch_unlock() mono_os_mutex_unlock (&mini_arch_mutex)
  69 static mono_mutex_t mini_arch_mutex;
  70
  71 /* The single step trampoline */
  72 static gpointer ss_trampoline;
  73
  74 /* The breakpoint trampoline */
  75 static gpointer bp_trampoline;
  76
  77 /* Offset between fp and the first argument in the callee */
  78 #define ARGS_OFFSET 16
  79 #define GP_SCRATCH_REG AMD64_R11
  80
  81 /*
  82  * AMD64 register usage:
  83  * - callee saved registers are used for global register allocation
  84  * - %r11 is used for materializing 64 bit constants in opcodes
  85  * - the rest is used for local allocation
  86  */
  87
  88 /*
  89  * Floating point comparison results:
  90  *                  ZF PF CF
  91  * A > B            0  0  0
  92  * A < B            0  0  1
  93  * A = B            1  0  0
  94  * A > B            0  0  0
  95  * UNORDERED        1  1  1
  96  */
  97
  98 const char*
  99 mono_arch_regname (int reg)
 100 {
 101         switch (reg) {
 102         case AMD64_RAX: return "%rax";
 103         case AMD64_RBX: return "%rbx";
 104         case AMD64_RCX: return "%rcx";
 105         case AMD64_RDX: return "%rdx";
 106         case AMD64_RSP: return "%rsp";
 107         case AMD64_RBP: return "%rbp";
 108         case AMD64_RDI: return "%rdi";
 109         case AMD64_RSI: return "%rsi";
 110         case AMD64_R8: return "%r8";
 111         case AMD64_R9: return "%r9";
 112         case AMD64_R10: return "%r10";
 113         case AMD64_R11: return "%r11";
 114         case AMD64_R12: return "%r12";
 115         case AMD64_R13: return "%r13";
 116         case AMD64_R14: return "%r14";
 117         case AMD64_R15: return "%r15";
 118         }
 119         return "unknown";
 120 }
 121
 122 static const char * packed_xmmregs [] = {
 123         "p:xmm0", "p:xmm1", "p:xmm2", "p:xmm3", "p:xmm4", "p:xmm5", "p:xmm6", "p:xmm7", "p:xmm8",
 124         "p:xmm9", "p:xmm10", "p:xmm11", "p:xmm12", "p:xmm13", "p:xmm14", "p:xmm15"
 125 };
 126
 127 static const char * single_xmmregs [] = {
 128         "s:xmm0", "s:xmm1", "s:xmm2", "s:xmm3", "s:xmm4", "s:xmm5", "s:xmm6", "s:xmm7", "s:xmm8",
 129         "s:xmm9", "s:xmm10", "s:xmm11", "s:xmm12", "s:xmm13", "s:xmm14", "s:xmm15"
 130 };
 131
 132 const char*
 133 mono_arch_fregname (int reg)
 134 {
 135         if (reg < AMD64_XMM_NREG)
 136                 return single_xmmregs [reg];
 137         else
 138                 return "unknown";
 139 }
 140
 141 const char *
 142 mono_arch_xregname (int reg)
 143 {
 144         if (reg < AMD64_XMM_NREG)
 145                 return packed_xmmregs [reg];
 146         else
 147                 return "unknown";
 148 }
 149
 150 static gboolean
 151 debug_omit_fp (void)
 152 {
 153 #if 0
 154         return mono_debug_count ();
 155 #else
 156         return TRUE;
 157 #endif
 158 }
 159
 160 static inline gboolean
 161 amd64_is_near_call (guint8 *code)
 162 {
 163         /* Skip REX */
 164         if ((code [0] >= 0x40) && (code [0] <= 0x4f))
 165                 code += 1;
 166
 167         return code [0] == 0xe8;
 168 }
 169
 170 static inline gboolean
 171 amd64_use_imm32 (gint64 val)
 172 {
 173         if (mini_get_debug_options()->single_imm_size)
 174                 return FALSE;
 175
 176         return amd64_is_imm32 (val);
 177 }
 178
 179 static void
 180 amd64_patch (unsigned char* code, gpointer target)
 181 {
 182         guint8 rex = 0;
 183
 184         /* Skip REX */
 185         if ((code [0] >= 0x40) && (code [0] <= 0x4f)) {
 186                 rex = code [0];
 187                 code += 1;
 188         }
 189
 190         if ((code [0] & 0xf8) == 0xb8) {
 191                 /* amd64_set_reg_template */
 192                 *(guint64*)(code + 1) = (guint64)target;
 193         }
 194         else if ((code [0] == 0x8b) && rex && x86_modrm_mod (code [1]) == 0 && x86_modrm_rm (code [1]) == 5) {
 195                 /* mov 0(%rip), %dreg */
 196                 *(guint32*)(code + 2) = (guint32)(guint64)target - 7;
 197         }
 198         else if ((code [0] == 0xff) && (code [1] == 0x15)) {
 199                 /* call *<OFFSET>(%rip) */
 200                 *(guint32*)(code + 2) = ((guint32)(guint64)target) - 7;
 201         }
 202         else if (code [0] == 0xe8) {
 203                 /* call <DISP> */
 204                 gint64 disp = (guint8*)target - (guint8*)code;
 205                 g_assert (amd64_is_imm32 (disp));
 206                 x86_patch (code, (unsigned char*)target);
 207         }
 208         else
 209                 x86_patch (code, (unsigned char*)target);
 210 }
 211
 212 void
 213 mono_amd64_patch (unsigned char* code, gpointer target)
 214 {
 215         amd64_patch (code, target);
 216 }
 217
 218 #define DEBUG(a) if (cfg->verbose_level > 1) a
 219
 220 static void inline
 221 add_general (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo)
 222 {
 223     ainfo->offset = *stack_size;
 224
 225     if (*gr >= PARAM_REGS) {
 226                 ainfo->storage = ArgOnStack;
 227                 ainfo->arg_size = sizeof (mgreg_t);
 228                 /* Since the same stack slot size is used for all arg */
 229                 /*  types, it needs to be big enough to hold them all */
 230                 (*stack_size) += sizeof(mgreg_t);
 231     }
 232     else {
 233                 ainfo->storage = ArgInIReg;
 234                 ainfo->reg = param_regs [*gr];
 235                 (*gr) ++;
 236     }
 237 }
 238
 239 static void inline
 240 add_float (guint32 *gr, guint32 *stack_size, ArgInfo *ainfo, gboolean is_double)
 241 {
 242     ainfo->offset = *stack_size;
 243
 244     if (*gr >= FLOAT_PARAM_REGS) {
 245                 ainfo->storage = ArgOnStack;
 246                 ainfo->arg_size = sizeof (mgreg_t);
 247                 /* Since the same stack slot size is used for both float */
 248                 /*  types, it needs to be big enough to hold them both */
 249                 (*stack_size) += sizeof(mgreg_t);
 250     }
 251     else {
 252                 /* A double register */
 253                 if (is_double)
 254                         ainfo->storage = ArgInDoubleSSEReg;
 255                 else
 256                         ainfo->storage = ArgInFloatSSEReg;
 257                 ainfo->reg = *gr;
 258                 (*gr) += 1;
 259     }
 260 }
 261
 262 typedef enum ArgumentClass {
 263         ARG_CLASS_NO_CLASS,
 264         ARG_CLASS_MEMORY,
 265         ARG_CLASS_INTEGER,
 266         ARG_CLASS_SSE
 267 } ArgumentClass;
 268
 269 static ArgumentClass
 270 merge_argument_class_from_type (MonoType *type, ArgumentClass class1)
 271 {
 272         ArgumentClass class2 = ARG_CLASS_NO_CLASS;
 273         MonoType *ptype;
 274
 275         ptype = mini_get_underlying_type (type);
 276         switch (ptype->type) {
 277         case MONO_TYPE_I1:
 278         case MONO_TYPE_U1:
 279         case MONO_TYPE_I2:
 280         case MONO_TYPE_U2:
 281         case MONO_TYPE_I4:
 282         case MONO_TYPE_U4:
 283         case MONO_TYPE_I:
 284         case MONO_TYPE_U:
 285         case MONO_TYPE_STRING:
 286         case MONO_TYPE_OBJECT:
 287         case MONO_TYPE_CLASS:
 288         case MONO_TYPE_SZARRAY:
 289         case MONO_TYPE_PTR:
 290         case MONO_TYPE_FNPTR:
 291         case MONO_TYPE_ARRAY:
 292         case MONO_TYPE_I8:
 293         case MONO_TYPE_U8:
 294                 class2 = ARG_CLASS_INTEGER;
 295                 break;
 296         case MONO_TYPE_R4:
 297         case MONO_TYPE_R8:
 298 #ifdef TARGET_WIN32
 299                 class2 = ARG_CLASS_INTEGER;
 300 #else
 301                 class2 = ARG_CLASS_SSE;
 302 #endif
 303                 break;
 304
 305         case MONO_TYPE_TYPEDBYREF:
 306                 g_assert_not_reached ();
 307
 308         case MONO_TYPE_GENERICINST:
 309                 if (!mono_type_generic_inst_is_valuetype (ptype)) {
 310                         class2 = ARG_CLASS_INTEGER;
 311                         break;
 312                 }
 313                 /* fall through */
 314         case MONO_TYPE_VALUETYPE: {
 315                 MonoMarshalType *info = mono_marshal_load_type_info (ptype->data.klass);
 316                 int i;
 317
 318                 for (i = 0; i < info->num_fields; ++i) {
 319                         class2 = class1;
 320                         class2 = merge_argument_class_from_type (info->fields [i].field->type, class2);
 321                 }
 322                 break;
 323         }
 324         default:
 325                 g_assert_not_reached ();
 326         }
 327
 328         /* Merge */
 329         if (class1 == class2)
 330                 ;
 331         else if (class1 == ARG_CLASS_NO_CLASS)
 332                 class1 = class2;
 333         else if ((class1 == ARG_CLASS_MEMORY) || (class2 == ARG_CLASS_MEMORY))
 334                 class1 = ARG_CLASS_MEMORY;
 335         else if ((class1 == ARG_CLASS_INTEGER) || (class2 == ARG_CLASS_INTEGER))
 336                 class1 = ARG_CLASS_INTEGER;
 337         else
 338                 class1 = ARG_CLASS_SSE;
 339
 340         return class1;
 341 }
 342
 343 typedef struct {
 344         MonoType *type;
 345         int size, offset;
 346 } StructFieldInfo;
 347
 348 /*
 349  * collect_field_info_nested:
 350  *
 351  *   Collect field info from KLASS recursively into FIELDS.
 352  */
 353 static void
 354 collect_field_info_nested (MonoClass *klass, GArray *fields_array, int offset, gboolean pinvoke, gboolean unicode)
 355 {
 356         MonoMarshalType *info;
 357         int i;
 358
 359         if (pinvoke) {
 360                 info = mono_marshal_load_type_info (klass);
 361                 g_assert(info);
 362                 for (i = 0; i < info->num_fields; ++i) {
 363                         if (MONO_TYPE_ISSTRUCT (info->fields [i].field->type)) {
 364                                 collect_field_info_nested (mono_class_from_mono_type (info->fields [i].field->type), fields_array, info->fields [i].offset, pinvoke, unicode);
 365                         } else {
 366                                 guint32 align;
 367                                 StructFieldInfo f;
 368
 369                                 f.type = info->fields [i].field->type;
 370                                 f.size = mono_marshal_type_size (info->fields [i].field->type,
 371                                                                                                                            info->fields [i].mspec,
 372                                                                                                                            &align, TRUE, unicode);
 373                                 f.offset = offset + info->fields [i].offset;
 374                                 if (i == info->num_fields - 1 && f.size + f.offset < info->native_size) {
 375                                         /* This can happen with .pack directives eg. 'fixed' arrays */
 376                                         if (MONO_TYPE_IS_PRIMITIVE (f.type)) {
 377                                                 /* Replicate the last field to fill out the remaining place, since the code in add_valuetype () needs type information */
 378                                                 g_array_append_val (fields_array, f);
 379                                                 while (f.size + f.offset < info->native_size) {
 380                                                         f.offset += f.size;
 381                                                         g_array_append_val (fields_array, f);
 382                                                 }
 383                                         } else {
 384                                                 f.size = info->native_size - f.offset;
 385                                                 g_array_append_val (fields_array, f);
 386                                         }
 387                                 } else {
 388                                         g_array_append_val (fields_array, f);
 389                                 }
 390                         }
 391                 }
 392         } else {
 393                 gpointer iter;
 394                 MonoClassField *field;
 395
 396                 iter = NULL;
 397                 while ((field = mono_class_get_fields (klass, &iter))) {
 398                         if (field->type->attrs & FIELD_ATTRIBUTE_STATIC)
 399                                 continue;
 400                         if (MONO_TYPE_ISSTRUCT (field->type)) {
 401                                 collect_field_info_nested (mono_class_from_mono_type (field->type), fields_array, field->offset - sizeof (MonoObject), pinvoke, unicode);
 402                         } else {
 403                                 int align;
 404                                 StructFieldInfo f;
 405
 406                                 f.type = field->type;
 407                                 f.size = mono_type_size (field->type, &align);
 408                                 f.offset = field->offset - sizeof (MonoObject) + offset;
 409
 410                                 g_array_append_val (fields_array, f);
 411                         }
 412                 }
 413         }
 414 }
 415
 416 #ifdef TARGET_WIN32
 417
 418 /* Windows x64 ABI can pass/return value types in register of size 1,2,4,8 bytes. */
 419 #define MONO_WIN64_VALUE_TYPE_FITS_REG(arg_size) (arg_size <= SIZEOF_REGISTER && (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8))
 420
 421 static gboolean
 422 allocate_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, AMD64_Reg_No int_regs [], int int_reg_count, AMD64_XMM_Reg_No float_regs [], int float_reg_count, guint32 *current_int_reg, guint32 *current_float_reg)
 423 {
 424         gboolean result = FALSE;
 425
 426         assert (arg_info != NULL && int_regs != NULL && float_regs != NULL && current_int_reg != NULL && current_float_reg != NULL);
 427         assert (arg_info->storage == ArgValuetypeInReg || arg_info->storage == ArgValuetypeAddrInIReg);
 428
 429         arg_info->pair_storage [0] = arg_info->pair_storage [1] = ArgNone;
 430         arg_info->pair_regs [0] = arg_info->pair_regs [1] = ArgNone;
 431         arg_info->pair_size [0] = 0;
 432         arg_info->pair_size [1] = 0;
 433         arg_info->nregs = 0;
 434
 435         if (arg_class == ARG_CLASS_INTEGER && *current_int_reg < int_reg_count) {
 436                 /* Pass parameter in integer register. */
 437                 arg_info->pair_storage [0] = ArgInIReg;
 438                 arg_info->pair_regs [0] = int_regs [*current_int_reg];
 439                 (*current_int_reg) ++;
 440                 result = TRUE;
 441         } else if (arg_class == ARG_CLASS_SSE && *current_float_reg < float_reg_count) {
 442                 /* Pass parameter in float register. */
 443                 arg_info->pair_storage [0] = (arg_size <= sizeof (gfloat)) ? ArgInFloatSSEReg : ArgInDoubleSSEReg;
 444                 arg_info->pair_regs [0] = float_regs [*current_float_reg];
 445                 (*current_float_reg) ++;
 446                 result = TRUE;
 447         }
 448
 449         if (result == TRUE) {
 450                 arg_info->pair_size [0] = arg_size;
 451                 arg_info->nregs = 1;
 452         }
 453
 454         return result;
 455 }
 456
 457 static inline gboolean
 458 allocate_parameter_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg)
 459 {
 460         return allocate_register_for_valuetype_win64 (arg_info, arg_class, arg_size, param_regs, PARAM_REGS, float_param_regs, FLOAT_PARAM_REGS, current_int_reg, current_float_reg);
 461 }
 462
 463 static inline gboolean
 464 allocate_return_register_for_valuetype_win64 (ArgInfo *arg_info, ArgumentClass arg_class, guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg)
 465 {
 466         return allocate_register_for_valuetype_win64 (arg_info, arg_class, arg_size, return_regs, RETURN_REGS, float_return_regs, FLOAT_RETURN_REGS, current_int_reg, current_float_reg);
 467 }
 468
 469 static void
 470 allocate_storage_for_valuetype_win64 (ArgInfo *arg_info, MonoType *type, gboolean is_return, ArgumentClass arg_class,
 471                                                                           guint32 arg_size, guint32 *current_int_reg, guint32 *current_float_reg, guint32 *stack_size)
 472 {
 473         /* Windows x64 value type ABI.
 474         *
 475         * Parameters: https://msdn.microsoft.com/en-us/library/zthk2dkh.aspx
 476         *
 477         * Integer/Float types smaller than or equals to 8 bytes or porperly sized struct/union (1,2,4,8)
 478         *    Try pass in register using ArgValuetypeInReg/(ArgInIReg|ArgInFloatSSEReg|ArgInDoubleSSEReg) as storage and size of parameter(1,2,4,8), if no more registers, pass on stack using ArgOnStack as storage and size of parameter(1,2,4,8).
 479         * Integer/Float types bigger than 8 bytes or struct/unions larger than 8 bytes or (3,5,6,7).
 480         *    Try to pass pointer in register using ArgValuetypeAddrInIReg, if no more registers, pass pointer on stack using ArgValuetypeAddrOnStack as storage and parameter size of register (8 bytes).
 481         *
 482         * Return values:  https://msdn.microsoft.com/en-us/library/7572ztz4.aspx.
 483         *
 484         * Integers/Float types smaller than or equal to 8 bytes
 485         *    Return in corresponding register RAX/XMM0 using ArgValuetypeInReg/(ArgInIReg|ArgInFloatSSEReg|ArgInDoubleSSEReg) as storage and size of parameter(1,2,4,8).
 486         * Properly sized struct/unions (1,2,4,8)
 487         *    Return in register RAX using ArgValuetypeInReg as storage and size of parameter(1,2,4,8).
 488         * Types bigger than 8 bytes or struct/unions larger than 8 bytes or (3,5,6,7).
 489         *    Return pointer to allocated stack space (allocated by caller) using ArgValuetypeAddrInIReg as storage and parameter size.
 490         */
 491
 492         assert (arg_info != NULL && type != NULL && current_int_reg != NULL && current_float_reg != NULL && stack_size != NULL);
 493
 494         if (!is_return) {
 495
 496                 /* Parameter cases. */
 497                 if (arg_class != ARG_CLASS_MEMORY && MONO_WIN64_VALUE_TYPE_FITS_REG (arg_size)) {
 498                         assert (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8);
 499
 500                         /* First, try to use registers for parameter. If type is struct it can only be passed by value in integer register. */
 501                         arg_info->storage = ArgValuetypeInReg;
 502                         if (!allocate_parameter_register_for_valuetype_win64 (arg_info, !MONO_TYPE_ISSTRUCT (type) ? arg_class : ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg)) {
 503                                 /* No more registers, fallback passing parameter on stack as value. */
 504                                 assert (arg_info->pair_storage [0] == ArgNone && arg_info->pair_storage [1] == ArgNone && arg_info->pair_size [0] == 0 && arg_info->pair_size [1] == 0 && arg_info->nregs == 0);
 505
 506                                 /* Passing value directly on stack, so use size of value. */
 507                                 arg_info->storage = ArgOnStack;
 508                                 arg_size = ALIGN_TO (arg_size, sizeof (mgreg_t));
 509                                 arg_info->offset = *stack_size;
 510                                 arg_info->arg_size = arg_size;
 511                                 *stack_size += arg_size;
 512                         }
 513                 } else {
 514                         /* Fallback to stack, try to pass address to parameter in register. Always use integer register to represent stack address. */
 515                         arg_info->storage = ArgValuetypeAddrInIReg;
 516                         if (!allocate_parameter_register_for_valuetype_win64 (arg_info, ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg)) {
 517                                 /* No more registers, fallback passing address to parameter on stack. */
 518                                 assert (arg_info->pair_storage [0] == ArgNone && arg_info->pair_storage [1] == ArgNone && arg_info->pair_size [0] == 0 && arg_info->pair_size [1] == 0 && arg_info->nregs == 0);
 519
 520                                 /* Passing an address to value on stack, so use size of register as argument size. */
 521                                 arg_info->storage = ArgValuetypeAddrOnStack;
 522                                 arg_size = sizeof (mgreg_t);
 523                                 arg_info->offset = *stack_size;
 524                                 arg_info->arg_size = arg_size;
 525                                 *stack_size += arg_size;
 526                         }
 527                 }
 528         } else {
 529                 /* Return value cases. */
 530                 if (arg_class != ARG_CLASS_MEMORY && MONO_WIN64_VALUE_TYPE_FITS_REG (arg_size)) {
 531                         assert (arg_size == 1 || arg_size == 2 || arg_size == 4 || arg_size == 8);
 532
 533                         /* Return value fits into return registers. If type is struct it can only be returned by value in integer register. */
 534                         arg_info->storage = ArgValuetypeInReg;
 535                         allocate_return_register_for_valuetype_win64 (arg_info, !MONO_TYPE_ISSTRUCT (type) ? arg_class : ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg);
 536
 537                         /* Only RAX/XMM0 should be used to return valuetype. */
 538                         assert ((arg_info->pair_regs[0] == AMD64_RAX && arg_info->pair_regs[1] == ArgNone) || (arg_info->pair_regs[0] == AMD64_XMM0 && arg_info->pair_regs[1] == ArgNone));
 539                 } else {
 540                         /* Return value doesn't fit into return register, return address to allocated stack space (allocated by caller and passed as input). */
 541                         arg_info->storage = ArgValuetypeAddrInIReg;
 542                         allocate_return_register_for_valuetype_win64 (arg_info, ARG_CLASS_INTEGER, arg_size, current_int_reg, current_float_reg);
 543
 544                         /* Only RAX should be used to return valuetype address. */
 545                         assert (arg_info->pair_regs[0] == AMD64_RAX && arg_info->pair_regs[1] == ArgNone);
 546
 547                         arg_size = ALIGN_TO (arg_size, sizeof (mgreg_t));
 548                         arg_info->offset = *stack_size;
 549                         *stack_size += arg_size;
 550                 }
 551         }
 552 }
 553
 554 static void
 555 get_valuetype_size_win64 (MonoClass *klass, gboolean pinvoke, ArgInfo *arg_info, MonoType *type, ArgumentClass *arg_class, guint32 *arg_size)
 556 {
 557         *arg_size = 0;
 558         *arg_class = ARG_CLASS_NO_CLASS;
 559
 560         assert (klass != NULL && arg_info != NULL && type != NULL && arg_class != NULL && arg_size != NULL);
 561
 562         if (pinvoke) {
 563                 /* Calculate argument class type and size of marshalled type. */
 564                 MonoMarshalType *info = mono_marshal_load_type_info (klass);
 565                 *arg_size = info->native_size;
 566         } else {
 567                 /* Calculate argument class type and size of managed type. */
 568                 *arg_size = mono_class_value_size (klass, NULL);
 569         }
 570
 571         /* Windows ABI only handle value types on stack or passed in integer register (if it fits register size). */
 572         *arg_class = MONO_WIN64_VALUE_TYPE_FITS_REG (*arg_size) ? ARG_CLASS_INTEGER : ARG_CLASS_MEMORY;
 573
 574         if (*arg_class == ARG_CLASS_MEMORY) {
 575                 /* Value type has a size that doesn't seem to fit register according to ABI. Try to used full stack size of type. */
 576                 *arg_size = mini_type_stack_size_full (&klass->byval_arg, NULL, pinvoke);
 577         }
 578
 579         /*
 580         * Standard C and C++ doesn't allow empty structs, empty structs will always have a size of 1 byte.
 581         * GCC have an extension to allow empty structs, https://gcc.gnu.org/onlinedocs/gcc/Empty-Structures.html.
 582         * This cause a little dilemma since runtime build using none GCC compiler will not be compatible with
 583         * GCC build C libraries and the other way around. On platforms where empty structs has size of 1 byte
 584         * it must be represented in call and cannot be dropped.
 585         */
 586         if (*arg_size == 0 && MONO_TYPE_ISSTRUCT (type)) {
 587                 arg_info->pass_empty_struct = TRUE;
 588                 *arg_size = SIZEOF_REGISTER;
 589                 *arg_class = ARG_CLASS_INTEGER;
 590         }
 591
 592         assert (*arg_class != ARG_CLASS_NO_CLASS);
 593 }
 594
 595 static void
 596 add_valuetype_win64 (MonoMethodSignature *signature, ArgInfo *arg_info, MonoType *type,
 597                                                 gboolean is_return, guint32 *current_int_reg, guint32 *current_float_reg, guint32 *stack_size)
 598 {
 599         guint32 arg_size = SIZEOF_REGISTER;
 600         MonoClass *klass = NULL;
 601         ArgumentClass arg_class;
 602
 603         assert (signature != NULL && arg_info != NULL && type != NULL && current_int_reg != NULL && current_float_reg != NULL && stack_size != NULL);
 604
 605         klass = mono_class_from_mono_type (type);
 606         get_valuetype_size_win64 (klass, signature->pinvoke, arg_info, type, &arg_class, &arg_size);
 607
 608         /* Only drop value type if its not an empty struct as input that must be represented in call */
 609         if ((arg_size == 0 && !arg_info->pass_empty_struct) || (arg_size == 0 && arg_info->pass_empty_struct && is_return)) {
 610                 arg_info->storage = ArgValuetypeInReg;
 611                 arg_info->pair_storage [0] = arg_info->pair_storage [1] = ArgNone;
 612         } else {
 613                 /* Alocate storage for value type. */
 614                 allocate_storage_for_valuetype_win64 (arg_info, type, is_return, arg_class, arg_size, current_int_reg, current_float_reg, stack_size);
 615         }
 616 }
 617
 618 #endif /* TARGET_WIN32 */
 619
 620 static void
 621 add_valuetype (MonoMethodSignature *sig, ArgInfo *ainfo, MonoType *type,
 622                            gboolean is_return,
 623                            guint32 *gr, guint32 *fr, guint32 *stack_size)
 624 {
 625 #ifdef TARGET_WIN32
 626         add_valuetype_win64 (sig, ainfo, type, is_return, gr, fr, stack_size);
 627 #else
 628         guint32 size, quad, nquads, i, nfields;
 629         /* Keep track of the size used in each quad so we can */
 630         /* use the right size when copying args/return vars.  */
 631         guint32 quadsize [2] = {8, 8};
 632         ArgumentClass args [2];
 633         StructFieldInfo *fields = NULL;
 634         GArray *fields_array;
 635         MonoClass *klass;
 636         gboolean pass_on_stack = FALSE;
 637         int struct_size;
 638
 639         klass = mono_class_from_mono_type (type);
 640         size = mini_type_stack_size_full (&klass->byval_arg, NULL, sig->pinvoke);
 641
 642         if (!sig->pinvoke && ((is_return && (size == 8)) || (!is_return && (size <= 16)))) {
 643                 /* We pass and return vtypes of size 8 in a register */
 644         } else if (!sig->pinvoke || (size == 0) || (size > 16)) {
 645                 pass_on_stack = TRUE;
 646         }
 647
 648         /* If this struct can't be split up naturally into 8-byte */
 649         /* chunks (registers), pass it on the stack.              */
 650         if (sig->pinvoke) {
 651                 MonoMarshalType *info = mono_marshal_load_type_info (klass);
 652                 g_assert (info);
 653                 struct_size = info->native_size;
 654         } else {
 655                 struct_size = mono_class_value_size (klass, NULL);
 656         }
 657         /*
 658          * Collect field information recursively to be able to
 659          * handle nested structures.
 660          */
 661         fields_array = g_array_new (FALSE, TRUE, sizeof (StructFieldInfo));
 662         collect_field_info_nested (klass, fields_array, 0, sig->pinvoke, klass->unicode);
 663         fields = (StructFieldInfo*)fields_array->data;
 664         nfields = fields_array->len;
 665
 666         for (i = 0; i < nfields; ++i) {
 667                 if ((fields [i].offset < 8) && (fields [i].offset + fields [i].size) > 8) {
 668                         pass_on_stack = TRUE;
 669                         break;
 670                 }
 671         }
 672
 673         if (size == 0) {
 674                 ainfo->storage = ArgValuetypeInReg;
 675                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 676                 return;
 677         }
 678
 679         if (pass_on_stack) {
 680                 /* Allways pass in memory */
 681                 ainfo->offset = *stack_size;
 682                 *stack_size += ALIGN_TO (size, 8);
 683                 ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 684                 if (!is_return)
 685                         ainfo->arg_size = ALIGN_TO (size, 8);
 686
 687                 g_array_free (fields_array, TRUE);
 688                 return;
 689         }
 690
 691         if (size > 8)
 692                 nquads = 2;
 693         else
 694                 nquads = 1;
 695
 696         if (!sig->pinvoke) {
 697                 int n = mono_class_value_size (klass, NULL);
 698
 699                 quadsize [0] = n >= 8 ? 8 : n;
 700                 quadsize [1] = n >= 8 ? MAX (n - 8, 8) : 0;
 701
 702                 /* Always pass in 1 or 2 integer registers */
 703                 args [0] = ARG_CLASS_INTEGER;
 704                 args [1] = ARG_CLASS_INTEGER;
 705                 /* Only the simplest cases are supported */
 706                 if (is_return && nquads != 1) {
 707                         args [0] = ARG_CLASS_MEMORY;
 708                         args [1] = ARG_CLASS_MEMORY;
 709                 }
 710         } else {
 711                 /*
 712                  * Implement the algorithm from section 3.2.3 of the X86_64 ABI.
 713                  * The X87 and SSEUP stuff is left out since there are no such types in
 714                  * the CLR.
 715                  */
 716                 if (!nfields) {
 717                         ainfo->storage = ArgValuetypeInReg;
 718                         ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 719                         return;
 720                 }
 721
 722                 if (struct_size > 16) {
 723                         ainfo->offset = *stack_size;
 724                         *stack_size += ALIGN_TO (struct_size, 8);
 725                         ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 726                         if (!is_return)
 727                                 ainfo->arg_size = ALIGN_TO (struct_size, 8);
 728
 729                         g_array_free (fields_array, TRUE);
 730                         return;
 731                 }
 732
 733                 args [0] = ARG_CLASS_NO_CLASS;
 734                 args [1] = ARG_CLASS_NO_CLASS;
 735                 for (quad = 0; quad < nquads; ++quad) {
 736                         ArgumentClass class1;
 737
 738                         if (nfields == 0)
 739                                 class1 = ARG_CLASS_MEMORY;
 740                         else
 741                                 class1 = ARG_CLASS_NO_CLASS;
 742                         for (i = 0; i < nfields; ++i) {
 743                                 if ((fields [i].offset < 8) && (fields [i].offset + fields [i].size) > 8) {
 744                                         /* Unaligned field */
 745                                         NOT_IMPLEMENTED;
 746                                 }
 747
 748                                 /* Skip fields in other quad */
 749                                 if ((quad == 0) && (fields [i].offset >= 8))
 750                                         continue;
 751                                 if ((quad == 1) && (fields [i].offset < 8))
 752                                         continue;
 753
 754                                 /* How far into this quad this data extends.*/
 755                                 /* (8 is size of quad) */
 756                                 quadsize [quad] = fields [i].offset + fields [i].size - (quad * 8);
 757
 758                                 class1 = merge_argument_class_from_type (fields [i].type, class1);
 759                         }
 760                         /* Empty structs have a nonzero size, causing this assert to be hit */
 761                         if (sig->pinvoke)
 762                                 g_assert (class1 != ARG_CLASS_NO_CLASS);
 763                         args [quad] = class1;
 764                 }
 765         }
 766
 767         g_array_free (fields_array, TRUE);
 768
 769         /* Post merger cleanup */
 770         if ((args [0] == ARG_CLASS_MEMORY) || (args [1] == ARG_CLASS_MEMORY))
 771                 args [0] = args [1] = ARG_CLASS_MEMORY;
 772
 773         /* Allocate registers */
 774         {
 775                 int orig_gr = *gr;
 776                 int orig_fr = *fr;
 777
 778                 while (quadsize [0] != 1 && quadsize [0] != 2 && quadsize [0] != 4 && quadsize [0] != 8)
 779                         quadsize [0] ++;
 780                 while (quadsize [1] != 0 && quadsize [1] != 1 && quadsize [1] != 2 && quadsize [1] != 4 && quadsize [1] != 8)
 781                         quadsize [1] ++;
 782
 783                 ainfo->storage = ArgValuetypeInReg;
 784                 ainfo->pair_storage [0] = ainfo->pair_storage [1] = ArgNone;
 785                 g_assert (quadsize [0] <= 8);
 786                 g_assert (quadsize [1] <= 8);
 787                 ainfo->pair_size [0] = quadsize [0];
 788                 ainfo->pair_size [1] = quadsize [1];
 789                 ainfo->nregs = nquads;
 790                 for (quad = 0; quad < nquads; ++quad) {
 791                         switch (args [quad]) {
 792                         case ARG_CLASS_INTEGER:
 793                                 if (*gr >= PARAM_REGS)
 794                                         args [quad] = ARG_CLASS_MEMORY;
 795                                 else {
 796                                         ainfo->pair_storage [quad] = ArgInIReg;
 797                                         if (is_return)
 798                                                 ainfo->pair_regs [quad] = return_regs [*gr];
 799                                         else
 800                                                 ainfo->pair_regs [quad] = param_regs [*gr];
 801                                         (*gr) ++;
 802                                 }
 803                                 break;
 804                         case ARG_CLASS_SSE:
 805                                 if (*fr >= FLOAT_PARAM_REGS)
 806                                         args [quad] = ARG_CLASS_MEMORY;
 807                                 else {
 808                                         if (quadsize[quad] <= 4)
 809                                                 ainfo->pair_storage [quad] = ArgInFloatSSEReg;
 810                                         else ainfo->pair_storage [quad] = ArgInDoubleSSEReg;
 811                                         ainfo->pair_regs [quad] = *fr;
 812                                         (*fr) ++;
 813                                 }
 814                                 break;
 815                         case ARG_CLASS_MEMORY:
 816                                 break;
 817                         case ARG_CLASS_NO_CLASS:
 818                                 break;
 819                         default:
 820                                 g_assert_not_reached ();
 821                         }
 822                 }
 823
 824                 if ((args [0] == ARG_CLASS_MEMORY) || (args [1] == ARG_CLASS_MEMORY)) {
 825                         int arg_size;
 826                         /* Revert possible register assignments */
 827                         *gr = orig_gr;
 828                         *fr = orig_fr;
 829
 830                         ainfo->offset = *stack_size;
 831                         if (sig->pinvoke)
 832                                 arg_size = ALIGN_TO (struct_size, 8);
 833                         else
 834                                 arg_size = nquads * sizeof(mgreg_t);
 835                         *stack_size += arg_size;
 836                         ainfo->storage = is_return ? ArgValuetypeAddrInIReg : ArgOnStack;
 837                         if (!is_return)
 838                                 ainfo->arg_size = arg_size;
 839                 }
 840         }
 841 #endif /* !TARGET_WIN32 */
 842 }
 843
 844 /*
 845  * get_call_info:
 846  *
 847  * Obtain information about a call according to the calling convention.
 848  * For AMD64 System V, see the "System V ABI, x86-64 Architecture Processor Supplement
 849  * Draft Version 0.23" document for more information.
 850  * For AMD64 Windows, see "Overview of x64 Calling Conventions",
 851  * https://msdn.microsoft.com/en-us/library/ms235286.aspx
 852  */
 853 static CallInfo*
 854 get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
 855 {
 856         guint32 i, gr, fr, pstart;
 857         MonoType *ret_type;
 858         int n = sig->hasthis + sig->param_count;
 859         guint32 stack_size = 0;
 860         CallInfo *cinfo;
 861         gboolean is_pinvoke = sig->pinvoke;
 862
 863         if (mp)
 864                 cinfo = (CallInfo *)mono_mempool_alloc0 (mp, sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 865         else
 866                 cinfo = (CallInfo *)g_malloc0 (sizeof (CallInfo) + (sizeof (ArgInfo) * n));
 867
 868         cinfo->nargs = n;
 869         cinfo->gsharedvt = mini_is_gsharedvt_variable_signature (sig);
 870
 871         gr = 0;
 872         fr = 0;
 873
 874 #ifdef TARGET_WIN32
 875         /* Reserve space where the callee can save the argument registers */
 876         stack_size = 4 * sizeof (mgreg_t);
 877 #endif
 878
 879         /* return value */
 880         ret_type = mini_get_underlying_type (sig->ret);
 881         switch (ret_type->type) {
 882         case MONO_TYPE_I1:
 883         case MONO_TYPE_U1:
 884         case MONO_TYPE_I2:
 885         case MONO_TYPE_U2:
 886         case MONO_TYPE_I4:
 887         case MONO_TYPE_U4:
 888         case MONO_TYPE_I:
 889         case MONO_TYPE_U:
 890         case MONO_TYPE_PTR:
 891         case MONO_TYPE_FNPTR:
 892         case MONO_TYPE_CLASS:
 893         case MONO_TYPE_OBJECT:
 894         case MONO_TYPE_SZARRAY:
 895         case MONO_TYPE_ARRAY:
 896         case MONO_TYPE_STRING:
 897                 cinfo->ret.storage = ArgInIReg;
 898                 cinfo->ret.reg = AMD64_RAX;
 899                 break;
 900         case MONO_TYPE_U8:
 901         case MONO_TYPE_I8:
 902                 cinfo->ret.storage = ArgInIReg;
 903                 cinfo->ret.reg = AMD64_RAX;
 904                 break;
 905         case MONO_TYPE_R4:
 906                 cinfo->ret.storage = ArgInFloatSSEReg;
 907                 cinfo->ret.reg = AMD64_XMM0;
 908                 break;
 909         case MONO_TYPE_R8:
 910                 cinfo->ret.storage = ArgInDoubleSSEReg;
 911                 cinfo->ret.reg = AMD64_XMM0;
 912                 break;
 913         case MONO_TYPE_GENERICINST:
 914                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
 915                         cinfo->ret.storage = ArgInIReg;
 916                         cinfo->ret.reg = AMD64_RAX;
 917                         break;
 918                 }
 919                 if (mini_is_gsharedvt_type (ret_type)) {
 920                         cinfo->ret.storage = ArgGsharedvtVariableInReg;
 921                         break;
 922                 }
 923                 /* fall through */
 924         case MONO_TYPE_VALUETYPE:
 925         case MONO_TYPE_TYPEDBYREF: {
 926                 guint32 tmp_gr = 0, tmp_fr = 0, tmp_stacksize = 0;
 927
 928                 add_valuetype (sig, &cinfo->ret, ret_type, TRUE, &tmp_gr, &tmp_fr, &tmp_stacksize);
 929                 g_assert (cinfo->ret.storage != ArgInIReg);
 930                 break;
 931         }
 932         case MONO_TYPE_VAR:
 933         case MONO_TYPE_MVAR:
 934                 g_assert (mini_is_gsharedvt_type (ret_type));
 935                 cinfo->ret.storage = ArgGsharedvtVariableInReg;
 936                 break;
 937         case MONO_TYPE_VOID:
 938                 break;
 939         default:
 940                 g_error ("Can't handle as return value 0x%x", ret_type->type);
 941         }
 942
 943         pstart = 0;
 944         /*
 945          * To simplify get_this_arg_reg () and LLVM integration, emit the vret arg after
 946          * the first argument, allowing 'this' to be always passed in the first arg reg.
 947          * Also do this if the first argument is a reference type, since virtual calls
 948          * are sometimes made using calli without sig->hasthis set, like in the delegate
 949          * invoke wrappers.
 950          */
 951         ArgStorage ret_storage = cinfo->ret.storage;
 952         if ((ret_storage == ArgValuetypeAddrInIReg || ret_storage == ArgGsharedvtVariableInReg) && !is_pinvoke && (sig->hasthis || (sig->param_count > 0 && MONO_TYPE_IS_REFERENCE (mini_get_underlying_type (sig->params [0]))))) {
 953                 if (sig->hasthis) {
 954                         add_general (&gr, &stack_size, cinfo->args + 0);
 955                 } else {
 956                         add_general (&gr, &stack_size, &cinfo->args [sig->hasthis + 0]);
 957                         pstart = 1;
 958                 }
 959                 add_general (&gr, &stack_size, &cinfo->ret);
 960                 cinfo->ret.storage = ret_storage;
 961                 cinfo->vret_arg_index = 1;
 962         } else {
 963                 /* this */
 964                 if (sig->hasthis)
 965                         add_general (&gr, &stack_size, cinfo->args + 0);
 966
 967                 if (ret_storage == ArgValuetypeAddrInIReg || ret_storage == ArgGsharedvtVariableInReg) {
 968                         add_general (&gr, &stack_size, &cinfo->ret);
 969                         cinfo->ret.storage = ret_storage;
 970                 }
 971         }
 972
 973         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == 0)) {
 974                 gr = PARAM_REGS;
 975                 fr = FLOAT_PARAM_REGS;
 976
 977                 /* Emit the signature cookie just before the implicit arguments */
 978                 add_general (&gr, &stack_size, &cinfo->sig_cookie);
 979         }
 980
 981         for (i = pstart; i < sig->param_count; ++i) {
 982                 ArgInfo *ainfo = &cinfo->args [sig->hasthis + i];
 983                 MonoType *ptype;
 984
 985 #ifdef TARGET_WIN32
 986                 /* The float param registers and other param registers must be the same index on Windows x64.*/
 987                 if (gr > fr)
 988                         fr = gr;
 989                 else if (fr > gr)
 990                         gr = fr;
 991 #endif
 992
 993                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos)) {
 994                         /* We allways pass the sig cookie on the stack for simplicity */
 995                         /*
 996                          * Prevent implicit arguments + the sig cookie from being passed
 997                          * in registers.
 998                          */
 999                         gr = PARAM_REGS;
1000                         fr = FLOAT_PARAM_REGS;
1001
1002                         /* Emit the signature cookie just before the implicit arguments */
1003                         add_general (&gr, &stack_size, &cinfo->sig_cookie);
1004                 }
1005
1006                 ptype = mini_get_underlying_type (sig->params [i]);
1007                 switch (ptype->type) {
1008                 case MONO_TYPE_I1:
1009                 case MONO_TYPE_U1:
1010                         add_general (&gr, &stack_size, ainfo);
1011                         break;
1012                 case MONO_TYPE_I2:
1013                 case MONO_TYPE_U2:
1014                         add_general (&gr, &stack_size, ainfo);
1015                         break;
1016                 case MONO_TYPE_I4:
1017                 case MONO_TYPE_U4:
1018                         add_general (&gr, &stack_size, ainfo);
1019                         break;
1020                 case MONO_TYPE_I:
1021                 case MONO_TYPE_U:
1022                 case MONO_TYPE_PTR:
1023                 case MONO_TYPE_FNPTR:
1024                 case MONO_TYPE_CLASS:
1025                 case MONO_TYPE_OBJECT:
1026                 case MONO_TYPE_STRING:
1027                 case MONO_TYPE_SZARRAY:
1028                 case MONO_TYPE_ARRAY:
1029                         add_general (&gr, &stack_size, ainfo);
1030                         break;
1031                 case MONO_TYPE_GENERICINST:
1032                         if (!mono_type_generic_inst_is_valuetype (ptype)) {
1033                                 add_general (&gr, &stack_size, ainfo);
1034                                 break;
1035                         }
1036                         if (mini_is_gsharedvt_variable_type (ptype)) {
1037                                 /* gsharedvt arguments are passed by ref */
1038                                 add_general (&gr, &stack_size, ainfo);
1039                                 if (ainfo->storage == ArgInIReg)
1040                                         ainfo->storage = ArgGSharedVtInReg;
1041                                 else
1042                                         ainfo->storage = ArgGSharedVtOnStack;
1043                                 break;
1044                         }
1045                         /* fall through */
1046                 case MONO_TYPE_VALUETYPE:
1047                 case MONO_TYPE_TYPEDBYREF:
1048                         add_valuetype (sig, ainfo, ptype, FALSE, &gr, &fr, &stack_size);
1049                         break;
1050                 case MONO_TYPE_U8:
1051
1052                 case MONO_TYPE_I8:
1053                         add_general (&gr, &stack_size, ainfo);
1054                         break;
1055                 case MONO_TYPE_R4:
1056                         add_float (&fr, &stack_size, ainfo, FALSE);
1057                         break;
1058                 case MONO_TYPE_R8:
1059                         add_float (&fr, &stack_size, ainfo, TRUE);
1060                         break;
1061                 case MONO_TYPE_VAR:
1062                 case MONO_TYPE_MVAR:
1063                         /* gsharedvt arguments are passed by ref */
1064                         g_assert (mini_is_gsharedvt_type (ptype));
1065                         add_general (&gr, &stack_size, ainfo);
1066                         if (ainfo->storage == ArgInIReg)
1067                                 ainfo->storage = ArgGSharedVtInReg;
1068                         else
1069                                 ainfo->storage = ArgGSharedVtOnStack;
1070                         break;
1071                 default:
1072                         g_assert_not_reached ();
1073                 }
1074         }
1075
1076         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n > 0) && (sig->sentinelpos == sig->param_count)) {
1077                 gr = PARAM_REGS;
1078                 fr = FLOAT_PARAM_REGS;
1079
1080                 /* Emit the signature cookie just before the implicit arguments */
1081                 add_general (&gr, &stack_size, &cinfo->sig_cookie);
1082         }
1083
1084         cinfo->stack_usage = stack_size;
1085         cinfo->reg_usage = gr;
1086         cinfo->freg_usage = fr;
1087         return cinfo;
1088 }
1089
1090 /*
1091  * mono_arch_get_argument_info:
1092  * @csig:  a method signature
1093  * @param_count: the number of parameters to consider
1094  * @arg_info: an array to store the result infos
1095  *
1096  * Gathers information on parameters such as size, alignment and
1097  * padding. arg_info should be large enought to hold param_count + 1 entries.
1098  *
1099  * Returns the size of the argument area on the stack.
1100  */
1101 int
1102 mono_arch_get_argument_info (MonoMethodSignature *csig, int param_count, MonoJitArgumentInfo *arg_info)
1103 {
1104         int k;
1105         CallInfo *cinfo = get_call_info (NULL, csig);
1106         guint32 args_size = cinfo->stack_usage;
1107
1108         /* The arguments are saved to a stack area in mono_arch_instrument_prolog */
1109         if (csig->hasthis) {
1110                 arg_info [0].offset = 0;
1111         }
1112
1113         for (k = 0; k < param_count; k++) {
1114                 arg_info [k + 1].offset = ((k + csig->hasthis) * 8);
1115                 /* FIXME: */
1116                 arg_info [k + 1].size = 0;
1117         }
1118
1119         g_free (cinfo);
1120
1121         return args_size;
1122 }
1123
1124 gboolean
1125 mono_arch_tail_call_supported (MonoCompile *cfg, MonoMethodSignature *caller_sig, MonoMethodSignature *callee_sig)
1126 {
1127         CallInfo *c1, *c2;
1128         gboolean res;
1129         MonoType *callee_ret;
1130
1131         c1 = get_call_info (NULL, caller_sig);
1132         c2 = get_call_info (NULL, callee_sig);
1133         res = c1->stack_usage >= c2->stack_usage;
1134         callee_ret = mini_get_underlying_type (callee_sig->ret);
1135         if (callee_ret && MONO_TYPE_ISSTRUCT (callee_ret) && c2->ret.storage != ArgValuetypeInReg)
1136                 /* An address on the callee's stack is passed as the first argument */
1137                 res = FALSE;
1138
1139         g_free (c1);
1140         g_free (c2);
1141
1142         return res;
1143 }
1144
1145 /*
1146  * Initialize the cpu to execute managed code.
1147  */
1148 void
1149 mono_arch_cpu_init (void)
1150 {
1151 #ifndef _MSC_VER
1152         guint16 fpcw;
1153
1154         /* spec compliance requires running with double precision */
1155         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
1156         fpcw &= ~X86_FPCW_PRECC_MASK;
1157         fpcw |= X86_FPCW_PREC_DOUBLE;
1158         __asm__  __volatile__ ("fldcw %0\n": : "m" (fpcw));
1159         __asm__  __volatile__ ("fnstcw %0\n": "=m" (fpcw));
1160 #else
1161         /* TODO: This is crashing on Win64 right now.
1162         * _control87 (_PC_53, MCW_PC);
1163         */
1164 #endif
1165 }
1166
1167 /*
1168  * Initialize architecture specific code.
1169  */
1170 void
1171 mono_arch_init (void)
1172 {
1173         mono_os_mutex_init_recursive (&mini_arch_mutex);
1174
1175         mono_aot_register_jit_icall ("mono_amd64_throw_exception", mono_amd64_throw_exception);
1176         mono_aot_register_jit_icall ("mono_amd64_throw_corlib_exception", mono_amd64_throw_corlib_exception);
1177         mono_aot_register_jit_icall ("mono_amd64_resume_unwind", mono_amd64_resume_unwind);
1178         mono_aot_register_jit_icall ("mono_amd64_get_original_ip", mono_amd64_get_original_ip);
1179         mono_aot_register_jit_icall ("mono_amd64_handler_block_trampoline_helper", mono_amd64_handler_block_trampoline_helper);
1180
1181 #if defined(MONO_ARCH_GSHAREDVT_SUPPORTED)
1182         mono_aot_register_jit_icall ("mono_amd64_start_gsharedvt_call", mono_amd64_start_gsharedvt_call);
1183 #endif
1184
1185         if (!mono_aot_only)
1186                 bp_trampoline = mini_get_breakpoint_trampoline ();
1187 }
1188
1189 /*
1190  * Cleanup architecture specific code.
1191  */
1192 void
1193 mono_arch_cleanup (void)
1194 {
1195         mono_os_mutex_destroy (&mini_arch_mutex);
1196 }
1197
1198 /*
1199  * This function returns the optimizations supported on this cpu.
1200  */
1201 guint32
1202 mono_arch_cpu_optimizations (guint32 *exclude_mask)
1203 {
1204         guint32 opts = 0;
1205
1206         *exclude_mask = 0;
1207
1208         if (mono_hwcap_x86_has_cmov) {
1209                 opts |= MONO_OPT_CMOV;
1210
1211                 if (mono_hwcap_x86_has_fcmov)
1212                         opts |= MONO_OPT_FCMOV;
1213                 else
1214                         *exclude_mask |= MONO_OPT_FCMOV;
1215         } else {
1216                 *exclude_mask |= MONO_OPT_CMOV;
1217         }
1218
1219 #ifdef TARGET_WIN32
1220         /* The current SIMD doesn't support the argument used by a LD_ADDR to be of type OP_VTARG_ADDR. */
1221         /* This will now be used for value types > 8 or of size 3,5,6,7 as dictated by windows x64 value type ABI. */
1222         /* Since OP_VTARG_ADDR needs to be resolved in mono_spill_global_vars and the SIMD implementation optimize */
1223         /* away the LD_ADDR in load_simd_vreg, that will cause an error in mono_spill_global_vars since incorrect opcode */
1224         /* will now have a reference to an argument that won't be fully decomposed. */
1225         *exclude_mask |= MONO_OPT_SIMD;
1226 #endif
1227
1228         return opts;
1229 }
1230
1231 /*
1232  * This function test for all SSE functions supported.
1233  *
1234  * Returns a bitmask corresponding to all supported versions.
1235  *
1236  */
1237 guint32
1238 mono_arch_cpu_enumerate_simd_versions (void)
1239 {
1240         guint32 sse_opts = 0;
1241
1242         if (mono_hwcap_x86_has_sse1)
1243                 sse_opts |= SIMD_VERSION_SSE1;
1244
1245         if (mono_hwcap_x86_has_sse2)
1246                 sse_opts |= SIMD_VERSION_SSE2;
1247
1248         if (mono_hwcap_x86_has_sse3)
1249                 sse_opts |= SIMD_VERSION_SSE3;
1250
1251         if (mono_hwcap_x86_has_ssse3)
1252                 sse_opts |= SIMD_VERSION_SSSE3;
1253
1254         if (mono_hwcap_x86_has_sse41)
1255                 sse_opts |= SIMD_VERSION_SSE41;
1256
1257         if (mono_hwcap_x86_has_sse42)
1258                 sse_opts |= SIMD_VERSION_SSE42;
1259
1260         if (mono_hwcap_x86_has_sse4a)
1261                 sse_opts |= SIMD_VERSION_SSE4a;
1262
1263         return sse_opts;
1264 }
1265
1266 #ifndef DISABLE_JIT
1267
1268 GList *
1269 mono_arch_get_allocatable_int_vars (MonoCompile *cfg)
1270 {
1271         GList *vars = NULL;
1272         int i;
1273
1274         for (i = 0; i < cfg->num_varinfo; i++) {
1275                 MonoInst *ins = cfg->varinfo [i];
1276                 MonoMethodVar *vmv = MONO_VARINFO (cfg, i);
1277
1278                 /* unused vars */
1279                 if (vmv->range.first_use.abs_pos >= vmv->range.last_use.abs_pos)
1280                         continue;
1281
1282                 if ((ins->flags & (MONO_INST_IS_DEAD|MONO_INST_VOLATILE|MONO_INST_INDIRECT)) ||
1283                     (ins->opcode != OP_LOCAL && ins->opcode != OP_ARG))
1284                         continue;
1285
1286                 if (mono_is_regsize_var (ins->inst_vtype)) {
1287                         g_assert (MONO_VARINFO (cfg, i)->reg == -1);
1288                         g_assert (i == vmv->idx);
1289                         vars = g_list_prepend (vars, vmv);
1290                 }
1291         }
1292
1293         vars = mono_varlist_sort (cfg, vars, 0);
1294
1295         return vars;
1296 }
1297
1298 /**
1299  * mono_arch_compute_omit_fp:
1300  *
1301  *   Determine whenever the frame pointer can be eliminated.
1302  */
1303 static void
1304 mono_arch_compute_omit_fp (MonoCompile *cfg)
1305 {
1306         MonoMethodSignature *sig;
1307         MonoMethodHeader *header;
1308         int i, locals_size;
1309         CallInfo *cinfo;
1310
1311         if (cfg->arch.omit_fp_computed)
1312                 return;
1313
1314         header = cfg->header;
1315
1316         sig = mono_method_signature (cfg->method);
1317
1318         if (!cfg->arch.cinfo)
1319                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1320         cinfo = (CallInfo *)cfg->arch.cinfo;
1321
1322         /*
1323          * FIXME: Remove some of the restrictions.
1324          */
1325         cfg->arch.omit_fp = TRUE;
1326         cfg->arch.omit_fp_computed = TRUE;
1327
1328         if (cfg->disable_omit_fp)
1329                 cfg->arch.omit_fp = FALSE;
1330
1331         if (!debug_omit_fp ())
1332                 cfg->arch.omit_fp = FALSE;
1333         /*
1334         if (cfg->method->save_lmf)
1335                 cfg->arch.omit_fp = FALSE;
1336         */
1337         if (cfg->flags & MONO_CFG_HAS_ALLOCA)
1338                 cfg->arch.omit_fp = FALSE;
1339         if (header->num_clauses)
1340                 cfg->arch.omit_fp = FALSE;
1341         if (cfg->param_area)
1342                 cfg->arch.omit_fp = FALSE;
1343         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG))
1344                 cfg->arch.omit_fp = FALSE;
1345         if ((mono_jit_trace_calls != NULL && mono_trace_eval (cfg->method)) ||
1346                 (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE))
1347                 cfg->arch.omit_fp = FALSE;
1348         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1349                 ArgInfo *ainfo = &cinfo->args [i];
1350
1351                 if (ainfo->storage == ArgOnStack || ainfo->storage == ArgValuetypeAddrInIReg || ainfo->storage == ArgValuetypeAddrOnStack) {
1352                         /*
1353                          * The stack offset can only be determined when the frame
1354                          * size is known.
1355                          */
1356                         cfg->arch.omit_fp = FALSE;
1357                 }
1358         }
1359
1360         locals_size = 0;
1361         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1362                 MonoInst *ins = cfg->varinfo [i];
1363                 int ialign;
1364
1365                 locals_size += mono_type_size (ins->inst_vtype, &ialign);
1366         }
1367 }
1368
1369 GList *
1370 mono_arch_get_global_int_regs (MonoCompile *cfg)
1371 {
1372         GList *regs = NULL;
1373
1374         mono_arch_compute_omit_fp (cfg);
1375
1376         if (cfg->arch.omit_fp)
1377                 regs = g_list_prepend (regs, (gpointer)AMD64_RBP);
1378
1379         /* We use the callee saved registers for global allocation */
1380         regs = g_list_prepend (regs, (gpointer)AMD64_RBX);
1381         regs = g_list_prepend (regs, (gpointer)AMD64_R12);
1382         regs = g_list_prepend (regs, (gpointer)AMD64_R13);
1383         regs = g_list_prepend (regs, (gpointer)AMD64_R14);
1384         regs = g_list_prepend (regs, (gpointer)AMD64_R15);
1385 #ifdef TARGET_WIN32
1386         regs = g_list_prepend (regs, (gpointer)AMD64_RDI);
1387         regs = g_list_prepend (regs, (gpointer)AMD64_RSI);
1388 #endif
1389
1390         return regs;
1391 }
1392
1393 GList*
1394 mono_arch_get_global_fp_regs (MonoCompile *cfg)
1395 {
1396         GList *regs = NULL;
1397         int i;
1398
1399         /* All XMM registers */
1400         for (i = 0; i < 16; ++i)
1401                 regs = g_list_prepend (regs, GINT_TO_POINTER (i));
1402
1403         return regs;
1404 }
1405
1406 GList*
1407 mono_arch_get_iregs_clobbered_by_call (MonoCallInst *call)
1408 {
1409         static GList *r = NULL;
1410
1411         if (r == NULL) {
1412                 GList *regs = NULL;
1413
1414                 regs = g_list_prepend (regs, (gpointer)AMD64_RBP);
1415                 regs = g_list_prepend (regs, (gpointer)AMD64_RBX);
1416                 regs = g_list_prepend (regs, (gpointer)AMD64_R12);
1417                 regs = g_list_prepend (regs, (gpointer)AMD64_R13);
1418                 regs = g_list_prepend (regs, (gpointer)AMD64_R14);
1419                 regs = g_list_prepend (regs, (gpointer)AMD64_R15);
1420
1421                 regs = g_list_prepend (regs, (gpointer)AMD64_R10);
1422                 regs = g_list_prepend (regs, (gpointer)AMD64_R9);
1423                 regs = g_list_prepend (regs, (gpointer)AMD64_R8);
1424                 regs = g_list_prepend (regs, (gpointer)AMD64_RDI);
1425                 regs = g_list_prepend (regs, (gpointer)AMD64_RSI);
1426                 regs = g_list_prepend (regs, (gpointer)AMD64_RDX);
1427                 regs = g_list_prepend (regs, (gpointer)AMD64_RCX);
1428                 regs = g_list_prepend (regs, (gpointer)AMD64_RAX);
1429
1430                 InterlockedCompareExchangePointer ((gpointer*)&r, regs, NULL);
1431         }
1432
1433         return r;
1434 }
1435
1436 GList*
1437 mono_arch_get_fregs_clobbered_by_call (MonoCallInst *call)
1438 {
1439         int i;
1440         static GList *r = NULL;
1441
1442         if (r == NULL) {
1443                 GList *regs = NULL;
1444
1445                 for (i = 0; i < AMD64_XMM_NREG; ++i)
1446                         regs = g_list_prepend (regs, GINT_TO_POINTER (MONO_MAX_IREGS + i));
1447
1448                 InterlockedCompareExchangePointer ((gpointer*)&r, regs, NULL);
1449         }
1450
1451         return r;
1452 }
1453
1454 /*
1455  * mono_arch_regalloc_cost:
1456  *
1457  *  Return the cost, in number of memory references, of the action of
1458  * allocating the variable VMV into a register during global register
1459  * allocation.
1460  */
1461 guint32
1462 mono_arch_regalloc_cost (MonoCompile *cfg, MonoMethodVar *vmv)
1463 {
1464         MonoInst *ins = cfg->varinfo [vmv->idx];
1465
1466         if (cfg->method->save_lmf)
1467                 /* The register is already saved */
1468                 /* substract 1 for the invisible store in the prolog */
1469                 return (ins->opcode == OP_ARG) ? 0 : 1;
1470         else
1471                 /* push+pop */
1472                 return (ins->opcode == OP_ARG) ? 1 : 2;
1473 }
1474
1475 /*
1476  * mono_arch_fill_argument_info:
1477  *
1478  *   Populate cfg->args, cfg->ret and cfg->vret_addr with information about the arguments
1479  * of the method.
1480  */
1481 void
1482 mono_arch_fill_argument_info (MonoCompile *cfg)
1483 {
1484         MonoType *sig_ret;
1485         MonoMethodSignature *sig;
1486         MonoInst *ins;
1487         int i;
1488         CallInfo *cinfo;
1489
1490         sig = mono_method_signature (cfg->method);
1491
1492         cinfo = (CallInfo *)cfg->arch.cinfo;
1493         sig_ret = mini_get_underlying_type (sig->ret);
1494
1495         /*
1496          * Contrary to mono_arch_allocate_vars (), the information should describe
1497          * where the arguments are at the beginning of the method, not where they can be
1498          * accessed during the execution of the method. The later makes no sense for the
1499          * global register allocator, since a variable can be in more than one location.
1500          */
1501         switch (cinfo->ret.storage) {
1502         case ArgInIReg:
1503         case ArgInFloatSSEReg:
1504         case ArgInDoubleSSEReg:
1505                 cfg->ret->opcode = OP_REGVAR;
1506                 cfg->ret->inst_c0 = cinfo->ret.reg;
1507                 break;
1508         case ArgValuetypeInReg:
1509                 cfg->ret->opcode = OP_REGOFFSET;
1510                 cfg->ret->inst_basereg = -1;
1511                 cfg->ret->inst_offset = -1;
1512                 break;
1513         case ArgNone:
1514                 break;
1515         default:
1516                 g_assert_not_reached ();
1517         }
1518
1519         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1520                 ArgInfo *ainfo = &cinfo->args [i];
1521
1522                 ins = cfg->args [i];
1523
1524                 switch (ainfo->storage) {
1525                 case ArgInIReg:
1526                 case ArgInFloatSSEReg:
1527                 case ArgInDoubleSSEReg:
1528                         ins->opcode = OP_REGVAR;
1529                         ins->inst_c0 = ainfo->reg;
1530                         break;
1531                 case ArgOnStack:
1532                         ins->opcode = OP_REGOFFSET;
1533                         ins->inst_basereg = -1;
1534                         ins->inst_offset = -1;
1535                         break;
1536                 case ArgValuetypeInReg:
1537                         /* Dummy */
1538                         ins->opcode = OP_NOP;
1539                         break;
1540                 default:
1541                         g_assert_not_reached ();
1542                 }
1543         }
1544 }
1545
1546 void
1547 mono_arch_allocate_vars (MonoCompile *cfg)
1548 {
1549         MonoType *sig_ret;
1550         MonoMethodSignature *sig;
1551         MonoInst *ins;
1552         int i, offset;
1553         guint32 locals_stack_size, locals_stack_align;
1554         gint32 *offsets;
1555         CallInfo *cinfo;
1556
1557         sig = mono_method_signature (cfg->method);
1558
1559         cinfo = (CallInfo *)cfg->arch.cinfo;
1560         sig_ret = mini_get_underlying_type (sig->ret);
1561
1562         mono_arch_compute_omit_fp (cfg);
1563
1564         /*
1565          * We use the ABI calling conventions for managed code as well.
1566          * Exception: valuetypes are only sometimes passed or returned in registers.
1567          */
1568
1569         /*
1570          * The stack looks like this:
1571          * <incoming arguments passed on the stack>
1572          * <return value>
1573          * <lmf/caller saved registers>
1574          * <locals>
1575          * <spill area>
1576          * <localloc area>  -> grows dynamically
1577          * <params area>
1578          */
1579
1580         if (cfg->arch.omit_fp) {
1581                 cfg->flags |= MONO_CFG_HAS_SPILLUP;
1582                 cfg->frame_reg = AMD64_RSP;
1583                 offset = 0;
1584         } else {
1585                 /* Locals are allocated backwards from %fp */
1586                 cfg->frame_reg = AMD64_RBP;
1587                 offset = 0;
1588         }
1589
1590         cfg->arch.saved_iregs = cfg->used_int_regs;
1591         if (cfg->method->save_lmf) {
1592                 /* Save all callee-saved registers normally (except RBP, if not already used), and restore them when unwinding through an LMF */
1593                 guint32 iregs_to_save = AMD64_CALLEE_SAVED_REGS & ~(1<<AMD64_RBP);
1594                 cfg->arch.saved_iregs |= iregs_to_save;
1595         }
1596
1597         if (cfg->arch.omit_fp)
1598                 cfg->arch.reg_save_area_offset = offset;
1599         /* Reserve space for callee saved registers */
1600         for (i = 0; i < AMD64_NREG; ++i)
1601                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
1602                         offset += sizeof(mgreg_t);
1603                 }
1604         if (!cfg->arch.omit_fp)
1605                 cfg->arch.reg_save_area_offset = -offset;
1606
1607         if (sig_ret->type != MONO_TYPE_VOID) {
1608                 switch (cinfo->ret.storage) {
1609                 case ArgInIReg:
1610                 case ArgInFloatSSEReg:
1611                 case ArgInDoubleSSEReg:
1612                         cfg->ret->opcode = OP_REGVAR;
1613                         cfg->ret->inst_c0 = cinfo->ret.reg;
1614                         cfg->ret->dreg = cinfo->ret.reg;
1615                         break;
1616                 case ArgValuetypeAddrInIReg:
1617                 case ArgGsharedvtVariableInReg:
1618                         /* The register is volatile */
1619                         cfg->vret_addr->opcode = OP_REGOFFSET;
1620                         cfg->vret_addr->inst_basereg = cfg->frame_reg;
1621                         if (cfg->arch.omit_fp) {
1622                                 cfg->vret_addr->inst_offset = offset;
1623                                 offset += 8;
1624                         } else {
1625                                 offset += 8;
1626                                 cfg->vret_addr->inst_offset = -offset;
1627                         }
1628                         if (G_UNLIKELY (cfg->verbose_level > 1)) {
1629                                 printf ("vret_addr =");
1630                                 mono_print_ins (cfg->vret_addr);
1631                         }
1632                         break;
1633                 case ArgValuetypeInReg:
1634                         /* Allocate a local to hold the result, the epilog will copy it to the correct place */
1635                         cfg->ret->opcode = OP_REGOFFSET;
1636                         cfg->ret->inst_basereg = cfg->frame_reg;
1637                         if (cfg->arch.omit_fp) {
1638                                 cfg->ret->inst_offset = offset;
1639                                 offset += cinfo->ret.pair_storage [1] == ArgNone ? 8 : 16;
1640                         } else {
1641                                 offset += cinfo->ret.pair_storage [1] == ArgNone ? 8 : 16;
1642                                 cfg->ret->inst_offset = - offset;
1643                         }
1644                         break;
1645                 default:
1646                         g_assert_not_reached ();
1647                 }
1648         }
1649
1650         /* Allocate locals */
1651         offsets = mono_allocate_stack_slots (cfg, cfg->arch.omit_fp ? FALSE: TRUE, &locals_stack_size, &locals_stack_align);
1652         if (locals_stack_size > MONO_ARCH_MAX_FRAME_SIZE) {
1653                 char *mname = mono_method_full_name (cfg->method, TRUE);
1654                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Method %s stack is too big.", mname));
1655                 g_free (mname);
1656                 return;
1657         }
1658
1659         if (locals_stack_align) {
1660                 offset += (locals_stack_align - 1);
1661                 offset &= ~(locals_stack_align - 1);
1662         }
1663         if (cfg->arch.omit_fp) {
1664                 cfg->locals_min_stack_offset = offset;
1665                 cfg->locals_max_stack_offset = offset + locals_stack_size;
1666         } else {
1667                 cfg->locals_min_stack_offset = - (offset + locals_stack_size);
1668                 cfg->locals_max_stack_offset = - offset;
1669         }
1670
1671         for (i = cfg->locals_start; i < cfg->num_varinfo; i++) {
1672                 if (offsets [i] != -1) {
1673                         MonoInst *ins = cfg->varinfo [i];
1674                         ins->opcode = OP_REGOFFSET;
1675                         ins->inst_basereg = cfg->frame_reg;
1676                         if (cfg->arch.omit_fp)
1677                                 ins->inst_offset = (offset + offsets [i]);
1678                         else
1679                                 ins->inst_offset = - (offset + offsets [i]);
1680                         //printf ("allocated local %d to ", i); mono_print_tree_nl (ins);
1681                 }
1682         }
1683         offset += locals_stack_size;
1684
1685         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG)) {
1686                 g_assert (!cfg->arch.omit_fp);
1687                 g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1688                 cfg->sig_cookie = cinfo->sig_cookie.offset + ARGS_OFFSET;
1689         }
1690
1691         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
1692                 ins = cfg->args [i];
1693                 if (ins->opcode != OP_REGVAR) {
1694                         ArgInfo *ainfo = &cinfo->args [i];
1695                         gboolean inreg = TRUE;
1696
1697                         /* FIXME: Allocate volatile arguments to registers */
1698                         if (ins->flags & (MONO_INST_VOLATILE|MONO_INST_INDIRECT))
1699                                 inreg = FALSE;
1700
1701                         /*
1702                          * Under AMD64, all registers used to pass arguments to functions
1703                          * are volatile across calls.
1704                          * FIXME: Optimize this.
1705                          */
1706                         if ((ainfo->storage == ArgInIReg) || (ainfo->storage == ArgInFloatSSEReg) || (ainfo->storage == ArgInDoubleSSEReg) || (ainfo->storage == ArgValuetypeInReg) || (ainfo->storage == ArgGSharedVtInReg))
1707                                 inreg = FALSE;
1708
1709                         ins->opcode = OP_REGOFFSET;
1710
1711                         switch (ainfo->storage) {
1712                         case ArgInIReg:
1713                         case ArgInFloatSSEReg:
1714                         case ArgInDoubleSSEReg:
1715                         case ArgGSharedVtInReg:
1716                                 if (inreg) {
1717                                         ins->opcode = OP_REGVAR;
1718                                         ins->dreg = ainfo->reg;
1719                                 }
1720                                 break;
1721                         case ArgOnStack:
1722                         case ArgGSharedVtOnStack:
1723                                 g_assert (!cfg->arch.omit_fp);
1724                                 ins->opcode = OP_REGOFFSET;
1725                                 ins->inst_basereg = cfg->frame_reg;
1726                                 ins->inst_offset = ainfo->offset + ARGS_OFFSET;
1727                                 break;
1728                         case ArgValuetypeInReg:
1729                                 break;
1730                         case ArgValuetypeAddrInIReg:
1731                         case ArgValuetypeAddrOnStack: {
1732                                 MonoInst *indir;
1733                                 g_assert (!cfg->arch.omit_fp);
1734                                 g_assert (ainfo->storage == ArgValuetypeAddrInIReg || (ainfo->storage == ArgValuetypeAddrOnStack && ainfo->pair_storage [0] == ArgNone));
1735                                 MONO_INST_NEW (cfg, indir, 0);
1736
1737                                 indir->opcode = OP_REGOFFSET;
1738                                 if (ainfo->pair_storage [0] == ArgInIReg) {
1739                                         indir->inst_basereg = cfg->frame_reg;
1740                                         offset = ALIGN_TO (offset, sizeof (gpointer));
1741                                         offset += (sizeof (gpointer));
1742                                         indir->inst_offset = - offset;
1743                                 }
1744                                 else {
1745                                         indir->inst_basereg = cfg->frame_reg;
1746                                         indir->inst_offset = ainfo->offset + ARGS_OFFSET;
1747                                 }
1748
1749                                 ins->opcode = OP_VTARG_ADDR;
1750                                 ins->inst_left = indir;
1751
1752                                 break;
1753                         }
1754                         default:
1755                                 NOT_IMPLEMENTED;
1756                         }
1757
1758                         if (!inreg && (ainfo->storage != ArgOnStack) && (ainfo->storage != ArgValuetypeAddrInIReg) && (ainfo->storage != ArgValuetypeAddrOnStack) && (ainfo->storage != ArgGSharedVtOnStack)) {
1759                                 ins->opcode = OP_REGOFFSET;
1760                                 ins->inst_basereg = cfg->frame_reg;
1761                                 /* These arguments are saved to the stack in the prolog */
1762                                 offset = ALIGN_TO (offset, sizeof(mgreg_t));
1763                                 if (cfg->arch.omit_fp) {
1764                                         ins->inst_offset = offset;
1765                                         offset += (ainfo->storage == ArgValuetypeInReg) ? ainfo->nregs * sizeof (mgreg_t) : sizeof (mgreg_t);
1766                                         // Arguments are yet supported by the stack map creation code
1767                                         //cfg->locals_max_stack_offset = MAX (cfg->locals_max_stack_offset, offset);
1768                                 } else {
1769                                         offset += (ainfo->storage == ArgValuetypeInReg) ? ainfo->nregs * sizeof (mgreg_t) : sizeof (mgreg_t);
1770                                         ins->inst_offset = - offset;
1771                                         //cfg->locals_min_stack_offset = MIN (cfg->locals_min_stack_offset, offset);
1772                                 }
1773                         }
1774                 }
1775         }
1776
1777         cfg->stack_offset = offset;
1778 }
1779
1780 void
1781 mono_arch_create_vars (MonoCompile *cfg)
1782 {
1783         MonoMethodSignature *sig;
1784         CallInfo *cinfo;
1785         MonoType *sig_ret;
1786
1787         sig = mono_method_signature (cfg->method);
1788
1789         if (!cfg->arch.cinfo)
1790                 cfg->arch.cinfo = get_call_info (cfg->mempool, sig);
1791         cinfo = (CallInfo *)cfg->arch.cinfo;
1792
1793         if (cinfo->ret.storage == ArgValuetypeInReg)
1794                 cfg->ret_var_is_local = TRUE;
1795
1796         sig_ret = mini_get_underlying_type (sig->ret);
1797         if (cinfo->ret.storage == ArgValuetypeAddrInIReg || cinfo->ret.storage == ArgGsharedvtVariableInReg) {
1798                 cfg->vret_addr = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_ARG);
1799                 if (G_UNLIKELY (cfg->verbose_level > 1)) {
1800                         printf ("vret_addr = ");
1801                         mono_print_ins (cfg->vret_addr);
1802                 }
1803         }
1804
1805         if (cfg->gen_sdb_seq_points) {
1806                 MonoInst *ins;
1807
1808                 if (cfg->compile_aot) {
1809                         MonoInst *ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1810                         ins->flags |= MONO_INST_VOLATILE;
1811                         cfg->arch.seq_point_info_var = ins;
1812                 }
1813                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1814                 ins->flags |= MONO_INST_VOLATILE;
1815                 cfg->arch.ss_tramp_var = ins;
1816
1817                 ins = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
1818                 ins->flags |= MONO_INST_VOLATILE;
1819                 cfg->arch.bp_tramp_var = ins;
1820         }
1821
1822         if (cfg->method->save_lmf)
1823                 cfg->create_lmf_var = TRUE;
1824
1825         if (cfg->method->save_lmf) {
1826                 cfg->lmf_ir = TRUE;
1827         }
1828 }
1829
1830 static void
1831 add_outarg_reg (MonoCompile *cfg, MonoCallInst *call, ArgStorage storage, int reg, MonoInst *tree)
1832 {
1833         MonoInst *ins;
1834
1835         switch (storage) {
1836         case ArgInIReg:
1837                 MONO_INST_NEW (cfg, ins, OP_MOVE);
1838                 ins->dreg = mono_alloc_ireg_copy (cfg, tree->dreg);
1839                 ins->sreg1 = tree->dreg;
1840                 MONO_ADD_INS (cfg->cbb, ins);
1841                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, FALSE);
1842                 break;
1843         case ArgInFloatSSEReg:
1844                 MONO_INST_NEW (cfg, ins, OP_AMD64_SET_XMMREG_R4);
1845                 ins->dreg = mono_alloc_freg (cfg);
1846                 ins->sreg1 = tree->dreg;
1847                 MONO_ADD_INS (cfg->cbb, ins);
1848
1849                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
1850                 break;
1851         case ArgInDoubleSSEReg:
1852                 MONO_INST_NEW (cfg, ins, OP_FMOVE);
1853                 ins->dreg = mono_alloc_freg (cfg);
1854                 ins->sreg1 = tree->dreg;
1855                 MONO_ADD_INS (cfg->cbb, ins);
1856
1857                 mono_call_inst_add_outarg_reg (cfg, call, ins->dreg, reg, TRUE);
1858
1859                 break;
1860         default:
1861                 g_assert_not_reached ();
1862         }
1863 }
1864
1865 static int
1866 arg_storage_to_load_membase (ArgStorage storage)
1867 {
1868         switch (storage) {
1869         case ArgInIReg:
1870 #if defined(__mono_ilp32__)
1871                 return OP_LOADI8_MEMBASE;
1872 #else
1873                 return OP_LOAD_MEMBASE;
1874 #endif
1875         case ArgInDoubleSSEReg:
1876                 return OP_LOADR8_MEMBASE;
1877         case ArgInFloatSSEReg:
1878                 return OP_LOADR4_MEMBASE;
1879         default:
1880                 g_assert_not_reached ();
1881         }
1882
1883         return -1;
1884 }
1885
1886 static void
1887 emit_sig_cookie (MonoCompile *cfg, MonoCallInst *call, CallInfo *cinfo)
1888 {
1889         MonoMethodSignature *tmp_sig;
1890         int sig_reg;
1891
1892         if (call->tail_call)
1893                 NOT_IMPLEMENTED;
1894
1895         g_assert (cinfo->sig_cookie.storage == ArgOnStack);
1896
1897         /*
1898          * mono_ArgIterator_Setup assumes the signature cookie is
1899          * passed first and all the arguments which were before it are
1900          * passed on the stack after the signature. So compensate by
1901          * passing a different signature.
1902          */
1903         tmp_sig = mono_metadata_signature_dup_full (cfg->method->klass->image, call->signature);
1904         tmp_sig->param_count -= call->signature->sentinelpos;
1905         tmp_sig->sentinelpos = 0;
1906         memcpy (tmp_sig->params, call->signature->params + call->signature->sentinelpos, tmp_sig->param_count * sizeof (MonoType*));
1907
1908         sig_reg = mono_alloc_ireg (cfg);
1909         MONO_EMIT_NEW_SIGNATURECONST (cfg, sig_reg, tmp_sig);
1910
1911         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, cinfo->sig_cookie.offset, sig_reg);
1912 }
1913
1914 #ifdef ENABLE_LLVM
1915 static inline LLVMArgStorage
1916 arg_storage_to_llvm_arg_storage (MonoCompile *cfg, ArgStorage storage)
1917 {
1918         switch (storage) {
1919         case ArgInIReg:
1920                 return LLVMArgInIReg;
1921         case ArgNone:
1922                 return LLVMArgNone;
1923         case ArgGSharedVtInReg:
1924         case ArgGSharedVtOnStack:
1925                 return LLVMArgGSharedVt;
1926         default:
1927                 g_assert_not_reached ();
1928                 return LLVMArgNone;
1929         }
1930 }
1931
1932 LLVMCallInfo*
1933 mono_arch_get_llvm_call_info (MonoCompile *cfg, MonoMethodSignature *sig)
1934 {
1935         int i, n;
1936         CallInfo *cinfo;
1937         ArgInfo *ainfo;
1938         int j;
1939         LLVMCallInfo *linfo;
1940         MonoType *t, *sig_ret;
1941
1942         n = sig->param_count + sig->hasthis;
1943         sig_ret = mini_get_underlying_type (sig->ret);
1944
1945         cinfo = get_call_info (cfg->mempool, sig);
1946
1947         linfo = mono_mempool_alloc0 (cfg->mempool, sizeof (LLVMCallInfo) + (sizeof (LLVMArgInfo) * n));
1948
1949         /*
1950          * LLVM always uses the native ABI while we use our own ABI, the
1951          * only difference is the handling of vtypes:
1952          * - we only pass/receive them in registers in some cases, and only
1953          *   in 1 or 2 integer registers.
1954          */
1955         switch (cinfo->ret.storage) {
1956         case ArgNone:
1957                 linfo->ret.storage = LLVMArgNone;
1958                 break;
1959         case ArgInIReg:
1960         case ArgInFloatSSEReg:
1961         case ArgInDoubleSSEReg:
1962                 linfo->ret.storage = LLVMArgNormal;
1963                 break;
1964         case ArgValuetypeInReg: {
1965                 ainfo = &cinfo->ret;
1966
1967                 if (sig->pinvoke &&
1968                         (ainfo->pair_storage [0] == ArgInFloatSSEReg || ainfo->pair_storage [0] == ArgInDoubleSSEReg ||
1969                          ainfo->pair_storage [1] == ArgInFloatSSEReg || ainfo->pair_storage [1] == ArgInDoubleSSEReg)) {
1970                         cfg->exception_message = g_strdup ("pinvoke + vtype ret");
1971                         cfg->disable_llvm = TRUE;
1972                         return linfo;
1973                 }
1974
1975                 linfo->ret.storage = LLVMArgVtypeInReg;
1976                 for (j = 0; j < 2; ++j)
1977                         linfo->ret.pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
1978                 break;
1979         }
1980         case ArgValuetypeAddrInIReg:
1981         case ArgGsharedvtVariableInReg:
1982                 /* Vtype returned using a hidden argument */
1983                 linfo->ret.storage = LLVMArgVtypeRetAddr;
1984                 linfo->vret_arg_index = cinfo->vret_arg_index;
1985                 break;
1986         default:
1987                 g_assert_not_reached ();
1988                 break;
1989         }
1990
1991         for (i = 0; i < n; ++i) {
1992                 ainfo = cinfo->args + i;
1993
1994                 if (i >= sig->hasthis)
1995                         t = sig->params [i - sig->hasthis];
1996                 else
1997                         t = &mono_defaults.int_class->byval_arg;
1998                 t = mini_type_get_underlying_type (t);
1999
2000                 linfo->args [i].storage = LLVMArgNone;
2001
2002                 switch (ainfo->storage) {
2003                 case ArgInIReg:
2004                         linfo->args [i].storage = LLVMArgNormal;
2005                         break;
2006                 case ArgInDoubleSSEReg:
2007                 case ArgInFloatSSEReg:
2008                         linfo->args [i].storage = LLVMArgNormal;
2009                         break;
2010                 case ArgOnStack:
2011                         if (MONO_TYPE_ISSTRUCT (t))
2012                                 linfo->args [i].storage = LLVMArgVtypeByVal;
2013                         else
2014                                 linfo->args [i].storage = LLVMArgNormal;
2015                         break;
2016                 case ArgValuetypeInReg:
2017                         if (sig->pinvoke &&
2018                                 (ainfo->pair_storage [0] == ArgInFloatSSEReg || ainfo->pair_storage [0] == ArgInDoubleSSEReg ||
2019                                  ainfo->pair_storage [1] == ArgInFloatSSEReg || ainfo->pair_storage [1] == ArgInDoubleSSEReg)) {
2020                                 cfg->exception_message = g_strdup ("pinvoke + vtypes");
2021                                 cfg->disable_llvm = TRUE;
2022                                 return linfo;
2023                         }
2024
2025                         linfo->args [i].storage = LLVMArgVtypeInReg;
2026                         for (j = 0; j < 2; ++j)
2027                                 linfo->args [i].pair_storage [j] = arg_storage_to_llvm_arg_storage (cfg, ainfo->pair_storage [j]);
2028                         break;
2029                 case ArgGSharedVtInReg:
2030                 case ArgGSharedVtOnStack:
2031                         linfo->args [i].storage = LLVMArgGSharedVt;
2032                         break;
2033                 default:
2034                         cfg->exception_message = g_strdup ("ainfo->storage");
2035                         cfg->disable_llvm = TRUE;
2036                         break;
2037                 }
2038         }
2039
2040         return linfo;
2041 }
2042 #endif
2043
2044 void
2045 mono_arch_emit_call (MonoCompile *cfg, MonoCallInst *call)
2046 {
2047         MonoInst *arg, *in;
2048         MonoMethodSignature *sig;
2049         MonoType *sig_ret;
2050         int i, n;
2051         CallInfo *cinfo;
2052         ArgInfo *ainfo;
2053
2054         sig = call->signature;
2055         n = sig->param_count + sig->hasthis;
2056
2057         cinfo = get_call_info (cfg->mempool, sig);
2058
2059         sig_ret = sig->ret;
2060
2061         if (COMPILE_LLVM (cfg)) {
2062                 /* We shouldn't be called in the llvm case */
2063                 cfg->disable_llvm = TRUE;
2064                 return;
2065         }
2066
2067         /*
2068          * Emit all arguments which are passed on the stack to prevent register
2069          * allocation problems.
2070          */
2071         for (i = 0; i < n; ++i) {
2072                 MonoType *t;
2073                 ainfo = cinfo->args + i;
2074
2075                 in = call->args [i];
2076
2077                 if (sig->hasthis && i == 0)
2078                         t = &mono_defaults.object_class->byval_arg;
2079                 else
2080                         t = sig->params [i - sig->hasthis];
2081
2082                 t = mini_get_underlying_type (t);
2083                 //XXX what about ArgGSharedVtOnStack here?
2084                 if (ainfo->storage == ArgOnStack && !MONO_TYPE_ISSTRUCT (t) && !call->tail_call) {
2085                         if (!t->byref) {
2086                                 if (t->type == MONO_TYPE_R4)
2087                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER4_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2088                                 else if (t->type == MONO_TYPE_R8)
2089                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORER8_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2090                                 else
2091                                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2092                         } else {
2093                                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, in->dreg);
2094                         }
2095                         if (cfg->compute_gc_maps) {
2096                                 MonoInst *def;
2097
2098                                 EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, ainfo->offset, t);
2099                         }
2100                 }
2101         }
2102
2103         /*
2104          * Emit all parameters passed in registers in non-reverse order for better readability
2105          * and to help the optimization in emit_prolog ().
2106          */
2107         for (i = 0; i < n; ++i) {
2108                 ainfo = cinfo->args + i;
2109
2110                 in = call->args [i];
2111
2112                 if (ainfo->storage == ArgInIReg)
2113                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, in);
2114         }
2115
2116         for (i = n - 1; i >= 0; --i) {
2117                 MonoType *t;
2118
2119                 ainfo = cinfo->args + i;
2120
2121                 in = call->args [i];
2122
2123                 if (sig->hasthis && i == 0)
2124                         t = &mono_defaults.object_class->byval_arg;
2125                 else
2126                         t = sig->params [i - sig->hasthis];
2127                 t = mini_get_underlying_type (t);
2128
2129                 switch (ainfo->storage) {
2130                 case ArgInIReg:
2131                         /* Already done */
2132                         break;
2133                 case ArgInFloatSSEReg:
2134                 case ArgInDoubleSSEReg:
2135                         add_outarg_reg (cfg, call, ainfo->storage, ainfo->reg, in);
2136                         break;
2137                 case ArgOnStack:
2138                 case ArgValuetypeInReg:
2139                 case ArgValuetypeAddrInIReg:
2140                 case ArgValuetypeAddrOnStack:
2141                 case ArgGSharedVtInReg:
2142                 case ArgGSharedVtOnStack: {
2143                         if (ainfo->storage == ArgOnStack && !MONO_TYPE_ISSTRUCT (t) && !call->tail_call)
2144                                 /* Already emitted above */
2145                                 break;
2146                         //FIXME what about ArgGSharedVtOnStack ?
2147                         if (ainfo->storage == ArgOnStack && call->tail_call) {
2148                                 MonoInst *call_inst = (MonoInst*)call;
2149                                 cfg->args [i]->flags |= MONO_INST_VOLATILE;
2150                                 EMIT_NEW_ARGSTORE (cfg, call_inst, i, in);
2151                                 break;
2152                         }
2153
2154                         guint32 align;
2155                         guint32 size;
2156
2157                         if (sig->pinvoke)
2158                                 size = mono_type_native_stack_size (t, &align);
2159                         else {
2160                                 /*
2161                                  * Other backends use mono_type_stack_size (), but that
2162                                  * aligns the size to 8, which is larger than the size of
2163                                  * the source, leading to reads of invalid memory if the
2164                                  * source is at the end of address space.
2165                                  */
2166                                 size = mono_class_value_size (mono_class_from_mono_type (t), &align);
2167                         }
2168
2169                         if (size >= 10000) {
2170                                 /* Avoid asserts in emit_memcpy () */
2171                                 mono_cfg_set_exception_invalid_program (cfg, g_strdup_printf ("Passing an argument of size '%d'.", size));
2172                                 /* Continue normally */
2173                         }
2174
2175                         if (size > 0 || ainfo->pass_empty_struct) {
2176                                 MONO_INST_NEW (cfg, arg, OP_OUTARG_VT);
2177                                 arg->sreg1 = in->dreg;
2178                                 arg->klass = mono_class_from_mono_type (t);
2179                                 arg->backend.size = size;
2180                                 arg->inst_p0 = call;
2181                                 arg->inst_p1 = mono_mempool_alloc (cfg->mempool, sizeof (ArgInfo));
2182                                 memcpy (arg->inst_p1, ainfo, sizeof (ArgInfo));
2183
2184                                 MONO_ADD_INS (cfg->cbb, arg);
2185                         }
2186                         break;
2187                 }
2188                 default:
2189                         g_assert_not_reached ();
2190                 }
2191
2192                 if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (i == sig->sentinelpos))
2193                         /* Emit the signature cookie just before the implicit arguments */
2194                         emit_sig_cookie (cfg, call, cinfo);
2195         }
2196
2197         /* Handle the case where there are no implicit arguments */
2198         if (!sig->pinvoke && (sig->call_convention == MONO_CALL_VARARG) && (n == sig->sentinelpos))
2199                 emit_sig_cookie (cfg, call, cinfo);
2200
2201         switch (cinfo->ret.storage) {
2202         case ArgValuetypeInReg:
2203                 if (cinfo->ret.pair_storage [0] == ArgInIReg && cinfo->ret.pair_storage [1] == ArgNone) {
2204                         /*
2205                          * Tell the JIT to use a more efficient calling convention: call using
2206                          * OP_CALL, compute the result location after the call, and save the
2207                          * result there.
2208                          */
2209                         call->vret_in_reg = TRUE;
2210                         /*
2211                          * Nullify the instruction computing the vret addr to enable
2212                          * future optimizations.
2213                          */
2214                         if (call->vret_var)
2215                                 NULLIFY_INS (call->vret_var);
2216                 } else {
2217                         if (call->tail_call)
2218                                 NOT_IMPLEMENTED;
2219                         /*
2220                          * The valuetype is in RAX:RDX after the call, need to be copied to
2221                          * the stack. Push the address here, so the call instruction can
2222                          * access it.
2223                          */
2224                         if (!cfg->arch.vret_addr_loc) {
2225                                 cfg->arch.vret_addr_loc = mono_compile_create_var (cfg, &mono_defaults.int_class->byval_arg, OP_LOCAL);
2226                                 /* Prevent it from being register allocated or optimized away */
2227                                 ((MonoInst*)cfg->arch.vret_addr_loc)->flags |= MONO_INST_VOLATILE;
2228                         }
2229
2230                         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, ((MonoInst*)cfg->arch.vret_addr_loc)->dreg, call->vret_var->dreg);
2231                 }
2232                 break;
2233         case ArgValuetypeAddrInIReg:
2234         case ArgGsharedvtVariableInReg: {
2235                 MonoInst *vtarg;
2236                 MONO_INST_NEW (cfg, vtarg, OP_MOVE);
2237                 vtarg->sreg1 = call->vret_var->dreg;
2238                 vtarg->dreg = mono_alloc_preg (cfg);
2239                 MONO_ADD_INS (cfg->cbb, vtarg);
2240
2241                 mono_call_inst_add_outarg_reg (cfg, call, vtarg->dreg, cinfo->ret.reg, FALSE);
2242                 break;
2243         }
2244         default:
2245                 break;
2246         }
2247
2248         if (cfg->method->save_lmf) {
2249                 MONO_INST_NEW (cfg, arg, OP_AMD64_SAVE_SP_TO_LMF);
2250                 MONO_ADD_INS (cfg->cbb, arg);
2251         }
2252
2253         call->stack_usage = cinfo->stack_usage;
2254 }
2255
2256 void
2257 mono_arch_emit_outarg_vt (MonoCompile *cfg, MonoInst *ins, MonoInst *src)
2258 {
2259         MonoInst *arg;
2260         MonoCallInst *call = (MonoCallInst*)ins->inst_p0;
2261         ArgInfo *ainfo = (ArgInfo*)ins->inst_p1;
2262         int size = ins->backend.size;
2263
2264         switch (ainfo->storage) {
2265         case ArgValuetypeInReg: {
2266                 MonoInst *load;
2267                 int part;
2268
2269                 for (part = 0; part < 2; ++part) {
2270                         if (ainfo->pair_storage [part] == ArgNone)
2271                                 continue;
2272
2273                         if (ainfo->pass_empty_struct) {
2274                                 //Pass empty struct value as 0 on platforms representing empty structs as 1 byte.
2275                                 NEW_ICONST (cfg, load, 0);
2276                         }
2277                         else {
2278                                 MONO_INST_NEW (cfg, load, arg_storage_to_load_membase (ainfo->pair_storage [part]));
2279                                 load->inst_basereg = src->dreg;
2280                                 load->inst_offset = part * sizeof(mgreg_t);
2281
2282                                 switch (ainfo->pair_storage [part]) {
2283                                 case ArgInIReg:
2284                                         load->dreg = mono_alloc_ireg (cfg);
2285                                         break;
2286                                 case ArgInDoubleSSEReg:
2287                                 case ArgInFloatSSEReg:
2288                                         load->dreg = mono_alloc_freg (cfg);
2289                                         break;
2290                                 default:
2291                                         g_assert_not_reached ();
2292                                 }
2293                         }
2294
2295                         MONO_ADD_INS (cfg->cbb, load);
2296
2297                         add_outarg_reg (cfg, call, ainfo->pair_storage [part], ainfo->pair_regs [part], load);
2298                 }
2299                 break;
2300         }
2301         case ArgValuetypeAddrInIReg:
2302         case ArgValuetypeAddrOnStack: {
2303                 MonoInst *vtaddr, *load;
2304
2305                 g_assert (ainfo->storage == ArgValuetypeAddrInIReg || (ainfo->storage == ArgValuetypeAddrOnStack && ainfo->pair_storage [0] == ArgNone));
2306
2307                 vtaddr = mono_compile_create_var (cfg, &ins->klass->byval_arg, OP_LOCAL);
2308
2309                 MONO_INST_NEW (cfg, load, OP_LDADDR);
2310                 cfg->has_indirection = TRUE;
2311                 load->inst_p0 = vtaddr;
2312                 vtaddr->flags |= MONO_INST_INDIRECT;
2313                 load->type = STACK_MP;
2314                 load->klass = vtaddr->klass;
2315                 load->dreg = mono_alloc_ireg (cfg);
2316                 MONO_ADD_INS (cfg->cbb, load);
2317                 mini_emit_memcpy (cfg, load->dreg, 0, src->dreg, 0, size, 4);
2318
2319                 if (ainfo->pair_storage [0] == ArgInIReg) {
2320                         MONO_INST_NEW (cfg, arg, OP_X86_LEA_MEMBASE);
2321                         arg->dreg = mono_alloc_ireg (cfg);
2322                         arg->sreg1 = load->dreg;
2323                         arg->inst_imm = 0;
2324                         MONO_ADD_INS (cfg->cbb, arg);
2325                         mono_call_inst_add_outarg_reg (cfg, call, arg->dreg, ainfo->pair_regs [0], FALSE);
2326                 } else {
2327                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, load->dreg);
2328                 }
2329                 break;
2330         }
2331         case ArgGSharedVtInReg:
2332                 /* Pass by addr */
2333                 mono_call_inst_add_outarg_reg (cfg, call, src->dreg, ainfo->reg, FALSE);
2334                 break;
2335         case ArgGSharedVtOnStack:
2336                 MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, src->dreg);
2337                 break;
2338         default:
2339                 if (size == 8) {
2340                         int dreg = mono_alloc_ireg (cfg);
2341
2342                         MONO_EMIT_NEW_LOAD_MEMBASE (cfg, dreg, src->dreg, 0);
2343                         MONO_EMIT_NEW_STORE_MEMBASE (cfg, OP_STORE_MEMBASE_REG, AMD64_RSP, ainfo->offset, dreg);
2344                 } else if (size <= 40) {
2345                         mini_emit_memcpy (cfg, AMD64_RSP, ainfo->offset, src->dreg, 0, size, 4);
2346                 } else {
2347                         // FIXME: Code growth
2348                         mini_emit_memcpy (cfg, AMD64_RSP, ainfo->offset, src->dreg, 0, size, 4);
2349                 }
2350
2351                 if (cfg->compute_gc_maps) {
2352                         MonoInst *def;
2353                         EMIT_NEW_GC_PARAM_SLOT_LIVENESS_DEF (cfg, def, ainfo->offset, &ins->klass->byval_arg);
2354                 }
2355         }
2356 }
2357
2358 void
2359 mono_arch_emit_setret (MonoCompile *cfg, MonoMethod *method, MonoInst *val)
2360 {
2361         MonoType *ret = mini_get_underlying_type (mono_method_signature (method)->ret);
2362
2363         if (ret->type == MONO_TYPE_R4) {
2364                 if (COMPILE_LLVM (cfg))
2365                         MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2366                 else
2367                         MONO_EMIT_NEW_UNALU (cfg, OP_AMD64_SET_XMMREG_R4, cfg->ret->dreg, val->dreg);
2368                 return;
2369         } else if (ret->type == MONO_TYPE_R8) {
2370                 MONO_EMIT_NEW_UNALU (cfg, OP_FMOVE, cfg->ret->dreg, val->dreg);
2371                 return;
2372         }
2373
2374         MONO_EMIT_NEW_UNALU (cfg, OP_MOVE, cfg->ret->dreg, val->dreg);
2375 }
2376
2377 #endif /* DISABLE_JIT */
2378
2379 #define EMIT_COND_BRANCH(ins,cond,sign) \
2380         if (ins->inst_true_bb->native_offset) { \
2381                 x86_branch (code, cond, cfg->native_code + ins->inst_true_bb->native_offset, sign); \
2382         } else { \
2383                 mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_true_bb); \
2384                 if ((cfg->opt & MONO_OPT_BRANCH) && \
2385             x86_is_imm8 (ins->inst_true_bb->max_offset - offset)) \
2386                         x86_branch8 (code, cond, 0, sign); \
2387                 else \
2388                         x86_branch32 (code, cond, 0, sign); \
2389 }
2390
2391 typedef struct {
2392         MonoMethodSignature *sig;
2393         CallInfo *cinfo;
2394 } ArchDynCallInfo;
2395
2396 static gboolean
2397 dyn_call_supported (MonoMethodSignature *sig, CallInfo *cinfo)
2398 {
2399         int i;
2400
2401         switch (cinfo->ret.storage) {
2402         case ArgNone:
2403         case ArgInIReg:
2404         case ArgInFloatSSEReg:
2405         case ArgInDoubleSSEReg:
2406         case ArgValuetypeAddrInIReg:
2407         case ArgValuetypeInReg:
2408                 break;
2409         default:
2410                 return FALSE;
2411         }
2412
2413         for (i = 0; i < cinfo->nargs; ++i) {
2414                 ArgInfo *ainfo = &cinfo->args [i];
2415                 switch (ainfo->storage) {
2416                 case ArgInIReg:
2417                 case ArgInFloatSSEReg:
2418                 case ArgInDoubleSSEReg:
2419                 case ArgValuetypeInReg:
2420                         break;
2421                 case ArgOnStack:
2422                         if (!(ainfo->offset + (ainfo->arg_size / 8) <= DYN_CALL_STACK_ARGS))
2423                                 return FALSE;
2424                         break;
2425                 default:
2426                         return FALSE;
2427                 }
2428         }
2429
2430         return TRUE;
2431 }
2432
2433 /*
2434  * mono_arch_dyn_call_prepare:
2435  *
2436  *   Return a pointer to an arch-specific structure which contains information
2437  * needed by mono_arch_get_dyn_call_args (). Return NULL if OP_DYN_CALL is not
2438  * supported for SIG.
2439  * This function is equivalent to ffi_prep_cif in libffi.
2440  */
2441 MonoDynCallInfo*
2442 mono_arch_dyn_call_prepare (MonoMethodSignature *sig)
2443 {
2444         ArchDynCallInfo *info;
2445         CallInfo *cinfo;
2446
2447         cinfo = get_call_info (NULL, sig);
2448
2449         if (!dyn_call_supported (sig, cinfo)) {
2450                 g_free (cinfo);
2451                 return NULL;
2452         }
2453
2454         info = g_new0 (ArchDynCallInfo, 1);
2455         // FIXME: Preprocess the info to speed up get_dyn_call_args ().
2456         info->sig = sig;
2457         info->cinfo = cinfo;
2458
2459         return (MonoDynCallInfo*)info;
2460 }
2461
2462 /*
2463  * mono_arch_dyn_call_free:
2464  *
2465  *   Free a MonoDynCallInfo structure.
2466  */
2467 void
2468 mono_arch_dyn_call_free (MonoDynCallInfo *info)
2469 {
2470         ArchDynCallInfo *ainfo = (ArchDynCallInfo*)info;
2471
2472         g_free (ainfo->cinfo);
2473         g_free (ainfo);
2474 }
2475
2476 #define PTR_TO_GREG(ptr) (mgreg_t)(ptr)
2477 #define GREG_TO_PTR(greg) (gpointer)(greg)
2478
2479 /*
2480  * mono_arch_get_start_dyn_call:
2481  *
2482  *   Convert the arguments ARGS to a format which can be passed to OP_DYN_CALL, and
2483  * store the result into BUF.
2484  * ARGS should be an array of pointers pointing to the arguments.
2485  * RET should point to a memory buffer large enought to hold the result of the
2486  * call.
2487  * This function should be as fast as possible, any work which does not depend
2488  * on the actual values of the arguments should be done in
2489  * mono_arch_dyn_call_prepare ().
2490  * start_dyn_call + OP_DYN_CALL + finish_dyn_call is equivalent to ffi_call in
2491  * libffi.
2492  */
2493 void
2494 mono_arch_start_dyn_call (MonoDynCallInfo *info, gpointer **args, guint8 *ret, guint8 *buf, int buf_len)
2495 {
2496         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2497         DynCallArgs *p = (DynCallArgs*)buf;
2498         int arg_index, greg, freg, i, pindex;
2499         MonoMethodSignature *sig = dinfo->sig;
2500         int buffer_offset = 0;
2501         static int param_reg_to_index [16];
2502         static gboolean param_reg_to_index_inited;
2503
2504         if (!param_reg_to_index_inited) {
2505                 for (i = 0; i < PARAM_REGS; ++i)
2506                         param_reg_to_index [param_regs [i]] = i;
2507                 mono_memory_barrier ();
2508                 param_reg_to_index_inited = 1;
2509         }
2510
2511         g_assert (buf_len >= sizeof (DynCallArgs));
2512
2513         p->res = 0;
2514         p->ret = ret;
2515
2516         arg_index = 0;
2517         greg = 0;
2518         freg = 0;
2519         pindex = 0;
2520
2521         if (sig->hasthis || dinfo->cinfo->vret_arg_index == 1) {
2522                 p->regs [greg ++] = PTR_TO_GREG(*(args [arg_index ++]));
2523                 if (!sig->hasthis)
2524                         pindex = 1;
2525         }
2526
2527         if (dinfo->cinfo->ret.storage == ArgValuetypeAddrInIReg || dinfo->cinfo->ret.storage == ArgGsharedvtVariableInReg)
2528                 p->regs [greg ++] = PTR_TO_GREG(ret);
2529
2530         for (; pindex < sig->param_count; pindex++) {
2531                 MonoType *t = mini_get_underlying_type (sig->params [pindex]);
2532                 gpointer *arg = args [arg_index ++];
2533                 ArgInfo *ainfo = &dinfo->cinfo->args [pindex + sig->hasthis];
2534                 int slot;
2535
2536                 if (ainfo->storage == ArgOnStack) {
2537                         slot = PARAM_REGS + (ainfo->offset / sizeof (mgreg_t));
2538                 } else {
2539                         slot = param_reg_to_index [ainfo->reg];
2540                 }
2541
2542                 if (t->byref) {
2543                         p->regs [slot] = PTR_TO_GREG(*(arg));
2544                         greg ++;
2545                         continue;
2546                 }
2547
2548                 switch (t->type) {
2549                 case MONO_TYPE_STRING:
2550                 case MONO_TYPE_CLASS:
2551                 case MONO_TYPE_ARRAY:
2552                 case MONO_TYPE_SZARRAY:
2553                 case MONO_TYPE_OBJECT:
2554                 case MONO_TYPE_PTR:
2555                 case MONO_TYPE_I:
2556                 case MONO_TYPE_U:
2557 #if !defined(__mono_ilp32__)
2558                 case MONO_TYPE_I8:
2559                 case MONO_TYPE_U8:
2560 #endif
2561                         p->regs [slot] = PTR_TO_GREG(*(arg));
2562                         break;
2563 #if defined(__mono_ilp32__)
2564                 case MONO_TYPE_I8:
2565                 case MONO_TYPE_U8:
2566                         p->regs [slot] = *(guint64*)(arg);
2567                         break;
2568 #endif
2569                 case MONO_TYPE_U1:
2570                         p->regs [slot] = *(guint8*)(arg);
2571                         break;
2572                 case MONO_TYPE_I1:
2573                         p->regs [slot] = *(gint8*)(arg);
2574                         break;
2575                 case MONO_TYPE_I2:
2576                         p->regs [slot] = *(gint16*)(arg);
2577                         break;
2578                 case MONO_TYPE_U2:
2579                         p->regs [slot] = *(guint16*)(arg);
2580                         break;
2581                 case MONO_TYPE_I4:
2582                         p->regs [slot] = *(gint32*)(arg);
2583                         break;
2584                 case MONO_TYPE_U4:
2585                         p->regs [slot] = *(guint32*)(arg);
2586                         break;
2587                 case MONO_TYPE_R4: {
2588                         double d;
2589
2590                         *(float*)&d = *(float*)(arg);
2591                         p->has_fp = 1;
2592                         p->fregs [freg ++] = d;
2593                         break;
2594                 }
2595                 case MONO_TYPE_R8:
2596                         p->has_fp = 1;
2597                         p->fregs [freg ++] = *(double*)(arg);
2598                         break;
2599                 case MONO_TYPE_GENERICINST:
2600                     if (MONO_TYPE_IS_REFERENCE (t)) {
2601                                 p->regs [slot] = PTR_TO_GREG(*(arg));
2602                                 break;
2603                         } else if (t->type == MONO_TYPE_GENERICINST && mono_class_is_nullable (mono_class_from_mono_type (t))) {
2604                                         MonoClass *klass = mono_class_from_mono_type (t);
2605                                         guint8 *nullable_buf;
2606                                         int size;
2607
2608                                         size = mono_class_value_size (klass, NULL);
2609                                         nullable_buf = p->buffer + buffer_offset;
2610                                         buffer_offset += size;
2611                                         g_assert (buffer_offset <= 256);
2612
2613                                         /* The argument pointed to by arg is either a boxed vtype or null */
2614                                         mono_nullable_init (nullable_buf, (MonoObject*)arg, klass);
2615
2616                                         arg = (gpointer*)nullable_buf;
2617                                         /* Fall though */
2618
2619                         } else {
2620                                 /* Fall through */
2621                         }
2622                 case MONO_TYPE_VALUETYPE: {
2623                         switch (ainfo->storage) {
2624                         case ArgValuetypeInReg:
2625                                 for (i = 0; i < 2; ++i) {
2626                                         switch (ainfo->pair_storage [i]) {
2627                                         case ArgNone:
2628                                                 break;
2629                                         case ArgInIReg:
2630                                                 slot = param_reg_to_index [ainfo->pair_regs [i]];
2631                                                 p->regs [slot] = ((mgreg_t*)(arg))[i];
2632                                                 break;
2633                                         case ArgInDoubleSSEReg:
2634                                                 p->has_fp = 1;
2635                                                 p->fregs [ainfo->pair_regs [i]] = ((double*)(arg))[i];
2636                                                 break;
2637                                         default:
2638                                                 g_assert_not_reached ();
2639                                                 break;
2640                                         }
2641                                 }
2642                                 break;
2643                         case ArgOnStack:
2644                                 for (i = 0; i < ainfo->arg_size / 8; ++i)
2645                                         p->regs [slot + i] = ((mgreg_t*)(arg))[i];
2646                                 break;
2647                         default:
2648                                 g_assert_not_reached ();
2649                                 break;
2650                         }
2651                         break;
2652                 }
2653                 default:
2654                         g_assert_not_reached ();
2655                 }
2656         }
2657 }
2658
2659 /*
2660  * mono_arch_finish_dyn_call:
2661  *
2662  *   Store the result of a dyn call into the return value buffer passed to
2663  * start_dyn_call ().
2664  * This function should be as fast as possible, any work which does not depend
2665  * on the actual values of the arguments should be done in
2666  * mono_arch_dyn_call_prepare ().
2667  */
2668 void
2669 mono_arch_finish_dyn_call (MonoDynCallInfo *info, guint8 *buf)
2670 {
2671         ArchDynCallInfo *dinfo = (ArchDynCallInfo*)info;
2672         MonoMethodSignature *sig = dinfo->sig;
2673         DynCallArgs *dargs = (DynCallArgs*)buf;
2674         guint8 *ret = dargs->ret;
2675         mgreg_t res = dargs->res;
2676         MonoType *sig_ret = mini_get_underlying_type (sig->ret);
2677         int i;
2678
2679         switch (sig_ret->type) {
2680         case MONO_TYPE_VOID:
2681                 *(gpointer*)ret = NULL;
2682                 break;
2683         case MONO_TYPE_STRING:
2684         case MONO_TYPE_CLASS:
2685         case MONO_TYPE_ARRAY:
2686         case MONO_TYPE_SZARRAY:
2687         case MONO_TYPE_OBJECT:
2688         case MONO_TYPE_I:
2689         case MONO_TYPE_U:
2690         case MONO_TYPE_PTR:
2691                 *(gpointer*)ret = GREG_TO_PTR(res);
2692                 break;
2693         case MONO_TYPE_I1:
2694                 *(gint8*)ret = res;
2695                 break;
2696         case MONO_TYPE_U1:
2697                 *(guint8*)ret = res;
2698                 break;
2699         case MONO_TYPE_I2:
2700                 *(gint16*)ret = res;
2701                 break;
2702         case MONO_TYPE_U2:
2703                 *(guint16*)ret = res;
2704                 break;
2705         case MONO_TYPE_I4:
2706                 *(gint32*)ret = res;
2707                 break;
2708         case MONO_TYPE_U4:
2709                 *(guint32*)ret = res;
2710                 break;
2711         case MONO_TYPE_I8:
2712                 *(gint64*)ret = res;
2713                 break;
2714         case MONO_TYPE_U8:
2715                 *(guint64*)ret = res;
2716                 break;
2717         case MONO_TYPE_R4:
2718                 *(float*)ret = *(float*)&(dargs->fregs [0]);
2719                 break;
2720         case MONO_TYPE_R8:
2721                 *(double*)ret = dargs->fregs [0];
2722                 break;
2723         case MONO_TYPE_GENERICINST:
2724                 if (MONO_TYPE_IS_REFERENCE (sig_ret)) {
2725                         *(gpointer*)ret = GREG_TO_PTR(res);
2726                         break;
2727                 } else {
2728                         /* Fall through */
2729                 }
2730         case MONO_TYPE_VALUETYPE:
2731                 if (dinfo->cinfo->ret.storage == ArgValuetypeAddrInIReg || dinfo->cinfo->ret.storage == ArgGsharedvtVariableInReg) {
2732                         /* Nothing to do */
2733                 } else {
2734                         ArgInfo *ainfo = &dinfo->cinfo->ret;
2735
2736                         g_assert (ainfo->storage == ArgValuetypeInReg);
2737
2738                         for (i = 0; i < 2; ++i) {
2739                                 switch (ainfo->pair_storage [0]) {
2740                                 case ArgInIReg:
2741                                         ((mgreg_t*)ret)[i] = res;
2742                                         break;
2743                                 case ArgInDoubleSSEReg:
2744                                         ((double*)ret)[i] = dargs->fregs [i];
2745                                         break;
2746                                 case ArgNone:
2747                                         break;
2748                                 default:
2749                                         g_assert_not_reached ();
2750                                         break;
2751                                 }
2752                         }
2753                 }
2754                 break;
2755         default:
2756                 g_assert_not_reached ();
2757         }
2758 }
2759
2760 /* emit an exception if condition is fail */
2761 #define EMIT_COND_SYSTEM_EXCEPTION(cond,signed,exc_name)            \
2762         do {                                                        \
2763                 MonoInst *tins = mono_branch_optimize_exception_target (cfg, bb, exc_name); \
2764                 if (tins == NULL) {                                                                             \
2765                         mono_add_patch_info (cfg, code - cfg->native_code,   \
2766                                         MONO_PATCH_INFO_EXC, exc_name);  \
2767                         x86_branch32 (code, cond, 0, signed);               \
2768                 } else {        \
2769                         EMIT_COND_BRANCH (tins, cond, signed);  \
2770                 }                       \
2771         } while (0);
2772
2773 #define EMIT_FPCOMPARE(code) do { \
2774         amd64_fcompp (code); \
2775         amd64_fnstsw (code); \
2776 } while (0);
2777
2778 #define EMIT_SSE2_FPFUNC(code, op, dreg, sreg1) do { \
2779     amd64_movsd_membase_reg (code, AMD64_RSP, -8, (sreg1)); \
2780         amd64_fld_membase (code, AMD64_RSP, -8, TRUE); \
2781         amd64_ ##op (code); \
2782         amd64_fst_membase (code, AMD64_RSP, -8, TRUE, TRUE); \
2783         amd64_movsd_reg_membase (code, (dreg), AMD64_RSP, -8); \
2784 } while (0);
2785
2786 static guint8*
2787 emit_call_body (MonoCompile *cfg, guint8 *code, MonoJumpInfoType patch_type, gconstpointer data)
2788 {
2789         gboolean no_patch = FALSE;
2790
2791         /*
2792          * FIXME: Add support for thunks
2793          */
2794         {
2795                 gboolean near_call = FALSE;
2796
2797                 /*
2798                  * Indirect calls are expensive so try to make a near call if possible.
2799                  * The caller memory is allocated by the code manager so it is
2800                  * guaranteed to be at a 32 bit offset.
2801                  */
2802
2803                 if (patch_type != MONO_PATCH_INFO_ABS) {
2804                         /* The target is in memory allocated using the code manager */
2805                         near_call = TRUE;
2806
2807                         if ((patch_type == MONO_PATCH_INFO_METHOD) || (patch_type == MONO_PATCH_INFO_METHOD_JUMP)) {
2808                                 if (((MonoMethod*)data)->klass->image->aot_module)
2809                                         /* The callee might be an AOT method */
2810                                         near_call = FALSE;
2811                                 if (((MonoMethod*)data)->dynamic)
2812                                         /* The target is in malloc-ed memory */
2813                                         near_call = FALSE;
2814                         }
2815
2816                         if (patch_type == MONO_PATCH_INFO_INTERNAL_METHOD) {
2817                                 /*
2818                                  * The call might go directly to a native function without
2819                                  * the wrapper.
2820                                  */
2821                                 MonoJitICallInfo *mi = mono_find_jit_icall_by_name ((const char *)data);
2822                                 if (mi) {
2823                                         gconstpointer target = mono_icall_get_wrapper (mi);
2824                                         if ((((guint64)target) >> 32) != 0)
2825                                                 near_call = FALSE;
2826                                 }
2827                         }
2828                 }
2829                 else {
2830                         MonoJumpInfo *jinfo = NULL;
2831
2832                         if (cfg->abs_patches)
2833                                 jinfo = (MonoJumpInfo *)g_hash_table_lookup (cfg->abs_patches, data);
2834                         if (jinfo) {
2835                                 if (jinfo->type == MONO_PATCH_INFO_JIT_ICALL_ADDR) {
2836                                         MonoJitICallInfo *mi = mono_find_jit_icall_by_name (jinfo->data.name);
2837                                         if (mi && (((guint64)mi->func) >> 32) == 0)
2838                                                 near_call = TRUE;
2839                                         no_patch = TRUE;
2840                                 } else {
2841                                         /*
2842                                          * This is not really an optimization, but required because the
2843                                          * generic class init trampolines use R11 to pass the vtable.
2844                                          */
2845                                         near_call = TRUE;
2846                                 }
2847                         } else {
2848                                 MonoJitICallInfo *info = mono_find_jit_icall_by_addr (data);
2849                                 if (info) {
2850                                         if (info->func == info->wrapper) {
2851                                                 /* No wrapper */
2852                                                 if ((((guint64)info->func) >> 32) == 0)
2853                                                         near_call = TRUE;
2854                                         }
2855                                         else {
2856                                                 /* See the comment in mono_codegen () */
2857                                                 if ((info->name [0] != 'v') || (strstr (info->name, "ves_array_new_va_") == NULL && strstr (info->name, "ves_array_element_address_") == NULL))
2858                                                         near_call = TRUE;
2859                                         }
2860                                 }
2861                                 else if ((((guint64)data) >> 32) == 0) {
2862                                         near_call = TRUE;
2863                                         no_patch = TRUE;
2864                                 }
2865                         }
2866                 }
2867
2868                 if (cfg->method->dynamic)
2869                         /* These methods are allocated using malloc */
2870                         near_call = FALSE;
2871
2872 #ifdef MONO_ARCH_NOMAP32BIT
2873                 near_call = FALSE;
2874 #endif
2875                 /* The 64bit XEN kernel does not honour the MAP_32BIT flag. (#522894) */
2876                 if (optimize_for_xen)
2877                         near_call = FALSE;
2878
2879                 if (cfg->compile_aot) {
2880                         near_call = TRUE;
2881                         no_patch = TRUE;
2882                 }
2883
2884                 if (near_call) {
2885                         /*
2886                          * Align the call displacement to an address divisible by 4 so it does
2887                          * not span cache lines. This is required for code patching to work on SMP
2888                          * systems.
2889                          */
2890                         if (!no_patch && ((guint32)(code + 1 - cfg->native_code) % 4) != 0) {
2891                                 guint32 pad_size = 4 - ((guint32)(code + 1 - cfg->native_code) % 4);
2892                                 amd64_padding (code, pad_size);
2893                         }
2894                         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
2895                         amd64_call_code (code, 0);
2896                 }
2897                 else {
2898                         mono_add_patch_info (cfg, code - cfg->native_code, patch_type, data);
2899                         amd64_set_reg_template (code, GP_SCRATCH_REG);
2900                         amd64_call_reg (code, GP_SCRATCH_REG);
2901                 }
2902         }
2903
2904         return code;
2905 }
2906
2907 static inline guint8*
2908 emit_call (MonoCompile *cfg, guint8 *code, MonoJumpInfoType patch_type, gconstpointer data, gboolean win64_adjust_stack)
2909 {
2910 #ifdef TARGET_WIN32
2911         if (win64_adjust_stack)
2912                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 32);
2913 #endif
2914         code = emit_call_body (cfg, code, patch_type, data);
2915 #ifdef TARGET_WIN32
2916         if (win64_adjust_stack)
2917                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 32);
2918 #endif
2919
2920         return code;
2921 }
2922
2923 static inline int
2924 store_membase_imm_to_store_membase_reg (int opcode)
2925 {
2926         switch (opcode) {
2927         case OP_STORE_MEMBASE_IMM:
2928                 return OP_STORE_MEMBASE_REG;
2929         case OP_STOREI4_MEMBASE_IMM:
2930                 return OP_STOREI4_MEMBASE_REG;
2931         case OP_STOREI8_MEMBASE_IMM:
2932                 return OP_STOREI8_MEMBASE_REG;
2933         }
2934
2935         return -1;
2936 }
2937
2938 #ifndef DISABLE_JIT
2939
2940 #define INST_IGNORES_CFLAGS(opcode) (!(((opcode) == OP_ADC) || ((opcode) == OP_ADC_IMM) || ((opcode) == OP_IADC) || ((opcode) == OP_IADC_IMM) || ((opcode) == OP_SBB) || ((opcode) == OP_SBB_IMM) || ((opcode) == OP_ISBB) || ((opcode) == OP_ISBB_IMM)))
2941
2942 /*
2943  * mono_arch_peephole_pass_1:
2944  *
2945  *   Perform peephole opts which should/can be performed before local regalloc
2946  */
2947 void
2948 mono_arch_peephole_pass_1 (MonoCompile *cfg, MonoBasicBlock *bb)
2949 {
2950         MonoInst *ins, *n;
2951
2952         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
2953                 MonoInst *last_ins = mono_inst_prev (ins, FILTER_IL_SEQ_POINT);
2954
2955                 switch (ins->opcode) {
2956                 case OP_ADD_IMM:
2957                 case OP_IADD_IMM:
2958                 case OP_LADD_IMM:
2959                         if ((ins->sreg1 < MONO_MAX_IREGS) && (ins->dreg >= MONO_MAX_IREGS) && (ins->inst_imm > 0)) {
2960                                 /*
2961                                  * X86_LEA is like ADD, but doesn't have the
2962                                  * sreg1==dreg restriction. inst_imm > 0 is needed since LEA sign-extends
2963                                  * its operand to 64 bit.
2964                                  */
2965                                 ins->opcode = OP_X86_LEA_MEMBASE;
2966                                 ins->inst_basereg = ins->sreg1;
2967                         }
2968                         break;
2969                 case OP_LXOR:
2970                 case OP_IXOR:
2971                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
2972                                 MonoInst *ins2;
2973
2974                                 /*
2975                                  * Replace STORE_MEMBASE_IMM 0 with STORE_MEMBASE_REG since
2976                                  * the latter has length 2-3 instead of 6 (reverse constant
2977                                  * propagation). These instruction sequences are very common
2978                                  * in the initlocals bblock.
2979                                  */
2980                                 for (ins2 = ins->next; ins2; ins2 = ins2->next) {
2981                                         if (((ins2->opcode == OP_STORE_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_IMM) || (ins2->opcode == OP_STORE_MEMBASE_IMM)) && (ins2->inst_imm == 0)) {
2982                                                 ins2->opcode = store_membase_imm_to_store_membase_reg (ins2->opcode);
2983                                                 ins2->sreg1 = ins->dreg;
2984                                         } else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_REG) || (ins2->opcode == OP_STORE_MEMBASE_REG)) {
2985                                                 /* Continue */
2986                                         } else if (((ins2->opcode == OP_ICONST) || (ins2->opcode == OP_I8CONST)) && (ins2->dreg == ins->dreg) && (ins2->inst_c0 == 0)) {
2987                                                 NULLIFY_INS (ins2);
2988                                                 /* Continue */
2989                                         } else if (ins2->opcode == OP_IL_SEQ_POINT) {
2990                                                 /* Continue */
2991                                         } else {
2992                                                 break;
2993                                         }
2994                                 }
2995                         }
2996                         break;
2997                 case OP_COMPARE_IMM:
2998                 case OP_LCOMPARE_IMM:
2999                         /* OP_COMPARE_IMM (reg, 0)
3000                          * -->
3001                          * OP_AMD64_TEST_NULL (reg)
3002                          */
3003                         if (!ins->inst_imm)
3004                                 ins->opcode = OP_AMD64_TEST_NULL;
3005                         break;
3006                 case OP_ICOMPARE_IMM:
3007                         if (!ins->inst_imm)
3008                                 ins->opcode = OP_X86_TEST_NULL;
3009                         break;
3010                 case OP_AMD64_ICOMPARE_MEMBASE_IMM:
3011                         /*
3012                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3013                          * OP_X86_COMPARE_MEMBASE_IMM offset(basereg), imm
3014                          * -->
3015                          * OP_STORE_MEMBASE_REG reg, offset(basereg)
3016                          * OP_COMPARE_IMM reg, imm
3017                          *
3018                          * Note: if imm = 0 then OP_COMPARE_IMM replaced with OP_X86_TEST_NULL
3019                          */
3020                         if (last_ins && (last_ins->opcode == OP_STOREI4_MEMBASE_REG) &&
3021                             ins->inst_basereg == last_ins->inst_destbasereg &&
3022                             ins->inst_offset == last_ins->inst_offset) {
3023                                         ins->opcode = OP_ICOMPARE_IMM;
3024                                         ins->sreg1 = last_ins->sreg1;
3025
3026                                         /* check if we can remove cmp reg,0 with test null */
3027                                         if (!ins->inst_imm)
3028                                                 ins->opcode = OP_X86_TEST_NULL;
3029                                 }
3030
3031                         break;
3032                 }
3033
3034                 mono_peephole_ins (bb, ins);
3035         }
3036 }
3037
3038 void
3039 mono_arch_peephole_pass_2 (MonoCompile *cfg, MonoBasicBlock *bb)
3040 {
3041         MonoInst *ins, *n;
3042
3043         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3044                 switch (ins->opcode) {
3045                 case OP_ICONST:
3046                 case OP_I8CONST: {
3047                         MonoInst *next = mono_inst_next (ins, FILTER_IL_SEQ_POINT);
3048                         /* reg = 0 -> XOR (reg, reg) */
3049                         /* XOR sets cflags on x86, so we cant do it always */
3050                         if (ins->inst_c0 == 0 && (!next || (next && INST_IGNORES_CFLAGS (next->opcode)))) {
3051                                 ins->opcode = OP_LXOR;
3052                                 ins->sreg1 = ins->dreg;
3053                                 ins->sreg2 = ins->dreg;
3054                                 /* Fall through */
3055                         } else {
3056                                 break;
3057                         }
3058                 }
3059                 case OP_LXOR:
3060                         /*
3061                          * Use IXOR to avoid a rex prefix if possible. The cpu will sign extend the
3062                          * 0 result into 64 bits.
3063                          */
3064                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
3065                                 ins->opcode = OP_IXOR;
3066                         }
3067                         /* Fall through */
3068                 case OP_IXOR:
3069                         if ((ins->sreg1 == ins->sreg2) && (ins->sreg1 == ins->dreg)) {
3070                                 MonoInst *ins2;
3071
3072                                 /*
3073                                  * Replace STORE_MEMBASE_IMM 0 with STORE_MEMBASE_REG since
3074                                  * the latter has length 2-3 instead of 6 (reverse constant
3075                                  * propagation). These instruction sequences are very common
3076                                  * in the initlocals bblock.
3077                                  */
3078                                 for (ins2 = ins->next; ins2; ins2 = ins2->next) {
3079                                         if (((ins2->opcode == OP_STORE_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_IMM) || (ins2->opcode == OP_STOREI8_MEMBASE_IMM) || (ins2->opcode == OP_STORE_MEMBASE_IMM)) && (ins2->inst_imm == 0)) {
3080                                                 ins2->opcode = store_membase_imm_to_store_membase_reg (ins2->opcode);
3081                                                 ins2->sreg1 = ins->dreg;
3082                                         } else if ((ins2->opcode == OP_STOREI1_MEMBASE_IMM) || (ins2->opcode == OP_STOREI2_MEMBASE_IMM) || (ins2->opcode == OP_STOREI4_MEMBASE_REG) || (ins2->opcode == OP_STOREI8_MEMBASE_REG) || (ins2->opcode == OP_STORE_MEMBASE_REG) || (ins2->opcode == OP_LIVERANGE_START) || (ins2->opcode == OP_GC_LIVENESS_DEF) || (ins2->opcode == OP_GC_LIVENESS_USE)) {
3083                                                 /* Continue */
3084                                         } else if (((ins2->opcode == OP_ICONST) || (ins2->opcode == OP_I8CONST)) && (ins2->dreg == ins->dreg) && (ins2->inst_c0 == 0)) {
3085                                                 NULLIFY_INS (ins2);
3086                                                 /* Continue */
3087                                         } else if (ins2->opcode == OP_IL_SEQ_POINT) {
3088                                                 /* Continue */
3089                                         } else {
3090                                                 break;
3091                                         }
3092                                 }
3093                         }
3094                         break;
3095                 case OP_IADD_IMM:
3096                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
3097                                 ins->opcode = OP_X86_INC_REG;
3098                         break;
3099                 case OP_ISUB_IMM:
3100                         if ((ins->inst_imm == 1) && (ins->dreg == ins->sreg1))
3101                                 ins->opcode = OP_X86_DEC_REG;
3102                         break;
3103                 }
3104
3105                 mono_peephole_ins (bb, ins);
3106         }
3107 }
3108
3109 #define NEW_INS(cfg,ins,dest,op) do {   \
3110                 MONO_INST_NEW ((cfg), (dest), (op)); \
3111         (dest)->cil_code = (ins)->cil_code; \
3112         mono_bblock_insert_before_ins (bb, ins, (dest)); \
3113         } while (0)
3114
3115 /*
3116  * mono_arch_lowering_pass:
3117  *
3118  *  Converts complex opcodes into simpler ones so that each IR instruction
3119  * corresponds to one machine instruction.
3120  */
3121 void
3122 mono_arch_lowering_pass (MonoCompile *cfg, MonoBasicBlock *bb)
3123 {
3124         MonoInst *ins, *n, *temp;
3125
3126         /*
3127          * FIXME: Need to add more instructions, but the current machine
3128          * description can't model some parts of the composite instructions like
3129          * cdq.
3130          */
3131         MONO_BB_FOR_EACH_INS_SAFE (bb, n, ins) {
3132                 switch (ins->opcode) {
3133                 case OP_DIV_IMM:
3134                 case OP_REM_IMM:
3135                 case OP_IDIV_IMM:
3136                 case OP_IDIV_UN_IMM:
3137                 case OP_IREM_UN_IMM:
3138                 case OP_LREM_IMM:
3139                 case OP_IREM_IMM:
3140                         mono_decompose_op_imm (cfg, bb, ins);
3141                         break;
3142                 case OP_COMPARE_IMM:
3143                 case OP_LCOMPARE_IMM:
3144                         if (!amd64_use_imm32 (ins->inst_imm)) {
3145                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3146                                 temp->inst_c0 = ins->inst_imm;
3147                                 temp->dreg = mono_alloc_ireg (cfg);
3148                                 ins->opcode = OP_COMPARE;
3149                                 ins->sreg2 = temp->dreg;
3150                         }
3151                         break;
3152 #ifndef __mono_ilp32__
3153                 case OP_LOAD_MEMBASE:
3154 #endif
3155                 case OP_LOADI8_MEMBASE:
3156                 /*  Don't generate memindex opcodes (to simplify */
3157                 /*  read sandboxing) */
3158                         if (!amd64_use_imm32 (ins->inst_offset)) {
3159                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3160                                 temp->inst_c0 = ins->inst_offset;
3161                                 temp->dreg = mono_alloc_ireg (cfg);
3162                                 ins->opcode = OP_AMD64_LOADI8_MEMINDEX;
3163                                 ins->inst_indexreg = temp->dreg;
3164                         }
3165                         break;
3166 #ifndef __mono_ilp32__
3167                 case OP_STORE_MEMBASE_IMM:
3168 #endif
3169                 case OP_STOREI8_MEMBASE_IMM:
3170                         if (!amd64_use_imm32 (ins->inst_imm)) {
3171                                 NEW_INS (cfg, ins, temp, OP_I8CONST);
3172                                 temp->inst_c0 = ins->inst_imm;
3173                                 temp->dreg = mono_alloc_ireg (cfg);
3174                                 ins->opcode = OP_STOREI8_MEMBASE_REG;
3175                                 ins->sreg1 = temp->dreg;
3176                         }
3177                         break;
3178 #ifdef MONO_ARCH_SIMD_INTRINSICS
3179                 case OP_EXPAND_I1: {
3180                                 int temp_reg1 = mono_alloc_ireg (cfg);
3181                                 int temp_reg2 = mono_alloc_ireg (cfg);
3182                                 int original_reg = ins->sreg1;
3183
3184                                 NEW_INS (cfg, ins, temp, OP_ICONV_TO_U1);
3185                                 temp->sreg1 = original_reg;
3186                                 temp->dreg = temp_reg1;
3187
3188                                 NEW_INS (cfg, ins, temp, OP_SHL_IMM);
3189                                 temp->sreg1 = temp_reg1;
3190                                 temp->dreg = temp_reg2;
3191                                 temp->inst_imm = 8;
3192
3193                                 NEW_INS (cfg, ins, temp, OP_LOR);
3194                                 temp->sreg1 = temp->dreg = temp_reg2;
3195                                 temp->sreg2 = temp_reg1;
3196
3197                                 ins->opcode = OP_EXPAND_I2;
3198                                 ins->sreg1 = temp_reg2;
3199                         }
3200                         break;
3201 #endif
3202                 default:
3203                         break;
3204                 }
3205         }
3206
3207         bb->max_vreg = cfg->next_vreg;
3208 }
3209
3210 static const int
3211 branch_cc_table [] = {
3212         X86_CC_EQ, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
3213         X86_CC_NE, X86_CC_GE, X86_CC_GT, X86_CC_LE, X86_CC_LT,
3214         X86_CC_O, X86_CC_NO, X86_CC_C, X86_CC_NC
3215 };
3216
3217 /* Maps CMP_... constants to X86_CC_... constants */
3218 static const int
3219 cc_table [] = {
3220         X86_CC_EQ, X86_CC_NE, X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT,
3221         X86_CC_LE, X86_CC_GE, X86_CC_LT, X86_CC_GT
3222 };
3223
3224 static const int
3225 cc_signed_table [] = {
3226         TRUE, TRUE, TRUE, TRUE, TRUE, TRUE,
3227         FALSE, FALSE, FALSE, FALSE
3228 };
3229
3230 /*#include "cprop.c"*/
3231
3232 static unsigned char*
3233 emit_float_to_int (MonoCompile *cfg, guchar *code, int dreg, int sreg, int size, gboolean is_signed)
3234 {
3235         if (size == 8)
3236                 amd64_sse_cvttsd2si_reg_reg (code, dreg, sreg);
3237         else
3238                 amd64_sse_cvttsd2si_reg_reg_size (code, dreg, sreg, 4);
3239
3240         if (size == 1)
3241                 amd64_widen_reg (code, dreg, dreg, is_signed, FALSE);
3242         else if (size == 2)
3243                 amd64_widen_reg (code, dreg, dreg, is_signed, TRUE);
3244         return code;
3245 }
3246
3247 static unsigned char*
3248 mono_emit_stack_alloc (MonoCompile *cfg, guchar *code, MonoInst* tree)
3249 {
3250         int sreg = tree->sreg1;
3251         int need_touch = FALSE;
3252
3253 #if defined(TARGET_WIN32)
3254         need_touch = TRUE;
3255 #elif defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
3256         if (!tree->flags & MONO_INST_INIT)
3257                 need_touch = TRUE;
3258 #endif
3259
3260         if (need_touch) {
3261                 guint8* br[5];
3262
3263                 /*
3264                  * Under Windows:
3265                  * If requested stack size is larger than one page,
3266                  * perform stack-touch operation
3267                  */
3268                 /*
3269                  * Generate stack probe code.
3270                  * Under Windows, it is necessary to allocate one page at a time,
3271                  * "touching" stack after each successful sub-allocation. This is
3272                  * because of the way stack growth is implemented - there is a
3273                  * guard page before the lowest stack page that is currently commited.
3274                  * Stack normally grows sequentially so OS traps access to the
3275                  * guard page and commits more pages when needed.
3276                  */
3277                 amd64_test_reg_imm (code, sreg, ~0xFFF);
3278                 br[0] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
3279
3280                 br[2] = code; /* loop */
3281                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 0x1000);
3282                 amd64_test_membase_reg (code, AMD64_RSP, 0, AMD64_RSP);
3283                 amd64_alu_reg_imm (code, X86_SUB, sreg, 0x1000);
3284                 amd64_alu_reg_imm (code, X86_CMP, sreg, 0x1000);
3285                 br[3] = code; x86_branch8 (code, X86_CC_AE, 0, FALSE);
3286                 amd64_patch (br[3], br[2]);
3287                 amd64_test_reg_reg (code, sreg, sreg);
3288                 br[4] = code; x86_branch8 (code, X86_CC_Z, 0, FALSE);
3289                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, sreg);
3290
3291                 br[1] = code; x86_jump8 (code, 0);
3292
3293                 amd64_patch (br[0], code);
3294                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, sreg);
3295                 amd64_patch (br[1], code);
3296                 amd64_patch (br[4], code);
3297         }
3298         else
3299                 amd64_alu_reg_reg (code, X86_SUB, AMD64_RSP, tree->sreg1);
3300
3301         if (tree->flags & MONO_INST_INIT) {
3302                 int offset = 0;
3303                 if (tree->dreg != AMD64_RAX && sreg != AMD64_RAX) {
3304                         amd64_push_reg (code, AMD64_RAX);
3305                         offset += 8;
3306                 }
3307                 if (tree->dreg != AMD64_RCX && sreg != AMD64_RCX) {
3308                         amd64_push_reg (code, AMD64_RCX);
3309                         offset += 8;
3310                 }
3311                 if (tree->dreg != AMD64_RDI && sreg != AMD64_RDI) {
3312                         amd64_push_reg (code, AMD64_RDI);
3313                         offset += 8;
3314                 }
3315
3316                 amd64_shift_reg_imm (code, X86_SHR, sreg, 3);
3317                 if (sreg != AMD64_RCX)
3318                         amd64_mov_reg_reg (code, AMD64_RCX, sreg, 8);
3319                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
3320
3321                 amd64_lea_membase (code, AMD64_RDI, AMD64_RSP, offset);
3322                 if (cfg->param_area)
3323                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RDI, cfg->param_area);
3324                 amd64_cld (code);
3325                 amd64_prefix (code, X86_REP_PREFIX);
3326                 amd64_stosl (code);
3327
3328                 if (tree->dreg != AMD64_RDI && sreg != AMD64_RDI)
3329                         amd64_pop_reg (code, AMD64_RDI);
3330                 if (tree->dreg != AMD64_RCX && sreg != AMD64_RCX)
3331                         amd64_pop_reg (code, AMD64_RCX);
3332                 if (tree->dreg != AMD64_RAX && sreg != AMD64_RAX)
3333                         amd64_pop_reg (code, AMD64_RAX);
3334         }
3335         return code;
3336 }
3337
3338 static guint8*
3339 emit_move_return_value (MonoCompile *cfg, MonoInst *ins, guint8 *code)
3340 {
3341         CallInfo *cinfo;
3342         guint32 quad;
3343
3344         /* Move return value to the target register */
3345         /* FIXME: do this in the local reg allocator */
3346         switch (ins->opcode) {
3347         case OP_CALL:
3348         case OP_CALL_REG:
3349         case OP_CALL_MEMBASE:
3350         case OP_LCALL:
3351         case OP_LCALL_REG:
3352         case OP_LCALL_MEMBASE:
3353                 g_assert (ins->dreg == AMD64_RAX);
3354                 break;
3355         case OP_FCALL:
3356         case OP_FCALL_REG:
3357         case OP_FCALL_MEMBASE: {
3358                 MonoType *rtype = mini_get_underlying_type (((MonoCallInst*)ins)->signature->ret);
3359                 if (rtype->type == MONO_TYPE_R4) {
3360                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, AMD64_XMM0);
3361                 }
3362                 else {
3363                         if (ins->dreg != AMD64_XMM0)
3364                                 amd64_sse_movsd_reg_reg (code, ins->dreg, AMD64_XMM0);
3365                 }
3366                 break;
3367         }
3368         case OP_RCALL:
3369         case OP_RCALL_REG:
3370         case OP_RCALL_MEMBASE:
3371                 if (ins->dreg != AMD64_XMM0)
3372                         amd64_sse_movss_reg_reg (code, ins->dreg, AMD64_XMM0);
3373                 break;
3374         case OP_VCALL:
3375         case OP_VCALL_REG:
3376         case OP_VCALL_MEMBASE:
3377         case OP_VCALL2:
3378         case OP_VCALL2_REG:
3379         case OP_VCALL2_MEMBASE:
3380                 cinfo = get_call_info (cfg->mempool, ((MonoCallInst*)ins)->signature);
3381                 if (cinfo->ret.storage == ArgValuetypeInReg) {
3382                         MonoInst *loc = (MonoInst *)cfg->arch.vret_addr_loc;
3383
3384                         /* Load the destination address */
3385                         g_assert (loc->opcode == OP_REGOFFSET);
3386                         amd64_mov_reg_membase (code, AMD64_RCX, loc->inst_basereg, loc->inst_offset, sizeof(gpointer));
3387
3388                         for (quad = 0; quad < 2; quad ++) {
3389                                 switch (cinfo->ret.pair_storage [quad]) {
3390                                 case ArgInIReg:
3391                                         amd64_mov_membase_reg (code, AMD64_RCX, (quad * sizeof(mgreg_t)), cinfo->ret.pair_regs [quad], sizeof(mgreg_t));
3392                                         break;
3393                                 case ArgInFloatSSEReg:
3394                                         amd64_movss_membase_reg (code, AMD64_RCX, (quad * 8), cinfo->ret.pair_regs [quad]);
3395                                         break;
3396                                 case ArgInDoubleSSEReg:
3397                                         amd64_movsd_membase_reg (code, AMD64_RCX, (quad * 8), cinfo->ret.pair_regs [quad]);
3398                                         break;
3399                                 case ArgNone:
3400                                         break;
3401                                 default:
3402                                         NOT_IMPLEMENTED;
3403                                 }
3404                         }
3405                 }
3406                 break;
3407         }
3408
3409         return code;
3410 }
3411
3412 #endif /* DISABLE_JIT */
3413
3414 #ifdef TARGET_MACH
3415 static int tls_gs_offset;
3416 #endif
3417
3418 gboolean
3419 mono_arch_have_fast_tls (void)
3420 {
3421 #ifdef TARGET_MACH
3422         static gboolean have_fast_tls = FALSE;
3423         static gboolean inited = FALSE;
3424         guint8 *ins;
3425
3426         if (mini_get_debug_options ()->use_fallback_tls)
3427                 return FALSE;
3428
3429         if (inited)
3430                 return have_fast_tls;
3431
3432         ins = (guint8*)pthread_getspecific;
3433
3434         /*
3435          * We're looking for these two instructions:
3436          *
3437          * mov    %gs:[offset](,%rdi,8),%rax
3438          * retq
3439          */
3440         have_fast_tls = ins [0] == 0x65 &&
3441                        ins [1] == 0x48 &&
3442                        ins [2] == 0x8b &&
3443                        ins [3] == 0x04 &&
3444                        ins [4] == 0xfd &&
3445                        ins [6] == 0x00 &&
3446                        ins [7] == 0x00 &&
3447                        ins [8] == 0x00 &&
3448                        ins [9] == 0xc3;
3449
3450         tls_gs_offset = ins[5];
3451
3452         /*
3453          * Apple now loads a different version of pthread_getspecific when launched from Xcode
3454          * For that version we're looking for these instructions:
3455          *
3456          * pushq  %rbp
3457          * movq   %rsp, %rbp
3458          * mov    %gs:[offset](,%rdi,8),%rax
3459          * popq   %rbp
3460          * retq
3461          */
3462         if (!have_fast_tls) {
3463                 have_fast_tls = ins [0] == 0x55 &&
3464                                ins [1] == 0x48 &&
3465                                ins [2] == 0x89 &&
3466                                ins [3] == 0xe5 &&
3467                                ins [4] == 0x65 &&
3468                                ins [5] == 0x48 &&
3469                                ins [6] == 0x8b &&
3470                                ins [7] == 0x04 &&
3471                                ins [8] == 0xfd &&
3472                                ins [10] == 0x00 &&
3473                                ins [11] == 0x00 &&
3474                                ins [12] == 0x00 &&
3475                                ins [13] == 0x5d &&
3476                                ins [14] == 0xc3;
3477
3478                 tls_gs_offset = ins[9];
3479         }
3480         inited = TRUE;
3481
3482         return have_fast_tls;
3483 #elif defined(TARGET_ANDROID)
3484         return FALSE;
3485 #else
3486         if (mini_get_debug_options ()->use_fallback_tls)
3487                 return FALSE;
3488         return TRUE;
3489 #endif
3490 }
3491
3492 int
3493 mono_amd64_get_tls_gs_offset (void)
3494 {
3495 #ifdef TARGET_OSX
3496         return tls_gs_offset;
3497 #else
3498         g_assert_not_reached ();
3499         return -1;
3500 #endif
3501 }
3502
3503 /*
3504  * mono_amd64_emit_tls_get:
3505  * @code: buffer to store code to
3506  * @dreg: hard register where to place the result
3507  * @tls_offset: offset info
3508  *
3509  * mono_amd64_emit_tls_get emits in @code the native code that puts in
3510  * the dreg register the item in the thread local storage identified
3511  * by tls_offset.
3512  *
3513  * Returns: a pointer to the end of the stored code
3514  */
3515 static guint8*
3516 mono_amd64_emit_tls_get (guint8* code, int dreg, int tls_offset)
3517 {
3518 #ifdef TARGET_WIN32
3519         if (tls_offset < 64) {
3520                 x86_prefix (code, X86_GS_PREFIX);
3521                 amd64_mov_reg_mem (code, dreg, (tls_offset * 8) + 0x1480, 8);
3522         } else {
3523                 guint8 *buf [16];
3524
3525                 g_assert (tls_offset < 0x440);
3526                 /* Load TEB->TlsExpansionSlots */
3527                 x86_prefix (code, X86_GS_PREFIX);
3528                 amd64_mov_reg_mem (code, dreg, 0x1780, 8);
3529                 amd64_test_reg_reg (code, dreg, dreg);
3530                 buf [0] = code;
3531                 amd64_branch (code, X86_CC_EQ, code, TRUE);
3532                 amd64_mov_reg_membase (code, dreg, dreg, (tls_offset * 8) - 0x200, 8);
3533                 amd64_patch (buf [0], code);
3534         }
3535 #elif defined(TARGET_MACH)
3536         x86_prefix (code, X86_GS_PREFIX);
3537         amd64_mov_reg_mem (code, dreg, tls_gs_offset + (tls_offset * 8), 8);
3538 #else
3539         if (optimize_for_xen) {
3540                 x86_prefix (code, X86_FS_PREFIX);
3541                 amd64_mov_reg_mem (code, dreg, 0, 8);
3542                 amd64_mov_reg_membase (code, dreg, dreg, tls_offset, 8);
3543         } else {
3544                 x86_prefix (code, X86_FS_PREFIX);
3545                 amd64_mov_reg_mem (code, dreg, tls_offset, 8);
3546         }
3547 #endif
3548         return code;
3549 }
3550
3551 static guint8*
3552 mono_amd64_emit_tls_set (guint8 *code, int sreg, int tls_offset)
3553 {
3554 #ifdef TARGET_WIN32
3555         g_assert_not_reached ();
3556 #elif defined(TARGET_MACH)
3557         x86_prefix (code, X86_GS_PREFIX);
3558         amd64_mov_mem_reg (code, tls_gs_offset + (tls_offset * 8), sreg, 8);
3559 #else
3560         g_assert (!optimize_for_xen);
3561         x86_prefix (code, X86_FS_PREFIX);
3562         amd64_mov_mem_reg (code, tls_offset, sreg, 8);
3563 #endif
3564         return code;
3565 }
3566
3567 /*
3568  * emit_setup_lmf:
3569  *
3570  *   Emit code to initialize an LMF structure at LMF_OFFSET.
3571  */
3572 static guint8*
3573 emit_setup_lmf (MonoCompile *cfg, guint8 *code, gint32 lmf_offset, int cfa_offset)
3574 {
3575         /*
3576          * The ip field is not set, the exception handling code will obtain it from the stack location pointed to by the sp field.
3577          */
3578         /*
3579          * sp is saved right before calls but we need to save it here too so
3580          * async stack walks would work.
3581          */
3582         amd64_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), AMD64_RSP, 8);
3583         /* Save rbp */
3584         amd64_mov_membase_reg (code, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), AMD64_RBP, 8);
3585         if (cfg->arch.omit_fp && cfa_offset != -1)
3586                 mono_emit_unwind_op_offset (cfg, code, AMD64_RBP, - (cfa_offset - (lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp))));
3587
3588         /* These can't contain refs */
3589         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, previous_lmf), SLOT_NOREF);
3590         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rip), SLOT_NOREF);
3591         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), SLOT_NOREF);
3592         /* These are handled automatically by the stack marking code */
3593         mini_gc_set_slot_type_from_fp (cfg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), SLOT_NOREF);
3594
3595         return code;
3596 }
3597
3598 #ifdef TARGET_WIN32
3599
3600 #define TEB_LAST_ERROR_OFFSET 0x068
3601
3602 static guint8*
3603 emit_get_last_error (guint8* code, int dreg)
3604 {
3605         /* Threads last error value is located in TEB_LAST_ERROR_OFFSET. */
3606         x86_prefix (code, X86_GS_PREFIX);
3607         amd64_mov_reg_membase (code, dreg, TEB_LAST_ERROR_OFFSET, 0, sizeof (guint32));
3608
3609         return code;
3610 }
3611
3612 #else
3613
3614 static guint8*
3615 emit_get_last_error (guint8* code, int dreg)
3616 {
3617         g_assert_not_reached ();
3618 }
3619
3620 #endif
3621
3622 /* benchmark and set based on cpu */
3623 #define LOOP_ALIGNMENT 8
3624 #define bb_is_loop_start(bb) ((bb)->loop_body_start && (bb)->nesting)
3625
3626 #ifndef DISABLE_JIT
3627 void
3628 mono_arch_output_basic_block (MonoCompile *cfg, MonoBasicBlock *bb)
3629 {
3630         MonoInst *ins;
3631         MonoCallInst *call;
3632         guint offset;
3633         guint8 *code = cfg->native_code + cfg->code_len;
3634         int max_len;
3635
3636         /* Fix max_offset estimate for each successor bb */
3637         if (cfg->opt & MONO_OPT_BRANCH) {
3638                 int current_offset = cfg->code_len;
3639                 MonoBasicBlock *current_bb;
3640                 for (current_bb = bb; current_bb != NULL; current_bb = current_bb->next_bb) {
3641                         current_bb->max_offset = current_offset;
3642                         current_offset += current_bb->max_length;
3643                 }
3644         }
3645
3646         if (cfg->opt & MONO_OPT_LOOP) {
3647                 int pad, align = LOOP_ALIGNMENT;
3648                 /* set alignment depending on cpu */
3649                 if (bb_is_loop_start (bb) && (pad = (cfg->code_len & (align - 1)))) {
3650                         pad = align - pad;
3651                         /*g_print ("adding %d pad at %x to loop in %s\n", pad, cfg->code_len, cfg->method->name);*/
3652                         amd64_padding (code, pad);
3653                         cfg->code_len += pad;
3654                         bb->native_offset = cfg->code_len;
3655                 }
3656         }
3657
3658         if (cfg->verbose_level > 2)
3659                 g_print ("Basic block %d starting at offset 0x%x\n", bb->block_num, bb->native_offset);
3660
3661         if ((cfg->prof_options & MONO_PROFILE_COVERAGE) && cfg->coverage_info) {
3662                 MonoProfileCoverageInfo *cov = cfg->coverage_info;
3663                 g_assert (!cfg->compile_aot);
3664
3665                 cov->data [bb->dfn].cil_code = bb->cil_code;
3666                 amd64_mov_reg_imm (code, AMD64_R11, (guint64)&cov->data [bb->dfn].count);
3667                 /* this is not thread save, but good enough */
3668                 amd64_inc_membase (code, AMD64_R11, 0);
3669         }
3670
3671         offset = code - cfg->native_code;
3672
3673         mono_debug_open_block (cfg, bb, offset);
3674
3675     if (mono_break_at_bb_method && mono_method_desc_full_match (mono_break_at_bb_method, cfg->method) && bb->block_num == mono_break_at_bb_bb_num)
3676                 x86_breakpoint (code);
3677
3678         MONO_BB_FOR_EACH_INS (bb, ins) {
3679                 offset = code - cfg->native_code;
3680
3681                 max_len = ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
3682
3683 #define EXTRA_CODE_SPACE (16)
3684
3685                 if (G_UNLIKELY (offset > (cfg->code_size - max_len - EXTRA_CODE_SPACE))) {
3686                         cfg->code_size *= 2;
3687                         cfg->native_code = (unsigned char *)mono_realloc_native_code(cfg);
3688                         code = cfg->native_code + offset;
3689                         cfg->stat_code_reallocs++;
3690                 }
3691
3692                 if (cfg->debug_info)
3693                         mono_debug_record_line_number (cfg, ins, offset);
3694
3695                 switch (ins->opcode) {
3696                 case OP_BIGMUL:
3697                         amd64_mul_reg (code, ins->sreg2, TRUE);
3698                         break;
3699                 case OP_BIGMUL_UN:
3700                         amd64_mul_reg (code, ins->sreg2, FALSE);
3701                         break;
3702                 case OP_X86_SETEQ_MEMBASE:
3703                         amd64_set_membase (code, X86_CC_EQ, ins->inst_basereg, ins->inst_offset, TRUE);
3704                         break;
3705                 case OP_STOREI1_MEMBASE_IMM:
3706                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 1);
3707                         break;
3708                 case OP_STOREI2_MEMBASE_IMM:
3709                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 2);
3710                         break;
3711                 case OP_STOREI4_MEMBASE_IMM:
3712                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 4);
3713                         break;
3714                 case OP_STOREI1_MEMBASE_REG:
3715                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 1);
3716                         break;
3717                 case OP_STOREI2_MEMBASE_REG:
3718                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 2);
3719                         break;
3720                 /* In AMD64 NaCl, pointers are 4 bytes, */
3721                 /*  so STORE_* != STOREI8_*. Likewise below. */
3722                 case OP_STORE_MEMBASE_REG:
3723                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, sizeof(gpointer));
3724                         break;
3725                 case OP_STOREI8_MEMBASE_REG:
3726                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 8);
3727                         break;
3728                 case OP_STOREI4_MEMBASE_REG:
3729                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, 4);
3730                         break;
3731                 case OP_STORE_MEMBASE_IMM:
3732                         /* In NaCl, this could be a PCONST type, which could */
3733                         /* mean a pointer type was copied directly into the  */
3734                         /* lower 32-bits of inst_imm, so for InvalidPtr==-1  */
3735                         /* the value would be 0x00000000FFFFFFFF which is    */
3736                         /* not proper for an imm32 unless you cast it.       */
3737                         g_assert (amd64_is_imm32 (ins->inst_imm));
3738                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, (gint32)ins->inst_imm, sizeof(gpointer));
3739                         break;
3740                 case OP_STOREI8_MEMBASE_IMM:
3741                         g_assert (amd64_is_imm32 (ins->inst_imm));
3742                         amd64_mov_membase_imm (code, ins->inst_destbasereg, ins->inst_offset, ins->inst_imm, 8);
3743                         break;
3744                 case OP_LOAD_MEM:
3745 #ifdef __mono_ilp32__
3746                         /* In ILP32, pointers are 4 bytes, so separate these */
3747                         /* cases, use literal 8 below where we really want 8 */
3748                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3749                         amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, sizeof(gpointer));
3750                         break;
3751 #endif
3752                 case OP_LOADI8_MEM:
3753                         // FIXME: Decompose this earlier
3754                         if (amd64_use_imm32 (ins->inst_imm))
3755                                 amd64_mov_reg_mem (code, ins->dreg, ins->inst_imm, 8);
3756                         else {
3757                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_imm, sizeof(gpointer));
3758                                 amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, 8);
3759                         }
3760                         break;
3761                 case OP_LOADI4_MEM:
3762                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3763                         amd64_movsxd_reg_membase (code, ins->dreg, ins->dreg, 0);
3764                         break;
3765                 case OP_LOADU4_MEM:
3766                         // FIXME: Decompose this earlier
3767                         if (amd64_use_imm32 (ins->inst_imm))
3768                                 amd64_mov_reg_mem (code, ins->dreg, ins->inst_imm, 4);
3769                         else {
3770                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_imm, sizeof(gpointer));
3771                                 amd64_mov_reg_membase (code, ins->dreg, ins->dreg, 0, 4);
3772                         }
3773                         break;
3774                 case OP_LOADU1_MEM:
3775                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3776                         amd64_widen_membase (code, ins->dreg, ins->dreg, 0, FALSE, FALSE);
3777                         break;
3778                 case OP_LOADU2_MEM:
3779                         /* For NaCl, pointers are 4 bytes, so separate these */
3780                         /* cases, use literal 8 below where we really want 8 */
3781                         amd64_mov_reg_imm (code, ins->dreg, ins->inst_imm);
3782                         amd64_widen_membase (code, ins->dreg, ins->dreg, 0, FALSE, TRUE);
3783                         break;
3784                 case OP_LOAD_MEMBASE:
3785                         g_assert (amd64_is_imm32 (ins->inst_offset));
3786                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, sizeof(gpointer));
3787                         break;
3788                 case OP_LOADI8_MEMBASE:
3789                         /* Use literal 8 instead of sizeof pointer or */
3790                         /* register, we really want 8 for this opcode */
3791                         g_assert (amd64_is_imm32 (ins->inst_offset));
3792                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 8);
3793                         break;
3794                 case OP_LOADI4_MEMBASE:
3795                         amd64_movsxd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
3796                         break;
3797                 case OP_LOADU4_MEMBASE:
3798                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, 4);
3799                         break;
3800                 case OP_LOADU1_MEMBASE:
3801                         /* The cpu zero extends the result into 64 bits */
3802                         amd64_widen_membase_size (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE, 4);
3803                         break;
3804                 case OP_LOADI1_MEMBASE:
3805                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
3806                         break;
3807                 case OP_LOADU2_MEMBASE:
3808                         /* The cpu zero extends the result into 64 bits */
3809                         amd64_widen_membase_size (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE, 4);
3810                         break;
3811                 case OP_LOADI2_MEMBASE:
3812                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
3813                         break;
3814                 case OP_AMD64_LOADI8_MEMINDEX:
3815                         amd64_mov_reg_memindex_size (code, ins->dreg, ins->inst_basereg, 0, ins->inst_indexreg, 0, 8);
3816                         break;
3817                 case OP_LCONV_TO_I1:
3818                 case OP_ICONV_TO_I1:
3819                 case OP_SEXT_I1:
3820                         amd64_widen_reg (code, ins->dreg, ins->sreg1, TRUE, FALSE);
3821                         break;
3822                 case OP_LCONV_TO_I2:
3823                 case OP_ICONV_TO_I2:
3824                 case OP_SEXT_I2:
3825                         amd64_widen_reg (code, ins->dreg, ins->sreg1, TRUE, TRUE);
3826                         break;
3827                 case OP_LCONV_TO_U1:
3828                 case OP_ICONV_TO_U1:
3829                         amd64_widen_reg (code, ins->dreg, ins->sreg1, FALSE, FALSE);
3830                         break;
3831                 case OP_LCONV_TO_U2:
3832                 case OP_ICONV_TO_U2:
3833                         amd64_widen_reg (code, ins->dreg, ins->sreg1, FALSE, TRUE);
3834                         break;
3835                 case OP_ZEXT_I4:
3836                         /* Clean out the upper word */
3837                         amd64_mov_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
3838                         break;
3839                 case OP_SEXT_I4:
3840                         amd64_movsxd_reg_reg (code, ins->dreg, ins->sreg1);
3841                         break;
3842                 case OP_COMPARE:
3843                 case OP_LCOMPARE:
3844                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
3845                         break;
3846                 case OP_COMPARE_IMM:
3847 #if defined(__mono_ilp32__)
3848                         /* Comparison of pointer immediates should be 4 bytes to avoid sign-extend problems */
3849                         g_assert (amd64_is_imm32 (ins->inst_imm));
3850                         amd64_alu_reg_imm_size (code, X86_CMP, ins->sreg1, ins->inst_imm, 4);
3851                         break;
3852 #endif
3853                 case OP_LCOMPARE_IMM:
3854                         g_assert (amd64_is_imm32 (ins->inst_imm));
3855                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, ins->inst_imm);
3856                         break;
3857                 case OP_X86_COMPARE_REG_MEMBASE:
3858                         amd64_alu_reg_membase (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset);
3859                         break;
3860                 case OP_X86_TEST_NULL:
3861                         amd64_test_reg_reg_size (code, ins->sreg1, ins->sreg1, 4);
3862                         break;
3863                 case OP_AMD64_TEST_NULL:
3864                         amd64_test_reg_reg (code, ins->sreg1, ins->sreg1);
3865                         break;
3866
3867                 case OP_X86_ADD_REG_MEMBASE:
3868                         amd64_alu_reg_membase_size (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3869                         break;
3870                 case OP_X86_SUB_REG_MEMBASE:
3871                         amd64_alu_reg_membase_size (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3872                         break;
3873                 case OP_X86_AND_REG_MEMBASE:
3874                         amd64_alu_reg_membase_size (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3875                         break;
3876                 case OP_X86_OR_REG_MEMBASE:
3877                         amd64_alu_reg_membase_size (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3878                         break;
3879                 case OP_X86_XOR_REG_MEMBASE:
3880                         amd64_alu_reg_membase_size (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3881                         break;
3882
3883                 case OP_X86_ADD_MEMBASE_IMM:
3884                         /* FIXME: Make a 64 version too */
3885                         amd64_alu_membase_imm_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3886                         break;
3887                 case OP_X86_SUB_MEMBASE_IMM:
3888                         g_assert (amd64_is_imm32 (ins->inst_imm));
3889                         amd64_alu_membase_imm_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3890                         break;
3891                 case OP_X86_AND_MEMBASE_IMM:
3892                         g_assert (amd64_is_imm32 (ins->inst_imm));
3893                         amd64_alu_membase_imm_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3894                         break;
3895                 case OP_X86_OR_MEMBASE_IMM:
3896                         g_assert (amd64_is_imm32 (ins->inst_imm));
3897                         amd64_alu_membase_imm_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3898                         break;
3899                 case OP_X86_XOR_MEMBASE_IMM:
3900                         g_assert (amd64_is_imm32 (ins->inst_imm));
3901                         amd64_alu_membase_imm_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3902                         break;
3903                 case OP_X86_ADD_MEMBASE_REG:
3904                         amd64_alu_membase_reg_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3905                         break;
3906                 case OP_X86_SUB_MEMBASE_REG:
3907                         amd64_alu_membase_reg_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3908                         break;
3909                 case OP_X86_AND_MEMBASE_REG:
3910                         amd64_alu_membase_reg_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3911                         break;
3912                 case OP_X86_OR_MEMBASE_REG:
3913                         amd64_alu_membase_reg_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3914                         break;
3915                 case OP_X86_XOR_MEMBASE_REG:
3916                         amd64_alu_membase_reg_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3917                         break;
3918                 case OP_X86_INC_MEMBASE:
3919                         amd64_inc_membase_size (code, ins->inst_basereg, ins->inst_offset, 4);
3920                         break;
3921                 case OP_X86_INC_REG:
3922                         amd64_inc_reg_size (code, ins->dreg, 4);
3923                         break;
3924                 case OP_X86_DEC_MEMBASE:
3925                         amd64_dec_membase_size (code, ins->inst_basereg, ins->inst_offset, 4);
3926                         break;
3927                 case OP_X86_DEC_REG:
3928                         amd64_dec_reg_size (code, ins->dreg, 4);
3929                         break;
3930                 case OP_X86_MUL_REG_MEMBASE:
3931                 case OP_X86_MUL_MEMBASE_REG:
3932                         amd64_imul_reg_membase_size (code, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3933                         break;
3934                 case OP_AMD64_ICOMPARE_MEMBASE_REG:
3935                         amd64_alu_membase_reg_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2, 4);
3936                         break;
3937                 case OP_AMD64_ICOMPARE_MEMBASE_IMM:
3938                         amd64_alu_membase_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3939                         break;
3940                 case OP_AMD64_COMPARE_MEMBASE_REG:
3941                         amd64_alu_membase_reg_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3942                         break;
3943                 case OP_AMD64_COMPARE_MEMBASE_IMM:
3944                         g_assert (amd64_is_imm32 (ins->inst_imm));
3945                         amd64_alu_membase_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
3946                         break;
3947                 case OP_X86_COMPARE_MEMBASE8_IMM:
3948                         amd64_alu_membase8_imm_size (code, X86_CMP, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 4);
3949                         break;
3950                 case OP_AMD64_ICOMPARE_REG_MEMBASE:
3951                         amd64_alu_reg_membase_size (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset, 4);
3952                         break;
3953                 case OP_AMD64_COMPARE_REG_MEMBASE:
3954                         amd64_alu_reg_membase_size (code, X86_CMP, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3955                         break;
3956
3957                 case OP_AMD64_ADD_REG_MEMBASE:
3958                         amd64_alu_reg_membase_size (code, X86_ADD, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3959                         break;
3960                 case OP_AMD64_SUB_REG_MEMBASE:
3961                         amd64_alu_reg_membase_size (code, X86_SUB, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3962                         break;
3963                 case OP_AMD64_AND_REG_MEMBASE:
3964                         amd64_alu_reg_membase_size (code, X86_AND, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3965                         break;
3966                 case OP_AMD64_OR_REG_MEMBASE:
3967                         amd64_alu_reg_membase_size (code, X86_OR, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3968                         break;
3969                 case OP_AMD64_XOR_REG_MEMBASE:
3970                         amd64_alu_reg_membase_size (code, X86_XOR, ins->sreg1, ins->sreg2, ins->inst_offset, 8);
3971                         break;
3972
3973                 case OP_AMD64_ADD_MEMBASE_REG:
3974                         amd64_alu_membase_reg_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3975                         break;
3976                 case OP_AMD64_SUB_MEMBASE_REG:
3977                         amd64_alu_membase_reg_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3978                         break;
3979                 case OP_AMD64_AND_MEMBASE_REG:
3980                         amd64_alu_membase_reg_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3981                         break;
3982                 case OP_AMD64_OR_MEMBASE_REG:
3983                         amd64_alu_membase_reg_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3984                         break;
3985                 case OP_AMD64_XOR_MEMBASE_REG:
3986                         amd64_alu_membase_reg_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->sreg2, 8);
3987                         break;
3988
3989                 case OP_AMD64_ADD_MEMBASE_IMM:
3990                         g_assert (amd64_is_imm32 (ins->inst_imm));
3991                         amd64_alu_membase_imm_size (code, X86_ADD, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
3992                         break;
3993                 case OP_AMD64_SUB_MEMBASE_IMM:
3994                         g_assert (amd64_is_imm32 (ins->inst_imm));
3995                         amd64_alu_membase_imm_size (code, X86_SUB, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
3996                         break;
3997                 case OP_AMD64_AND_MEMBASE_IMM:
3998                         g_assert (amd64_is_imm32 (ins->inst_imm));
3999                         amd64_alu_membase_imm_size (code, X86_AND, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4000                         break;
4001                 case OP_AMD64_OR_MEMBASE_IMM:
4002                         g_assert (amd64_is_imm32 (ins->inst_imm));
4003                         amd64_alu_membase_imm_size (code, X86_OR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4004                         break;
4005                 case OP_AMD64_XOR_MEMBASE_IMM:
4006                         g_assert (amd64_is_imm32 (ins->inst_imm));
4007                         amd64_alu_membase_imm_size (code, X86_XOR, ins->inst_basereg, ins->inst_offset, ins->inst_imm, 8);
4008                         break;
4009
4010                 case OP_BREAK:
4011                         amd64_breakpoint (code);
4012                         break;
4013                 case OP_RELAXED_NOP:
4014                         x86_prefix (code, X86_REP_PREFIX);
4015                         x86_nop (code);
4016                         break;
4017                 case OP_HARD_NOP:
4018                         x86_nop (code);
4019                         break;
4020                 case OP_NOP:
4021                 case OP_DUMMY_USE:
4022                 case OP_DUMMY_STORE:
4023                 case OP_DUMMY_ICONST:
4024                 case OP_DUMMY_R8CONST:
4025                 case OP_NOT_REACHED:
4026                 case OP_NOT_NULL:
4027                         break;
4028                 case OP_IL_SEQ_POINT:
4029                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4030                         break;
4031                 case OP_SEQ_POINT: {
4032                         if (ins->flags & MONO_INST_SINGLE_STEP_LOC) {
4033                                 MonoInst *var = (MonoInst *)cfg->arch.ss_tramp_var;
4034                                 guint8 *label;
4035
4036                                 /* Load ss_tramp_var */
4037                                 /* This is equal to &ss_trampoline */
4038                                 amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4039                                 /* Load the trampoline address */
4040                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, 0, 8);
4041                                 /* Call it if it is non-null */
4042                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4043                                 label = code;
4044                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4045                                 amd64_call_reg (code, AMD64_R11);
4046                                 amd64_patch (label, code);
4047                         }
4048
4049                         /*
4050                          * This is the address which is saved in seq points,
4051                          */
4052                         mono_add_seq_point (cfg, bb, ins, code - cfg->native_code);
4053
4054                         if (cfg->compile_aot) {
4055                                 guint32 offset = code - cfg->native_code;
4056                                 guint32 val;
4057                                 MonoInst *info_var = (MonoInst *)cfg->arch.seq_point_info_var;
4058                                 guint8 *label;
4059
4060                                 /* Load info var */
4061                                 amd64_mov_reg_membase (code, AMD64_R11, info_var->inst_basereg, info_var->inst_offset, 8);
4062                                 val = ((offset) * sizeof (guint8*)) + MONO_STRUCT_OFFSET (SeqPointInfo, bp_addrs);
4063                                 /* Load the info->bp_addrs [offset], which is either NULL or the address of the breakpoint trampoline */
4064                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, val, 8);
4065                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4066                                 label = code;
4067                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4068                                 /* Call the trampoline */
4069                                 amd64_call_reg (code, AMD64_R11);
4070                                 amd64_patch (label, code);
4071                         } else {
4072                                 MonoInst *var = (MonoInst *)cfg->arch.bp_tramp_var;
4073                                 guint8 *label;
4074
4075                                 /*
4076                                  * Emit a test+branch against a constant, the constant will be overwritten
4077                                  * by mono_arch_set_breakpoint () to cause the test to fail.
4078                                  */
4079                                 amd64_mov_reg_imm (code, AMD64_R11, 0);
4080                                 amd64_test_reg_reg (code, AMD64_R11, AMD64_R11);
4081                                 label = code;
4082                                 amd64_branch8 (code, X86_CC_Z, 0, FALSE);
4083
4084                                 g_assert (var);
4085                                 g_assert (var->opcode == OP_REGOFFSET);
4086                                 /* Load bp_tramp_var */
4087                                 /* This is equal to &bp_trampoline */
4088                                 amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4089                                 /* Call the trampoline */
4090                                 amd64_call_membase (code, AMD64_R11, 0);
4091                                 amd64_patch (label, code);
4092                         }
4093                         /*
4094                          * Add an additional nop so skipping the bp doesn't cause the ip to point
4095                          * to another IL offset.
4096                          */
4097                         x86_nop (code);
4098                         break;
4099                 }
4100                 case OP_ADDCC:
4101                 case OP_LADDCC:
4102                 case OP_LADD:
4103                         amd64_alu_reg_reg (code, X86_ADD, ins->sreg1, ins->sreg2);
4104                         break;
4105                 case OP_ADC:
4106                         amd64_alu_reg_reg (code, X86_ADC, ins->sreg1, ins->sreg2);
4107                         break;
4108                 case OP_ADD_IMM:
4109                 case OP_LADD_IMM:
4110                         g_assert (amd64_is_imm32 (ins->inst_imm));
4111                         amd64_alu_reg_imm (code, X86_ADD, ins->dreg, ins->inst_imm);
4112                         break;
4113                 case OP_ADC_IMM:
4114                         g_assert (amd64_is_imm32 (ins->inst_imm));
4115                         amd64_alu_reg_imm (code, X86_ADC, ins->dreg, ins->inst_imm);
4116                         break;
4117                 case OP_SUBCC:
4118                 case OP_LSUBCC:
4119                 case OP_LSUB:
4120                         amd64_alu_reg_reg (code, X86_SUB, ins->sreg1, ins->sreg2);
4121                         break;
4122                 case OP_SBB:
4123                         amd64_alu_reg_reg (code, X86_SBB, ins->sreg1, ins->sreg2);
4124                         break;
4125                 case OP_SUB_IMM:
4126                 case OP_LSUB_IMM:
4127                         g_assert (amd64_is_imm32 (ins->inst_imm));
4128                         amd64_alu_reg_imm (code, X86_SUB, ins->dreg, ins->inst_imm);
4129                         break;
4130                 case OP_SBB_IMM:
4131                         g_assert (amd64_is_imm32 (ins->inst_imm));
4132                         amd64_alu_reg_imm (code, X86_SBB, ins->dreg, ins->inst_imm);
4133                         break;
4134                 case OP_LAND:
4135                         amd64_alu_reg_reg (code, X86_AND, ins->sreg1, ins->sreg2);
4136                         break;
4137                 case OP_AND_IMM:
4138                 case OP_LAND_IMM:
4139                         g_assert (amd64_is_imm32 (ins->inst_imm));
4140                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_imm);
4141                         break;
4142                 case OP_LMUL:
4143                         amd64_imul_reg_reg (code, ins->sreg1, ins->sreg2);
4144                         break;
4145                 case OP_MUL_IMM:
4146                 case OP_LMUL_IMM:
4147                 case OP_IMUL_IMM: {
4148                         guint32 size = (ins->opcode == OP_IMUL_IMM) ? 4 : 8;
4149
4150                         switch (ins->inst_imm) {
4151                         case 2:
4152                                 /* MOV r1, r2 */
4153                                 /* ADD r1, r1 */
4154                                 if (ins->dreg != ins->sreg1)
4155                                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, size);
4156                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4157                                 break;
4158                         case 3:
4159                                 /* LEA r1, [r2 + r2*2] */
4160                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4161                                 break;
4162                         case 5:
4163                                 /* LEA r1, [r2 + r2*4] */
4164                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4165                                 break;
4166                         case 6:
4167                                 /* LEA r1, [r2 + r2*2] */
4168                                 /* ADD r1, r1          */
4169                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4170                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4171                                 break;
4172                         case 9:
4173                                 /* LEA r1, [r2 + r2*8] */
4174                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 3);
4175                                 break;
4176                         case 10:
4177                                 /* LEA r1, [r2 + r2*4] */
4178                                 /* ADD r1, r1          */
4179                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4180                                 amd64_alu_reg_reg (code, X86_ADD, ins->dreg, ins->dreg);
4181                                 break;
4182                         case 12:
4183                                 /* LEA r1, [r2 + r2*2] */
4184                                 /* SHL r1, 2           */
4185                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 1);
4186                                 amd64_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
4187                                 break;
4188                         case 25:
4189                                 /* LEA r1, [r2 + r2*4] */
4190                                 /* LEA r1, [r1 + r1*4] */
4191                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4192                                 amd64_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
4193                                 break;
4194                         case 100:
4195                                 /* LEA r1, [r2 + r2*4] */
4196                                 /* SHL r1, 2           */
4197                                 /* LEA r1, [r1 + r1*4] */
4198                                 amd64_lea_memindex (code, ins->dreg, ins->sreg1, 0, ins->sreg1, 2);
4199                                 amd64_shift_reg_imm (code, X86_SHL, ins->dreg, 2);
4200                                 amd64_lea_memindex (code, ins->dreg, ins->dreg, 0, ins->dreg, 2);
4201                                 break;
4202                         default:
4203                                 amd64_imul_reg_reg_imm_size (code, ins->dreg, ins->sreg1, ins->inst_imm, size);
4204                                 break;
4205                         }
4206                         break;
4207                 }
4208                 case OP_LDIV:
4209                 case OP_LREM:
4210                         /* Regalloc magic makes the div/rem cases the same */
4211                         if (ins->sreg2 == AMD64_RDX) {
4212                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4213                                 amd64_cdq (code);
4214                                 amd64_div_membase (code, AMD64_RSP, -8, TRUE);
4215                         } else {
4216                                 amd64_cdq (code);
4217                                 amd64_div_reg (code, ins->sreg2, TRUE);
4218                         }
4219                         break;
4220                 case OP_LDIV_UN:
4221                 case OP_LREM_UN:
4222                         if (ins->sreg2 == AMD64_RDX) {
4223                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4224                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4225                                 amd64_div_membase (code, AMD64_RSP, -8, FALSE);
4226                         } else {
4227                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4228                                 amd64_div_reg (code, ins->sreg2, FALSE);
4229                         }
4230                         break;
4231                 case OP_IDIV:
4232                 case OP_IREM:
4233                         if (ins->sreg2 == AMD64_RDX) {
4234                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4235                                 amd64_cdq_size (code, 4);
4236                                 amd64_div_membase_size (code, AMD64_RSP, -8, TRUE, 4);
4237                         } else {
4238                                 amd64_cdq_size (code, 4);
4239                                 amd64_div_reg_size (code, ins->sreg2, TRUE, 4);
4240                         }
4241                         break;
4242                 case OP_IDIV_UN:
4243                 case OP_IREM_UN:
4244                         if (ins->sreg2 == AMD64_RDX) {
4245                                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDX, 8);
4246                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4247                                 amd64_div_membase_size (code, AMD64_RSP, -8, FALSE, 4);
4248                         } else {
4249                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RDX, AMD64_RDX);
4250                                 amd64_div_reg_size (code, ins->sreg2, FALSE, 4);
4251                         }
4252                         break;
4253                 case OP_LMUL_OVF:
4254                         amd64_imul_reg_reg (code, ins->sreg1, ins->sreg2);
4255                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4256                         break;
4257                 case OP_LOR:
4258                         amd64_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
4259                         break;
4260                 case OP_OR_IMM:
4261                 case OP_LOR_IMM:
4262                         g_assert (amd64_is_imm32 (ins->inst_imm));
4263                         amd64_alu_reg_imm (code, X86_OR, ins->sreg1, ins->inst_imm);
4264                         break;
4265                 case OP_LXOR:
4266                         amd64_alu_reg_reg (code, X86_XOR, ins->sreg1, ins->sreg2);
4267                         break;
4268                 case OP_XOR_IMM:
4269                 case OP_LXOR_IMM:
4270                         g_assert (amd64_is_imm32 (ins->inst_imm));
4271                         amd64_alu_reg_imm (code, X86_XOR, ins->sreg1, ins->inst_imm);
4272                         break;
4273                 case OP_LSHL:
4274                         g_assert (ins->sreg2 == AMD64_RCX);
4275                         amd64_shift_reg (code, X86_SHL, ins->dreg);
4276                         break;
4277                 case OP_LSHR:
4278                         g_assert (ins->sreg2 == AMD64_RCX);
4279                         amd64_shift_reg (code, X86_SAR, ins->dreg);
4280                         break;
4281                 case OP_SHR_IMM:
4282                 case OP_LSHR_IMM:
4283                         g_assert (amd64_is_imm32 (ins->inst_imm));
4284                         amd64_shift_reg_imm (code, X86_SAR, ins->dreg, ins->inst_imm);
4285                         break;
4286                 case OP_SHR_UN_IMM:
4287                         g_assert (amd64_is_imm32 (ins->inst_imm));
4288                         amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, ins->inst_imm, 4);
4289                         break;
4290                 case OP_LSHR_UN_IMM:
4291                         g_assert (amd64_is_imm32 (ins->inst_imm));
4292                         amd64_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_imm);
4293                         break;
4294                 case OP_LSHR_UN:
4295                         g_assert (ins->sreg2 == AMD64_RCX);
4296                         amd64_shift_reg (code, X86_SHR, ins->dreg);
4297                         break;
4298                 case OP_SHL_IMM:
4299                 case OP_LSHL_IMM:
4300                         g_assert (amd64_is_imm32 (ins->inst_imm));
4301                         amd64_shift_reg_imm (code, X86_SHL, ins->dreg, ins->inst_imm);
4302                         break;
4303
4304                 case OP_IADDCC:
4305                 case OP_IADD:
4306                         amd64_alu_reg_reg_size (code, X86_ADD, ins->sreg1, ins->sreg2, 4);
4307                         break;
4308                 case OP_IADC:
4309                         amd64_alu_reg_reg_size (code, X86_ADC, ins->sreg1, ins->sreg2, 4);
4310                         break;
4311                 case OP_IADD_IMM:
4312                         amd64_alu_reg_imm_size (code, X86_ADD, ins->dreg, ins->inst_imm, 4);
4313                         break;
4314                 case OP_IADC_IMM:
4315                         amd64_alu_reg_imm_size (code, X86_ADC, ins->dreg, ins->inst_imm, 4);
4316                         break;
4317                 case OP_ISUBCC:
4318                 case OP_ISUB:
4319                         amd64_alu_reg_reg_size (code, X86_SUB, ins->sreg1, ins->sreg2, 4);
4320                         break;
4321                 case OP_ISBB:
4322                         amd64_alu_reg_reg_size (code, X86_SBB, ins->sreg1, ins->sreg2, 4);
4323                         break;
4324                 case OP_ISUB_IMM:
4325                         amd64_alu_reg_imm_size (code, X86_SUB, ins->dreg, ins->inst_imm, 4);
4326                         break;
4327                 case OP_ISBB_IMM:
4328                         amd64_alu_reg_imm_size (code, X86_SBB, ins->dreg, ins->inst_imm, 4);
4329                         break;
4330                 case OP_IAND:
4331                         amd64_alu_reg_reg_size (code, X86_AND, ins->sreg1, ins->sreg2, 4);
4332                         break;
4333                 case OP_IAND_IMM:
4334                         amd64_alu_reg_imm_size (code, X86_AND, ins->sreg1, ins->inst_imm, 4);
4335                         break;
4336                 case OP_IOR:
4337                         amd64_alu_reg_reg_size (code, X86_OR, ins->sreg1, ins->sreg2, 4);
4338                         break;
4339                 case OP_IOR_IMM:
4340                         amd64_alu_reg_imm_size (code, X86_OR, ins->sreg1, ins->inst_imm, 4);
4341                         break;
4342                 case OP_IXOR:
4343                         amd64_alu_reg_reg_size (code, X86_XOR, ins->sreg1, ins->sreg2, 4);
4344                         break;
4345                 case OP_IXOR_IMM:
4346                         amd64_alu_reg_imm_size (code, X86_XOR, ins->sreg1, ins->inst_imm, 4);
4347                         break;
4348                 case OP_INEG:
4349                         amd64_neg_reg_size (code, ins->sreg1, 4);
4350                         break;
4351                 case OP_INOT:
4352                         amd64_not_reg_size (code, ins->sreg1, 4);
4353                         break;
4354                 case OP_ISHL:
4355                         g_assert (ins->sreg2 == AMD64_RCX);
4356                         amd64_shift_reg_size (code, X86_SHL, ins->dreg, 4);
4357                         break;
4358                 case OP_ISHR:
4359                         g_assert (ins->sreg2 == AMD64_RCX);
4360                         amd64_shift_reg_size (code, X86_SAR, ins->dreg, 4);
4361                         break;
4362                 case OP_ISHR_IMM:
4363                         amd64_shift_reg_imm_size (code, X86_SAR, ins->dreg, ins->inst_imm, 4);
4364                         break;
4365                 case OP_ISHR_UN_IMM:
4366                         amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, ins->inst_imm, 4);
4367                         break;
4368                 case OP_ISHR_UN:
4369                         g_assert (ins->sreg2 == AMD64_RCX);
4370                         amd64_shift_reg_size (code, X86_SHR, ins->dreg, 4);
4371                         break;
4372                 case OP_ISHL_IMM:
4373                         amd64_shift_reg_imm_size (code, X86_SHL, ins->dreg, ins->inst_imm, 4);
4374                         break;
4375                 case OP_IMUL:
4376                         amd64_imul_reg_reg_size (code, ins->sreg1, ins->sreg2, 4);
4377                         break;
4378                 case OP_IMUL_OVF:
4379                         amd64_imul_reg_reg_size (code, ins->sreg1, ins->sreg2, 4);
4380                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4381                         break;
4382                 case OP_IMUL_OVF_UN:
4383                 case OP_LMUL_OVF_UN: {
4384                         /* the mul operation and the exception check should most likely be split */
4385                         int non_eax_reg, saved_eax = FALSE, saved_edx = FALSE;
4386                         int size = (ins->opcode == OP_IMUL_OVF_UN) ? 4 : 8;
4387                         /*g_assert (ins->sreg2 == X86_EAX);
4388                         g_assert (ins->dreg == X86_EAX);*/
4389                         if (ins->sreg2 == X86_EAX) {
4390                                 non_eax_reg = ins->sreg1;
4391                         } else if (ins->sreg1 == X86_EAX) {
4392                                 non_eax_reg = ins->sreg2;
4393                         } else {
4394                                 /* no need to save since we're going to store to it anyway */
4395                                 if (ins->dreg != X86_EAX) {
4396                                         saved_eax = TRUE;
4397                                         amd64_push_reg (code, X86_EAX);
4398                                 }
4399                                 amd64_mov_reg_reg (code, X86_EAX, ins->sreg1, size);
4400                                 non_eax_reg = ins->sreg2;
4401                         }
4402                         if (ins->dreg == X86_EDX) {
4403                                 if (!saved_eax) {
4404                                         saved_eax = TRUE;
4405                                         amd64_push_reg (code, X86_EAX);
4406                                 }
4407                         } else {
4408                                 saved_edx = TRUE;
4409                                 amd64_push_reg (code, X86_EDX);
4410                         }
4411                         amd64_mul_reg_size (code, non_eax_reg, FALSE, size);
4412                         /* save before the check since pop and mov don't change the flags */
4413                         if (ins->dreg != X86_EAX)
4414                                 amd64_mov_reg_reg (code, ins->dreg, X86_EAX, size);
4415                         if (saved_edx)
4416                                 amd64_pop_reg (code, X86_EDX);
4417                         if (saved_eax)
4418                                 amd64_pop_reg (code, X86_EAX);
4419                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_O, FALSE, "OverflowException");
4420                         break;
4421                 }
4422                 case OP_ICOMPARE:
4423                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
4424                         break;
4425                 case OP_ICOMPARE_IMM:
4426                         amd64_alu_reg_imm_size (code, X86_CMP, ins->sreg1, ins->inst_imm, 4);
4427                         break;
4428                 case OP_IBEQ:
4429                 case OP_IBLT:
4430                 case OP_IBGT:
4431                 case OP_IBGE:
4432                 case OP_IBLE:
4433                 case OP_LBEQ:
4434                 case OP_LBLT:
4435                 case OP_LBGT:
4436                 case OP_LBGE:
4437                 case OP_LBLE:
4438                 case OP_IBNE_UN:
4439                 case OP_IBLT_UN:
4440                 case OP_IBGT_UN:
4441                 case OP_IBGE_UN:
4442                 case OP_IBLE_UN:
4443                 case OP_LBNE_UN:
4444                 case OP_LBLT_UN:
4445                 case OP_LBGT_UN:
4446                 case OP_LBGE_UN:
4447                 case OP_LBLE_UN:
4448                         EMIT_COND_BRANCH (ins, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
4449                         break;
4450
4451                 case OP_CMOV_IEQ:
4452                 case OP_CMOV_IGE:
4453                 case OP_CMOV_IGT:
4454                 case OP_CMOV_ILE:
4455                 case OP_CMOV_ILT:
4456                 case OP_CMOV_INE_UN:
4457                 case OP_CMOV_IGE_UN:
4458                 case OP_CMOV_IGT_UN:
4459                 case OP_CMOV_ILE_UN:
4460                 case OP_CMOV_ILT_UN:
4461                 case OP_CMOV_LEQ:
4462                 case OP_CMOV_LGE:
4463                 case OP_CMOV_LGT:
4464                 case OP_CMOV_LLE:
4465                 case OP_CMOV_LLT:
4466                 case OP_CMOV_LNE_UN:
4467                 case OP_CMOV_LGE_UN:
4468                 case OP_CMOV_LGT_UN:
4469                 case OP_CMOV_LLE_UN:
4470                 case OP_CMOV_LLT_UN:
4471                         g_assert (ins->dreg == ins->sreg1);
4472                         /* This needs to operate on 64 bit values */
4473                         amd64_cmov_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, ins->sreg2);
4474                         break;
4475
4476                 case OP_LNOT:
4477                         amd64_not_reg (code, ins->sreg1);
4478                         break;
4479                 case OP_LNEG:
4480                         amd64_neg_reg (code, ins->sreg1);
4481                         break;
4482
4483                 case OP_ICONST:
4484                 case OP_I8CONST:
4485                         if ((((guint64)ins->inst_c0) >> 32) == 0 && !mini_get_debug_options()->single_imm_size)
4486                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_c0, 4);
4487                         else
4488                                 amd64_mov_reg_imm_size (code, ins->dreg, ins->inst_c0, 8);
4489                         break;
4490                 case OP_AOTCONST:
4491                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4492                         amd64_mov_reg_membase (code, ins->dreg, AMD64_RIP, 0, sizeof(gpointer));
4493                         break;
4494                 case OP_JUMP_TABLE:
4495                         mono_add_patch_info (cfg, offset, (MonoJumpInfoType)ins->inst_i1, ins->inst_p0);
4496                         amd64_mov_reg_imm_size (code, ins->dreg, 0, 8);
4497                         break;
4498                 case OP_MOVE:
4499                         if (ins->dreg != ins->sreg1)
4500                                 amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, sizeof(mgreg_t));
4501                         break;
4502                 case OP_AMD64_SET_XMMREG_R4: {
4503                         if (cfg->r4fp) {
4504                                 if (ins->dreg != ins->sreg1)
4505                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
4506                         } else {
4507                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
4508                         }
4509                         break;
4510                 }
4511                 case OP_AMD64_SET_XMMREG_R8: {
4512                         if (ins->dreg != ins->sreg1)
4513                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
4514                         break;
4515                 }
4516                 case OP_TAILCALL: {
4517                         MonoCallInst *call = (MonoCallInst*)ins;
4518                         int i, save_area_offset;
4519
4520                         g_assert (!cfg->method->save_lmf);
4521
4522                         /* Restore callee saved registers */
4523                         save_area_offset = cfg->arch.reg_save_area_offset;
4524                         for (i = 0; i < AMD64_NREG; ++i)
4525                                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->used_int_regs & (1 << i))) {
4526                                         amd64_mov_reg_membase (code, i, cfg->frame_reg, save_area_offset, 8);
4527                                         save_area_offset += 8;
4528                                 }
4529
4530                         if (cfg->arch.omit_fp) {
4531                                 if (cfg->arch.stack_alloc_size)
4532                                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, cfg->arch.stack_alloc_size);
4533                                 // FIXME:
4534                                 if (call->stack_usage)
4535                                         NOT_IMPLEMENTED;
4536                         } else {
4537                                 /* Copy arguments on the stack to our argument area */
4538                                 for (i = 0; i < call->stack_usage; i += sizeof(mgreg_t)) {
4539                                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_RSP, i, sizeof(mgreg_t));
4540                                         amd64_mov_membase_reg (code, AMD64_RBP, ARGS_OFFSET + i, AMD64_RAX, sizeof(mgreg_t));
4541                                 }
4542
4543 #ifdef TARGET_WIN32
4544                                 amd64_lea_membase (code, AMD64_RSP, AMD64_RBP, 0);
4545                                 amd64_pop_reg (code, AMD64_RBP);
4546                                 mono_emit_unwind_op_same_value (cfg, code, AMD64_RBP);
4547 #else
4548                                 amd64_leave (code);
4549 #endif
4550                         }
4551
4552                         offset = code - cfg->native_code;
4553                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_METHOD_JUMP, call->method);
4554                         if (cfg->compile_aot)
4555                                 amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, 8);
4556                         else
4557                                 amd64_set_reg_template (code, AMD64_R11);
4558                         amd64_jump_reg (code, AMD64_R11);
4559                         ins->flags |= MONO_INST_GC_CALLSITE;
4560                         ins->backend.pc_offset = code - cfg->native_code;
4561                         break;
4562                 }
4563                 case OP_CHECK_THIS:
4564                         /* ensure ins->sreg1 is not NULL */
4565                         amd64_alu_membase_imm_size (code, X86_CMP, ins->sreg1, 0, 0, 4);
4566                         break;
4567                 case OP_ARGLIST: {
4568                         amd64_lea_membase (code, AMD64_R11, cfg->frame_reg, cfg->sig_cookie);
4569                         amd64_mov_membase_reg (code, ins->sreg1, 0, AMD64_R11, sizeof(gpointer));
4570                         break;
4571                 }
4572                 case OP_CALL:
4573                 case OP_FCALL:
4574                 case OP_RCALL:
4575                 case OP_LCALL:
4576                 case OP_VCALL:
4577                 case OP_VCALL2:
4578                 case OP_VOIDCALL:
4579                         call = (MonoCallInst*)ins;
4580                         /*
4581                          * The AMD64 ABI forces callers to know about varargs.
4582                          */
4583                         if ((call->signature->call_convention == MONO_CALL_VARARG) && (call->signature->pinvoke))
4584                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4585                         else if ((cfg->method->wrapper_type == MONO_WRAPPER_MANAGED_TO_NATIVE) && (cfg->method->klass->image != mono_defaults.corlib)) {
4586                                 /*
4587                                  * Since the unmanaged calling convention doesn't contain a
4588                                  * 'vararg' entry, we have to treat every pinvoke call as a
4589                                  * potential vararg call.
4590                                  */
4591                                 guint32 nregs, i;
4592                                 nregs = 0;
4593                                 for (i = 0; i < AMD64_XMM_NREG; ++i)
4594                                         if (call->used_fregs & (1 << i))
4595                                                 nregs ++;
4596                                 if (!nregs)
4597                                         amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4598                                 else
4599                                         amd64_mov_reg_imm (code, AMD64_RAX, nregs);
4600                         }
4601
4602                         if (ins->flags & MONO_INST_HAS_METHOD)
4603                                 code = emit_call (cfg, code, MONO_PATCH_INFO_METHOD, call->method, FALSE);
4604                         else
4605                                 code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, call->fptr, FALSE);
4606                         ins->flags |= MONO_INST_GC_CALLSITE;
4607                         ins->backend.pc_offset = code - cfg->native_code;
4608                         code = emit_move_return_value (cfg, ins, code);
4609                         break;
4610                 case OP_FCALL_REG:
4611                 case OP_RCALL_REG:
4612                 case OP_LCALL_REG:
4613                 case OP_VCALL_REG:
4614                 case OP_VCALL2_REG:
4615                 case OP_VOIDCALL_REG:
4616                 case OP_CALL_REG:
4617                         call = (MonoCallInst*)ins;
4618
4619                         if (AMD64_IS_ARGUMENT_REG (ins->sreg1)) {
4620                                 amd64_mov_reg_reg (code, AMD64_R11, ins->sreg1, 8);
4621                                 ins->sreg1 = AMD64_R11;
4622                         }
4623
4624                         /*
4625                          * The AMD64 ABI forces callers to know about varargs.
4626                          */
4627                         if ((call->signature->call_convention == MONO_CALL_VARARG) && (call->signature->pinvoke)) {
4628                                 if (ins->sreg1 == AMD64_RAX) {
4629                                         amd64_mov_reg_reg (code, AMD64_R11, AMD64_RAX, 8);
4630                                         ins->sreg1 = AMD64_R11;
4631                                 }
4632                                 amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4633                         } else if ((cfg->method->wrapper_type == MONO_WRAPPER_MANAGED_TO_NATIVE) && (cfg->method->klass->image != mono_defaults.corlib)) {
4634                                 /*
4635                                  * Since the unmanaged calling convention doesn't contain a
4636                                  * 'vararg' entry, we have to treat every pinvoke call as a
4637                                  * potential vararg call.
4638                                  */
4639                                 guint32 nregs, i;
4640                                 nregs = 0;
4641                                 for (i = 0; i < AMD64_XMM_NREG; ++i)
4642                                         if (call->used_fregs & (1 << i))
4643                                                 nregs ++;
4644                                 if (ins->sreg1 == AMD64_RAX) {
4645                                         amd64_mov_reg_reg (code, AMD64_R11, AMD64_RAX, 8);
4646                                         ins->sreg1 = AMD64_R11;
4647                                 }
4648                                 if (!nregs)
4649                                         amd64_alu_reg_reg (code, X86_XOR, AMD64_RAX, AMD64_RAX);
4650                                 else
4651                                         amd64_mov_reg_imm (code, AMD64_RAX, nregs);
4652                         }
4653
4654                         amd64_call_reg (code, ins->sreg1);
4655                         ins->flags |= MONO_INST_GC_CALLSITE;
4656                         ins->backend.pc_offset = code - cfg->native_code;
4657                         code = emit_move_return_value (cfg, ins, code);
4658                         break;
4659                 case OP_FCALL_MEMBASE:
4660                 case OP_RCALL_MEMBASE:
4661                 case OP_LCALL_MEMBASE:
4662                 case OP_VCALL_MEMBASE:
4663                 case OP_VCALL2_MEMBASE:
4664                 case OP_VOIDCALL_MEMBASE:
4665                 case OP_CALL_MEMBASE:
4666                         call = (MonoCallInst*)ins;
4667
4668                         amd64_call_membase (code, ins->sreg1, ins->inst_offset);
4669                         ins->flags |= MONO_INST_GC_CALLSITE;
4670                         ins->backend.pc_offset = code - cfg->native_code;
4671                         code = emit_move_return_value (cfg, ins, code);
4672                         break;
4673                 case OP_DYN_CALL: {
4674                         int i;
4675                         MonoInst *var = cfg->dyn_call_var;
4676                         guint8 *label;
4677
4678                         g_assert (var->opcode == OP_REGOFFSET);
4679
4680                         /* r11 = args buffer filled by mono_arch_get_dyn_call_args () */
4681                         amd64_mov_reg_reg (code, AMD64_R11, ins->sreg1, 8);
4682                         /* r10 = ftn */
4683                         amd64_mov_reg_reg (code, AMD64_R10, ins->sreg2, 8);
4684
4685                         /* Save args buffer */
4686                         amd64_mov_membase_reg (code, var->inst_basereg, var->inst_offset, AMD64_R11, 8);
4687
4688                         /* Set fp arg regs */
4689                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, has_fp), sizeof (mgreg_t));
4690                         amd64_test_reg_reg (code, AMD64_RAX, AMD64_RAX);
4691                         label = code;
4692                         amd64_branch8 (code, X86_CC_Z, -1, 1);
4693                         for (i = 0; i < FLOAT_PARAM_REGS; ++i)
4694                                 amd64_sse_movsd_reg_membase (code, i, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs) + (i * sizeof (double)));
4695                         amd64_patch (label, code);
4696
4697                         /* Set stack args */
4698                         for (i = 0; i < DYN_CALL_STACK_ARGS; ++i) {
4699                                 amd64_mov_reg_membase (code, AMD64_RAX, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, regs) + ((PARAM_REGS + i) * sizeof(mgreg_t)), sizeof(mgreg_t));
4700                                 amd64_mov_membase_reg (code, AMD64_RSP, i * sizeof (mgreg_t), AMD64_RAX, sizeof (mgreg_t));
4701                         }
4702
4703                         /* Set argument registers */
4704                         for (i = 0; i < PARAM_REGS; ++i)
4705                                 amd64_mov_reg_membase (code, param_regs [i], AMD64_R11, i * sizeof(mgreg_t), sizeof(mgreg_t));
4706
4707                         /* Make the call */
4708                         amd64_call_reg (code, AMD64_R10);
4709
4710                         ins->flags |= MONO_INST_GC_CALLSITE;
4711                         ins->backend.pc_offset = code - cfg->native_code;
4712
4713                         /* Save result */
4714                         amd64_mov_reg_membase (code, AMD64_R11, var->inst_basereg, var->inst_offset, 8);
4715                         amd64_mov_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, res), AMD64_RAX, 8);
4716                         amd64_sse_movsd_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs), AMD64_XMM0);
4717                         amd64_sse_movsd_membase_reg (code, AMD64_R11, MONO_STRUCT_OFFSET (DynCallArgs, fregs) + sizeof (double), AMD64_XMM1);
4718                         break;
4719                 }
4720                 case OP_AMD64_SAVE_SP_TO_LMF: {
4721                         MonoInst *lmf_var = cfg->lmf_var;
4722                         amd64_mov_membase_reg (code, lmf_var->inst_basereg, lmf_var->inst_offset + MONO_STRUCT_OFFSET (MonoLMF, rsp), AMD64_RSP, 8);
4723                         break;
4724                 }
4725                 case OP_X86_PUSH:
4726                         g_assert_not_reached ();
4727                         amd64_push_reg (code, ins->sreg1);
4728                         break;
4729                 case OP_X86_PUSH_IMM:
4730                         g_assert_not_reached ();
4731                         g_assert (amd64_is_imm32 (ins->inst_imm));
4732                         amd64_push_imm (code, ins->inst_imm);
4733                         break;
4734                 case OP_X86_PUSH_MEMBASE:
4735                         g_assert_not_reached ();
4736                         amd64_push_membase (code, ins->inst_basereg, ins->inst_offset);
4737                         break;
4738                 case OP_X86_PUSH_OBJ: {
4739                         int size = ALIGN_TO (ins->inst_imm, 8);
4740
4741                         g_assert_not_reached ();
4742
4743                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4744                         amd64_push_reg (code, AMD64_RDI);
4745                         amd64_push_reg (code, AMD64_RSI);
4746                         amd64_push_reg (code, AMD64_RCX);
4747                         if (ins->inst_offset)
4748                                 amd64_lea_membase (code, AMD64_RSI, ins->inst_basereg, ins->inst_offset);
4749                         else
4750                                 amd64_mov_reg_reg (code, AMD64_RSI, ins->inst_basereg, 8);
4751                         amd64_lea_membase (code, AMD64_RDI, AMD64_RSP, (3 * 8));
4752                         amd64_mov_reg_imm (code, AMD64_RCX, (size >> 3));
4753                         amd64_cld (code);
4754                         amd64_prefix (code, X86_REP_PREFIX);
4755                         amd64_movsd (code);
4756                         amd64_pop_reg (code, AMD64_RCX);
4757                         amd64_pop_reg (code, AMD64_RSI);
4758                         amd64_pop_reg (code, AMD64_RDI);
4759                         break;
4760                 }
4761                 case OP_GENERIC_CLASS_INIT: {
4762                         guint8 *jump;
4763
4764                         g_assert (ins->sreg1 == MONO_AMD64_ARG_REG1);
4765
4766                         amd64_test_membase_imm_size (code, ins->sreg1, MONO_STRUCT_OFFSET (MonoVTable, initialized), 1, 1);
4767                         jump = code;
4768                         amd64_branch8 (code, X86_CC_NZ, -1, 1);
4769
4770                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_generic_class_init", FALSE);
4771                         ins->flags |= MONO_INST_GC_CALLSITE;
4772                         ins->backend.pc_offset = code - cfg->native_code;
4773
4774                         x86_patch (jump, code);
4775                         break;
4776                 }
4777
4778                 case OP_X86_LEA:
4779                         amd64_lea_memindex (code, ins->dreg, ins->sreg1, ins->inst_imm, ins->sreg2, ins->backend.shift_amount);
4780                         break;
4781                 case OP_X86_LEA_MEMBASE:
4782                         amd64_lea_membase (code, ins->dreg, ins->sreg1, ins->inst_imm);
4783                         break;
4784                 case OP_X86_XCHG:
4785                         amd64_xchg_reg_reg (code, ins->sreg1, ins->sreg2, 4);
4786                         break;
4787                 case OP_LOCALLOC:
4788                         /* keep alignment */
4789                         amd64_alu_reg_imm (code, X86_ADD, ins->sreg1, MONO_ARCH_FRAME_ALIGNMENT - 1);
4790                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ~(MONO_ARCH_FRAME_ALIGNMENT - 1));
4791                         code = mono_emit_stack_alloc (cfg, code, ins);
4792                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4793                         if (cfg->param_area)
4794                                 amd64_alu_reg_imm (code, X86_ADD, ins->dreg, cfg->param_area);
4795                         break;
4796                 case OP_LOCALLOC_IMM: {
4797                         guint32 size = ins->inst_imm;
4798                         size = (size + (MONO_ARCH_FRAME_ALIGNMENT - 1)) & ~ (MONO_ARCH_FRAME_ALIGNMENT - 1);
4799
4800                         if (ins->flags & MONO_INST_INIT) {
4801                                 if (size < 64) {
4802                                         int i;
4803
4804                                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4805                                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
4806
4807                                         for (i = 0; i < size; i += 8)
4808                                                 amd64_mov_membase_reg (code, AMD64_RSP, i, ins->dreg, 8);
4809                                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4810                                 } else {
4811                                         amd64_mov_reg_imm (code, ins->dreg, size);
4812                                         ins->sreg1 = ins->dreg;
4813
4814                                         code = mono_emit_stack_alloc (cfg, code, ins);
4815                                         amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4816                                 }
4817                         } else {
4818                                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, size);
4819                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RSP, 8);
4820                         }
4821                         if (cfg->param_area)
4822                                 amd64_alu_reg_imm (code, X86_ADD, ins->dreg, cfg->param_area);
4823                         break;
4824                 }
4825                 case OP_THROW: {
4826                         amd64_mov_reg_reg (code, AMD64_ARG_REG1, ins->sreg1, 8);
4827                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4828                                              (gpointer)"mono_arch_throw_exception", FALSE);
4829                         ins->flags |= MONO_INST_GC_CALLSITE;
4830                         ins->backend.pc_offset = code - cfg->native_code;
4831                         break;
4832                 }
4833                 case OP_RETHROW: {
4834                         amd64_mov_reg_reg (code, AMD64_ARG_REG1, ins->sreg1, 8);
4835                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD,
4836                                              (gpointer)"mono_arch_rethrow_exception", FALSE);
4837                         ins->flags |= MONO_INST_GC_CALLSITE;
4838                         ins->backend.pc_offset = code - cfg->native_code;
4839                         break;
4840                 }
4841                 case OP_CALL_HANDLER:
4842                         /* Align stack */
4843                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
4844                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_BB, ins->inst_target_bb);
4845                         amd64_call_imm (code, 0);
4846                         mono_cfg_add_try_hole (cfg, ins->inst_eh_block, code, bb);
4847                         /* Restore stack alignment */
4848                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
4849                         break;
4850                 case OP_START_HANDLER: {
4851                         /* Even though we're saving RSP, use sizeof */
4852                         /* gpointer because spvar is of type IntPtr */
4853                         /* see: mono_create_spvar_for_region */
4854                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4855                         amd64_mov_membase_reg (code, spvar->inst_basereg, spvar->inst_offset, AMD64_RSP, sizeof(gpointer));
4856
4857                         if ((MONO_BBLOCK_IS_IN_REGION (bb, MONO_REGION_FINALLY) ||
4858                                  MONO_BBLOCK_IS_IN_REGION (bb, MONO_REGION_FINALLY)) &&
4859                                 cfg->param_area) {
4860                                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, ALIGN_TO (cfg->param_area, MONO_ARCH_FRAME_ALIGNMENT));
4861                         }
4862                         break;
4863                 }
4864                 case OP_ENDFINALLY: {
4865                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4866                         amd64_mov_reg_membase (code, AMD64_RSP, spvar->inst_basereg, spvar->inst_offset, sizeof(gpointer));
4867                         amd64_ret (code);
4868                         break;
4869                 }
4870                 case OP_ENDFILTER: {
4871                         MonoInst *spvar = mono_find_spvar_for_region (cfg, bb->region);
4872                         amd64_mov_reg_membase (code, AMD64_RSP, spvar->inst_basereg, spvar->inst_offset, sizeof(gpointer));
4873                         /* The local allocator will put the result into RAX */
4874                         amd64_ret (code);
4875                         break;
4876                 }
4877                 case OP_GET_EX_OBJ:
4878                         if (ins->dreg != AMD64_RAX)
4879                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RAX, sizeof (gpointer));
4880                         break;
4881                 case OP_LABEL:
4882                         ins->inst_c0 = code - cfg->native_code;
4883                         break;
4884                 case OP_BR:
4885                         //g_print ("target: %p, next: %p, curr: %p, last: %p\n", ins->inst_target_bb, bb->next_bb, ins, bb->last_ins);
4886                         //if ((ins->inst_target_bb == bb->next_bb) && ins == bb->last_ins)
4887                         //break;
4888                                 if (ins->inst_target_bb->native_offset) {
4889                                         amd64_jump_code (code, cfg->native_code + ins->inst_target_bb->native_offset);
4890                                 } else {
4891                                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_BB, ins->inst_target_bb);
4892                                         if ((cfg->opt & MONO_OPT_BRANCH) &&
4893                                             x86_is_imm8 (ins->inst_target_bb->max_offset - offset))
4894                                                 x86_jump8 (code, 0);
4895                                         else
4896                                                 x86_jump32 (code, 0);
4897                         }
4898                         break;
4899                 case OP_BR_REG:
4900                         amd64_jump_reg (code, ins->sreg1);
4901                         break;
4902                 case OP_ICNEQ:
4903                 case OP_ICGE:
4904                 case OP_ICLE:
4905                 case OP_ICGE_UN:
4906                 case OP_ICLE_UN:
4907
4908                 case OP_CEQ:
4909                 case OP_LCEQ:
4910                 case OP_ICEQ:
4911                 case OP_CLT:
4912                 case OP_LCLT:
4913                 case OP_ICLT:
4914                 case OP_CGT:
4915                 case OP_ICGT:
4916                 case OP_LCGT:
4917                 case OP_CLT_UN:
4918                 case OP_LCLT_UN:
4919                 case OP_ICLT_UN:
4920                 case OP_CGT_UN:
4921                 case OP_LCGT_UN:
4922                 case OP_ICGT_UN:
4923                         amd64_set_reg (code, cc_table [mono_opcode_to_cond (ins->opcode)], ins->dreg, cc_signed_table [mono_opcode_to_cond (ins->opcode)]);
4924                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
4925                         break;
4926                 case OP_COND_EXC_EQ:
4927                 case OP_COND_EXC_NE_UN:
4928                 case OP_COND_EXC_LT:
4929                 case OP_COND_EXC_LT_UN:
4930                 case OP_COND_EXC_GT:
4931                 case OP_COND_EXC_GT_UN:
4932                 case OP_COND_EXC_GE:
4933                 case OP_COND_EXC_GE_UN:
4934                 case OP_COND_EXC_LE:
4935                 case OP_COND_EXC_LE_UN:
4936                 case OP_COND_EXC_IEQ:
4937                 case OP_COND_EXC_INE_UN:
4938                 case OP_COND_EXC_ILT:
4939                 case OP_COND_EXC_ILT_UN:
4940                 case OP_COND_EXC_IGT:
4941                 case OP_COND_EXC_IGT_UN:
4942                 case OP_COND_EXC_IGE:
4943                 case OP_COND_EXC_IGE_UN:
4944                 case OP_COND_EXC_ILE:
4945                 case OP_COND_EXC_ILE_UN:
4946                         EMIT_COND_SYSTEM_EXCEPTION (cc_table [mono_opcode_to_cond (ins->opcode)], cc_signed_table [mono_opcode_to_cond (ins->opcode)], (const char *)ins->inst_p1);
4947                         break;
4948                 case OP_COND_EXC_OV:
4949                 case OP_COND_EXC_NO:
4950                 case OP_COND_EXC_C:
4951                 case OP_COND_EXC_NC:
4952                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_EQ],
4953                                                     (ins->opcode < OP_COND_EXC_NE_UN), (const char *)ins->inst_p1);
4954                         break;
4955                 case OP_COND_EXC_IOV:
4956                 case OP_COND_EXC_INO:
4957                 case OP_COND_EXC_IC:
4958                 case OP_COND_EXC_INC:
4959                         EMIT_COND_SYSTEM_EXCEPTION (branch_cc_table [ins->opcode - OP_COND_EXC_IEQ],
4960                                                     (ins->opcode < OP_COND_EXC_INE_UN), (const char *)ins->inst_p1);
4961                         break;
4962
4963                 /* floating point opcodes */
4964                 case OP_R8CONST: {
4965                         double d = *(double *)ins->inst_p0;
4966
4967                         if ((d == 0.0) && (mono_signbit (d) == 0)) {
4968                                 amd64_sse_xorpd_reg_reg (code, ins->dreg, ins->dreg);
4969                         }
4970                         else {
4971                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, ins->inst_p0);
4972                                 amd64_sse_movsd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
4973                         }
4974                         break;
4975                 }
4976                 case OP_R4CONST: {
4977                         float f = *(float *)ins->inst_p0;
4978
4979                         if ((f == 0.0) && (mono_signbit (f) == 0)) {
4980                                 if (cfg->r4fp)
4981                                         amd64_sse_xorps_reg_reg (code, ins->dreg, ins->dreg);
4982                                 else
4983                                         amd64_sse_xorpd_reg_reg (code, ins->dreg, ins->dreg);
4984                         }
4985                         else {
4986                                 mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R4, ins->inst_p0);
4987                                 amd64_sse_movss_reg_membase (code, ins->dreg, AMD64_RIP, 0);
4988                                 if (!cfg->r4fp)
4989                                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
4990                         }
4991                         break;
4992                 }
4993                 case OP_STORER8_MEMBASE_REG:
4994                         amd64_sse_movsd_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
4995                         break;
4996                 case OP_LOADR8_MEMBASE:
4997                         amd64_sse_movsd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
4998                         break;
4999                 case OP_STORER4_MEMBASE_REG:
5000                         if (cfg->r4fp) {
5001                                 amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
5002                         } else {
5003                                 /* This requires a double->single conversion */
5004                                 amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5005                                 amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, MONO_ARCH_FP_SCRATCH_REG);
5006                         }
5007                         break;
5008                 case OP_LOADR4_MEMBASE:
5009                         if (cfg->r4fp) {
5010                                 amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5011                         } else {
5012                                 amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5013                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5014                         }
5015                         break;
5016                 case OP_ICONV_TO_R4:
5017                         if (cfg->r4fp) {
5018                                 amd64_sse_cvtsi2ss_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5019                         } else {
5020                                 amd64_sse_cvtsi2ss_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5021                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5022                         }
5023                         break;
5024                 case OP_ICONV_TO_R8:
5025                         amd64_sse_cvtsi2sd_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5026                         break;
5027                 case OP_LCONV_TO_R4:
5028                         if (cfg->r4fp) {
5029                                 amd64_sse_cvtsi2ss_reg_reg (code, ins->dreg, ins->sreg1);
5030                         } else {
5031                                 amd64_sse_cvtsi2ss_reg_reg (code, ins->dreg, ins->sreg1);
5032                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5033                         }
5034                         break;
5035                 case OP_LCONV_TO_R8:
5036                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, ins->sreg1);
5037                         break;
5038                 case OP_FCONV_TO_R4:
5039                         if (cfg->r4fp) {
5040                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
5041                         } else {
5042                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg1);
5043                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5044                         }
5045                         break;
5046                 case OP_FCONV_TO_I1:
5047                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, TRUE);
5048                         break;
5049                 case OP_FCONV_TO_U1:
5050                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 1, FALSE);
5051                         break;
5052                 case OP_FCONV_TO_I2:
5053                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, TRUE);
5054                         break;
5055                 case OP_FCONV_TO_U2:
5056                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 2, FALSE);
5057                         break;
5058                 case OP_FCONV_TO_U4:
5059                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, FALSE);
5060                         break;
5061                 case OP_FCONV_TO_I4:
5062                 case OP_FCONV_TO_I:
5063                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 4, TRUE);
5064                         break;
5065                 case OP_FCONV_TO_I8:
5066                         code = emit_float_to_int (cfg, code, ins->dreg, ins->sreg1, 8, TRUE);
5067                         break;
5068
5069                 case OP_RCONV_TO_I1:
5070                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5071                         amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
5072                         break;
5073                 case OP_RCONV_TO_U1:
5074                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5075                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
5076                         break;
5077                 case OP_RCONV_TO_I2:
5078                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5079                         amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
5080                         break;
5081                 case OP_RCONV_TO_U2:
5082                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5083                         amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
5084                         break;
5085                 case OP_RCONV_TO_I4:
5086                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5087                         break;
5088                 case OP_RCONV_TO_U4:
5089                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 4);
5090                         break;
5091                 case OP_RCONV_TO_I8:
5092                         amd64_sse_cvtss2si_reg_reg_size (code, ins->dreg, ins->sreg1, 8);
5093                         break;
5094                 case OP_RCONV_TO_R8:
5095                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->sreg1);
5096                         break;
5097                 case OP_RCONV_TO_R4:
5098                         if (ins->dreg != ins->sreg1)
5099                                 amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
5100                         break;
5101
5102                 case OP_LCONV_TO_R_UN: {
5103                         guint8 *br [2];
5104
5105                         /* Based on gcc code */
5106                         amd64_test_reg_reg (code, ins->sreg1, ins->sreg1);
5107                         br [0] = code; x86_branch8 (code, X86_CC_S, 0, TRUE);
5108
5109                         /* Positive case */
5110                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, ins->sreg1);
5111                         br [1] = code; x86_jump8 (code, 0);
5112                         amd64_patch (br [0], code);
5113
5114                         /* Negative case */
5115                         /* Save to the red zone */
5116                         amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RAX, 8);
5117                         amd64_mov_membase_reg (code, AMD64_RSP, -16, AMD64_RCX, 8);
5118                         amd64_mov_reg_reg (code, AMD64_RCX, ins->sreg1, 8);
5119                         amd64_mov_reg_reg (code, AMD64_RAX, ins->sreg1, 8);
5120                         amd64_alu_reg_imm (code, X86_AND, AMD64_RCX, 1);
5121                         amd64_shift_reg_imm (code, X86_SHR, AMD64_RAX, 1);
5122                         amd64_alu_reg_imm (code, X86_OR, AMD64_RAX, AMD64_RCX);
5123                         amd64_sse_cvtsi2sd_reg_reg (code, ins->dreg, AMD64_RAX);
5124                         amd64_sse_addsd_reg_reg (code, ins->dreg, ins->dreg);
5125                         /* Restore */
5126                         amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RSP, -16, 8);
5127                         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_RSP, -8, 8);
5128                         amd64_patch (br [1], code);
5129                         break;
5130                 }
5131                 case OP_LCONV_TO_OVF_U4:
5132                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, 0);
5133                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_LT, TRUE, "OverflowException");
5134                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, 8);
5135                         break;
5136                 case OP_LCONV_TO_OVF_I4_UN:
5137                         amd64_alu_reg_imm (code, X86_CMP, ins->sreg1, 0x7fffffff);
5138                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_GT, FALSE, "OverflowException");
5139                         amd64_mov_reg_reg (code, ins->dreg, ins->sreg1, 8);
5140                         break;
5141                 case OP_FMOVE:
5142                         if (ins->dreg != ins->sreg1)
5143                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
5144                         break;
5145                 case OP_RMOVE:
5146                         if (ins->dreg != ins->sreg1)
5147                                 amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg1);
5148                         break;
5149                 case OP_MOVE_F_TO_I4:
5150                         if (cfg->r4fp) {
5151                                 amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
5152                         } else {
5153                                 amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5154                                 amd64_movd_reg_xreg_size (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG, 8);
5155                         }
5156                         break;
5157                 case OP_MOVE_I4_TO_F:
5158                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
5159                         if (!cfg->r4fp)
5160                                 amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5161                         break;
5162                 case OP_MOVE_F_TO_I8:
5163                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
5164                         break;
5165                 case OP_MOVE_I8_TO_F:
5166                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
5167                         break;
5168                 case OP_FADD:
5169                         amd64_sse_addsd_reg_reg (code, ins->dreg, ins->sreg2);
5170                         break;
5171                 case OP_FSUB:
5172                         amd64_sse_subsd_reg_reg (code, ins->dreg, ins->sreg2);
5173                         break;
5174                 case OP_FMUL:
5175                         amd64_sse_mulsd_reg_reg (code, ins->dreg, ins->sreg2);
5176                         break;
5177                 case OP_FDIV:
5178                         amd64_sse_divsd_reg_reg (code, ins->dreg, ins->sreg2);
5179                         break;
5180                 case OP_FNEG: {
5181                         static double r8_0 = -0.0;
5182
5183                         g_assert (ins->sreg1 == ins->dreg);
5184
5185                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, &r8_0);
5186                         amd64_sse_xorpd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5187                         break;
5188                 }
5189                 case OP_SIN:
5190                         EMIT_SSE2_FPFUNC (code, fsin, ins->dreg, ins->sreg1);
5191                         break;
5192                 case OP_COS:
5193                         EMIT_SSE2_FPFUNC (code, fcos, ins->dreg, ins->sreg1);
5194                         break;
5195                 case OP_ABS: {
5196                         static guint64 d = 0x7fffffffffffffffUL;
5197
5198                         g_assert (ins->sreg1 == ins->dreg);
5199
5200                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R8, &d);
5201                         amd64_sse_andpd_reg_membase (code, ins->dreg, AMD64_RIP, 0);
5202                         break;
5203                 }
5204                 case OP_SQRT:
5205                         EMIT_SSE2_FPFUNC (code, fsqrt, ins->dreg, ins->sreg1);
5206                         break;
5207
5208                 case OP_RADD:
5209                         amd64_sse_addss_reg_reg (code, ins->dreg, ins->sreg2);
5210                         break;
5211                 case OP_RSUB:
5212                         amd64_sse_subss_reg_reg (code, ins->dreg, ins->sreg2);
5213                         break;
5214                 case OP_RMUL:
5215                         amd64_sse_mulss_reg_reg (code, ins->dreg, ins->sreg2);
5216                         break;
5217                 case OP_RDIV:
5218                         amd64_sse_divss_reg_reg (code, ins->dreg, ins->sreg2);
5219                         break;
5220                 case OP_RNEG: {
5221                         static float r4_0 = -0.0;
5222
5223                         g_assert (ins->sreg1 == ins->dreg);
5224
5225                         mono_add_patch_info (cfg, offset, MONO_PATCH_INFO_R4, &r4_0);
5226                         amd64_sse_movss_reg_membase (code, MONO_ARCH_FP_SCRATCH_REG, AMD64_RIP, 0);
5227                         amd64_sse_xorps_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
5228                         break;
5229                 }
5230
5231                 case OP_IMIN:
5232                         g_assert (cfg->opt & MONO_OPT_CMOV);
5233                         g_assert (ins->dreg == ins->sreg1);
5234                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5235                         amd64_cmov_reg_size (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2, 4);
5236                         break;
5237                 case OP_IMIN_UN:
5238                         g_assert (cfg->opt & MONO_OPT_CMOV);
5239                         g_assert (ins->dreg == ins->sreg1);
5240                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5241                         amd64_cmov_reg_size (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2, 4);
5242                         break;
5243                 case OP_IMAX:
5244                         g_assert (cfg->opt & MONO_OPT_CMOV);
5245                         g_assert (ins->dreg == ins->sreg1);
5246                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5247                         amd64_cmov_reg_size (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2, 4);
5248                         break;
5249                 case OP_IMAX_UN:
5250                         g_assert (cfg->opt & MONO_OPT_CMOV);
5251                         g_assert (ins->dreg == ins->sreg1);
5252                         amd64_alu_reg_reg_size (code, X86_CMP, ins->sreg1, ins->sreg2, 4);
5253                         amd64_cmov_reg_size (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2, 4);
5254                         break;
5255                 case OP_LMIN:
5256                         g_assert (cfg->opt & MONO_OPT_CMOV);
5257                         g_assert (ins->dreg == ins->sreg1);
5258                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5259                         amd64_cmov_reg (code, X86_CC_GT, TRUE, ins->dreg, ins->sreg2);
5260                         break;
5261                 case OP_LMIN_UN:
5262                         g_assert (cfg->opt & MONO_OPT_CMOV);
5263                         g_assert (ins->dreg == ins->sreg1);
5264                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5265                         amd64_cmov_reg (code, X86_CC_GT, FALSE, ins->dreg, ins->sreg2);
5266                         break;
5267                 case OP_LMAX:
5268                         g_assert (cfg->opt & MONO_OPT_CMOV);
5269                         g_assert (ins->dreg == ins->sreg1);
5270                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5271                         amd64_cmov_reg (code, X86_CC_LT, TRUE, ins->dreg, ins->sreg2);
5272                         break;
5273                 case OP_LMAX_UN:
5274                         g_assert (cfg->opt & MONO_OPT_CMOV);
5275                         g_assert (ins->dreg == ins->sreg1);
5276                         amd64_alu_reg_reg (code, X86_CMP, ins->sreg1, ins->sreg2);
5277                         amd64_cmov_reg (code, X86_CC_LT, FALSE, ins->dreg, ins->sreg2);
5278                         break;
5279                 case OP_X86_FPOP:
5280                         break;
5281                 case OP_FCOMPARE:
5282                         /*
5283                          * The two arguments are swapped because the fbranch instructions
5284                          * depend on this for the non-sse case to work.
5285                          */
5286                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5287                         break;
5288                 case OP_RCOMPARE:
5289                         /*
5290                          * FIXME: Get rid of this.
5291                          * The two arguments are swapped because the fbranch instructions
5292                          * depend on this for the non-sse case to work.
5293                          */
5294                         amd64_sse_comiss_reg_reg (code, ins->sreg2, ins->sreg1);
5295                         break;
5296                 case OP_FCNEQ:
5297                 case OP_FCEQ: {
5298                         /* zeroing the register at the start results in
5299                          * shorter and faster code (we can also remove the widening op)
5300                          */
5301                         guchar *unordered_check;
5302
5303                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5304                         amd64_sse_comisd_reg_reg (code, ins->sreg1, ins->sreg2);
5305                         unordered_check = code;
5306                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5307
5308                         if (ins->opcode == OP_FCEQ) {
5309                                 amd64_set_reg (code, X86_CC_EQ, ins->dreg, FALSE);
5310                                 amd64_patch (unordered_check, code);
5311                         } else {
5312                                 guchar *jump_to_end;
5313                                 amd64_set_reg (code, X86_CC_NE, ins->dreg, FALSE);
5314                                 jump_to_end = code;
5315                                 x86_jump8 (code, 0);
5316                                 amd64_patch (unordered_check, code);
5317                                 amd64_inc_reg (code, ins->dreg);
5318                                 amd64_patch (jump_to_end, code);
5319                         }
5320                         break;
5321                 }
5322                 case OP_FCLT:
5323                 case OP_FCLT_UN: {
5324                         /* zeroing the register at the start results in
5325                          * shorter and faster code (we can also remove the widening op)
5326                          */
5327                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5328                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5329                         if (ins->opcode == OP_FCLT_UN) {
5330                                 guchar *unordered_check = code;
5331                                 guchar *jump_to_end;
5332                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5333                                 amd64_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
5334                                 jump_to_end = code;
5335                                 x86_jump8 (code, 0);
5336                                 amd64_patch (unordered_check, code);
5337                                 amd64_inc_reg (code, ins->dreg);
5338                                 amd64_patch (jump_to_end, code);
5339                         } else {
5340                                 amd64_set_reg (code, X86_CC_GT, ins->dreg, FALSE);
5341                         }
5342                         break;
5343                 }
5344                 case OP_FCLE: {
5345                         guchar *unordered_check;
5346                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5347                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5348                         unordered_check = code;
5349                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5350                         amd64_set_reg (code, X86_CC_NB, ins->dreg, FALSE);
5351                         amd64_patch (unordered_check, code);
5352                         break;
5353                 }
5354                 case OP_FCGT:
5355                 case OP_FCGT_UN: {
5356                         /* zeroing the register at the start results in
5357                          * shorter and faster code (we can also remove the widening op)
5358                          */
5359                         guchar *unordered_check;
5360
5361                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5362                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5363                         if (ins->opcode == OP_FCGT) {
5364                                 unordered_check = code;
5365                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5366                                 amd64_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
5367                                 amd64_patch (unordered_check, code);
5368                         } else {
5369                                 amd64_set_reg (code, X86_CC_LT, ins->dreg, FALSE);
5370                         }
5371                         break;
5372                 }
5373                 case OP_FCGE: {
5374                         guchar *unordered_check;
5375                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5376                         amd64_sse_comisd_reg_reg (code, ins->sreg2, ins->sreg1);
5377                         unordered_check = code;
5378                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5379                         amd64_set_reg (code, X86_CC_NA, ins->dreg, FALSE);
5380                         amd64_patch (unordered_check, code);
5381                         break;
5382                 }
5383
5384                 case OP_RCEQ:
5385                 case OP_RCGT:
5386                 case OP_RCLT:
5387                 case OP_RCLT_UN:
5388                 case OP_RCGT_UN: {
5389                         int x86_cond;
5390                         gboolean unordered = FALSE;
5391
5392                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5393                         amd64_sse_comiss_reg_reg (code, ins->sreg2, ins->sreg1);
5394
5395                         switch (ins->opcode) {
5396                         case OP_RCEQ:
5397                                 x86_cond = X86_CC_EQ;
5398                                 break;
5399                         case OP_RCGT:
5400                                 x86_cond = X86_CC_LT;
5401                                 break;
5402                         case OP_RCLT:
5403                                 x86_cond = X86_CC_GT;
5404                                 break;
5405                         case OP_RCLT_UN:
5406                                 x86_cond = X86_CC_GT;
5407                                 unordered = TRUE;
5408                                 break;
5409                         case OP_RCGT_UN:
5410                                 x86_cond = X86_CC_LT;
5411                                 unordered = TRUE;
5412                                 break;
5413                         default:
5414                                 g_assert_not_reached ();
5415                                 break;
5416                         }
5417
5418                         if (unordered) {
5419                                 guchar *unordered_check;
5420                                 guchar *jump_to_end;
5421
5422                                 unordered_check = code;
5423                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5424                                 amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5425                                 jump_to_end = code;
5426                                 x86_jump8 (code, 0);
5427                                 amd64_patch (unordered_check, code);
5428                                 amd64_inc_reg (code, ins->dreg);
5429                                 amd64_patch (jump_to_end, code);
5430                         } else {
5431                                 amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5432                         }
5433                         break;
5434                 }
5435                 case OP_FCLT_MEMBASE:
5436                 case OP_FCGT_MEMBASE:
5437                 case OP_FCLT_UN_MEMBASE:
5438                 case OP_FCGT_UN_MEMBASE:
5439                 case OP_FCEQ_MEMBASE: {
5440                         guchar *unordered_check, *jump_to_end;
5441                         int x86_cond;
5442
5443                         amd64_alu_reg_reg (code, X86_XOR, ins->dreg, ins->dreg);
5444                         amd64_sse_comisd_reg_membase (code, ins->sreg1, ins->sreg2, ins->inst_offset);
5445
5446                         switch (ins->opcode) {
5447                         case OP_FCEQ_MEMBASE:
5448                                 x86_cond = X86_CC_EQ;
5449                                 break;
5450                         case OP_FCLT_MEMBASE:
5451                         case OP_FCLT_UN_MEMBASE:
5452                                 x86_cond = X86_CC_LT;
5453                                 break;
5454                         case OP_FCGT_MEMBASE:
5455                         case OP_FCGT_UN_MEMBASE:
5456                                 x86_cond = X86_CC_GT;
5457                                 break;
5458                         default:
5459                                 g_assert_not_reached ();
5460                         }
5461
5462                         unordered_check = code;
5463                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5464                         amd64_set_reg (code, x86_cond, ins->dreg, FALSE);
5465
5466                         switch (ins->opcode) {
5467                         case OP_FCEQ_MEMBASE:
5468                         case OP_FCLT_MEMBASE:
5469                         case OP_FCGT_MEMBASE:
5470                                 amd64_patch (unordered_check, code);
5471                                 break;
5472                         case OP_FCLT_UN_MEMBASE:
5473                         case OP_FCGT_UN_MEMBASE:
5474                                 jump_to_end = code;
5475                                 x86_jump8 (code, 0);
5476                                 amd64_patch (unordered_check, code);
5477                                 amd64_inc_reg (code, ins->dreg);
5478                                 amd64_patch (jump_to_end, code);
5479                                 break;
5480                         default:
5481                                 break;
5482                         }
5483                         break;
5484                 }
5485                 case OP_FBEQ: {
5486                         guchar *jump = code;
5487                         x86_branch8 (code, X86_CC_P, 0, TRUE);
5488                         EMIT_COND_BRANCH (ins, X86_CC_EQ, FALSE);
5489                         amd64_patch (jump, code);
5490                         break;
5491                 }
5492                 case OP_FBNE_UN:
5493                         /* Branch if C013 != 100 */
5494                         /* branch if !ZF or (PF|CF) */
5495                         EMIT_COND_BRANCH (ins, X86_CC_NE, FALSE);
5496                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5497                         EMIT_COND_BRANCH (ins, X86_CC_B, FALSE);
5498                         break;
5499                 case OP_FBLT:
5500                         EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
5501                         break;
5502                 case OP_FBLT_UN:
5503                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5504                         EMIT_COND_BRANCH (ins, X86_CC_GT, FALSE);
5505                         break;
5506                 case OP_FBGT:
5507                 case OP_FBGT_UN:
5508                         if (ins->opcode == OP_FBGT) {
5509                                 guchar *br1;
5510
5511                                 /* skip branch if C1=1 */
5512                                 br1 = code;
5513                                 x86_branch8 (code, X86_CC_P, 0, FALSE);
5514                                 /* branch if (C0 | C3) = 1 */
5515                                 EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
5516                                 amd64_patch (br1, code);
5517                                 break;
5518                         } else {
5519                                 EMIT_COND_BRANCH (ins, X86_CC_LT, FALSE);
5520                         }
5521                         break;
5522                 case OP_FBGE: {
5523                         /* Branch if C013 == 100 or 001 */
5524                         guchar *br1;
5525
5526                         /* skip branch if C1=1 */
5527                         br1 = code;
5528                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5529                         /* branch if (C0 | C3) = 1 */
5530                         EMIT_COND_BRANCH (ins, X86_CC_BE, FALSE);
5531                         amd64_patch (br1, code);
5532                         break;
5533                 }
5534                 case OP_FBGE_UN:
5535                         /* Branch if C013 == 000 */
5536                         EMIT_COND_BRANCH (ins, X86_CC_LE, FALSE);
5537                         break;
5538                 case OP_FBLE: {
5539                         /* Branch if C013=000 or 100 */
5540                         guchar *br1;
5541
5542                         /* skip branch if C1=1 */
5543                         br1 = code;
5544                         x86_branch8 (code, X86_CC_P, 0, FALSE);
5545                         /* branch if C0=0 */
5546                         EMIT_COND_BRANCH (ins, X86_CC_NB, FALSE);
5547                         amd64_patch (br1, code);
5548                         break;
5549                 }
5550                 case OP_FBLE_UN:
5551                         /* Branch if C013 != 001 */
5552                         EMIT_COND_BRANCH (ins, X86_CC_P, FALSE);
5553                         EMIT_COND_BRANCH (ins, X86_CC_GE, FALSE);
5554                         break;
5555                 case OP_CKFINITE:
5556                         /* Transfer value to the fp stack */
5557                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 16);
5558                         amd64_movsd_membase_reg (code, AMD64_RSP, 0, ins->sreg1);
5559                         amd64_fld_membase (code, AMD64_RSP, 0, TRUE);
5560
5561                         amd64_push_reg (code, AMD64_RAX);
5562                         amd64_fxam (code);
5563                         amd64_fnstsw (code);
5564                         amd64_alu_reg_imm (code, X86_AND, AMD64_RAX, 0x4100);
5565                         amd64_alu_reg_imm (code, X86_CMP, AMD64_RAX, X86_FP_C0);
5566                         amd64_pop_reg (code, AMD64_RAX);
5567                         amd64_fstp (code, 0);
5568                         EMIT_COND_SYSTEM_EXCEPTION (X86_CC_EQ, FALSE, "OverflowException");
5569                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 16);
5570                         break;
5571                 case OP_TLS_GET: {
5572                         code = mono_amd64_emit_tls_get (code, ins->dreg, ins->inst_offset);
5573                         break;
5574                 }
5575                 case OP_TLS_SET: {
5576                         code = mono_amd64_emit_tls_set (code, ins->sreg1, ins->inst_offset);
5577                         break;
5578                 }
5579                 case OP_MEMORY_BARRIER: {
5580                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5581                                 x86_mfence (code);
5582                         break;
5583                 }
5584                 case OP_ATOMIC_ADD_I4:
5585                 case OP_ATOMIC_ADD_I8: {
5586                         int dreg = ins->dreg;
5587                         guint32 size = (ins->opcode == OP_ATOMIC_ADD_I4) ? 4 : 8;
5588
5589                         if ((dreg == ins->sreg2) || (dreg == ins->inst_basereg))
5590                                 dreg = AMD64_R11;
5591
5592                         amd64_mov_reg_reg (code, dreg, ins->sreg2, size);
5593                         amd64_prefix (code, X86_LOCK_PREFIX);
5594                         amd64_xadd_membase_reg (code, ins->inst_basereg, ins->inst_offset, dreg, size);
5595                         /* dreg contains the old value, add with sreg2 value */
5596                         amd64_alu_reg_reg_size (code, X86_ADD, dreg, ins->sreg2, size);
5597
5598                         if (ins->dreg != dreg)
5599                                 amd64_mov_reg_reg (code, ins->dreg, dreg, size);
5600
5601                         break;
5602                 }
5603                 case OP_ATOMIC_EXCHANGE_I4:
5604                 case OP_ATOMIC_EXCHANGE_I8: {
5605                         guint32 size = ins->opcode == OP_ATOMIC_EXCHANGE_I4 ? 4 : 8;
5606
5607                         /* LOCK prefix is implied. */
5608                         amd64_mov_reg_reg (code, GP_SCRATCH_REG, ins->sreg2, size);
5609                         amd64_xchg_membase_reg_size (code, ins->sreg1, ins->inst_offset, GP_SCRATCH_REG, size);
5610                         amd64_mov_reg_reg (code, ins->dreg, GP_SCRATCH_REG, size);
5611                         break;
5612                 }
5613                 case OP_ATOMIC_CAS_I4:
5614                 case OP_ATOMIC_CAS_I8: {
5615                         guint32 size;
5616
5617                         if (ins->opcode == OP_ATOMIC_CAS_I8)
5618                                 size = 8;
5619                         else
5620                                 size = 4;
5621
5622                         /*
5623                          * See http://msdn.microsoft.com/en-us/magazine/cc302329.aspx for
5624                          * an explanation of how this works.
5625                          */
5626                         g_assert (ins->sreg3 == AMD64_RAX);
5627                         g_assert (ins->sreg1 != AMD64_RAX);
5628                         g_assert (ins->sreg1 != ins->sreg2);
5629
5630                         amd64_prefix (code, X86_LOCK_PREFIX);
5631                         amd64_cmpxchg_membase_reg_size (code, ins->sreg1, ins->inst_offset, ins->sreg2, size);
5632
5633                         if (ins->dreg != AMD64_RAX)
5634                                 amd64_mov_reg_reg (code, ins->dreg, AMD64_RAX, size);
5635                         break;
5636                 }
5637                 case OP_ATOMIC_LOAD_I1: {
5638                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, FALSE);
5639                         break;
5640                 }
5641                 case OP_ATOMIC_LOAD_U1: {
5642                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, FALSE);
5643                         break;
5644                 }
5645                 case OP_ATOMIC_LOAD_I2: {
5646                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, TRUE, TRUE);
5647                         break;
5648                 }
5649                 case OP_ATOMIC_LOAD_U2: {
5650                         amd64_widen_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, FALSE, TRUE);
5651                         break;
5652                 }
5653                 case OP_ATOMIC_LOAD_I4: {
5654                         amd64_movsxd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5655                         break;
5656                 }
5657                 case OP_ATOMIC_LOAD_U4:
5658                 case OP_ATOMIC_LOAD_I8:
5659                 case OP_ATOMIC_LOAD_U8: {
5660                         amd64_mov_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset, ins->opcode == OP_ATOMIC_LOAD_U4 ? 4 : 8);
5661                         break;
5662                 }
5663                 case OP_ATOMIC_LOAD_R4: {
5664                         amd64_sse_movss_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5665                         amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
5666                         break;
5667                 }
5668                 case OP_ATOMIC_LOAD_R8: {
5669                         amd64_sse_movsd_reg_membase (code, ins->dreg, ins->inst_basereg, ins->inst_offset);
5670                         break;
5671                 }
5672                 case OP_ATOMIC_STORE_I1:
5673                 case OP_ATOMIC_STORE_U1:
5674                 case OP_ATOMIC_STORE_I2:
5675                 case OP_ATOMIC_STORE_U2:
5676                 case OP_ATOMIC_STORE_I4:
5677                 case OP_ATOMIC_STORE_U4:
5678                 case OP_ATOMIC_STORE_I8:
5679                 case OP_ATOMIC_STORE_U8: {
5680                         int size;
5681
5682                         switch (ins->opcode) {
5683                         case OP_ATOMIC_STORE_I1:
5684                         case OP_ATOMIC_STORE_U1:
5685                                 size = 1;
5686                                 break;
5687                         case OP_ATOMIC_STORE_I2:
5688                         case OP_ATOMIC_STORE_U2:
5689                                 size = 2;
5690                                 break;
5691                         case OP_ATOMIC_STORE_I4:
5692                         case OP_ATOMIC_STORE_U4:
5693                                 size = 4;
5694                                 break;
5695                         case OP_ATOMIC_STORE_I8:
5696                         case OP_ATOMIC_STORE_U8:
5697                                 size = 8;
5698                                 break;
5699                         }
5700
5701                         amd64_mov_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1, size);
5702
5703                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5704                                 x86_mfence (code);
5705                         break;
5706                 }
5707                 case OP_ATOMIC_STORE_R4: {
5708                         amd64_sse_cvtsd2ss_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
5709                         amd64_sse_movss_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, MONO_ARCH_FP_SCRATCH_REG);
5710
5711                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5712                                 x86_mfence (code);
5713                         break;
5714                 }
5715                 case OP_ATOMIC_STORE_R8: {
5716                         x86_nop (code);
5717                         x86_nop (code);
5718                         amd64_sse_movsd_membase_reg (code, ins->inst_destbasereg, ins->inst_offset, ins->sreg1);
5719                         x86_nop (code);
5720                         x86_nop (code);
5721
5722                         if (ins->backend.memory_barrier_kind == MONO_MEMORY_BARRIER_SEQ)
5723                                 x86_mfence (code);
5724                         break;
5725                 }
5726                 case OP_CARD_TABLE_WBARRIER: {
5727                         int ptr = ins->sreg1;
5728                         int value = ins->sreg2;
5729                         guchar *br = 0;
5730                         int nursery_shift, card_table_shift;
5731                         gpointer card_table_mask;
5732                         size_t nursery_size;
5733
5734                         gpointer card_table = mono_gc_get_card_table (&card_table_shift, &card_table_mask);
5735                         guint64 nursery_start = (guint64)mono_gc_get_nursery (&nursery_shift, &nursery_size);
5736                         guint64 shifted_nursery_start = nursery_start >> nursery_shift;
5737
5738                         /*If either point to the stack we can simply avoid the WB. This happens due to
5739                          * optimizations revealing a stack store that was not visible when op_cardtable was emited.
5740                          */
5741                         if (ins->sreg1 == AMD64_RSP || ins->sreg2 == AMD64_RSP)
5742                                 continue;
5743
5744                         /*
5745                          * We need one register we can clobber, we choose EDX and make sreg1
5746                          * fixed EAX to work around limitations in the local register allocator.
5747                          * sreg2 might get allocated to EDX, but that is not a problem since
5748                          * we use it before clobbering EDX.
5749                          */
5750                         g_assert (ins->sreg1 == AMD64_RAX);
5751
5752                         /*
5753                          * This is the code we produce:
5754                          *
5755                          *   edx = value
5756                          *   edx >>= nursery_shift
5757                          *   cmp edx, (nursery_start >> nursery_shift)
5758                          *   jne done
5759                          *   edx = ptr
5760                          *   edx >>= card_table_shift
5761                          *   edx += cardtable
5762                          *   [edx] = 1
5763                          * done:
5764                          */
5765
5766                         if (mono_gc_card_table_nursery_check ()) {
5767                                 if (value != AMD64_RDX)
5768                                         amd64_mov_reg_reg (code, AMD64_RDX, value, 8);
5769                                 amd64_shift_reg_imm (code, X86_SHR, AMD64_RDX, nursery_shift);
5770                                 if (shifted_nursery_start >> 31) {
5771                                         /*
5772                                          * The value we need to compare against is 64 bits, so we need
5773                                          * another spare register.  We use RBX, which we save and
5774                                          * restore.
5775                                          */
5776                                         amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RBX, 8);
5777                                         amd64_mov_reg_imm (code, AMD64_RBX, shifted_nursery_start);
5778                                         amd64_alu_reg_reg (code, X86_CMP, AMD64_RDX, AMD64_RBX);
5779                                         amd64_mov_reg_membase (code, AMD64_RBX, AMD64_RSP, -8, 8);
5780                                 } else {
5781                                         amd64_alu_reg_imm (code, X86_CMP, AMD64_RDX, shifted_nursery_start);
5782                                 }
5783                                 br = code; x86_branch8 (code, X86_CC_NE, -1, FALSE);
5784                         }
5785                         amd64_mov_reg_reg (code, AMD64_RDX, ptr, 8);
5786                         amd64_shift_reg_imm (code, X86_SHR, AMD64_RDX, card_table_shift);
5787                         if (card_table_mask)
5788                                 amd64_alu_reg_imm (code, X86_AND, AMD64_RDX, (guint32)(guint64)card_table_mask);
5789
5790                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_GC_CARD_TABLE_ADDR, card_table);
5791                         amd64_alu_reg_membase (code, X86_ADD, AMD64_RDX, AMD64_RIP, 0);
5792
5793                         amd64_mov_membase_imm (code, AMD64_RDX, 0, 1, 1);
5794
5795                         if (mono_gc_card_table_nursery_check ())
5796                                 x86_patch (br, code);
5797                         break;
5798                 }
5799 #ifdef MONO_ARCH_SIMD_INTRINSICS
5800                 /* TODO: Some of these IR opcodes are marked as no clobber when they indeed do. */
5801                 case OP_ADDPS:
5802                         amd64_sse_addps_reg_reg (code, ins->sreg1, ins->sreg2);
5803                         break;
5804                 case OP_DIVPS:
5805                         amd64_sse_divps_reg_reg (code, ins->sreg1, ins->sreg2);
5806                         break;
5807                 case OP_MULPS:
5808                         amd64_sse_mulps_reg_reg (code, ins->sreg1, ins->sreg2);
5809                         break;
5810                 case OP_SUBPS:
5811                         amd64_sse_subps_reg_reg (code, ins->sreg1, ins->sreg2);
5812                         break;
5813                 case OP_MAXPS:
5814                         amd64_sse_maxps_reg_reg (code, ins->sreg1, ins->sreg2);
5815                         break;
5816                 case OP_MINPS:
5817                         amd64_sse_minps_reg_reg (code, ins->sreg1, ins->sreg2);
5818                         break;
5819                 case OP_COMPPS:
5820                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
5821                         amd64_sse_cmpps_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5822                         break;
5823                 case OP_ANDPS:
5824                         amd64_sse_andps_reg_reg (code, ins->sreg1, ins->sreg2);
5825                         break;
5826                 case OP_ANDNPS:
5827                         amd64_sse_andnps_reg_reg (code, ins->sreg1, ins->sreg2);
5828                         break;
5829                 case OP_ORPS:
5830                         amd64_sse_orps_reg_reg (code, ins->sreg1, ins->sreg2);
5831                         break;
5832                 case OP_XORPS:
5833                         amd64_sse_xorps_reg_reg (code, ins->sreg1, ins->sreg2);
5834                         break;
5835                 case OP_SQRTPS:
5836                         amd64_sse_sqrtps_reg_reg (code, ins->dreg, ins->sreg1);
5837                         break;
5838                 case OP_RSQRTPS:
5839                         amd64_sse_rsqrtps_reg_reg (code, ins->dreg, ins->sreg1);
5840                         break;
5841                 case OP_RCPPS:
5842                         amd64_sse_rcpps_reg_reg (code, ins->dreg, ins->sreg1);
5843                         break;
5844                 case OP_ADDSUBPS:
5845                         amd64_sse_addsubps_reg_reg (code, ins->sreg1, ins->sreg2);
5846                         break;
5847                 case OP_HADDPS:
5848                         amd64_sse_haddps_reg_reg (code, ins->sreg1, ins->sreg2);
5849                         break;
5850                 case OP_HSUBPS:
5851                         amd64_sse_hsubps_reg_reg (code, ins->sreg1, ins->sreg2);
5852                         break;
5853                 case OP_DUPPS_HIGH:
5854                         amd64_sse_movshdup_reg_reg (code, ins->dreg, ins->sreg1);
5855                         break;
5856                 case OP_DUPPS_LOW:
5857                         amd64_sse_movsldup_reg_reg (code, ins->dreg, ins->sreg1);
5858                         break;
5859
5860                 case OP_PSHUFLEW_HIGH:
5861                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5862                         amd64_sse_pshufhw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
5863                         break;
5864                 case OP_PSHUFLEW_LOW:
5865                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5866                         amd64_sse_pshuflw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
5867                         break;
5868                 case OP_PSHUFLED:
5869                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5870                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
5871                         break;
5872                 case OP_SHUFPS:
5873                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0xFF);
5874                         amd64_sse_shufps_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5875                         break;
5876                 case OP_SHUFPD:
5877                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 0x3);
5878                         amd64_sse_shufpd_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5879                         break;
5880
5881                 case OP_ADDPD:
5882                         amd64_sse_addpd_reg_reg (code, ins->sreg1, ins->sreg2);
5883                         break;
5884                 case OP_DIVPD:
5885                         amd64_sse_divpd_reg_reg (code, ins->sreg1, ins->sreg2);
5886                         break;
5887                 case OP_MULPD:
5888                         amd64_sse_mulpd_reg_reg (code, ins->sreg1, ins->sreg2);
5889                         break;
5890                 case OP_SUBPD:
5891                         amd64_sse_subpd_reg_reg (code, ins->sreg1, ins->sreg2);
5892                         break;
5893                 case OP_MAXPD:
5894                         amd64_sse_maxpd_reg_reg (code, ins->sreg1, ins->sreg2);
5895                         break;
5896                 case OP_MINPD:
5897                         amd64_sse_minpd_reg_reg (code, ins->sreg1, ins->sreg2);
5898                         break;
5899                 case OP_COMPPD:
5900                         g_assert (ins->inst_c0 >= 0 && ins->inst_c0 <= 7);
5901                         amd64_sse_cmppd_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
5902                         break;
5903                 case OP_ANDPD:
5904                         amd64_sse_andpd_reg_reg (code, ins->sreg1, ins->sreg2);
5905                         break;
5906                 case OP_ANDNPD:
5907                         amd64_sse_andnpd_reg_reg (code, ins->sreg1, ins->sreg2);
5908                         break;
5909                 case OP_ORPD:
5910                         amd64_sse_orpd_reg_reg (code, ins->sreg1, ins->sreg2);
5911                         break;
5912                 case OP_XORPD:
5913                         amd64_sse_xorpd_reg_reg (code, ins->sreg1, ins->sreg2);
5914                         break;
5915                 case OP_SQRTPD:
5916                         amd64_sse_sqrtpd_reg_reg (code, ins->dreg, ins->sreg1);
5917                         break;
5918                 case OP_ADDSUBPD:
5919                         amd64_sse_addsubpd_reg_reg (code, ins->sreg1, ins->sreg2);
5920                         break;
5921                 case OP_HADDPD:
5922                         amd64_sse_haddpd_reg_reg (code, ins->sreg1, ins->sreg2);
5923                         break;
5924                 case OP_HSUBPD:
5925                         amd64_sse_hsubpd_reg_reg (code, ins->sreg1, ins->sreg2);
5926                         break;
5927                 case OP_DUPPD:
5928                         amd64_sse_movddup_reg_reg (code, ins->dreg, ins->sreg1);
5929                         break;
5930
5931                 case OP_EXTRACT_MASK:
5932                         amd64_sse_pmovmskb_reg_reg (code, ins->dreg, ins->sreg1);
5933                         break;
5934
5935                 case OP_PAND:
5936                         amd64_sse_pand_reg_reg (code, ins->sreg1, ins->sreg2);
5937                         break;
5938                 case OP_POR:
5939                         amd64_sse_por_reg_reg (code, ins->sreg1, ins->sreg2);
5940                         break;
5941                 case OP_PXOR:
5942                         amd64_sse_pxor_reg_reg (code, ins->sreg1, ins->sreg2);
5943                         break;
5944
5945                 case OP_PADDB:
5946                         amd64_sse_paddb_reg_reg (code, ins->sreg1, ins->sreg2);
5947                         break;
5948                 case OP_PADDW:
5949                         amd64_sse_paddw_reg_reg (code, ins->sreg1, ins->sreg2);
5950                         break;
5951                 case OP_PADDD:
5952                         amd64_sse_paddd_reg_reg (code, ins->sreg1, ins->sreg2);
5953                         break;
5954                 case OP_PADDQ:
5955                         amd64_sse_paddq_reg_reg (code, ins->sreg1, ins->sreg2);
5956                         break;
5957
5958                 case OP_PSUBB:
5959                         amd64_sse_psubb_reg_reg (code, ins->sreg1, ins->sreg2);
5960                         break;
5961                 case OP_PSUBW:
5962                         amd64_sse_psubw_reg_reg (code, ins->sreg1, ins->sreg2);
5963                         break;
5964                 case OP_PSUBD:
5965                         amd64_sse_psubd_reg_reg (code, ins->sreg1, ins->sreg2);
5966                         break;
5967                 case OP_PSUBQ:
5968                         amd64_sse_psubq_reg_reg (code, ins->sreg1, ins->sreg2);
5969                         break;
5970
5971                 case OP_PMAXB_UN:
5972                         amd64_sse_pmaxub_reg_reg (code, ins->sreg1, ins->sreg2);
5973                         break;
5974                 case OP_PMAXW_UN:
5975                         amd64_sse_pmaxuw_reg_reg (code, ins->sreg1, ins->sreg2);
5976                         break;
5977                 case OP_PMAXD_UN:
5978                         amd64_sse_pmaxud_reg_reg (code, ins->sreg1, ins->sreg2);
5979                         break;
5980
5981                 case OP_PMAXB:
5982                         amd64_sse_pmaxsb_reg_reg (code, ins->sreg1, ins->sreg2);
5983                         break;
5984                 case OP_PMAXW:
5985                         amd64_sse_pmaxsw_reg_reg (code, ins->sreg1, ins->sreg2);
5986                         break;
5987                 case OP_PMAXD:
5988                         amd64_sse_pmaxsd_reg_reg (code, ins->sreg1, ins->sreg2);
5989                         break;
5990
5991                 case OP_PAVGB_UN:
5992                         amd64_sse_pavgb_reg_reg (code, ins->sreg1, ins->sreg2);
5993                         break;
5994                 case OP_PAVGW_UN:
5995                         amd64_sse_pavgw_reg_reg (code, ins->sreg1, ins->sreg2);
5996                         break;
5997
5998                 case OP_PMINB_UN:
5999                         amd64_sse_pminub_reg_reg (code, ins->sreg1, ins->sreg2);
6000                         break;
6001                 case OP_PMINW_UN:
6002                         amd64_sse_pminuw_reg_reg (code, ins->sreg1, ins->sreg2);
6003                         break;
6004                 case OP_PMIND_UN:
6005                         amd64_sse_pminud_reg_reg (code, ins->sreg1, ins->sreg2);
6006                         break;
6007
6008                 case OP_PMINB:
6009                         amd64_sse_pminsb_reg_reg (code, ins->sreg1, ins->sreg2);
6010                         break;
6011                 case OP_PMINW:
6012                         amd64_sse_pminsw_reg_reg (code, ins->sreg1, ins->sreg2);
6013                         break;
6014                 case OP_PMIND:
6015                         amd64_sse_pminsd_reg_reg (code, ins->sreg1, ins->sreg2);
6016                         break;
6017
6018                 case OP_PCMPEQB:
6019                         amd64_sse_pcmpeqb_reg_reg (code, ins->sreg1, ins->sreg2);
6020                         break;
6021                 case OP_PCMPEQW:
6022                         amd64_sse_pcmpeqw_reg_reg (code, ins->sreg1, ins->sreg2);
6023                         break;
6024                 case OP_PCMPEQD:
6025                         amd64_sse_pcmpeqd_reg_reg (code, ins->sreg1, ins->sreg2);
6026                         break;
6027                 case OP_PCMPEQQ:
6028                         amd64_sse_pcmpeqq_reg_reg (code, ins->sreg1, ins->sreg2);
6029                         break;
6030
6031                 case OP_PCMPGTB:
6032                         amd64_sse_pcmpgtb_reg_reg (code, ins->sreg1, ins->sreg2);
6033                         break;
6034                 case OP_PCMPGTW:
6035                         amd64_sse_pcmpgtw_reg_reg (code, ins->sreg1, ins->sreg2);
6036                         break;
6037                 case OP_PCMPGTD:
6038                         amd64_sse_pcmpgtd_reg_reg (code, ins->sreg1, ins->sreg2);
6039                         break;
6040                 case OP_PCMPGTQ:
6041                         amd64_sse_pcmpgtq_reg_reg (code, ins->sreg1, ins->sreg2);
6042                         break;
6043
6044                 case OP_PSUM_ABS_DIFF:
6045                         amd64_sse_psadbw_reg_reg (code, ins->sreg1, ins->sreg2);
6046                         break;
6047
6048                 case OP_UNPACK_LOWB:
6049                         amd64_sse_punpcklbw_reg_reg (code, ins->sreg1, ins->sreg2);
6050                         break;
6051                 case OP_UNPACK_LOWW:
6052                         amd64_sse_punpcklwd_reg_reg (code, ins->sreg1, ins->sreg2);
6053                         break;
6054                 case OP_UNPACK_LOWD:
6055                         amd64_sse_punpckldq_reg_reg (code, ins->sreg1, ins->sreg2);
6056                         break;
6057                 case OP_UNPACK_LOWQ:
6058                         amd64_sse_punpcklqdq_reg_reg (code, ins->sreg1, ins->sreg2);
6059                         break;
6060                 case OP_UNPACK_LOWPS:
6061                         amd64_sse_unpcklps_reg_reg (code, ins->sreg1, ins->sreg2);
6062                         break;
6063                 case OP_UNPACK_LOWPD:
6064                         amd64_sse_unpcklpd_reg_reg (code, ins->sreg1, ins->sreg2);
6065                         break;
6066
6067                 case OP_UNPACK_HIGHB:
6068                         amd64_sse_punpckhbw_reg_reg (code, ins->sreg1, ins->sreg2);
6069                         break;
6070                 case OP_UNPACK_HIGHW:
6071                         amd64_sse_punpckhwd_reg_reg (code, ins->sreg1, ins->sreg2);
6072                         break;
6073                 case OP_UNPACK_HIGHD:
6074                         amd64_sse_punpckhdq_reg_reg (code, ins->sreg1, ins->sreg2);
6075                         break;
6076                 case OP_UNPACK_HIGHQ:
6077                         amd64_sse_punpckhqdq_reg_reg (code, ins->sreg1, ins->sreg2);
6078                         break;
6079                 case OP_UNPACK_HIGHPS:
6080                         amd64_sse_unpckhps_reg_reg (code, ins->sreg1, ins->sreg2);
6081                         break;
6082                 case OP_UNPACK_HIGHPD:
6083                         amd64_sse_unpckhpd_reg_reg (code, ins->sreg1, ins->sreg2);
6084                         break;
6085
6086                 case OP_PACKW:
6087                         amd64_sse_packsswb_reg_reg (code, ins->sreg1, ins->sreg2);
6088                         break;
6089                 case OP_PACKD:
6090                         amd64_sse_packssdw_reg_reg (code, ins->sreg1, ins->sreg2);
6091                         break;
6092                 case OP_PACKW_UN:
6093                         amd64_sse_packuswb_reg_reg (code, ins->sreg1, ins->sreg2);
6094                         break;
6095                 case OP_PACKD_UN:
6096                         amd64_sse_packusdw_reg_reg (code, ins->sreg1, ins->sreg2);
6097                         break;
6098
6099                 case OP_PADDB_SAT_UN:
6100                         amd64_sse_paddusb_reg_reg (code, ins->sreg1, ins->sreg2);
6101                         break;
6102                 case OP_PSUBB_SAT_UN:
6103                         amd64_sse_psubusb_reg_reg (code, ins->sreg1, ins->sreg2);
6104                         break;
6105                 case OP_PADDW_SAT_UN:
6106                         amd64_sse_paddusw_reg_reg (code, ins->sreg1, ins->sreg2);
6107                         break;
6108                 case OP_PSUBW_SAT_UN:
6109                         amd64_sse_psubusw_reg_reg (code, ins->sreg1, ins->sreg2);
6110                         break;
6111
6112                 case OP_PADDB_SAT:
6113                         amd64_sse_paddsb_reg_reg (code, ins->sreg1, ins->sreg2);
6114                         break;
6115                 case OP_PSUBB_SAT:
6116                         amd64_sse_psubsb_reg_reg (code, ins->sreg1, ins->sreg2);
6117                         break;
6118                 case OP_PADDW_SAT:
6119                         amd64_sse_paddsw_reg_reg (code, ins->sreg1, ins->sreg2);
6120                         break;
6121                 case OP_PSUBW_SAT:
6122                         amd64_sse_psubsw_reg_reg (code, ins->sreg1, ins->sreg2);
6123                         break;
6124
6125                 case OP_PMULW:
6126                         amd64_sse_pmullw_reg_reg (code, ins->sreg1, ins->sreg2);
6127                         break;
6128                 case OP_PMULD:
6129                         amd64_sse_pmulld_reg_reg (code, ins->sreg1, ins->sreg2);
6130                         break;
6131                 case OP_PMULQ:
6132                         amd64_sse_pmuludq_reg_reg (code, ins->sreg1, ins->sreg2);
6133                         break;
6134                 case OP_PMULW_HIGH_UN:
6135                         amd64_sse_pmulhuw_reg_reg (code, ins->sreg1, ins->sreg2);
6136                         break;
6137                 case OP_PMULW_HIGH:
6138                         amd64_sse_pmulhw_reg_reg (code, ins->sreg1, ins->sreg2);
6139                         break;
6140
6141                 case OP_PSHRW:
6142                         amd64_sse_psrlw_reg_imm (code, ins->dreg, ins->inst_imm);
6143                         break;
6144                 case OP_PSHRW_REG:
6145                         amd64_sse_psrlw_reg_reg (code, ins->dreg, ins->sreg2);
6146                         break;
6147
6148                 case OP_PSARW:
6149                         amd64_sse_psraw_reg_imm (code, ins->dreg, ins->inst_imm);
6150                         break;
6151                 case OP_PSARW_REG:
6152                         amd64_sse_psraw_reg_reg (code, ins->dreg, ins->sreg2);
6153                         break;
6154
6155                 case OP_PSHLW:
6156                         amd64_sse_psllw_reg_imm (code, ins->dreg, ins->inst_imm);
6157                         break;
6158                 case OP_PSHLW_REG:
6159                         amd64_sse_psllw_reg_reg (code, ins->dreg, ins->sreg2);
6160                         break;
6161
6162                 case OP_PSHRD:
6163                         amd64_sse_psrld_reg_imm (code, ins->dreg, ins->inst_imm);
6164                         break;
6165                 case OP_PSHRD_REG:
6166                         amd64_sse_psrld_reg_reg (code, ins->dreg, ins->sreg2);
6167                         break;
6168
6169                 case OP_PSARD:
6170                         amd64_sse_psrad_reg_imm (code, ins->dreg, ins->inst_imm);
6171                         break;
6172                 case OP_PSARD_REG:
6173                         amd64_sse_psrad_reg_reg (code, ins->dreg, ins->sreg2);
6174                         break;
6175
6176                 case OP_PSHLD:
6177                         amd64_sse_pslld_reg_imm (code, ins->dreg, ins->inst_imm);
6178                         break;
6179                 case OP_PSHLD_REG:
6180                         amd64_sse_pslld_reg_reg (code, ins->dreg, ins->sreg2);
6181                         break;
6182
6183                 case OP_PSHRQ:
6184                         amd64_sse_psrlq_reg_imm (code, ins->dreg, ins->inst_imm);
6185                         break;
6186                 case OP_PSHRQ_REG:
6187                         amd64_sse_psrlq_reg_reg (code, ins->dreg, ins->sreg2);
6188                         break;
6189
6190                 /*TODO: This is appart of the sse spec but not added
6191                 case OP_PSARQ:
6192                         amd64_sse_psraq_reg_imm (code, ins->dreg, ins->inst_imm);
6193                         break;
6194                 case OP_PSARQ_REG:
6195                         amd64_sse_psraq_reg_reg (code, ins->dreg, ins->sreg2);
6196                         break;
6197                 */
6198
6199                 case OP_PSHLQ:
6200                         amd64_sse_psllq_reg_imm (code, ins->dreg, ins->inst_imm);
6201                         break;
6202                 case OP_PSHLQ_REG:
6203                         amd64_sse_psllq_reg_reg (code, ins->dreg, ins->sreg2);
6204                         break;
6205                 case OP_CVTDQ2PD:
6206                         amd64_sse_cvtdq2pd_reg_reg (code, ins->dreg, ins->sreg1);
6207                         break;
6208                 case OP_CVTDQ2PS:
6209                         amd64_sse_cvtdq2ps_reg_reg (code, ins->dreg, ins->sreg1);
6210                         break;
6211                 case OP_CVTPD2DQ:
6212                         amd64_sse_cvtpd2dq_reg_reg (code, ins->dreg, ins->sreg1);
6213                         break;
6214                 case OP_CVTPD2PS:
6215                         amd64_sse_cvtpd2ps_reg_reg (code, ins->dreg, ins->sreg1);
6216                         break;
6217                 case OP_CVTPS2DQ:
6218                         amd64_sse_cvtps2dq_reg_reg (code, ins->dreg, ins->sreg1);
6219                         break;
6220                 case OP_CVTPS2PD:
6221                         amd64_sse_cvtps2pd_reg_reg (code, ins->dreg, ins->sreg1);
6222                         break;
6223                 case OP_CVTTPD2DQ:
6224                         amd64_sse_cvttpd2dq_reg_reg (code, ins->dreg, ins->sreg1);
6225                         break;
6226                 case OP_CVTTPS2DQ:
6227                         amd64_sse_cvttps2dq_reg_reg (code, ins->dreg, ins->sreg1);
6228                         break;
6229
6230                 case OP_ICONV_TO_X:
6231                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6232                         break;
6233                 case OP_EXTRACT_I4:
6234                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6235                         break;
6236                 case OP_EXTRACT_I8:
6237                         if (ins->inst_c0) {
6238                                 amd64_movhlps_reg_reg (code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg1);
6239                                 amd64_movd_reg_xreg_size (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG, 8);
6240                         } else {
6241                                 amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 8);
6242                         }
6243                         break;
6244                 case OP_EXTRACT_I1:
6245                 case OP_EXTRACT_U1:
6246                         amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6247                         if (ins->inst_c0)
6248                                 amd64_shift_reg_imm (code, X86_SHR, ins->dreg, ins->inst_c0 * 8);
6249                         amd64_widen_reg (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I1, FALSE);
6250                         break;
6251                 case OP_EXTRACT_I2:
6252                 case OP_EXTRACT_U2:
6253                         /*amd64_movd_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6254                         if (ins->inst_c0)
6255                                 amd64_shift_reg_imm_size (code, X86_SHR, ins->dreg, 16, 4);*/
6256                         amd64_sse_pextrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6257                         amd64_widen_reg_size (code, ins->dreg, ins->dreg, ins->opcode == OP_EXTRACT_I2, TRUE, 4);
6258                         break;
6259                 case OP_EXTRACT_R8:
6260                         if (ins->inst_c0)
6261                                 amd64_movhlps_reg_reg (code, ins->dreg, ins->sreg1);
6262                         else
6263                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6264                         break;
6265                 case OP_INSERT_I2:
6266                         amd64_sse_pinsrw_reg_reg_imm (code, ins->sreg1, ins->sreg2, ins->inst_c0);
6267                         break;
6268                 case OP_EXTRACTX_U2:
6269                         amd64_sse_pextrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0);
6270                         break;
6271                 case OP_INSERTX_U1_SLOW:
6272                         /*sreg1 is the extracted ireg (scratch)
6273                         /sreg2 is the to be inserted ireg (scratch)
6274                         /dreg is the xreg to receive the value*/
6275
6276                         /*clear the bits from the extracted word*/
6277                         amd64_alu_reg_imm (code, X86_AND, ins->sreg1, ins->inst_c0 & 1 ? 0x00FF : 0xFF00);
6278                         /*shift the value to insert if needed*/
6279                         if (ins->inst_c0 & 1)
6280                                 amd64_shift_reg_imm_size (code, X86_SHL, ins->sreg2, 8, 4);
6281                         /*join them together*/
6282                         amd64_alu_reg_reg (code, X86_OR, ins->sreg1, ins->sreg2);
6283                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, ins->inst_c0 / 2);
6284                         break;
6285                 case OP_INSERTX_I4_SLOW:
6286                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg2, ins->inst_c0 * 2);
6287                         amd64_shift_reg_imm (code, X86_SHR, ins->sreg2, 16);
6288                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg2, ins->inst_c0 * 2 + 1);
6289                         break;
6290                 case OP_INSERTX_I8_SLOW:
6291                         amd64_movd_xreg_reg_size(code, MONO_ARCH_FP_SCRATCH_REG, ins->sreg2, 8);
6292                         if (ins->inst_c0)
6293                                 amd64_movlhps_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
6294                         else
6295                                 amd64_sse_movsd_reg_reg (code, ins->dreg, MONO_ARCH_FP_SCRATCH_REG);
6296                         break;
6297
6298                 case OP_INSERTX_R4_SLOW:
6299                         switch (ins->inst_c0) {
6300                         case 0:
6301                                 if (cfg->r4fp)
6302                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6303                                 else
6304                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6305                                 break;
6306                         case 1:
6307                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(1, 0, 2, 3));
6308                                 if (cfg->r4fp)
6309                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6310                                 else
6311                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6312                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(1, 0, 2, 3));
6313                                 break;
6314                         case 2:
6315                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(2, 1, 0, 3));
6316                                 if (cfg->r4fp)
6317                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6318                                 else
6319                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6320                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(2, 1, 0, 3));
6321                                 break;
6322                         case 3:
6323                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(3, 1, 2, 0));
6324                                 if (cfg->r4fp)
6325                                         amd64_sse_movss_reg_reg (code, ins->dreg, ins->sreg2);
6326                                 else
6327                                         amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->sreg2);
6328                                 amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, mono_simd_shuffle_mask(3, 1, 2, 0));
6329                                 break;
6330                         }
6331                         break;
6332                 case OP_INSERTX_R8_SLOW:
6333                         if (ins->inst_c0)
6334                                 amd64_movlhps_reg_reg (code, ins->dreg, ins->sreg2);
6335                         else
6336                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg2);
6337                         break;
6338                 case OP_STOREX_MEMBASE_REG:
6339                 case OP_STOREX_MEMBASE:
6340                         amd64_sse_movups_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
6341                         break;
6342                 case OP_LOADX_MEMBASE:
6343                         amd64_sse_movups_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6344                         break;
6345                 case OP_LOADX_ALIGNED_MEMBASE:
6346                         amd64_sse_movaps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6347                         break;
6348                 case OP_STOREX_ALIGNED_MEMBASE_REG:
6349                         amd64_sse_movaps_membase_reg (code, ins->dreg, ins->inst_offset, ins->sreg1);
6350                         break;
6351                 case OP_STOREX_NTA_MEMBASE_REG:
6352                         amd64_sse_movntps_reg_membase (code, ins->dreg, ins->sreg1, ins->inst_offset);
6353                         break;
6354                 case OP_PREFETCH_MEMBASE:
6355                         amd64_sse_prefetch_reg_membase (code, ins->backend.arg_info, ins->sreg1, ins->inst_offset);
6356                         break;
6357
6358                 case OP_XMOVE:
6359                         /*FIXME the peephole pass should have killed this*/
6360                         if (ins->dreg != ins->sreg1)
6361                                 amd64_sse_movaps_reg_reg (code, ins->dreg, ins->sreg1);
6362                         break;
6363                 case OP_XZERO:
6364                         amd64_sse_pxor_reg_reg (code, ins->dreg, ins->dreg);
6365                         break;
6366                 case OP_XONES:
6367                         amd64_sse_pcmpeqb_reg_reg (code, ins->dreg, ins->dreg);
6368                         break;
6369                 case OP_ICONV_TO_R4_RAW:
6370                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6371                         if (!cfg->r4fp)
6372                           amd64_sse_cvtss2sd_reg_reg (code, ins->dreg, ins->dreg);
6373                         break;
6374
6375                 case OP_FCONV_TO_R8_X:
6376                         amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6377                         break;
6378
6379                 case OP_XCONV_R8_TO_I4:
6380                         amd64_sse_cvttsd2si_reg_xreg_size (code, ins->dreg, ins->sreg1, 4);
6381                         switch (ins->backend.source_opcode) {
6382                         case OP_FCONV_TO_I1:
6383                                 amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, FALSE);
6384                                 break;
6385                         case OP_FCONV_TO_U1:
6386                                 amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, FALSE);
6387                                 break;
6388                         case OP_FCONV_TO_I2:
6389                                 amd64_widen_reg (code, ins->dreg, ins->dreg, TRUE, TRUE);
6390                                 break;
6391                         case OP_FCONV_TO_U2:
6392                                 amd64_widen_reg (code, ins->dreg, ins->dreg, FALSE, TRUE);
6393                                 break;
6394                         }
6395                         break;
6396
6397                 case OP_EXPAND_I2:
6398                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, 0);
6399                         amd64_sse_pinsrw_reg_reg_imm (code, ins->dreg, ins->sreg1, 1);
6400                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6401                         break;
6402                 case OP_EXPAND_I4:
6403                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 4);
6404                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6405                         break;
6406                 case OP_EXPAND_I8:
6407                         amd64_movd_xreg_reg_size (code, ins->dreg, ins->sreg1, 8);
6408                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0x44);
6409                         break;
6410                 case OP_EXPAND_R4:
6411                         if (cfg->r4fp) {
6412                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6413                         } else {
6414                                 amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6415                                 amd64_sse_cvtsd2ss_reg_reg (code, ins->dreg, ins->dreg);
6416                         }
6417                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0);
6418                         break;
6419                 case OP_EXPAND_R8:
6420                         amd64_sse_movsd_reg_reg (code, ins->dreg, ins->sreg1);
6421                         amd64_sse_pshufd_reg_reg_imm (code, ins->dreg, ins->dreg, 0x44);
6422                         break;
6423 #endif
6424                 case OP_LIVERANGE_START: {
6425                         if (cfg->verbose_level > 1)
6426                                 printf ("R%d START=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
6427                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_start = code - cfg->native_code;
6428                         break;
6429                 }
6430                 case OP_LIVERANGE_END: {
6431                         if (cfg->verbose_level > 1)
6432                                 printf ("R%d END=0x%x\n", MONO_VARINFO (cfg, ins->inst_c0)->vreg, (int)(code - cfg->native_code));
6433                         MONO_VARINFO (cfg, ins->inst_c0)->live_range_end = code - cfg->native_code;
6434                         break;
6435                 }
6436                 case OP_GC_SAFE_POINT: {
6437                         guint8 *br [1];
6438
6439                         g_assert (mono_threads_is_coop_enabled ());
6440
6441                         amd64_test_membase_imm_size (code, ins->sreg1, 0, 1, 4);
6442                         br[0] = code; x86_branch8 (code, X86_CC_EQ, 0, FALSE);
6443                         code = emit_call (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_threads_state_poll", FALSE);
6444                         amd64_patch (br[0], code);
6445                         break;
6446                 }
6447
6448                 case OP_GC_LIVENESS_DEF:
6449                 case OP_GC_LIVENESS_USE:
6450                 case OP_GC_PARAM_SLOT_LIVENESS_DEF:
6451                         ins->backend.pc_offset = code - cfg->native_code;
6452                         break;
6453                 case OP_GC_SPILL_SLOT_LIVENESS_DEF:
6454                         ins->backend.pc_offset = code - cfg->native_code;
6455                         bb->spill_slot_defs = g_slist_prepend_mempool (cfg->mempool, bb->spill_slot_defs, ins);
6456                         break;
6457                 case OP_GET_LAST_ERROR:
6458                         emit_get_last_error(code, ins->dreg);
6459                         break;
6460                 default:
6461                         g_warning ("unknown opcode %s in %s()\n", mono_inst_name (ins->opcode), __FUNCTION__);
6462                         g_assert_not_reached ();
6463                 }
6464
6465                 if ((code - cfg->native_code - offset) > max_len) {
6466                         g_warning ("wrong maximal instruction length of instruction %s (expected %d, got %ld)",
6467                                    mono_inst_name (ins->opcode), max_len, code - cfg->native_code - offset);
6468                         g_assert_not_reached ();
6469                 }
6470         }
6471
6472         cfg->code_len = code - cfg->native_code;
6473 }
6474
6475 #endif /* DISABLE_JIT */
6476
6477 void
6478 mono_arch_register_lowlevel_calls (void)
6479 {
6480         /* The signature doesn't matter */
6481         mono_register_jit_icall (mono_amd64_throw_exception, "mono_amd64_throw_exception", mono_create_icall_signature ("void"), TRUE);
6482
6483 #if defined(TARGET_WIN32) || defined(HOST_WIN32)
6484 #if _MSC_VER
6485         extern void __chkstk (void);
6486         mono_register_jit_icall_full (__chkstk, "mono_chkstk_win64", NULL, TRUE, FALSE, "__chkstk");
6487 #else
6488         extern void ___chkstk_ms (void);
6489         mono_register_jit_icall_full (___chkstk_ms, "mono_chkstk_win64", NULL, TRUE, FALSE, "___chkstk_ms");
6490 #endif
6491 #endif
6492 }
6493
6494 void
6495 mono_arch_patch_code_new (MonoCompile *cfg, MonoDomain *domain, guint8 *code, MonoJumpInfo *ji, gpointer target)
6496 {
6497         unsigned char *ip = ji->ip.i + code;
6498
6499         /*
6500          * Debug code to help track down problems where the target of a near call is
6501          * is not valid.
6502          */
6503         if (amd64_is_near_call (ip)) {
6504                 gint64 disp = (guint8*)target - (guint8*)ip;
6505
6506                 if (!amd64_is_imm32 (disp)) {
6507                         printf ("TYPE: %d\n", ji->type);
6508                         switch (ji->type) {
6509                         case MONO_PATCH_INFO_INTERNAL_METHOD:
6510                                 printf ("V: %s\n", ji->data.name);
6511                                 break;
6512                         case MONO_PATCH_INFO_METHOD_JUMP:
6513                         case MONO_PATCH_INFO_METHOD:
6514                                 printf ("V: %s\n", ji->data.method->name);
6515                                 break;
6516                         default:
6517                                 break;
6518                         }
6519                 }
6520         }
6521
6522         amd64_patch (ip, (gpointer)target);
6523 }
6524
6525 #ifndef DISABLE_JIT
6526
6527 static int
6528 get_max_epilog_size (MonoCompile *cfg)
6529 {
6530         int max_epilog_size = 16;
6531
6532         if (cfg->method->save_lmf)
6533                 max_epilog_size += 256;
6534
6535         if (mono_jit_trace_calls != NULL)
6536                 max_epilog_size += 50;
6537
6538         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
6539                 max_epilog_size += 50;
6540
6541         max_epilog_size += (AMD64_NREG * 2);
6542
6543         return max_epilog_size;
6544 }
6545
6546 /*
6547  * This macro is used for testing whenever the unwinder works correctly at every point
6548  * where an async exception can happen.
6549  */
6550 /* This will generate a SIGSEGV at the given point in the code */
6551 #define async_exc_point(code) do { \
6552     if (mono_inject_async_exc_method && mono_method_desc_full_match (mono_inject_async_exc_method, cfg->method)) { \
6553          if (cfg->arch.async_point_count == mono_inject_async_exc_pos) \
6554              amd64_mov_reg_mem (code, AMD64_RAX, 0, 4); \
6555          cfg->arch.async_point_count ++; \
6556     } \
6557 } while (0)
6558
6559 #ifdef TARGET_WIN32
6560 static guint8 *
6561 emit_prolog_setup_sp_win64 (MonoCompile *cfg, guint8 *code, int alloc_size, int *cfa_offset_input)
6562 {
6563         int cfa_offset = *cfa_offset_input;
6564
6565         /* Allocate windows stack frame using stack probing method */
6566         if (alloc_size) {
6567
6568                 if (alloc_size >= 0x1000) {
6569                         amd64_mov_reg_imm (code, AMD64_RAX, alloc_size);
6570                         code = emit_call_body (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_chkstk_win64");
6571                 }
6572
6573                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, alloc_size);
6574                 if (cfg->arch.omit_fp) {
6575                         cfa_offset += alloc_size;
6576                         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6577                         async_exc_point (code);
6578                 }
6579
6580                 // NOTE, in a standard win64 prolog the alloc unwind info is always emitted, but since mono
6581                 // uses a frame pointer with negative offsets and a standard win64 prolog assumes positive offsets, we can't
6582                 // emit sp alloc unwind metadata since the native OS unwinder will incorrectly restore sp. Excluding the alloc
6583                 // metadata on the other hand won't give the OS the information so it can just restore the frame pointer to sp and
6584                 // that will retrieve the expected results.
6585                 if (cfg->arch.omit_fp)
6586                         mono_emit_unwind_op_sp_alloc (cfg, code, alloc_size);
6587         }
6588
6589         *cfa_offset_input = cfa_offset;
6590         return code;
6591 }
6592 #endif /* TARGET_WIN32 */
6593
6594 guint8 *
6595 mono_arch_emit_prolog (MonoCompile *cfg)
6596 {
6597         MonoMethod *method = cfg->method;
6598         MonoBasicBlock *bb;
6599         MonoMethodSignature *sig;
6600         MonoInst *ins;
6601         int alloc_size, pos, i, cfa_offset, quad, max_epilog_size, save_area_offset;
6602         guint8 *code;
6603         CallInfo *cinfo;
6604         MonoInst *lmf_var = cfg->lmf_var;
6605         gboolean args_clobbered = FALSE;
6606         gboolean trace = FALSE;
6607
6608         cfg->code_size = MAX (cfg->header->code_size * 4, 1024);
6609
6610         code = cfg->native_code = (unsigned char *)g_malloc (cfg->code_size);
6611
6612         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
6613                 trace = TRUE;
6614
6615         /* Amount of stack space allocated by register saving code */
6616         pos = 0;
6617
6618         /* Offset between RSP and the CFA */
6619         cfa_offset = 0;
6620
6621         /*
6622          * The prolog consists of the following parts:
6623          * FP present:
6624          * - push rbp
6625          * - mov rbp, rsp
6626          * - save callee saved regs using moves
6627          * - allocate frame
6628          * - save rgctx if needed
6629          * - save lmf if needed
6630          * FP not present:
6631          * - allocate frame
6632          * - save rgctx if needed
6633          * - save lmf if needed
6634          * - save callee saved regs using moves
6635          */
6636
6637         // CFA = sp + 8
6638         cfa_offset = 8;
6639         mono_emit_unwind_op_def_cfa (cfg, code, AMD64_RSP, 8);
6640         // IP saved at CFA - 8
6641         mono_emit_unwind_op_offset (cfg, code, AMD64_RIP, -cfa_offset);
6642         async_exc_point (code);
6643         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
6644
6645         if (!cfg->arch.omit_fp) {
6646                 amd64_push_reg (code, AMD64_RBP);
6647                 cfa_offset += 8;
6648                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6649                 mono_emit_unwind_op_offset (cfg, code, AMD64_RBP, - cfa_offset);
6650                 async_exc_point (code);
6651                 /* These are handled automatically by the stack marking code */
6652                 mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset, SLOT_NOREF);
6653
6654                 amd64_mov_reg_reg (code, AMD64_RBP, AMD64_RSP, sizeof(mgreg_t));
6655                 mono_emit_unwind_op_def_cfa_reg (cfg, code, AMD64_RBP);
6656                 mono_emit_unwind_op_fp_alloc (cfg, code, AMD64_RBP, 0);
6657                 async_exc_point (code);
6658         }
6659
6660         /* The param area is always at offset 0 from sp */
6661         /* This needs to be allocated here, since it has to come after the spill area */
6662         if (cfg->param_area) {
6663                 if (cfg->arch.omit_fp)
6664                         // FIXME:
6665                         g_assert_not_reached ();
6666                 cfg->stack_offset += ALIGN_TO (cfg->param_area, sizeof(mgreg_t));
6667         }
6668
6669         if (cfg->arch.omit_fp) {
6670                 /*
6671                  * On enter, the stack is misaligned by the pushing of the return
6672                  * address. It is either made aligned by the pushing of %rbp, or by
6673                  * this.
6674                  */
6675                 alloc_size = ALIGN_TO (cfg->stack_offset, 8);
6676                 if ((alloc_size % 16) == 0) {
6677                         alloc_size += 8;
6678                         /* Mark the padding slot as NOREF */
6679                         mini_gc_set_slot_type_from_cfa (cfg, -cfa_offset - sizeof (mgreg_t), SLOT_NOREF);
6680                 }
6681         } else {
6682                 alloc_size = ALIGN_TO (cfg->stack_offset, MONO_ARCH_FRAME_ALIGNMENT);
6683                 if (cfg->stack_offset != alloc_size) {
6684                         /* Mark the padding slot as NOREF */
6685                         mini_gc_set_slot_type_from_fp (cfg, -alloc_size + cfg->param_area, SLOT_NOREF);
6686                 }
6687                 cfg->arch.sp_fp_offset = alloc_size;
6688                 alloc_size -= pos;
6689         }
6690
6691         cfg->arch.stack_alloc_size = alloc_size;
6692
6693         /* Allocate stack frame */
6694 #ifdef TARGET_WIN32
6695         code = emit_prolog_setup_sp_win64 (cfg, code, alloc_size, &cfa_offset);
6696 #else
6697         if (alloc_size) {
6698                 /* See mono_emit_stack_alloc */
6699 #if defined(MONO_ARCH_SIGSEGV_ON_ALTSTACK)
6700                 guint32 remaining_size = alloc_size;
6701                 /*FIXME handle unbounded code expansion, we should use a loop in case of more than X interactions*/
6702                 guint32 required_code_size = ((remaining_size / 0x1000) + 1) * 11; /*11 is the max size of amd64_alu_reg_imm + amd64_test_membase_reg*/
6703                 guint32 offset = code - cfg->native_code;
6704                 if (G_UNLIKELY (required_code_size >= (cfg->code_size - offset))) {
6705                         while (required_code_size >= (cfg->code_size - offset))
6706                                 cfg->code_size *= 2;
6707                         cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
6708                         code = cfg->native_code + offset;
6709                         cfg->stat_code_reallocs++;
6710                 }
6711
6712                 while (remaining_size >= 0x1000) {
6713                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 0x1000);
6714                         if (cfg->arch.omit_fp) {
6715                                 cfa_offset += 0x1000;
6716                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6717                         }
6718                         async_exc_point (code);
6719
6720                         amd64_test_membase_reg (code, AMD64_RSP, 0, AMD64_RSP);
6721                         remaining_size -= 0x1000;
6722                 }
6723                 if (remaining_size) {
6724                         amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, remaining_size);
6725                         if (cfg->arch.omit_fp) {
6726                                 cfa_offset += remaining_size;
6727                                 mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6728                                 async_exc_point (code);
6729                         }
6730                 }
6731 #else
6732                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, alloc_size);
6733                 if (cfg->arch.omit_fp) {
6734                         cfa_offset += alloc_size;
6735                         mono_emit_unwind_op_def_cfa_offset (cfg, code, cfa_offset);
6736                         async_exc_point (code);
6737                 }
6738 #endif
6739         }
6740 #endif
6741
6742         /* Stack alignment check */
6743 #if 0
6744         {
6745                 guint8 *buf;
6746
6747                 amd64_mov_reg_reg (code, AMD64_RAX, AMD64_RSP, 8);
6748                 amd64_alu_reg_imm (code, X86_AND, AMD64_RAX, 0xf);
6749                 amd64_alu_reg_imm (code, X86_CMP, AMD64_RAX, 0);
6750                 buf = code;
6751                 x86_branch8 (code, X86_CC_EQ, 1, FALSE);
6752                 amd64_breakpoint (code);
6753                 amd64_patch (buf, code);
6754         }
6755 #endif
6756
6757         if (mini_get_debug_options ()->init_stacks) {
6758                 /* Fill the stack frame with a dummy value to force deterministic behavior */
6759
6760                 /* Save registers to the red zone */
6761                 amd64_mov_membase_reg (code, AMD64_RSP, -8, AMD64_RDI, 8);
6762                 amd64_mov_membase_reg (code, AMD64_RSP, -16, AMD64_RCX, 8);
6763
6764                 amd64_mov_reg_imm (code, AMD64_RAX, 0x2a2a2a2a2a2a2a2a);
6765                 amd64_mov_reg_imm (code, AMD64_RCX, alloc_size / 8);
6766                 amd64_mov_reg_reg (code, AMD64_RDI, AMD64_RSP, 8);
6767
6768                 amd64_cld (code);
6769                 amd64_prefix (code, X86_REP_PREFIX);
6770                 amd64_stosl (code);
6771
6772                 amd64_mov_reg_membase (code, AMD64_RDI, AMD64_RSP, -8, 8);
6773                 amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RSP, -16, 8);
6774         }
6775
6776         /* Save LMF */
6777         if (method->save_lmf)
6778                 code = emit_setup_lmf (cfg, code, lmf_var->inst_offset, cfa_offset);
6779
6780         /* Save callee saved registers */
6781         if (cfg->arch.omit_fp) {
6782                 save_area_offset = cfg->arch.reg_save_area_offset;
6783                 /* Save caller saved registers after sp is adjusted */
6784                 /* The registers are saved at the bottom of the frame */
6785                 /* FIXME: Optimize this so the regs are saved at the end of the frame in increasing order */
6786         } else {
6787                 /* The registers are saved just below the saved rbp */
6788                 save_area_offset = cfg->arch.reg_save_area_offset;
6789         }
6790
6791         for (i = 0; i < AMD64_NREG; ++i) {
6792                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
6793                         amd64_mov_membase_reg (code, cfg->frame_reg, save_area_offset, i, 8);
6794
6795                         if (cfg->arch.omit_fp) {
6796                                 mono_emit_unwind_op_offset (cfg, code, i, - (cfa_offset - save_area_offset));
6797                                 /* These are handled automatically by the stack marking code */
6798                                 mini_gc_set_slot_type_from_cfa (cfg, - (cfa_offset - save_area_offset), SLOT_NOREF);
6799                         } else {
6800                                 mono_emit_unwind_op_offset (cfg, code, i, - (-save_area_offset + (2 * 8)));
6801                                 // FIXME: GC
6802                         }
6803
6804                         save_area_offset += 8;
6805                         async_exc_point (code);
6806                 }
6807         }
6808
6809         /* store runtime generic context */
6810         if (cfg->rgctx_var) {
6811                 g_assert (cfg->rgctx_var->opcode == OP_REGOFFSET &&
6812                                 (cfg->rgctx_var->inst_basereg == AMD64_RBP || cfg->rgctx_var->inst_basereg == AMD64_RSP));
6813
6814                 amd64_mov_membase_reg (code, cfg->rgctx_var->inst_basereg, cfg->rgctx_var->inst_offset, MONO_ARCH_RGCTX_REG, sizeof(gpointer));
6815
6816                 mono_add_var_location (cfg, cfg->rgctx_var, TRUE, MONO_ARCH_RGCTX_REG, 0, 0, code - cfg->native_code);
6817                 mono_add_var_location (cfg, cfg->rgctx_var, FALSE, cfg->rgctx_var->inst_basereg, cfg->rgctx_var->inst_offset, code - cfg->native_code, 0);
6818         }
6819
6820         /* compute max_length in order to use short forward jumps */
6821         max_epilog_size = get_max_epilog_size (cfg);
6822         if (cfg->opt & MONO_OPT_BRANCH) {
6823                 for (bb = cfg->bb_entry; bb; bb = bb->next_bb) {
6824                         MonoInst *ins;
6825                         int max_length = 0;
6826
6827                         if (cfg->prof_options & MONO_PROFILE_COVERAGE)
6828                                 max_length += 6;
6829                         /* max alignment for loops */
6830                         if ((cfg->opt & MONO_OPT_LOOP) && bb_is_loop_start (bb))
6831                                 max_length += LOOP_ALIGNMENT;
6832
6833                         MONO_BB_FOR_EACH_INS (bb, ins) {
6834                                 max_length += ((guint8 *)ins_get_spec (ins->opcode))[MONO_INST_LEN];
6835                         }
6836
6837                         /* Take prolog and epilog instrumentation into account */
6838                         if (bb == cfg->bb_entry || bb == cfg->bb_exit)
6839                                 max_length += max_epilog_size;
6840
6841                         bb->max_length = max_length;
6842                 }
6843         }
6844
6845         sig = mono_method_signature (method);
6846         pos = 0;
6847
6848         cinfo = (CallInfo *)cfg->arch.cinfo;
6849
6850         if (sig->ret->type != MONO_TYPE_VOID) {
6851                 /* Save volatile arguments to the stack */
6852                 if (cfg->vret_addr && (cfg->vret_addr->opcode != OP_REGVAR))
6853                         amd64_mov_membase_reg (code, cfg->vret_addr->inst_basereg, cfg->vret_addr->inst_offset, cinfo->ret.reg, 8);
6854         }
6855
6856         /* Keep this in sync with emit_load_volatile_arguments */
6857         for (i = 0; i < sig->param_count + sig->hasthis; ++i) {
6858                 ArgInfo *ainfo = cinfo->args + i;
6859
6860                 ins = cfg->args [i];
6861
6862                 if ((ins->flags & MONO_INST_IS_DEAD) && !trace)
6863                         /* Unused arguments */
6864                         continue;
6865
6866                 /* Save volatile arguments to the stack */
6867                 if (ins->opcode != OP_REGVAR) {
6868                         switch (ainfo->storage) {
6869                         case ArgInIReg: {
6870                                 guint32 size = 8;
6871
6872                                 /* FIXME: I1 etc */
6873                                 /*
6874                                 if (stack_offset & 0x1)
6875                                         size = 1;
6876                                 else if (stack_offset & 0x2)
6877                                         size = 2;
6878                                 else if (stack_offset & 0x4)
6879                                         size = 4;
6880                                 else
6881                                         size = 8;
6882                                 */
6883                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg, size);
6884
6885                                 /*
6886                                  * Save the original location of 'this',
6887                                  * get_generic_info_from_stack_frame () needs this to properly look up
6888                                  * the argument value during the handling of async exceptions.
6889                                  */
6890                                 if (ins == cfg->args [0]) {
6891                                         mono_add_var_location (cfg, ins, TRUE, ainfo->reg, 0, 0, code - cfg->native_code);
6892                                         mono_add_var_location (cfg, ins, FALSE, ins->inst_basereg, ins->inst_offset, code - cfg->native_code, 0);
6893                                 }
6894                                 break;
6895                         }
6896                         case ArgInFloatSSEReg:
6897                                 amd64_movss_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg);
6898                                 break;
6899                         case ArgInDoubleSSEReg:
6900                                 amd64_movsd_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg);
6901                                 break;
6902                         case ArgValuetypeInReg:
6903                                 for (quad = 0; quad < 2; quad ++) {
6904                                         switch (ainfo->pair_storage [quad]) {
6905                                         case ArgInIReg:
6906                                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad], sizeof(mgreg_t));
6907                                                 break;
6908                                         case ArgInFloatSSEReg:
6909                                                 amd64_movss_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad]);
6910                                                 break;
6911                                         case ArgInDoubleSSEReg:
6912                                                 amd64_movsd_membase_reg (code, ins->inst_basereg, ins->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_regs [quad]);
6913                                                 break;
6914                                         case ArgNone:
6915                                                 break;
6916                                         default:
6917                                                 g_assert_not_reached ();
6918                                         }
6919                                 }
6920                                 break;
6921                         case ArgValuetypeAddrInIReg:
6922                                 if (ainfo->pair_storage [0] == ArgInIReg)
6923                                         amd64_mov_membase_reg (code, ins->inst_left->inst_basereg, ins->inst_left->inst_offset, ainfo->pair_regs [0],  sizeof (gpointer));
6924                                 break;
6925                         case ArgValuetypeAddrOnStack:
6926                                 break;
6927                         case ArgGSharedVtInReg:
6928                                 amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, ainfo->reg, 8);
6929                                 break;
6930                         default:
6931                                 break;
6932                         }
6933                 } else {
6934                         /* Argument allocated to (non-volatile) register */
6935                         switch (ainfo->storage) {
6936                         case ArgInIReg:
6937                                 amd64_mov_reg_reg (code, ins->dreg, ainfo->reg, 8);
6938                                 break;
6939                         case ArgOnStack:
6940                                 amd64_mov_reg_membase (code, ins->dreg, AMD64_RBP, ARGS_OFFSET + ainfo->offset, 8);
6941                                 break;
6942                         default:
6943                                 g_assert_not_reached ();
6944                         }
6945
6946                         if (ins == cfg->args [0]) {
6947                                 mono_add_var_location (cfg, ins, TRUE, ainfo->reg, 0, 0, code - cfg->native_code);
6948                                 mono_add_var_location (cfg, ins, TRUE, ins->dreg, 0, code - cfg->native_code, 0);
6949                         }
6950                 }
6951         }
6952
6953         if (cfg->method->save_lmf)
6954                 args_clobbered = TRUE;
6955
6956         if (trace) {
6957                 args_clobbered = TRUE;
6958                 code = (guint8 *)mono_arch_instrument_prolog (cfg, mono_trace_enter_method, code, TRUE);
6959         }
6960
6961         if (cfg->prof_options & MONO_PROFILE_ENTER_LEAVE)
6962                 args_clobbered = TRUE;
6963
6964         /*
6965          * Optimize the common case of the first bblock making a call with the same
6966          * arguments as the method. This works because the arguments are still in their
6967          * original argument registers.
6968          * FIXME: Generalize this
6969          */
6970         if (!args_clobbered) {
6971                 MonoBasicBlock *first_bb = cfg->bb_entry;
6972                 MonoInst *next;
6973                 int filter = FILTER_IL_SEQ_POINT;
6974
6975                 next = mono_bb_first_inst (first_bb, filter);
6976                 if (!next && first_bb->next_bb) {
6977                         first_bb = first_bb->next_bb;
6978                         next = mono_bb_first_inst (first_bb, filter);
6979                 }
6980
6981                 if (first_bb->in_count > 1)
6982                         next = NULL;
6983
6984                 for (i = 0; next && i < sig->param_count + sig->hasthis; ++i) {
6985                         ArgInfo *ainfo = cinfo->args + i;
6986                         gboolean match = FALSE;
6987
6988                         ins = cfg->args [i];
6989                         if (ins->opcode != OP_REGVAR) {
6990                                 switch (ainfo->storage) {
6991                                 case ArgInIReg: {
6992                                         if (((next->opcode == OP_LOAD_MEMBASE) || (next->opcode == OP_LOADI4_MEMBASE)) && next->inst_basereg == ins->inst_basereg && next->inst_offset == ins->inst_offset) {
6993                                                 if (next->dreg == ainfo->reg) {
6994                                                         NULLIFY_INS (next);
6995                                                         match = TRUE;
6996                                                 } else {
6997                                                         next->opcode = OP_MOVE;
6998                                                         next->sreg1 = ainfo->reg;
6999                                                         /* Only continue if the instruction doesn't change argument regs */
7000                                                         if (next->dreg == ainfo->reg || next->dreg == AMD64_RAX)
7001                                                                 match = TRUE;
7002                                                 }
7003                                         }
7004                                         break;
7005                                 }
7006                                 default:
7007                                         break;
7008                                 }
7009                         } else {
7010                                 /* Argument allocated to (non-volatile) register */
7011                                 switch (ainfo->storage) {
7012                                 case ArgInIReg:
7013                                         if (next->opcode == OP_MOVE && next->sreg1 == ins->dreg && next->dreg == ainfo->reg) {
7014                                                 NULLIFY_INS (next);
7015                                                 match = TRUE;
7016                                         }
7017                                         break;
7018                                 default:
7019                                         break;
7020                                 }
7021                         }
7022
7023                         if (match) {
7024                                 next = mono_inst_next (next, filter);
7025                                 //next = mono_inst_list_next (&next->node, &first_bb->ins_list);
7026                                 if (!next)
7027                                         break;
7028                         }
7029                 }
7030         }
7031
7032         if (cfg->gen_sdb_seq_points) {
7033                 MonoInst *info_var = (MonoInst *)cfg->arch.seq_point_info_var;
7034
7035                 /* Initialize seq_point_info_var */
7036                 if (cfg->compile_aot) {
7037                         /* Initialize the variable from a GOT slot */
7038                         /* Same as OP_AOTCONST */
7039                         mono_add_patch_info (cfg, code - cfg->native_code, MONO_PATCH_INFO_SEQ_POINT_INFO, cfg->method);
7040                         amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, sizeof(gpointer));
7041                         g_assert (info_var->opcode == OP_REGOFFSET);
7042                         amd64_mov_membase_reg (code, info_var->inst_basereg, info_var->inst_offset, AMD64_R11, 8);
7043                 }
7044
7045                 if (cfg->compile_aot) {
7046                         /* Initialize ss_tramp_var */
7047                         ins = (MonoInst *)cfg->arch.ss_tramp_var;
7048                         g_assert (ins->opcode == OP_REGOFFSET);
7049
7050                         amd64_mov_reg_membase (code, AMD64_R11, info_var->inst_basereg, info_var->inst_offset, 8);
7051                         amd64_mov_reg_membase (code, AMD64_R11, AMD64_R11, MONO_STRUCT_OFFSET (SeqPointInfo, ss_tramp_addr), 8);
7052                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7053                 } else {
7054                         /* Initialize ss_tramp_var */
7055                         ins = (MonoInst *)cfg->arch.ss_tramp_var;
7056                         g_assert (ins->opcode == OP_REGOFFSET);
7057
7058                         amd64_mov_reg_imm (code, AMD64_R11, (guint64)&ss_trampoline);
7059                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7060
7061                         /* Initialize bp_tramp_var */
7062                         ins = (MonoInst *)cfg->arch.bp_tramp_var;
7063                         g_assert (ins->opcode == OP_REGOFFSET);
7064
7065                         amd64_mov_reg_imm (code, AMD64_R11, (guint64)&bp_trampoline);
7066                         amd64_mov_membase_reg (code, ins->inst_basereg, ins->inst_offset, AMD64_R11, 8);
7067                 }
7068         }
7069
7070         cfg->code_len = code - cfg->native_code;
7071
7072         g_assert (cfg->code_len < cfg->code_size);
7073
7074         return code;
7075 }
7076
7077 void
7078 mono_arch_emit_epilog (MonoCompile *cfg)
7079 {
7080         MonoMethod *method = cfg->method;
7081         int quad, i;
7082         guint8 *code;
7083         int max_epilog_size;
7084         CallInfo *cinfo;
7085         gint32 lmf_offset = cfg->lmf_var ? ((MonoInst*)cfg->lmf_var)->inst_offset : -1;
7086         gint32 save_area_offset = cfg->arch.reg_save_area_offset;
7087
7088         max_epilog_size = get_max_epilog_size (cfg);
7089
7090         while (cfg->code_len + max_epilog_size > (cfg->code_size - 16)) {
7091                 cfg->code_size *= 2;
7092                 cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
7093                 cfg->stat_code_reallocs++;
7094         }
7095         code = cfg->native_code + cfg->code_len;
7096
7097         cfg->has_unwind_info_for_epilog = TRUE;
7098
7099         /* Mark the start of the epilog */
7100         mono_emit_unwind_op_mark_loc (cfg, code, 0);
7101
7102         /* Save the uwind state which is needed by the out-of-line code */
7103         mono_emit_unwind_op_remember_state (cfg, code);
7104
7105         if (mono_jit_trace_calls != NULL && mono_trace_eval (method))
7106                 code = (guint8 *)mono_arch_instrument_epilog (cfg, mono_trace_leave_method, code, TRUE);
7107
7108         /* the code restoring the registers must be kept in sync with OP_TAILCALL */
7109
7110         if (method->save_lmf) {
7111                 /* check if we need to restore protection of the stack after a stack overflow */
7112                 if (!cfg->compile_aot && mono_arch_have_fast_tls () && mono_tls_get_tls_offset (TLS_KEY_JIT_TLS) != -1) {
7113                         guint8 *patch;
7114                         code = mono_amd64_emit_tls_get (code, AMD64_RCX, mono_tls_get_tls_offset (TLS_KEY_JIT_TLS));
7115                         /* we load the value in a separate instruction: this mechanism may be
7116                          * used later as a safer way to do thread interruption
7117                          */
7118                         amd64_mov_reg_membase (code, AMD64_RCX, AMD64_RCX, MONO_STRUCT_OFFSET (MonoJitTlsData, restore_stack_prot), 8);
7119                         x86_alu_reg_imm (code, X86_CMP, X86_ECX, 0);
7120                         patch = code;
7121                         x86_branch8 (code, X86_CC_Z, 0, FALSE);
7122                         /* note that the call trampoline will preserve eax/edx */
7123                         x86_call_reg (code, X86_ECX);
7124                         x86_patch (patch, code);
7125                 } else {
7126                         /* FIXME: maybe save the jit tls in the prolog */
7127                 }
7128                 if (cfg->used_int_regs & (1 << AMD64_RBP)) {
7129                         amd64_mov_reg_membase (code, AMD64_RBP, cfg->frame_reg, lmf_offset + MONO_STRUCT_OFFSET (MonoLMF, rbp), 8);
7130                 }
7131         }
7132
7133         /* Restore callee saved regs */
7134         for (i = 0; i < AMD64_NREG; ++i) {
7135                 if (AMD64_IS_CALLEE_SAVED_REG (i) && (cfg->arch.saved_iregs & (1 << i))) {
7136                         /* Restore only used_int_regs, not arch.saved_iregs */
7137 #if defined(MONO_SUPPORT_TASKLETS)
7138                         int restore_reg=1;
7139 #else
7140                         int restore_reg=(cfg->used_int_regs & (1 << i));
7141 #endif
7142                         if (restore_reg) {
7143                                 amd64_mov_reg_membase (code, i, cfg->frame_reg, save_area_offset, 8);
7144                                 mono_emit_unwind_op_same_value (cfg, code, i);
7145                                 async_exc_point (code);
7146                         }
7147                         save_area_offset += 8;
7148                 }
7149         }
7150
7151         /* Load returned vtypes into registers if needed */
7152         cinfo = (CallInfo *)cfg->arch.cinfo;
7153         if (cinfo->ret.storage == ArgValuetypeInReg) {
7154                 ArgInfo *ainfo = &cinfo->ret;
7155                 MonoInst *inst = cfg->ret;
7156
7157                 for (quad = 0; quad < 2; quad ++) {
7158                         switch (ainfo->pair_storage [quad]) {
7159                         case ArgInIReg:
7160                                 amd64_mov_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)), ainfo->pair_size [quad]);
7161                                 break;
7162                         case ArgInFloatSSEReg:
7163                                 amd64_movss_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)));
7164                                 break;
7165                         case ArgInDoubleSSEReg:
7166                                 amd64_movsd_reg_membase (code, ainfo->pair_regs [quad], inst->inst_basereg, inst->inst_offset + (quad * sizeof(mgreg_t)));
7167                                 break;
7168                         case ArgNone:
7169                                 break;
7170                         default:
7171                                 g_assert_not_reached ();
7172                         }
7173                 }
7174         }
7175
7176         if (cfg->arch.omit_fp) {
7177                 if (cfg->arch.stack_alloc_size) {
7178                         amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, cfg->arch.stack_alloc_size);
7179                 }
7180         } else {
7181 #ifdef TARGET_WIN32
7182                 amd64_lea_membase (code, AMD64_RSP, AMD64_RBP, 0);
7183                 amd64_pop_reg (code, AMD64_RBP);
7184                 mono_emit_unwind_op_same_value (cfg, code, AMD64_RBP);
7185 #else
7186                 amd64_leave (code);
7187                 mono_emit_unwind_op_same_value (cfg, code, AMD64_RBP);
7188 #endif
7189         }
7190         mono_emit_unwind_op_def_cfa (cfg, code, AMD64_RSP, 8);
7191         async_exc_point (code);
7192         amd64_ret (code);
7193
7194         /* Restore the unwind state to be the same as before the epilog */
7195         mono_emit_unwind_op_restore_state (cfg, code);
7196
7197         cfg->code_len = code - cfg->native_code;
7198
7199         g_assert (cfg->code_len < cfg->code_size);
7200 }
7201
7202 void
7203 mono_arch_emit_exceptions (MonoCompile *cfg)
7204 {
7205         MonoJumpInfo *patch_info;
7206         int nthrows, i;
7207         guint8 *code;
7208         MonoClass *exc_classes [16];
7209         guint8 *exc_throw_start [16], *exc_throw_end [16];
7210         guint32 code_size = 0;
7211
7212         /* Compute needed space */
7213         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7214                 if (patch_info->type == MONO_PATCH_INFO_EXC)
7215                         code_size += 40;
7216                 if (patch_info->type == MONO_PATCH_INFO_R8)
7217                         code_size += 8 + 15; /* sizeof (double) + alignment */
7218                 if (patch_info->type == MONO_PATCH_INFO_R4)
7219                         code_size += 4 + 15; /* sizeof (float) + alignment */
7220                 if (patch_info->type == MONO_PATCH_INFO_GC_CARD_TABLE_ADDR)
7221                         code_size += 8 + 7; /*sizeof (void*) + alignment */
7222         }
7223
7224         while (cfg->code_len + code_size > (cfg->code_size - 16)) {
7225                 cfg->code_size *= 2;
7226                 cfg->native_code = (unsigned char *)mono_realloc_native_code (cfg);
7227                 cfg->stat_code_reallocs++;
7228         }
7229
7230         code = cfg->native_code + cfg->code_len;
7231
7232         /* add code to raise exceptions */
7233         nthrows = 0;
7234         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7235                 switch (patch_info->type) {
7236                 case MONO_PATCH_INFO_EXC: {
7237                         MonoClass *exc_class;
7238                         guint8 *buf, *buf2;
7239                         guint32 throw_ip;
7240
7241                         amd64_patch (patch_info->ip.i + cfg->native_code, code);
7242
7243                         exc_class = mono_class_load_from_name (mono_defaults.corlib, "System", patch_info->data.name);
7244                         throw_ip = patch_info->ip.i;
7245
7246                         //x86_breakpoint (code);
7247                         /* Find a throw sequence for the same exception class */
7248                         for (i = 0; i < nthrows; ++i)
7249                                 if (exc_classes [i] == exc_class)
7250                                         break;
7251                         if (i < nthrows) {
7252                                 amd64_mov_reg_imm (code, AMD64_ARG_REG2, (exc_throw_end [i] - cfg->native_code) - throw_ip);
7253                                 x86_jump_code (code, exc_throw_start [i]);
7254                                 patch_info->type = MONO_PATCH_INFO_NONE;
7255                         }
7256                         else {
7257                                 buf = code;
7258                                 amd64_mov_reg_imm_size (code, AMD64_ARG_REG2, 0xf0f0f0f0, 4);
7259                                 buf2 = code;
7260
7261                                 if (nthrows < 16) {
7262                                         exc_classes [nthrows] = exc_class;
7263                                         exc_throw_start [nthrows] = code;
7264                                 }
7265                                 amd64_mov_reg_imm (code, AMD64_ARG_REG1, exc_class->type_token - MONO_TOKEN_TYPE_DEF);
7266
7267                                 patch_info->type = MONO_PATCH_INFO_NONE;
7268
7269                                 code = emit_call_body (cfg, code, MONO_PATCH_INFO_INTERNAL_METHOD, "mono_arch_throw_corlib_exception");
7270
7271                                 amd64_mov_reg_imm (buf, AMD64_ARG_REG2, (code - cfg->native_code) - throw_ip);
7272                                 while (buf < buf2)
7273                                         x86_nop (buf);
7274
7275                                 if (nthrows < 16) {
7276                                         exc_throw_end [nthrows] = code;
7277                                         nthrows ++;
7278                                 }
7279                         }
7280                         break;
7281                 }
7282                 default:
7283                         /* do nothing */
7284                         break;
7285                 }
7286                 g_assert(code < cfg->native_code + cfg->code_size);
7287         }
7288
7289         /* Handle relocations with RIP relative addressing */
7290         for (patch_info = cfg->patch_info; patch_info; patch_info = patch_info->next) {
7291                 gboolean remove = FALSE;
7292                 guint8 *orig_code = code;
7293
7294                 switch (patch_info->type) {
7295                 case MONO_PATCH_INFO_R8:
7296                 case MONO_PATCH_INFO_R4: {
7297                         guint8 *pos, *patch_pos;
7298                         guint32 target_pos;
7299
7300                         /* The SSE opcodes require a 16 byte alignment */
7301                         code = (guint8*)ALIGN_TO (code, 16);
7302
7303                         pos = cfg->native_code + patch_info->ip.i;
7304                         if (IS_REX (pos [1])) {
7305                                 patch_pos = pos + 5;
7306                                 target_pos = code - pos - 9;
7307                         }
7308                         else {
7309                                 patch_pos = pos + 4;
7310                                 target_pos = code - pos - 8;
7311                         }
7312
7313                         if (patch_info->type == MONO_PATCH_INFO_R8) {
7314                                 *(double*)code = *(double*)patch_info->data.target;
7315                                 code += sizeof (double);
7316                         } else {
7317                                 *(float*)code = *(float*)patch_info->data.target;
7318                                 code += sizeof (float);
7319                         }
7320
7321                         *(guint32*)(patch_pos) = target_pos;
7322
7323                         remove = TRUE;
7324                         break;
7325                 }
7326                 case MONO_PATCH_INFO_GC_CARD_TABLE_ADDR: {
7327                         guint8 *pos;
7328
7329                         if (cfg->compile_aot)
7330                                 continue;
7331
7332                         /*loading is faster against aligned addresses.*/
7333                         code = (guint8*)ALIGN_TO (code, 8);
7334                         memset (orig_code, 0, code - orig_code);
7335
7336                         pos = cfg->native_code + patch_info->ip.i;
7337
7338                         /*alu_op [rex] modr/m imm32 - 7 or 8 bytes */
7339                         if (IS_REX (pos [1]))
7340                                 *(guint32*)(pos + 4) = (guint8*)code - pos - 8;
7341                         else
7342                                 *(guint32*)(pos + 3) = (guint8*)code - pos - 7;
7343
7344                         *(gpointer*)code = (gpointer)patch_info->data.target;
7345                         code += sizeof (gpointer);
7346
7347                         remove = TRUE;
7348                         break;
7349                 }
7350                 default:
7351                         break;
7352                 }
7353
7354                 if (remove) {
7355                         if (patch_info == cfg->patch_info)
7356                                 cfg->patch_info = patch_info->next;
7357                         else {
7358                                 MonoJumpInfo *tmp;
7359
7360                                 for (tmp = cfg->patch_info; tmp->next != patch_info; tmp = tmp->next)
7361                                         ;
7362                                 tmp->next = patch_info->next;
7363                         }
7364                 }
7365                 g_assert (code < cfg->native_code + cfg->code_size);
7366         }
7367
7368         cfg->code_len = code - cfg->native_code;
7369
7370         g_assert (cfg->code_len < cfg->code_size);
7371
7372 }
7373
7374 #endif /* DISABLE_JIT */
7375
7376 void*
7377 mono_arch_instrument_prolog (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments)
7378 {
7379         guchar *code = (guchar *)p;
7380         MonoMethodSignature *sig;
7381         MonoInst *inst;
7382         int i, n, stack_area = 0;
7383
7384         /* Keep this in sync with mono_arch_get_argument_info */
7385
7386         if (enable_arguments) {
7387                 /* Allocate a new area on the stack and save arguments there */
7388                 sig = mono_method_signature (cfg->method);
7389
7390                 n = sig->param_count + sig->hasthis;
7391
7392                 stack_area = ALIGN_TO (n * 8, 16);
7393
7394                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, stack_area);
7395
7396                 for (i = 0; i < n; ++i) {
7397                         inst = cfg->args [i];
7398
7399                         if (inst->opcode == OP_REGVAR)
7400                                 amd64_mov_membase_reg (code, AMD64_RSP, (i * 8), inst->dreg, 8);
7401                         else {
7402                                 amd64_mov_reg_membase (code, AMD64_R11, inst->inst_basereg, inst->inst_offset, 8);
7403                                 amd64_mov_membase_reg (code, AMD64_RSP, (i * 8), AMD64_R11, 8);
7404                         }
7405                 }
7406         }
7407
7408         mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, cfg->method);
7409         amd64_set_reg_template (code, AMD64_ARG_REG1);
7410         amd64_mov_reg_reg (code, AMD64_ARG_REG2, AMD64_RSP, 8);
7411         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)func, TRUE);
7412
7413         if (enable_arguments)
7414                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, stack_area);
7415
7416         return code;
7417 }
7418
7419 enum {
7420         SAVE_NONE,
7421         SAVE_STRUCT,
7422         SAVE_EAX,
7423         SAVE_EAX_EDX,
7424         SAVE_XMM
7425 };
7426
7427 void*
7428 mono_arch_instrument_epilog_full (MonoCompile *cfg, void *func, void *p, gboolean enable_arguments, gboolean preserve_argument_registers)
7429 {
7430         guchar *code = (guchar *)p;
7431         int save_mode = SAVE_NONE;
7432         MonoMethod *method = cfg->method;
7433         MonoType *ret_type = mini_get_underlying_type (mono_method_signature (method)->ret);
7434         int i;
7435
7436         switch (ret_type->type) {
7437         case MONO_TYPE_VOID:
7438                 /* special case string .ctor icall */
7439                 if (strcmp (".ctor", method->name) && method->klass == mono_defaults.string_class)
7440                         save_mode = SAVE_EAX;
7441                 else
7442                         save_mode = SAVE_NONE;
7443                 break;
7444         case MONO_TYPE_I8:
7445         case MONO_TYPE_U8:
7446                 save_mode = SAVE_EAX;
7447                 break;
7448         case MONO_TYPE_R4:
7449         case MONO_TYPE_R8:
7450                 save_mode = SAVE_XMM;
7451                 break;
7452         case MONO_TYPE_GENERICINST:
7453                 if (!mono_type_generic_inst_is_valuetype (ret_type)) {
7454                         save_mode = SAVE_EAX;
7455                         break;
7456                 }
7457                 /* Fall through */
7458         case MONO_TYPE_VALUETYPE:
7459                 save_mode = SAVE_STRUCT;
7460                 break;
7461         default:
7462                 save_mode = SAVE_EAX;
7463                 break;
7464         }
7465
7466         /* Save the result and copy it into the proper argument register */
7467         switch (save_mode) {
7468         case SAVE_EAX:
7469                 amd64_push_reg (code, AMD64_RAX);
7470                 /* Align stack */
7471                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7472                 if (enable_arguments)
7473                         amd64_mov_reg_reg (code, AMD64_ARG_REG2, AMD64_RAX, 8);
7474                 break;
7475         case SAVE_STRUCT:
7476                 /* FIXME: */
7477                 if (enable_arguments)
7478                         amd64_mov_reg_imm (code, AMD64_ARG_REG2, 0);
7479                 break;
7480         case SAVE_XMM:
7481                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7482                 amd64_movsd_membase_reg (code, AMD64_RSP, 0, AMD64_XMM0);
7483                 /* Align stack */
7484                 amd64_alu_reg_imm (code, X86_SUB, AMD64_RSP, 8);
7485                 /*
7486                  * The result is already in the proper argument register so no copying
7487                  * needed.
7488                  */
7489                 break;
7490         case SAVE_NONE:
7491                 break;
7492         default:
7493                 g_assert_not_reached ();
7494         }
7495
7496         /* Set %al since this is a varargs call */
7497         if (save_mode == SAVE_XMM)
7498                 amd64_mov_reg_imm (code, AMD64_RAX, 1);
7499         else
7500                 amd64_mov_reg_imm (code, AMD64_RAX, 0);
7501
7502         if (preserve_argument_registers) {
7503                 for (i = 0; i < PARAM_REGS; ++i)
7504                         amd64_push_reg (code, param_regs [i]);
7505         }
7506
7507         mono_add_patch_info (cfg, code-cfg->native_code, MONO_PATCH_INFO_METHODCONST, method);
7508         amd64_set_reg_template (code, AMD64_ARG_REG1);
7509         code = emit_call (cfg, code, MONO_PATCH_INFO_ABS, (gpointer)func, TRUE);
7510
7511         if (preserve_argument_registers) {
7512                 for (i = PARAM_REGS - 1; i >= 0; --i)
7513                         amd64_pop_reg (code, param_regs [i]);
7514         }
7515
7516         /* Restore result */
7517         switch (save_mode) {
7518         case SAVE_EAX:
7519                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7520                 amd64_pop_reg (code, AMD64_RAX);
7521                 break;
7522         case SAVE_STRUCT:
7523                 /* FIXME: */
7524                 break;
7525         case SAVE_XMM:
7526                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7527                 amd64_movsd_reg_membase (code, AMD64_XMM0, AMD64_RSP, 0);
7528                 amd64_alu_reg_imm (code, X86_ADD, AMD64_RSP, 8);
7529                 break;
7530         case SAVE_NONE:
7531                 break;
7532         default:
7533                 g_assert_not_reached ();
7534         }
7535
7536         return code;
7537 }
7538
7539 void
7540 mono_arch_flush_icache (guint8 *code, gint size)
7541 {
7542         /* Not needed */
7543 }
7544
7545 void
7546 mono_arch_flush_register_windows (void)
7547 {
7548 }
7549
7550 gboolean
7551 mono_arch_is_inst_imm (gint64 imm)
7552 {
7553         return amd64_use_imm32 (imm);
7554 }
7555
7556 /*
7557  * Determine whenever the trap whose info is in SIGINFO is caused by
7558  * integer overflow.
7559  */
7560 gboolean
7561 mono_arch_is_int_overflow (void *sigctx, void *info)
7562 {
7563         MonoContext ctx;
7564         guint8* rip;
7565         int reg;
7566         gint64 value;
7567
7568         mono_sigctx_to_monoctx (sigctx, &ctx);
7569
7570         rip = (guint8*)ctx.gregs [AMD64_RIP];
7571
7572         if (IS_REX (rip [0])) {
7573                 reg = amd64_rex_b (rip [0]);
7574                 rip ++;
7575         }
7576         else
7577                 reg = 0;
7578
7579         if ((rip [0] == 0xf7) && (x86_modrm_mod (rip [1]) == 0x3) && (x86_modrm_reg (rip [1]) == 0x7)) {
7580                 /* idiv REG */
7581                 reg += x86_modrm_rm (rip [1]);
7582
7583                 value = ctx.gregs [reg];
7584
7585                 if (value == -1)
7586                         return TRUE;
7587         }
7588
7589         return FALSE;
7590 }
7591
7592 guint32
7593 mono_arch_get_patch_offset (guint8 *code)
7594 {
7595         return 3;
7596 }
7597
7598 /**
7599  * mono_breakpoint_clean_code:
7600  *
7601  * Copy @size bytes from @code - @offset to the buffer @buf. If the debugger inserted software
7602  * breakpoints in the original code, they are removed in the copy.
7603  *
7604  * Returns TRUE if no sw breakpoint was present.
7605  */
7606 gboolean
7607 mono_breakpoint_clean_code (guint8 *method_start, guint8 *code, int offset, guint8 *buf, int size)
7608 {
7609         /*
7610          * If method_start is non-NULL we need to perform bound checks, since we access memory
7611          * at code - offset we could go before the start of the method and end up in a different
7612          * page of memory that is not mapped or read incorrect data anyway. We zero-fill the bytes
7613          * instead.
7614          */
7615         if (!method_start || code - offset >= method_start) {
7616                 memcpy (buf, code - offset, size);
7617         } else {
7618                 int diff = code - method_start;
7619                 memset (buf, 0, size);
7620                 memcpy (buf + offset - diff, method_start, diff + size - offset);
7621         }
7622         return TRUE;
7623 }
7624
7625 int
7626 mono_arch_get_this_arg_reg (guint8 *code)
7627 {
7628         return AMD64_ARG_REG1;
7629 }
7630
7631 gpointer
7632 mono_arch_get_this_arg_from_call (mgreg_t *regs, guint8 *code)
7633 {
7634         return (gpointer)regs [mono_arch_get_this_arg_reg (code)];
7635 }
7636
7637 #define MAX_ARCH_DELEGATE_PARAMS 10
7638
7639 static gpointer
7640 get_delegate_invoke_impl (MonoTrampInfo **info, gboolean has_target, guint32 param_count)
7641 {
7642         guint8 *code, *start;
7643         GSList *unwind_ops = NULL;
7644         int i;
7645
7646         unwind_ops = mono_arch_get_cie_program ();
7647
7648         if (has_target) {
7649                 start = code = (guint8 *)mono_global_codeman_reserve (64 + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7650
7651                 /* Replace the this argument with the target */
7652                 amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7653                 amd64_mov_reg_membase (code, AMD64_ARG_REG1, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 8);
7654                 amd64_jump_membase (code, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7655
7656                 g_assert ((code - start) < 64);
7657                 g_assert_checked (mono_arch_unwindinfo_validate_size (unwind_ops, MONO_TRAMPOLINE_UNWINDINFO_SIZE(0)));
7658         } else {
7659                 start = code = (guint8 *)mono_global_codeman_reserve (64 + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7660
7661                 if (param_count == 0) {
7662                         amd64_jump_membase (code, AMD64_ARG_REG1, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7663                 } else {
7664                         /* We have to shift the arguments left */
7665                         amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7666                         for (i = 0; i < param_count; ++i) {
7667 #ifdef TARGET_WIN32
7668                                 if (i < 3)
7669                                         amd64_mov_reg_reg (code, param_regs [i], param_regs [i + 1], 8);
7670                                 else
7671                                         amd64_mov_reg_membase (code, param_regs [i], AMD64_RSP, 0x28, 8);
7672 #else
7673                                 amd64_mov_reg_reg (code, param_regs [i], param_regs [i + 1], 8);
7674 #endif
7675                         }
7676
7677                         amd64_jump_membase (code, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method_ptr));
7678                 }
7679                 g_assert ((code - start) < 64);
7680                 g_assert_checked (mono_arch_unwindinfo_validate_size (unwind_ops, MONO_TRAMPOLINE_UNWINDINFO_SIZE(0)));
7681         }
7682
7683         mono_arch_flush_icache (start, code - start);
7684
7685         if (has_target) {
7686                 *info = mono_tramp_info_create ("delegate_invoke_impl_has_target", start, code - start, NULL, unwind_ops);
7687         } else {
7688                 char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", param_count);
7689                 *info = mono_tramp_info_create (name, start, code - start, NULL, unwind_ops);
7690                 g_free (name);
7691         }
7692
7693         if (mono_jit_map_is_enabled ()) {
7694                 char *buff;
7695                 if (has_target)
7696                         buff = (char*)"delegate_invoke_has_target";
7697                 else
7698                         buff = g_strdup_printf ("delegate_invoke_no_target_%d", param_count);
7699                 mono_emit_jit_tramp (start, code - start, buff);
7700                 if (!has_target)
7701                         g_free (buff);
7702         }
7703         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
7704
7705         return start;
7706 }
7707
7708 #define MAX_VIRTUAL_DELEGATE_OFFSET 32
7709
7710 static gpointer
7711 get_delegate_virtual_invoke_impl (MonoTrampInfo **info, gboolean load_imt_reg, int offset)
7712 {
7713         guint8 *code, *start;
7714         int size = 20;
7715         char *tramp_name;
7716         GSList *unwind_ops;
7717
7718         if (offset / (int)sizeof (gpointer) > MAX_VIRTUAL_DELEGATE_OFFSET)
7719                 return NULL;
7720
7721         start = code = (guint8 *)mono_global_codeman_reserve (size + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7722
7723         unwind_ops = mono_arch_get_cie_program ();
7724
7725         /* Replace the this argument with the target */
7726         amd64_mov_reg_reg (code, AMD64_RAX, AMD64_ARG_REG1, 8);
7727         amd64_mov_reg_membase (code, AMD64_ARG_REG1, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, target), 8);
7728
7729         if (load_imt_reg) {
7730                 /* Load the IMT reg */
7731                 amd64_mov_reg_membase (code, MONO_ARCH_IMT_REG, AMD64_RAX, MONO_STRUCT_OFFSET (MonoDelegate, method), 8);
7732         }
7733
7734         /* Load the vtable */
7735         amd64_mov_reg_membase (code, AMD64_RAX, AMD64_ARG_REG1, MONO_STRUCT_OFFSET (MonoObject, vtable), 8);
7736         amd64_jump_membase (code, AMD64_RAX, offset);
7737         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_DELEGATE_INVOKE, NULL);
7738
7739         tramp_name = mono_get_delegate_virtual_invoke_impl_name (load_imt_reg, offset);
7740         *info = mono_tramp_info_create (tramp_name, start, code - start, NULL, unwind_ops);
7741         g_free (tramp_name);
7742
7743         return start;
7744 }
7745
7746 /*
7747  * mono_arch_get_delegate_invoke_impls:
7748  *
7749  *   Return a list of MonoTrampInfo structures for the delegate invoke impl
7750  * trampolines.
7751  */
7752 GSList*
7753 mono_arch_get_delegate_invoke_impls (void)
7754 {
7755         GSList *res = NULL;
7756         MonoTrampInfo *info;
7757         int i;
7758
7759         get_delegate_invoke_impl (&info, TRUE, 0);
7760         res = g_slist_prepend (res, info);
7761
7762         for (i = 0; i <= MAX_ARCH_DELEGATE_PARAMS; ++i) {
7763                 get_delegate_invoke_impl (&info, FALSE, i);
7764                 res = g_slist_prepend (res, info);
7765         }
7766
7767         for (i = 1; i <= MONO_IMT_SIZE; ++i) {
7768                 get_delegate_virtual_invoke_impl (&info, TRUE, - i * SIZEOF_VOID_P);
7769                 res = g_slist_prepend (res, info);
7770         }
7771
7772         for (i = 0; i <= MAX_VIRTUAL_DELEGATE_OFFSET; ++i) {
7773                 get_delegate_virtual_invoke_impl (&info, FALSE, i * SIZEOF_VOID_P);
7774                 res = g_slist_prepend (res, info);
7775                 get_delegate_virtual_invoke_impl (&info, TRUE, i * SIZEOF_VOID_P);
7776                 res = g_slist_prepend (res, info);
7777         }
7778
7779         return res;
7780 }
7781
7782 gpointer
7783 mono_arch_get_delegate_invoke_impl (MonoMethodSignature *sig, gboolean has_target)
7784 {
7785         guint8 *code, *start;
7786         int i;
7787
7788         if (sig->param_count > MAX_ARCH_DELEGATE_PARAMS)
7789                 return NULL;
7790
7791         /* FIXME: Support more cases */
7792         if (MONO_TYPE_ISSTRUCT (mini_get_underlying_type (sig->ret)))
7793                 return NULL;
7794
7795         if (has_target) {
7796                 static guint8* cached = NULL;
7797
7798                 if (cached)
7799                         return cached;
7800
7801                 if (mono_aot_only) {
7802                         start = (guint8 *)mono_aot_get_trampoline ("delegate_invoke_impl_has_target");
7803                 } else {
7804                         MonoTrampInfo *info;
7805                         start = (guint8 *)get_delegate_invoke_impl (&info, TRUE, 0);
7806                         mono_tramp_info_register (info, NULL);
7807                 }
7808
7809                 mono_memory_barrier ();
7810
7811                 cached = start;
7812         } else {
7813                 static guint8* cache [MAX_ARCH_DELEGATE_PARAMS + 1] = {NULL};
7814                 for (i = 0; i < sig->param_count; ++i)
7815                         if (!mono_is_regsize_var (sig->params [i]))
7816                                 return NULL;
7817                 if (sig->param_count > 4)
7818                         return NULL;
7819
7820                 code = cache [sig->param_count];
7821                 if (code)
7822                         return code;
7823
7824                 if (mono_aot_only) {
7825                         char *name = g_strdup_printf ("delegate_invoke_impl_target_%d", sig->param_count);
7826                         start = (guint8 *)mono_aot_get_trampoline (name);
7827                         g_free (name);
7828                 } else {
7829                         MonoTrampInfo *info;
7830                         start = (guint8 *)get_delegate_invoke_impl (&info, FALSE, sig->param_count);
7831                         mono_tramp_info_register (info, NULL);
7832                 }
7833
7834                 mono_memory_barrier ();
7835
7836                 cache [sig->param_count] = start;
7837         }
7838
7839         return start;
7840 }
7841
7842 gpointer
7843 mono_arch_get_delegate_virtual_invoke_impl (MonoMethodSignature *sig, MonoMethod *method, int offset, gboolean load_imt_reg)
7844 {
7845         MonoTrampInfo *info;
7846         gpointer code;
7847
7848         code = get_delegate_virtual_invoke_impl (&info, load_imt_reg, offset);
7849         if (code)
7850                 mono_tramp_info_register (info, NULL);
7851         return code;
7852 }
7853
7854 void
7855 mono_arch_finish_init (void)
7856 {
7857 #if !defined(HOST_WIN32) && defined(MONO_XEN_OPT)
7858         optimize_for_xen = access ("/proc/xen", F_OK) == 0;
7859 #endif
7860 }
7861
7862 void
7863 mono_arch_free_jit_tls_data (MonoJitTlsData *tls)
7864 {
7865 }
7866
7867 #define CMP_SIZE (6 + 1)
7868 #define CMP_REG_REG_SIZE (4 + 1)
7869 #define BR_SMALL_SIZE 2
7870 #define BR_LARGE_SIZE 6
7871 #define MOV_REG_IMM_SIZE 10
7872 #define MOV_REG_IMM_32BIT_SIZE 6
7873 #define JUMP_REG_SIZE (2 + 1)
7874
7875 static int
7876 imt_branch_distance (MonoIMTCheckItem **imt_entries, int start, int target)
7877 {
7878         int i, distance = 0;
7879         for (i = start; i < target; ++i)
7880                 distance += imt_entries [i]->chunk_size;
7881         return distance;
7882 }
7883
7884 /*
7885  * LOCKING: called with the domain lock held
7886  */
7887 gpointer
7888 mono_arch_build_imt_trampoline (MonoVTable *vtable, MonoDomain *domain, MonoIMTCheckItem **imt_entries, int count,
7889         gpointer fail_tramp)
7890 {
7891         int i;
7892         int size = 0;
7893         guint8 *code, *start;
7894         gboolean vtable_is_32bit = ((gsize)(vtable) == (gsize)(int)(gsize)(vtable));
7895         GSList *unwind_ops;
7896
7897         for (i = 0; i < count; ++i) {
7898                 MonoIMTCheckItem *item = imt_entries [i];
7899                 if (item->is_equals) {
7900                         if (item->check_target_idx) {
7901                                 if (!item->compare_done) {
7902                                         if (amd64_use_imm32 ((gint64)item->key))
7903                                                 item->chunk_size += CMP_SIZE;
7904                                         else
7905                                                 item->chunk_size += MOV_REG_IMM_SIZE + CMP_REG_REG_SIZE;
7906                                 }
7907                                 if (item->has_target_code) {
7908                                         item->chunk_size += MOV_REG_IMM_SIZE;
7909                                 } else {
7910                                         if (vtable_is_32bit)
7911                                                 item->chunk_size += MOV_REG_IMM_32BIT_SIZE;
7912                                         else
7913                                                 item->chunk_size += MOV_REG_IMM_SIZE;
7914                                 }
7915                                 item->chunk_size += BR_SMALL_SIZE + JUMP_REG_SIZE;
7916                         } else {
7917                                 if (fail_tramp) {
7918                                         item->chunk_size += MOV_REG_IMM_SIZE * 3 + CMP_REG_REG_SIZE +
7919                                                 BR_SMALL_SIZE + JUMP_REG_SIZE * 2;
7920                                 } else {
7921                                         if (vtable_is_32bit)
7922                                                 item->chunk_size += MOV_REG_IMM_32BIT_SIZE;
7923                                         else
7924                                                 item->chunk_size += MOV_REG_IMM_SIZE;
7925                                         item->chunk_size += JUMP_REG_SIZE;
7926                                         /* with assert below:
7927                                          * item->chunk_size += CMP_SIZE + BR_SMALL_SIZE + 1;
7928                                          */
7929                                 }
7930                         }
7931                 } else {
7932                         if (amd64_use_imm32 ((gint64)item->key))
7933                                 item->chunk_size += CMP_SIZE;
7934                         else
7935                                 item->chunk_size += MOV_REG_IMM_SIZE + CMP_REG_REG_SIZE;
7936                         item->chunk_size += BR_LARGE_SIZE;
7937                         imt_entries [item->check_target_idx]->compare_done = TRUE;
7938                 }
7939                 size += item->chunk_size;
7940         }
7941         if (fail_tramp)
7942                 code = (guint8 *)mono_method_alloc_generic_virtual_trampoline (domain, size + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7943         else
7944                 code = (guint8 *)mono_domain_code_reserve (domain, size + MONO_TRAMPOLINE_UNWINDINFO_SIZE(0));
7945         start = code;
7946
7947         unwind_ops = mono_arch_get_cie_program ();
7948
7949         for (i = 0; i < count; ++i) {
7950                 MonoIMTCheckItem *item = imt_entries [i];
7951                 item->code_target = code;
7952                 if (item->is_equals) {
7953                         gboolean fail_case = !item->check_target_idx && fail_tramp;
7954
7955                         if (item->check_target_idx || fail_case) {
7956                                 if (!item->compare_done || fail_case) {
7957                                         if (amd64_use_imm32 ((gint64)item->key))
7958                                                 amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof(gpointer));
7959                                         else {
7960                                                 amd64_mov_reg_imm_size (code, MONO_ARCH_IMT_SCRATCH_REG, item->key, sizeof(gpointer));
7961                                                 amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
7962                                         }
7963                                 }
7964                                 item->jmp_code = code;
7965                                 amd64_branch8 (code, X86_CC_NE, 0, FALSE);
7966                                 if (item->has_target_code) {
7967                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, item->value.target_code);
7968                                         amd64_jump_reg (code, MONO_ARCH_IMT_SCRATCH_REG);
7969                                 } else {
7970                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
7971                                         amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
7972                                 }
7973
7974                                 if (fail_case) {
7975                                         amd64_patch (item->jmp_code, code);
7976                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, fail_tramp);
7977                                         amd64_jump_reg (code, MONO_ARCH_IMT_SCRATCH_REG);
7978                                         item->jmp_code = NULL;
7979                                 }
7980                         } else {
7981                                 /* enable the commented code to assert on wrong method */
7982 #if 0
7983                                 if (amd64_is_imm32 (item->key))
7984                                         amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof(gpointer));
7985                                 else {
7986                                         amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, item->key);
7987                                         amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
7988                                 }
7989                                 item->jmp_code = code;
7990                                 amd64_branch8 (code, X86_CC_NE, 0, FALSE);
7991                                 /* See the comment below about R10 */
7992                                 amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
7993                                 amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
7994                                 amd64_patch (item->jmp_code, code);
7995                                 amd64_breakpoint (code);
7996                                 item->jmp_code = NULL;
7997 #else
7998                                 /* We're using R10 (MONO_ARCH_IMT_SCRATCH_REG) here because R11 (MONO_ARCH_IMT_REG)
7999                                    needs to be preserved.  R10 needs
8000                                    to be preserved for calls which
8001                                    require a runtime generic context,
8002                                    but interface calls don't. */
8003                                 amd64_mov_reg_imm (code, MONO_ARCH_IMT_SCRATCH_REG, & (vtable->vtable [item->value.vtable_slot]));
8004                                 amd64_jump_membase (code, MONO_ARCH_IMT_SCRATCH_REG, 0);
8005 #endif
8006                         }
8007                 } else {
8008                         if (amd64_use_imm32 ((gint64)item->key))
8009                                 amd64_alu_reg_imm_size (code, X86_CMP, MONO_ARCH_IMT_REG, (guint32)(gssize)item->key, sizeof (gpointer));
8010                         else {
8011                                 amd64_mov_reg_imm_size (code, MONO_ARCH_IMT_SCRATCH_REG, item->key, sizeof (gpointer));
8012                                 amd64_alu_reg_reg (code, X86_CMP, MONO_ARCH_IMT_REG, MONO_ARCH_IMT_SCRATCH_REG);
8013                         }
8014                         item->jmp_code = code;
8015                         if (x86_is_imm8 (imt_branch_distance (imt_entries, i, item->check_target_idx)))
8016                                 x86_branch8 (code, X86_CC_GE, 0, FALSE);
8017                         else
8018                                 x86_branch32 (code, X86_CC_GE, 0, FALSE);
8019                 }
8020                 g_assert (code - item->code_target <= item->chunk_size);
8021         }
8022         /* patch the branches to get to the target items */
8023         for (i = 0; i < count; ++i) {
8024                 MonoIMTCheckItem *item = imt_entries [i];
8025                 if (item->jmp_code) {
8026                         if (item->check_target_idx) {
8027                                 amd64_patch (item->jmp_code, imt_entries [item->check_target_idx]->code_target);
8028                         }
8029                 }
8030         }
8031
8032         if (!fail_tramp)
8033                 mono_stats.imt_trampolines_size += code - start;
8034         g_assert (code - start <= size);
8035         g_assert_checked (mono_arch_unwindinfo_validate_size (unwind_ops, MONO_TRAMPOLINE_UNWINDINFO_SIZE(0)));
8036
8037         mono_profiler_code_buffer_new (start, code - start, MONO_PROFILER_CODE_BUFFER_IMT_TRAMPOLINE, NULL);
8038
8039         mono_tramp_info_register (mono_tramp_info_create (NULL, start, code - start, NULL, unwind_ops), domain);
8040
8041         return start;
8042 }
8043
8044 MonoMethod*
8045 mono_arch_find_imt_method (mgreg_t *regs, guint8 *code)
8046 {
8047         return (MonoMethod*)regs [MONO_ARCH_IMT_REG];
8048 }
8049
8050 MonoVTable*
8051 mono_arch_find_static_call_vtable (mgreg_t *regs, guint8 *code)
8052 {
8053         return (MonoVTable*) regs [MONO_ARCH_RGCTX_REG];
8054 }
8055
8056 GSList*
8057 mono_arch_get_cie_program (void)
8058 {
8059         GSList *l = NULL;
8060
8061         mono_add_unwind_op_def_cfa (l, (guint8*)NULL, (guint8*)NULL, AMD64_RSP, 8);
8062         mono_add_unwind_op_offset (l, (guint8*)NULL, (guint8*)NULL, AMD64_RIP, -8);
8063
8064         return l;
8065 }
8066
8067 #ifndef DISABLE_JIT
8068
8069 MonoInst*
8070 mono_arch_emit_inst_for_method (MonoCompile *cfg, MonoMethod *cmethod, MonoMethodSignature *fsig, MonoInst **args)
8071 {
8072         MonoInst *ins = NULL;
8073         int opcode = 0;
8074
8075         if (cmethod->klass == mono_defaults.math_class) {
8076                 if (strcmp (cmethod->name, "Sin") == 0) {
8077                         opcode = OP_SIN;
8078                 } else if (strcmp (cmethod->name, "Cos") == 0) {
8079                         opcode = OP_COS;
8080                 } else if (strcmp (cmethod->name, "Sqrt") == 0) {
8081                         opcode = OP_SQRT;
8082                 } else if (strcmp (cmethod->name, "Abs") == 0 && fsig->params [0]->type == MONO_TYPE_R8) {
8083                         opcode = OP_ABS;
8084                 }
8085
8086                 if (opcode && fsig->param_count == 1) {
8087                         MONO_INST_NEW (cfg, ins, opcode);
8088                         ins->type = STACK_R8;
8089                         ins->dreg = mono_alloc_freg (cfg);
8090                         ins->sreg1 = args [0]->dreg;
8091                         MONO_ADD_INS (cfg->cbb, ins);
8092                 }
8093
8094                 opcode = 0;
8095                 if (cfg->opt & MONO_OPT_CMOV) {
8096                         if (strcmp (cmethod->name, "Min") == 0) {
8097                                 if (fsig->params [0]->type == MONO_TYPE_I4)
8098                                         opcode = OP_IMIN;
8099                                 if (fsig->params [0]->type == MONO_TYPE_U4)
8100                                         opcode = OP_IMIN_UN;
8101                                 else if (fsig->params [0]->type == MONO_TYPE_I8)
8102                                         opcode = OP_LMIN;
8103                                 else if (fsig->params [0]->type == MONO_TYPE_U8)
8104                                         opcode = OP_LMIN_UN;
8105                         } else if (strcmp (cmethod->name, "Max") == 0) {
8106                                 if (fsig->params [0]->type == MONO_TYPE_I4)
8107                                         opcode = OP_IMAX;
8108                                 if (fsig->params [0]->type == MONO_TYPE_U4)
8109                                         opcode = OP_IMAX_UN;
8110                                 else if (fsig->params [0]->type == MONO_TYPE_I8)
8111                                         opcode = OP_LMAX;
8112                                 else if (fsig->params [0]->type == MONO_TYPE_U8)
8113                                         opcode = OP_LMAX_UN;
8114                         }
8115                 }
8116
8117                 if (opcode && fsig->param_count == 2) {
8118                         MONO_INST_NEW (cfg, ins, opcode);
8119                         ins->type = fsig->params [0]->type == MONO_TYPE_I4 ? STACK_I4 : STACK_I8;
8120                         ins->dreg = mono_alloc_ireg (cfg);
8121                         ins->sreg1 = args [0]->dreg;
8122                         ins->sreg2 = args [1]->dreg;
8123                         MONO_ADD_INS (cfg->cbb, ins);
8124                 }
8125
8126 #if 0
8127                 /* OP_FREM is not IEEE compatible */
8128                 else if (strcmp (cmethod->name, "IEEERemainder") == 0 && fsig->param_count == 2) {
8129                         MONO_INST_NEW (cfg, ins, OP_FREM);
8130                         ins->inst_i0 = args [0];
8131                         ins->inst_i1 = args [1];
8132                 }
8133 #endif
8134         }
8135
8136         return ins;
8137 }
8138 #endif
8139
8140 gboolean
8141 mono_arch_print_tree (MonoInst *tree, int arity)
8142 {
8143         return 0;
8144 }
8145
8146 mgreg_t
8147 mono_arch_context_get_int_reg (MonoContext *ctx, int reg)
8148 {
8149         return ctx->gregs [reg];
8150 }
8151
8152 void
8153 mono_arch_context_set_int_reg (MonoContext *ctx, int reg, mgreg_t val)
8154 {
8155         ctx->gregs [reg] = val;
8156 }
8157
8158 gpointer
8159 mono_arch_install_handler_block_guard (MonoJitInfo *ji, MonoJitExceptionInfo *clause, MonoContext *ctx, gpointer new_value)
8160 {
8161         gpointer *sp, old_value;
8162         char *bp;
8163
8164         /*Load the spvar*/
8165         bp = (char *)MONO_CONTEXT_GET_BP (ctx);
8166         sp = (gpointer *)*(gpointer*)(bp + clause->exvar_offset);
8167
8168         old_value = *sp;
8169         if (old_value < ji->code_start || (char*)old_value > ((char*)ji->code_start + ji->code_size))
8170                 return old_value;
8171
8172         *sp = new_value;
8173
8174         return old_value;
8175 }
8176
8177 /*
8178  * mono_arch_emit_load_aotconst:
8179  *
8180  *   Emit code to load the contents of the GOT slot identified by TRAMP_TYPE and
8181  * TARGET from the mscorlib GOT in full-aot code.
8182  * On AMD64, the result is placed into R11.
8183  */
8184 guint8*
8185 mono_arch_emit_load_aotconst (guint8 *start, guint8 *code, MonoJumpInfo **ji, MonoJumpInfoType tramp_type, gconstpointer target)
8186 {
8187         *ji = mono_patch_info_list_prepend (*ji, code - start, tramp_type, target);
8188         amd64_mov_reg_membase (code, AMD64_R11, AMD64_RIP, 0, 8);
8189
8190         return code;
8191 }
8192
8193 /*
8194  * mono_arch_get_trampolines:
8195  *
8196  *   Return a list of MonoTrampInfo structures describing arch specific trampolines
8197  * for AOT.
8198  */
8199 GSList *
8200 mono_arch_get_trampolines (gboolean aot)
8201 {
8202         return mono_amd64_get_exception_trampolines (aot);
8203 }
8204
8205 /* Soft Debug support */
8206 #ifdef MONO_ARCH_SOFT_DEBUG_SUPPORTED
8207
8208 /*
8209  * mono_arch_set_breakpoint:
8210  *
8211  *   Set a breakpoint at the native code corresponding to JI at NATIVE_OFFSET.
8212  * The location should contain code emitted by OP_SEQ_POINT.
8213  */
8214 void
8215 mono_arch_set_breakpoint (MonoJitInfo *ji, guint8 *ip)
8216 {
8217         guint8 *code = ip;
8218
8219         if (ji->from_aot) {
8220                 guint32 native_offset = ip - (guint8*)ji->code_start;
8221                 SeqPointInfo *info = (SeqPointInfo *)mono_arch_get_seq_point_info (mono_domain_get (), (guint8 *)ji->code_start);
8222
8223                 g_assert (info->bp_addrs [native_offset] == 0);
8224                 info->bp_addrs [native_offset] = mini_get_breakpoint_trampoline ();
8225         } else {
8226                 /* ip points to a mov r11, 0 */
8227                 g_assert (code [0] == 0x41);
8228                 g_assert (code [1] == 0xbb);
8229                 amd64_mov_reg_imm (code, AMD64_R11, 1);
8230         }
8231 }
8232
8233 /*
8234  * mono_arch_clear_breakpoint:
8235  *
8236  *   Clear the breakpoint at IP.
8237  */
8238 void
8239 mono_arch_clear_breakpoint (MonoJitInfo *ji, guint8 *ip)
8240 {
8241         guint8 *code = ip;
8242
8243         if (ji->from_aot) {
8244                 guint32 native_offset = ip - (guint8*)ji->code_start;
8245                 SeqPointInfo *info = (SeqPointInfo *)mono_arch_get_seq_point_info (mono_domain_get (), (guint8 *)ji->code_start);
8246
8247                 info->bp_addrs [native_offset] = NULL;
8248         } else {
8249                 amd64_mov_reg_imm (code, AMD64_R11, 0);
8250         }
8251 }
8252
8253 gboolean
8254 mono_arch_is_breakpoint_event (void *info, void *sigctx)
8255 {
8256         /* We use soft breakpoints on amd64 */
8257         return FALSE;
8258 }
8259
8260 /*
8261  * mono_arch_skip_breakpoint:
8262  *
8263  *   Modify CTX so the ip is placed after the breakpoint instruction, so when
8264  * we resume, the instruction is not executed again.
8265  */
8266 void
8267 mono_arch_skip_breakpoint (MonoContext *ctx, MonoJitInfo *ji)
8268 {
8269         g_assert_not_reached ();
8270 }
8271
8272 /*
8273  * mono_arch_start_single_stepping:
8274  *
8275  *   Start single stepping.
8276  */
8277 void
8278 mono_arch_start_single_stepping (void)
8279 {
8280         ss_trampoline = mini_get_single_step_trampoline ();
8281 }
8282
8283 /*
8284  * mono_arch_stop_single_stepping:
8285  *
8286  *   Stop single stepping.
8287  */
8288 void
8289 mono_arch_stop_single_stepping (void)
8290 {
8291         ss_trampoline = NULL;
8292 }
8293
8294 /*
8295  * mono_arch_is_single_step_event:
8296  *
8297  *   Return whenever the machine state in SIGCTX corresponds to a single
8298  * step event.
8299  */
8300 gboolean
8301 mono_arch_is_single_step_event (void *info, void *sigctx)
8302 {
8303         /* We use soft breakpoints on amd64 */
8304         return FALSE;
8305 }
8306
8307 /*
8308  * mono_arch_skip_single_step:
8309  *
8310  *   Modify CTX so the ip is placed after the single step trigger instruction,
8311  * we resume, the instruction is not executed again.
8312  */
8313 void
8314 mono_arch_skip_single_step (MonoContext *ctx)
8315 {
8316         g_assert_not_reached ();
8317 }
8318
8319 /*
8320  * mono_arch_create_seq_point_info:
8321  *
8322  *   Return a pointer to a data structure which is used by the sequence
8323  * point implementation in AOTed code.
8324  */
8325 gpointer
8326 mono_arch_get_seq_point_info (MonoDomain *domain, guint8 *code)
8327 {
8328         SeqPointInfo *info;
8329         MonoJitInfo *ji;
8330
8331         // FIXME: Add a free function
8332
8333         mono_domain_lock (domain);
8334         info = (SeqPointInfo *)g_hash_table_lookup (domain_jit_info (domain)->arch_seq_points,
8335                                                                 code);
8336         mono_domain_unlock (domain);
8337
8338         if (!info) {
8339                 ji = mono_jit_info_table_find (domain, (char*)code);
8340                 g_assert (ji);
8341
8342                 // FIXME: Optimize the size
8343                 info = (SeqPointInfo *)g_malloc0 (sizeof (SeqPointInfo) + (ji->code_size * sizeof (gpointer)));
8344
8345                 info->ss_tramp_addr = &ss_trampoline;
8346
8347                 mono_domain_lock (domain);
8348                 g_hash_table_insert (domain_jit_info (domain)->arch_seq_points,
8349                                                          code, info);
8350                 mono_domain_unlock (domain);
8351         }
8352
8353         return info;
8354 }
8355
8356 void
8357 mono_arch_init_lmf_ext (MonoLMFExt *ext, gpointer prev_lmf)
8358 {
8359         ext->lmf.previous_lmf = prev_lmf;
8360         /* Mark that this is a MonoLMFExt */
8361         ext->lmf.previous_lmf = (gpointer)(((gssize)ext->lmf.previous_lmf) | 2);
8362         ext->lmf.rsp = (gssize)ext;
8363 }
8364
8365 #endif
8366
8367 gboolean
8368 mono_arch_opcode_supported (int opcode)
8369 {
8370         switch (opcode) {
8371         case OP_ATOMIC_ADD_I4:
8372         case OP_ATOMIC_ADD_I8:
8373         case OP_ATOMIC_EXCHANGE_I4:
8374         case OP_ATOMIC_EXCHANGE_I8:
8375         case OP_ATOMIC_CAS_I4:
8376         case OP_ATOMIC_CAS_I8:
8377         case OP_ATOMIC_LOAD_I1:
8378         case OP_ATOMIC_LOAD_I2:
8379         case OP_ATOMIC_LOAD_I4:
8380         case OP_ATOMIC_LOAD_I8:
8381         case OP_ATOMIC_LOAD_U1:
8382         case OP_ATOMIC_LOAD_U2:
8383         case OP_ATOMIC_LOAD_U4:
8384         case OP_ATOMIC_LOAD_U8:
8385         case OP_ATOMIC_LOAD_R4:
8386         case OP_ATOMIC_LOAD_R8:
8387         case OP_ATOMIC_STORE_I1:
8388         case OP_ATOMIC_STORE_I2:
8389         case OP_ATOMIC_STORE_I4:
8390         case OP_ATOMIC_STORE_I8:
8391         case OP_ATOMIC_STORE_U1:
8392         case OP_ATOMIC_STORE_U2:
8393         case OP_ATOMIC_STORE_U4:
8394         case OP_ATOMIC_STORE_U8:
8395         case OP_ATOMIC_STORE_R4:
8396         case OP_ATOMIC_STORE_R8:
8397                 return TRUE;
8398         default:
8399                 return FALSE;
8400         }
8401 }
8402
8403 CallInfo*
8404 mono_arch_get_call_info (MonoMemPool *mp, MonoMethodSignature *sig)
8405 {
8406         return get_call_info (mp, sig);
8407 }