mono/mini/cpu-x86.md

   1 # x86-class cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant information
   3 # about the cpu instructions that may be used by the regsiter allocator, the scheduler
   4 # and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
   8 # Here is a description of the specifiers valid for this file and their possible values.
   9 #
  10 # dest:register       describes the destination register of an instruction
  11 # src1:register       describes the first source register of an instruction
  12 # src2:register       describes the second source register of an instruction
  13 #
  14 # register may have the following values:
  15 #       i  integer register
  16 #       b  base register (used in address references)
  17 #       f  floating point register
  18 #       a  EAX register
  19 #       d  EDX register
  20 #   s  ECX register
  21 #       l  long reg (forced eax:edx)
  22 #       L  long reg (dynamic)
  23 #       y  the reg needs to be one of EAX,EBX,ECX,EDX (sete opcodes)
  24 #
  25 # len:number         describe the maximun length in bytes of the instruction
  26 #                    number is a positive integer.  If the length is not specified
  27 #                    it defaults to zero.   But lengths are only checked if the given opcode
  28 #                    is encountered during compilation. Some opcodes, like CONV_U4 are
  29 #                    transformed into other opcodes in the brg files, so they do not show up
  30 #                    during code generation.
  31 #
  32 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  33 #
  34 # clob:spec          describe if the instruction clobbers registers or has special needs
  35 #
  36 # spec can be one of the following characters:
  37 #       c  clobbers caller-save registers
  38 #       1  clobbers the first source register
  39 #       a  EAX is clobbered
  40 #   d  EDX is clobbered
  41 #       x  both the source operands are clobbered (xchg)
  42 #
  43 # flags:spec        describe if the instruction uses or sets the flags (unused)
  44 #
  45 # spec can be one of the following chars:
  46 #       s  sets the flags
  47 #       u  uses the flags
  48 #       m  uses and modifies the flags
  49 #
  50 # res:spec          describe what units are used in the processor (unused)
  51 #
  52 # delay:            describe delay slots (unused)
  53 #
  54 # the required specifiers are: len, clob (if registers are clobbered), the registers
  55 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  56 #
  57 # See the code in mini-x86.c for more details on how the specifiers are used.
  58 #
  59 break: len:1
  60 jmp: len:32
  61 call: dest:a clob:c len:17
  62 br: len:5
  63 int_beq: len:6
  64 int_bge: len:6
  65 int_bgt: len:6
  66 int_ble: len:6
  67 int_blt: len:6
  68 int_bne_un: len:6
  69 int_bge_un: len:6
  70 int_bgt_un: len:6
  71 int_ble_un: len:6
  72 int_blt_un: len:6
  73 label: len:0
  74
  75 int_add: dest:i src1:i src2:i len:2 clob:1
  76 int_sub: dest:i src1:i src2:i len:2 clob:1
  77 int_mul: dest:i src1:i src2:i len:3 clob:1
  78 int_div: dest:a src1:a src2:i len:15 clob:d
  79 int_div_un: dest:a src1:a src2:i len:15 clob:d
  80 int_rem: dest:d src1:a src2:i len:15 clob:a
  81 int_rem_un: dest:d src1:a src2:i len:15 clob:a
  82 int_and: dest:i src1:i src2:i len:2 clob:1
  83 int_or: dest:i src1:i src2:i len:2 clob:1
  84 int_xor: dest:i src1:i src2:i len:2 clob:1
  85 int_shl: dest:i src1:i src2:s clob:1 len:2
  86 int_shr: dest:i src1:i src2:s clob:1 len:2
  87 int_shr_un: dest:i src1:i src2:s clob:1 len:2
  88 int_min: dest:i src1:i src2:i len:16 clob:1
  89 int_min_un: dest:i src1:i src2:i len:16 clob:1
  90 int_max: dest:i src1:i src2:i len:16 clob:1
  91 int_max_un: dest:i src1:i src2:i len:16 clob:1
  92
  93 int_neg: dest:i src1:i len:2 clob:1
  94 int_not: dest:i src1:i len:2 clob:1
  95 int_conv_to_i1: dest:i src1:y len:3
  96 int_conv_to_i2: dest:i src1:i len:3
  97 int_conv_to_i4: dest:i src1:i len:2
  98 int_conv_to_r4: dest:f src1:i len:7
  99 int_conv_to_r8: dest:f src1:i len:7
 100 int_conv_to_u4: dest:i src1:i
 101 int_conv_to_u2: dest:i src1:i len:3
 102 int_conv_to_u1: dest:i src1:y len:3
 103 int_conv_to_i: dest:i src1:i len:3
 104 int_mul_ovf: dest:i src1:i src2:i clob:1 len:9
 105 int_mul_ovf_un: dest:i src1:i src2:i len:16
 106
 107 throw: src1:i len:13
 108 rethrow: src1:i len:13
 109 start_handler: len:16
 110 endfinally: len:16
 111 endfilter: src1:a len:16
 112
 113 ckfinite: dest:f src1:f len:32
 114 ceq: dest:y len:6
 115 cgt: dest:y len:6
 116 cgt.un: dest:y len:6
 117 clt: dest:y len:6
 118 clt.un: dest:y len:6
 119 cne: dest:y len:6
 120 localloc: dest:i src1:i len:120
 121 compare: src1:i src2:i len:2
 122 compare_imm: src1:i len:6
 123 fcompare: src1:f src2:f clob:a len:9
 124 oparglist: src1:b len:10
 125 outarg: src1:i len:1
 126 outarg_imm: len:5
 127 setret: dest:a src1:i len:2
 128 setlret: dest:l src1:i src2:i len:4
 129 checkthis: src1:b len:3
 130 voidcall: len:17 clob:c
 131 voidcall_reg: src1:i len:11 clob:c
 132 voidcall_membase: src1:b len:16 clob:c
 133 fcall: dest:f len:48 clob:c
 134 fcall_reg: dest:f src1:i len:48 clob:c
 135 fcall_membase: dest:f src1:b len:48 clob:c
 136 lcall: dest:l len:17 clob:c
 137 lcall_reg: dest:l src1:i len:11 clob:c
 138 lcall_membase: dest:l src1:b len:16 clob:c
 139 vcall: len:17 clob:c
 140 vcall_reg: src1:i len:11 clob:c
 141 vcall_membase: src1:b len:16 clob:c
 142 call_reg: dest:a src1:i len:11 clob:c
 143 call_membase: dest:a src1:b len:16 clob:c
 144 iconst: dest:i len:5
 145 r4const: dest:f len:15
 146 r8const: dest:f len:16
 147 store_membase_imm: dest:b len:10
 148 store_membase_reg: dest:b src1:i len:7
 149 storei1_membase_imm: dest:b len:10
 150 storei1_membase_reg: dest:b src1:y len:7
 151 storei2_membase_imm: dest:b len:11
 152 storei2_membase_reg: dest:b src1:i len:7
 153 storei4_membase_imm: dest:b len:10
 154 storei4_membase_reg: dest:b src1:i len:7
 155 storei8_membase_imm: dest:b
 156 storei8_membase_reg: dest:b src1:i
 157 storer4_membase_reg: dest:b src1:f len:7
 158 storer8_membase_reg: dest:b src1:f len:7
 159 load_membase: dest:i src1:b len:7
 160 loadi1_membase: dest:y src1:b len:7
 161 loadu1_membase: dest:y src1:b len:7
 162 loadi2_membase: dest:i src1:b len:7
 163 loadu2_membase: dest:i src1:b len:7
 164 loadi4_membase: dest:i src1:b len:7
 165 loadu4_membase: dest:i src1:b len:7
 166 loadi8_membase: dest:i src1:b
 167 loadr4_membase: dest:f src1:b len:7
 168 loadr8_membase: dest:f src1:b len:7
 169 loadr8_spill_membase: src1:b len:9
 170 loadu4_mem: dest:i len:9
 171 move: dest:i src1:i len:2
 172 addcc_imm: dest:i src1:i len:6 clob:1
 173 add_imm: dest:i src1:i len:6 clob:1
 174 subcc_imm: dest:i src1:i len:6 clob:1
 175 sub_imm: dest:i src1:i len:6 clob:1
 176 mul_imm: dest:i src1:i len:9
 177 # there is no actual support for division or reminder by immediate
 178 # we simulate them, though (but we need to change the burg rules
 179 # to allocate a symbolic reg for src2)
 180 div_imm: dest:a src1:a src2:i len:15 clob:d
 181 div_un_imm: dest:a src1:a src2:i len:15 clob:d
 182 rem_imm: dest:d src1:a src2:i len:15 clob:a
 183 rem_un_imm: dest:d src1:a src2:i len:15 clob:a
 184 and_imm: dest:i src1:i len:6 clob:1
 185 or_imm: dest:i src1:i len:6 clob:1
 186 xor_imm: dest:i src1:i len:6 clob:1
 187 shl_imm: dest:i src1:i len:6 clob:1
 188 shr_imm: dest:i src1:i len:6 clob:1
 189 shr_un_imm: dest:i src1:i len:6 clob:1
 190 cond_exc_eq: len:6
 191 cond_exc_ne_un: len:6
 192 cond_exc_lt: len:6
 193 cond_exc_lt_un: len:6
 194 cond_exc_gt: len:6
 195 cond_exc_gt_un: len:6
 196 cond_exc_ge: len:6
 197 cond_exc_ge_un: len:6
 198 cond_exc_le: len:6
 199 cond_exc_le_un: len:6
 200 cond_exc_ov: len:6
 201 cond_exc_no: len:6
 202 cond_exc_c: len:6
 203 cond_exc_nc: len:6
 204 long_shl: dest:L src1:L src2:s clob:1 len:21
 205 long_shr: dest:L src1:L src2:s clob:1 len:22
 206 long_shr_un: dest:L src1:L src2:s clob:1 len:22
 207 long_conv_to_ovf_i: dest:i src1:i src2:i len:30
 208 long_mul_ovf:
 209 long_conv_to_r_un: dest:f src1:i src2:i len:37
 210 long_shr_imm: dest:L src1:L clob:1 len:10
 211 long_shr_un_imm: dest:L src1:L clob:1 len:10
 212 long_shl_imm: dest:L src1:L clob:1 len:10
 213 float_beq: len:12
 214 float_bne_un: len:18
 215 float_blt: len:12
 216 float_blt_un: len:20
 217 float_bgt: len:12
 218 float_bgt_un: len:20
 219 float_bge: len:22
 220 float_bge_un: len:12
 221 float_ble: len:22
 222 float_ble_un: len:12
 223 float_add: dest:f src1:f src2:f len:2
 224 float_sub: dest:f src1:f src2:f len:2
 225 float_mul: dest:f src1:f src2:f len:2
 226 float_div: dest:f src1:f src2:f len:2
 227 float_div_un: dest:f src1:f src2:f len:2
 228 float_rem: dest:f src1:f src2:f len:17
 229 float_rem_un: dest:f src1:f src2:f len:17
 230 float_neg: dest:f src1:f len:2
 231 float_not: dest:f src1:f len:2
 232 float_conv_to_i1: dest:y src1:f len:39
 233 float_conv_to_i2: dest:y src1:f len:39
 234 float_conv_to_i4: dest:i src1:f len:39
 235 float_conv_to_i8: dest:L src1:f len:39
 236 float_conv_to_u4: dest:i src1:f len:39
 237 float_conv_to_u8: dest:L src1:f len:39
 238 float_conv_to_u2: dest:y src1:f len:39
 239 float_conv_to_u1: dest:y src1:f len:39
 240 float_conv_to_i: dest:i src1:f len:39
 241 float_conv_to_ovf_i: dest:a src1:f len:30
 242 float_conv_to_ovd_u: dest:a src1:f len:30
 243 float_mul_ovf:
 244 float_ceq: dest:y src1:f src2:f len:25
 245 float_cgt: dest:y src1:f src2:f len:25
 246 float_cgt_un: dest:y src1:f src2:f len:37
 247 float_clt: dest:y src1:f src2:f len:25
 248 float_clt_un: dest:y src1:f src2:f len:32
 249 float_conv_to_u: dest:i src1:f len:36
 250 call_handler: len:11
 251 aot_const: dest:i len:5
 252 load_gotaddr: dest:i len:64
 253 got_entry: dest:i src1:b len:7
 254 x86_test_null: src1:i len:2
 255 x86_compare_membase_reg: src1:b src2:i len:7
 256 x86_compare_membase_imm: src1:b len:11
 257 x86_compare_membase8_imm: src1:b len:8
 258 x86_compare_mem_imm: len:11
 259 x86_compare_reg_membase: src1:i src2:b len:7
 260 x86_inc_reg: dest:i src1:i clob:1 len:1
 261 x86_inc_membase: src1:b len:7
 262 x86_dec_reg: dest:i src1:i clob:1 len:1
 263 x86_dec_membase: src1:b len:7
 264 x86_add_membase_imm: src1:b len:11
 265 x86_sub_membase_imm: src1:b len:11
 266 x86_and_membase_imm: src1:b len:11
 267 x86_or_membase_imm: src1:b len:11
 268 x86_xor_membase_imm: src1:b len:11
 269 x86_push: src1:i len:1
 270 x86_push_imm: len:5
 271 x86_push_membase: src1:b len:7
 272 x86_push_obj: src1:b len:30
 273 x86_push_got_entry: src1:b len:7
 274 x86_lea: dest:i src1:i src2:i len:7
 275 x86_lea_membase: dest:i src1:i len:10
 276 x86_xchg: src1:i src2:i clob:x len:1
 277 x86_fpop: src1:f len:2
 278 x86_fp_load_i8: dest:f src1:b len:7
 279 x86_fp_load_i4: dest:f src1:b len:7
 280 x86_seteq_membase: src1:b len:7
 281 x86_setne_membase: src1:b len:7
 282
 283 x86_add_reg_membase: dest:i src1:i src2:b clob:1 len:11
 284 x86_sub_reg_membase: dest:i src1:i src2:b clob:1 len:11
 285 x86_mul_reg_membase: dest:i src1:i src2:b clob:1 len:13
 286
 287 adc: dest:i src1:i src2:i len:2 clob:1
 288 addcc: dest:i src1:i src2:i len:2 clob:1
 289 subcc: dest:i src1:i src2:i len:2 clob:1
 290 adc_imm: dest:i src1:i len:6 clob:1
 291 sbb: dest:i src1:i src2:i len:2 clob:1
 292 sbb_imm: dest:i src1:i len:6 clob:1
 293 br_reg: src1:i len:2
 294 sin: dest:f src1:f len:6
 295 cos: dest:f src1:f len:6
 296 abs: dest:f src1:f len:2
 297 tan: dest:f src1:f len:49
 298 atan: dest:f src1:f len:8
 299 sqrt: dest:f src1:f len:2
 300 bigmul: len:2 dest:l src1:a src2:i
 301 bigmul_un: len:2 dest:l src1:a src2:i
 302 sext_i1: dest:i src1:y len:3
 303 sext_i2: dest:i src1:y len:3
 304 tls_get: dest:i len:20
 305 atomic_add_i4: src1:b src2:i dest:i len:16
 306 atomic_add_new_i4: src1:b src2:i dest:i len:16
 307 atomic_exchange_i4: src1:b src2:i dest:a len:24
 308 atomic_cas_imm_i4: src1:b src2:i dest:a len:24
 309 memory_barrier: len:16
 310
 311 # Linear IR opcodes
 312 nop: len:0
 313 dummy_use: len:0
 314 dummy_store: len:0
 315 not_reached: len:0
 316 not_null: src1:i len:0
 317
 318 jump_table: dest:i len:5
 319
 320 int_adc: dest:i src1:i src2:i len:2 clob:1
 321 int_addcc: dest:i src1:i src2:i len:2 clob:1
 322 int_subcc: dest:i src1:i src2:i len:2 clob:1
 323 int_sbb: dest:i src1:i src2:i len:2 clob:1
 324
 325 int_add_imm: dest:i src1:i len:6 clob:1
 326 int_sub_imm: dest:i src1:i len:6 clob:1
 327 int_mul_imm: dest:i src1:i len:9
 328 int_div_imm: dest:a src1:a len:15 clob:d
 329 int_div_un_imm: dest:a src1:a len:15 clob:d
 330 int_rem_imm: dest:a src1:a len:15 clob:d
 331 int_rem_un_imm: dest:d src1:a len:15 clob:a
 332 int_and_imm: dest:i src1:i len:6 clob:1
 333 int_or_imm: dest:i src1:i len:6 clob:1
 334 int_xor_imm: dest:i src1:i len:6 clob:1
 335 int_shl_imm: dest:i src1:i len:6 clob:1
 336 int_shr_imm: dest:i src1:i len:6 clob:1
 337 int_shr_un_imm: dest:i src1:i len:6 clob:1
 338
 339 int_conv_to_r_un: dest:f src1:i len:32
 340
 341 int_ceq: dest:y len:6
 342 int_cgt: dest:y len:6
 343 int_cgt_un: dest:y len:6
 344 int_clt: dest:y len:6
 345 int_clt_un: dest:y len:6
 346
 347 cond_exc_ieq: len:6
 348 cond_exc_ine_un: len:6
 349 cond_exc_ilt: len:6
 350 cond_exc_ilt_un: len:6
 351 cond_exc_igt: len:6
 352 cond_exc_igt_un: len:6
 353 cond_exc_ige: len:6
 354 cond_exc_ige_un: len:6
 355 cond_exc_ile: len:6
 356 cond_exc_ile_un: len:6
 357 cond_exc_iov: len:6
 358 cond_exc_ino: len:6
 359 cond_exc_ic: len:6
 360 cond_exc_inc: len:6
 361
 362 icompare: src1:i src2:i len:2
 363 icompare_imm: src1:i len:6
 364
 365 cmov_ieq: dest:i src1:i src2:i len:16 clob:1
 366 cmov_ige: dest:i src1:i src2:i len:16 clob:1
 367 cmov_igt: dest:i src1:i src2:i len:16 clob:1
 368 cmov_ile: dest:i src1:i src2:i len:16 clob:1
 369 cmov_ilt: dest:i src1:i src2:i len:16 clob:1
 370 cmov_ine_un: dest:i src1:i src2:i len:16 clob:1
 371 cmov_ige_un: dest:i src1:i src2:i len:16 clob:1
 372 cmov_igt_un: dest:i src1:i src2:i len:16 clob:1
 373 cmov_ile_un: dest:i src1:i src2:i len:16 clob:1
 374 cmov_ilt_un: dest:i src1:i src2:i len:16 clob:1
 375
 376 long_conv_to_ovf_i4_2: dest:i src1:i src2:i len:30
 377 long_conv_to_r8_2: dest:f src1:i src2:i len:37
 378 long_conv_to_r4_2: dest:f src1:i src2:i len:64
 379 long_conv_to_r_un_2: dest:f src1:i src2:i len:37
 380
 381 fmove: dest:f src1:f
 382 float_conv_to_r4: dest:f src1:f
 383
 384 load_mem: dest:i len:9
 385 loadi4_mem: dest:i len:9
 386 loadu1_mem: dest:i len:9
 387 loadu2_mem: dest:i len:9
 388
 389 vcall2: len:17 clob:c
 390 vcall2_reg: src1:i len:11 clob:c
 391 vcall2_membase: src1:b len:16 clob:c
 392
 393 localloc_imm: dest:i len:120
 394
 395 x86_add_membase_reg: src1:b src2:i len:11
 396 x86_sub_membase_reg: src1:b src2:i len:11
 397 x86_and_membase_reg: src1:b src2:i len:11
 398 x86_or_membase_reg: src1:b src2:i len:11
 399 x86_xor_membase_reg: src1:b src2:i len:11
 400 x86_mul_membase_reg: src1:b src2:i len:13
 401
 402 x86_and_reg_membase: dest:i src1:i src2:b clob:1 len:6
 403 x86_or_reg_membase: dest:i src1:i src2:b clob:1 len:6
 404 x86_xor_reg_membase: dest:i src1:i src2:b clob:1 len:6
 405
 406 x86_fxch: len:2