mono/mini/cpu-x86.md

   1 # x86-class cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant information
   3 # about the cpu instructions that may be used by the regsiter allocator, the scheduler
   4 # and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
   8 # Here is a description of the specifiers valid for this file and their possible values.
   9 #
  10 # dest:register       describes the destination register of an instruction
  11 # src1:register       describes the first source register of an instruction
  12 # src2:register       describes the second source register of an instruction
  13 #
  14 # register may have the following values:
  15 #       i  integer register
  16 #       b  base register (used in address references)
  17 #       f  floating point register
  18 #       a  EAX register
  19 #       d  EDX register
  20 #   s  ECX register
  21 #       l  long reg (forced eax:edx)
  22 #       L  long reg (dynamic)
  23 #       y  the reg needs to be one of EAX,EBX,ECX,EDX (sete opcodes)
  24 #
  25 # len:number         describe the maximun length in bytes of the instruction
  26 #                    number is a positive integer.  If the length is not specified
  27 #                    it defaults to zero.   But lengths are only checked if the given opcode
  28 #                    is encountered during compilation. Some opcodes, like CONV_U4 are
  29 #                    transformed into other opcodes in the brg files, so they do not show up
  30 #                    during code generation.
  31 #
  32 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  33 #
  34 # clob:spec          describe if the instruction clobbers registers or has special needs
  35 #
  36 # spec can be one of the following characters:
  37 #       c  clobbers caller-save registers
  38 #       1  clobbers the first source register
  39 #       a  EAX is clobbered
  40 #   d  EDX is clobbered
  41 #       x  both the source operands are clobbered (xchg)
  42 #
  43 # flags:spec        describe if the instruction uses or sets the flags (unused)
  44 #
  45 # spec can be one of the following chars:
  46 #       s  sets the flags
  47 #       u  uses the flags
  48 #       m  uses and modifies the flags
  49 #
  50 # res:spec          describe what units are used in the processor (unused)
  51 #
  52 # delay:            describe delay slots (unused)
  53 #
  54 # the required specifiers are: len, clob (if registers are clobbered), the registers
  55 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  56 #
  57 # See the code in mini-x86.c for more details on how the specifiers are used.
  58 #
  59 break: len:1
  60 jmp: len:32
  61 call: dest:a clob:c len:17
  62 br: len:5
  63 beq: len:6
  64 bge: len:6
  65 bgt: len:6
  66 ble: len:6
  67 blt: len:6
  68 bne.un: len:6
  69 bge.un: len:6
  70 bgt.un: len:6
  71 ble.un: len:6
  72 blt.un: len:6
  73 label: len:0
  74 add: dest:i src1:i src2:i len:2 clob:1
  75 sub: dest:i src1:i src2:i len:2 clob:1
  76 mul: dest:i src1:i src2:i len:3 clob:1
  77 div: dest:a src1:a src2:i len:15 clob:d
  78 div.un: dest:a src1:a src2:i len:15 clob:d
  79 rem: dest:d src1:a src2:i len:15 clob:a
  80 rem.un: dest:d src1:a src2:i len:15 clob:a
  81 and: dest:i src1:i src2:i len:2 clob:1
  82 or: dest:i src1:i src2:i len:2 clob:1
  83 xor: dest:i src1:i src2:i len:2 clob:1
  84 shl: dest:i src1:i src2:s clob:1 len:2
  85 shr: dest:i src1:i src2:s clob:1 len:2
  86 shr.un: dest:i src1:i src2:s clob:1 len:2
  87 neg: dest:i src1:i len:2 clob:1
  88 not: dest:i src1:i len:2 clob:1
  89 conv.i1: dest:i src1:y len:3
  90 conv.i2: dest:i src1:i len:3
  91 conv.i4: dest:i src1:i len:2
  92 conv.r4: dest:f src1:i len:7
  93 conv.r8: dest:f src1:i len:7
  94 conv.u4: dest:i src1:i
  95 conv.u2: dest:i src1:i len:3
  96 conv.u1: dest:i src1:y len:3
  97 conv.i: dest:i src1:i len:3
  98
  99 int_xor: dest:i src1:i src2:i len:2 clob:1
 100
 101 throw: src1:i len:13
 102 rethrow: src1:i len:13
 103 start_handler: len:16
 104 endfinally: len:16
 105 endfilter: src1:a len:16
 106
 107 ckfinite: dest:f src1:f len:32
 108 mul.ovf: dest:i src1:i src2:i clob:1 len:9
 109 # this opcode is handled specially in the code generator
 110 mul.ovf.un: dest:i src1:i src2:i len:16
 111 conv.u: dest:i src1:i len:3
 112 ceq: dest:y len:6
 113 cgt: dest:y len:6
 114 cgt.un: dest:y len:6
 115 clt: dest:y len:6
 116 clt.un: dest:y len:6
 117 cne: dest:y len:6
 118 localloc: dest:i src1:i len:120
 119 compare: src1:i src2:i len:2
 120 compare_imm: src1:i len:6
 121 fcompare: src1:f src2:f clob:a len:9
 122 oparglist: src1:b len:10
 123 outarg: src1:i len:1
 124 outarg_imm: len:5
 125 setret: dest:a src1:i len:2
 126 setlret: dest:l src1:i src2:i len:4
 127 checkthis: src1:b len:2
 128 voidcall: len:17 clob:c
 129 voidcall_reg: src1:i len:11 clob:c
 130 voidcall_membase: src1:b len:16 clob:c
 131 fcall: dest:f len:17 clob:c
 132 fcall_reg: dest:f src1:i len:11 clob:c
 133 fcall_membase: dest:f src1:b len:16 clob:c
 134 lcall: dest:l len:17 clob:c
 135 lcall_reg: dest:l src1:i len:11 clob:c
 136 lcall_membase: dest:l src1:b len:16 clob:c
 137 vcall: len:17 clob:c
 138 vcall_reg: src1:i len:11 clob:c
 139 vcall_membase: src1:b len:16 clob:c
 140 call_reg: dest:a src1:i len:11 clob:c
 141 call_membase: dest:a src1:b len:16 clob:c
 142 iconst: dest:i len:5
 143 r4const: dest:f len:15
 144 r8const: dest:f len:16
 145 store_membase_imm: dest:b len:10
 146 store_membase_reg: dest:b src1:i len:7
 147 storei1_membase_imm: dest:b len:10
 148 storei1_membase_reg: dest:b src1:y len:7
 149 storei2_membase_imm: dest:b len:11
 150 storei2_membase_reg: dest:b src1:i len:7
 151 storei4_membase_imm: dest:b len:10
 152 storei4_membase_reg: dest:b src1:i len:7
 153 storei8_membase_imm: dest:b
 154 storei8_membase_reg: dest:b src1:i
 155 storer4_membase_reg: dest:b src1:f len:7
 156 storer8_membase_reg: dest:b src1:f len:7
 157 load_membase: dest:i src1:b len:7
 158 loadi1_membase: dest:y src1:b len:7
 159 loadu1_membase: dest:y src1:b len:7
 160 loadi2_membase: dest:i src1:b len:7
 161 loadu2_membase: dest:i src1:b len:7
 162 loadi4_membase: dest:i src1:b len:7
 163 loadu4_membase: dest:i src1:b len:7
 164 loadi8_membase: dest:i src1:b
 165 loadr4_membase: dest:f src1:b len:7
 166 loadr8_membase: dest:f src1:b len:7
 167 loadr8_spill_membase: src1:b len:9
 168 loadu4_mem: dest:i len:9
 169 move: dest:i src1:i len:2
 170 addcc_imm: dest:i src1:i len:6 clob:1
 171 add_imm: dest:i src1:i len:6 clob:1
 172 subcc_imm: dest:i src1:i len:6 clob:1
 173 sub_imm: dest:i src1:i len:6 clob:1
 174 mul_imm: dest:i src1:i len:9
 175 # there is no actual support for division or reminder by immediate
 176 # we simulate them, though (but we need to change the burg rules
 177 # to allocate a symbolic reg for src2)
 178 div_imm: dest:a src1:a src2:i len:15 clob:d
 179 div_un_imm: dest:a src1:a src2:i len:15 clob:d
 180 rem_imm: dest:d src1:a src2:i len:15 clob:a
 181 rem_un_imm: dest:d src1:a src2:i len:15 clob:a
 182 and_imm: dest:i src1:i len:6 clob:1
 183 or_imm: dest:i src1:i len:6 clob:1
 184 xor_imm: dest:i src1:i len:6 clob:1
 185 shl_imm: dest:i src1:i len:6 clob:1
 186 shr_imm: dest:i src1:i len:6 clob:1
 187 shr_un_imm: dest:i src1:i len:6 clob:1
 188 cond_exc_eq: len:6
 189 cond_exc_ne_un: len:6
 190 cond_exc_lt: len:6
 191 cond_exc_lt_un: len:6
 192 cond_exc_gt: len:6
 193 cond_exc_gt_un: len:6
 194 cond_exc_ge: len:6
 195 cond_exc_ge_un: len:6
 196 cond_exc_le: len:6
 197 cond_exc_le_un: len:6
 198 cond_exc_ov: len:6
 199 cond_exc_no: len:6
 200 cond_exc_c: len:6
 201 cond_exc_nc: len:6
 202 long_shl: dest:L src1:L src2:s clob:1 len:21
 203 long_shr: dest:L src1:L src2:s clob:1 len:22
 204 long_shr_un: dest:L src1:L src2:s clob:1 len:22
 205 long_conv_to_ovf_i: dest:i src1:i src2:i len:30
 206 long_mul_ovf:
 207 long_conv_to_r_un: dest:f src1:i src2:i len:37
 208 long_shr_imm: dest:L src1:L clob:1 len:10
 209 long_shr_un_imm: dest:L src1:L clob:1 len:10
 210 long_shl_imm: dest:L src1:L clob:1 len:10
 211 float_beq: len:12
 212 float_bne_un: len:18
 213 float_blt: len:12
 214 float_blt_un: len:20
 215 float_bgt: len:12
 216 float_bgt_un: len:20
 217 float_bge: len:22
 218 float_bge_un: len:12
 219 float_ble: len:22
 220 float_ble_un: len:12
 221 float_add: dest:f src1:f src2:f len:2
 222 float_sub: dest:f src1:f src2:f len:2
 223 float_mul: dest:f src1:f src2:f len:2
 224 float_div: dest:f src1:f src2:f len:2
 225 float_div_un: dest:f src1:f src2:f len:2
 226 float_rem: dest:f src1:f src2:f len:17
 227 float_rem_un: dest:f src1:f src2:f len:17
 228 float_neg: dest:f src1:f len:2
 229 float_not: dest:f src1:f len:2
 230 float_conv_to_i1: dest:y src1:f len:39
 231 float_conv_to_i2: dest:y src1:f len:39
 232 float_conv_to_i4: dest:i src1:f len:39
 233 float_conv_to_i8: dest:L src1:f len:39
 234 float_conv_to_u4: dest:i src1:f len:39
 235 float_conv_to_u8: dest:L src1:f len:39
 236 float_conv_to_u2: dest:y src1:f len:39
 237 float_conv_to_u1: dest:y src1:f len:39
 238 float_conv_to_i: dest:i src1:f len:39
 239 float_conv_to_ovf_i: dest:a src1:f len:30
 240 float_conv_to_ovd_u: dest:a src1:f len:30
 241 float_mul_ovf:
 242 float_ceq: dest:y src1:f src2:f len:25
 243 float_cgt: dest:y src1:f src2:f len:25
 244 float_cgt_un: dest:y src1:f src2:f len:37
 245 float_clt: dest:y src1:f src2:f len:25
 246 float_clt_un: dest:y src1:f src2:f len:32
 247 float_conv_to_u: dest:i src1:f len:36
 248 call_handler: len:11
 249 aot_const: dest:i len:5
 250 load_gotaddr: dest:i len:64
 251 got_entry: dest:i src1:b len:7
 252 x86_test_null: src1:i len:2
 253 x86_compare_membase_reg: src1:b src2:i len:7
 254 x86_compare_membase_imm: src1:b len:11
 255 x86_compare_membase8_imm: src1:b len:8
 256 x86_compare_mem_imm: len:11
 257 x86_compare_reg_membase: src1:i src2:b len:7
 258 x86_inc_reg: dest:i src1:i clob:1 len:1
 259 x86_inc_membase: src1:b len:7
 260 x86_dec_reg: dest:i src1:i clob:1 len:1
 261 x86_dec_membase: src1:b len:7
 262 x86_add_membase_imm: src1:b len:11
 263 x86_sub_membase_imm: src1:b len:11
 264 x86_and_membase_imm: src1:b len:11
 265 x86_or_membase_imm: src1:b len:11
 266 x86_xor_membase_imm: src1:b len:11
 267 x86_push: src1:i len:1
 268 x86_push_imm: len:5
 269 x86_push_membase: src1:b len:7
 270 x86_push_obj: src1:b len:30
 271 x86_push_got_entry: src1:b len:7
 272 x86_lea: dest:i src1:i src2:i len:7
 273 x86_lea_membase: dest:i src1:i len:10
 274 x86_xchg: src1:i src2:i clob:x len:1
 275 x86_fpop: src1:f len:2
 276 x86_fp_load_i8: dest:f src1:b len:7
 277 x86_fp_load_i4: dest:f src1:b len:7
 278 x86_seteq_membase: src1:b len:7
 279 x86_setne_membase: src1:b len:7
 280 x86_add_membase: dest:i src1:i src2:b clob:1 len:11
 281 x86_sub_membase: dest:i src1:i src2:b clob:1 len:11
 282 x86_mul_membase: dest:i src1:i src2:b clob:1 len:13
 283 adc: dest:i src1:i src2:i len:2 clob:1
 284 addcc: dest:i src1:i src2:i len:2 clob:1
 285 subcc: dest:i src1:i src2:i len:2 clob:1
 286 adc_imm: dest:i src1:i len:6 clob:1
 287 sbb: dest:i src1:i src2:i len:2 clob:1
 288 sbb_imm: dest:i src1:i len:6 clob:1
 289 br_reg: src1:i len:2
 290 sin: dest:f src1:f len:6
 291 cos: dest:f src1:f len:6
 292 abs: dest:f src1:f len:2
 293 tan: dest:f src1:f len:49
 294 atan: dest:f src1:f len:8
 295 sqrt: dest:f src1:f len:2
 296 bigmul: len:2 dest:l src1:a src2:i
 297 bigmul_un: len:2 dest:l src1:a src2:i
 298 sext_i1: dest:i src1:y len:3
 299 sext_i2: dest:i src1:y len:3
 300 tls_get: dest:i len:20
 301 atomic_add_i4: src1:b src2:i dest:i len:16
 302 atomic_add_new_i4: src1:b src2:i dest:i len:16
 303 atomic_exchange_i4: src1:b src2:i dest:i len:24
 304 memory_barrier: len:16
 305