mono/mini/cpu-sparc.md

   1 # sparc32 cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant information
   3 # about the cpu instructions that may be used by the register allocator, the scheduler
   4 # and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
   8 # Here is a description of the specifiers valid for this file and their possible values.
   9 #
  10 # dest:register       describes the destination register of an instruction
  11 # src1:register       describes the first source register of an instruction
  12 # src2:register       describes the second source register of an instruction
  13 #
  14 # register may have the following values:
  15 #       i  integer register
  16 #       b  base register (used in address references)
  17 #       f  floating point register
  18 #   L  register pair (same as 'i' on v9)
  19 #   l  %o0:%o1 register pair (same as 'i' on v9)
  20 #   o  %o0
  21 #
  22 # len:number         describe the maximun length in bytes of the instruction
  23 # number is a positive integer
  24 #
  25 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  26 #
  27 # clob:spec          describe if the instruction clobbers registers or has special needs
  28 #
  29 # spec can be one of the following characters:
  30 #       c  clobbers caller-save registers
  31 #       r  'reserves' the destination register until a later instruction unreserves it
  32 #          used mostly to set output registers in function calls
  33 #
  34 # flags:spec        describe if the instruction uses or sets the flags (unused)
  35 #
  36 # spec can be one of the following chars:
  37 #       s  sets the flags
  38 #       u  uses the flags
  39 #       m  uses and modifies the flags
  40 #
  41 # res:spec          describe what units are used in the processor (unused)
  42 #
  43 # delay:            describe delay slots (unused)
  44 #
  45 # the required specifiers are: len, clob (if registers are clobbered), the registers
  46 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  47 #
  48 # See the code in mini-sparc32.c for more details on how the specifiers are used.
  49 #
  50 label:
  51 break: len:64
  52 jmp: len:64
  53 br: len:8
  54 beq: len:8
  55 bge: len:8
  56 bgt: len:8
  57 ble: len:8
  58 blt: len:8
  59 bne.un: len:64
  60 bge.un: len:64
  61 bgt.un: len:64
  62 ble.un: len:64
  63 blt.un: len:64
  64 sparc_brz: src1:i len: 8
  65 sparc_brlez: src1:i len: 8
  66 sparc_brlz: src1:i len: 8
  67 sparc_brnz: src1:i len: 8
  68 sparc_brgz: src1:i len: 8
  69 sparc_brgez: src1:i len: 8
  70 sparc_cond_exc_eqz: src1:i len:64
  71 sparc_cond_exc_nez: src1:i len:64
  72 sparc_cond_exc_ltz: src1:i len:64
  73 sparc_cond_exc_gtz: src1:i len:64
  74 sparc_cond_exc_gez: src1:i len:64
  75 sparc_cond_exc_lez: src1:i len:64
  76 ldind.i1: dest:i len:4
  77 ldind.u1: dest:i len:4
  78 ldind.i2: dest:i len:4
  79 ldind.u2: dest:i len:4
  80 ldind.i4: dest:i len:4
  81 ldind.u4: dest:i len:4
  82 ldind.i: dest:i len:4
  83 ldind.ref: dest:i len:4
  84 stind.ref: src1:b src2:i
  85 stind.i1: src1:b src2:i
  86 stind.i2: src1:b src2:i
  87 stind.i4: src1:b src2:i
  88 stind.r4: src1:b src2:f
  89 stind.r8: src1:b src2:f
  90 add: dest:i src1:i src2:i len:64
  91 sub: dest:i src1:i src2:i len:4
  92 mul: dest:i src1:i src2:i len:4
  93 div: dest:i src1:i src2:i len:64
  94 div.un: dest:i src1:i src2:i len:8
  95 rem: dest:d src1:i src2:i len:64
  96 rem.un: dest:d src1:i src2:i len:64
  97 and: dest:i src1:i src2:i len:4
  98 or: dest:i src1:i src2:i len:4
  99 xor: dest:i src1:i src2:i len:4
 100 shl: dest:i src1:i src2:i len:4
 101 shr: dest:i src1:i src2:i len:4
 102 shr.un: dest:i src1:i src2:i len:4
 103 neg: dest:i src1:i len:4
 104 not: dest:i src1:i len:4
 105 conv.i1: dest:i src1:i len:8
 106 conv.i2: dest:i src1:i len:8
 107 conv.i4: dest:i src1:i len:4
 108 conv.i8: dest:i src1:i len:4
 109 conv.r4: dest:f src1:i len:64
 110 conv.r8: dest:f src1:i len:64
 111 conv.u4: dest:i src1:i len:4
 112 conv.u8: dest:i src1:i len:4
 113 throw: src1:i len:64
 114 rethrow: src1:i len:64
 115 conv.ovf.u4: dest:i src1:i len:64
 116 ckfinite: dest:f src1:f len:40
 117 conv.u2: dest:i src1:i len:8
 118 conv.u1: dest:i src1:i len:4
 119 conv.i: dest:i src1:i len:4
 120 mul.ovf: dest:i src1:i src2:i len:64
 121 mul.ovf.un: dest:i src1:i src2:i len:64
 122 start_handler: len:64
 123 endfinally: len:64
 124 endfilter: src1:i len:64
 125 conv.u: dest:i src1:i len:4
 126 arglist: src1:i
 127 ceq: dest:i len:64
 128 cgt: dest:i len:64
 129 cgt.un: dest:i len:64
 130 clt: dest:i len:64
 131 clt.un: dest:i len:64
 132 localloc: dest:i src1:i len:64
 133 sparc_localloc_imm: dest:i len:64
 134 compare: src1:i src2:i len:4
 135 icompare: src1:i src2:i len:4
 136 compare_imm: src1:i len:64
 137 icompare_imm: src1:i len:64
 138 fcompare: src1:f src2:f len:64
 139 lcompare: src1:i src2:i len:4
 140 setfret: dest:f src1:f len:8
 141 outarg: src1:i len:1
 142 outarg_imm: len:5
 143 setret: dest:a src1:i len:4
 144 setfreg: dest:f src1:f len:4 clob:r
 145 sparc_setfreg_float: dest:f src1:f len:4 clob:r
 146 checkthis: src1:b len:4
 147 oparglist: src1:i len:64
 148 call: dest:o clob:c len:40
 149 call_reg: dest:o src1:i len:64 clob:c
 150 call_membase: dest:o src1:b len:64 clob:c
 151 voidcall: len:64 clob:c
 152 voidcall_reg: src1:i len:64 clob:c
 153 voidcall_membase: src1:b len:64 clob:c
 154 fcall: dest:f len:64 clob:c
 155 fcall_reg: dest:f src1:i len:64 clob:c
 156 fcall_membase: dest:f src1:b len:64 clob:c
 157 lcall: dest:l len:42 clob:c
 158 lcall_reg: dest:l src1:i len:64 clob:c
 159 lcall_membase: dest:l src1:b len:64 clob:c
 160 vcall: len:40 clob:c
 161 vcall_reg: src1:i len:64 clob:c
 162 vcall_membase: src1:b len:64 clob:c
 163 iconst: dest:i len:64
 164 i8const: dest:i len:64
 165 r4const: dest:f len:64
 166 r8const: dest:f len:64
 167 store_membase_imm: dest:b len:64
 168 store_membase_reg: dest:b src1:i len:64
 169 storei1_membase_imm: dest:b len:64
 170 storei1_membase_reg: dest:b src1:i len:64
 171 storei2_membase_imm: dest:b len:64
 172 storei2_membase_reg: dest:b src1:i len:64
 173 storei4_membase_imm: dest:b len:64
 174 storei4_membase_reg: dest:b src1:i len:64
 175 storei8_membase_imm: dest:b len:64 len:64
 176 storei8_membase_reg: dest:b src1:i len:64
 177 storer4_membase_reg: dest:b src1:f len:64
 178 storer8_membase_reg: dest:b src1:f len:64
 179 load_membase: dest:i src1:b len:64
 180 loadi1_membase: dest:i src1:b len:64
 181 loadu1_membase: dest:i src1:b len:64
 182 loadi2_membase: dest:i src1:b len:64
 183 loadu2_membase: dest:i src1:b len:64
 184 loadi4_membase: dest:i src1:b len:64
 185 loadu4_membase: dest:i src1:b len:64
 186 loadi8_membase: dest:i src1:b len:64
 187 loadr4_membase: dest:f src1:b len:64
 188 loadr8_membase: dest:f src1:b len:64
 189 loadu4_mem: dest:i len:8
 190 move: dest:i src1:i len:4
 191 add_imm: dest:i src1:i len:64
 192 addcc_imm: dest:i src1:i len:64
 193 sub_imm: dest:i src1:i len:64
 194 subcc_imm: dest:i src1:i len:64
 195 mul_imm: dest:i src1:i len:64
 196 div_imm: dest:a src1:i src2:i len:64
 197 div_un_imm: dest:a src1:i src2:i len:64
 198 rem_imm: dest:d src1:i src2:i len:64
 199 rem_un_imm: dest:d src1:i src2:i len:64
 200 and_imm: dest:i src1:i len:64
 201 or_imm: dest:i src1:i len:64
 202 xor_imm: dest:i src1:i len:64
 203 shl_imm: dest:i src1:i len:64
 204 shr_imm: dest:i src1:i len:64
 205 shr_un_imm: dest:i src1:i len:64
 206 cond_exc_eq: len:64
 207 cond_exc_ne_un: len:64
 208 cond_exc_lt: len:64
 209 cond_exc_lt_un: len:64
 210 cond_exc_gt: len:64
 211 cond_exc_gt_un: len:64
 212 cond_exc_ge: len:64
 213 cond_exc_ge_un: len:64
 214 cond_exc_le: len:64
 215 cond_exc_le_un: len:64
 216 cond_exc_ov: len:64
 217 cond_exc_no: len:64
 218 cond_exc_c: len:64
 219 cond_exc_nc: len:64
 220 long_shl: dest:i src1:i src2:i len:64
 221 long_shr: dest:i src1:i src2:i len:64
 222 long_shr_un: dest:i src1:i src2:i len:64
 223 long_conv_to_ovf_i: dest:i src1:i src2:i len:48
 224 long_mul_ovf:
 225 long_conv_to_r_un: dest:f src1:i src2:i len:64
 226 long_shr_imm: dest:i src1:i len:64
 227 long_shr_un_imm: dest:i src1:i len:64
 228 long_shl_imm: dest:i src1:i len:64
 229 float_beq: len:8
 230 float_bne_un: len:64
 231 float_blt: len:8
 232 float_blt_un: len:64
 233 float_bgt: len:8
 234 float_btg_un: len:64
 235 float_bge: len:64
 236 float_bge_un: len:64
 237 float_ble: len:64
 238 float_ble_un: len:64
 239 float_add: dest:f src1:f src2:f len:4
 240 float_sub: dest:f src1:f src2:f len:4
 241 float_mul: dest:f src1:f src2:f len:4
 242 float_div: dest:f src1:f src2:f len:4
 243 float_div_un: dest:f src1:f src2:f len:4
 244 float_rem: dest:f src1:f src2:f len:64
 245 float_rem_un: dest:f src1:f src2:f len:64
 246 float_neg: dest:f src1:f len:4
 247 float_not: dest:f src1:f len:4
 248 float_conv_to_i1: dest:i src1:f len:40
 249 float_conv_to_i2: dest:i src1:f len:40
 250 float_conv_to_i4: dest:i src1:f len:40
 251 float_conv_to_i8: dest:L src1:f len:40
 252 float_conv_to_r4: dest:f src1:f len:8
 253 float_conv_to_u4: dest:i src1:f len:40
 254 float_conv_to_u8: dest:L src1:f len:40
 255 float_conv_to_u2: dest:i src1:f len:40
 256 float_conv_to_u1: dest:i src1:f len:40
 257 float_conv_to_i: dest:i src1:f len:40
 258 float_ceq: dest:i src1:f src2:f len:64
 259 float_cgt: dest:i src1:f src2:f len:64
 260 float_cgt_un: dest:i src1:f src2:f len:64
 261 float_clt: dest:i src1:f src2:f len:64
 262 float_clt_un: dest:i src1:f src2:f len:64
 263 float_conv_to_u: dest:i src1:f len:64
 264 call_handler: len:64
 265 endfilter: src1:i len:64
 266 aot_const: dest:i len:64
 267 adc: dest:i src1:i src2:i len:4
 268 addcc: dest:i src1:i src2:i len:4
 269 subcc: dest:i src1:i src2:i len:4
 270 adc_imm: dest:i src1:i len:64
 271 sbb: dest:i src1:i src2:i len:4
 272 sbb_imm: dest:i src1:i len:64
 273 br_reg: src1:i len:8
 274 bigmul: len:2 dest:L src1:a src2:i
 275 bigmul_un: len:2 dest:L src1:a src2:i
 276 fmove: dest:f src1:f len:8
 277
 278 # 32 bit opcodes
 279 int_add: dest:i src1:i src2:i len:64
 280 int_sub: dest:i src1:i src2:i len:64
 281 int_mul: dest:i src1:i src2:i len:64
 282 int_div: dest:i src1:i src2:i len:64
 283 int_div_un: dest:i src1:i src2:i len:64
 284 int_rem: dest:i src1:i src2:i len:64
 285 int_rem_un: dest:i src1:i src2:i len:64
 286 int_and: dest:i src1:i src2:i len:64
 287 int_or: dest:i src1:i src2:i len:64
 288 int_xor: dest:i src1:i src2:i len:64
 289 int_shl: dest:i src1:i src2:i len:64
 290 int_shr: dest:i src1:i src2:i len:64
 291 int_shr_un: dest:i src1:i src2:i len:64
 292 int_adc: dest:i src1:i src2:i len:64
 293 int_adc_imm: dest:i src1:i len:64
 294 int_sbb: dest:i src1:i src2:i len:64
 295 int_sbb_imm: dest:i src1:i len:64
 296 int_addcc: dest:i src1:i src2:i len:64
 297 int_subcc: dest:i src1:i src2:i len:64
 298 int_add_imm: dest:i src1:i len:64
 299 int_sub_imm: dest:i src1:i len:64
 300 int_mul_imm: dest:i src1:i len:64
 301 int_div_imm: dest:i src1:i len:64
 302 int_div_un_imm: dest:i src1:i len:64
 303 int_rem_imm: dest:i src1:i len:64
 304 int_rem_un_imm: dest:i src1:i len:64
 305 int_and_imm: dest:i src1:i len:64
 306 int_or_imm: dest:i src1:i len:64
 307 int_xor_imm: dest:i src1:i len:64
 308 int_shl_imm: dest:i src1:i len:64
 309 int_shr_imm: dest:i src1:i len:64
 310 int_shr_un_imm: dest:i src1:i len:64
 311 int_neg: dest:i src1:i len:64
 312 int_not: dest:i src1:i len:64
 313 int_ceq: dest:i len:64
 314 int_cgt: dest:i len:64
 315 int_cgt_un: dest:i len:64
 316 int_clt: dest:i len:64
 317 int_clt_un: dest:i len:64
 318 int_beq: len:64
 319 int_bne_un: len:64
 320 int_blt: len:64
 321 int_blt_un: len:64
 322 int_bgt: len:64
 323 int_bgt_un: len:64
 324 int_bge: len:64
 325 int_bge_un: len:64
 326 int_ble: len:64
 327 int_ble_un: len:64
 328
 329 memory_barrier: len:4