mono/mini/cpu-pentium.md

   1 # x86-class cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant information
   3 # about the cpu instructions that may be used by the regsiter allocator, the scheduler
   4 # and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
   8 # Here is a description of the specifiers valid for this file and their possible values.
   9 #
  10 # dest:register       describes the destination register of an instruction
  11 # src1:register       describes the first source register of an instruction
  12 # src2:register       describes the second source register of an instruction
  13 #
  14 # register may have the following values:
  15 #       i  integer register
  16 #       b  base register (used in address references)
  17 #       f  floating point register
  18 #       a  EAX register
  19 #       d  EDX register
  20 #
  21 # len:number         describe the maximun length in bytes of the instruction
  22 #                    number is a positive integer.  If the length is not specified
  23 #                    it defaults to zero.   But lengths are only checked if the given opcode
  24 #                    is encountered during compilation. Some opcodes, like CONV_U4 are
  25 #                    transformed into other opcodes in the brg files, so they do not show up
  26 #                    during code generation.
  27 #
  28 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  29 #
  30 # clob:spec          describe if the instruction clobbers registers or has special needs
  31 #
  32 # spec can be one of the following characters:
  33 #       c  clobbers caller-save registers
  34 #       1  clobbers the first source register
  35 #       a  EAX is clobbered
  36 #       d  EAX and EDX are clobbered
  37 #       s  the src1 operand needs to be in ECX (shift opcodes)
  38 #       x  both the source operands are clobbered (xchg)
  39 #
  40 # flags:spec        describe if the instruction uses or sets the flags (unused)
  41 #
  42 # spec can be one of the following chars:
  43 #       s  sets the flags
  44 #       u  uses the flags
  45 #       m  uses and modifies the flags
  46 #
  47 # res:spec          describe what units are used in the processor (unused)
  48 #
  49 # delay:            describe delay slots (unused)
  50 #
  51 # the required specifiers are: len, clob (if registers are clobbered), the registers
  52 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  53 #
  54 # See the code in mini-x86.c for more details on how the specifiers are used.
  55 #
  56 nop:
  57 break: len:1
  58 ldarg.0:
  59 ldarg.1:
  60 ldarg.2:
  61 ldarg.3:
  62 ldloc.0:
  63 ldloc.1:
  64 ldloc.2:
  65 ldloc.3:
  66 stloc.0:
  67 stloc.1:
  68 stloc.2:
  69 stloc.3:
  70 ldarg.s:
  71 ldarga.s:
  72 starg.s:
  73 ldloc.s:
  74 ldloca.s:
  75 stloc.s:
  76 ldnull:
  77 ldc.i4.m1:
  78 ldc.i4.0:
  79 ldc.i4.1:
  80 ldc.i4.2:
  81 ldc.i4.3:
  82 ldc.i4.4:
  83 ldc.i4.5:
  84 ldc.i4.6:
  85 ldc.i4.7:
  86 ldc.i4.8:
  87 ldc.i4.s:
  88 ldc.i4:
  89 ldc.i8:
  90 ldc.r4:
  91 ldc.r8:
  92 dup:
  93 pop:
  94 jmp: len:32
  95 call: dest:a clob:c len:11
  96 calli:
  97 ret: len:1
  98 br.s:
  99 brfalse.s:
 100 brtrue.s:
 101 beq.s:
 102 bge.s:
 103 bgt.s:
 104 ble.s:
 105 blt.s:
 106 bne.un.s:
 107 bge.un.s:
 108 bgt.un.s:
 109 ble.un.s:
 110 blt.un.s:
 111 br: len:5
 112 brfalse:
 113 brtrue:
 114 beq: len:6
 115 bge: len:6
 116 bgt: len:6
 117 ble: len:6
 118 blt: len:6
 119 bne.un: len:6
 120 bge.un: len:6
 121 bgt.un: len:6
 122 ble.un: len:6
 123 blt.un: len:6
 124 switch:
 125 ldind.i1: dest:i len:6
 126 ldind.u1: dest:i len:6
 127 ldind.i2: dest:i len:6
 128 ldind.u2: dest:i len:6
 129 ldind.i4: dest:i len:6
 130 ldind.u4: dest:i len:6
 131 ldind.i8:
 132 ldind.i: dest:i len:6
 133 ldind.r4:
 134 ldind.r8:
 135 ldind.ref: dest:i len:6
 136 stind.ref: src1:b src2:i
 137 stind.i1: src1:b src2:i
 138 stind.i2: src1:b src2:i
 139 stind.i4: src1:b src2:i
 140 stind.i8:
 141 stind.r4: dest:f src1:b
 142 stind.r8: dest:f src1:b
 143 add: dest:i src1:i src2:i len:2 clob:1
 144 sub: dest:i src1:i src2:i len:2 clob:1
 145 mul: dest:i src1:i src2:i len:3 clob:1
 146 div: dest:a src1:i src2:i len:15 clob:d
 147 div.un: dest:a src1:i src2:i len:15 clob:d
 148 rem: dest:d src1:i src2:i len:15 clob:d
 149 rem.un: dest:d src1:i src2:i len:15 clob:d
 150 and: dest:i src1:i src2:i len:2 clob:1
 151 or: dest:i src1:i src2:i len:2 clob:1
 152 xor: dest:i src1:i src2:i len:2 clob:1
 153 shl: dest:i src1:i src2:i clob:s len:2
 154 shr: dest:i src1:i src2:i clob:s len:2
 155 shr.un: dest:i src1:i src2:i clob:s len:2
 156 neg: dest:i src1:i len:2 clob:1
 157 not: dest:i src1:i len:2 clob:1
 158 conv.i1: dest:i src1:i len:3
 159 conv.i2: dest:i src1:i len:3
 160 conv.i4: dest:i src1:i len:2
 161 conv.i8:
 162 conv.r4: dest:f src1:i len:7
 163 conv.r8: dest:f src1:i len:7
 164 conv.u4: dest:i src1:i
 165 conv.u8:
 166 callvirt:
 167 cpobj:
 168 ldobj:
 169 ldstr:
 170 newobj:
 171 castclass:
 172 isinst:
 173 conv.r.un:
 174 unbox:
 175 throw: src1:i len:6
 176 ldfld:
 177 ldflda:
 178 stfld:
 179 ldsfld:
 180 ldsflda:
 181 stsfld:
 182 stobj:
 183 conv.ovf.i1.un:
 184 conv.ovf.i2.un:
 185 conv.ovf.i4.un:
 186 conv.ovf.i8.un:
 187 conv.ovf.u1.un:
 188 conv.ovf.u2.un:
 189 conv.ovf.u4.un:
 190 conv.ovf.u8.un:
 191 conv.ovf.i.un:
 192 conv.ovf.u.un:
 193 box:
 194 newarr:
 195 ldlen:
 196 ldelema:
 197 ldelem.i1:
 198 ldelem.u1:
 199 ldelem.i2:
 200 ldelem.u2:
 201 ldelem.i4:
 202 ldelem.u4:
 203 ldelem.i8:
 204 ldelem.i:
 205 ldelem.r4:
 206 ldelem.r8:
 207 ldelem.ref:
 208 stelem.i:
 209 stelem.i1:
 210 stelem.i2:
 211 stelem.i4:
 212 stelem.i8:
 213 stelem.r4:
 214 stelem.r8:
 215 stelem.ref:
 216 conv.ovf.i1:
 217 conv.ovf.u1:
 218 conv.ovf.i2:
 219 conv.ovf.u2:
 220 conv.ovf.i4:
 221 conv.ovf.u4:
 222 conv.ovf.i8:
 223 conv.ovf.u8:
 224 refanyval:
 225 ckfinite: dest:f src1:f len:22
 226 mkrefany:
 227 ldtoken:
 228 conv.u2: dest:i src1:i len:3
 229 conv.u1: dest:i src1:i len:3
 230 conv.i: dest:i src1:i len:3
 231 conv.ovf.i:
 232 conv.ovf.u:
 233 add.ovf:
 234 add.ovf.un:
 235 mul.ovf: dest:i src1:i src2:i clob:1 len:9
 236 # this opcode is handled specially in the code generator
 237 mul.ovf.un: dest:i src1:i src2:i len:16
 238 sub.ovf:
 239 sub.ovf.un:
 240 endfinally:
 241 leave:
 242 leave.s:
 243 stind.i:
 244 conv.u: dest:i src1:i len:3
 245 prefix7:
 246 prefix6:
 247 prefix5:
 248 prefix4:
 249 prefix3:
 250 prefix2:
 251 prefix1:
 252 prefixref:
 253 arglist:
 254 ceq: dest:i len:6
 255 cgt: dest:i len:6
 256 cgt.un: dest:i len:6
 257 clt: dest:i len:6
 258 clt.un: dest:i len:6
 259 ldftn:
 260 ldvirtftn:
 261 ldarg:
 262 ldarga:
 263 starg:
 264 ldloc:
 265 ldloca:
 266 stloc:
 267 localloc: dest:i src1:i len:64
 268 endfilter:
 269 unaligned.:
 270 volatile.:
 271 tail.:
 272 initobj:
 273 cpblk:
 274 initblk:
 275 rethrow:
 276 sizeof:
 277 refanytype:
 278 illegal:
 279 endmac:
 280 mono_func1:
 281 mono_proc2:
 282 mono_proc3:
 283 mono_free:
 284 mono_objaddr:
 285 mono_ldptr:
 286 mono_vtaddr:
 287 mono_newobj:
 288 mono_retobj:
 289 load:
 290 ldaddr:
 291 store:
 292 phi:
 293 rename:
 294 compare: src1:i src2:i len:2
 295 compare_imm: src1:i len:6
 296 fcompare: src1:f src2:f clob:a len:9
 297 lcompare:
 298 local:
 299 arg:
 300 oparglist: src1:b len:10
 301 outarg: src1:i len:1
 302 outarg_imm: len:5
 303 retarg:
 304 setret: dest:a src1:i len:2
 305 setlret: dest:l src1:i src2:i len:4
 306 checkthis: src1:b len:3
 307 voidcall: len:11 clob:c
 308 voidcall_reg: src1:i len:11 clob:c
 309 voidcall_membase: src1:b len:16 clob:c
 310 fcall: dest:f len:11 clob:c
 311 fcall_reg: dest:f src1:i len:11 clob:c
 312 fcall_membase: dest:f src1:b len:16 clob:c
 313 lcall: dest:l len:11 clob:c
 314 lcall_reg: dest:l src1:i len:11 clob:c
 315 lcall_membase: dest:l src1:b len:16 clob:c
 316 vcall: len:11 clob:c
 317 vcall_reg: src1:i len:11 clob:c
 318 vcall_membase: src1:b len:16 clob:c
 319 call_reg: dest:a src1:i len:11 clob:c
 320 call_membase: dest:a src1:b len:16 clob:c
 321 trap:
 322 iconst: dest:i len:5
 323 i8const:
 324 r4const: dest:f len:6
 325 r8const: dest:f len:6
 326 regvar:
 327 reg:
 328 regoffset:
 329 label:
 330 store_membase_imm: dest:b len:10
 331 store_membase_reg: dest:b src1:i len:7
 332 storei1_membase_imm: dest:b len:10
 333 storei1_membase_reg: dest:b src1:i len:7
 334 storei2_membase_imm: dest:b len:11
 335 storei2_membase_reg: dest:b src1:i len:7
 336 storei4_membase_imm: dest:b len:10
 337 storei4_membase_reg: dest:b src1:i len:7
 338 storei8_membase_imm: dest:b
 339 storei8_membase_reg: dest:b src1:i
 340 storer4_membase_reg: dest:b src1:f len:7
 341 storer8_membase_reg: dest:b src1:f len:6
 342 load_membase: dest:i src1:b len:6
 343 loadi1_membase: dest:i src1:b len:7
 344 loadu1_membase: dest:i src1:b len:7
 345 loadi2_membase: dest:i src1:b len:7
 346 loadu2_membase: dest:i src1:b len:7
 347 loadi4_membase: dest:i src1:b len:6
 348 loadu4_membase: dest:i src1:b len:6
 349 loadi8_membase: dest:i src1:b
 350 loadr4_membase: dest:f src1:b len:6
 351 loadr8_membase: dest:f src1:b len:6
 352 loadr8_spill_membase: src1:b len:8
 353 loadu4_mem: dest:i len:9
 354 move: dest:i src1:i len:2
 355 add_imm: dest:i src1:i len:6 clob:1
 356 sub_imm: dest:i src1:i len:6 clob:1
 357 mul_imm: dest:i src1:i len:6
 358 # there is no actual support for division or reminder by immediate
 359 # we simulate them, though (but we need to change the burg rules
 360 # to allocate a symbolic reg for src2)
 361 div_imm: dest:a src1:i src2:i len:15 clob:d
 362 div_un_imm: dest:a src1:i src2:i len:15 clob:d
 363 rem_imm: dest:d src1:i src2:i len:15 clob:d
 364 rem_un_imm: dest:d src1:i src2:i len:15 clob:d
 365 and_imm: dest:i src1:i len:6 clob:1
 366 or_imm: dest:i src1:i len:6 clob:1
 367 xor_imm: dest:i src1:i len:6 clob:1
 368 shl_imm: dest:i src1:i len:6 clob:1
 369 shr_imm: dest:i src1:i len:6 clob:1
 370 shr_un_imm: dest:i src1:i len:6 clob:1
 371 cond_exc_eq: len:6
 372 cond_exc_ne_un: len:6
 373 cond_exc_lt: len:6
 374 cond_exc_lt_un: len:6
 375 cond_exc_gt: len:6
 376 cond_exc_gt_un: len:6
 377 cond_exc_ge: len:6
 378 cond_exc_ge_un: len:6
 379 cond_exc_le: len:6
 380 cond_exc_le_un: len:6
 381 cond_exc_ov: len:6
 382 cond_exc_no: len:6
 383 cond_exc_c: len:6
 384 cond_exc_nc: len:6
 385 long_add:
 386 long_sub:
 387 long_mul:
 388 long_div:
 389 long_div_un:
 390 long_rem:
 391 long_rem_un:
 392 long_and:
 393 long_or:
 394 long_xor:
 395 long_shl:
 396 long_shr:
 397 long_shr_un:
 398 long_neg:
 399 long_not:
 400 long_conv_to_i1:
 401 long_conv_to_i2:
 402 long_conv_to_i4:
 403 long_conv_to_i8:
 404 long_conv_to_r4:
 405 long_conv_to_r8:
 406 long_conv_to_u4:
 407 long_conv_to_u8:
 408 long_conv_to_u2:
 409 long_conv_to_u1:
 410 long_conv_to_i:
 411 long_conv_to_ovf_i: dest:i src1:i src2:i len:30
 412 long_conv_to_ovf_u:
 413 long_add_ovf:
 414 long_add_ovf_un:
 415 long_mul_ovf:
 416 long_mul_ovf_un:
 417 long_sub_ovf:
 418 long_sub_ovf_un:
 419 long_conv_to_ovf_i1_un:
 420 long_conv_to_ovf_i2_un:
 421 long_conv_to_ovf_i4_un:
 422 long_conv_to_ovf_i8_un:
 423 long_conv_to_ovf_u1_un:
 424 long_conv_to_ovf_u2_un:
 425 long_conv_to_ovf_u4_un:
 426 long_conv_to_ovf_u8_un:
 427 long_conv_to_ovf_i_un:
 428 long_conv_to_ovf_u_un:
 429 long_conv_to_ovf_i1:
 430 long_conv_to_ovf_u1:
 431 long_conv_to_ovf_i2:
 432 long_conv_to_ovf_u2:
 433 long_conv_to_ovf_i4:
 434 long_conv_to_ovf_u4:
 435 long_conv_to_ovf_i8:
 436 long_conv_to_ovf_u8:
 437 long_ceq:
 438 long_cgt:
 439 long_cgt_un:
 440 long_clt:
 441 long_clt_un:
 442 long_conv_to_r_un: dest:f src1:i src2:i len:37
 443 long_conv_to_u:
 444 long_shr_imm:
 445 long_shr_un_imm:
 446 long_shl_imm:
 447 long_add_imm:
 448 long_sub_imm:
 449 long_beq:
 450 long_bne_un:
 451 long_blt:
 452 long_blt_un:
 453 long_bgt:
 454 long_btg_un:
 455 long_bge:
 456 long_bge_un:
 457 long_ble:
 458 long_ble_un:
 459 float_beq: len:12
 460 float_bne_un: len:18
 461 float_blt: len:12
 462 float_blt_un: len:20
 463 float_bgt: len:12
 464 float_btg_un: len:20
 465 float_bge: len:22
 466 float_bge_un: len:12
 467 float_ble: len:22
 468 float_ble_un: len:12
 469 float_add: src1:f src2:f len:2
 470 float_sub: src1:f src2:f len:2
 471 float_mul: src1:f src2:f len:2
 472 float_div: src1:f src2:f len:2
 473 float_div_un: src1:f src2:f len:2
 474 float_rem: src1:f src2:f len:17
 475 float_rem_un: src1:f src2:f len:17
 476 float_neg: dest:f src1:f len:2
 477 float_not: dest:f src1:f len:2
 478 float_conv_to_i1: dest:i src1:f len:39
 479 float_conv_to_i2: dest:i src1:f len:39
 480 float_conv_to_i4: dest:i src1:f len:39
 481 float_conv_to_i8: dest:l src1:f len:39
 482 float_conv_to_r4:
 483 float_conv_to_r8:
 484 float_conv_to_u4: dest:i src1:f len:39
 485 float_conv_to_u8: dest:l src1:f len:39
 486 float_conv_to_u2: dest:i src1:f len:39
 487 float_conv_to_u1: dest:i src1:f len:39
 488 float_conv_to_i: dest:i src1:f len:39
 489 float_conv_to_ovf_i: dest:a src1:f len:30
 490 float_conv_to_ovd_u: dest:a src1:f len:30
 491 float_add_ovf:
 492 float_add_ovf_un:
 493 float_mul_ovf:
 494 float_mul_ovf_un:
 495 float_sub_ovf:
 496 float_sub_ovf_un:
 497 float_conv_to_ovf_i1_un:
 498 float_conv_to_ovf_i2_un:
 499 float_conv_to_ovf_i4_un:
 500 float_conv_to_ovf_i8_un:
 501 float_conv_to_ovf_u1_un:
 502 float_conv_to_ovf_u2_un:
 503 float_conv_to_ovf_u4_un:
 504 float_conv_to_ovf_u8_un:
 505 float_conv_to_ovf_i_un:
 506 float_conv_to_ovf_u_un:
 507 float_conv_to_ovf_i1:
 508 float_conv_to_ovf_u1:
 509 float_conv_to_ovf_i2:
 510 float_conv_to_ovf_u2:
 511 float_conv_to_ovf_i4:
 512 float_conv_to_ovf_u4:
 513 float_conv_to_ovf_i8:
 514 float_conv_to_ovf_u8:
 515 float_ceq: dest:i src1:f src2:f len:25
 516 float_cgt: dest:i src1:f src2:f len:25
 517 float_cgt_un: dest:i src1:f src2:f len:37
 518 float_clt: dest:i src1:f src2:f len:25
 519 float_clt_un: dest:i src1:f src2:f len:32
 520 float_conv_to_u: dest:i src1:f len:36
 521 call_handler: len:10
 522 aot_const: dest:i len:5
 523 x86_test_null: src1:i len:2
 524 x86_compare_membase_reg: src1:b src2:i len:6
 525 x86_compare_membase_imm: src1:b len:11
 526 x86_compare_reg_membase: src1:i src2:b len:6
 527 x86_inc_reg: dest:i src1:i clob:1 len:1
 528 x86_inc_membase: src1:b len:6
 529 x86_dec_reg: dest:i src1:i clob:1 len:1
 530 x86_dec_membase: src1:b len:6
 531 x86_add_membase_imm: src1:b len:11
 532 x86_sub_membase_imm: src1:b len:11
 533 x86_push: src1:i len:1
 534 x86_push_imm: len:5
 535 x86_push_membase: src1:b len:6
 536 x86_push_obj: src1:b len:30
 537 x86_lea: dest:i src1:i src2:i len:7
 538 x86_lea_membase: dest:i src1:i len:10
 539 x86_xchg: src1:i src2:i clob:x len:1
 540 x86_fpop: src1:f len:2
 541 x86_fp_load_i8: dest:f src1:b len:7
 542 x86_fp_load_i4: dest:f src1:b len:7
 543 x86_seteq_membase: src1:b len:7
 544 x86_add_membase: dest:i src1:i src2:b clob:1 len:11
 545 x86_sub_membase: dest:i src1:i src2:b clob:1 len:11
 546 x86_mul_membase: dest:i src1:i src2:b clob:1 len:13
 547 adc: dest:i src1:i src2:i len:2 clob:1
 548 addcc: dest:i src1:i src2:i len:2 clob:1
 549 subcc: dest:i src1:i src2:i len:2 clob:1
 550 adc_imm: dest:i src1:i len:6 clob:1
 551 sbb: dest:i src1:i src2:i len:2 clob:1
 552 sbb_imm: dest:i src1:i len:6 clob:1
 553 br_reg: src1:i len:2
 554 sin: dest:f src1:f len:2
 555 cos: dest:f src1:f len:2
 556 abs: dest:f src1:f len:2
 557 tan: dest:f src1:f len:45
 558 atan: dest:f src1:f len:4
 559 sqrt: dest:f src1:f len:2
 560 op_bigmul: len:2 dest:l src1:a src2:i
 561 op_bigmul_un: len:2 dest:l src1:a src2:i
 562 sext_i1: dest:i src1:i len:3
 563 sext_i2: dest:i src1:i len:3