mono/mini/cpu-pentium.md

   1 # x86-class cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant information
   3 # about the cpu instructions that may be used by the regsiter allocator, the scheduler
   4 # and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
   8 # Here is a description of the specifiers valid for this file and their possible values.
   9 #
  10 # dest:register       describes the destination register of an instruction
  11 # src1:register       describes the first source register of an instruction
  12 # src2:register       describes the second source register of an instruction
  13 #
  14 # register may have the following values:
  15 #       i  integer register
  16 #       b  base register (used in address references)
  17 #       f  floating point register
  18 #       a  EAX register
  19 #       d  EDX register
  20 #       l  long reg (forced eax:edx)
  21 #               L  long reg (dynamic)
  22 #
  23 # len:number         describe the maximun length in bytes of the instruction
  24 #                    number is a positive integer.  If the length is not specified
  25 #                    it defaults to zero.   But lengths are only checked if the given opcode
  26 #                    is encountered during compilation. Some opcodes, like CONV_U4 are
  27 #                    transformed into other opcodes in the brg files, so they do not show up
  28 #                    during code generation.
  29 #
  30 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  31 #
  32 # clob:spec          describe if the instruction clobbers registers or has special needs
  33 #
  34 # spec can be one of the following characters:
  35 #       c  clobbers caller-save registers
  36 #       1  clobbers the first source register
  37 #       a  EAX is clobbered
  38 #   d  EAX and EDX are clobbered
  39 #       s  the src2 operand needs to be in ECX (shift opcodes)
  40 #       x  both the source operands are clobbered (xchg)
  41 #
  42 # flags:spec        describe if the instruction uses or sets the flags (unused)
  43 #
  44 # spec can be one of the following chars:
  45 #       s  sets the flags
  46 #       u  uses the flags
  47 #       m  uses and modifies the flags
  48 #
  49 # res:spec          describe what units are used in the processor (unused)
  50 #
  51 # delay:            describe delay slots (unused)
  52 #
  53 # the required specifiers are: len, clob (if registers are clobbered), the registers
  54 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  55 #
  56 # See the code in mini-x86.c for more details on how the specifiers are used.
  57 #
  58 nop:
  59 break: len:1
  60 ldarg.0:
  61 ldarg.1:
  62 ldarg.2:
  63 ldarg.3:
  64 ldloc.0:
  65 ldloc.1:
  66 ldloc.2:
  67 ldloc.3:
  68 stloc.0:
  69 stloc.1:
  70 stloc.2:
  71 stloc.3:
  72 ldarg.s:
  73 ldarga.s:
  74 starg.s:
  75 ldloc.s:
  76 ldloca.s:
  77 stloc.s:
  78 ldnull:
  79 ldc.i4.m1:
  80 ldc.i4.0:
  81 ldc.i4.1:
  82 ldc.i4.2:
  83 ldc.i4.3:
  84 ldc.i4.4:
  85 ldc.i4.5:
  86 ldc.i4.6:
  87 ldc.i4.7:
  88 ldc.i4.8:
  89 ldc.i4.s:
  90 ldc.i4:
  91 ldc.i8:
  92 ldc.r4:
  93 ldc.r8:
  94 dup:
  95 pop:
  96 jmp: len:32
  97 call: dest:a clob:c len:11
  98 calli:
  99 ret: len:1
 100 br.s:
 101 brfalse.s:
 102 brtrue.s:
 103 beq.s:
 104 bge.s:
 105 bgt.s:
 106 ble.s:
 107 blt.s:
 108 bne.un.s:
 109 bge.un.s:
 110 bgt.un.s:
 111 ble.un.s:
 112 blt.un.s:
 113 br: len:5
 114 brfalse:
 115 brtrue:
 116 beq: len:6
 117 bge: len:6
 118 bgt: len:6
 119 ble: len:6
 120 blt: len:6
 121 bne.un: len:6
 122 bge.un: len:6
 123 bgt.un: len:6
 124 ble.un: len:6
 125 blt.un: len:6
 126 switch:
 127 ldind.i1: dest:i len:6
 128 ldind.u1: dest:i len:6
 129 ldind.i2: dest:i len:6
 130 ldind.u2: dest:i len:6
 131 ldind.i4: dest:i len:6
 132 ldind.u4: dest:i len:6
 133 ldind.i8:
 134 ldind.i: dest:i len:6
 135 ldind.r4:
 136 ldind.r8:
 137 ldind.ref: dest:i len:6
 138 stind.ref: src1:b src2:i
 139 stind.i1: src1:b src2:i
 140 stind.i2: src1:b src2:i
 141 stind.i4: src1:b src2:i
 142 stind.i8:
 143 stind.r4: dest:f src1:b
 144 stind.r8: dest:f src1:b
 145 add: dest:i src1:i src2:i len:2 clob:1
 146 sub: dest:i src1:i src2:i len:2 clob:1
 147 mul: dest:i src1:i src2:i len:3 clob:1
 148 div: dest:a src1:i src2:i len:15 clob:d
 149 div.un: dest:a src1:i src2:i len:15 clob:d
 150 rem: dest:d src1:i src2:i len:15 clob:d
 151 rem.un: dest:d src1:i src2:i len:15 clob:d
 152 and: dest:i src1:i src2:i len:2 clob:1
 153 or: dest:i src1:i src2:i len:2 clob:1
 154 xor: dest:i src1:i src2:i len:2 clob:1
 155 shl: dest:i src1:i src2:i clob:s len:2
 156 shr: dest:i src1:i src2:i clob:s len:2
 157 shr.un: dest:i src1:i src2:i clob:s len:2
 158 neg: dest:i src1:i len:2 clob:1
 159 not: dest:i src1:i len:2 clob:1
 160 conv.i1: dest:i src1:i len:3
 161 conv.i2: dest:i src1:i len:3
 162 conv.i4: dest:i src1:i len:2
 163 conv.i8:
 164 conv.r4: dest:f src1:i len:7
 165 conv.r8: dest:f src1:i len:7
 166 conv.u4: dest:i src1:i
 167 conv.u8:
 168 callvirt:
 169 cpobj:
 170 ldobj:
 171 ldstr:
 172 newobj:
 173 castclass:
 174 isinst:
 175 conv.r.un:
 176 unbox:
 177 throw: src1:i len:6
 178 ldfld:
 179 ldflda:
 180 stfld:
 181 ldsfld:
 182 ldsflda:
 183 stsfld:
 184 stobj:
 185 conv.ovf.i1.un:
 186 conv.ovf.i2.un:
 187 conv.ovf.i4.un:
 188 conv.ovf.i8.un:
 189 conv.ovf.u1.un:
 190 conv.ovf.u2.un:
 191 conv.ovf.u4.un:
 192 conv.ovf.u8.un:
 193 conv.ovf.i.un:
 194 conv.ovf.u.un:
 195 box:
 196 newarr:
 197 ldlen:
 198 ldelema:
 199 ldelem.i1:
 200 ldelem.u1:
 201 ldelem.i2:
 202 ldelem.u2:
 203 ldelem.i4:
 204 ldelem.u4:
 205 ldelem.i8:
 206 ldelem.i:
 207 ldelem.r4:
 208 ldelem.r8:
 209 ldelem.ref:
 210 stelem.i:
 211 stelem.i1:
 212 stelem.i2:
 213 stelem.i4:
 214 stelem.i8:
 215 stelem.r4:
 216 stelem.r8:
 217 stelem.ref:
 218 conv.ovf.i1:
 219 conv.ovf.u1:
 220 conv.ovf.i2:
 221 conv.ovf.u2:
 222 conv.ovf.i4:
 223 conv.ovf.u4:
 224 conv.ovf.i8:
 225 conv.ovf.u8:
 226 refanyval:
 227 ckfinite: dest:f src1:f len:22
 228 mkrefany:
 229 ldtoken:
 230 conv.u2: dest:i src1:i len:3
 231 conv.u1: dest:i src1:i len:3
 232 conv.i: dest:i src1:i len:3
 233 conv.ovf.i:
 234 conv.ovf.u:
 235 add.ovf:
 236 add.ovf.un:
 237 mul.ovf: dest:i src1:i src2:i clob:1 len:9
 238 # this opcode is handled specially in the code generator
 239 mul.ovf.un: dest:i src1:i src2:i len:16
 240 sub.ovf:
 241 sub.ovf.un:
 242 endfinally:
 243 leave:
 244 leave.s:
 245 stind.i:
 246 conv.u: dest:i src1:i len:3
 247 prefix7:
 248 prefix6:
 249 prefix5:
 250 prefix4:
 251 prefix3:
 252 prefix2:
 253 prefix1:
 254 prefixref:
 255 arglist:
 256 ceq: dest:i len:6
 257 cgt: dest:i len:6
 258 cgt.un: dest:i len:6
 259 clt: dest:i len:6
 260 clt.un: dest:i len:6
 261 cne: dest:i len:6
 262 ldftn:
 263 ldvirtftn:
 264 ldarg:
 265 ldarga:
 266 starg:
 267 ldloc:
 268 ldloca:
 269 stloc:
 270 localloc: dest:i src1:i len:64
 271 endfilter:
 272 unaligned.:
 273 volatile.:
 274 tail.:
 275 initobj:
 276 cpblk:
 277 initblk:
 278 rethrow:
 279 sizeof:
 280 refanytype:
 281 illegal:
 282 endmac:
 283 mono_objaddr:
 284 mono_ldptr:
 285 mono_vtaddr:
 286 mono_newobj:
 287 mono_retobj:
 288 load:
 289 ldaddr:
 290 store:
 291 phi:
 292 rename:
 293 compare: src1:i src2:i len:2
 294 compare_imm: src1:i len:6
 295 fcompare: src1:f src2:f clob:a len:9
 296 lcompare:
 297 local:
 298 arg:
 299 oparglist: src1:b len:10
 300 outarg: src1:i len:1
 301 outarg_imm: len:5
 302 retarg:
 303 setret: dest:a src1:i len:2
 304 setlret: dest:l src1:i src2:i len:4
 305 checkthis: src1:b len:2
 306 voidcall: len:11 clob:c
 307 voidcall_reg: src1:i len:11 clob:c
 308 voidcall_membase: src1:b len:16 clob:c
 309 fcall: dest:f len:11 clob:c
 310 fcall_reg: dest:f src1:i len:11 clob:c
 311 fcall_membase: dest:f src1:b len:16 clob:c
 312 lcall: dest:l len:11 clob:c
 313 lcall_reg: dest:l src1:i len:11 clob:c
 314 lcall_membase: dest:l src1:b len:16 clob:c
 315 vcall: len:11 clob:c
 316 vcall_reg: src1:i len:11 clob:c
 317 vcall_membase: src1:b len:16 clob:c
 318 call_reg: dest:a src1:i len:11 clob:c
 319 call_membase: dest:a src1:b len:16 clob:c
 320 trap:
 321 iconst: dest:i len:5
 322 i8const:
 323 r4const: dest:f len:6
 324 r8const: dest:f len:6
 325 regvar:
 326 reg:
 327 regoffset:
 328 label:
 329 store_membase_imm: dest:b len:10
 330 store_membase_reg: dest:b src1:i len:7
 331 storei1_membase_imm: dest:b len:10
 332 storei1_membase_reg: dest:b src1:i len:7
 333 storei2_membase_imm: dest:b len:11
 334 storei2_membase_reg: dest:b src1:i len:7
 335 storei4_membase_imm: dest:b len:10
 336 storei4_membase_reg: dest:b src1:i len:7
 337 storei8_membase_imm: dest:b
 338 storei8_membase_reg: dest:b src1:i
 339 storer4_membase_reg: dest:b src1:f len:7
 340 storer8_membase_reg: dest:b src1:f len:6
 341 load_membase: dest:i src1:b len:6
 342 loadi1_membase: dest:i src1:b len:7
 343 loadu1_membase: dest:i src1:b len:7
 344 loadi2_membase: dest:i src1:b len:7
 345 loadu2_membase: dest:i src1:b len:7
 346 loadi4_membase: dest:i src1:b len:6
 347 loadu4_membase: dest:i src1:b len:6
 348 loadi8_membase: dest:i src1:b
 349 loadr4_membase: dest:f src1:b len:6
 350 loadr8_membase: dest:f src1:b len:6
 351 loadr8_spill_membase: src1:b len:8
 352 loadu4_mem: dest:i len:9
 353 move: dest:i src1:i len:2
 354 add_imm: dest:i src1:i len:6 clob:1
 355 sub_imm: dest:i src1:i len:6 clob:1
 356 mul_imm: dest:i src1:i len:6
 357 # there is no actual support for division or reminder by immediate
 358 # we simulate them, though (but we need to change the burg rules
 359 # to allocate a symbolic reg for src2)
 360 div_imm: dest:a src1:i src2:i len:15 clob:d
 361 div_un_imm: dest:a src1:i src2:i len:15 clob:d
 362 rem_imm: dest:d src1:i src2:i len:15 clob:d
 363 rem_un_imm: dest:d src1:i src2:i len:15 clob:d
 364 and_imm: dest:i src1:i len:6 clob:1
 365 or_imm: dest:i src1:i len:6 clob:1
 366 xor_imm: dest:i src1:i len:6 clob:1
 367 shl_imm: dest:i src1:i len:6 clob:1
 368 shr_imm: dest:i src1:i len:6 clob:1
 369 shr_un_imm: dest:i src1:i len:6 clob:1
 370 cond_exc_eq: len:6
 371 cond_exc_ne_un: len:6
 372 cond_exc_lt: len:6
 373 cond_exc_lt_un: len:6
 374 cond_exc_gt: len:6
 375 cond_exc_gt_un: len:6
 376 cond_exc_ge: len:6
 377 cond_exc_ge_un: len:6
 378 cond_exc_le: len:6
 379 cond_exc_le_un: len:6
 380 cond_exc_ov: len:6
 381 cond_exc_no: len:6
 382 cond_exc_c: len:6
 383 cond_exc_nc: len:6
 384 long_add:
 385 long_sub:
 386 long_mul:
 387 long_div:
 388 long_div_un:
 389 long_rem:
 390 long_rem_un:
 391 long_and:
 392 long_or:
 393 long_xor:
 394 long_shl: dest:L src1:L src2:i clob:s len:21
 395 long_shr: dest:L src1:L src2:i clob:s len:22
 396 long_shr_un: dest:L src1:L src2:i clob:s len:22
 397 long_neg:
 398 long_not:
 399 long_conv_to_i1:
 400 long_conv_to_i2:
 401 long_conv_to_i4:
 402 long_conv_to_i8:
 403 long_conv_to_r4:
 404 long_conv_to_r8:
 405 long_conv_to_u4:
 406 long_conv_to_u8:
 407 long_conv_to_u2:
 408 long_conv_to_u1:
 409 long_conv_to_i:
 410 long_conv_to_ovf_i: dest:i src1:i src2:i len:30
 411 long_conv_to_ovf_u:
 412 long_add_ovf:
 413 long_add_ovf_un:
 414 long_mul_ovf:
 415 long_mul_ovf_un:
 416 long_sub_ovf:
 417 long_sub_ovf_un:
 418 long_conv_to_ovf_i1_un:
 419 long_conv_to_ovf_i2_un:
 420 long_conv_to_ovf_i4_un:
 421 long_conv_to_ovf_i8_un:
 422 long_conv_to_ovf_u1_un:
 423 long_conv_to_ovf_u2_un:
 424 long_conv_to_ovf_u4_un:
 425 long_conv_to_ovf_u8_un:
 426 long_conv_to_ovf_i_un:
 427 long_conv_to_ovf_u_un:
 428 long_conv_to_ovf_i1:
 429 long_conv_to_ovf_u1:
 430 long_conv_to_ovf_i2:
 431 long_conv_to_ovf_u2:
 432 long_conv_to_ovf_i4:
 433 long_conv_to_ovf_u4:
 434 long_conv_to_ovf_i8:
 435 long_conv_to_ovf_u8:
 436 long_ceq:
 437 long_cgt:
 438 long_cgt_un:
 439 long_clt:
 440 long_clt_un:
 441 long_conv_to_r_un: dest:f src1:i src2:i len:37
 442 long_conv_to_u:
 443 long_shr_imm: dest:L src1:L len:10
 444 long_shr_un_imm: dest:L src1:L len:10
 445 long_shl_imm: dest:L src1:L len:10
 446 long_add_imm:
 447 long_sub_imm:
 448 long_beq:
 449 long_bne_un:
 450 long_blt:
 451 long_blt_un:
 452 long_bgt:
 453 long_btg_un:
 454 long_bge:
 455 long_bge_un:
 456 long_ble:
 457 long_ble_un:
 458 float_beq: len:12
 459 float_bne_un: len:18
 460 float_blt: len:12
 461 float_blt_un: len:20
 462 float_bgt: len:12
 463 float_btg_un: len:20
 464 float_bge: len:22
 465 float_bge_un: len:12
 466 float_ble: len:22
 467 float_ble_un: len:12
 468 float_add: dest:f src1:f src2:f len:2
 469 float_sub: dest:f src1:f src2:f len:2
 470 float_mul: dest:f src1:f src2:f len:2
 471 float_div: dest:f src1:f src2:f len:2
 472 float_div_un: dest:f src1:f src2:f len:2
 473 float_rem: dest:f src1:f src2:f len:17
 474 float_rem_un: dest:f src1:f src2:f len:17
 475 float_neg: dest:f src1:f len:2
 476 float_not: dest:f src1:f len:2
 477 float_conv_to_i1: dest:i src1:f len:39
 478 float_conv_to_i2: dest:i src1:f len:39
 479 float_conv_to_i4: dest:i src1:f len:39
 480 float_conv_to_i8: dest:L src1:f len:39
 481 float_conv_to_r4:
 482 float_conv_to_r8:
 483 float_conv_to_u4: dest:i src1:f len:39
 484 float_conv_to_u8: dest:L src1:f len:39
 485 float_conv_to_u2: dest:i src1:f len:39
 486 float_conv_to_u1: dest:i src1:f len:39
 487 float_conv_to_i: dest:i src1:f len:39
 488 float_conv_to_ovf_i: dest:a src1:f len:30
 489 float_conv_to_ovd_u: dest:a src1:f len:30
 490 float_add_ovf:
 491 float_add_ovf_un:
 492 float_mul_ovf:
 493 float_mul_ovf_un:
 494 float_sub_ovf:
 495 float_sub_ovf_un:
 496 float_conv_to_ovf_i1_un:
 497 float_conv_to_ovf_i2_un:
 498 float_conv_to_ovf_i4_un:
 499 float_conv_to_ovf_i8_un:
 500 float_conv_to_ovf_u1_un:
 501 float_conv_to_ovf_u2_un:
 502 float_conv_to_ovf_u4_un:
 503 float_conv_to_ovf_u8_un:
 504 float_conv_to_ovf_i_un:
 505 float_conv_to_ovf_u_un:
 506 float_conv_to_ovf_i1:
 507 float_conv_to_ovf_u1:
 508 float_conv_to_ovf_i2:
 509 float_conv_to_ovf_u2:
 510 float_conv_to_ovf_i4:
 511 float_conv_to_ovf_u4:
 512 float_conv_to_ovf_i8:
 513 float_conv_to_ovf_u8:
 514 float_ceq: dest:i src1:f src2:f len:25
 515 float_cgt: dest:i src1:f src2:f len:25
 516 float_cgt_un: dest:i src1:f src2:f len:37
 517 float_clt: dest:i src1:f src2:f len:25
 518 float_clt_un: dest:i src1:f src2:f len:32
 519 float_conv_to_u: dest:i src1:f len:36
 520 call_handler: len:10
 521 aot_const: dest:i len:5
 522 x86_test_null: src1:i len:2
 523 x86_compare_membase_reg: src1:b src2:i len:6
 524 x86_compare_membase_imm: src1:b len:11
 525 x86_compare_membase8_imm: src1:b len:8
 526 x86_compare_reg_membase: src1:i src2:b len:6
 527 x86_inc_reg: dest:i src1:i clob:1 len:1
 528 x86_inc_membase: src1:b len:6
 529 x86_dec_reg: dest:i src1:i clob:1 len:1
 530 x86_dec_membase: src1:b len:6
 531 x86_add_membase_imm: src1:b len:11
 532 x86_sub_membase_imm: src1:b len:11
 533 x86_push: src1:i len:1
 534 x86_push_imm: len:5
 535 x86_push_membase: src1:b len:6
 536 x86_push_obj: src1:b len:30
 537 x86_lea: dest:i src1:i src2:i len:7
 538 x86_lea_membase: dest:i src1:i len:10
 539 x86_xchg: src1:i src2:i clob:x len:1
 540 x86_fpop: src1:f len:2
 541 x86_fp_load_i8: dest:f src1:b len:7
 542 x86_fp_load_i4: dest:f src1:b len:7
 543 x86_seteq_membase: src1:b len:7
 544 x86_setne_membase: src1:b len:7
 545 x86_add_membase: dest:i src1:i src2:b clob:1 len:11
 546 x86_sub_membase: dest:i src1:i src2:b clob:1 len:11
 547 x86_mul_membase: dest:i src1:i src2:b clob:1 len:13
 548 adc: dest:i src1:i src2:i len:2 clob:1
 549 addcc: dest:i src1:i src2:i len:2 clob:1
 550 subcc: dest:i src1:i src2:i len:2 clob:1
 551 adc_imm: dest:i src1:i len:6 clob:1
 552 sbb: dest:i src1:i src2:i len:2 clob:1
 553 sbb_imm: dest:i src1:i len:6 clob:1
 554 br_reg: src1:i len:2
 555 sin: dest:f src1:f len:6
 556 cos: dest:f src1:f len:6
 557 abs: dest:f src1:f len:2
 558 tan: dest:f src1:f len:49
 559 atan: dest:f src1:f len:8
 560 sqrt: dest:f src1:f len:2
 561 op_bigmul: len:2 dest:l src1:a src2:i
 562 op_bigmul_un: len:2 dest:l src1:a src2:i
 563 sext_i1: dest:i src1:i len:3
 564 sext_i2: dest:i src1:i len:3