mono/mini/cpu-pentium.md

   1 # x86-class cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant information
   3 # about the cpu instructions that may be used by the regsiter allocator, the scheduler
   4 # and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
   8 # Here is a description of the specifiers valid for this file and their possible values.
   9 #
  10 # dest:register       describes the destination register of an instruction
  11 # src1:register       describes the first source register of an instruction
  12 # src2:register       describes the second source register of an instruction
  13 #
  14 # register may have the following values:
  15 #       i  integer register
  16 #       b  base register (used in address references)
  17 #       f  floating point register
  18 #       a  EAX register
  19 #       d  EDX register
  20 #
  21 # len:number         describe the maximun length in bytes of the instruction
  22 # number is a positive integer
  23 #
  24 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  25 #
  26 # clob:spec          describe if the instruction clobbers registers or has special needs
  27 #
  28 # spec can be one of the following characters:
  29 #       c  clobbers caller-save registers
  30 #       1  clobbers the first source register
  31 #       a  EAX is clobbered
  32 #       d  EAX and EDX are clobbered
  33 #       s  the src1 operand needs to be in ECX (shift opcodes)
  34 #       x  both the source operands are clobbered (xchg)
  35 #
  36 # flags:spec        describe if the instruction uses or sets the flags (unused)
  37 #
  38 # spec can be one of the following chars:
  39 #       s  sets the flags
  40 #       u  uses the flags
  41 #       m  uses and modifies the flags
  42 #
  43 # res:spec          describe what units are used in the processor (unused)
  44 #
  45 # delay:            describe delay slots (unused)
  46 #
  47 # the required specifiers are: len, clob (if registers are clobbered), the registers
  48 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  49 #
  50 # See the code in mini-x86.c for more details on how the specifiers are used.
  51 #
  52 nop:
  53 break: len:1
  54 ldarg.0:
  55 ldarg.1:
  56 ldarg.2:
  57 ldarg.3:
  58 ldloc.0:
  59 ldloc.1:
  60 ldloc.2:
  61 ldloc.3:
  62 stloc.0:
  63 stloc.1:
  64 stloc.2:
  65 stloc.3:
  66 ldarg.s:
  67 ldarga.s:
  68 starg.s:
  69 ldloc.s:
  70 ldloca.s:
  71 stloc.s:
  72 ldnull:
  73 ldc.i4.m1:
  74 ldc.i4.0:
  75 ldc.i4.1:
  76 ldc.i4.2:
  77 ldc.i4.3:
  78 ldc.i4.4:
  79 ldc.i4.5:
  80 ldc.i4.6:
  81 ldc.i4.7:
  82 ldc.i4.8:
  83 ldc.i4.s:
  84 ldc.i4:
  85 ldc.i8:
  86 ldc.r4:
  87 ldc.r8:
  88 dup:
  89 pop:
  90 jmp: len:32
  91 call: dest:a clob:c len:11
  92 calli:
  93 ret: len:1
  94 br.s:
  95 brfalse.s:
  96 brtrue.s:
  97 beq.s:
  98 bge.s:
  99 bgt.s:
 100 ble.s:
 101 blt.s:
 102 bne.un.s:
 103 bge.un.s:
 104 bgt.un.s:
 105 ble.un.s:
 106 blt.un.s:
 107 br: len:5
 108 brfalse:
 109 brtrue:
 110 beq: len:6
 111 bge: len:6
 112 bgt: len:6
 113 ble: len:6
 114 blt: len:6
 115 bne.un: len:6
 116 bge.un: len:6
 117 bgt.un: len:6
 118 ble.un: len:6
 119 blt.un: len:6
 120 switch:
 121 ldind.i1: dest:i len:6
 122 ldind.u1: dest:i len:6
 123 ldind.i2: dest:i len:6
 124 ldind.u2: dest:i len:6
 125 ldind.i4: dest:i len:6
 126 ldind.u4: dest:i len:6
 127 ldind.i8:
 128 ldind.i: dest:i len:6
 129 ldind.r4:
 130 ldind.r8:
 131 ldind.ref: dest:i len:6
 132 stind.ref: src1:b src2:i
 133 stind.i1: src1:b src2:i
 134 stind.i2: src1:b src2:i
 135 stind.i4: src1:b src2:i
 136 stind.i8:
 137 stind.r4: src1:b src2:f
 138 stind.r8: src1:b src2:f
 139 add: dest:i src1:i src2:i len:2 clob:1
 140 sub: dest:i src1:i src2:i len:2 clob:1
 141 mul: dest:i src1:i src2:i len:3 clob:1
 142 div: dest:a src1:i src2:i len:15 clob:d
 143 div.un: dest:a src1:i src2:i len:15 clob:d
 144 rem: dest:d src1:i src2:i len:15 clob:d
 145 rem.un: dest:d src1:i src2:i len:15 clob:d
 146 and: dest:i src1:i src2:i len:2 clob:1
 147 or: dest:i src1:i src2:i len:2 clob:1
 148 xor: dest:i src1:i src2:i len:2 clob:1
 149 shl: dest:i src1:i src2:i clob:s len:2
 150 shr: dest:i src1:i src2:i clob:s len:2
 151 shr.un: dest:i src1:i src2:i clob:s len:2
 152 neg: dest:i src1:i len:2 clob:1
 153 not: dest:i src1:i len:2 clob:1
 154 conv.i1: dest:i src1:i len:3
 155 conv.i2: dest:i src1:i len:3
 156 conv.i4: dest:i src1:i len:2
 157 conv.i8:
 158 conv.r4: dest:f src1:i len:7
 159 conv.r8: dest:f src1:i len:7
 160 conv.u4: dest:i src1:i
 161 conv.u8:
 162 callvirt:
 163 cpobj:
 164 ldobj:
 165 ldstr:
 166 newobj:
 167 castclass:
 168 isinst:
 169 conv.r.un:
 170 unbox:
 171 throw: src1:i len:6
 172 ldfld:
 173 ldflda:
 174 stfld:
 175 ldsfld:
 176 ldsflda:
 177 stsfld:
 178 stobj:
 179 conv.ovf.i1.un:
 180 conv.ovf.i2.un:
 181 conv.ovf.i4.un:
 182 conv.ovf.i8.un:
 183 conv.ovf.u1.un:
 184 conv.ovf.u2.un:
 185 conv.ovf.u4.un:
 186 conv.ovf.u8.un:
 187 conv.ovf.i.un:
 188 conv.ovf.u.un:
 189 box:
 190 newarr:
 191 ldlen:
 192 ldelema:
 193 ldelem.i1:
 194 ldelem.u1:
 195 ldelem.i2:
 196 ldelem.u2:
 197 ldelem.i4:
 198 ldelem.u4:
 199 ldelem.i8:
 200 ldelem.i:
 201 ldelem.r4:
 202 ldelem.r8:
 203 ldelem.ref:
 204 stelem.i:
 205 stelem.i1:
 206 stelem.i2:
 207 stelem.i4:
 208 stelem.i8:
 209 stelem.r4:
 210 stelem.r8:
 211 stelem.ref:
 212 conv.ovf.i1:
 213 conv.ovf.u1:
 214 conv.ovf.i2:
 215 conv.ovf.u2:
 216 conv.ovf.i4:
 217 conv.ovf.u4:
 218 conv.ovf.i8:
 219 conv.ovf.u8:
 220 refanyval:
 221 ckfinite: dest:f src1:f len:22
 222 mkrefany:
 223 ldtoken:
 224 conv.u2: dest:i src1:i len:3
 225 conv.u1: dest:i src1:i len:3
 226 conv.i: dest:i src1:i len:3
 227 conv.ovf.i:
 228 conv.ovf.u:
 229 add.ovf:
 230 add.ovf.un:
 231 mul.ovf: dest:i src1:i src2:i clob:1 len:9
 232 # this opcode is handled specially in the code generator
 233 mul.ovf.un: dest:i src1:i src2:i len:16
 234 sub.ovf:
 235 sub.ovf.un:
 236 endfinally:
 237 leave:
 238 leave.s:
 239 stind.i:
 240 conv.u: dest:i src1:i len:3
 241 prefix7:
 242 prefix6:
 243 prefix5:
 244 prefix4:
 245 prefix3:
 246 prefix2:
 247 prefix1:
 248 prefixref:
 249 arglist:
 250 ceq: dest:i len:6
 251 cgt: dest:i len:6
 252 cgt.un: dest:i len:6
 253 clt: dest:i len:6
 254 clt.un: dest:i len:6
 255 ldftn:
 256 ldvirtftn:
 257 ldarg:
 258 ldarga:
 259 starg:
 260 ldloc:
 261 ldloca:
 262 stloc:
 263 localloc: dest:i src1:i len:32
 264 endfilter:
 265 unaligned.:
 266 volatile.:
 267 tail.:
 268 initobj:
 269 cpblk:
 270 initblk:
 271 rethrow:
 272 sizeof:
 273 refanytype:
 274 illegal:
 275 endmac:
 276 mono_func1:
 277 mono_proc2:
 278 mono_proc3:
 279 mono_free:
 280 mono_objaddr:
 281 mono_ldptr:
 282 mono_vtaddr:
 283 mono_newobj:
 284 mono_retobj:
 285 load:
 286 ldaddr:
 287 store:
 288 phi:
 289 rename:
 290 compare: src1:i src2:i len:2
 291 compare_imm: src1:i len:6
 292 fcompare: src1:f src2:f clob:a len:9
 293 lcompare:
 294 local:
 295 arg:
 296 oparglist: src1:b len:10
 297 outarg: src1:i len:1
 298 outarg_imm: len:5
 299 retarg:
 300 setret: dest:a src1:i len:2
 301 setlret: dest:l src1:i src2:i len:4
 302 checkthis: src1:b len:3
 303 voidcall: len:11 clob:c
 304 voidcall_reg: src1:i len:11 clob:c
 305 voidcall_membase: src1:b len:16 clob:c
 306 fcall: dest:f len:11 clob:c
 307 fcall_reg: dest:f src1:i len:11 clob:c
 308 fcall_membase: dest:f src1:b len:16 clob:c
 309 lcall: dest:l len:11 clob:c
 310 lcall_reg: dest:l src1:i len:11 clob:c
 311 lcall_membase: dest:l src1:b len:16 clob:c
 312 vcall: len:11 clob:c
 313 vcall_reg: src1:i len:11 clob:c
 314 vcall_membase: src1:b len:16 clob:c
 315 call_reg: dest:a src1:i len:11 clob:c
 316 call_membase: dest:a src1:b len:16 clob:c
 317 trap:
 318 iconst: dest:i len:5
 319 i8const:
 320 r4const: dest:f len:6
 321 r8const: dest:f len:6
 322 regvar:
 323 reg:
 324 regoffset:
 325 label:
 326 store_membase_imm: dest:b len:10
 327 store_membase_reg: dest:b src1:i len:7
 328 storei1_membase_imm: dest:b len:10
 329 storei1_membase_reg: dest:b src1:i len:7
 330 storei2_membase_imm: dest:b len:11
 331 storei2_membase_reg: dest:b src1:i len:7
 332 storei4_membase_imm: dest:b len:10
 333 storei4_membase_reg: dest:b src1:i len:7
 334 storei8_membase_imm: dest:b
 335 storei8_membase_reg: dest:b src1:i
 336 storer4_membase_reg: dest:b src1:f len:7
 337 storer8_membase_reg: dest:b src1:f len:6
 338 load_membase: dest:i src1:b len:6
 339 loadi1_membase: dest:i src1:b len:7
 340 loadu1_membase: dest:i src1:b len:7
 341 loadi2_membase: dest:i src1:b len:7
 342 loadu2_membase: dest:i src1:b len:7
 343 loadi4_membase: dest:i src1:b len:6
 344 loadu4_membase: dest:i src1:b len:6
 345 loadi8_membase: dest:i src1:b
 346 loadr4_membase: dest:f src1:b len:6
 347 loadr8_membase: dest:f src1:b len:6
 348 loadu4_mem: dest:i len:9
 349 move: dest:i src1:i len:2
 350 add_imm: dest:i src1:i len:6 clob:1
 351 sub_imm: dest:i src1:i len:6 clob:1
 352 mul_imm: dest:i src1:i len:6
 353 # there is no actual support for division or reminder by immediate
 354 # we simulate them, though (but we need to change the burg rules
 355 # to allocate a symbolic reg for src2)
 356 div_imm: dest:a src1:i src2:i len:15 clob:d
 357 div_un_imm: dest:a src1:i src2:i len:15 clob:d
 358 rem_imm: dest:d src1:i src2:i len:15 clob:d
 359 rem_un_imm: dest:d src1:i src2:i len:15 clob:d
 360 and_imm: dest:i src1:i len:6 clob:1
 361 or_imm: dest:i src1:i len:6 clob:1
 362 xor_imm: dest:i src1:i len:6 clob:1
 363 shl_imm: dest:i src1:i len:6 clob:1
 364 shr_imm: dest:i src1:i len:6 clob:1
 365 shr_un_imm: dest:i src1:i len:6 clob:1
 366 cond_exc_eq: len:6
 367 cond_exc_ne_un: len:6
 368 cond_exc_lt: len:6
 369 cond_exc_lt_un: len:6
 370 cond_exc_gt: len:6
 371 cond_exc_gt_un: len:6
 372 cond_exc_ge: len:6
 373 cond_exc_ge_un: len:6
 374 cond_exc_le: len:6
 375 cond_exc_le_un: len:6
 376 cond_exc_ov: len:6
 377 cond_exc_no: len:6
 378 cond_exc_c: len:6
 379 cond_exc_nc: len:6
 380 long_add:
 381 long_sub:
 382 long_mul:
 383 long_div:
 384 long_div_un:
 385 long_rem:
 386 long_rem_un:
 387 long_and:
 388 long_or:
 389 long_xor:
 390 long_shl:
 391 long_shr:
 392 long_shr_un:
 393 long_neg:
 394 long_not:
 395 long_conv_to_i1:
 396 long_conv_to_i2:
 397 long_conv_to_i4:
 398 long_conv_to_i8:
 399 long_conv_to_r4:
 400 long_conv_to_r8:
 401 long_conv_to_u4:
 402 long_conv_to_u8:
 403 long_conv_to_u2:
 404 long_conv_to_u1:
 405 long_conv_to_i:
 406 long_conv_to_ovf_i: dest:i src1:i src2:i len:30
 407 long_conv_to_ovf_u:
 408 long_add_ovf:
 409 long_add_ovf_un:
 410 long_mul_ovf:
 411 long_mul_ovf_un:
 412 long_sub_ovf:
 413 long_sub_ovf_un:
 414 long_conv_to_ovf_i1_un:
 415 long_conv_to_ovf_i2_un:
 416 long_conv_to_ovf_i4_un:
 417 long_conv_to_ovf_i8_un:
 418 long_conv_to_ovf_u1_un:
 419 long_conv_to_ovf_u2_un:
 420 long_conv_to_ovf_u4_un:
 421 long_conv_to_ovf_u8_un:
 422 long_conv_to_ovf_i_un:
 423 long_conv_to_ovf_u_un:
 424 long_conv_to_ovf_i1:
 425 long_conv_to_ovf_u1:
 426 long_conv_to_ovf_i2:
 427 long_conv_to_ovf_u2:
 428 long_conv_to_ovf_i4:
 429 long_conv_to_ovf_u4:
 430 long_conv_to_ovf_i8:
 431 long_conv_to_ovf_u8:
 432 long_ceq:
 433 long_cgt:
 434 long_cgt_un:
 435 long_clt:
 436 long_clt_un:
 437 long_conv_to_r_un: dest:f src1:i src2:i len:37
 438 long_conv_to_u:
 439 long_shr_imm:
 440 long_shr_un_imm:
 441 long_shl_imm:
 442 long_add_imm:
 443 long_sub_imm:
 444 long_beq:
 445 long_bne_un:
 446 long_blt:
 447 long_blt_un:
 448 long_bgt:
 449 long_btg_un:
 450 long_bge:
 451 long_bge_un:
 452 long_ble:
 453 long_ble_un:
 454 float_beq: len:12
 455 float_bne_un: len:12
 456 float_blt: len:12
 457 float_blt_un: len:20
 458 float_bgt: len:12
 459 float_btg_un: len:20
 460 float_bge: len:12
 461 float_bge_un: len:12
 462 float_ble: len:12
 463 float_ble_un: len:12
 464 float_add: len:2
 465 float_sub: len:2
 466 float_mul: len:2
 467 float_div: len:2
 468 float_div_un: len:2
 469 float_rem: len:17
 470 float_rem_un: len:17
 471 float_neg: dest:f src1:f len:2
 472 float_not: dest:f src1:f len:2
 473 float_conv_to_i1: dest:i src1:f len:39
 474 float_conv_to_i2: dest:i src1:f len:39
 475 float_conv_to_i4: dest:i src1:f len:39
 476 float_conv_to_i8: dest:l src1:f len:39
 477 float_conv_to_r4:
 478 float_conv_to_r8:
 479 float_conv_to_u4: dest:i src1:f len:39
 480 float_conv_to_u8: dest:l src1:f len:39
 481 float_conv_to_u2: dest:i src1:f len:39
 482 float_conv_to_u1: dest:i src1:f len:39
 483 float_conv_to_i: dest:i src1:f len:39
 484 float_conv_to_ovf_i: dest:a src1:f len:30
 485 float_conv_to_ovd_u: dest:a src1:f len:30
 486 float_add_ovf:
 487 float_add_ovf_un:
 488 float_mul_ovf:
 489 float_mul_ovf_un:
 490 float_sub_ovf:
 491 float_sub_ovf_un:
 492 float_conv_to_ovf_i1_un:
 493 float_conv_to_ovf_i2_un:
 494 float_conv_to_ovf_i4_un:
 495 float_conv_to_ovf_i8_un:
 496 float_conv_to_ovf_u1_un:
 497 float_conv_to_ovf_u2_un:
 498 float_conv_to_ovf_u4_un:
 499 float_conv_to_ovf_u8_un:
 500 float_conv_to_ovf_i_un:
 501 float_conv_to_ovf_u_un:
 502 float_conv_to_ovf_i1:
 503 float_conv_to_ovf_u1:
 504 float_conv_to_ovf_i2:
 505 float_conv_to_ovf_u2:
 506 float_conv_to_ovf_i4:
 507 float_conv_to_ovf_u4:
 508 float_conv_to_ovf_i8:
 509 float_conv_to_ovf_u8:
 510 float_ceq: dest:i src1:f src2:f len:25
 511 float_cgt: dest:i src1:f src2:f len:25
 512 float_cgt_un: dest:i src1:f src2:f len:37
 513 float_clt: dest:i src1:f src2:f len:25
 514 float_clt_un: dest:i src1:f src2:f len:32
 515 float_conv_to_u: dest:i src1:f len:36
 516 call_handler: len:10
 517 aot_const: dest:i len:5
 518 x86_test_null: src1:i len:2
 519 x86_compare_membase_reg: src1:b src2:i len:6
 520 x86_compare_membase_imm: src1:b len:10
 521 x86_compare_reg_membase: src1:i src2:b len:6
 522 x86_inc_reg: dest:i src1:i clob:1 len:1
 523 x86_inc_membase: src1:b len:6
 524 x86_dec_reg: dest:i src1:i clob:1 len:1
 525 x86_dec_membase: src1:b len:6
 526 x86_add_membase_imm: src1:b len:8
 527 x86_sub_membase_imm: src1:b len:8
 528 x86_push: src1:i len:1
 529 x86_push_imm: len:5
 530 x86_push_membase: src1:b len:6
 531 x86_push_obj: src1:b len:30
 532 x86_lea: dest:i src1:i src2:i len:7
 533 x86_lea_membase: dest:i src1:i len:10
 534 x86_xchg: src1:i src2:i clob:x len:1
 535 x86_fpop: src1:f len:2
 536 x86_fp_load_i8: dest:f src1:b len:7
 537 x86_fp_load_i4: dest:f src1:b len:7
 538 x86_seteq_membase: src1:b len:7
 539 adc: dest:i src1:i src2:i len:2 clob:1
 540 addcc: dest:i src1:i src2:i len:2 clob:1
 541 subcc: dest:i src1:i src2:i len:2 clob:1
 542 adc_imm: dest:i src1:i len:6 clob:1
 543 sbb: dest:i src1:i src2:i len:2 clob:1
 544 sbb_imm: dest:i src1:i len:6 clob:1
 545 br_reg: src1:i len:2
 546 sin: dest:f src1:f len:2
 547 cos: dest:f src1:f len:2
 548 abs: dest:f src1:f len:2
 549 tan: dest:f src1:f len:45
 550 atan: dest:f src1:f len:4
 551 sqrt: dest:f src1:f len:2
 552 op_bigmul: len:2 dest:l src1:a src2:i
 553 op_bigmul_un: len:2 dest:l src1:a src2:i
 554 sext_i1: dest:i src1:i len:3
 555 sext_i2: dest:i src1:i len:3