mono/mini/cpu-mips.md

   1 # mips cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant
   3 # information about the cpu instructions that may be used by the regsiter
   4 # allocator, the scheduler and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value.
   8 # Specifiers are separated by white space.
   9 # Here is a description of the specifiers valid for this file and their
  10 # possible values.
  11 #
  12 # dest:register       describes the destination register of an instruction
  13 # src1:register       describes the first source register of an instruction
  14 # src2:register       describes the second source register of an instruction
  15 #
  16 # register may have the following values:
  17 #       i  integer register
  18 #       l  integer register pair
  19 #       v  v0 register (output from calls)
  20 #       V  v0/v1 register pair (output from calls)
  21 #       a  at register
  22 #       b  base register (used in address references)
  23 #       f  floating point register (pair - always)
  24 #       g  floating point register return pair (f0/f1)
  25 #
  26 # len:number         describe the maximun length in bytes of the instruction
  27 # number is a positive integer
  28 #
  29 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  30 #
  31 # clob:spec          describe if the instruction clobbers registers or has special needs
  32 #
  33 # spec can be one of the following characters:
  34 #       c  clobbers caller-save registers
  35 #       r  'reserves' the destination register until a later instruction unreserves it
  36 #          used mostly to set output registers in function calls
  37 #
  38 # flags:spec        describe if the instruction uses or sets the flags (unused)
  39 #
  40 # spec can be one of the following chars:
  41 #       s  sets the flags
  42 #       u  uses the flags
  43 #       m  uses and modifies the flags
  44 #
  45 # res:spec          describe what units are used in the processor (unused)
  46 #
  47 # delay:            describe delay slots (unused)
  48 #
  49 # the required specifiers are: len, clob (if registers are clobbered), the registers
  50 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  51 #
  52 # See the code in mini-x86.c for more details on how the specifiers are used.
  53 #
  54 memory_barrier: len:4
  55 nop: len:4
  56 relaxed_nop: len:4
  57 break: len:4
  58 jmp: len:92
  59 call: dest:v clob:c len:20
  60 br: len:16
  61 int_beq: len:8
  62 int_bge: len:8
  63 int_bgt: len:8
  64 int_ble: len:8
  65 int_blt: len:8
  66 int_bne_un: len:8
  67 int_bge_un: len:8
  68 int_bgt_un: len:8
  69 int_ble_un: len:8
  70 int_blt_un: len:8
  71 switch: src1:i len:40
  72 int_add: dest:i src1:i src2:i len:4
  73 int_sub: dest:i src1:i src2:i len:4
  74 int_mul: dest:i src1:i src2:i len:20
  75 int_div: dest:i src1:i src2:i len:76
  76 int_div_un: dest:i src1:i src2:i len:76
  77 int_rem: dest:i src1:i src2:i len:76
  78 int_rem_un: dest:i src1:i src2:i len:76
  79 int_and: dest:i src1:i src2:i len:4
  80 int_or: dest:i src1:i src2:i len:4
  81 int_xor: dest:i src1:i src2:i len:4
  82 int_shl: dest:i src1:i src2:i len:4
  83 int_shr: dest:i src1:i src2:i len:4
  84 int_shr_un: dest:i src1:i src2:i len:4
  85 int_neg: dest:i src1:i len:4
  86 int_not: dest:i src1:i len:4
  87 int_conv_to_i1: dest:i src1:i len:8
  88 int_conv_to_i2: dest:i src1:i len:8
  89 int_conv_to_i4: dest:i src1:i len:4
  90 int_conv_to_r4: dest:f src1:i len:36
  91 int_conv_to_r8: dest:f src1:i len:36
  92 int_conv_to_u1: dest:i src1:i len:4
  93 int_conv_to_u2: dest:i src1:i len:8
  94 int_conv_to_u4: dest:i src1:i
  95 int_conv_to_i: dest:i src1:i len:4
  96 int_conv_to_u: dest:i src1:i len:4
  97 callvirt: dest:v clob:c len:20
  98 int_conv_to_r_un: dest:f src1:i len:32
  99 throw: src1:i len:24
 100 rethrow: src1:i len:24
 101 ckfinite: dest:f src1:f len:24
 102 int_add_ovf: dest:i src1:i src2:i len:64
 103 int_add_ovf_un: dest:i src1:i src2:i len:64
 104 int_mul_ovf: dest:i src1:i src2:i len:64
 105 int_mul_ovf_un: dest:i src1:i src2:i len:64
 106 int_sub_ovf: dest:i src1:i src2:i len:64
 107 int_sub_ovf_un: dest:i src1:i src2:i len:64
 108 start_handler: len:16
 109 endfinally: len:12
 110 ceq: dest:i len:16
 111 cgt: dest:i len:16
 112 cgt.un: dest:i len:16
 113 clt: dest:i len:16
 114 clt.un: dest:i len:16
 115 localloc: dest:i src1:i len:60
 116 compare: src1:i src2:i len:20
 117 compare_imm: src1:i len:20
 118 fcompare: src1:f src2:f len:12
 119 oparglist: src1:i len:12
 120 outarg: src1:i len:1
 121 outarg_imm: len:5
 122 setret: dest:v src1:i len:4
 123 setlret: src1:i src2:i len:12
 124 checkthis: src1:b len:4
 125 voidcall: len:20 clob:c
 126 voidcall_reg: src1:i len:20 clob:c
 127 voidcall_membase: src1:b len:20 clob:c
 128 fcall: dest:g len:20 clob:c
 129 fcall_reg: dest:g src1:i len:20 clob:c
 130 fcall_membase: dest:g src1:b len:20 clob:c
 131 lcall: dest:V len:28 clob:c
 132 lcall_reg: dest:V src1:i len:28 clob:c
 133 lcall_membase: dest:V src1:b len:28 clob:c
 134 vcall: len:16 clob:c
 135 vcall_reg: src1:i len:20 clob:c
 136 vcall_membase: src1:b len:20 clob:c
 137 call_reg: dest:v src1:i len:20 clob:c
 138 call_membase: dest:v src1:b len:20 clob:c
 139 iconst: dest:i len:12
 140 r4const: dest:f len:20
 141 r8const: dest:f len:28
 142 label: len:0
 143 store_membase_imm: dest:b len:20
 144 store_membase_reg: dest:b src1:i len:16
 145 storei1_membase_imm: dest:b len:20
 146 storei1_membase_reg: dest:b src1:i len:16
 147 storei2_membase_imm: dest:b len:20
 148 storei2_membase_reg: dest:b src1:i len:16
 149 storei4_membase_imm: dest:b len:20
 150 storei4_membase_reg: dest:b src1:i len:16
 151 storei8_membase_imm: dest:b
 152 storei8_membase_reg: dest:b src1:i
 153 storer4_membase_reg: dest:b src1:f len:16
 154 storer8_membase_reg: dest:b src1:f len:16
 155 load_membase: dest:i src1:b len:16
 156 loadi1_membase: dest:i src1:b len:16
 157 loadu1_membase: dest:i src1:b len:16
 158 loadi2_membase: dest:i src1:b len:16
 159 loadu2_membase: dest:i src1:b len:16
 160 loadi4_membase: dest:i src1:b len:16
 161 loadu4_membase: dest:i src1:b len:16
 162 loadi8_membase: dest:i src1:b
 163 loadr4_membase: dest:f src1:b len:16
 164 loadr8_membase: dest:f src1:b len:16
 165 loadu4_mem: dest:i len:8
 166 move: dest:i src1:i len:4
 167 fmove: dest:f src1:f len:8
 168 add_imm: dest:i src1:i len:12
 169 sub_imm: dest:i src1:i len:12
 170 mul_imm: dest:i src1:i len:20
 171 # there is no actual support for division or reminder by immediate
 172 # we simulate them, though (but we need to change the burg rules
 173 # to allocate a symbolic reg for src2)
 174 div_imm: dest:i src1:i src2:i len:20
 175 div_un_imm: dest:i src1:i src2:i len:12
 176 rem_imm: dest:i src1:i src2:i len:28
 177 rem_un_imm: dest:i src1:i src2:i len:16
 178 and_imm: dest:i src1:i len:12
 179 or_imm: dest:i src1:i len:12
 180 xor_imm: dest:i src1:i len:12
 181 shl_imm: dest:i src1:i len:8
 182 shr_imm: dest:i src1:i len:8
 183 shr_un_imm: dest:i src1:i len:8
 184 cond_exc_eq: len:32
 185 cond_exc_ne_un: len:32
 186 cond_exc_lt: len:32
 187 cond_exc_lt_un: len:32
 188 cond_exc_gt: len:32
 189 cond_exc_gt_un: len:32
 190 cond_exc_ge: len:32
 191 cond_exc_ge_un: len:32
 192 cond_exc_le: len:32
 193 cond_exc_le_un: len:32
 194 cond_exc_ov: len:32
 195 cond_exc_no: len:32
 196 cond_exc_c: len:32
 197 cond_exc_nc: len:32
 198 long_conv_to_i1: dest:i src1:l len:32
 199 long_conv_to_i2: dest:i src1:l len:32
 200 long_conv_to_i4: dest:i src1:l len:32
 201 long_conv_to_r4: dest:f src1:l len:32
 202 long_conv_to_r8: dest:f src1:l len:32
 203 long_conv_to_u4: dest:i src1:l len:32
 204 long_conv_to_u8: dest:l src1:l len:32
 205 long_conv_to_u2: dest:i src1:l len:32
 206 long_conv_to_u1: dest:i src1:l len:32
 207 long_conv_to_i:  dest:i src1:l len:32
 208 long_conv_to_ovf_i: dest:i src1:i src2:i len:32
 209 long_mul_ovf:
 210 long_conv_to_r_un: dest:f src1:i src2:i len:37
 211 float_beq:    src1:f src2:f len:16
 212 float_bne_un: src1:f src2:f len:16
 213 float_blt:    src1:f src2:f len:16
 214 float_blt_un: src1:f src2:f len:16
 215 float_bgt:    src1:f src2:f len:16
 216 float_bgt_un: src1:f src2:f len:16
 217 float_bge:    src1:f src2:f len:16
 218 float_bge_un: src1:f src2:f len:16
 219 float_ble:    src1:f src2:f len:16
 220 float_ble_un: src1:f src2:f len:16
 221 float_add: dest:f src1:f src2:f len:4
 222 float_sub: dest:f src1:f src2:f len:4
 223 float_mul: dest:f src1:f src2:f len:4
 224 float_div: dest:f src1:f src2:f len:4
 225 float_div_un: dest:f src1:f src2:f len:4
 226 float_rem: dest:f src1:f src2:f len:16
 227 float_rem_un: dest:f src1:f src2:f len:16
 228 float_neg: dest:f src1:f len:4
 229 float_not: dest:f src1:f len:4
 230 float_conv_to_i1: dest:i src1:f len:40
 231 float_conv_to_i2: dest:i src1:f len:40
 232 float_conv_to_i4: dest:i src1:f len:40
 233 float_conv_to_i8: dest:l src1:f len:40
 234 float_conv_to_r4: dest:f src1:f len:8
 235 float_conv_to_u4: dest:i src1:f len:40
 236 float_conv_to_u8: dest:l src1:f len:40
 237 float_conv_to_u2: dest:i src1:f len:40
 238 float_conv_to_u1: dest:i src1:f len:40
 239 float_conv_to_i: dest:i src1:f len:40
 240 float_ceq: dest:i src1:f src2:f len:20
 241 float_cgt: dest:i src1:f src2:f len:20
 242 float_cgt_un: dest:i src1:f src2:f len:20
 243 float_clt: dest:i src1:f src2:f len:20
 244 float_clt_un: dest:i src1:f src2:f len:20
 245 float_conv_to_u: dest:i src1:f len:36
 246 call_handler: len:20
 247 endfilter: src1:i len:16
 248 aot_const: dest:i len:8
 249 sqrt: dest:f src1:f len:4
 250 adc: dest:i src1:i src2:i len:4
 251 addcc: dest:i src1:i src2:i len:4
 252 subcc: dest:i src1:i src2:i len:4
 253 adc_imm: dest:i src1:i len:12
 254 addcc_imm: dest:i src1:i len:12
 255 subcc_imm: dest:i src1:i len:12
 256 sbb: dest:i src1:i src2:i len:4
 257 sbb_imm: dest:i src1:i len:12
 258 br_reg: src1:i len:8
 259 #ppc_subfic: dest:i src1:i len:4
 260 #ppc_subfze: dest:i src1:i len:4
 261 bigmul: len:52 dest:l src1:i src2:i
 262 bigmul_un: len:52 dest:l src1:i src2:i
 263 tls_get: len:8 dest:i
 264 mips_beq: src1:i src2:i len:24
 265 mips_bgez: src1:i len:24
 266 mips_bgtz: src1:i len:24
 267 mips_blez: src1:i len:24
 268 mips_bltz: src1:i len:24
 269 mips_bne: src1:i src2:i len:24
 270 mips_cvtsd: dest:f src1:f len:8
 271 mips_fbeq: src1:f src2:f len:16
 272 mips_fbge: src1:f src2:f len:16
 273 mips_fbgt: src1:f src2:f len:16
 274 mips_fble: src1:f src2:f len:16
 275 mips_fblt: src1:f src2:f len:16
 276 mips_fbne: src1:f src2:f len:16
 277 mips_lwc1: dest:f src1:b len:16
 278 mips_mtc1_s: dest:f src1:i len:8
 279 mips_mfc1_s: dest:i src1:f len:8
 280 mips_mtc1_d: dest:f src1:i len:8
 281 mips_mfc1_d: dest:i src1:f len:8
 282 mips_slti: dest:i src1:i len:4
 283 mips_slt: dest:i src1:i src2:i len:4
 284 mips_sltiu: dest:i src1:i len:4
 285 mips_sltu: dest:i src1:i src2:i len:4
 286 mips_xori: dest:i src1:i len:4
 287 mips_cond_exc_eq: src1:i src2:i len:40
 288 mips_cond_exc_ge: src1:i src2:i len:40
 289 mips_cond_exc_gt: src1:i src2:i len:40
 290 mips_cond_exc_le: src1:i src2:i len:40
 291 mips_cond_exc_lt: src1:i src2:i len:40
 292 mips_cond_exc_ne_un: src1:i src2:i len:40
 293 mips_cond_exc_ge_un: src1:i src2:i len:40
 294 mips_cond_exc_gt_un: src1:i src2:i len:40
 295 mips_cond_exc_le_un: src1:i src2:i len:40
 296 mips_cond_exc_lt_un: src1:i src2:i len:40
 297 mips_cond_exc_ov: src1:i src2:i len:40
 298 mips_cond_exc_no: src1:i src2:i len:40
 299 mips_cond_exc_c: src1:i src2:i len:40
 300 mips_cond_exc_nc: src1:i src2:i len:40
 301 mips_cond_exc_ieq: src1:i src2:i len:40
 302 mips_cond_exc_ige: src1:i src2:i len:40
 303 mips_cond_exc_igt: src1:i src2:i len:40
 304 mips_cond_exc_ile: src1:i src2:i len:40
 305 mips_cond_exc_ilt: src1:i src2:i len:40
 306 mips_cond_exc_ine_un: src1:i src2:i len:40
 307 mips_cond_exc_ige_un: src1:i src2:i len:40
 308 mips_cond_exc_igt_un: src1:i src2:i len:40
 309 mips_cond_exc_ile_un: src1:i src2:i len:40
 310 mips_cond_exc_ilt_un: src1:i src2:i len:40
 311 mips_cond_exc_iov: src1:i src2:i len:40
 312 mips_cond_exc_ino: src1:i src2:i len:40
 313 mips_cond_exc_ic: src1:i src2:i len:40
 314 mips_cond_exc_inc: src1:i src2:i len:40