mono/mini/cpu-mips.md

   1 # mips cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant
   3 # information about the cpu instructions that may be used by the regsiter
   4 # allocator, the scheduler and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value.
   8 # Specifiers are separated by white space.
   9 # Here is a description of the specifiers valid for this file and their
  10 # possible values.
  11 #
  12 # dest:register       describes the destination register of an instruction
  13 # src1:register       describes the first source register of an instruction
  14 # src2:register       describes the second source register of an instruction
  15 #
  16 # register may have the following values:
  17 #       i  integer register
  18 #       l  integer register pair
  19 #       v  v0 register (output from calls)
  20 #       V  v0/v1 register pair (output from calls)
  21 #       a  at register
  22 #       b  base register (used in address references)
  23 #       f  floating point register (pair - always)
  24 #       g  floating point register return pair (f0/f1)
  25 #
  26 # len:number         describe the maximun length in bytes of the instruction
  27 # number is a positive integer
  28 #
  29 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  30 #
  31 # clob:spec          describe if the instruction clobbers registers or has special needs
  32 #
  33 # spec can be one of the following characters:
  34 #       c  clobbers caller-save registers
  35 #       r  'reserves' the destination register until a later instruction unreserves it
  36 #          used mostly to set output registers in function calls
  37 #
  38 # flags:spec        describe if the instruction uses or sets the flags (unused)
  39 #
  40 # spec can be one of the following chars:
  41 #       s  sets the flags
  42 #       u  uses the flags
  43 #       m  uses and modifies the flags
  44 #
  45 # res:spec          describe what units are used in the processor (unused)
  46 #
  47 # delay:            describe delay slots (unused)
  48 #
  49 # the required specifiers are: len, clob (if registers are clobbered), the registers
  50 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  51 #
  52 # See the code in mini-x86.c for more details on how the specifiers are used.
  53 #
  54 memory_barrier: len:4
  55 nop: len:4
  56 break: len:4
  57 jmp: len:92
  58 call: dest:v clob:c len:20
  59 calli: dest:v clob:c len:20
  60 br.s: len:8
  61 brfalse.s: len:8
  62 brtrue.s: len:8
  63 beq.s: len:8
  64 bge.s: len:8
  65 bgt.s: len:8
  66 ble.s: len:8
  67 blt.s: len:8
  68 bne.un.s: len:8
  69 bge.un.s: len:8
  70 bgt.un.s: len:8
  71 ble.un.s: len:8
  72 blt.un.s: len:8
  73 br: len:16
  74 brfalse: len:8
  75 brtrue: len:8
  76 beq: len:8
  77 bge: len:8
  78 bgt: len:8
  79 ble: len:8
  80 blt: len:8
  81 bne.un: len:8
  82 bge.un: len:8
  83 bgt.un: len:8
  84 ble.un: len:8
  85 blt.un: len:8
  86 switch: src1:i len:40
  87 add: dest:i src1:i src2:i len:4
  88 sub: dest:i src1:i src2:i len:4
  89 mul: dest:i src1:i src2:i len:20
  90 div: dest:i src1:i src2:i len:76
  91 div.un: dest:i src1:i src2:i len:76
  92 rem: dest:i src1:i src2:i len:76
  93 rem.un: dest:i src1:i src2:i len:76
  94 and: dest:i src1:i src2:i len:4
  95 or: dest:i src1:i src2:i len:4
  96 xor: dest:i src1:i src2:i len:4
  97 shl: dest:i src1:i src2:i len:4
  98 shr: dest:i src1:i src2:i len:4
  99 shr.un: dest:i src1:i src2:i len:4
 100 neg: dest:i src1:i len:4
 101 not: dest:i src1:i len:4
 102 conv.i1: dest:i src1:i len:8
 103 conv.i2: dest:i src1:i len:8
 104 conv.i4: dest:i src1:i len:4
 105 conv.r4: dest:f src1:i len:36
 106 conv.r8: dest:f src1:i len:36
 107 conv.u4: dest:i src1:i
 108 callvirt: dest:v clob:c len:20
 109 conv.r.un: dest:f src1:i len:32
 110 throw: src1:i len:24
 111 rethrow: src1:i len:24
 112 ckfinite: dest:f src1:f len:24
 113 conv.u2: dest:i src1:i len:8
 114 conv.u1: dest:i src1:i len:4
 115 conv.i: dest:i src1:i len:4
 116 add.ovf: dest:i src1:i src2:i len:64
 117 add.ovf.un: dest:i src1:i src2:i len:64
 118 mul.ovf: dest:i src1:i src2:i len:64
 119 # this opcode is handled specially in the code generator
 120 mul.ovf.un: dest:i src1:i src2:i len:64
 121 sub.ovf: dest:i src1:i src2:i len:64
 122 sub.ovf.un: dest:i src1:i src2:i len:64
 123 add_ovf_carry: dest:i src1:i src2:i len:64
 124 sub_ovf_carry: dest:i src1:i src2:i len:64
 125 add_ovf_un_carry: dest:i src1:i src2:i len:64
 126 sub_ovf_un_carry: dest:i src1:i src2:i len:64
 127 start_handler: len:16
 128 endfinally: len:12
 129 conv.u: dest:i src1:i len:4
 130 ceq: dest:i len:16
 131 cgt: dest:i len:16
 132 cgt.un: dest:i len:16
 133 clt: dest:i len:16
 134 clt.un: dest:i len:16
 135 localloc: dest:i src1:i len:60
 136 rethrow: len:24
 137 compare: src1:i src2:i len:20
 138 compare_imm: src1:i len:20
 139 fcompare: src1:f src2:f len:12
 140 oparglist: src1:i len:12
 141 outarg: src1:i len:1
 142 outarg_imm: len:5
 143 setret: dest:v src1:i len:4
 144 setlret: src1:i src2:i len:12
 145 checkthis: src1:b len:4
 146 voidcall: len:20 clob:c
 147 voidcall_reg: src1:i len:20 clob:c
 148 voidcall_membase: src1:b len:20 clob:c
 149 fcall: dest:g len:20 clob:c
 150 fcall_reg: dest:g src1:i len:20 clob:c
 151 fcall_membase: dest:g src1:b len:20 clob:c
 152 lcall: dest:V len:28 clob:c
 153 lcall_reg: dest:V src1:i len:28 clob:c
 154 lcall_membase: dest:V src1:b len:28 clob:c
 155 vcall: len:16 clob:c
 156 vcall_reg: src1:i len:20 clob:c
 157 vcall_membase: src1:b len:20 clob:c
 158 call_reg: dest:v src1:i len:20 clob:c
 159 call_membase: dest:v src1:b len:20 clob:c
 160 iconst: dest:i len:12
 161 r4const: dest:f len:20
 162 r8const: dest:f len:28
 163 label: len:0
 164 store_membase_imm: dest:b len:20
 165 store_membase_reg: dest:b src1:i len:16
 166 storei1_membase_imm: dest:b len:20
 167 storei1_membase_reg: dest:b src1:i len:16
 168 storei2_membase_imm: dest:b len:20
 169 storei2_membase_reg: dest:b src1:i len:16
 170 storei4_membase_imm: dest:b len:20
 171 storei4_membase_reg: dest:b src1:i len:16
 172 storei8_membase_imm: dest:b
 173 storei8_membase_reg: dest:b src1:i
 174 storer4_membase_reg: dest:b src1:f len:16
 175 storer8_membase_reg: dest:b src1:f len:16
 176 load_membase: dest:i src1:b len:16
 177 loadi1_membase: dest:i src1:b len:16
 178 loadu1_membase: dest:i src1:b len:16
 179 loadi2_membase: dest:i src1:b len:16
 180 loadu2_membase: dest:i src1:b len:16
 181 loadi4_membase: dest:i src1:b len:16
 182 loadu4_membase: dest:i src1:b len:16
 183 loadi8_membase: dest:i src1:b
 184 loadr4_membase: dest:f src1:b len:16
 185 loadr8_membase: dest:f src1:b len:16
 186 loadu4_mem: dest:i len:8
 187 move: dest:i src1:i len:4
 188 fmove: dest:f src1:f len:8
 189 add_imm: dest:i src1:i len:12
 190 sub_imm: dest:i src1:i len:12
 191 mul_imm: dest:i src1:i len:20
 192 # there is no actual support for division or reminder by immediate
 193 # we simulate them, though (but we need to change the burg rules
 194 # to allocate a symbolic reg for src2)
 195 div_imm: dest:i src1:i src2:i len:20
 196 div_un_imm: dest:i src1:i src2:i len:12
 197 rem_imm: dest:i src1:i src2:i len:28
 198 rem_un_imm: dest:i src1:i src2:i len:16
 199 and_imm: dest:i src1:i len:12
 200 or_imm: dest:i src1:i len:12
 201 xor_imm: dest:i src1:i len:12
 202 shl_imm: dest:i src1:i len:8
 203 shr_imm: dest:i src1:i len:8
 204 shr_un_imm: dest:i src1:i len:8
 205 cond_exc_eq: len:32
 206 cond_exc_ne_un: len:32
 207 cond_exc_lt: len:32
 208 cond_exc_lt_un: len:32
 209 cond_exc_gt: len:32
 210 cond_exc_gt_un: len:32
 211 cond_exc_ge: len:32
 212 cond_exc_ge_un: len:32
 213 cond_exc_le: len:32
 214 cond_exc_le_un: len:32
 215 cond_exc_ov: len:32
 216 cond_exc_no: len:32
 217 cond_exc_c: len:32
 218 cond_exc_nc: len:32
 219 long_conv_to_i1: dest:i src1:l len:32
 220 long_conv_to_i2: dest:i src1:l len:32
 221 long_conv_to_i4: dest:i src1:l len:32
 222 long_conv_to_r4: dest:f src1:l len:32
 223 long_conv_to_r8: dest:f src1:l len:32
 224 long_conv_to_u4: dest:i src1:l len:32
 225 long_conv_to_u8: dest:l src1:l len:32
 226 long_conv_to_u2: dest:i src1:l len:32
 227 long_conv_to_u1: dest:i src1:l len:32
 228 long_conv_to_i:  dest:i src1:l len:32
 229 long_conv_to_ovf_i: dest:i src1:i src2:i len:32
 230 long_mul_ovf:
 231 long_conv_to_r_un: dest:f src1:i src2:i len:37
 232 float_beq:    src1:f src2:f len:16
 233 float_bne_un: src1:f src2:f len:16
 234 float_blt:    src1:f src2:f len:16
 235 float_blt_un: src1:f src2:f len:16
 236 float_bgt:    src1:f src2:f len:16
 237 float_btg_un: src1:f src2:f len:16
 238 float_bge:    src1:f src2:f len:16
 239 float_bge_un: src1:f src2:f len:16
 240 float_ble:    src1:f src2:f len:16
 241 float_ble_un: src1:f src2:f len:16
 242 float_add: dest:f src1:f src2:f len:4
 243 float_sub: dest:f src1:f src2:f len:4
 244 float_mul: dest:f src1:f src2:f len:4
 245 float_div: dest:f src1:f src2:f len:4
 246 float_div_un: dest:f src1:f src2:f len:4
 247 float_rem: dest:f src1:f src2:f len:16
 248 float_rem_un: dest:f src1:f src2:f len:16
 249 float_neg: dest:f src1:f len:4
 250 float_not: dest:f src1:f len:4
 251 float_conv_to_i1: dest:i src1:f len:40
 252 float_conv_to_i2: dest:i src1:f len:40
 253 float_conv_to_i4: dest:i src1:f len:40
 254 float_conv_to_i8: dest:l src1:f len:40
 255 float_conv_to_r4: dest:f src1:f len:8
 256 float_conv_to_u4: dest:i src1:f len:40
 257 float_conv_to_u8: dest:l src1:f len:40
 258 float_conv_to_u2: dest:i src1:f len:40
 259 float_conv_to_u1: dest:i src1:f len:40
 260 float_conv_to_i: dest:i src1:f len:40
 261 float_ceq: dest:i src1:f src2:f len:20
 262 float_cgt: dest:i src1:f src2:f len:20
 263 float_cgt_un: dest:i src1:f src2:f len:20
 264 float_clt: dest:i src1:f src2:f len:20
 265 float_clt_un: dest:i src1:f src2:f len:20
 266 float_conv_to_u: dest:i src1:f len:36
 267 call_handler: len:20
 268 endfilter: src1:i len:16
 269 aot_const: dest:i len:8
 270 sqrt: dest:f src1:f len:4
 271 adc: dest:i src1:i src2:i len:4
 272 addcc: dest:i src1:i src2:i len:4
 273 subcc: dest:i src1:i src2:i len:4
 274 adc_imm: dest:i src1:i len:12
 275 addcc_imm: dest:i src1:i len:12
 276 subcc_imm: dest:i src1:i len:12
 277 sbb: dest:i src1:i src2:i len:4
 278 sbb_imm: dest:i src1:i len:12
 279 br_reg: src1:i len:8
 280 #ppc_subfic: dest:i src1:i len:4
 281 #ppc_subfze: dest:i src1:i len:4
 282 bigmul: len:52 dest:l src1:i src2:i
 283 bigmul_un: len:52 dest:l src1:i src2:i
 284 tls_get: len:8 dest:i
 285 mips_beq: src1:i src2:i len:24
 286 mips_bgez: src1:i len:24
 287 mips_bgtz: src1:i len:24
 288 mips_blez: src1:i len:24
 289 mips_bltz: src1:i len:24
 290 mips_bne: src1:i src2:i len:24
 291 mips_cvtsd: dest:f src1:f len:8
 292 mips_fbeq: src1:f src2:f len:16
 293 mips_fbge: src1:f src2:f len:16
 294 mips_fbgt: src1:f src2:f len:16
 295 mips_fble: src1:f src2:f len:16
 296 mips_fblt: src1:f src2:f len:16
 297 mips_fbne: src1:f src2:f len:16
 298 mips_lwc1: dest:f src1:b len:16
 299 mips_mtc1_s: dest:f src1:i len:8
 300 mips_mfc1_s: dest:i src1:f len:8
 301 mips_mtc1_d: dest:f src1:i len:8
 302 mips_mfc1_d: dest:i src1:f len:8
 303 mips_slti: dest:i src1:i len:4
 304 mips_slt: dest:i src1:i src2:i len:4
 305 mips_sltiu: dest:i src1:i len:4
 306 mips_sltu: dest:i src1:i src2:i len:4
 307 mips_xori: dest:i src1:i len:4
 308 mips_cond_exc_eq: src1:i src2:i len:40
 309 mips_cond_exc_ge: src1:i src2:i len:40
 310 mips_cond_exc_gt: src1:i src2:i len:40
 311 mips_cond_exc_le: src1:i src2:i len:40
 312 mips_cond_exc_lt: src1:i src2:i len:40
 313 mips_cond_exc_ne_un: src1:i src2:i len:40
 314 mips_cond_exc_ge_un: src1:i src2:i len:40
 315 mips_cond_exc_gt_un: src1:i src2:i len:40
 316 mips_cond_exc_le_un: src1:i src2:i len:40
 317 mips_cond_exc_lt_un: src1:i src2:i len:40
 318 mips_cond_exc_ov: src1:i src2:i len:40
 319 mips_cond_exc_no: src1:i src2:i len:40
 320 mips_cond_exc_c: src1:i src2:i len:40
 321 mips_cond_exc_nc: src1:i src2:i len:40
 322 mips_cond_exc_ieq: src1:i src2:i len:40
 323 mips_cond_exc_ige: src1:i src2:i len:40
 324 mips_cond_exc_igt: src1:i src2:i len:40
 325 mips_cond_exc_ile: src1:i src2:i len:40
 326 mips_cond_exc_ilt: src1:i src2:i len:40
 327 mips_cond_exc_ine_un: src1:i src2:i len:40
 328 mips_cond_exc_ige_un: src1:i src2:i len:40
 329 mips_cond_exc_igt_un: src1:i src2:i len:40
 330 mips_cond_exc_ile_un: src1:i src2:i len:40
 331 mips_cond_exc_ilt_un: src1:i src2:i len:40
 332 mips_cond_exc_iov: src1:i src2:i len:40
 333 mips_cond_exc_ino: src1:i src2:i len:40
 334 mips_cond_exc_ic: src1:i src2:i len:40
 335 mips_cond_exc_inc: src1:i src2:i len:40