2010-05-30 Zoltan Varga <vargaz@gmail.com>
[mono.git] / mono / mini / cpu-hppa.md
1 # hppa cpu description file
2 # this file is read by genmdesc to pruduce a table with all the relevant information
3 # about the cpu instructions that may be used by the register allocator, the scheduler
4 # and other parts of the arch-dependent part of mini.
5 #
6 # An opcode name is followed by a colon and optional specifiers.
7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
8 # Here is a description of the specifiers valid for this file and their possible values.
9 #
10 # dest:register       describes the destination register of an instruction
11 # src1:register       describes the first source register of an instruction
12 # src2:register       describes the second source register of an instruction
13 #
14 # register may have the following values:
15 #       i  integer register
16 #       a  r28 register (output from calls)
17 #       b  base register (used in address references)
18 #       f  floating point register
19 #   L  register pair
20 #   o  %r0
21 #
22 # len:number         describe the maximun length in bytes of the instruction
23 # number is a positive integer
24 #
25 # cost:number        describe how many cycles are needed to complete the instruction (unused)
26 #
27 # clob:spec          describe if the instruction clobbers registers or has special needs
28 #
29 # spec can be one of the following characters:
30 #       c  clobbers caller-save registers
31 #       r  'reserves' the destination register until a later instruction unreserves it
32 #          used mostly to set output registers in function calls
33 #
34 # flags:spec        describe if the instruction uses or sets the flags (unused)
35 #
36 # spec can be one of the following chars:
37 #       s  sets the flags
38 #       u  uses the flags
39 #       m  uses and modifies the flags
40 #
41 # res:spec          describe what units are used in the processor (unused)
42 #
43 # delay:            describe delay slots (unused)
44 #
45 # the required specifiers are: len, clob (if registers are clobbered), the registers
46 # specifiers if the registers are actually used, flags (when scheduling is implemented).
47 #
48 # See the code in mini-hppa.c for more details on how the specifiers are used.
49 #
50 relaxed_nop: len:0
51 label: len:0
52 break: len:64
53 jmp: len:64
54 br: len:16
55 beq: len:8
56 bge: len:8
57 bgt: len:8
58 ble: len:8
59 blt: len:8
60 bne.un: len:64
61 bge.un: len:64
62 bgt.un: len:64
63 ble.un: len:64
64 blt.un: len:64
65 switch: src1:i len:40
66 add: dest:i src1:i src2:i len:64
67 sub: dest:i src1:i src2:i len:4
68 mul: dest:i src1:i src2:i len:4
69 div: dest:i src1:i src2:i len:64
70 div.un: dest:i src1:i src2:i len:8
71 rem: dest:d src1:i src2:i len:64
72 rem.un: dest:d src1:i src2:i len:64
73 and: dest:i src1:i src2:i len:4
74 or: dest:i src1:i src2:i len:4
75 xor: dest:i src1:i src2:i len:4
76 shl: dest:i src1:i src2:i clob:1 len:16
77 shr: dest:i src1:i src2:i clob:1 len:16
78 shr.un: dest:i src1:i src2:i clob:1 len:16
79 neg: dest:i src1:i len:4
80 not: dest:i src1:i len:4
81 conv.i1: dest:i src1:i len:8
82 conv.i2: dest:i src1:i len:8
83 conv.i4: dest:i src1:i len:4
84 conv.i8: dest:i src1:i len:4
85 conv.r4: dest:f src1:i len:64
86 conv.r8: dest:f src1:i len:64
87 conv.u4: dest:i src1:i len:4
88 conv.u8: dest:i src1:i len:4
89 throw: src1:i len:64
90 rethrow: src1:i len:64
91 conv.ovf.u4: dest:i src1:i len:64
92 ckfinite: dest:f src1:f len:40
93 conv.u2: dest:i src1:i len:8
94 conv.u1: dest:i src1:i len:4
95 conv.i: dest:i src1:i len:4
96 mul.ovf: dest:i src1:i src2:i len:64
97 mul.ovf.un: dest:i src1:i src2:i len:64
98 start_handler: len:64
99 endfinally: len:64
100 conv.u: dest:i src1:i len:4
101 arglist: src1:i
102 ceq: dest:i len:64
103 cgt: dest:i len:64
104 cgt.un: dest:i len:64
105 clt: dest:i len:64
106 clt.un: dest:i len:64
107 localloc: dest:i src1:i len:64
108 compare: src1:i src2:i len:4
109 icompare: src1:i src2:i len:4
110 compare_imm: src1:i len:64
111 icompare_imm: src1:i len:64
112 fcompare: src1:f src2:f len:64
113 lcompare: src1:i src2:i len:4
114 setfret: dest:f src1:f len:8
115 setlret: dest:a src1:i len:8
116 checkthis: src1:b len:4
117 oparglist: src1:i len:64
118 call: dest:a clob:c len:32
119 call_reg: dest:a src1:i len:64 clob:c
120 call_membase: dest:a src1:b len:64 clob:c
121 voidcall: len:64 clob:c
122 voidcall_reg: src1:i len:64 clob:c
123 voidcall_membase: src1:b len:64 clob:c
124 fcall: dest:f len:64 clob:c
125 fcall_reg: dest:f src1:i len:64 clob:c
126 fcall_membase: dest:f src1:b len:64 clob:c
127 lcall: dest:L len:42 clob:c
128 lcall_reg: dest:L src1:i len:64 clob:c
129 lcall_membase: dest:L src1:b len:64 clob:c
130 vcall: len:40 clob:c
131 vcall_reg: src1:i len:64 clob:c
132 vcall_membase: src1:b len:64 clob:c
133 iconst: dest:i len:64
134 i8const: dest:i len:64
135 r4const: dest:f len:64
136 r8const: dest:f len:64
137 store_membase_imm: dest:b len:64
138 store_membase_reg: dest:b src1:i len:64
139 storei1_membase_imm: dest:b len:64
140 storei1_membase_reg: dest:b src1:i len:64
141 storei2_membase_imm: dest:b len:64
142 storei2_membase_reg: dest:b src1:i len:64
143 storei4_membase_imm: dest:b len:64
144 storei4_membase_reg: dest:b src1:i len:64
145 storei8_membase_imm: dest:b len:64 len:64
146 storei8_membase_reg: dest:b src1:i len:64
147 storer4_membase_reg: dest:b src1:f len:64
148 storer8_membase_reg: dest:b src1:f len:64
149 load_membase: dest:i src1:b len:64
150 loadi1_membase: dest:i src1:b len:64
151 loadu1_membase: dest:i src1:b len:64
152 loadi2_membase: dest:i src1:b len:64
153 loadu2_membase: dest:i src1:b len:64
154 loadi4_membase: dest:i src1:b len:64
155 loadu4_membase: dest:i src1:b len:64
156 loadi8_membase: dest:i src1:b len:64
157 loadr4_membase: dest:f src1:b len:64
158 loadr8_membase: dest:f src1:b len:64
159 loadu4_mem: dest:i len:8
160 move: dest:i src1:i len:4
161 add_imm: dest:i src1:i len:64
162 addcc_imm: dest:i src1:i len:64
163 sub_imm: dest:i src1:i len:64
164 subcc_imm: dest:i src1:i len:64
165 mul_imm: dest:i src1:i len:64
166 div_imm: dest:a src1:i src2:i len:64
167 div_un_imm: dest:a src1:i src2:i len:64
168 rem_imm: dest:d src1:i src2:i len:64
169 rem_un_imm: dest:d src1:i src2:i len:64
170 and_imm: dest:i src1:i len:64
171 or_imm: dest:i src1:i len:64
172 xor_imm: dest:i src1:i len:64
173 shl_imm: dest:i src1:i clob:1 len:20
174 shr_imm: dest:i src1:i clob:1 len:20
175 shr_un_imm: dest:i src1:i clob:1 len:20
176 hppa_cond_exc_eq: src1:i src2:i len:64
177 hppa_cond_exc_ge: src1:i src2:i len:64
178 hppa_cond_exc_gt: src1:i src2:i len:64
179 hppa_cond_exc_le: src1:i src2:i len:64
180 hppa_cond_exc_lt: src1:i src2:i len:64
181 hppa_cond_exc_ne_un: src1:i src2:i len:64
182 hppa_cond_exc_ge_un: src1:i src2:i len:64
183 hppa_cond_exc_gt_un: src1:i src2:i len:64
184 hppa_cond_exc_le_un: src1:i src2:i len:64
185 hppa_cond_exc_lt_un: src1:i src2:i len:64
186 hppa_cond_exc_ov: src1:i src2:i len:64
187 hppa_cond_exc_no: src1:i src2:i len:64
188 hppa_cond_exc_c: src1:i src2:i len:64
189 hppa_cond_exc_nc: src1:i src2:i len:64
190 long_shl: dest:i src1:i src2:i clob:1 len:64
191 long_shr: dest:i src1:i src2:i clob:1 len:64
192 long_shr_un: dest:i src1:i src2:i clob:1 len:64
193 long_conv_to_ovf_i: dest:i src1:i src2:i len:48
194 long_mul_ovf: 
195 long_conv_to_r_un: dest:f src1:i src2:i len:64 
196 long_shr_imm: dest:i src1:i clob:1 len:64
197 long_shr_un_imm: dest:i src1:i clob:1 len:64
198 long_shl_imm: dest:i src1:i clob:1 len:64
199 float_beq: src1:f src2:f len:32
200 float_bne_un: src1:f src2:f len:32
201 float_blt: src1:f src2:f len:32
202 float_blt_un: src1:f src2:f len:32
203 float_bgt: src1:f src2:f len:32
204 float_bgt_un: src1:f src2:f len:32
205 float_bge: src1:f src2:f len:32
206 float_bge_un: src1:f src2:f len:32
207 float_ble: src1:f src2:f len:32
208 float_ble_un: src1:f src2:f len:32
209 float_add: dest:f src1:f src2:f len:4
210 float_sub: dest:f src1:f src2:f len:4
211 float_mul: dest:f src1:f src2:f len:4
212 float_div: dest:f src1:f src2:f len:4
213 float_div_un: dest:f src1:f src2:f len:4
214 float_rem: dest:f src1:f src2:f len:64
215 float_rem_un: dest:f src1:f src2:f len:64
216 float_neg: dest:f src1:f len:4
217 float_not: dest:f src1:f len:4
218 float_conv_to_i1: dest:i src1:f len:40
219 float_conv_to_i2: dest:i src1:f len:40
220 float_conv_to_i4: dest:i src1:f len:40
221 float_conv_to_i8: dest:L src1:f len:40
222 float_conv_to_r4: dest:f src1:f len:8
223 float_conv_to_u4: dest:i src1:f len:40
224 float_conv_to_u8: dest:L src1:f len:40
225 float_conv_to_u2: dest:i src1:f len:40
226 float_conv_to_u1: dest:i src1:f len:40
227 float_conv_to_i: dest:i src1:f len:40
228 float_ceq: dest:i src1:f src2:f len:64
229 float_cgt: dest:i src1:f src2:f len:64
230 float_cgt_un: dest:i src1:f src2:f len:64
231 float_clt: dest:i src1:f src2:f len:64
232 float_clt_un: dest:i src1:f src2:f len:64
233 float_conv_to_u: dest:i src1:f len:64
234 call_handler: len:64 clob:c
235 endfilter: src1:i len:64
236 aot_const: dest:i len:64
237 adc: dest:i src1:i src2:i len:4
238 addcc: dest:i src1:i src2:i len:4
239 subcc: dest:i src1:i src2:i len:4
240 adc_imm: dest:i src1:i len:64
241 sbb: dest:i src1:i src2:i len:4
242 sbb_imm: dest:i src1:i len:64
243 br_reg: src1:i len:8
244 bigmul: len:2 dest:L src1:a src2:i
245 bigmul_un: len:2 dest:L src1:a src2:i
246 fmove: dest:f src1:f len:8
247
248 # 32 bit opcodes
249 int_add: dest:i src1:i src2:i len:64
250 int_sub: dest:i src1:i src2:i len:64
251 int_mul: dest:i src1:i src2:i len:64
252 int_div: dest:i src1:i src2:i len:64
253 int_div_un: dest:i src1:i src2:i len:64
254 int_rem: dest:i src1:i src2:i len:64
255 int_rem_un: dest:i src1:i src2:i len:64
256 int_and: dest:i src1:i src2:i len:64
257 int_or: dest:i src1:i src2:i len:64
258 int_xor: dest:i src1:i src2:i len:64
259 int_shl: dest:i src1:i src2:i clob:1 len:64
260 int_shr: dest:i src1:i src2:i clob:1 len:64
261 int_shr_un: dest:i src1:i src2:i clob:1 len:64
262 int_adc: dest:i src1:i src2:i len:64
263 int_adc_imm: dest:i src1:i len:64
264 int_sbb: dest:i src1:i src2:i len:64
265 int_sbb_imm: dest:i src1:i len:64
266 int_addcc: dest:i src1:i src2:i len:64
267 int_subcc: dest:i src1:i src2:i len:64
268 int_add_imm: dest:i src1:i len:64
269 int_sub_imm: dest:i src1:i len:64
270 int_mul_imm: dest:i src1:i len:64
271 int_div_imm: dest:i src1:i len:64
272 int_div_un_imm: dest:i src1:i len:64
273 int_rem_imm: dest:i src1:i len:64
274 int_rem_un_imm: dest:i src1:i len:64
275 int_and_imm: dest:i src1:i len:64
276 int_or_imm: dest:i src1:i len:64
277 int_xor_imm: dest:i src1:i len:64
278 int_shl_imm: dest:i src1:i clob:1 len:64
279 int_shr_imm: dest:i src1:i clob:1 len:64
280 int_shr_un_imm: dest:i src1:i clob:1 len:64
281 int_neg: dest:i src1:i len:64
282 int_not: dest:i src1:i len:64
283 int_ceq: dest:i len:64
284 int_cgt: dest:i len:64
285 int_cgt_un: dest:i len:64
286 int_clt: dest:i len:64
287 int_clt_un: dest:i len:64
288 int_beq: len:64
289 int_bne_un: len:64
290 int_blt: len:64
291 int_blt_un: len:64
292 int_bgt: len:64
293 int_bgt_un: len:64
294 int_bge: len:64
295 int_bge_un: len:64
296 int_ble: len:64
297 int_ble_un: len:64
298
299 memory_barrier: len:4
300
301 hppa_beq: src1:i src2:i len:32
302 hppa_bne: src1:i src2:i len:32
303 hppa_blt: src1:i src2:i len:32
304 hppa_blt_un: src1:i src2:i len:32
305 hppa_ble: src1:i src2:i len:32
306 hppa_ble_un: src1:i src2:i len:32
307 hppa_bgt: src1:i src2:i len:32
308 hppa_bgt_un: src1:i src2:i len:32
309 hppa_bge: src1:i src2:i len:32
310 hppa_bge_un: src1:i src2:i len:32
311
312 hppa_xmpyu: dest:f src1:f src2:f len:4
313 hppa_add_ovf: dest:i src1:i src2:i len:24
314 hppa_sub_ovf: dest:i src1:i src2:i len:24
315 hppa_addc_ovf: dest:i src1:i src2:i len:24
316 hppa_subb_ovf: dest:i src1:i src2:i len:24
317 hppa_ceq: dest:i src1:i src2:i len:8
318 hppa_clt: dest:i src1:i src2:i len:8
319 hppa_clt_un: dest:i src1:i src2:i len:8
320 hppa_cgt: dest:i src1:i src2:i len:8
321 hppa_cgt_un: dest:i src1:i src2:i len:8
322
323
324 hppa_loadr4_left: dest:f src1:b len:12
325 hppa_loadr4_right: dest:f src1:b len:12
326 hppa_storer4_left: dest:b src1:f len:12
327 hppa_storer4_right: dest:b src1:f len:12
328
329 hppa_setf4reg: dest:f src1:f len:4