mono/mini/cpu-arm.md

   1 # powerpc cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant information
   3 # about the cpu instructions that may be used by the regsiter allocator, the scheduler
   4 # and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
   8 # Here is a description of the specifiers valid for this file and their possible values.
   9 #
  10 # dest:register       describes the destination register of an instruction
  11 # src1:register       describes the first source register of an instruction
  12 # src2:register       describes the second source register of an instruction
  13 #
  14 # register may have the following values:
  15 #       i  integer register
  16 #       a  r3 register (output from calls)
  17 #       b  base register (used in address references)
  18 #       f  floating point register
  19 #
  20 # len:number         describe the maximun length in bytes of the instruction
  21 # number is a positive integer
  22 #
  23 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  24 #
  25 # clob:spec          describe if the instruction clobbers registers or has special needs
  26 #
  27 # spec can be one of the following characters:
  28 #       c  clobbers caller-save registers
  29 #       r  'reserves' the destination register until a later instruction unreserves it
  30 #          used mostly to set output registers in function calls
  31 #
  32 # flags:spec        describe if the instruction uses or sets the flags (unused)
  33 #
  34 # spec can be one of the following chars:
  35 #       s  sets the flags
  36 #       u  uses the flags
  37 #       m  uses and modifies the flags
  38 #
  39 # res:spec          describe what units are used in the processor (unused)
  40 #
  41 # delay:            describe delay slots (unused)
  42 #
  43 # the required specifiers are: len, clob (if registers are clobbered), the registers
  44 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  45 #
  46 # See the code in mini-x86.c for more details on how the specifiers are used.
  47 #
  48 nop: len:4
  49 break: len:4
  50 ldarg.0:
  51 ldarg.1:
  52 ldarg.2:
  53 ldarg.3:
  54 ldloc.0:
  55 ldloc.1:
  56 ldloc.2:
  57 ldloc.3:
  58 stloc.0:
  59 stloc.1:
  60 stloc.2:
  61 stloc.3:
  62 ldarg.s:
  63 ldarga.s:
  64 starg.s:
  65 ldloc.s:
  66 ldloca.s:
  67 stloc.s:
  68 ldnull:
  69 ldc.i4.m1:
  70 ldc.i4.0:
  71 ldc.i4.1:
  72 ldc.i4.2:
  73 ldc.i4.3:
  74 ldc.i4.4:
  75 ldc.i4.5:
  76 ldc.i4.6:
  77 ldc.i4.7:
  78 ldc.i4.8:
  79 ldc.i4.s:
  80 ldc.i4:
  81 ldc.i8:
  82 ldc.r4:
  83 ldc.r8:
  84 dup:
  85 pop:
  86 jmp: len:92
  87 call: dest:a clob:c len:16
  88 calli:
  89 ret:
  90 br.s:
  91 brfalse.s:
  92 brtrue.s:
  93 beq.s:
  94 bge.s:
  95 bgt.s:
  96 ble.s:
  97 blt.s:
  98 bne.un.s:
  99 bge.un.s:
 100 bgt.un.s:
 101 ble.un.s:
 102 blt.un.s:
 103 br: len:4
 104 brfalse:
 105 brtrue:
 106 beq: len:8
 107 bge: len:8
 108 bgt: len:8
 109 ble: len:8
 110 blt: len:8
 111 bne.un: len:8
 112 bge.un: len:8
 113 bgt.un: len:8
 114 ble.un: len:8
 115 blt.un: len:8
 116 switch: src1:i len:8
 117 ldind.i1: dest:i len:8
 118 ldind.u1: dest:i len:8
 119 ldind.i2: dest:i len:8
 120 ldind.u2: dest:i len:8
 121 ldind.i4: dest:i len:8
 122 ldind.u4: dest:i len:8
 123 ldind.i8:
 124 ldind.i: dest:i len:8
 125 ldind.r4:
 126 ldind.r8:
 127 ldind.ref: dest:i len:8
 128 stind.ref: src1:b src2:i
 129 stind.i1: src1:b src2:i
 130 stind.i2: src1:b src2:i
 131 stind.i4: src1:b src2:i
 132 stind.i8:
 133 stind.r4: src1:b src2:f
 134 stind.r8: src1:b src2:f
 135 add: dest:i src1:i src2:i len:4
 136 sub: dest:i src1:i src2:i len:4
 137 mul: dest:i src1:i src2:i len:4
 138 div: dest:i src1:i src2:i len:40
 139 div.un: dest:i src1:i src2:i len:16
 140 rem: dest:i src1:i src2:i len:48
 141 rem.un: dest:i src1:i src2:i len:24
 142 and: dest:i src1:i src2:i len:4
 143 or: dest:i src1:i src2:i len:4
 144 xor: dest:i src1:i src2:i len:4
 145 shl: dest:i src1:i src2:i len:4
 146 shr: dest:i src1:i src2:i len:4
 147 shr.un: dest:i src1:i src2:i len:4
 148 neg: dest:i src1:i len:4
 149 not: dest:i src1:i len:4
 150 conv.i1: dest:i src1:i len:8
 151 conv.i2: dest:i src1:i len:8
 152 conv.i4: dest:i src1:i len:4
 153 conv.i8:
 154 conv.r4: dest:f src1:i len:36
 155 conv.r8: dest:f src1:i len:36
 156 conv.u4: dest:i src1:i
 157 conv.u8:
 158 callvirt:
 159 cpobj:
 160 ldobj:
 161 ldstr:
 162 newobj:
 163 castclass:
 164 isinst:
 165 conv.r.un: dest:f src1:i len:32
 166 unbox:
 167 throw: src1:i len:20
 168 op_rethrow: src1:i len:20
 169 ldfld:
 170 ldflda:
 171 stfld:
 172 ldsfld:
 173 ldsflda:
 174 stsfld:
 175 stobj:
 176 conv.ovf.i1.un:
 177 conv.ovf.i2.un:
 178 conv.ovf.i4.un:
 179 conv.ovf.i8.un:
 180 conv.ovf.u1.un:
 181 conv.ovf.u2.un:
 182 conv.ovf.u4.un:
 183 conv.ovf.u8.un:
 184 conv.ovf.i.un:
 185 conv.ovf.u.un:
 186 box:
 187 newarr:
 188 ldlen:
 189 ldelema:
 190 ldelem.i1:
 191 ldelem.u1:
 192 ldelem.i2:
 193 ldelem.u2:
 194 ldelem.i4:
 195 ldelem.u4:
 196 ldelem.i8:
 197 ldelem.i:
 198 ldelem.r4:
 199 ldelem.r8:
 200 ldelem.ref:
 201 stelem.i:
 202 stelem.i1:
 203 stelem.i2:
 204 stelem.i4:
 205 stelem.i8:
 206 stelem.r4:
 207 stelem.r8:
 208 stelem.ref:
 209 conv.ovf.i1:
 210 conv.ovf.u1:
 211 conv.ovf.i2:
 212 conv.ovf.u2:
 213 conv.ovf.i4:
 214 conv.ovf.u4:
 215 conv.ovf.i8:
 216 conv.ovf.u8:
 217 refanyval:
 218 ckfinite: dest:f src1:f len:24
 219 mkrefany:
 220 ldtoken:
 221 conv.u2: dest:i src1:i len:8
 222 conv.u1: dest:i src1:i len:4
 223 conv.i: dest:i src1:i len:4
 224 conv.ovf.i:
 225 conv.ovf.u:
 226 add.ovf: dest:i src1:i src2:i len:16
 227 add.ovf.un: dest:i src1:i src2:i len:16
 228 mul.ovf: dest:i src1:i src2:i len:16
 229 # this opcode is handled specially in the code generator
 230 mul.ovf.un: dest:i src1:i src2:i len:16
 231 sub.ovf: dest:i src1:i src2:i len:16
 232 sub.ovf.un: dest:i src1:i src2:i len:16
 233 add_ovf_carry: dest:i src1:i src2:i len:16
 234 sub_ovf_carry: dest:i src1:i src2:i len:16
 235 add_ovf_un_carry: dest:i src1:i src2:i len:16
 236 sub_ovf_un_carry: dest:i src1:i src2:i len:16
 237 start_handler: len:12
 238 endfinally: len:20
 239 leave:
 240 leave.s:
 241 stind.i:
 242 conv.u: dest:i src1:i len:4
 243 prefix7:
 244 prefix6:
 245 prefix5:
 246 prefix4:
 247 prefix3:
 248 prefix2:
 249 prefix1:
 250 prefixref:
 251 arglist:
 252 ceq: dest:i len:12
 253 cgt: dest:i len:12
 254 cgt.un: dest:i len:12
 255 clt: dest:i len:12
 256 clt.un: dest:i len:12
 257 ldftn:
 258 ldvirtftn:
 259 ldarg:
 260 ldarga:
 261 starg:
 262 ldloc:
 263 ldloca:
 264 stloc:
 265 localloc: dest:i src1:i len:60
 266 endfilter: len:20
 267 unaligned.:
 268 volatile.:
 269 tail.:
 270 initobj:
 271 cpblk:
 272 initblk:
 273 rethrow:
 274 sizeof:
 275 refanytype:
 276 illegal:
 277 endmac:
 278 mono_objaddr:
 279 mono_ldptr:
 280 mono_vtaddr:
 281 mono_newobj:
 282 mono_retobj:
 283 load:
 284 ldaddr:
 285 store:
 286 phi:
 287 rename:
 288 compare: src1:i src2:i len:4
 289 compare_imm: src1:i len:12
 290 fcompare: src1:f src2:f len:12
 291 lcompare:
 292 local:
 293 arg:
 294 oparglist: src1:i len:12
 295 outarg: src1:i len:1
 296 outarg_imm: len:16
 297 retarg:
 298 setret: dest:a src1:i len:4
 299 setlret: src1:i src2:i len:12
 300 setreg: dest:i src1:i len:4 clob:r
 301 setregimm: dest:i len:16 clob:r
 302 setfreg: dest:f src1:f len:4 clob:r
 303 checkthis: src1:b len:4
 304 voidcall: len:16 clob:c
 305 voidcall_reg: src1:i len:8 clob:c
 306 voidcall_membase: src1:b len:12 clob:c
 307 fcall: dest:f len:16 clob:c
 308 fcall_reg: dest:f src1:i len:8 clob:c
 309 fcall_membase: dest:f src1:b len:12 clob:c
 310 lcall: dest:l len:16 clob:c
 311 lcall_reg: dest:l src1:i len:8 clob:c
 312 lcall_membase: dest:l src1:b len:12 clob:c
 313 vcall: len:16 clob:c
 314 vcall_reg: src1:i len:8 clob:c
 315 vcall_membase: src1:b len:12 clob:c
 316 call_reg: dest:a src1:i len:8 clob:c
 317 call_membase: dest:a src1:b len:12 clob:c
 318 trap:
 319 iconst: dest:i len:16
 320 i8const:
 321 r4const: dest:f len:20
 322 r8const: dest:f len:20
 323 regvar:
 324 reg:
 325 regoffset:
 326 label:
 327 store_membase_imm: dest:b len:20
 328 store_membase_reg: dest:b src1:i len:12
 329 storei1_membase_imm: dest:b len:20
 330 storei1_membase_reg: dest:b src1:i len:12
 331 storei2_membase_imm: dest:b len:20
 332 storei2_membase_reg: dest:b src1:i len:12
 333 storei4_membase_imm: dest:b len:20
 334 storei4_membase_reg: dest:b src1:i len:12
 335 storei8_membase_imm: dest:b
 336 storei8_membase_reg: dest:b src1:i
 337 storer4_membase_reg: dest:b src1:f len:12
 338 storer8_membase_reg: dest:b src1:f len:12
 339 store_memindex: dest:b src1:i src2:i len:4
 340 storei1_memindex: dest:b src1:i src2:i len:4
 341 storei2_memindex: dest:b src1:i src2:i len:4
 342 storei4_memindex: dest:b src1:i src2:i len:4
 343 load_membase: dest:i src1:b len:12
 344 loadi1_membase: dest:i src1:b len:4
 345 loadu1_membase: dest:i src1:b len:4
 346 loadi2_membase: dest:i src1:b len:4
 347 loadu2_membase: dest:i src1:b len:4
 348 loadi4_membase: dest:i src1:b len:4
 349 loadu4_membase: dest:i src1:b len:4
 350 loadi8_membase: dest:i src1:b
 351 loadr4_membase: dest:f src1:b len:4
 352 loadr8_membase: dest:f src1:b len:4
 353 load_memindex: dest:i src1:b src2:i len:4
 354 loadi1_memindex: dest:i src1:b src2:i len:4
 355 loadu1_memindex: dest:i src1:b src2:i len:4
 356 loadi2_memindex: dest:i src1:b src2:i len:4
 357 loadu2_memindex: dest:i src1:b src2:i len:4
 358 loadi4_memindex: dest:i src1:b src2:i len:4
 359 loadu4_memindex: dest:i src1:b src2:i len:4
 360 loadu4_mem: dest:i len:8
 361 move: dest:i src1:i len:4
 362 fmove: dest:f src1:f len:4
 363 add_imm: dest:i src1:i len:12
 364 sub_imm: dest:i src1:i len:12
 365 mul_imm: dest:i src1:i len:12
 366 # there is no actual support for division or reminder by immediate
 367 # we simulate them, though (but we need to change the burg rules
 368 # to allocate a symbolic reg for src2)
 369 div_imm: dest:i src1:i src2:i len:20
 370 div_un_imm: dest:i src1:i src2:i len:12
 371 rem_imm: dest:i src1:i src2:i len:28
 372 rem_un_imm: dest:i src1:i src2:i len:16
 373 and_imm: dest:i src1:i len:12
 374 or_imm: dest:i src1:i len:12
 375 xor_imm: dest:i src1:i len:12
 376 shl_imm: dest:i src1:i len:8
 377 shr_imm: dest:i src1:i len:8
 378 shr_un_imm: dest:i src1:i len:8
 379 cond_exc_eq: len:8
 380 cond_exc_ne_un: len:8
 381 cond_exc_lt: len:8
 382 cond_exc_lt_un: len:8
 383 cond_exc_gt: len:8
 384 cond_exc_gt_un: len:8
 385 cond_exc_ge: len:8
 386 cond_exc_ge_un: len:8
 387 cond_exc_le: len:8
 388 cond_exc_le_un: len:8
 389 cond_exc_ov: len:12
 390 cond_exc_no: len:8
 391 cond_exc_c: len:12
 392 cond_exc_nc: len:8
 393 long_add:
 394 long_sub:
 395 long_mul:
 396 long_div:
 397 long_div_un:
 398 long_rem:
 399 long_rem_un:
 400 long_and:
 401 long_or:
 402 long_xor:
 403 long_shl:
 404 long_shr:
 405 long_shr_un:
 406 long_neg:
 407 long_not:
 408 long_conv_to_i1:
 409 long_conv_to_i2:
 410 long_conv_to_i4:
 411 long_conv_to_i8:
 412 long_conv_to_r4:
 413 long_conv_to_r8:
 414 long_conv_to_u4:
 415 long_conv_to_u8:
 416 long_conv_to_u2:
 417 long_conv_to_u1:
 418 long_conv_to_i:
 419 long_conv_to_ovf_i: dest:i src1:i src2:i len:30
 420 long_conv_to_ovf_u:
 421 long_add_ovf:
 422 long_add_ovf_un:
 423 long_mul_ovf:
 424 long_mul_ovf_un:
 425 long_sub_ovf:
 426 long_sub_ovf_un:
 427 long_conv_to_ovf_i1_un:
 428 long_conv_to_ovf_i2_un:
 429 long_conv_to_ovf_i4_un:
 430 long_conv_to_ovf_i8_un:
 431 long_conv_to_ovf_u1_un:
 432 long_conv_to_ovf_u2_un:
 433 long_conv_to_ovf_u4_un:
 434 long_conv_to_ovf_u8_un:
 435 long_conv_to_ovf_i_un:
 436 long_conv_to_ovf_u_un:
 437 long_conv_to_ovf_i1:
 438 long_conv_to_ovf_u1:
 439 long_conv_to_ovf_i2:
 440 long_conv_to_ovf_u2:
 441 long_conv_to_ovf_i4:
 442 long_conv_to_ovf_u4:
 443 long_conv_to_ovf_i8:
 444 long_conv_to_ovf_u8:
 445 long_ceq:
 446 long_cgt:
 447 long_cgt_un:
 448 long_clt:
 449 long_clt_un:
 450 long_conv_to_r_un: dest:f src1:i src2:i len:37
 451 long_conv_to_u:
 452 long_shr_imm:
 453 long_shr_un_imm:
 454 long_shl_imm:
 455 long_add_imm:
 456 long_sub_imm:
 457 long_beq:
 458 long_bne_un:
 459 long_blt:
 460 long_blt_un:
 461 long_bgt:
 462 long_btg_un:
 463 long_bge:
 464 long_bge_un:
 465 long_ble:
 466 long_ble_un:
 467 float_beq: src1:f src2:f len:20
 468 float_bne_un: src1:f src2:f len:20
 469 float_blt: src1:f src2:f len:20
 470 float_blt_un: src1:f src2:f len:20
 471 float_bgt: src1:f src2:f len:20
 472 float_btg_un: src1:f src2:f len:20
 473 float_bge: src1:f src2:f len:20
 474 float_bge_un: src1:f src2:f len:20
 475 float_ble: src1:f src2:f len:20
 476 float_ble_un: src1:f src2:f len:20
 477 float_add: dest:f src1:f src2:f len:4
 478 float_sub: dest:f src1:f src2:f len:4
 479 float_mul: dest:f src1:f src2:f len:4
 480 float_div: dest:f src1:f src2:f len:4
 481 float_div_un: dest:f src1:f src2:f len:4
 482 float_rem: dest:f src1:f src2:f len:16
 483 float_rem_un: dest:f src1:f src2:f len:16
 484 float_neg: dest:f src1:f len:4
 485 float_not: dest:f src1:f len:4
 486 float_conv_to_i1: dest:i src1:f len:40
 487 float_conv_to_i2: dest:i src1:f len:40
 488 float_conv_to_i4: dest:i src1:f len:40
 489 float_conv_to_i8: dest:l src1:f len:40
 490 float_conv_to_r4: dest:f src1:f len:4
 491 float_conv_to_r8:
 492 float_conv_to_u4: dest:i src1:f len:40
 493 float_conv_to_u8: dest:l src1:f len:40
 494 float_conv_to_u2: dest:i src1:f len:40
 495 float_conv_to_u1: dest:i src1:f len:40
 496 float_conv_to_i: dest:i src1:f len:40
 497 float_conv_to_ovf_i:
 498 float_conv_to_ovd_u:
 499 float_add_ovf:
 500 float_add_ovf_un:
 501 float_mul_ovf:
 502 float_mul_ovf_un:
 503 float_sub_ovf:
 504 float_sub_ovf_un:
 505 float_conv_to_ovf_i1_un:
 506 float_conv_to_ovf_i2_un:
 507 float_conv_to_ovf_i4_un:
 508 float_conv_to_ovf_i8_un:
 509 float_conv_to_ovf_u1_un:
 510 float_conv_to_ovf_u2_un:
 511 float_conv_to_ovf_u4_un:
 512 float_conv_to_ovf_u8_un:
 513 float_conv_to_ovf_i_un:
 514 float_conv_to_ovf_u_un:
 515 float_conv_to_ovf_i1:
 516 float_conv_to_ovf_u1:
 517 float_conv_to_ovf_i2:
 518 float_conv_to_ovf_u2:
 519 float_conv_to_ovf_i4:
 520 float_conv_to_ovf_u4:
 521 float_conv_to_ovf_i8:
 522 float_conv_to_ovf_u8:
 523 float_ceq: dest:i src1:f src2:f len:16
 524 float_cgt: dest:i src1:f src2:f len:16
 525 float_cgt_un: dest:i src1:f src2:f len:20
 526 float_clt: dest:i src1:f src2:f len:16
 527 float_clt_un: dest:i src1:f src2:f len:20
 528 float_conv_to_u: dest:i src1:f len:36
 529 call_handler: len:12
 530 op_endfilter: src1:i len:16
 531 aot_const: dest:i len:8
 532 x86_test_null: src1:i len:4
 533 x86_compare_membase_reg: src1:b src2:i len:8
 534 x86_compare_membase_imm: src1:b len:8
 535 x86_compare_reg_membase: src1:i src2:b len:8
 536 x86_inc_reg: dest:i src1:i clob:1 len:1
 537 x86_inc_membase: src1:b len:6
 538 x86_dec_reg: dest:i src1:i clob:1 len:1
 539 x86_dec_membase: src1:b len:6
 540 x86_add_membase_imm: src1:b len:8
 541 x86_sub_membase_imm: src1:b len:8
 542 x86_push: src1:i len:1
 543 x86_push_imm: len:5
 544 x86_push_membase: src1:b len:6
 545 x86_push_obj: src1:b len:30
 546 x86_lea: dest:i src1:i src2:i len:7
 547 x86_xchg: src1:i src2:i clob:x len:1
 548 x86_fpop: src1:f len:2
 549 x86_fp_load_i8: dest:f src1:b len:7
 550 x86_fp_load_i4: dest:f src1:b len:7
 551 sqrt: dest:f src1:f len:4
 552 adc: dest:i src1:i src2:i len:4
 553 addcc: dest:i src1:i src2:i len:4
 554 subcc: dest:i src1:i src2:i len:4
 555 adc_imm: dest:i src1:i len:12
 556 addcc_imm: dest:i src1:i len:12
 557 subcc_imm: dest:i src1:i len:12
 558 sbb: dest:i src1:i src2:i len:4
 559 sbb_imm: dest:i src1:i len:12
 560 br_reg: src1:i len:8
 561 arm_rsbs_imm: dest:i src1:i len:4
 562 arm_rsc_imm: dest:i src1:i len:4
 563 op_bigmul: len:8 dest:l src1:i src2:i
 564 op_bigmul_un: len:8 dest:l src1:i src2:i
 565 tls_get: len:8 dest:i