mono/mini/cpu-arm.md

   1 # arm cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant information
   3 # about the cpu instructions that may be used by the regsiter allocator, the scheduler
   4 # and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
   8 # Here is a description of the specifiers valid for this file and their possible values.
   9 #
  10 # dest:register       describes the destination register of an instruction
  11 # src1:register       describes the first source register of an instruction
  12 # src2:register       describes the second source register of an instruction
  13 #
  14 # register may have the following values:
  15 #       i  integer register
  16 #       a  r3 register (output from calls)
  17 #       b  base register (used in address references)
  18 #       f  floating point register
  19 #       g  floating point register returned in r0:r1 for soft-float mode
  20 #
  21 # len:number         describe the maximun length in bytes of the instruction
  22 # number is a positive integer
  23 #
  24 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  25 #
  26 # clob:spec          describe if the instruction clobbers registers or has special needs
  27 #
  28 # spec can be one of the following characters:
  29 #       c  clobbers caller-save registers
  30 #       r  'reserves' the destination register until a later instruction unreserves it
  31 #          used mostly to set output registers in function calls
  32 #
  33 # flags:spec        describe if the instruction uses or sets the flags (unused)
  34 #
  35 # spec can be one of the following chars:
  36 #       s  sets the flags
  37 #       u  uses the flags
  38 #       m  uses and modifies the flags
  39 #
  40 # res:spec          describe what units are used in the processor (unused)
  41 #
  42 # delay:            describe delay slots (unused)
  43 #
  44 # the required specifiers are: len, clob (if registers are clobbered), the registers
  45 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  46 #
  47 # See the code in mini-x86.c for more details on how the specifiers are used.
  48 #
  49 memory_barrier: len:4
  50 nop: len:4
  51 break: len:4
  52 jmp: len:92
  53 br: len:4
  54 switch: src1:i len:8
  55
  56 throw: src1:i len:24
  57 rethrow: src1:i len:20
  58 start_handler: len:20
  59 endfinally: len:20
  60 call_handler: len:12
  61 endfilter: src1:i len:16
  62
  63 ckfinite: dest:f src1:f len:64
  64 ceq: dest:i len:12
  65 cgt: dest:i len:12
  66 cgt.un: dest:i len:12
  67 clt: dest:i len:12
  68 clt.un: dest:i len:12
  69 localloc: dest:i src1:i len:60
  70 compare: src1:i src2:i len:4
  71 compare_imm: src1:i len:12
  72 fcompare: src1:f src2:f len:12
  73 oparglist: src1:i len:12
  74 outarg: src1:i len:1
  75 outarg_imm: len:16
  76 setret: dest:a src1:i len:4
  77 setlret: src1:i src2:i len:12
  78 checkthis: src1:b len:4
  79 call: dest:a clob:c len:20
  80 call_reg: dest:a src1:i len:8 clob:c
  81 call_membase: dest:a src1:b len:12 clob:c
  82 voidcall: len:20 clob:c
  83 voidcall_reg: src1:i len:8 clob:c
  84 voidcall_membase: src1:b len:12 clob:c
  85 fcall: dest:g len:20 clob:c
  86 fcall_reg: dest:g src1:i len:8 clob:c
  87 fcall_membase: dest:g src1:b len:12 clob:c
  88 lcall: dest:l len:20 clob:c
  89 lcall_reg: dest:l src1:i len:8 clob:c
  90 lcall_membase: dest:l src1:b len:12 clob:c
  91 vcall: len:20 clob:c
  92 vcall_reg: src1:i len:8 clob:c
  93 vcall_membase: src1:b len:12 clob:c
  94 iconst: dest:i len:16
  95 r4const: dest:f len:20
  96 r8const: dest:f len:20
  97 label: len:0
  98 store_membase_imm: dest:b len:20
  99 store_membase_reg: dest:b src1:i len:20
 100 storei1_membase_imm: dest:b len:20
 101 storei1_membase_reg: dest:b src1:i len:12
 102 storei2_membase_imm: dest:b len:20
 103 storei2_membase_reg: dest:b src1:i len:12
 104 storei4_membase_imm: dest:b len:20
 105 storei4_membase_reg: dest:b src1:i len:20
 106 storei8_membase_imm: dest:b
 107 storei8_membase_reg: dest:b src1:i
 108 storer4_membase_reg: dest:b src1:f len:12
 109 storer8_membase_reg: dest:b src1:f len:12
 110 store_memindex: dest:b src1:i src2:i len:4
 111 storei1_memindex: dest:b src1:i src2:i len:4
 112 storei2_memindex: dest:b src1:i src2:i len:4
 113 storei4_memindex: dest:b src1:i src2:i len:4
 114 load_membase: dest:i src1:b len:20
 115 loadi1_membase: dest:i src1:b len:4
 116 loadu1_membase: dest:i src1:b len:4
 117 loadi2_membase: dest:i src1:b len:4
 118 loadu2_membase: dest:i src1:b len:4
 119 loadi4_membase: dest:i src1:b len:4
 120 loadu4_membase: dest:i src1:b len:4
 121 loadi8_membase: dest:i src1:b
 122 loadr4_membase: dest:f src1:b len:4
 123 loadr8_membase: dest:f src1:b len:4
 124 load_memindex: dest:i src1:b src2:i len:4
 125 loadi1_memindex: dest:i src1:b src2:i len:4
 126 loadu1_memindex: dest:i src1:b src2:i len:4
 127 loadi2_memindex: dest:i src1:b src2:i len:4
 128 loadu2_memindex: dest:i src1:b src2:i len:4
 129 loadi4_memindex: dest:i src1:b src2:i len:4
 130 loadu4_memindex: dest:i src1:b src2:i len:4
 131 loadu4_mem: dest:i len:8
 132 move: dest:i src1:i len:4
 133 fmove: dest:f src1:f len:4
 134 add_imm: dest:i src1:i len:12
 135 sub_imm: dest:i src1:i len:12
 136 mul_imm: dest:i src1:i len:12
 137 div_imm: dest:i src1:i src2:i len:20
 138 div_un_imm: dest:i src1:i src2:i len:12
 139 rem_imm: dest:i src1:i src2:i len:28
 140 rem_un_imm: dest:i src1:i src2:i len:16
 141 and_imm: dest:i src1:i len:12
 142 or_imm: dest:i src1:i len:12
 143 xor_imm: dest:i src1:i len:12
 144 shl_imm: dest:i src1:i len:8
 145 shr_imm: dest:i src1:i len:8
 146 shr_un_imm: dest:i src1:i len:8
 147 cond_exc_eq: len:8
 148 cond_exc_ne_un: len:8
 149 cond_exc_lt: len:8
 150 cond_exc_lt_un: len:8
 151 cond_exc_gt: len:8
 152 cond_exc_gt_un: len:8
 153 cond_exc_ge: len:8
 154 cond_exc_ge_un: len:8
 155 cond_exc_le: len:8
 156 cond_exc_le_un: len:8
 157 cond_exc_ov: len:12
 158 cond_exc_no: len:8
 159 cond_exc_c: len:12
 160 cond_exc_nc: len:8
 161 float_beq: src1:f src2:f len:20
 162 float_bne_un: src1:f src2:f len:20
 163 float_blt: src1:f src2:f len:20
 164 float_blt_un: src1:f src2:f len:20
 165 float_bgt: src1:f src2:f len:20
 166 float_bgt_un: src1:f src2:f len:20
 167 float_bge: src1:f src2:f len:20
 168 float_bge_un: src1:f src2:f len:20
 169 float_ble: src1:f src2:f len:20
 170 float_ble_un: src1:f src2:f len:20
 171 float_add: dest:f src1:f src2:f len:4
 172 float_sub: dest:f src1:f src2:f len:4
 173 float_mul: dest:f src1:f src2:f len:4
 174 float_div: dest:f src1:f src2:f len:4
 175 float_div_un: dest:f src1:f src2:f len:4
 176 float_rem: dest:f src1:f src2:f len:16
 177 float_rem_un: dest:f src1:f src2:f len:16
 178 float_neg: dest:f src1:f len:4
 179 float_not: dest:f src1:f len:4
 180 float_conv_to_i1: dest:i src1:f len:40
 181 float_conv_to_i2: dest:i src1:f len:40
 182 float_conv_to_i4: dest:i src1:f len:40
 183 float_conv_to_i8: dest:l src1:f len:40
 184 float_conv_to_r4: dest:f src1:f len:4
 185 float_conv_to_u4: dest:i src1:f len:40
 186 float_conv_to_u8: dest:l src1:f len:40
 187 float_conv_to_u2: dest:i src1:f len:40
 188 float_conv_to_u1: dest:i src1:f len:40
 189 float_conv_to_i: dest:i src1:f len:40
 190 float_ceq: dest:i src1:f src2:f len:16
 191 float_cgt: dest:i src1:f src2:f len:16
 192 float_cgt_un: dest:i src1:f src2:f len:20
 193 float_clt: dest:i src1:f src2:f len:16
 194 float_clt_un: dest:i src1:f src2:f len:20
 195 float_conv_to_u: dest:i src1:f len:36
 196 aot_const: dest:i len:16
 197 sqrt: dest:f src1:f len:4
 198 adc: dest:i src1:i src2:i len:4
 199 addcc: dest:i src1:i src2:i len:4
 200 subcc: dest:i src1:i src2:i len:4
 201 adc_imm: dest:i src1:i len:12
 202 addcc_imm: dest:i src1:i len:12
 203 subcc_imm: dest:i src1:i len:12
 204 sbb: dest:i src1:i src2:i len:4
 205 sbb_imm: dest:i src1:i len:12
 206 br_reg: src1:i len:8
 207 bigmul: len:8 dest:l src1:i src2:i
 208 bigmul_un: len:8 dest:l src1:i src2:i
 209 tls_get: len:8 dest:i
 210
 211 # 32 bit opcodes
 212 int_add: dest:i src1:i src2:i len:4
 213 int_sub: dest:i src1:i src2:i len:4
 214 int_mul: dest:i src1:i src2:i len:4
 215 int_div: dest:i src1:i src2:i len:40
 216 int_div_un: dest:i src1:i src2:i len:16
 217 int_rem: dest:i src1:i src2:i len:48
 218 int_rem_un: dest:i src1:i src2:i len:24
 219 int_and: dest:i src1:i src2:i len:4
 220 int_or: dest:i src1:i src2:i len:4
 221 int_xor: dest:i src1:i src2:i len:4
 222 int_shl: dest:i src1:i src2:i len:4
 223 int_shr: dest:i src1:i src2:i len:4
 224 int_shr_un: dest:i src1:i src2:i len:4
 225 int_neg: dest:i src1:i len:4
 226 int_not: dest:i src1:i len:4
 227 int_conv_to_i1: dest:i src1:i len:8
 228 int_conv_to_i2: dest:i src1:i len:8
 229 int_conv_to_i4: dest:i src1:i len:4
 230 int_conv_to_r4: dest:f src1:i len:36
 231 int_conv_to_r8: dest:f src1:i len:36
 232 int_conv_to_u4: dest:i src1:i
 233 int_conv_to_r_un: dest:f src1:i len:56
 234 int_conv_to_u2: dest:i src1:i len:8
 235 int_conv_to_u1: dest:i src1:i len:4
 236 int_beq: len:8
 237 int_bge: len:8
 238 int_bgt: len:8
 239 int_ble: len:8
 240 int_blt: len:8
 241 int_bne_un: len:8
 242 int_bge_un: len:8
 243 int_bgt_un: len:8
 244 int_ble_un: len:8
 245 int_blt_un: len:8
 246 int_add_ovf: dest:i src1:i src2:i len:16
 247 int_add_ovf_un: dest:i src1:i src2:i len:16
 248 int_mul_ovf: dest:i src1:i src2:i len:16
 249 int_mul_ovf_un: dest:i src1:i src2:i len:16
 250 int_sub_ovf: dest:i src1:i src2:i len:16
 251 int_sub_ovf_un: dest:i src1:i src2:i len:16
 252 add_ovf_carry: dest:i src1:i src2:i len:16
 253 sub_ovf_carry: dest:i src1:i src2:i len:16
 254 add_ovf_un_carry: dest:i src1:i src2:i len:16
 255 sub_ovf_un_carry: dest:i src1:i src2:i len:16
 256
 257 long_conv_to_ovf_i: dest:i src1:i src2:i len:30
 258
 259 arm_rsbs_imm: dest:i src1:i len:4
 260 arm_rsc_imm: dest:i src1:i len:4