mono/mini/cpu-arm.md

   1 # powerpc cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant information
   3 # about the cpu instructions that may be used by the regsiter allocator, the scheduler
   4 # and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
   8 # Here is a description of the specifiers valid for this file and their possible values.
   9 #
  10 # dest:register       describes the destination register of an instruction
  11 # src1:register       describes the first source register of an instruction
  12 # src2:register       describes the second source register of an instruction
  13 #
  14 # register may have the following values:
  15 #       i  integer register
  16 #       a  r3 register (output from calls)
  17 #       b  base register (used in address references)
  18 #       f  floating point register
  19 #
  20 # len:number         describe the maximun length in bytes of the instruction
  21 # number is a positive integer
  22 #
  23 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  24 #
  25 # clob:spec          describe if the instruction clobbers registers or has special needs
  26 #
  27 # spec can be one of the following characters:
  28 #       c  clobbers caller-save registers
  29 #       r  'reserves' the destination register until a later instruction unreserves it
  30 #          used mostly to set output registers in function calls
  31 #
  32 # flags:spec        describe if the instruction uses or sets the flags (unused)
  33 #
  34 # spec can be one of the following chars:
  35 #       s  sets the flags
  36 #       u  uses the flags
  37 #       m  uses and modifies the flags
  38 #
  39 # res:spec          describe what units are used in the processor (unused)
  40 #
  41 # delay:            describe delay slots (unused)
  42 #
  43 # the required specifiers are: len, clob (if registers are clobbered), the registers
  44 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  45 #
  46 # See the code in mini-x86.c for more details on how the specifiers are used.
  47 #
  48 memory_barrier: len:4
  49 nop: len:4
  50 break: len:4
  51 ldarg.0:
  52 ldarg.1:
  53 ldarg.2:
  54 ldarg.3:
  55 ldloc.0:
  56 ldloc.1:
  57 ldloc.2:
  58 ldloc.3:
  59 stloc.0:
  60 stloc.1:
  61 stloc.2:
  62 stloc.3:
  63 ldarg.s:
  64 ldarga.s:
  65 starg.s:
  66 ldloc.s:
  67 ldloca.s:
  68 stloc.s:
  69 ldnull:
  70 ldc.i4.m1:
  71 ldc.i4.0:
  72 ldc.i4.1:
  73 ldc.i4.2:
  74 ldc.i4.3:
  75 ldc.i4.4:
  76 ldc.i4.5:
  77 ldc.i4.6:
  78 ldc.i4.7:
  79 ldc.i4.8:
  80 ldc.i4.s:
  81 ldc.i4:
  82 ldc.i8:
  83 ldc.r4:
  84 ldc.r8:
  85 dup:
  86 pop:
  87 jmp: len:92
  88 call: dest:a clob:c len:20
  89 calli:
  90 ret:
  91 br.s:
  92 brfalse.s:
  93 brtrue.s:
  94 beq.s:
  95 bge.s:
  96 bgt.s:
  97 ble.s:
  98 blt.s:
  99 bne.un.s:
 100 bge.un.s:
 101 bgt.un.s:
 102 ble.un.s:
 103 blt.un.s:
 104 br: len:4
 105 brfalse:
 106 brtrue:
 107 beq: len:8
 108 bge: len:8
 109 bgt: len:8
 110 ble: len:8
 111 blt: len:8
 112 bne.un: len:8
 113 bge.un: len:8
 114 bgt.un: len:8
 115 ble.un: len:8
 116 blt.un: len:8
 117 switch: src1:i len:8
 118 ldind.i1: dest:i len:8
 119 ldind.u1: dest:i len:8
 120 ldind.i2: dest:i len:8
 121 ldind.u2: dest:i len:8
 122 ldind.i4: dest:i len:8
 123 ldind.u4: dest:i len:8
 124 ldind.i8:
 125 ldind.i: dest:i len:8
 126 ldind.r4:
 127 ldind.r8:
 128 ldind.ref: dest:i len:8
 129 stind.ref: src1:b src2:i
 130 stind.i1: src1:b src2:i
 131 stind.i2: src1:b src2:i
 132 stind.i4: src1:b src2:i
 133 stind.i8:
 134 stind.r4: src1:b src2:f
 135 stind.r8: src1:b src2:f
 136 add: dest:i src1:i src2:i len:4
 137 sub: dest:i src1:i src2:i len:4
 138 mul: dest:i src1:i src2:i len:4
 139 div: dest:i src1:i src2:i len:40
 140 div.un: dest:i src1:i src2:i len:16
 141 rem: dest:i src1:i src2:i len:48
 142 rem.un: dest:i src1:i src2:i len:24
 143 and: dest:i src1:i src2:i len:4
 144 or: dest:i src1:i src2:i len:4
 145 xor: dest:i src1:i src2:i len:4
 146 shl: dest:i src1:i src2:i len:4
 147 shr: dest:i src1:i src2:i len:4
 148 shr.un: dest:i src1:i src2:i len:4
 149 neg: dest:i src1:i len:4
 150 not: dest:i src1:i len:4
 151 conv.i1: dest:i src1:i len:8
 152 conv.i2: dest:i src1:i len:8
 153 conv.i4: dest:i src1:i len:4
 154 conv.i8:
 155 conv.r4: dest:f src1:i len:36
 156 conv.r8: dest:f src1:i len:36
 157 conv.u4: dest:i src1:i
 158 conv.u8:
 159 callvirt:
 160 cpobj:
 161 ldobj:
 162 ldstr:
 163 newobj:
 164 castclass:
 165 isinst:
 166 conv.r.un: dest:f src1:i len:56
 167 unbox:
 168 throw: src1:i len:20
 169 op_rethrow: src1:i len:20
 170 ldfld:
 171 ldflda:
 172 stfld:
 173 ldsfld:
 174 ldsflda:
 175 stsfld:
 176 stobj:
 177 conv.ovf.i1.un:
 178 conv.ovf.i2.un:
 179 conv.ovf.i4.un:
 180 conv.ovf.i8.un:
 181 conv.ovf.u1.un:
 182 conv.ovf.u2.un:
 183 conv.ovf.u4.un:
 184 conv.ovf.u8.un:
 185 conv.ovf.i.un:
 186 conv.ovf.u.un:
 187 box:
 188 newarr:
 189 ldlen:
 190 ldelema:
 191 ldelem.i1:
 192 ldelem.u1:
 193 ldelem.i2:
 194 ldelem.u2:
 195 ldelem.i4:
 196 ldelem.u4:
 197 ldelem.i8:
 198 ldelem.i:
 199 ldelem.r4:
 200 ldelem.r8:
 201 ldelem.ref:
 202 stelem.i:
 203 stelem.i1:
 204 stelem.i2:
 205 stelem.i4:
 206 stelem.i8:
 207 stelem.r4:
 208 stelem.r8:
 209 stelem.ref:
 210 conv.ovf.i1:
 211 conv.ovf.u1:
 212 conv.ovf.i2:
 213 conv.ovf.u2:
 214 conv.ovf.i4:
 215 conv.ovf.u4:
 216 conv.ovf.i8:
 217 conv.ovf.u8:
 218 refanyval:
 219 ckfinite: dest:f src1:f len:24
 220 mkrefany:
 221 ldtoken:
 222 conv.u2: dest:i src1:i len:8
 223 conv.u1: dest:i src1:i len:4
 224 conv.i: dest:i src1:i len:4
 225 conv.ovf.i:
 226 conv.ovf.u:
 227 add.ovf: dest:i src1:i src2:i len:16
 228 add.ovf.un: dest:i src1:i src2:i len:16
 229 mul.ovf: dest:i src1:i src2:i len:16
 230 # this opcode is handled specially in the code generator
 231 mul.ovf.un: dest:i src1:i src2:i len:16
 232 sub.ovf: dest:i src1:i src2:i len:16
 233 sub.ovf.un: dest:i src1:i src2:i len:16
 234 add_ovf_carry: dest:i src1:i src2:i len:16
 235 sub_ovf_carry: dest:i src1:i src2:i len:16
 236 add_ovf_un_carry: dest:i src1:i src2:i len:16
 237 sub_ovf_un_carry: dest:i src1:i src2:i len:16
 238 start_handler: len:20
 239 endfinally: len:20
 240 leave:
 241 leave.s:
 242 stind.i:
 243 conv.u: dest:i src1:i len:4
 244 prefix7:
 245 prefix6:
 246 prefix5:
 247 prefix4:
 248 prefix3:
 249 prefix2:
 250 prefix1:
 251 prefixref:
 252 arglist:
 253 ceq: dest:i len:12
 254 cgt: dest:i len:12
 255 cgt.un: dest:i len:12
 256 clt: dest:i len:12
 257 clt.un: dest:i len:12
 258 ldftn:
 259 ldvirtftn:
 260 ldarg:
 261 ldarga:
 262 starg:
 263 ldloc:
 264 ldloca:
 265 stloc:
 266 localloc: dest:i src1:i len:60
 267 endfilter: len:20
 268 unaligned.:
 269 volatile.:
 270 tail.:
 271 initobj:
 272 cpblk:
 273 initblk:
 274 rethrow:
 275 sizeof:
 276 refanytype:
 277 illegal:
 278 endmac:
 279 mono_objaddr:
 280 mono_ldptr:
 281 mono_vtaddr:
 282 mono_newobj:
 283 mono_retobj:
 284 load:
 285 ldaddr:
 286 store:
 287 phi:
 288 rename:
 289 compare: src1:i src2:i len:4
 290 compare_imm: src1:i len:12
 291 fcompare: src1:f src2:f len:12
 292 lcompare:
 293 local:
 294 arg:
 295 oparglist: src1:i len:12
 296 outarg: src1:i len:1
 297 outarg_imm: len:16
 298 retarg:
 299 setret: dest:a src1:i len:4
 300 setlret: src1:i src2:i len:12
 301 setreg: dest:i src1:i len:4 clob:r
 302 setregimm: dest:i len:16 clob:r
 303 setfreg: dest:f src1:f len:4 clob:r
 304 checkthis: src1:b len:4
 305 voidcall: len:20 clob:c
 306 voidcall_reg: src1:i len:8 clob:c
 307 voidcall_membase: src1:b len:12 clob:c
 308 fcall: dest:f len:20 clob:c
 309 fcall_reg: dest:f src1:i len:8 clob:c
 310 fcall_membase: dest:f src1:b len:12 clob:c
 311 lcall: dest:l len:20 clob:c
 312 lcall_reg: dest:l src1:i len:8 clob:c
 313 lcall_membase: dest:l src1:b len:12 clob:c
 314 vcall: len:20 clob:c
 315 vcall_reg: src1:i len:8 clob:c
 316 vcall_membase: src1:b len:12 clob:c
 317 call_reg: dest:a src1:i len:8 clob:c
 318 call_membase: dest:a src1:b len:12 clob:c
 319 trap:
 320 iconst: dest:i len:16
 321 i8const:
 322 r4const: dest:f len:20
 323 r8const: dest:f len:20
 324 regvar:
 325 reg:
 326 regoffset:
 327 label:
 328 store_membase_imm: dest:b len:20
 329 store_membase_reg: dest:b src1:i len:20
 330 storei1_membase_imm: dest:b len:20
 331 storei1_membase_reg: dest:b src1:i len:12
 332 storei2_membase_imm: dest:b len:20
 333 storei2_membase_reg: dest:b src1:i len:12
 334 storei4_membase_imm: dest:b len:20
 335 storei4_membase_reg: dest:b src1:i len:20
 336 storei8_membase_imm: dest:b
 337 storei8_membase_reg: dest:b src1:i
 338 storer4_membase_reg: dest:b src1:f len:12
 339 storer8_membase_reg: dest:b src1:f len:12
 340 store_memindex: dest:b src1:i src2:i len:4
 341 storei1_memindex: dest:b src1:i src2:i len:4
 342 storei2_memindex: dest:b src1:i src2:i len:4
 343 storei4_memindex: dest:b src1:i src2:i len:4
 344 load_membase: dest:i src1:b len:20
 345 loadi1_membase: dest:i src1:b len:4
 346 loadu1_membase: dest:i src1:b len:4
 347 loadi2_membase: dest:i src1:b len:4
 348 loadu2_membase: dest:i src1:b len:4
 349 loadi4_membase: dest:i src1:b len:4
 350 loadu4_membase: dest:i src1:b len:4
 351 loadi8_membase: dest:i src1:b
 352 loadr4_membase: dest:f src1:b len:4
 353 loadr8_membase: dest:f src1:b len:4
 354 load_memindex: dest:i src1:b src2:i len:4
 355 loadi1_memindex: dest:i src1:b src2:i len:4
 356 loadu1_memindex: dest:i src1:b src2:i len:4
 357 loadi2_memindex: dest:i src1:b src2:i len:4
 358 loadu2_memindex: dest:i src1:b src2:i len:4
 359 loadi4_memindex: dest:i src1:b src2:i len:4
 360 loadu4_memindex: dest:i src1:b src2:i len:4
 361 loadu4_mem: dest:i len:8
 362 move: dest:i src1:i len:4
 363 fmove: dest:f src1:f len:4
 364 add_imm: dest:i src1:i len:12
 365 sub_imm: dest:i src1:i len:12
 366 mul_imm: dest:i src1:i len:12
 367 # there is no actual support for division or reminder by immediate
 368 # we simulate them, though (but we need to change the burg rules
 369 # to allocate a symbolic reg for src2)
 370 div_imm: dest:i src1:i src2:i len:20
 371 div_un_imm: dest:i src1:i src2:i len:12
 372 rem_imm: dest:i src1:i src2:i len:28
 373 rem_un_imm: dest:i src1:i src2:i len:16
 374 and_imm: dest:i src1:i len:12
 375 or_imm: dest:i src1:i len:12
 376 xor_imm: dest:i src1:i len:12
 377 shl_imm: dest:i src1:i len:8
 378 shr_imm: dest:i src1:i len:8
 379 shr_un_imm: dest:i src1:i len:8
 380 cond_exc_eq: len:8
 381 cond_exc_ne_un: len:8
 382 cond_exc_lt: len:8
 383 cond_exc_lt_un: len:8
 384 cond_exc_gt: len:8
 385 cond_exc_gt_un: len:8
 386 cond_exc_ge: len:8
 387 cond_exc_ge_un: len:8
 388 cond_exc_le: len:8
 389 cond_exc_le_un: len:8
 390 cond_exc_ov: len:12
 391 cond_exc_no: len:8
 392 cond_exc_c: len:12
 393 cond_exc_nc: len:8
 394 long_add:
 395 long_sub:
 396 long_mul:
 397 long_div:
 398 long_div_un:
 399 long_rem:
 400 long_rem_un:
 401 long_and:
 402 long_or:
 403 long_xor:
 404 long_shl:
 405 long_shr:
 406 long_shr_un:
 407 long_neg:
 408 long_not:
 409 long_conv_to_i1:
 410 long_conv_to_i2:
 411 long_conv_to_i4:
 412 long_conv_to_i8:
 413 long_conv_to_r4:
 414 long_conv_to_r8:
 415 long_conv_to_u4:
 416 long_conv_to_u8:
 417 long_conv_to_u2:
 418 long_conv_to_u1:
 419 long_conv_to_i:
 420 long_conv_to_ovf_i: dest:i src1:i src2:i len:30
 421 long_conv_to_ovf_u:
 422 long_add_ovf:
 423 long_add_ovf_un:
 424 long_mul_ovf:
 425 long_mul_ovf_un:
 426 long_sub_ovf:
 427 long_sub_ovf_un:
 428 long_conv_to_ovf_i1_un:
 429 long_conv_to_ovf_i2_un:
 430 long_conv_to_ovf_i4_un:
 431 long_conv_to_ovf_i8_un:
 432 long_conv_to_ovf_u1_un:
 433 long_conv_to_ovf_u2_un:
 434 long_conv_to_ovf_u4_un:
 435 long_conv_to_ovf_u8_un:
 436 long_conv_to_ovf_i_un:
 437 long_conv_to_ovf_u_un:
 438 long_conv_to_ovf_i1:
 439 long_conv_to_ovf_u1:
 440 long_conv_to_ovf_i2:
 441 long_conv_to_ovf_u2:
 442 long_conv_to_ovf_i4:
 443 long_conv_to_ovf_u4:
 444 long_conv_to_ovf_i8:
 445 long_conv_to_ovf_u8:
 446 long_ceq:
 447 long_cgt:
 448 long_cgt_un:
 449 long_clt:
 450 long_clt_un:
 451 long_conv_to_r_un: dest:f src1:i src2:i len:37
 452 long_conv_to_u:
 453 long_shr_imm:
 454 long_shr_un_imm:
 455 long_shl_imm:
 456 long_add_imm:
 457 long_sub_imm:
 458 long_beq:
 459 long_bne_un:
 460 long_blt:
 461 long_blt_un:
 462 long_bgt:
 463 long_btg_un:
 464 long_bge:
 465 long_bge_un:
 466 long_ble:
 467 long_ble_un:
 468 float_beq: src1:f src2:f len:20
 469 float_bne_un: src1:f src2:f len:20
 470 float_blt: src1:f src2:f len:20
 471 float_blt_un: src1:f src2:f len:20
 472 float_bgt: src1:f src2:f len:20
 473 float_btg_un: src1:f src2:f len:20
 474 float_bge: src1:f src2:f len:20
 475 float_bge_un: src1:f src2:f len:20
 476 float_ble: src1:f src2:f len:20
 477 float_ble_un: src1:f src2:f len:20
 478 float_add: dest:f src1:f src2:f len:4
 479 float_sub: dest:f src1:f src2:f len:4
 480 float_mul: dest:f src1:f src2:f len:4
 481 float_div: dest:f src1:f src2:f len:4
 482 float_div_un: dest:f src1:f src2:f len:4
 483 float_rem: dest:f src1:f src2:f len:16
 484 float_rem_un: dest:f src1:f src2:f len:16
 485 float_neg: dest:f src1:f len:4
 486 float_not: dest:f src1:f len:4
 487 float_conv_to_i1: dest:i src1:f len:40
 488 float_conv_to_i2: dest:i src1:f len:40
 489 float_conv_to_i4: dest:i src1:f len:40
 490 float_conv_to_i8: dest:l src1:f len:40
 491 float_conv_to_r4: dest:f src1:f len:4
 492 float_conv_to_r8:
 493 float_conv_to_u4: dest:i src1:f len:40
 494 float_conv_to_u8: dest:l src1:f len:40
 495 float_conv_to_u2: dest:i src1:f len:40
 496 float_conv_to_u1: dest:i src1:f len:40
 497 float_conv_to_i: dest:i src1:f len:40
 498 float_conv_to_ovf_i:
 499 float_conv_to_ovd_u:
 500 float_add_ovf:
 501 float_add_ovf_un:
 502 float_mul_ovf:
 503 float_mul_ovf_un:
 504 float_sub_ovf:
 505 float_sub_ovf_un:
 506 float_conv_to_ovf_i1_un:
 507 float_conv_to_ovf_i2_un:
 508 float_conv_to_ovf_i4_un:
 509 float_conv_to_ovf_i8_un:
 510 float_conv_to_ovf_u1_un:
 511 float_conv_to_ovf_u2_un:
 512 float_conv_to_ovf_u4_un:
 513 float_conv_to_ovf_u8_un:
 514 float_conv_to_ovf_i_un:
 515 float_conv_to_ovf_u_un:
 516 float_conv_to_ovf_i1:
 517 float_conv_to_ovf_u1:
 518 float_conv_to_ovf_i2:
 519 float_conv_to_ovf_u2:
 520 float_conv_to_ovf_i4:
 521 float_conv_to_ovf_u4:
 522 float_conv_to_ovf_i8:
 523 float_conv_to_ovf_u8:
 524 float_ceq: dest:i src1:f src2:f len:16
 525 float_cgt: dest:i src1:f src2:f len:16
 526 float_cgt_un: dest:i src1:f src2:f len:20
 527 float_clt: dest:i src1:f src2:f len:16
 528 float_clt_un: dest:i src1:f src2:f len:20
 529 float_conv_to_u: dest:i src1:f len:36
 530 call_handler: len:12
 531 op_endfilter: src1:i len:16
 532 aot_const: dest:i len:8
 533 sqrt: dest:f src1:f len:4
 534 adc: dest:i src1:i src2:i len:4
 535 addcc: dest:i src1:i src2:i len:4
 536 subcc: dest:i src1:i src2:i len:4
 537 adc_imm: dest:i src1:i len:12
 538 addcc_imm: dest:i src1:i len:12
 539 subcc_imm: dest:i src1:i len:12
 540 sbb: dest:i src1:i src2:i len:4
 541 sbb_imm: dest:i src1:i len:12
 542 br_reg: src1:i len:8
 543 arm_rsbs_imm: dest:i src1:i len:4
 544 arm_rsc_imm: dest:i src1:i len:4
 545 op_bigmul: len:8 dest:l src1:i src2:i
 546 op_bigmul_un: len:8 dest:l src1:i src2:i
 547 tls_get: len:8 dest:i