mono/mini/cpu-amd64.md

   1 # x86-class cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant information
   3 # about the cpu instructions that may be used by the regsiter allocator, the scheduler
   4 # and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
   8 # Here is a description of the specifiers valid for this file and their possible values.
   9 #
  10 # dest:register       describes the destination register of an instruction
  11 # src1:register       describes the first source register of an instruction
  12 # src2:register       describes the second source register of an instruction
  13 #
  14 # register may have the following values:
  15 #       i  integer register
  16 #       b  base register (used in address references)
  17 #       f  floating point register
  18 #       a  EAX register
  19 #       d  EDX register
  20 #       l  long reg (forced eax:edx)
  21 #               L  long reg (dynamic)
  22 #
  23 # len:number         describe the maximun length in bytes of the instruction
  24 #                    number is a positive integer.  If the length is not specified
  25 #                    it defaults to zero.   But lengths are only checked if the given opcode
  26 #                    is encountered during compilation. Some opcodes, like CONV_U4 are
  27 #                    transformed into other opcodes in the brg files, so they do not show up
  28 #                    during code generation.
  29 #
  30 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  31 #
  32 # clob:spec          describe if the instruction clobbers registers or has special needs
  33 #
  34 # spec can be one of the following characters:
  35 #       c  clobbers caller-save registers
  36 #       1  clobbers the first source register
  37 #       a  EAX is clobbered
  38 #   d  EAX and EDX are clobbered
  39 #       s  the src2 operand needs to be in ECX (shift opcodes)
  40 #       x  both the source operands are clobbered (xchg)
  41 #
  42 # flags:spec        describe if the instruction uses or sets the flags (unused)
  43 #
  44 # spec can be one of the following chars:
  45 #       s  sets the flags
  46 #       u  uses the flags
  47 #       m  uses and modifies the flags
  48 #
  49 # res:spec          describe what units are used in the processor (unused)
  50 #
  51 # delay:            describe delay slots (unused)
  52 #
  53 # the required specifiers are: len, clob (if registers are clobbered), the registers
  54 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  55 #
  56 # See the code in mini-x86.c for more details on how the specifiers are used.
  57 #
  58 nop:
  59 break: len:2
  60 jmp: len:42
  61 br.s:
  62 brfalse.s:
  63 brtrue.s:
  64 br: len:6
  65 brfalse:
  66 brtrue:
  67 beq: len:7
  68 bge: len:7
  69 bgt: len:7
  70 ble: len:7
  71 blt: len:7
  72 bne.un: len:7
  73 bge.un: len:7
  74 bgt.un: len:7
  75 ble.un: len:7
  76 blt.un: len:7
  77 switch:
  78 ldind.i1: dest:i len:7
  79 ldind.u1: dest:i len:7
  80 ldind.i2: dest:i len:7
  81 ldind.u2: dest:i len:7
  82 ldind.i4: dest:i len:9
  83 ldind.u4: dest:i len:7
  84 ldind.i8:
  85 ldind.i: dest:i len:7
  86 ldind.r4:
  87 ldind.r8:
  88 ldind.ref: dest:i len:7
  89 stind.ref: src1:b src2:i
  90 stind.i1: src1:b src2:i
  91 stind.i2: src1:b src2:i
  92 stind.i4: src1:b src2:i
  93 stind.i8:
  94 stind.r4: dest:f src1:b
  95 stind.r8: dest:f src1:b
  96 add: dest:i src1:i src2:i len:3 clob:1
  97 sub: dest:i src1:i src2:i len:3 clob:1
  98 mul: dest:i src1:i src2:i len:4 clob:1
  99 div: dest:a src1:i src2:i len:16 clob:d
 100 div.un: dest:a src1:i src2:i len:16 clob:d
 101 rem: dest:d src1:i src2:i len:16 clob:d
 102 rem.un: dest:d src1:i src2:i len:16 clob:d
 103 and: dest:i src1:i src2:i len:3 clob:1
 104 or: dest:i src1:i src2:i len:3 clob:1
 105 xor: dest:i src1:i src2:i len:3 clob:1
 106 shl: dest:i src1:i src2:i clob:s len:3
 107 shr: dest:i src1:i src2:i clob:s len:3
 108 shr.un: dest:i src1:i src2:i clob:s len:3
 109 neg: dest:i src1:i len:3 clob:1
 110 not: dest:i src1:i len:3 clob:1
 111 conv.i1: dest:i src1:i len:4
 112 conv.i2: dest:i src1:i len:4
 113 conv.i4: dest:i src1:i len:3
 114 conv.i8:
 115 conv.r4: dest:f src1:i len:8
 116 conv.r8: dest:f src1:i len:8
 117 conv.u4: dest:i src1:i
 118 conv.u8:
 119 callvirt:
 120 cpobj:
 121 ldobj:
 122 ldstr:
 123 newobj:
 124 castclass:
 125 isinst:
 126 conv.r.un:
 127 unbox:
 128 throw: src1:i len:15
 129 ldfld:
 130 ldflda:
 131 stfld:
 132 ldsfld:
 133 ldsflda:
 134 stsfld:
 135 stobj:
 136 conv.ovf.i1.un:
 137 conv.ovf.i2.un:
 138 conv.ovf.i4.un:
 139 conv.ovf.i8.un:
 140 conv.ovf.u1.un:
 141 conv.ovf.u2.un:
 142 conv.ovf.u4.un:
 143 conv.ovf.u8.un:
 144 conv.ovf.i.un:
 145 conv.ovf.u.un:
 146 box:
 147 newarr:
 148 ldlen:
 149 ldelema:
 150 ldelem.i1:
 151 ldelem.u1:
 152 ldelem.i2:
 153 ldelem.u2:
 154 ldelem.i4:
 155 ldelem.u4:
 156 ldelem.i8:
 157 ldelem.i:
 158 ldelem.r4:
 159 ldelem.r8:
 160 ldelem.ref:
 161 stelem.i:
 162 stelem.i1:
 163 stelem.i2:
 164 stelem.i4:
 165 stelem.i8:
 166 stelem.r4:
 167 stelem.r8:
 168 stelem.ref:
 169 conv.ovf.i1:
 170 conv.ovf.u1:
 171 conv.ovf.i2:
 172 conv.ovf.u2:
 173 conv.ovf.i4:
 174 conv.ovf.u4: dest:i src1:i len:4
 175 conv.ovf.i8:
 176 conv.ovf.u8:
 177 refanyval:
 178 ckfinite: dest:f src1:f len:32
 179 mkrefany:
 180 ldtoken:
 181 conv.u2: dest:i src1:i len:4
 182 conv.u1: dest:i src1:i len:4
 183 conv.i: dest:i src1:i len:4
 184 conv.ovf.i:
 185 conv.ovf.u:
 186 add.ovf:
 187 add.ovf.un:
 188 mul.ovf: dest:i src1:i src2:i clob:1 len:10
 189 # this opcode is handled specially in the code generator
 190 mul.ovf.un: dest:i src1:i src2:i len:17
 191 sub.ovf:
 192 sub.ovf.un:
 193 endfinally:
 194 leave:
 195 leave.s:
 196 stind.i:
 197 conv.u: dest:i src1:i len:4
 198 prefix7:
 199 prefix6:
 200 prefix5:
 201 prefix4:
 202 prefix3:
 203 prefix2:
 204 prefix1:
 205 prefixref:
 206 arglist:
 207 ceq: dest:i len:8
 208 cgt: dest:i len:8
 209 cgt.un: dest:i len:8
 210 clt: dest:i len:8
 211 clt.un: dest:i len:8
 212 ldftn:
 213 ldvirtftn:
 214 ldarg:
 215 ldarga:
 216 starg:
 217 ldloc:
 218 ldloca:
 219 stloc:
 220 localloc: dest:i src1:i len:74
 221 endfilter:
 222 unaligned.:
 223 volatile.:
 224 tail.:
 225 initobj:
 226 cpblk:
 227 initblk:
 228 rethrow:
 229 sizeof:
 230 refanytype:
 231 illegal:
 232 endmac:
 233 mono_objaddr:
 234 mono_ldptr:
 235 mono_vtaddr:
 236 mono_newobj:
 237 mono_retobj:
 238 load:
 239 ldaddr:
 240 store:
 241 phi:
 242 rename:
 243 compare: src1:i src2:i len:3
 244 lcompare: src1:i src2:i len:3
 245 icompare: src1:i src2:i len:3
 246 compare_imm: src1:i len:7
 247 icompare_imm: src1:i len:7
 248 fcompare: src1:f src2:f clob:a len:12
 249 local:
 250 arg:
 251 oparglist: src1:b len:11
 252 outarg: src1:i len:2
 253 outarg_imm: len:6
 254 retarg:
 255 setret: dest:a src1:i len:3
 256 setlret: dest:l src1:i src2:i len:5
 257 checkthis: src1:b len:5
 258 call: dest:a clob:c len:18
 259 ret: len:2
 260 voidcall: clob:c len:18
 261 voidcall_reg: src1:i clob:c len:12
 262 voidcall_membase: src1:b clob:c len:17
 263 fcall: dest:f len:18 clob:c
 264 fcall_reg: dest:f src1:i len:12 clob:c
 265 fcall_membase: dest:f src1:b len:17 clob:c
 266 lcall: dest:l len:18 clob:c
 267 lcall_reg: dest:l src1:i len:12 clob:c
 268 lcall_membase: dest:l src1:b len:17 clob:c
 269 vcall: len:18 clob:c
 270 vcall_reg: src1:i len:12 clob:c
 271 vcall_membase: src1:b len:17 clob:c
 272 call_reg: dest:a src1:i len:12 clob:c
 273 call_membase: dest:a src1:b len:17 clob:c
 274 trap:
 275 iconst: dest:i len:10
 276 i8const: dest:i len:17
 277 r4const: dest:f len:13
 278 r8const: dest:f len:13
 279 regvar:
 280 reg:
 281 regoffset:
 282 label:
 283 store_membase_imm: dest:b len:15
 284 store_membase_reg: dest:b src1:i len:8
 285 storei8_membase_reg: dest:b src1:i len:8
 286 storei1_membase_imm: dest:b len:11
 287 storei1_membase_reg: dest:b src1:i len:8
 288 storei2_membase_imm: dest:b len:12
 289 storei2_membase_reg: dest:b src1:i len:8
 290 storei4_membase_imm: dest:b len:11
 291 storei4_membase_reg: dest:b src1:i len:8
 292 storei8_membase_imm: dest:b len:17
 293 storer4_membase_reg: dest:b src1:f len:8
 294 storer8_membase_reg: dest:b src1:f len:7
 295 load_membase: dest:i src1:b len:14
 296 loadi1_membase: dest:i src1:b len:8
 297 loadu1_membase: dest:i src1:b len:8
 298 loadi2_membase: dest:i src1:b len:8
 299 loadu2_membase: dest:i src1:b len:8
 300 loadi4_membase: dest:i src1:b len:7
 301 loadu4_membase: dest:i src1:b len:7
 302 loadi8_membase: dest:i src1:b len:17
 303 loadr4_membase: dest:f src1:b len:7
 304 loadr8_membase: dest:f src1:b len:7
 305 loadr8_spill_membase: src1:b len:9
 306 loadu4_mem: dest:i len:10
 307 move: dest:i src1:i len:4
 308 setreg: dest:i src1:i len:4
 309 add_imm: dest:i src1:i len:7 clob:1
 310 sub_imm: dest:i src1:i len:7 clob:1
 311 mul_imm: dest:i src1:i len:7
 312 # there is no actual support for division or reminder by immediate
 313 # we simulate them, though (but we need to change the burg rules
 314 # to allocate a symbolic reg for src2)
 315 div_imm: dest:a src1:i src2:i len:16 clob:d
 316 div_un_imm: dest:a src1:i src2:i len:16 clob:d
 317 rem_imm: dest:d src1:i src2:i len:16 clob:d
 318 rem_un_imm: dest:d src1:i src2:i len:16 clob:d
 319 and_imm: dest:i src1:i len:8 clob:1
 320 or_imm: dest:i src1:i len:8 clob:1
 321 xor_imm: dest:i src1:i len:8 clob:1
 322 shl_imm: dest:i src1:i len:8 clob:1
 323 shr_imm: dest:i src1:i len:8 clob:1
 324 shr_un_imm: dest:i src1:i len:8 clob:1
 325 cond_exc_eq: len:7
 326 cond_exc_ne_un: len:7
 327 cond_exc_lt: len:7
 328 cond_exc_lt_un: len:7
 329 cond_exc_gt: len:7
 330 cond_exc_gt_un: len:7
 331 cond_exc_ge: len:7
 332 cond_exc_ge_un: len:7
 333 cond_exc_le: len:7
 334 cond_exc_le_un: len:7
 335 cond_exc_ov: len:7
 336 cond_exc_no: len:7
 337 cond_exc_c: len:7
 338 cond_exc_nc: len:7
 339 long_add:
 340 long_sub:
 341 long_mul:
 342 long_div:
 343 long_div_un:
 344 long_rem:
 345 long_rem_un:
 346 long_and:
 347 long_or:
 348 long_xor:
 349 long_shl: dest:i src1:i src2:i clob:s len:31
 350 long_shr: dest:i src1:i src2:i clob:s len:32
 351 long_shr_un: dest:i src1:i src2:i clob:s len:32
 352 long_neg:
 353 long_not:
 354 long_conv_to_i1:
 355 long_conv_to_i2:
 356 long_conv_to_i4:
 357 long_conv_to_i8:
 358 long_conv_to_r4:
 359 long_conv_to_r8:
 360 long_conv_to_u4:
 361 long_conv_to_u8:
 362 long_conv_to_u2:
 363 long_conv_to_u1:
 364 long_conv_to_i:
 365 long_conv_to_ovf_i: dest:i src1:i src2:i len:40
 366 long_conv_to_ovf_u:
 367 long_add_ovf:
 368 long_add_ovf_un:
 369 long_mul_ovf:
 370 long_mul_ovf_un:
 371 long_sub_ovf:
 372 long_sub_ovf_un:
 373 long_conv_to_ovf_i1_un:
 374 long_conv_to_ovf_i2_un:
 375 long_conv_to_ovf_i4_un:
 376 long_conv_to_ovf_i8_un:
 377 long_conv_to_ovf_u1_un:
 378 long_conv_to_ovf_u2_un:
 379 long_conv_to_ovf_u4_un:
 380 long_conv_to_ovf_u8_un:
 381 long_conv_to_ovf_i_un:
 382 long_conv_to_ovf_u_un:
 383 long_conv_to_ovf_i1:
 384 long_conv_to_ovf_u1:
 385 long_conv_to_ovf_i2:
 386 long_conv_to_ovf_u2:
 387 long_conv_to_ovf_i4:
 388 long_conv_to_ovf_u4:
 389 long_conv_to_ovf_i8:
 390 long_conv_to_ovf_u8:
 391 long_ceq:
 392 long_cgt:
 393 long_cgt_un:
 394 long_clt:
 395 long_clt_un:
 396 long_conv_to_r_un: dest:f src1:i src2:i len:47
 397 long_conv_to_u:
 398 long_shr_imm: dest:i src1:i len:11
 399 long_shr_un_imm: dest:i src1:i len:11
 400 long_shl_imm: dest:i src1:i len:11
 401 long_add_imm:
 402 long_sub_imm:
 403 long_beq:
 404 long_bne_un:
 405 long_blt:
 406 long_blt_un:
 407 long_bgt:
 408 long_btg_un:
 409 long_bge:
 410 long_bge_un:
 411 long_ble:
 412 long_ble_un:
 413 float_beq: len:13
 414 float_bne_un: len:18
 415 float_blt: len:13
 416 float_blt_un: len:30
 417 float_bgt: len:13
 418 float_btg_un: len:30
 419 float_bge: len:32
 420 float_bge_un: len:13
 421 float_ble: len:32
 422 float_ble_un: len:13
 423 float_add: dest:f src1:f src2:f len:3
 424 float_sub: dest:f src1:f src2:f len:3
 425 float_mul: dest:f src1:f src2:f len:3
 426 float_div: dest:f src1:f src2:f len:3
 427 float_div_un: dest:f src1:f src2:f len:3
 428 float_rem: dest:f src1:f src2:f len:18
 429 float_rem_un: dest:f src1:f src2:f len:18
 430 float_neg: dest:f src1:f len:3
 431 float_not: dest:f src1:f len:3
 432 float_conv_to_i1: dest:i src1:f len:49
 433 float_conv_to_i2: dest:i src1:f len:49
 434 float_conv_to_i4: dest:i src1:f len:49
 435 float_conv_to_i8: dest:i src1:f len:49
 436 float_conv_to_r4:
 437 float_conv_to_r8:
 438 float_conv_to_u4: dest:i src1:f len:49
 439 float_conv_to_u8: dest:i src1:f len:49
 440 float_conv_to_u2: dest:i src1:f len:49
 441 float_conv_to_u1: dest:i src1:f len:49
 442 float_conv_to_i: dest:i src1:f len:49
 443 float_conv_to_ovf_i: dest:a src1:f len:40
 444 float_conv_to_ovd_u: dest:a src1:f len:40
 445 float_add_ovf:
 446 float_add_ovf_un:
 447 float_mul_ovf:
 448 float_mul_ovf_un:
 449 float_sub_ovf:
 450 float_sub_ovf_un:
 451 float_conv_to_ovf_i1_un:
 452 float_conv_to_ovf_i2_un:
 453 float_conv_to_ovf_i4_un:
 454 float_conv_to_ovf_i8_un:
 455 float_conv_to_ovf_u1_un:
 456 float_conv_to_ovf_u2_un:
 457 float_conv_to_ovf_u4_un:
 458 float_conv_to_ovf_u8_un:
 459 float_conv_to_ovf_i_un:
 460 float_conv_to_ovf_u_un:
 461 float_conv_to_ovf_i1:
 462 float_conv_to_ovf_u1:
 463 float_conv_to_ovf_i2:
 464 float_conv_to_ovf_u2:
 465 float_conv_to_ovf_i4:
 466 float_conv_to_ovf_u4:
 467 float_conv_to_ovf_i8:
 468 float_conv_to_ovf_u8:
 469 float_ceq: dest:i src1:f src2:f len:35
 470 float_cgt: dest:i src1:f src2:f len:35
 471 float_cgt_un: dest:i src1:f src2:f len:47
 472 float_clt: dest:i src1:f src2:f len:35
 473 float_clt_un: dest:i src1:f src2:f len:42
 474 float_conv_to_u: dest:i src1:f len:46
 475 call_handler: len:11
 476 aot_const: dest:i len:6
 477 x86_test_null: src1:i len:5
 478 x86_compare_membase_reg: src1:b src2:i len:7
 479 x86_compare_membase_imm: src1:b len:12
 480 x86_compare_reg_membase: src1:i src2:b len:7
 481 x86_inc_reg: dest:i src1:i clob:1 len:3
 482 x86_inc_membase: src1:b len:7
 483 x86_dec_reg: dest:i src1:i clob:1 len:3
 484 x86_dec_membase: src1:b len:7
 485 x86_add_membase_imm: src1:b len:12
 486 x86_sub_membase_imm: src1:b len:12
 487 x86_push: src1:i len:3
 488 x86_push_imm: len:6
 489 x86_push_membase: src1:b len:7
 490 x86_push_obj: src1:b len:40
 491 x86_lea: dest:i src1:i src2:i len:8
 492 x86_lea_membase: dest:i src1:i len:11
 493 x86_xchg: src1:i src2:i clob:x len:2
 494 x86_fpop: src1:f len:3
 495 x86_fp_load_i8: dest:f src1:b len:8
 496 x86_fp_load_i4: dest:f src1:b len:8
 497 x86_seteq_membase: src1:b len:8
 498 x86_add_membase: dest:i src1:i src2:b clob:1 len:12
 499 x86_sub_membase: dest:i src1:i src2:b clob:1 len:12
 500 x86_mul_membase: dest:i src1:i src2:b clob:1 len:14
 501 amd64_icompare_membase_reg: src1:b src2:i len:7
 502 amd64_icompare_membase_imm: src1:b len:12
 503 amd64_icompare_reg_membase: src1:i src2:b len:7
 504 adc: dest:i src1:i src2:i len:3 clob:1
 505 addcc: dest:i src1:i src2:i len:3 clob:1
 506 subcc: dest:i src1:i src2:i len:3 clob:1
 507 adc_imm: dest:i src1:i len:7 clob:1
 508 sbb: dest:i src1:i src2:i len:3 clob:1
 509 sbb_imm: dest:i src1:i len:7 clob:1
 510 br_reg: src1:i len:3
 511 sin: dest:f src1:f len:7
 512 cos: dest:f src1:f len:7
 513 abs: dest:f src1:f len:3
 514 tan: dest:f src1:f len:59
 515 atan: dest:f src1:f len:9
 516 sqrt: dest:f src1:f len:3
 517 op_bigmul: len:3 dest:l src1:a src2:i
 518 op_bigmul_un: len:3 dest:l src1:a src2:i
 519 sext_i1: dest:i src1:i len:4
 520 sext_i2: dest:i src1:i len:4
 521
 522 # 32 bit opcodes
 523 # FIXME: fix sizes
 524 int_add: dest:i src1:i src2:i clob:1 len:64
 525 int_sub: dest:i src1:i src2:i clob:1 len:64
 526 int_mul: dest:i src1:i src2:i clob:1 len:64
 527 int_mul_ovf: dest:i src1:i src2:i clob:1 len:64
 528 int_mul_ovf_un: dest:i src1:i src2:i clob:1 len:64
 529 int_div: dest:a src1:i src2:i clob:d len:64
 530 int_div_un: dest:a src1:i src2:i clob:d len:64
 531 int_rem: dest:d src1:i src2:i clob:d len:64
 532 int_rem_un: dest:d src1:i src2:i clob:d len:64
 533 int_and: dest:i src1:i src2:i clob:1 len:64
 534 int_or: dest:i src1:i src2:i clob:1 len:64
 535 int_xor: dest:i src1:i src2:i clob:1 len:64
 536 int_shl: dest:i src1:i src2:i clob:s len:64
 537 int_shr: dest:i src1:i src2:i clob:s len:64
 538 int_shr_un: dest:i src1:i src2:i clob:s len:64
 539 int_adc: dest:i src1:i src2:i clob:1 len:64
 540 int_adc_imm: dest:i src1:i clob:1 len:64
 541 int_sbb: dest:i src1:i src2:i clob:1 len:64
 542 int_sbb_imm: dest:i src1:i clob:1 len:64
 543 int_addcc: dest:i src1:i src2:i clob:1 len:64
 544 int_subcc: dest:i src1:i src2:i clob:1 len:64
 545 int_add_imm: dest:i src1:i clob:1 len:64
 546 int_sub_imm: dest:i src1:i clob:1 len:64
 547 int_mul_imm: dest:i src1:i clob:1 len:64
 548 int_div_imm: dest:a src1:i clob:d len:64
 549 int_div_un_imm: dest:a src1:i clob:d len:64
 550 int_rem_imm: dest:d src1:i clob:d len:64
 551 int_rem_un_imm: dest:d src1:i clob:d len:64
 552 int_and_imm: dest:i src1:i clob:1 len:64
 553 int_or_imm: dest:i src1:i clob:1 len:64
 554 int_xor_imm: dest:i src1:i clob:1 len:64
 555 int_shl_imm: dest:i src1:i clob:1 len:64
 556 int_shr_imm: dest:i src1:i clob:1 len:64
 557 int_shr_un_imm: dest:i src1:i clob:1 len:64
 558 int_neg: dest:i src1:i clob:1 len:64
 559 int_not: dest:i src1:i clob:1 len:64
 560 int_ceq: dest:i len:64
 561 int_cgt: dest:i len:64
 562 int_cgt_un: dest:i len:64
 563 int_clt: dest:i len:64
 564 int_clt_un: dest:i len:64
 565 int_beq: len:64
 566 int_bne_un: len:64
 567 int_blt: len:64
 568 int_blt_un: len:64
 569 int_bgt: len:64
 570 int_bgt_un: len:64
 571 int_bge: len:64
 572 int_bge_un: len:64
 573 int_ble: len:64
 574 int_ble_un: len:64
 575